[go: up one dir, main page]

KR102647372B1 - 표시 장치 및 그 제조 방법 - Google Patents

표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR102647372B1
KR102647372B1 KR1020180081630A KR20180081630A KR102647372B1 KR 102647372 B1 KR102647372 B1 KR 102647372B1 KR 1020180081630 A KR1020180081630 A KR 1020180081630A KR 20180081630 A KR20180081630 A KR 20180081630A KR 102647372 B1 KR102647372 B1 KR 102647372B1
Authority
KR
South Korea
Prior art keywords
gate
pad
gate pad
stage
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020180081630A
Other languages
English (en)
Other versions
KR20200008084A (ko
Inventor
신관엽
배준호
윤재형
이다영
이진영
이혁준
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180081630A priority Critical patent/KR102647372B1/ko
Priority to US16/292,326 priority patent/US10950154B2/en
Priority to CN201910536099.XA priority patent/CN110718175B/zh
Publication of KR20200008084A publication Critical patent/KR20200008084A/ko
Application granted granted Critical
Publication of KR102647372B1 publication Critical patent/KR102647372B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명의 일 실시예에 따른 표시 장치는 복수의 화소가 배열되어 있는 표시 패널, 상기 표시 패널에 위치하며, 상기 복수의 화소에 게이트 신호를 전달하는 복수의 게이트선, 그리고 상기 표시 패널에 위치하며, 게이트 신호를 생성하여 상기 복수의 게이트선에 게이트 신호를 출력하는 복수의 스테이지를 포함하는 게이트 구동부를 포함하고, 상기 복수의 스테이지 중 제1 스테이지는 게이트 패드를 통하여 상기 복수의 게이트선 중 제1 및 제2 게이트선에 연결되고, 상기 게이트 패드는 서로 분리된 제1 게이트 패드, 제2 게이트 패드 및 제3 게이트 패드를 포함하고, 상기 제1 게이트 패드, 상기 제2 게이트 패드 및 상기 제3 게이트 패드는 게이트 패드 연결 부재를 통하여 서로 연결된다.

Description

표시 장치 및 그 제조 방법{DISPLAY DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 개시는 표시 장치 및 그 제조 방법에 관한 것이다.
액정 표시 장치(LCD), 유기 발광 표시 장치(OLED) 같은 표시 장치는 영상이 표시되는 표시 패널(display panel)과 이를 구동하기 위한 게이트 구동부(gate driver), 데이터 구동부(data driver) 등의 구동부를 포함한다. 구동부는 별도의 칩으로 형성되어 표시 패널에 전기적으로 연결될 수 있다. 최근에는 게이트 구동부를 칩으로 형성하지 않고 표시 패널에 집적하는 기술이 개발되고 있다.
게이트 구동부는 스위칭 소자인 트랜지스터(transistor)와 저장 소자인 축전기(capacitor)를 포함한다. 게이트 구동부가 표시 패널에 집적되는 경우, 게이트 구동부는 표시 패널의 주변 영역(peripheral area), 즉 영상이 표시되는 표시 영역(display area) 외곽의 비표시 영역에 배치될 수 있다. 이러한 게이트 구동부는 게이트 신호를 생성하고 출력하는 스테이지들을 포함한다.
고화질의 표시 장치의 경우, 게이트 신호를 전달하는 게이트선의 수가 많아지고, 이에 하나의 스테이지에 복수 개의 게이트선이 연결될 수 있다. 이 경우, 게이트선의 불량 검사 시, 게이트선의 불량 여부가 검출되지 않는 현상이 발생할 수 있다.
실시예들은 게이트선의 불량 검사를 용이하게 할 수 있는 게이트 구동부를 포함하는 표시 장치를 제공하는 것이다.
본 발명의 일 실시예에 따른 표시 장치는 복수의 화소가 배열되어 있는 표시 패널, 상기 표시 패널에 위치하며, 상기 복수의 화소에 게이트 신호를 전달하는 복수의 게이트선, 그리고 상기 표시 패널에 위치하며, 게이트 신호를 생성하여 상기 복수의 게이트선에 게이트 신호를 출력하는 복수의 스테이지를 포함하는 게이트 구동부를 포함하고, 상기 복수의 스테이지 중 제1 스테이지는 게이트 패드를 통하여 상기 복수의 게이트선 중 제1 및 제2 게이트선에 연결되고, 상기 게이트 패드는 서로 분리된 제1 게이트 패드, 제2 게이트 패드 및 제3 게이트 패드를 포함하고, 상기 제1 게이트 패드, 상기 제2 게이트 패드 및 상기 제3 게이트 패드는 게이트 패드 연결 부재를 통하여 서로 연결된다.
상기 게이트 패드, 상기 제1 게이트선 및 상기 제2 게이트선이 위치하는 기판, 상기 기판, 상기 게이트 패드, 상기 제1 게이트선 및 상기 제2 게이트선 위에 위치하는 게이트 절연막, 상기 게이트 절연막 위에 위치하며, 상기 제1 스테이지에 연결된 스테이지 연결선, 그리고 상기 게이트 절연막 및 상기 스테이지 연결선 위에 위치하는 보호막을 더 포함하고, 상기 게이트 패드 연결 부재는 상기 보호막 위에 위치할 수 있다.
상기 보호막 위에 위치하며, 상기 제3 게이트 패드와 상기 스테이지 연결선을 연결하는 스테이지 연결 부재를 더 포함할 수 있다.
상기 제1 게이트 패드는 상기 제1 게이트선에 연결되고, 상기 제2 게이트 패드는 상기 제2 게이트선에 연결되고, 상기 제3 게이트 패드는 상기 스테이지 연결선과 연결되는 게이트 패드 연장부를 포함할 수 있다.
상기 보호막은 패드 제1 접촉구, 패드 제2 접촉구, 스테이지 제1 접촉구 및 스테이지 제2 접촉구를 포함하고, 상기 패드 제1 접촉구는 상기 게이트 패드 및 상기 제2 게이트 패드와 중첩하고, 상기 패드 제2 접촉구는 상기 제3 게이트 패드와 중첩하고, 상기 스테이지 제1 접촉구는 상기 게이트 패드 연장부와 중첩하고, 상기 스테이지 제2 접촉구는 상기 스테이지 연결선과 중첩할 수 있다.
상기 게이트 패드 연결 부재는 상기 패드 제1 접촉구 및 상기 패드 제2 접촉구를 통하여 상기 제1 게이트 패드 및 상기 제3 게이트 패드를 연결하고, 상기 패드 제1 접촉구 및 상기 패드 제2 접촉구를 통하여 상기 제2 게이트 패드 및 상기 제3 게이트 패드를 연결하고, 상기 패드 제1 접촉구를 통하여 상기 제1 게이트 패드 및 상기 제2 게이트 패드를 연결할 수 있다.
상기 스테이지 연결 부재는 상기 스테이지 제1 접촉구 및 상기 스테이지 제2 접촉구를 통하여 상기 게이트 패드 연장부 및 상기 스테이지 연결선을 연결할 수 있다.
상기 복수의 화소 중 하나의 화소는 상기 기판 위에 위치하는 게이트 전극, 상기 게이트 절연막 위에 위치하는 반도체층, 상기 게이트 절연막 및 상기 반도체층 위에 위치하며, 서로 분리된 소스 전극 및 드레인 전극, 그리고 상기 보호막 위에 위치하며, 상기 드레인 전극과 연결되는 화소 전극을 포함할 수 있다.
상기 게이트 패드 및 상기 게이트 전극은 동일한 물질을 포함하고, 상기 스테이지 연결선, 상기 소스 전극 및 상기 드레인 전극은 동일한 물질을 포함하고, 상기 화소 전극, 상기 게이트 패드 연결 부재 및 상기 스테이지 연결 부재는 동일한 물질을 포함할 수 있다.
상기 표시 패널이 위치하며, 상기 복수의 화소에 데이터 신호를 전달하는 데이터 신호를 전달하는 복수의 데이터선을 더 포함하고, 상기 복수의 화소는 복수의 행과 복수의 열의 형태로 배치되고, 상기 복수의 화소 중 하나의 화소는 상기 복수의 게이트선 중 하나의 게이트선 및 상기 복수의 데이터선 중 하나의 데이터선에 연결되는 화소 트랜지스터 및 상기 화소 트랜지스터에 연결된 화소 전극을 포함할 수 있다.
열 방향으로 인접한 상기 화소의 상기 화소 트랜지스터는 동일한 데이터선에 연결될 수 있다.
열 방향으로 인접한 상기 화소의 상기 화소 트랜지스터는 서로 다른 데이터선에 연결될 수 있다.
상기 화소 전극은 서로 분리된 제1 서브 화소 전극 및 제2 서브 화소 전극을 포함하고, 상기 화소 트랜지스터 상기 제1 서브 화소 전극에 연결된 제1 화소 트랜지스터 및 상기 제2 서브 화소 전극에 연결된 제2 화소 트랜지스터를 포함하고, 상기 제1 화소 트랜지스터 및 상기 제2 화소 트랜지스터는 서로 다른 데이터선에 연결될 수 있다.
열 방향으로 인접한 상기 화소의 상기 화소 트랜지스터는 두 개의 화소마다 서로 다른 데이터선에 연결될 수 있다.
본 발명의 일 실시예에 따른 표시 장치의 제조 방법은 기판 위에 서로 분리된 제1 게이트 패드, 제2 게이트 패드, 제3 게이트 패드를 포함하는 상기 게이트 패드 및 상기 복수의 게이트선을 형성하는 단계, 상기 게이트 패드 및 상기 복수의 게이트선 위에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 위에 반도체층을 형성하는 단계, 상기 게이트 절연막 및 상기 반도체층 위에 위치하며, 서로 분리된 소스 전극 및 드레인 전극을 형성하는 단계, 상기 복수의 게이트선 중 제1 게이트선 및 제2 게이트선의 불량 검사를 실시하는 단계, 그리고 상기 제1 게이트 패드, 상기 제2 게이트 패드 및 상기 제3 게이트 패드를 연결하는 단계를 포함할 수 있다.
상기 제1 게이트 패드는 상기 제1 게이트선에 연결되고, 상기 제2 게이트 패드는 상기 제2 게이트선에 연결되고, 상기 제1 게이트선 및 상기 제2 게이트선의 불량 검사는 상기 제1 게이트 패드 및 상기 제2 게이트 패드를 통하여 실시할 수 있다.
상기 제1 게이트 패드, 상기 제2 게이트 패드 및 상기 제3 게이트 패드를 연결하는 단계는 상기 게이트 절연막, 상기 소스 전극 및 상기 드레인 전극 위에 보호막을 형성하는 단계, 상기 보호막 위에 화소 전극 및 게이트 패드 연결 부재를 형성하는 단계를 더 포함할 수 있다.
상기 소스 전극 및 상기 드레인 전극을 형성하는 단계는 상기 게이트 절연막 위에 위치하며, 상기 제1 스테이지와 연결되는 스테이지 연결선을 형성하는 단계를 포함할 수 있다.
상기 소스 전극 및 상기 드레인 전극을 형성하는 단계는 상기 게이트 절연막 위에 위치하며, 상기 제1 스테이지와 연결되는 스테이지 연결선을 형성하는 단계를 포함할 수 있다.
상기 화소 전극 및 상기 게이트 패드 연결 부재를 형성하는 단계는 상기 보호막 위에 상기 제3 게이트 패드 및 상기 스테이지 연결선을 연결하는 스테이지 연결 부재를 형성하는 단계를 포함할 수 있다.
실시예들에 따르면, 게이트 구동부를 포함하는 표시 장치에서 게이트선의 불량 검사를 용이하게 할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 일 예를 개략적으로 나타낸 도면이다.
도 2는 도 1의 게이트 구동부 및 이에 입출력되는 신호들을 나타내는 블록도이다.
도 3은 본 발명의 일 실시예에 따른 게이트 구동부의 한 스테이지의 회로의 일 예를 나타낸 도면이다.
도 4는 도 1의 표시 장치에서 하나의 스테이지와 두 개의 게이트선이 연결된 구조를 확대하여 간략하게 나타낸 도면이다.
도 5는 도 4의 절단선 V-V을 따라 자른 단면의 일 예를 간략하게 나타낸 도면이다.
도 6은 도 1의 실시예에 따른 표시 장치의 화소의 배치의 일 예를 간략하게 나타낸 도면이다.
도 7은 도 1의 실시예에 따른 표시 장치의 한 화소의 단면의 일 예를 간략하게 나타낸 도면이다.
도 8은 본 발명의 일 실시예에 따른 표시 장치의 제조 공정 중, 게이트선의 검사 공정의 일 예를 간략하게 나타낸 도면이다.
도 9 내지 도 11은 각각 본 발명의 일 실시예에 따른 표시 장치의 화소의 배치의 일 예를 간략하게 나타낸 도면이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
본 발명의 실시예들에 따른 표시 장치에 대하여 도면들을 참고로 하여 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 일 예를 개략적으로 나타낸 도면이다.
도 1을 참고하면, 표시 장치는 표시 패널(300), 데이터 구동부(460), 게이트 구동부(500), 신호 제어부(600) 등을 포함한다.
표시 패널(300)은 영상을 표시하는 표시 영역(DA)과 표시 영역(DA) 주변의 비표시 영역(NDA)을 포함한다. 표시 패널(300)에는 외부로부터 신호들을 인가 받아 영상을 표시할 수 있는 여러 소자들과 배선들이 예컨대 기판 위에 형성되어 있다.
표시 영역(DA)에는 영상을 표시하는 화소들(PX)이 배치되어 있고, 화소들(PX)에 신호를 인가하기 위한 게이트선들(G1…Gn)과 데이터선들(D1…Dm)이 배치되어 있다. 게이트선들(G1…Gn)과 데이터선들(D1…Dm)은 서로 절연되고, 교차되어 있을 수 있다.
화소(PX)는 트랜지스터, 액정 축전기, 그리고 유지 축전기를 포함한다. 트랜지스터의 제어 전극는 게이트선에 연결되고, 트랜지스터의 제1 전극(또는 입력 단자)는 데이터선에 연결되며, 트랜지스터의 제2 전극(또는 출력 단자)는 액정 축전기의 제1 전극과 유지 축전기의 제1 전극에 연결될 수 있다. 액정 축전기의 제2 전극은 공통 전극에 연결되어 공통 전압을 인가 받을 수 있고, 유지 축전기의 제2 전극은 유지 전압을 인가 받을 수 있다.
또한, 본 실시예에 따른 표시 장치가 발광 표시 장치일 수 있는데, 이 경우, 화소(PX)는 스위칭 트랜지스터와 구동 트랜지스터를 포함하는 적어도 두 개의 트랜지스터, 적어도 하나의 유지 축전기, 그리고 발광 소자(발광 다이오드)를 포함하며, 적어도 하나의 보상 트랜지스터를 더 포함할 수 있다.
비표시 영역(NDA)에는 게이트선들(G1…Gn)에 게이트 신호를 인가하는 게이트 구동부(500)가 배치되어 있다. 게이트 구동부(500)는 비표시 영역(NDA)에 집적되어 있을 수 있다. 표시 영역(DA)의 데이터선들(D1…Dm)은 표시 패널(300)에 접합된 가요성 인쇄회로기판(flexible printed circuit board, FPCB)(450) 위에 실장된 집적회로(IC) 칩일 수 있는 데이터 구동부(460)로부터 데이터 신호(즉, 화소에 인가되는 데이터 전압)를 인가 받을 수 있다.
게이트 구동부(500) 및 데이터 구동부(460)는 신호 제어부(600)에 의하여 제어된다. FPCB(450) 외측에는 인쇄회로기판(PCB)(400)이 위치하여 신호 제어부(600)로부터의 신호들을 데이터 구동부(460) 및 게이트 구동부(500)로 전달할 수 있다. 신호 제어부(600)로부터 게이트 구동부(500)로 제공되는 신호들은 표시 패널(300)에 위치하는 구동부 제어 신호선(driver control signal line, DCL)을 통해 게이트 구동부(500)로 전달된다. 신호 제어부(600)에서 구동부 제어 신호선(DCL)을 통해 게이트 구동부(500)로 제공되는 신호는 수직 개시 신호, 클록 신호 등의 신호들과 특정 레벨의 저전압을 제공하는 신호들을 포함할 수 있다. 몇몇 신호는 신호 제어부(600)가 아닌 다른 장치로부터 제공될 수도 있다.
구동부 제어 신호선(DCL)은 예컨대 게이트 구동부(500)에 가깝게 위치하는 PFCB(450)에 연결되어 있을 수 있고, 게이트 구동부(500)가 뻗어 있는 방향으로 뻗어 있을 수 있다. 구동부 제어 신호선(DCL)은 예컨대 비표시 영역(NDA)에서 게이트 구동부(500)와 나란하게 뻗어 있을 수 있다. 도면의 복잡화를 피하기 위해 도 1에서 구동부 제어 신호선(DCL)이 하나의 선으로 도시되어 있으나, 구동부 제어 신호선(DCL)은 게이트 구동부(500)로 전달되는 신호의 종류에 대응하는 개수의 신호선을 포함할 수 있고, 그보다 많거나 적은 수의 신호선을 포함할 수도 있다. 구동부 제어 신호선(DCL)의 신호선들은 게이트 구동부(500)보다 표시 영역(DA)으로부터 외곽에 게이트 구동부(500)와 나란하게 위치할 수 있지만, 이에 제한되지 않으며, 예컨대, 어떤 신호선은 게이트 구동부(500)와 표시 영역(DA) 사이에 위치할 수 있고, 어떤 신호선은 게이트 구동부(500)를 관통하여 위치할 수도 있다.
게이트 구동부(500)는 수직 개시 신호, 클록 신호 및 게이트 오프 전압에 준하는 저전압을 구동부 제어 신호선(DCL)을 통해 전달받아 게이트 신호(게이트 온 전압 및 게이트 오프 전압)를 생성하여 게이트선들(G1…Gn)에 인가한다. 게이트 구동부(500)는 이들 신호를 이용하여 게이트 신호를 생성하고 출력하는 스테이지들(ST1…STn)을 포함한다. 스테이지들(ST1…STn) 중 하나의 스테이지는 게이트선들(G1…Gn) 중 2개의 게이트선과 연결된다. 이에, 각 스테이지는 2개의 게이트선에 게이트 신호를 출력한다. 본 실시예에서는 하나의 스테이지에 2개의 게이트선이 연결되는 것을 설명하였지만, 이에 한정되지 않고, 하나의 스테이지에 3개 이상의 게이트선이 연결될 수도 있다.
게이트 구동부(500)는 표시 영역(DA)의 좌측 및/또는 우측에 위치할 수 있고, 상측 및/또는 하측에 위치할 수도 있다. 게이트 구동부(500)가 표시 패널의 좌측과 우측에 위치하는 경우, 표시 패널의 좌측에 위치하는 게이트 구동부는 홀수 번째 스테이지들(ST1, ST3, …)을 포함하고 표시 패널의 우측에 위치하는 게이트 구동부는 짝수 번째 스테이지들(ST2, ST4, …)을 포함할 수 있으며, 또는 그 반대일 수 있다. 하지만, 게이트 구동부(500)과 표시 패널의 좌측과 우측에 위치하더라도, 좌측 및 우측에 위치하는 게이트 구동부 각각은 전체 스테이지들(ST1…STn)을 포함할 수도 있다.
각각의 스테이지는 트랜지스터들 및 적어도 하나의 축전기를 포함한다. 각각의 스테이지는 실질적으로 직사각형일 수 있고, 모든 스테이지들(ST1…STn)은 서로 실질적으로 동일한 크기(면적)를 가질 수 있다. 다시 말해, 표시 패널(300)에서 각각의 스테이지를 구성하는 트랜지스터들 및 축전기가 형성되어 있는 영역의 크기가 스테이지들(ST1…STn) 간에 서로 동일할 수 있고, 그러한 영역은 실질적으로 직사각형일 수 있다. 예컨대, 1번째 스테이지(ST1)와 n번째 스테이지(STn), 그리고 1번째 스테이지(ST1)와 n번째 스테이지(STn) 사이에 위치하는 2번째 스테이지(ST2)는 서로 실질적으로 동일한 직사각형 영역에 위치할 수 있다. 따라서 각각의 스테이지를 도 1에서 동일한 면적과 모양의 직사각형으로 블록화하여 도시하였다.
도 2는 도 1의 게이트 구동부 및 이에 입출력되는 신호들을 나타내는 블록도이다.
도 2를 참고하면, 게이트 구동부(500)는 서로 종속적으로 연결되어 있는 스테이지들(ST1…STn)을 포함하는 시프트 레지스터(shift register)를 포함한다. 1번째 내지 n번째 스테이지들(ST1…STn)은 제1 내지 제n 게이트선들(G1…Gn) 중 2개의 게이트선과 연결되어 있다. 예컨대, 1번째 스테이지(ST1)는 1번째 게이트선(G1) 및 2번째 게이트선(G2)에 연결되고, 2번째 스테이지(ST2)는 3번째 게이트선(G3) 및 4번째 게이트선(G4)에 연결된다. 스테이지들(ST1…STn)은 게이트선들(G1…Gn)에 n개의 게이트 신호를 1번째 스테이지(ST1)으로부터 n번째 스테이지(STn)까지 순차적으로 출력할 수 있지만, 그 반대로, 즉 n번째 스테이지(STn)부터 1번째 스테이지(ST1)까지 순차적으로 출력할 수도 있다.
각각 스테이지는 제1 클록 단자(CT1), 제1 입력 단자(IN1), 제2 입력 단자(IN2), 제3 입력 단자(IN3), 제1 전압 단자(VT1), 제2 전압 단자(VT2), 제1 출력 단자(OT1) 및 제2 출력 단자(OT2)를 포함한다.
제1 클록 단자(CT1)는 제1 클록 신호(CK) 또는 제1 클록 신호(CK)의 위상이 반전된 제2 클록 신호(CKB)를 수신할 수 있다. 예를 들면, 홀수 번째 스테이지들(ST1, ST3, …)의 제1 클록 단자(CT1)는 제1 클록 신호(CK)를 수신할 수 있고, 짝수 번째 스테이지들(ST2, ST4, …)의 제1 클록 단자(CT1)는 제2 클록 신호(CKB)를 수신할 수 있다. 제1 클록 신호(CK) 및 제2 클록 신호(CKB)는 하이(high) 신호와 로우(low) 신호의 조합으로 이루어질 수 있고, 듀티비가 50%일 수 있다. 이러한 클록 신호들(CK, CKB)은 구동부 제어 신호선(DCL) 중 제1 클록 신호선(CL1) 및 제2 클록 신호선(CL2)을 통해 전달될 수 있다.
제1 입력 단자(IN1)는 전단 스테이지의 제2 출력 단자(OT2)와 연결되어 캐리 신호(carry signal)를 수신할 수 있다. 1번째 스테이지(ST1)은 전단 스테이지가 존재하지 않으므로 제1 입력 단자(IN1)를 통해 수직 개시 신호(STV)를 수신할 수 있다.
제2 입력 단자(IN2)는 후단 스테이지의 제2 출력 단자(OT2)와 연결되어 캐리 신호를 수신할 수 있다. 마지막 스테이지인 n번째 스테이지는 후단 스테이지가 존재하지 않으므로 제2 입력 단자(IN2)로 수직 개시 신호(STV)를 수신할 수 있다. 제3 입력 단자(IN3)는 다다음단 스테이지의 제2 출력 단자(OT2)에 연결되어 캐리 신호를 수신할 수 있다.
도시된 실시예와 달리, n-1번째 스테이지(STn-1) 및 n번째 스테이지(STn)가 후단 및 다다음단 스테이지로부터 캐리 신호를 입력 받기 위하여 게이트 구동부(500)는 2개의 더미 스테이지(도시되지 않음)를 더 포함할 수 있다. 더미 스테이지는 다른 스테이지들(ST1-STn)과 달리 더미 게이트 전압을 생성하여 출력하는 스테이지이다. 즉, 다른 스테이지들(ST1-STn)에서 출력된 게이트 신호는 게이트선들(G1…Gn)을 통하여 전달되면서 화소들에 데이터 전압이 인가되어 영상을 표시하도록 하지만, 더미 스테이지는 게이트선에 연결되어 있지 않을 수 있으며, 게이트선과 연결되더라도 영상을 표시하지 않는 더미 화소(도시되지 않음)의 게이트선과 연결되어 있을 수 있다.
제1 전압 단자(VT1)는 제1 저전압(VSS1)을 수신할 수 있다. 제1 저전압(VSS1)은 게이트 신호의 방전 레벨에 대응할 수 있는 제1 로우 레벨을 가진다. 예컨대, 제1 로우 레벨은 약 -6V일 수 있다.
제2 전압 단자(VT2)는 제1 로우 레벨보다 낮은 제2 로우 레벨을 가지는 제2 저전압(VSS2)을 수신할 수 있다. 제2 로우 레벨은 스테이지에 포함된 제1 접점(Q)의 방전 레벨에 대응한다. 예를 들면, 제2 로우 레벨은 약 -10V일 수 있다.
제1 출력 단자(OT1)는 대응하는 게이트선 예컨대, 1번째 게이트선(G1) 및 2번째 게이트선(G2)과 전기적으로 연결되어 있으며, 게이트 신호를 출력한다. 1번째 스테이지 내지 n번째 스테이지들(ST1…STn)의 제1 출력 단자들(OT1)은 각각 제1 내지 제n 게이트 신호들(GO1…GOn)을 출력한다. 예컨대, 1번째 스테이지(ST1)의 제1 출력 단자(OT1)는 1번째 게이트선(G1) 및 2번째 게이트선(G2)과 전기적으로 연결되어 제1 게이트 신호(GO1)를 출력하고, 2번째 스테이지(ST2)의 제1 출력 단자(OT1)는 3번째 게이트선(G3) 및 4번째 게이트선(G4)과 전기적으로 연결되어 제2 게이트 신호(GO2)를 출력한다. 제1 게이트 신호(GO1)가 먼저 출력된 후, 제2 게이트 신호(GO2)가 출력될 수 있다. 이어, 제3 게이트 신호(GO3) 내지 제n 게이트 신호(GOn)가 순차적으로 출력될 수 있다.
제2 출력 단자(OT2)는 캐리 신호를 출력할 수 있다. n-1번째 스테이지(STn-1)의 제2 출력 단자(OT2)는 n번째 스테이지(STn)의 제1 입력 단자(IN1) 및 n-2번째 스테이지(STn-2)의 제2 입력 단자(IN2)와 연결되어 있을 수 있다. n번째 스테이지(STn)의 제2 출력 단자(OT2)는 n-1번째 스테이지(STn-1)의 제2 입력 단자(IN2) 및 n-2번째 스테이지(STn-2)의 제3 입력 단자(IN3)와 연결되어 있을 수 있다.
도 2를 참고하여 게이트 구동부(500)의 스테이지들(ST1…STn) 연결 구조에 대하여 살펴보았다. 이하에서는 도 3을 참고하여 두 개의 게이트선에 연결된 하나의 스테이지의 구조를 좀 더 상세하게 설명한다.
도 3은 본 발명의 일 실시예에 따른 게이트 구동부의 한 스테이지의 회로의 일 예를 나타낸 도면이다.
도 3을 참고하면, 일 실시예에 따른 한 스테이지(STi)는 입력부(511), 풀업 구동부(512), 캐리 신호 생성부(513), 출력부(514) 및 풀다운 구동부(515)를 포함한다.
입력부(511)는 제4 트랜지스터(T4)를 포함한다. 제4 트랜지스터(T4)의 제1 전극 및 제어 전극은 제1 입력 단자(IN1)에 공통 연결(다이오드 연결)되어 있고, 제2 전극은 제1 접점(Q)에 연결되어 있다. 입력부(511)는 제1 입력 단자(IN1)로 전단 스테이지(STi-1)의 캐리 신호(CR)를 제1 접점(Q)으로 전달하는 역할을 한다. 입력부(511)는 버퍼부로도 불릴 수 있다.
풀업 구동부(512)는 제7 트랜지스터(T7) 및 제12 트랜지스터(T12)를 포함한다. 제12 트랜지스터(T12)의 제어 전극과 제1 전극은 공통 연결되어 제1 클록 단자(CT1)를 통하여 제1 클록 신호(CK) 또는 제2 클록 신호(CKB)를 입력 받고, 제2 전극은 제7 트랜지스터(T7)의 제어 전극 및 풀다운 구동부(515)에 연결되어 있다. 제7 트랜지스터(T7)의 제1 전극은 제1 클록 단자(CT1)에 연결되어 있고, 제2 전극은 제2 접점(Q') 및 풀다운 구동부(515)에 연결되어 있고, 제어 전극은 제12 트랜지스터(T12)의 제2 전극 및 풀다운 구동부(515)에 연결되어 있다. 제7 트랜지스터(T7)의 제1 전극과 제어 전극 사이 및 제어 전극과 제2 전극 사이에는 각각 기생 축전기가 형성될 수 있다. 제1 클록 단자(CT1)에 하이 신호가 인가되면, 하이 신호는 풀업 구동부(512)의 제12 트랜지스터(T12)를 통해 제7 트랜지스터(T7)의 제어 전극 및 풀다운 구동부(515)로 전달된다. 제7 트랜지스터(T7)로 전달된 하이 신호는 제7 트랜지스터(T7)를 턴-온 시키며, 그 결과 제1 클록 단자(CT1)에서 인가된 하이 신호를 제2 접점(Q')으로 인가한다. 제2 접점(Q')의 신호는 인버터 신호(IVT)일 수 있으며, 제3 출력 단자(도시되지 않음)를 통하여 후단 스테이지(STi+1)로 전달될 수 있다. 한편, 전단 스테이지(STi-1)의 인버터 신호(IVT)는 출력 제어 신호(output control signal)의 요건을 가질 수 있다.
캐리 신호 생성부(513)는 제15 트랜지스터(T15)를 포함한다. 제15 트랜지스터(T15)의 제1 전극에는 제1 클록 단자(CT1)가 연결되어 제1 클록 신호(CK) 또는 제2 클록 신호(CKB)가 입력되고, 제어 전극은 입력부(511)의 출력인 제1 접점(Q)에 연결되어 있고, 제2 전극은 캐리 신호(CR)를 출력하는 제2 출력 단자(OT2)와 연결되어 있다. 제15 트랜지스터(T15)의 제어 전극과 제2 전극 사이에는 기생 축전기가 형성될 수 있다. 제15 트랜지스터(T15)의 제2 전극은 제2 출력 단자(OT2)뿐만 아니라 풀다운 구동부(515)와 연결되어 제2 저전압(VSS2)을 인가 받는다. 그 결과 캐리 신호(CR)의 로우일 때의 전압은 제2 저전압(VSS2)을 가진다.
출력부(514)는 제1 트랜지스터(T1) 및 제1 축전기(C1)를 포함한다. 제1 트랜지스터(T1)의 제어 전극은 제1 접점(Q)에 연결되어 있고, 제1 전극은 제1 클록 단자(CT1)를 통하여 제1 클록 신호(CK) 또는 제2 클록 신호(CKB)를 입력 받으며, 제2 전극은 게이트 신호(GO)를 출력하는 제1 출력 단자(OT1)와 연결되어 있다. 제1 축전기(C1)는 제1 트랜지스터(T1)의 제어 전극과 제2 전극 사이에 형성되어 있으며, 제1 접점(Q)의 전압을 저장하는 역할을 한다. 출력부(514)는 제1 접점(Q)에서의 전압 및 클록 신호(CK, CKB)에 따라 게이트 신호(GO)를 출력한다. 예컨대, 스테이지(STi)에서, -1H 기간 동안 제1 접점(Q)에 전단 스테이지(STi-1)의 캐리 신호(CR)가 인가되어 제1 축전기(C1)에 고전압이 저장된 상태(프리차지)에서 0H 동안 제1 클록 단자(CT1)를 통해 클록 신호(CK)가 로우에서 하이로 변하면, 제1 트랜지스터(T1)의 제어 전극인 제1 접점(Q)의 전압이 부스트업되고 게이트 온 전압이 제1 출력 단자(OT1)로 출력된다. 제1 트랜지스터(T1)의 제2 전극은 풀다운 구동부(515)와 또한 연결되어 제1 저전압(VSS1)을 인가 받는다. 그 결과 게이트 신호(GO)의 게이트 오프 전압은 제1 저전압(VSS1)을 가진다.
풀다운 구동부(515)는 스테이지(STi) 상에 존재하는 전하를 제거하여 게이트 오프 전압 및 캐리 신호(CR)의 로우 전압이 원활하게 출력되도록 하기 위한 부분으로 제1 접점(Q)의 전위를 낮추는 역할, 제2 접점(Q')(인버터 신호)의 전위를 낮추는 역할, 캐리 신호(CR)로 출력되는 전압을 낮추는 역할, 그리고 게이트선으로 출력되는 전압을 낮추는 역할을 한다. 풀다운 구동부(515)는 제1 출력 단자(OT1)를 제1 저전압(VSS1)으로 낮추지만, 제1 접점(Q), 제2 접점(Q') 및 제2 출력 단자(OT2)를 제1 저전압(VSS1)보다 낮은 제2 저전압(VSS2)으로 낮춘다. 그 결과 게이트 온 전압과 캐리 신호(CR)의 하이에서의 전압은 동일한 전압을 가질 수 있더라도, 게이트 오프 전압과 캐리 신호(CR)의 로우에서의 전압은 서로 다른 전압 값을 가질 수 있다. 풀다운 구동부(515)는 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제8 트랜지스터(T8), 제9 트랜지스터(T9), 제10 트랜지스터(T10), 제11 트랜지스터(T11), 제13 트랜지스터(T13), 제16 트랜지스터(T16) 및 제17 트랜지스터(T17)를 포함할 수 있다.
먼저, 제1 접점(Q)을 풀다운시키는 트랜지스터를 살펴본다. 제1 접점(Q)을 풀다운시키는 트랜지스터는 제6 트랜지스터(T6), 제9 트랜지스터(T9), 제10 트랜지스터(T10) 및 제16 트랜지스터(T16)이다.
제6 트랜지스터(T6)의 제어 전극은 제3 입력 단자(IN3)와 연결되어 다다음단 스테이지(STi+2)의 캐리 신호(CR)가 인가되고, 제2 전극은 제2 전압 단자(VT2)와 연결되어 제2 저전압(VSS2)을 인가 받으며, 제1 전극은 제1 접점(Q)과 연결되어 있다. 제6 트랜지스터(T6)는 다다음단 스테이지(STi+2)에서 인가되는 캐리 신호(CR)에 따라서 턴-온 되어 제1 접점(Q)의 전압을 제2 저전압(VSS2)으로 낮춰주는 역할을 한다.
제9 트랜지스터(T9) 및 제16 트랜지스터(T16)는 함께 동작하여 제1 접점(Q)을 풀다운시킨다. 제9 트랜지스터(T9)의 제어 전극은 제2 입력 단자(IN2)와 연결되어 후단 스테이지(STi+1)의 캐리 신호(CR)를 인가 받고, 제1 전극은 제1 접점(Q)과 연결되어 있고, 제2 전극은 제16 트랜지스터(T16)의 제1 전극 및 제어 전극과 연결되어 있다. 제16 트랜지스터(T16)는 제어 전극과 제1 전극이 제9 트랜지스터(T9)의 제2 전극과 연결(다이오드 연결)되어 있고, 제2 전극은 제2 전압 단자(VT2)와 연결되어 제2 저전압(VSS2)을 인가 받는다. 제9 트랜지스터(T9) 및 제16 트랜지스터(T16)는 후단 스테이지(STi+1)에서 인가되는 캐리 신호(CR) 따라서 턴-온 되어 제1 접점(Q)의 전압을 제2 저전압(VSS2)으로 낮춰주는 역할을 한다.
제10 트랜지스터(T10)의 제1 전극은 제1 접점(Q)과 연결되고, 제2 전극은 제2 전압 단자(VT2)와 연결되어 제2 저전압(VSS2)을 인가 받고, 제어 전극은 제2 접점(Q')과 연결되어 본단 스테이지의 인버터 신호(IVT)를 인가 받는다. 그러므로 제10 트랜지스터(T10)는 제2 접점(Q')의 인버터 신호(IVT)가 하이 전압을 가지는 일반적인 구간에서는 계속 제1 접점(Q)의 전압을 제2 저전압(VSS2)으로 낮추고 있다가 제2 접점(Q')의 전압이 로우인 때에만 제1 접점(Q)의 전압을 낮추지 않는 역할을 한다. 제1 접점(Q)의 전압이 낮추어 지지 않는 때에 해당 스테이지(STi)는 게이트 온 전압 및 캐리 신호(CR)를 출력한다. 제10 트랜지스터(T10)는 제1 접점(Q)의 전압을 제2 저전압(VSS2)으로 유지 및 안정화시키는 트랜지스터이고 홀드 트랜지스터로 불릴 수 있다.
풀다운 구동부(515)에서 제2 접점(Q')(인버터 신호)을 풀다운시키는 트랜지스터를 살펴본다. 제2 접점(Q')을 풀다운시키는 트랜지스터는 제5 트랜지스터(T5), 제8 트랜지스터(T8) 및 제13 트랜지스터(T13)이다.
제5 트랜지스터(T5)의 제어 전극은 제1 입력 단자(IN1)와 연결되어 있고, 제1 전극은 제2 접점(Q')과 연결되어 있고, 제2 전극은 제2 전압 단자(VT2)와 연결되어 있다. 제5 트랜지스터(T5)는 전단 스테이지(STi-1)의 캐리 신호(CR)에 따라서 제2 접점(Q')의 전압을 제2 저전압(VSS2)으로 낮추는 역할을 한다.
제8 트랜지스터(T8)는 제2 출력 단자(OT2)와 연결된 제어 전극, 제2 접점(Q')에 연결된 제1 전극 및 제1 전압 단자(VT1)와 연결된 제2 전극을 가진다. 제8 트랜지스터(T8)는 본단 스테이지(STi)의 캐리 신호(CR)에 따라서 제2 접점(Q')의 전압을 제1 저전압(VSS1)으로 낮추는 역할을 한다.
제13 트랜지스터(T13)는 제2 출력 단자(OT2)와 연결된 제어 전극, 풀업 구동부(512)의 제12 트랜지스터(T12)의 제2 전극과 연결된 제1 전극 및 제1 전압 단자(VT1)와 연결된 제2 전극을 가진다. 제13 트랜지스터(T13)는 본단 스테이지(STi)의 캐리 신호(CR)에 따라서 풀업 구동부(512) 내부의 전위를 제1 저전압(VSS1)으로 낮추고, 풀업 구동부(512)와 연결된 제2 접점(Q')의 전압도 제1 저전압(VSS1)으로 낮추는 역할을 한다.
풀다운 구동부(515)에서 캐리 신호(CR)로 출력되는 전압을 낮추는 역할을 하는 트랜지스터들을 살펴본다. 그러한 트랜지스터들은 제11 트랜지스터(T11) 및 제17 트랜지스터(T17)이다.
제11 트랜지스터(T11)는 제2 접점(Q')과 연결된 제어 전극, 제2 출력 단자(OT2)와 연결된 제1 전극 및 제2 전압 단자(VT2)와 연결된 제2 전극을 가진다. 제11 트랜지스터(T11)는 제2 접점(Q')의 전압이 하이인 경우 제2 출력 단자(OT2)의 전압을 제2 저전압(VSS2)으로 낮추며, 그 결과 캐리 신호(CR)가 로우 레벨로 바뀌게 된다. 제11 트랜지스터(T11)는 제2 출력 단자(OT2)의 전압을 제2 저전압(VSS2)으로 유지시키는 트랜지스터이고 홀드 트랜지스터로 불릴 수 있다.
제17 트랜지스터(T17)는 제2 입력 단자(IN2)에 연결된 제어 전극, 제2 출력 단자(OT2)와 연결된 제1 전극 및 제2 전압 단자(VT2)와 연결된 제2 전극을 가진다. 제17 트랜지스터(T17)는 후단 스테이지(STi+1)의 캐리 신호(CR)에 따라서 제2 출력 단자(OT2)의 전압을 제2 저전압(VSS2)으로 낮추는 역할을 한다. 제17 트랜지스터(T17)는 제11 트랜지스터(T11)의 동작을 보조하는 역할을 수행하기 위하여 후단 스테이지(STi+1)의 캐리 신호(CR)에 기초하여 동작하도록 형성되어 있다.
풀다운 구동부(515)에서 게이트선으로 출력되는 전압을 낮추는 역할을 하는 트랜지스터들은 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)이다.
제2 트랜지스터(T2)는 제2 입력 단자(IN2)와 연결된 제어 전극, 제1 출력 단자(OT1)와 연결되어 있는 제1 전극 및 제1 전압 단자(VT1)와 연결되어 있는 제2 전극을 가진다. 제2 트랜지스터(T2)는 후단 스테이지(STi+1)의 캐리 신호(CR)가 인가되면 게이트 신호(GO)를 제1 저전압(VSS1)으로 낮춰 주는 역할을 한다.
제3 트랜지스터(T3)는 제2 접점(Q')에 연결되어 있는 제어 전극, 제1 출력 단자(OT1)와 연결되어 있는 제1 전극 및 제1 전압 단자(VT1)와 연결되어 있는 제2 전극을 가진다. 제3 트랜지스터(T3)는 제2 접점(Q')의 전압이 하이인 경우 출력되는 게이트 신호를 제1 저전압(VSS1)으로 유지시키는 역할을 하며, 따라서 홀드 트랜지스터로 불릴 수 있다.
풀다운 구동부(515)에서 제3 트랜지스터(T3), 제10 트랜지스터(T10) 및 제11 트랜지스터(T11)는 구동 신뢰성 확보를 위해 출력 단자들(OT1, OT2) 및 제1 접점(Q)의 전압을 안정화시키는 홀드 트랜지스터들이다.
그러면, 도 4 및 도 5를 참고하면, 하나의 스테이지에 두 개의 게이트선이 연결된 구조에 대해 상세하게 설명한다.
도 4는 도 1의 표시 장치에서 하나의 스테이지와 두 개의 게이트선이 연결된 구조를 확대하여 간략하게 나타낸 도면이다. 도 5는 도 4의 절단선 V-V을 따라 자른 단면의 일 예를 간략하게 나타낸 도면이다. 도 4에서는 1번째 스테이지(ST1)와 1번째 및 2번째 게이트선(G1, G2)의 연결 구조를 나타내었다. 이하에서는, 1번째 스테이즈(ST1)를 제1 스테이지(ST1)로 설명하고, 1번째 및 2번째 게이트선(G1, G2)를 각각 제1 및 제2 게이트선(G1, G2)으로 설명하다.
도 4 및 도 5를 참고하면, 제1 스테이지(ST1)는 게이트 패드(129)를 통하여 제1 게이트선(G1) 및 제2 게이트선(G2)에 연결된다.
게이트 패드(129)는 서로 이격되어 있는 제1 게이트 패드(129a), 제2 게이트 패드(129b) 및 제3 게이트 패드(129c)를 포함한다. 제1 게이트 패드(129a)는 제1 게이트선(G1)에 연결되고, 제2 게이트 패드(129b)는 제2 게이트선(G2)에 연결된다. 제3 게이트 패드(129c)는 제1 스테이지(ST1) 방향으로 뻗어 있는 게이트 패드 연장부(128)를 포함한다.
제1 게이트 패드(129a), 제2 게이트 패드(129b) 및 제3 게이트 패드(129c)는 게이트 패드 연결 부재(195)를 통하여 서로 연결된다. 게이트 패드 연장부(128)는 스테이지 연결 부재(197)를 통하여 제1 스테이지(ST1)에 연결된 스테이지 연결선(178)에 연결된다.
제1 게이트 패드(129a), 제3 게이트 패드(129c) 및 제1 게이트선(G1)은 기판(110) 위에 위치한다. 단면에 도시하지 않았지만, 제2 게이트 패드(129b) 및 제2 게이트선(G2) 또한, 기판(110) 위에 위치한다. 즉, 제1 게이트선(G1), 제2 게이트선(G2), 제1 게이트 패드(129a), 제2 게이트 패드(129b) 및 제3 게이트 패드(129c)는 동일한 물질을 포함하며, 동일한 공정으로 형성할 수 있다.
제1 게이트 패드(129a) 및 제3 게이트 패드(129c) 위에 게이트 절연막(140)이 위치하고, 스테이지 연결선(178)은 게이트 절연막(140) 위에 위치한다. 스테이지 연결선(178) 및 게이트 절연막(140) 위에 보호막(180)이 위치하고, 게이트 패드 연결 부재(195) 및 스테이지 연결 부재(197)는 보호막(180) 위에 위치한다.
보호막(180)에는 패드 제1 접촉구(186), 패드 제2 접촉구(187), 스테이지 제1 접촉구(188) 및 스테이지 제2 접촉구(189)이 위치한다. 패드 제1 접촉구(186)는 제1 게이트 패드(129a) 및 제2 게이트 패드(129b)와 중첩하고, 패드 제2 접촉구(187)는 제3 게이트 패드(129c)와 중첩한다. 스테이지 제1 접촉구(188)는 게이트 패드 연장부(128)와 중첩하고, 스테이지 제2 접촉구(189)는 스테이지 연결선(178)과 중첩한다.
게이트 패드 연결 부재(195)는 패드 제1 접촉구(186) 및 패드 제2 접촉구(187)를 통하여 제1 게이트 패드(129a) 및 제3 게이트 패드(129c)를 연결한다. 또한, 게이트 패드 연결 부재(195)는 패드 제1 접촉구(186) 및 패드 제2 접촉구(187)를 통하여 제2 게이트 패드(129b) 및 제3 게이트 패드(129c)를 연결한다. 또한, 게이트 패드 연결 부재(195)는 패드 제1 접촉구(186)를 통하여 제1 게이트 패드(129a) 및 제2 게이트 패드(129b)를 연결한다. 즉, 제1 게이트 패드(129a), 제2 게이트 패드(129b) 및 제3 게이트 패드(129c)는 게이트 패드 연결 부재(195)를 통하여 서로 연결된다.
스테이지 연결 부재(197)는 스테이지 제1 접촉구(188) 및 스테이지 제2 접촉구(189)를 통하여 게이트 패드 연장부(128) 및 스테이지 연결선(178)을 연결한다.
이에, 제1 스테이지(ST1)는 게이트 패드(129)를 통하여 제1 게이트선(G1) 및 제2 게이트선(G2)에 연결된다.
그러면, 도 6 및 도 7을 참고하여 도 1의 실시예에 따른 표시 장치에서, 표시 영역(DA)에 위치하는 화소의 배치에 대해 설명한다.
도 6은 도 1의 실시예에 따른 표시 장치의 화소의 배치의 일 예를 간략하게 나타낸 도면이다. 도 7은 도 1의 실시예에 따른 표시 장치의 한 화소의 단면의 일 예를 간략하게 나타낸 도면이다.
도 6 내지 도 7을 참고하면, 게이트선(G1, G2)은 가로 방향으로 뻗어 있고, 데이터선(D1, D2)은 세로 방향으로 뻗어 게이트선(G1, G2)과 교차한다.
각 화소는 하나의 게이트선 및 하나의 데이터선에 연결된 화소 트랜지스터(Tp) 및 화소 트랜지스터(Tp)에 연결된 화소 전극(PE)을 포함한다. 도면상 첫 번째 열 및 첫 번째 행에 위치한 화소의 경우, 화소 트랜지스터(Tp)가 제1 게이트선(G1) 및 제1 데이터선(D1)에 연결되고, 첫 번째 열 및 두 번째 행에 위치한 화소의 경우, 화소 트랜지스터(Tp)가 제2 게이트선(G2) 및 제1 데이터선(D1)에 연결된다. 즉, 동일한 열에 위치한 화소의 경우, 화소 트랜지스터(Tp)는 동일한 데이터선에 연결된다. 여기서, 화소 트랜지스터(Tp)는 게이트 구동부(500)에 포함된 복수의 트랜지스터와 동일한 공정으로 형성할 수 있다.
기판(110) 위에 게이트 전극(124)이 위치하고, 기판(110) 및 게이트 전극(124) 위에 게이트 절연막(140)이 위치한다. 게이트 절연막(140) 위에 게이트 전극(124)과 중첩하는 반도체층(154)이 위치하고, 반도체층(154) 및 게이트 절연막(140) 위에 소스 전극(173) 및 드레인 전극(175)이 위치한다. 소스 전극(173)과 드레인 전극(175)은 서로 이격된다.
여기서, 게이트 전극(124), 소스 전극(173), 드레인 전극(175) 및 반도체층(154)은 화소 트랜지스터(Tp)를 형성하고, 화소 트랜지스터(Tp)의 채널은 서로 이격된 소스 전극(173) 및 드레인 전극(175) 사이의 반도체층(154)에 형성된다. 또한, 게이트 전극(124)은 트렌지스터(T)의 제어 전극이고, 소스 전극(173)은 트랜지스터(T)의 제1 전극이고, 드레인 전극(175)은 트랜지스터(T)의 제2 전극이다. 게이트 전극(124)은 게이트선에 연결되고, 소스 전극(173)은 데이터선에 연결된다. 도시하지 않았지만, 게이트선은 게이트 전극(124)과 동일한 층에 위치하고, 데이터선은 소스 전극(173)과 동일한 층에 위치한다.
소스 전극(173), 드레인 전극(175) 및 게이트 절연막(140) 위에 보호막(180)이 위치하고, 보호막(180) 위에 화소 전극(PE)이 위치한다. 보호막(180)에는 드레인 전극(175)고 중첩하는 드레인 접촉구(185)가 위치하고, 화소 전극(PE)은 드레인 접촉구(185)를 통하여 드레인 전극(175)에 연결된다. 화소 전극(PE)은 서로 교차하는 세로 줄기부 및 가로 줄기부, 세로 줄기부 및 가로 줄기부에 연결된 미세 가지부를 포함할 수 있다.
여기서, 게이트 전극(124)은 도 4에 도시한 게이트 패드(129)와 함께 동일한 물질을 포함하며, 동일한 공정으로 형성할 수 있다. 소스 전극(173) 및 드레인 전극(175)은 도 4에 도시한 스테이지 연결선(178)과 함께 동일한 물질을 포함하며, 동일한 공정으로 형성할 수 있다. 화소 전극(PE)은 도 4에 도시한 게이트 패드 연결 부재(195) 및 스테이지 연결 부재(197)와 함께 동일한 물질을 포함하여, 동일한 공정으로 형성할 수 있다.
그러면, 도 8과 함께 도 4 내지 도 7을 참고하여, 본 발명의 일 실시예에 따른 표시 장치의 제조 방법에 대해 설명한다.
도 8은 본 발명의 일 실시예에 따른 표시 장치의 제조 공정 중, 게이트선의 검사 공정의 일 예를 간략하게 나타낸 도면이다.
도 8을 참고하면, 제1 게이트 패드(129a) 및 제2 게이트 패드(129b)를 통하여 제1 게이트선(G1) 및 제2 게이트선(G2)의 불량 검사를 실시한다.
제1 게이트선(G1) 및 제2 게이트선(G2)의 불량 검사 전에, 기판(110) 위에 게이트 전극(124), 게이트 패드(129), 제1 게이트선(G1) 및 제2 게이트선(G2)을 형성한 후, 게이트 전극(124), 게이트 패드(129), 제1 게이트선(G1), 제2 게이트선(G2) 및 기판(110) 위에 게이트 절연막(140)을 형성한다. 이 후, 게이트 절연막(140) 위에 반도체층(154)을 형성하고, 게이트 절연막(140) 및 반도체층(154) 위에 소스 전극(173), 드레인 전극(175), 스테이지 연결선(178), 제1 데이터선(D1) 및 제2 데이터선(D2)을 형성한다 (도 4 내지 도 7 참조).
이 후, 앞서 설명한 바와 같이, 제1 게이트 패드(129a) 및 제2 게이트 패드(129b)를 통하여 제1 게이트선(G1) 및 제2 게이트선(G2)의 불량 검사를 실시한다 (도 8 참조).
종래의 경우, 하나의 스테이지에 2개의 게이트선이 연결된 구조에서 게이트선의 불량 검사 시, 2개의 게이트선 중 어느 하나가 불량이 발생하더라도, 2개의 게이트선이 연결되어 있기 때문에 불량을 감지하기가 어려울 수 있다. 이에 반하여, 본 실시예의 경우, 제1 게이트선(G1) 및 제2 게이트선(G2)의 불량 검사 시, 분리된 제1 게이트 패드(129a) 및 제2 게이트 패드(129b)를 통하여 실시하므로, 각 게이트선의 불량 감지가 용이하다.
이어서, 소스 전극(173), 드레인 전극(175), 스테이지 연결선(178), 제1 데이터선(D1), 제2 데이터선(D2) 및 게이트 절연막(140) 위에 보호막(180)을 형성한 후, 보호막(180) 위에 화소 전극(PE), 게이트 패드 연결 부재(195) 및 스테이지 연결 부재(197)을 형성한다 (도 4 내지 도 7 참조)
여기서, 보호막(180)은 드레인 전극(175)과 중첩하는 드레인 접촉구(185), 제1 게이트 패드(129a) 및 제2 게이트 패드(129b)와 중첩하는 패드 제1 접촉구(186), 제3 게이트 패드(129c)와 중첩하는 패드 제2 접촉구(187), 게이트 패드 연장부(128)와 중첩하는 스테이지 제1 접촉구(188), 그리고 스테이지 연결선(178)과 중첩하는 스테이지 제2 접촉구(189)를 포함한다.
제1 게이트 패드(129a), 제2 게이트 패드(129b) 및 제3 게이트 패드(129c)는 게이트 패드 연결 부재(195)를 통하여 서로 연결된다.
구체적으로, 게이트 패드 연결 부재(195)는 패드 제1 접촉구(186) 및 패드 제2 접촉구(187)를 통하여 제1 게이트 패드(129a) 및 제3 게이트 패드(129c)를 연결한다. 또한, 게이트 패드 연결 부재(195)는 패드 제1 접촉구(186) 및 패드 제2 접촉구(187)를 통하여 제2 게이트 패드(129b) 및 제3 게이트 패드(129c)를 연결한다. 또한, 게이트 패드 연결 부재(195)는 패드 제1 접촉구(186)를 통하여 제1 게이트 패드(129a) 및 제2 게이트 패드(129b)를 연결한다.
스테이지 연결 부재(197)는 스테이지 제1 접촉구(188) 및 스테이지 제2 접촉구(189)를 통하여 게이트 패드 연장부(128) 및 스테이지 연결선(178)을 연결한다. 화소 전극(PE)은 드레인 접촉구(185)를 통하여 드레인 전극(175)에 연결된다.
한편, 본 실시예에서는 표시 장치가 동일한 열에 위치한 화소의 화소 트랜지스터(Tp)가 동일한 데이터선에 연결되는 화소의 배치 구조를 가지는 것에 대해 설명하였지만, 이에 한정되지 않고, 다양한 화소 배치 구조를 가질 수 있다. 이에 대해, 도 9 내지 도 11을 참고하여 설명한다.
도 9 내지 도 11은 각각 본 발명의 일 실시예에 따른 표시 장치의 화소의 배치의 일 예를 간략하게 나타낸 도면이다.
도 9를 참고하면, 본 실시예에 따른 표시 장치는 동일한 열에 위치한 화소의 트랜지스터(T)는 서로 다른 데이터선(D1, D2)에 연결된다.
게이트선(G1, G2, G3, G4)은 가로 방향으로 뻗어 있고, 데이터선(D1, D2)은 세로 방향으로 뻗어 게이트선(G1, G2, G3, G4)과 교차한다. 각 화소는 하나의 게이트선 및 하나의 데이터선에 연결된 화소 트랜지스터(Tp) 및 화소 트랜지스터(Tp)에 연결된 화소 전극(PE)을 포함한다.
도면상 첫 번째 열 및 첫 번째 행에 위치한 화소의 경우, 화소 트랜지스터(Tp)가 제1 게이트선(G1) 및 제1 데이터선(D1)에 연결되고, 첫 번째 열 및 두 번째 행에 위치한 화소의 경우, 화소 트랜지스터(Tp)가 제2 게이트선(G2) 및 제2 데이터선(D2)에 연결된다. 첫 번째 열 및 세 번째 행에 위치한 화소의 경우, 화소 트랜지스터(Tp)가 제3 게이트선(G3) 및 제1 데이터선(D1)에 연결되고, 첫 번째 열 및 네 번째 행에 위치한 화소의 경우, 화소 트랜지스터(Tp)가 제4 게이트선(G4) 및 제2 데이터선(D2)에 연결된다. 즉, 열 방향으로 서로 인접한 화소의 화소 트랜지스터(Tp)는 각각 다른 데이터선에 연결된다.
도 10을 참고하면, 본 실시예에 따른 표시 장치는 한 화소가 두 개의 서브 화소 전극(PE1, PE2)을 포함하고, 두 개의 서브 화소 전극(PE1, PE2)에 각각 연결된 화소 트랜지스터(Tp1, Tp2)가 서로 다른 데이터선(D1, D2)에 연결된다. 두 개의 서브 화소 전극(PE1, PE2)은 각각 서로 교차하는 세로 줄기부 및 가로 줄기부, 세로 줄기부 및 가로 줄기부에 연결된 미세 가지부를 포함할 수 있다.
게이트선(G1, G2, G3, G4)은 가로 방향으로 뻗어 있고, 데이터선(D1, D2)은 세로 방향으로 뻗어 게이트선(G1, G2, G3, G4)과 교차한다. 각 화소는 제1 서브 화소 전극(PE1) 및 제2 서브 화소 전극(PE2)를 포함하는 화소 전극(PE), 제1 서브 화소 전극(PE1)에 연결된 제1 화소 트랜지스터(Tp1), 그리고 제2 서브 화소 전극(PE2)에 연결된 제2 화소 트랜지스터(Tp2)를 포함한다.
제1 서브 화소 전극(PE1) 및 제2 서브 화소 전극(PE2)는 서로 분리되어 있고, 제1 화소 트랜지스터(Tp1)는 제1 게이트선(G1) 및 제1 데이터선(D1)에 연결되고, 제2 화소 트랜지스터(Tp2)는 제1 게이트선(G1) 및 제2 데이터선(D2)에 연결된다. 이에, 제1 서브 화소 전극(PE1) 및 제2 서브 화소 전극(PE2)에는 서로 다른 전압이 인가된다. 예컨데, 제1 서브 화소 전극(PE1)에는 제2 서브 화소 전극(PE2)에 인가된 전압보다 높은 전압이 인가될 수 있다. 또한, 이와 반대로, 제1 서브 화소 전극(PE1)에는 제2 서브 화소 전극(PE2)에 인가된 전압보다 낮은 전압이 인가될 수도 있다.
도 11을 참고하면, 본 실시예에 따른 표시 장치는 동일한 열에 위치한 화소의 화소 트랜지스터(Tp)는 두 개의 화소마다 서로 다른 데이터선(D1, D2)에 연결된다.
게이트선(G1, G2, G3, G4)은 가로 방향으로 뻗어 있고, 데이터선(D1, D2)은 세로 방향으로 뻗어 게이트선(G1, G2, G3, G4)과 교차한다. 각 화소는 하나의 게이트선 및 하나의 데이터선에 연결된 화소 트랜지스터(Tp) 및 화소 트랜지스터(Tp)에 연결된 화소 전극(PE)을 포함한다.
도면상 첫 번째 열 및 첫 번째 행에 위치한 화소의 경우, 화소 트랜지스터(Tp)가 제1 게이트선(G1) 및 제1 데이터선(D1)에 연결되고, 첫 번째 열 및 두 번째 행에 위치한 화소의 경우, 화소 트랜지스터(Tp)가 제2 게이트선(G2) 및 제1 데이터선(D1)에 연결된다. 첫 번째 열 및 세 번째 행에 위치한 화소의 경우, 화소 트랜지스터(Tp)가 제3 게이트선(G3) 및 제2 데이터선(D2)에 연결되고, 첫 번째 열 및 네 번째 행에 위치한 화소의 경우, 화소 트랜지스터(Tp)가 제4 게이트선(G4) 및 제2 데이터선(D2)에 연결된다. 즉, 열 방향으로 서로 인접한 화소의 화소 트랜지스터(Tp)는 두 개의 화소마다 각각 다른 데이터선에 연결된다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
124: 게이트 전극 128: 게이트 패드 연장부
129: 게이트 패드 173: 소스 전극
175: 드레인 전극 178: 스테이지 연결선
195: 게이트 패드 연결 부재 197: 스테이지 연결 부재
PE: 화소 전극

Claims (20)

  1. 기판, 및 상기 기판 상에 배열된 복수의 화소를 포함하는 표시 패널,
    상기 표시 패널의 상기 기판 상에 위치하며, 상기 복수의 화소에 게이트 신호를 전달하는 복수의 게이트선, 그리고
    상기 표시 패널의 상기 기판 상에 위치하며, 게이트 신호를 생성하여 상기 복수의 게이트선에 게이트 신호를 출력하는 복수의 스테이지를 포함하는 게이트 구동부를 포함하는 표시 장치로서,
    상기 복수의 스테이지 중 제1 스테이지는 게이트 패드를 통하여 상기 복수의 게이트선 중 제1 및 제2 게이트선에 연결되고,
    상기 게이트 패드는 서로 분리된 제1 게이트 패드, 제2 게이트 패드 및 제3 게이트 패드를 포함하고,
    상기 제1 게이트 패드, 상기 제2 게이트 패드 및 상기 제3 게이트 패드는 게이트 패드 연결 부재를 통하여 서로 연결되고,
    상기 표시 장치는,
    상기 기판, 상기 게이트 패드, 상기 제1 게이트선 및 상기 제2 게이트선 위에 위치하는 게이트 절연막,
    상기 게이트 절연막 위에 위치하며, 상기 제1 스테이지에 연결된 스테이지 연결선,
    상기 게이트 절연막 및 상기 스테이지 연결선 위에 위치하는 보호막, 그리고
    상기 보호막 위에 위치하며, 상기 제3 게이트 패드와 상기 스테이지 연결선을 연결하는 스테이지 연결 부재를 더 포함하고,
    상기 게이트 패드 연결 부재는 상기 보호막 위에 위치하고,
    상기 제1 게이트 패드는 상기 제1 게이트선에 연결되고,
    상기 제2 게이트 패드는 상기 제2 게이트선에 연결되고,
    상기 제3 게이트 패드는 상기 스테이지 연결선과 연결되는 게이트 패드 연장부를 포함하는 표시 장치.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제1항에서,
    상기 보호막은 패드 제1 접촉구, 패드 제2 접촉구, 스테이지 제1 접촉구 및 스테이지 제2 접촉구를 포함하고,
    상기 패드 제1 접촉구는 상기 게이트 패드 및 상기 제2 게이트 패드와 중첩하고,
    상기 패드 제2 접촉구는 상기 제3 게이트 패드와 중첩하고,
    상기 스테이지 제1 접촉구는 상기 게이트 패드 연장부와 중첩하고,
    상기 스테이지 제2 접촉구는 상기 스테이지 연결선과 중첩하는 표시 장치.
  6. 제5항에서,
    상기 게이트 패드 연결 부재는
    상기 패드 제1 접촉구 및 상기 패드 제2 접촉구를 통하여 상기 제1 게이트 패드 및 상기 제3 게이트 패드를 연결하고,
    상기 패드 제1 접촉구 및 상기 패드 제2 접촉구를 통하여 상기 제2 게이트 패드 및 상기 제3 게이트 패드를 연결하고,
    상기 패드 제1 접촉구를 통하여 상기 제1 게이트 패드 및 상기 제2 게이트 패드를 연결하는 표시 장치.
  7. 제6항에서,
    상기 스테이지 연결 부재는 상기 스테이지 제1 접촉구 및 상기 스테이지 제2 접촉구를 통하여 상기 게이트 패드 연장부 및 상기 스테이지 연결선을 연결하는 표시 장치.
  8. 제7항에서,
    상기 복수의 화소 중 하나의 화소는
    상기 기판 위에 위치하는 게이트 전극,
    상기 게이트 절연막 위에 위치하는 반도체층,
    상기 게이트 절연막 및 상기 반도체층 위에 위치하며, 서로 분리된 소스 전극 및 드레인 전극, 그리고
    상기 보호막 위에 위치하며, 상기 드레인 전극과 연결되는 화소 전극을 포함하는 표시 장치.
  9. 제8항에서,
    상기 게이트 패드 및 상기 게이트 전극은 동일한 물질을 포함하고,
    상기 스테이지 연결선, 상기 소스 전극 및 상기 드레인 전극은 동일한 물질을 포함하고,
    상기 화소 전극, 상기 게이트 패드 연결 부재 및 상기 스테이지 연결 부재는 동일한 물질을 포함하는 표시 장치.
  10. 제1항에서,
    상기 표시 패널의 상기 기판 상에 위치하며, 상기 복수의 화소에 데이터 신호를 전달하는 복수의 데이터선을 더 포함하고,
    상기 복수의 화소는 복수의 행과 복수의 열의 형태로 배치되고,
    상기 복수의 화소 중 하나의 화소는 상기 복수의 게이트선 중 하나의 게이트선 및 상기 복수의 데이터선 중 하나의 데이터선에 연결되는 화소 트랜지스터 및 상기 화소 트랜지스터에 연결된 화소 전극을 포함하는 표시 장치.
  11. 제10항에서,
    열 방향으로 인접한 상기 화소의 상기 화소 트랜지스터는 동일한 데이터선에 연결되는 표시 장치.
  12. 제10항에서,
    열 방향으로 인접한 상기 화소의 상기 화소 트랜지스터는 서로 다른 데이터선에 연결되는 표시 장치.
  13. 제10항에서,
    상기 화소 전극은 서로 분리된 제1 서브 화소 전극 및 제2 서브 화소 전극을 포함하고,
    상기 화소 트랜지스터 상기 제1 서브 화소 전극에 연결된 제1 화소 트랜지스터 및 상기 제2 서브 화소 전극에 연결된 제2 화소 트랜지스터를 포함하고,
    상기 제1 화소 트랜지스터 및 상기 제2 화소 트랜지스터는 서로 다른 데이터선에 연결되는 표시 장치.
  14. 제10항에서,
    열 방향으로 인접한 상기 화소의 상기 화소 트랜지스터는 두 개의 화소마다 서로 다른 데이터선에 연결되는 표시 장치.
  15. 복수의 화소가 배열되어 있는 표시 패널, 상기 표시 패널에 위치하며, 상기 복수의 화소에 게이트 신호를 전달하는 복수의 게이트선, 그리고 상기 표시 패널에 위치하며, 게이트 신호를 생성하여 상기 복수의 게이트선에 게이트 신호를 출력하는 복수의 스테이지를 포함하는 게이트 구동부를 포함하고, 상기 복수의 스테이지 중 제1 스테이지는 게이트 패드를 통하여 상기 복수의 게이트선 중 제1 및 제2 게이트선에 연결되는 표시 장치의 제조 방법에 있어서,
    기판 위에 서로 분리된 제1 게이트 패드, 제2 게이트 패드, 제3 게이트 패드를 포함하는 상기 게이트 패드 및 상기 복수의 게이트선을 형성하는 단계,
    상기 게이트 패드 및 상기 복수의 게이트선 위에 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 반도체층을 형성하는 단계,
    상기 게이트 절연막 및 상기 반도체층 위에 위치하며, 서로 분리된 소스 전극 및 드레인 전극을 형성하는 단계,
    상기 복수의 게이트선 중 제1 게이트선 및 제2 게이트선의 불량 검사를 실시하는 단계, 그리고
    상기 제1 게이트 패드, 상기 제2 게이트 패드 및 상기 제3 게이트 패드를 연결하는 단계를 포함하고,
    상기 제1 게이트 패드는 상기 제1 게이트선에 연결되고,
    상기 제2 게이트 패드는 상기 제2 게이트선에 연결되고,
    상기 제1 게이트선 및 상기 제2 게이트선의 불량 검사는 상기 제1 게이트 패드 및 상기 제2 게이트 패드를 통하여 실시하고,
    상기 제1 게이트 패드, 상기 제2 게이트 패드 및 상기 제3 게이트 패드를 연결하는 단계는
    상기 게이트 절연막, 상기 소스 전극 및 상기 드레인 전극 위에 보호막을 형성하는 단계, 및
    상기 보호막 위에 화소 전극 및 게이트 패드 연결 부재를 형성하는 단계를 포함하고,
    상기 보호막은 패드 제1 접촉구 및 패드 제2 접촉구를 더 포함하고,
    상기 패드 제1 접촉구는 상기 게이트 패드 및 상기 제2 게이트 패드와 중첩하고,
    상기 패드 제2 접촉구는 상기 제3 게이트 패드와 중첩하고,
    상기 게이트 패드 연결 부재는
    상기 패드 제1 접촉구 및 상기 패드 제2 접촉구를 통하여 상기 제1 게이트 패드 및 상기 제3 게이트 패드를 연결하고,
    상기 패드 제1 접촉구 및 상기 패드 제2 접촉구를 통하여 상기 제2 게이트 패드 및 상기 제3 게이트 패드를 연결하고,
    상기 패드 제1 접촉구를 통하여 상기 제1 게이트 패드 및 상기 제2 게이트 패드를 연결하는 표시 장치의 제조 방법.
  16. 삭제
  17. 삭제
  18. 삭제
  19. 제15항에서,
    상기 소스 전극 및 상기 드레인 전극을 형성하는 단계는
    상기 게이트 절연막 위에 위치하며, 상기 제1 스테이지와 연결되는 스테이지 연결선을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  20. 제19항에서,
    상기 화소 전극 및 상기 게이트 패드 연결 부재를 형성하는 단계는
    상기 보호막 위에 상기 제3 게이트 패드 및 상기 스테이지 연결선을 연결하는 스테이지 연결 부재를 형성하는 단계를 포함하고,
    상기 제3 게이트 패드는 상기 스테이지 연결선에 연결되는 게이트 패드 연장부를 포함하고,
    상기 보호막은 상기 게이트 패드 연장부와 중첩하는 스테이지 제1 접촉구 및 상기 스테이지 연결선과 중첩하는 스테이지 제2 접촉구를 더 포함하고,
    상기 스테이지 연결 부재는 상기 스테이지 제1 접촉구 및 상기 스테이지 제2 접촉구를 통하여 상기 제3 게이트 패드 및 상기 스테이지 연결선을 연결하는 표시 장치의 제조 방법.
KR1020180081630A 2018-07-13 2018-07-13 표시 장치 및 그 제조 방법 Active KR102647372B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180081630A KR102647372B1 (ko) 2018-07-13 2018-07-13 표시 장치 및 그 제조 방법
US16/292,326 US10950154B2 (en) 2018-07-13 2019-03-05 Display device and method for manufacturing the same
CN201910536099.XA CN110718175B (zh) 2018-07-13 2019-06-20 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180081630A KR102647372B1 (ko) 2018-07-13 2018-07-13 표시 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20200008084A KR20200008084A (ko) 2020-01-23
KR102647372B1 true KR102647372B1 (ko) 2024-03-13

Family

ID=69139269

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180081630A Active KR102647372B1 (ko) 2018-07-13 2018-07-13 표시 장치 및 그 제조 방법

Country Status (3)

Country Link
US (1) US10950154B2 (ko)
KR (1) KR102647372B1 (ko)
CN (1) CN110718175B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109637421A (zh) * 2019-01-14 2019-04-16 京东方科技集团股份有限公司 栅极驱动电路以及显示基板
CN117334148A (zh) * 2020-07-31 2024-01-02 京东方科技集团股份有限公司 显示面板及显示装置
KR20220086764A (ko) * 2020-12-16 2022-06-24 삼성디스플레이 주식회사 표시 장치
KR20220096563A (ko) 2020-12-31 2022-07-07 엘지전자 주식회사 의류처리장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004102260A (ja) 2003-08-07 2004-04-02 Internatl Business Mach Corp <Ibm> アクティブ・マトリックス表示装置の検査方法
JP2006338012A (ja) * 2005-05-31 2006-12-14 Lg Philips Lcd Co Ltd 有機電界発光素子及びその製造方法
JP2007140315A (ja) 2005-11-22 2007-06-07 Sony Corp 発光装置
JP2011123162A (ja) 2009-12-09 2011-06-23 Hitachi Displays Ltd 表示装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100271038B1 (ko) 1997-09-12 2000-11-01 구본준, 론 위라하디락사 전기적 특성 검사를 위한 단락 배선의 제조 방법 및 그 단락 배선을 포함하는 액티브 기판의 구조(a method for manufacturing a shorting bar probing an electrical state and a structure of an lcd comprising the shorting bar)
JP4200759B2 (ja) * 2002-12-27 2008-12-24 セイコーエプソン株式会社 アクティブマトリクス型液晶表示装置
KR100911467B1 (ko) 2002-12-31 2009-08-11 삼성전자주식회사 액정표시장치의 검사 장치
KR100951357B1 (ko) * 2003-08-19 2010-04-08 삼성전자주식회사 액정 표시 장치
KR101165472B1 (ko) * 2005-12-30 2012-07-13 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조방법
KR20070076843A (ko) * 2006-01-20 2007-07-25 삼성전자주식회사 박막 트랜지스터 기판 및 그 검사 방법
KR101404542B1 (ko) * 2006-05-25 2014-06-09 삼성디스플레이 주식회사 액정 표시 장치
KR101316791B1 (ko) * 2007-01-05 2013-10-11 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 액정 표시 장치, 박막트랜지스터 기판의 제조 방법
KR101448904B1 (ko) * 2007-08-07 2014-10-13 삼성디스플레이 주식회사 표시장치
KR101518325B1 (ko) 2008-12-18 2015-05-11 삼성디스플레이 주식회사 액정 표시 장치
KR101719484B1 (ko) * 2010-10-04 2017-03-27 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 표시 장치
KR101997775B1 (ko) * 2012-12-05 2019-10-01 엘지디스플레이 주식회사 쉬프트 레지스터 및 이를 포함하는 평판 표시 장치
KR102184043B1 (ko) * 2014-07-04 2020-11-27 엘지디스플레이 주식회사 표시장치
CN104503632B (zh) * 2015-01-26 2018-01-26 京东方科技集团股份有限公司 缓冲单元、触控驱动电路、显示装置及其驱动方法
CN105866989A (zh) 2016-06-16 2016-08-17 深圳市华星光电技术有限公司 一种阵列基板及液晶显示面板
KR102484185B1 (ko) * 2016-10-31 2023-01-04 엘지디스플레이 주식회사 게이트 구동 회로와 이를 이용한 표시장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004102260A (ja) 2003-08-07 2004-04-02 Internatl Business Mach Corp <Ibm> アクティブ・マトリックス表示装置の検査方法
JP2006338012A (ja) * 2005-05-31 2006-12-14 Lg Philips Lcd Co Ltd 有機電界発光素子及びその製造方法
JP2007140315A (ja) 2005-11-22 2007-06-07 Sony Corp 発光装置
JP2011123162A (ja) 2009-12-09 2011-06-23 Hitachi Displays Ltd 表示装置

Also Published As

Publication number Publication date
KR20200008084A (ko) 2020-01-23
CN110718175B (zh) 2024-07-23
US10950154B2 (en) 2021-03-16
US20200020263A1 (en) 2020-01-16
CN110718175A (zh) 2020-01-21

Similar Documents

Publication Publication Date Title
KR102647372B1 (ko) 표시 장치 및 그 제조 방법
CN103579221B (zh) 显示面板
KR102376490B1 (ko) 표시 장치
KR102005485B1 (ko) 표시 패널
KR101903566B1 (ko) 표시 패널
WO2011007464A1 (ja) シフトレジスタ
KR20140112290A (ko) 표시 패널
US8284377B2 (en) Display device and repairing method therefor
JP2007193340A (ja) 液晶表示装置
JPWO2009150862A1 (ja) Ｔｆｔ、シフトレジスタ、走査信号線駆動回路、および表示装置、ならびにｔｆｔの成形方法
US9842557B2 (en) Gate driving circuit and display device having the same
KR101702031B1 (ko) 표시 패널
CN105097838B (zh) 显示面板及薄膜晶体管阵列基板
JP2018055094A (ja) 表示装置
CN112017574A (zh) 栅极驱动器及其修复方法
JP2014149429A (ja) 液晶表示装置および液晶表示装置の製造方法
KR20220085928A (ko) 표시 장치
KR102555509B1 (ko) 게이트 구동회로 및 그것을 포함하는 표시 장치
JP2014112166A (ja) 表示装置
KR20150087647A (ko) 게이트 구동회로 및 이를 포함하는 표시장치
CN102455534B (zh) 显示装置
KR102170999B1 (ko) 표시장치
CN114387905B (zh) 显示装置
US20170270883A1 (en) Gate driving circuit and display device including the same
US20160180787A1 (en) Gate driving circuit and display device having the same

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20180713

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20210510

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20180713

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20230503

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20231214

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20240308

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20240308

End annual number: 3

Start annual number: 1

PG1601 Publication of registration