KR102640731B1 - 리지드-플렉스 회로기판을 포함하는 전자 장치 - Google Patents
리지드-플렉스 회로기판을 포함하는 전자 장치 Download PDFInfo
- Publication number
- KR102640731B1 KR102640731B1 KR1020180022243A KR20180022243A KR102640731B1 KR 102640731 B1 KR102640731 B1 KR 102640731B1 KR 1020180022243 A KR1020180022243 A KR 1020180022243A KR 20180022243 A KR20180022243 A KR 20180022243A KR 102640731 B1 KR102640731 B1 KR 102640731B1
- Authority
- KR
- South Korea
- Prior art keywords
- circuit board
- layer
- conductive
- rigid
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004891 communication Methods 0.000 claims abstract description 105
- 239000000463 material Substances 0.000 claims description 58
- 229920001721 polyimide Polymers 0.000 claims description 15
- 239000004642 Polyimide Substances 0.000 claims description 13
- 238000000926 separation method Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 11
- 229920001451 polypropylene glycol Polymers 0.000 claims description 6
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 556
- 238000005452 bending Methods 0.000 description 32
- 230000006870 function Effects 0.000 description 17
- 230000008859 change Effects 0.000 description 15
- 238000003860 storage Methods 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 238000005520 cutting process Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 239000010949 copper Substances 0.000 description 5
- 238000004590 computer program Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229920000642 polymer Polymers 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 239000012787 coverlay film Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 230000000638 stimulation Effects 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 239000000446 fuel Substances 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000005236 sound signal Effects 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- 229910052724 xenon Inorganic materials 0.000 description 2
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- GTDPSWPPOUPBNX-UHFFFAOYSA-N ac1mqpva Chemical compound CC12C(=O)OC(=O)C1(C)C1(C)C2(C)C(=O)OC1=O GTDPSWPPOUPBNX-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 150000004984 aromatic diamines Chemical class 0.000 description 1
- 125000003118 aryl group Chemical group 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000010267 cellular communication Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000018044 dehydration Effects 0.000 description 1
- 238000006297 dehydration reaction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 229920006015 heat resistant resin Polymers 0.000 description 1
- 230000003155 kinesthetic effect Effects 0.000 description 1
- 210000004185 liver Anatomy 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920005575 poly(amic acid) Polymers 0.000 description 1
- 230000000379 polymerizing effect Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000006798 ring closing metathesis reaction Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 229920006337 unsaturated polyester resin Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0277—Bendability or stretchability details
- H05K1/0278—Rigid circuit boards or rigid supports of circuit boards locally made bendable, e.g. by removal or replacement of material
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M1/00—Substation equipment, e.g. for use by subscribers
- H04M1/02—Constructional features of telephone sets
- H04M1/0202—Portable telephone sets, e.g. cordless phones, mobile phones or bar type handsets
- H04M1/026—Details of the structure or mounting of specific components
- H04M1/0277—Details of the structure or mounting of specific components for a printed circuit board assembly
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/003—Coplanar lines
- H01P3/006—Conductor backed coplanar waveguides
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
- H05K1/0221—Coaxially shielded signal lines comprising a continuous shielding layer partially or wholly surrounding the signal lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0243—Printed circuits associated with mounted high frequency components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0277—Bendability or stretchability details
- H05K1/028—Bending or folding regions of flexible printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
- H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
- H05K1/036—Multilayers with layers of different types
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
- H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0154—Polyimide
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/05—Flexible printed circuits [FPCs]
- H05K2201/058—Direct connection between two or more FPCs or between flexible parts of rigid PCBs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09236—Parallel layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09336—Signal conductors in same plane as power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09618—Via fence, i.e. one-dimensional array of vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10098—Components for radio transmission, e.g. radio frequency identification [RFID] tag, printed or non-printed antennas
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
- H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Telephone Set Structure (AREA)
Abstract
본 발명의 다양한 실시예에 따른 전자 장치는, 제 1 인쇄회로기판(printed circuit board) 구조 및 무선 통신 회로를 포함할 수 있다. 상기 제 1 인쇄회로기판은 제 1 층으로서, 제 1 도전성 스트립, 상기 제 1 도전성 스트립과 전기적으로 분리되고, 상기 제 1 도전성 스트립과 적어도 부분적으로 평행하게 연장된 제 2 도전성 스트립 및 상기 제 1 도전성 스트립과 전기적으로 분리되고, 상기 제 1 도전성 스트립과 적어도 부분적으로 평행하게 연장된 제 3 도전성 스트립으로서, 상기 제 1 도전성 스트립이 상기 제 2 도전성 스트립 및 상기 제 3 도전성 스트립 사이에 배치되도록 형성된 상기 제 3 도전성 스트립을 포함하는 상기 제 1 층, 제 1 도전층을 포함하는 제 2 층, 상기 제 1 층의 제 1 영역과, 상기 제 1 영역에 대면하는 상기 제 2 층의 제 1 영역 사이에 접촉 배치된 제 1 절연층, 상기 제 1 층의 상기 제 1 영역에 접하는 상기 제 1 층의 제 2 영역과 상기 제 2 층의 상기 제 1 영역에 접하는 상기 제 2 층의 제 2 영역 사이에 배치되고, 상기 제 1 층에 접촉하는 제 2 절연층 및 상기 제 2 절연층과 상기 제 2 층의 상기 제 2 영역 사이에 상기 제 2 층과 접촉하면서 배치되고, 상기 제 2 절연층과 에어 갭에 의해 분리된 제 3 절연층;을 포함할 수 있다. 상기 무선 통신 회로는 상기 제 1 도전성 스트립과 전기적으로 연결되고, RF 신호(radio frequency signal)를 송신 및/또는 수신할 수 있다. 이 외에 다양한 실시 예들이 가능할 수 있다.
Description
본 발명의 다양한 실시예는 리지드-플렉스 기판을 포함하는 전자 장치에 관한 것이다.
전자 장치들은 저장된 정보를 음향이나 영상으로 출력할 수 있다. 전자 장치의 집적도가 높아지고, 초고속, 대용량 무선통신이 보편화되면서, 최근에는, 이동통신 단말기와 같은 하나의 전자 장치에 다양한 기능이 탑재될 수 있다. 예를 들면, 통신 기능뿐만 아니라, 게임과 같은 엔터테인먼트 기능, 음악/동영상 재생과 같은 멀티미디어 기능, 모바일 뱅킹 같은 위한 통신 및 보안 기능, 일정 관리나 전자 지갑의 기능이 하나의 전자 장치에 집약되고 있다.
전자 장치의 소형화, 슬림화, 고밀도화가 강조되면서 전자 장치에 포함되는 인쇄회로기판의 집적화 및 경박화가 요구되고 있다. 상기 인쇄회로기판은 그 물리적 특성에 따라 리지드(rigid) 인쇄회로기판, 플렉서블(flexible) 인쇄회로기판, 이 두 가지가 결합된 리지드-플렉스 인쇄회로기판을 포함할 수 있다.
상기 리지드-플렉스 인쇄회로기판은 회로의 집적화가 요구됨에 따라 양면 인쇄회로기판과 단면 인쇄회로기판이 서로 결합된 다층 구조로 이루어어질 수 있다. 예를 들면, 다층 리지드-플렉스 인쇄회로기판은 회로층과 절연층을 포함하는 양면 인쇄회로기판의 상, 하부에 회로층 및 절연층으로 이루어진 단면 인쇄회로기판 각각이 결합된 구조를 가질 수 있다.
다층 리지드-플렉스 인쇄회로기판에 의해 회로의 집적화가 이루어졌지만 플렉스 인쇄회로기판은 다층의 기판들은 서로 본딩없이 적층 배치된 구조로 형성되어 있다. 상기 플렉스 인쇄회로기판 영역에서, 벤딩(bending)과 같은 형상 변형이 발생할 경우, 다층 플렉스 회로기판의 층간 미접착으로 일부 특정층에서 역밴딩이 나타날 수 있다. 상기 역밴딩은 상기 플렉스 인쇄회로기판 영역의 고속 배선 신호 라인(예: RF 신호 라인)의 임피던스 변화에 따른 로스(loss)가 증가할 수 있다.
본 발명의 일 실시예에 따르면, 플렉스 회로기판 영역에 벤딩과 같은 형상 변화에도 RF 임피던스 변화를 감소할 수 있도록 구현하여, 로스를 감소할 수 있는 리지드-플렉스 회로기판을 포함하는 전자 장치를 제공할 수 있다.
본 발명의 일 실시예에 따르면, 플렉스 회로기판 영역에 있어서, 일부 도전층에는 신호 라인과 상기 신호 라인의 양측 및 하부에 배치된 그라운드 영역을 포함하여, 임피던스 변화를 감소할 수 있는 리지드-플렉스 회로기판을 제공할 수 있다.
본 발명의 다양한 실시예에 따른 전자 장치는, 제 1 인쇄회로기판(printed circuit board) 구조 및 무선 통신 회로를 포함할 수 있다. 상기 제 1 인쇄회로기판은 제 1 층으로서, 제 1 도전성 스트립, 상기 제 1 도전성 스트립과 전기적으로 분리되고, 상기 제 1 도전성 스트립과 적어도 부분적으로 평행하게 연장된 제 2 도전성 스트립 및 상기 제 1 도전성 스트립과 전기적으로 분리되고, 상기 제 1 도전성 스트립과 적어도 부분적으로 평행하게 연장된 제 3 도전성 스트립으로서, 상기 제 1 도전성 스트립이 상기 제 2 도전성 스트립 및 상기 제 3 도전성 스트립 사이에 배치되도록 형성된 상기 제 3 도전성 스트립을 포함하는 상기 제 1 층, 제 1 도전층을 포함하는 제 2 층, 상기 제 1 층의 제 1 영역과, 상기 제 1 영역에 대면하는 상기 제 2 층의 제 1 영역 사이에 접촉 배치된 제 1 절연층, 상기 제 1 층의 상기 제 1 영역에 접하는 상기 제 1 층의 제 2 영역과 상기 제 2 층의 상기 제 1 영역에 접하는 상기 제 2 층의 제 2 영역 사이에 배치되고, 상기 제 1 층에 접촉하는 제 2 절연층 및 상기 제 2 절연층과 상기 제 2 층의 상기 제 2 영역 사이에 상기 제 2 층과 접촉하면서 배치되고, 상기 제 2 절연층과 에어 갭에 의해 분리된 제 3 절연층을 포함할 수 있다. 상기 무선 통신 회로는 상기 제 1 도전성 스트립과 전기적으로 연결되고, RF 신호(radio frequency signal)를 송신 및/또는 수신할 수 있다.
본 발명의 다양한 실시예에 따른 리지드-플렉스 회로기판은, 리지드 회로기판 및 상기 리지드 회로기판으로부터 연장되고, 복수의 도전층들 및 상기 복수의 도전층들 사이에 배치된 적어도 하나의 절연층을 포함하는 플렉스 회로기판을 포함할 수 있다. 상기 플렉스 회로기판은, 신호 라인 및 상기 신호 라인과 이격 형성된 그라운드 라인을 포함하는 제 1 층, 및 상기 제 1 층과 상기 적어도 하나의 절연층을 사이에 두고 대면 배치된 그라운드를 형성하는 제 2 층을 포함하고, 상기 리지드 회로기판은, 상기 플렉스 회로기판과 인접하게 배치된 적어도 하나의 도전성 비아를 포함할 수 있다.
본 발명의 다양한 실시예에 따른 리지드-플렉스 회로기판은, 적어도 하나의 도전성 비아를 포함하는 리지드 회로기판 및 상기 리지드 회로기판으로부터 연장 배치되고, 복수의 도전층들을 포함하는 플렉스 회로기판을 포함할 수 있다. 상기 플렉스 회로기판은, 중심 라인 영역이 분절된 제 1 도전층, 신호 라인 및 상기 신호 라인의 양측에 이격 배치된 그라운드 라인들을 포함하며, 상기 분절 부분과 상기 신호 라인이 중첩 배치된 제 2 도전층; 및 제 2 도전층 하부에 배치되고, 그라운드 면을 제공하는 제 3 도전층을 포함할 수 있다.
본 발명의 일 실시예에 따른 리지드-플렉스 회로기판을 포함하는 전자 장치는, 플렉스 회로기판 영역에 벤딩과 같은 형상 변화에서 RF 임피던스 변화를 줄일 수 있도록 구현하여 로스를 감소시킬 수 있다.
본 발명의 일 실시예에 따른 리지드-플렉스 회로기판을 포함하는 전자 장치는, 플렉스 회로기판 영역에 있어서, 일부 도전층에는 신호 라인과 상기 신호 라인의 양측 및 하부에 배치된 그라운드 영역을 포함하여, 임피던스 변화를 감소시킬 수 있다.
본 발명의 일 실시예에 따른 리지드-플렉스 회로기판을 포함하는 전자 장치는, 플렉스 회로기판 영역에 있어서 역밴딩에 의한 로스를 감소시켜, 회로기판 상에 고속 신호 라인이 깔린 경우에도 노이즈가 감소하고, 시그널 인터그리티(signal integrity) 및 RFI(Radio Frequency Interference)의 안정화를 이룰 수 있다.
도 1은, 다양한 실시예들에 따르면, 네트워크 환경(100) 내의 전자 장치(101)의 블럭도이다.
도 2는 본 발명의 다양한 실시예에 따른, 전자 장치(101)의 전면 사시도이다.
도 3은 본 발명의 다양한 실시예에 따른, 전자 장치(101)의 후면 사시도이다.
도 4는 본 발명의 다양한 실시예에 따른, 전자 장치(101)의 분해 사시도이다.
도 5의 (a)는 본 발명의 다양한 실시예에 따른, 리지드-플렉스 회로기판(500)의 일 영역을 상면에서 바라본 상면도이다. 도 5의 (b)는 상기 도 5의 (a)의 상면도를 A-A'방향으로 절단한 리지드-플렉스 회로기판(500)의 단면도이다.
도 6의 (a)는 본 발명의 다양한 실시예에 따른, 리지드-플렉스 회로기판의 제 1 리지드 회로기판(510)을 나타낸 사시도이다. 도 6의 (b)는 상기 도 6의 (a)의 제 1 리지드 회로기판(510)을 B-B'방향으로 절단한 단면을 나타낸 단면도이다.
도 7의 (a)는 본 발명의 다양한 실시예에 따른, 리지드-플렉스 회로기판의 플렉스 회로기판(530)을 나타낸 사시도이다. 도 7의 (b)는 상기 도 7의 (a)의 플렉스 회로기판(530)을 C-C'방향으로 절단한 단면을 나타낸 단면도이다.
도 8은 본 발명의 다양한 실시예에 따른, 곡면으로 구성된 리지드-플렉스 회로기판(600)의 일 영역을 상면에서 바라본 상면도이다.
도 9는 상기 도 8의 상면도를 D-D'방향으로 절단하여 리지드-플렉스 회로기판(600)의 일부 영역의 단면을 도시한 사시도이다.
도 10의 (a)는 본 발명의 또 다른 실시예에 따른, 리지드-플렉스 회로기판(700)의 일 영역을 상면에서 바라본 상면도이다. 도 10의 (b)는 상기 도 10의 (a)의 상면도를 E-E'방향으로 절단한 리지드-플렉스 회로기판(700)의 단면도이다.
도 11의 (a)는 본 발명의 다양한 실시예에 따른, 리지드-플렉스 회로기판의 제 1 리지드 회로기판(710)을 나타낸 사시도이다. 도 11의 (b)는 상기 도 11의 (a)의 제 1 리지드 회로기판(710)을 F-F'방향으로 절단한 단면을 나타낸 단면도이다.
도 12의 (a)는 본 발명의 다양한 실시예에 따른, 리지드-플렉스 회로기판의 플렉스 회로기판(730)을 나타낸 사시도이다. 도 12의 (b)는 상기 도 12의 (a)의 플렉스 회로기판(730)을 G-G'방향으로 절단한 단면을 나타낸 단면도이다.
도 13의 (a)는 본 발명의 다양한 실시예에 따른, 도전성 비아(850)의 위치를 나타낸 리지드-플렉스 회로기판(800)의 일부 영역의 단면도이다. 도 13의 (b)는 본 발명의 다양한 실시예에 따른, 도 13의 (a)와 서로 다른 도전성 비아(860)의 위치를 나타낸 리지드-플렉스 회로기판(800)의 일부 영역의 단면도이다.
도 14는 본 발명의 다양한 실시예에 따른, 전자 장치 내에서 통신 장치가 배치된 회로 기판과 메인 회로 기판을 전기적으로 연결한 플렉스 회로 기판을 간략하게 도시한 단면도이다.
도 15는 본 발명의 다양한 실시예에 따른, 전자 장치 내에서 통신 장치가 배치된 회로 기판 사이를 연결한 플렉스 회로 기판을 간략하게 도시한 단면도이다.
도 16의 (a)는 본 발명의 다양한 실시예에 따른, 리지드-플렉스 회로기판의 밴딩 전후 플렉스 회로기판(1030)의 상태를 도시한 사시도이며, 도 16의 (b)는 리지드-플렉스 회로기판의 밴딩 후 플렉스 회로기판(1030)의 상태를 도시한 사시도이다.
도 17은 본 발명의 다양한 실시예에 따른, 리지드-플렉스 회로기판의 밴딩 전, 후에 따른 주파수 대역별 반사 손실(return loss)을 나타낸 그래프이다.
도 18은 본 발명과 상이한 리지드-플렉스 회로기판의 밴딩 전, 후에 따른 주파수 대역별 반사 손실(return loss)을 나타낸 그래프이다.
도 19는 본 발명의 다양한 실시예에 따른, 리지드-플렉스 회로기판의 밴딩 전, 후에 따른 플렉시 회로기판의 임피던스 변화 값을 나타낸 그래프이다.
도 2는 본 발명의 다양한 실시예에 따른, 전자 장치(101)의 전면 사시도이다.
도 3은 본 발명의 다양한 실시예에 따른, 전자 장치(101)의 후면 사시도이다.
도 4는 본 발명의 다양한 실시예에 따른, 전자 장치(101)의 분해 사시도이다.
도 5의 (a)는 본 발명의 다양한 실시예에 따른, 리지드-플렉스 회로기판(500)의 일 영역을 상면에서 바라본 상면도이다. 도 5의 (b)는 상기 도 5의 (a)의 상면도를 A-A'방향으로 절단한 리지드-플렉스 회로기판(500)의 단면도이다.
도 6의 (a)는 본 발명의 다양한 실시예에 따른, 리지드-플렉스 회로기판의 제 1 리지드 회로기판(510)을 나타낸 사시도이다. 도 6의 (b)는 상기 도 6의 (a)의 제 1 리지드 회로기판(510)을 B-B'방향으로 절단한 단면을 나타낸 단면도이다.
도 7의 (a)는 본 발명의 다양한 실시예에 따른, 리지드-플렉스 회로기판의 플렉스 회로기판(530)을 나타낸 사시도이다. 도 7의 (b)는 상기 도 7의 (a)의 플렉스 회로기판(530)을 C-C'방향으로 절단한 단면을 나타낸 단면도이다.
도 8은 본 발명의 다양한 실시예에 따른, 곡면으로 구성된 리지드-플렉스 회로기판(600)의 일 영역을 상면에서 바라본 상면도이다.
도 9는 상기 도 8의 상면도를 D-D'방향으로 절단하여 리지드-플렉스 회로기판(600)의 일부 영역의 단면을 도시한 사시도이다.
도 10의 (a)는 본 발명의 또 다른 실시예에 따른, 리지드-플렉스 회로기판(700)의 일 영역을 상면에서 바라본 상면도이다. 도 10의 (b)는 상기 도 10의 (a)의 상면도를 E-E'방향으로 절단한 리지드-플렉스 회로기판(700)의 단면도이다.
도 11의 (a)는 본 발명의 다양한 실시예에 따른, 리지드-플렉스 회로기판의 제 1 리지드 회로기판(710)을 나타낸 사시도이다. 도 11의 (b)는 상기 도 11의 (a)의 제 1 리지드 회로기판(710)을 F-F'방향으로 절단한 단면을 나타낸 단면도이다.
도 12의 (a)는 본 발명의 다양한 실시예에 따른, 리지드-플렉스 회로기판의 플렉스 회로기판(730)을 나타낸 사시도이다. 도 12의 (b)는 상기 도 12의 (a)의 플렉스 회로기판(730)을 G-G'방향으로 절단한 단면을 나타낸 단면도이다.
도 13의 (a)는 본 발명의 다양한 실시예에 따른, 도전성 비아(850)의 위치를 나타낸 리지드-플렉스 회로기판(800)의 일부 영역의 단면도이다. 도 13의 (b)는 본 발명의 다양한 실시예에 따른, 도 13의 (a)와 서로 다른 도전성 비아(860)의 위치를 나타낸 리지드-플렉스 회로기판(800)의 일부 영역의 단면도이다.
도 14는 본 발명의 다양한 실시예에 따른, 전자 장치 내에서 통신 장치가 배치된 회로 기판과 메인 회로 기판을 전기적으로 연결한 플렉스 회로 기판을 간략하게 도시한 단면도이다.
도 15는 본 발명의 다양한 실시예에 따른, 전자 장치 내에서 통신 장치가 배치된 회로 기판 사이를 연결한 플렉스 회로 기판을 간략하게 도시한 단면도이다.
도 16의 (a)는 본 발명의 다양한 실시예에 따른, 리지드-플렉스 회로기판의 밴딩 전후 플렉스 회로기판(1030)의 상태를 도시한 사시도이며, 도 16의 (b)는 리지드-플렉스 회로기판의 밴딩 후 플렉스 회로기판(1030)의 상태를 도시한 사시도이다.
도 17은 본 발명의 다양한 실시예에 따른, 리지드-플렉스 회로기판의 밴딩 전, 후에 따른 주파수 대역별 반사 손실(return loss)을 나타낸 그래프이다.
도 18은 본 발명과 상이한 리지드-플렉스 회로기판의 밴딩 전, 후에 따른 주파수 대역별 반사 손실(return loss)을 나타낸 그래프이다.
도 19는 본 발명의 다양한 실시예에 따른, 리지드-플렉스 회로기판의 밴딩 전, 후에 따른 플렉시 회로기판의 임피던스 변화 값을 나타낸 그래프이다.
도 1은, 다양한 실시예들에 따른, 네트워크 환경(100) 내의 전자 장치(101)의 블럭도이다.
도 1을 참조하면, 네트워크 환경(100)에서 전자 장치(101)는 제 1 네트워크(198)(예: 근거리 무선 통신 네트워크)를 통하여 전자 장치(102)와 통신하거나, 또는 제 2 네트워크(199)(예: 원거리 무선 통신 네트워크)를 통하여 전자 장치(104) 또는 서버(108)와 통신할 수 있다. 일실시예에 따르면, 전자 장치(101)는 서버(108)를 통하여 전자 장치(104)와 통신할 수 있다. 일실시예에 따르면, 전자 장치(101)는 프로세서(120), 메모리(130), 입력 장치(150), 음향 출력 장치(155), 표시 장치(160), 오디오 모듈(170), 센서 모듈(176), 인터페이스(177), 햅틱 모듈(179), 카메라 모듈(180), 전력 관리 모듈(188), 배터리(189), 통신 모듈(190), 가입자 식별 모듈(196), 또는 안테나 모듈(197)을 포함할 수 있다. 어떤 실시예에서는, 전자 장치(101)에는, 이 구성요소들 중 적어도 하나(예: 표시 장치(160) 또는 카메라 모듈(180))가 생략되거나, 하나 이상의 다른 구성 요소가 추가될 수 있다. 어떤 실시예에서는, 이 구성요소들 중 일부들은 하나의 통합된 회로로 구현될 수 있다. 예를 들면, 센서 모듈(176)(예: 지문 센서, 홍채 센서, 또는 조도 센서)은 표시 장치(160)(예: 디스플레이)에 임베디드된 채 구현될 수 있다
프로세서(120)는, 예를 들면, 소프트웨어(예: 프로그램(140))를 실행하여 프로세서(120)에 연결된 전자 장치(101)의 적어도 하나의 다른 구성요소(예: 하드웨어 또는 소프트웨어 구성요소)을 제어할 수 있고, 다양한 데이터 처리 또는 연산을 수행할 수 있다. 일실시예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세서(120)는 다른 구성요소(예: 센서 모듈(176) 또는 통신 모듈(190))로부터 수신된 명령 또는 데이터를 휘발성 메모리(132)에 로드하고, 휘발성 메모리(132)에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비휘발성 메모리(134)에 저장할 수 있다. 일실시예에 따르면, 프로세서(120)는 메인 프로세서(121)(예: 중앙 처리 장치 또는 어플리케이션 프로세서), 및 이와는 독립적으로 또는 함께 운영 가능한 보조 프로세서(123)(예: 그래픽 처리 장치, 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서)를 포함할 수 있다. 추가적으로 또는 대체적으로, 보조 프로세서(123)은 메인 프로세서(121)보다 저전력을 사용하거나, 또는 지정된 기능에 특화되도록 설정될 수 있다. 보조 프로세서(123)는 메인 프로세서(121)와 별개로, 또는 그 일부로서 구현될 수 있다.
보조 프로세서(123)는, 예를 들면, 메인 프로세서(121)가 인액티브(예: 슬립) 상태에 있는 동안 메인 프로세서(121)를 대신하여, 또는 메인 프로세서(121)가 액티브(예: 어플리케이션 실행) 상태에 있는 동안 메인 프로세서(121)와 함께, 전자 장치(101)의 구성요소들 중 적어도 하나의 구성요소(예: 표시 장치(160), 센서 모듈(176), 또는 통신 모듈(190))와 관련된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일실시예에 따르면, 보조 프로세서(123)(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관련 있는 다른 구성 요소(예: 카메라 모듈(180) 또는 통신 모듈(190))의 일부로서 구현될 수 있다.
메모리(130)는, 전자 장치(101)의 적어도 하나의 구성요소(예: 프로세서(120) 또는 센서모듈(176))에 의해 사용되는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(예: 프로그램(140)) 및, 이와 관련된 명령에 대한 입력 데이터 또는 출력 데이터를 포함할 수 있다. 메모리(130)는, 휘발성 메모리(132) 또는 비휘발성 메모리(134)를 포함할 수 있다.
프로그램(140)은 메모리(130)에 소프트웨어로서 저장될 수 있으며, 예를 들면, 운영 체제(142), 미들 웨어(144) 또는 어플리케이션(146)을 포함할 수 있다.
입력 장치(150)는, 전자 장치(101)의 구성요소(예: 프로세서(120))에 사용될 명령 또는 데이터를 전자 장치(101)의 외부(예: 사용자)로부터 수신할 수 있다. 입력 장치(150)은, 예를 들면, 마이크, 마우스, 또는 키보드를 포함할 수 있다.
음향 출력 장치(155)는 음향 신호를 전자 장치(101)의 외부로 출력할 수 있다. 음향 출력 장치(155)는, 예를 들면, 스피커 또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용될 수 있고, 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 일실시예에 따르면, 리시버는 스피커와 별개로, 또는 그 일부로서 구현될 수 있다.
표시 장치(160)는 전자 장치(101)의 외부(예: 사용자)로 정보를 시각적으로 제공할 수 있다. 표시 장치(160)은, 예를 들면, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로를 포함할 수 있다. 일실시예에 따르면, 표시 장치(160)는 터치를 감지하도록 설정된 터치 회로(touch circuitry), 또는 상기 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 센서 회로(예: 압력 센서)를 포함할 수 있다.
오디오 모듈(170)은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 일실시예에 따르면, 오디오 모듈(170)은, 입력 장치(150) 를 통해 소리를 획득하거나, 음향 출력 장치(155), 또는 전자 장치(101)와 직접 또는 무선으로 연결된 외부 전자 장치(예: 전자 장치(102)) (예: 스피커 또는 헤드폰))를 통해 소리를 출력할 수 있다.
센서 모듈(176)은 전자 장치(101)의 작동 상태(예: 전력 또는 온도), 또는 외부의 환경 상태(예: 사용자 상태)를 감지하고, 감지된 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 일실시예에 따르면, 센서 모듈(176)은, 예를 들면, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있다.
인터페이스(177)는 전자 장치(101)이 외부 전자 장치(예: 전자 장치(102))와 직접 또는 무선으로 연결되기 위해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 일실시예에 따르면, 인터페이스(177)는, 예를 들면, HDMI(high definition multimediainterface), USB(universal serial bus)인터페이스, SD카드 인터페이스, 또는 오디오 인터페이스를 포함할 수 있다.
연결 단자(178)는, 그를 통해서 전자 장치(101)가 외부 전자 장치(예: 전자 장치(102))와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 일실시예에 따르면, 연결 단자(178)은, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함할 수 있다.
햅틱 모듈(179)은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진동 또는 움직임) 또는 전기적인 자극으로 변환할 수 있다. 일실시예에 따르면, 햅틱 모듈(179)은, 예를 들면, 모터, 압전 소자, 또는 전기 자극 장치를 포함할 수 있다.
카메라 모듈(180)은 정지 영상 및 동영상을 촬영할 수 있다. 일실시예에 따르면, 카메라 모듈(180)은 하나 이상의 렌즈들, 이미지 센서들, 이미지 시그널 프로세서들, 또는 플래시들을 포함할 수 있다.
전력 관리 모듈(188)은 전자 장치(101)에 공급되는 전력을 관리할 수 있다. 일실시예에 따르면, 전력 관리 모듈(388)은, 예를 들면, PMIC(power management integrated circuit)의 적어도 일부로서 구현될 수 있다.
배터리(189)는 전자 장치(101)의 적어도 하나의 구성 요소에 전력을 공급할 수 있다. 일실시예에 따르면, 배터리(189)는, 예를 들면, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다.
통신 모듈(190)은 전자 장치(101)와 외부 전자 장치(예: 전자 장치(102), 전자 장치(104), 또는 서버(108))간의 직접(예: 유선) 통신 채널 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈(190)은 프로세서(120)(예: 어플리케이션 프로세서)와 독립적으로 운영되고, 직접(예: 유선) 통신 또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 일실시예에 따르면, 통신 모듈(190)은 무선 통신 모듈(192)(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(194)(예: LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제 1 네트워크(198)(예: 블루투스, WiFi direct 또는 IrDA(infrared data association) 같은 근거리 통신 네트워크) 또는 제 2 네트워크(199)(예: 셀룰러 네트워크, 인터넷, 또는 컴퓨터 네트워크(예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부 전자 장치와 통신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성 요소(예: 단일 칩)으로 통합되거나, 또는 서로 별도의 복수의 구성 요소들(예: 복수 칩들)로 구현될 수 있다. 무선 통신 모듈(192)은 가입자 식별 모듈(196)에 저장된 가입자 정보(예: 국제 모바일 가입자 식별자(IMSI))를 이용하여 제 1 네트워크(198) 또는 제 2 네트워크(199)와 같은 통신 네트워크 내에서 전자 장치(101)를 확인 및 인증할 수 있다.
안테나 모듈(197)은 신호 또는 전력을 외부(예: 외부 전자 장치)로 송신하거나 외부로부터 수신할 수 있다. 일실시예에 따르면, 안테나 모듈(197)은 하나 이상의 안테나들을 포함할 수 있고, 이로부터, 제 1 네트워크 198 또는 제 2 네트워크 199와 같은 통신 네트워크에서 사용되는 통신 방식에 적합한 적어도 하나의 안테나가, 예를 들면, 통신 모듈(190)에 의하여 선택될 수 있다. 신호 또는 전력은 상기 선택된 적어도 하나의 안테나를 통하여 통신 모듈(190)과 외부 전자 장치 간에 송신되거나 수신될 수 있다.
상기 구성요소들 중 적어도 일부는 주변 기기들간 통신 방식(예: 버스, GPIO(general purposeinput and output),SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))를 통해 서로 연결되고 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다.
일실시예에 따르면, 명령 또는 데이터는 제 2 네트워크(199)에 연결된 서버(108)를 통해서 전자 장치(101)와 외부의 전자 장치(104)간에 송신 또는 수신될 수 있다. 전자 장치(102, 104) 각각은 전자 장치(101)와 동일한 또는 다른 종류의 장치일 수 있다. 일실시예에 따르면, 전자 장치(101)에서 실행되는 동작들의 전부 또는 일부는 외부 전자 장치들(102, 104, or 108) 중 하나 이상의 외부 장치들에서 실행될 수 있다. 예를 들면, 전자 장치(101)가 어떤 기능이나 서비스를 자동으로, 또는 사용자 또는 다른 장치로부터의 요청에 반응하여 수행해야 할 경우에, 전자 장치(101)는 기능 또는 서비스를 자체적으로 실행시키는 대신에 또는 추가적으로, 하나 이상의 외부 전자 장치들에게 그 기능 또는 그 서비스의 적어도 일부를 수행하라고 요청할 수 있다. 상기 요청을 수신한 하나 이상의 외부 전자 장치들은 요청된 기능 또는 서비스의 적어도 일부, 또는 상기 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치(101)로 전달할 수 있다. 전자 장치(101)는 상기 결과를, 그대로 또는 추가적으로 처리하여, 상기 요청에 대한 응답의 적어도 일부로서 제공할 수 있다. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다.
본 문서에 발명된 다양한 실시예들에 따른 전자 장치는 다양한 형태의 장치가 될 수 있다. 전자 장치는, 예를 들면, 휴대용 통신 장치 (예: 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 웨어러블 장치, 또는 가전 장치를 포함할 수 있다. 본 문서의 실시예에 따른 전자 장치는 전술한 기기들에 한정되지 않는다.
본 문서의 다양한 실시예들 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정한 실시예들로 한정하려는 것이 아니며, 해당 실시예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 문서에서, "A 또는 B", "A 및 B 중 적어도 하나", "A 또는 B 중 적어도 하나,""A, B 또는 C," "A, B 및 C 중 적어도 하나,"및 "A, B, 또는 C 중 적어도 하나"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들의 모든 가능한 조합을 포함할 수 있다. "제 1", "제 2", 또는 "첫째" 또는 "둘째"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하기 위해 사용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제 1) 구성요소가 다른(예: 제 2) 구성요소에, "기능적으로" 또는 "통신적으로"라는 용어와 함께 또는 이런 용어 없이, "커플드" 또는 "커넥티드"라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로(예: 유선으로), 무선으로, 또는 제 3 구성요소를 통하여 연결될 수 있다는 것을 의미한다.
본 문서에서 사용된 용어 "모듈"은 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포함할 수 있으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로 같은 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부가 될 수 있다. 예를 들면, 일실시예에 따르면, 모듈은 ASIC(application-specific integrated circuit)의 형태로 구현될 수 있다.
본 문서의 다양한 실시예들은 기기(machine)(예: 전자 장치(101)) 의해 읽을 수 있는 저장 매체(storage medium)(예: 내장 메모리(136) 또는 외장 메모리(138))에 저장된 하나 이상의 명령어들을 포함하는 소프트웨어(예: 프로그램(140))로서 구현될 수 있다. 예를 들면, 기기(예: 전자 장치(101))의 프로세서(예: 프로세서(120))는, 저장 매체로부터 저장된 하나 이상의 명령어들 중 적어도 하나의 명령을 호출하고, 그것을 실행할 수 있다. 이것은 기기가 상기 호출된 적어도 하나의 명령어에 따라 적어도 하나의 기능을 수행하도록 운영되는 것을 가능하게 한다. 상기 하나 이상의 명령어들은 컴파일러에 의해 생성된 코드 또는 인터프리터에 의해 실행될 수 있는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장매체 는, 비일시적(non-transitory) 저장매체의 형태로 제공될 수 있다. 여기서, '비일시적'은 저장매체가 실재(tangible)하는 장치이고, 신호(signal)(예: 전자기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장매체에 반영구적으로 저장되는 경우와 임시적으로 저장되는 경우를 구분하지 않는다.
일실시예에 따르면, 본 문서에 발명된 다양한 실시예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory (CD-ROM))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어TM)를 통해 또는 두개의 사용자 장치들(예: 스마트폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다.
다양한 실시예들에 따르면, 상기 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있다. 다양한 실시예들에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈 또는 프로그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 다양한 실시예들에 따르면, 모듈, 프로그램 또는 다른 구성요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다.
도 2는 본 발명의 다양한 실시예에 따른, 전자 장치(101)의 전면 사시도이다. 도 3은 본 발명의 다양한 실시예에 따른, 전자 장치(101)의 후면 사시도이다.
도 2 및 도 3을 참조하면, 일 실시예에 따른 전자 장치(101)는, 제 1 면(또는 전면)(310A), 제 2 면(또는 후면)(310B), 및 제 1 면(310A) 및 제 2 면(310B) 사이의 공간을 둘러싸는 측면(310C)을 포함하는 하우징(310)을 포함할 수 있다. 다른 실시예(미도시)에서는, 하우징은, 도 2의 제 1 면(310A), 제 2 면(310B) 및 측면(310C)들 중 일부를 형성하는 구조를 지칭할 수도 있다. 일 실시예에 따르면, 제 1 면(310A)은 적어도 일부분이 실질적으로 투명한 전면 플레이트(302)(예: 다양한 코팅 레이어들을 포함하는 글라스 플레이트, 또는 폴리머 플레이트)에 의하여 형성될 수 있다. 제 2 면(310B)은 실질적으로 불투명한 후면 플레이트(311)에 의하여 형성될 수 있다. 상기 후면 플레이트(311)는, 예를 들어, 코팅 또는 착색된 유리, 세라믹, 폴리머, 금속(예: 알루미늄, 스테인레스 스틸(STS), 또는 마그네슘), 또는 상기 물질들 중 적어도 둘의 조합에 의하여 형성될 수 있다. 상기 측면(310C)은, 전면 플레이트(302) 및 후면 플레이트(311)와 결합하며, 금속 및/또는 폴리머를 포함하는 측면 베젤 구조 (또는 "측면 부재")(318)에 의하여 형성될 수 있다. 어떤 실시예에서는, 후면 플레이트(311) 및 측면 베젤 구조(318)는 일체로 형성되고 동일한 물질(예: 알루미늄과 같은 금속 물질)을 포함할 수 있다.
도시된 실시예에서는, 상기 전면 플레이트(302)는, 상기 제 1 면(310A)으로부터 상기 후면 플레이트(311) 쪽으로 휘어져 심리스하게(seamless) 연장된 2개의 제 1 영역(310D)들을, 상기 전면 플레이트(302)의 긴 엣지(long edge) 양단에 포함할 수 있다. 도시된 실시예(도 3 참조)에서, 상기 후면 플레이트(311)는, 상기 제 2 면(310B)으로부터 상기 전면 플레이트(302) 쪽으로 휘어져 심리스하게 연장된 2개의 제 2 영역(310E)들을 긴 엣지 양단에 포함할 수 있다. 어떤 실시예에서는, 상기 전면 플레이트(302) (또는 상기 후면 플레이트(311))가 상기 제 1 영역(310D)들 (또는 상기 제 2 영역(310E)들) 중 하나 만을 포함할 수 있다. 다른 실시예에서는, 상기 제 1 영역(310D)들 또는 제 2 영역(310E)들 중 일부가 포함되지 않을 수 있다. 상기 실시예들에서, 상기 전자 장치(101)의 측면에서 볼 때, 측면 베젤 구조(318)는, 상기와 같은 제 1 영역(310D) 또는 제 2 영역(310E)이 포함되지 않는 측면 쪽에서는 제 1 두께 (또는 폭)을 가지고, 상기 제 1 영역(310D) 또는 제 2 영역(310E)을 포함한 측면 쪽에서는 상기 제 1 두께보다 얇은 제 2 두께를 가질 수 있다.
일 실시예에 따르면, 전자 장치(101)는, 디스플레이(301), 오디오 모듈(303, 307, 314), 센서 모듈(304, 316, 319), 카메라 모듈(305, 312, 313), 키 입력 장치(317), 발광 소자(306), 및 커넥터 홀(308, 309) 중 적어도 하나 이상을 포함할 수 있다. 어떤 실시예에서는, 전자 장치(101)는, 구성요소들 중 적어도 하나(예: 키 입력 장치(317), 또는 발광 소자(306))를 생략하거나 다른 구성요소를 추가적으로 포함할 수 있다.
디스플레이(301)는, 예를 들어, 전면 플레이트(302)의 상당 부분을 통하여 노출될 수 있다. 어떤 실시예에서는, 상기 제 1 면(310A), 및 상기 측면(310C)의 제 1 영역(310D)을 형성하는 전면 플레이트(302)를 통하여 상기 디스플레이(301)의 적어도 일부가 노출될 수 있다. 어떤 실시예에서는, 디스플레이(301)의 모서리를 상기 전면 플레이트(302)의 인접한 외곽 형상과 대체로 동일하게 형성할 수 있다. 다른 실시예(미도시)에서는, 디스플레이(301)가 노출되는 면적을 확장하기 위하여, 디스플레이(301)의 외곽과 전면 플레이트(302)의 외곽간의 간격이 대체로 동일하게 형성될 수 있다.
다른 실시예(미도시)에서는, 디스플레이(301)의 화면 표시 영역의 일부에 리세스 또는 개구부(opening)을 형성하고, 상기 리세스 또는 상기 개구부(opening)와 정렬되는 오디오 모듈(314), 센서 모듈(304), 카메라 모듈(305), 및 발광 소자(306) 중 적어도 하나 이상을 포함할 수 있다. 다른 실시예(미도시)에서는, 디스플레이(301)의 화면 표시 영역의 배면에, 오디오 모듈(314), 센서 모듈(304), 카메라 모듈(305), 지문 센서(316), 및 발광 소자(306) 중 적어도 하나 이상을 포함할 수 있다. 다른 실시예(미도시)에서는, 디스플레이(301)는, 터치 감지 회로, 터치의 세기(압력)를 측정할 수 있는 압력 센서, 및/또는 자기장 방식의 스타일러스 펜을 검출하는 디지타이저와 결합되거나 인접하여 배치될 수 있다. 어떤 실시예에서는, 상기 센서 모듈(304, 319)의 적어도 일부, 및/또는 키 입력 장치(317)의 적어도 일부가, 상기 제 1 영역(310D), 및/또는 상기 제 2 영역(310E)에 배치될 수 있다.
오디오 모듈(303, 307, 314)은, 마이크 홀(303) 및 스피커 홀(307, 314)을 포함할 수 있다. 마이크 홀(303)은 외부의 소리를 획득하기 위한 마이크가 내부에 배치될 수 있고, 어떤 실시예에서는 소리의 방향을 감지할 수 있도록 복수개의 마이크가 배치될 수 있다. 스피커 홀(307, 314)은, 외부 스피커 홀(307) 및 통화용 리시버 홀(314)을 포함할 수 있다. 어떤 실시예에서는 스피커 홀(307, 314)과 마이크 홀(303)이 하나의 홀로 구현 되거나, 스피커 홀(307, 314) 없이 스피커가 포함될 수 있다(예: 피에조 스피커).
센서 모듈(304, 316, 319)은, 전자 장치(101)의 내부의 작동 상태, 또는 외부의 환경 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 센서 모듈(304, 316, 319)은, 예를 들어, 하우징(310)의 제 1 면(310A)에 배치된 제 1 센서 모듈(304)(예: 근접 센서) 및/또는 제 2 센서 모듈(미도시)(예: 지문 센서), 및/또는 상기 하우징(310)의 제 2 면(310B)에 배치된 제 3 센서 모듈(319)(예: HRM 센서) 및/또는 제 4 센서 모듈(316) (예: 지문 센서)을 포함할 수 있다. 상기 지문 센서는 하우징(310)의 제 1면(310A)(예: 디스플레이(301)뿐만 아니라 제 2면(310B)에 배치될 수 있다. 전자 장치(101)는, 도시되지 않은 센서 모듈, 예를 들어, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서(304) 중 적어도 하나를 더 포함할 수 있다.
카메라 모듈(305, 312, 313)은, 전자 장치(101)의 제 1 면(310A)에 배치된 제 1 카메라 장치(305), 및 제 2 면(310B)에 배치된 제 2 카메라 장치(312), 및/또는 플래시(313)를 포함할 수 있다. 상기 카메라 모듈(305, 312)은, 하나 또는 복수의 렌즈들, 이미지 센서, 및/또는 이미지 시그널 프로세서를 포함할 수 있다. 플래시(313)는, 예를 들어, 발광 다이오드 또는 제논 램프(xenon lamp)를 포함할 수 있다. 어떤 실시예에서는, 2개 이상의 렌즈들 (적외선 카메라, 광각 및 망원 렌즈) 및 이미지 센서들이 전자 장치(101)의 한 면에 배치될 수 있다.
키 입력 장치(317)는, 하우징(310)의 측면(310C)에 배치될 수 있다. 다른 실시예에서는, 전자 장치(101)는 상기 언급된 키 입력 장치(317)들 중 일부 또는 전부를 포함하지 않을 수 있고 포함되지 않은 키 입력 장치(317)는 디스플레이(301) 상에 소프트 키 등 다른 형태로 구현될 수 있다. 어떤 실시예에서, 키 입력 장치는 하우징(310)의 제 2면(310B)에 배치된 센서 모듈(316)을 포함할 수 있다.
발광 소자(306)는, 예를 들어, 하우징(310)의 제 1 면(310A)에 배치될 수 있다. 발광 소자(306)는, 예를 들어, 전자 장치(101)의 상태 정보를 광 형태로 제공할 수 있다. 다른 실시예에서는, 발광 소자(306)는, 예를 들어, 카메라 모듈(305)의 동작과 연동되는 광원을 제공할 수 있다. 발광 소자(306)는, 예를 들어, LED, IR LED 및 제논 램프를 포함할 수 있다.
커넥터 홀(308, 309)은, 외부 전자 장치와 전력 및/또는 데이터를 송수신하기 위한 커넥터(예를 들어, USB 커넥터)를 수용할 수 있는 제 1 커넥터 홀(308), 및/또는 외부 전자 장치와 오디오 신호를 송수신하기 위한 커넥터를 수용할 수 있는 제 2 커넥터 홀(예를 들어, 이어폰 잭)(309)을 포함할 수 있다.
도 4는 본 발명의 다양한 실시예에 따른, 전자 장치(101)의 분해 사시도이다.
도 4를 참조하면, 전자 장치(101)(예: 도 1 내지 도 3의 전자 장치(101))는, 측면 베젤 구조(331), 제 1 지지부재(332)(예: 브라켓), 전면 플레이트(320), 디스플레이(330), 인쇄 회로 기판(340), 배터리(350), 제 2 지지부재(360)(예: 리어 케이스), 안테나(370), 및 후면 플레이트(380)를 포함할 수 있다. 어떤 실시예에서는, 전자 장치(101)는, 구성요소들 중 적어도 하나(예: 제 1 지지부재(332), 또는 제 2 지지부재(360))를 생략하거나 다른 구성요소를 추가적으로 포함할 수 있다. 전자 장치(101)의 구성요소들 중 적어도 하나는, 도 2, 또는 도 3의 전자 장치(101)의 구성요소들 중 적어도 하나와 동일, 또는 유사할 수 있으며, 중복되는 설명은 이하 생략한다.
제 1 지지부재(332)는, 전자 장치(101) 내부에 배치되어 측면 베젤 구조(331)와 연결될 수 있거나, 측면 베젤 구조(331)와 일체로 형성될 수 있다. 제 1 지지부재(332)는, 예를 들어, 금속 재질 및/또는 비금속 (예: 폴리머) 재질로 형성될 수 있다. 제 1 지지부재(332)는, 일면에 디스플레이(330)가 결합되고 타면에 인쇄 회로 기판(340)이 결합될 수 있다. 인쇄 회로 기판(340)에는, 프로세서, 메모리, 및/또는 인터페이스가 장착될 수 있다. 프로세서는, 예를 들어, 중앙처리장치, 어플리케이션 프로세서, 그래픽 처리 장치, 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서 중 하나 또는 그 이상을 포함할 수 있다.
메모리는, 예를 들어, 휘발성 메모리 또는 비휘발성 메모리를 포함할 수 있다.
인터페이스는, 예를 들어, HDMI(high definition multimediainterface), USB(universal serial bus) 인터페이스, SD카드 인터페이스, 및/또는 오디오 인터페이스를 포함할 수 있다. 인터페이스는, 예를 들어, 전자 장치(101)를 외부 전자 장치와 전기적 또는 물리적으로 연결시킬 수 있으며, USB 커넥터, SD 카드/MMC 커넥터, 또는 오디오 커넥터를 포함할 수 있다.
배터리(350)는 전자 장치(101)의 적어도 하나의 구성 요소에 전력을 공급하기 위한 장치로서, 예를 들면, 재충전 불가능한 1차 전지, 또는 재충전 가능한 2차 전지, 또는 연료 전지를 포함할 수 있다. 배터리(350)의 적어도 일부는, 예를 들어, 인쇄 회로 기판(340)과 실질적으로 동일 평면 상에 배치될 수 있다. 배터리(350)는 전자 장치(101) 내부에 일체로 배치될 수 있고, 전자 장치(101)와 탈부착 가능하게 배치될 수도 있다.
안테나(370)는, 후면 플레이트(380)와 배터리(350) 사이에 배치될 수 있다. 안테나(370)는, 예를 들어, NFC(near field communication) 안테나, 무선 충전 안테나, 및/또는 MST(magnetic secure transmission) 안테나를 포함할 수 있다. 안테나(370)는, 예를 들어, 외부 장치와 근거리 통신을 하거나, 충전에 필요한 전력을 무선으로 송수신할 수 있다. 다른 실시예에서는, 측면 베젤 구조(331) 및/또는 상기 제 1 지지부재(332)의 일부 또는 그 조합에 의하여 안테나 구조가 형성될 수 있다.
도 5의 (a)는 본 발명의 다양한 실시예에 따른, 리지드-플렉스 회로기판(500)의 일 영역을 상면에서 바라본 상면도이다. 도 5의 (b)는 상기 도 5의 (a)의 상면도를 A-A'방향으로 절단한 리지드-플렉스 회로기판(500)의 단면도이다.
도 5의 (a) 및 도 5의 (b)를 참조하면, 리지드-플렉스 회로기판(500)은 플렉스 회로기판(530) 및 상기 플렉스 회로기판(530)을 사이에 두고 양단에 연장 배치된 리지드 회로기판들(510,520)을 포함할 수 있다. 도 5의 (a) 및 도 5의 (b)의 리지드-플렉스 회로기판(500)의 구조는 도 4의 회로기판(340)의 구조와 일부 또는 전부가 동일할 수 있다. 도 5의 (b)의 단면도에 따르면, 실질적으로 도전성 비아는 보이지 않으나, 설명의 편의상 도전성 비아가 배치된 영역에 절연층들이 제외된 구성으로 도시하여 도전성 비아가 나타나도록 표현하였다.
다양한 실시예에 따르면, 상기 리지드-플렉스 회로기판(500)은 다층 구조로 이루어질 수 있으며, 상기 리지드-플렉스 회로기판(500)의 제 1 영역 및 제 3 영역을 형성하는 리지드 회로기판들(510,520) 및 상기 리지드-플렉스 회로기판(500)의 제 2 영역을 형성하는 플렉스 회로기판(530)을 포함할 수 있다. 예를 들어, 상기 리지드-플렉스 회로기판(500)은 제 1 층 및 제 2 층을 포함할 수 있다. 상기 제 1 층은 제 1 영역으로부터 제 2 영역을 거쳐 제 3 영역으로 연장 배치되며, 복수 개의 도전성 스트립을 포함할 수 있다. 상기 복수 개의 도전성 스트립은 제 1 도전성 스트립(예: 도 6의 (b)의 제 1 신호 라인(513c) 및 도 7의 (b)의 제 2 신호 라인(533c)), 제 2 도전성 스트립(예: 도 6의 (b)의 제 2-1 영역(513a) 및 도 7의 (b)의 제 2-1 그라운드 라인(533a)) 및 제 3 도전성 스트립(예: 도 6의 (b)의 제 2-2 영역(513b) 및 도 7의 (b)의 제 2-2 그라운드 라인(533b))을 포함할 수 있다. 상기 제 2 층은 제 1 영역으로부터 제 2 영역을 거쳐 제 3 영역으로 연장 배치되며, 상기 제 1 층과 적층되도록 배치될 수 있다. 상기 제 2 층은 적어도 하나의 도전층(예: 도 5의 (b)의 제 3 도전층(515) 및 제 7 도전층(535))을 포함할 수 있다.
다양한 실시예에 따르면, 상기 리지드-플렉스 회로기판(500)의 리지드 회로기판들(510,520)은 제 1 리지드 회로기판(510) 및 제 2 리지드 회로기판(520)을 포함할 수 있다. 상기 제 1 리지드 회로기판(510) 및 제 2 리지드 회로기판(520) 사이에는 플렉스 회로기판(530)이 배치될 수 있다.
한 실시 예에 따르면, 상기 제 1 리지드 회로기판(510)과 제 2 리지드 회로기판(520)은 실질적으로 동일한 층 및 동일한 구조를 형성할 수 있다. 이하에서, 제 1 리지드 회로기판(510)에 관하여 설명하며, 제 2 리지드 회로기판(520)은 이에 준용할 수 있다.
다만, 상기 구조에 한정된 것은 아니며, 복수의 플렉스 회로기판 사이에 리지드 회로기판이 배치되는 것과 같이, 다양한 배치와 층으로 리지드-플렉스 회로기판(500)이 형성될 수 있다. 예를 들어, 상기 리지드-플렉스 회로기판(500)은 8-6-8 구조(8층의 리지드 회로기판, 6층의 플렉스 회로기판)로 제조되거나 8-5-8 구조(8층의 리지드 회로기판, 5층의 플렉스 회로기판)로 제조될 수 있다.
다양한 실시예에 따르면, 상기 리지드-플렉스 회로기판(500)의 길이 방향(A-A')으로 절단한 단면을 살펴보면, 상기 리지드-플렉스 회로기판(500)은 복수 개의 층이 적층되어 제조될 수 있다. 예를 들면, 리지드-플렉스 회로기판(500)은 복수 개의 도전층 및 상기 복수 개의 도전층 사이에는 절연층이 배치될 수 있다.
일 실시예에 따르면, 상기 제 1 리지드 회로기판(510)과 플렉스 회로기판(530)은 서로 다른 층으로 제조될 수 있다. 예를 들어, 상기 제 1 리지드 회로기판(510)은 제 1 도전층(511), 제 2 도전층(513), 제 3 도전층(515), 또는 제 4 도전층(517)을 포함할 수 있으며, 적어도 하나의 신호 라인(예: 제 2 도전층(513))을 포함하는 층 및 적어도 하나의 그라운드를 포함하는 층(예: 제 1 도전층(511), 제 3 도전층(515), 또는 제 4 도전층(517))으로 형성될 수 있다. 일 실시예에 따르면, 상기 제 2 도전층(513)의 일부 구조(예: 도 6의 (a)의 제 1 신호 라인(513c)) 및 상기 제 2 도전층(513)의 일부 구조와 상, 하 이격 배치된 제 4 도전층(517)의 그라운드 구조는 마이크로 스트립(micro strip) 타입의 선로를 제공할 수 있다. 또 다른 예로, 상기 플렉스 회로기판(530)은 제 5 도전층(531), 제 6 도전층(533), 또는 제 7 도전층(535)을 포함할 수 있으며, 적어도 하나의 신호 라인(예: 제 6 도전층(533))을 포함하는 층 및 적어도 하나의 그라운드(예: 제 5 도전층(531), 제 7 도전층(535))를 포함하는 층으로 형성될 수 있다.
일 실시예에 따르면, 상기 제 1 리지드 회로기판(510) 및 플렉스 회로기판(530)은 제 1 절연층(571), 제 2 절연층(572), 또는 제 3절연층(573)이 적층되어 빌드업(build-up) 층을 형성할 수 있다. 예를 들면, 상기 제1 리지드 회로기판(510) 및 플렉스 회로기판(530)은 FCCL(flexible copper clad laminate)과 같이, 폴리이미드(Polyimide; PI) 기반의 기재층의 적어도 일면에 금속 박판(예: 구리(Cu))이 적층된 적층판으로 제조될 수 있다. 또 다른 예로, 상기 폴리이미드(Polyimide; PI) 기반의 기재층의 상면 또는 하면에 구리 박판이 적층되고, 그 위로 도금된 동박이 적층될 수 있다. 또 한 예로, 잉크층이 상기 도금된 동박 회로 상면을 코팅하도록 적층되어, 회로를 보호할 수 있다.
일 실시예에 따르면, 상기 제 1 리지드 회로기판(510)은 상기 제 1 도전층(511) 및 상기 제 2 도전층(513) 사이에 접촉 배치된 제 1 절연층(571)과 상기 제 2 도전층(513) 및 상기 제 3 도전층(515) 사이에 접촉 배치된 제 2 절연층(572)과 상기 제 3 도전층(515) 및 상기 제 4 도전층(517) 사이에 접촉 배치된 제 3 절연층(573)을 포함할 수 있다. 또 다른 예로, 상기 플렉스 회로기판(530)은 상기 제 5 도전층(531) 및 상기 제 6 도전층(533) 사이에 접촉 배치된 제 4 절연층(574)과 상기 제 6 도전층(533) 및 상기 제 7 도전층(535) 사이에 접촉 배치된 제 5 절연층(575)을 포함할 수 있다. 상기 5 절연층(575)은, 예를 들면, 제 5-1 절연층(575a) 및 제 5-2 절연층(575b)을 포함할 수 있으며, 상기 제 5-1 절연층(575a) 및 제 5-2 절연층(575b)은 에어 갭(air gap)(575c)에 의해 분리될 수 있다.
일 실시예에 따르면, 상기 제 1 리지드 회로기판(510)은 휨에 대한 변형이 상기 플렉스 회로기판에 비하여 상대적으로 제한될 수 있다. 예를 들어, 제 1 절연층(571), 제 2 절연층(572), 또는 제 3절연층(573) 중 적어도 일부는 유리 직물 또는 유리 매트에 촉매를 가한 불포화 폴리에스테르 수지를 함침시켜 겔화시킨 프리프레그(prepreg)일 수 있다. 예를 들면, 상기 제 1 리지드 회로기판(510)의 제 1 절연층(571), 제 2 절연층(572), 또는 제 3절연층(573) 중 적어도 일부 층은, 접착성 물질을 도포한 후 프리프레그 같은 절연층 및 구리 박판을 압착하는 방식을 반복하여 복수의 층으로 형성될 수 있다.
일 실시예에 따르면, 상기 제 1 리지드 회로기판(510)은 복수 개의 도전성 비아들(551,552)을 포함할 수 있다. 예를 들어, 제 1 리지드 회로기판(510)의 일 영역은 적어도 하나의 제 1 도전성 비아(551)를 위한 비아 홀을 포함할 수 있다. 상기 제 1 도전성 비아(551)는 제 1-1 도전성 비아(551a) 및 제 1-2 도전성 비아(551b)를 포함할 수 있으며, 각각은 상기 제 1 도전층(511)으로부터 상기 제 4 도전층(517)까지 관통하여 전류를 도통할 수 있다. 또 다른 예로, 제 1 리지드 회로기판(510)의 다른 영역은 적어도 하나의 제 2 도전성 비아(552)를 위한 비아 홀을 포함할 수 있다. 상기 제 2 도전성 비아(552)는 제 2-1 도전성 비아(552a) 및 제 2-2 도전성 비아(552b)를 포함할 수 있으며, 각각은 상기 제 1 도전층(511)으로부터 제 4 도전층(517)까지 관통하여 전류를 도통할 수 있다.
일 실시예에 따르면, 상기 플렉스 회로기판(530)의 제 4 절연층(574), 또는 제 5 절연층(575) 중 적어도 일부는 커버레이(coverlay)를 포함할 수 있다. 상기 커버레이는 커버레이 필름 및 상기 커버레이 필름의 양면에 적층 배치되는 커버 수지층들을 포함할 수 있다. 상기 커버레이 필름은 전기적 절연층으로 형성된 폴리이미드(Polyimide; PI) 수지를 포함할 수 있다. 예를 들어, 상기 폴리이미드 수지는 방향족 디안하이드라이드와 방향족 디아민 또는 방향족 디이소시아네이트를 용액 중합하여 폴리아믹산 유도체를 제조한 후, 고온에서 폐환탈수시켜 이미드화하여 제조되는 고내열성 수지일 수있다. 따라서, 이와 같은 폴리이미드 수지는 불용, 불융의 초고내열성 수지로서 내열산화성, 내열특성, 내방사선성, 저온특성, 또는 내약품성에 우수한 특성을 가질 수 있다.
일 실시예에 따르면, 상기 제 1 절연층은 제 1 물질로 형성되고, 상기 제 2 절연층은 상기 제 1 물질과 다른 제 2 물질로 형성되고, 상기 제 3 절연층은 상기 제 1 물질 및 상기 제 2 물질 중 적어도 하나와 다른 제 3 물질로 형성될 수 있다. 상기 제 4 절연층은 상기 제 1 물질 내지 상기 제 3 물질 중 적어도 하나와 다른 제 4 물질로 형성되고, 상기 제 5 절연층은 상기 제 1 물질 내지 상기 제 4 물질 중 적어도 하나와 다른 제 5 물질로 형성될 수 있다. 예를 들어, 상기 제 1 물질은 폴리프로필렌 글리콜(Polypropylene glycol(PPG))을 포함할 수 있으며, 상기 제 2 물질은 블랙 커버레이를 포함할 수 있으며, 상기 제 3 물질은 커버레이를 포함할 수 있으며, 상기 제 4 물질은 폴리이미드(polyimide)를 포함할 수 있다. 또 다른 예로, 상기 제 2 물질 중 블랙 커버레이는 폴리이미드(Polyimide; PI)에 카본 블랙(carbon balck)을 추가한 재료와 본딩 시트(bonding sheet)를 포함할 수 있으며, 상기 제 3 물질 중 커버레이는 폴리이미드(Polyimide; PI) 및 본딩 시트(bonding sheet)를 포함할 수 있다.
도 6의 (a)는 본 발명의 다양한 실시예에 따른, 리지드-플렉스 회로기판의 제 1 리지드 회로기판(510)을 나타낸 사시도이다. 도 6의 (b)는 상기 도 6의 (a)의 제 1 리지드 회로기판(510)을 B-B'방향으로 절단한 단면을 나타낸 단면도이다.
도 6의 (a) 및 도 6의 (b)를 참조하면, 상기 리지드-플렉스 회로기판은 플렉스 회로기판 및 상기 플렉스 회로기판을 사이에 두고 양단에 연장 배치된 리지드 회로기판들을 포함할 수 있다. 도 6의 (a) 및 도 6의 (b)의 제 1 리지드 회로기판(510)의 구조는 도 5의 (a) 및 도 5의 (b)의 리지드 회로기판들(510,520)의 구조와 일부 또는 전부가 동일할 수 있다.
다양한 실시예에 따르면, 상기 리지드-플렉스 회로기판(500)의 제 1 리지드 회로기판(510)은 제 1 도전층(511), 제 2 도전층(513), 제 3 도전층(515), 또는 제 4 도전층(517) 및 상기 복수 개의 도전층들 사이에 각각 배치된 제 1 절연층(571), 제 2 절연층(572), 또는 제 3 절연층(573)을 포함할 수 있다. 예를 들어, 상기 제 1 도전층(511) 및 상기 제 2 도전층(513) 사이에 접촉 배치된 제 1 절연층(571)과 상기 제 2 도전층(513) 및 상기 제 3 도전층(515) 사이에 접촉 배치된 제 2 절연층(572)과 상기 제 3 도전층(515) 및 상기 제 4 도전층(517) 사이에 접촉 배치된 제 3 절연층(573)을 포함할 수 있다.
다양한 실시예에 따르면, 상기 제 1 리지드 회로기판(510)은 제 1 도전층(511), 제 2 도전층(513), 제 3 도전층(515), 또는 제 4 도전층(517)을 포함할 수 있다. 예를 들어, 상기 제 1 도전층(511), 제 2 도전층(513), 제 3 도전층(515), 또는 제 4 도전층(517)의 두께 및 구조는 서로 상이할 수 있다. 다만, 상기 제 1 리지드 회로기판(510)의 도전층들의 수는 이에 한정된 것은 아니며, 상기 4 개의 층 이상으로 제조 설계될 수 있다.
다양한 실시예에 따르면, 상기 제 1 리지드 회로기판(510)의 제 1 도전층(511)은 제 2 도전층(513)에 배치된 제 1 신호 라인(513c)과 겹치는 부분의 적어도 일부가 분절(511c)될 수 있으며, 그라운드 면(ground plane)을 제공할 수 있다. 예를 들면, 상기 제 1 도전층(511)의 제 1 분절(511c)은 제 1 도전층(511)의 길이 방향을 따라 커팅된 형상으로 플렉스 회로 영역까지 연장 배치될 수 있다.
일 실시예에 따르면, 상기 제 1 도전층(511)은 상기 제 1 분절(511c)을 사이에 두고 서로 평행한 라인 형상으로 배치된 제 1-1 영역(511a) 및 제 1-2 영역(511b)을 포함할 수 있다. 상기 제 1-1 영역(511a)은 적어도 하나의 제 1 도전성 비아(551)를 위한 비아 홀을 포함할 수 있다. 상기 제 1-2 영역(511b)은 적어도 하나의 제 2 도전성 비아(552)를 위한 비아 홀을 포함할 수 있다. 상기 제 1 도전성 비아(551)는 제 1-1 도전성 비아(551a) 및 제 1-2 도전성 비아(551b)를 포함할 수 있으며, 각각은 상기 제 1 도전층(511)의 제 1-1 영역(511a)으로부터 상기 제 4 도전층(517)까지 관통하여 전류를 도통할 수 있다. 상기 제 2 도전성 비아(552)는 제 2-1 도전성 비아(552a) 및 제 2-2 도전성 비아(552b)를 포함할 수 있으며, 각각은 상기 제 1 도전층(511)의 제 1-2 영역(511b)으로부터 제 4 도전층(517)까지 관통하여 전류를 도통할 수 있다. 한 실시 예에 따르면, 상기 제 1 도전층(511)은 리지드-플렉스 회로기판(500)의 구조에 따라 제외될 수 있다.
다양한 실시예에 따르면, 상기 제 1 리지드 회로기판(510)의 제 2 도전층(513)은 제 1 신호 라인(513c)(예: 제 1 도전성 스트립(conductive strip)), 상기 제1 신호 라인(513c)을 중심으로 양 측에 배치된 제 2-1 영역(513a) 및 제 2-2 영역(513b)(예: 제 2, 3 도전성 스트립(conductive strip))을 포함할 수 있다. 상기 제 1 신호 라인(513c)은 RF 신호 라인 라인(radio frequency signal line)일 수 있으며, 상기 제 1 도전층(511)의 위에서 볼 때, 상기 제 1 도전층(511)의 제 1 분절(511c)과 적어도 일부가 중첩될 수 있다. 상기 제 1 신호 라인(513c)은 상기 제 1 리지드 회로기판(510)으로부터 상기 플렉스 회로기판(530)을 지나 제 2 리지드 회로기판(520)까지 연장될 수 있다.
일 실시예에 따르면, 제 2-1 영역(513a) 및 제 2-2 영역(513b)은 상기 제 1 도전층(511)의 제 1-1 영역(511a) 및 제 1-2 영역(511b) 각각에 대응되는 폭을 가지면서 제 2 도전층(513)의 길이 방향으로 연장될 수 있다. 상기 제 2-1 영역(513a) 및 제 2-2 영역(513b)의 적어도 일부 영역은 상기 제 1 신호 라인(513c)의 그라운드를 제공할 수 있다. 예를 들어, 상기 제 2-1 영역(513a) 및 제 2-2 영역(513b) 중 플렉스 회로기판(530)과 인접 영역들은 RF 신호 라인의 그라운드 면을 제공할 수 있다.
일 실시예에 따르면, 제 2-1 영역(513a) 및 제 2-2 영역(513b)과 제 1 신호 라인(513c)은 서로 이격 배치될 수 있다. 예를 들어, 상기 제 2-1 영역(513a) 및 제 1 신호 라인(513c) 사이의 이격 간극 및/또는 상기 제 2-2 영역(513b) 및 제 1 신호 라인(513c) 사이의 이격 간극은 0.05 ~ 0.12mm 일 수 있다. 또 다른 예로, 상기 제 2-1 영역(513a) 및 제 1 신호 라인(513c) 사이의 이격 간극 및/또는 상기 제 2-2 영역(513b) 및 제 1 신호 라인(513c) 사이의 이격 간극은 대략 0.1mm일 수 있다.
일 실시예에 따르면, 상기 제 2-1 영역(513a) 및 제 2-2 영역(513b)은 제 1 도전성 비아(551), 또는 제 2 도전성 비아(552)를 통해, 상기 제 2 도전층(513)의 상측에 배치된 제 1 도전층(513)의 제 1-1 영역(511a) 또는 제 1-2 영역(511b)과 연결되고, 하측으로 제 4 도전층(517)까지 관통하여 전류를 도통할 수 있다.
다양한 실시예에 따르면, 상기 제 1 리지드 회로기판(510)의 제 3 도전층(515)은 제 2 분절(515c), 제 3-1 영역(515a) 및 제 3-2 영역(515b)을 포함할 수 있다. 상기 제 3-1 영역(515a)은 상기 제 2-1 영역(513a)과 대면 배치되고, 상기 제 3-2 영역(515b)은 상기 제 2-2 영역(513b)과 대면 배치될 수 있다.
일 실시예에 따르면, 상기 제 3 도전층(515)의 제 2 분절(515c)은 길이 방향을 따라 커팅된 형상으로 플렉스 회로 영역까지 연장 배치될 수 있다. 상기 제 3-1 영역(515a) 및 제 3-2 영역(515b)은 플렉스 회로기판(530)의 그라운드 라인(예: 도 7의 (b)의 제 7 도전층(535))으로 연장 배치됨에 따라, 상기 제 7 도전층(535)을 안정적으로 지지할 수 있다.
일 실시예에 따르면, 상기 제 3-1 영역(515a) 및 제 3-2 영역(515b)은 각각 제 1 도전성 비아(551), 또는 제 2 도전성 비아(552)를 통해, 상기 제 3 도전층(515)으로부터 상기 제 1 도전층(511)의 제 1-1 영역(511a) 또는 제 1-2 영역(511b), 제 2 도전층(513)의 제 2-1 영역(513a) 또는 제 2-2 영역(513b)과 연결되고, 제 4 도전층(517)까지 관통하여 전류를 도통할 수 있다.
다양한 실시예에 따르면, 상기 제 1 리지드 회로기판(510)의 제 4 도전층(517)과 제 1 도전층(511) 사이에는 제 2 도전층(513) 및 제 3 도전층(515)이 배치될 수 있다. 한 실시 예에 따르면, 제 4 도전층(517)은 제 1 리지드 회로기판(510)을 실질적으로 지지할 수 있다. 상기 제 4 도전층(517)은 상기 제 2 도전층(513)의 제 1 신호 라인(513c)의 그라운드 면(ground plane)을 제공할 수 있다.
일 실시예에 따르면, 상기 제 4 도전층(517)의 구조, 예를 들면, 상기 제 1 신호 라인(513c)과 상, 하 이격 배치된 그라운드의 구조는 마이크로 스트립(micro strip) 타입의 선로를 제공할 수 있다.
일 실시예에 따르면, 상기 제 4 도전층(517)은 제 1 도전성 비아(551), 또는 제 2 도전성 비아(552)를 형성하기 위한 비아홀을 포함할 수 있다. 상기 제 4 도전층(517)의 비아홀은 각 층의 비아홀과 전기적으로 연결되어, 전류를 도통할 수 있다.
한 실시 예에 따르면, 제 1 도전성 비아(551), 또는 제 2 도전성 비아(552)는 상기 플렉스 회로기판(530)과 리지드 회로기판들(510, 520)의 경계면으로부터 1/4 파장(1/4λ) 이내에 배치될 수 있다. 다만, 제 1 도전성 비아(551), 또는 제 2 도전성 비아(552)의 구성은 전층을 일직선 상으로 관통하는 구성에 한정된 것을 아니며, 제 1 리지드 회로기판(510)의 각각의 도전층을 전기적으로 연결할 수 있도록 각각의 도전층에 서로 다른 위치(예: 서로 대면하지 않은 위치)에 배치될 수 있다.(도 13의 (b)참조)
도 7의 (a)은 본 발명의 다양한 실시예에 따른, 리지드-플렉스 회로기판(500)의 플렉스 회로기판(530)을 나타낸 사시도이다. 도 7의 (b)는 상기 도 7의 (a)의 플렉스 회로기판(530)을 C-C'방향으로 절단한 단면을 나타낸 단면도이다.
도 7의 (a) 및 도 7의 (b)를 참조하면, 상기 리지드-플렉스 회로기판(예: 도 5의 (a)의 리지드-플렉스 회로기판(500))은 플렉스 회로기판(530) 및 상기 플렉스 회로기판(530)을 사이에 두고 양단에 연장 배치된 리지드 회로기판들(예: 도 5의 (a)의 리지드 회로기판들(510, 520))을 포함할 수 있다. 도 7의 (a) 및 도 7의 (b)의 플렉스 회로기판(530)의 구조는 도 5의 (a) 내지 도 5의 (b)의 플렉스 회로기판(530)의 구조와 일부 또는 전부가 동일할 수 있다.
다양한 실시예에 따르면, 상기 리지드-플렉스 회로기판(500)의 플렉스 회로기판(530)은 제 5 도전층(531), 제 6 도전층(533), 또는 제 7 도전층(535) 및 상기 제 5 도전층(531), 제 6 도전층(533), 또는 제 7 도전층(535) 사이에 각각 배치된 절연층을 포함할 수 있다. 예를 들어, 상기 제 5 도전층(531) 및 상기 제 6 도전층(533) 사이에 접촉 배치된 제 4 절연층(574)과 상기 제 6 도전층(533) 및 상기 제 7 도전층(535) 사이에 접촉 배치된 제 5 절연층(575)을 포함할 수 있다. 상기 5 절연층(575)은, 예를 들면, 제 5-1 절연층(575a) 및 제 5-2 절연층(575b)을 포함할 수 있으며, 상기 제 5-1 절연층(575a) 및 제 5-2 절연층(575b)은 에어 갭(air gap)(575c)에 의해 분리될 수 있다.
다양한 실시예에 따르면, 상기 플렉스 회로기판(530)은 제 5 도전층(531), 제 6 도전층(533), 또는 제 7 도전층(535)으로 적층되고, 두께 및 구조는 서로 상이할 수 있다. 다만, 상기 플렉스 회로기판(530)의 도전층들의 수는 이에 한정된 것은 아니며, 상기 3 개의 층 이상으로 제조 설계될 수 있다.
다양한 실시예에 따르면, 상기 플렉스 회로기판(530)의 제 5 도전층(531)은, 플렉스 회로기판(530)의 위에서 볼 때, 제 6 도전층(533)에 배치된 제 2 신호 라인(533c)과 적어도 일부 중첩되는 제 3 분절(531c)을 포함하며, 그라운드 면(ground plane)을 제공할 수 있다. 상기 제 5 도전층(531)의 제 3 분절(531c)은 제 5 도전층(531)의 길이 방향을 따라 커팅된 형상으로 리지드 회로기판들(510, 520) 영역까지 연장될 수 있다.
일 실시예에 따르면, 상기 제 5 도전층(531)은 상기 제 3 분절(531c)을 사이에 두고 서로 평행한 라인 형상으로 배치된 제 4-1 영역(531a) 및 제 4-2 영역(531b)을 포함할 수 있으며, 상기 제 1 리지드 회로기판(510)의 상기 제 1-1 영역(511a) 및 제 1-2 영역(511b)으로부터 각각 연장될 수 있다. 한 실시 예에 따르면, 상기 제 5 도전층(531)은 리지드-플렉스 회로기판(500)의 구조에 따라 제외될 수 있다.
다양한 실시예에 따르면, 상기 플렉스 회로기판(530)의 제 6 도전층(533)은 중심 라인을 따라 배치된 제 2 신호 라인(533c)(예: 제 1 도전성 스트립(conductive strip)), 상기 제 2 신호 라인(533c)을 중심으로 양 측에 배치된 그라운드 라인들(533a, 533b)(예: 제 2, 3 도전성 스트립(conductive strip))을 포함할 수 있다. 상기 제 2 신호 라인(533c)은, 예를 들면, RF 신호 라인(radio frequency signal line)일 수 있다. 상기 제 2 신호 라인(533c)은 상기 제 1 리지드 회로기판(510)으로부터 연장되어 제 2 리지드 회로기판(520)까지 연장 배치될 수 있다.
일 실시예에 따르면, 상기 그라운드 라인들(533a, 533b)은 서로 이격 배치되며, 제 2-1 그라운드 라인(533a) 및 제 2-2 그라운드 라인(533b)을 포함할 수 있다. 상기 제 2-1 그라운드 라인(533a) 및 제 2-2 그라운드 라인(533b)은 상기 제 5 도전층(531)의 제 4-1 영역(531a) 및 제 4-2 영역(531b)과 서로 다른 폭을 가지면서 길이 방향으로 연장될 수 있다. 예를 들어, 상기 제 2-1 그라운드 라인(533a)의 폭(d1)은 상기 4-1 영역(531a)의 폭보다 크도록 형성될 수 있다. 또 다른 예로, 상기 제 2-2 그라운드 라인(533b)의 폭(d2)은 4-2 영역(531b)의 폭보다 크도록 형성될 수 있다.
일 실시예에 따르면, 제 2-1 그라운드 라인(533a) 및 제 2-2 그라운드 라인(533b)과 제 2 신호 라인(533c)은 서로 이격 배치될 수 있다. 예를 들어, 상기 제 2-1 그라운드 라인(533a) 및 제 2 신호 라인(533c) 사이의 이격 간극 및/또는 상기 제 2-2 그라운드 라인(533b) 및 제 2 신호 라인(533c) 사이의 이격 간극은 0.05 ~ 0.12mm 일 수 있다. 또 다른 예로, 상기 제 2-1 그라운드 라인(533a) 및 제 2 신호 라인(533c) 사이의 이격 간극 및/또는 상기 제 2-2 그라운드 라인(533b) 및 제 2 신호 라인(533c) 사이의 이격 간극은 대략 0.1mm일 수 있다.
일 실시예에 따르면, 상기 제 6 도전층(533)의 구조, 예를 들면, 상기 제 2 신호 라인(533c)과 양단에 이격 배치된 그라운드 라인들(533a, 533b)의 구조는 CPW(coplanar waveguide) 타입의 선로를 제공할 수 있다. 예를 들어, 동일 층(예: 제 6 도전층(533))에 형성된 RF 신호 라인(radio frequency signal line)(예: 제2 신호 라인(533c)) 및 RF 신호 라인에 대한 그라운드 라인들(예: 제 2-1 그라운드 라인(533a) 및 제 2-2 그라운드 라인(533b))은 CPW 타입으로 형성될 수 있다.
다양한 실시예에 따르면, 상기 플렉스 회로기판(530)의 제 7 도전층(535)은 하나의 플레이트 형상으로 형성되고, 그라운드 면(ground plane) 을 제공할 수 있다. 예를 들어, 상기 제 7 도전층(535)은 상기 제 6 도전층(533)의 구조에 따른 제 2 신호 라인(533c)과 그라운드 라인들(533a, 533b)의 동일 평면 구조를 통한 전계를 유지하기 위하여 그라운드 면을 포함할 수 있다. 예를 들면, 상기 제 6 도전층(533)의 구조(예: CPW 타입)는 전자 장치(101)에 금속판과 함께 고정하는 경우, 또는 다른 신호 라인과의 EM 커플링을 차단하기 위하여 도전체로 형성된 제 7 도전층(535)이 필요할 수 있다.
일 실시예에 따르면, 상기 제 7 도전층(535)은 하나의 편평한 플레이트 형상 또는 내부에 제 4 분절(535a)을 포함하는 플레이트 형상으로 제조될 수 있다. 제 4 분절(535a)은, 예를 들면, 복수 일수 있다. 예를 들어, 상기 제 7 도전층(535)은 메쉬 그리드 타입의 그라운드를 제공할 수 있으며, 상기 메쉬 그리드 타입은 제 4 분절 (535a)의 배치 및 구조에 따라 그라운드 임피던스 값을 제어할 수 있으므로, 이로 인한 RF 배선 폭을 늘리고 로스를 감소시킬 수 있다.
도 8은 본 발명의 다양한 실시예에 따른, 곡면으로 형성된 리지드-플렉스 회로기판(500)의 일 영역을 상면에서 바라본 상면도이다. 도 9는 상기 도 8의 상면도를 D-D'방향으로 절단하여 리지드-플렉스 회로기판(500)의 일부 영역의 단면을 도시한 사시도이다.
도 8 및 도 9를 참조하면, 리지드-플렉스 회로기판(500)은 플렉스 회로기판(530) 및 상기 플렉스 회로기판(530)을 사이에 두고 양단에 연장 배치된 리지드 회로기판들(510,520)을 포함할 수 있다.
다양한 실시예에 따르면, 제 1 리지드 회로기판(510) 및 제 2 리지드 회로기판(520)은 복수 개의 도전층들(예: 도 5의 (b)의 제 1 도전층(511), 제 2 도전층(513), 제 3 도전층(515), 또는 제 4 도전층(517)) 및 상기 복수 개의 도전층들 각각 사이에 배치된 복수 개의 절연층들(예: 도 5의 (b)의 제 1 절연층(571), 제 2 절연층(572), 또는 제 3 절연층(573))을 포함할 수 있다. 제 1 리지드 회로기판(510)은 상기 플렉스 회로기판(530)과 인접한 영역에 적어도 하나의 제 1 도전성 비아(551)를 포함할 수 있다. 또 다른 예로, 제 2 리지드 회로기판(520)은 상기 플렉스 영역(530)과 인접한 영역에 적어도 하나의 제 2 도전성 비아(553)를 포함할 수 있다
다양한 실시 예에 따르면, 상기 플렉스 회로기판(530)은 복수 개의 도전층들(예: 도 5의 (b)의 제 5 도전층(531), 제 6 도전층(533), 또는 제 7 도전층(535)) 및 상기 복수 개의 도전층들 각각 사이에 배치된 절연층(예: 도 5의 (b)의 제 4 절연층(574), 또는 제 5 절연층(575))을 포함할 수 있다.
도 8 및 도 9는 전자 장치에 곡면 형상으로 실장된 리지드-플렉스 회로기판(500)을 나타내며, 상기 리지드-플렉스 회로기판(500)의 각 구성은 도 5의 (a) 내지 도 7의 (b)의 리지드-플렉스 회로기판(500)의 각 구성을 준용할 수 있다.
도 10의 (a)는 본 발명의 또 다른 실시예에 따른, 리지드-플렉스 회로기판(700)의 일 영역을 상면에서 바라본 상면도이다. 도 10의 (b)는 상기 도 10의 (a)의 상면도를 E-E'방향으로 절단한 리지드-플렉스 회로기판(700)의 단면도이다.
도 10의 (a) 및 도 10의 (b)를 참조하면, 리지드-플렉스 회로기판(700)은 플렉스 회로기판(730) 및 상기 플렉스 회로기판(730)을 사이에 두고 양단에 연장 배치된 리지드 회로기판들(710,520)을 포함할 수 있다. 도 10의 (a) 및 도 10의 (b)의 리지드-플렉스 회로기판(700)의 구조는 도 4의 회로기판(340)의 구조와 일부 또는 전부가 동일할 수 있다. 도 10의 (b)의 단면도에 따르면, 실질적으로 도전성 비아는 보이지 않으나, 설명의 편의상 도전성 비아가 배치된 영역에 절연층들이 제외된 구성으로 도시하여 도전성 비아가 나타나도록 표현하였다.
다양한 실시예에 따르면, 도 10의 (a) 및 도 10의 (b)의 리지드-플렉스 회로기판(700)은 도 5의 (a) 및 도 5의 (b)의 리지드-플렉스 회로기판(500)과 달리 최상층(예: 제 1 도전층(711), 및 제 5 도전층(731))을 형성하는 도전층이 플렉스 회로기판(730)의 적어도 일부 영역(예: 제 5 도전층(731))만 분절되어 형성되거나, 전제척으로 분절되지 않은 층으로 형성될 수 있다. 이에 따라, 리지드 회로기판들(710,720)에서 스트립 타입(strip type)의 신호 선로를 제공할 수 있다.
다양한 실시예에 따르면, 상기 리지드-플렉스 회로기판(700)은 다층 구조로 형성될 수 있으며, 상기 리지드-플렉스 회로기판(700)의 제 1 영역 및 제 3 영역을 형성하는 상기 리지드 회로기판들(710,720) 및 상기 리지드-플렉스 회로기판(700)의 제 2 영역을 형성하는 플렉스 회로기판(730)을 포함할 수 있다. 예를 들어, 상기 제 1 리지드 회로기판(710)은 제 1 리지드 회로기판(710) 및 제 2 리지드 회로기판(720)을 포함할 수 있으며, 상기 제 1 리지드 회로기판(710) 및 제 2 리지드 회로기판(720) 사이에는 플렉스 회로기판(730)이 배치될 수 있다. 상기 제 1 리지드 회로기판(710)과 제 2 리지드 회로기판(720)은 실질적으로 동일한 층과 동일한 구조를 형성할 수 있다. 이하에서, 제 1 리지드 회로기판(710)에 관하여 설명하며, 제 2 리지드 회로기판은 이에 준용할 수 있다. 다만, 상기 구조에 한정된 것은 아니며, 복수의 플렉스 회로기판 사이에 리지드 회로기판이 배치되는 것과 같이, 다양한 배치와 층으로 리지드-플렉스 회로기판이 형성될 수 있다. 예를 들어, 상기 리지드-플렉스 회로기판(700)은 8-6-8 구조(8층의 리지드 회로기판, 6층의 플렉스 회로기판)로 제조되거나 8-5-8 구조(8층의 리지드 회로기판, 5층의 플렉스 회로기판)로 제조될 수 있다.
다양한 실시예에 따르면, 상기 리지드-플렉스 회로기판(700)의 길이 방향(E-E')으로 절단한 단면을 살펴보면, 상기 리지드-플렉스 회로기판(700)은 복수 개의 층이 적층되어 제조될 수 있다. 예를 들면, 리지드-플렉스 회로기판(700)은 복수 개의 도전층 및 상기 복수 개의 도전층 사이에는 각각 절연층이 배치될 수 있다.
일 실시예에 따르면, 상기 제 1 리지드 회로기판(710)과 플렉스 회로기판(730)은 서로 다른 층으로 제조될 수 있다. 예를 들어, 상기 제 1 리지드 회로기판(710)은 제 1 도전층(711), 제 2 도전층(713), 제 3 도전층(715), 또는 제 4 도전층(717)을 포함할 수 있으며, 적어도 하나의 신호 라인(예: 제 2 도전층(713))을 포함하는 층 및 적어도 하나의 그라운드를 포함하는 층(예: 제1 도전층(711), 제3 도전층(715), 또는 제4 도전층(717))으로 형성될 수 있다. 일 실시예에 따르면, 상기 제 2 도전층(713)의 일부 구조(예: 도 11의 (a)의 제 1 신호 라인(713c)) 및 상기 제 2 도전층(713)의 일부 구조와 상, 하 이격 배치된 제 1 도전층(711) 및 제 4 도전층(717)의 그라운드 구조는 스트립(strip) 타입의 선로를 제공할 수 있다. 또 다른 예로, 상기 플렉스 회로기판(730)은 적어도 제 5 도전층(731), 제 6 도전층(733), 또는 제 7 도전층(735)을 포함할 수 있으며, 적어도 하나의 신호 라인(예: 제 6 도전층(733))을 포함하는 층 및 적어도 하나의 그라운드를 포함하는 층(예: 제 5 도전층(731), 또는 제 7 도전층(735))으로 형성될 수 있다.
일 실시예에 따르면, 상기 제 1 리지드 회로기판(710)은 상기 제 1 도전층(711) 및 상기 제 2 도전층(713) 사이에 접촉 배치된 제 1 절연층(771)과 상기 제 2 도전층(713) 및 상기 제 3 도전층(715) 사이에 접촉 배치된 제 2 절연층(772)과 상기 제 3 도전층(715) 및 상기 제 4 도전층(717) 사이에 접촉 배치된 제 3 절연층(773)을 포함할 수 있다. 또 다른 예로, 상기 플렉스 회로기판(730)은 상기 제 5 도전층(731) 및 상기 제 6 도전층(733) 사이에 접촉 배치된 제 4 절연층(774)과 상기 제 6 도전층(733) 및 상기 제 7 도전층(735) 사이에 접촉 배치된 제 5 절연층(775)을 포함할 수 있다.
일 실시예에 따르면, 상기 제 1 리지드 회로기판(710)은 복수 개의 도전성 비아들(751,752)을 포함할 수 있다. 예를 들어, 제 1 리지드 회로기판(710)의 일 영역은 적어도 하나의 제 1 도전성 비아(751)를 위한 비아 홀을 포함할 수 있다. 상기 제 1 도전성 비아(751)는 제 1-1 도전성 비아(751a) 및 제 1-2 도전성 비아(751b)를 포함할 수 있으며, 각각은 상기 제 1 도전층(711)으로부터 상기 제 4 도전층(717)까지 관통하여 전류를 도통할 수 있다. 또 다른 예로, 제 1 리지드 회로기판(710)의 다른 영역은 적어도 하나의 제 2 도전성 비아(752)를 위한 비아 홀을 포함할 수 있다. 상기 제 2 도전성 비아(752)는 제 2-1 도전성 비아(752a) 및 제 2-2 도전성 비아(752b)를 포함할 수 있으며, 각각은 상기 제 1 도전층(711)으로부터 제 4 도전층(717)까지 관통하여 전류를 도통할 수 있다.
도 11의 (a)는 본 발명의 다양한 실시예에 따른, 리지드-플렉스 회로기판의 제 1 리지드 회로기판(710)을 나타낸 사시도이다. 도 11의 (b)는 상기 도 11의 (a)의 제 1 리지드 회로기판(710)을 F-F'방향으로 절단한 단면을 나타낸 단면도이다.
도 11의 (a) 및 도 11의 (b)를 참조하면, 상기 리지드-플렉스 회로기판(700)은 플렉스 회로기판(730) 및 상기 플렉스 회로기판(730)을 사이에 두고 양단에 연장 배치된 리지드 회로기판들(710, 720)을 포함할 수 있다. 도 11의 (a) 및 도 11의 (b)의 제 1 리지드 회로기판(710) 및 플렉스 회로기판(730)의 구조는 도 10의 (a) 내지 도 10의 (b)의 리지드 회로기판들(710,720) 및 플렉스 회로기판(730)의 구조와 일부 또는 전부가 동일할 수 있다.
다양한 실시예에 따르면, 상기 리지드-플렉스 회로기판(700)의 제 1 리지드 회로기판(710)은 제 1 도전층(711), 제 2 도전층(713), 제 3 도전층(715), 또는 제 4 도전층(717) 및 사이에 각각 배치된 절연층을 포함할 수 있다. 예를 들어, 상기 제 1 도전층(711) 및 상기 제 2 도전층(713) 사이에 접촉 배치된 제 1 절연층(771)과 상기 제 2 도전층(713) 및 상기 제 3 도전층(715) 사이에 접촉 배치된 제 2 절연층(772)과 상기 제 3 도전층(715) 및 상기 제 4 도전층(717) 사이에 접촉 배치된 제 3 절연층(773)을 포함할 수 있다.
다양한 실시예에 따르면, 상기 제 1 리지드 회로기판(710)은 제 1 도전층(711), 제 2 도전층(713), 제 3 도전층(715) 및 제 4 도전층(717)으로 적층되고, 두께 및 구조는 서로 상이할 수 있다. 다만, 상기 제 1 리지드 회로기판(710)의 도전층들의 수는 이에 한정된 것은 아니며, 상기 4 개의 층 이상으로 제조 설계될 수 있다.
다양한 실시예에 따르면, 상기 제 1 리지드 회로기판(710)의 제 1 도전층(711)은 편평한 하나의 층으로 제조되어 그라운드 면(ground plane)을 제공할 수 있다. 상기 제 1 도전층(711)은 제 1 리지드 회로기판(710)을 지지할 수 있으며, 제 2 도전층(713)의 제 1 신호 라인(713c) 및 제 4 도전층(717)과 함께 스트립(strip) 타입의 선로를 제공할 수 있다. 상기 제 1 도전층(711)은 플렉스 회로기판(730)까지 연장 배치될 수 있다.
일 실시예에 따르면, 상기 제 1 도전층(711)은 길이 방향에 따른 중심 라인을 사이에 두고 양 단부에는 제 1 도전성 비아(751), 또는 제 2 도전성 비아(752)를 위한 비아홀을 포함할 수 있다. 예를 들어, 제 1 도전층(711)의 일단부에는 제 1 도전성 비아(751)를 위한 비아 홀을 포함할 수 있으며, 상기 제 1 도전층(711)의 타단부에는 제 2 도전성 비아(752)를 위한 비아 홀을 포함할 수 있다. 상기 제 1 도전성 비아(751)는 제 1-1 도전성 비아(751a) 및 제 1-2 도전성 비아(751b)를 포함할 수 있으며, 각각은 상기 제 1 도전층(711)으로부터 제 4 도전층(717)까지 관통하여 전류를 도통할 수 있다. 상기 제 2 도전성 비아(752)는 제 2-1 도전성 비아(752a) 및 제 2-2 도전성 비아(752b)를 포함할 수 있으며, 각각은 상기 제 1 도전층(711)으로부터 제 4 도전층(717)까지 관통하여 전류를 도통할 수 있다. 다만, 상기 제 1 도전성 비아(751), 또는 제 2 도전성 비아(752)의 배치는 양단부에 한정된 것은 아니며, 효율적으로 제 1 리지드 회로기판(710) 및 플렉스 회로기판(730)의 전류 도통을 위한 다양한 위치에 배치될 수 있다.
다양한 실시예에 따르면, 상기 제 1 리지드 회로기판(710)의 제 2 도전층(713)은 제 1 신호 라인(713c), 상기 제 1 신호 라인(713c)을 중심으로 양 측에 배치된 제 1-1 영역(713a) 및 제 1-2 영역(713b)을 포함할 수 있다. 상기 제 1 신호 라인(713c)은, 예를 들면, RF 신호 라인 라인(radio frequency signal line)일 수 있으며, 상기 제 1 리지드 회로기판(710)으로부터 상기 플렉스 회로기판(730)을 지나 또 다른 리지드 회로기판(예: 도 10의 (a)의 제 2 리지드 회로기판(720))까지 연장 배치될 수 있다.
일 실시예에 따르면, 상기 제 1-1 영역(713a) 및 제 1-2 영역(713b)의 적어도 일부 영역은 상기 제 1 신호 라인(713c)의 그라운드를 제공할 수 있다. 예를 들어, 상기 제 1-1 영역(713a) 및 제 1-2 영역(713b) 중 플렉스 회로기판(730)과 인접 영역들은 RF 신호 라인의 그라운드일 수 있다.
일 실시예에 따르면, 상기 제 1-1 영역(713a) 및 제 1-2 영역(713b)과 제 1 신호 라인(713c)은 서로 이격 배치될 수 있다. 예를 들어, 상기 제 1-1 영역(713a) 및 제 1 신호 라인(713c) 사이의 이격 간극 및/또는 상기 제 1-2 영역(713b) 및 제 1 신호 라인(713c) 사이의 이격 간극은 0.05 ~ 0.12mm 일 수 있다. 또 다른 예로, 상기 제 1-1 영역(713a) 및 제 1 신호 라인(713c) 사이의 이격 간극 및/또는 상기 제 1-2 영역(713b) 및 제 1 신호 라인(713c) 사이의 이격 간극은 대략 0.1mm일 수 있다.
일 실시예에 따르면, 상기 제 1-1 영역(713a) 및 제 1-2 영역(713b)은 제 1 도전성 비아(751), 또는 제 2 도전성 비아(752)를 통해, 상기 제 2 도전층(713)으로부터 상기 제 1 도전층(711)과 연결되고, 하측으로 제 4 도전층(717)까지 관통하여 전류를 도통할 수 있다.
다양한 실시예에 따르면, 상기 제 1 리지드 회로기판(710)의 제 3 도전층(715)은 제 1 분절(715c), 제 2-1 영역(715a) 및 제 2-2 영역(715b)을 포함할 수 있다. 상기 제 2-1 영역(715a)은 상기 제 1-1 영역(713a)과 대면 배치되고, 상기 제 2-2 영역(715b)은 상기 제 1-2 영역(713b)과 대면 배치될 수 있다.
일 실시예에 따르면, 상기 제 3 도전층(715)의 제 1 분절(715c)은 길이 방향을 따라 커팅된 형상으로 플렉스 회로기판까지 연장 배치될 수 있다. 상기 제 2-1 영역(715a) 및 제 2-2 영역(715b)은 플렉스 회로기판(730)의 그라운드 라인(예: 도 12의 (a)의 제 7 도전층(735))까지 연장 배치됨에 따라, 상기 그라운드 라인을 안정적으로 지지할 수 있다.
일 실시예에 따르면, 상기 제 2-1 영역(715a) 및 제 2-2 영역(715b)은 제 1 도전성 비아(751), 또는 제 2 도전성 비아(752)를 통해, 상기 제 1 도전층(711) 로부터 제 2 도전층(713)의 제 1-1 영역(713a) 또는 제 1-2 영역(713b)과 연결되고, 제 4 도전층(717)까지 관통하여 전류를 도통할 수 있다.
다양한 실시예에 따르면, 상기 제 1 리지드 회로기판(710)의 제 4 도전층(717) 및 제 1 도전층(711) 사이에는 제 2 도전층(713) 또는 제 3 도전층(715)가 배치 될 수 있다. 제 4 도전층(717)은 예를 들면, 제 1 리지드 회로기판(710)을 실질적으로 지지할 수 있다. 상기 제 4 도전층(717)은 상기 제 2 도전층(713)의 제 1 신호 라인(713c)의 그라운드 면(ground plane)를 제공할 수 있다.
일 실시예에 따르면, 상기 제 4 도전층(717)의 구조, 예를 들면, 상기 제 2 층의 제 1 신호 라인(713c)과 제 1 층의 그라운드의 구조는 스트립(strip) 타입의 선로를 제공할 수 있다. 일 실시예에 따르면, 상기 제 4 도전층(717)은 제 1 도전성 비아(751), 또는 제 2 도전성 비아(752)를 위한 비아홀을 포함할 수 있다. 예를 들면, 상기 제 4 도전층(717)은 제 1 도전성 비아(751), 또는 제 2 도전성 비아(752)를 통해 제 1 도전층(711)과 전기적으로 연결되어, 전류를 도통할 수 있다.
다만, 제 1 도전성 비아(751), 또는 제 2 도전성 비아(752)의 구성은 전층을 일직선 상으로 관통하는 구성에 한정된 것을 아니며, 제1 리지드 회로기판(710)의 각각의 도전층을 전기적으로 연결할 수 있도록 각각의 도전층에 서로 다른 위치(예: 서로 대면하지 않은 위치)에 배치될 수 있다.(도 13의 (b)참조) 또 다른 예로, 제 1 도전성 비아(751), 또는 제 2 도전성 비아(752)는 상기 플렉스 회로기판(730)과 리지드 회로기판들(710, 720)의 경계면으로부터 1/4 파장(1/4λ) 이내에 배치될 수 있다.
도 12의 (a)은 본 발명의 다양한 실시예에 따른, 리지드-플렉스 회로기판의 플렉스 회로기판(730)을 나타낸 사시도이다. 도 12의 (b)는 상기 도 12의 (a)의 플렉스 회로기판(730)을 G-G'방향으로 절단한 단면을 나타낸 단면도이다.
도 12의 (a) 및 도 12의 (b)를 참조하면, 상기 리지드-플렉스 회로기판(예: 도 10의 (a)의 리지드-플렉스 회로기판(700))은 플렉스 회로기판(730) 및 상기 플렉스 회로기판(730)을 사이에 두고 양단에 연장 배치된 리지드 회로기판(예: 도 10의 (a)의 제 1 리지드 회로기판(710))을 포함할 수 있다. 도 12의 (a) 및 도 12의 (b)의 플렉스 회로기판(730)의 구조는 도 10의 (a) 내지 도 10의 (b)의 플렉스 회로기판(730)의 구조와 일부 또는 전부가 동일할 수 있다.
다양한 실시예에 따르면, 상기 리지드-플렉스 회로기판(700)의 플렉스 회로기판(730)은 제 5 도전층(731), 제 6 도전층(733), 또는 제 7 도전층(735) 및 제 5 도전층(731), 제 6 도전층(733), 또는 제 7 도전층(735) 사이에 각각 배치된 절연층을 포함할 수 있다. 예를 들어, 상기 제 5 도전층(731) 및 상기 제 6 도전층(733) 사이에 접촉 배치된 제 4 절연층(774)과 상기 제 6 도전층(733) 및 상기 제 7 도전층(735) 사이에 접촉 배치된 제 5 절연층(775)을 포함할 수 있다.
다양한 실시예에 따르면, 상기 플렉스 회로기판(730)은 제 5 도전층(731), 제 6 도전층(733), 또는 제 7 도전층(735)으로 적층되고, 두께 및 구조는 서로 상이할 수 있다. 다만, 상기 플렉스 회로기판(730)의 도전층들의 수는 이에 한정된 것은 아니며, 상기 3 개의 층 이상으로 제조 설계될 수 있다.
다양한 실시예에 따르면, 상기 플렉스 회로기판(730)의 제 5 도전층(731)은, 플렉스 회로기판(730)의 위에서 볼 때, 제 6 도전층(733)에 배치된 제 2 신호 라인(733c)과 적어도 일부 겹치는 제 2 분절(731c)을 포함하며, 그라운드 면(ground plane)을 제공할 수 있다.
상기 제 5 도전층(731)의 제 3-1 영역(731a), 제 3-2 영역(731b), 제 2 분절(731c)의 구조는, 도 7의 (a) 및 도 7의 (b)의 제 5 도전층(531)의 제 4-1 영역(531a), 제 4-2 영역(531b), 제 3 분절(531c)의 구조를 준용할 수 있다.
다양한 실시예에 따르면, 상기 플렉스 회로기판(730)의 제 6 도전층(733)은 중심 라인을 따라 배치된 제 2 신호 라인(733c), 상기 제 2 신호 라인(733c)을 중심으로 양 측에 배치된 제 2-1 그라운드 라인(733a) 및 제 2-2 그라운드 라인(733b)을 포함할 수 있다. 상기 제 2 신호 라인(733c)은, 예를 들면, RF 신호 라인 라인(radio frequency signal line)일 수 있으며, 플렉스 회로기판(730)의 위에서 볼 때, 상기 제 5 도전층(731)의 제 2 분절(731c)과 적어도 일부 겹칠 수 있다.
상기 제 6 도전층(733)의 제 2-1 그라운드 라인(733a), 제 2-2 그라운드 라인(733b) 및 제 2 신호 라인(733c)의 구조는, 도 7의 (a) 및 도 7의 (b)의 제 6 도전층(533)의 제 2-1 그라운드 라인(533a), 제 2-2 그라운드 라인(533b) 및 제 2 신호 라인(533c)의 구조를 준용할 수 있다.
다양한 실시예에 따르면, 상기 제 1 리지드 회로기판(710)의 제 7 도전층(735)은 하나의 플레이트 형상으로 형성되고, 그라운드 면(ground plane) 을 제공할 수 있다.
상기 제 7 도전층(735) 및 적어도 하나의 제 3 분절(735a) 구조는, 도 7의 (a) 및 도 7의 (b)의 제 7 도전층(535) 및 적어도 하나의 제 4 분절(535a) 구조를 준용할 수 있다.
도 13의 (a)는 본 발명의 다양한 실시예에 따른, 도전성 비아(850)의 위치를 나타낸 리지드-플렉스 회로기판(800a)의 일부 영역의 단면도이다. 도 13의 (b)는 본 발명의 다양한 실시예에 따른, 도 13의 (a)와 서로 다른 도전성 비아(860)의 위치를 나타낸 리지드-플렉스 회로기판(800b)의 일부 영역의 단면도이다.
도 13의 (a) 및 도 13의 (b)를 참조하면, 리지드-플렉스 회로기판들(810a, 810b)은 플렉스 회로기판(830) 및 상기 플렉스 회로기판(830)을 사이에 두고 양단에 연장 배치된 리지드 회로기판들(810)을 포함할 수 있다. 도 13의 (a) 의 리지드-플렉스 회로기판(800a) 및 도 13의 (b)의 리지드-플렉스 회로기판(800b)의 구조는 도 5의 (a) 내지 도 12의 (b)의 리지드-플렉스 회로기판(500,600,700)의 구조와 일부 또는 전부가 동일할 수 있다.
다양한 실시예에 따라, 상기 리지드-플렉스 회로기판들(800a, 800b)을 길이 방향으로 절단한 단면을 살펴보면, 상기 리지드-플렉스 회로기판들(800a, 800b)은 복수 개의 층이 적층되어 제조될 수 있다. 예를 들면, 리지드-플렉스 회로기판들(800a, 800b)은 복수 개의 도전층들 및 상기 복수 개의 도전층들 사이에 각각 배치된 절연층을 포함할 수 있다. 예를 들어, 도 13의 (a), (b)를 참조하면, 리지드 회로기판(810)에는 제 1 도전층(811), 제 2 도전층(813), 제 3 도전층(815), 또는 제 4 도전층(817)을 포함할 수 있으며, 상기 제 1 도전층(811) 및 상기 제 2 도전층(813) 사이에 접촉 배치된 제 1 절연층(871)과 상기 제 2 도전층(813) 및 상기 제 3 도전층(815) 사이에 접촉 배치된 제 2 절연층(872)과 상기 제 3 도전층(815) 및 상기 제 4 도전층(817) 사이에 접촉 배치된 제 3 절연층(873)을 포함할 수 있다. 도 13의 (a) 및 도 13의 (b)의 단면도에 따르면, 실질적으로 도전성 비아는 보이지 않으나, 설명의 편의상 도전성 비아가 배치된 영역에 절연층이 제외된 구성으로 도시하여 도전성 비아가 나타나도록 표현하였다.
도 13의 (a)를 참조하면, 상기 리지드-플렉스 회로기판(800)에서, 리지드 회로기판(810a)에는 제 1 도전성 비아(850a), 또는 제 2 도전성 비아(850b)가 배치될 수 있다. 일 실시 예에 따르면, 상기 제 1 도전성 비아(850a), 또는 제 2 도전성 비아(850b)는 리지드 회로기판(810a)과 플렉스 회로기판(830a)의 경계 라인(L)을 기준으로 1/4λ 내에 배치될 수 있다.
다양한 실시예에 따르면, 제 1 도전성 비아(850a), 또는 제 2 도전성 비아(850b)는 제 1 도전층(811)으로부터 제 4 도전층(817)을 일직선 상으로 관통하는 홀 형상으로 제공될 수 있다. 상기 각각의 층에 형성된 상기 비아 홀 구조의 중심은 서로 동일 선상에 위치할 수 있다.
도 13의 (b)를 참조하면, 상기 리지드-플렉스 회로기판(810)에서, 리지드 회로기판(810b)에는 제 3 도전성 비아(860a), 제 4 도전성 비아(860b), 또는 제 5 도전성 비아(860c)가 배치될 수 있다. 제 1 도전성 비아(860a), 제 2 도전성 비아(860b), 또는 제 3 도전성 비아(860c)는 리지드 회로기판(810b)과 플렉스 회로기판(830b)의 경계 라인(L)을 기준으로 1/4λ 내에 배치될 수 있다
다양한 실시예에 따르면, 제 3 도전성 비아(860a)는 제 1 도전층(811)으로부터 제 2 도전층(813)을 전기적으로 연결할 수 있다. 제 4 도전성 비아(860b)는 제 2 도전층(813)으로부터 제 3 도전층(815)을 전기적으로 연결할 수 있다. 제 5 도전성 비아(860c)는 제 3 도전층(815)으로부터 제 4 도전층(817)을 전기적으로 연결할 수 있다. 상기 리지드-플렉스 회로기판(800)의 위에서 바라볼 때, 제 3 도전성 비아(860a)와 제 5 도전성 비아(860c)의 적어도 일부는 겹쳐질 수 있다. 예를 들어, 제 3 도전성 비아(860a)및 제 5 도전성 비아(860c)와 플렉스 회로기판(830b) 사이의 거리는 제 4 도전성 비아(860b)와 플렉스 회로기판(830b)사이의 거리보다 작을 수 있다. 또 다른 예로, 제4 도전성 비아(860b)은 상기 경계 라인(L)으로부터 1/4λ 내에 배치될 수 있다.
도 14는 본 발명의 다양한 실시예에 따른, 전자 장치 내에서 통신 장치와 메인 회로 기판을 전기적으로 연결한 플렉스 회로 기판을 간략하게 도시한 단면도이다.
도 14를 참조하면, 상기 전자 장치(예: 도 1의 전자 장치(101)) 내에서 통신 장치(900)에 포함된 제 1 리지드 회로기판(910)과 프로세서(예: 도 1의 프로세서(120)) 또는 무선 송수신기(radio frequency transceiver; RF transceiver)(예: 도 1의 무선 통신 모듈(192))가 배치된 제 2 리지드 회로기판(930) 사이의 통신 신호 전송에 관한 구성을 예시한 것이다. 상기 통신 장치는 예를 들면, 6GHz 이상, 300GHz 이하의 주파수 대역에서 무선 통신을 수행하는 밀리미터파 통신 장치일 수 있다.
다양한 실시예에 따르면, 전자 장치는 제 2 리지드 회로기판(930)(예: 메인 회로 기판)에 탑재된 프로세서(120), 전력 관리 모듈(예: 도 1의 전력 관리 모듈(188))(예: PMIC), 또는 무선 송수신기를 포함할 수 있다. 상기 통신 장치(900)는 상기 제 2 리지드 회로기판(930)에 인접하게 배치된 제 1 리지드 회로 기판(910)을 포함할 수 있다.
다양한 실시예에 따르면, 상기 통신 장치(900)는 제 1 리지드 회로기판(910)에 탑재된 상기 무선 통신 회로(915)와 안테나(913)를 포함할 수 있다. 안테나(913)는, 예를 들면, 복수 개가 모여 안테나 어레이를 형성할 수 있다. 예를 들어, 상기 통신 장치(900)는 제 1 리지드 회로기판(910)에 상기 무선 통신 회로(915)와 상기 안테나(913)가 배치된 구조일 수 있다. 일 실시예에 따르면, 상기 무선 통신 회로(915)는 상기 무선 송수신기(미도시)를 통해 통신 신호를 제공받거나 수신된 통신 신호를 상기 무선 송수신기로 전송할 수 있다. 예를 들어, 상기 무선 통신 회로(915)는 상기 프로세서(120)의 제어를 받으면서, 상기 안테나(913)를 이용하여 무선 통신을 수행할 수 있다. 다른 실시예에서, 상기 무선 통신 회로(915)는 상기 프로세서(120)와 상기 전력 관리 모듈(188)로부터 제어 신호와 전원을 제공받아, 외부로부터 수신된 통신 신호 또는 외부로 송신할 통신 신호를 처리할 수 있다. 예를 들어, 상기 무선 통신 회로(915)는, 송수신 신호를 분리하는 스위치 회로, 또는 송수신 신호 품질을 높이기 위한 각종 증폭기나 필터 회로를 포함할 수 있다.
다양한 실시예에 따르면, 안테나(913)가 안테나 어레이를 형성한다면, 상기 무선 통신 회로(915)는 각 방사 도체에 연결된 위상 천이기(phase shifter)를 포함함으로써, 통신 신호의 지향 방향을 제어할 수 있다. 예를 들어, 상기 통신 장치(900)가 안테나 어레이를 포함한다면, 상기 무선 통신 회로(915)는 안테나 어레이에 포함된 안테나(913)에 위상차 급전을 제공하여 상기 통신 장치 또는 상기 통신 장치가 탑재된 전자 장치(101)의 지향성을 제어할 수 있다. 이러한 위상차 급전은, 밀리미터파 통신(예: 6GHz 이상, 300GHz 이하의 주파수 대역을 이용하는 무선 통신)과 같이 직진성이 강한 통신 방식에서 최적의 통신 환경 또는 양호한 통신 환경을 확보하는데 유용할 수 있다.
다양한 실시예에 따르면, 상기 제 1 리지드 회로기판(910)(예: 도 5의 제1 리지드 회로기판(510))은 제 1 플렉스 회로기판(921)을 통해 상기 제 2 리지드 회로기판(930)(예: 메인 회로 기판, 도 5의 제2 리지드 회로기판(520))과 연결될 수 있다. 예를 들어, 상기 제 1 플렉스 회로기판(921)(예: 도 5의 플렉스 회로기판(530))은 상기 제 2 리지드 회로기판(930)으로부터 상기 제 1 리지드 회로기판(910)으로 제어 신호, 전원, 또는 통신 신호를 전달할 수 있다. 어떤 실시예에서, 상기 통신 장치를 통해 수신된 신호는 상기 제 1 플렉스 회로기판(921)을 통해 상기 제 2 리지드 회로기판(930)으로 전달될 수 있다. 상기 제 1 플렉스 회로기판(921)에 배치된 RF 선로를 통한 밀리미터파 통신 대역은 9 ~ 11 GHz 범위를 가질 수 있다.
다양한 실시예에 따르면, 상기 리지드-플렉스 회로기판(제 1 리지드 회로기판(910)-제 1 플렉스 회로기판(921)-제 2 리지드 회로기판(930))은 다층 구조로 이루어질 수 있으며, 적어도 하나의 신호 라인을 포함하는 층 및 적어도 하나의 그라운드를 포함하는 층으로 형성될 수 있다. 상기 리지드-플렉스 회로기판의 구조는 도 5의 (a) 내지 12b의 리지드-플렉스 회로기판(500,600,700)의 구조를 준용할 수 있다.
예를 들어, 상기 제 1 플렉스 회로기판(921)의 일부 층은 중심 라인에 배치된 신호 라인(예: 도 5a의 제 2 신호 라인(533c)), 상기 신호 라인을 중심으로 양 측에 배치된 그라운드 라인들(예: 도 5a의 제 2-1 그라운드 라인(533a) 및 제 2-2 그라운드 라인(533b))을 포함할 수 있다. 예를 들면, 상기 신호 라인과 양단에 이격 배치된 그라운드 라인들의 구조는 CPW(coplanar waveguide) 타입의 선로를 제공할 수 있다. 또 다른 예로, 상기 신호 라인과 상, 하 이격 배치된 그라운드의 구조가 배치된 일부 층을 더 포함하며, 상기 신호라인 및 그라운드 배치 구조는 마이크로 스트립(micro strip) 타입의 선로를 제공할 수 있다.
도 15는 본 발명의 다양한 실시예에 따른, 전자 장치 내에서 통신 장치에 포함된 회로 기판들 사이를 연결한 플렉스 회로 기판을 간략하게 도시한 단면도이다.
도 15를 참조하면, 상기 전자 장치(예: 도 1의 전자 장치(101)) 내에서 통신 장치(900)에 포함된 제 1 리지드 회로기판(910)(예: 도 5의 제 1 리지드 회로기판(510))과 상기 제 1 리지드 회로기판(910)과 전기적으로 연결된 제 2 리지드 회로기판(950)(예: 도 5의 제 2 리지드 회로기판(520))의 구성을 예시한 것이다. 상기 통신 장치(900)는 예를 들면, 6GHz 이상, 300GHz 이하의 주파수 대역에서 무선 통신을 수행하는 밀리미터파 통신 장치일 수 있다.
다양한 실시예에 따르면, 상기 제 1 리지드 회로기판(910)은 플렉스 회로기판(922)(예: 도 5의 플렉스 회로기판(530))을 통해 상기 제 2 리지드 회로기판(950)과 연결될 수 있다. 예를 들어, 상기 플렉스 회로기판(922)은 상기 제 1 리지드 회로기판(910)이 제어 신호, 전원, 또는 통신 신호를, 상기 제 2 리지드 회로기판(950)으로 전달할 수 있다. 상기 제 1 리지드 회로기판(910)는 무선 통신 회로(915)와 제 1 안테나(913)를 포함할 수 있다. 상기 제 2 리지드 회로기판(950)은 제2 안테나(953)를 포함할 수 있다. 한 실시 예에 따르면, 상기 통신 장치(900)는 제 1 리지드 회로 기판(910), 제 2 리지드 회로기판(950), 플렉스 회로기판(922), 무선 통신 회로(915), 제 1 안테나(913), 또는 제 2 안테나(953)이 배치된 구조일 수 있다. 상기 플렉스 회로기판(922)에 배치된 RF 선로를 통한 밀리미터파 통신 대역은 6 ~ 300 GHz 범위를 가질 수 있다.
다양한 실시예에 따르면, 상기 제 1 리지드 회로기판(910) 상에 배치된 안테나(913)는 복수 개가 모여 안테나 어레이를 형성하며, 제 1 방향으로 빔 패턴을 형성할 수 있다. 또 다른 예로, 상기 제 3 리지드 회로기판(950) 상에 배치된 안테나(915)는 복수 개가 모여 안테나 어레이를 형성하며, 상기 제 1 방향과 서로 다른 제 2 방향으로 빔 패턴을 형성할 수 있다.
다양한 실시예에 따르면, 상기 리지드-플렉스 회로기판(제 1 리지드 회로기판(910)- 플렉스 회로기판(922)-제 3 리지드 회로기판(950))은 다층 구조로 이루어질 수 있으며, 적어도 하나의 신호 라인을 포함하는 층 및 적어도 하나의 그라운드를 포함하는 층으로 형성될 수 있다. 상기 리지드-플렉스 회로기판의 구조는 도 5의 (a) 내지 12b의 리지드-플렉스 회로기판(500,600,700)의 구조를 준용할 수 있다.
예를 들어, 상기 플렉스 회로기판(922)(예: 도 7의 (a)5의 플렉스 회로기판(530))의 일부 층은 중심 라인에 배치된 신호 라인(예: 도 7의 (a)5의 제 2 신호 라인(533c)), 상기 신호 라인을 중심으로 양 측에 배치된 그라운드 라인들(예: 도 7의 (a)5의 제 2-1 그라운드 라인(533a) 및 제 2-2 그라운드 라인(533b))을 포함할 수 있다. 예를 들면, 상기 신호 라인과 양단에 이격 배치된 그라운드 라인들의 구조는 CPW(coplanar waveguide) 타입의 선로를 제공할 수 있다. 또 다른 예로, 상기 신호 라인과 상, 하 이격 배치된 그라운드의 구조가 배치된 일부 층을 더 포함하며, 상기 신호라인 및 그라운드 배치 구조는 마이크로 스트립(micro strip) 타입의 선로를 제공할 수 있다.
도 16의 (a) 및 도 16의 (b)는 본 발명의 다양한 실시예에 따른, 리지드-플렉스 회로기판의 밴딩 전, 후에 따른 플렉시 회로기판(1030)의 상태를 도시한 사시도이다. 예를 들어, 도 16의 (a)와 도 16의 (b)는 동일한 플렉스 회로 기판을 나타내며, 도 16의 (b)는 도 16의 (a)를 벤딩했을 경우를 가정하고 테스트 하기 위하여, 그라운드(1033)와 나머지 영역이 이격된 상태를 나타낸 도면이다.
도 17은 본 발명의 다양한 실시예에 따른, 리지드-플렉스 회로기판의 밴딩 전, 후에 따른 주파수 대역별 반사 손실(return loss)을 나타낸 그래프이다. 도 18은 본 발명과 상이한 리지드-플렉스 회로기판의 밴딩 전, 후에 따른 주파수 대역별 반사 손실(return loss)을 나타낸 그래프이다.
도 16의 (a), 16의 (b), 도 17 및 도 18에 제시된 리지드-플렉스 회로기판의 플렉스 회로기판(1030)의 구조는, 도 5의 (a) 내지 도 12의 (b)의 리지드-플렉스 회로기판(500,600,700)의 구조와 일부 또는 전부가 동일할 수 있다.
다양한 실시예에 따르면, 플렉스 회로기판(1030)은 밴딩 전, 복수 개의 도전층들이 서로 이격되지 않고 적층된 상태로 배치(도 16의 (a))되어 있으나, 밴딩이 일어난 경우, 일부 도전층들 간에 이격 및 휨 같은 변형이 발생할 수 있다. 예를 들어, 상기 플렉스 회로기판(1030)의 도전층들은 적어도 일부 도전층 간에 미접착으로 형성되어 있기 때문에, 밴딩 시 상기 미접착된 부분의 이격이 일어날 수 있다.
다양한 실시예에 따르면, 플렉스 회로기판(1030)은 신호 라인(1031c) 및 상기 신호 라인(1031c)과 이격 형성된 그라운드 라인(1031a, 1031b)을 포함하는 도전층(1031), 상기 도전층과 적어도 하나의 절연층(1032)을 사이에 두고 대면 배치된 그라운드를 형성하는 또 다른 도전층(1033)을 포함할 수 있다. 상기 플렉스 회로기판(1030)의 구조는 CPW 타입의 선로 및 마이크로 스트립(micro strip) 타입의 선로가 복합 배치된 형태일 수 있다.
일 실시예에 따른 상기 플렉스 회로기판(1030)의 구조는 밴딩 전, 후에 따라 주파수 대역에 따른 반사 손실이 일부 변화가 일어날 수 있으나, 실질적으로 대부분의 대역에서 반사 손실(return loss)은 거의 차이가 없음을 확인할 수 있다.
도 17을 참조하면, 라인 L1은 밴딩되지 않은 조건에서, 본 발명의 플렉스 회로기판(1030)의 RF 주파수 대역별 반사 손실 정도를 의미할 수 있으며, 라인 L2은 밴딩된 조건에서, 본 발명의 플렉스 회로기판(1030)의 RF 주파수 대역별 반사 손실 정도를 의미할 수 있다.
다양한 실시예에 따르면, 상기 플렉스 회로 기판(1030)의 구조는 CPW 타입의 선로 및 micro strip 타입의 선로를 복합 배치하여, 밴딩 여부에 상관없이 거의 균일한 반사 손실을 제공할 수 있다. 밴딩 전, 후에 따른 반사 손실은 모든 주파수 대역(예: 0 GHz 내지 6.0 GHz 주파수 대역)에서 서로 유사 형태의 그래프를 형성하고, 라인 L1 및 라인 L2 간 0.1dB 이하의 범위 내에 미미한 반사 손실 오차가 발생함을 확인할 수 있다.
다양한 실시예에 따른 본 발명 구조는 역밴딩이나 휨이 발생하는 경우에도 노이즈 감소, 시그널 인터그리티(signal integrity) 및 RFI(Radio Frequency Interference)의 안정화를 이룰 수 있다.
도 18을 참조하면, 일반 구성(예: 플렉스 회로 기판이 마이크로 타입 배치 구조를 가짐)은 플렉스 회로기판의 일부 영역에서 밴딩이 일어남에 따라, 반사 손실 차이가 크게 발생함을 확인할 수 있다. 일 실시예에 따르면, 라인 L3은 밴딩되지 않은 조건에서, 플렉스 회로기판의 RF 주파수 대역별 반사 손실 정도를 의미할 수 있으며, 라인 L4는 밴딩된 조건에서, 플렉스 회로기판의 RF 주파수 대역별 반사 손실 정도를 의미할 수 있다.
일반 구성의 플렉스 회로기판은 밴딩이 일어나는 경우, 주파수 대역이 증가됨에 따라, 라인 L3 및 라인 L4 간 반사 손실은 대략 -1.6 범위의 반사 손실 오차가 생성됨을 확인할 수 있다. 상기 일반 구성은 본 발명과 다르게 전자 장치의 고속 배선에 설계된 경우 층간 벌어짐(air gap)으로 인한 성능 불안 및 노이즈가 심하게 발생하게 될 수 있다.
도 19는 본 발명의 다양한 실시예에 따른, 리지드-플렉스 회로기판의 밴딩 전, 후에 따른 플렉시 회로기판의 임피던스 변화 값을 나타낸 그래프이다.
도 19에 도시된 리지드-플렉스 회로기판의 구조는, 도 5의 (a) 내지 도 12의 (b)의 리지드-플렉스 회로기판(500,600,700)의 구조와 일부 또는 전부가 동일할 수 있다.
다양한 실시예에 따르면, 플렉스 회로기판은 밴딩 전, 복수 개의 도전층들이 서로 이격되지 않고 적층된 상태로 배치되어 있으나, 밴딩이 일어난 경우, 일부 도전층들 간에 이격 및 휨이 발생할 수 있다.
일 실시예에 따르면, 라인 L5는 리지드-플렉스 회로기판 중 플렉스 회로기판의 밴딩 전 주파수 대역에 따른 임피던스 변화량을 의미할 수 있으며, 라인 L6 및 라인 L7는 리지드-플렉스 회로기판 중 플렉스 회로기판의 밴딩 후 주파수 대역에 따른 임피던스 변화량을 의미할 수 있다.
예를 들면, 상기 라인 L5는 플렉스 회로기판이 일반 구성(예: 플렉스 회로 기판이 마이크로 타입 배치 구조를 가짐) 또는 본 발명에 따른 구성(예: CPW 타입의 선로 및 마이크로 스트립(micro strip) 타입의 선로가 복합 배치된 형태)으로 형성되고 밴딩이 발생하지 않은 경우의 임피던스 변화량을 나타낼 수 있다. 또 다른 예로, 상기 라인 L6는 플렉스 회로기판이 일반 구성(예: 플렉스 회로 기판이 마이크로 타입 배치 구조를 가짐)으로 형성되고 밴딩된 경우, 임피던스 변화량이며, 상기 라인 L7 본 발명에 따른 구성으로 형성된 플렉시 회로 기판 구성(예: CPW 타입의 선로 및 마이크로 스트립(micro strip) 타입의 선로가 복합 배치된 형태)의 밴딩된 경우 임피던스 변화량을 나타낼 수 있다.
일 실시예에 따르면, 상기 라인 L5는 주파수 대역이 0 ~ 6 GHz로 변화함에 따라, 임피던스 값은 일부 변동이 있지만 대략 50 옴(Ω)을 유지함을 확인할 수 있다. 상기 라인 L6는 주파수 대역이 0 ~ 6 GHz로 변화함에 따라, 임피던스 값은 대략 50 옴(Ω) 에서 20 옴(Ω) 까지 급격하게 하락함을 확인할 수 있다. 상기 라인 L7은 주파수 대역이 0 ~ 6 GHz로 변화함에 따라, 임피던스 값은 대략 50 옴(Ω) 에서 유지됨을 확인할 수 있다.
일 실시예에 따르면, 상기 라인 L6 및 라인 L7의 임피던스 변화량 값을 비교하면, 플렉스 회로기판이 밴딩이 일어난 경우에도 본 발명에 따른 구조(라인 L7)는 임피던스 변화가 크지 않고, 일정 범위 내(대략 50 옴(Ω))에 유지됨에 따라, 플렉스 회로기판의 형상 변형에도 RF 임피던스 변화 감소를 통해 로스를 감소 시킬 수 있다.
본 발명의 다양한 실시예에 따른 전자 장치(예: 도 1의 전자 장치(101))는, 제 1 인쇄회로기판(printed circuit board) 구조(예: 도 5의 (a)의 리지드-플렉스 회로기판(500)) 및 무선 통신 회로(예: 도 1의 무선 통신 모듈(192))를 포함할 수 있다. 상기 제 1 인쇄회로기판은, 제 1 층으로서, 제 1 도전성 스트립(예: 도 6의 (b)의 제 1 신호 라인(513c) 및 도 7의 (b)의 제 2 신호 라인(533c)), 상기 제 1 도전성 스트립과 전기적으로 분리되고, 상기 제 1 도전성 스트립과 적어도 부분적으로 평행하게 연장된 제 2 도전성 스트립(예: 도 6의 (b)의 제 2-1 영역(513a) 및 도 7의 (b)의 제 2-1 그라운드 라인(533a)) 및 상기 제 1 도전성 스트립과 전기적으로 분리되고, 상기 제 1 도전성 스트립과 적어도 부분적으로 평행하게 연장된 제 3 도전성 스트립(예: 도 6의 (b)의 제 2-2 영역(513b) 및 도 7의 (b)의 제 2-2 그라운드 라인(533b))으로서, 상기 제 1 도전성 스트립이 상기 제 2 도전성 스트립 및 상기 제 3 도전성 스트립 사이에 배치되도록 형성된 상기 제 3 도전성 스트립을 포함하는 상기 제 1 층, 제 1 도전층(예: 도 5의 (b)의 제 3 도전층(515) 및 제 7 도전층(535))을 포함하는 제 2 층, 상기 제 1 층의 제 1 영역(예: 도 5의 (b)의 제 1 리지드 회로기판(510))과 상기 제 1 영역에 대면하는 상기 제 2 층의 제 1 영역(예: 도 5의 (b)의 제 1 리지드 회로기판(510)) 사이에 접촉 배치된 제 1 절연층(예: 도 5의 (b)의 제 2 절연층(572)), 상기 제 1 층의 상기 제 1 영역에 접하는 상기 제 1 층의 제 2 영역(예: 도 5의 (b)의 플렉스 회로기판(530))과 상기 제 2 층의 상기 제 1 영역에 접하는 상기 제 2 층의 제 2 영역(예: 도 5의 (b)의 플렉스 회로기판(530)) 사이에 배치되고, 상기 제 1 층에 접촉하는 제 2 절연층(예: 도 5의 (b)의 제 5-1 절연층(575a)) 및 상기 제 2 절연층과 상기 제 2 층의 상기 제 2 영역 사이에 상기 제 2 층과 접촉하면서 배치되고, 상기 제 2 절연층과 에어 갭(예: 도 5의 (b)의 에어 갭(575c))에 의해 분리된 제 3 절연층(예: 도 5의 (b)의 제 5-2 절연층(575b))을 포함할 수 있다. 상기 무선 통신 회로는 상기 제 1 도전성 스트립과 전기적으로 연결되고, RF 신호(radio frequency signal)를 송신 및/또는 수신할 수 있다.
다양한 실시예에 따르면, 상기 인쇄회로기판 구조는 상기 제 1 절연층을 통해 형성되고, 상기 제 1 층의 상기 제 1 영역 내의 상기 제 2 도전성 스트립 및 상기 제 2 층의 상기 제 1 영역 내의 상기 제 1 도전층 사이에 전기적으로 접속된 적어도 하나의 제 1 도전성 비아(예: 도 5의 (b)의제 1 도전성 비아(551))를 포함할 수 있다.
다양한 실시예에 따르면, 상기 RF 신호는 제 1 파장(λ)을 가지고, 상기 도전성 비아는 상기 제 1 층의 상기 제 2 영역으로부터 선택된 거리에 배치되고, 상기 선택된 거리는 1/4 파장(1/4λ) 이하일 수 있다.
다양한 실시예에 따르면, 상기 인쇄회로기판 구조는, 상기 제 1 층이 제 3 층과 상기 제 2 층 사이에 배치되도록 제 2 도전층(예: 도 5의 (b)의 제 1 도전층(511), 도 7의 (b)의 제 5 도전층(531)을 포함하는 상기 제 3 층, 및 상기 제 1 층과 상기 제 3 층 사이에 접촉 배치된 제 4 절연층(예: 도 5의 (b)의제 1 절연층(571), 제 4 절연층(574))을 포함할 수 있다.
다양한 실시예에 따르면, 상기 인쇄회로기판 구조는, 상기 제 1 층의 제 3 영역과, 상기 제 1 층의 상기 제 3 영역과 대면하는 상기 제 2 층의 제 3 영역 사이에 접촉 배치된 제 5 절연층을 포함하고, 상기 인쇄회로기판 구조 위에서 바라볼 때, 상기 제 1 층의 상기 제 2 영역은 상기 제 1 층의 상기 제 1 영역 및 상기 제 2 층의 상기 제 3 영역 사이에 배치될 수 있다.
다양한 실시예에 따르면, 상기 인쇄회로기판 구조는, 상기 제 5 절연층을 통해 형성되고, 상기 제 1 층의 상기 제 3 영역 내의 상기 제 3 도전성 스트립 및 상기 제 2 층의 상기 제 3 영역 내의 상기 제 1 도전층 사이에 전기적으로 연결된 적어도 하나의 제 2 도전성 비아를 포함할 수 있다.
다양한 실시예에 따르면, 상기 제 1 절연층은 제 1 물질로 형성되고, 상기 제 2 절연층은 상기 제 1 물질과 다른 제 2 물질로 형성되고, 상기 제 3 절연층은 상기 제 1 물질 및 상기 제 2 물질 중 적어도 하나와 다른 제 3 물질로 형성되고, 상기 제 4 절연층은 상기 제 1 물질 내지 상기 제 3 물질 중 적어도 하나와 다른 제 4 물질로 형성되고, 상기 제 5 절연층은 상기 제 1 물질 내지 상기 제 4 물질 중 적어도 하나와 다른 제 5 물질로 형성될 수 있다.
다양한 실시예에 따르면, 상기 제 1 물질은 폴리프로필렌 글리콜(Polypropylene glycol(PPG))을 포함하고, 상기 제 2 물질은 블랙 커버레이를 포함하고, 상기 제 3 물질은 커버레이를 포함하고, 상기 제 4 물질은 폴리이미드(polyimide)를 포함할 수 있다.
다양한 실시예에 따르면, 상기 제 1 물질은 상기 제 5 물질과 동일할 수 있다.
다양한 실시예에 따르면, 상기 제 1 층의 상기 제 2 영역의 적어도 일부분 및 상기 제 1 층의 상기 제 2 영역의 적어도 일부분과 대면하는 상기 제 2 층의 상기 제 2 영역의 적어도 일부분은, 구부러지거나 굴곡될(bent or curved) 수 있다.
본 발명의 다양한 실시예에 따른 리지드-플렉스 회로기판(예: 도 5의 (a)의 리지드-플렉스 회로기판(500))은, 리지드 회로기판(예: 도 5의 (a)의 리지드 회로기판(510,520)) 및 도 5의 (a)상기 리지드 회로기판으로부터 연장되고, 복수의 도전층들 및 상기 복수의 도전층들 사이에 배치된 적어도 하나의 절연층을 포함하는 플렉스 회로기판(예: 도 5의 (a)의 플렉스 회로기판(530))을 포함할 수 있다. 상기 플렉스 회로기판은, 신호 라인(예: 도 7의 (a)의 제 2 신호 라인(533c)) 및 상기 신호 라인과 이격 형성된 그라운드 라인(예: 도 7의 (a)의 그라운드 라인(533a,533b))을 포함하는 제 1 층(예: 도 7의 (a)의 제 6 도전층(533)) 및 상기 제 1 층과 상기 적어도 하나의 절연층을 사이에 두고 대면 배치된 그라운드를 형성하는 제 2 층(예: 도 7의 (a)5a의 제 7 도전층(535))을 포함할 수 있다. 상기 리지드 회로기판은, 상기 플렉스 회로기판과 인접하게 배치된 적어도 하나의 도전성 비아(예: 도 6의 (a)의 도전성 비아(551,552))를 포함할 수 있다.
다양한 실시예에 따르면, 리지드 회로기판은, 상기 플렉스 회로기판의 일단으로부터 연장된 제 1 리지드 회로기판(예: 도 5의 (a)의 제 1 리지드 회로기판(510)), 상기 플렉스 회로기판을 사이에 두고, 상기 플렉스 회로기판의 타단으로부터 연장된 상기 제 2 리지드 회로기판(예: 도 5의 (a)의 제 2 리지드 회로기판(520))을 포함할 수 있다. 상기 제 1 리지드 회로기판 또는 상기 제 2 리지드 회로기판에 형성된 상기 적어도 하나의 도전성 비아는 상기 플렉스 회로기판의 단부로부터 1/4 파장(1/4λ) 이내에 배치될 수 있다.
다양한 실시예에 따르면, 상기 플렉스 회로기판은 상기 제 1 리지드 회로기판 및 상기 제 2 리지드 회로기판과 일체형으로 형성되고, 상기 신호라인은 상기 제 1 리지드 회로기판으로부터 상기 플렉스 회로기판을 거쳐 상기 제 2 리지드 회로기판으로 연장 형성될 수 있다.
다양한 실시예에 따르면, 상기 플렉스 회로기판의 그라운드 라인은, 상기 신호 라인을 기준으로 양측에 이격 배치된 제 1 그라운드 라인(예: 도 7의 (a)의 제 1 그라운드 라인(533a)) 및 제 2 그라운드 라인(예: 도 7의 (a)의 제 2 그라운드 라인(533b))을 포함하고, 상기 신호 라인은 상기 제 1 그라운드 라인 및 상기 제 2 그라운드 라인과 동일 평면(co-planar with the ground line)에 위치할 수 있다.
다양한 실시예에 따르면, 상기 신호 라인 및 상기 제 1 그라운드 라인 사이의 이격 간극과 상기 신호 라인 및 상기 제 2 그라운드 라인 사이의 이격 간극은 동일하고, 상기 이격 간극은 0.05 ~ 0.12mm 범위일 수 있다.
다양한 실시예에 따르면, 상기 리지드 회로기판 및 상기 플렉스 회로기판에 형성된 상기 신호 라인은 RF 신호 라인(radio frequency signal line)일 수 있다.
다양한 실시예에 따르면, 상기 리지드 회로기판은 복수 개의 도전층들 및 상기 복수 개의 도전층들 사이에 배치된 적어도 하나의 절연층을 포함할 수 있다. 상기 복수 개의 도전층은, 최상층으로 제공되고 중심 라인이 분절(예: 도 6의 (a)의 제 1 분절(511c))된 제 1 도전층(예: 도 6의 (a)의 제 1 도전층(511)), 상기 분절된 영역과 상기 신호 라인(예: 도 6의 (a)의 제 1 신호 라인(513c))의 적어도 일부가 중첩하도록 형성된 제 2 도전층(예: 도 6의 (a)의 제 2 도전층(513)), 상기 플렉스 회로기판의 상기 제 2 층으로부터 적어도 일부가 연장된 제 3 도전층(예: 도 6의 (a)의 제 3 도전층(515)) 및 그라운드를 제공하는 제 4 도전층(예: 도 6의 (a)의 제 4 도전층(517))을 포함할 수 있다.
다양한 실시예에 따르면, 상기 적어도 하나의 도전성 비아는 상기 제 1 도전 층으로부터 상기 제 4 도전층을 관통하는 복수의 비아 홀들을 포함하고, 상기 복수의 비아 홀들은 상기 플렉스 회로기판의 단부로부터 1/4 파장(1/4λ) 이내에 배치될 수 있다.상기 각각의 층에 배치된 복수의 바아 홀들의 중심은 서로 동일 선상에 배치될 수 있다.
다양한 실시예에 따르면, 상기 플렉시 회로기판은, 상기 제 1 층 및 상기 제 2 층의 적어도 일부를 커버하는 상부 도전층을 더 포함할 수 있다. 상기 상부 도전층은 길이 방향으로 중심 라인이 분절되고, 상기 분절 영역은 상기 신호 라인 및 상기 그라운드 라인의 적어도 일부와 중첩 배치될 수 있다.
다양한 실시예에 따르면, 상기 플렉시 회로기판의 제 2 층은 메쉬 그리드 형상의 그라운드을 제공할 수 있다.
다양한 실시예에 따르면, 상기 전자 장치는, 상기 제 1 리지드 회로기판에 장착된 프로세서, 상기 제 1 리지드 회로기판에 장착된 무선 송수신기 및 상기 제 2 리지드 회로기판에 장착된 무선 통신 장치를 더 포함할 수 있다. 상기 무선 통신 장치는, 상기 프로세서로부터 적어도 제어 신호(cotrol signal)를 제공받고, 상기 무선 송수신기로부터 통신 신호(communication signal)를 제공받들 수 있다.
다양한 실시예에 따르면, 상기 제 2 리지드 회로기판은, 일면에 장착된 무선 통신 회로 및 타면에 장착된 또는 상기 일면과 상기 타면 사이의 내부 공간으로 배치된 적어도 하나의 방사 도체를 포함하고, 상기 방사 도체는 상기 플렉스 회로기판의 상기 신호 라인의 적어도 일부를 경우하여 상기 통신 장치에 전기적으로 연결될 수 있다.
본 발명의 다양한 실시예에 따른 리지드-플렉스 회로기판은, 적어도 하나의 도전성 비아를 포함하는 리지드 회로기판; 및 상기 리지드 회로기판으로부터 연장 배치되고, 복수의 도전층들을 포함하는 플렉스 회로기판을 포함할 수 있다. 상기 플렉스 회로기판은, 길이 방향의 중심 라인 영역이 분절된 제 1 도전층, 신호 라인 및 상기 신호 라인의 양측에 이격 배치된 그라운드 라인들을 포함하며, 상기 분절 부분과 상기 신호 라인이 중첩 배치된 제 2 도전층 및 제 2 도전층 하부에 배치되고, 그라운드 면을 제공하는 제 3 도전층을 포함할 수 있다.
다양한 실시예에 따르면, 상기 리지드 회로기판에 형성된 적어도 하나의 도전성 비아는, 상기 리지드 회로기판 및 상기 플렉스 회로기판의 경계면으로부터 1/4 파장(1/4λ) 이내에 배치될 수 있다.
이상에서 설명한 본 발명의 다양한 실시예의 전자 장치는 전술한 실시 예 및 도면에 의해 한정되는 것은 아니고, 본 발명의 기술적 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함은 본 발명에 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전자 장치: 101
리지드-플렉스 회로기판: 500
리지드 회로기판: 510,520
플렉스 회로기판: 530
신호 라인: 533c
그라운드 라인: 533a, 533b
도전성 비아: 550
리지드-플렉스 회로기판: 500
리지드 회로기판: 510,520
플렉스 회로기판: 530
신호 라인: 533c
그라운드 라인: 533a, 533b
도전성 비아: 550
Claims (21)
- 전자 장치에 있어서,
제 1 인쇄회로기판(printed circuit board) 구조로서,
제 1 층으로서,
제 1 도전성 스트립,
상기 제 1 도전성 스트립과 전기적으로 분리되고, 상기 제 1 도전성 스트립과 적어도 부분적으로 평행하게 연장된 제 2 도전성 스트립, 및
상기 제 1 도전성 스트립과 전기적으로 분리되고, 상기 제 1 도전성 스트립과 적어도 부분적으로 평행하게 연장된 제 3 도전성 스트립으로서, 상기 제 1 도전성 스트립이 상기 제 2 도전성 스트립 및 상기 제 3 도전성 스트립 사이에 배치되도록 형성된 상기 제 3 도전성 스트립을 포함하는 상기 제 1 층;
제 1 도전층을 포함하는 제 2 층;
상기 제 1 층의 제 1 영역과, 상기 제 1 층의 제 1 영역에 대면하는 상기 제 2 층의 제 1 영역 사이에 접촉 배치된 제 1 절연층;
상기 제 1 층의 상기 제 1 영역에 접하는 상기 제 1 층의 제 2 영역과, 상기 제 2 층의 상기 제 1 영역에 접하는 상기 제 2 층의 제 2 영역 사이에 배치되고, 상기 제 1 층에 접촉하는 제 2 절연층; 및
상기 제 2 절연층과 상기 제 2 층의 상기 제 2 영역 사이에, 상기 제 2 층과 접촉하면서 배치되고, 상기 제 2 절연층과 에어 갭에 의해 분리된 제 3 절연층;을 포함하는 제 1 인쇄회로기판 구조; 및
상기 제 1 도전성 스트립과 전기적으로 연결되고, RF 신호(radio frequency signal)를 송신 또는 수신하도록 구성된 무선 통신 회로를 포함하는 전자 장치.
- 제 1 항에 있어서,
상기 인쇄회로기판 구조는 상기 제 1 절연층을 통해 형성되고, 상기 제 1 층의 상기 제 1 영역 내의 상기 제 2 도전성 스트립 및 상기 제 2 층의 상기 제 1 영역 내의 상기 제 1 도전층 사이에 전기적으로 접속된 적어도 하나의 제 1 도전성 비아를 포함하는 전자 장치.
- 제 2 항에 있어서,
상기 RF 신호는 제 1 파장(λ)을 가지고, 상기 도전성 비아는 상기 제 1 층의 상기 제 2 영역으로부터 선택된 거리에 배치되고, 상기 선택된 거리는 1/4 파장(1/4λ) 이하인 전자 장치.
- 제 1 항에 있어서, 상기 인쇄회로기판 구조는,
상기 제 1 층이 제 3 층과 상기 제 2 층 사이에 배치되도록 제 2 도전층을 포함하는 상기 제 3 층; 및
상기 제 1 층과 상기 제 3 층 사이에 접촉 배치된 제 4 절연층을 포함하는 전자 장치.
- 제 4 항에 있어서, 상기 인쇄회로기판 구조는,
상기 제 1 층의 제 3 영역과, 상기 제 1 층의 상기 제 3 영역과 대면하는 상기 제 2 층의 제 3 영역 사이에 접촉 배치된 제 5 절연층을 포함하고,
상기 인쇄회로기판 구조 위에서 바라볼 때, 상기 제 1 층의 상기 제 2 영역은 상기 제 1 층의 상기 제 1 영역 및 상기 제 2 층의 상기 제 3 영역 사이에 배치된 전자 장치.
- 제 5 항에 있어서, 상기 인쇄회로기판 구조는,
상기 제 5 절연층을 통해 형성되고, 상기 제 1 층의 상기 제 3 영역 내의 상기 제 3 도전성 스트립 및 상기 제 2 층의 상기 제 3 영역 내의 상기 제 1 도전층 사이에 전기적으로 연결된 적어도 하나의 제 2 도전성 비아를 포함하는 전자 장치.
- 제 5 항에 있어서,
상기 제 1 절연층은 제 1 물질로 형성되고,
상기 제 2 절연층은 상기 제 1 물질과 다른 제 2 물질로 형성되고,
상기 제 3 절연층은 상기 제 1 물질 및 상기 제 2 물질 중 적어도 하나와 다른 제 3 물질로 형성되고,
상기 제 4 절연층은 상기 제 1 물질 내지 상기 제 3 물질 중 적어도 하나와 다른 제 4 물질로 형성되고,
상기 제 5 절연층은 상기 제 1 물질 내지 상기 제 4 물질 중 적어도 하나와 다른 제 5 물질로 형성된 전자 장치.
- 제 7 항에 있어서,
상기 제 1 물질은 폴리프로필렌 글리콜(Polypropylene glycol(PPG))을 포함하고,
상기 제 2 물질은 블랙 커버레이(black coverlay)를 포함하고,
상기 제 3 물질은 커버레이(coverlay)를 포함하고,
상기 제 4 물질은 폴리이미드(polyimide)를 포함하고,
상기 제 1 물질은 상기 제 5 물질과 동일한 전자 장치.
- 삭제
- 제 1 항에 있어서,
상기 제 1 층의 상기 제 2 영역의 적어도 일부분 및
상기 제 1 층의 상기 제 2 영역의 적어도 일부분과 대면하는 상기 제 2 층의 상기 제 2 영역의 적어도 일부분은, 구부러지거나 굴곡된(bent or curved) 전자 장치.
- 전자 장치에 있어서,
리지드 회로기판; 및
상기 리지드 회로기판으로부터 연장되고, 복수의 도전층들 및 상기 복수의 도전층들 사이에 배치된 절연층을 포함하는 플렉스 회로기판을 포함하고,
상기 플렉스 회로기판은,
신호 라인 및 상기 신호 라인과 이격 형성된 그라운드 라인을 포함하는 제 1 층; 및
상기 제 1 층과 상기 절연층을 사이에 두고 대면 배치된 그라운드를 형성하는 제 2 층을 포함하고,
상기 절연층은 상기 리지드 회로기판과 접촉하면서 배치되고, 에어 갭에 의해 분리된 제1 절연층 및 제2 절연층을 포함하고,
상기 리지드 회로기판은, 상기 플렉스 회로기판과 인접하게 배치된 적어도 하나의 도전성 비아를 포함하는 전자 장치.
- 제 11 항에 있어서, 상기 리지드 회로기판은,
상기 플렉스 회로기판의 일단으로부터 연장된 제 1 리지드 회로기판;
상기 플렉스 회로기판을 사이에 두고, 상기 플렉스 회로기판의 타단으로부터 연장된 제 2 리지드 회로기판을 포함하고,
상기 제 1 리지드 회로기판 또는 상기 제 2 리지드 회로기판에 형성된 상기 적어도 하나의 도전성 비아는 상기 플렉스 회로기판의 단부로부터 1/4 파장(1/4λ) 이내에 배치된 전자 장치.
- 제 12 항에 있어서, 상기 플렉스 회로기판의 상기 그라운드 라인은,
상기 신호 라인을 기준으로 양측에 이격 배치된 제 1 그라운드 라인 및 제 2 그라운드 라인을 포함하고,
상기 신호 라인은 상기 제 1 그라운드 라인 및 상기 제 2 그라운드 라인과 동일 평면(co-planar with the ground line)에 위치하는 전자 장치.
- 제 13 항에 있어서,
상기 신호 라인 및 상기 제 1 그라운드 라인 사이의 이격 간극과 상기 신호 라인 및 상기 제 2 그라운드 라인 사이의 이격 간극은 동일하고,
상기 이격 간극은 0.05 ~ 0.12mm 범위인 전자 장치.
- 제 13 항에 있어서,
상기 리지드 회로기판 및 상기 플렉스 회로기판에 형성된 상기 신호 라인은 RF 신호 라인(radio frequency signal line)인 전자 장치.
- 제 11 항에 있어서,
상기 리지드 회로기판은 복수 개의 도전층 및 상기 복수 개의 도전층 사이에 배치된 적어도 하나의 절연층을 포함하고, 상기 복수 개의 도전층은,
최상층으로 제공되고 중심 라인이 분절된 제 1 도전층;
상기 분절된 영역과 상기 신호 라인의 적어도 일부가 중첩하도록 형성된 제 2 도전층;
상기 플렉스 회로기판의 상기 제 2 층으로부터 적어도 일부가 연장된 제 3 도전층; 및
그라운드를 제공하는 제 4 도전층을 포함하는 전자 장치.
- 제 16 항에 있어서,
상기 적어도 하나의 도전성 비아는 상기 제 1 도전층으로부터 상기 제 4 도전층을 관통하는 복수의 비아 홀들을 포함하고,
상기 복수의 비아 홀들은 상기 플렉스 회로기판의 단부로부터 1/4 파장(1/4λ) 이내에 배치된 전자 장치.
- 제 15 항에 있어서, 상기 플렉스 회로기판은,
상기 제 1 층 및 상기 제 2 층의 적어도 일부를 커버하는 상부 도전층을 더 포함하고,
상기 상부 도전층은 길이 방향으로 중심 라인이 분절되고, 상기 중심 라인이 분절된 영역은 상기 신호 라인 및 상기 그라운드 라인의 적어도 일부와 중첩 배치된 전자 장치.
- 제 15 항에 있어서,
상기 제 1 리지드 회로기판에 장착된 프로세서;
상기 제 1 리지드 회로기판에 장착된 무선 송수신기; 및
상기 제 2 리지드 회로기판에 장착된 무선 통신 장치를 더 포함하고,
상기 무선 통신 장치는, 상기 프로세서로부터 적어도 제어 신호(cotrol signal)를 제공받고, 상기 무선 송수신기로부터 통신 신호(communication signal)를 제공받는 전자 장치.
- 회로기판에 있어서,
적어도 하나의 도전성 비아를 포함하는 리지드 회로기판; 및
상기 리지드 회로기판으로부터 연장 배치되고, 복수의 도전층들을 포함하는 플렉스 회로기판을 포함하고, 상기 플렉스 회로기판은,
길이 방향의 중심 라인 영역이 분절된 제 1 도전층;
신호 라인 및 상기 신호 라인의 양측에 이격 배치된 그라운드 라인들을 포함하며, 상기 중심 라인이 분절된 부분과 상기 신호 라인이 중첩 배치된 제 2 도전층;
제 2 도전층 하부에 배치되고, 그라운드 면을 제공하는 제 3 도전층; 및
상기 제2 도전층 및 상기 제3 도전층 사이에 배치된 절연층으로서, 상기 리지드 회로기판과 접촉하고, 에어 갭에 의해 분리된 제1 절연층 및 제2 절연층을 포함하는 절연층을 포함하는 회로기판.
- 제 20항에 있어서,
상기 리지드 회로기판에 형성된 적어도 하나의 도전성 비아는, 상기 리지드 회로기판 및 상기 플렉스 회로기판의 경계면으로부터 1/4 파장(1/4λ) 이내에 배치된 회로기판.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180022243A KR102640731B1 (ko) | 2018-02-23 | 2018-02-23 | 리지드-플렉스 회로기판을 포함하는 전자 장치 |
| PCT/KR2019/002148 WO2019164305A1 (en) | 2018-02-23 | 2019-02-21 | Electronic device including rigid-flex circuit board |
| CN201980014832.XA CN111771427B (zh) | 2018-02-23 | 2019-02-21 | 包括刚性-柔性电路板的电子设备 |
| EP19158802.9A EP3589086A1 (en) | 2018-02-23 | 2019-02-22 | Electronic device including rigid-flex circuit board |
| US16/284,619 US10827607B2 (en) | 2018-02-23 | 2019-02-25 | Electronic device including rigid-flex circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180022243A KR102640731B1 (ko) | 2018-02-23 | 2018-02-23 | 리지드-플렉스 회로기판을 포함하는 전자 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190101826A KR20190101826A (ko) | 2019-09-02 |
| KR102640731B1 true KR102640731B1 (ko) | 2024-02-27 |
Family
ID=67684038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020180022243A Active KR102640731B1 (ko) | 2018-02-23 | 2018-02-23 | 리지드-플렉스 회로기판을 포함하는 전자 장치 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US10827607B2 (ko) |
| EP (1) | EP3589086A1 (ko) |
| KR (1) | KR102640731B1 (ko) |
| CN (1) | CN111771427B (ko) |
| WO (1) | WO2019164305A1 (ko) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110998264B (zh) * | 2017-08-04 | 2022-06-21 | 三洋电机株式会社 | 电路装置和温度检测系统 |
| US10724964B1 (en) * | 2019-04-10 | 2020-07-28 | Kla-Tencor Corporation | Multi-sensor tiled camera with flexible electronics for wafer inspection |
| US11335652B2 (en) * | 2019-07-29 | 2022-05-17 | Nxp Usa, Inc. | Method, system, and apparatus for forming three-dimensional semiconductor device package with waveguide |
| US11431042B2 (en) * | 2019-09-10 | 2022-08-30 | Meta Platforms Technologies, Llc | Battery pack architecture for parallel connection of cells |
| KR102673524B1 (ko) * | 2019-11-05 | 2024-06-11 | 삼성디스플레이 주식회사 | 전자 장치 |
| KR20210081968A (ko) | 2019-12-24 | 2021-07-02 | 삼성전자주식회사 | 회로 기판 및 이를 포함하는 전자 장치 |
| JP2021129217A (ja) * | 2020-02-13 | 2021-09-02 | 株式会社村田製作所 | 高周波モジュールおよび通信装置 |
| WO2021201466A1 (ko) * | 2020-03-31 | 2021-10-07 | 삼성전자 주식회사 | 고주파 대역의 신호를 전달하는 인쇄 회로 기판 및 그것을 포함하는 전자 장치 |
| CN111542168B (zh) * | 2020-04-09 | 2021-06-15 | 烽火通信科技股份有限公司 | 一种射频接口电路 |
| US11696390B2 (en) * | 2020-06-24 | 2023-07-04 | Qualcomm Incorporated | Systems for shielding bent signal lines |
| CN111836457A (zh) * | 2020-07-14 | 2020-10-27 | Oppo广东移动通信有限公司 | 线路板、显示屏及电子设备 |
| KR102400030B1 (ko) * | 2020-11-18 | 2022-05-18 | 동우 화인켐 주식회사 | 안테나 패키지 및 이를 포함하는 화상 표시 장치 |
| KR20220112603A (ko) * | 2021-02-04 | 2022-08-11 | 삼성전자주식회사 | 연성회로기판 및 이를 포함하는 폴더블 전자 장치 |
| CN115175450B (zh) * | 2021-04-06 | 2025-01-21 | 瑞昱半导体股份有限公司 | 电路板及使用电路板的电子装置 |
| US20220329937A1 (en) * | 2021-04-08 | 2022-10-13 | Samsung Electronics Co., Ltd. | Electronic device including flexible printed circuit board |
| KR20230005654A (ko) * | 2021-07-01 | 2023-01-10 | 삼성전자주식회사 | 경연성 인쇄 회로 기판 및 이를 포함하는 전자 장치 |
| KR20230013537A (ko) | 2021-07-19 | 2023-01-26 | 삼성전자주식회사 | 경연성 인쇄 회로 기판 및 이를 포함하는 전자 장치 |
| CN114300823B (zh) * | 2021-12-31 | 2022-12-27 | 深圳飞骧科技股份有限公司 | 共面波导传输线及其设计方法 |
| CN114980494B (zh) * | 2022-07-12 | 2024-04-02 | Oppo广东移动通信有限公司 | 柔性线路板及可折叠电子设备 |
| WO2024172410A1 (ko) * | 2023-02-14 | 2024-08-22 | 삼성전자 주식회사 | 연성 인쇄 회로 기판 및 이를 포함하는 전자 장치 |
| WO2025033815A1 (ko) * | 2023-08-08 | 2025-02-13 | 삼성전자 주식회사 | 연성회로기판을 포함하는 전자 장치 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100201462A1 (en) | 2002-03-18 | 2010-08-12 | Qualcomm Incorporated | Flexible interconnect cable for an electronic assembly |
| JP2012009485A (ja) | 2010-06-22 | 2012-01-12 | Sumitomo Bakelite Co Ltd | プリント配線基板 |
| US20170290184A1 (en) | 2016-04-01 | 2017-10-05 | Samsung Electronics Co., Ltd. | Printed circuit board and electronic device including the same |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5617374A (en) | 1979-07-24 | 1981-02-19 | Tamaki Nobuaki | Suggestive learning machine |
| JPH07106728A (ja) * | 1993-10-04 | 1995-04-21 | Mitsui Toatsu Chem Inc | リジッドフレックスプリント配線板およびその製造方法 |
| TW567198B (en) * | 1999-12-28 | 2003-12-21 | Kaneka Corp | Epoxy-modified polyimide, photosensitive composition, coverlay film, solder resist, and printed wiring board using the epoxy-modified polyimide |
| KR100538470B1 (ko) | 2003-09-15 | 2005-12-23 | 한국과학기술원 | 유전체 박막을 이용한 동축선 구조의 전송선 시스템, 그제조 방법 및 그를 이용한 패키지 방법 |
| JP4852979B2 (ja) | 2005-10-31 | 2012-01-11 | ソニー株式会社 | フレックスリジッド基板、光送受信モジュール及び光送受信装置 |
| TWI345432B (en) * | 2007-07-26 | 2011-07-11 | Nan Ya Printed Circuit Board Corp | Method for manufacturing a rigid-flex circuit board |
| KR101055542B1 (ko) * | 2008-12-31 | 2011-08-08 | 삼성전기주식회사 | 리지드-플렉서블 인쇄회로기판 및 그 제조방법 |
| KR101044200B1 (ko) * | 2009-09-25 | 2011-06-28 | 삼성전기주식회사 | 리지드-플렉서블 회로기판 및 그 제조방법 |
| US8493747B2 (en) * | 2010-02-05 | 2013-07-23 | Ibiden Co., Ltd. | Flex-rigid wiring board and method for manufacturing the same |
| JP5842850B2 (ja) * | 2012-06-29 | 2016-01-13 | 株式会社村田製作所 | フラットケーブルおよび電子機器 |
| JP6226116B2 (ja) * | 2013-07-24 | 2017-11-08 | 住友電工デバイス・イノベーション株式会社 | フレキシブル基板 |
| US9462396B2 (en) | 2013-10-09 | 2016-10-04 | Starkey Laboratories, Inc. | Hearing assistance coplanar waveguide |
| KR102432541B1 (ko) * | 2015-09-24 | 2022-08-17 | 주식회사 기가레인 | 벤딩 내구성이 개선된 연성회로기판 및 그 제조방법 |
| TWI577251B (zh) * | 2015-12-01 | 2017-04-01 | 同泰電子科技股份有限公司 | 軟硬複合線路板及其製作方法 |
| CN108024447B (zh) * | 2015-12-29 | 2019-08-30 | Oppo广东移动通信有限公司 | 移动终端、柔性电路板及其制造方法 |
| CN208608339U (zh) | 2016-01-27 | 2019-03-15 | 株式会社村田制作所 | 信号传输线路 |
-
2018
- 2018-02-23 KR KR1020180022243A patent/KR102640731B1/ko active Active
-
2019
- 2019-02-21 WO PCT/KR2019/002148 patent/WO2019164305A1/en active Application Filing
- 2019-02-21 CN CN201980014832.XA patent/CN111771427B/zh active Active
- 2019-02-22 EP EP19158802.9A patent/EP3589086A1/en active Pending
- 2019-02-25 US US16/284,619 patent/US10827607B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100201462A1 (en) | 2002-03-18 | 2010-08-12 | Qualcomm Incorporated | Flexible interconnect cable for an electronic assembly |
| JP2012009485A (ja) | 2010-06-22 | 2012-01-12 | Sumitomo Bakelite Co Ltd | プリント配線基板 |
| US20170290184A1 (en) | 2016-04-01 | 2017-10-05 | Samsung Electronics Co., Ltd. | Printed circuit board and electronic device including the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US20190269009A1 (en) | 2019-08-29 |
| EP3589086A1 (en) | 2020-01-01 |
| KR20190101826A (ko) | 2019-09-02 |
| WO2019164305A1 (en) | 2019-08-29 |
| CN111771427A (zh) | 2020-10-13 |
| US10827607B2 (en) | 2020-11-03 |
| CN111771427B (zh) | 2024-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102640731B1 (ko) | 리지드-플렉스 회로기판을 포함하는 전자 장치 | |
| US10736211B2 (en) | Printed circuit board including bending portion, and electronic device including the same | |
| KR102738447B1 (ko) | 폴더블 전자 장치 | |
| KR102527295B1 (ko) | 플렉서블 접속 부재 및 그를 포함하는 전자 장치 | |
| KR102588485B1 (ko) | 중첩되어 배치된 인쇄 회로 기판들 및 이를 포함하는 전자 장치 | |
| KR102663103B1 (ko) | 복수의 인쇄 회로 기판들이 적층된 안테나 모듈 및 이를 포함하는 전자 장치 | |
| US20220077566A1 (en) | Electronic device comprising antenna module | |
| US12200864B2 (en) | Circuit board and electronic device including circuit board including a first and second plurality of ground patterns | |
| KR102620179B1 (ko) | 방열 구조를 갖는 전자 장치 | |
| KR102743092B1 (ko) | 안테나를 포함하는 전자 장치 | |
| EP4300925A1 (en) | Flexible connection member and electronic device comprising same | |
| KR102631857B1 (ko) | 코어층에 동박 적층체가 적층된 회로 기판 및 이를 포함하는 전자 장치 | |
| US20240073307A1 (en) | Flexible circuit board and foldable electronic device comprising same | |
| KR20230137780A (ko) | 플렉서블 접속 부재 및 그를 포함하는 전자 장치 | |
| EP4250877A2 (en) | Flexible connecting member and electronic device including the same | |
| US20230040596A1 (en) | Flexible connecting member and electronic device including same | |
| KR20240115685A (ko) | 연성 인쇄 회로 기판을 위한 접지 구조를 포함하는 전자 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20180223 |
|
| PG1501 | Laying open of application | ||
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20210223 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20180223 Comment text: Patent Application |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20221205 Patent event code: PE09021S01D |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20230608 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20231204 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20240221 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20240222 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration |