[go: up one dir, main page]

KR102608899B1 - 광학 디바이스들을 위한 다중-깊이 막 - Google Patents

광학 디바이스들을 위한 다중-깊이 막 Download PDF

Info

Publication number
KR102608899B1
KR102608899B1 KR1020217036619A KR20217036619A KR102608899B1 KR 102608899 B1 KR102608899 B1 KR 102608899B1 KR 1020217036619 A KR1020217036619 A KR 1020217036619A KR 20217036619 A KR20217036619 A KR 20217036619A KR 102608899 B1 KR102608899 B1 KR 102608899B1
Authority
KR
South Korea
Prior art keywords
depth
mask
substrate
base layer
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020217036619A
Other languages
English (en)
Other versions
KR20210137249A (ko
Inventor
칼 제이. 암스트롱
루도빅 고뎃
브라이언 알렉산더 코헨
웨인 맥밀란
제임스 디. 스트라스너
벤자민 리오던
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20210137249A publication Critical patent/KR20210137249A/ko
Application granted granted Critical
Publication of KR102608899B1 publication Critical patent/KR102608899B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B1/00—Optical elements characterised by the material of which they are made; Optical coatings for optical elements
    • G02B1/10—Optical coatings produced by application to, or surface treatment of, optical elements
    • G02B1/12—Optical coatings produced by application to, or surface treatment of, optical elements by surface treatment, e.g. by irradiation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0641—Nitrides
    • C23C14/0652—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/083—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5873—Removal of material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/407—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B1/00—Optical elements characterised by the material of which they are made; Optical coatings for optical elements
    • G02B1/10—Optical coatings produced by application to, or surface treatment of, optical elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/02—Diffusing elements; Afocal elements
    • G02B5/0268—Diffusing elements; Afocal elements characterized by the fabrication or manufacturing method
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/18—Diffraction gratings
    • G02B5/1847—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6732—Vertical carrier comprising wall type elements whereby the substrates are horizontally supported, e.g. comprising sidewalls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H01L21/67766—Mechanical parts of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H01L21/67778—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading involving loading and unloading of wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682—Mask-wafer alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/132—Integrated optical circuits characterised by the manufacturing method by deposition of thin films

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Robotics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Physical Vapour Deposition (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 개시내용의 실시예들은 광학 디바이스들의 제작을 위한 다중-깊이 막들을 형성하는 것에 관한 것이다. 일 실시예는 기판의 표면 상에 디바이스 재료의 베이스 층을 배치하는 것을 포함한다. 디바이스 재료의 하나 이상의 맨드릴들이 베이스 층 상에 배치된다. 하나 이상의 맨드릴들을 배치하는 것은 베이스 층 위에 마스크를 포지셔닝하는 것을 포함한다. 베이스 층 깊이를 갖는 베이스 층 및 제1 맨드릴 깊이 및 제2 맨드릴 깊이를 갖는 하나 이상의 맨드릴들을 갖는 광학 디바이스를 형성하기 위해, 마스크가 베이스 층 위에 포지셔닝된 채로 디바이스 재료가 증착된다.

Description

광학 디바이스들을 위한 다중-깊이 막
[0001] 본 개시내용의 실시예들은 일반적으로 광학 디바이스들에 관한 것이다. 더 구체적으로, 본원에서 설명되는 실시예들은 광학 디바이스들의 제작을 위한 다중-깊이(multi-depth) 막들의 형성을 제공한다.
[0002] 광학 디바이스들은, 기판 상에 형성된 광학 디바이스들의 구조들의 구조적 파라미터들(예컨대, 형상, 크기, 배향)을 공간적으로 변동시킴으로써 광의 전파를 조작하는 데 사용될 수 있다. 광학 디바이스들은, 원하는 대로 광학 파면들을 몰딩(mold)하는 공간적으로 변동되는 광학 응답을 제공한다. 광학 디바이스들의 이러한 구조들은 국부적인 위상 불연속성들(즉, 광의 파장보다 더 작은 거리에 걸친 갑작스러운 위상 변화들)을 유도함으로써 광 전파를 변경한다. 이러한 구조들은 기판 상에 상이한 타입들의 재료들, 형상들, 또는 구성들로 구성될 수 있고, 상이한 물리적 원리들에 기반하여 동작할 수 있다.
[0003] 광학 디바이스들을 제작하는 것은 기판 상에 배치된 디바이스 재료 층으로부터 구조들을 형성하는 것을 필요로 한다. 그러나, 제작될 광학 디바이스의 원하는 특성들은 다양한 깊이들을 갖는 구조들을 필요로 할 수 있다. 따라서, 광학 디바이스들의 제작을 위한 다중-깊이 막들을 형성하기 위한 방법들이 당해 기술 분야에 필요하다.
[0004] 일 실시예에서, 방법이 제공된다. 방법은 기판의 표면 상에 디바이스 재료의 베이스 층을 배치하는 단계를 포함한다. 베이스 층은 베이스 층 깊이를 갖는다. 디바이스 재료의 하나 이상의 맨드릴들이 베이스 층 상에 배치된다. 하나 이상의 맨드릴들을 배치하는 것은 베이스 층 위에 마스크를 포지셔닝하는 것을 포함한다. 마스크는 제1 마스킹된 깊이를 갖는 슬롯들의 패턴의 제1 부분 및 제2 마스킹된 깊이를 갖는 슬롯들의 패턴의 제2 부분을 갖는다. 제1 마스킹된 깊이는 제1 맨드릴 깊이를 갖는 맨드릴들에 대응하고, 제2 마스킹된 깊이는 제2 맨드릴 깊이를 갖는 맨드릴들에 대응한다. 베이스 층 깊이를 갖는 베이스 층 및 제1 맨드릴 깊이 및 제2 맨드릴 깊이를 갖는 하나 이상의 맨드릴들을 갖는 광학 디바이스를 형성하기 위해, 마스크가 베이스 층 위에 포지셔닝된 채로 디바이스 재료가 증착된다.
[0005] 다른 실시예에서, 방법이 제공된다. 방법은 기판의 표면 상에 디바이스 재료의 베이스 층을 배치하는 단계를 포함한다. 베이스 층은 베이스 층 깊이를 갖는다. 디바이스 재료의 하나 이상의 맨드릴들이 베이스 층 상에 배치된다. 하나 이상의 맨드릴들을 배치하는 단계는 베이스 층 위에 제1 마스크를 포지셔닝하고 그리고 제1 마스크 위에 제2 마스크를 포지셔닝하는 단계를 포함한다. 제1 마스크는 제1 마스킹된 깊이를 갖는 슬롯들의 제1 패턴을 갖는다. 제1 마스킹된 깊이는 제1 맨드릴 깊이를 갖는 맨드릴들에 대응한다. 제2 마스크는 제2 마스킹된 깊이를 갖는 슬롯들의 제2 패턴을 갖는다. 제2 마스킹된 깊이는 제2 맨드릴 깊이를 갖는 맨드릴들에 대응한다. 베이스 층 깊이를 갖는 베이스 층 및 제1 맨드릴 깊이 및 제2 맨드릴 깊이를 갖는 하나 이상의 맨드릴들을 갖는 광학 디바이스를 형성하기 위해, 제1 마스크 및 제2 마스크가 베이스 층 위에 포지셔닝된 채로 디바이스 재료가 증착된다.
[0006] 또 다른 실시예에서, 방법이 제공된다. 방법은 기판의 표면 상에 디바이스 재료의 베이스 층을 배치하는 단계를 포함한다. 베이스 층은 베이스 층 깊이를 갖는다. 제1 패터닝된 포토레지스트가 베이스 층 위에 배치된다. 제1 패터닝된 포토레지스트는 제1 개구들, 및 제1 맨드릴 깊이에 대응하는 제1 두께를 갖는다. 디바이스 재료는 제1 패터닝된 포토레지스트 위에 증착된다. 제1 패터닝된 포토레지스트는 제1 맨드릴 깊이를 갖는 하나 이상의 맨드릴들을 형성하기 위해 제거된다. 제2 패터닝된 포토레지스트가 베이스 층, 및 제1 맨드릴 깊이를 갖는 하나 이상의 맨드릴들 위에 배치된다. 제2 패터닝된 포토레지스트는 제2 개구들, 및 제2 맨드릴 깊이에 대응하는 제2 두께를 갖는다. 디바이스 재료는 제2 패터닝된 포토레지스트 위에 증착된다. 제2 패터닝된 포토레지스트는, 제1 맨드릴 깊이 및 제2 맨드릴 깊이를 갖는 하나 이상의 맨드릴들을 형성하기 위해 제거된다.
[0007] 다른 실시예에서, 프로세싱 시스템은: 팩토리 인터페이스; 팩토리 인터페이스 내에 배치된 제1 액추에이터; 팩토리 인터페이스 내에 배치된 제2 액추에이터; 팩토리 인터페이스 내에 배치된 정렬기 스테이션; 및 팩토리 인터페이스에 커플링된 플리퍼 디바이스(flipper device)를 포함한다.
[0008] 다른 실시예에서, 캐리어 조립체를 조립하는 방법은: 상부에 마스크를 갖는 캐리어를 정렬 스테이션 내로 삽입하는 단계; 캐리어와 마스크를 정렬하는 단계; 캐리어로부터 마스크를 분리하는 단계; 캐리어를 정렬 스테이션으로부터 제거하는 단계; 기판을 정렬 스테이션 내로 삽입하는 단계; 기판을 마스크에 접촉시키는 단계; 및 캐리어 조립체를 생성하기 위해 캐리어를 기판 및 마스크에 접촉시키는 단계를 포함한다.
[0009] 본 개시내용의 상기 열거된 특징들이 상세히 이해될 수 있는 방식으로, 앞서 간략히 요약된 본 개시내용의 보다 구체적인 설명이 실시예들을 참조로 하여 이루어질 수 있는데, 이러한 실시예들의 일부는 첨부된 도면들에 예시되어 있다. 그러나, 첨부된 도면들은 단지 예시적인 실시예들을 예시하는 것이므로 본 개시내용의 범위를 제한하는 것으로 간주되지 않아야 하며, 다른 균등하게 유효한 실시예들을 허용할 수 있다는 것이 주목되어야 한다.
[0010] 도 1은 일 실시예에 따른, 다중-깊이 막을 형성하기 위한 방법의 흐름도이다.
[0011] 도 2a 및 도 2b는 일 실시예에 따른, 다중-깊이 막을 형성하기 위한 방법 동안의 기판의 개략적인 단면도들이다.
[0012] 도 3a 및 도 3b는 일 실시예에 따른, 다중-깊이 막을 형성하기 위한 방법 동안 챔버에 포지셔닝된 기판의 개략적인 단면도들이다.
[0013] 도 3c는 일 실시예에 따른, 제1 마스크의 개략적인 평면도이다.
[0014] 도 3d는 일 실시예에 따른, 제2 마스크의 개략적인 평면도이다.
[0015] 도 4는 일 실시예에 따른, 다중-깊이 막을 형성하기 위한 방법의 흐름도이다.
[0016] 도 5a - 도 5c는 일 실시예에 따른, 다중-깊이 막을 형성하기 위한 방법 동안의 기판의 개략적인 단면도들이다.
[0017] 도 6은 일 실시예에 따른 캐리어 조립체의 단면도이다.
[0018] 도 7a 및 도 7b는 일 실시예에 따른, 프로세싱 시스템 및 오프라인 구축 툴(offline build tool)의 개략적인 평면도이다.
[0019] 도 8a 및 도 8b는 일 실시예에 따른, 로딩된 전방 개구 통합 포드들의 개략적인 단면도이다.
[0020] 도 9a - 도 9f는 다양한 동작 스테이지들에서의 도 7b의 구축 툴의 개략적인 단면도들이다.
[0021] 이해를 용이하게 하기 위해, 도면들에 대해 공통인 동일한 엘리먼트들을 지정하기 위해 가능한 경우 동일한 참조 번호들이 사용되었다. 일 실시예의 엘리먼트들 및 특징들이 추가의 언급없이 다른 실시예들에 유익하게 통합될 수 있음이 고려된다.
[0022] 본 개시내용의 실시예들은 광학 디바이스들의 제작을 위한 다중-깊이 막들을 형성하는 것에 관한 것이다. 도 1은 다중-깊이 막(200)을 형성하기 위한 방법(100)의 흐름도이다. 도 2a 및 도 2b는 다중-깊이 막(200)을 형성하기 위한 방법(100) 동안의 기판(201)의 개략적인 단면도들이다.
[0023] 동작(101)에서, 도 2a에 도시된 바와 같이, 디바이스 재료의 베이스 층(202)이 기판(201)의 표면(203) 상에 배치된다. 기판(201)은 또한, 원하는 파장 또는 파장 범위, 이를테면, 적외선 영역의 하나 이상의 파장들의 적절한 양의 광을 UV 영역으로(즉, 약 700 내지 약 1500 나노미터) 투과시키도록 선택될 수 있다. 제한 없이, 일부 실시예들에서, 기판(201)은, 기판(201)이 약 50%, 60%, 70%, 80%, 90%, 95%, 99% 이상을 광 스펙트럼의 UV 영역으로 투과시키도록 구성된다. 기판(201)이 원하는 파장 또는 파장 범위의 광을 적절히 투과시킬 수 있고, 광학 디바이스들에 대한 적절한 지지부로서의 역할을 할 수 있다면, 기판(201)은 임의의 적절한 재료로 형성될 수 있다. 본원에서 설명되는 다른 실시예들과 조합될 수 있는 일부 실시예들에서, 기판(201)의 재료는 디바이스 재료의 굴절률과 비교하여 비교적 낮은 굴절률을 갖는다. 기판 선택은, 비정질 유전체들, 결정질 유전체들, 실리콘 산화물, 폴리머들, 및 이들의 조합들을 포함하는(그러나 이에 제한되지 않음) 임의의 적절한 재료의 기판들을 포함할 수 있다. 본원에서 설명되는 다른 실시예들과 조합될 수 있는 일부 실시예들에서, 기판(201)은 투명한 재료를 포함한다. 본원에서 설명되는 다른 실시예들과 조합될 수 있는 일 실시예에서, 기판(201)은 0.001보다 더 작은 흡수 계수로 투명하다. 적합한 예들은 산화물, 황화물, 인화물, 텔루륨화물 또는 이들의 조합들을 포함할 수 있다.
[0024] 본원에서 설명되는 다른 실시예들과 조합될 수 있는 일 실시예에서, 기판(201)의 표면(203) 위에 디바이스 재료의 베이스 층(202)을 배치하는 것은, 액체 재료 주입 주조 프로세스(liquid material pour casting process), 스핀-온 코팅 프로세스, 액체 스프레이 코팅 프로세스, 건식 분말 코팅 프로세스, 스크린 프린팅 프로세스, 닥터 블레이딩 프로세스, PVD(physical vapor deposition) 프로세스, CVD(chemical vapor deposition) 프로세스, PECVD(plasma-enhanced chemical vapor deposition) 프로세스, FCVD(flowable CVD) 프로세스, 및 ALD(atomic layer deposition) 프로세스 중 하나 이상을 포함한다(그러나 이에 제한되지 않음). 본원에서 설명되는 다른 실시예들과 조합될 수 있는 다른 실시예에서, 재료 층은, 티타늄 이산화물(TiO2), 아연 산화물(ZnO), 주석 이산화물(SnO2), 알루미늄-도핑된 아연 산화물(AZO), 불소-도핑된 주석 산화물(FTO), 카드뮴 주석산염(주석 산화물)(CTO), 및 아연 주석산염(주석 산화물)(SnZnO3), 실리콘 질화물(Si3N4), 및 비정질 실리콘(a-Si) 함유 재료들을 포함한다(그러나 이에 제한되지 않음). 베이스 층(202)은, 베이스 층(202)으로부터 기판(201)의 표면(203)까지의 베이스 층 두께(204)를 갖는다.
[0025] 동작(102)에서, 도 2b에 도시된 바와 같이, 디바이스 재료의 하나 이상의 맨드릴들(208)이 베이스 층(202) 상에 배치되어 다중-깊이 막(200)을 형성한다. 본원에서 설명되는 다른 실시예들과 조합될 수 있는 일 실시예에서, 도 3a에 도시된 바와 같이, 동작(102)은 기판(201) 위에 마스크(301), 이를테면, 섀도우 마스크를 포지셔닝하고 디바이스 재료를 증착하는 것을 포함한다. 디바이스 재료를 증착하는 것은 PVD 프로세스, CVD 프로세스, PECVD 프로세스, FCVD 프로세스, 또는 ALD 프로세스 중 하나 이상을 포함할 수 있다(그러나 이에 제한되지 않음). 디바이스 재료를 증착하는 것은 진공 압력 하에 동작가능한 증착 챔버에서 수행될 수 있다.
[0026] 마스크(301)는 마스크(301)를 통해 배치된 슬롯들(302)의 패턴을 포함한다. 슬롯들(302)의 패턴의 제1 부분(304)은 제1 마스킹된 깊이(308)를 갖고, 슬롯들의 패턴(302)의 제2 부분(306)은 제2 마스킹된 깊이(310)를 갖는다. 제1 마스킹된 깊이(308)를 갖는 슬롯들(302)의 패턴의 제1 부분(304)은 제1 맨드릴 깊이(210)를 갖는 하나 이상의 맨드릴들(208)을 형성한다. 제1 맨드릴 깊이(210)는, 제1 맨드릴 깊이(210)를 갖는 맨드릴들(208)의 최상부 표면(212)으로부터 베이스 층(202)까지의 거리이다. 제2 마스킹된 깊이(310)를 갖는 슬롯들(302)의 패턴의 제2 부분(306)은 제2 맨드릴 깊이(211)를 갖는 하나 이상의 맨드릴들(208)을 형성한다. 제2 맨드릴 깊이(211)는, 제2 맨드릴 깊이(211)를 갖는 맨드릴들(208)의 최상부 표면(214)으로부터 베이스 층(202)까지의 거리이다. 도 2b에 도시된 바와 같이, 다중-깊이 막(200)은 베이스 층 두께(204)를 갖는 베이스 층(202) 및 제1 맨드릴 깊이(210) 및 제2 맨드릴 깊이(211)를 갖는 하나 이상의 맨드릴들(208)을 포함한다. 본원에서 설명되는 다른 실시예들과 조합될 수 있는 일 실시예에서, 다중-깊이 막(200)은, 추가의 프로세싱을 위해, 이를테면, 기판(201) 상에 디바이스 재료의 구조물들을 형성하기 위해 다중-깊이 막(200)을 패터닝 및/또는 에칭하기 위해 상부에 형성된 정렬 마크들(미도시)을 포함한다.
[0027] 본원에서 설명되는 다른 실시예들과 조합될 수 있는 일 실시예에서, 도 3a 및 도 3b에 도시된 바와 같이, 기판(201)은 기판 지지부(303) 상에 유지된다. 기판 지지부(303)는, 베이스 층(202) 및 맨드릴들(208)과 접촉하지 않으면서 기판 지지부(303) 상에 기판(201)을 유지할 수 있는 클램프 링(305)을 포함한다. 본원에서 설명되는 다른 실시예들과 조합될 수 있는 일 실시예에서, 마스크(301)는 클램프 링(305) 내로 조립되고, 마스크(301)에서 윈도우들(예컨대, 슬롯들(302))의 치수들을 변화시키는 증착되는 디바이스 재료의 축적 레이트에 기반하여 일정 간격들로 교환된다.
[0028] 본원에서 설명되는 다른 실시예들과 조합될 수 있는 다른 실시예에서, 마스크(301)는 기판 사이즈의 디스크로 형성되며, 이 디스크의 외측 둘레에 접착제가 도포된다. 이러한 접착제는 기판(201)이 클램프 링(305)의 밑면(underside)에 부착될 수 있게 한다. 마스크(301)가 최대 허용가능(tolerable) 증착 디바이스 재료를 축적한 후에, 챔버 내의 가열기는 접착제의 접착력을 제거하는 온도로 가열되어, 챔버에 커플링된 로드 록들에서 리트리브되고(retrieved) 교환되도록 기판(201)을 릴리스할 것이다. 본원에서 설명되는 다른 실시예들과 조합될 수 있는 일 실시예에서, 마스크(301)는 셔터 디스크 영역 내로 로딩될 수 있다. 메커니즘이 마스크(301)를 클램프 링(305)에 부착할 수 있다. 릴리스 메커니즘이 클램프 링(305)의 밑면에 부착된 마스크(301)를 릴리스할 수 있다.
[0029] 기판 지지부(303)는 챔버 바디(309)를 관통해 연장되는 스템(307)에 커플링된다. 스템(307)은, 기판(201)의 전달을 용이하게 하기 위해 프로세싱 포지션(도시된 바와 같음)과 전달 포지션(미도시) 사이에서 기판 지지부(303)를 이동시키는 리프트 시스템(미도시)에 연결된다. 마스크(301)는, 마스크(301)를, 챔버 바디(309)의 하나 이상의 액추에이터들(313)에 커플링된 마스크 지지부들(311) 및 기판(201)과 정렬하기 위한 개구들(미도시)을 포함할 수 있다. 하나 이상의 액추에이터들(313)은 마스크(301)(또는 도 3b의 제1 마스크(315) 및 제2 마스크(317))를 기판(201)과 정렬하기 위해 마스크 지지부들(311)의 이동을 제어한다. 마스크(301)는 또한, 동작(102) 동안 기판(201)의 에지들(205) 상의 디바이스 재료의 증착을 방지할 수 있다.
[0030] 본원에서 설명되는 다른 실시예들과 조합될 수 있는 일 실시예에서, 마스크(301)는 테이프 마스크이다. 테이프 마스크는 폴리머 시트, 이를테면, 폴리이미드를 포함할 수 있다. 테이프 마스크는 스풀 상에 감길 수 있다. 동작(102)에서, 테이프 마스크는 테이프를 기판(201)과 밀접하게 접촉시키는 공급(feed) 메커니즘을 통해 공급된다. 테이프 마스크를 기판(201)에 부착하기 위해, 제1 메커니즘, 이를테면, 정전하(static electric charge) 또는 접착제가 사용된다. 제어된 방식으로 기판(201) 상에 테이프 마스크를 배치하기 위해, 제2 메커니즘, 이를테면, 롤러 또는 픽처 프레임이 사용된다. 본원에서 설명되는 다른 실시예들과 조합될 수 있는 일 실시예에서, 테이프 마스크는 롤 상에 감기기 전에 사전-패터닝된다. 본원에서 설명되는 다른 실시예들과 조합될 수 있는 다른 실시예에서, 다양한 마스크 패턴들 중 임의의 마스크 패턴을 생성하기 위해, 레이저 스크라이빙 스테이션이 사용된다.
[0031] 본원에서 설명되는 다른 실시예들과 조합될 수 있는 일 실시예에서, 도 3b, 도 3c, 및 도 3d에 도시된 바와 같이, 동작(102)은 기판(201) 위에 제1 마스크(315) 및 제2 마스크(317)를 포지셔닝하고 디바이스 재료를 증착하는 것을 포함한다. 디바이스 재료를 증착하는 것은 기판(201) 위에 포지셔닝된 제1 마스크(315) 및 제2 마스크(317) 둘 모두를 이용하여 수행될 수 있다. 디바이스 재료를 증착하는 것은, 제1 마스크(315)가 기판(201) 위에 포지셔닝되고 후속하여 제2 마스크(317)가 기판(201) 위에 포지셔닝된 채로 수행될 수 있다. 제1 마스크(315) 및 제2 마스크(317)를 활용하는 것은, 베이스 층 두께(204)를 갖는 베이스 층(202) 및 제1 맨드릴 깊이(210) 및 제2 맨드릴 깊이(211)를 갖는 하나 이상의 맨드릴들(208)을 포함하는 다중-깊이 막(200)을 형성한다.
[0032] 제1 마스크(315)는 제1 마스크(315)를 통해 배치된 슬롯들(314)의 패턴을 포함한다. 슬롯들(314)의 패턴은 제1 마스킹된 깊이(316)를 갖는다. 제1 마스킹된 깊이(316)를 갖는 슬롯들(314)의 패턴은 제1 맨드릴 깊이(210)를 갖는 하나 이상의 맨드릴들(208)을 형성한다. 제2 마스크(317)는 제2 마스크(317)를 통해 배치된 슬롯들(318)의 패턴을 포함한다. 슬롯들(318)의 패턴은 제2 마스킹된 깊이(320)를 갖는다. 슬롯들(318)의 패턴은 슬롯들(314)의 패턴의 일부와 정렬된다. 본원에서 설명되는 다른 실시예들과 조합될 수 있는 일 실시예에서, 슬롯들(318)의 패턴은 슬롯들(314)의 패턴의 일부와 중첩된다. 슬롯들(314)의 패턴의 일부와 정렬된 슬롯들(318)의 패턴은 제2 맨드릴 깊이(211)를 갖는 하나 이상의 맨드릴들(208)을 형성한다. 제1 마스크(315) 및 제2 마스크(317)는, 제1 마스크(315) 및 제2 마스크(317)를, 챔버 바디(309)의 하나 이상의 액추에이터들(313)에 커플링된 마스크 지지부들(311) 및 기판(201)과 정렬하기 위한 개구들(319)을 포함할 수 있다.
[0033] 본원에서 설명되는 다른 실시예들과 조합될 수 있는 일 실시예에서, 컨베이어 벨트로부터 적어도 하나의 기판(201)을 픽킹(pick)하고 각각의 기판(201)을 클램셸 마스크 애플리케이터(clamshell mask applicator)의 수용 영역 내에 배치하기 위해 갠트리 시스템(gantry system)이 사용된다. 클램셸 마스크 애플리케이터는 정렬 능력을 구비할 수 있고, 다수의 마스크들(예컨대, 제1 마스크(315) 및 제2 마스크(317))이 기판(201) 위에 정렬될 수 있다. 본원에서 설명되는 다른 실시예들과 조합될 수 있는 일 실시예에서, 최하부 마스크(예컨대, 제1 마스크(315))는 상부에 패터닝된 피처들을 가질 수 있고, 블랭크 오프 패치(blank off patch)들이 최하부 마스크에 부착될 수 있다. 블랭크 오프 패치들은 방법(100) 동안 순차적으로 제거될 수 있다.
[0034] 도 4는 다중-깊이 막(500)을 형성하기 위한 방법(400)의 흐름도이다. 도 5a - 도 5c는 다중-깊이 막(500)을 형성하기 위한 방법(400) 동안의 기판(201)의 개략적인 단면도들이다.
[0035] 동작(401)에서, 기판(201)의 표면(203) 상에 배치된 디바이스 재료의 베이스 층(202) 위에 제1 패터닝된 포토레지스트(502)가 배치된다. 디바이스 재료의 베이스 층(202)은 방법(100)의 동작(101)에서 설명된 바와 같이 기판(201)의 표면(203) 상에 배치된다. 제1 패터닝된 포토레지스트(502)는, 베이스 층(202) 위에 포토레지스트 재료를 배치하고 리소그래피 프로세스를 수행함으로써 형성된다. 제1 패터닝된 포토레지스트(502)는 제1 맨드릴 깊이(210)를 갖게 형성될 하나 이상의 맨드릴들(208)에 대응하는 제1 개구들(504)을 포함한다. 제1 패터닝된 포토레지스트(502)는 제1 맨드릴 깊이(210)에 대응하는 제1 두께(506)를 갖는다.
[0036] 동작(402)에서, 디바이스 재료는 제1 패터닝된 포토레지스트(502) 위에 증착되고, 제1 패터닝된 포토레지스트(502)는 제1 맨드릴 깊이(210)를 갖는 하나 이상의 맨드릴들(208)을 형성하기 위해 제거된다. 제1 패터닝된 포토레지스트(502)를 제거하는 것은 리소그래피 프로세스 또는 에칭 프로세스를 포함할 수 있다. 동작(403)에서, 제2 패터닝된 포토레지스트(508)가 베이스 층(202), 및 제1 맨드릴 깊이(210)를 갖는 하나 이상의 맨드릴들(208) 위에 배치된다. 제2 패터닝된 포토레지스트(508)는, 베이스 층(202) 위에 포토레지스트 재료를 배치하고 리소그래피 프로세스를 수행함으로써 형성된다. 제2 패터닝된 포토레지스트(508)는 제1 맨드릴 깊이(210)를 갖는 하나 이상의 맨드릴들(208)의 일부와 정렬되는 제2 개구들(512)을 포함한다. 제1 맨드릴 깊이(210)를 갖는 하나 이상의 맨드릴들(208)의 일부와 제2 개구들(512)을 정렬하는 것은 동작(403) 후에 제2 맨드릴 깊이(211)를 갖는 하나 이상의 맨드릴들(208)을 형성할 것이다. 제2 패터닝된 포토레지스트(508)는 제1 맨드릴 깊이(210)와 조합된 제2 두께(510)를 가지며, 제2 맨드릴 깊이(211)에 대응한다.
[0037] 동작(404)에서, 디바이스 재료는 제2 패터닝된 포토레지스트(508) 위에 증착되고, 제2 패터닝된 포토레지스트(508)는 제2 맨드릴 깊이(211)를 갖는 하나 이상의 맨드릴들(208)을 형성하기 위해 제거된다. 제2 패터닝된 포토레지스트(508)를 제거하는 것은 리소그래피 프로세스 또는 에칭 프로세스를 포함할 수 있다. 제2 패터닝된 포토레지스트(508)를 제거하는 것은, 베이스 층 두께(204)를 갖는 베이스 층(202) 및 제1 맨드릴 깊이(210) 및 제2 맨드릴 깊이(211)를 갖는 하나 이상의 맨드릴들(208)을 포함하는 다중-깊이 막(500)을 형성한다.
[0038] 도 6은 일 실시예에 따른, 캐리어 조립체(600)의 개략도이다. 캐리어 조립체(600)는 캐리어(601), 기판(201), 및 클램프 링 또는 마스크(301)로 구성된다. 캐리어 조립체(600)는 프로세싱 동안 기판(201)을 지지하고 이송하기 위해 사용된다. 캐리어(601)는 기판(201)의 후면을 손상시키지 않도록 기판의 외측 에지들 상에서 기판(201)을 지지한다. 일 실시예에서, 캐리어(601)는 300 mm 캐리어이다. 일 실시예에서, 기판(201)은 200 mm 기판이고, 마스크(301)는 200 mm 마스크이다. 다른 실시예에서, 기판(201)은 300 mm 기판이고, 마스크는 300 mm 마스크이다.
[0039] 도 7a는 프로세싱 시스템(700)의 개략도이다. 프로세싱 시스템(700)은 로드 록(702)에 커플링된 전달 챔버(701)를 포함한다. 2개의 로드 록들(702)이 도 7a에 도시되어 있지만, 단일 로드 록(702)이 사용될 수 있거나 또는 심지어 2개 초과의 로드 록들(702)이 사용될 수 있다는 것이 고려된다는 것이 이해되어야 한다. 따라서, 본원에서 논의되는 실시예들은 2개의 로드 록들(702)로 제한되지 않아야 한다. 로드 록들(702)은 팩토리 인터페이스(704)에 커플링된다. 로드 포트 스테이션들(705)은 팩토리 인터페이스(704)에 커플링된다. 일 실시예에서, 도 7a에 도시된 바와 같이, 4개의 로드 포트 스테이션들(705)이 존재한다. 4개의 로드 포트 스테이션들(705)이 도 7a에 도시되어 있지만, 임의의 수의 로드 포트 스테이션들(705)이 사용될 수 있다는 것이 고려된다는 것이 이해되어야 한다. 따라서, 본원에서 논의되는 실시예들은 4개의 로드 포트 스테이션들(705)로 제한되지 않아야 한다. 일 실시예에서, 프로세스 시스템(700)은 에칭 프로세스 챔버일 수 있다. 다른 실시예에서, 프로세스 시스템(700)은 PVD 프로세스 챔버일 수 있다. 로드 포트 스테이션들(705)은 하나 이상의 캐리어 조립체들(600)을 포함할 것이다. 캐리어 조립체들은 로드 부분 스테이션들(705) 및 팩토리 인터페이스(704)와 별개인 위치에서 조립될 것이다.
[0040] 캐리어 조립체들(600)은 오프라인 구축 스테이션(703)에서 조립될 것이다. 구축 스테이션(703)은 자동화된 형태로 하나 이상의 캐리어 조립체들(600)을 구축(build) 및 분해(unbuild)하는 데 사용된다. 캐리어 조립체(600)를 자동으로 구축하는 것은, 시간뿐만 아니라 비용 면에서 더 효율적이고, 잠재적인 입자 손상 또는 파손을 방지한다. 캐리어 조립체(600)를 자동으로 구축하는 것은 또한, 캐리어 조립체(600)가 수동으로 구축되는 경우보다 더 높은 품질의 제품을 생산한다.
[0041] 도 7b는 오프라인 구축 스테이션(703)의 상세한 개략도이다. 구축 스테이션(703)은 캐리어 조립체(600)를 조립하는 데 활용된다. 오프라인 구축 스테이션(703)은 팩토리 인터페이스(704) 및 로드 포트 스테이션들(705a-705d)을 갖는다. FOUP(front opening unified pod)들(801a 및 801b)은 로드 포트 스테이션들(705a 및 705b)에 각각 로케이팅된다. FOUP(802)는 로드 포트 스테이션(705d)에 로케이팅된다. 플리퍼 디바이스(803)가 로드 포트 스테이션(705c)에 로케이팅된다. 2개의 액추에이터들(706 및 707)이 팩토리 인터페이스(704) 내에 배치된다. 일 실시예에서, 액추에이터(706)는 Applied Materials 300 mm SCARA 로봇이고, 액추에이터(707)는 Applied Materials 200 mm SCARA 로봇이다. 액추에이터들(706 및 707)은 서로 독립적이다. 액추에이터들(706, 707)은 액추에이터 암들(708 및 709)을 갖는다. 암들(708, 709)은 액추에이터들(706, 707)이 캐리어 조립체(600)의 컴포넌트들을 수용하고 이송할 수 있게 한다. 진공 척(710) 및 정렬기(711)가 팩토리 인터페이스(704) 내의 액추에이터들(706, 707) 사이의 정렬기 스테이션(900)에 포지셔닝된다.
[0042] 도 8a 및 도 8b는 FOUP들(801 및 802)의 단면도들이다. 도 8a는 FOUP(801)를 나타낸다. FOUP(801)에는 캐리어들(601) 및 마스크들(301)이 로딩된다. FOUP(801)는 300 mm FOUP이다. 일반적인 FOUP는 25개의 슬롯들을 갖는 카세트이다. FOUP(801)는 25개의 슬롯들 중 매 다른 슬롯을 활용하여 스킵-로딩된다(skip-loaded). 슬롯들(804a-l)은 FOUP(801)의 로딩된 슬롯들을 나타낸다. 슬롯들(805)은 빈 슬롯들을 나타낸다. 각각의 FOUP(801)에는 12개의 캐리어 조립체들(600)이 로딩된다. 도 8b는 FOUP(802)를 나타낸다. FOUP(802)에는 기판들(201)이 로딩된다. 일 실시예에서, FOUP(802)는 300 mm FOUP이다. 다른 실시예에서, FOUP(802)는 200 mm 기판 FOUP이다. FOUP(802)에는 24개의 기판들(201)이 로딩된다.
[0043] 정렬기(711)는 마스크(301), 기판(201), 및 캐리어(601)를 XY 방향으로 배향시키는 데 활용된다. 정렬기(711)는 360도 회전할 수 있다. 정렬 기(711)는 마스크(301), 기판(201), 또는 캐리어(601)를 회전시켜, 마스크(301), 기판(201), 및 캐리어(601)의 중심(712)을 발견한다. 정렬기(711)는 약 0.001 인치의 정확도로 마스크(301), 기판(201), 또는 캐리어(601)의 중심(712)을 로케이팅할 수 있다. 정렬기(711)는 200 mm 기판들 또는 300 mm 기판들을 정렬할 수 있다. 일 실시예에서, 도 3c 및 도 3d에 묘사된 바와 같이, 마스크(301), 기판(201), 및 캐리어(601)는 개구들(319)에 의해 정렬된다. 아래에서 논의되는 바와 같이, 정렬기(711)는 진공 척(710)을 포함한다. 진공 척(710)은 내측 영역(901) 및 외측 영역(902)을 갖는다. 내측 영역(901)은 기판(201)을 척킹하도록 구성된다. 외측 영역(902)은 마스크(301)를 척킹하도록 구성된다.
[0044] 도 9a - 도 9f는 캐리어 조립체(600)를 구축하는 구축 스테이션(703)의 예시적인 실시예의 다양한 스테이지들의 개략적인 단면도들이다. 도 9a는 프로세스 시작을 묘사한다. 프로세스는, 액추에이터(706)가 액추에이터 암들(708)을 FOUP(801a) 내로 연장시킴으로써 시작된다. 이는 암들(708)을 캐리어(601) 아래로 연장시킴으로써 마스크(301) 및 캐리어(601)를 수용한다. 암들(708)은 마스크(301) 및 캐리어(601)를 정렬기(711)로 이송한다. 액추에이터(706)는 마스크(301) 및 캐리어(601)를 정렬기(711) 상에 배치하고, 그런 다음 액추에이터(706)는 암들(708)을 후퇴시킨다(retract). 정렬기(711)는 마스크(301)와 캐리어(601)를 정렬한다. 액추에이터(706)는 암들(708)을, 이제 정렬된 마스크(now aligned mask)(301)와 캐리어(601) 아래로 연장시킨다. 도 9b에 묘사된 바와 같이, 액추에이터 암들(708)은 진공 척(710)까지 거리(903)만큼 마스크(301) 및 캐리어(601)를 리프팅한다. 거리(903)는 미리-교정된 거리이다. 진공 척(710)은 외측 영역(902)과 맞물리고, 마스크(301)를 진공 척(710)에 척킹한다. 마스크(301)가 진공 척(710)에 척킹된 상태에서, 액추에이터 암들(708)은 도 9c에 묘사된 바와 같이 캐리어(601)를 하강시킨다. 일단 하강되면, 액추에이터 암들(708)은 캐리어(601)와 함께 후퇴된다.
[0045] 액추에이터(707)는 액추에이터 암들(709)을 FOUP(802) 내로 연장시킨다. 암들(709)은 기판(201)을 수용한다. 암들(709)은 기판(201)을 정렬기(711)로 이송한다. 액추에이터(707)는 암들(709)을 후퇴시키는 한편, 정렬기(711)는 기판(201)을 정렬한다. 도 9d에 묘사된 바와 같이, 암들(709)은, 이제 정렬된 기판(201) 아래로 연장된다. 도 9e에 묘사된 바와 같이, 암들(709)은 진공 척(710)까지 거리(903)만큼 기판(201)을 리프팅한다. 진공 척(710)은 내측 영역(901)과 맞물리고 기판(201)을 진공 척(710)에 척킹한다. 액추에이터 암들(709)은 이제 하강되고 후퇴된다. 액추에이터 암들(708)은 이제 캐리어(601)를 연장시킨다. 암들(708)은 캐리어(601)를 진공 척(710)까지 거리(903)만큼 리프팅한다. 진공 척(710)의 내측 영역(902)은 기판(201)을 릴리스한다. 진공 척(710)의 외측 영역(901)은 마스크(301)를 릴리스한다. 도 9f에 묘사된 바와 같이, 이제 완전히 조립된 캐리어 조립체(600)는 암들(708)에 의해 하강된다. 액추에이터 암들(708)은 캐리어 조립체(600)를 후퇴시키고 전체 캐리어 조립체(600)를 FOUP(801a)에 리턴한다. 액추에이터 암들(708)은 이제 FOUP(801a)로부터 다른 마스크(301) 및 캐리어(601) 조립체를 리트리브할 수 있다. 하향 방향(806)으로 이동하면, 액추에이터 암들은 다음 마스크(301)를 리트리브하고, 캐리어(601)는 다음 슬롯으로부터 수용된다. 위에서 개시된 구축 프로세스는 FOUP(801a)의 모든 조립체들이 완료될 때까지 반복된다. 일단 FOUP(801a)의 모든 조립체들(600)이 완료되면, 프로세스는 FOUP(801b)에 대해 반복된다. 도 9a - 도 9f에 묘사된 프로세스는 FOUP들(801a 및 801b)에서 완전히 조립된 캐리어 조립체들(600)을 유발한다.
[0046] 위에서 개시된 프로세스는 또한 마스크(301) 없이 완료될 수 있다. 프로세스는, 액추에이터(706)가 액추에이터 암들(708)을 FOUP(801a) 내로 연장시킴으로써 시작된다. 이는 암들(708)을 캐리어(601) 아래로 연장시킴으로써 캐리어(601)를 수용한다. 암들(708)은 캐리어(601)를 정렬기(711)로 이송한다. 액추에이터(706)는 캐리어(601)를 정렬기(711) 상에 배치하고, 그런 다음 액추에이터(706)는 암들(708)을 후퇴시킨다. 정렬기(711)는 캐리어(601)를 정렬한다. 일단 정렬되면, 액추에이터 암들(708)은 캐리어(601)와 함께 후퇴된다.
[0047] 액추에이터(707)는 액추에이터 암들(709)을 FOUP(802) 내로 연장시킨다. 암들(709)은 기판(201)을 수용한다. 암들(709)은 기판(201)을 정렬기(711)로 이송한다. 액추에이터(707)는 암들(709)을 후퇴시키는 한편, 정렬기(711)는 기판(201)을 정렬한다. 암들(709)은, 이제 정렬된 기판(201) 아래로 연장된다. 암들(709)은 진공 척(710)까지 거리(903)만큼 기판(201)을 리프팅한다. 진공 척(710)은 내측 영역(901)과 맞물리고 기판(201)을 진공 척(710)에 척킹한다. 액추에이터 암들(709)은 이제 하강되고 후퇴된다. 액추에이터 암들(708)은 이제 캐리어(601)를 연장시킨다. 암들(708)은 캐리어(601)를 진공 척(710)까지 거리(903)만큼 리프팅한다. 진공 척(710)의 내측 영역(902)은 기판(201)을 릴리스한다. 기판(201) 및 캐리어(601)는 암들(708)에 의해 하강된다. 액추에이터 암들(708)은 기판(201) 및 캐리어(601)를 후퇴시키고, 기판(201) 및 캐리어(601) 조립체를 FOUP(801a)에 리턴한다. 액추에이터 암들(708)은 이제 FOUP(801a)로부터 다른 캐리어(601)를 리트리브할 수 있다. 하향 방향(806)으로 이동하면, 액추에이터 암들은 다음 슬롯으로부터 다음 캐리어(601)를 리트리브한다. 위에서 개시된 구축 프로세스는 FOUP(801a)의 모든 조립체들이 완료될 때까지 반복된다. 일단 FOUP(801a)의 모든 조립체들이 완료되면, 프로세스는 FOUP(801b)에 대해 반복된다. 위에서 개시된 프로세스는 FOUP들(801a 및 801b)에서 완전히 조립된 기판(201) 및 캐리어(601) 조립체들을 유발한다. 실시예는, 캐리어(601)를 정렬하고, 기판(201)을 정렬하고, 그런 다음, 조립체로서 캐리어(601) 및 기판(201)을 조립하는 것을 설명하지만, 기판(201)을 정렬하는 것은, 캐리어(601)가 정렬되는 동안 기판(201)이 진공 척(710)에 커플링되도록 캐리어(601)를 정렬하기 전에 발생할 수 있다는 것이 이해되어야 한다.
[0048] 대개, 기판(201)은 전면 및 후면에 대해 프로세싱될 필요가 있다. 플리퍼 디바이스(803)는, 후속 프로세스들에서 기판(201)이 후면에 대해 프로세싱될 수 있도록 기판(201)이 자동으로 플립핑될 수 있게 한다. 액추에이터(706)는 암들(708)을 FOUP(801a) 내로 연장시키고, 슬롯(804a)으로부터 캐리어 조립체(600)를 수용한다. 액추에이터 암들(708)은 캐리어 조립체(600)를 정렬기(711) 상에 배치한다. 액추에이터(706)는 암들(708)을 후퇴시킨다. 정렬기(711)는 조립체(600)를 배향시킨다. 암들(708)은 정렬된 조립체(600)를 수용하고, 조립체(600)를 진공 척(710)을 향해 미리 결정된 거리(903)만큼 리프팅한다. 진공 척(710)은 기판(201)을 척킹하기 위해 내측 영역(901)과 맞물리고 그리고 마스크(301)를 척킹하기 외측 영역(902)과 맞물린다. 기판(201) 및 마스크(301)를 뒤에 남겨두고, 암들(708)은 캐리어(601)를 하강시킨다. 액추에이터(706)는 암들(708) 및 캐리어(601)를 후퇴시킨다. 액추에이터(707)는 암들(709)을 진공 척(710) 아래로 연장시킨다. 암들(708)은 진공 척(710) 상에 기판(201)을 수용하기 위해 거리(903)만큼 리프팅한다. 진공 척(710)은 영역(901)을 턴 오프시켜, 기판(201)을 릴리스한다. 암들(709)은 기판(201)을 하강시킨다. 액추에이터(707)는 암들(709)을 연장시켜 기판(201)을 플리퍼 디바이스(803) 내로 배치한다. 액추에이터(707)는 암들(709)을 후퇴시킨다. 플리퍼 디바이스(803)는 기판(201)을 기판(201)의 후면으로 180도 플립핑한다. 암들(709)은 플리퍼 디바이스(803) 내로 연장되고 기판(201)을 수용한다. 액추에이터 암들(709)은 기판(201)을 정렬기(711)로 이송한다. 액추에이터(707)는 암들(709)을 후퇴시키고, 정렬기(711)는 기판(201)을 정렬한다. 암들(709)은 정렬된 기판(201)을 수용하고 기판(201)을 진공 척(710)까지 거리(903)만큼 리프팅한다. 진공 척(710)은 기판(201)을 척킹하기 위해 내측 영역(901)과 맞물린다. 액추에이터(707)는 암들(709)을 하강시키고 후퇴시킨다. 액추에이터(706)는 암들(708) 및 캐리어(601)를 진공 척(710) 아래로 연장시킨다. 암들(708)은 캐리어(601)를 진공 척(710)으로 리프팅한다. 진공 척(710)은 내측 영역(901) 및 외측 영역(902)을 맞물림해제하여, 기판(201) 및 마스크(301)를 캐리어(601) 상으로 릴리스한다. 액추에이터 암들(708)은 전체 캐리어 조립체(600)를 하강시킨다. 액추에이터 암들(708)은 FOUP(801a) 내로 연장되고, 전체 캐리어 조립체(600)를 다시 슬롯(804a) 내로 배치한다. 위에서 개시된 구축 프로세스는 FOUP(801a)의 모든 조립체들이 완료될 때까지 반복된다. 일단 FOUP(801a)의 모든 조립체들(600)이 플립핑된 기판들(201)로 완료되면, 프로세스는 FOUP(801b)에 대해 반복된다. 위에서 개시된 프로세스는 FOUP들(801a 및 801b)에서 플립핑된 기판들(201)을 갖는 완전히 조립된 캐리어 조립체들(600)을 유발한다. 그런 다음, 캐리어 조립체들(600)은 기판들(201)을 후면에 대해 프로세싱할 준비가 된다. 위에서 개시된 프로세스는 또한, 마스크(301) 없이 완료될 수 있어서, 캐리어(601) 및 플립핑된 기판(201)을 갖는 조립체들이 유발된다.
[0049] 다른 실시예에서, 구축 스테이션(703)은 캐리어 조립체들(600)을 분해하는 데 활용된다. 마스크(301) 및 캐리어(601)는 다수의 프로세싱 시퀀스들을 위해 재사용될 수 있다. 분해 프로세스는 완전한 캐리어 조립체들(600)이 로딩된 FOUP들(801a 및 801b)로 시작된다. 일 실시예에서, 기판(201)은 전면이 프로세싱되어 있다. 다른 실시예에서, 기판(201)은 전면 및 후면이 프로세싱되어 있다. 액추에이터 암들(708)은 FOUP(801a) 내로 연장되고, 슬롯(808)으로부터 캐리어 조립체(600)를 수용한다. 액추에이터 암들(708)은 캐리어 조립체(600)를 정렬기(711) 상에 배치한다. 액추에이터(706)는 암들(708)을 후퇴시키고, 정렬기(711)는 조립체(600)를 정렬한다. 암들(708)은 조립체(600)를 수용하도록 연장된다. 암들(708)은 조립체(600)를 진공 척(710)까지 거리(903)만큼 상승시킨다. 진공 척(710)은 기판(201)을 척킹하기 위해 내측 영역(901)과 맞물리고 그리고 기판(201)을 척킹하기 위해 외측 영역(902)과 맞물린다. 그런 다음, 액추에이터(706)는 캐리어(601)와 함께 암들(708)을 하강시키고 후퇴시킨다. 액추에이터(707)는 암들(709)을 진공 척(710) 아래로 연장시킨다. 암들(709)은 진공 척(710) 상의 기판(201)까지 거리(903)만큼 리프팅된다. 진공 척(710)은 내측 영역(901)을 맞물림해제하여, 기판(201)을 액추에이터 암들(709) 상으로 릴리스한다. 액추에이터 암들(709)은 기판(201)을 하강시키고 FOUP(802) 내로 연장시킨다. 기판(201)은 FOUP(802)의 가장 낮은 슬롯(808x)에 배치된다. 그런 다음, 암들(708)은 캐리어(601)를 진공 척(710) 아래로 연장시킨다. 암들(708)은, 마스크(301)를 수용하도록 캐리어(601)를 진공 척(710)까지 거리(903)만큼 리프팅한다. 진공 척(710)은 외측 영역(902)을 맞물림해제하여, 마스크(301)를 캐리어(601) 상으로 릴리스한다. 액추에이터 암들(708)은 마스크(301) 및 캐리어(601) 조립체를 하강시키고, 마스크(301) 및 캐리어(601)를 슬롯(804L) 내로 배치한다.
[0050] 일단 FOUP(801a)의 조립체들(600)이 완전히 분해되면, 프로세스는 FOUP(801b)에 대해 반복된다. 프로세스는 FOUP들(801a 및 801b)의 모든 캐리어 조립체들(600)이 분해될 때까지 반복된다. 위에서 설명된 분해 프로세스의 결과는, 마스크(301) 및 캐리어(601)가 로딩된 FOUP들(801a 및 801b) 및 프로세싱된 기판들(201)이 로딩된 FOUP(802)이다. 분해 프로세스 동안, 캐리어 조립체들(600)은 방향(807)으로 FOUP들(801a 및 801b)로부터 언로딩되고, 기판들(201)은 방향(807)으로 FOUP(802) 내로 로딩된다. 위에서 개시된 프로세스는 또한 마스크(301) 없이 완료될 수 있어서, 캐리어(601)가 로딩된 캐리어 FOUP들(801a 및 801b) 및 프로세싱된 기판들(201)이 로딩된 FOUP(802)가 유발된다.
[0051] 일 실시예에서, 방법은: 기판의 표면 상에 디바이스 재료의 베이스 층을 배치하는 단계 ― 베이스 층은 베이스 층 깊이를 가짐 ―; 및 베이스 층 상에 디바이스 재료의 하나 이상의 맨드릴들을 배치하는 단계를 포함하며, 하나 이상의 맨드릴들을 배치하는 단계는: 베이스 층 위에 마스크를 포지셔닝하는 단계 ― 마스크는: 제1 마스킹된 깊이를 갖는 슬롯들의 패턴의 제1 부분; 및 제2 마스킹된 깊이를 갖는 슬롯들의 패턴의 제2 부분을 갖고, 제1 마스킹된 깊이는 제1 맨드릴 깊이를 갖는 맨드릴들에 대응하고, 제2 마스킹된 깊이는 제2 맨드릴 깊이를 갖는 맨드릴들에 대응함 ―; 및 베이스 층 깊이를 갖는 베이스 층 및 제1 맨드릴 깊이 및 제2 맨드릴 깊이를 갖는 하나 이상의 맨드릴들을 갖는 광학 디바이스를 형성하기 위해, 마스크가 베이스 층 위에 포지셔닝된 채로 디바이스 재료를 증착하는 단계를 포함한다. 디바이스 재료는 PVD에 의해 증착된다. 디바이스 재료는 CVD에 의해 증착된다. 디바이스 재료는 ALD에 의해 증착된다. 맨드릴들은 티타늄 이산화물(TiO2), 아연 산화물(ZnO), 주석 이산화물(SnO2), 알루미늄-도핑된 아연 산화물(AZO), 불소-도핑된 주석 산화물(FTO), 카드뮴 주석산염(주석 산화물)(CTO), 및 아연 주석산염(주석 산화물)(SnZnO3), 실리콘 질화물(Si3N4), 및 비정질 실리콘(a-Si) 함유 재료들을 포함한다. 제1 맨드릴 깊이는 제2 맨드릴 깊이보다 더 깊다. 제1 마스킹된 깊이는 제2 마스킹된 깊이보다 더 깊다.
[0052] 다른 실시예에서, 프로세싱 시스템은: 팩토리 인터페이스; 팩토리 인터페이스 내에 배치된 제1 액추에이터; 팩토리 인터페이스 내에 배치된 제2 액추에이터; 팩토리 인터페이스 내에 배치된 정렬기 스테이션; 및 팩토리 인터페이스에 커플링된 플리퍼 디바이스를 포함한다. 팩토리 인터페이스는 4개의 로드 포트 스테이션들을 포함한다. 플리퍼 디바이스는 4개의 로드 포트 스테이션들 중 제1 로드 포트 스테이션에서 팩토리 인터페이스에 커플링된다. 정렬기는 제1 액추에이터와 제2 액추에이터 사이에 배치된다. 정렬기 스테이션은 진공 척을 포함한다. 진공 척은 기판들을 척킹하기 위한 내측 영역 및 마스크들을 개별적으로 척킹하기 위한 외측 영역을 포함한다. 정렬기 스테이션은 정렬기를 포함한다.
[0053] 다른 실시예에서, 캐리어 조립체를 조립하는 방법은: 상부에 마스크를 갖는 캐리어를 정렬 스테이션 내로 삽입하는 단계; 캐리어와 마스크를 정렬하는 단계; 캐리어로부터 마스크를 분리하는 단계; 캐리어를 정렬 스테이션으로부터 제거하는 단계; 기판을 정렬 스테이션 내로 삽입하는 단계; 기판을 마스크에 접촉시키는 단계; 및 캐리어 조립체를 생성하기 위해 캐리어를 기판 및 마스크에 접촉시키는 단계를 포함한다. 마스크를 캐리어로부터 분리하는 단계는 마스크를 진공 척으로 이동시키고 마스크를 진공 척에 척킹하는 단계를 포함한다. 기판을 마스크에 접촉시키는 단계는 기판을 진공 척으로 이동시키고 기판을 진공 척에 척킹하는 단계를 포함한다. 캐리어를 기판 및 마스크에 접촉시키는 단계는 기판 및 마스크를 진공 척으로부터 언척킹하는 단계를 포함한다. 방법은 기판을 마스크에 접촉시킨 후에, 캐리어를 정렬 스테이션 내로 삽입하는 단계를 더 포함한다. 기판 및 마스크의 적어도 일부는 캐리어 내에 놓인다.
[0054] 전술한 바가 본 개시내용의 실시예들에 관한 것이지만, 본 개시내용의 다른 그리고 추가적인 실시예들이, 본 개시내용의 기본적인 범위를 벗어나지 않으면서 안출될 수 있으며, 본 개시내용의 범위는 다음의 청구항들에 의해 결정된다.

Claims (15)

  1. 방법으로서,
    기판의 표면 상에 디바이스 재료의 베이스 층을 배치하는 단계 ― 상기 베이스 층은 베이스 층 깊이를 가짐 ―; 및
    상기 베이스 층 상에 상기 디바이스 재료의 하나 이상의 맨드릴들을 배치하는 단계를 포함하며,
    상기 하나 이상의 맨드릴들을 배치하는 단계는,
    상기 베이스 층 위에 마스크를 포지셔닝함으로써 제1 맨드릴 및 제2 맨드릴을 함께 형성하는 단계 ― 상기 마스크는,
    제1 마스킹된 깊이를 갖는 슬롯들의 패턴의 제1 부분; 및
    제2 마스킹된 깊이를 갖는 슬롯들의 패턴의 제2 부분을 갖고,
    상기 제1 마스킹된 깊이는 제1 맨드릴 깊이를 갖는 맨드릴들에 대응하고,
    상기 제2 마스킹된 깊이는 제2 맨드릴 깊이를 갖는 맨드릴들에 대응하고,
    상기 제1 맨드릴 깊이가 상기 제2 맨드릴 깊이보다 더 깊도록 상기 제1 마스킹된 깊이는 상기 제2 마스킹된 깊이보다 더 깊음 ―; 및
    상기 베이스 층 깊이를 갖는 베이스 층 및 상기 제1 맨드릴 깊이 및 상기 제2 맨드릴 깊이를 갖는 하나 이상의 맨드릴들을 갖는 광학 디바이스를 형성하기 위해, 상기 마스크가 상기 베이스 층 위에 포지셔닝된 채로 상기 디바이스 재료를 증착하는 단계를 포함하고,
    상기 제1 부분의 마스크 표면은 상기 제2 부분의 마스크 표면보다 더 높은,
    방법.
  2. 제1 항에 있어서,
    상기 디바이스 재료는 PVD, CVD, 또는 ALD에 의해 증착되는,
    방법.
  3. 제1 항에 있어서,
    상기 맨드릴들은 티타늄 이산화물(TiO2), 아연 산화물(ZnO), 주석 이산화물(SnO2), 알루미늄-도핑된 아연 산화물(AZO), 불소-도핑된 주석 산화물(FTO), 카드뮴 주석산염(주석 산화물)(CTO), 및 아연 주석산염(주석 산화물)(SnZnO3), 실리콘 질화물(Si3N4), 및 비정질 실리콘(a-Si) 함유 재료들을 포함하는,
    방법.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
KR1020217036619A 2019-04-11 2020-04-08 광학 디바이스들을 위한 다중-깊이 막 Active KR102608899B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962832752P 2019-04-11 2019-04-11
US62/832,752 2019-04-11
PCT/US2020/027205 WO2020210309A1 (en) 2019-04-11 2020-04-08 Multi-depth film for optical devices

Publications (2)

Publication Number Publication Date
KR20210137249A KR20210137249A (ko) 2021-11-17
KR102608899B1 true KR102608899B1 (ko) 2023-11-30

Family

ID=72747761

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217036619A Active KR102608899B1 (ko) 2019-04-11 2020-04-08 광학 디바이스들을 위한 다중-깊이 막

Country Status (7)

Country Link
US (2) US11608558B2 (ko)
EP (1) EP3953745A4 (ko)
JP (1) JP7322175B2 (ko)
KR (1) KR102608899B1 (ko)
CN (2) CN113646668A (ko)
TW (1) TWI851709B (ko)
WO (1) WO2020210309A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113646668A (zh) * 2019-04-11 2021-11-12 应用材料公司 用于光学装置的多深度膜

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020168166A1 (en) 2001-05-14 2002-11-14 Nippon Telegraph And Telephone Corporation Silica-based optical waveguide circuit and fabrication method thereof
JP2003035833A (ja) * 2001-05-14 2003-02-07 Nippon Telegr & Teleph Corp <Ntt> 石英系光導波回路及びその作製方法
WO2004081626A1 (ja) * 2003-03-04 2004-09-23 Nippon Sheet Glass Company Limited フォトニック結晶を用いた導波路素子

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4776868A (en) * 1985-09-09 1988-10-11 Corning Glass Works Lenses and lens arrays
JPH0634805A (ja) * 1992-07-21 1994-02-10 Matsushita Electric Ind Co Ltd 回折格子のプレス成形用型及びその作製方法ならびに回折格子の作製方法
JPH08264454A (ja) * 1995-03-27 1996-10-11 Mitsubishi Electric Corp 選択ｍｏｃｖｄ成長法による成膜方法
US7282240B1 (en) * 1998-04-21 2007-10-16 President And Fellows Of Harvard College Elastomeric mask and use in fabrication of devices
US6343171B1 (en) * 1998-10-09 2002-01-29 Fujitsu Limited Systems based on opto-electronic substrates with electrical and optical interconnections and methods for making
JP2001351849A (ja) * 2000-06-07 2001-12-21 Mitsubishi Electric Corp 半導体装置の製造方法、並びに写真製版用マスクおよびその製造方法
KR101031528B1 (ko) 2000-10-12 2011-04-27 더 보드 오브 리전츠 오브 더 유니버시티 오브 텍사스 시스템 실온 저압 마이크로- 및 나노- 임프린트 리소그래피용템플릿
JP4768160B2 (ja) 2001-07-24 2011-09-07 日東光学株式会社 光出力装置、ポインターおよび画像投影装置
JP3559013B2 (ja) * 2001-10-16 2004-08-25 株式会社ルネサステクノロジ 半導体装置
KR100445457B1 (ko) 2002-02-25 2004-08-21 삼성전자주식회사 웨이퍼 후면 검사 장치 및 검사 방법
US7233101B2 (en) * 2002-12-31 2007-06-19 Samsung Electronics Co., Ltd. Substrate-supported array having steerable nanowires elements use in electron emitting devices
EP1602947A4 (en) 2003-03-13 2007-03-28 Asahi Glass Co Ltd Diffraction element and optical device
JP2009025553A (ja) * 2007-07-19 2009-02-05 Canon Inc 位相シフトマスク
TWI478272B (zh) 2007-08-15 2015-03-21 尼康股份有限公司 A positioning device, a bonding device, a laminated substrate manufacturing device, an exposure device, and a positioning method
US7972959B2 (en) * 2008-12-01 2011-07-05 Applied Materials, Inc. Self aligned double patterning flow with non-sacrificial features
WO2010113102A1 (en) * 2009-04-03 2010-10-07 Koninklijke Philips Electronics N. V. An arrangement for holding a substrate in a material deposition apparatus
JP5620146B2 (ja) * 2009-05-22 2014-11-05 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 薄膜蒸着装置
US8242005B1 (en) * 2011-01-24 2012-08-14 Varian Semiconductor Equipment Associates, Inc. Using multiple masks to form independent features on a workpiece
US8873144B2 (en) * 2011-05-17 2014-10-28 Moxtek, Inc. Wire grid polarizer with multiple functionality sections
KR200484209Y1 (ko) * 2011-06-17 2017-08-11 어플라이드 머티어리얼스, 인코포레이티드 Oled 프로세싱을 위한 cvd 마스크 정렬
KR101865926B1 (ko) * 2011-10-27 2018-06-11 엘지디스플레이 주식회사 유기전계 발광 표시장치용 쉐도우 마스크 제조방법
KR101898921B1 (ko) * 2011-11-16 2018-09-17 삼성디스플레이 주식회사 노광 시스템 이를 이용한 패턴 형성 방법 및 표시 기판의 제조 방법
WO2014131043A1 (en) 2013-02-25 2014-08-28 Solan, LLC Methods for fabricating graphite-based structures and devices made therefrom
US10297483B2 (en) 2013-09-20 2019-05-21 Applied Materials, Inc. Substrate carrier with integrated electrostatic chuck
US9460950B2 (en) * 2013-12-06 2016-10-04 Applied Materials, Inc. Wafer carrier for smaller wafers and wafer pieces
WO2015171335A1 (en) * 2014-05-06 2015-11-12 Applied Materials, Inc. Directional treatment for multi-dimensional device processing
US9851506B2 (en) * 2015-06-04 2017-12-26 Elenion Technologies, Llc Back end of line process integrated optical device fabrication
CN108026627A (zh) * 2015-08-05 2018-05-11 应用材料公司 用于有机发光二极管制造的阴影掩模
KR102643957B1 (ko) * 2015-11-24 2024-03-07 프레지던트 앤드 펠로우즈 오브 하바드 칼리지 가시 스펙트럼 내의 파장들에 대한 유전체 메타표면들을 제조하기 위한 원자 층 퇴적 공정
CN108474879B (zh) * 2016-01-06 2020-11-03 伊奎蒂公司 具有嵌入式二向色滤光器的双面成像光导
JP6123928B2 (ja) 2016-03-02 2017-05-10 大日本印刷株式会社 蒸着マスク、フレーム付き蒸着マスク、および有機エレクトロルミネッセンス素子の製造方法
CN109964303B (zh) * 2016-11-18 2023-08-29 应用材料公司 经由物理气相沉积沉积非晶硅层或碳氧化硅层的方法
US11149340B2 (en) * 2017-01-26 2021-10-19 Emagin Corporation Method of designing and fabricating a microlens array
US10175423B2 (en) * 2017-05-31 2019-01-08 Microsoft Technology Licensing, Llc Optical waveguide using overlapping optical elements
NL2019623B1 (en) * 2017-09-25 2019-04-01 Suss Microtec Lithography Gmbh Wafer support system, wafer support device, system comprising a wafer and a wafer support device as well as mask aligner
CN107887509B (zh) * 2017-11-15 2020-08-11 上海珏芯光电科技有限公司 键合方法、oled蒸镀方法以及oled装置的制造方法
CN113646668A (zh) * 2019-04-11 2021-11-12 应用材料公司 用于光学装置的多深度膜

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020168166A1 (en) 2001-05-14 2002-11-14 Nippon Telegraph And Telephone Corporation Silica-based optical waveguide circuit and fabrication method thereof
JP2003035833A (ja) * 2001-05-14 2003-02-07 Nippon Telegr & Teleph Corp <Ntt> 石英系光導波回路及びその作製方法
WO2004081626A1 (ja) * 2003-03-04 2004-09-23 Nippon Sheet Glass Company Limited フォトニック結晶を用いた導波路素子

Also Published As

Publication number Publication date
KR20210137249A (ko) 2021-11-17
TW202104939A (zh) 2021-02-01
US11608558B2 (en) 2023-03-21
EP3953745A1 (en) 2022-02-16
EP3953745A4 (en) 2023-04-26
US12084761B2 (en) 2024-09-10
JP2022527005A (ja) 2022-05-27
US20200325576A1 (en) 2020-10-15
US20230203647A1 (en) 2023-06-29
WO2020210309A1 (en) 2020-10-15
CN115718334A (zh) 2023-02-28
JP7322175B2 (ja) 2023-08-07
TWI851709B (zh) 2024-08-11
CN113646668A (zh) 2021-11-12

Similar Documents

Publication Publication Date Title
CN108611592B (zh) 一种掩膜版及其制造方法
TW202234180A (zh) 光阻乾式移除用的處理工具
US12191186B2 (en) Actively clamped carrier assembly for processing tools
WO2012093683A1 (ja) 低分子化合物の分子レジストの蒸着装置
US12084761B2 (en) Multi-depth film for optical devices
KR100411830B1 (ko) 레지스트제거장치
CN100435358C (zh) 通过回流调节掩模
KR20100090648A (ko) 기판 처리 시스템
TWI841732B (zh) 用於對準遮罩和基板的方法
JP3879093B2 (ja) コンビナトリアルデバイス作製装置
JP6532465B2 (ja) 表面上に堆積パターンを形成する方法
KR20180024703A (ko) 기판 처리 장치 및 방법
KR101985756B1 (ko) 기판 처리 장치 및 방법
WO2023035449A1 (zh) 一种钙钛矿太阳能电池原位闪蒸成膜装置
KR20100127183A (ko) 레지스트 도포 처리 방법 및 레지스트 패턴의 형성 방법
US10923384B2 (en) Transfer robot and apparatus for treating substrate with the robot
KR102119683B1 (ko) 홈 포트, 이를 가지는 기판 처리 장치 및 방법
US20240222177A1 (en) Substrate support apparatus
JPH01186623A (ja) 処理装置及び方法
JP2004083182A (ja) 基板搬送装置および液晶表示装置の製造方法
KR102231773B1 (ko) 기판 처리 방법 및 장치
KR20180061536A (ko) 기판 처리 장치 및 기판 처리 방법
US7896563B2 (en) Photo spinner apparatus and wafer carrier loading/unloading method using the same
TW202032281A (zh) 基板處理方法及基板處理裝置
TW202034489A (zh) 金屬蔭罩及其製備方法

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20211109

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20230619

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20230907

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20231128

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20231128

End annual number: 3

Start annual number: 1

PG1601 Publication of registration