[go: up one dir, main page]

KR102575551B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR102575551B1
KR102575551B1 KR1020180042599A KR20180042599A KR102575551B1 KR 102575551 B1 KR102575551 B1 KR 102575551B1 KR 1020180042599 A KR1020180042599 A KR 1020180042599A KR 20180042599 A KR20180042599 A KR 20180042599A KR 102575551 B1 KR102575551 B1 KR 102575551B1
Authority
KR
South Korea
Prior art keywords
pixel
data signal
correction
light
switching element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020180042599A
Other languages
English (en)
Other versions
KR20190119693A (ko
Inventor
박세혁
이효진
남희
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180042599A priority Critical patent/KR102575551B1/ko
Priority to US16/383,436 priority patent/US11030939B2/en
Priority to CN201910293399.XA priority patent/CN110390906B/zh
Publication of KR20190119693A publication Critical patent/KR20190119693A/ko
Priority to US17/341,323 priority patent/US11417268B2/en
Application granted granted Critical
Publication of KR102575551B1 publication Critical patent/KR102575551B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0204—Compensation of DC component across the pixels in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0285—Improving the quality of display appearance using tables for spatial correction of display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0693—Calibration of display systems
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 화질을 향상시킬 수 있는 표시 장치에 관한 것으로, 표시 패널; 상기 표시 패널에 배치된, 적어도 하나의 발광 소자를 포함하는 화소; 상기 화소의 영상 데이터 신호를 공급받고, 상기 화소의 발광 소자의 개수를 근거로 상기 영상 데이터 신호의 계조값을 보정하여 보정 영상 데이터 신호를 생성하는 타이밍 컨트롤러; 및 상기 타이밍 컨트롤러로부터의 보정 영상 데이터 신호에 대응되는 데이터 신호를 선택하여 상기 화소에 공급하는 데이터 드라이버를 포함한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로, 특히 화질을 향상시킬 수 있는 표시 장치에 관한 것이다.
발광 소자(LED; light emitting diode)는 광 변환 효율이 높고 에너지 소비량이 매우 적으며, 수명이 반영구적이고 환경 친화적이다. 이에 따라, 발광 소자는 신호등, 핸드폰, 자동차 전조등, 옥외 전광판, 백라이트, 및 실내외 조명 등 많은 분야에서 활용되고 있다.
최근 발광 소자로서 나노 단위의 초소형 발광 소자를 활용한 표시 장치에 대한 연구가 진행되고 있다.
나노 발광 소자는 일반적으로 잉크 프린팅(ink printing) 방법을 통해 기판에 증착되는 바, 이와 같은 방법으로는 각 화소에 동일한 수의 나노 발광 소자가 증착될 수 없다. 이에 따라, 각 화소에 증착된 발광 소자들의 개수가 달라지며, 이는 각 화소의 개별 발광 소자에 인가되는 구동 전류에 차이가 발생되어 화질이 저하되는 문제점이 발생된다.
본 발명은 화질을 향상시킬 수 있는 표시 장치를 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 표시 장치는, 표시 패널; 상기 표시 패널에 배치된, 적어도 하나의 발광 소자를 포함하는 화소; 상기 화소의 영상 데이터 신호를 공급받고, 상기 화소의 발광 소자의 개수를 근거로 상기 영상 데이터 신호의 계조값을 보정하여 보정 영상 데이터 신호를 생성하는 타이밍 컨트롤러; 및 상기 타이밍 컨트롤러로부터의 보정 영상 데이터 신호에 대응되는 데이터 신호를 선택하여 상기 화소에 공급하는 데이터 드라이버를 포함한다.
상기 화소의 발광 소자의 개수가 적을수록 상기 보정 영상 데이터 신호는 더 작은 계조값을 갖는다.
상기 타이밍 컨트롤러는 상기 화소의 발광 소자의 개수와 미리 설정된 기준치를 비교하고, 그 비교 결과를 근거로 상기 보정 데이터 신호를 생성한다.
상기 화소의 발광 소자의 개수가 상기 기준치보다 작을 경우, 상기 보정 영상 데이터 신호는 상기 영상 데이터 신호보다 더 작은 계조값을 갖는다.
상기 화소의 발광 소자의 개수와 상기 기준치 간의 차이가 클수록, 상기 보정 영상 데이터 신호는 더 작은 계조값을 갖는다.
상기 화소의 발광 소자의 개수가 상기 기준치보다 클 경우, 상기 보정 영상 데이터 신호는 상기 영상 데이터 신호보다 더 큰 계조값을 갖는다.
상기 화소의 발광 소자의 개수와 상기 기준치 간의 차이가 클수록, 상기 보정 영상 데이터 신호는 더 큰 계조값을 갖는다.
상기 표시 장치는 상기 화소의 발광 소자의 개수가 저장된 룩업 테이블을 더 포함한다.
상기 적어도 하나의 발광 소자는 나노(nano) 발광 소자이다.
상기 데이터 드라이버로부터의 보정 데이터 신호는 상기 표시 패널의 데이터 라인을 통해 상기 화소에 공급된다.
상기 화소는, 상기 표시 패널의 게이트 라인에 연결된 게이트 전극을 포함하며, 상기 데이터 라인과 노드 사이에 접속된 제 1 스위칭 소자; 상기 노드에 연결된 게이트 전극을 포함하며, 상기 표시 패널의 제 1 구동 전원 라인과 상기 발광 소자의 제 1 전극 사이에 접속된 제 2 스위칭 소자; 및 상기 노드와 상기 제 1 구동 전원 라인 사이에 접속된 커패시터를 포함한다.
상기 발광 소자의 제 2 전극은 상기 표시 패널의 제 2 구동 전원 라인에 연결된다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 표시 장치는, 제 1 구동 전원 라인, 제 2 구동 전원 라인, 데이터 라인, 제 1 보정 라인에 연결된 화소를 포함하는 표시 패널; 및 상기 화소의 발광 소자의 개수를 근거로 제 1 보정 전압을 생성하여 상기 제 1 보정 라인으로 공급하는 구동 회로를 포함하며; 상기 화소는, 상기 데이터 라인으로부터 데이터 신호를 공급받는 구동 스위칭 소자; 상기 구동 스위칭 소자에 연결된 적어도 하나의 발광 소자; 및 상기 제 1 보정 라인에 연결된 게이트 전극을 포함하며, 상기 제 1 구동 전원 라인과 상기 구동 스위칭 소자 사이에 접속된 제 1 보정 스위칭 소자를 포함한다.
상기 화소의 발광 소자의 개수가 적을수록 상기 제 1 보정 전압은 더 작은 값을 갖는다.
상기 구동 회로는 상기 화소의 발광 소자의 개수와 미리 설정된 기준치를 비교하고, 그 비교 결과를 근거로 상기 제 1 보정 전압을 생성한다.
상기 화소의 발광 소자의 개수가 상기 기준치보다 작을 경우, 상기 제 1 보정 전압은 미리 설정된 기준 보정 전압보다 더 작은 값을 갖는다.
상기 화소의 발광 소자의 개수와 상기 기준치 간의 차이가 클수록, 상기 제 1 보정 전압은 더 작은 값을 갖는다.
상기 화소의 발광 소자의 개수가 상기 기준치보다 클 경우, 상기 제 1 보정 전압은 미리 설정된 기준 보정 전압보다 더 큰 값을 갖는다.
상기 화소의 발광 소자의 개수와 상기 기준치 간의 차이가 클수록, 상기 보정 전압은 더 큰 값을 갖는다.
상기 표시 패널은 상기 화소에 연결된 제 2 보정 라인을 더 포함하고; 상기 화소는, 상기 제 2 보정 라인에 연결된 게이트 전극을 포함하며, 상기 발광 소자와 상기 제 2 구동 전원 라인 사이에 접속된 제 2 보정 스위칭 소자를 더 포함하며; 상기 구동 회로는 상기 화소의 발광 소자의 개수를 근거로 제 2 보정 전압을 생성하여 상기 제 2 보정 라인으로 공급한다.
상기 표시 장치는 상기 화소의 발광 소자의 개수가 저장된 룩업 테이블을 더 포함한다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 표시 장치는, 제 1 구동 전원 라인, 제 2 구동 전원 라인, 데이터 라인, 제 1 보정 라인에 연결된 화소를 포함하는 표시 패널; 및 상기 화소의 발광 소자의 개수를 근거로 제 1 보정 전압을 생성하여 상기 제 1 보정 라인으로 공급하는 구동 회로를 포함하며; 상기 화소는, 상기 데이터 라인으로부터 데이터 신호를 공급받는 구동 스위칭 소자; 상기 구동 스위칭 소자에 연결된 적어도 하나의 발광 소자; 및 상기 제 1 보정 라인에 연결된 게이트 전극을 포함하며, 상기 발광 소자와 상기 제 2 구동 전원 라인 사이에 접속된 제 1 보정 스위칭 소자를 포함한다.
상기 화소의 발광 소자의 개수가 적을수록 상기 제 1 보정 전압은 더 작은 값을 갖는다.
상기 구동 회로는 상기 화소의 발광 소자의 개수와 미리 설정된 기준치를 비교하고, 그 비교 결과를 근거로 상기 제 1 보정 전압을 생성한다.
상기 화소의 발광 소자의 개수가 상기 기준치보다 작을 경우, 상기 제 1 보정 전압은 미리 설정된 기준 보정 전압보다 더 작은 값을 갖는다.
상기 화소의 발광 소자의 개수와 상기 기준치 간의 차이가 클수록, 상기 제 1 보정 전압은 더 작은 값을 갖는다.
상기 화소의 발광 소자의 개수가 상기 기준치보다 클 경우, 상기 제 1 보정 전압은 미리 설정된 기준 보정 전압보다 더 큰 값을 갖는다.
상기 화소의 발광 소자의 개수와 상기 기준치 간의 차이가 클수록, 상기 보정 전압은 더 큰 값을 갖는다.
상기 표시 패널은 상기 화소에 연결된 제 2 보정 라인을 더 포함하고; 상기 화소는, 상기 제 2 보정 라인에 연결된 게이트 전극을 포함하며, 상기 제 1 구동 전원 라인과 상기 구동 스위칭 소자 사이에 접속된 제 2 보정 스위칭 소자를 더 포함하며; 상기 구동 회로는 상기 화소의 발광 소자의 개수를 근거로 제 2 보정 전압을 생성하여 상기 제 2 보정 라인으로 공급한다.
본 발명에 따른 표시 장치는 다음과 같은 효과를 제공한다.
첫째, 본 발명에 따르면, 화소의 발광 소자의 개수를 근거로 화소의 영상 데이터 신호의 계조값이 보정된다. 이에 따라, 서로 다른 개수의 발광 소자를 포함하는 화소들이 동일한 색상의 광을 발생시킬 수 있다.
둘째, 본 발명에 따르면, 화소의 발광 소자의 개수를 근거로 화소의 보정 전압이 설정된다. 따라서, 이에 따라, 서로 다른 개수의 발광 소자를 포함하는 화소들이 동일한 색상의 광을 발생시킬 수 있다.
도 1은 본 발명의 한 실시예에 따른 표시 장치를 나타낸 도면이다.
도 2는 도 1의 어느 하나의 화소에 구비된 회로 구성을 나타낸 도면이다.
도 3은 도 1의 3개의 인접한 화소들의 평면도이다.
도 4는 도 3의 I-I'의 단면도이다.
도 5는 도 3의 어느 하나의 발광 소자에 대한 상세 도면이다.
도 6a 내지 도 6e는 화소에 포함된 발광 소자의 개수에 따른 보정 데이터 신호의 크기를 설명하기 위한 도면이다.
도 7은 녹색 화소의 발광 소자의 개수에 따른 광의 색상 왜곡을 설명하기 위한 도면이다.
도 8은 본 발명의 다른 실시예에 따른 표시 장치를 나타낸 도면이다.
도 9는 도 8의 어느 하나의 화소에 구비된 한 실시예의 회로 구성을 나타낸 도면이다.
도 10은 도 8의 어느 하나의 화소에 구비된 다른 실시예의 회로 구성을 나타낸 도면이다.
도 11은 도 8의 어느 하나의 화소에 구비된 다른 실시예의 회로 구성을 나타낸 도면이다.
도 12는 도 8의 어느 하나의 화소에 구비된 다른 실시예의 회로 구성을 나타낸 도면이다.
도 13은 도 8의 어느 하나의 화소에 구비된 다른 실시예의 회로 구성을 나타낸 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 따라서, 몇몇 실시예에서, 잘 알려진 공정 단계들, 잘 알려진 소자 구조 및 잘 알려진 기술들은 본 발명이 모호하게 해석되는 것을 피하기 위하여 구체적으로 설명되지 않는다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 때, 이는 다른 부분 "바로 아래에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 아래에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)"또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
본 명세서에서 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 전기적으로 연결되어 있는 경우도 포함한다. 또한, 어떤 부분이 어떤 구성 요소를 포함한다고 할 때, 이는 특별히 그에 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
본 명세서에서 제 1, 제 2, 제 3 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 이러한 구성 요소들은 상기 용어들에 의해 한정되는 것은 아니다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소들로부터 구별하는 목적으로 사용된다. 예를 들어, 본 발명의 권리 범위로부터 벗어나지 않고, 제 1 구성 요소가 제 2 또는 제 3 구성 요소 등으로 명명될 수 있으며, 유사하게 제 2 또는 제 3 구성 요소도 교호적으로 명명될 수 있다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않은 한 이상적으로 또는 과도하게 해석되지 않는다.
이하, 도 1 내지 도 13을 참조로 본 발명에 따른 표시 장치를 상세히 설명하면 다음과 같다.
도 1은 본 발명의 한 실시예에 따른 표시 장치를 나타낸 도면이다.
본 발명의 실시예에 따른 표시 장치는, 도 1에 도시된 바와 같이, 표시 패널(111), 스캔 드라이버(151), 데이터 드라이버(153), 타이밍 컨트롤러(122), 룩업 테이블(LUT) 및 전원 공급부(123)를 포함한다.
표시 패널(111)은 복수의 화소(PX)들과, 이들 화소(PX)들이 화상을 표시하는데 필요한 각종 신호들을 전송하기 위한 복수의 스캔 라인들(SL1 내지 SLi), 복수의 데이터 라인들(DL1 내지 DLj) 및 전원 공급 라인(VL)을 포함한다. 전원 공급 라인(VL)은 서로 전기적으로 분리된 제 1 구동 전원 라인(VDL) 및 제 2 구동 전원 라인(VSL)을 포함한다. 여기서, i는 2보다 큰 자연수이며, j는 3보다 큰 자연수이다.
이 화소(PX)들은 매트릭스 형태로 표시 패널(111)에 배치된다.
각 화소(PX)는 적어도 하나의 발광 소자를 포함한다.
전체 화소들(예를 들어, i*j개의 화소들) 중 적어도 2개의 화소들은 서로 다른 수의 발광 소자를 포함할 수 있다. 예를 들어, 어느 한 화소가 5개의 발광 소자를 포함한다면, 다른 하나의 화소는 1개의 발광 소자들을 포함할 수 있다.
화소(PX)들은 적색을 표시하는 적색 화소, 녹색을 표시하는 녹색 화소 및 청색을 표시하는 청색 화소를 포함한다.
적색 화소는 적색 광을 방출하는 적어도 하나의 적색 발광 소자를 포함하며, 녹색 화소는 녹색 광을 방출하는 적어도 하나의 녹색 발광 소자를 포함하며, 그리고 청색 화소는 청색 광을 방출하는 적어도 하나의 청색 발광 소자를 포함한다. 한편, 하나의 화소가 반드시 적어도 하나의 발광 소자를 포함할 필요는 없다. 예를 들어, 적색 화소, 녹색 화소 및 청색 화소는 각각 적색 발광 소자 및 청색 발광 소자를 포함할 수 있다. 이와 같은 경우, 적색 화소, 녹색 화소 및 청색 화소는 그 발광 소자 상에 위치한 색변환층들을 더 포함할 수 있다.
룩업 테이블(LUT)에는 각 화소(PX)에 포함된 발광 소자의 개수에 대한 정보가 미리 저장된다. 예를 들어, 이 룩업 테이블(LUT)에는 i*j개의 화소(PX)들 각각에 포함된 발광 소자의 개수에 대한 정보가 미리 저장될 수 있다.
각 화소(PX)의 발광 소자의 개수에 대한 정보는 카메라에 의한 촬영 사진 또는 표시 패널(111)의 각 화소(PX)로부터 검출된 전류를 통해 획득될 수 있다. 화소(PX)의 발광 소자의 개수가 많을수록 그 화소(PX)로부터 검출된 전류는 높다.
표시 패널(111)의 외부에 위치한 시스템(도시되지 않음)은 그래픽 컨트롤러의 LVDS(Low Voltage Differential Signaling) 송신기를 통하여 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 클럭 신호(DCLK), 전원 신호(VCC) 및 영상 데이터(DATA)들을 인터페이스(interface) 회로를 통해 출력한다. 이 시스템으로부터 출력된 수직 동기 신호(Vsync), 수평 동기 신호(Hsync) 및 클럭 신호(DCLK) 및 전원 신호(VCC)는 타이밍 컨트롤러(122)에 공급된다. 또한, 이 시스템으로부터 순차적으로 출력된 영상 데이터 신호(DATA)들은 타이밍 컨트롤러(122)에 공급된다.
타이밍 컨트롤러(122)는 시스템으로부터 공급된 화소(PX)들의 영상 데이터 신호(DATA)들을 각각 보정하여 보정 영상 데이터 신호(DATA')들을 생성하고, 그 보정 영상 데이터 신호 (DATA')들을 데이터 드라이버(153)에 공급한다. 이때, 타이밍 컨트롤러(122)는 해당 화소의 영상 데이터 신호를 그 해당 화소에 포함된 발광 소자의 개수를 근거로 보정한다. 예를 들어, 타이밍 컨트롤러(122)는 룩업 테이블(LUT)로부터 제공된 정보를 근거로 해당 화소의 발광 소자의 개수를 확인하고, 그 확인된 발광 소자의 개수를 근거로 그 해당 화소의 영상 데이터 신호를 보정한다.
타이밍 컨트롤러(122)는 자신에게 입력되는 수직 동기 신호(Vsync), 수평 동기 신호(Hsync) 및 클럭 신호(DCLK)를 이용하여 데이터 제어 신호(DCS) 및 스캔 제어 신호(SCS)를 생성하여 데이터 드라이버(153) 및 스캔 드라이버(151)로 공급한다. 데이터 제어 신호(DCS)는 데이터 드라이버(153)에 공급되며, 스캔 제어 신호(SCS)는 스캔 드라이버(151)에 공급된다.
데이터 제어 신호(DCS)는 도트 클럭(dot clock), 소스 쉬프트 클럭(source shift clock), 소스 인에이블 신호(source enable signal) 및 극성 반전 신호(polarity inversion signal)를 포함한다.
스캔 제어 신호(SCS)는 게이트 스타트 펄스(gate start pulse), 게이트 쉬프트 클럭(gate shift clock) 및 게이트 출력 인에이블(gate output enable)을 포함한다.
데이터 드라이버(153)는 타이밍 컨트롤러(122)로부터의 데이터 제어 신호(DCS)에 따라 보정 영상 데이터 신호(DATA')들을 샘플링한 후에, 매 수평 기간(Horizontal Time: 1H, 2H, ...)마다 한 수평 라인의 샘플링 데이터 신호들을 래치하고, 그 래치된 데이터 신호들을 데이터 라인들(DL1 내지 DLj)에 공급한다. 즉, 데이터 드라이버(153)는 타이밍 컨트롤러(122)로부터의 영상 데이터 신호를 전원 공급부(123)로부터 입력되는 감마 전압을 이용하여 아날로그 데이터 신호로 변환하고, 그 변환된 아날로그 데이터 신호들을 데이터 라인들(DL1 내지 DLj)에 공급한다.
스캔 드라이버(151)는 타이밍 컨트롤러(122)로부터의 게이트 스타트 펄스(SCS)에 응답하여 스캔 신호들을 발생하는 쉬프트 레지스터와, 이 스캔 신호들을 화소(PXL)의 구동에 알맞은 전압 레벨로 쉬프트시키기 위한 레벨 쉬프터를 포함할 수 있다. 스캔 드라이버(151)는 타이밍 컨트롤러(122)로부터의 스캔 제어 신호(SCS)에 응답하여 스캔 라인들(SL1 내지 SLi)로 제 1 내지 제 i 스캔 신호들을 각각 공급한다.
전원 공급부(123)는 전원 신호(VCC)를 이용하여 복수의 감마 전압들, 제 1 구동 전압(VDD), 제 2 구동 전압(VSS)을 생성한다. 전원 공급부(123)는 복수의 감마 전압들을 데이터 드라이버(153)에 공급하고, 제 1 구동 전압(VDD)을 제 1 구동 전원 라인(VDL)으로 공급하며, 제 2 구동 전압(VSS)을 제 2 구동 전원 라인(VSL)으로 공급한다.
도 2는 도 1의 어느 하나의 화소에 구비된 회로 구성을 나타낸 도면이다.
화소(PX)는, 도 2에 도시된 바와 같이, 화소 회로(180) 및 이 화소 회로(180)로부터의 구동 전류를 공급받는 발광 소자(LED)를 포함한다.
화소 회로(180)는 제 1 스위칭 소자(Tr1), 제 2 스위칭 소자(Tr2) 및 스토리지 커패시터(Cst)를 포함할 수 있다.
제 1 스위칭 소자(Tr1)는 제 n 스캔 라인(SLn)에 접속된 제 1 게이트 전극을 포함하며, 제 m 데이터 라인(DLm)과 노드(N) 사이에 접속된다. 제 1 스위칭 소자(Tr1)의 제 1 소스 전극 및 제 1 드레인 전극 중 어느 하나는 제 m 데이터 라인(DLm)에 연결되며, 그 제 1 소스 전극 및 제 1 드레인 전극 중 다른 하나는 노드(N)에 연결된다. 예를 들어, 제 1 스위칭 소자(Tr1)의 제 1 소스 전극은 제 m 데이터 라인(DLm)에 연결되며, 제 1 스위칭 소자(Tr1)의 제 1 드레인 전극은 노드(N)에 연결된다. 여기서, m은 자연수이다.
제 2 스위칭 소자(Tr2)는 노드(N)에 연결된 제 2 게이트 전극을 포함하며, 제 1 구동 전원 라인(VDL)과 발광 소자(LED) 사이에 접속된다. 제 2 스위칭 소자(Tr2)의 제 2 소스 전극 및 제 2 드레인 전극 중 어느 하나는 제 1 구동 전원 라인(VDL)에 연결되며, 그 제 2 소스 전극 및 제 2 드레인 전극 중 다른 하나는 발광 소자(LED)에 연결된다. 예를 들어, 제 2 스위칭 소자(Tr2)의 제 2 소스 전극은 제 1 구동 전원 라인(VDL)에 연결되며, 제 2 스위칭 소자(Tr2)의 제 2 드레인 전극은 발광 소자(LED)에 연결된다.
제 2 스위칭 소자(Tr2)는 발광 소자(LED)를 구동하기 위한 구동 스위칭 소자로서, 이 제 2 스위칭 소자(Tr2)는 제 2 게이트 전극에 인가된 데이터 신호의 크기에 따라 제 1 구동 전원 라인(VDL)으로부터 제 2 구동 전원 라인(VSL)으로 공급되는 구동 전류의 양(밀도)을 조절한다.
스토리지 커패시터(Cst)는 노드(N)와 제 1 구동 전원 라인(VDL) 사이에 접속된다. 스토리지 커패시터(Cst)는 제 2 스위칭 소자(Tr2)의 제 2 게이트 전극에 인가된 신호를 한 프레임 기간 동안 저장한다.
발광 소자(LED)는 제 2 스위칭 소자(Tr2)의 제 2 드레인 전극과 제 2 구동 전원 라인(VSL) 사이에 접속된다. 발광 소자(LED)는 제 2 스위칭 소자(Tr2)를 통해 공급되는 구동 전류에 따라 발광한다. 발광 소자(LED)는 그 구동 전류의 크기에 따라 다른 밝기로 발광한다.
도 3은 도 1의 3개의 인접한 화소들의 평면도이고, 도 4는 도 3의 I-I'의 단면도이다.
도 3 및 도 4에 도시된 바와 같이, 표시 장치는 기판(301), 버퍼층(302), 제 1 게이트 절연막(303a), 제 2 게이트 절연막(303b), 층간 절연막(304), 평탄화막(305), 제 1 스위칭 소자(Tr1), 제 2 스위칭 소자(Tr2) 및 더미층(320)을 포함한다.
제 1 스위칭 소자(Tr1)는 제 1 반도체층(321), 제 1 게이트 전극(GE1), 제 1 소스 전극(SE1) 및 제 1 드레인 전극(DE1)을 포함한다.
제 2 스위칭 소자(Tr2)는 제 2 반도체층(322), 제 2 게이트 전극(GE2), 제 2 소스 전극(SE2) 및 제 2 드레인 전극(DE2)을 포함한다.
버퍼층(302)은 기판(301) 상에 위치한다. 버퍼층(302)은 기판(301)의 전면(全面)과 중첩한다.
제 1 반도체층(321), 제 2 반도체층(322) 및 더미층(320)은 버퍼층(302) 상에 위치한다.
제 1 게이트 절연막(303a)은 제 1 반도체층(321), 제 2 반도체층(322) 및 버퍼층(302) 상에 위치한다. 제 1 게이트 절연막(303a)은 기판(301)의 전면(全面)과 중첩한다.
제 1 게이트 전극(GE1), 제 2 게이트 전극(GE2) 및 제 2 구동 전원 라인(VSL)은 제 1 게이트 절연막(303a) 상에 위치한다. 이때, 제 1 게이트 전극(GE1)은 제 1 반도체층(321)의 채널 영역(C1)과 중첩하게 제 1 게이트 절연막(303a) 상에 위치하며, 제 2 게이트 전극(GE2)은 제 2 반도체층(322)의 채널 영역(C2)과 중첩하게 그 제 1 게이트 절연막(303a) 상에 위치하며, 그리고 제 2 구동 전원 라인(VSL)은 더미층(320)과 중첩하게 그 제 1 게이트 절연막(303a) 상에 위치한다.
제 2 게이트 절연막(303b)은 제 1 게이트 전극(GE1), 제 2 게이트 전극(GE2), 제 2 구동 전원 라인(VSL) 및 제 1 게이트 절연막(303a) 상에 위치한다. 제 2 게이트 절연막(303b)은 기판(301)의 전면(全面)과 중첩한다.
제 1 구동 전원 라인(VDL)은 제 2 게이트 절연막(303b) 상에 위치한다. 제 1 구동 전원 라인(VDL)은 제 2 게이트 전극(GE2)과 중첩하게 제 2 게이트 절연막(303b) 상에 위치한다. 제 1 구동 전원 라인(VDL)과 제 2 게이트 전극(GE2) 사이에 스토리지 커패시터(Cst)가 위치한다.
층간 절연막(304)은 제 1 구동 전원 라인(VDL) 및 제 2 게이트 절연막(303b) 상에 위치한다. 층간 절연막(304)은 기판(301)의 전면(全面)과 중첩한다.
제 1 소스 전극(SE1), 제 1 드레인 전극(DE1), 제 2 소스 전극(SE2), 제 2 드레인 전극(DE2) 및 연결 전극(340)은 층간 절연막(304) 상에 위치한다.
제 1 소스 전극(SE1)은 층간 절연막(304), 제 2 게이트 절연막(303b) 및 제 1 게이트 절연막(303a)을 관통하는 제 1 소스 콘택홀을 통해 제 1 반도체층(321)의 제 1 소스 영역(S1)에 연결된다.
제 1 드레인 전극(DE1)은 층간 절연막(304), 제 2 게이트 절연막(303b) 및 제 1 게이트 절연막(303a)을 관통하는 제 1 드레인 콘택홀을 통해 제 1 반도체층(321)의 제 1 드레인 영역(D1)에 연결된다. 도시되지 않았지만, 제 1 드레인 전극(DE1)은 층간 절연막(304) 및 제 2 게이트 절연막(303b)을 관통하는 콘택홀을 통해 제 2 게이트 전극(GE2)에 연결된다.
제 2 소스 전극(SE2)은 층간 절연막(304), 제 2 게이트 절연막(303b) 및 제 1 게이트 절연막(303a)을 관통하는 제 2 소스 콘택홀을 통해 제 2 반도체층(322)의 제 2 소스 영역(S2)에 연결된다. 도시되지 않았지만, 제 2 소스 전극(SE2)은 층간 절연막(304)을 관통하는 콘택홀을 통해 제 1 구동 전원 라인(VDL)에 연결된다.
제 2 드레인 전극(DE2)은 층간 절연막(304), 제 2 게이트 절연막(303b) 및 제 1 게이트 절연막(303a)을 관통하는 제 2 드레인 콘택홀을 통해 제 2 반도체층(322)의 제 2 드레인 영역(D2)에 연결된다.
연결 전극(340)은 층간 절연막(304) 및 제 2 게이트 절연막(303b)을 관통하는 콘택홀을 통해 제 2 구동 전원 라인(VSL)에 연결된다.
평탄화막(305)은 제 1 소스 전극(SE1), 제 1 드레인 전극(DE1), 제 2 소스 전극(SE2), 제 2 드레인 전극(DE2), 연결 전극(340) 및 층간 절연막(304) 상에 위치한다.
제 1 전극부(351) 및 제 2 전극부(352)는 평탄화막(305) 상에 위치한다.
제 1 전극부(351)는 평탄화막(305)을 관통하는 제 1 콘택홀을 통해 제 2 드레인 전극(DE2)에 연결된다.
제 2 전극부(352)는 평탄화막(305)을 관통하는 제 2 콘택홀을 통해 연결 전극(340)에 연결된다. 제 2 전극부(352)는 그 연결 전극(340)을 통해 제 2 구동 전원 라인(VSL)에 연결된다.
발광 소자(LED)는 제 1 전극부(351), 제 2 전극부(352) 및 평탄화막(305) 상에 위치한다. 예를 들어, 발광 소자(LED)의 제 1 전극은 제 1 전극부(351) 상에 위치하며, 그 발광 소자(LED)의 제 2 전극은 제 2 전극부(352) 상에 위치한다. 발광 소자(LED)의 제 1 전극은 제 1 전극부(351)에 연결되며, 그 발광 소자(LED)의 제 2 전극은 제 2 전극부(352)에 연결된다.
제 1 화소(PX1), 제 2 화소(PX2) 및 제 3 화소(PX3)는 서로 다른 색상의 광을 방출하는 발광 소자(LED)를 포함할 수 있다. 예를 들어, 제 1 화소(PX1)의 발광 소자(LED)는 적색 광을 방출하는 적색 발광 소자일 수 있으며, 제 2 화소(PX2)의 발광 소자(LED)는 녹색 광을 방출하는 녹색 발광 소자일 수 있으며, 그리고 제 3 화소(PX3)의 발광 소자(LED)는 청색 광을 방출하는 청색 발광 소자일 수 있다.
도 3에 도시된 바와 같이, 제 1 내지 제 3 화소들(PX1, PX2, PX3)은 서로 다른 수의 발광 소자(LED)들을 포함할 수 있다. 예를 들어, 제 1 화소(PX1)는 5개의 발광 소자(LED)들을 포함할 수 있으며, 제 2 화소(PX2)는 4개의 발광 소자(LED)들을 포함할 수 있으며, 그리고 제 3 화소(PX3)는 3개의 발광 소자(LED)들을 포함할 수 있다.
제 1 접촉 전극(371)은 제 1 전극부(351) 및 발광 소자(LED)의 제 1 전극 상에 위치한다. 제 1 접촉 전극(371)은 제 1 전극부(351) 및 발광 소자(LED)의 제 1 전극에 연결된다.
제 2 접촉 전극(372)은 제 2 전극부(352) 및 발광 소자(LED)의 제 2 전극 상에 위치한다. 제 2 접촉 전극(372)은 제 2 전극부(352) 및 발광 소자(LED)의 제 2 전극에 연결된다.
차광막(306)은 평탄화막(305) 상에 위치한다. 차광막(305)은 화소 영역을 정의하는 개구부(355)를 갖는다. 전술된 발광 소자(LED)는 이 화소 영역 내에 위치한다.
스페이서(307)는 차광막(306) 상에 위치한다. 스페이서(307)의 폭은 차광막(306)의 폭보다 더 작으며, 이 스페이서(307)의 두께는 차광막(306)의 두께보다 더 작다. 스페이서(307)의 폭 및 차광막(306)의 폭은 X축 방향으로의 크기를 의미하며, 스페이서(307)의 두께 및 차광막(306)의 두께는 Z축 방향으로의 크기를 의미한다.
보호막(308)은 차광막(306), 발광 소자(LED), 제 1 전극부(351), 제 2 전극부(352), 제 1 접촉 전극(371), 제 2 접촉 전극(372) 및 평탄화막(305) 상에 위치한다.
반사 방지막(309)은 보호막(308) 및 스페이서(307) 상에 위치한다. 반사 방지막(309)은 외부로부터 표시 장치로 입사된 광의 반사를 방지한다.
제 1 화소(PX1), 제 2 화소(PX2) 및 제 3 화소(PX3)는 서로 다른 색상의 반사 방지막(309)을 포함할 수 있다. 예를 들어, 제 1 화소(PX1)의 반사 방지막(309)은 적색 광의 반사를 방지하는 적색 반사 방지막일 수 있으며, 제 2 화소(PX2)의 반사 방지막(309)은 녹색 광의 반사를 방지하는 녹색 반사 방지막일 수 있으며, 그리고 제 3 화소(PX1)의 반사 방지막(309)은 청색 광의 반사를 방지하는 청색 반사 방지막일 수 있다.
봉지층(310)은 반사 방지막(309) 및 스페이서(307) 상에 위치한다. 봉지층(310)은 기판(301)의 전면(全面)과 중첩한다.
도 5는 도 3의 어느 하나의 발광 소자에 대한 상세 도면이다.
발광 소자(LED)는 예를 들어 나노(nano)미터 또는 마이크로(mirco)미터의 길이를 갖는 발광 소자로서, 도 5에 도시된 바와 같이, 원기둥 형상을 가질 수 있다. 도시되지 않았지만, 이 발광 소자(LED)는 직육면체 또는 이와 다른 여러 가지 다양한 형상을 가질 수도 있다.
발광 소자(LED)는 제 1 전극(411), 제 2 전극(412), 제 1 반도체층(431), 제 2 반도체층(432), 활성층(450)을 포함할 수 있다. 한편, 발광 소자(LED)는 전술된 구성 요소들(411, 412, 431, 432, 450) 외에 절연막(470)을 더 포함할 수 있다. 제 1 전극(411) 및 제 2 전극(412) 중 적어도 하나는 생략 가능하다.
제 1 반도체층(431)은 제 1 전극(411)과 활성층(450) 사이에 위치한다.
활성층(450)은 제 1 반도체층(431)과 제 2 반도체층(432) 사이에 위치한다.
제 2 반도체층(432)은 활성층(450)과 제 2 전극(412) 사이에 위치한다.
절연막(470)은 제 1 전극(412)의 일부, 제 2 전극(412)의 일부, 제 1 반도체층(431), 활성층(450) 및 제 2 반도체층(432)을 둘러싸는 링 형상을 가질 수 있다. 다른 예로서, 절연막(470)은 활성층(450)만을 둘러싸는 링 형상을 가질 수 있다. 절연막(470)은 활성층(450)과 제 1 전극부(351) 간의 접촉 및 그 활성층(450)과 제 2 전극부(352) 간의 접촉을 방지한다. 또한, 절연막(470)은 활성층(450)을 포함한 외부면을 보호함으로써 발광 소자(LED)의 발광 효율이 저하되는 것을 방지할 수 있다.
제 1 전극(411), 제 1 반도체층(431), 활성층(450), 제 2 반도체층(432) 및 제 2 전극(412)은 발광 소자(40)의 길이 방향을 따라 순차적으로 적층된다. 여기서, 발광 소자의 길이는 X축 방향의 크기를 의미한다. 예를 들어, 발광 소자의 길이(L)는 2 μm 내지 5㎛일 수 있다.
제 1 및 제 2 전극(411, 412)은 오믹(ohmic) 접촉 전극일 수 있다. 다만, 제 1 및 제 2 전극(411, 412)은 이에 한정되지 아니하며, 쇼트키(Schottky) 접촉 전극일 수도 있다.
제 1 및 제 2 전극(411, 412)은 전도성이 있는 금속을 포함할 수 있다. 예를 들어, 제 1 및 제 2 전극(411, 412)은 알루미늄, 티타늄, 인듐, 골드 및 실버 중 하나 이상의 금속 물질을 포함할 수 있다. 또한, 한편, 제 1 전극 및 제 2 전극은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)를 포함할 수도 있다. 제 1 및 제 2 전극(411, 412)은 동일한 물질을 포함할 수 있다. 이와 달리, 제 1 및 제 2 전극(411, 412)은 서로 다른 물질을 포함할 수도 있다.
제 1 반도체층(431)은 예를 들어, n형 반도체층을 포함할 수 있다. 일 예로서, 발광 소자(LED)가 청색 발광 소자인 경우, 그 n형 반도체층은 InxAlyGa1-x-yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예컨대 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 등의 물질들 중 어느 하나 이상을 포함할 수 있다. 이 n형 반도체 재료에 제 1 도전성 도펀트(예: Si, Ge, Sn 등)가 도핑 될 수도 있다.
전술된 청색 발광 소자가 아닌 다른 색상의 발광 소자는 다른 종류의 III-V족 반도체 물질을 n형 반도체 층으로 포함할 수 있다.
제 1 전극(411)은 생략될 수 있다. 제 1 전극(411)이 존재하지 않을 경우, 제 1 반도체층(431)은 제 1 전극부(351)에 연결될 수 있다.
제 2 반도체층(432)은 예를 들어, p형 반도체층을 포함할 수 있다. 일 예로서, 발광 소자(40)가 청색 발광 소자인 경우, 그 p형 반도체층은 InxAlyGa1-x-yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질, 예컨대 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 등의 물질들 중 하나 이상을 포함할 수 있다. 이 p형 반도체 재료에 제 2 도전성 도펀트(예: Mg)가 도핑 될 수도 있다.
제 2 전극(412)은 생략될 수 있다. 제 2 전극(412)이 존재하지 않을 경우, 제 2 반도체층(432)은 제 2 전극부(352)에 연결될 수 있다.
활성층(450)은 단일 또는 다중 양자 우물 구조를 가질 수 있다. 예를 들어, 활성층(450)의 상부 및 하부 중 적어도 하나에는 도전성 도펀트가 도핑된 클래드층(미도시)이 배치될 수도 있으며, 이 클래드층(즉, 도전성 도펀트를 포함하는 클래드층)은 AlGaN층 또는 InAlGaN층일 수 있다. 이 외에 AlGaN, AlInGaN 등의 물질도 활성층(450)으로 이용될 수 있다. 상술한 활성층(450)에 전계가 인가되면, 전자-정공 쌍의 결합에 의하여 빛이 발생한다. 활성층(450)의 위치는 발광 소자의 종류에 따라 다양하게 변경될 수 있다.
전술된 청색 발광 소자가 아닌 다른 색상의 발광 소자의 활성층은 다른 종류의 III-V족 반도체 물질을 포함할 수 있다.
한편, 도시되지 않았지만, 발광 소자(LED)는 제 1 및 제 2 반도체층(431, 432)의 상부 및 하부에 형광체층, 활성층, 반도체층 및 전극 중 적어도 하나를 더 포함할 수 있다.
도 3에 도시된 바와 같이, 제 1 내지 제 3 화소들(PX1, PX2, PX3)이 서로 다른 개수의 발광 소자들을 포함할 경우, 동일한 데이터 전압(예를 들어, 영상 데이터 신호에 대응되는 데이터 전압)에 대하여 제 1 화소(PX1)의 발광 소자(LED; 이하, 제 1 발광 소자), 제 2 화소(PX2)의 발광 소자(LED; 이하, 제 2 발광 소자) 및 제 3 화소(PX3)의 발광 소자(LED; 이하, 제 3 발광 소자)에 공급되는 구동 전류의 크기는 달라진다. 즉, 가장 적은 수의 제 3 발광 소자(LED)에 공급되는 구동 전류가 상대적으로 가장 크다. 다시 말하여, 복수의 발광 소자들로 구동 전류가 나뉘어져 인가될 때 그 나뉘어진 전류는 단위 구동 전류로 정의될 수 있는 바, 제 3 발광 소자(LED)로 인가되는 단위 구동 전류가 가장 크다.
만약, 제 1 내지 제 3 발광 소자들(LED)이 모두 녹색을 발광하는 녹색 발광 소자들일 경우, 가장 큰 구동 전류를 공급받는 제 3 발광 소자(LED)는 녹색 광이 아닌 청색 광을 방출할 수 있다. 예를 들어, 최고 계조 레벨(예를 들어, 255계조 레벨)의 영상 데이터 신호에 해당하는 데이터 신호(이하, 최고 계조 레벨의 데이터 신호)이 제 3 화소에 인가될 때, 그 최고 계조 레벨의 데이터 신호에 의해 발생된 큰 구동 전류에 의해 제 3 발광 소자(LED)는 청색 광을 방출할 수 있다.
한편, 그 최고 계조 레벨의 데이터 신호에 의해 발생된 구동 전류는 제 1 화소(PX1)에서 5개의 제 1 발광 소자(LED)들에 나누어 공급되므로, 그 5개의 제 1 발광 소자(LED)들 각각에 인가되는 단위 구동 전류는 상대적으로 작다. 따라서, 제 1 발광 소자(LED)들은 각각 정상적으로 녹색 광을 방출할 수 있다.
또 한편, 그 최고 계조 레벨의 데이터 신호에 의해 발생된 구동 전류는 제 2 화소(PX2)에서 4개의 제 2 발광 소자(LED)들에 나누어 공급되므로, 그 3개의 제 2 발광 소자(LED)들 각각에 인가되는 단위 구동 전류는 상대적으로 크다. 따라서, 이 제 2 발광 소자(LED)는 제 1 발광 소자(LED)에 비하여 보다 청색에 근접한 광을 방출할 수 있다.
전술된 제 1 내지 제 3 발광 소자들(LED)이 모두 적색 광을 방출하는 적색 발광 소자들일 경우에도 전술된 구동 전류의 크기 차이에 의해 제 2 및 제 3 발광 소자들(LED)은 적색이 아닌 다른 색상의 광을 방출할 수 있다.
마찬가지로, 전술된 제 1 내지 제 3 발광 소자들(LED)이 모두 청색 광을 방출하는 청색 발광 소자들일 경우에도 전술된 구동 전류의 크기 차이에 의해 제 2 및 제 3 발광 소자들(LED)은 적색이 아닌 다른 색상의 광을 방출할 수 있다.
본 발명의 타이밍 컨트롤러(122)는 화소(PX)에 포함된 발광 소자의 개수를 근거로 그 화소(PX)의 영상 데이터 신호를 보정함으로써 위와 같은 색상 왜곡에 따른 화질 저하를 방지할 수 있다. 이를 도 6a 내지 도 6e를 통해 구체적으로 설명한다.
도 6a 내지 도 6e는 화소에 포함된 발광 소자의 개수에 따른 보정 데이터 신호의 크기를 설명하기 위한 도면이고, 도 7은 녹색 화소의 발광 소자의 개수에 따른 광의 색상 왜곡을 설명하기 위한 도면이다.
도 6a 내지 도 6c에서, 영상 데이터 신호는 미리 설정된 복수의 계조 레벨(gray level)들 중 어느 하나에 대응되는 크기를 가질 수 있다. 예를 들어, 영상 데이터 신호는 256개의 계조 레벨들 중 어느 하나의 계조 레벨에 대응되는 크기를 가질 수 있다. 다시 말하여, 영상 데이터 신호는 0계조 레벨(즉, 최처 계조 레벨) 내지 255계조 레벨(즉, 최고 계조 레벨) 중 어느 하나의 계조 레벨에 대응되는 크기를 가질 수 있다.
0계조 레벨 내지 255계조 레벨의 영상 데이터 신호들은 서로 다른 밝기를 나타내는 영상 데이터 신호들이다. 예를 들어, 0계조 레벨의 영상 데이터 신호는 가장 어두운 계조(예를 들어, 풀 블랙 계조)의 영상 데이터 신호를 의미하며, 255계조 레벨의 영상 데이터 신호는 가장 밝은 계조(예를 들어, 풀 화이트 계조)의 영상 데이터 신호를 의미한다. 다시 말하여, 상대적으로 더 높은 계조 레벨의 영상 데이터 신호는 상대적으로 더 밝은 영상 데이터 신호이다.
도 6a 내지 도 6e에서, 영상 데이터 신호 D_Gp는 p계조의 영상 데이터 신호를 의미한다. 여기서 p는, 예를 들어, 0계조 레벨 내지 255계조 레벨들 중 어느 하나일 수 있다. 예를 들어, 도 6a의 영상 데이터 신호 D_G255는 255계조 레벨의 영상 데이터 신호임을 의미한다. 물론, 계조 레벨수가 256개보다 더 많을 경우 p의 최대치는 255보다 더 클 수 있다.
영상 데이터 신호들은 계조 레벨에 따라 서로 다른 계조값을 갖는다. 구체적으로, 영상 데이터 신호의 계조 레벨이 높을수록 그 영상 데이터 신호는 더 큰 계조값을 갖는다. 예를 들어, 도 6a에서 255계조 레벨의 영상 데이터 신호 D_G255는 254계조 레벨의 영상 데이터 신호 D_G254보다 더 큰 계조값을 갖는다.
구동 스위칭 소자의 타입에 따라, 영상 데이터 신호의 전압(즉, 디지털 전압)은 그 영상 데이터 신호의 계조값에 비례하여 점진적으로 증가하거나 또는 점진적으로 감소할 수 있다. 예를 들어, 도 2에 도시된 바와 같이, 화소의 제 2 스위칭 소자(Tr2)가 P타입의 트랜지스터일 경우, 영상 데이터 신호의 계조값이 클수록 그 영상 데이터 신호는 더 작은 전압을 가질 수 있다. 구체적인 예로서, 전술된 화소의 제 2 스위칭 소자(Tr2)가 P타입의 트랜지스터일 경우, 도 6a에서 255계조 레벨의 영상 데이터 신호 D_G255는 254계조 레벨의 영상 데이터 신호 D_G254보다 더 작은 전압을 갖는다. 반면, 화소의 제 2 스위칭 소자가 N타입의 트랜지스터일 경우, 영상 데이터 신호의 계조값이 클수록 그 영상 데이터 신호는 더 큰 전압을 가질 수 있다. 구체적인 예로서, 전술된 화소의 제 2 스위칭 소자가 N타입의 트랜지스터일 경우, 도 6a에서 255계조 레벨의 영상 데이터 신호 D_G255는 254계조 레벨의 영상 데이터 신호 D_G254보다 더 큰 전압을 갖는다.
도 6a 내지 6d에서, D_q_Gp는 q개의 발광 소자를 갖는 화소의 p계조 레벨의 영상 데이터 신호에 대한 보정 영상 데이터 신호를 의미한다. 예를 들어, 도 6a의 보정 영상 데이터 신호 D_k-1_G255는 k-1개의 발광 소자를 갖는 화소의 255계조 레벨의 영상 데이터 신호 D_G255에 대한 보정 영상 데이터 신호임을 의미한다. 여기서, q는 자연수로서 전술된 k, k-1, k-2, k+1 및 k+2 등 중 하나일 수 있다.
보정 영상 데이터 신호들은 계조 레벨에 따라 서로 다른 계조값을 갖는다. 구체적으로, 보정 영상 데이터 신호의 계조 레벨이 높을수록 그 보정 영상 데이터 신호는 더 큰 계조값을 갖는다. 예를 들어, 도 6a에서 255계조 레벨의 보정 영상 데이터 신호 D_n-1_G255는 254계조 레벨의 영상 데이터 신호 D_n-1_G254보다 더 큰 계조값을 갖는다.
구동 스위칭 소자의 타입에 따라, 보정 영상 데이터 신호의 전압(즉, 디지털 전압)은 그 보정 영상 데이터 신호의 계조값에 비례하여 점진적으로 증가하거나 또는 점진적으로 감소할 수 있다. 예를 들어, 도 2에 도시된 바와 같이, 화소의 제 2 스위칭 소자(Tr2)가 P타입의 트랜지스터일 경우, 보정 영상 데이터 신호의 계조값이 클수록 그 보정 영상 데이터 신호는 더 작은 전압을 가질 수 있다. 구체적인 예로서, 전술된 화소의 제 2 스위칭 소자(Tr2)가 P타입의 트랜지스터일 경우, 도 6a에서 255계조 레벨의 보정 영상 데이터 신호 D_n-1_G255는 254계조 레벨의 영상 데이터 신호 D_n-1_G254보다 더 작은 전압을 갖는다. 반면, 화소의 제 2 스위칭 소자(Tr2)가 N타입의 트랜지스터일 경우, 보정 영상 데이터 신호의 계조값이 클수록 그 보정 영상 데이터 신호는 더 큰 전압을 가질 수 있다. 구체적인 예로서, 전술된 화소의 제 2 스위칭 소자(Tr2)가 N타입의 트랜지스터일 경우, 도 6a에서 255계조 레벨의 영상 데이터 신호 D_G255는 254계조 레벨의 영상 데이터 신호 D_G254보다 더 큰 전압을 갖는다.
도 6a 내지 도 6d의 보정 데이터 신호 A_q_Gp는 해당 보정 영상 데이터 신호에 대한 아날로그 전압을 의미한다. 영상 데이터 신호 및 보정 영상 데이터 신호는 디지털 신호이며, 보정 데이터 신호는 그 보정 영상 데이터 신호에 대응되는 아날로그 전압이다. 다시 말하여, 보정 데이터 신호는 그 디지털 보정 영상 데이터 신호에 따라 미리 설정된 아날로그 전압이다. 예를 들어, 도 6a의 A_n-1_G255는 보정 영상 데이터 신호 D_n-1_G255에 대한 아날로그 전압을 의미한다.
도 6a 내지 도 6d에서, 보정 데이터 신호는 계조 레벨에 따라 다른 계조값을 갖는다. 구체적으로, 보정 데이터 신호의 계조 레벨이 높을수록 그 보정 데이터 신호는 더 큰 계조값을 갖는다. 예를 들어, 도 6a에서 255계조 레벨의 보정 데이터 신호 A_n-1_G255는 254계조 레벨의 보정 데이터 신호 A_n-1_G254보다 더 큰 계조값을 갖는다.
구동 스위칭 소자의 타입에 따라, 보정 데이터 신호의 전압(즉, 아날로그 전압)은 그 보정 데이터 신호의 계조값에 비례하여 점진적으로 증가하거나 또는 점진적으로 감소할 수 있다. 예를 들어, 도 2에 도시된 바와 같이, 화소의 제 2 스위칭 소자(Tr2)가 P타입의 트랜지스터일 경우, 보정 데이터 신호의 계조값이 클수록 그 보정 데이터 신호는 더 작은 전압을 가질 수 있다. 구체적인 예로서, 전술된 화소의 제 2 스위칭 소자(Tr2)가 P타입의 트랜지스터일 경우, 도 6a에서 255계조 레벨의 보정 데이터 신호 A_n-1_G255는 254계조 레벨의 보정 데이터 신호 A_n-1_G254보다 더 작은 전압을 갖는다. 반면, 화소의 제 2 스위칭 소자(Tr2)가 N타입의 트랜지스터일 경우, 보정 데이터 신호의 계조값이 클수록 그 보정 데이터 신호는 더 큰 전압을 가질 수 있다. 구체적인 예로서, 전술된 화소의 제 2 스위칭 소자가 N타입의 트랜지스터일 경우, 도 6a에서 255계조 레벨의 보정 데이터 신호 A_n-1_G255는 254계조 레벨의 보정 데이터 신호 A_n-1_G254보다 더 큰 전압을 갖는다.
도 6e의 데이터 신호는 A_q_Gp는 해당 영상 데이터 신호에 대한 아날로그 전압을 의미한다. 예를 들어, 도 6e의 A_G255는 영상 데이터 신호 D_G255에 대한 아날로그 전압을 의미한다.
도 6e에서, 데이터 신호들은 계조 레벨에 따라 다른 계조값을 갖는다. 구체적으로, 데이터 신호의 계조 레벨이 높을수록 그 데이터 신호는 더 큰 계조값을 갖는다. 예를 들어, 도 6e에서 255계조 레벨의 보정 데이터 신호 A_G255는 254계조 레벨의 보정 데이터 신호 A_G254보다 더 큰 계조값을 갖는다.
구동 스위칭 소자의 타입에 따라, 데이터 신호의 전압(즉, 아날로그 전압)은 그 데이터 신호의 계조값에 비례하여 점진적으로 증가하거나 또는 점진적으로 감소할 수 있다. 예를 들어, 도 2에 도시된 바와 같이, 화소의 제 2 스위칭 소자(Tr2)가 P타입의 트랜지스터일 경우, 데이터 신호의 계조값이 클수록 그 데이터 신호는 더 작은 전압을 가질 수 있다. 구체적인 예로서, 전술된 화소의 제 2 스위칭 소자(Tr2)가 P타입의 트랜지스터일 경우, 도 6e에서 255계조 레벨의 데이터 신호 A_G255는 254계조 레벨의 데이터 신호 A_G254보다 더 작은 전압을 갖는다. 반면, 화소의 제 2 스위칭 소자(Tr2)가 N타입의 트랜지스터일 경우, 데이터 신호의 계조값이 클수록 그 데이터 신호는 더 큰 전압을 가질 수 있다. 구체적인 예로서, 전술된 화소의 제 2 스위칭 소자(Tr2)가 N타입의 트랜지스터일 경우, 도 6e에서 255계조 레벨의 데이터 신호 A_G255는 254계조 레벨의 데이터 신호 A_G254보다 더 큰 전압을 갖는다.
타이밍 컨트롤러(122)는 시스템으로부터 제공된 화소(PX)의 영상 데이터 신호를 그 화소(PX)에 포함된 발광 소자(LED)의 개수를 근거로 보정한다.
예를 들어, 예를 들어, 화소(PX)에 포함된 발광 소자(LED)의 개수가 적을수록 그 화소(PX)의 보정 영상 데이터 신호는 더 작은 계조값을 가질 수 있다.
구체적인 예로서, 타이밍 컨트롤러(122)는 미리 설정된 기준치(도 6e의 k)와 그 화소(PX)의 발광 소자(LED)의 개수를 비교하고, 그 비교 결과를 근거로 그 화소(PX)의 영상 데이터 신호를 보정할 수 있다. 여기서, k는 자연수이다.
기준치는 화소로부터 원래 의도한 정상적인 색상의 광이 방출될 때의 그 화소에 포함된 발광 소자의 개수를 의미한다. 하나의 예로서, 도 7에 도시된 바와 같이, 최고 계조 레벨(예를 들어, 255계조 레벨)의 영상 데이터 신호가 녹색 화소에 인가될 때, 그 녹색 화소에 포함된 5개의 녹색 발광 소자들로부터 정상적으로 녹색 광이 발생될 경우 그 기준치는 5일 수 있다. 여기서, 이 정상적인 녹색 광은, 예를 들어, CIE 색좌표계에서 녹색 광의 좌표(즉, X=0.149, Y=0.657)에 위치하는 색상을 가질 수 있다. 반면, 그 녹색 화소의 발광 소자의 개수가 그 기준치인 5개로부터 감소할수록, 그 녹색 화소로부터의 광은 청색에 더 근접한 색상을 갖는다. 예를 들어, 도 7에 도시된 바와 같이, 녹색 화소의 발광 소자의 개수가 1개일 때, 그 녹색 화소로부터의 광은 CIE 색좌표계에서 청색 광의 좌표(즉, X=0.129, Y=0.287)에 위치하는 색상을 가질 수 있다.
도 7의 CIE 색좌표계는 녹색 영역(A1), 청색 영역(A2) 및 적색 영역(A3)을 포함한다.
전술된 비교 결과, 화소(PX)의 발광 소자(LED)의 개수가 그 기준치(k)보다 더 작은 것으로 확인되면, 타이밍 컨트롤러(122)는 그 화소(PX)의 영상 데이터 신호를 그 화소(PX)의 영상 데이터 신호보다 더 작은 계조값을 갖는 보정 영상 데이터 신호로 보정(또는 변조)할 수 있다.
예를 들어, 도 6a에 도시된 바와 같이, 화소(PX)가 기준치(k)보다 작은 k-1개의 발광 소자들을 포함하고, 그리고 그 화소(PX)의 영상 데이터 신호 D_G255의 계조 레벨이 255일 경우, 타이밍 컨트롤러(122)는 그 화소(PX)의 보정 영상 데이터 신호로서 D_k-1_G255를 출력할 수 있다. 이 보정 영상 데이터 신호 D_k-1_G255는 영상 데이터 신호 D_G255보다 더 작은 계조값을 갖는다. 다시 말하여, 영상 데이터 신호 D_G255와 보정 영상 데이터 신호 D_k-1_G255는 동일한 255계조 레벨을 갖지만, 그 D_G255의 계조값과 D_k-1_G255의 계조값은 서로 다르다.
이와 같이 도 6a의 보정 영상 데이터 신호는 이에 대응되는 영상 데이터 신호보다 더 작은 계조값을 갖는다. 다시 말하여, 보정 영상 데이터 신호는 이 보정 영상 데이터 신호와 동일한 계조 레벨의 영상 데이터 신호보다 더 작은 계조값을 갖는다.
타이밍 컨트롤러(122)로부터 출력된 보정 영상 데이터 신호들은 데이터 드라이버(153)로 공급된다. 예를 들어, 전술된 보정 영상 데이터 신호 D_k-1_G255는 데이터 드라이버(153)로 공급된다.
데이터 드라이버(153)는 보정 영상 데이터 신호에 대응되는 보정 데이터 신호를 출력한다. 예를 들어, 데이터 드라이버(153)는 그 보정 영상 데이터 신호 D_k-1_G255에 대응되는 보정 데이터 신호 A_k-1_G255를 출력한다. 여기서, 보정 데이터 신호 A_k-1_G255는 보정 영상 데이터 신호 D_k-1_G255에 대응되는 아날로그 전압을 의미한다.
또한, 전술된 바와 같이 화소(PX)의 발광 소자(LED)의 개수가 기준치(k)보다 더 작을 때, 그 화소(PX)의 발광 소자(LED)의 개수와 기준치(k) 간의 차가 클수록 타이밍 컨트롤러(122)는 더 작은 계조값의 보정 영상 데이터 신호를 출력한다. 이에 따라, 그 화소(PX)의 발광 소자(LED)의 개수와 기준치 간의 차가 클수록, 영상 데이터 신호와 이의 보정 영상 데이터 신호 간의 계조값의 차이는 더 증가한다.
예를 들어, 도 6a에 도시된 k-1개의 발광 소자를 포함하는 화소를 제 1 화소로 정의하고, 도 6b에 도시된 k-2개의 발광 소자를 포함하는 화소를 제 2 화소로 정의할 때, 제 2 화소의 보정 영상 데이터 신호는 그 보정 영상 데이터 신호와 동일한 계조 레벨의 제 1 화소의 보정 영상 데이터 신호보다 더 작은 계조값을 갖는다. 더욱 구체적인 예로서, 도 6b의 255계조 레벨의 보정 영상 데이터 신호 D_k-2_G255는 도 6a의 255계조 레벨의 보정 영상 데이터 신호 D_k-1_G255보다 더 작은 계조값을 갖는다.
마찬가지로, D_k-2_G0은 D_k-1_G0보다 더 작은 계조값을 가지며, D_k-2_G1은 D_k-1_G1보다 더 작은 계조값을 가지며, D_k-2_G2은 D_k-1_G2보다 더 작은 계조값을 가지며, 그리고 D_k-2_G254는 D_k-1_G254보다 더 작은 계조값을 갖는다.
이에 따라, A_k-2_G0은 A_k-1_G0보다 더 작은 계조값을 가지며, A_k-2_G1은 A_k-1_G1보다 더 작은 계조값을 가지며, A_k-2_G2은 A_k-1_G2보다 더 작은 계조값을 가지며, 그리고 A_k-2_G254는 A_k-1_G254보다 더 작은 계조값을 갖는다.
이와 같이 화소(PX)의 발광 소자(LED)의 개수가 미리 설정된 기준치(k)보다 작을 경우, 그 화소(PX)는 원래의 영상 데이터 신호보다 더 작은 계조값의 영상 데이터 신호(즉, 보정 영상 데이터 신호)에 의해 설정된 데이터 신호(즉, 보정 데이터 신호)를 공급받는다. 이에 따라, 그 화소(PX)는 기준 화소보다 더 작은 크기의 구동 전류를 생성할 수 있다. 구체적으로, 그 화소(PX)의 화소 회로(180)는 기준 화소의 화소 회로(180)보다 더 작은 크기의 구동 전류를 생성할 수 있다. 여기서, 기준 화소는 전술된 기준치에 해당하는 개수의 발광 소자(LED)를 갖는 화소를 의미한다.
따라서, 그 화소(PX)의 발광 소자(LED)와 기준 화소의 발광 소자(LED)는 실질적으로 동일한 크기의 단위 구동 전류를 공급받을 수 있다. 다시 말하여, 하나의 화소(PX)에 포함된 복수의 발광 소자(LED)들로 구동 전류가 나뉘어져 인가될 때 그 나뉘어진 전류는 단위 구동 전류로 정의될 수 있는 바, 그 화소(PX)의 개별 발광 소자(LED)에 인가되는 단위 구동 전류와 그 기준 화소의 개별 발광 소자(LED)에 인가되는 단위 구동 전류는 실질적으로 동일할 수 있다. 그러므로, 그 화소(PX)와 기준 화소는 서로 다른 개수의 발광 소자(LED)를 포함함에도 불구하고 동일한 색상(예를 들어, 색좌표계 상에서의 동일한 좌표의 색상)의 광(예를 들어, 녹색 광)을 발생시킬 수 있다.
한편, 전술된 비교 결과 화소(PX)의 발광 소자(LED)의 개수가 그 기준치(k)보다 더 큰 것으로 확인되면, 타이밍 컨트롤러(122)는 그 화소(PX)의 영상 데이터 신호를 그 화소(PX)의 영상 데이터 신호보다 더 큰 계조값을 갖는 보정 영상 데이터 신호로 보정(또는 변조)할 수 있다.
예를 들어, 도 6c에 도시된 바와 같이, 화소(PX)가 기준치(k)보다 더 많은 k+1개의 발광 소자들을 포함하고, 그리고 그 화소(PX)의 영상 데이터 신호 D_G255의 계조 레벨이 255일 경우, 타이밍 컨트롤러(122)는 그 화소(PX)의 보정 영상 데이터 신호로서 D_k+1_G255를 출력할 수 있다. 보정 영상 데이터 신호 D_k+1_G255는 영상 데이터 신호 D_G255보다 더 큰 계조값을 갖는다. 다시 말하여, 영상 데이터 신호 D_G255와 보정 영상 데이터 신호 D_ k+1_G255는 동일한 255계조 레벨을 갖지만, 그 D_G255의 계조값과 D_ k+1_G255의 계조값은 서로 다르다.
이와 같이 도 6c의 보정 영상 데이터 신호는 이에 대응되는 영상 데이터 신호보다 더 큰 계조값을 갖는다. 다시 말하여, 보정 영상 데이터 신호는 이 보정 영상 데이터 신호와 동일한 계조 레벨의 영상 데이터 신호보다 더 큰 계조값을 갖는다.
타이밍 컨트롤러(122)로부터 출력된 보정 영상 데이터 신호 D_k+1_G255는 데이터 드라이버(153)로 공급된다. 데이터 드라이버(153)는 그 보정 영상 데이터 신호 D_k+1_G255에 대응되는 보정 데이터 신호 A_k+1_G255를 출력한다. 여기서, 보정 데이터 신호 A_k+1_G255는 보정 영상 데이터 신호 D_k+1_G255에 대응되는 아날로그 전압을 의미한다.
또한, 전술된 바와 같이 화소(PX)의 발광 소자의 개수가 기준치(k)보다 더 클 때, 그 화소(PX)의 발광 소자(LED)의 개수와 기준치(k) 간의 차가 클수록 타이밍 컨트롤러(122)는 더 큰 계조값의 보정 영상 데이터 신호를 출력한다. 이에 따라, 그 화소(PX)의 발광 소자(LED)의 개수와 기준치 간의 차가 클수록, 영상 데이터 신호와 이의 보정 영상 데이터 신호 간의 계조값의 차이는 더 증가한다.
예를 들어, 도 6c에 도시된 k+1개의 발광 소자를 포함하는 화소를 제 1 화소로 정의하고, 도 6d에 도시된 k+2개의 발광 소자를 포함하는 화소를 제 2 화소로 정의할 때, 제 2 화소의 보정 영상 데이터 신호는 그 보정 영상 데이터 신호와 동일한 계조 레벨의 제 1 화소의 보정 영상 데이터 신호보다 더 큰 계조값을 갖는다. 더욱 구체적인 예로서, 도 6d의 255계조 레벨의 보정 영상 데이터 신호 D_k+2_G255는 도 6c의 255계조 레벨의 보정 영상 데이터 신호 D_k+1_G255보다 더 큰 계조값을 갖는다.
마찬가지로, D_k+2_G0은 D_k+1_G0보다 더 큰 값을 가지며, D_k+2_G1은 D_k+1_G1보다 더 큰 값을 가지며, D_k+2_G2은 D_k+1_G2보다 더 큰 값을 가지며, 그리고 D_k+2_G254는 D_k+1_G245보다 더 큰 값을 갖는다.
이에 따라, A_k+2_G0은 A_k+1_G0보다 더 큰 계조값을 가지며, A_k+2_G1은 A_k+1_G1보다 더 큰 계조값을 가지며, A_k+2_G2은 A_k+1_G2보다 더 큰 계조값을 가지며, 그리고 A_k+2_G254는 A_k+1_G254보다 더 큰 계조값을 갖는다.
한편, 도 6a 내지 도 6e에서, 최저 계조 레벨의 보정 데이터 신호(또는 최저 계조의 데이터 신호)들은 모두 동일한 계조값을 가질 수 있다. 예를 들어, A_k-1_G0, A_k-2_G0, A_k+1_G0, A_k+2_G0 및 A_G0는 동일한 계조값을 가질 수 있다.
이와 같이 화소(PX)의 발광 소자(LED)의 개수가 미리 설정된 기준치(k)보다 더 클 경우, 그 화소(PX)는 원래의 영상 데이터 신호보다 더 큰 계조값의 영상 데이터 신호(즉, 보정 영상 데이터 신호)에 의해 설정된 데이터 신호(즉, 보정 데이터 신호)를 공급받는다. 이에 따라, 그 화소(PX)는 기준 화소보다 더 큰 크기의 구동 전류를 생성할 수 있다. 구체적으로, 그 화소(PX)의 화소 회로(180)는 기준 화소의 화소 회로(180)보다 더 큰 크기의 구동 전류를 생성할 수 있다.
따라서, 그 화소(PX)의 발광 소자(LED)와 기준 화소의 발광 소자(LED)는 실질적으로 동일한 크기의 단위 구동 전류를 공급받을 수 있다. 다시 말하여, 그 화소(PX)의 개별 발광 소자(LED)에 인가되는 단위 구동 전류와 그 기준 화소의 개별 발광 소자(LED)에 인가되는 단위 구동 전류는 실질적으로 동일할 수 있다. 그러므로, 그 화소(PX)와 기준 화소는 서로 다른 개수의 발광 소자(LED)를 포함함에도 불구하고 동일한 색상(예를 들어, 색좌표계 상에서의 동일한 좌표의 색상)의 광(예를 들어, 녹색 광)을 발생시킬 수 있다.
한편, 전술된 비교 결과, 화소(PX)의 발광 소자(LED)의 개수가 그 기준치(k)와 동일할 경우, 타이밍 컨트롤러(122)는 실질적으로 그 화소(PX)의 영상 데이터 신호를 보정 없이 출력할 수 있다.
예를 들어, 도 6e에 도시된 바와 같이, 화소(PX)가 기준치(k)와 동일한 수의 발광 소자(LED)들을 포함하고, 그리고 그 화소의 영상 데이터 신호 D_G255의 계조가 255계조일 경우, 타이밍 컨트롤러는 그 영상 데이터 신호 D_G255를 보정 없이 그대로 출력한다.
타이밍 컨트롤러(122)로부터 출력된 영상 데이터 신호 D_G255는 데이터 드라이버(153)로 공급된다. 데이터 드라이버(153)는 그 영상 데이터 신호 D_G255에 대응되는 데이터 전압 A_G255를 출력한다. 여기서, 데이터 전압 A_G255는 영상 데이터 신호 D_G255에 대응되는 아날로그 전압을 의미한다.
A_G0은 A_n+1_G0보다 더 작고 A_n-1_G0보다 더 큰 계조값을 가지며, A_G1은 A_k+1_G1보다 더 작고 A_k-1_G1보다 더 큰 계조값을 가지며, A_G254은 A_k+1_G254보다 더 작고 A_k-1_G254보다 더 큰 계조값을 가지며, 그리고 A_G255은 A_k+1_G255보다 더 작고 A_k-1_G255보다 더 큰 계조값을 갖는다.
도 8은 본 발명의 다른 실시예에 따른 표시 장치를 나타낸 도면이다.
본 발명의 다른 실시예에 따른 표시 장치는, 도 8에 도시된 바와 같이, 표시 패널(111), 스캔 드라이버(151), 데이터 드라이버(153), 타이밍 컨트롤러(122), 룩업 테이블(LUT) 및 전원 공급부(123)를 포함한다.
도 8의 표시 패널(111)은 복수의 화소(PX)들, 복수의 스캔 라인들(SL1 내지 SLi), 복수의 데이터 라인들(DL1 내지 DLj), 제 1 구동 전원 라인(VDL), 제 2 구동 전원 라인(VSL) 및 복수의 보정 라인(CL)들을 포함한다.
도 8의 복수의 화소(PX)들, 복수의 스캔 라인들(SL1 내지 SLi), 복수의 데이터 라인들(DL1 내지 DLj), 제 1 구동 전원 라인(VDL) 및 제 2 구동 전원 라인(VSL)은 각각 도 2의 복수의 화소(PX)들, 복수의 스캔 라인들(SL1 내지 SLi), 복수의 데이터 라인들(DL1 내지 DLj), 제 1 구동 전원 라인(VDL) 및 제 2 구동 전원 라인(VSL)과 동일하다.
복수의 보정 라인(CL)들은 스캔 드라이버(151)에 연결된다. 또한, 이 복수의 보정 라인(CL)들은 복수의 화소(PX)들에 각각 연결된다. 예를 들어, i*j개의 보정 라인(CL)들은 i*j개의 화소(PX)들 각각에 개별적으로 연결된다. 다시 말하여, i*j개의 화소(PX)들은 서로 다른 보정 라인(CL)에 개별적으로 연결된다.
도 8의 타이밍 컨트롤러(122)는 시스템으로부터 공급된 영상 데이터 신호(DATA)들을 재정렬하고, 그 재정렬된 영상 데이터 신호(DATA')들을 데이터 드라이버(153)에 공급한다.
도 8의 타이밍 컨트롤러(122)는 자신에게 입력되는 수직 동기 신호(Vsync), 수평 동기 신호(Hsync) 및 클럭 신호(DCLK)를 이용하여 데이터 제어 신호(DCS) 및 스캔 제어 신호(SCS)를 생성하여 데이터 드라이버(153) 및 스캔 드라이버(151)로 공급한다. 데이터 제어 신호(DCS)는 데이터 드라이버(153)에 공급되며, 스캔 제어 신호(SCS)는 스캔 드라이버(151)에 공급된다.
데이터 제어 신호(DCS)는 도트 클럭(dot clock), 소스 쉬프트 클럭(source shift clock), 소스 인에이블 신호(source enable signal) 및 극성 반전 신호(polarity inversion signal)를 포함한다.
스캔 제어 신호(SCS)는 게이트 스타트 펄스(gate start pulse), 게이트 쉬프트 클럭(gate shift clock) 및 게이트 출력 인에이블(gate output enable)을 포함한다.
도 8의 데이터 드라이버(153)는 타이밍 컨트롤러(122)로부터의 데이터 제어 신호(DCS)에 따라 영상 데이터 신호(DATA')들을 샘플링한 후에, 매 수평 기간(Horizontal Time: 1H, 2H, ...)마다 한 수평 라인의 샘플링 데이터 신호들을 래치하고, 그 래치된 데이터 신호들을 데이터 라인들(DL1 내지 DLj)에 공급한다. 즉, 데이터 드라이버(153)는 타이밍 컨트롤러(122)로부터의 영상 데이터 신호를 전원 공급부(123)로부터 입력되는 감마 전압을 이용하여 아날로그 데이터 신호로 변환하고, 그 변환된 아날로그 데이터 신호들을 데이터 라인들(DL1 내지 DLj)에 공급한다.
도 8의 스캔 드라이버(151)는 타이밍 컨트롤러(122)로부터의 게이트 스타트 펄스(SCS)에 응답하여 스캔 신호들을 발생하는 쉬프트 레지스터와, 이 스캔 신호들을 화소(PXL)의 구동에 알맞은 전압 레벨로 쉬프트시키기 위한 레벨 쉬프터를 포함할 수 있다. 스캔 드라이버(151)는 타이밍 컨트롤러(122)로부터의 스캔 제어 신호(SCS)에 응답하여 스캔 라인들(SL1 내지 SLi)로 제 1 내지 제 i 스캔 신호들을 각각 공급한다.
또한, 도 8의 스캔 드라이버(151)는 룩업 테이블(LUT)로부터 제공된 각 화소(PX)의 발광 소자의 개수를 근거로 각 화소(PX)의 보정 전압을 생성하고, 그 각 보정 전압을 각 보정 라인(CL)에 공급한다.
보정 전압은 직류 전압으로서, 화소(PX)에 포함된 발광 소자의 개수에 따라 다른 값을 가질 수 있다. 예를 들어, 화소(PX)에 포함된 발광 소자의 개수가 적을수록 그 화소(PX)에 공급되는 보정 전압은 더 작은 값을 가질 수 있다.
도 8의 전원 공급부(123)는 전술된 도 1의 전원 공급부(123)와 동일하다.
도 9는 도 8의 어느 하나의 화소에 구비된 한 실시예의 회로 구성을 나타낸 도면이다.
화소(PX)는, 도 9에 도시된 바와 같이, 화소 회로(180) 및 이 화소 회로(180)로부터의 구동 전류를 공급받는 발광 소자(LED)를 포함한다.
화소 회로(180)는 제 1 스위칭 소자(Tr1), 제 2 스위칭 소자(Tr2), 보정 스위칭 소자(Trc) 및 스토리지 커패시터(Cst)를 포함할 수 있다.
도 9의 제 1 스위칭 소자(Tr1)는 전술된 도 2의 제 1 스위칭 소자(Tr1)와 동일하다.
도 9의 발광 소자(LED)는 전술된 도 2의 발광 소자(LED)와 동일하다.
도 9의 제 2 스위칭 소자(Tr2)는 제 1 노드(N1)에 연결된 제 2 게이트 전극을 포함하며, 제 2 노드(N2)와 발광 소자(LED)의 제 1 전극 사이에 접속된다. 제 2 스위칭 소자(Tr2)의 제 2 소스 전극 및 제 2 드레인 전극 중 어느 하나는 제 2 노드(N2)에 연결되며, 그 제 2 소스 전극 및 제 2 드레인 전극 중 다른 하나는 발광 소자(LED)의 제 1 전극에 연결된다. 예를 들어, 제 2 스위칭 소자(Tr2)의 제 2 소스 전극은 제 2 노드(N2)에 연결되며, 제 2 스위칭 소자(Tr2)의 제 2 드레인 전극은 발광 소자(LED)의 제 1 전극에 연결된다.
제 2 스위칭 소자(Tr2)는 제 2 게이트 전극에 인가된 신호의 크기에 따라, 보정 스위칭 소자(Trc)를 통해 제 1 구동 전원 라인(VDL)으로부터 제 2 구동 전원 라인(VSL)으로 공급되는 구동 전류의 양(밀도)을 조절한다.
도 9의 보정 스위칭 소자(Trc)는 보정 라인(CL)에 연결된 게이트 전극을 포함하며, 제 1 구동 전원 라인(VDL)과 제 2 노드(N2) 사이에 접속된다. 보정 스위칭 소자(Trc)의 소스 전극 및 드레인 전극 중 어느 하나는 제 1 구동 전원 라인(VDL)에 연결되며, 그 보정 스위칭 소자(Trc)의 소스 전극 및 드레인 전극 중 다른 하나는 제 2 노드(N2)에 연결된다. 예를 들어, 보정 스위칭 소자(Trc)의 소스 전극은 제 1 구동 전원 라인(VDL)에 연결되며, 그 보정 스위칭 소자(Trc)의 드레인 전극은 제 2 노드(N2)에 연결된다.
보정 스위칭 소자(Trc)는 그 보정 스위칭 소자(Trc)의 게이트 전극에 인가된 보정 전압(Vc)의 크기에 따라 제 1 구동 전원 라인(VDL)으로부터 제 2 스위칭 소자(Tr2)로 공급되는 구동 전류의 양(밀도)을 제어한다.
스토리지 커패시터(Cst)는 제 1 노드(N1)와 제 2 노드(N2) 사이에 접속된다. 스토리지 커패시터(Cst)는 제 2 스위칭 소자(Tr2)의 제 2 게이트 전극에 인가된 신호를 한 프레임 기간 동안 저장한다.
발광 소자(LED)의 제 1 전극은 제 2 스위칭 소자(Tr2)의 제 2 드레인 전극에 연결되며, 이 발광 소자(LED)의 제 2 전극은 제 2 구동 전원 라인(VSL)에 연결된다. 발광 소자(LED)는 보정 스위칭 소자(Trc) 및 제 2 스위칭 소자(Tr2)를 통해 공급되는 구동 전류에 따라 발광한다. 발광 소자(LED)는 그 구동 전류의 크기에 따라 다른 밝기로 발광한다.
전술된 보정 전압(Vc)은 보정 스위칭 소자(Trc)의 게이트 전극에 인가된다.
보정 스위칭 소자(Trc)의 타입에 따라 보정 전압(Vc)은 양의 크기 또는 음의 크기를 가질 수 있다. 예를 들어, 도 9에 도시된 바와 같이, 보정 스위칭 소자(Trc)가 P타입의 트랜지스터일 경우, 보정 전압(Vc)은 음의 크기를 갖는다. 반면, 보정 스위칭 소자가 N타입의 트랜지스터일 경우, 보정 전압(Vc)은 양의 크기를 갖는다. 따라서, 별도의 언급이 없는 한, 보정 전압(Vc)의 크기는 그 보정 전압(Vc)의 절대값의 크기를 의미한다. 즉, 화소(PX)에 포함된 발광 소자(LED)의 개수가 적을수록 그 화소(PX)에 공급되는 보정 전압(Vc)의 절대값은 더 작은 값을 갖는다.
예를 들어, 도 3에 도시된 바와 같이, 제 1 내지 제 3 화소들(PX1, PX2, PX3)이 모두 동일한 색상의 발광 소자(예를 들어, 녹색 발광 소자)를 포함할 때, 제 2 화소(PX2)가 제 1 화소(PX1)보다 더 적은 수의 발광 소자(LED)들을 포함할 경우, 제 2 화소(PX2)에 공급되는 보정 전압(Vc)은 제 1 화소(PX1)에 공급되는 보정 전압(Vc)보다 더 작다. 즉, 제 2 화소(PX2)에 포함된 보정 스위칭 소자(Trc)의 게이트 전극에 공급되는 보정 전압(Vc)은 제 1 화소(PX1)에 포함된 보정 스위칭 소자(Trc)의 게이트 전극에 공급되는 보정 전압(Vc)보다 더 작다.
따라서, 제 2 화소(PX2)의 보정 스위칭 소자(Trc)는 제 1 화소(PX1)의 보정 스위칭 소자(Trc)보다 더 작은 크기로 턴-온된다. 다시 말하여, 제 2 화소(PX2)의 보정 스위칭 소자(Trc)는 제 1 화소(PX1)의 보정 스위칭 소자(Trc)보다 더 큰 저항(예를 들어, 트랜지스터의 내부 저항)을 갖는다. 이에 따라, 제 2 화소(PX2)의 보정 스위칭 소자(Trc)를 통해 그 제 2 화소(PX2)의 발광 소자(LED)로 공급되는 구동 전류는 제 1 화소(PX1)의 보정 스위칭 소자(Trc)를 통해 그 제 1 화소(PX1)의 발광 소자(LED)로 공급되는 구동 전류보다 더 작다.
이와 같이, 상대적으로 더 적은 수의 발광 소자(LED)를 포함하는 제 2 화소(PX2)의 화소 회로(180)는 상대적으로 더 많은 수의 발광 소자(LED)를 포함하는 제 1 화소(PX1)의 화소 회로(180)보다 더 작은 구동 전류를 생성한다. 따라서, 제 2 화소(PX2)의 발광 소자(LED)와 제 1 화소(PX1)의 발광 소자(LED)는 실질적으로 동일한 크기의 단위 구동 전류를 공급받을 수 있다. 다시 말하여, 제 1 화소(PX1)의 개별 발광 소자(LED)에 인가되는 단위 구동 전류와 제 2 화소(PX2)의 개별 발광 소자(LED)에 인가되는 단위 구동 전류는 실질적으로 동일할 수 있다. 그러므로, 제 1 화소(PX1)와 제 2 화소(PX2)는 서로 다른 개수의 발광 소자(LED)를 포함함에도 불구하고 동일한 색상(예를 들어, 색좌표계 상에서의 동일한 좌표의 색상)의 광(예를 들어, 녹색 광)을 발생시킬 수 있다.
또한, 도 3에 도시된 바와 같이 제 3 화소(PX3)는 제 2 화소(PX2)보다 더 적은 수의 발광 소자를 포함하므로, 제 3 화소(PX3)의 보정 스위칭 소자(Trc)에 공급되는 보정 전압(Vc)은 제 2 화소(PX2)의 보정 스위칭 소자(Trc)에 공급되는 보정 전압(Vc)보다 더 작다. 따라서, 제 1 내지 제 3 화소들(PX1, PX2, PX3)은 서로 다른 개수의 발광 소자(LED)를 포함함에도 불구하고 동일한 색상의 광을 발생시킬 수 있다.
한편, 전술된 기준치(k)에 해당하는 수의 발광 소자(LED)를 포함하는 화소를 기준 화소로 정의하고, 그 기준 화소의 보정 스위칭 소자(Trc)로 공급되는 보정 전압(Vc)을 기준 보정 전압으로 정의할 때, 스캔 드라이버(151)는 그 기준치(k)보다 더 작은 수의 발광 소자(LED)를 포함하는 화소로 그 기준 보정 전압보다 더 작은 값을 갖는 보정 전압(Vc)을 인가할 수 있다. 이때, 전술된 바와 같이 화소(PX)의 발광 소자(LED)의 개수가 기준치(k)보다 더 작을 때, 그 화소(PX)의 발광 소자(LED)의 개수와 기준치(k) 간의 차가 클수록 스캔 드라이버(151)는 더 작은 보정 전압(Vc)을 그 화소(PX)로 공급한다.
반면, 스캔 드라이버(151)는 그 기준치(k)보다 더 많은 수의 발광 소자(LED)를 포함하는 화소로 그 기준 보정 전압보다 더 큰 값을 갖는 보정 전압(Vc)을 인가할 수 있다. 이때, 전술된 바와 같이 화소(PX)의 발광 소자(LED)의 개수가 기준치(k)보다 더 클 때, 그 화소(PX)의 발광 소자(LED)의 개수와 기준치(k) 간의 차가 클수록 스캔 드라이버(151)는 더 큰 보정 전압(Vc)을 그 화소(PX)로 공급한다.
도 10은 도 8의 어느 하나의 화소에 구비된 다른 실시예의 회로 구성을 나타낸 도면이다.
화소(PX)는, 도 10에 도시된 바와 같이, 화소 회로(180) 및 이 화소 회로(180)로부터의 구동 전류를 공급받는 발광 소자(LED)를 포함한다.
화소 회로(180)는 제 1 스위칭 소자(Tr1), 제 2 스위칭 소자(Tr2), 보정 스위칭 소자(Trc) 및 스토리지 커패시터(Cst)를 포함할 수 있다.
도 10의 제 1 스위칭 소자(Tr1)는 전술된 도 2의 제 1 스위칭 소자(Tr1)와 동일하다.
도 10의 제 2 스위칭 소자(Tr2)는 전술된 도 2의 제 2 스위칭 소자(Tr2)와 동일하다.
도 10의 스토리지 커패시터(Cst)는 전술된 도 2의 스토리지 커패시터(Cst)와 동일하다.
도 10의 보정 스위칭 소자(Trc)는 보정 라인(CL)에 연결된 제 3 게이트 전극을 포함하며, 발광 소자(LED)의 제 2 전극과 제 2 구동 전원 라인(VSL) 사이에 접속된다. 보정 스위칭 소자(Trc)의 소스 전극 및 드레인 전극 중 어느 하나는 발광 소자(LED)의 제 2 전극에 연결되며, 그 보정 스위칭 소자(Trc)의 소스 전극 및 드레인 전극 중 다른 하나는 제 2 구동 전원 라인(VSL)에 연결된다. 예를 들어, 보정 스위칭 소자(Trc)의 소스 전극은 발광 소자(LED)의 제 2 전극에 연결되며, 그 보정 스위칭 소자(Trc)의 드레인 전극은 제 2 구동 전원 라인(VSL)에 연결된다.
보정 스위칭 소자(Trc)는 그 보정 스위칭 소자(Trc)의 게이트 전극에 인가된 보정 전압(Vc)의 크기에 따라 발광 소자(LED)로부터 제 2 구동 전원 라인(VSL)으로 공급되는 구동 전류의 양(밀도)을 제어한다.
도 10의 발광 소자(LED)의 제 1 전극은 제 2 스위칭 소자(Tr2)의 제 2 드레인 전극에 연결되며, 이 발광 소자(LED)의 제 2 전극은 보정 스위칭 소자(Trc)의 소스 전극에 연결된다.
발광 소자(LED)는 보정 스위칭 소자(Trc) 및 제 2 스위칭 소자(Tr2)에 의해 제어된 구동 전류에 따라 발광한다. 발광 소자(LED)는 그 구동 전류의 크기에 따라 다른 밝기로 발광한다.
전술된 보정 전압(Vc)은 보정 스위칭 소자(Trc)의 게이트 전극에 인가된다.
보정 스위칭 소자(Trc)의 타입에 따라 보정 전압은 양의 크기 또는 음의 크기를 가질 수 있다. 예를 들어, 도 10에 도시된 바와 같이, 보정 스위칭 소자(Trc)가 P타입의 트랜지스터일 경우, 보정 전압(Vc)은 음의 크기를 갖는다. 반면, 보정 스위칭 소자(Trc)가 N타입의 트랜지스터일 경우, 보정 전압(Vc)은 양의 크기를 갖는다. 따라서, 별도의 언급이 없는 한, 보정 전압(Vc)의 크기는 그 보정 전압(Vc)의 절대값의 크기를 의미한다. 즉, 화소(PX)에 포함된 발광 소자(LED)의 개수가 적을수록 그 화소(PX)에 공급되는 보정 전압(Vc)의 절대값은 더 작은 값을 갖는다.
예를 들어, 도 3에 도시된 바와 같이, 제 1 내지 제 3 화소들(PX1, PX2, PX3)이 모두 동일한 색상의 발광 소자(예를 들어, 녹색 발광 소자)를 포함할 때, 제 2 화소(PX2)가 제 1 화소(PX1)보다 더 적은 수의 발광 소자(LED)들을 포함할 경우, 제 2 화소(PX2)에 공급되는 보정 전압(Vc)은 제 1 화소(PX1)에 공급되는 보정 전압(Vc)보다 더 작다. 즉, 제 2 화소(PX2)에 포함된 보정 스위칭 소자(Trc)의 게이트 전극에 공급되는 보정 전압(Vc)은 제 1 화소(PX1)에 포함된 보정 스위칭 소자(Trc)의 게이트 전극에 공급되는 보정 전압보다 더 작다.
따라서, 제 2 화소(PX2)의 보정 스위칭 소자(Trc)는 제 1 화소(PX1)의 보정 스위칭 소자(Trc)보다 더 작은 크기로 턴-온된다. 따라서, 도 9에 관련된 설명과 같이, 서로 다른 개수의 발광 소자(LED)들을 포함하는 화소들은 동일한 색상의 광을 방출할 수 있다.
도 11은 도 8의 어느 하나의 화소에 구비된 다른 실시예의 회로 구성을 나타낸 도면이다.
화소(PX)는, 도 11에 도시된 바와 같이, 화소 회로(180) 및 이 화소 회로(180)로부터의 구동 전류를 공급받는 발광 소자(LED)를 포함한다.
화소 회로(180)는 제 1 스위칭 소자(Tr1), 제 2 스위칭 소자(Tr2), 제 1 보정 스위칭 소자(Trc1), 제 2 보정 스위칭 소자(Trc2) 및 스토리지 커패시터(Cst)를 포함할 수 있다.
도 11의 제 1 스위칭 소자(Tr1)는 전술된 도 2의 제 1 스위칭 소자(Tr1)와 동일하다.
도 11의 제 2 스위칭 소자(Tr2)는 전술된 도 9의 제 2 스위칭 소자(Tr2)와 동일하다.
도 11의 제 1 보정 스위칭 소자(Trc1)는 전술된 도 9의 보정 스위칭 소자(Trc)와 동일하다.
도 11의 제 2 보정 스위칭 소자(Trc2)는 전술된 도 10의 보정 스위칭 소자(Trc)와 동일하다.
도 11의 발광 소자(LED)는 전술된 도 10의 발광 소자(LED)와 동일하다.
제 1 보정 스위칭 소자(Trc1)에 연결된 제 1 보정 라인(CL1)은 도 9의 보정 라인(CL)과 동일하다.
제 2 보정 스위칭 소자(Trc2)에 연결된 제 2 보정 라인(CL2)은 도 10의 보정 라인(CL)과 동일하다.
각 화소의 제 1 보정 스위칭 소자(Trc1) 및 제 2 보정 스위칭 소자(Trc2)는 스캔 드라이버(151)에 연결된다. 예를 들어, 각 화소(PX)에 포함된 제 1 보정 스위칭 소자(Trc1)의 게이트 전극 및 각 화소(PX)에 포함된 제 2 보정 스위칭 소자(Trc2)의 게이트 전극은 스캔 드라이버(151)에 개별적으로 연결된다.
발광 소자(LED)는 제 1 보정 스위칭 소자(Trc1), 제 2 스위칭 소자(Tr2) 및 제 2 보정 스위칭 소자(Trc2)에 의해 제어된 구동 전류에 따라 발광한다. 발광 소자(LED)는 그 구동 전류의 크기에 따라 다른 밝기로 발광한다.
제 1 보정 스위칭 소자(Trc1)의 타입에 따라 제 1 보정 전압(Vc1)은 양의 크기 또는 음의 크기를 가질 수 있다. 예를 들어, 도 11에 도시된 바와 같이, 제 1 보정 스위칭 소자(Trc1)가 P타입의 트랜지스터일 경우, 제 1 보정 전압(Vc1)은 음의 크기를 갖는다. 반면, 제 1 보정 스위칭 소자(Trc1)가 N타입의 트랜지스터일 경우, 제 1 보정 전압(Vc1)은 양의 크기를 갖는다. 따라서, 별도의 언급이 없는 한, 제 1 보정 전압(Vc1)의 크기는 그 제 1 보정 전압(Vc1)의 절대값의 크기를 의미한다. 즉, 화소(PX)에 포함된 발광 소자(LED)의 개수가 적을수록 그 화소(PX)에 공급되는 제 1 보정 전압(Vc1)의 절대값은 더 작은 값을 갖는다.
예를 들어, 도 3에 도시된 바와 같이, 제 1 내지 제 3 화소들(PX1, PX2, PX3)이 모두 동일한 색상의 발광 소자(예를 들어, 녹색 발광 소자)를 포함할 때, 제 2 화소(PX2)가 제 1 화소(PX1)보다 더 적은 수의 발광 소자(LED)들을 포함할 경우, 제 2 화소(PX2)에 공급되는 제 1 보정 전압(Vc1)은 제 1 화소(PX1)에 공급되는 제 1 보정 전압(Vc1)보다 더 작다. 즉, 제 2 화소(PX2)에 포함된 제 1 보정 스위칭 소자(Trc1)의 게이트 전극에 공급되는 제 1 보정 전압(Vc1)은 제 2 화소(PX2)에 포함된 제 1 보정 스위칭 소자(Trc1)의 게이트 전극에 공급되는 제 1 보정 전압(Vc1)보다 더 작다.
제 2 보정 스위칭 소자(Trc2)의 타입에 따라 제 2 보정 전압(Vc2)은 양의 크기 또는 음의 크기를 가질 수 있다. 예를 들어, 도 11에 도시된 바와 같이, 제 2 보정 스위칭 소자(Trc2)가 P타입의 트랜지스터일 경우, 제 2 보정 전압(Vc2)은 음의 크기를 갖는다. 반면, 제 2 보정 스위칭 소자(Trc2)가 N타입의 트랜지스터일 경우, 제 2 보정 전압(Vc2)은 양의 크기를 갖는다. 따라서, 별도의 언급이 없는 한, 제 2 보정 전압(Vc2)의 크기는 그 제 2 보정 전압(Vc2)의 절대값의 크기를 의미한다. 즉, 화소(PX)에 포함된 발광 소자(LED)의 개수가 적을수록 그 화소(PX)에 공급되는 제 2 보정 전압(Vc2)의 절대값은 더 작은 값을 갖는다.
예를 들어, 도 3에 도시된 바와 같이, 제 1 내지 제 3 화소들(PX1, PX2, PX3)이 모두 동일한 색상의 발광 소자(예를 들어, 녹색 발광 소자)를 포함할 때, 제 2 화소(PX2)가 제 1 화소(PX1)보다 더 적은 수의 발광 소자(LED)들을 포함할 경우, 제 2 화소(PX2)에 공급되는 제 2 보정 전압(Vc2)은 제 1 화소(PX1)에 공급되는 제 2 보정 전압(Vc2)보다 더 작다. 즉, 제 2 화소(PX2)에 포함된 제 2 보정 스위칭 소자(Trc2)의 게이트 전극에 공급되는 제 2 보정 전압(Vc2)은 제 1 화소(PX1)에 포함된 제 2 보정 스위칭 소자(Trc2)의 게이트 전극에 공급되는 제 2 보정 전압(Vc2)보다 더 작다.
도 12는 도 8의 어느 하나의 화소에 구비된 다른 실시예의 회로 구성을 나타낸 도면이다.
화소(PX)는, 도 12에 도시된 바와 같이, 화소 회로(180) 및 이 화소 회로(180)로부터의 구동 전류를 공급받는 발광 소자(LED)를 포함한다.
화소 회로(180)는 제 1 스위칭 소자(Tr1), 제 2 스위칭 소자(Tr2), 제 3 스위칭 소자(Tr3), 제 4 스위칭 소자(Tr4), 제 5 스위칭 소자(Tr5), 제 6 스위칭 소자(Tr6), 제 7 스위칭 소자(Tr7) 및 스토리지 커패시터(Cst)를 포함할 수 있다.
도 12의 제 1 스위칭 소자(Tr1)는 제 1 노드(N1)에 연결된 게이트 전극을 포함하며, 제 2 노드(N2)와 제 3 노드(N3) 사이에 접속된다. 제 1 스위칭 소자(Tr1)는 발광 소자(LED)를 구동하기 위한 구동 스위칭 소자로서, 이 제 1 스위칭 소자(Tr1)는 이 제 1 스위칭 소자(Tr1)의 게이트 전극에 인가된 데이터 신호의 크기에 따라 제 1 구동 전원 라인(VDL)으로부터 제 2 구동 전원 라인(VSL)으로 공급되는 구동 전류의 양(밀도)을 조절한다.
도 12의 제 2 스위칭 소자(Tr2)는 제 n 스캔 라인(SLn)에 연결된 게이트 전극을 포함하며, 제 m 데이터 라인(DLm)과 제 2 노드(N2) 사이에 접속된다.
도 12의 제 3 스위칭 소자(Tr3)는 제 n 스캔 라인(SLn)에 연결된 게이트 전극을 포함하며, 제 1 노드(N1)와 제 3 노드(N3) 사이에 접속된다.
도 12의 제 4 스위칭 소자(Tr4)는 제 n-1 스캔 라인(SLn-1)에 연결된 게이트 전극을 포함하며, 제 1 노드(N1)와 초기화 라인(IL) 사이에 접속된다. 이 초기화 라인(IL)에 전술된 초기화 전압(Vinit)이 인가된다.
도 12의 제 5 스위칭 소자(Tr5)는 제 n 발광 제어 라인(ELn)에 연결된 게이트 전극을 포함하며, 제 5 노드(N5)와 제 2 노드(N2) 사이에 접속된다.
도 12의 제 6 스위칭 소자(Tr6)는 제 n 발광 제어 라인(ELn)에 연결된 게이트 전극을 포함하며, 제 3 노드(N3)와 제 4 노드(N4) 사이에 접속된다. 발광 제어 라인(ELn)에 제 n 발광 제어 신호(ESn)가 인가된다.
도 12의 제 7 스위칭 소자(Tr7)는 제 n+1 스캔 라인(SLn+1)에 연결된 게이트 전극을 포함하며, 초기화 라인(IL)과 제 4 노드(N4) 사이에 접속된다.
도 12의 제 1 보정 스위칭 소자(Trc1)는 제 1 보정 라인(CL1)에 연결된 게이트 전극을 포함하며, 제 1 구동 전원 라인(VDL)과 제 5 노드(N5) 사이에 접속된다.
도 12의 제 2 보정 스위칭 소자(Trc2)는 제 2 보정 라인(CL2)에 연결된 게이트 전극을 포함하며, 발광 소자(LED)의 제 2 전극과 제 2 구동 전원 라인(VSL) 사이에 접속된다.
도 12의 스토리지 커패시터(Cst)는 제 1 구동 전원 라인(VDL)과 제 1 노드(N1) 사이에 접속된다. 스토리지 커패시터(Cst)는 제 1 스위칭 소자(Tr1)의 게이트 전극에 인가된 신호를 한 프레임 기간 동안 저장한다.
도 12의 발광 소자(LED)는 제 4 노드(N4)와 제 2 보정 스위칭 소자(Trc2) 사이에 접속된다. 구체적으로, 발광 소자(LED)의 제 1 전극은 제 4 노드(N4)에 연결되며, 그 발광 소자(LED)의 제 2 전극은 제 2 보정 스위칭 소자(Trc2)의 소스 전극에 연결된다.
도 12의 제 1 보정 스위칭 소자(Trc1) 및 제 2 보정 스위칭 소자(Trc2)는 각각 도 11의 제 1 보정 스위칭 소자(Trc1) 및 제 2 보정 스위칭 소자(Trc2)와 동일하다.
한편, 도 12에서 제 1 보정 스위칭 소자(Trc1) 및 제 2 보정 스위칭 소자(Trc2)가 생략된 구조는 전술된 도 1의 화소에 적용될 수 있다.
도 13은 도 8의 어느 하나의 화소에 구비된 다른 실시예의 회로 구성을 나타낸 도면이다.
화소(PX)는, 도 13에 도시된 바와 같이, 화소 회로(180) 및 이 화소 회로(180)로부터의 구동 전류를 공급받는 발광 소자(LED)를 포함한다.
화소 회로(180)는 제 1 스위칭 소자(Tr1), 제 2 스위칭 소자(Tr2), 제 3 스위칭 소자(Tr3), 제 4 스위칭 소자(Tr4), 제 5 스위칭 소자(Tr5), 제 6 스위칭 소자(Tr6), 제 1 보정 스위칭 소자(Trc1), 제 2 보정 스위칭 소자(Trc2), 제 1 스토리지 커패시터(Cst1) 및 제 2 스토리지 커패시터(Cst2)를 포함할 수 있다.
도 13의 제 1 스위칭 소자(Tr1)는 제 1 노드(N1)에 연결된 게이트 전극을 포함하며, 제 2 노드(N2)와 제 3 노드(N3) 사이에 접속된다. 제 1 스위칭 소자(Tr1)는 발광 소자(LED)를 구동하기 위한 구동 스위칭 소자로서, 이 제 1 스위칭 소자(Tr1)는 이 제 1 스위칭 소자(Tr1)의 게이트 전극에 인가된 데이터 신호의 크기에 따라 제 1 구동 전원 라인(VDL)으로부터 제 2 구동 전원 라인(VSL)으로 공급되는 구동 전류의 양(밀도)을 조절한다.
도 13의 제 2 스위칭 소자(Tr2)는 제 n 스캔 라인(SLn)에 연결된 게이트 전극을 포함하며, 제 2 노드(N2)와 제 1 노드(N1) 사이에 접속된다.
도 13의 제 3 스위칭 소자(Tr3)는 제 n 스캔 라인(SLn)에 연결된 게이트 전극을 포함하며, 제 m 데이터 라인(DLm)과 제 3 노드(N3) 사이에 접속된다.
도 13의 제 4 스위칭 소자(Tr4)는 제 n-1 스캔 라인(SLn-1)에 연결된 게이트 전극을 포함하며, 제 1 노드(N1)와 초기화 라인(IL) 사이에 접속된다. 이 초기화 라인(IL)에 전술된 초기화 전압(Vinit)이 인가된다.
도 13의 제 5 스위칭 소자(Tr5)는 제 n 발광 제어 라인(ELn)에 연결된 게이트 전극을 포함하며, 제 2 노드(N2)와 제 4 노드(N4) 사이에 접속된다. 발광 제어 라인(ELn)에 제 n 발광 제어 신호(ESn)가 인가된다.
도 13의 제 6 스위칭 소자(Tr6)는 제 n 발광 제어 라인(ELn)에 연결된 게이트 전극을 포함하며, 제 3 노드(N3)와 발광 소자(LED)의 제 1 전극 사이에 접속된다.
도 13의 제 1 보정 스위칭 소자(Trc1)는 제 1 보정 라인(CL1)에 연결된 게이트 전극을 포함하며, 제 1 구동 전원 라인(VDL)과 제 4 노드(N4) 사이에 접속된다.
도 13의 제 2 보정 스위칭 소자(Trc2)는 제 2 보정 라인(CL2)에 연결된 게이트 전극을 포함하며, 발광 소자(LED)의 제 2 전극과 제 2 구동 전원 라인(VSL) 사이에 접속된다.
도 13의 제 1 스토리지 커패시터(Cst1)는 제 4 노드(N4)와 제 1 노드(N1) 사이에 접속된다.
도 13의 제 2 스토리지 커패시터(Cst2)는 제 n 스캔 라인(SLn)과 제 1 노드 사이에 접속된다.
도 13의 발광 소자(LED)는 제 6 스위칭 소자(Tr6)의 드레인 전극과 제 2 보정 스위칭 소자(Tr2)의 소스 전극 사이에 접속된다. 즉, 발광 소자(LED)의 제 1 전극은 제 6 스위칭 소자(Tr6)의 드레인 전극에 연결되며, 그 발광 소자(LED)의 제 2 전극은 제 2 보정 스위칭 소자(Tr2)의 소스 전극에 연결된다.
도 13의 제 1 보정 스위칭 소자(Trc1) 및 제 2 보정 스위칭 소자(Trc2)는 각각 도 11의 제 1 보정 스위칭 소자(Trc1) 및 제 2 보정 스위칭 소자(Trc2)와 동일하다.
한편, 도 13에서 제 1 보정 스위칭 소자(Trc1) 및 제 2 보정 스위칭 소자(Trc2)가 생략된 구조는 전술된 도 1의 화소에 적용될 수 있다.
또 한편, 전술된 보정 전압(Vc, Vc1, Vc2)는 스캔 드라이버(151)가 아닌 데이터 드라이버(153), 전원 공급부(123) 및 타이밍 컨트롤러(122) 중 어느 하나로부터 공급될 수도 있다. 이와 같은 경우, 보정 라인(CL)들은 스캔 드라이버(151) 대신 전술된 구성 요소들(153, 123, 122) 중 어느 하나에 연결될 수 있다. 또한, 이와 같은 경우, 룩업 테이블(LUT)은 스캔 드라이버(151) 대신 전술된 구성 요소들(153, 123, 122) 중 어느 하나에 연결될 수 있다.
한편, 도 8에서 제 1 구동 전원 라인(VDL)은 i*j개의 화소(PX)들에 개별적으로 연결될 수 있다. 이를 위해, 제 1 구동 전원 라인(VDL)은 서로 분리된 i*j개의 제 1 구동 전원 라인(VDL)들을 포함할 수 있다. 이 i*j개의 제 1 구동 전원 라인(VDL)들은 i*j개의 화소(PX)들에 각각 개별적으로 연결된다. 이와 같은 경우, 도 8의 룩업 테이블(LUT)은 전원 공급부(123)로 각 화소(PX)의 발광 소자(LED)의 개수에 대한 정보를 제공한다. 이때, 도 8의 전원 공급부(123)는 룩업 테이블(LUT)로부터 제공된 각 화소(PX)의 발광 소자(LED)의 개수를 근거로 각 화소(PX)의 제 1 구동 전압(VDD)을 산출하고, 각 제 1 구동 전원 라인(VDL)을 통해 각 화소(PX)로 제 1 구동 전압(VDD)을 공급한다. 예를 들어, 화소(PX)의 발광 소자(LED)의 개수가 적을수록 그 화소(PX)로 인가되는 제 1 구동 전압(VDD)은 더 작은 크기를 가질 수 있다.
이와 같이 각 화소(PX)에 제 1 구동 전원 라인(VDL)이 개별적으로 연결된 경우, 도 8의 보정 라인(CL)들 및 도 9의 보정 스위칭 소자(Trc)는 생략된다. 예를 들어, 각 화소(PX)는 도 2에 도시된 바와 같은 구조를 가질 수 있다. 이 외에도, 각 화소(PX)는 도 10 내지 도 13에서 보정 라인(CL1, CL2)들 및 보정 스위칭 소자들(Trc1, Trc2)이 생략된 구조를 가질 수 있다.
또 다른 실시예로서, 도 8에서 제 2 구동 전원 라인(VSL)은 i*j개의 화소(PX)들에 개별적으로 연결될 수 있다. 이를 위해, 제 2 구동 전원 라인(VSL)은 서로 분리된 i*j개의 제 2 구동 전원 라인(VSL)들을 포함할 수 있다. 이 i*j개의 제 2 구동 전원 라인(VSL)들은 i*j개의 화소(PX)들에 각각 개별적으로 연결된다. 이와 같은 경우, 도 8의 룩업 테이블(LUT)은 전원 공급부(123)로 각 화소(PX)의 발광 소자(LED)의 개수에 대한 정보를 제공한다. 이때, 도 8의 전원 공급부(123)는 룩업 테이블(LUT)로부터 제공된 각 화소(PX)의 발광 소자(LED)의 개수를 근거로 각 화소(PX)의 제 2 구동 전압(VSS)을 산출하고, 각 제 2 구동 전원 라인(VSL)을 통해 각 화소(PX)로 제 2 구동 전압(VSS)을 공급한다. 예를 들어, 화소(PX)의 발광 소자(LED)의 개수가 적을수록 그 화소(PX)로 인가되는 제 2 구동 전압(VSS)은 더 작은 크기를 가질 수 있다.
이와 같이 각 화소(PX)에 제 2 구동 전원 라인(VSL)이 개별적으로 연결된 경우, 도 8의 보정 라인(CL)들 및 도 9의 보정 스위칭 소자(Trc)는 생략된다. 예를 들어, 각 화소(PX)는 도 2에 도시된 바와 같은 구조를 가질 수 있다. 이 외에도, 각 화소(PX)는 도 10 내지 도 13에서 보정 라인(CL1, CL2)들 및 보정 스위칭 소자들(Trc1, Trc2)이 생략된 구조를 가질 수 있다.
또 다른 실시예로서, 도 8에서 제 1 구동 전원 라인(VDL) 및 제 2 구동 전원 라인(VSL)은 i*j개의 화소(PX)들에 개별적으로 연결될 수 있다. 이를 위해, 제 1 구동 전원 라인(VDL)은 서로 분리된 i*j개의 제 1 구동 전원 라인(VDL)들을 포함하며, 제 2 구동 전원 라인(VSL)은 서로 분리된 i*j개의 제 2 구동 전원 라인(VSL)들을 포함할 수 있다. 이 i*j개의 제 1 구동 전원 라인(VDL)들은 i*j개의 화소(PX)들에 각각 개별적으로 연결되며, 이 i*j개의 제 2 구동 전원 라인(VSL)들은 i*j개의 화소(PX)들에 각각 개별적으로 연결된다. 이와 같은 경우, 도 8의 룩업 테이블(LUT)은 전원 공급부(123)로 각 화소(PX)의 발광 소자(LED)의 개수에 대한 정보를 제공한다. 이때, 도 8의 전원 공급부(123)는 룩업 테이블(LUT)로부터 제공된 각 화소(PX)의 발광 소자(LED)의 개수를 근거로 각 화소(PX)의 제 1 및 제 2 구동 전압들(VDD, VSS)을 산출하고, 각 제 1 구동 전원 라인(VDL)을 통해 각 화소(PX)로 제 1 구동 전압(VDD)을 공급하고, 각 제 2 구동 전원 라인(VSL)을 통해 각 화소(PX)로 제 2 구동 전압(VSS)을 공급한다. 예를 들어, 화소(PX)의 발광 소자(LED)의 개수가 적을수록 그 화소(PX)로 인가되는 제 1 구동 전압(VDD) 및 제 2 구동 전압(VSS)은 더 작은 크기를 가질 수 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
LUT: 룩업 테이블 111: 표시 패널
122: 타이밍 컨트롤러 153: 데이터 드라이버
151: 스캔 드라이버 123: 전원 공급부
PX: 화소 SL1 내지 SLi: 스캔 라인들
DL1 내지 DLj: 데이터 라인들 VL: 전원 공급 라인
VDL: 제 1 구동 전원 라인 VSL: 제 2 구동 전원 라인
DATA: 영상 데이터 신호 DATA': 보정 영상 데이터 신호
Hsync: 수평 동기 신호 Vsync: 수직 동기 신호
DCLK: 클럭 신호 VCC: 전원 신호
DCS: 데이터 제어 신호 SCS: 스캔 제어 신호

Claims (20)

  1. 표시 패널;
    상기 표시 패널에 배치된, 적어도 하나의 발광 소자를 포함하는 화소;
    상기 화소의 영상 데이터 신호를 공급받고, 상기 화소의 발광 소자의 개수를 근거로 상기 영상 데이터 신호의 계조값을 보정하여 보정 영상 데이터 신호를 생성하는 타이밍 컨트롤러; 및
    상기 타이밍 컨트롤러로부터의 보정 영상 데이터 신호에 대응되는 데이터 신호를 선택하여 상기 화소에 공급하는 데이터 드라이버를 포함하고,
    상기 타이밍 컨트롤러는 상기 화소의 상기 발광 소자의 개수와 미리 설정된 기준치를 비교하고, 그 비교 결과를 근거로 상기 보정 영상 데이터 신호를 생성하는 표시 장치.
  2. 제 1 항에 있어서,
    상기 화소의 발광 소자의 개수가 적을수록 상기 보정 영상 데이터 신호는 더 작은 계조값을 갖는 표시 장치.
  3. 삭제
  4. 제 1 항에 있어서,
    상기 화소의 발광 소자의 개수가 상기 기준치보다 작을 경우, 상기 보정 영상 데이터 신호는 상기 영상 데이터 신호보다 더 작은 계조값을 갖는 표시 장치.
  5. 제 4 항에 있어서,
    상기 화소의 발광 소자의 개수와 상기 기준치 간의 차이가 클수록, 상기 보정 영상 데이터 신호는 더 작은 계조값을 갖는 표시 장치.
  6. 제 1 항에 있어서,
    상기 화소의 발광 소자의 개수가 상기 기준치보다 클 경우, 상기 보정 영상 데이터 신호는 상기 영상 데이터 신호보다 더 큰 계조값을 갖는 표시 장치.
  7. 제 6 항에 있어서,
    상기 화소의 발광 소자의 개수와 상기 기준치 간의 차이가 클수록, 상기 보정 영상 데이터 신호는 더 큰 계조값을 갖는 표시 장치.
  8. 제 1 항에 있어서,
    상기 화소의 발광 소자의 개수가 저장된 룩업 테이블을 더 포함하는 표시 장치.
  9. 제 1 항에 있어서,
    상기 적어도 하나의 발광 소자는 나노(nano) 발광 소자인 표시 장치.
  10. 제 1 항에 있어서,
    상기 데이터 드라이버로부터의 보정 데이터 신호는 상기 표시 패널의 데이터 라인을 통해 상기 화소에 공급되는 표시 장치.
  11. 제 10 항에 있어서,
    상기 화소는,
    상기 표시 패널의 게이트 라인에 연결된 게이트 전극을 포함하며, 상기 데이터 라인과 노드 사이에 접속된 제 1 스위칭 소자;
    상기 노드에 연결된 게이트 전극을 포함하며, 상기 표시 패널의 제 1 구동 전원 라인과 상기 발광 소자의 제 1 전극 사이에 접속된 제 2 스위칭 소자; 및
    상기 노드와 상기 제 1 구동 전원 라인 사이에 접속된 커패시터를 포함하는 표시 장치.
  12. 제 11 항에 있어서,
    상기 발광 소자의 제 2 전극은 상기 표시 패널의 제 2 구동 전원 라인에 연결된 표시 장치.
  13. 제 1 구동 전원 라인, 제 2 구동 전원 라인, 데이터 라인, 제 1 보정 라인에 연결된 화소를 포함하는 표시 패널; 및
    상기 화소의 발광 소자의 개수를 근거로 제 1 보정 전압을 생성하여 상기 제 1 보정 라인으로 공급하는 구동 회로를 포함하며;
    상기 화소는,
    상기 데이터 라인으로부터 데이터 신호를 공급받는 구동 스위칭 소자;
    상기 구동 스위칭 소자에 연결된 적어도 하나의 발광 소자; 및
    상기 제 1 보정 라인에 연결된 게이트 전극을 포함하며, 상기 제 1 구동 전원 라인과 상기 구동 스위칭 소자 사이에 접속된 제 1 보정 스위칭 소자를 포함하는 표시 장치.
  14. 제 13 항에 있어서,
    상기 화소의 발광 소자의 개수가 적을수록 상기 제 1 보정 전압은 더 작은 값을 갖는 표시 장치.
  15. 제 14 항에 있어서,
    상기 구동 회로는 상기 화소의 발광 소자의 개수와 미리 설정된 기준치를 비교하고, 그 비교 결과를 근거로 상기 제 1 보정 전압을 생성하는 표시 장치.
  16. 제 15 항에 있어서,
    상기 화소의 발광 소자의 개수가 상기 기준치보다 작을 경우, 상기 제 1 보정 전압은 미리 설정된 기준 보정 전압보다 더 작은 값을 갖는 표시 장치.
  17. 제 16 항에 있어서,
    상기 화소의 발광 소자의 개수와 상기 기준치 간의 차이가 클수록, 상기 제 1 보정 전압은 더 작은 값을 갖는 표시 장치.
  18. 제 15 항에 있어서,
    상기 화소의 발광 소자의 개수가 상기 기준치보다 클 경우, 상기 제 1 보정 전압은 미리 설정된 기준 보정 전압보다 더 큰 값을 갖는 표시 장치.
  19. 제 1 구동 전원 라인, 제 2 구동 전원 라인, 데이터 라인, 제 1 보정 라인에 연결된 화소를 포함하는 표시 패널; 및
    상기 화소의 발광 소자의 개수를 근거로 제 1 보정 전압을 생성하여 상기 제 1 보정 라인으로 공급하는 구동 회로를 포함하며;
    상기 화소는,
    상기 데이터 라인으로부터 데이터 신호를 공급받는 구동 스위칭 소자;
    상기 구동 스위칭 소자에 연결된 적어도 하나의 발광 소자; 및
    상기 제 1 보정 라인에 연결된 게이트 전극을 포함하며, 상기 발광 소자와 상기 제 2 구동 전원 라인 사이에 접속된 제 1 보정 스위칭 소자를 포함하는 표시 장치.
  20. 제 19 항에 있어서,
    상기 화소의 발광 소자의 개수가 적을수록 상기 제 1 보정 전압은 더 작은 값을 갖는 표시 장치.



KR1020180042599A 2018-04-12 2018-04-12 표시 장치 Active KR102575551B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180042599A KR102575551B1 (ko) 2018-04-12 2018-04-12 표시 장치
US16/383,436 US11030939B2 (en) 2018-04-12 2019-04-12 Display device
CN201910293399.XA CN110390906B (zh) 2018-04-12 2019-04-12 显示装置
US17/341,323 US11417268B2 (en) 2018-04-12 2021-06-07 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180042599A KR102575551B1 (ko) 2018-04-12 2018-04-12 표시 장치

Publications (2)

Publication Number Publication Date
KR20190119693A KR20190119693A (ko) 2019-10-23
KR102575551B1 true KR102575551B1 (ko) 2023-09-08

Family

ID=68160887

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180042599A Active KR102575551B1 (ko) 2018-04-12 2018-04-12 표시 장치

Country Status (3)

Country Link
US (2) US11030939B2 (ko)
KR (1) KR102575551B1 (ko)
CN (1) CN110390906B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102626055B1 (ko) * 2019-11-13 2024-01-19 삼성디스플레이 주식회사 표시 패널의 검사 장치 및 검사 방법
CN113257851A (zh) * 2020-02-10 2021-08-13 群创光电股份有限公司 显示装置
KR102727513B1 (ko) * 2020-02-20 2024-11-11 삼성디스플레이 주식회사 표시 장치 및 그의 구동 방법
KR102658371B1 (ko) 2020-04-02 2024-04-18 삼성디스플레이 주식회사 화소 회로 및 표시 패널
KR102758183B1 (ko) 2020-04-03 2025-01-24 삼성디스플레이 주식회사 화소 회로 및 표시 패널
KR102777595B1 (ko) * 2020-08-27 2025-03-07 삼성디스플레이 주식회사 표시 장치
KR102817844B1 (ko) 2020-09-14 2025-06-11 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR102790284B1 (ko) * 2020-09-28 2025-04-03 엘지디스플레이 주식회사 표시패널과 이를 이용한 표시장치
KR102747671B1 (ko) 2020-11-12 2025-01-02 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
US11615739B1 (en) 2021-12-01 2023-03-28 Samsung Display Co., Ltd. Fast external pixel compensation in a display panel
KR20230126294A (ko) * 2022-02-22 2023-08-30 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치
KR20240104262A (ko) 2022-12-27 2024-07-04 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150357315A1 (en) * 2013-01-31 2015-12-10 Nthdegree Technologies Worldwide Inc. Transparent overlapping led die layers
US20160055797A1 (en) * 2013-10-25 2016-02-25 Boe Technology Group Co., Ltd. Amoled pixel driving circuit and driving method thereof, and array substrate

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100570781B1 (ko) * 2004-08-26 2006-04-12 삼성에스디아이 주식회사 유기 전계발광 표시 장치와 그 표시 패널 및 구동 방법
KR100936882B1 (ko) * 2008-06-11 2010-01-14 삼성모바일디스플레이주식회사 유기전계발광 표시장치
KR101289639B1 (ko) * 2008-07-04 2013-07-30 엘지디스플레이 주식회사 백라이트 유닛의 광원 구동장치 및 방법
KR20130104522A (ko) * 2012-03-14 2013-09-25 삼성디스플레이 주식회사 광원 모듈 및 이를 포함하는 표시 장치
KR101544069B1 (ko) * 2012-08-07 2015-08-12 엘지디스플레이 주식회사 발광다이오드표시장치 및 이의 구동방법
KR101970565B1 (ko) * 2012-12-04 2019-04-19 엘지디스플레이 주식회사 유기 발광 다이오드 표시장치와 그 구동방법
US9142535B2 (en) * 2013-01-31 2015-09-22 Nthdegree Technologies Worldwide Inc. Vertically printing LEDs in series
KR102117587B1 (ko) * 2014-01-06 2020-06-02 삼성디스플레이 주식회사 표시 장치 및 그것의 구동 방법
KR102194825B1 (ko) 2014-06-17 2020-12-24 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102333798B1 (ko) 2015-06-30 2021-11-30 엘지디스플레이 주식회사 유기발광표시장치 및 이의 동작방법
KR102470026B1 (ko) * 2015-09-09 2022-11-25 삼성디스플레이 주식회사 화소 및 화소를 포함하는 유기발광 표시장치
CN105428389B (zh) * 2015-11-30 2018-12-18 上海天马有机发光显示技术有限公司 一种有机发光显示装置及制造方法
KR101845907B1 (ko) * 2016-02-26 2018-04-06 피에스아이 주식회사 초소형 led 모듈을 포함하는 디스플레이 장치
US9964767B2 (en) 2016-03-03 2018-05-08 Google Llc Display with reflected LED micro-display panels
KR20180062293A (ko) * 2016-11-30 2018-06-08 엘지디스플레이 주식회사 유기 발광 표시 장치
CN106775165B (zh) * 2017-01-06 2019-12-24 武汉华星光电技术有限公司 内嵌式触控显示面板及电子装置
KR102456352B1 (ko) * 2017-12-18 2022-10-19 엘지디스플레이 주식회사 유기발광 표시장치
KR102461138B1 (ko) * 2017-12-29 2022-10-28 엘지디스플레이 주식회사 전계 발광 표시장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150357315A1 (en) * 2013-01-31 2015-12-10 Nthdegree Technologies Worldwide Inc. Transparent overlapping led die layers
US20160055797A1 (en) * 2013-10-25 2016-02-25 Boe Technology Group Co., Ltd. Amoled pixel driving circuit and driving method thereof, and array substrate

Also Published As

Publication number Publication date
KR20190119693A (ko) 2019-10-23
US11030939B2 (en) 2021-06-08
US11417268B2 (en) 2022-08-16
CN110390906B (zh) 2025-01-17
US20190318685A1 (en) 2019-10-17
CN110390906A (zh) 2019-10-29
US20210295769A1 (en) 2021-09-23

Similar Documents

Publication Publication Date Title
KR102575551B1 (ko) 표시 장치
US11574954B2 (en) Display device and method for fabricating the same
WO2020151007A1 (zh) 像素驱动电路及其驱动方法、显示面板
KR102649168B1 (ko) 화소 및 화소의 구동 방법
WO2019137045A1 (zh) 像素电路及其驱动方法、显示面板
US8988328B2 (en) Display device configured to supply a driving current in accordance with a signal voltage selected based on a temperature dependency of the driving current and driving method thereof
WO2020001037A1 (zh) 阵列基板及其驱动方法、显示面板
US11552147B2 (en) Bezel-less display panel
KR20190051824A (ko) 발광 소자, 디스플레이 집적 회로 및 마이크로 디스플레이 장치
CN111028766A (zh) 像素和显示装置
CN106463090B (zh) 显示装置、显示装置的驱动方法和电子设备
US20210366385A1 (en) Pixel circuit and method for driving pixel circuit, display panel and electronic device
KR102478679B1 (ko) 전계발광 표시장치
TWI816419B (zh) 具有像素驅動電路的電致發光顯示裝置
EP3975162A1 (en) Electroluminescent display panel having pixel driving circuit

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20180412

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20210405

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20180412

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20221219

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20230605

PG1601 Publication of registration