KR102567943B1 - 복수의 보빈을 포함하는 원형 코어 및 이를 포함하는 에너지 하베스팅 시스템 - Google Patents

Abstract

본 명세서의 일 실시 예에 따른 복수의 보빈을 포함하는 원형 코어는, 미리 정해진 크기의 교류(AC) 성분의 외부 전원을 포함하는 제1 차 회로에 의해 발생하는 유도기전력을 제2 차 회로로 전달하기 위한 유도 코일; 및 상기 유도 코일이 권선되는 복수의 보빈(bobbin)을 포함하되, 상기 제1 차 회로와 상기 제2 차 회로 간 미리 정해진 권선 비에 따라 상기 복수의 보빈을 위한 총 턴(turn)-수가 결정되고, 그리고 상기 복수의 보빈은 미리 정해진 간격만큼 이격되어 배치되도록 구현된다.

Description

복수의 보빈을 포함하는 원형 코어 및 이를 포함하는 에너지 하베스팅 시스템{CIRCULAR CORE INCLUDING PLURALITY OF BOBBINS AND ENERGY HARVESTING SYSTEM INCLUDING THE SAME}

본 명세서는 복수의 보빈을 포함하는 원형 코어 및 이를 포함하는 에너지 하베스팅 시스템에 관한 것으로, 더 상세하게는 물리적으로 이격된 복수의 보빈을 포함하는 원형 코어 및 이를 포함하는 에너지 하베스팅 시스템에 관한 것이다.

종래 에너지 하베스팅 시스템에서 사용되는 사각형의 코어 구조에서는 자기장 경로와 코어의 구조가 불일치하는 부분에서 발생하는 경로 손실(path loss)로 에너지 하베스팅 효율을 떨어뜨리는 문제가 존재하였다.

경로 손실 문제의 해결을 위하여, 에너지 하베스팅 시스템에서 원형 코일의 도입이 고려되나, 원형 코어는 2개의 분할된 반원형 코어를 밀접시키는 방식으로 구현되는 것이 일반적이다.

권선작업의 특성 상 반원형 코어의 내경과 외경 차이로 인한 권선작업의 어려움뿐만 아니라 반원형 구조의 특성상 코일을 다층으로 권선하는 경우 권선층이 무너지는 현상 등으로 실제 원형 코일의 제작은 매우 어려운 작업에 속한다.

또한, 원형코일에 별도의 보빈(bobbin) 없이 직접 코일을 권선 작업하는 경우, 코일과 코어 간 간격이 과도하게 밀착됨에 따라 코일에 요구되는 인덕턴스 값이 구현되기 어려운 문제도 존재한다.

종래 제안으로 등록실용신안공보 제20-0203662 호인 '전기회로용 코일 보빈'을 참조할 수 있다.

본 명세서의 목적은 상세하게는 물리적으로 이격된 복수의 보빈을 포함하는 원형 코어 및 이를 포함하는 에너지 하베스팅 시스템을 제공하는데 있다.

본 명세서의 일 실시 예에 따른 복수의 보빈을 포함하는 원형 코어는, 미리 정해진 크기의 교류(AC) 성분의 외부 전원을 포함하는 제1 차 회로에 의해 발생하는 유도기전력을 제2 차 회로로 전달하기 위한 유도 코일; 및 상기 유도 코일이 권선되는 복수의 보빈(bobbin)을 포함하되, 상기 제1 차 회로와 상기 제2 차 회로 간 미리 정해진 권선 비에 따라 상기 복수의 보빈을 위한 총 턴(turn)-수가 결정되고, 그리고 상기 복수의 보빈은 미리 정해진 간격만큼 이격되어 배치되도록 구현된다.

한편, 본 일 실시 예에 따르면, 복수의 보빈이 제1 보빈 및 제2 보빈을 포함할 때, 제1 보빈을 위한 제1 턴-수와 및 제2 보빈을 위한 제2 턴-수는 동일하게 구현되고, 제1 턴-수와 제2 턴-수의 합은 총 턴-수와 상응하도록 구현된다.

한편, 본 일 실시 예에 따르면, 복수의 보빈이 제1 보빈 내지 제3 보빈을 포함할 때, 제1 보빈을 위한 제1 턴-수, 제2 보빈을 위한 제2 턴-수 및 제3 보빈을 위한 제3 턴-수는 동일하게 구현되고, 제1 턴-수 내지 제3 턴-수의 합은 총 턴-수와 상응하도록 구현된다.

한편, 본 일 실시 예에 따르면, 원형 코어는 논-갭(non-gap) 구조로 구현된다..

한편, 본 일 실시 예에 따르면, 원형 코어는 제1 분할 코어 및 제2 분할 코어로 구분된다.

본 명세서의 일 실시 예에 따르면, 복수의 보빈을 이용하여 전체 권선수를 복수의 보빈 각각에 분할하여 권선시킨 원형 코어가 제공된다.

본 일 실시 예에 따르면, 원형 코어의 적용으로 교류성분을 포함한 외부 전원에 의해 형성되는 자기장의 방향과 코어의 방향이 일치하기 때문에 에너지 하베스팅 효율이 향상될 수 있다.

또한, 본 일 실시 예에 따르면, 복수의 보빈 각각에 권선작업이 가능해지기 때문에 권선 작업에 소요되는 작업 비용이 절감될 수 있다.

또한, 본 일 실시 예에 따르면, 복수의 보빈 각각에 여러 층으로 코일을 권선시킬 수 있을 뿐만 아니라 일률적인 권선작업이 가능하여 균일한 품질(즉, 요구되는 인덕턴스 값(L))의 구현이 용이해질 수 있다.

도 1은 종래 물리적 갭 코어 기반 에너지 하베스팅 시스템을 설명하기 위한 구조도이다.
도 2는 종래 커패시터 가변조정회로를 이용하여 코어의 자속밀도 포화방지를 구현한 에너지 하베스팅 시스템을 설명하기 위한 블록도이다.
도 3는 기존 코어에 적용된 구조와 원형 코어를 비교하기 위한 도면이다.
도 4은 기존 에너지 하베스팅 시스템에 포함된 원형코일의 적용 예를 보여준다.
도 5는 본 일 실시 예에 따른 에너지 하베스팅 시스템에 포함된 복수의 보빈이 적용된 원형 코어의 적용 예를 보여준다.
도 6는 본 일 실시 예에 따른 복수의 보빈을 포함하는 원형 코어가 구비된 에너지 하베스팅 시스템을 보여주는 블록도이다.

전술한 특성 및 이하 상세한 설명은 모두 본 명세서의 설명 및 이해를 돕기 위한 예시적인 사항이다. 즉, 본 명세서는 이와 같은 실시 예에 한정되지 않고 다른 형태로 구체화될 수 있다. 다음 실시 형태들은 단지 본 명세서를 완전히 개시하기 위한 예시이며, 본 명세서가 속하는 기술 분야의 통상의 기술자들에게 본 명세서를 전달하기 위한 설명이다. 따라서, 본 명세서의 구성 요소들을 구현하기 위한 방법이 여럿 있는 경우에는, 이들 방법 중 특정한 것 또는 이와 동일성 있는 것 가운데 어떠한 것으로든 본 명세서의 구현이 가능함을 분명히 할 필요가 있다.

본 명세서에서 어떤 구성이 특정 요소들을 포함한다는 언급이 있는 경우, 또는 어떤 과정이 특정 단계들을 포함한다는 언급이 있는 경우는, 그 외 다른 요소 또는 다른 단계들이 더 포함될 수 있음을 의미한다. 즉, 본 명세서에서 사용되는 용어들은 특정 실시 형태를 설명하기 위한 것일 뿐이고, 본 명세서의 개념을 한정하기 위한 것이 아니다. 나아가, 발명의 이해를 돕기 위해 설명한 예시들은 그것의 상보적인 실시 예도 포함한다.

본 명세서에서 사용되는 용어들은 본 명세서가 속하는 기술 분야의 통상의 기술자들이 일반으로 이해하는 의미를 갖는다. 보편적으로 사용되는 용어들은 본 명세서의 맥락에 따라 일관적인 의미로 해석되어야 한다. 또한, 본 명세서에서 사용되는 용어들은, 그 의미가 명확히 정의된 경우가 아니라면, 지나치게 이상적이거나 형식적인 의미로 해석되지 않아야 한다. 이하 첨부된 도면을 통하여 본 명세서의 실시 예가 설명된다.

본 명세서에서 언급되는 1차 회로는 코어 쪽으로 특정 주파수를 갖는 교류(AC) 전원을 인가하는 부분을 의미하며, 2차 회로는 미리 정해진 권선비에 따른 전원이 코어로부터 출력되는 부분을 의미한다.

또한, 본 명세서에서 공진 주파수 조건의 성립은 1차 회로로부터 공급되는 교류(AC) 전원의 주파수와 2차 코일(C2)의 인덕턴스 값과 커패시터 가변조정회로의 정전용량 값에 의해 정해지는 공진주파수가 일치함을 의미한다.

또한, 본 명세서에서 공진 주파수 조건의 불성립은 1차 회로로부터 공급되는 교류(AC) 전원의 주파수와 2차 코일(C2)의 인덕턴스 값과 커패시터 가변조정회로의 정전용량 값에 정해지는 공진주파수가 불일치함을 의미한다. (참고로, 공진주파수는 f= 1/2π(L·C)^0.5 로 이해 될 수 있다)

도 1은 종래 물리적 갭 코어 기반 에너지 하베스팅 시스템을 설명하기 위한 구조도이다.

도 1의 (a)는 종래 에너지 하베스팅 시스템에서 사용된 갭 코어(1)의 구조를 나타내는 정면도로 이해될 수 있다.

이 경우, 종래 물리적 갭 코어(1)는 교류(AC) 전원이 인가되는 제1 코일(C1) 및 유도기전력(Induced Electromotive Force; IEF)이 발생하는 제2코일(C2)를 포함할 수 있다. 본 명세서에서 도 1의 제2 코일(C2)는 유도 코일로 언급될 수 있음은 이해될 것이다.

또한, 제1 코어(11)와 제2 코어(12)는 갭(gap)을 가진 하나의 폐루프를 형성할 수 있음은 이해될 것이다.

본 명세서에서 언급되는 갭 코어는 제1 코어(11)와 제2 코어(12) 사이에 미리 정해진 물리적인 간격을 갖는 코어를 의미한다.

도 1의 (a)을 참조하면, 제1 코일(C1)과 제2 코일(C2, 즉, 유도코일)은 미리 정해진 권선 수 비를 갖도록 구현될 수 있다. 참고로, 제1 코일(C1)는 미리 설정된 교류(AC) 전원이 인가되는 실제 환경에서 사용되는 송배전선으로 이해될 수 있다.

예를 들어, 제1 코일(C1)의 권선수(N1)는 '1'이고, 제2 코일(C2, 즉, 유도코일)의 권선수(N2)는 '500' 내지 '600'일 수 있다.

도 1의 (b)는 종래 갭 코어(1)의 측면도로 이해될 수 있다. 도 1의 (a) 및 도 1의 (b)을 참조하면, 제1 코일(C1)을 통과하는 교류(AC) 전류는 제1 코어(11) 및 제2 코어(12)에 의해 형성되는 폐루프 구조에서 특정 방향의 제1 자기력선수(Ø1)를 발생시킬 수 있다.

한편, 제2 자기력선수(Ø2)는 폐루프 구조에서 제1 자기력선수(Ø1)를 방해하는 방향으로 생성된다. 이에, 제2 코일(C2, 즉, 유도코일)에 유도 기전력(Induced Electromotive Force)이 발생될 수 있다.

예를 들어, 도 1과 같이 종래 갭 코어(1) 기반 에너지 하베스팅 동작과 관련된 자기력선수(Ø2_gap)는 하기 수학식 1과 같이 정의될 수 있다.

여기서, N2는 제2 코일(C2, 즉, 유도코일)의 권선수, I2는 제2 코일(C2, 즉, 유도코일)에 흐르는 교류 전류(참고로, I1은 제1 코일(C1)에 흐르는 교류 전류), μ0는 진공에서 투자율(permeability), μr은 갭 코어(11, 12)의 비투자율(여기서, μr은 재질에 따라 1,000 내지 20,000 사이의 값), A는 갭 코어(11, 12)의 수직 단면적으로 정의될 수 있다. 참고로, 자기저항은 (ℓ/μ0*μr*A)와 (ℓg/μ0*A)의 합으로 가정할 수 있다.

또한, ℓ은 제1 코어(11) 및 제2 코어(12)가 결합되어 폐루프 구조 내에서 형성되는 자속 경로(magnetic flux path)의 전체 길이이고, ℓg는 제1 코어(11) 및 제2 코어(12) 사이 갭(Gap)의 총 길이로 정의될 수 있다.

한편, 수학식 1을 참고하면, 갭 코어(1)에 구비된 갭(Gap)이 커질수록 자기력선수(Ø2_gap)의 크기가 작아짐은 이해될 것이다.

참고로, 폐루프 구조 코어 내 제1 자기력선수(Ø1_gap)도 상기 수학식 1을 기반으로 설명될 수 있음은 이해될 것이다.

도 2는 종래 커패시터 가변조정회로를 이용하여 코어의 자속밀도 포화방지를 구현한 에너지 하베스팅 시스템을 설명하기 위한 블록도이다.

도 1 및 도 2를 참조하면, 종래 에너지 하베스팅 시스템(200)은 논-갭(non-gap) 코어로 구현될 수 있을 뿐만 아니라 갭 코어 기반으로도 구현될 수 있음은 이해될 것이다.

또한, 종래 에너지 하베스팅 시스템(200)은 복수의 회로(CIR_1, CIR_2)와 자기적으로(magnetically) 연관된 2개의 코어가 경계면(G-G')을 중심으로 결합되어 폐루프 구조의 코어 간 갭(gap)이 없는 논-갭(non-gap) 코어(210), 커패시터 가변조정회로(C_V), 복수의 다이오드 회로(CIR_D), DC 전압 생성을 위해 평활화를 수행하는 제1 커패시터(C_p) 및 제어장치(220)를 포함할 수 있다.

한편, 종래 에너지 하베스팅 시스템(200)은 제1 커패시터(C_p)의 제2 출력전압(V_O#2)을 기반으로 미리 정해진 DC 전압(예로, 3.2V)을 생성하는 DC/DC 컨버터 장치(230)와 미리 정해진 DC 전압을 기반으로 충전을 수행하여 어플리케이션 IC(240)로 전력을 공급하는 제2 커패시터(C_chg)를 더 포함할 수도 있다.

참고로, DC/DC 컨버터 장치(230), 제2 커패시터(C_chg) 및 어플리케이션 IC(240)는 동작환경에 따라 다양한 방식으로 구현될 수도 있음은 이해될 것이다.

일 예로, 제2 커패시터(C_chg)는 슈퍼 커패시터(예로, C=1.5F)에 상응할 수 있다. 참고로, 제2 커패시터(C_chg)에 하베스팅된 전력은 도 2에 도시된 어플리케이션 IC(Application IC)의 구동을 위해 사용될 수 있다.

도 2의 제1 차 회로(CIR_1)는 미리 정해진 제1 전압(V1)을 생성하는 교류(AC) 전원을 기반으로 제1 코일(C1)에 흐르는 교류 전류(I1)를 전달할 수 있다.

여기서, 제1 코일(C1)의 권선수(N1)는 '1'로 이해될 수 있다. 다시 말해, '1'은 실제 환경에서 사용되는 송배전선의 교류(AC) 전력선수를 의미할 수 있다.

예를 들어, 미리 정해진 제1 전압(V1)은 하기 수학식 2와 같이 정의될 수 있다.

여기서, Vm은 교류전원의 크기를 나타하고, ω는 공급전원의 교류(AC) 성분의 주파수(예로, 60Hz)와 연관되고, t는 시간과 연관됨은 이해될 것이다.

예를 들어, 도 2 제1 코일(C1)에 흐르는 교류 전류(I1)에 의하여 논-갭(non-gap) 코어(210) 내부에 시계 방향(CW) 또는 반시계 방향(CCW)으로 생성되는 제1 자기력선수(Ø1)은 하기 수학식 3과 같이 정의될 수 있다.

여기서, B1은 제1 차 회로(CIR_1)와 연관된 자속밀도이고, A는 논-갭(non-gap) 코어(210)의 단면적일 수 있다. 또한, N1은 제1 코일(C1)의 권선수, I1은 제1 코일(C1)에 흐르는 교류 전류로 정의될 수 있다.

한편, μ0는 진공에서의 투자율(permeability), μr은 논-갭 코어(210)의 비투자율을 의미할 수 있다. 또한, ℓ은 2개의 코어가 경계면(G-G')을 중심으로 결합되어 폐루프 구조의 코어간 별도 갭(gap)이 없는 논-갭 코어(210) 내 형성되는 자속 경로(magnetic flux path)의 전체 길이로 정의될 수 있다.

참고로, 논-갭 코어(210)의 구조로 인하여 앞선 수학식 1의 ℓg는 '0'으로 정의되기 때문에 수학식 3에 별도로 표시되지 않음은 이해될 수 있다.

도 2의 제2 차 회로(CIR_2)에는 제1 차 회로(CIR_1)의 수학식 3에 따른 제1 자기력선수(Ø1)의 변화에 대한 반작용으로 유도기전력(Induced Electromotive Force; IEF)이 발생할 수 있다.

이 경우, 유도기전력을 기반으로 제2 코일(C2, 즉, 유도코일)에 발생하는 교류 전류(I2)와 연관되며, 논-갭(non-gap) 코어(210) 내부에 반시계 방향(CCW) 또는 시계 방향(CW)으로 생성되는 제2 자기력선수(Ø2)는 하기 수학식 4와 같이 정의될 수 있다.

여기서, B2은 제2 차 회로(CIR_2)와 연관된 자속밀도이고, A는 논-갭(non-gap) 코어(210)의 단면적일 수 있다. 또한, N2은 제2 코일(C2, 즉, 유도코일)의 권선수, I2은 제2 코일(C2, 즉, 유도코일)에 흐르는 교류 전류일 수 있다.

한편, μ0는 진공에서의 투자율(permeability), μr은 논-갭 코어(210)의 비투자율을 의미할 수 있다. 또한, ℓ은 2개의 코어가 경계면(G-G')을 중심으로 결합되어 폐루프 구조의 코어간 별도 갭(gap)이 없는 논-갭 코어(210) 내 형성되는 자속 경로(magnetic flux path)의 전체 길이로 정의될 수 있다.

또한, 제2 차 회로(CIR_2)에 발생하는 유도기전력과 연관된 제2 전압(V2)은 하기 수학식 5와 같이 정의될 수 있다. 본 명세서의 명확하고 간결한 설명을 위하여, 종래 논-갭 코어(210) 구조에서 제1 자기력선수(Ø1)는 제2 차 회로(CIR_2) 측에 손실 없이 전달된다고 가정한다. 이에 Ø1이 커지면(또는 I1) Ø2도 커지게 됨을 이해될 것이다

도 2의 커패시터 가변조정회로(C_V)는 제어장치(220)로부터 수신되는 제어신호(C_freq)를 기반으로 자신의 정전용량(Capacitance)의 크기를 미리 설정된 범위 내에서 제어할 수 있다.

이에 따라, 커패시터 가변조정회로(C_V)는 제어신호(C_freq)에 따라 에너지 하베스팅 시스템(200)을 위한 공진 주파수 조건을 성립시커거나 불성립시키도록 제어할 수 있다.

도 1 및 도 2를 참조하면, 커패시터 가변조정회로(C_V)의 일단은 제2 차 회로(CIR_2)의 일단과 연결될 수 있다. 또한, 커패시터 가변조정회로(C_V)의 타단은 복수의 다이오드 회로(CIR_D)와 연결될 수 있다.

본 일 실시 예에 따르면, 커패시터 가변조정회로(C_V)의 타단 및 제2 차 회로(CIR_2)의 타단을 통해 제2 차 회로(CIR_2)에서 발생한 유도기전력에 따른 제2 전압(V2)과 연관된 제1 출력전압(V_O#1)이 전달될 수 있다.

도 2의 복수의 다이오드 회로(CIR_D)는 미리 설정된 도통 전압 이상에서 턴-온되도록 구현된 복수의 다이오드 (D1~D4)를 포함할 수 있다. 또한, 도 2의 복수의 다이오드 회로(CIR_D)는 커패시터 가변조정회로(C_V)의 타단 및 제2 차 회로(CIR_2)의 타단과 연결될 수 있다.

구체적으로, 제1 다이오드(D1)의 일단은 커패시터 가변조정회로(C_V)의 타단과 연결되고, 제1 다이오드(D1)의 타단은 제4 다이오드(D4)의 타단과 연결될 수 있다. 제2 다이오드(D2)의 일단은 접지전압(GND)과 연결되고, 제2 다이오드(D2)의 타단은 제1 다이오드(D1)의 일단과 연결될 수 있다.

구체적으로, 제3 다이오드(D3)의 일단은 접지전압(GND)과 연결되고, 제3 다이오드(D3)의 타단은 제4 다이오드(D4)의 일단과 연결될 수 있다. 제4 다이오드(D4)의 일단은 제2 차 회로(CIR_2)의 타단과 연결되고, 제4 다이오드(D4)의 타단은 제1 커패시터(C_P)의 일단과 연결될 수 있다.

종래 복수의 다이오드 회로(CIR_D)는 전파 정류 방식으로 제1 출력전압(V_O#1)의 도통 전압 이상의 양(+) 부분만 통과시키는 구성으로 이해될 수 있다.

예를 들어, 커패시터 가변조정회로(C_V)의 타단에서 전달되는 제1 출력전압(V_O#1)이 도통 전압 이상의 양(+)의 전압인 구간 동안, 제1 다이오드(D1) 및 제3 다이오드(D3)가 턴-온될 수 있다. 이에 따라, 제1 출력전압(V_O#1)가 제1 다이오드(D1)를 거쳐 제1 커패시터(C_p) 쪽으로 전달될 수 있다.

다른 예로, 제2 차 회로(CIR_2)의 타단에서 전달되는 제1 출력전압(V_O#1)이 도통 전압 이상의 양(+)의 전압인 구간 동안, 제2 다이오드(D2) 및 제4 다이오드(D4)가 턴-온될 수 있다. 이에 따라, 제1 출력전압(V_O#1)이 제1 다이오드(D4)를 거쳐 제1 커패시터(C_p) 쪽으로 전달될 수 있다.

도 2의 제어장치(220)는 감지 회로(221) 및 공진 주파수 변경회로(222)를 포함할 수 있다.

예를 들어, 감지 회로(221)는 미리 정해진 위치에 상응하는 감지 포인트(V_M)에서 측정된 제2 출력전압(V_O#2)의 크기가 미리 설정된 임계 값을 초과하는지 여부를 판단할 수 있다.

일 예로, 제2 출력전압(V_O#2)의 크기가 임계 값을 초과하는 것으로 판단될 때, 공진 주파수 변경회로(222)는 미리 정해진 공진 주파수 조건을 만족시키지 않는 정전용량 값을 지시하는 제어신호(C_freq)를 생성할 수 있다.

다른 일 예로, 제2 출력전압(V_O#2)의 크기가 임계 값을 초과하지 않는 것으로 판단될 때, 공진 주파수 변경회로(222)는 미리 정해진 공진 주파수 조건을 만족시키는 정전용량 값을 지시하는 제어신호(C_freq)를 생성할 수 있다.

도 2의 제1 커패시터(C_p)의 일단은 복수의 다이오드 회로(CIR_D)의 제1 다이오드(D1)의 타단(또는 제4 다이오드(D4)의 타단)과 연결되고, 타단은 접지전압(GND)과 연결된다. 여기서, 제1 커패시터(C_p)는 복수의 다이오드 회로(CIR_D)와 연결되어 DC를 만드는 평활 커패시터(예로, 1000 μF)로 이해될 수 있다.

예를 들어, 제2 출력전압(V_O#2)은 직류(DC)전압의 생성을 위해 제1 다이오드(D1) 또는 제4 다이오드(D4)를 거친 제1 출력전압(V_O#1)에 대하여 평활화가 수행된 것으로 이해될 수 있다.

도 2의 DC/DC 컨버터 장치(230)는 제1 커패시터(C_p)로부터 전달되는 제2 출력전압(V_O#2)을 후단의 어플리케이션 IC(240)을 위해 미리 정해진 DC 전압(예로, 3.2V)으로 변환할 수 있다.

참고로, 도 2에 도시되진 않으나, 제2 커패시터(C_chg)에 의해 충전된 전압의 역 유입을 방지하기 위하여 DC/DC 컨버터 장치(230)의 타단에 별도의 다이오드가 배치될 수도 있다.

도 2의 제2 커패시터(C_chg)의 일단은 DC/DC 컨버터 장치(230)의 타단과 연결되고, 타단은 접지전압(GND)과 연결된다. 일 예로, 제2 커패시터(C_chg)는 1.5F일 수 있다.

여기서, 도 2의 제2 커패시터(C_chg)는 DC/DC 컨버터 장치(230)로부터 출력되는 변환된 DC 전압을 기반으로 전력을 충전을 수행하는 슈퍼 커패시터로 이해될 수 있다. 여기서, 제2 커패시터(C_chg)에 충전된 전력은 어플리케이션 IC(240)를 위해 일정 시간 동안 공급될 수 있다.

도 3는 기존 코어에 적용된 구조와 원형 코어를 비교하기 위한 도면이다.

도 3의 (a)를 참조하면, 기존 코어(310)에 원형이 아닌 구조가 적용되는 경우, 기존 코어 내부를 관통하는 제1 코일(C1)의 교류(AC) 전류에 의해 발생하는 자기장의 경로(path)와 기존 코어의 방향 간 불일치 구간의 존재로 인한 경로 손실이 존재하였다.

도 3의 (b)를 참조하면, 기존 코어(310)에 원형인 구조가 적용되는 경우, 기존 코어 내부를 관통하는 제1 코일(C1)의 교류(AC) 전류에 의해 발생하는 자기장의 경로(path)와 기존 코어의 방향이 일치하기 때문에 경로 손실이 최소화될 수 있음은 이해될 것이다.

도 4은 기존 에너지 하베스팅 시스템에 포함된 원형코일의 적용 예를 보여준다.

도 1 내지 도 4를 참조하면, 도 4의 (a) 및 도 4의 (b)에 상응하는 기존 에너지 하베스팅 시스템에 포함되는 원형코일(410)은 분할된 코어(410_a, 410_b)로 구성될 수 있다.

이 경우, 미리 정해진 권선수에 따라 분할된 코어(410_a, 410_b)에 제2 코일(C2, 즉, 유도코일)을 감는 권선 작업은 반원형 코어 구조에 따른 내경과 외경 차이 및 권선층의 무너짐 현상으로 인하여 일반적인 권선작업보다 매우 어려운 작업에 해당한다.

또한, 도 4의 (a) 및 도 4의 (b)에 상응하는 기존 에너지 하베스팅 시스템에 포함되는 원형코일(410)에는 별도의 보빈(bobbin) 없이 직접 원형 코어에 직접 코일을 권선 작업하는 경우, 코일과 코어 간 간격이 과도하게 밀착됨에 따라 코일에 요구되는 인덕턴스 값이 구현되기 어려운 문제도 존재한다.

도 5는 본 일 실시 예에 따른 에너지 하베스팅 시스템에 포함된 복수의 보빈이 적용된 원형 코어의 적용 예를 보여준다.

도 5의 (a)는 본 일 실시 예에 따른 에너지 하베스팅 시스템에 포함된 복수의 보빈이 적용된 원형 코어의 정면도이고, 도 5의 (b)는 본 일 실시 예에 따른 에너지 하베스팅 시스템에 포함된 복수의 보빈이 적용된 원형 코어의 측면도에 해당한다.

도 1 내지 도 5를 참조하면, 도 5의 제1 코일(C1)은 앞선 도 2의 제1 코일(C1)과 상응하고, 도 5의 원형 코어(510)는 앞선 도 2의 논-갭 코어(210)에 대한 설명을 토대로 이해될 수 있다.

이에, 도 5를 참조하여 본 일 실시 예에 따른 원형 코어(510)의 특징을 위주로 서술된다.

본 일 실시 예에 따른 원형 코어(510)는 제1 분할 코어(510_a) 및 제2 분할 코어(510_b)를 포함할 수 있다. 또한, 본 일 실시 예에 따른 원형 코어(510)는 논-갭 구조로 구현될 수 있다.

또한, 본 일 실시 예에 따른 원형 코어(510)는 미리 정해진 크기의 교류(AC) 성분의 외부 전원(예로, 도 5의 C1)을 포함하는 제1 차 회로(예로, 도 2의 CIR_1)에 의해 발생하는 유도기전력을 제2 차 회로(예로, 도 2의 CIR_2)로 전달하기 위한 유도 코일(C2) 및 유도 코일(C2)이 권선되는 복수의 보빈(예로, 도 5의 BB#1~BB#3)을 포함할 수 있다.

예를 들어, 제1 차 회로(예로, 도 2의 CIR_1)와 제2 차 회로(예로, 도 2의 CIR_2) 간 미리 정해진 권선 비에 따라 복수의 보빈(예로, 도 5의 BB#1~BB#3)을 위한 총 턴(turn)-수가 결정될 수 있다.

일 예로, 제1 보빈(BB#1)을 위한 제1 턴-수, 제2 보빈(BB#2)을 위한 제2 턴-수 및 제3 보빈(BB#3)을 위한 제3 턴-수는 동일하게 구현되고, 제1 턴-수 내지 제3 턴-수의 합은 총 턴-수와 상응하도록 구현될 수 있다.

도 5에 도시된 것과 달리, 복수의 보빈이 제1 보빈 및 제2 보빈을 포함할 수 있다. 이 경우, 제1 보빈을 위한 제1 턴-수와 및 제2 보빈을 위한 제2 턴-수는 동일하게 구현되고, 제1 턴-수 및 제2 턴-수의 합은 총 턴-수와 상응하도록 구현될 수 있다.

한편, 복수의 보빈(예로, 도 5의 BB#1~BB#3)은 미리 정해진 간격만큼 이격되어 배치될 수 있다.

참고로, 도 5에서는 복수의 보빈(예로, 도 5의 BB#1~BB#3)은 및 제2 분할 코어(510_b)에 배치되나, 본 명세서가 이에 한정되는 것이 아님은 이해될 것이다.

다시 말해, 복수의 보빈(예로, 도 5의 BB#1~BB#3)은 제1 분할 코어(510_a) 및 제2 분할 코어(510_b)의 영역에 관계 없이 미리 정해진 간격만큼 이격되어 배치될 수 있다.

본 일 실시 예에 따르면, 원형 코어의 적용으로 교류성분을 포함한 외부 전원에 의해 형성되는 자기장의 방향과 코어의 방향이 일치하기 때문에 에너지 하베스팅 효율이 향상될 수 있다.

또한, 본 일 실시 예에 따르면, 복수의 보빈 각각에 권선작업이 가능해지기 때문에 권선 작업에 소요되는 작업 비용이 절감될 수 있다.

또한, 본 일 실시 예에 따르면, 복수의 보빈 각각에 여러 층으로 코일을 권선시킬 수 있을 뿐만 아니라 일률적인 권선작업이 가능하여 균일한 품질(즉, 요구되는 인덕턴스 값(L))의 구현이 용이해질 수 있다.

도 6는 본 일 실시 예에 따른 복수의 보빈을 포함하는 원형 코어가 구비된 에너지 하베스팅 시스템을 보여주는 블록도이다.

도 1 내지 도 6을 참조하면, 도 6의 에너지 하베스팅 시스템(600)에 대한 설명은 앞선 도 2의 종래 에너지 하베스팅 시스템(200)에 관한 설명을 기반으로 이해될 수 있다.

예를 들어, 도 5 및 도 6을 참조하면, 외부 전원(예로, 도 5의 C1)을 포함하는 제1 차 회로(예로, 도 2의 CIR_1)는 시계 방향(CW)에 상응하는 제1 자기력선수(Ø1)를 발생시킨다고 가정할 수 있다.

이 경우, 도 6의 복수의 보빈(BB#1~BB#3)을 배치하고 연결 시, 각 보빈(BB#1~BB#3)의 코일은 반시계 방향(CCW)에 상응하는 제2 자기력선수(Ø2)의 방향과 일치하도록 연결될 수 있다.

또한, 도 6의 에너지 하베스팅 시스템(600)에 포함된 원형 코어(610)에 대한 설명은 앞선 도 5의 원형 코어(510)에 관한 설명을 기반으로 이해될 수 있다.

명세서의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 명세서의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능하다. 그러므로, 본 명세서의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.

510: 원형 코어
510_a, 510_b: 제1 분할 코어, 제2 분할 코어
BB#1, BB#2, BB#3:제1 내지 제3 보빈

Claims (5)

1. 미리 정해진 크기의 교류(AC) 성분을 포함하는 제1 전압을 전달하는 제1 차 회로에 의한 유도기전력에 따른 제2 전압이 생성되는 제2 차 회로; 및
   미리 정해진 권선비(turns ratio)에 따라 상기 제1 차 회로 및 상기 제2 차 회로와 자기적으로(magnetically) 연관되는 원형 코어;
   일단은 상기 제2차 회로의 일단과 연결되고, 상기 제2 전압과 연관된 제1 출력전압을 타단을 통해 전달하는 커패시터 가변조정회로;
   상기 커패시터 가변조정회로의 상기 타단 및 상기 제2 차 회로의 타단과 연결되는 복수의 다이오드 회로; 및
   상기 복수의 다이오드 회로로부터 전달되는 제2 출력전압을 측정하고, 상기 측정된 제2 출력전압을 기반으로 상기 커패시터 가변조정회로를 위한 정전용량(capacitance)을 조절하는 제어 장치를 포함하되,
   상기 원형 코어는,
   상기 제1 차 회로에 의해 발생하는 상기 유도기전력을 상기 제2 차 회로로 전달하기 위한 유도 코일; 및
   상기 유도 코일이 권선되는 복수의 보빈(bobbin)을 포함하되,
   상기 제1 차 회로와 상기 제2 차 회로 간 미리 정해진 권선 비에 따라 상기 복수의 보빈을 위한 총 턴(turn)-수가 결정되고, 그리고
   상기 복수의 보빈은 미리 정해진 간격만큼 이격되어 배치되도록 구현되는 에너지 하베스팅 시스템.
2. 제1 항에 있어서,
   상기 복수의 보빈이 제1 보빈 및 제2 보빈과 상응할 때, 상기 제1 보빈을 위한 제1 턴-수와 및 상기 제2 보빈을 위한 제2 턴-수는 동일하게 구현되고,
   상기 제1 턴-수와 상기 제2 턴-수의 합은 상기 총 턴-수와 상응하도록 구현되는, 에너지 하베스팅 시스템.
3. 제1 항에 있어서,
   상기 복수의 보빈이 제1 보빈 내지 제3 보빈을 포함할 때, 상기 제1 보빈을 위한 제1 턴-수, 상기 제2 보빈을 위한 제2 턴-수 및 상기 제3 보빈을 위한 제3 턴-수는 동일하게 구현되고,
   상기 제1 턴-수 내지 상기 제3 턴-수의 합은 상기 총 턴-수와 상응하도록 구현되는, 에너지 하베스팅 시스템.
4. 제1 항에 있어서,
   상기 제어 장치는,
   상기 측정된 제2 출력전압의 크기가 미리 설정된 임계 값을 초과하는지 여부를 판단하는 감지회로; 및
   상기 판단을 기반으로 상기 커패시터 가변조정회로의 정전용량을 조절하기 위한 제어신호를 생성하는 공진 주파수 변경회로를 포함하는, 에너지 하베스팅 시스템.
5. 제4 항에 있어서,
   상기 공진 주파수 변경회로는,
   상기 제2 출력전압의 크기가 상기 임계 값을 초과하는 것으로 판단될 때, 미리 정해진 공진 주파수 조건이 만족되지 않도록 상기 제어신호를 기반으로 상기 정전용량을 제어하도록 구현되고, 그리고
   상기 제2 출력전압의 크기가 상기 임계 값을 초과하지 않는 것으로 판단될 때, 상기 공진 주파수 조건이 만족되도록 상기 제어신호를 기반으로 상기 정전용량을 제어하도록 구현되는, 에너지 하베스팅 시스템.

Images