[go: up one dir, main page]

KR102567568B1 - Semiconductor Package - Google Patents

Semiconductor Package Download PDF

Info

Publication number
KR102567568B1
KR102567568B1 KR1020180040366A KR20180040366A KR102567568B1 KR 102567568 B1 KR102567568 B1 KR 102567568B1 KR 1020180040366 A KR1020180040366 A KR 1020180040366A KR 20180040366 A KR20180040366 A KR 20180040366A KR 102567568 B1 KR102567568 B1 KR 102567568B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
disposed
semiconductor
wavelength conversion
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020180040366A
Other languages
Korean (ko)
Other versions
KR20190117174A (en
Inventor
이건교
Original Assignee
쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 filed Critical 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority to KR1020180040366A priority Critical patent/KR102567568B1/en
Publication of KR20190117174A publication Critical patent/KR20190117174A/en
Application granted granted Critical
Publication of KR102567568B1 publication Critical patent/KR102567568B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H01L33/62
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/85Packages
    • H10H20/857Interconnections, e.g. lead-frames, bond wires or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L33/20
    • H01L33/483
    • H01L33/505
    • H01L33/54
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/81Bodies
    • H10H20/819Bodies characterised by their shape, e.g. curved or truncated substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/85Packages
    • H10H20/8506Containers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/85Packages
    • H10H20/851Wavelength conversion means
    • H10H20/8514Wavelength conversion means characterised by their shape, e.g. plate or foil
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/85Packages
    • H10H20/852Encapsulations
    • H10H20/853Encapsulations characterised by their shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명에 의한 반도체 소자 패키지는 캐비티를 포함하는 몸체, 상기 몸체 내에 매립되며 배치되는 복수 개의 리드 프레임, 상기 캐비티 내에 배치되고, 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 반도체 구조물 및 상기 반도체 구조물 상에 배치되는 투광성 기판을 포함하는 반도체 소자, 상기 반도체 소자 상에 배치되는 파장 변환층 및 상기 반도체 소자 측면 및 파장 변환층 하면 사이에 배치되는 수지부를 포함하고, 상기 몸체는 상기 복수 개의 리드 프레임 사이에 배치되는 제1몸체 및 상기 반도체 소자, 파장 변환층의 네 측면 및 리드 프레임의 외측면을 둘러싸며 배치되는 제2몸체를 포함하고, 상기 수지부는 상기 제2몸체 및 파장 변환층과 상기 투광성 기판에 대해서 수직한 방향으로 중첩될 수 있다.A semiconductor device package according to the present invention includes a body including a cavity, a plurality of lead frames disposed and buried in the body, disposed in the cavity, a first conductivity type semiconductor layer, a second conductivity type semiconductor layer, and the first conductivity type semiconductor layer. A semiconductor device including a semiconductor structure including an active layer disposed between the type semiconductor layer and the second conductivity type semiconductor layer and a light-transmitting substrate disposed on the semiconductor structure, a wavelength conversion layer disposed on the semiconductor device, and the semiconductor device A resin part disposed between side surfaces and a lower surface of the wavelength conversion layer, and the body surrounds a first body disposed between the plurality of lead frames, the semiconductor element, four side surfaces of the wavelength conversion layer, and an outer surface of the lead frame. and a second body, the resin part overlapping the second body and the wavelength conversion layer in a direction perpendicular to the light-transmissive substrate.

Description

반도체 소자 패키지 {Semiconductor Package}Semiconductor device package {Semiconductor Package}

본 발명은 반도체 소자 패키지 및 반도체 소자 패키지의 제공 방법에 관한 것이다. 보다 자세하게는 반도체 소자 패키지의 신뢰성 향상과 열 및 빛에 의한 소재변형을 방지할 수 있는 반도체 소자 패키지 및 반도체 소자 패키지의 제공 방법에 관한 것이다.The present invention relates to a semiconductor device package and a method of providing a semiconductor device package. More specifically, the present invention relates to a semiconductor device package capable of improving reliability of a semiconductor device package and preventing material deformation caused by heat and light, and a method of providing the semiconductor device package.

GaN, AlGaN, InGaN, InAlGaN, GaAs, AlGaAs, InGaAs, GaP, AlGaInP, InP 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점이 있기 때문에 발광 소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용되고 있다.Semiconductor elements including compounds such as GaN, AlGaN, InGaN, InAlGaN, GaAs, AlGaAs, InGaAs, GaP, AlGaInP, and InP have many advantages, such as having a wide band gap energy that can be easily adjusted. and various diodes.

특히 반도체의 3-5족 또는 2-6족 등의 화합물 반도체 물질을 이용한 발광다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조절함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저 소비전력, 반영구적인 수명, 빠른 응답속도, 안정성, 환경 친화성의 장점을 가진다.In particular, light emitting devices such as light emitting diodes or laser diodes using compound semiconductor materials such as group 3-5 or group 2-6 of semiconductors have developed thin film growth technology and device materials to produce red and green colors. It can implement various colors such as blue and ultraviolet rays, and it is possible to implement white light with high efficiency by using fluorescent materials or adjusting the color. It has the advantages of response speed, stability, and environmental friendliness.

뿐만 아니라, 광 검출기나 태양 전지와 같은 수광 소자도 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 흡수하여 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한, 빠른 응답속도, 안정성, 환경친화성 및 소자 재료의 용이한 조절의 장점을 가지므로 전력 제어 또는 초고조파 회로나 통신용 모듈에서 용이하게 이용할 수 있다.In addition, when light-receiving devices such as photodetectors or solar cells are manufactured using group 3-5 or group 2-6 compound semiconductor materials of semiconductors, light in various wavelength ranges is absorbed by the development of device materials to generate photocurrent. By absorbing light in various wavelength ranges from gamma rays to radio wavelength ranges, light in various wavelength ranges from gamma rays to radio wavelength ranges can be used. In addition, since it has the advantages of fast response speed, stability, environmental friendliness, and easy control of element materials, it can be easily used in power control or ultra-harmonic circuits or communication modules.

따라서, 반도체 소자는 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold cathcode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드라이트 및 신호등 및 Gas 나 화재를 감지하는 센서, 의료용 기기 등 응용이 확대되고 있으며, 더 나아가 고주파 응용회로나 기타 전력제어장치, 통신용 모듈에까지 응용이 확대되고 있다.Therefore, the semiconductor device can replace a transmission module of an optical communication means, a light emitting diode backlight that replaces a Cold Cathode Fluorescence Lamp (CCFL) constituting a backlight of an LCD (Liquid Crystal Display) display device, and can replace a fluorescent lamp or an incandescent lamp. Applications such as white light emitting diode lighting devices, automobile headlights and traffic lights, sensors that detect gas or fire, and medical devices are expanding, and furthermore, applications are expanding to high-frequency application circuits, other power control devices, and communication modules.

이렇게 다양한 분야에서 활용되는 반도체 소자는 열 및 빛에 의해 손상이 발생하여 신뢰성이 저하될 수 있으므로, 이를 개선하여 신뢰성을 향상시킬 수 있는 반도체 소자 패키지의 구조가 요구된다. 본 발명은 이와 관련된 것이다. Since semiconductor devices used in various fields may be damaged by heat and light and thus have reduced reliability, a structure of a semiconductor device package capable of improving reliability by improving this is required. The present invention relates to this.

본 발명이 해결하고자 하는 기술적 과제는 신뢰성이 향상된 반도체 소자 패키지를 제공하는 것이다.A technical problem to be solved by the present invention is to provide a semiconductor device package with improved reliability.

본 발명이 해결하고자 하는 또 다른 기술적 과제는 열 및 빛에 의한 소재변형을 방지하여 높은 품질의 반도체 소자 패키지를 제공하는 것이다.Another technical problem to be solved by the present invention is to provide a high quality semiconductor device package by preventing material deformation caused by heat and light.

본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.The technical problems of the present invention are not limited to the technical problems mentioned above, and other technical problems not mentioned will be clearly understood by those skilled in the art from the description below.

본 발명의 일 실시 예에 따른 반도체 소자 패키지는 캐비티를 포함하는 몸체, 상기 몸체 내에 매립되며 배치되는 복수 개의 리드 프레임, 상기 캐비티 내에 배치되고, 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 반도체 구조물 및 상기 반도체 구조물 상에 배치되는 투광성 기판을 포함하는 반도체 소자, 상기 반도체 소자 상에 배치되는 파장 변환층 및 상기 반도체 소자 측면 및 파장 변환층 하면 사이에 배치되는 수지부를 포함하고, 상기 몸체는 상기 복수 개의 리드 프레임 사이에 배치되는 제1몸체 및 상기 반도체 소자, 파장 변환층의 네 측면 및 리드 프레임의 외측면을 둘러싸며 배치되는 제2몸체를 포함하고, 상기 수지부는 상기 제2몸체 및 파장 변환층과 상기 투광성 기판에 대해서 수직한 방향으로 중첩될 수 있다.A semiconductor device package according to an embodiment of the present invention includes a body including a cavity, a plurality of lead frames disposed and buried in the body, a first conductivity type semiconductor layer, a second conductivity type semiconductor layer, and a plurality of lead frames disposed in the cavity. A semiconductor device including a semiconductor structure including an active layer disposed between the first conductivity-type semiconductor layer and the second conductivity-type semiconductor layer and a light-transmitting substrate disposed on the semiconductor structure, and a wavelength conversion layer disposed on the semiconductor device and a resin portion disposed between a side surface of the semiconductor element and a lower surface of the wavelength conversion layer, wherein the body includes a first body disposed between the plurality of lead frames, the semiconductor element, and four side surfaces of the wavelength conversion layer and the lead frame. A second body may be disposed surrounding an outer surface, and the resin part may overlap the second body and the wavelength conversion layer in a direction perpendicular to the light-transmitting substrate.

일 실시 예에 따르면, 복수 개의 리드 프레임은 제1방향으로 이격 거리를 가지며 배치되고, 상기 이격 거리는 150um 이상 내지 250um 이하일 수 있다.According to one embodiment, the plurality of lead frames are disposed with a separation distance in a first direction, and the separation distance may be 150 um or more and 250 um or less.

일 실시 예에 따르면, 상기 복수 개의 리드 프레임은 상기 리드 프레임의 일부 영역이 상기 캐비티 내에서 노출될 수 있다.According to an embodiment, a partial region of the plurality of lead frames may be exposed within the cavity.

일 실시 예에 따르면, 상기 복수 개의 리드 프레임 중 적어도 하나 이상은 상기 몸체의 외측면으로 노출될 수 있다.According to one embodiment, at least one of the plurality of lead frames may be exposed to an outer surface of the body.

일 실시 예에 따르면, 상기 제1몸체 및 제2몸체의 구성 물질이 동일할 수 있다.According to one embodiment, the constituent materials of the first body and the second body may be the same.

일 실시 예에 따르면, 상기 몸체는 유기재료 및 무기재료 중 어느 하나로 구성될 수 있다.According to one embodiment, the body may be made of any one of organic and inorganic materials.

일 실시 예에 따르면, 상기 몸체가 무기재료로 구성되는 경우 상기 몸체는TiO, Bn, ZnO 을 포함할 수 있다.According to one embodiment, when the body is made of an inorganic material, the body may include TiO, Bn, or ZnO.

일 실시 예에 따르면, 상기 몸체가 유기재료로 구성되는 경우 TiO2 및 실리콘으로 구성될 수 있다.According to one embodiment, when the body is made of an organic material, it may be made of TiO 2 and silicon.

일 실시 예에 따르면, 상기 몸체의 외측면은 상기 복수 개의 리드 프레임의 외측면에서 제1방향으로 연장되어 배치될 수 있다.According to one embodiment, the outer surface of the body may be disposed extending in a first direction from the outer surface of the plurality of lead frames.

일 실시 예에 따르면, 상기 파장 변환층의 일면은 상기 몸체의 일면과 동일 평면 상에 배치될 수 있다.According to one embodiment, one surface of the wavelength conversion layer may be disposed on the same plane as one surface of the body.

본 발명에 의하면, 반도체 소자 패키지의 신뢰성이 향상될 수 있다는 효과가 있다.According to the present invention, there is an effect that the reliability of a semiconductor device package can be improved.

본 발명에 의하면, 열 및 빛에 의한 소재변형을 방지하여 높은 품질의 반도체 소자 패키지를 제공할 수 있다는 효과가 있다.According to the present invention, there is an effect that it is possible to provide a high quality semiconductor device package by preventing material deformation caused by heat and light.

본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.The effects of the present invention are not limited to the effects mentioned above, and other effects not mentioned will be clearly understood by those skilled in the art from the description below.

도 1은 본 발명의 일 실시 예에 따른 반도체 소자의 단면도를 나타난 도면이다.
도 2는 본 발명의 일 실시 예에 따른 반도체 소자 패키지의 사시도를 나타낸 도면이다.
도 3은 도 1에서 A-A’방향으로 절단한 본 발명의 일 실시 예에 따른 반도체 소자 패키지의 단면도를 나타낸 도면이다.
도 4는 본 발명의 일 실시 예에 따른 반도체 소자 패키지의 내부를 나타낸 도면이다.
도 5는 본 발명의 일 실시 예에 따른 반도체 소자 패키지의 제조 방법을 설명하기 위한 도면이다.
1 is a cross-sectional view of a semiconductor device according to an exemplary embodiment of the present invention.
2 is a perspective view of a semiconductor device package according to an exemplary embodiment of the present invention.
FIG. 3 is a cross-sectional view of a semiconductor device package according to an exemplary embodiment taken in the direction A-A′ in FIG. 1 .
4 is a view showing the inside of a semiconductor device package according to an embodiment of the present invention.
5 is a diagram for explaining a method of manufacturing a semiconductor device package according to an embodiment of the present invention.

본 발명의 전술한 목적과 기술적 구성 및 그에 따른 작용 효과에 관한 자세한 사항은 이하의 상세한 설명에 의해 보다 명확하게 이해될 것이다.The foregoing objects and technical configurations of the present invention and the details of the operation and effect thereof will be more clearly understood by the following detailed description.

본 발명의 설명에 있어서, 이하 사용되는 제1, 제2 등과 같은 용어는 동일 또는 상응하는 구성 요소들을 구별하기 위한 식별 기호에 불과하며, 동일 또는 상응하는 구성요소들이 제1, 제2등의 용어에 의하여 한정되는 것은 아니다.In the description of the present invention, terms such as first and second used below are only identification symbols for distinguishing the same or corresponding components, and the same or corresponding components are referred to as first, second, etc. is not limited by

단수의 표현은 문맥상 명백하게 다르게 표현하지 않는 한, 복수의 표현을 포함한다. “포함한다” 또는 “가진다” 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함으로 지정하기 위한 것으로, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들이 부가될 수 있는 것으로 해석될 수 있다.Singular expressions include plural expressions unless the context clearly dictates otherwise. Terms such as “include” or “have” are intended to designate that a feature, number, step, operation, component, part, or combination thereof described in the specification exists, and one or more other features, numbers, or steps , operations, components, parts, or combinations thereof may be interpreted as being capable of being added.

이하 사용되는 “포함한다(Comprises)” 및/또는 “포함하는(comprising)”은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.As used herein, “comprises” and/or “comprising” means that a stated component, step, operation, and/or element refers to the presence or absence of one or more other components, steps, operations, and/or elements; do not rule out additions.

본 발명의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(On)"에 또는 "하/아래(under)"에 형성된다는 기재는, 직접(directly) 또는 다른 층을 개재하여 형성되는 것을 모두 포함한다. 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.In the description of the present invention, each layer (film), region, pattern or structure may be "on" or "under/under" the substrate, each layer (film), region, pad or pattern. The description of "formed on" includes all formed directly or through another layer. The criteria for upper/upper or lower/lower of each layer will be described based on drawings.

이하, 첨부된 도면을 참조하여 본 발명의 일 실시 예에 따른 반도체 소자 패키지(200)에 대해 상세히 설명하도록 한다.Hereinafter, a semiconductor device package 200 according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings.

먼저, 도 1을 참조하여, 본 발명의 일 실시 예에 따른 반도체 소자(110)에 대해 설명한다.First, referring to FIG. 1 , a semiconductor device 110 according to an exemplary embodiment of the present invention will be described.

도 1은 본 발명의 일 실시 예에 따른 반도체 소자(110)의 단면을 나타낸 도면이다.1 is a cross-sectional view of a semiconductor device 110 according to an embodiment of the present invention.

본 발명의 일 실시 예에 따른 반도체 소자(110)는 플립칩(flip chip) 타입의 발광 소자일 수 있다. 이러한 플립칩(flip chip) 타입의 발광소자는 6면 방향으로 빛이 방출되는 투과형 플립칩 발광소자일 수 있으며, 투광성 기판(114), 반도체 구조물(113), 제1본딩부(117) 및 제2본딩부(118)를 포함할 수 있다.The semiconductor device 110 according to an embodiment of the present invention may be a flip chip type light emitting device. The flip chip type light emitting device may be a transmissive flip chip light emitting device that emits light in six directions, and includes a light transmitting substrate 114, a semiconductor structure 113, a first bonding unit 117, and a first bonding unit 117. 2 may include a bonding unit 118 .

투광성 기판(114)은 반도체 구조물(113) 상에 배치될 수 있다. 이러한 투광성 기판(114)은 사파이어 기판(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge을 포함하는 그룹 중에서 선택된 어느 하나 이상의 성분으로 구성될 수 있다.The light-transmitting substrate 114 may be disposed on the semiconductor structure 113 . The light-transmitting substrate 114 may be formed of one or more components selected from a group including a sapphire substrate (Al 2 O 3 ), SiC, GaAs, GaN, ZnO, Si, GaP, InP, and Ge.

반도체 구조물(113)은 화합물 반도체로 구현될 수 있다. 발광 구조물은 예로서 2족-6족 또는 3족-5족 화합물 반도체로 제공될 수 있다. 또 다른 예로서, 상기 반도체 구조물(113)은 알루미늄(Al), 갈륨(Ga), 인듐(In), 인(P), 비소(As), 질소(N)로부터 선택된 적어도 두 개 이상의 원소를 포함하여 구현될 수 있다.The semiconductor structure 113 may be implemented as a compound semiconductor. The light emitting structure may be provided as a Group 2-6 or Group 3-5 compound semiconductor, for example. As another example, the semiconductor structure 113 includes at least two elements selected from aluminum (Al), gallium (Ga), indium (In), phosphorus (P), arsenic (As), and nitrogen (N). can be implemented.

한편, 반도체 구조물(113)은 제1 도전형 반도체층(113a), 제2 도전형 반도체층(113c), 제1 도전형 반도체층(113a)과 제2 도전형 반도체층(113c) 사이에 배치된 활성층(113b)을 포함할 수 있다. Meanwhile, the semiconductor structure 113 is disposed between the first conductivity type semiconductor layer 113a, the second conductivity type semiconductor layer 113c, and the first conductivity type semiconductor layer 113a and the second conductivity type semiconductor layer 113c. may include an active layer 113b.

제1 도전형 반도체층(113a)은 3족-5족 또는 2족-6족의 화합물 반도체 중 적어도 하나로 구현될 수 있으며, 보다 구체적으로. InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 예를 들어, 제1 도전형 반도체층(113a)은 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등을 포함하는 그룹 중에서 선택된 적어도 어느 하나 이상을 포함할 수 있다. The first conductivity-type semiconductor layer 113a may be implemented with at least one of Group 3-5 or Group 2-6 compound semiconductors, and more specifically. It can be implemented as a semiconductor material having a composition formula of InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1). For example, the first conductivity type semiconductor layer 113a includes at least one selected from the group including GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, and the like. can do.

또한, 제1 도전형 반도체층(113a)은 Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑된 n형 반도체층일 수 있다.Also, the first conductivity-type semiconductor layer 113a may be an n-type semiconductor layer doped with an n-type dopant such as Si, Ge, Sn, Se, or Te.

활성층(113b)은 제1 도전형 반도체층(113a)과 제2 도전형 반도체층(113c) 사이에 배치될 수 있다. 활성층(113b)은 제1 도전형 반도체층(113a)을 통해서 주입되는 전자(또는 정공)와 제2 도전형 반도체층(113c)을 통해서 주입되는 정공(또는 전자)이 만나는 층인바, 전자와 정공이 재결합하여 낮은 에너지 준위로 천이하며 자외선 파장을 가지는 빛을 생성할 수 있다.The active layer 113b may be disposed between the first conductivity type semiconductor layer 113a and the second conductivity type semiconductor layer 113c. The active layer 113b is a layer where electrons (or holes) injected through the first conductivity-type semiconductor layer 113a and holes (or electrons) injected through the second conductivity-type semiconductor layer 113c meet. This recombination transitions to a lower energy level and can generate light having an ultraviolet wavelength.

한편, 활성층(113b)은 우물층과 장벽층을 포함하고, 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(Multi Quantum Well; MQW) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나의 구조를 가질 수 있으며, 예를 들어, 활성층(113b)이 다중 우물 구조로 구현된 경우, 상기 활성층(113b)은 교대로 배치된 복수의 우물층과 복수의 장벽층을 포함할 수 있다.On the other hand, the active layer 113b includes a well layer and a barrier layer, and has any one of a single well structure, a multi well structure, a single quantum well structure, a multi quantum well (MQW) structure, a quantum dot structure, or a quantum wire structure. For example, when the active layer 113b is implemented as a multi-well structure, the active layer 113b may include a plurality of well layers and a plurality of barrier layers alternately disposed.

제2 도전형 반도체층(113c)은 활성층(113b) 상에 배치되며, 4족, 6족 등의 화합물 반도체로 구현될 수 있으며, 보다 구체적으로 Inx5Aly2Ga1-x5-y2N (0≤x5≤1, 0≤y2≤1, 0≤x5+y2≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 예를 들어, 제2 도전형 반도체층(113c)은 InGaN/GaN, GaN/AlGaN, AlGaN/AlGaN, InGaN/AlGaN, InGaN/InGaN, AlGaAs/GaAs, InGaAs/GaAs, InGaP/GaP, AlInGaP/InGaP, InP/GaAs을 포함하는 그룹 중에서 선택된 적어도 하나 이상을 포함할 수 있다.The second conductivity-type semiconductor layer 113c is disposed on the active layer 113b, and may be implemented with a compound semiconductor of group 4 or 6, and more specifically, Inx5Aly2Ga1-x5-y2N (0≤x5≤1, 0 ≤y2≤1, 0≤x5+y2≤1) may be implemented as a semiconductor material having a composition formula. For example, the second conductive semiconductor layer 113c may include InGaN/GaN, GaN/AlGaN, AlGaN/AlGaN, InGaN/AlGaN, InGaN/InGaN, AlGaAs/GaAs, InGaAs/GaAs, InGaP/GaP, AlInGaP/InGaP, It may include at least one selected from a group including InP/GaAs.

또한, 제2 도전형 반도체층(113c)은 Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑된 p형 반도체층일 수 있다. Also, the second conductive semiconductor layer 113c may be a p-type semiconductor layer doped with a p-type dopant such as Mg, Zn, Ca, Sr, or Ba.

본 발명의 일 실시 예에 따른 반도체 소자(110)는 제1본딩부(117) 및 제2본딩부(118)를 포함할 수 있으며, 이러한 제1본딩부(117) 및 제2본딩부(118)를 통해 반도체 소자(110)로 전류가 흐를 수 있다.The semiconductor device 110 according to an embodiment of the present invention may include a first bonding part 117 and a second bonding part 118, and the first bonding part 117 and the second bonding part 118 ) through which current may flow to the semiconductor device 110 .

제1본딩부(117) 및 제2본딩부(118)는 반도체 구조물(113)의 일면에 배치될 수 있으며, 서로 이격 배치될 수 있고, 제1본딩부(117) 및 제2본딩부(118)를 통해 반도체 소자(110)로 전류가 흐를 수 있다.The first bonding unit 117 and the second bonding unit 118 may be disposed on one surface of the semiconductor structure 113, may be spaced apart from each other, and the first bonding unit 117 and the second bonding unit 118 ) through which current may flow to the semiconductor device 110 .

제1 본딩부(117)는 제1 도전형 반도체층(113a)과 전기적으로 연결될 수 있으며, 제1 패드 본딩부(115)와 제1 가지 본딩부(111)를 포함할 수 있다. The first bonding portion 117 may be electrically connected to the first conductive semiconductor layer 113a and may include a first pad bonding portion 115 and a first branch bonding portion 111 .

제2 본딩부(118)는 제2 도전형 반도체층(113c)에 전기적으로 연결될 수 있으며, 제2 패드 본딩부(116)와 제2 가지 본딩부(112)를 포함할 수 있다. The second bonding part 118 may be electrically connected to the second conductivity type semiconductor layer 113c and may include a second pad bonding part 116 and a second branch bonding part 112 .

제1 가지 본딩부(111) 및 제2 가지 본딩부(115)에 의하여 제1 패드 본딩부(115)와 제2 패드 본딩부(116)를 통해 공급되는 전원이 반도체 구조물(113) 전체로 확산될 수 있게 된다.Power supplied through the first pad bonding unit 115 and the second pad bonding unit 116 is diffused throughout the semiconductor structure 113 by the first branch bonding unit 111 and the second branch bonding unit 115 . can become

한편, 제1 본딩부(117) 및 제2 본딩부(118)는 단층 또는 다층 구조로 형성될 수 있다. 예를 들어, 상기 제1 본딩부(117)와 상기 제2 본딩부(118)는 ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나 또는 이들 중 2개 이상의 물질의 합금으로 구현될 수 있다. 또 다른 예를 들어, 제1 본딩부(117)와 제2 본딩부(118)는 오믹 전극일 수 있다.Meanwhile, the first bonding unit 117 and the second bonding unit 118 may have a single-layer or multi-layer structure. For example, the first bonding part 117 and the second bonding part 118 may be ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, and Ni/IrOx/Au/ITO, Ag , Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf at least one or an alloy of two or more of these materials. For another example, the first bonding unit 117 and the second bonding unit 118 may be ohmic electrodes.

한편, 반도체 구조물(113)은 보호층(미도시)을 더 포함할 수도 있으며, 반도체 구조물(113)의 상면 또는 측면에 제공될 수 있다. Meanwhile, the semiconductor structure 113 may further include a protective layer (not shown), and may be provided on a top or side surface of the semiconductor structure 113 .

이러한 보호층(미도시)은 제1 패드 본딩부(115)와 제2 패드 본딩부(116)가 노출되도록 제공될 수 있다. Such a protective layer (not shown) may be provided to expose the first pad bonding portion 115 and the second pad bonding portion 116 .

또한, 보호층(미도시)은 투광성 기판(114)의 둘레 및 하면에 선택적으로 제공될 수 있다. 예를 들어, 보호층(미도시)은 SixOy, SiOxNy, SixNy, AlxOy 를 포함하는 그룹 중에서 선택된 적어도 하나 이상의 물질로 구현될 수 있다. In addition, a protective layer (not shown) may be selectively provided on the circumference and lower surface of the light-transmitting substrate 114 . For example, the protective layer (not shown) may be implemented with at least one material selected from a group including SixOy, SiOxNy, SixNy, and AlxOy.

앞서 서술한 본 발명의 일 실시 예에 따른 반도체 소자(110)는 활성층(113b)에서 생성된 빛이 반도체 소자(110)의 6면 방향으로 발광될 수 있다. 보다 구체적으로, 활성층(113b)에서 생성된 빛이 반도체 소자(110)의 상면, 하면, 4개의 측면을 통하여 6면 방향으로 방출될 수 있다.In the semiconductor device 110 according to an embodiment of the present invention described above, light generated in the active layer 113b may be emitted in directions of six surfaces of the semiconductor device 110 . More specifically, light generated in the active layer 113b may be emitted in six directions through the upper and lower surfaces of the semiconductor device 110 and four side surfaces.

이하, 도 2 내지 도 4를 참조하여, 본 발명의 일 실시 예에 따른 반도체 소자 패키지(200)에 대해 설명한다.Hereinafter, a semiconductor device package 200 according to an exemplary embodiment of the present invention will be described with reference to FIGS. 2 to 4 .

본 발명에 따른 일 실시 예에 따른 반도체 소자 패키지(200)는 발광소자, 수광소자 등 각종 전자소자를 포함할 수 있으며, 상기 발광소자는 UV 발광소자 또는 청색 발광소자일 수 있다. 발광소자는 전자와 정공이 재결합함으로써 빛을 방출하게 되고, 이 빛의 파장은 물질 고유의 에너지 밴드갭(bandgap)에 의해 결정되고, 자외선 대역부터 가시광 대역의 파장 범위 내에서 발광할 수 있다.The semiconductor device package 200 according to an embodiment of the present invention may include various electronic devices such as a light emitting device and a light receiving device, and the light emitting device may be a UV light emitting device or a blue light emitting device. The light emitting device emits light by recombination of electrons and holes, and the wavelength of this light is determined by a material's own energy bandgap, and can emit light within a wavelength range from ultraviolet to visible light.

도 2는 본 발명의 일 실시 예에 따른 반도체 소자 패키지(200)의 사시도를 나타낸 도면이다. 2 is a perspective view of a semiconductor device package 200 according to an embodiment of the present invention.

도2를 참조하면, 본 발명의 일 실시 예에 따른 반도체 소자 패키지(200)는 몸체(130) 및 파장 변환층(150)을 포함하는 것을 확인할 수 있다.Referring to FIG. 2 , it can be seen that the semiconductor device package 200 according to an exemplary embodiment includes a body 130 and a wavelength conversion layer 150 .

몸체(130)는 파장 변환층(150)의 네 측면을 둘러싸며 배치될 수 있다. 이러한 몸체(130)는 반도체 소자(110)로부터 방출되는 광의 난반사를 방지하여, 반도체 소자 패키지(200)의 광속을 개선시킬 수 있다.The body 130 may be disposed surrounding the four side surfaces of the wavelength conversion layer 150 . The body 130 may prevent irregular reflection of light emitted from the semiconductor device 110 and improve the luminous flux of the semiconductor device package 200 .

파장 변환층(150)은 반도체 소자(110)에서 파장 변환층(150)으로 입사된 광이 외부로 방출되는 경우, 외부로 방출되는 광의 파장을 변환할 수 있다.The wavelength conversion layer 150 may convert a wavelength of light emitted to the outside when light incident to the wavelength conversion layer 150 from the semiconductor device 110 is emitted to the outside.

이러한 파장 변환층(150)은 파장 변환 물질이 함유된 고분자 수지로 구현할 수 있는바, 파장 변환 물질은 형광체일 수 있으며, 황화물계, 산화물계 또는 질화물계 화합물 중 하나 이상을 포함할 수 있으나, 이에 반드시 한정하지는 않는다.The wavelength conversion layer 150 may be implemented with a polymer resin containing a wavelength conversion material. The wavelength conversion material may be a phosphor and may include one or more of a sulfide-based, oxide-based, or nitride-based compound. not necessarily limited

여기서 고분자 수지는 투과성 에폭시 수지, 실리콘 수지, 폴리이미드 수지, 요소 수지 및 아크릴 수지 중 하나 이상을 포함할 수 있으나, 이에 반드시 한정하지는 않는다.Here, the polymer resin may include one or more of a transparent epoxy resin, a silicone resin, a polyimide resin, a urea resin, and an acrylic resin, but is not necessarily limited thereto.

또한, 형광체는 사용자가 원하는 색을 구현하기 위해, 반도체 소자(110)에서 방출되는 광의 파장에 따라 종류가 정해질 수 있다. 예를 들어, 반도체 소자(110)가 자외선 파장대의 광을 방출하는 경우, 형광체는 녹색 형광체, 청색 형광체 및 적색 형광체가 선정될 수 있다. 반도체 소자(110)가 청색 파장 대의 광을 방출하는 경우 형광체는 황색 형광체 또는 적색 형광체 및 녹색 형광체의 조합 또는 황색 형광체, 적색 형광체 및 녹색 형광체의 조합이 선정될 수 있다.In addition, the type of phosphor may be determined according to the wavelength of light emitted from the semiconductor device 110 in order to implement a color desired by the user. For example, when the semiconductor device 110 emits light in an ultraviolet wavelength band, green phosphors, blue phosphors, and red phosphors may be selected as phosphors. When the semiconductor device 110 emits light in a blue wavelength range, a yellow phosphor, a combination of a red phosphor and a green phosphor, or a combination of a yellow phosphor, a red phosphor, and a green phosphor may be selected as the phosphor.

한편, 본 발명의 일 실시 예에 따른 반도체 소자 패키지(200)는 몸체(130) 내에 반도체 소자(110), 수지부(170) 및 리드 프레임(190)을 포함할 수 있으며, 이에 대해 도 3를 참조하여 설명하도록 한다.Meanwhile, the semiconductor device package 200 according to an embodiment of the present invention may include the semiconductor device 110, the resin part 170, and the lead frame 190 in the body 130. For this, see FIG. 3 Refer to and explain.

도 3은 도 2에 도시된 본 발명의 일 실시 예에 따른 반도체 소자 패키지(200)에서 A-A'방향으로 절단한 단면도를 나타낸 도면이다.FIG. 3 is a cross-sectional view of the semiconductor device package 200 according to the exemplary embodiment shown in FIG. 2 taken in the direction A-A'.

도 3를 참조하면, 몸체(130)는 캐비티(S)를 포함할 수 있고, 캐비티(S) 내에는 반도체 소자(110)가 배치되는 것을 확인할 수 있다.보다 구체적으로, 몸체(130)는 캐비티(S)를 형성하는 내측면 및 외측면을 포함할 수 있으며, 몸체(130)의 내측면은 반도체 소자(110)의 측면과 접촉하도록 배치될 수 있다. 이때 부분적으로 또는 전체적으로 접촉할 수 있다. 부분적으로 접촉하는 경우 반도체 소자(110)의 측면과 몸체(130)의 내측면 사이에 에어 갭이 형성될 수 있다. 또한 몸체(130)의 내측면은 수지부(170) 및 파장 변환층(150)의 네 측면을 둘러싸며 배치될 수 있다. 보다 구체적으로, 상기 몸체(130)의 내측면은 수지부(170) 또는/및 파장 변환층(150)과 접촉할 수 있다. 이 때, 몸체(130)의 내측면은 수지부(170) 또는/및 파장 변환층(150)과 직접 접촉할 수 있다. 외측면은 리드 프레임(190)의 외측면으로부터 제1방향의 거리(d2)를 가지고 연장되어 배치될 수 있다. 이 경우 제1방향은 수평방향으로 정의하나, 이에 반드시 한정하지는 않는다.Referring to FIG. 3 , the body 130 may include a cavity S, and it can be seen that the semiconductor device 110 is disposed in the cavity S. More specifically, the body 130 has a cavity S. It may include an inner surface and an outer surface forming (S), and the inner surface of the body 130 may be disposed to contact the side surface of the semiconductor device 110. At this time, it may be partially or wholly in contact. In the case of partial contact, an air gap may be formed between the side surface of the semiconductor device 110 and the inner surface of the body 130 . In addition, an inner surface of the body 130 may be disposed to surround four side surfaces of the resin part 170 and the wavelength conversion layer 150 . More specifically, the inner surface of the body 130 may contact the resin part 170 or/and the wavelength conversion layer 150 . At this time, the inner surface of the body 130 may directly contact the resin part 170 or/and the wavelength conversion layer 150 . The outer surface may be disposed extending from the outer surface of the lead frame 190 at a distance d2 in the first direction. In this case, the first direction is defined as a horizontal direction, but is not necessarily limited thereto.

몸체(130)의 외측면 및 리드 프레임(190)의 외측면 사이의 제1방향의 거리(d2)는 몸체(130)의 제1방향의 거리(d1) 대비 비율이 1% 이상 내지 10% 이하일 수 있다. 비율이 1% 이상인 경우, 외부 충격이 가해지는 경우, 반도체 소자 패키지(200)의 내부 구성을 보호하여, 반도체 소자 패키지(200)의 신뢰성을 확보할 수 있다.The distance d2 in the first direction between the outer surface of the body 130 and the outer surface of the lead frame 190 has a ratio of 1% to 10% compared to the distance d1 of the body 130 in the first direction. can When the ratio is 1% or more, when an external impact is applied, the internal structure of the semiconductor device package 200 may be protected and reliability of the semiconductor device package 200 may be secured.

또한, 비율이 10% 이하인 경우, 같은 면적 대비 더 많은 반도체 소자 패키지(200)를 제조할 수 있으므로, 반도체 소자 패키지(200)의 공정 수율을 향상시킬 수 있다.In addition, when the ratio is 10% or less, since more semiconductor device packages 200 can be manufactured compared to the same area, the process yield of the semiconductor device packages 200 can be improved.

도시하지 않았으나, 본 발명의 일 실시 예에 따르면, 캐비티(S)를 형성하는 몸체(130)의 내측면과 반도체 소자(110)의 제1본딩부(117) 및 제2본딩부(118) 외측면 사이에 공간을 포함할 수 있다. 몸체(130)의 내측면과 제1본딩부(117) 및 제2본딩부(118) 외측면 사이에 공간을 포함함으로써, 반도체 소자(110)가 캐비티(S)내에 배치 시 공차가 고려되어 반도체 소자 패키지(200)의 신뢰성을 확보할 수 있다.Although not shown, according to an embodiment of the present invention, the inner surface of the body 130 forming the cavity (S) and the first bonding portion 117 and the second bonding portion 118 of the semiconductor device 110, other You can include space between the sides. By including a space between the inner surface of the body 130 and the outer surfaces of the first bonding portion 117 and the second bonding portion 118, when the semiconductor device 110 is placed in the cavity S, tolerances are taken into account and semiconductor Reliability of the device package 200 may be secured.

몸체(130)는 복수 개의 리드 프레임(190) 사이에 배치되는 제1몸체(130-1) 및 반도체 소자(110)와 파장 변환층(150)의 네 측면을 둘러싸며 배치되는 제2몸체(130-2)를 포함할 수 있다.The body 130 includes a first body 130-1 disposed between a plurality of lead frames 190 and a second body 130 disposed surrounding four side surfaces of the semiconductor element 110 and the wavelength conversion layer 150. -2) may be included.

한편, 제1몸체(130-1) 및 제2몸체(130-2)의 구성 물질은 동일할 수 있다. 제1몸체(130-1) 및 제2몸체(130-2)의 구성 물질을 동일하게 함으로써, 제조공정이 단순화되어 반도체 소자 패키지(200)의 공정 시간 및 수율이 향상될 수 있다. 보다 구체적으로, 제 1 몸체(130-1) 및 제 2 몸체(130-2)는 일체로 형성되어 하나의 몸체(130)를 이룰 수 있다. Meanwhile, the constituent materials of the first body 130-1 and the second body 130-2 may be the same. By making the constituent materials of the first body 130-1 and the second body 130-2 the same, the manufacturing process is simplified and the process time and yield of the semiconductor device package 200 can be improved. More specifically, the first body 130-1 and the second body 130-2 may be integrally formed to form one body 130.

몸체(130)는 유기 재료 및 무기 재료 중 어느 하나로 구성될 수 있다. The body 130 may be made of any one of organic and inorganic materials.

몸체(130)가 유기 재료로 구현되는 경우, 반사물질을 포함하는 수지로 구현될 수 있다. 예를 들어, 수지는 에폭시 몰딩 컴파운드(EMC: Epoxy molding compound), 화이트 실리콘 수지, 실리콘 몰딩 컴파운드(SMC), 폴리이미드 수지, 요소 수지 및 아크릴 수지 중 하나 이상일 수 있으며, 반사물질은 TiO2또는 SiO2 일 수 있으나, 이에 한정하지는 않는다. 예를 들어, 몸체(130)는 TiO2및 실리콘 수지를 포함할 수 있다.When the body 130 is made of an organic material, it may be made of a resin containing a reflective material. For example, the resin may be one or more of epoxy molding compound (EMC), white silicone resin, silicone molding compound (SMC), polyimide resin, urea resin, and acrylic resin, and the reflective material may be TiO 2 or SiO 2 , but is not limited thereto. For example, the body 130 may include TiO2 and a silicone resin.

몸체(130)가 무기 재료로 구현되는 경우 세라믹으로 구현될 수 있다. 예를 들어, TiO, Bn, ZnO 을 포함할 수 있으며, 본 발명의 일 실시 예에 따른 반도체 소자 패키지(200)는 내구성 및 내열성이 개선될 수 있다. When the body 130 is made of an inorganic material, it may be made of ceramic. For example, TiO, Bn, and ZnO may be included, and durability and heat resistance of the semiconductor device package 200 according to an exemplary embodiment may be improved.

한편, 몸체(130)가 무기 재료로 구현되는 경우 열 확산제를 더 포함할 수 있다. 이러한 열 확산제는 소정 크기의 분말 입자, 알갱이, 필러(filler), 첨가제로 정의할 수 있으며, 예를 들어 Al, Cr, Si, Ti, Zn, Zr 과 같은 물질을 갖는 산화물, 질화물, 불화물, 황화물 중 적어도 하나 이상의 물질을 포함할 수 있으나, 이에 반드시 한정하지는 않는다.Meanwhile, when the body 130 is made of an inorganic material, a heat spreader may be further included. These heat spreaders can be defined as powder particles, grains, fillers, and additives of a predetermined size, and examples include oxides, nitrides, fluorides, It may include at least one sulfide material, but is not necessarily limited thereto.

한편, 몸체(130) 내에는 리드 프레임(190)이 매립되어 배치될 수 있다. 보다 구체적으로, 몸체(130) 내에 복수 개의 리드 프레임(190)이 일정한 이격 거리를 갖고 매립될 수 있다. 복수 개의 리드 프레임(190)의 이격 거리에 대해서는 리드 프레임(190)에 대한 설명에서 후술하도록 한다.Meanwhile, the lead frame 190 may be buried and disposed in the body 130 . More specifically, a plurality of lead frames 190 may be embedded in the body 130 with a predetermined separation distance. The distance between the plurality of lead frames 190 will be described later in the description of the lead frame 190 .

다른 한편, 몸체(130)가 포함하는 캐비티(S)는 상부의 수평방향 폭이 하부의 수평방향 폭보다 큰 형상으로 구현될 수 있으며, 몸체(130)의 상면으로부터 하면 방향으로 오목한 구조, 예를 들어, 리세스 구조 또는 컵 구조를 포함할 수 있다.On the other hand, the cavity (S) included in the body 130 may be implemented in a shape in which the width of the upper part in the horizontal direction is greater than the width of the lower part in the horizontal direction, and a structure concave from the upper surface to the lower surface of the body 130, for example, For example, it may include a recess structure or a cup structure.

캐비티(S)의 측면은 상면에서 하면으로 갈수록 내측방향으로 기울어지는 경사면일 수 있고, 이러한 경사면을 통해 반도체 소자(110)의 측면에서 방출된 광이 반사되어 광 추출 효율이 증가될 수 있다.The side surface of the cavity S may be an inclined surface that is inclined inward from the upper surface to the lower surface, and light emitted from the side surface of the semiconductor device 110 may be reflected through the inclined surface, thereby increasing light extraction efficiency.

캐비티(S)의 상부형상은 다각형 형상, 원 형상, 타원 형상 또는 다각형 형상의 모서리가 곡면인 형상을 포함할 수 있다. The upper shape of the cavity S may include a polygonal shape, a circular shape, an elliptical shape, or a shape in which the corner of the polygonal shape is a curved surface.

파장 변환층(150)은 캐비티(S) 내에서 반도체 소자(110) 상에 배치될 수 있다. The wavelength conversion layer 150 may be disposed on the semiconductor device 110 in the cavity S.

한편, 파장 변환층(150)의 면적은 반도체 소자(110)의 면적보다 클 수 있다. 이러한 파장 변환층(150)의 제1방향의 길이(W2)는 반도체 소자(110)의 제1방향의 길이(W1)보다 클 수 있다. 보다 구체적으로, 반도체 소자(110)의 제1방향 길이(W1) 대비 파장 변환층(150)의 제1방향의 길이(W2)의 비율은 1.01 이상 내지 1.50 이하일 수 있다. Meanwhile, an area of the wavelength conversion layer 150 may be larger than that of the semiconductor device 110 . A length W2 of the wavelength conversion layer 150 in the first direction may be greater than a length W1 of the semiconductor device 110 in the first direction. More specifically, the ratio of the length W2 of the wavelength conversion layer 150 in the first direction to the length W1 of the semiconductor device 110 in the first direction may be 1.01 or more and 1.50 or less.

반도체 소자(110)의 제1방향 길이(W1) 대비 파장 변환층(150)의 제1방향 길이(W2)의 비율이 1.01 이상인 경우, 반도체 소자(110)의 측면에서 방출되는 광이 파장 변환층(150)에서 파장이 변환되어, 반도체 소자 패키지(200)의 광속이 개선될 수 있다. 반도체 소자(110)의 제1방향 길이(W1) 대비 파장 변환층(150)의 제1방향 길이(W2)의 비율이 1.50 이하인 경우, 몸체(130)가 배치되는 영역을 확보하여 난반사를 방지할 수 있으므로 반도체 소자 패키지(200)의 광도 및 광 효율이 개선될 수 있다. 여기서 제1방향은 수평방향, 제2방향은 수직방향일 수 있으나, 이에 반드시 한정하지는 않는다.When the ratio of the length W2 of the first direction of the wavelength conversion layer 150 to the length W1 of the semiconductor device 110 in the first direction is 1.01 or more, light emitted from the side of the semiconductor device 110 is emitted from the wavelength conversion layer. The wavelength is converted at 150, so that the light flux of the semiconductor device package 200 can be improved. When the ratio of the length W2 of the wavelength conversion layer 150 in the first direction to the length W1 of the semiconductor device 110 in the first direction is 1.50 or less, an area where the body 130 is disposed is secured to prevent diffuse reflection. Therefore, the luminous intensity and light efficiency of the semiconductor device package 200 may be improved. Here, the first direction may be a horizontal direction and the second direction may be a vertical direction, but is not necessarily limited thereto.

또한, 파장 변환층(150)의 제1방향의 길이(W2)는 제1방향과 수직 방향인 제2방향의 길이와 동일할 수 있다.In addition, a length W2 of the wavelength conversion layer 150 in the first direction may be equal to a length W2 in a second direction perpendicular to the first direction.

한편, 파장 변환층(150)의 일면은 몸체(130)의 일면과 동일 평면 상에 배치될 수 있으며, 보다 구체적으로, 파장 변환층(150)의 상면은 몸체(130)의 상면과 동일 평면 상에 배치될 수 있다Meanwhile, one surface of the wavelength conversion layer 150 may be disposed on the same plane as one surface of the body 130, and more specifically, the upper surface of the wavelength conversion layer 150 is on the same plane as the upper surface of the body 130. can be placed in

수지부(170)는 반도체 소자(110) 측면과 파장 변환층(150) 하면 사이에 배치될 수 있으며, 수지부(170)는 반도체 소자(110)의 측면 및 몸체(130)의 내 측면과 접할 수 있다. 다시 말해, 수지부(170)는 반도체 소자(110)의 네 측면을 둘러싸며 폐 루프(closed loop)를 형성하며 배치될 수 있다.The resin part 170 may be disposed between the side surface of the semiconductor element 110 and the lower surface of the wavelength conversion layer 150, and the resin part 170 may contact the side surface of the semiconductor element 110 and the inner side surface of the body 130. can In other words, the resin part 170 may surround four side surfaces of the semiconductor device 110 and form a closed loop.

보다 구체적으로, 수지부(170)는 반도체 소자(110)의 상면과 파장 변환층(150)의 하면 사이 및 반도체 소자(110)의 측면과 파장 변환층(150)의 하면 사이에 일체로 형성되어 접착층의 역할을 수행할 수 있다.More specifically, the resin portion 170 is integrally formed between the upper surface of the semiconductor element 110 and the lower surface of the wavelength conversion layer 150 and between the side surface of the semiconductor element 110 and the lower surface of the wavelength conversion layer 150. It can serve as an adhesive layer.

또한, 수지부(170)는 제1선(I)과 같이, 제2몸체(130-2) 및 파장 변환층(150)과 투광성 기판(114)의 상면에 대하여 수직한 방향으로 중첩되며 배치될 수 있으며, 수지부(170)는 제 2 몸체(130-2)와 부분 또는 전체적으로 접촉하도록 배치될 수 있다.In addition, the resin part 170 overlaps the second body 130-2, the wavelength conversion layer 150, and the top surface of the light-transmitting substrate 114 in a direction perpendicular to the upper surface of the light-transmitting substrate 114, like the first line (I). The resin part 170 may be disposed to partially or wholly contact the second body 130-2.

이렇게 수지부(170)를 배치함으로써, 반도체 소자(110) 및 몸체(130)가 견고하게 부착되어 반도체 소자 패키지(200)의 신뢰성이 향상될 수 있다.By disposing the resin part 170 in this way, the semiconductor device 110 and the body 130 are firmly attached, so that the reliability of the semiconductor device package 200 can be improved.

한편, 수지부(170)는 몸체(130)가 포함하는 캐비티(S)의 측면과 대응되는 경사면을 포함할 수 있다. 캐비티(S)의 측면과 대응되는 경사면을 포함하는 경우, 반도체 소자(110) 측면과 몸체(130)의 내측면 사이에서 반도체 소자(110)와 몸체(130)가 견고하게 부착되어, 반도체 소자 패키지(200)의 신뢰성을 향상시킬 수 있다.Meanwhile, the resin part 170 may include an inclined surface corresponding to a side surface of the cavity S included in the body 130 . In the case of including an inclined surface corresponding to the side surface of the cavity S, the semiconductor element 110 and the body 130 are firmly attached between the side surface of the semiconductor element 110 and the inner surface of the body 130, and the semiconductor element package The reliability of (200) can be improved.

다른 한편, 수지부(170)는 반도체 소자(110) 상면 및 파장 변환층(150) 하면 사이에도 배치될 수 있다.On the other hand, the resin part 170 may also be disposed between the upper surface of the semiconductor element 110 and the lower surface of the wavelength conversion layer 150 .

여기서 수지부(170)는 반도체 소자(110)에서 방출하는 빛의 손실을 줄이기 위해 투명한 실리콘 수지, 에폭시 등으로 구현될 수 있으나, 이에 반드시 한정하지는 않는다.Here, the resin part 170 may be implemented with transparent silicone resin, epoxy, etc. in order to reduce the loss of light emitted from the semiconductor element 110, but is not necessarily limited thereto.

리드 프레임(190)은 외부로부터 전원을 공급받으며, 그에 따라 리드 프레임(190)에 전원이 공급되면, 전체 반도체 소자(110)에 전원이 인가될 수 있다.The lead frame 190 receives power from the outside, and accordingly, when power is supplied to the lead frame 190 , power may be applied to the entire semiconductor device 110 .

리드 프레임(190)은 복수 개로 구성되고, 복수 개의 리드 프레임(190)의 일면에 반도체 소자(110)가 배치될 수 있으며, 보다 구체적으로, 복수 개의 리드 프레임(190)은 반도체 소자(110)와 직접 접촉되거나, 접착제(미도시)를 통해서 전기적으로 연결될 수 있다.The lead frame 190 is composed of a plurality of pieces, and the semiconductor device 110 may be disposed on one side of the plurality of lead frames 190. More specifically, the plurality of lead frames 190 may include the semiconductor device 110 and the semiconductor device 110. It may be in direct contact or electrically connected through an adhesive (not shown).

여기서 접착제는 전도성을 갖는 재료로 구현될 수 있으며, 예를 들어, 접착제는 솔더 페이스트일 수 있다.Here, the adhesive may be implemented with a conductive material, and for example, the adhesive may be a solder paste.

또한, 복수 개의 리드 프레임(190)은 와이어 본딩, 플립 본딩, 다이 본딩 등의 방식으로 반도체 소자(110)와 전기적으로 연결될 수도 있다.Also, the plurality of lead frames 190 may be electrically connected to the semiconductor device 110 by wire bonding, flip bonding, die bonding, or the like.

한편, 복수 개의 리드 프레임(190)은 캐비티(S) 내에 일부 영역이 노출되어 배치될 수 있다. 노출된 복수 개의 리드 프레임(190)의 일부 영역 상에 반도체 소자(110)가 배치되어, 반도체 소자(110)와 전기적으로 연결될 수 있다.Meanwhile, the plurality of lead frames 190 may be disposed in the cavity S with a partial area exposed. Semiconductor devices 110 may be disposed on partial regions of the plurality of lead frames 190 that are exposed, and may be electrically connected to the semiconductor devices 110 .

복수 개의 리드 프레임(190)은 제1방향으로 이격 거리(L)를 가지며 몸체(130) 내에 배치될 수 있다. 보다 구체적으로, 복수 개의 리드 프레임(190)은 제1방향으로 동일한 이격 거리(L)를 가지며 배치되거나, 또는 서로 다른 이격 거리(L)를 가지며 배치될 수 있다. A plurality of lead frames 190 may be disposed in the body 130 with a distance L in the first direction. More specifically, the plurality of lead frames 190 may be disposed with the same separation distance (L) in the first direction, or may be disposed with different separation distances (L).

여기서, 이격 거리(L)는 150um 이상 내지 250um 이하일 수 있다. Here, the separation distance (L) may be 150um or more to 250um or less.

이격 거리(L)가 150um 이상인 경우, 반도체 소자(110)에서 발생되는 열이 방출되어, 반도체 소자 패키지(200)의 방열 특성이 향상되고, 복수 개의 리드 프레임(190)이 전기적으로 분리될 수 있다. 이격 거리(L)가 250um 이하인 경우, 리드 프레임(190)상에 반도체 소자(110)가 부착되는 영역을 확보할 수 있고, 반도체 소자 패키지(200)의 면적이 증가되는 것을 방지하여, 반도체 소자 패키지(200)의 제조 수율이 개선될 수 있다.When the separation distance L is greater than or equal to 150 um, heat generated from the semiconductor device 110 is released, the heat dissipation characteristics of the semiconductor device package 200 are improved, and the plurality of lead frames 190 can be electrically separated. . When the separation distance (L) is 250 um or less, it is possible to secure an area where the semiconductor device 110 is attached on the lead frame 190, and to prevent an increase in the area of the semiconductor device package 200, so that the semiconductor device package The manufacturing yield of (200) can be improved.

복수 개의 리드 프레임(190)은 동일한 두께(h)를 가지며 배치될 수 있으며, 여기서 두께(h)는 0.1mm 이상 내지 0.3mm 이하일 수 있다.The plurality of lead frames 190 may be disposed with the same thickness (h), where the thickness (h) may be greater than or equal to 0.1 mm and less than or equal to 0.3 mm.

두께(h)가 0.1mm 이상인 경우, 반도체 소자(110)에서 발생되는 열이 잘 방출되어, 반도체 소자 패키지(200)의 신뢰성을 확보할 수 있다.When the thickness h is greater than or equal to 0.1 mm, heat generated from the semiconductor device 110 is well dissipated, so that the reliability of the semiconductor device package 200 can be secured.

두께(h)가 0.3mm 이하인 경우, 리드 프레임(190) 상에 반도체 소자(110) 및 파장 변환층(150)이 배치되는 공간을 확보할 수 있어, 반도체 소자 패키지(200)의 전체 두께가 증가되지 않으므로, 반도체 소자 패키지(200)의 공정 수율이 개선될 수 있다.When the thickness (h) is 0.3 mm or less, a space in which the semiconductor device 110 and the wavelength conversion layer 150 are disposed on the lead frame 190 can be secured, so that the overall thickness of the semiconductor device package 200 increases. Therefore, the process yield of the semiconductor device package 200 may be improved.

한편, 복수 개의 리드 프레임(190) 중 적어도 하나 이상은 몸체(130)의 외측면으로 노출될 수 있고, 이에 대해 도 4를 참조하여 설명한다.Meanwhile, at least one of the plurality of lead frames 190 may be exposed to the outer surface of the body 130, which will be described with reference to FIG. 4.

도 4는 본 발명의 일 실시 예에 따른 반도체 소자 패키지(200)의 내부를 나타낸 도면이다. 4 is a view showing the inside of the semiconductor device package 200 according to an embodiment of the present invention.

도 4를 참조하면, 복수 개의 리드 프레임(190) 중 적어도 하나 이상은 몸체(130)의 외측면으로 노출되어 있는 것을 확인할 수 있다.Referring to FIG. 4 , it can be seen that at least one of the plurality of lead frames 190 is exposed to the outer surface of the body 130 .

복수 개의 리드 프레임(190) 중 적어도 하나 이상이 몸체(130)의 외측면으로 노출되기 위해, 복수 개의 리드 프레임(190) 중 적어도 하나 이상이 몸체(130)의 수평방향 길이(B)와 동일한 수평방향 길이(A)를 가질 수 있다. In order for at least one of the plurality of lead frames 190 to be exposed to the outer surface of the body 130, at least one of the plurality of lead frames 190 has the same horizontal length B as the length B of the body 130 in the horizontal direction. It may have a direction length (A).

이러한 리드 프레임(190)은 전류 및 열전달을 위한 금속으로 구현될 수 있으며, 예를 들어, 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag), 인(P) 중 적어도 하나 이상을 포함할 수 있다. 또한, 리드 프레임(190)은 단층 또는 다층 구조를 가지도록 구성될 수 있으나, 이에 반드시 한정하지는 않는다. The lead frame 190 may be implemented with a metal for current and heat transfer, for example, titanium (Ti), copper (Cu), nickel (Ni), gold (Au), chromium (Cr), tantalum It may include at least one of (Ta), platinum (Pt), tin (Sn), silver (Ag), and phosphorus (P). In addition, the lead frame 190 may be configured to have a single-layer or multi-layer structure, but is not necessarily limited thereto.

본 발명의 일 실시 예에 따른 반도체 소자 패키지(200)는 보호 소자(120)를 더 포함할 수 있다.The semiconductor device package 200 according to an exemplary embodiment may further include a protection device 120 .

보호 소자(120)를 배치함으로써, 고전압으로부터 반도체 소자(110)를 보호할 수 있다. 보호 소자(120)는 예를 들어, 제어 다이오드나 TVS(Transient voltage suppressor)일 수 있으나, 이에 반드시 한정하지는 않는다.By disposing the protection element 120, the semiconductor element 110 can be protected from high voltage. The protection element 120 may be, for example, a controlled diode or a transient voltage suppressor (TVS), but is not necessarily limited thereto.

보호 소자(120)는 몸체(130) 내에서 복수 개의 리드 프레임(190) 상에 배치될 수 있으며, 리드 프레임(190)과 전기적으로 연결될 수 있다. The protection element 120 may be disposed on the plurality of lead frames 190 within the body 130 and may be electrically connected to the lead frame 190 .

한편, 보호 소자(120)가 배치되는 리드 프레임(190) 영역과 반도체 소자(110)가 배치되는 리드 프레임(190) 영역은 서로 상이한 것으로 도시되어 있으나, 같은 리드 프레임(190)을 공유하며 배치될 수도 있다.Meanwhile, although the area of the lead frame 190 where the protection element 120 is disposed and the area of the lead frame 190 where the semiconductor element 110 is disposed are shown to be different from each other, they may be disposed while sharing the same lead frame 190. may be

도 2 내지 도4를 참조하여 서술한 본 발명의 일 실시 예에 따른 반도체 소자 패키지(200)는 반도체 소자(110)가 포함하는 제1본딩부(117) 및 제2본딩부(118)가 배치되는 기판(미도시)을 더 포함할 수 있다.In the semiconductor device package 200 according to an embodiment of the present invention described with reference to FIGS. 2 to 4 , a first bonding portion 117 and a second bonding portion 118 included in the semiconductor device 110 are disposed. It may further include a substrate (not shown) to be.

그러나, 기판(미도시)이 필수 구성은 아닌바, 기판(미도시)이 본 발명의 일 실시 예에 따른 반도체 소자 패키지(200)에 포함되지 않는 경우 전체 반도체 소자 패키지(200)의 수직 방향의 길이가 감소하여 소형화될 수 있다. 또한, 기판(미도시) 상에 반도체 소자 패키지(200)가 배치되지 않아, 반도체 소자(110)로부터 발생되는 열이 빠르게 방출되어, 열 저항이 감소될 수 있으며, 제조 원가가 절감되어 공정 수율이 개선될 수 있다.However, since the substrate (not shown) is not an essential component, if the substrate (not shown) is not included in the semiconductor device package 200 according to an embodiment of the present invention, the vertical direction of the entire semiconductor device package 200 It can be miniaturized by reducing the length. In addition, since the semiconductor device package 200 is not disposed on a substrate (not shown), heat generated from the semiconductor device 110 is quickly released, and thus thermal resistance can be reduced, and manufacturing costs can be reduced, thereby increasing process yield. can be improved

이하, 도 5를 참조하여, 본 발명의 일 실시 예에 다른 반도체 소자 패키지(200)의 제조 방법에 대해 설명한다.Hereinafter, a method of manufacturing a semiconductor device package 200 according to an exemplary embodiment of the present invention will be described with reference to FIG. 5 .

도 5는 본 발명의 일 실시 예에 따른 반도체 소자 패키지(200)의 제조방법을 설명하기 위한 도면이다.5 is a diagram for explaining a method of manufacturing a semiconductor device package 200 according to an exemplary embodiment.

본 발명의 일 실시 예에 따른 반도체 소자 패키지(200)의 제조 방법을 설명함에 있어, 도 1내지 도 4를 참조하여 설명한 구성과 동일한 구성에 대해서는 중복 서술을 방지하기 위해 자세한 설명을 생략하도록 한다.In describing the manufacturing method of the semiconductor device package 200 according to an embodiment of the present invention, detailed descriptions of components identical to those described with reference to FIGS. 1 to 4 will be omitted to prevent redundant description.

도 5(a)를 참조하면, 일정한 거리를 가지며 배치된 복수 개의 리드 프레임(190) 상에 반도체 소자(110) 및 보호 소자(120)가 부착되는 것을 확인할 수 있다.Referring to FIG. 5(a) , it can be confirmed that the semiconductor element 110 and the protection element 120 are attached to a plurality of lead frames 190 disposed at a predetermined distance from each other.

리드 프레임(190)은 접착제를 통해 반도체 소자(110) 및 보호 소자(120)가 부착될 수 있으며, 여기서 접착제는 전도성을 갖는 재료로 구현될 수 있다. 예를 들어, 접착제는 전도성을 갖는 재료로서 솔더 페이스트일 수 있다.The lead frame 190 may be attached to the semiconductor element 110 and the protection element 120 through an adhesive, where the adhesive may be implemented with a conductive material. For example, the adhesive may be a solder paste as a conductive material.

또한, 복수 개의 리드 프레임(190)은 와이어 본딩, 플립 본딩, 다이 본딩 등의 방식으로 반도체 소자(110) 및 보호 소자(120)와 전기적으로 연결될 수 있으나, 이에 반드시 한정하지는 않는다.In addition, the plurality of lead frames 190 may be electrically connected to the semiconductor device 110 and the protection device 120 by wire bonding, flip bonding, die bonding, or the like, but are not necessarily limited thereto.

복수 개의 리드 프레임(190) 상에 반도체 소자(110) 및 보호 소자(120)를 부착한 이후 단계인 도 5(b)를 참조하면, 복수 개의 리드 프레임(190)상에 반도체 소자(110) 및 보호 소자(120)를 부착한 경우, 반도체 소자(110) 상면에 수지부(170)를 통해 파장 변환층(150)을 배치하는 것을 확인할 수 있는 바, 파장 변환층(150)을 반도체 소자(110) 상면에 부착하기 이전에 반도체 소자(110) 측면에 수지부(170)를 배치한다.Referring to FIG. 5 (b), which is a step after attaching the semiconductor device 110 and the protection device 120 on the plurality of lead frames 190, the semiconductor device 110 and the semiconductor device 110 on the plurality of lead frames 190 When the protection element 120 is attached, it can be confirmed that the wavelength conversion layer 150 is disposed on the upper surface of the semiconductor element 110 through the resin part 170, and the wavelength conversion layer 150 is placed on the semiconductor element 110. ) Place the resin part 170 on the side of the semiconductor element 110 before attaching it to the upper surface.

보다 구체적으로, 반도체 소자(110) 상에 디스펜서(dispenser)를 통해 수지부(170)를 주입할 수 있으며, 이러한 수지부(170)는 반도체 소자(110)에서 방출하는 빛의 손실을 줄이기 위해 투명한 실리콘 수지, 에폭시 등으로 구현될 수 있으나, 이에 반드시 한정하지는 않는다.More specifically, the resin part 170 may be injected into the semiconductor element 110 through a dispenser, and the resin part 170 is transparent to reduce loss of light emitted from the semiconductor element 110. It may be implemented with silicone resin, epoxy, etc., but is not necessarily limited thereto.

한편, 반도체 소자(110) 상에 배치된 수지부(170)는 파장 변환층(150)이 반도체 소자(110) 상면에 부착되면서, 파장 변환층(150)의 무게 때문에 반도체 소자(110)의 측면으로 이동될 수 있으며, 미처 다 이동하지 못한 수지부(170)는 반도체 소자(110) 상면 및 파장 변환층(150) 하면 사이에 남아있을 수 있다. Meanwhile, the resin part 170 disposed on the semiconductor element 110 is attached to the upper surface of the semiconductor element 110 while the wavelength conversion layer 150 is attached to the side surface of the semiconductor element 110 due to the weight of the wavelength conversion layer 150. , and the resin portion 170 that has not been completely moved may remain between the upper surface of the semiconductor element 110 and the lower surface of the wavelength conversion layer 150 .

파장 변환층(150)은 파장 변환 물질이 포함된 필름 또는 글라스로 구성되어 반도체 소자(110) 상면에 부착되거나, 파장 변환 물질이 포함된 고분자 수지를 스프레이로 도포함으로써, 반도체 소자(110) 상면에 파장 변환층(150)이 배치될 수도 있다.The wavelength conversion layer 150 is composed of a film or glass containing a wavelength conversion material and is attached to the upper surface of the semiconductor element 110, or is coated with a polymer resin containing a wavelength conversion material by spraying, so that the upper surface of the semiconductor element 110 A wavelength conversion layer 150 may be disposed.

여기서 파장 변환 물질은 형광체일 수 있으며, 황화물계, 산화물계 또는 질화물계 화합물 중 하나 이상을 포함할 수 있으나, 이에 반드시 한정하지는 않는다.Here, the wavelength conversion material may be a phosphor and may include one or more of a sulfide-based, oxide-based, or nitride-based compound, but is not necessarily limited thereto.

한편, 고분자 수지는 투과성 에폭시 수지, 실리콘 수지, 폴리이미드 수지, 요소 수지 및 아크릴 수지 중 하나 이상을 포함할 수 있으나, 이에 반드시 한정하지는 않는다.Meanwhile, the polymer resin may include one or more of a transparent epoxy resin, a silicone resin, a polyimide resin, a urea resin, and an acrylic resin, but is not necessarily limited thereto.

형광체는 반도체 소자(110)에서 방출되는 광의 파장에 따라 종류가 정해질 수 있다. 예를 들어, 반도체 소자(110)가 자외선 파장대의 광을 방출하는 경우, 형광체는 녹색 형광체, 청색 형광체 및 적색 형광체가 선정될 수 있다. 반도체 소자(110)가 청색 파장 대의 광을 방출하는 경우 형광체는 황색 형광체 또는 적색 형광체 및 녹색 형광체의 조합 또는 황색 형광체, 적색 형광체 및 녹색 형광체의 조합이 선정될 수 있다.The type of phosphor may be determined according to the wavelength of light emitted from the semiconductor device 110 . For example, when the semiconductor device 110 emits light in an ultraviolet wavelength band, green phosphors, blue phosphors, and red phosphors may be selected as phosphors. When the semiconductor device 110 emits light in a blue wavelength range, a yellow phosphor, a combination of a red phosphor and a green phosphor, or a combination of a yellow phosphor, a red phosphor, and a green phosphor may be selected as the phosphor.

반도체 소자(110) 상면에 수지부(170)를 통해 파장 변환층(150)을 부착한 이후 단계인, 도 5(c)를 참조하면, 반도체 소자(110) 및 파장 변환층(150)의 네 측면과 복수 개의 리드 프레임(190) 사이에 몸체(130)를 배치하는 것을 확인할 수 있다.Referring to FIG. 5(c), which is a step after attaching the wavelength conversion layer 150 to the upper surface of the semiconductor element 110 through the resin part 170, the semiconductor element 110 and the wavelength conversion layer 150 are four It can be seen that the body 130 is disposed between the side and the plurality of lead frames 190 .

여기서 몸체(130)는 복수 개의 리드 프레임(190) 사이에 배치되는 제1몸체(130-1) 및 반도체 소자(110)와 파장 변환층(150)의 네 측면을 둘러싸며 배치되는 제2몸체(130-2)를 포함하며, 프린팅을 수행하여 제1몸체 (130-1) 및 제2몸체(130-2)를 한 번에 형성할 수 있다.Here, the body 130 includes a first body 130-1 disposed between the plurality of lead frames 190 and a second body disposed surrounding four side surfaces of the semiconductor element 110 and the wavelength conversion layer 150 ( 130-2), and printing may be performed to form the first body 130-1 and the second body 130-2 at once.

한편, 몸체(130)를 구성하는 재료는 유기 재료 및 무기재료 중 어느 하나일 수 있다.Meanwhile, a material constituting the body 130 may be any one of an organic material and an inorganic material.

몸체(130)가 유기 재료로 구성되는 경우 반사물질을 포함하는 수지로 구현될 수 있으며, 예를 들어, 수지는 에폭시 몰딩 컴파운드(EMC: Epoxy molding compound), 실리콘 수지, 실리콘 몰딩 컴파운드(SMC), 폴리이미드 수지, 요소 수지 및 아크릴 수지 중 하나 이상일 수 있고, 반사물질은 TiO2 또는 SiO2일 수 있으나, 이에 반드시 한정하지는 않는다. 예를 들어, 몸체(130)는 TiO2 및 실리콘 수지를 포함하는 재료로 구현될 수 있다.When the body 130 is made of an organic material, it may be implemented with a resin containing a reflective material. For example, the resin may include an epoxy molding compound (EMC), a silicone resin, a silicone molding compound (SMC), It may be at least one of a polyimide resin, a urea resin, and an acrylic resin, and the reflective material may be TiO 2 or SiO 2 , but is not necessarily limited thereto. For example, the body 130 may be implemented with a material including TiO2 and silicone resin.

몸체(130)가 무기 재료로 구성되는 경우 세라믹으로 구현될 수 있다. 세라믹으로 구현됨으로써, 본 발명의 일 실시 예에 따른 반도체 소자 패키지(200)는 내구성 및 내열성이 개선될 수 있다. 예를 들어, 몸체(130)는 TiO, Bn, ZnO 을 포함할 수 있다.When the body 130 is made of an inorganic material, it may be made of ceramic. By being implemented with ceramic, the semiconductor device package 200 according to an embodiment of the present invention may have improved durability and heat resistance. For example, the body 130 may include TiO, Bn, or ZnO.

또한, 몸체(130)가 무기재료로 구성되는 경우 열 확산제를 더 포함할 수 있다. 이러한 열 확산제는 소정 크기의 분말 입자, 알갱이, 필러(filler), 첨가제로 정의할 수 있으며, 예를 들어 Al, Cr, Si, Ti, Zn, Zr 과 같은 물질을 갖는 산화물, 질화물, 불화물, 황화물 중 적어도 하나의 물질을 포함할 수 있으나, 이에 반드시 한정하지는 않는다.In addition, when the body 130 is made of an inorganic material, a heat spreader may be further included. These heat spreaders can be defined as powder particles, grains, fillers, and additives of a predetermined size, and examples include oxides, nitrides, fluorides, It may include at least one material of sulfides, but is not necessarily limited thereto.

반도체 소자(110) 및 파장 변환층(150)의 네 측면과 복수 개의 리드 프레임(190) 사이에 몸체(130)를 배치한 이후 단계인, 도 5(d)를 참조하면, 몸체(130)의 일면과 파장 변환층(150)의 일면이 동일 평면상에 배치되도록 레벨링(leveling)을 수행하는 것을 확인할 수 있다. Referring to FIG. 5(d), which is a step after the body 130 is disposed between the four side surfaces of the semiconductor device 110 and the wavelength conversion layer 150 and the plurality of lead frames 190, the body 130 It can be seen that leveling is performed so that one surface and one surface of the wavelength conversion layer 150 are disposed on the same plane.

그러나 이전 단계에서, 몸체(130)가 파장 변환층(150)의 일면과 동일 평면 상에 배치되는 경우도 5(d)에 도시된 레벨링을 수행하는 단계를 생략할 수 있다.However, in the previous step, even when the body 130 is disposed on the same plane as one surface of the wavelength conversion layer 150, the leveling step shown in FIG. 5(d) may be omitted.

몸체(130)의 일면과 파장 변환층(150)의 일면에 대해 레벨링(leveling)을 수행한 이후 단계인, 도 5(e)를 참조하면, 복수개의 반도체 소자 패키지(200)를 다이싱(dicing) 하여 본 발명에 따른 반도체 소자 패키지(200)를 완성하는 것을 확인할 수 있다.Referring to FIG. 5(e), which is a step after leveling is performed on one surface of the body 130 and one surface of the wavelength conversion layer 150, the plurality of semiconductor device packages 200 are diced. ) to complete the semiconductor device package 200 according to the present invention.

이와 같은 제조방법으로 완성된 반도체 소자 패키지(200)는 리드 프레임(190)의 사이의 배치되는 제1몸체(130-1) 및 반도체 소자(110)와 파장 변환층(150)의 네 측면을 둘러싸며 배치되는 제2몸체(130-2)가 동일한 물질로 구성되어 반도체 소자 패키지(200)의 공정을 단순화하여, 제조시간 및 공정 수율을 개선시킬 수 있다.The semiconductor device package 200 completed by this manufacturing method surrounds the first body 130-1 disposed between the lead frame 190, the semiconductor device 110, and the four sides of the wavelength conversion layer 150. Since the second body 130-2 is made of the same material, the process of the semiconductor device package 200 is simplified, and the manufacturing time and yield of the process can be improved.

또한, 본 발명의 일 실시 예에 따른 반도체 소자 패키지(200)는 열 및 빛 에너지에 의한 변형이 발생하지 않아, 품질이 개선될 수 있다.In addition, since the semiconductor device package 200 according to an embodiment of the present invention does not undergo deformation due to heat and light energy, the quality of the semiconductor device package 200 may be improved.

한편, 이상에서 설명된 본 발명의 일 실시 예에 따른 반도체 소자 패키지는 복수 개가 기판 상에 어레이될 수 있고, 반도체 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. Meanwhile, a plurality of semiconductor device packages according to an embodiment of the present invention described above may be arrayed on a substrate, and optical members such as a light guide plate, a prism sheet, a diffusion sheet, and the like may be disposed on a light path of the semiconductor device package. can

또한, 본 발명의 일 실시 예에 따른 반도체 소자 패키지를 포함하는 광원 장치로 구현될 수 있다.In addition, it may be implemented as a light source device including a semiconductor device package according to an embodiment of the present invention.

광원 장치는 기판과 본 발명의 일 실시 예에 따른 반도체 소자 패키지를 포함하는 광원 모듈, 광원 모듈의 열을 발산시키는 방열체, 및 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈로 제공하는 전원 제공부를 포함할 수 있다. 예를 들어, 광원 장치는, 램프, 헤드 램프, 또는 가로등을 포함할 수 있다. 또한, 실시 예에 따른 광원 장치는 출력되는 광이 필요한 제품에 다양하게 적용될 수 있다.The light source device includes a light source module including a substrate and a semiconductor device package according to an embodiment of the present invention, a radiator for dissipating heat from the light source module, and a power source that processes or converts electrical signals received from the outside and provides the light source module with the light source module. It may include a provisioning unit. For example, the light source device may include a lamp, a head lamp, or a street light. In addition, the light source device according to the embodiment may be variously applied to products requiring output light.

또한, 광원 장치는 바텀 커버와, 바텀 커버 위에 배치되는 반사판과, 광을 방출하며 반도체 소자를 포함하는 발광 모듈과, 반사판의 전방에 배치되며 발광 모듈에서 발산되는 빛을 전방으로 안내하는 도광판과, 도광판의 전방에 배치되는 프리즘 시트들을 포함하는 광학 시트와, 광학 시트 전방에 배치되는 디스플레이 패널과, 디스플레이 패널과 연결되고 디스플레이 패널에 화상 신호를 공급하는 화상 신호 출력 회로와, 디스플레이 패널의 전방에 배치되는 컬러 필터를 포함할 수 있다. 여기서 바텀 커버, 반사판, 발광 모듈, 도광판, 및 광학 시트는 백라이트 유닛(Backlight Unit)을 이룰 수 있다.In addition, the light source device includes a bottom cover, a reflector disposed on the bottom cover, a light emitting module including a semiconductor element emitting light, a light guide plate disposed in front of the reflector and guiding light emitted from the light emitting module forward, An optical sheet including prism sheets disposed in front of the light guide plate, a display panel disposed in front of the optical sheet, an image signal output circuit connected to the display panel and supplying image signals to the display panel, disposed in front of the display panel A color filter may be included. Here, the bottom cover, the reflector, the light emitting module, the light guide plate, and the optical sheet may form a backlight unit.

광원 장치의 또 다른 예로, 헤드 램프는 기판 상에 배치되는 반도체 소자 패키지를 포함하는 발광 모듈, 발광 모듈로부터 조사되는 빛을 일정 방향, 예컨대, 전방으로 반사시키는 리플렉터(reflector), 리플렉터에 의하여 반사되는 빛을 전방으로 굴절시키는 렌즈, 및 리플렉터에 의하여 반사되어 렌즈로 향하는 빛의 일부분을 차단 또는 반사하여 설계자가 원하는 배광 패턴을 이루도록 하는 쉐이드(shade)를 포함할 수 있다.As another example of a light source device, a headlamp includes a light emitting module including a semiconductor device package disposed on a substrate, a reflector for reflecting light emitted from the light emitting module in a predetermined direction, for example, forward, and a reflector for reflecting light emitted from the light emitting module. It may include a lens that refracts light forward, and a shade that blocks or reflects a part of the light reflected by the reflector and directed to the lens to achieve a light distribution pattern desired by a designer.

이상과 같이 본 발명을 설명하였지만, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 본 발명의 기술적 사상과 필수적 특징을 유지한 채로 다른 형태로도 실시될 수 있음을 인지할 수 있을 것이다Although the present invention has been described as above, those skilled in the art to which the present invention pertains will recognize that it can be implemented in other forms while maintaining the technical spirit and essential characteristics of the present invention.

본 발명의 범위는 특허청구범위에 의하여 규정되어질 것이지만, 특허청구범위 기재사항으로부터 직접적으로 도출되는 구성은 물론 그와 등가인 구성으로부터 도출되는 모든 변경 또는 변형된 형태 또한 본 발명의 권리범위에 포함되는 것으로 해석되어야 한다.The scope of the present invention will be defined by the claims, but all changes or modifications derived from configurations directly derived from the claims, as well as configurations equivalent thereto, are also included in the scope of the present invention. should be interpreted as

110: 반도체 소자
130: 몸체
150: 파장 변환층
170: 수지부
190: 리드 프레임
120: 보호 소자
110: semiconductor element
130: body
150: wavelength conversion layer
170: resin part
190: lead frame
120: protection element

Claims (10)

캐비티를 포함하는 몸체;
상기 몸체 내에 매립되며 배치되는 복수 개의 리드 프레임;
상기 캐비티 내에 배치되고,
제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 반도체 구조물 및 상기 반도체 구조물 상에 배치되는 투광성 기판을 포함하는 반도체 소자;
상기 반도체 소자 상에 배치되는 파장 변환층; 및
상기 반도체 소자 측면 및 파장 변환층 하면 사이에 배치되는 수지부; 를 포함하고,
상기 몸체는,
상기 복수 개의 리드 프레임 사이에 배치되는 제1몸체 및
상기 반도체 소자, 상기 파장 변환층의 네 측면 및 상기 복수 개의 리드 프레임의 외측면을 둘러싸며 배치되는 제2몸체를 포함하고,
상기 수지부는,
상기 제2몸체 및 파장 변환층과 상기 투광성 기판에 대해서 수직한 방향으로 중첩되며,
상기 복수 개의 리드 프레임의 두께는 0.1mm 이상 0.3mm 이하인,
반도체 소자 패키지.
a body containing a cavity;
a plurality of lead frames buried and disposed in the body;
disposed within the cavity;
A semiconductor structure including a first conductivity-type semiconductor layer, a second conductivity-type semiconductor layer, and an active layer disposed between the first conductivity-type semiconductor layer and the second conductivity-type semiconductor layer, and a light-transmitting substrate disposed on the semiconductor structure a semiconductor device;
a wavelength conversion layer disposed on the semiconductor device; and
a resin part disposed between the side surface of the semiconductor element and the lower surface of the wavelength conversion layer; including,
the body,
A first body disposed between the plurality of lead frames and
A second body disposed surrounding the semiconductor element, four side surfaces of the wavelength conversion layer, and outer surfaces of the plurality of lead frames;
The resin part,
The second body and the wavelength conversion layer are overlapped in a direction perpendicular to the light-transmitting substrate,
The thickness of the plurality of lead frames is 0.1 mm or more and 0.3 mm or less,
Semiconductor device package.
제1항에 있어서,
상기 복수 개의 리드 프레임은,
제1방향으로 이격 거리를 가지며 배치되고,
상기 이격 거리는,
150um 이상 내지 250um 이하인,
반도체 소자 패키지.
According to claim 1,
The plurality of lead frames,
Arranged with a separation distance in the first direction,
the separation distance,
150um or more to 250um or less,
Semiconductor device package.
삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 제1항에 있어서,
상기 몸체가 실리콘 수지를 포함하는 유기재료로 구성될 때, 상기 몸체는 TiO2를 더 포함하는, 반도체 소자 패키지.
According to claim 1,
When the body is made of an organic material including a silicone resin, the body further comprises TiO 2 , semiconductor device package.
삭제delete 제1항에 있어서,
상기 파장 변환층의 일면은,
상기 몸체의 일면과 동일 평면 상에 배치되는,
반도체 소자 패키지.
According to claim 1,
One side of the wavelength conversion layer,
Disposed on the same plane as one surface of the body,
Semiconductor device package.
KR1020180040366A 2018-04-06 2018-04-06 Semiconductor Package Active KR102567568B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180040366A KR102567568B1 (en) 2018-04-06 2018-04-06 Semiconductor Package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180040366A KR102567568B1 (en) 2018-04-06 2018-04-06 Semiconductor Package

Publications (2)

Publication Number Publication Date
KR20190117174A KR20190117174A (en) 2019-10-16
KR102567568B1 true KR102567568B1 (en) 2023-08-16

Family

ID=68421674

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180040366A Active KR102567568B1 (en) 2018-04-06 2018-04-06 Semiconductor Package

Country Status (1)

Country Link
KR (1) KR102567568B1 (en)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012144030A1 (en) 2011-04-20 2012-10-26 株式会社エルム Light emitting device and method for manufacturing same
JP2013506976A (en) 2009-09-30 2013-02-28 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング Optoelectronic parts
JP2014110333A (en) * 2012-12-03 2014-06-12 Citizen Holdings Co Ltd Led device and manufacturing method thereof
JP2014120722A (en) 2012-12-19 2014-06-30 Nichia Chem Ind Ltd Light emitting device and manufacturing method of the same
JP2015228397A (en) 2014-05-30 2015-12-17 日亜化学工業株式会社 Method of manufacturing light-emitting device
JP2016086111A (en) 2014-10-28 2016-05-19 日亜化学工業株式会社 Light-emitting device and method for manufacturing the same
JP2016115729A (en) * 2014-12-11 2016-06-23 日亜化学工業株式会社 Method of manufacturing light-emitting device
JP2016171188A (en) 2015-03-12 2016-09-23 株式会社東芝 Semiconductor light emission device and manufacturing method for the same
JP2017107989A (en) 2015-12-09 2017-06-15 日亜化学工業株式会社 Package manufacturing method, light emitting device manufacturing method, package, and light emitting device
JP2017108111A (en) 2015-10-05 2017-06-15 マブン オプトロニックス カンパニー リミテッドMaven Optronics Co., Ltd. Light emitting device having oblique reflector and manufacturing method of the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110099512A (en) * 2010-03-02 2011-09-08 삼성엘이디 주식회사 Light emitting device package and manufacturing method thereof
KR101461154B1 (en) * 2012-08-24 2014-11-12 주식회사 씨티랩 Method of manufacutruing semiconductor device structure
KR20160037471A (en) * 2014-09-29 2016-04-06 엘지이노텍 주식회사 Light Emitting Device Package
KR20170121777A (en) * 2016-04-25 2017-11-03 삼성전자주식회사 Semiconductor light emitting device

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013506976A (en) 2009-09-30 2013-02-28 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング Optoelectronic parts
WO2012144030A1 (en) 2011-04-20 2012-10-26 株式会社エルム Light emitting device and method for manufacturing same
JP2014110333A (en) * 2012-12-03 2014-06-12 Citizen Holdings Co Ltd Led device and manufacturing method thereof
JP2014120722A (en) 2012-12-19 2014-06-30 Nichia Chem Ind Ltd Light emitting device and manufacturing method of the same
JP2015228397A (en) 2014-05-30 2015-12-17 日亜化学工業株式会社 Method of manufacturing light-emitting device
JP2016086111A (en) 2014-10-28 2016-05-19 日亜化学工業株式会社 Light-emitting device and method for manufacturing the same
JP2016115729A (en) * 2014-12-11 2016-06-23 日亜化学工業株式会社 Method of manufacturing light-emitting device
JP2016171188A (en) 2015-03-12 2016-09-23 株式会社東芝 Semiconductor light emission device and manufacturing method for the same
JP2017108111A (en) 2015-10-05 2017-06-15 マブン オプトロニックス カンパニー リミテッドMaven Optronics Co., Ltd. Light emitting device having oblique reflector and manufacturing method of the same
JP2017107989A (en) 2015-12-09 2017-06-15 日亜化学工業株式会社 Package manufacturing method, light emitting device manufacturing method, package, and light emitting device

Also Published As

Publication number Publication date
KR20190117174A (en) 2019-10-16

Similar Documents

Publication Publication Date Title
EP3444856B1 (en) Light emitting device package
KR102356216B1 (en) Light emitting device package and light unit
KR102508745B1 (en) Light emitting device package
US11205740B2 (en) Light emitting device package and lighting device including same
KR102521810B1 (en) Semiconductor Package
US10672954B2 (en) Light emitting device package
KR102567568B1 (en) Semiconductor Package
KR102544830B1 (en) Semiconductor device package
KR102369821B1 (en) Light emitting device package
KR102610607B1 (en) Light emitting device package
KR102542297B1 (en) Light emitting device package
KR102369237B1 (en) Light emitting device package and manufacturing method of light emitting device package
KR20190105341A (en) Light emitting device package
KR102385939B1 (en) Light emitting device package
KR102359818B1 (en) Light emitting device package and manufacturing method of light emitting device package
KR102369245B1 (en) Light emitting device package
KR102249649B1 (en) Light emitting device package and light unit
KR102471692B1 (en) Light emitting device package
KR102379834B1 (en) Light emitting device package
KR102433841B1 (en) Light emitting device package
KR20190105339A (en) Light emitting device package
KR20190093282A (en) Light emitting device package
KR20190117142A (en) Light emitting device package

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20180406

PG1501 Laying open of application
A201 Request for examination
AMND Amendment
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20210310

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20180406

Comment text: Patent Application

PN2301 Change of applicant

Patent event date: 20210702

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20221018

Patent event code: PE09021S01D

AMND Amendment
PE0601 Decision on rejection of patent

Patent event date: 20230302

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20221018

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
PX0701 Decision of registration after re-examination

Patent event date: 20230627

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20230525

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20230302

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

Patent event date: 20221219

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20210310

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20230810

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20230811

End annual number: 3

Start annual number: 1

PG1601 Publication of registration