[go: up one dir, main page]

KR102565822B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR102565822B1
KR102565822B1 KR1020180154662A KR20180154662A KR102565822B1 KR 102565822 B1 KR102565822 B1 KR 102565822B1 KR 1020180154662 A KR1020180154662 A KR 1020180154662A KR 20180154662 A KR20180154662 A KR 20180154662A KR 102565822 B1 KR102565822 B1 KR 102565822B1
Authority
KR
South Korea
Prior art keywords
line
cell array
contact
subregion
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020180154662A
Other languages
English (en)
Other versions
KR20200067617A (ko
Inventor
최용훈
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180154662A priority Critical patent/KR102565822B1/ko
Priority to US16/438,721 priority patent/US11270940B2/en
Priority to CN201910608985.9A priority patent/CN111276500B/zh
Publication of KR20200067617A publication Critical patent/KR20200067617A/ko
Application granted granted Critical
Publication of KR102565822B1 publication Critical patent/KR102565822B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections
    • H01L27/14636—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes)
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/18—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of the types provided for in two or more different main groups of the same subclass of H10B, H10D, H10F, H10H, H10K or H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • H01L27/14603—
    • H01L27/14643—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/018—Manufacture or treatment of image sensors covered by group H10F39/12 of hybrid image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H10F39/182—Colour image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/809—Constructional details of image sensors of hybrid image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H10F39/8053—Colour filters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors
    • H10F39/8063—Microlenses

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 기술의 일 실시예에 따른 반도체 장치는 셀 어레이 영역에 위치하며 제 1 방향을 따라 상기 셀 어레이 영역을 가로지르는 적어도 하나의 로우(row) 라인, 및 상기 셀 어레이 영역에 위치하며 상기 제 1 방향과 교차되는 제 2 방향을 따라 상기 셀 어레이 영역을 가로지르는 적어도 하나의 컬럼(column) 라인을 포함하며, 상기 로우 라인 및 상기 컬럼 라인은 서로 다른 레벨에 위치하는 도전라인들이 상기 셀 어레이 영역에서 콘택을 통해 연결된 구조를 포함할 수 있다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치에 관한 것으로, 보다 상세하게는 셀 어레이 영역에서 서로 교차되는 2층 구조의 도전라인들을 포함하는 반도체 장치에 관한 것이다.
일반적으로, 데이터를 저장하는 메모리 장치 또는 이미지를 센싱하는 이미지 센서는 데이터를 저장하는 메모리 셀들 또는 이미지 센싱을 위해 광을 캡쳐하는 픽셀들이 행렬(matrix) 구조로 배열되는 어레이 구조(셀 어레이)를 포함한다.
이러한 셀 어레이 영역에는 메모리 셀들 또는 픽셀들을 어드레싱하기 위한 복수의 도전라인들이 행방향과 열방향으로 교차되게 형성된다. 이때, 예컨대 행방향의 도전라인들은 하부층에 형성되고, 열방향의 도전라인들은 상부층에 형성될 수 있다.
또한, 최근에는 셀 어레이와 셀 어레이의 동작을 제어하는 회로를 각각 서로 다른 웨이퍼에 형성한 후 두 웨이퍼를 본딩하는 반도체 장치가 개발되고 있다.
그런데, 셀 어레이 및 셀 어레이의 어드레싱을 위한 도전라인들이 형성된 제 1 웨이퍼와 셀 어레이의 동작을 제어하는 회로가 형성된 제 2 웨이퍼를 본딩시, 하부층에 형성된 도전라인들을 제 2 웨이퍼의 회로와 연결시키기 위해서는 셀 어레이 영역 밖에 별도의 영역(본딩 영역)이 필요하다.
즉, 최상층인 상부층에 있는 도전라인들은 바로 본딩이 가능하나, 하부층에 있는 도전라인들은 셀 어레이 영역 밖까지 연장된 후 그 바깥 영역에서 제 2 웨이퍼와 연결되어야 한다.
이러한 경우, 본딩 영역의 형성에 따른 칩 사이즈의 증가가 발생될 수밖에 없다.
본 발명의 실시예는 서로 다른 웨이퍼들을 본딩하는 하이브리드 본딩 구조를 갖는 반도체 장치의 사이즈를 줄일 수 있는 도전 라인들의 구조를 제공하고자 한다.
본 발명의 일 실시예에 따른 반도체 장치는 셀 어레이 영역에 위치하며 제 1 방향을 따라 상기 셀 어레이 영역을 가로지르는 적어도 하나의 로우(row) 라인; 및 상기 셀 어레이 영역에 위치하며 상기 제 1 방향과 교차되는 제 2 방향을 따라 상기 셀 어레이 영역을 가로지르는 적어도 하나의 컬럼(column) 라인을 포함하며, 상기 로우 라인 및 상기 컬럼 라인은 서로 다른 레벨에 위치하는 도전라인들이 상기 셀 어레이 영역에서 콘택을 통해 연결된 구조를 포함할 수 있다.
본 발명의 다른 실시예에 따른 반도체 장치는 셀 어레이 영역의 제 1 서브 영역에 위치하며 제 1 방향을 따라 연장되는 제 1 로우 라인; 상기 셀 어레이 영역의 제 2 서브 영역에 위치하며 상기 제 1 로우 라인과 같은 레벨에서 상기 제 1 방향과 교차되는 제 2 방향으로 연장되는 제 1 컬럼 라인; 상기 제 1 서브 영역에서 상기 제 1 로우 라인의 상부에 위치하며 상기 제 2 방향을 따라 연장되는 제 2 컬럼 라인; 및 상기 제 2 서브 영역에서 상기 제 1 컬럼 라인의 상부에 위치하며 상기 제 1 방향을 따라 연장되는 제 2 로우 라인을 포함하며, 상기 제 1 로우 라인과 상기 제 2 로우 라인은 제 1 콘택을 통해 연결될 수 있다.
본 발명의 다른 실시예에 따른 반도체 장치는 행렬(matrix) 형태로 배열된 복수의 셀들, 상기 셀들과 연결되며 제 1 방향으로 연장되는 로우 라인, 및 상기 셀들과 연결되며 상기 제 1 방향과 교차되는 제 2 방향으로 연장되는 컬럼 라인을 포함하는 셀 어레이 영역이 형성된 제 1 본딩 소자; 및 상기 셀들을 어드레싱하기 위한 신호를 생성하는 회로들을 포함하는 제 2 본딩 소자를 포함하며, 상기 로우 라인 및 상기 컬럼 라인은 각각 서로 다른 레벨에 위치하는 도전 라인들이 상기 셀 어레이 영역 내에서 콘택을 통해 연결될 수 있다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재들로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 실시예는 하이브리드 본딩 구조를 갖는 반도체 장치의 사이즈를 줄일 수 있다.
도 1은 본 발명의 실시예들에 따른 반도체 장치에서의 도전라인들의 구조를 보여주는 도면.
도 2는 도 1에서 제 1 본딩 소자(100)의 구성을 개략적으로 도시한 도면.
도 3은 도 2에서 도전라인들의 구조를 보다 상세하게 나타낸 사시도.
도 4는 도 1 내지 도 3의 도전라인들이 이미지 센서에 적용된 모습을 예시적으로 보여주는 도면.
도 5는 도 1 내지 도 3의 도전라인들이 메모리 장치에 적용된 모습을 예시적으로 보여주는 도면.
이하, 본 발명의 일부 실시 예들을 예시적인 도면을 통해 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명의 실시 예를 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 실시 예에 대한 이해를 방해한다고 판단되는 경우에는 그 상세한 설명은 생략한다.
도 1은 본 발명의 일 실시예들에 따른 반도체 장치의 구성을 개략적으로 도시한 도면이며, 도 2는 도 1에서 제 1 본딩 소자(100)의 구성을 개략적으로 도시한 도면이다.
도 1 및 도 2를 참조하면, 본 실시예에 따른 반도체 장치는 제 1 본딩 소자(100) 및 제 2 본딩 소자(200)를 포함할 수 있다. 예컨대, 반도체 장치는 제 1 본딩 소자(100)의 하부면과 제 2 본딩 소자(200)의 상부면이 직접 본딩됨으로써 형성될 수 있다.
제 1 본딩 소자(100)는 데이터 저장을 위한 메모리 셀들 또는 이미지 센싱을 위해 광을 캡쳐하는 픽셀들이 행렬(matrix) 형태로 배열된 셀 어레이 영역(CA)을 포함할 수 있다. 예컨대, 본 실시예의 반도체 장치가 메모리 장치인 경우, 셀 어레이 영역(CA)은 메모리 셀들이 행렬(matrix) 형태로 배열된 셀 어레이를 포함할 수 있다. 그리고, 본 실시예의 반도체 장치가 이미지 센서인 경우, 셀 어레이 영역(CA)은 광전 변환 소자들을 포함하는 픽셀들이 행렬(matrix) 형태로 배열된 셀 어레이를 포함할 수 있다.
이하에서는, 설명의 편의를 위해, 메모리 셀과 픽셀을 모두 셀(112)로 통칭한다.
셀 어레이 영역(CA)은 제 2 본딩 소자(200)로부터 인가되는 선택 신호(예컨대, 어드레스 신호)에 따라 동작하는 선택 소자(120)들을 포함할 수 있다. 선택 소자(120)들은 반도체 기판(110)에 형성된 스위칭 소자들(예컨대, 트랜지스터)을 포함할 수 있다.
셀 어레이 영역(CA)에는 셀(112)들을 어드레싱하기 위한 도전라인들(130, 140)이 형성될 수 있다. 예컨대, 도전라인들(130, 140)은 제 2 본딩 소자(200)로부터 인가된 선택 신호를 셀(112)의 선택 소자(120)에 전송하고, 셀(112)에 저장된 데이터 또는 광 신호를 제 2 본딩 소자(200)로 전송하기 위한 도전라인들을 포함할 수 있다.
이러한 도전라인들(130, 140)은 셀 어레이 영역(CA) 내에서 서로 교차되는 2층 구조로 형성될 수 있다. 예컨대, 도전라인들(130)은 하부층에 형성되고, 도전라인들(140)은 도전라인들(130)과 교차되게 도전라인들(130)의 상부에 형성될 수 있다.
특히 본 실시예에서, X 방향 또는 Y 방향으로 셀 어레이 영역(CA)을 전체적으로 가로지르며 선택 신호 또는 데이터(또는 광신호)를 전달하는 각각의 전송라인은 전체적으로 동일한 레벨에 위치하는 하나의 도전라인으로 형성되지 않고 서로 다른 레벨에 위치하는 도전라인들(130, 140)이 콘택을 통해 연결되는 구조로 형성될 수 있다. 이때, 각각의 전송라인은 기능적으로 하나의 라인으로 동작하는 라인으로서, 로우(row) 라인 또는 컬럼(colum) 라인이 될 수 있다.
예컨대, 셀 어레이 영역(CA)은 4개의 서브 영역들(CA_1, CA_2, CA_3, CA_4)로 구분될 수 있으며, X 방향 또는 Y 방향으로 인접한 서브 영역들에서 같은 방향으로 연장되는 도전라인들이 서로 다른 층에 형성될 수 있다. 이러한 도전라인들(130, 140)의 구조는 보다 상세하게 후술된다.
도전라인들(130)은 콘택(150a)을 통해 선택 소자들(120)과 연결될 수 있으며, 인접한 서브 영역들에서 동일한 로우(row) 라인 또는 컬럼(colum) 라인 상에 있는 도전라인들(130, 140)은 콘택(150b)을 통해 연결될 수 있다. 콘택(150b)은 서브 영역들의 경계 영역에 위치할 수 있다. 그리고, 도전라인들(140)은 본딩 콘택(150c)을 통해 제 2 본딩 소자(200)와 연결될 수 있다.
제 2 본딩 소자(200)는 제 1 본딩 소자(100)에 형성된 셀(112)들의 동작을 제어하기 위한 회로들을 포함할 수 있다. 예컨대, 제 2 본딩 소자(200)는 제 1 본딩 소자(100)의 도전라인들(140)과 전기적으로 연결될 수 있다. 제 2 본딩 소자(200)는 셀(112)들을 어드레싱하기 위한 선택 신호를 생성하여 도전라인들(140)로 출력하는 회로, 및 선택 신호에 의해 선택된 셀(112)들에 데이터를 저장하거나 선택 신호에 의해 선택된 셀(112)들로부터 제공받은 데이터(셀 데이터 또는 광신호)를 처리하는 회로를 포함할 수 있다.
이러한 제 2 본딩 소자(200)는 반도체 기판(210), 반도체 기판(210)에 형성된 논리 소자들(220), 논리 소자들(220)과 관련된 신호와 전원을 전송하는 도전라인들(230), 및 제 1 본딩 소자(100)의 도전라인들(140)과의 전기적 연결을 위한 본딩 콘택들(240)을 포함할 수 있다.
도 3은 도 2에서 도전라인들의 구조를 보다 상세하게 나타낸 사시도이다.
도 3을 참조하면, 제 1 본딩 소자(100)에 형성되는 셀 어레이 영역(CA)은 4개의 서브 영역들(CA_1, CA_2, CA_3, CA_4)로 구분될 수 있다. 이때, 서브 영역들(CA_1, CA_2, CA_3, CA_4)은 같은 면적을 가질 수 있다.
서브 영역들(CA_1, CA_2, CA_3, CA_4)에서 도전라인들(130, 140)은 서로 교차되는 2층 구조로 형성될 수 있다. 특히, 서브 영역들(CA_1, CA_2, CA_3, CA_4) 중 X 방향 또는 Y 방향으로 인접한 서브 영역들에서의 도전라인들(130, 140)은 진행 방향이 서로 반대가 될 수 있다.
예컨대, 서브 영역(CA_1)에서는 도전라인들(130)이 X 방향으로 연장되게 형성되고, 그 상부에 형성되는 도전라인들(140)은 Y 방향으로 연장되게 형성될 수 있다.
서브 영역(CA_1)과 X 방향으로 인접한 서브 영역(CA_2)에서는 도전라인들(130)이 Y 방향으로 진행되게 형성되고, 그 상부에 형성되는 도전라인들(140)은 Y 방향으로 연장되게 형성될 수 있다.
서브 영역(CA_1)과 Y 방향으로 인접한 서브 영역(CA_4)에서도 도전라인들(130)이 Y 방향으로 진행되게 형성되고, 그 상부에 형성되는 도전라인들(140)은 Y 방향으로 연장되게 형성될 수 있다.
그리고, 서브 영역(CA_2)과 Y 방향으로 인접하고 서브 영역(CA_4)과는 X 방향으로 인접한 서브 영역(CA_3)에서는 도전라인들(130)이 X 방향으로 연장되게 형성되고, 그 상부에 형성되는 도전라인들(140)은 Y 방향으로 연장되게 형성될 수 있다.
X 방향 또는 Y 방향으로 인접한 서브 영역들에서, 같은 방향으로 연장되나 서로 다른 층에 위치하는 도전 라인들(130, 140)은 콘택(150b)으로 연결된다.
예컨대, 서브 영역(CA_1)에서는 하부층인 도전라인들(130)이 X 방향으로 연장되게 형성되고 서브 영역(CA_1)과 X 방향으로 인접한 서브 영역(CA_2)에서는 상부층인 도전라인들(140)이 X 방향으로 연장되게 형성되므로, 이들은 콘택(150b)으로 연결된다. 또한, 서브 영역(CA_4)에서는 상부층인 도전라인들(140)이 X 방향으로 연장되게 형성되고 서브 영역(CA_4)과 X 방향으로 인접한 서브 영역(CA_3)에서는 하부층인 도전라인들(130)이 X 방향으로 연장되게 형성되므로, 이들은 콘택(150b)으로 연결된다.
이에 따라, 콘택(150b)으로 연결된, 서브 영역(CA_1)의 도전라인들(130)과 서브 영역(CA_2)의 도전라인들(140) 및 서브 영역(CA_4)의 도전라인들(140)과 서브 영역(CA_3)의 도전라인들(130)은 X 방향으로 셀 어레이 영역(CA)을 전체적으로 가로지르는 전송라인들인 로우(row) 라인들이 될 수 있다.
마찬가지로, 서브 영역(CA_1)에서는 상부층인 도전라인들(140)이 Y 방향으로 연장되게 형성되고 서브 영역(CA_1)과 Y 방향으로 인접한 서브 영역(CA_4)에서는 하부층인 도전라인들(130)이 Y 방향으로 연장되게 형성되므로, 이들은 콘택(150b)으로 연결된다. 또한, 서브 영역(CA_2)에서는 하부층인 도전라인들(130)이 Y 방향으로 연장되게 형성되고 서브 영역(CA_2)과 Y 방향으로 인접한 서브 영역(CA_3)에서는 상부층인 도전라인들(140)이 Y 방향으로 연장되게 형성되므로, 이들은 콘택(150b)으로 연결된다.
이에 따라, 콘택(150b)으로 연결된, 서브 영역(CA_1)의 도전라인들(140)과 서브 영역(CA_4)의 도전라인들(130) 및 서브 영역(CA_2)의 도전라인들(130)과 서브 영역(CA_3)의 도전라인들(140)은 Y 방향으로 셀 어레이 영역(CA)을 전체적으로 가로지르는 전송라인들인 컬럼(colum) 라인들이 될 수 있다.
서브 영역들(CA_1, CA_2, CA_3, CA_4)에서 도전라인들(140)은 제 2 본딩 소자(200)와의 연결을 위한 본딩 콘택들(150c)과 연결된다.
본 실시예에서, X 방향 또는 Y 방향으로 설 어레이 영역(CA)을 전체적으로 가로지르는 로우 라인들과 컬럼 라인들이 서로 다른 레벨에 위치하는 도전라인들(130, 140)을 포함하도록 하는 이유는, 로우 라인들과 컬럼 라인들이 모두 최상층의 도전라인(140)을 포함하도록 하기 위함이다.
제 1 본딩 소자(100)와 제 2 본딩 소자가 본딩될 때, 최상층에 있는 도전라인들(140)은 셀 어레이 영역(CA) 내에 형성되는 본딩 콘택들(150c)을 통해 제 2 본딩 소자(200)와 직접 연결될 수 있다.
그러나, 하부층에 있는 도전라인들(130)은 그 상부에 있는 도전라인들(140) 때문에 셀 어레이 영역(CA) 내에서 콘택을 통해 제 2 본딩 소자(200)와 직접 연결시키기 곤란하다. 따라서, 도전라인들(130)들을 제 2 본딩 소자(200)와 직접 연결시키기 위해서는, 도전라인들(130)을 셀 어레이 영역(CA)의 바깥 영역(본딩 영역)까지 연장시킨 후, 본딩 영역에 도전라인들(130)과 제 2 본딩 소자(200)를 연결시키는 콘택을 형성하여야 한다. 그러한 경우, 본딩 영역 형성으로 인해 제 1 본딩 소자(100)의 크기가 증가하게 된다.
본 실시예에서와 같이, 로우 라인들과 컬럼 라인들이 모두 최상층의 도전라인(140)을 포함하게 되면, 모든 로우 라인들과 컬럼 라인들은 도전라인(140)을 통해 셀 어레이 영역(CA) 내에서 제 2 본딩 소자(200)와 직접 연결될 수 있다. 이를 통해, 제 1 본딩 소자(100)의 사이즈를 줄일 수 있으며, 따라서 반도체 장치의 사이즈를 줄일 수 있게 된다.
도 4는 도 1 내지 도 3의 도전라인들이 이미지 센서에 적용된 모습을 예시적으로 보여주는 도면이다.
도 4를 참조하면, 제 1 본딩 소자(300)는 반도체 기판(110) 내에 형성된 광전 변환 소자(예컨대, 포토다이오드, PD), 반도체 기판(110)의 제 1 면 상부에 형성된 컬러 필터 어레이(160), 컬러 필터 어레이(160) 상부에 형성된 마이크로 렌즈 어레이(170), 및 반도체 기판(110)의 제 2 면 상부에 형성된 도전라인들(130, 140)을 포함할 수 있다.
도 5는 도 1 내지 도 3의 도전라인들이 메모리 장치에 적용된 모습을 예시적으로 보여주는 도면이다.
도 5를 참조하면, 제 1 본딩 소자(400)는 데이터를 저장하기 위한 메모리 셀(MC)들을 포함할 수 있다.
예컨대, 메모리 셀(MC)들은 도전라인들(130, 140)이 교차되는 지점(cross point)에서 도전라인들(130, 140)에 연결되는 가변저항(VR)을 포함할 수 있다.
이때, 도전라인들(130, 140)을 포함하며 X 방향 및 Y 방향으로 연장되는 전송라인들은 메모리 셀(MC)들을 어드레싱하기 위한 로우 라인들과 컬럼 라인들로 사용될 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다.
따라서, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100, 300, 400 : 제 1 본딩 소자
110, 210 : 반도체 기판
112 : 셀
120, 220 : 선택 소자
130, 140, 230 : 도전라인들
150a, 150b, 150c, 240 : 콘택들
160 : 컬러 필터 어레이
170 : 마이크로 렌즈 어레이
200 : 제 2 본딩 소자
CA : 셀 어레이 영역
CA_1, CA_2, CA_3, CA_4 : 서브 영역
PD : 포토다이오드
MC : 메모리 셀
VR : 가변저항

Claims (20)

  1. 복수의 서브 영역들을 포함하는 셀 어레이 영역;
    제 1 방향을 따라 상기 셀 어레이 영역을 가로지르는 적어도 하나의 로우(row) 라인; 및
    상기 제 1 방향과 교차되는 제 2 방향을 따라 상기 셀 어레이 영역을 가로지르는 적어도 하나의 컬럼(column) 라인을 포함하며,
    상기 로우 라인 및 상기 컬럼 라인은 각각 서로 다른 레벨에 위치하는 도전라인들이 상기 셀 어레이 영역에서 콘택을 통해 연결되며,
    상기 로우 라인과 상기 컬럼 라인은 같은 서브 영역 내에서는 서로 다른 레벨에 위치하나 상기 제 1 방향 또는 상기 제 2 방향으로 이웃하는 서브 영역들에서는 같은 레벨에 위치하는 반도체 장치.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    청구항 1에 있어서, 상기 적어도 하나의 로우 라인은
    제 1 레벨에 위치하며 상기 제 1 방향을 따라 연장되는 제 1 도전라인과 상기 제 1 레벨과 다른 제 2 레벨에 위치하며 상기 제 1 방향을 따라 연장되는 제 2 도전라인이 상기 셀 어레이 영역에서 제 1 콘택을 통해 연결되는 것을 특징으로 하는 반도체 장치.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    청구항 2에 있어서, 상기 적어도 하나의 컬럼 라인은
    상기 제 2 레벨에 위치하며 상기 제 2 방향을 따라 연장되는 제 3 도전라인과 상기 제 1 레벨에 위치하며 상기 제 2 방향을 따라 연장되는 제 4 도전라인이 상기 셀 어레이 영역에서 제 2 콘택을 통해 연결되는 것을 특징으로 하는 반도체 장치.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    청구항 3에 있어서,
    상기 셀 어레이 영역에서 상기 제 2 도전라인 상에 위치하는 제 3 콘택; 및
    상기 셀 어레이 영역에서 상기 제 3 도전라인 상에 위치하는 제 4 콘택을 더 포함하는 것을 특징으로 하는 반도체 장치.
  5. 셀 어레이 영역의 제 1 서브 영역에 위치하며, 제 1 방향을 따라 연장되는 제 1 로우 라인;
    상기 셀 어레이 영역의 제 2 서브 영역에 위치하며, 상기 제 1 로우 라인과 같은 레벨에서 상기 제 1 방향과 교차되는 제 2 방향으로 연장되는 제 1 컬럼 라인;
    상기 제 1 서브 영역에서 상기 제 1 로우 라인의 상부에 위치하며, 상기 제 2 방향을 따라 연장되는 제 2 컬럼 라인; 및
    상기 제 2 서브 영역에서 상기 제 1 컬럼 라인의 상부에 위치하며, 상기 제 1 방향을 따라 연장되는 제 2 로우 라인을 포함하며,
    상기 제 1 로우 라인과 상기 제 2 로우 라인은 제 1 콘택을 통해 연결되는 반도체 장치.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    청구항 5에 있어서, 상기 제 1 콘택은
    상기 셀 어레이 영역에 위치하는 것을 특징으로 하는 반도체 장치.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    청구항 6에 있어서, 상기 제 1 콘택은
    상기 제 1 서브 영역과 상기 제 2 서브 영역의 경계 영역에 위치하는 것을 특징으로 하는 반도체 장치.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    청구항 5에 있어서,
    상기 셀 어레이 영역에서 상기 제 2 서브 영역과 상기 제 2 방향으로 인접한 제 3 서브 영역에 위치하며, 상기 제 1 로우 라인과 같은 레벨에서 상기 제 1 방향을 따라 연장되는 제 3 로우 라인;
    상기 셀 어레이 영역에서 상기 제 1 서브 영역과 상기 제 2 방향으로 인접한 제 4 서브 영역에 위치하며, 상기 제 1 로우 라인과 같은 레벨에서 상기 제 2 방향을 따라 연장되는 제 3 컬럼 라인;
    상기 제 3 서브 영역에서 상기 제 3 로우 라인의 상부에 위치하며, 상기 제 2 방향을 따라 연장되는 제 4 컬럼 라인; 및
    상기 제 4 서브 영역에서 상기 제 3 컬럼 라인의 상부에 위치하며, 상기 제 1 방향을 연장되는 제 4 로우 라인을 더 포함하며,
    상기 제 3 로우 라인과 상기 제 4 로우 라인은 제 2 콘택을 통해 연결되고,
    상기 제 2 컬럼 라인과 상기 제 3 컬럼 라인은 제 3 콘택을 통해 연결되며,
    상기 제 1 컬럼 라인과 상기 제 4 컬럼 라인은 제 4 콘택을 통해 연결되는 것을 특징으로 하는 반도체 장치.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    청구항 8에 있어서, 상기 제 2 내지 제 4 콘택은
    상기 셀 어레이 영역에 위치하는 것을 특징으로 하는 반도체 장치.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    청구항 9에 있어서,
    상기 제 2 콘택은 상기 제 3 서브 영역과 상기 제 4 서브 영역의 경계 영역에 위치하고,
    상기 제 3 콘택은 상기 제 1 서브 영역과 상기 제 4 서브 영역의 경계 영역에 위치하며,
    상기 제 4 콘택은 상기 제 2 서브 영역과 상기 제 3 서브 영역의 경계 영역에 위치하는 것을 특징으로 하는 반도체 장치.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    청구항 8에 있어서,
    상기 제 2 컬럼 라인 상에 위치하는 제 1 본딩 콘택;
    상기 제 2 로우 라인 상에 위치하는 제 2 본딩 콘택;
    상기 제 4 컬럼 라인 상에 위치하는 제 3 본딩 콘택; 및
    상기 제 4 로우 라인 상에 위치하는 위치하는 제 4 본딩 콘택을 더 포함하는 것을 특징으로 하는 반도체 장치.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    청구항 5에 있어서, 상기 셀 어레이 영역은
    데이터 저장을 위한 메모리 셀들 또는 이미지 센싱을 위해 광을 캡쳐하는 픽셀들이 행렬(matrix) 형태로 배열된 셀 어레이를 포함하는 것을 특징으로 하는 반도체 장치.
  13. 행렬(matrix) 형태로 배열된 복수의 셀들, 상기 셀들과 연결되며 제 1 방향으로 연장되는 로우 라인, 및 상기 셀들과 연결되며 상기 제 1 방향과 교차되는 제 2 방향으로 연장되는 컬럼 라인을 포함하는 셀 어레이 영역이 형성된 제 1 본딩 소자; 및
    상기 셀들을 어드레싱하기 위한 신호를 생성하는 회로들을 포함하는 제 2 본딩 소자를 포함하며,
    상기 로우 라인 및 상기 컬럼 라인은 각각 서로 다른 레벨에 위치하는 도전 라인들이 상기 셀 어레이 영역 내에서 콘택을 통해 연결되는 반도체 장치.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    청구항 13에 있어서, 상기 로우 라인은
    상기 셀 어레이 영역의 제 1 서브 영역에서 제 1 레벨에 위치하는 제 1 로우 라인;
    상기 셀 어레이 영역의 제 2 서브 영역에서 제 2 레벨에 위치하는 제 2 로우 라인;
    상기 제 2 서브 영역과 상기 제 2 방향으로 인접한 상기 셀 어레이 영역의 제 3 서브 영역에서 상기 제 1 레벨에 위치하는 제 3 로우 라인; 및
    상기 제 1 서브 영역과 상기 제 2 방향으로 인접한 상기 셀 어레이 영역의 제 4 서브 영역에서 상기 제 2 레벨에 위치하는 제 4 로우 라인을 포함하는 것을 특징으로 하는 반도체 장치.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    청구항 14에 있어서, 상기 콘택은
    상기 제 1 로우 라인과 상기 제 2 로우 라인을 연결하는 제 1 콘택; 및
    상기 제 3 로우 라인과 상기 제 4 로우 라인을 연결하는 제 2 콘택을 포함하는 것을 특징으로 하는 반도체 장치.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    청구항 15에 있어서,
    상기 제 1 콘택은 상기 제 1 서브 영역과 상기 제 2 서브 영역의 경계 영역에 위치하며,
    상기 제 2 콘택은 상기 제 3 서브 영역과 상기 제 4 서브 영역의 경계 영역에 위치하는 것을 특징으로 하는 반도체 장치.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    청구항 15에 있어서, 상기 컬럼 라인은
    상기 제 1 서브 영역에서 상기 제 2 레벨에 위치하는 제 1 컬럼 라인;
    상기 제 2 서브 영역에서 상기 제 1 레벨에 위치하는 제 2 컬럼 라인;
    상기 제 3 서브 영역에서 상기 제 2 레벨에 위치하는 제 3 컬럼 라인; 및
    상기 제 4 서브 영역에서 상기 제 1 레벨에 위치하는 제 4 컬럼 라인을 포함하는 것을 특징으로 하는 반도체 장치.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    청구항 17에 있어서, 상기 콘택은
    상기 제 1 컬럼 라인과 상기 제 4 컬럼 라인을 연결하는 제 3 콘택; 및
    상기 제 2 컬럼 라인과 상기 제 3 컬럼 라인을 연결하는 제 4 콘택을 포함하는 것을 특징으로 하는 반도체 장치.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    청구항 18에 있어서,
    상기 제 3 콘택은 상기 제 1 서브 영역과 상기 제 4 서브 영역의 경계 영역에 위치하며,
    상기 제 4 콘택은 상기 제 2 서브 영역과 상기 제 3 서브 영역의 경계 영역에 위치하는 것을 특징으로 하는 반도체 장치.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    청구항 17에 있어서,
    상기 제 2 로우 라인 상에 위치하는 제 1 본딩 콘택;
    상기 제 4 로우 라인 상에 위치하는 제 2 본딩 콘택;
    상기 제 1 컬럼 라인 상에 위치하는 제 3 본딩 콘택; 및
    상기 제 3 컬럼 라인 상에 위치하는 제 4 본딩 콘택을 더 포함하는 것을 특징으로 하는 반도체 장치.
KR1020180154662A 2018-12-04 2018-12-04 반도체 장치 Active KR102565822B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180154662A KR102565822B1 (ko) 2018-12-04 2018-12-04 반도체 장치
US16/438,721 US11270940B2 (en) 2018-12-04 2019-06-12 Semiconductor device
CN201910608985.9A CN111276500B (zh) 2018-12-04 2019-07-08 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180154662A KR102565822B1 (ko) 2018-12-04 2018-12-04 반도체 장치

Publications (2)

Publication Number Publication Date
KR20200067617A KR20200067617A (ko) 2020-06-12
KR102565822B1 true KR102565822B1 (ko) 2023-08-11

Family

ID=70849214

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180154662A Active KR102565822B1 (ko) 2018-12-04 2018-12-04 반도체 장치

Country Status (3)

Country Link
US (1) US11270940B2 (ko)
KR (1) KR102565822B1 (ko)
CN (1) CN111276500B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11404316B2 (en) * 2019-12-27 2022-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. System, device and methods of manufacture
CN113053802A (zh) 2019-12-27 2021-06-29 台湾积体电路制造股份有限公司 半导体器件的形成方法
KR20240074385A (ko) 2022-11-21 2024-05-28 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040141077A1 (en) 2002-09-02 2004-07-22 Fujitsu Limited, Solid-state image sensor and image reading method
US20150279888A1 (en) 2014-03-28 2015-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid bonding with uniform pattern density
US20180005938A1 (en) 2016-06-30 2018-01-04 Taiwan Semiconductor Manufacturing Co., Ltd. Memory array structure and methods of fabricating thereof

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10034083C1 (de) * 2000-07-13 2002-03-14 Infineon Technologies Ag Halbleiterspeicher mit wahlfreiem Zugeriff mit reduziertem Signalüberkoppeln
US6917532B2 (en) * 2002-06-21 2005-07-12 Hewlett-Packard Development Company, L.P. Memory storage device with segmented column line array
US6842389B2 (en) * 2003-01-17 2005-01-11 Hewlett-Packard Development Company, L.P. System for and method of four-conductor magnetic random access memory cell and decoding scheme
TWI433302B (zh) * 2009-03-03 2014-04-01 Macronix Int Co Ltd 積體電路自對準三度空間記憶陣列及其製作方法
KR20120012096A (ko) 2010-07-30 2012-02-09 주식회사 하이닉스반도체 반도체 메모리 장치의 메탈 라인 배치 구조
JP5606479B2 (ja) * 2012-03-22 2014-10-15 株式会社東芝 半導体記憶装置
US8885382B2 (en) * 2012-06-29 2014-11-11 Intel Corporation Compact socket connection to cross-point array
US9025398B2 (en) * 2012-10-12 2015-05-05 Micron Technology, Inc. Metallization scheme for integrated circuit
KR102001466B1 (ko) * 2013-09-25 2019-07-18 에스케이하이닉스 주식회사 전자 장치
KR102161603B1 (ko) * 2014-03-11 2020-10-05 에스케이하이닉스 주식회사 전자 장치
KR102308779B1 (ko) * 2017-04-10 2021-10-05 삼성전자주식회사 이종 컨택들을 구비하는 집적 회로 및 이를 포함하는 반도체 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040141077A1 (en) 2002-09-02 2004-07-22 Fujitsu Limited, Solid-state image sensor and image reading method
US20150279888A1 (en) 2014-03-28 2015-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid bonding with uniform pattern density
US20180005938A1 (en) 2016-06-30 2018-01-04 Taiwan Semiconductor Manufacturing Co., Ltd. Memory array structure and methods of fabricating thereof

Also Published As

Publication number Publication date
CN111276500A (zh) 2020-06-12
US11270940B2 (en) 2022-03-08
KR20200067617A (ko) 2020-06-12
US20200176373A1 (en) 2020-06-04
CN111276500B (zh) 2023-12-26

Similar Documents

Publication Publication Date Title
KR102565822B1 (ko) 반도체 장치
CN101673747B (zh) 光电转换设备和成像系统
JP7011988B2 (ja) 発熱体を含むチップ構造体及びその動作方法
US7737390B2 (en) Horizontal row drivers for CMOS image sensor with tiling on three edges
CN103296038A (zh) 图像传感器
JP4961748B2 (ja) 固体撮像装置
CN111405256B (zh) 具有有机像素阵列和无机像素阵列的图像感测装置
US10186541B2 (en) Semiconductor devices
JP2008282961A (ja) 固体撮像装置
US11233077B2 (en) Vertical board-type capacitor and image sensing device including the same
KR20210055147A (ko) 이미지 센서 및 그 제조 방법
CN113782510B (zh) 一种3d堆叠芯片的键合键布设结构
US8310575B2 (en) Solid-state imaging device and imaging apparatus
US8508014B2 (en) Solid-state image sensor and imaging device having connection portions in circumference region
KR20220006178A (ko) 3차원 이미지 센서
EP3561868A2 (en) Semiconductor module
CN111370432A (zh) 摄像装置
JP2012079973A (ja) 半導体ウエハ、半導体素子、受光素子、フリップチップ接続構造、検出装置、およびこれらの製造方法
CN118314936B (zh) 存储器及访问方法、电子设备
US20240387568A1 (en) Image sensors having improved optical characteristics using enhanced electrical connection of spaced-apart floating diffusion regions
US20250113701A1 (en) Optoelectronic device
CN110491890B (zh) 半导体结构及其形成方法
US7679662B2 (en) Solid-state imaging element and solid-state imaging device
KR20240162126A (ko) 멀티-모드 이미지 센서를 위한 픽셀-내 크로스토크 감소
KR20250094005A (ko) 이미지 센싱 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20181204

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20210819

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20181204

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20230118

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20230718

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20230807

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20230808

End annual number: 3

Start annual number: 1

PG1601 Publication of registration