KR102538898B1

KR102538898B1 - 전자 부품

Info

Publication number: KR102538898B1
Application number: KR1020180065790A
Authority: KR
Inventors: 심원철; 지구원; 박흥길; 안영규; 박세훈
Original assignee: 삼성전기주식회사
Priority date: 2018-06-08
Filing date: 2018-06-08
Publication date: 2023-06-01
Anticipated expiration: 2038-06-08
Also published as: US20190378656A1; KR20190139393A; CN110581023A; US10840022B2; CN110581023B

Abstract

본 발명은, 복수의 유전체층 및 상기 유전체층을 사이에 두고 폭 방향으로 번갈아 배치되는 복수의 제1 및 제2 내부 전극을 포함하고, 서로 대향하는 제1 및 제2 면, 상기 제1 및 제2 면과 연결되고 서로 대향하는 제3 및 제4 면, 상기 제1 및 제2 면과 연결되고 상기 제3 및 제4 면과 연결되고 서로 대향하는 제5 및 제6 면을 포함하고, 상기 제1 및 제2 내부 전극이 제3 및 제4 면을 통해 각각 노출되는 커패시터 바디; 상기 커패시터 바디의 제3 및 제4 면에서 제1 면의 일부까지 각각 연장되게 형성되는 제1 및 제2 외부 전극; 및 상기 커패시터 바디의 제1 면 방향에서, 상기 제1 및 제2 외부 전극과 각각 접속되도록 배치되고, 제1 및 제2 절개부를 각각 가지는 제1 및 제2 접속 단자; 를 포함하는 전자 부품을 제공한다.

Description

전자 부품{ELECTRONIC COMPONENT}

본 발명은 전자 부품에 관한 것이다.

최근 전자 기기는 기구 부품의 정음(靜音)화가 진행되고 적층형 커패시터(MLCC)가 발하는 어쿠스틱 노이즈(Acoustic Noise)가 두드러지고 있다.

적층형 커패시터의 유전체 재료는 압전성을 지니기 때문에 인가 전압에 동기화되어 변형된다.

인가 전압의 주기가 가청 주파수 대역에 있을 때, 그 변위는 진동이 되어 솔더를 통해 기판에 전해지고, 이 기판 진동은 소리로서 들려 온다. 이것이 어쿠스틱 노이즈로써 전자 기기에 있어 문제가 되고 있다.

어쿠스틱 노이즈 문제는, 기기의 동작 환경이 조용할 경우 사용자가 어쿠스틱 노이즈를 이상한 소리로 인지하여 기기의 고장이라고 느끼게 하거나 또는 음성 회로를 가지는 기기에서는 음성 출력에 어쿠스틱 노이즈가 중첩되면 기기의 품질을 저하시키게 된다.

그리고, 사람의 귀가 인지하는 어쿠스틱 노이즈와는 별개로 적층형 커패시터의 압전 진동이 20kHz 이상의 고주파 영역에서 발생시 IT 및 산업/전장에서 사용되는 각종 센서류에 있어 오작동의 원인이 될 수 있다.

국내공개특허 제2016-0035491호 일본공개특허 제5888281호

본 발명의 목적은 20kHz 이하 가청 주파수 영역의 어쿠스틱 노이즈 및 20kHz 이상의 고주파 진동을 저감시킬 수 있는 전자 부품을 제공하는 데 있다.

본 발명의 일 측면은, 복수의 유전체층 및 상기 유전체층을 사이에 두고 폭 방향으로 번갈아 배치되는 복수의 제1 및 제2 내부 전극을 포함하고, 서로 대향하는 제1 및 제2 면, 상기 제1 및 제2 면과 연결되고 서로 대향하는 제3 및 제4 면, 상기 제1 및 제2 면과 연결되고 상기 제3 및 제4 면과 연결되고 서로 대향하는 제5 및 제6 면을 포함하고, 상기 제1 및 제2 내부 전극이 제3 및 제4 면을 통해 각각 노출되는 커패시터 바디; 상기 커패시터 바디의 제3 및 제4 면에서 제1 면의 일부까지 각각 연장되게 형성되는 제1 및 제2 외부 전극; 및 상기 커패시터 바디의 제1 면 방향에서, 상기 제1 및 제2 외부 전극과 각각 접속되도록 배치되고, 제1 및 제2 절개부를 각각 가지는 제1 및 제2 접속 단자; 를 포함하는 전자 부품을 제공한다.

본 발명의 일 실시 예에서, 상기 제1 및 제2 절개부는 커패시터 바디의 제3 및 제4 면을 연결하는 방향으로 상기 제1 및 제2 접속 단자의 서로 마주보는 양면의 양 코너에 각각 마련될 수 있다.

본 발명의 일 실시 예에서, 상기 제1 및 제2 절개부는 커패시터 바디의 제3 및 제4 면을 연결하는 방향으로 상기 제1 및 제2 접속 단자의 서로 대향하는 양면에 각각 마련될 수 있다.

본 발명의 일 실시 예에서, 상기 제1 및 제2 접속 단자의 표면에 형성되는 도금층을 더 포함할 수 있다.

본 발명의 일 실시 예에서, 상기 제1 및 제2 외부 전극은, 상기 커패시터 바디의 제5 및 제6 면의 일부까지 각각 연장되게 형성되고, 하부에 제3 및 제4 절개부가 각각 마련될 수 있다.

본 발명의 일 실시 예에서, 상기 제3 및 제4 절개부는 상기 제1 및 제2 외부 전극 중 상기 커패시터 바디의 제5 및 제6 면의 하부에 형성된 부분이 각각 절개되어 마련될 수 있다.

본 발명의 일 실시 예에서, 상기 제3 절개부는 상기 제1 외부 전극 중 상기 커패시터 바디의 제5 및 제6 면의 하부에 형성된 부분과 상기 커패시터 바디의 제1 면에 형성된 부분 중 일부가 절개되어 마련되고, 상기 제4 절개부는 상기 제2 외부 전극 중 상기 커패시터 바디의 제5 및 제6 면의 하부에 형성된 부분과 상기 커패시터 바디의 제1 면에 형성된 부분 중 일부가 절개되어 마련될 수 있다.

본 발명의 일 실시 예에서, 상기 제3 및 제4 절개부는 상기 제1 및 제2 외부 전극 중 상기 커패시터 바디의 제3 및 제4 면의 하부에 형성된 부분이 각각 절개되어 마련될 수 있다.

본 발명의 일 실시 예에서, 상기 제3 절개부는, 상기 제1 외부 전극 중 상기 커패시터 바디의 제3 면의 하부에 형성된 부분과 상기 커패시터 바디의 제1 면에 형성된 부분 중 일부가 절개되어 마련되고, 상기 제4 절개부는, 상기 제2 외부 전극 중 상기 커패시터 바디의 제4 면의 하부에 형성된 부분과 상기 커패시터 바디의 제1 면에 형성된 부분 중 일부가 절개되어 마련될 수 있다.

본 발명의 일 실시 예에서, 상기 제3 및 제4 절개부에 의해 상기 커패시터 바디의 실장 면과 실장 면과 가까운 측면에 제1 및 제2 솔더 수용부가 각각 마련될 수 있다.

본 발명의 일 실시 예에서, 상기 제1 및 제2 외부 전극의 표면에 형성되는 도금층을 더 포함할 수 있다.

본 발명의 다른 측면은, 복수의 유전체층 및 상기 유전체층을 사이에 두고 폭 방향으로 번갈아 배치되는 복수의 제1 및 제2 내부 전극을 포함하고, 서로 대향하는 제1 및 제2 면, 상기 제1 및 제2 면과 연결되고 서로 대향하는 제3 및 제4 면, 상기 제1 및 제2 면과 연결되고 상기 제3 및 제4 면과 연결되고 서로 대향하는 제5 및 제6 면을 포함하고, 상기 제1 및 제2 내부 전극은 제1 면을 향해 노출되는 제1 및 제2 리드부를 가지는 커패시터 바디; 상기 커패시터 바디의 제1 면에 서로 이격되게 배치되고, 상기 제1 및 제2 리드부와 각각 접속되는 제1 및 제2 외부 전극; 및 상기 커패시터 바디의 제1 면 방향에서 상기 제1 및 제2 외부 전극과 각각 접속되도록 배치되고, 제1 및 제2 절개부를 각각 가지는 제1 및 제2 접속 단자; 를 포함하는 전자 부품을 제공한다.

본 발명의 일 실시 형태에 따르면, 적층형 전자 부품의 20kHz 이하 가청 주파수 영역의 어쿠스틱 노이즈 및 20kHz 이상의 고주파 진동을 저감시킬 수 있는 효과가 있다.

도 1은 본 발명의 제1 실시 예에 따른 전자 부품을 개략적으로 도시한 사시도이다.
도 2(a) 및 도 2(b)는 본 발명의 제1 실시 예에 따른 전자 부품의 제1 및 제2 내부 전극을 각각 도시한 평면도이다.
도 3은 도 1에서 제1 및 제2 외부 전극에 제3 및 제4 절개부가 형성된 것을 도시한 사시도이다.도 4는 도 3의 분리 사시도이다.
도 5는 본 발명의 제2 실시 예에 따른 전자 부품을 개략적으로 도시한 사시도이다.
도 6은 도 5에서 제1 및 제2 외부 전극에 제3 및 제4 절개부가 형성된 것을 도시한 사시도이다.
도 7은 도 6의 분리 사시도이다.
도 8은 본 발명의 또 다른 실시 예에 따른 전자 부품을 개략적으로 도시한 사시도이다.
도 9(a) 및 도 9(b)는 도 8의 전자 부품의 제1 및 제2 내부 전극을 각각 도시한 평면도이다.
도 10은 본 발명의 또 다른 실시 예에 따른 전자 부품을 개략적으로 도시한 사시도이다.
도 11은 비교 예, 실시 예 1 및 실시 예 2의 전자 부품에서 주파수에 따른 변위의 변화를 나타낸 비교하여 나타낸 그래프이다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태를 설명한다.

그러나, 본 발명의 실시 형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다.

또한, 본 발명의 실시 형태는 당해 기술 분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다.

도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.

또한, 각 실시 형태의 도면에서 나타난 동일한 사상의 범위 내의 기능이 동일한 구성 요소는 동일한 참조 부호를 사용하여 설명한다.

덧붙여, 명세서 전체에서 어떤 구성요소를 '포함'한다는 것은 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다.

도 1은 본 발명의 제1 실시 예에 따른 전자 부품을 개략적으로 도시한 사시도이고, 도 2(a) 및 도 2(b)는 본 발명의 제1 실시 예에 따른 전자 부품의 제1 및 제2 내부 전극을 각각 도시한 평면도이다.

도 1 내지 도 2(b)를 참조하면, 본 발명의 제1 실시 예에 따른 전자 부품(100)은, 커패시터 바디(110), 제1 및 제2 외부 전극(131, 132) 및 제1 및 제2 접속 단자(141, 142)를 포함한다.

이하, 본 발명의 실시 형태를 명확하게 설명하기 위해 커패시터 바디(110)의 방향을 정의하면, 도면에 표시된 X, Y 및 Z는 각각 커패시터 바디(110)의 길이 방향, 폭 방향 및 두께 방향을 나타낸다. 또한, 본 실시 형태에서, Y방향은 유전체층이 적층되는 적층 방향과 동일한 개념으로 사용될 수 있다.

커패시터 바디(110)는 복수의 유전체층(111)을 Y방향으로 적층한 다음 소성한 것으로서, 복수의 유전체층(111)과 유전체층(111)을 사이에 두고 Y방향으로 번갈아 배치되는 복수의 제1 및 제2 내부 전극(121, 122)을 포함한다.

그리고, 커패시터 바디(110)의 Y방향으로 양측에는 마진부로서 소정 두께의 커버가 형성될 수 있다.

이때, 커패시터 바디(110)의 서로 인접하는 각각의 유전체층(111) 끼리는 경계를 확인할 수 없을 정도로 일체화될 수 있다.

커패시터 바디(110)는 대체로 육면체 형상일 수 있으나, 본 발명이 이에 한정되는 것은 아니다.

본 실시 형태에서는 설명의 편의를 위해, 커패시터 바디(110)에서 Z방향으로 서로 대향하는 양면을 제1 및 제2 면으로, 상기 제1 및 제2 면과 연결되고 X방향으로 서로 대향하는 양면을 제3 및 제4 면으로, 상기 제1 및 제2 면과 연결되고 상기 제3 및 제4 면과 연결되며 Y방향으로 서로 대향하는 양면을 제5 및 제6 면으로 정의하기로 한다. 본 실시 형태에서는 상기 제1 면이 실장 면이 될 수 있다.

유전체층(111)은 고유전률의 세라믹 재료를 포함할 수 있으며, 예를 들어 BaTiO₃계 세라믹 분말 등을 포함할 수 있으나, 본 발명이 이에 한정되는 것은 아니다.

또한, 유전체층(111)에는 상기 세라믹 분말과 함께, 세라믹 첨가제, 유기용제, 가소제, 결합제 및 분산제 등이 더 첨가될 수 있다.

상기 세라믹 첨가제는, 예를 들어 전이금속 산화물 또는 전이금속 탄화물, 희토류 원소, 마그네슘(Mg) 또는 알루미늄(Al) 등이 사용될 수 있다.

제1 및 제2 내부 전극(121, 122)은 서로 다른 극성을 갖는 전극으로서, 유전체층(111)을 사이에 두고 Y방향을 따라 서로 대향되게 번갈아 배치되며, 일단이 커패시터 바디(110)의 제3 및 제4 면을 통해 각각 노출될 수 있다.

이때, 제1 및 제2 내부 전극(121, 122)은 중간에 배치된 유전체층(111)에 의해 서로 전기적으로 절연될 수 있다.

이렇게 커패시터 바디(110)의 제3 및 제4 면을 통해 번갈아 노출되는 제1 및 제2 내부 전극(121, 122)의 단부는 후술하는 커패시터 바디(110)의 제3 및 제4 면(3, 4)에 배치되는 제1 및 제2 외부 전극(131, 132)과 각각 접속되어 전기적으로 연결될 수 있다.

이때, 제1 및 제2 내부 전극(121, 122)은 도전성 금속으로 형성되며, 예를 들어 니켈(Ni) 또는 니켈(Ni) 합금 등의 재료를 사용할 수 있으나, 본 발명이 이에 한정되는 것은 아니다.

위와 같은 구성에 따라, 제1 및 제2 외부 전극(131, 132)에 소정의 전압을 인가하면 서로 대향하는 제1 및 제2 내부 전극(121, 122) 사이에 전하가 축적된다.

이때, 전자 부품(100)의 정전 용량은 Y방향을 따라 서로 오버랩 되는 제1 및 제2 내부 전극(121, 122)의 오버랩 된 면적과 비례하게 된다.

제1 외부 전극(131)은 커패시터 바디(110)의 제3 면에서 커패시터 바디(110)의 제1 면의 일부까지 연장되게 형성된다.

구체적으로, 제1 외부 전극(131)은 제1 접속부(131a)와 제1 밴드부(131b)를 포함할 수 있다.

제1 접속부(131a)는 커패시터 바디(110)의 제3 면에 형성되고 제1 내부 전극(121)의 노출되는 부분과 접속되어 전기적으로 연결되는 부분이고, 제1 밴드부(131b)는 제1 접속부(131a)에서 커패시터 바디(110)의 제1 면의 일부까지 연장되는 부분이다.

이때, 제1 외부 전극(131)의 제1 밴드부(131b)는 커패시터 바디(110)의 제5 및 제6 면의 일부까지 연장되게 형성될 수 있으며, 고착 강도 향상 등의 목적으로 필요시 커패시터 바디(110)의 제2 면의 일부까지 더 연장되어 형성될 수 있다.

제1 밴드부(131b) 중 커패시터 바디(110)의 제1 면에 형성되는 부분은 제1 접속 단자(141)가 접속되는 부분이다.

제2 외부 전극(132)은 제1 외부 전극(131)과 다른 극성의 전압이 제공되며, 커패시터 바디(110)의 제4 면에서 커패시터 바디(110)의 제1 면의 일부까지 연장되게 형성된다.

구체적으로, 제2 외부 전극(132)은 제2 접속부(132a)와 제2 밴드부(132b)를 포함할 수 있다.

제2 접속부(132a)는 커패시터 바디(110)의 제4 면에 형성되고 제2 내부 전극(122)의 노출되는 부분과 접속되어 전기적으로 연결되는 부분이고, 제2 밴드부(132b)는 제2 접속부(132a)에서 커패시터 바디(110)의 제1 면의 일부까지 연장되는 부분이다.

이때, 제2 외부 전극(132)의 제2 밴드부(132b)는 커패시터 바디(110)의 제5 및 제6 면의 일부까지 연장되게 형성될 수 있으며, 고착 강도 향상 등의 목적으로 필요시 커패시터 바디(110)의 제2 면의 일부까지 더 연장되어 형성될 수 있다.

제2 밴드부(132b) 중 커패시터 바디(110)의 제1 면에 형성되는 부분은 제2 접속 단자(142)가 접속되는 부분이다.

또한, 제1 및 제2 외부 전극(131, 132)의 표면에는 필요시 도금층이 형성될 수 있다.

예컨대, 제1 및 제2 외부 전극(131, 132)은 제1 및 제2 도전층과, 상기 제1 및 제2 도전층 상에 형성되는 제1 및 제2 니켈(Ni) 도금층과, 상기 제1 및 제2 도금층 상에 형성되는 제1 및 제2 주석(Sn) 도금층을 각각 포함할 수 있다.

상기 제1 및 제2 도전층을 Cu(구리)를 포함할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.

본 실시 예에서, 커패시터 바디(110)의 제1 면을 향하는 방향에서, 제1 및 제2 접속 단자(141, 142)는 제1 및 제2 외부 전극(131, 132)에서 커패시터 바디(110)의 제1 면에 형성되는 제1 및 제2 밴드부(131b, 132b)와 대응되도록 배치될 수 있다.

즉, 본 실시 예의 전자 부품(100)은, 적층형 커패시터(100)를 제1 및 제2 외부 전극(131, 132)의 X-Y면에 각각　이격되어 위치하는 소형 기판 또는 메탈 프레임 등의 다양한 형태로 된 제1 및 제2 접속 단자(141, 142)에　서로 접속되도록 각각 접합한　구조물이다.

제1 접속 단자(141)는 커패시터 바디(110)의 제3 면을 향하는 쪽에 배치되어 제1 밴드부(131b)와 접속되는 제1 단자부(141a)와, 제1 단자부(141a)에서 X방향으로 커패시터 바디(110)의 안쪽을 향해 돌출되게 형성되는 제1 브릿지부(141b)를 포함할 수 있다.

그리고, 제1 접속 단자(141)는 제1 절개부(141c, 141d)를 가질 수 있다.

본 실시 예에서, 제1 절개부(141c, 141d)는 제1 접속 단자(141)의 X방향으로 커패시터 바디(110)의 안쪽을 향하는 면에서 제1 브릿지부(141b)의 Y방향으로의 양 측면에 한 쌍이 마련될 수 있다.

즉, 제1 절개부(141c, 141d)는 제1 접속 단자(141)의 제2 접속 단자(142)와 마주보는 면에서 양 코너에 마련될 수 있다.

또한, 제2 접속 단자(142)는 커패시터 바디(110)의 제4 면을 향하는 쪽에 배치되어 제2 밴드부(132b)와 접속되는 제2 단자부(142a)와, 제2 단자부(142a)에서 X방향으로 커패시터 바디(110)의 안쪽을 향해 돌출되어 제1 브릿지부(141b)와 마주보게 형성되는 제2 브릿지부(142b)를 포함할 수 있다.

그리고, 제2 접속 단자(142)는 제2 절개부(142c, 142d)를 가질 수 있다.

본 실시 예에서, 제2 절개부(142c, 142d)는 제2 접속 단자(142)의 X방향으로 커패시터 바디(110)의 안쪽을 향하는 면에서 제2 브릿지부(142b)의 Y방향으로의 양 측면에 한 쌍이 마련될 수 있다.

즉, 제2 절개부(142c, 142d)는 제2 접속 단자(142)의 제1 접속 단자(141)와 마주보는 면에서 양 코너에 마련될 수 있다.

이러한 제1 및 제2 절개부(141c, 141d, 142c, 142d)에 의해 커패시터 바디(110)의 실장 면인 제1 면에 제1 및 제2 솔더 수용부가 각각 마련될 수 있다.

전자 부품(100)이 기판에 실장된 상태에서 전자 부품(100)에 형성된 제1 및 제2 외부 전극(131, 132)에 극성이 다른 전압이 인가되면, 유전체층(111)의 역압전성 효과(Inverse piezoelectric effect)에 의해 커패시터 바디(110)는 Z 방향으로 팽창과 수축을 하게 되고, 제1 및 제2 외부 전극(131, 132)의 양 단부는 포아송 효과(Poisson effect)에 의해 커패시터 바디(110)의 Z 방향의 팽창 및 수축과는 반대로 수축 및 팽창을 하게 된다.

이러한 수축과 팽창은 진동을 발생시키게 된다. 또한, 상기 진동은 제1 및 제2 외부 전극(131, 132)으로부터 기판에 전달되고, 이에 기판으로부터 음향이 방사되어 어쿠스틱 노이즈가 되는 것이다.

한편, 수직 실장 적층형 커패시터는 전압이 인가되면 커패시터 바디(110)의 Y방향의 양면은 팽창 변형하고 X방향의 양면과 상하 면은 수축 변형하게 된다.

커패시터 바디(110)의 Y방향의 양면이 팽창 변형하면 적층형 커패시터의 실장 면에 배치되는 제1 및 제2 접속 단자(141, 142)의 사이드부는 아래로 누름 변위가 발생하고, 커패시터 바디(110)의 X방향의 양면과 Z방향의 상하 면이 수축 변형하면 제1 및 제2 접속 단자(141, 142)의 중심부는 상부로 들어올리는 변위가 발생하게 된다

본 실시 예에서는, 이와 같이 적층형 커패시터에서 변위가 집중되는 제1 및 제2 접속 단자(141, 142)의 사이드부에 제1 및 제2 절개부(141c, 141d, 142c, 142d)를 마련함으로써, 기판으로 전달되는 진동이 억제되도록 하여 전자 부품(100)의 어쿠스틱 노이즈를 저감시킬 수 있다.

도 3은 도 1에서 제1 및 제2 외부 전극에 제3 및 제4 절개부가 형성된 것을 도시한 사시도이고, 도 4는 도 3의 분리 사시도이다.

도 3 및 도 4를 참조하면, 본 실시 형태의 적층형 커패시터(100')는, 제1 및 제2 외부 전극(131', 132')의 하부에 제3 및 제4 절개부(131c, 132c)가 각각 마련될 수 있다.

제1 외부 전극(131')의 제3 절개부(131c)는 제1 밴드부(131b') 중 커패시터 바디(110)의 재5 및 제6 면의 하부에 형성된 부분과 커패시터 바디(110)의 제1 면에 형성된 부분 중 일부가 절개되어 마련될 수 있다.

이때, 제3 절개부(131c)는 제1 밴드부(131b') 중 커패시터 바디(110)의 제5 면의 하부에 형성된 부분과 커패시터 바디(110)의 제1 면에 형성된 부분 중 일부가 서로 연결되도록 제1 외부 전극(131')을 절개하여 마련될 수 있고, 제1 밴드부(131b') 중에서 커패시터 바디(110)의 제6 면의 하부에 형성된 부분과 커패시터 바디(110)의 제1 면에 형성된 부분 중 일부가 서로 연결되도록 제1 외부 전극(131')을 절개하여 마련될 수 있다.

한편, 제3 절개부(131c)는 필요시 제1 외부 전극(131')의 제1 밴드부(131b') 중 커패시터 바디(110)의 제5 및 제6 면의 하부에 형성된 부분 중 일부만 절개하여 마련될 수도 있다.

그리고, 제2 외부 전극(132')의 제4 절개부(132c)는 제2 밴드부(132b') 중 커패시터 바디(110)의 재5 및 제6 면의 하부에 형성된 부분과 커패시터 바디(110)의 제1 면에 형성된 부분 중 일부가 절개되어 마련될 수 있다.

이때, 제4 절개부(132c)는 제2 밴드부(132b') 중 커패시터 바디(110)의 제5 면의 하부에 형성된 부분과 커패시터 바디(110)의 제1 면에 형성된 부분 중 일부가 서로 연결되도록 제2 외부 전극(132')을 절개하여 마련될 수 있고, 제2 밴드부(132b') 중에서 커패시터 바디(110)의 제6 면의 하부에 형성된 부분과 커패시터 바디(110)의 제1 면에 형성된 부분 중 일부가 서로 연결되도록 제2 외부 전극(132')을 절개하여 마련될 수 있다.

한편, 제4 절개부(132c)는 필요시 제2 외부 전극(132')의 제2 밴드부(132b') 중 커패시터 바디(110)의 제5 및 제6 면의 하부에 형성된 부분 중 일부만 절개되어 마련될 수도 있다.

본 실시 예에서는, 이와 같이 적층형 커패시터에서 제1 및 제2 외부 전극(131', 132')의 하부에 제3 및 제4 절개부(131c, 132c)를 더 마련함으로써, 기판으로 전달되는 진동이 더 억제되도록 하여 전자 부품의 어쿠스틱 노이즈를 더 저감시킬 수 있다.

또한, 제3 및 제4 절개부(131c, 132c)와 제1 및 제2 절개부(141b, 141d, 142b, 142d)에 의해 커패시터 바디(110)의 실장 면인 제1 면(1)과 제3 및 제4 면의 하부에 제1 및 제2 솔더 수용부가 각각 마련될 수 있다.

도 5는 본 발명의 제2 실시 예에 따른 전자 부품을 개략적으로 도시한 사시도이다.

도 5를 참조하면, 본 발명의 제2 실시 예에 따른 전자 부품(100")은, 제1 접속 단자(143)가 제1 절개부(143b)를 가지는 제3 단자부(143a)로 이루어질 수 있다.

이때, 제1 절개부(143b)는 제1 접속 단자(143)의 X방향으로 커패시터 바디(110)의 바깥쪽을 향하는 면 중 일부를 제거하여 마련될 수 있다.

또한, 제2 접속 단자(144)는 제2 절개부(144b)를 가지는 제4 단자부(144a)로 이루어질 수 있다.

이때, 제2 절개부(144b)는 제2 접속 단자(144)의 X방향으로 커패시터 바디(110)의 바깥쪽을 향하는 면 중 일부를 제거하여 마련될 수 있다.

수직 실장 적층형 커패시터는 전압이 인가되면 커패시터 바디(110)의 Y방향의 양면은 팽창 변형하고 X방향의 양면과 상하 면은 수축 변형하게 된다.

커패시터 바디(110)의 Y방향의 양면이 팽창 변형하면 적층형 커패시터의 실장 면에 배치되는 제1 및 제2 접속 단자(143, 144)의 사이드부는 아래로 누름 변위가 발생하고, 커패시터 바디(110)의 X방향의 양면과 Z방향의 상하 면이 수축 변형하면 제1 및 제2 접속 단자(143, 144)의 중심부는 상부로 들어올리는 변위가 발생하게 된다

본 실시 예에서는, 이와 같이 적층형 커패시터에서 변위가 집중되는 제1 및 제2 접속 단자(143, 144)의 중심부에 제1 및 제2 절개부(143b, 144b)를 마련함으로써, 기판으로 전달되는 진동이 억제되도록 하여 전자 부품(100")의 어쿠스틱 노이즈를 저감시킬 수 있다.

도 6은 도 5에서 제1 및 제2 외부 전극에 제3 및 제4 절개부가 형성된 것을 도시한 사시도이고, 도 7은 도 6의 분리 사시도이다.

도 6 및 도 7을 참조하면, 본 실시 형태의 적층형 커패시터(100"')는, 제1 및 제2 외부 전극(133, 134)의 하부에 제3 및 제4 절개부(133c, 134c)가 각각 마련될 수 있다.

제1 외부 전극(133)의 제3 절개부(133c)는 커패시터 바디(110)의 제3 면에 형성된 제1 접속부(133a)의 하부 일부와 제1 밴드부에서 커패시터 바디(110)의 제1 면에 형성된 부분(133d) 중 일부가 절개되어 마련될 수 있다.

이때, 제3 절개부(133c)는 제1 접속부(133a)의 하부 일부와 제1 밴드부에서 커패시터 바디(110)의 제1 면에 형성된 부분(133d) 중 일부가 서로 연결되도록 제1 외부 전극(133)을 절개하여 마련될 수 있다.

한편, 제3 절개부(133c)는 필요시 제1 외부 전극(133)의 제1 접속부(131a)의 하부에 형성된 부분만 절개되어 마련될 수도 있다.

또한, 제3 절개부(133c)는 제1 접속 단자(143)의 제1 절개부(143b)와 연통하는 위치에 배치될 수 있다.

또한, 제2 외부 전극(134)의 제4 절개부(134c)는 커패시터 바디(110)의 제4 면에 형성된 제2 접속부(134a)의 하부 일부와 제2 밴드부에서 커패시터 바디(110)의 제1 면에 형성된 부분(134d) 중 일부가 절개되어 마련될 수 있다.

이때, 제4 절개부(134c)는 제2 접속부(134a)의 하부 일부와 제2 밴드부에서 커패시터 바디(110)의 제1 면에 형성된 부분(134d) 중 일부가 서로 연결되도록 제2 외부 전극(134)을 절개하여 마련될 수 있다.

한편, 제4 절개부(134c)는 필요시 제2 외부 전극(134)의 제2 접속부(134a)의 하부에 형성된 부분만 절개되어 마련될 수도 있다.

또한, 제4 절개부(134c)는 제2 접속 단자(144)의 제2 절개부(144b)와 연통하는 위치에 배치될 수 있다.

본 실시 예에서는, 이와 같이 적층형 커패시터에서 제1 및 제2 외부 전극(133, 134)의 하부에 제3 및 제4 절개부(133c, 134c)를 더 마련함으로써, 기판으로 전달되는 진동이 더 억제되도록 하여 전자 부품의 어쿠스틱 노이즈를 더 저감시킬 수 있다.

도 8은 본 발명의 또 다른 실시 예에 따른 전자 부품을 개략적으로 도시한 사시도이고, 도 9(a) 및 도 9(b)는 도 8의 전자 부품의 제1 및 제2 내부 전극을 각각 도시한 평면도이다.

도 8 내지 도 9(b)를 참조하면, 본 실시 예의 전자 부품(200)은 제1 및 제2 외부 전극(231, 232)이 커패시터 바디(210)의 제1 면에 X방향으로 서로 이격되게 배치된다.

그리고, 제1 내부 전극(121')은 제1 바디부(121a)와 제1 바디부(121a)에서 커패시터 바디(210)의 제1 면을 향해 연장되는 제1 리드부(121b)를 포함한다. 제1 리드부(121b)는 제1 외부 전극(231)과 접속되어 전기적으로 연결될 수 있다.

제2 내부 전극(122')은 제1 바디부(121a)와 Y방향으로 오버랩 되는 제2 바디부(122a)와 제2 바디부(122a)에서 커패시터 바디(210)의 제1 면을 향해 연장되는 제2 리드부(122b)를 포함한다. 제2 리드부(122b)는 제2 외부 전극(232)과 접속되어 전기적으로 연결될 수 있다.

그리고, 제1 및 제2 외부 전극(231, 232)에 각각 접속되도록 제1 및 제2 접속 단자(143, 144)가 배치되고, 제1 및 제2 접속 단자(143, 144)는 제1 및 제2 절개부(143b, 144b)를 각각 가진다.

본 실시 예에서, 제1 및 제2 절개부(143b, 144b)는 제1 및 제2 접속 단자(143, 144)에서 X방향으로 서로 대향하는 양면에 각각 마련될 수 있다.

또한, 다른 예로서, 도 10에서와 같이, 제1 및 제2 절개부(141b, 141d, 142b, 142d)는 Y방향으로 제1 및 제2 접속 단자(141, 142)의 X방향으로 서로 마주보는 양면의 양 코너에 각각 마련될 수 있다.

도 11은 비교 예로서 접속 단자가 절개부를 갖지 않는 경우와, 도 1의 절개부 구조를 가지는 접속 단자를 포함하는 실시 예 1 및 도 5의 절개부 구조를 가지는 접속 단자를 포함하는 실시 예 2의 전자 부품에서 기판에 실장시 변위 특성의 변화를 나타낸 것이다.

수직 실장 구조의 적층형 커패시터에서, 진동 변위가 집중되는 부분은 2군데 이다.

구체적으로, 커패시터 바디의 실장 면에 접속 단자를 배치한 경우, 접속 단자의 중심부에서 X방향과 Z방향의 수축 변형에 의해 상부로 들어올려지는 변위가 발생하고, 접속 단자의 사이드부에서 Y방향의 역압전 팽창에 의해 아래로 누르는 변위가 발생한다.

도 11을 보면, 실시 예 1과 실시 예 2의 경우 비교 예에 비해 앞서 설명한 진동 변위가 집중되는 2가지 영역 중 한 영역에서의 진동 변위가 기판으로 전달되는 것을 접속 단자의 절개부가 억제하고 있어서, 이에 전자 부품의 어쿠스틱 노이즈가 저감되는 것을 확인할 수 있다.

특히, 도 11을 보면, 접속 단자의 중심부에 절개부가 형성된 실시 예 2의 경우 접속 단자의 사이드부에 절개부가 형성된 실시 예 1에 비해 어쿠스틱 노이즈 감소 효과가 더 우수함을 알 수 있다.

이와 같이 본 실시 형태에 따른 전자 부품은 압전 진동이 기판으로 전달되는 진동량이 감소되는 구조를 가지므로, 전자 부품의 20kHz 이내의 가청 주파수에서 어쿠스틱 노이즈의 발생을 효과적으로 억제할 수 있다.

따라서, 적층형 전자 부품의 고주파 진동을 저감하여 IT 또는 산업/전장 분야에서 전자 부품의 20kHz 이상의 고주파 진동에 의해 문제가 될 수 있는 센서류의 오작동을 방지하고, 센서류의 장시간 진동에 의한 내부피로 축적을 억제할 수 있다.

이상에서 본 발명의 실시 형태에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고, 청구 범위에 기재된 본 발명의 기술적 사항을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술 분야의 통상의 지식을 가진 자에게는 자명할 것이다.

100, 100': 전자 부품
110: 커패시터 바디
111: 유전체층
121, 122: 제1 및 제2 내부 전극
131, 132: 제1 및 제2 외부 전극
141, 142: 제1 및 제2 접속 단자

Claims

복수의 유전체층 및 상기 유전체층을 사이에 두고 폭 방향으로 번갈아 배치되는 복수의 제1 및 제2 내부 전극을 포함하고, 서로 대향하는 제1 및 제2 면, 상기 제1 및 제2 면과 연결되고 서로 대향하는 제3 및 제4 면, 상기 제1 및 제2 면과 연결되고 상기 제3 및 제4 면과 연결되고 서로 대향하는 제5 및 제6 면을 포함하고, 상기 제1 및 제2 내부 전극이 제3 및 제4 면을 통해 각각 노출되는 커패시터 바디;
상기 커패시터 바디의 제3 및 제4 면에서 제1 면의 일부까지 각각 연장되게 형성되는 제1 및 제2 외부 전극; 및
상기 커패시터 바디의 제1 면 방향에서 상기 제1 및 제2 외부 전극과 각각 접속되도록 배치되고, 제1 및 제2 절개부를 각각 가지는 제1 및 제2 접속 단자; 를 포함하고,
상기 제1 및 제2 절개부는 커패시터 바디의 제3 및 제4 면을 연결하는 방향으로 상기 제1 및 제2 접속 단자의 서로 마주보는 양면의 양 코너에 각각 마련되고,
상기 제1 접속 단자에서 제5 및 제6 면을 연결하는 방향으로 중앙에 제4 면을 향하는 방향으로 돌출되게 제1 돌출부가 형성되고,
상기 제2 접속 단자에서 제5 및 제6 면을 연결하는 방향으로 중앙에 제3 면을 향하는 방향으로 돌출되게 제2 돌출부가 형성되는 전자 부품.
제1항에 있어서,
상기 제1 및 제2 접속 단자가 T자 형상으로 이루어지는 전자 부품.
삭제
제1항에 있어서,
상기 제1 및 제2 접속 단자의 표면에 형성되는 도금층을 더 포함하는 전자 부품.
제1항에 있어서,
상기 제1 및 제2 외부 전극은, 상기 커패시터 바디의 제5 및 제6 면의 일부까지 각각 연장되게 형성되고, 하부에 제3 및 제4 절개부가 각각 마련되는 전자 부품.
제5항에 있어서,
상기 제3 및 제4 절개부는 상기 제1 및 제2 외부 전극 중 상기 커패시터 바디의 제5 및 제6 면의 하부에 형성된 부분이 각각 절개되어 마련되는 전자 부품.
제5항에 있어서,
상기 제3 절개부는 상기 제1 외부 전극 중 상기 커패시터 바디의 제5 및 제6 면의 하부에 형성된 부분과 상기 커패시터 바디의 제1 면에 형성된 부분 중 일부가 절개되어 마련되고,
상기 제4 절개부는 상기 제2 외부 전극 중 상기 커패시터 바디의 제5 및 제6 면의 하부에 형성된 부분과 상기 커패시터 바디의 제1 면에 형성된 부분 중 일부가 절개되어 마련되는 전자 부품.
제5항에 있어서,
상기 제3 및 제4 절개부는 상기 제1 및 제2 외부 전극 중 상기 커패시터 바디의 제3 및 제4 면의 하부에 형성된 부분이 각각 절개되어 마련되는 전자 부품.
제5항에 있어서,
상기 제3 절개부는, 상기 제1 외부 전극 중 상기 커패시터 바디의 제3 면의 하부에 형성된 부분과 상기 커패시터 바디의 제1 면에 형성된 부분 중 일부가 절개되어 마련되고,
상기 제4 절개부는, 상기 제2 외부 전극 중 상기 커패시터 바디의 제4 면의 하부에 형성된 부분과 상기 커패시터 바디의 제1 면에 형성된 부분 중 일부가 절개되어 마련되는 전자 부품.
제5항에 있어서,
상기 제3 및 제4 절개부에 의해 상기 커패시터 바디의 실장 면과 실장 면과 가까운 측면에 제1 및 제2 솔더 수용부가 각각 마련되는 전자 부품.
제1항에 있어서,
상기 제1 및 제2 외부 전극의 표면에 형성되는 도금층을 더 포함하는 전자 부품.
복수의 유전체층 및 상기 유전체층을 사이에 두고 폭 방향으로 번갈아 배치되는 복수의 제1 및 제2 내부 전극을 포함하고, 서로 대향하는 제1 및 제2 면, 상기 제1 및 제2 면과 연결되고 서로 대향하는 제3 및 제4 면, 상기 제1 및 제2 면과 연결되고 상기 제3 및 제4 면과 연결되고 서로 대향하는 제5 및 제6 면을 포함하고, 상기 제1 및 제2 내부 전극은 제1 면을 향해 노출되는 제1 및 제2 리드부를 가지는 커패시터 바디;
상기 커패시터 바디의 제1 면에 서로 이격되게 배치되고, 상기 제1 및 제2 리드부와 각각 접속되는 제1 및 제2 외부 전극; 및
상기 커패시터 바디의 제1 면 방향에서 상기 제1 및 제2 외부 전극과 각각 접속되도록 배치되고, 제1 및 제2 절개부를 각각 가지는 제1 및 제2 접속 단자; 를 포함하고,
상기 제1 및 제2 절개부는 커패시터 바디의 제3 및 제4 면을 연결하는 방향으로 상기 제1 및 제2 접속 단자의 서로 마주보는 양면의 양 코너에 각각 마련되고,
상기 제1 접속 단자에서 제5 및 제6 면을 연결하는 방향으로 중앙에 제4 면을 향하는 방향으로 돌출되게 제1 돌출부가 형성되고,
상기 제2 접속 단자에서 제5 및 제6 면을 연결하는 방향으로 중앙에 제3 면을 향하는 방향으로 돌출되게 제2 돌출부가 형성되는 전자 부품.
제12항에 있어서,
상기 제1 및 제2 접속 단자가 T자 형상으로 이루어지는 전자 부품.
삭제