KR102139759B1

KR102139759B1 - 적층 세라믹 전자 부품

Info

Publication number: KR102139759B1
Application number: KR1020150009324A
Authority: KR
Inventors: 박흥길
Original assignee: 삼성전기주식회사
Priority date: 2015-01-20
Filing date: 2015-01-20
Publication date: 2020-07-31
Anticipated expiration: 2035-01-20
Also published as: JP2016134619A; JP6489549B2; US9978525B2; US20160211078A1; KR20160089737A

Abstract

본 발명은, 복수의 적층 세라믹 커패시터가 직렬로 접속된 커패시터 세트를 양 단부의 외부 전극이 노출되게 절연 케이스에 수용하고, 상기 절연 케이스에 노출된 외부 전극과 각각 접속되게 한 쌍의 금속 단자를 결합하며, 상기 커패시터 세트의 일 단부가 상기 한쪽 금속 단자에 탄성 지지되는 적층 세라믹 전자 부품을 제공한다.

Description

적층 세라믹 전자 부품{MULTI-LAYERED CERAMIC ELECTROIC COMPONENTS}

본 발명은 적층 세라믹 전자 부품에 관한 것이다.

적층 칩 전자 부품의 하나인 적층 세라믹 커패시터는 액정 표시 장치(LCD: Liquid Crystal Display) 및 플라즈마 표시 장치 패널(PDP: Plasma Display Panel) 등의 영상 기기, 컴퓨터, 개인 휴대용 단말기(PDA: Personal Digital Assistants) 및 휴대폰 등 여러 전자 제품의 회로 기판에 장착되어 전기를 충전시키거나 또는 방전시키는 역할을 하는 칩 형태의 콘덴서이다.

이러한 적층 세라믹 커패시터(MLCC: Multi-Layered Ceramic Capacitor)는 소형이면서 고용량이 보장되고 실장이 용이하다는 장점으로 인하여 다양한 전자 장치의 부품으로 사용될 수 있다.

최근 자동차의 전자제어화가 발달함에 따라 자동차에 탑재되는 ECU(electrical control unit)의 수량이 현저히 증가하고 있다. ECU 사용환경은 온도 변화가 크고 진동 및 충격을 오랜 시간 받게 된다.

따라서, 상기 ECU와 같이 산업/전장 분야에 적용되는 적층 세라믹 전자 부품의 경우 열 스트레스 및 기계적 스트레스에 대해 높은 내구성과 고신뢰성이 요구된다.

종래에는 이러한 고신뢰성을 만족시키기 위한 하나의 방법으로 금속 프레임을 사용하였다. 그러나, 금속 프레임을 사용하는 경우 제품 당 단가가 급격히 상승되는 문제점이 있고, 복수의 적층 세라믹 커패시터를 연결하여 모듈화하는데 한계가 있었다.

미국등록특허 7,057,878호

본 발명은 열 스트레스 및 기계적 스트레스에 대해 높은 내구성과 고신뢰성을 만족시킬 수 있는 적층 세라믹 전자 부품을 제공하는데 그 목적이 있다.

본 발명의 일 측면은, 복수의 적층 세라믹 커패시터가 직렬로 접속된 커패시터 세트를 양 단부의 외부 전극이 노출되게 절연 케이스에 수용하고, 상기 절연 케이스에 노출된 외부 전극과 각각 접속되게 한 쌍의 금속 단자를 결합하며, 상기 커패시터 세트의 일 단부가 상기 한쪽 금속 단자에 탄성 지지되는 적층 세라믹 전자 부품을 제공한다.

본 발명의 일 실시 형태에 따르면, 외부에서 받는 기계적 응력이 금속 단자와 압축스프링의 탄성에 의해 흡수 및 완화되어 적층 세라믹 커패시터의 손상을 방지할 수 있는 효과가 있다.

도 1은 본 발명의 일 실시 형태에 따른 적층 세라믹 전자 부품을 개략적으로 도시한 사시도이다.
도 2는 도 1의 분해사시도이다.
도 3은 도 1에서 케이스로부터 제1 금속 단자를 분리하여 도시한 사시도이다.
도 4는 본 발명의 일 실시 형태에 따른 적층 세라믹 전자 부품에 적용되는 적층 세라믹 커패시터의 일 실시 예를 도시한 부분절개 사시도이다.
도 5는 본 발명의 다른 실시 형태에 따른 적층 세라믹 전자 부품을 개략적으로 도시한 사시도이다.
도 6은 본 발명의 또 다른 실시 형태에 따른 적층 세라믹 전자 부품에서 케이스로부터 제1 금속 단자를 분리하여 도시한 사시도이다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다.

그러나, 본 발명의 실시 형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다.

또한, 본 발명의 실시 형태는 당해 기술 분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다.

도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.

또한, 각 실시 예의 도면에 나타난 동일한 사상의 범위 내의 기능이 동일한 구성 요소는 동일한 참조 부호를 사용하여 설명한다.

본 발명의 실시 예들을 명확하게 설명하기 위해 방향을 정의하면, 도 4에 표시된 L, W 및 T는 각각 길이 방향, 폭 방향 및 두께 방향을 나타낸다. 여기서, 두께 방향은 유전체층이 적층된 적층 방향과 동일한 개념으로 사용될 수 있다.

또한, 본 실시 형태에서는 설명의 편의를 위해 세라믹 본체의 두께 방향으로 서로 마주보는 면을 상하 주면 또는 상하 면으로 설정하며, 여기서 하면은 하측의 일 주면은 실장 면으로 함께 설정하여 설명하기로 한다.

적층 세라믹 전자 부품

본 발명의 일 측면에 따른 적층 세라믹 전자 부품은, 복수의 적층 세라믹 커패시터가 직렬로 접속된 커패시터 세트를 양 단부의 외부 전극이 노출되게 절연 케이스에 수용하고, 상기 절연 케이스에 노출된 외부 전극과 각각 접속되게 한 쌍의 금속 단자를 결합하며, 상기 커패시터 세트의 일 단부가 상기 한쪽 금속 단자에 탄성 지지된다.

또한, 상기 절연 케이스는 상기 커패시터 세트가 수용되게 적어도 하나 이상의 관통공을 가질 수 있다.

또한, 상기 커패시터 세트는 상기 절연 케이스에 수평 또는 수직 방향으로 적어도 2개 이상 이격되게 수납될 수 있다.

또한, 상기 금속 단자는, 상기 절연 케이스의 상하 면에 지지되는 가이드부; 및 상기 절연 케이스의 일 면에 걸림 지지되는 고정부; 를 포함할 수 있다.

이때, 상기 고정부는 끝 단에 고정 돌기가 구비되고, 상기 절연 케이스의 일 면에 상기 돌기와 대응되게 고정 홈이 형성될 수 있다.

도 1은 본 발명의 일 실시 형태에 따른 적층 세라믹 전자 부품을 개략적으로 도시한 사시도이고, 도 2는 도 1의 분해사시도이고, 도 3은 도 1에서 케이스로부터 제1 금속 단자를 분리하여 도시한 사시도이고, 도 4는 본 발명의 일 실시 형태에 따른 적층 세라믹 전자 부품에 적용되는 적층 세라믹 커패시터의 일 실시 예를 도시한 부분절개 사시도이다.

도 1 내지 도 4를 참조하면, 본 발명의 일 실시 형태에 따른 적층 세라믹 전자 부품은, 절연 케이스(210); 복수의 적층 세라믹 커패시터(100); 제1 및 제2 금속 단자(220, 230); 및 탄성지지수단; 을 포함한다.

이때, 적층 세라믹 커패시터(100)는 2개 이상이 직렬로 접속되어 하나의 커패시터 세트를 이루게 된다.

또한, 상기 탄성지지수단은 상기 커패시터 세트의 일 단부를 제1 또는 제2 금속 단자(220, 230)에 탄성 지지하는 역할을 하는 것으로서, 예컨대 압축 스프링(300) 등으로 구성될 수 있다.

절연 케이스(210)는 예컨대 길이 방향으로 길게 형성된 육면체로서, 절연성 재질로 이루어질 수 있다.

이 절연 케이스(210)에는 길이 방향으로 양 단이 개방된 복수의 관통공(211)이 형성될 수 있다.

관통공(211)은 예컨대 적층 세라믹 커패시터(100)와 대응하는 사각 통 모양으로 형성될 수 있으며, 상기 커패시터 세트가 양 단부가 노출된 상태로 수용되는 공간이다.

이러한 관통공(211)은 절연 케이스(210)의 폭 방향 또는 높이 방향으로 적어도 2개 이상이 이격되게 형성될 수 있다.

예컨대, 본 실시 형태에서는 관통공(211)이 폭 방향으로 3개, 높이 방향으로 1줄인 것으로 도시하여 설명하고 있으나, 본 발명은 이에 한정되는 것은 아니며, 예를 들어 본 발명의 관통공은 폭 방향으로 2개 또는 4개 이상일 수 있고, 높이 방향으로 2줄 이상인 것으로 구성될 수 있다.

한편, 절연 케이스(210)는 제1 및 제2 금속 단자(220, 230)의 후술하는 제1 및 제2 고정돌기가 걸림 지지되도록 폭 방향의 양 측면에 제1 및 제2 고정홈(212, 213)이 각각 형성될 수 있다.

도 4를 참조하면, 본 실시 형태의 적층 세라믹 커패시터(100)는, 세라믹 본체(110), 제1 및 제2 내부 전극(121, 122), 및 제1 및 제2 외부 전극(131, 132)을 포함할 수 있다.

세라믹 본체(110)는 복수의 유전체층(111)을 적층한 다음 소성하여 형성되며, 이때 세라믹 본체(110)의 형상, 치수 및 유전체층(111)의 적층 수는 다양하게 변경될 수 있으며, 본 실시 형태에 도시된 것으로 한정되는 것은 아니다.

또한, 세라믹 본체(110)를 형성하는 복수의 유전체층(111)은 소결된 상태로서, 인접하는 유전체층(111) 사이의 경계는 주사전자현미경(SEM: Scanning Electron Microscope)를 이용하지 않고 확인하기 곤란할 정도로 일체화될 수 있다.

또한, 세라믹 본체(110)는 커패시터의 용량 형성에 기여하는 부분으로서의 액티브층과, 상하 마진부로서 상기 액티브층의 상하에 각각 배치된 상부 및 하부 커버층(112, 113)을 포함할 수 있다.

상기 액티브층은 유전체층(111)을 사이에 두고 복수의 제1 및 제2 내부 전극(121, 122)을 반복적으로 적층하여 형성될 수 있다.

이때, 유전체층(111)의 두께는 적층 세라믹 커패시터(100)의 용량 설계에 맞추어 임의로 변경할 수 있다.

또한, 유전체층(111)은 고유전률을 갖는 세라믹 분말, 예를 들어 티탄산바륨(BaTiO₃)계 또는 티탄산스트론튬(SrTiO₃)계 분말을 포함할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.

상부 및 하부 커버층(112, 113)은 내부 전극을 포함하지 않는 것을 제외하고는 상기 액티브층의 유전체층(111)과 동일한 재질 및 구성을 가질 수 있다.

상부 및 하부 커버층(112, 113)은 단일 유전체층 또는 2 개 이상의 유전체층을 상기 액티브층의 상하에 각각 두께 방향으로 적층하여 형성할 수 있으며, 기본적으로 물리적 또는 화학적 스트레스에 의한 제1 및 제2 내부 전극(121, 122)의 손상을 방지하는 역할을 수행할 수 있다.

제1 및 제2 내부 전극(121, 122)은 서로 다른 극성을 갖는 전극으로서, 유전체층(111)에 소정의 두께로 도전성 금속을 포함하는 도전성 페이스트를 인쇄하여 형성할 수 있다.

이때, 상기 도전성 페이스트에 포함되는 도전성 금속은 예컨대 니켈(Ni), 구리(Cu), 팔라듐(Pd) 또는 이들의 합금일 수 있으며, 본 발명이 이에 한정되는 것은 아니다.

또한, 상기 도전성 페이스트의 인쇄 방법은 예컨대 스크린 인쇄법 또는 그라비아 인쇄법 등을 사용할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.

제1 및 제2 내부 전극(121, 122)은, 세라믹 본체(110) 내에서, 유전체층(111)의 적층 방향을 따라 서로 대향되게 번갈아 적층될 수 있다.

이에 제1 및 제2 내부 전극(121, 122)은 유전체층(111)을 사이에 두고 세라믹 본체(110)의 길이 방향의 양 측면을 통해 번갈아 노출되도록 배치될 수 있다. 이때, 제1 및 제2 내부 전극(121, 122)은 중간에 배치된 유전체층(111)에 의해 서로 전기적으로 절연된다.

또한, 제1 및 제2 내부 전극(121, 122)은 세라믹 본체(110)의 길이 방향의 양 측면을 통해 번갈아 노출된 부분이 제1 및 제2 외부 전극(131, 132)의 후술하는 제1 및 제2 전면부와 각각 기계적으로 접촉되어 각각 제1 및 제2 외부 전극(131, 132)과 전기적으로 접속될 수 있다.

따라서, 제1 및 제2 외부 전극(131, 132)에 전압을 인가하면 서로 대향하는 제1 및 제2 내부 전극(121, 122) 사이에 전하가 축적되며, 이때 적층 세라믹 커패시터(100)의 정전 용량은 상기 액티브층에서 제1 및 제2 내부 전극(121, 122)의 서로 중첩되는 영역의 면적과 비례하게 된다.

또한, 제1 및 제2 내부 전극(121, 122)의 두께는 용도에 따라 결정될 수 있다.

제1 및 제2 외부 전극(131, 132)은 도전성 금속을 포함하는 도전성 페이스트에 의해 형성될 수 있다. 이때, 상기 도전성 금속은 예컨대 니켈(Ni), 구리(Cu), 팔라듐(Pd), 금(Au) 또는 이들의 합금일 수 있으며, 본 발명이 이에 한정되는 것은 아니다.

이러한 제1 및 제2 외부 전극(131, 132)은 제1 및 제2 전면부(131a, 132a)와 제1 및 제2 밴드부(131b, 132b)를 포함할 수 있다.

제1 및 제2 전면부(131a, 132a)는 세라믹 본체(110)의 길이 방향의 양 측면에 각각 배치된 부분이고, 제1 및 제2 밴드부(131b, 132b)는 제1 및 제2 전면부(131a, 132a)에서 세라믹 본체(110)의 실장 면인 하면의 일부까지 연장되게 형성된 부분이다.

이때, 제1 및 제2 밴드부(131b, 132b) 는 세라믹 본체(110)의 상면, 길이 방향의 양 측면 및 폭 방향의 양 측면의 일부 중 적어도 한 면까지 더 연장되게 형성될 수 있다.

본 실시 형태에서는 제1 및 제2 외부 전극(131, 132)의 제1 및 제2 밴드부(131b, 132b)가 제1 및 제2 전면부(131a, 132a)에서 세라믹 본체(110)의 상면, 길이 방향의 양 측면 및 폭 방향의 양 측면의 일부까지 모두 연장되어 세라믹 본체(110)의 양 단부를 모두 덮도록 형성된 것으로 도시하여 설명하고 있으나, 본 발명이 반드시 이에 한정되는 것은 아니다.

또한, 제1 및 제2 외부 전극(131, 132)은 도전성 금속입자를 포함하는 절연수지층을 포함하므로, 이러한 절연수지층 예컨대 절연에폭시 등의 도포를 통해 외부에서의 기계적 스트레스 등을 흡수하여 세라믹 본체(110)와 제1 및 제2 내부 전극(121, 122)에 크랙이 발생하는 것을 방지하는 역할을 수행할 수 있다.

제1 및 제2 금속 단자(220, 230)는 절연 케이스(210)의 길이 방향의 양 측면에 결합되며, 관통공(211)의 개방된 양 단부를 각각 막아 관통공(211)에 수용된 복수의 커패시터 세트를 전기적으로 병렬로 접속하는 역할을 한다.

제1 금속 단자(220)는 절연 케이스(210)의 길이 방향의 일 측면에 결합된다.

이에, 직렬로 접속된 복수의 적층 세라믹 커패시터(100)에서 한쪽 끝에 배치된 적층 세라믹 커패시터(100)에 포함되며 관통공(211) 밖으로 제1 전면부(131a)가 노출된 제1 외부 전극(131)과 접촉되어 전기적으로 연결된다.

또한, 제1 금속 단자(220)는, 절연 케이스(210)의 일 측면에 배치되어 복수의 관통공(211)의 개방된 일 단부를 동시에 막는 역할을 하는 제1 전면부(221)와, 제1 전면부(221)에서 절연 케이스(210)의 상하 면의 일부까지 각각 연장되는 한 쌍의 제1 가이드부(222, 223)와, 제1 전면부(221)에서 절연 케이스(210)의 관통공(211)이 형성된 방향과 교차하는 폭 방향의 양 측면의 일부까지 각각 연장되는 한 쌍의 제1 고정부(224, 225)를 포함할 수 있다.

이때, 제1 고정부(224, 225)의 끝 단에는 절연 케이스(210)의 폭 방향의 양 측면에 형성된 고정홈(212)에 각각 끼워져 걸림 지지되는 제1 고정 돌기(224a, 225a)가 각각 구비될 수 있다.

제1 고정 돌기(224a, 225a)는 예컨대 압축스프링(300)의 탄성력 등에 의해 제1 금속 단자(220)가 절연 케이스(210)로부터 예기치 않게 분리되는 것을 방지하는 역할을 수행할 수 있다.

제2 금속 단자(230)는 절연 케이스(210)의 길이 방향의 타 측면에 결합된다.

이에, 직렬로 접속된 복수의 적층 세라믹 커패시터(100)에서 반대쪽 끝에 배치된 적층 세라믹 커패시터(100)에 포함되며 관통공(211) 밖으로 제2 전면부(132a)가 노출된 제2 외부 전극(132)과 접촉되어 전기적으로 연결된다.

또한, 제2 금속 단자(230)는, 절연 케이스(210)의 타 측면에 배치되어 복수의 관통공(211)의 개방된 타 단부를 동시에 막는 역할을 하는 제2 전면부(231)와, 제2 전면부(231)에서 절연 케이스(210)의 상하 면의 일부까지 각각 연장되는 한 쌍의 제2 가이드부(232, 233)와, 제2 전면부(231)에서 절연 케이스(210)의 관통공(211)이 형성된 방향과 교차하는 폭 방향의 양 측면의 일부까지 각각 연장되는 한 쌍의 제2 고정부(234, 235)를 포함할 수 있다.

이때, 제2 고정부(234, 235)의 끝 단에는 절연 케이스(210)의 폭 방향의 양 측면에 형성된 제2 고정홈(213)에 각각 끼워져 걸림 지지되는 제2 고정 돌기(234a, 235a)가 각각 구비될 수 있다.

제2 고정 돌기(234a, 235a)는 예컨대 압축스프링(300)의 탄성력 등에 의해 제2 금속 단자(230)가 절연 케이스(210)로부터 예기치 않게 분리되는 것을 방지하는 역할을 수행할 수 있다.

위와 같이 구성된 본 실시 형태의 적층 세라믹 전자 부품은, 외부에서 받는 기계적 응력이 제1 및 제2 금속 단자(220, 230)과 압축스프링(300)의 탄성에 의해 흡수 및 완화되어 복수의 적층 세라믹 커패시터(100)로 전달되는 것이 방지되어 적층 세라믹 커패시터(100)의 손상을 미연에 방지할 수 있다.

또한, 제품의 조립이 솔더나 도전성 접착제를 사용하지 않고 이루어지므로, 제조공정에서 열처리 공정을 생략할 수 있어 제조비용을 절감할 수 있을 뿐만 아니라, 전자 부품에 대한 열 스트레스가 줄어들어 공정 수율이나 제품의 품질을 향상시킬 수 있다.

변형 예

도 5는 본 발명의 다른 실시 형태에 따른 적층 세라믹 전자 부품을 개략적으로 도시한 사시도이다.

여기서, 앞서 설명한 일 실시 형태와 동일한 구조 및 작용에 대해서는 이에 대한 구체적인 설명은 생략하고, 상이한 구조를 갖는 금속 단자 및 절연 케이스에 대해 설명한다.

도 5를 참조하면, 제1 금속 단자(420)는, 절연 케이스(410)의 일 측면에 배치되어 복수의 관통공(415)의 개방된 일 단부를 동시에 막는 제1 전면부(421)와, 제1 전면부(421)에서 절연 케이스(410)의 상하 면의 일부까지 각각 연장되는 한 쌍의 제1 가이드부(422, 423)와, 제1 가이드부(422, 423)의 끝 단에 폭 방향을 따라 내측으로 돌출 형성된 제1 선형 돌기(424, 425)를 포함한다.

이때, 절연 케이스(410)는 상하 면에 제1 선형 돌기(424, 425)가 끼움 결합될 수 있도록 폭 방향을 따라 제1 슬릿(slit; 411, 412)이 각각 형성될 수 있다.

따라서, 제1 금속 단자(420)는, 상하 제1 선형 돌기(424, 425)가 상하 제1 슬릿(411, 412)에 각각 끼워져 걸림 지지된 상태로 절연 케이스(410)의 일 측면에 결합되어 예컨대 압축스프링(300)의 탄성력 등에 의해 제1 금속 단자(420)가 절연 케이스(410)로부터 예기치 않게 분리되는 것을 방지하는 역할을 수행할 수 있다.

또한, 제1 금속 단자(420)는 제1 가이드부(422, 423)에 홈을 형성할 수 있다. 이러한 제1 가이드부(422, 423)에 형성된 홈은 제1 금속 단자(420)의 부피(volume)을 작게 함으로서 강성을 줄여, 외부로부터 진동 또는 기계적 응력의 외력이 전달될 시에 탄성변형이 더 잘 일어나게 하여 외력을 흡수하는 효과를 더 크게 하여 외력으로부터 적층 세라믹 커패시터를 보호하는 효과를 향상시킬 수 있다.

제2 금속 단자(430)는, 절연 케이스(410)의 타 측면에 배치되어 복수의 관통공(415)의 개방된 타 단부를 동시에 막는 제2 전면부(431)와, 제2 전면부(431)에서 절연 케이스(410)의 상하 면의 일부까지 각각 연장되는 한 쌍의 제2 가이드부(432, 433)와, 제2 가이드부(432, 433)의 끝 단에 폭 방향을 따라 내측으로 돌출 형성된 제2 선형 돌기(434, 435)를 포함한다.

이때, 절연 케이스(410)는 상하 면에 제2 선형 돌기(434, 435)가 끼움 결합될 수 있도록 폭 방향을 따라 제2 슬릿(slit; 413, 414)이 각각 형성될 수 있다.

따라서, 제2 금속 단자(430)는, 상하 제2 선형 돌기(434, 435)가 상하 제2 슬릿(413, 414)에 각각 끼워져 걸림 지지된 상태로 절연 케이스(410)의 일 측면에 결합되어 예컨대 압축스프링(300)의 탄성력 등에 의해 제2 금속 단자(430)가 절연 케이스(410)로부터 예기치 않게 분리되는 것을 방지하는 역할을 수행할 수 있다.

또한, 제2 금속 단자(430)는 제2 가이드부(432, 433)에 홈을 형성할 수 있다. 이러한 제2 가이드부(432, 433)에 형성된 홈은 제2 금속 단자(430)의 부피(volume)을 작게 함으로서 강성을 줄여, 외부로부터 진동 또는 기계적 응력의 외력이 전달될 시에 탄성 변형이 더 잘 일어나게 하여 외력을 흡수하는 효과를 더 크게 하여 외력으로부터 적층 세라믹 커패시터를 보호하는 효과를 향상시킬 수 있다.

본 실시 형태와 같이 제1 및 제2 금속 단자(420, 430)와 절연 케이스(410)의 결합 구조를 제1 및 제2 선형 돌기와 제1 및 제2 슬릿의 구조로 하는 경우, 걸림 지지되는 면적이 넓어 제1 및 제2 금속 단자(420, 430)와 절연 케이스(410)의 고착 강도를 향상시킬 수 있다.

도 6은 본 발명의 또 다른 실시 형태에 따른 적층 세라믹 전자 부품에서 케이스로부터 제1 금속 단자를 분리하여 도시한 사시도이다.

도 6은 도 5의 적층 세라믹 전자 부품에서 수용되는 적층 세라믹 커패시터(100)의 양을 늘리기 위해 절연 케이스(410')의 높이를 확장하여 관통공(415)을 2줄로 구성한 것으로서, 제1 및 제2 금속 단자(420', 430')의 높이가 이와 대응하여 확장된 것을 제외하고는 앞서 설명한 실시 형태와 동일하므로 이에 대한 구체적인 설명은 생략한다.

이상에서 본 발명의 실시 형태에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고, 청구 범위에 기재된 본 발명의 기술적 사항을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술 분야의 통상의 지식을 가진 자에게는 자명할 것이다.

100 ; 적층 세라믹 커패시터
110 ; 세라믹 본체
111 ; 유전체층
112, 113 ; 상하부 커버층
121, 122 ; 제1 및 제2 내부 전극
131, 132 ; 제1 및 제2 외부 전극
131a, 132a ; 제1 및 제2 전면부
131b, 132b ; 제1 및 제2 밴드부
210, 410, 410' ; 절연 케이스
211, 415 ; 관통공
212, 213 ; 제1 및 제2 고정홈
220, 420, 420' ; 제1 금속 단자
221, 421 ; 제1 전면부
222, 223, 422, 423 ; 제1 가이드부
224, 225 ; 제1 고정부
224a, 225a ; 제1 고정 돌기
230, 430, 430' ; 제2 금속 단자
231, 431 ; 제2 전면부
232, 233, 432, 433 ; 제2 가이드부
411, 412 ; 제1 슬릿
413, 414 ; 제2 슬릿
424, 425 ; 제1 선형 돌기
434, 435 ; 제2 선형 돌기

Claims

양 단부에 외부 전극을 가지는 복수의 적층 세라믹 커패시터가 직렬로 접속되어 구성되는 커패시터 세트;
상기 커패시터 세트가 수용되게 적어도 하나 이상의 관통공을 가지는 절연 케이스; 및
상기 절연 케이스에 상기 관통공의 양 단부를 각각 막도록 결합되어 상기 커패시터 세트의 양단에 각각 노출되는 외부 전극과 각각 접속되는 한 쌍의 금속 단자; 를 포함하고,
상기 커패시터 세트의 양단에 각각 노출되는 외부 전극이 한 쌍의 금속 단자에 각각 탄성 지지되는 적층 세라믹 전자 부품.
삭제
제1항에 있어서,
상기 커패시터 세트는 상기 절연 케이스에 수평 또는 수직 방향으로 적어도 2개 이상 이격되게 수납되는 적층 세라믹 전자 부품.
제1항에 있어서,
상기 금속 단자는, 상기 절연 케이스의 상하 면에 지지되는 가이드부; 및 상기 절연 케이스의 일 면에 걸림 지지되는 고정부; 를 포함하는 적층 세라믹 전자 부품.
제4항에 있어서,
상기 고정부는 끝 단에 고정 돌기가 구비되고, 상기 절연 케이스의 일 면에 상기 돌기와 대응되게 고정 홈이 형성되는 적층 세라믹 전자 부품.
복수의 관통공이 나란히 배치되는 절연 케이스;
양 단부에 외부 전극을 가지며, 상기 각각의 관통공에 2개 이상 직렬로 접속되어 수용되는 복수의 적층 세라믹 커패시터;
상기 절연 케이스에 상기 관통공의 양 단부를 각각 막도록 결합되는 제1 및 제2 금속 단자; 및
상기 제1 또는 제2 금속 단자와 상기 적층 세라믹 커패시터 사이에 설치되는 탄성지지수단; 을 포함하는 적층 세라믹 전자 부품.
제6항에 있어서,
상기 관통공이 상기 절연 케이스의 폭 방향 또는 높이 방향으로 적어도 2개 이상 이격되게 형성되는 적층 세라믹 전자 부품.
제6항에 있어서,
상기 제1 및 제2 금속 단자는, 상기 관통공의 양 단부를 각각 막는 제1 및 제2 전면부; 상기 제1 및 제2 전면부에서 상기 절연 케이스의 상하 면의 일부까지 각각 연장되는 제1 및 제2 가이드부; 및 상기 제1 및 제2 전면부에서 상기 절연 케이스의 상기 관통공과 교차하는 양 측면의 일부까지 각각 연장되며, 끝 단에 제 및 제2 고정 돌기가 구비된 제1 및 제2 고정부; 를 포함하며,
상기 절연 케이스는 상기 관통공과 교차하는 양 측면에 상기 제1 및 제2 고정 돌기와 대응되게 형성된 제1 및 제2 고정 홈을 포함하는 적층 세라믹 전자 부품.
제6항에 있어서,
상기 제1 및 제2 금속 단자는, 상기 관통공의 양 단부를 각각 막는 제1 및 제2 전면부; 상기 제1 및 제2 전면부에서 상기 절연 케이스의 상하 면의 일부까지 각각 연장되는 제1 및 제2 가이드부; 및 상기 제1 및 제2 가이드부의 끝 단에 구비된 제1 및 제2 선형 돌기; 를 포함하며,
상기 절연 케이스는 상하 면에 상기 제1 및 제2 선형 돌기가 끼움 결합되게 제1 및 제2 슬릿(slit)이 형성되는 적층 세라믹 전자 부품.
제6항에 있어서,
상기 탄성지지수단이 압축 스프링인 적층 세라믹 전자 부품.