[go: up one dir, main page]

KR102527222B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR102527222B1
KR102527222B1 KR1020150112722A KR20150112722A KR102527222B1 KR 102527222 B1 KR102527222 B1 KR 102527222B1 KR 1020150112722 A KR1020150112722 A KR 1020150112722A KR 20150112722 A KR20150112722 A KR 20150112722A KR 102527222 B1 KR102527222 B1 KR 102527222B1
Authority
KR
South Korea
Prior art keywords
pixel
line
transistor
scan
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020150112722A
Other languages
English (en)
Other versions
KR20170019030A (ko
Inventor
윤수완
김태진
이명호
정희순
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150112722A priority Critical patent/KR102527222B1/ko
Priority to US15/232,556 priority patent/US10074312B2/en
Publication of KR20170019030A publication Critical patent/KR20170019030A/ko
Application granted granted Critical
Publication of KR102527222B1 publication Critical patent/KR102527222B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명의 일 실시 예에 따른 표시장치는, 홀수 화소 열에 배치된 복수의 제1 화소들, 짝수 화소 열에 배치된 복수의 제2 화소들, 상기 홀수 화소 열과 상기 짝수 화소 열 사이에 배치되고, 상기 복수의 제1 화소들과 상기 복수의 제2 화소들에 데이터 전압을 인가하는 데이터선, 화소 행마다 배치되어, 제1 데이터 기입 기간 동안 제1 화소에 제1 홀수 주사신호를 전달하는 복수의 제1 홀수 주사선들, 상기 화소 행마다 배치되어, 제2 데이터 기입 기간 동안 상기 제1 화소와 동일한 화소 행에 배치된 제2 화소에 제1 짝수 주사신호를 전달하는 복수의 제1 짝수 주사선들 및 상기 화소 행마다 배치되어, 초기화 기간 동안 상기 제1 화소 및 상기 제2 화소에 제2 주사신호를 전달하는 복수의 제2 주사선들을 포함한다.

Description

표시 장치{Display apparatus}
본 발명의 실시 예들은 표시 장치에 관한 것이다.
표시 장치에서는 일반적으로 적색의 빛을 내는 R 화소, 녹색의 빛을 내는 G 화소, 및 청색의 빛을 내는 B 화소들 각각의 밝기의 조합에 의해 다양한 색상이 표현된다. 표시 장치에는 일반적으로 행 방향으로 R 화소, G 화소, 및 B 화소가 연속적으로 배치되어 있고, 각각에 별도의 데이터선이 연결되어 있다.
데이터 구동부는 데이터신호를 모든 데이터선에 인가하여야 하므로, 데이터선의 개수에 해당하는 출력 단자를 가져야 한다. 다만, 일반적으로 데이터 구동부는 복수의 집적 회로로 제작되고, 하나의 집적 회로가 가지는 출력 단자의 개수는 제한되어 있으므로 모든 데이터선을 구동하기 위해서는 많은 집적 회로가 사용되어야 하고, 제한된 표시 영역 내에서 화소별 데이터선이 형성되고 이러한 화소를 구동하기 위한 구동 소자도 각각 형성되는 경우에, 화소의 개구율이 감소하고 제조 비용이 증가하는 문제점이 발생한다.
본 발명의 실시 예들은 화소의 개구율을 증가시키고 제조 비용을 감소시킬 수 있는 표시 장치 및 그 구동 방법을 제공하고자 한다.
본 발명의 일 실시 예에 따른 표시장치는, 홀수 화소 열에 배치된 복수의 제1 화소들, 짝수 화소 열에 배치된 복수의 제2 화소들, 상기 홀수 화소 열과 상기 짝수 화소 열 사이에 배치되고, 상기 복수의 제1 화소들과 상기 복수의 제2 화소들에 데이터 전압을 인가하는 데이터선, 화소 행마다 배치되어, 제1 데이터 기입 기간 동안 제1 화소에 제1 홀수 주사신호를 전달하는 복수의 제1 홀수 주사선들, 상기 화소 행마다 배치되어, 제2 데이터 기입 기간 동안 상기 제1 화소와 동일한 화소 행에 배치된 제2 화소에 제1 짝수 주사신호를 전달하는 복수의 제1 짝수 주사선들 및 상기 화소 행마다 배치되어, 초기화 기간 동안 상기 제1 화소 및 상기 제2 화소에 제2 주사신호를 전달하는 복수의 제2 주사선들을 포함한다.
상기 제1 홀수 주사신호 및 상기 제1 짝수 주사신호는 순차적으로 전달될 수 있다.
상기 제1 화소와 상기 제2 화소는 상기 데이터선을 기준으로 대칭일 수 있다.
상기 화소 행마다 배치되고, 상기 제1 화소 및 상기 제2 화소에 발광 제어신호를 전달하는 복수의 발광 제어선들을 더 포함할 수 있다.
적어도 두 개의 화소 행들에 배치된 적어도 두 개의 발광 제어선들이 서로 연결되어, 동일한 발광 제어신호를 상기 적어도 두 개의 화소 행들에 배치된 화소들로 전달할 수 있다.
상기 제1 홀수 주사신호는 상기 제1 화소 및 상기 제2 화소가 배치된 제1 화소 행에 대응하는 제1 홀수 주사선으로부터 전달되고, 상기 제1 짝수 주사신호는 상기 제1 화소 행에 대응하는 제1 짝수 주사선으로부터 전달되고, 상기 제2 주사신호는 상기 제1 화소 행 이전의 제2 화소 행에 대응하는 제2 주사선으로부터 전달될 수 있다.
상기 초기화 기간 이후 상기 제1 데이터 기입 기간 및 상기 제2 데이터 기입 기간이 차례로 후속하고, 상기 제1 데이터 기입 기간과 상기 제2 데이터 기입 기간은 적어도 일부가 오버랩될 수 있다.
상기 복수의 제1 화소들 및 상기 복수의 제2 화소들 각각이, 유기발광다이오드, 상기 제1 홀수 주사선 또는 상기 제1 짝수 주사선에 연결된 게이트 전극, 상기 데이터선에 연결된 제1 전극 및 제1 노드에 연결된 제2 전극을 포함하는 제2 트랜지스터, 제1 전원전압선 및 제2 노드 사이에 연결된 커패시터, 상기 제2 노드에 연결된 게이트 전극, 상기 제1 노드에 연결된 제1 전극 및 제3 노드에 연결된 제2 전극을 포함하는 제1 트랜지스터, 상기 제1 홀수 주사선 또는 상기 제1 짝수 주사선에 연결된 게이트 전극, 상기 제3 노드에 연결된 제1 전극 및 상기 제2 노드에 연결된 제2 전극을 포함하는 제3 트랜지스터, 제2 주사선에 연결된 게이트 전극, 초기화 전압선에 연결된 제1 전극 및 상기 제2 노드에 연결된 제2 전극을 포함하는 제4 트랜지스터, 발광 제어선에 연결된 게이트 전극, 상기 제1 전원전압선에 연결된 제1 전극 및 상기 제1 노드에 연결된 제5 트랜지스터, 상기 발광 제어선에 연결된 게이트 전극, 상기 제3 노드에 연결된 제1 전극 및 상기 유기발광다이오드의 애노드 전극에 연결된 제2 전극을 포함하는 제6 트랜지스터 및 상기 제2 주사선에 연결된 게이트 전극, 상기 초기화 전압선에 연결된 제1 전극 및 상기 유기발광다이오드의 상기 애노드 전극에 연결된 제2 전극을 포함하는 제7 트랜지스터를 포함할 수 있다.
상기 제2 주사신호가 게이트 온 전압이면, 상기 제4 트랜지스터 및 상기 제7 트랜지스터가 턴온되어 상기 제1 트랜지스터의 게이트 전극 및 상기 유기발광다이오드의 상기 애노드 전극 중 적어도 하나에 초기화 전압이 인가될 수 있다.
상기 제1 홀수 주사신호 또는 상기 제1 짝수 주사신호가 게이트 온 전압이면, 상기 제2 트랜지스터 및 상기 제3 트랜지스터가 턴온되어 상기 제1 트랜지스터의 게이트 전극 및 상기 커패시터의 양단에, 상기 데이터 전압에 대하여 상기 제1 트랜지스터의 문턱 전압만큼 보상된 전압이 인가될 수 있다.
상기 제1 홀수 주사신호가 게이트 온 전압인 제1 데이터 기입 기간과 상기 제1 짝수 주사신호가 게이트 온 전압인 제2 데이터 기입 기간은 적어도 일부가 오버랩될 수 있다.
상기 화소 행마다 배치되고, 상기 제1 화소 및 제2 화소에 발광 제어신호를 전달하는 복수의 발광 제어선들을 더 포함하고, 상기 발광 제어신호가 게이트 온 전압이면, 상기 제5 트랜지스터 및 상기 제6 트랜지스터가 턴온되어 상기 제1 트래지스터의 게이트 전극에 인가된 전압과 제1 전원전압 간의 전압차에 따르는 전류가 상기 유기발광다이오드에 공급될 수 있다.
상기 복수의 발광 제어선들 중 적어도 두 개의 화소 행들에 배치된 적어도 두 개의 발광 제어선들이 서로 연결되어, 동일한 발광 제어신호를 상기 적어도 두 개의 화소 행들에 배치된 화소들로 전달할 수 있다.
본 발명의 다른 실시 예에 따른 표시장치는, 제1 화소 열에 배치된 제1 화소, 상기 제1 화소와 동일한 화소 행에서 상기 제1 화소 열에 인접한 제2 화소 열에 배치된 제2 화소, 상기 제1 화소 및 상기 제2 화소 사이에 배치되고, 상기 제1 화소 및 상기 제2 화소에 데이터 전압을 인가하는 데이터선, 상기 데이터선과 교차되도록 배치되고, 초기화 기간 동안 상기 제1 화소 및 상기 제2 화소에 제1 주사신호를 전달하는 제1 주사선, 상기 데이터선과 교차되도록 배치되고, 제1 데이터 기입 기간 동안 상기 제1 화소에 제2 주사신호를 전달하는 제2 주사선 및 상기 데이터선과 교차되도록 배치되고, 제2 데이터 기입 기간 동안 상기 제2 화소에 상기 제1 주사신호보다 소정 시간 지연된 제3 주사신호를 전달하는 제3 주사선을 포함한다.
상기 제2 주사신호 및 상기 제3 주사신호는 순차적으로 전달될 수 있다.
상기 제1 화소와 상기 제2 화소는 상기 데이터선을 기준으로 대칭일 수 있다.
상기 데이터선과 교차되도록 배치되고, 상기 제1 화소 및 상기 제2 화소에 발광 제어신호를 전달하는 제1 발광 제어선을 더 포함할 수 있다.
상기 제1 화소 열에 배치되고, 상기 제1 화소가 배치된 화소 행의 다음 화소 행에 배치된 제3 화소, 상기 제2 화소 열에 배치되고, 상기 제3 화소와 동일한 화소 행에 배치된 제4 화소 및 상기 데이터선과 교차되도록 배치되고, 상기 제3 화소 및 상기 제4 화소에 상기 발광 제어신호를 전달하는 제2 발광 제어선을 더 포함하고, 상기 제1 발광 제어선과 상기 제2 발광 제어선이 서로 연결될 수 있다.
상기 제1 주사선은 상기 제1 화소 및 상기 제2 화소가 배치된 화소 행의 이전 화소 행에 대응하고, 상기 제2 주사선 및 상기 제3 주사선은 상기 제1 화소 및 상기 제2 화소가 배치된 화소행에 대응할 수 있다.
상기 초기화 기간 이후 상기 제1 데이터 기입 기간 및 상기 제2 데이터 기입 기간이 차례로 후속하고, 상기 제1 데이터 기입 기간과 상기 제2 데이터 기입 기간은 적어도 일부가 오버랩될 수 있다.
본 발명의 실시 예들은 화소의 개구율을 증가시키고 제조 비용을 감소시킬 수 있는 표시 장치 및 그 구동 방법을 제공할 수 있다.
도 1은 본 발명의 일 실시 예에 따른 표시 장치의 구조를 개략적으로 도시한 블록도이다.
도 2는 본 발명의 일 실시 예에 따른 표시 장치의 화소의 등가 회로도이다.
도 3은 본 발명의 일 실시 예에 따른 표시 장치의 구동을 설명하는 타이밍도이다.
도 4는 본 발명의 다른 실시 예에 따른 표시 장치의 화소의 등가 회로도이다.
도 5는 본 발명의 다른 실시 예에 따른 표시 장치의 구동을 설명하는 타이밍도이다.
도 6은 본 발명의 또 다른 실시 예에 따른 표시 장치의 화소의 등가 회로도이다.
도 7은 도 6의 실시 예에서 발광 제어신호의 타이밍을 도시한다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시 예를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시 예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다. 또한 이하의 실시 예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시 예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
도 1은 본 발명의 일 실시 예에 따른 표시 장치의 구조를 개략적으로 도시한 블록도이다.
도 1을 참조하면, 본 발명의 실시 예에 따른 표시 장치(10)는 화소부(110), 제어부(120), 제1 주사 구동부(131), 제2 주사 구동부(133), 데이터 구동부(140), 발광 제어 구동부(150) 및 전원 공급부(160)를 포함한다. 표시 장치(10)는 유기 발광 표시 장치일 수 있다.
화소부(110)는 다수의 주사선, 다수의 데이터선, 다수의 발광 제어선, 전원전압선 및 다수의 화소를 포함한다. 다수의 주사선은 일정하게 이격되어 화소 행으로 배열되며 각각 주사신호(SO, SE)를 전달한다. 다수의 데이터선은 일정하게 이격되어 화소 열로 배열되며 각각 데이터신호(D1 내지 Dm)를 전달한다. 다수의 주사선과 다수의 데이터선은 매트릭스 형태로 배열되며, 이때 그 교차부에는 화소가 형성된다. 다수의 발광 제어선은 각각 발광 제어신호(E)를 전달한다. 전원전압선은 초기화 전압(VINT)을 전달하는 초기화 전압선, 제1 전원전압(ELVDD)을 전달하는 제1 전원전압선을 포함할 수 있다. 전원전압선은 격자 형태 또는 메쉬 형태로 구현될 수 있다.
제어부(120)는 외부의 그래픽 제어기(도시하지 않음)로부터 입력 영상 데이터 및 이의 표시를 제어하는 입력 제어신호를 제공받는다. 입력 제어신호에는 예를 들어 수직 동기 신호, 수평 동기 신호 및 메인 클럭이 있다. 제어부(120)는 수직 동기 신호, 수평 동기 신호 및 메인 클럭에 따라 데이터신호 및 제1 내지 제4 제어신호(CONT1, CONT2, CONT3, CONT4)를 생성한다. 제1 내지 제4 제어신호(CONT1, CONT2, CONT3, CONT4)는 각각 하나 이상의 제어신호를 포함할 수 있다. 예를 들어 제1 제어신호(CONT1)는 주사 시작을 지시하는 주사 시작 신호, 다수의 주사 클럭 신호, 주파수 제어신호 등을 포함할 수 있다. 제어부(120)는 제1 제어신호(CONT1)를 생성하여 제1 주사 구동부(131) 및 제2 주사 구동부(133)로 전달한다. 제어부(120)는 데이터신호 및 제2 제어신호(CONT2)를 데이터 구동부(140)로 전달한다. 제어부(120)는 제3 제어신호(CONT3)를 생성하여 발광 제어 구동부(150)로 전달한다. 제어부(120)는 제4 제어신호(CONT4)를 생성하여 전원 공급부(160)로 전달한다.
제1 주사 구동부(131)는 화소부(110)의 다수의 홀수 주사선들에 연결되고, 제2 주사 구동부(133)는 화소부(110)의 다수의 짝수 주사선들에 연결될 수 있다. 도 2 및 도 3을 참조하여 후술할 본 발명의 실시 예에서 제1 주사 구동부(131)는 화소부(110)에 포함된 홀수 열의 화소에 제1 및 제2 홀수 주사신호들을 전달하고, 짝수 열의 화소에 제1 및 제2 짝수 주사신호들을 전달할 수 있다. 도 4 내지 도 7을 참조하여 후술할 본 발명의 실시 예에서 제1 주사 구동부(131)는 화소부(110)에 포함된 홀수 열의 화소에 제1 및 제2 홀수 주사신호들을 전달하고, 짝수 열의 화소에 제1 및 제2 홀수 주사신호들 중 하나와 제1 짝수 주사신호를 전달할 수 있다. 제1 주사 구동부(131) 및 제2 주사 구동부(133)는 제1 제어신호(CONT1)에 따라 게이트 온 전압과 게이트 오프 전압의 조합으로 이루어진 주사신호(SO, SE)를 인터레이스(interlace) 주사 방식으로 다수의 홀수 주사선들 및 다수의 짝수 주사선들에 각각 인가한다. 예를 들면, 제1 주사 구동부(131)가 제1 화소 행으로 제1 홀수 주사신호를 생성하여 화소부(110)에 인가하면, 제2 주사 구동부(133)는 제1 화소 행으로 제1 짝수 주사신호를 생성하여 화소부(110)에 인가할 수 있다. 제2 주사 구동부(133)가 제1 짝수 주사신호를 생성하여 화소부(110)에 인가하면, 제1 주사 구동부(131)는 제2 홀수 주사신호를 생성하여 화소부(110)에 인가할 수 있다. 주사신호(SO, SE)가 게이트 온 전압을 가지는 경우에, 해당 주사선에 연결되는 화소의 스위칭 트랜지스터가 턴온된다.
데이터 구동부(140)는 화소부(110)의 다수의 데이터선에 연결되고, 제2 제어신호(CONT2)에 따라 계조를 나타내는 데이터신호(D1 내지 Dm)를 데이터선에 인가한다. 데이터 구동부(140)는 제어부(120)로부터 입력되는 계조를 가지는 입력 영상 데이터를 전압 또는 전류 형태의 데이터신호로 변환한다.
발광 제어 구동부(150)는 제3 제어신호(CONT3)에 따라 게이트 온 전압과 게이트 오프 전압의 조합으로 이루어진 발광 제어신호(E)를 생성하고 화소부(110)의 다수의 발광 제어선에 순차적으로 인가한다. 본 실시 예에서는 발광 제어 구동부(150)가 발광 제어신호(E)를 생성하여 화소부(110)로 인가하고 있으나, 이에 한정되지 않는다. 예를 들어, 발광 제어 구동부(150)가 생략되고, 제1 주사 구동부(131) 및/또는 제2 주사 구동부(133)가 발광 제어신호(E)를 생성하여 화소부(110)에 인가할 수 있다. 도 2 내지 도 5를 참조하여 후술할 본 발명의 실시 예에서 발광 제어 구동부(150)는 화소부(110)에 화소 행 단위로 발광 제어신호를 순차적으로 전달할 수 있다. 도 6 및 도 7을 참조하여 후술할 본 발명의 실시 예에서 발광 제어 구동부(150)는 화소부(110)에 적어도 두 개의 화소 행 단위로 순차적으로 발광 제어신호를 전달할 수 있다.
전원 공급부(160)는 초기화 전압(VINT), 제1 전원전압(ELVDD) 및 제2 전원전압(ELVSS)을 생성한다. 전원 공급부(160)는 제4 제어신호(CONT4)에 따라 생성된 초기화 전압(VINT), 제1 전원전압(ELVDD) 및 제2 전원전압(ELVSS)을 화소부(110)에 인가한다. 제1 전원전압(ELVDD)의 전압 레벨은 제2 전원전압(ELVSS)의 전압 레벨보다 높다. 전원 공급부(160)는 제4 제어신호(CONT4)에 따라 초기화 전압(VINT)을 생성하여 화소부(110)에 인가한다. 도시되지 않았으나, 초기화 전압(VINT)은 별도의 초기화 전압 공급부에 의해 생성되어 화소부(110)로 인가될 수도 있다.
도 2는 본 발명의 일 실시 예에 따른 표시 장치의 화소의 등가 회로도이다.
도 2의 실시 예에서는 설명의 편의를 위해 동일한 화소 행에 인접 배치된 제1 화소(P1), 및 제2 화소(P2)를 예로서 설명한다. 제1 화소(P1)는 홀수 화소 열에 위치한 화소일 수 있고, 제2 화소(P2)는 짝수 화소 열에 위치한 화소일 수 있다. 도 2에 도시된 제1 화소(P1), 및 제2 화소(P2)는 화소 행 방향으로 반복하여 배치될 수 있다. 이때, 화소 행 방향으로 R, G, B 순으로 화소가 배치될 수 있다.
도 2에서는 설명의 편의를 위해, 제1 화소 열 및 제3 화소 행에 위치한 제1 화소(P1)와 제2 화소 열 및 제3 화소 행에 위치한 제2 화소(P2)를 예로서 도시하였다. 다른 화소 행 및 화소 열의 화소들에 동일하게 적용될 수 있다.
제1 화소(P1)는 제1 화소 열 및 제3 화소 행에 위치하는 화소로서, 제3 화소 행에 대응하는 제3 홀수 주사선(SOL3)과 제3 화소 행 이전의 제2 화소 행에 대응하는 제2 홀수 주사선(SOL2)에 각각 연결된다. 제2 화소(P2)는 제2 화소 열 및 제3 화소 행에 위치하는 화소로서, 제3 화소 행에 대응하는 제3 짝수 주사선(SEL3)과 제3 화소 행 이전의 제2 화소 행에 대응하는 제2 짝수 주사선(SEL2)에 각각 연결된다.
제1 데이터선(DL1)은 제1 화소 열 및 제2 화소 열 사이에 배치되고, 제1 화소(P1) 및 제2 화소(P2)에 제1 데이터신호(D1)를 전달한다.
도 2에 도시된 바와 같이, 홀수 주사선들(SOL2, SOL3)은 제1 화소(P1) 및 제2 화소(P2)의 상부에 위치하고, 짝수 주사선들(SEL2, SEL3)은 제1 화소(P1) 및 제2 화소(P2)의 하부에 위치할 수 있다. 이때, 제3 홀수 주사선(SOL3)이 제2 홀수 주사선(SOL2)보다 제1 화소(P1) 및 제2 화소(P2)에 근접하도록 위치하거나, 제2 짝수 주사선(SEL2)이 제3 짝수 주사선(SEL3)보다 제1 화소(P1) 및 제2 화소(P2)에 근접하도록 위치할 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 홀수 주사선들(SOL2, SOL3) 간의 위치와 짝수 주사선들(SEL2, SEL3) 간의 위치가 바뀔 수도 있고, 홀수 주사선들(SOL2, SOL3)과 짝수 주사선들(SEL2, SEL3)의 위치가 바뀔 수도 있고, 홀수 주사선들(SOL2, SOL3)과 짝수 주사선들(SEL2, SEL3)이 모두 제1 화소(P1) 및 제2 화소(P2)의 상부 또는 하부에 위치할 수도 있다.
화소의 수직 피치(Vertical Pitch)는 화소 및 해당 화소에 주사신호들을 공급하는 주사선들이 포함되는 영역의 화소 열 방향으로의 길이를 의미할 수 있다. 예를 들어, 도 2에 도시된 제1 및 제2 화소(P1, P2) 각각의 수직 피치(VP1)는 제2 홀수 주사선(SOL2)과 제3 짝수 주사선(SEL3) 사이의 거리일 수 있다.
제1 화소(P1), 및 제2 화소(P2) 각각은 복수의 트랜지스터(T1 내지 T7), 커패시터(Cst) 및 발광소자를 포함한다. 발광소자는 유기발광다이오드(organic light emitting diode, OLED)일 수 있다. 제1 화소(P1)에 포함된 소자들과 제2 화소(P2)에 포함된 소자들은 제1 데이터선(DL1)을 기준으로 대칭일 수 있다.
제1 화소(P1)는 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)에 제3 홀수 주사신호(SO3, 도 3 참조)를 전달하는 제3 홀수 주사선(SOL3), 제4 트랜지스터(T4) 및 제7 트랜지스터(T7)에 제2 홀수 주사신호(SO2, 도 3 참조)를 전달하는 제2 홀수 주사선(SOL2), 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)에 제3 발광 제어신호(E3, 도 3 참조) 전달하는 제3 발광 제어선(EL3), 제1 데이터신호(D1)를 전달하는 제1 데이터선(DL1)에 연결된다. 또한, 제1 화소(P1)는 제1 전원전압(ELVDD)을 전달하는 제1 전원전압선, 제1 트랜지스터(T1)의 게이트 및 유기발광다이오드(OLED)의 애노드(anode) 전극의 전압을 초기화하는 초기화 전압(VINT)을 전달하는 초기화 전압선에 연결된다.
제1 트랜지스터(T1)는 커패시터(Cst)의 제1 전극에 연결된 게이트 전극, 제1 노드(N1)에 연결된 제1 전극, 제3 노드(N3)에 연결된 제2 전극을 포함한다. 제1 트랜지스터(T1)는 구동 트랜지스터로서 역할하며, 제2 트랜지스터(T2)의 스위칭 동작에 따라 제1 데이터신호(D1)를 전달받아 유기발광다이오드(OLED)에 전류를 공급한다.
제2 트랜지스터(T2)는 제3 홀수 주사선(SOL3)에 연결된 게이트 전극, 제1 데이터선(DL1)에 연결된 제1 전극, 제1 노드(N1)에서 제1 트랜지스터(T1)의 제1 전극에 연결된 제2 전극을 포함한다. 제2 트랜지스터(T2)는 제3 홀수 주사선(SOL3)을 통해 전달받은 제3 홀수 주사신호(SO3)에 따라 턴온되어 제1 데이터선(DL1)으로부터 전달된 제1 데이터신호(D1)를 제1 트랜지스터(T1)의 제1 전극으로 전달하는 스위칭 동작을 수행한다.
제3 트랜지스터(T3)는 제3 홀수 주사선(SOL3)에 연결된 게이트 전극, 제3 노드(N3)에서 제1 트랜지스터(T1)의 제2 전극에 연결된 제1 전극, 제2 노드(N2)에서 커패시터(Cst)의 제1 전극, 제4 트랜지스터(T4)의 제2 전극 및 제1 트랜지스터(T1)의 게이트 전극에 연결된 제2 전극을 포함한다. 제3 트랜지스터(T3)는 제3 홀수 주사선(SOL3)을 통해 전달받은 제3 홀수 주사신호(SO3)에 따라 턴온되어 제1 트랜지스터(T1)를 다이오드 연결시킨다.
제4 트랜지스터(T4)는 제2 홀수 주사선(SOL2)에 연결된 게이트 전극, 초기화 전압선에 연결된 제1 전극, 제2 노드(N2)에서 커패시터(Cst)의 제1 전극, 제3 트랜지스터(T3)의 제2 전극 및 제1 트랜지스터(T1)의 게이트 전극에 연결된 제2 전극을 포함한다. 제4 트랜지스터(T4)는 제2 홀수 주사선(SOL2)을 통해 전달받은 제2 홀수 주사신호(SO2)에 따라 턴온되어 초기화 전압(VINT)을 제1 트랜지스터(T1)의 게이트 전극에 전달하여 제1 트랜지스터(T1)의 게이트 전극의 전압을 초기화시키는 초기화 동작을 수행한다.
제5 트랜지스터(T5)는 제3 발광 제어선(EL3)에 연결된 게이트 전극, 제1 전원전압선에 연결된 제1 전극, 제1 노드(N1)에서 제1 트랜지스터(T1)의 제1 전극 및 제2 트랜지스터(T2)의 제2 전극과 연결된 제2 전극을 포함한다.
제6 트랜지스터(T6)는 제3 발광 제어선(EL3)에 연결된 게이트 전극, 제3 노드(N3)에서 제1 트랜지스터(T1)의 제2 전극 및 제3 트랜지스터(T3)의 제1 전극에 연결된 제1 전극, 유기발광다이오드(OLED)의 애노드 전극에 연결된 제2 전극을 포함한다. 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 제3 발광 제어선(EL3)을 통해 전달받은 제3 발광 제어신호(E3)에 따라 동시에 턴온되면, 제1 전원전압(ELVDD)이 유기발광다이오드(OLED)에 전달되어 유기발광다이오드(OLED)에 전류가 흐르게 된다.
제7 트랜지스터(T7)는 제2 홀수 주사선(SOL2)과 연결된 게이트 전극, 제6 트랜지스터(T6)의 제2 전극 및 유기발광다이오드(OLED)의 애노드 전극에 연결된 제1 전극, 초기화 전압선에 연결된 제2 전극을 포함한다. 제7 트랜지스터(T7)는 제2 홀수 주사선(SOL2)을 통해 전달받은 제2 홀수 주사신호(SO2)에 따라 턴온되어 초기화 전압(VINT)을 유기발광다이오드(OLED)의 애노드 전극에 전달하여 유기발광다이오드(OLED)의 애노드 전극의 전압을 초기화시키는 초기화 동작을 수행한다.
커패시터(Cst)는 제2 노드(N2)에서 제1 트랜지스터(T1)의 게이트 전극, 제3 트랜지스터(T3)의 제2 전극, 및 제4 트랜지스터(T4)의 제2 전극에 연결된 제1 전극, 및 제1 전원전압선에 연결된 제2 전극을 포함한다.
유기발광다이오드(OLED)의 캐소드(cathode) 전극은 제2 전원전압(ELVSS)을 공급받는다. 유기발광다이오드(OLED)는 제1 트랜지스터(T1)로부터 전류를 전달받아 발광함으로써 영상을 표시한다.
제1 화소(P1)는 한 프레임 동안 초기화, 데이터 기입, 발광 동작을 수행한다.
초기화 기간 동안, 제1 화소(P1)는 제2 홀수 주사선(SOL2)을 통해 게이트 온 전압(로우 레벨)의 제2 홀수 주사신호(SO2)를 공급받고, 이에 대응하여 제4 트랜지스터(T4) 및 제7 트랜지스터(T7)가 턴온된다. 제4 트랜지스터(T4)를 통해 초기화 전압(VINT)이 제1 트랜지스터(T1)의 게이트 전극에 전달되어 제1 트랜지스터(T1)의 게이트 전극이 초기화된다. 그리고, 제7 트랜지스터(T7)를 통해 초기화 전압(VINT)이 유기발광다이오드(OLED)의 애노드 전극에 전달되어 유기발광다이오드(OLED)의 애노드 전극의 전압이 초기화된다. 본 발명의 실시 예들에서 초기화 기간은, 화소가 초기화 동작을 수행하기 위한 게이트 온 전압의 주사신호를 공급받는 기간을 의미할 수 있다.
제1 데이터 기입 기간 동안, 제1 화소(P1)는 제3 홀수 주사선(SOL3)을 통해 게이트 온 전압(로우 레벨)의 제3 홀수 주사신호(SO3)를 공급받고, 이에 대응하여 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)가 턴온된다. 제2 트랜지스터(T2)를 통해 제1 데이터선(DL1)으로부터 공급된 제1 데이터신호(D1)가 제1 노드(N1)로 전달된다. 제1 트랜지스터(T1)는 턴온된 제3 트랜지스터(T3)에 의해 다이오드 연결되어 순방향으로 바이어스되고, 제1 데이터신호(D1)에 의해 제1 노드(N1)에 인가된 데이터 전압(DATA)으로부터 제1 트랜지스터(T1)의 문턱 전압(Threshold voltage, Vth)만큼 감소한 보상 전압(DATA+Vth, Vth는 (-)의 값)이 제1 트랜지스터(T1)의 게이트 전극에 인가된다. 커패시터(Cst)의 양단에는 제1 전원전압(ELVDD)과 보상 전압(DATA+Vth)이 인가되고, 커패시터(Cst)에는 양단 전압 차에 대응하는 전하가 저장된다. 본 발명의 실시 예들에서 데이터 기입 기간은, 화소가 데이터 기입 동작을 수행하기 위한 게이트 온 전압의 주사신호를 공급받는 기간을 의미할 수 있다.
발광 기간 동안, 제3 발광 제어선(EL3)으로부터 공급되는 제3 발광 제어신호(E3)가 게이트 오프 전압(하이 레벨)에서 게이트 온 전압(로우 레벨)으로 변경된다. 그러면, 로우 레벨의 제3 발광 제어신호(E3)에 의해 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 턴온된다. 이에 따라, 제1 트랜지스터(T1)의 게이트 전극의 전압과 제1 전원전압(ELVDD) 간의 전압차에 따르는 전류가 발생하고, 제6 트랜지스터(T6)를 통해 전류가 유기발광다이오드(OLED)에 공급된다. 발광 기간 동안, 커패시터(Cst)에 의해 제1 트랜지스터(T1)의 게이트 소스 전압(Vgs)은 '(DATA+Vth)-ELVDD'로 유지되고, 제1 트랜지스터(T1)의 전류 및 전압 관계에 따르면, 전류는 소스-게이트 전압에서 문턱 전압을 차감한 값의 제곱 '(DATA-ELVDD)2'에 비례한다. 따라서 전류는 제1 트랜지스터(T1)의 문턱 전압(Vth)에 관계없이 결정된다. 본 발명의 실시 예들에서 발광 기간은, 화소가 발광 동작을 수행하기 위한 게이트 온 전압의 주사신호를 공급받는 기간을 의미할 수 있다.
이하의 제2 화소(P2)에 대한 설명에서는 제1 화소(P1)에 대한 설명과 동일한 부분에 대한 설명을 생략하거나 간략히 한다.
제2 화소(P2)는 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)에 제3 짝수 주사신호(SE3, 도 3 참조)를 전달하는 제3 짝수 주사선(SEL3), 제4 트랜지스터(T4) 및 제7 트랜지스터(T7)에 제2 짝수 주사신호(SE2, 도 3 참조)를 전달하는 제2 짝수 주사선(SEL2), 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)에 제3 발광 제어신호(E3)를 전달하는 제3 발광 제어선(EL3), 제1 데이터신호(D1)를 전달하는 제1 데이터선(DL1)에 연결된다.
제2 트랜지스터(T2)는 제3 짝수 주사선(SEL3)에 연결된 게이트 전극을 포함한다. 제2 트랜지스터(T2)는 제3 짝수 주사선(SEL3)을 통해 전달받은 제3 짝수 주사신호(SE3)에 따라 턴온되어 제1 데이터선(DL1)으로 전달된 제1 데이터신호(D1)를 제1 트랜지스터(T1)의 제1 전극으로 전달하는 스위칭 동작을 수행한다.
제3 트랜지스터(T3)는 제3 짝수 주사선(SEL3)에 연결된 게이트 전극을 포함한다. 제3 트랜지스터(T3)는 제3 짝수 주사선(SEL3)을 통해 전달받은 제3 짝수 주사신호(SE3)에 따라 턴온되어 제1 트랜지스터(T1)를 다이오드 연결시킨다.
제4 트랜지스터(T4)는 제2 짝수 주사선(SEL2)에 연결된 게이트 전극을 포함한다. 제4 트랜지스터(T4)는 제2 짝수 주사선(SEL2)을 통해 전달받은 제2 짝수 주사신호(SE2)에 따라 턴온되어 초기화 전압(VINT)을 제1 트랜지스터(T1)의 게이트 전극에 전달하여 제1 트랜지스터(T1)의 게이트 전극의 전압을 초기화시키는 초기화 동작을 수행한다.
제7 트랜지스터(T7)는 제2 짝수 주사선(SEL2)과 연결된 게이트 전극을 포함한다. 제7 트랜지스터(T7)는 제2 짝수 주사선(SEL2)을 통해 전달받은 제2 짝수 주사신호(SE2)에 따라 턴온되어 초기화 전압(VINT)을 유기발광다이오드(OLED)의 애노드 전극에 전달하여 유기발광다이오드(OLED)의 애노드 전극의 전압을 초기화시키는 초기화 동작을 수행한다.
제2 화소(P2)는 한 프레임 동안 초기화, 데이터 기입, 발광 동작을 수행한다.
초기화 기간 동안, 제2 화소(P2)는 제2 짝수 주사선(SEL2)을 통해 게이트 온 전압(로우 레벨)의 제2 짝수 주사신호(SE2)를 공급받고, 이에 대응하여 제4 트랜지스터(T4) 및 제7 트랜지스터(T7)가 턴온된다.
제2 데이터 기입 기간 동안, 제2 화소(P2)는 제3 짝수 주사선(SEL3)을 통해 게이트 온 전압(로우 레벨)의 제3 짝수 주사신호(SE3)를 공급받고, 이에 대응하여 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)가 턴온된다.
발광 기간 동안, 제2 화소(P2)는 제3 발광 제어선(EL3)을 통해 게이트 온 전압(로우 레벨)의 제3 발광 제어신호(E3)를 공급받고, 이에 대응하여 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 턴온된다.
이와 같이 본 발명의 일 실시 예에 따르면, 제1 화소(P1)와 제2 화소(P2)는 각각 다른 화소 열에 위치하며 동일한 데이터선을 공유함으로써 동일한 데이터선을 통해 각각 데이터신호를 전달받고, 동일한 화소 행에 위치하며 상이한 주사선을 통해 각각 주사신호를 전달받을 수 있다.
도 3은 본 발명의 일 실시 예에 따른 표시 장치의 구동을 설명하는 타이밍도이다. 도 3은 도 1의 화소부(110)에 도 2의 제1 화소(P1), 및 제2 화소(P2) 가 구현된 경우의 예이다.
제2 홀수 주사선(SOL2)은 제1 초기화 기간 동안 제1 화소(P1)에 제2 홀수 주사신호(SO2)를 전달한다. 제2 짝수 주사선(SEL2)은 제2 초기화 기간 동안 제2 화소(P2)에 제2 짝수 주사신호(SE2)를 전달한다.
제3 홀수 주사선(SOL3)은 제1 데이터 기입 기간 동안 제1 화소(P1)에 제3 홀수 주사신호(SO3)를 전달한다. 제3 짝수 주사선(SEL3)은 제2 데이터 기입 기간 동안 제2 화소(P2)에 제3 짝수 주사신호(SE3)를 전달한다.
제3 발광 제어선(EL3)은 발광 기간 동안 제1 화소(P1) 및 제2 화소(P2)에 제3 발광 제어신호(E3)를 전달한다.
제2 홀수 주사신호(SO2) 및 제2 짝수 주사신호(SE2)는 제1 초기화 기간 및 제2 초기화 기간에 각각 소정 시간(예를 들어, 1 수평시간(1H)) 동안 로우 레벨로 인가된다. 제3 홀수 주사신호(SO3)및 제3 짝수 주사신호(SE3)는 제1 데이터 기입 기간 및 제2 데이터 기입 기간에 각각 소정 시간(예를 들어, 1 수평시간(1H)) 동안 로우 레벨로 인가된다. 이때, 제2 홀수 주사신호(SO2)와 제2 짝수 주사신호(SE2)는 0.5 수평시간(0.5H) 오버랩되고, 제3 홀수 주사신호(SO3)와 제3 짝수 주사신호(SE3)는 0.5 수평시간(0.5H) 오버랩된다. 초기화 기간은 제1 및 제2 서브 기간(t1, t2)로 구분될 수 있다. 제1 및 제2 데이터 기입 기간은 제1 및 제2 서브 기간(T10, T20)로 구분될 수 있다. 제1 서브 기간(T10)은 데이터 프리-차지(data pre-charge) 기간일 수 있고, 제2 서브 기간(T20)은 데이터 프로그래밍(data programming) 기간일 수 있다.
제1 화소(P1)의 초기화 기간 동안 제2 홀수 주사선(SOL2)을 통해 제2 홀수 주사신호(SO2)가 제1 화소(P1)에 로우 레벨로 인가될 수 있고, 제1 화소(P1)의 제1 데이터 기입 기간 동안 제3 홀수 주사선(SOL3)을 통해 제3 홀수 주사신호(SO3)가 제1 화소(P1)에 로우 레벨로 인가될 수 있다. 제3 홀수 주사신호(SO3)는 제1 화소(P1)의 초기화 기간이 종료된 이후에 로우 레벨로 인가될 수 있다.
제2 화소(P2)의 초기화 기간 동안 제2 짝수 주사선(SEL2)을 통해 제2 짝수 주사신호(SE2)가 제2 화소(P2)에 로우 레벨로 인가될 수 있고, 제2 화소(P2)의 제2 데이터 기입 기간 동안 제3 짝수 주사선(SEL3)을 통해 제3 짝수 주사신호(SE3)가 제2 화소(P2)에 로우 레벨로 인가될 수 있다. 제3 짝수 주사신호(SE3)는 제2 화소(P2)의 초기화 기간이 종료된 이후에 로우 레벨로 인가될 수 있다.
제2 홀수 주사신호(SO2)가 먼저 로우 레벨로 인가된 후, 제2 짝수 주사신호(SE2)가 로우 레벨로 인가될 수 있다. 이때, 제2 홀수 주사신호(SO2)와 제2 짝수 주사신호(SE2)의 일부가 오버랩될 수 있다. 예를 들면, 제2 홀수 주사신호(SO2)의 제2 서브 기간(t2)과 제2 짝수 주사신호(SE2)의 제1 서브 기간(t1)이 오버랩될 수 있다.
제3 홀수 주사신호(SO3)가 먼저 로우 레벨로 인가된 후, 제3 짝수 주사신호(SE3)가 로우 레벨로 인가될 수 있다. 이때, 제3 홀수 주사신호(SO3)와 제3 짝수 주사신호(SE3)의 일부가 오버랩될 수 있다. 예를 들면, 제3 홀수 주사신호(SO3)의 데이터 프로그래밍 기간인 제2 서브 기간(T20)과 제3 짝수 주사신호(SE3)의 데이터 프리-차지 기간인 제1 서브 기간(T10)이 오버랩될 수 있다.
제1 화소(P1) 및 제2 화소(P2)의 발광 기간 동안 제3 발광 제어선(EL3)을 통해 제3 발광 제어신호(E3)가 제1 화소(P1) 및 제2 화소(P2)에 로우 레벨로 인가될 수 있다. 이때, 제3 발광 제어신호(E3)는 제2 홀수 주사신호(SO2), 제3 홀수 주사신호(SO3), 제2 짝수 주사신호(SE2), 및 제3 짝수 주사신호(SE3) 각각이 로우 레벨로 인가되는 제1 및 제2 초기화 기간과, 제1 및 제2 데이터 기입 기간 동안 하이 레벨로 인가되고, 제1 및 제2 데이터 기입 기간이 종료된 이후에 로우 레벨로 인가될 수 있다. 예를 들면, 제3 발광 제어신호(E3)는 제3 짝수 주사신호(SE3)가 로우 레벨로 인가되는 기간이 종료되고 0.5 수평시간(5.0H)이 경과된 이후에 로우 레벨로 인가될 수 있다. 제3 발광 제어신호(E3)는 소정 시간(예를 들어, 1 수평시간(1H))을 초과하는 시간 동안 로우 레벨로 인가될 수 있다.
본 발명의 일 실시 예에 따르면, 제1 화소(P1) 및 제2 화소(P2)가 위치한 제3 화소 행과 상이한 화소 행 예컨대, 제4 화소 행에 배열된 적어도 하나의 화소(미도시)는 제3 발광 제어선(EL3)과 상이한 발광 제어선 예컨대, 제4 발광 제어선을 통해 제3 발광 제어신호(E3)와 상이한 제4 발광 제어신호를 전달받는다. 제4 발광 제어신호는 제3 발광 제어신호(E3)보다 소정 시간 지연된 신호일 수 있다.
이하, 도 4 및 도 5를 참조하여 본 발명의 다른 실시 예에 따른 표시 장치 및 그 구동 방법을 설명한다. 이하에서는, 도 2 및 도 3에 대한 설명과 동일한 부분에 대한 설명을 생략한다.
도 4는 본 발명의 다른 실시 예에 따른 표시 장치의 화소의 등가 회로도이다.
도 4에서는 설명의 편의를 위해, 제1 화소 열 및 제3 화소 행에 위치한 제1 화소(P1)와 제2 화소 열 및 제3 화소 행에 위치한 제2 화소(P2)를 예로서 도시하였다. 다른 화소 행 및 화소 열의 화소들에 동일하게 적용될 수 있다.
도 4를 참조하면, 제1 화소(P1)는 제1 화소 열 및 제3 화소 행에 위치하는 화소로서, 제3 화소 행에 대응하는 제3 홀수 주사선(SOL3)과 제3 화소 행 이전의 제2 화소 행에 대응하는 제2 홀수 주사선(SOL2)에 연결된다. 제2 화소(P2)는 제2 화소 열 및 제3 화소 행에 위치하는 화소로서, 제3 화소 행에 대응하는 제3 짝수 주사선(SEL3)과 제3 화소 행 이전의 제2 화소 행에 대응하는 제2 홀수 주사선(SOL2)에 각각 연결된다.
도 4에 도시된 바와 같이, 홀수 주사선들(SOL2, SOL3)은 제1 화소(P1) 및 제2 화소(P2)의 상부에 위치하고, 짝수 주사선(SEL3)은 제1 화소(P1) 및 제2 화소(P2)의 하부에 위치할 수 있다. 이때, 제3 홀수 주사선(SOL3)은 제2 홀수 주사선(SOL2)보다 제1 화소(P1) 및 제2 화소(P2)에 근접하도록 위치할 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 홀수 주사선들(SOL2, SOL3) 간의 위치가 바뀔 수도 있고, 홀수 주사선들(SOL2, SOL3)과 짝수 주사선(SEL3)의 위치가 바뀔 수도 있고, 홀수 주사선들(SOL2, SOL3)과 짝수 주사선(SEL3)이 모두 제1 화소(P1) 및 제2 화소(P2)의 상부 또는 하부에 위치할 수도 있다. 도 4에 도시된 제1 및 제2 화소(P1, P2) 각각의 수직 피치(VP2)는 제2 홀수 주사선(SOL2)과 제3 짝수 주사선(SEL3) 사이의 거리일 수 있다.
제1 화소(P1)의 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)는 제3 홀수 주사신호(SO3, 도 5 참조)를 전달하는 제3 홀수 주사선(SOL3)에 연결된다. 제1 화소(P1)의 제4 트랜지스터(T4) 및 제7 트랜지스터(T7)는 제2 홀수 주사신호(SO2, 도 5 참조)를 전달하는 제2 홀수 주사선(SOL2)에 연결된다.
제2 화소(P2)의 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)는 제3 짝수 주사신호(SE3, 도 5 참조)를 전달하는 제3 짝수 주사선(SEL3)에 연결된다. 제2 화소(P2)의 제4 트랜지스터(T4) 및 제7 트랜지스터(T7)는 제2홀수 주사신호(SO2)를 전달하는 제2 홀수 주사선(SOL2)에 연결된다.
제2 화소(P2)의 제4 트랜지스터(T4)는 제2 홀수 주사선(SOL2)에 연결된 게이트 전극을 포함한다. 제2 화소(P2)의 제4 트랜지스터(T4)는 제2 홀수 주사선(SOL2)을 통해 전달받은 제2 홀수 주사신호(SO2)에 따라 턴온되어 초기화 전압(VINT)을 제1 트랜지스터(T1)의 게이트 전극에 전달하여 제1 트랜지스터(T1)의 게이트 전극의 전압을 초기화시키는 초기화 동작을 수행한다.
제2 화소(P2)의 제7 트랜지스터(T7)는 제2 홀수 주사선(SOL2)과 연결된 게이트 전극을 포함한다. 제2 화소(P2)의 제7 트랜지스터(T7)는 제2 홀수 주사선(SOL2)을 통해 전달받은 제2 홀수 주사신호(SO2)에 따라 턴온되어 초기화 전압(VINT)을 유기발광다이오드(OLED)의 애노드 전극에 전달하여 유기발광다이오드(OLED)의 애노드 전극의 전압을 초기화시키는 초기화 동작을 수행한다.
초기화 기간 동안, 제2 화소(P2)는 제2 홀수 주사선(SOL2)을 통해 게이트 온 전압(로우 레벨)의 제2 홀수 주사신호(SO2)를 공급받고, 이에 대응하여 제4 트랜지스터(T4) 및 제7 트랜지스터(T7)가 턴온된다.
도 5는 본 발명의 다른 실시 예에 따른 표시 장치의 구동을 설명하는 타이밍도이다. 도 5은 도 1의 화소부(110)에 도 4의 제1 화소(P1), 및 제2 화소(P2)가 구현된 경우의 예이다.
제2 홀수 주사선(SOL2)은 초기화 기간 동안 제1 화소(P1) 및 제2 화소(P2)에 제2 홀수 주사신호(SO2)를 전달한다. 제3 홀수 주사선(SOL3)은 제1 데이터 기입 기간 동안 제1 화소(P1)에 제3 홀수 주사신호(SO3)를 전달한다. 제3 짝수 주사선(SEL3)은 제2 데이터 기입 기간 동안 제2 화소(P2)에 제3 짝수 주사신호(SE3)를 전달한다. 제3 발광 제어선(EL3)은 발광 기간 동안 제1 화소(P1) 및 제2 화소(P2)에 제3 발광 제어신호(E3)를 전달한다.
제2 홀수 주사신호(SO2)는 초기화 기간에 소정 시간(예를 들어, 1 수평시간(1H))동안 로우 레벨로 인가된다. 제3 홀수 주사신호(SO3) 및 제3 짝수 주사신호(SE3)는 제1 데이터 기입 기간 및 제2 데이터 기입 기간에 각각 소정 시간(예를 들어, 1 수평시간(1H)) 동안 로우 레벨로 인가된다. 이때, 제3 홀수 주사신호(SO3)와 제3 짝수 주사신호(SE3)는 0.5 수평시간(0.5H) 오버랩된다. 초기화 기간은 제1 및 제2 서브 기간(t1, t2)로 구분될 수 있고, 제1 및 제2 데이터 기입 기간은 제1 및 제2 서브 기간(T10, T20)로 구분될 수 있다.
제1 및 제2 화소(P1, P2)의 초기화 기간 동안 제2 홀수 주사선(SOL2)을 통해 제2 홀수 주사신호(SO2)가 제1 화소(P1) 및 제2 화소(P2)에 로우 레벨로 인가될 수 있다. 제1 데이터 기입 기간 동안 제3 홀수 주사선(SOL3)을 통해 제3 홀수 주사신호(SO3)가 제1 화소(P1)에 로우 레벨로 인가될 수 있고, 제2 데이터 기입 기간 동안 제3 짝수 주사선(SEL3)을 통해 제3 짝수 주사신호(SE3)가 제2 화소(P2)에 로우 레벨로 인가될 수 있다.
도 4의 실시 예에 따르면, 동일한 화소 행에 배치된 제1 화소(P1)와 제2 화소(P2)가 초기화 기간 동안에는 동일한 주사선을 통해 동일한 주사신호를 전달받고, 데이터 기입 기간 동안에는 상이한 주사선을 통해 상이한 주사신호를 전달받을 수 있다. 도 4에 도시된 표시 장치는 도 2에 도시된 표시 장치보다 화소부(110)에 포함된 주사선의 개수가 적기 때문에, 보다 넓은 화소 설계 공간을 확보할 수 있고, 제조 비용을 감소시킬 수 있다.
이하, 도 6을 참조하여 본 발명의 또 다른 실시 예에 따른 표시 장치 및 그 구동 방법을 설명한다. 이하에서는, 도 4에 대한 설명과 동일한 부분에 대한 설명을 생략한다. 도 6에 도시된 표시 장치에 포함된 제1 화소(P1) 및 제2 화소(P2)는 도 5에 도시된 타이밍도에 기초하여 구동할 수 있다.
도 6은 본 발명의 또 다른 실시 예에 따른 표시 장치의 화소의 등가 회로도이다. 도 7은 도 6의 실시 예에서 발광 제어신호의 타이밍을 도시한다.
도 6에서는 설명의 편의를 위해, 제1 화소 열 및 제3 화소 행에 위치한 제1 화소(P1)와 제2 화소 열 및 제3 화소 행에 위치한 제2 화소(P2), 제1 화소 열 및 제4 화소 행에 위치한 제3 화소(P3)와 제2 화소 열 및 제4 화소 행에 위치한 제4 화소(P4)를 예로서 도시하였다. 다른 화소 행 및 화소 열의 화소들에 동일하게 적용될 수 있다.
도 6을 참조하면, 제3 화소(P3)는 제1 화소 열 및 제4 화소 행에 위치하는 화소로서, 제4 화소 행에 대응하는 제4 홀수 주사선(SOL4)과 제4 화소 행 이전의 제3 화소 행에 대응하는 제3 홀수 주사선(SOL3)에 각각 연결된다. 제4 화소(P4)는 제2 화소 열 및 제4 화소 행에 위치하는 화소로서, 제4 화소 행에 대응하는 제4 짝수 주사선(SEL4)과 제4 화소 행 이전의 제3 화소 행에 대응하는 제3 홀수 주사선(SOL3)에 각각 연결된다.
도 6에 도시된 제1 및 제2 화소(P1, P2) 각각의 수직 피치(VP21)는 제2 홀수 주사선(SOL2)과 제3 짝수 주사선(SEL3) 간의 거리일 수 있다. 도 6에 도시된 제3 및 제4 화소(P3, P4) 각각의 수직 피치(VP22)는 제3 홀수 주사선(SOL3)과 제4 짝수 주사선(SEL4) 간의 거리일 수 있다.
제3 화소(P3)의 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)는 제4 홀수 주사신호를 전달하는 제4 홀수 주사선(SOL4)에 연결된다. 제3 화소(P3)의 제4 트랜지스터(T4) 및 제7 트랜지스터(T7)는 제3 홀수 주사신호을 전달하는 제3 홀수 주사선(SOL3)에 연결된다. 제3 화소(P3)의 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)는 제4 발광 제어선(EL4)에 연결된다. 제3 화소(P3)는 제1 데이터신호(D1)를 전달하는 제1 데이터선(DL1)에 연결된다. 또한, 제3 화소(P3)는 제1 전원전압(ELVDD)을 전달하는 제1 전원전압선, 제1 트랜지스터(T1)의 게이트 및 유기발광다이오드(OLED)의 애노드 전극의 전압을 초기화하는 초기화 전압(VINT)을 전달하는 초기화 전압선에 연결된다.
이때, 제4 발광 제어선(EL4)과 제3 발광 제어선(EL3)은 서로 연결되어 발광 제어 구동부(150)로부터 동일한 발광 제어신호(E3’, 도 7 참조)를 인가받는다. 도 2 및 도 4에 도시된 실시 예의 경우, 제3 발광 제어선과 제4 발광 제어선이 각각 제3 발광 제어신호와 제4 발광 제어신호를 소정 간격의 타이밍으로 인가한다. 반면, 도 7에 도시된 바와 같이, 도 6에 도시된 실시 예의 경우, 제3 발광 제어선(EL3)과 제4 발광 제어선(EL4)이 연결됨에 따라, 발광 제어신호(E3’)의 하이 레벨 기간의 길이가 조정되어, 발광 제어신호(E3’)는 제3 발광 제어신호(E3)의 라이징 타임에 대응하는 라이징 타임과 제4 발광 제어신호(E4)의 폴링 타임에 대응하는 폴링 타임을 갖는 비발광 기간(NT, 초기화 기간 및 데이터 기입 기간)을 갖는다. 발광 제어신호(E3’)의 비발광 기간(NT) 동안 제5 트랜지스터(T5)와 제6 트랜지스터(T6)가 턴오프 상태를 갖고, 발광 기간(ET) 동안 제5 트랜지스터(T5)와 제6 트랜지스터(T6)가 턴온 상태로 전환된다.
도 6의 실시 예에서는 두 개의 화소 행들의 발광 제어선들이 연결된 예를 도시하였으나, 본 발명의 실시 예는 이에 한정되지 않는다. 예를 들어, 세 개 이상의 화소 행들의 발광 제어선들이 서로 연결되어 세 개 이상의 화소 행들의 화소들로 동일한 발광 제어신호가 전달될 수 있다. 이 경우 발광 제어신호의 하이 레벨 기간의 길이는 더 길어질 수 있다.
제3 화소(P3) 및 제4 화소(P4)를 구성하는 복수의 트랜지스터(T1 내지 T7), 커패시터(Cst) 및 발광소자는, 제1 화소(P1)를 구성하는 복수의 트랜지스터(T1 내지 T7), 커패시터(Cst) 및 발광소자와, 연결된 주사선들이 상이할 뿐 동일한 동작을 수행한다.
이하에서는, 제4 화소(P4)에서 제3 화소(P3)에 대한 설명과 동일한 부분에 대한 설명을 생략한다.
제4 화소(P4)의 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)는 제4 짝수 주사신호를 전달하는 제4 짝수 주사선(SEL4)에, 제4 트랜지스터(T4) 및 제7 트랜지스터(T7)는 제3 홀수 주사신호을 전달하는 제3 홀수 주사선(SOL3)에, 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)는 제4 발광 제어선(EL4)에 연결된다 제4 화소(P4)는 제1 데이터신호(D1)를 전달하는 제1 데이터선(DL1)에 연결된다.
이때, 제4 발광 제어선(EL4)은 제3 발광 제어선(EL3)과 연결되어 제4 화소(P4)는 제2 화소(P2)와 동일한 제3 발광 제어신호(E3')를 전달받는다.
도 6에 도시된 실시 예에 따르면, 인접한 화소 행들, 예를 들어 한 쌍의 홀수 화소 행과 짝수 화소 행에 배치된 화소들에 연결된 발광 제어선들(EL)이 서로 연결되어 하나의 발광 제어신호에 기초하여 동작한다. 이에 따라, 도 6에 도시된 표시 장치는 도 2 및 도 4에 도시된 표시 장치보다 발광 제어 구동부(150)가 출력하는 발광 제어신호의 개수를 줄일 수 있어, 발광 제어 구동부(150)의 사이즈를 줄일 수 있다. 이에 따라 비표시부(Dead space)의 공간을 줄일 수 있어 화소 설계 공간을 더 확보할 수 있다.
본 발명의 실시 예에서 화소 회로의 트랜지스터들은 P형 트랜지스터이다. 이때, 트랜지스터를 턴온시키는 게이트 온 전압은 로우 레벨 전압이고 턴오프시키는 게이트 오프 전압은 하이 레벨 전압이다. 본 발명의 실시 예는 이에 한정되지 않고, 화소회로의 트랜지스터들은 N형 트랜지스터일 수 있다. 이때, 트랜지스터를 턴온시키는 게이트 온 전압은 하이 레벨 전압이고 턴오프시키는 게이트 오프 전압은 로우 레벨 전압이다.
본 발명의 실시 예에 따른 트랜지스터는 비정질 실리콘 박막 트랜지스터(amorphous-Si TFT), 저온 폴리 실리콘(Low Temperature Poly-Silicon, LTPS) 박막 트랜지스터, 및 산화물 박막 트랜지스터(Oxide TFT) 중 어느 하나일 수 있다. 산화물 박막 트랜지스터(Oxide TFT)는 비정질IGZO(Indium-Galium-Zinc-Oxide), ZnO(Zinc-Oxide), TiO(Titanum Oxide) 등의 산화물을 활성층으로 가질 수 있다.
본 명세서에서는 본 발명을 한정된 실시 예를 중심으로 설명하였으나, 본 발명의 범위 내에서 다양한 실시 예가 가능하다. 또한 설명되지는 않았으나, 균등한 수단도 또한 본 발명에 그대로 결합되는 것이라 할 것이다. 따라서 본 발명의 진정한 보호범위는 아래의 특허청구범위에 의하여 정해져야 할 것이다.
10: 표시 장치
110: 화소부
120: 제어부
131: 제1 주사 구동부
133: 제2 주사 구동부
140: 데이터 구동부
150: 발광 제어 구동부
160: 전원 공급부

Claims (20)

  1. 홀수 화소 열에 배치된 복수의 제1 화소들;
    짝수 화소 열에 배치된 복수의 제2 화소들;
    상기 홀수 화소 열과 상기 짝수 화소 열 사이에 배치되고, 상기 복수의 제1 화소들과 상기 복수의 제2 화소들에 데이터 전압을 인가하는 데이터선;
    화소 행마다 배치되어, 제1 데이터 기입 기간 동안 제1 화소에 제1 홀수 주사신호를 전달하는 복수의 제1 홀수 주사선들;
    상기 화소 행마다 배치되어, 제2 데이터 기입 기간 동안 상기 제1 화소와 동일한 화소 행에 배치된 제2 화소에 제1 짝수 주사신호를 전달하는 복수의 제1 짝수 주사선들; 및
    상기 화소 행마다 배치되어, 초기화 기간 동안 상기 제1 화소 및 상기 제2 화소에 제2 주사신호를 전달하는 복수의 제2 주사선들을 포함하고,
    상기 제1 홀수 주사신호 및 상기 제1 짝수 주사신호는 순차적으로 전달되고,
    상기 제1 홀수 주사신호와 상기 제1 짝수 주사신호가 적어도 일부 오버랩되는, 표시 장치.
  2. 삭제
  3. 제1항에 있어서,
    상기 제1 화소와 상기 제2 화소는 상기 데이터선을 기준으로 대칭인 표시 장치.
  4. 제1항에 있어서,
    상기 화소 행마다 배치되고, 상기 제1 화소 및 상기 제2 화소에 발광 제어신호를 전달하는 복수의 발광 제어선들을 더 포함하는 표시장치.
  5. 제4항에 있어서,
    적어도 두 개의 화소 행들에 배치된 적어도 두 개의 발광 제어선들이 서로 연결되어, 동일한 발광 제어신호를 상기 적어도 두 개의 화소 행들에 배치된 화소들로 전달하는 표시장치.
  6. 제1항에 있어서,
    상기 제1 홀수 주사신호는 상기 제1 화소 및 상기 제2 화소가 배치된 제1 화소 행에 대응하는 제1 홀수 주사선으로부터 전달되고,
    상기 제1 짝수 주사신호는 상기 제1 화소 행에 대응하는 제1 짝수 주사선으로부터 전달되고,
    상기 제2 주사신호는 상기 제1 화소 행 이전의 제2 화소 행에 대응하는 제2 주사선으로부터 전달되는 표시 장치.
  7. 제1항에 있어서,
    상기 초기화 기간 이후 상기 제1 데이터 기입 기간 및 상기 제2 데이터 기입 기간이 차례로 후속하는, 표시 장치.
  8. 제1항에 있어서,
    상기 복수의 제1 화소들 및 상기 복수의 제2 화소들 각각이,
    유기발광다이오드;
    상기 제1 홀수 주사선 또는 상기 제1 짝수 주사선에 연결된 게이트 전극, 상기 데이터선에 연결된 제1 전극 및 제1 노드에 연결된 제2 전극을 포함하는 제2 트랜지스터;
    제1 전원전압선 및 제2 노드 사이에 연결된 커패시터;
    상기 제2 노드에 연결된 게이트 전극, 상기 제1 노드에 연결된 제1 전극 및 제3 노드에 연결된 제2 전극을 포함하는 제1 트랜지스터;
    상기 제1 홀수 주사선 또는 상기 제1 짝수 주사선에 연결된 게이트 전극, 상기 제3 노드에 연결된 제1 전극 및 상기 제2 노드에 연결된 제2 전극을 포함하는 제3 트랜지스터;
    제2 주사선에 연결된 게이트 전극, 초기화 전압선에 연결된 제1 전극 및 상기 제2 노드에 연결된 제2 전극을 포함하는 제4 트랜지스터;
    발광 제어선에 연결된 게이트 전극, 상기 제1 전원전압선에 연결된 제1 전극 및 상기 제1 노드에 연결된 제5 트랜지스터;
    상기 발광 제어선에 연결된 게이트 전극, 상기 제3 노드에 연결된 제1 전극 및 상기 유기발광다이오드의 애노드 전극에 연결된 제2 전극을 포함하는 제6 트랜지스터; 및
    상기 제2 주사선에 연결된 게이트 전극, 상기 초기화 전압선에 연결된 제1 전극 및 상기 유기발광다이오드의 상기 애노드 전극에 연결된 제2 전극을 포함하는 제7 트랜지스터를 포함하는, 표시 장치.
  9. 제8항에 있어서,
    상기 제2 주사신호가 게이트 온 전압이면, 상기 제4 트랜지스터 및 상기 제7 트랜지스터가 턴온되어 상기 제1 트랜지스터의 게이트 전극 및 상기 유기발광다이오드의 상기 애노드 전극 중 적어도 하나에 초기화 전압이 인가되는 표시 장치.
  10. 제8항에 있어서,
    상기 제1 홀수 주사신호 또는 상기 제1 짝수 주사신호가 게이트 온 전압이면, 상기 제2 트랜지스터 및 상기 제3 트랜지스터가 턴온되어 상기 제1 트랜지스터의 게이트 전극 및 상기 커패시터의 양단에, 상기 데이터 전압에 대하여 상기 제1 트랜지스터의 문턱 전압만큼 보상된 전압이 인가되는 표시 장치.
  11. 제10항에 있어서,
    상기 제1 홀수 주사신호가 게이트 온 전압인 제1 데이터 기입 기간과 상기 제1 짝수 주사신호가 게이트 온 전압인 제2 데이터 기입 기간은 적어도 일부가 오버랩되는 표시 장치.
  12. 제8항에 있어서,
    상기 화소 행마다 배치되고, 상기 제1 화소 및 제2 화소에 발광 제어신호를 전달하는 복수의 발광 제어선들을 더 포함하고,
    상기 발광 제어신호가 게이트 온 전압이면, 상기 제5 트랜지스터 및 상기 제6 트랜지스터가 턴온되어 상기 제1 트랜지스터의 게이트 전극에 인가된 전압과 제1 전원전압 간의 전압차에 따르는 전류가 상기 유기발광다이오드에 공급되는 표시 장치.
  13. 제12항에 있어서,
    상기 복수의 발광 제어선들 중 적어도 두 개의 화소 행들에 배치된 적어도 두 개의 발광 제어선들이 서로 연결되어, 동일한 발광 제어신호를 상기 적어도 두 개의 화소 행들에 배치된 화소들로 전달하는 표시장치.
  14. 제1 화소 열에 배치된 제1 화소;
    상기 제1 화소와 동일한 화소 행에서 상기 제1 화소 열에 인접한 제2 화소 열에 배치된 제2 화소;
    상기 제1 화소 및 상기 제2 화소 사이에 배치되고, 상기 제1 화소 및 상기 제2 화소에 데이터 전압을 인가하는 데이터선;
    상기 데이터선과 교차되도록 배치되고, 초기화 기간 동안 상기 제1 화소 및 상기 제2 화소에 제1 주사신호를 전달하는 제1 주사선;
    상기 데이터선과 교차되도록 배치되고, 제1 데이터 기입 기간 동안 상기 제1 화소에 제2 주사신호를 전달하는 제2 주사선; 및
    상기 데이터선과 교차되도록 배치되고, 제2 데이터 기입 기간 동안 상기 제2 화소에 상기 제1 주사신호보다 소정 시간 지연된 제3 주사신호를 전달하는 제3 주사선을 포함하고,
    상기 제2 주사신호 및 상기 제3 주사신호는 순차적으로 전달되고,
    상기 제2 주사신호와 상기 제3 주사신호가 적어도 일부 오버랩되는, 표시 장치.
  15. 삭제
  16. 제14항에 있어서,
    상기 제1 화소와 상기 제2 화소는 상기 데이터선을 기준으로 대칭인 표시 장치.
  17. 제14항에 있어서,
    상기 데이터선과 교차되도록 배치되고, 상기 제1 화소 및 상기 제2 화소에 발광 제어신호를 전달하는 제1 발광 제어선을 더 포함하는 표시장치.
  18. 제17항에 있어서,
    상기 제1 화소 열에 배치되고, 상기 제1 화소가 배치된 화소 행의 다음 화소 행에 배치된 제3 화소;
    상기 제2 화소 열에 배치되고, 상기 제3 화소와 동일한 화소 행에 배치된 제4 화소; 및
    상기 데이터선과 교차되도록 배치되고, 상기 제3 화소 및 상기 제4 화소에 상기 발광 제어신호를 전달하는 제2 발광 제어선을 더 포함하고,
    상기 제1 발광 제어선과 상기 제2 발광 제어선이 서로 연결된, 표시 장치.
  19. 제18항에 있어서,
    상기 제1 주사선은 상기 제1 화소 및 상기 제2 화소가 배치된 화소 행의 이전 화소 행에 대응하고,
    상기 제2 주사선 및 상기 제3 주사선은 상기 제1 화소 및 상기 제2 화소가 배치된 화소행에 대응하는 표시 장치.
  20. 제14항에 있어서,
    상기 초기화 기간 이후 상기 제1 데이터 기입 기간 및 상기 제2 데이터 기입 기간이 차례로 후속하는, 표시 장치.
KR1020150112722A 2015-08-10 2015-08-10 표시 장치 Active KR102527222B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150112722A KR102527222B1 (ko) 2015-08-10 2015-08-10 표시 장치
US15/232,556 US10074312B2 (en) 2015-08-10 2016-08-09 Display device including two scan lines for same pixel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150112722A KR102527222B1 (ko) 2015-08-10 2015-08-10 표시 장치

Publications (2)

Publication Number Publication Date
KR20170019030A KR20170019030A (ko) 2017-02-21
KR102527222B1 true KR102527222B1 (ko) 2023-05-02

Family

ID=57995952

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150112722A Active KR102527222B1 (ko) 2015-08-10 2015-08-10 표시 장치

Country Status (2)

Country Link
US (1) US10074312B2 (ko)
KR (1) KR102527222B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102480481B1 (ko) * 2017-09-22 2022-12-26 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
US10692415B2 (en) * 2018-04-24 2020-06-23 Wuhan China Star Optoelectronics Technology Co., Ltd. Gate driving circuit of irregular screen panel and driving method
KR102820515B1 (ko) * 2019-10-10 2025-06-17 삼성디스플레이 주식회사 표시장치
CN111564136B (zh) * 2020-07-16 2020-10-23 武汉华星光电半导体显示技术有限公司 像素电路及驱动方法、显示面板
KR20240021341A (ko) * 2022-08-09 2024-02-19 삼성디스플레이 주식회사 표시 패널, 이를 포함하는 표시 장치 및 이를 포함하는 전자 장치
KR20240038871A (ko) * 2022-09-16 2024-03-26 삼성디스플레이 주식회사 표시 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060044292A1 (en) * 2004-08-31 2006-03-02 Vast View Technology Inc. Liquid crystal display driving device of matrix structure type and its driving method

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100607513B1 (ko) * 2003-11-25 2006-08-02 엘지.필립스 엘시디 주식회사 일렉트로-루미네센스 표시장치 및 그 구동방법
KR100670132B1 (ko) 2004-05-28 2007-01-16 삼성에스디아이 주식회사 표시 장치 및 그 구동 방법
EP1600924B1 (en) 2004-05-25 2008-11-12 Samsung SDI Co., Ltd. Line scan drivers for an OLED display
KR100583519B1 (ko) * 2004-10-28 2006-05-25 삼성에스디아이 주식회사 주사 구동부 및 그를 이용한 발광표시장치
KR100665943B1 (ko) * 2005-06-30 2007-01-09 엘지.필립스 엘시디 주식회사 유기전계 발광 디스플레이 장치 및 구동방법
KR20090104721A (ko) * 2008-03-31 2009-10-06 소니 가부시끼 가이샤 표시 장치
KR101030004B1 (ko) * 2009-09-30 2011-04-20 삼성모바일디스플레이주식회사 화소 회로 및 이를 이용한 유기전계발광 표시 장치
KR101117736B1 (ko) 2010-02-05 2012-02-27 삼성모바일디스플레이주식회사 디스플레이 장치
KR20140140305A (ko) 2013-05-29 2014-12-09 네오뷰코오롱 주식회사 표시장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060044292A1 (en) * 2004-08-31 2006-03-02 Vast View Technology Inc. Liquid crystal display driving device of matrix structure type and its driving method

Also Published As

Publication number Publication date
KR20170019030A (ko) 2017-02-21
US10074312B2 (en) 2018-09-11
US20170047011A1 (en) 2017-02-16

Similar Documents

Publication Publication Date Title
KR102527222B1 (ko) 표시 장치
US10417970B2 (en) Display device
US9626902B2 (en) Light emission driver for display device, display device and driving method thereof
US9812062B2 (en) Display apparatus and method of driving the same
US9564083B2 (en) Organic light emitting display device having a wiring connecting a first pixel with a second pixel
US9208715B2 (en) Display device with threshold voltage compensation and driving method thereof
CN108269536B (zh) 有机发光显示面板和包括该显示面板的有机发光显示装置
US20170162112A1 (en) Organic light-emitting display device and driving method thereof
KR102123395B1 (ko) 표시 장치 및 그 구동 방법
KR102028995B1 (ko) 유기 발광 다이오드 표시장치와 그 구동방법
KR102291491B1 (ko) 표시장치 및 그의 구동방법
CN103854609A (zh) 像素电路、其驱动方法以及使用它的有机发光显示装置
US9153170B2 (en) Display device and method for driving the display device at different power source voltage levels
US20140071027A1 (en) Display device and driving method thereof
US9183784B2 (en) Display device and driving method thereof for compensating a threshold voltage deviation characteristic of the display
KR20120009904A (ko) 화소 및 이를 이용한 유기전계발광 표시장치
KR102246295B1 (ko) 유기발광표시장치 및 그의 구동방법
JP2014219521A (ja) 画素回路及びその駆動方法
KR102819548B1 (ko) 표시 장치
KR20200036415A (ko) 표시 장치
KR102349479B1 (ko) 화소 회로 및 그 구동 방법
CN112735332B (zh) 显示设备
CN104620307B (zh) 电光学设备和驱动电光学设备的方法
KR102662343B1 (ko) 발광 표시 장치
US20040233142A1 (en) Display device

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20150810

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20200807

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20150810

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20211031

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20220715

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20230130

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20230425

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20230426

End annual number: 3

Start annual number: 1

PG1601 Publication of registration