[go: up one dir, main page]

KR102522469B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR102522469B1
KR102522469B1 KR1020180083232A KR20180083232A KR102522469B1 KR 102522469 B1 KR102522469 B1 KR 102522469B1 KR 1020180083232 A KR1020180083232 A KR 1020180083232A KR 20180083232 A KR20180083232 A KR 20180083232A KR 102522469 B1 KR102522469 B1 KR 102522469B1
Authority
KR
South Korea
Prior art keywords
resistance
area
bending
disposed
bending area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020180083232A
Other languages
English (en)
Other versions
KR20200010684A (ko
Inventor
이아람
전명하
김홍권
안성식
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180083232A priority Critical patent/KR102522469B1/ko
Priority to JP2019063665A priority patent/JP7313172B2/ja
Priority to US16/376,570 priority patent/US10679536B2/en
Priority to EP22192292.5A priority patent/EP4113491A3/en
Priority to EP19177225.0A priority patent/EP3598424A1/en
Priority to CN201910644200.3A priority patent/CN110738928B/zh
Priority to TW108125302A priority patent/TWI814869B/zh
Publication of KR20200010684A publication Critical patent/KR20200010684A/ko
Priority to US16/895,631 priority patent/US11195441B2/en
Application granted granted Critical
Publication of KR102522469B1 publication Critical patent/KR102522469B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
    • H10H29/142—Two-dimensional arrangements, e.g. asymmetric LED layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Vehicle Body Suspensions (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)

Abstract

표시 장치는 제1 영역, 제2 영역, 및 상기 제1 영역에 인접한 제1 벤딩 영역 및 상기 제2 영역에 인접한 제2 벤딩 영역을 포함하는 벤딩 영역을 포함하는 베이스층, 상기 제1 벤딩 영역에 배치된 제1 저항선; 상기 제1 저항선과 전기적으로 연결되며, 상기 제1 벤딩 영역, 상기 제2 벤딩 영역 및 상기 제2 영역 위에 배치된 제1 저항 연결선들, 상기 제2 벤딩 영역에 배치되며, 상기 제1 저항선 및 상기 제2 영역 사이에 배치된 제2 저항선, 및 상기 제2 저항선과 전기적으로 연결되며, 상기 제2 벤딩 영역, 및 상기 제2 영역 위에 배치된 제2 저항 연결선들을 포함할 수 있다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로, 보다 상세하게는 벤딩된 표시 패널을 갖는 표시 장치에 관한 것이다.
표시 장치는 플렉서블한 베이스층 및 베이스층 위에 배치된 신호 배선들 및 도전 패턴들을 포함할 수 있다. 베이스층의 일부분은 벤딩될 수 있다. 베이스층이 벤딩 됨에 따라 신호 배선들 및 도전 패턴들도 함께 벤딩될 수 있고, 신호 배선들 및 도전 패턴들에 스트레스가 가해질 수 있다. 스트레스에 의해 신호 배선들 및 도전 패턴들에 크랙이 발생할 경우, 상기 크랙에 의해 표시 장치의 기능 불량이 발생될 수 있다. 표시 장치의 기능 불량은 표시 장치의 검사 공정 중에 검출될 수 있다. 하지만, 신호 배선들 및 도전 패턴들에 발생된 미세한 크랙이 점차적으로 진행되는 경우에, 표시 장치의 기능 불량은 표시 장치의 검사 공정 중에 검출되지 못할 수 있다. 즉, 검사 검정 중에 검출되지 못한 상기 크랙은 점차적으로 진행될 수 있고, 이 경우에, 표시 장치의 기능 불량이 사용자의 사용 중에 발현될 수 있다.
본 발명은 표시 패널의 벤딩 불량을 감지할 수 있는 표시 장치를 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 표시 장치는 제1 영역, 제2 영역, 및 상기 제1 영역에 인접한 제1 벤딩 영역 및 상기 제2 영역에 인접한 제2 벤딩 영역을 포함하는 벤딩 영역을 포함하는 베이스층, 상기 제1 영역 위에 배치된 화소들, 상기 제2 영역 위에 배치된 패드들, 상기 화소들과 전기적으로 연결되며, 상기 제1 영역, 상기 벤딩 영역 및 상기 제2 영역 위에 배치된 신호 배선들, 상기 제1 벤딩 영역에 배치된 제1 저항선, 상기 제1 저항선과 전기적으로 연결되며, 상기 제1 벤딩 영역, 상기 제2 벤딩 영역 및 상기 제2 영역 위에 배치된 제1 저항 연결선들, 상기 제2 벤딩 영역에 배치되며, 상기 제1 저항선 및 상기 제2 영역 사이에 배치된 제2 저항선, 및 상기 제2 저항선과 전기적으로 연결되며, 상기 제2 벤딩 영역 및 상기 제2 영역 위에 배치된 제2 저항 연결선들을 포함할 수 있다.
상기 벤딩 영역은 상기 제1 벤딩 영역 및 상기 제2 벤딩 영역 사이에 중심 벤딩 영역을 더 포함할 수 있다.
상기 제1 저항선 중 일부분은 상기 제1 벤딩 영역으로부터 상기 중심 벤딩 영역을 향해 연장되고, 상기 제2 저항선 중 일부분은 상기 제2 벤딩 영역으로부터 상기 중심 벤딩 영역을 향해 연장될 수 있다.
상기 중심 벤딩 영역에 배치된 제3 저항선, 및 상기 제3 저항선과 전기적으로 연결되며, 상기 중심 벤딩 영역, 상기 제2 벤딩 영역, 상기 제2 영역 위에 배치된 제3 저항 연결선들을 더 포함할 수 있다.
상기 벤딩 영역은 상기 제1 벤딩 영역 및 상기 중심 벤딩 영역 사이에 배치된 제1 서브 중심 벤딩 영역, 및 상기 중심 벤딩 영역 및 제2 벤딩 영역 사이에 배치된 제2 서브 중심 벤딩 영역을 더 포함하고, 상기 제1 저항선 중 일부분은 상기 제1 벤딩 영역으로부터 상기 제1 서브 중심 벤딩 영역을 향해 연장되고, 상기 제2 저항선 중 일부분은 상기 제2 벤딩 영역으로부터 상기 제2 서브 중심 벤딩 영역을 향해 연장되고, 상기 제3 저항선 중 일부는 상기 중심 벤딩 영역으로부터 상기 제1 서브 중심 벤딩 영역을 향해 연장되고, 상기 제3 저항선 중 다른 일부는 상기 중심 벤딩 영역으로부터 상기 제2 서브 중심 벤딩 영역을 향해 연장될 수 있다.
상기 제2 벤딩 영역에서 상기 제1 저항 연결선들 사이에 상기 제2 저항 연결선들이 배치될 수 있다.
상기 제1 영역, 상기 제1 벤딩 영역, 상기 제2 벤딩 영역 및 상기 제2 영역은 제1 방향을 따라 순차적으로 배열될 수 있다.
상기 제1 저항선 및 제2 저항선 각각은 상기 제1 방향을 따라 연장되는 제1 벤딩 배선, 상기 제1 벤딩 배선의 일 단으로부터 상기 제1 방향과 교차하는 제2 방향을 따라 연장되는 연결 배선, 및 상기 연결 배선의 일단으로부터 상기 제1 방향을 따라 연장되는 제2 벤딩 배선을 포함할 수 있다.
상기 제1 저항선 및 제2 저항선 각각은 상기 제1 방향과 상기 제1 방향과 직교하는 제2 방향 사이의 제3 방향을 따라 연장되는 제1 벤딩 배선, 및 상기 제1 벤딩 배선의 일 단으로부터 상기 제3 방향과 교차하는 제4 방향을 따라 연장되는 제2 벤딩 배선을 포함할 수 있다.
상기 제1 저항선 및 상기 제2 저항선 각각은 복수로 제공되고, 상기 제1 저항선들은 상기 신호 배선들을 사이에 두고 상기 제1 방향과 교차하는 제2 방향으로 서로 이격되어 배치되고, 상기 제2 저항선들은 상기 신호 배선들을 사이에 두고, 상기 제2 방향으로 서로 이격되어 배치될 수 있다.
상기 제1 벤딩 영역 및 상기 제2 벤딩 영역에 배치된 평균 저항선, 및 상기 평균 저항선과 전기적으로 연결되며, 상기 제1 벤딩 영역, 상기 제2 벤딩 영역 및 상기 제2 영역 위에 배치된 평균 저항 연결선들을 더 포함할 수 있다.
상기 베이스층의 상기 제1 영역 및 상기 제2 영역 아래에 배치된 보호 필름을 더 포함할 수 있다.
상기 베이스층의 상기 벤딩 영역 위에 배치되며, 상기 벤딩 영역 위에 배치된 상기 신호 배선들, 상기 제1 저항선, 상기 제2 저항선, 상기 제1 저항 연결선들, 및 상기 제2 저항 연결선들을 커버하는 보상층을 더 포함할 수 있다.
상기 제1 저항선 및 상기 제2 저항선 각각과 전기적으로 연결되어, 상기 벤딩 영역이 벤딩되는 동안 상기 제1 저항선 및 상기 제2 저항선 각각의 저항 변화를 감지하는 데이터 구동부를 더 포함할 수 있다.
평면 상에서 상기 제1 저항선은 상기 제2 벤딩 영역과 비중첩하고, 평면 상에서 상기 제2 저항선은 상기 제1 벤딩 영역과 비중첩할 수 있다.
본 발명의 일 실시예에 따른 표시 장치는 제1 영역, 제2 영역, 및 상기 제1 영역에 인접한 제1 벤딩 영역 및 상기 제2 영역에 인접한 제2 벤딩 영역을 포함하는 벤딩 영역을 포함하는 베이스층, 상기 제1 영역 위에 배치된 화소들, 상기 제2 영역 위에 배치된 패드들, 상기 화소들과 전기적으로 연결되며, 상기 제1 영역, 상기 벤딩 영역 및 상기 제2 영역 위에 배치된 신호 배선들, 상기 제1 벤딩 영역에 배치되어, 상기 제1 벤딩 영역의 벤딩 상태에 따라 저항이 변화되는 제1 저항선, 상기 제2 벤딩 영역에 배치되어, 상기 제1 벤딩 영역의 벤딩 상태에 따라 저항이 변화되는 제2 저항선, 상기 제1 벤딩 영역 및 상기 제2 벤딩 영역에 배치되어, 상기 벤딩 영역의 벤딩 상태에 따라 저항이 변화되는 평균 저항선, 및 상기 벤딩 영역이 벤딩되는 동안 상기 제1 저항선, 상기 제2 저항선, 및 상기 평균 저항선 각각의 저항 변화를 감지하며, 상기 저항 변화를 저장하는 데이터 구동부를 포함할 수 있다.
상기 벤딩 영역은 상기 제1 벤딩 영역 및 상기 제2 벤딩 영역 사이에 중심 벤딩 영역을 더 포함하고, 상기 중심 벤딩 영역에 배치되어, 상기 중심 벤딩 영역의 벤딩 상태에 따라 저항이 변화되는 제3 저항선을 더 포함할 수 있다.
본 발명의 일 실시예에 따른 표시 장치는 표시 영역, 패드 영역, 상기 표시 영역과 상기 패드 영역 사이에 배치되며 상기 표시 영역과 인접한 제1 벤딩 영역 및 상기 패드 영역과 인접한 제2 벤딩 영역을 포함하는 벤딩 영역을 포함하는 베이스층, 상기 베이스층 위에 배치된 제1 도전층, 상기 제1 도전층 위에 배치된 제1 절연층, 상기 제1 절연층 위에 배치되며, 상기 제1 벤딩 영역에 배치되어 상기 제1 벤딩 영역의 벤딩 상태에 따라 저항이 변화되는 제1 저항선 및 상기 제2 벤딩 영역에 배치되어 상기 제2 벤딩 영역의 벤딩 상태에 따라 저항이 변화되는 제2 저항선을 포함하는 제2 도전층, 및 상기 제2 도전층 위에 배치된 제2 절연층을 포함할 수 있다.
평면 상에서 상기 제1 저항선은 상기 제2 벤딩 영역과 비중첩하고, 평면 상에서 상기 제2 저항선은 상기 제1 벤딩 영역과 비중첩할 수 있다.
상기 제2 도전층은 상기 제1 저항선의 일 단 및 타 단에 연결된 제1 저항 연결선들, 및 상기 제2 저항선의 일 단 및 타 단에 연결도린 제2 저항 연결선들을 더 포함하고, 상기 제1 저항 연결선들 및 상기 제2 저항 연결선들 각각은 제1 방향을 따라 연장되고, 상기 제1 저항선은 상기 제1 방향과 교차하는 제2 방향을 따라 연장되어 상기 제1 저항 연결선들을 연결하고, 상기 제2 저항선은 상기 제2 방향을 따라 연장되어 상기 제2 저항 연결선들을 연결할 수 있다.
본 발명에 따르면, 베이스층의 벤딩 영역은 복수로 구분되고, 복수로 구분된 벤딩 영역들 각각에 저항선들 일대일 대응하여 배치된다. 따라서, 각 벤딩 영역 별로 구분되는 저항 변화를 감지할 수 있다. 따라서, 벤딩 이상 여부를 보다 정밀하게 감지 가능하므로, 제품 신뢰성이 보다 향상될 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 사시도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 3a 및 도 3b는 본 발명의 일 실시예에 따른 표시 패널의 사시도들이다.
도 3c는 본 발명의 일 실시예에 따른 표시 패널의 일 부분에 대응하는 단면도이다.
도 4는 도3a에 도시된 표시 패널의 평면도이다.
도 5는 본 발명의 일 실시예에 따른 화소의 등가 회로도이다.
도 6a는 본 발명의 일 실시예에 따른 화소의 일 부분에 대응하는 단면도이다.
도 6b는 본 발명의 일 실시예에 따른 표시 패널의 일 부분에 대응하는 단면도이다.
도 7은 도 4의 AA 영역을 확대하여 도시한 평면도이다.
도 8은 도 4의 BB 영역을 확대하여 도시한 평면도이다.
도 9는 본 발명의 다른 실시예에 따른 표시 패널의 일 부분을 확대하여 도시한 평면도이다.
도 10은 본 발명의 다른 실시예에 따른 표시 패널의 일 부분을 확대하여 도시한 평면도이다.
도 11은 본 발명의 다른 실시예에 따른 표시 패널의 일 부분을 확대하여 도시한 평면도이다.
도 12는 본 발명의 다른 실시예에 따른 표시 패널의 일 부분을 확대하여 도시한 평면도이다.
도 13은 도3a에 도시된 표시 패널의 평면도이다.
도 14는 도 13의 AA' 영역을 확대하여 도시한 평면도이다.
도 15는 본 발명의 다른 실시예에 따른 표시 패널의 일 부분을 확대하여 도시한 평면도이다.
도 16은 본 발명의 다른 실시예에 따른 표시 패널의 일 부분을 확대하여 도시한 평면도이다.
도 17은 본 발명의 다른 실시예에 따른 표시 패널의 일 부분을 확대하여 도시한 평면도이다.
도 18은 본 발명의 다른 실시예에 따른 표시 패널의 일 부분을 확대하여 도시한 평면도이다.
도 19는 본 발명의 일 실시예에 따른 제1 상태의 표시 패널의 일 부분에 대응하는 단면도이다.
도 20는 본 발명의 일 실시예에 따른 제2 상태의 표시 패널의 일 부분에 대응하는 단면도이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
"및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의됩니다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치(DD)의 사시도이다.
도 1을 참조하면, 표시 장치(DD)에는 표시 영역(DA) 및 비표시 영역(NDA)이 정의될 수 있다.
이미지(IM)가 표시되는 표시 영역(DA)은 제1 방향(DR1)과 제2 방향(DR2)이 정의하는 면과 평행한다. 표시 영역(DA)의 법선 방향, 즉 표시 장치(DD)의 두께 방향은 제3 방향(DR3)이 지시한다. 각 부재들의 전면(또는 상면)과 배면(또는 하면)은 제3 방향(DR3)에 의해 구분된다. 그러나, 제1 내지 제3 방향들(DR1, DR2, DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다. 이하, 제1 내지 제3 방향들은 제1 내지 제3 방향들(DR1, DR2, DR3)이 각각 지시하는 방향으로 동일한 도면 부호를 참조한다.
표시 장치(DD)는 텔레비전, 모니터, 또는 외부 광고판과 같은 대형 전자장치를 비롯하여, 퍼스널 컴퓨터, 노트북 컴퓨터, 개인 디지털 단말기, 자동차 내비게이션 유닛, 게임기, 휴대용 전자 기기, 및 카메라와 같은 중소형 전자 장치 등에 사용될 수도 있다. 또한, 이것들은 단지 실시예로서 제시된 것들로서, 본 발명의 개념에서 벗어나지 않은 이상 다른 전자 기기에도 채용될 수 있음은 물론이다.
비표시 영역(NDA)는 표시 영역(DA)에 인접한 영역으로, 이미지(IM)가 표시되지 않는 영역이다. 비표시 영역(NDA)에 의해 표시 장치(DD)의 베젤 영역이 정의될 수 있다.
비표시 영역(NDA)은 표시 영역(DA)을 에워싸을 수 있다. 다만, 이에 제한되지 않고, 표시 영역(DA)의 형상과 비표시 영역(NDA)의 형상은 상대적으로 디자인될 수 있다.
도 2는 본 발명의 일 실시예에 따른 표시 장치(DD)의 단면도이다.
도 2를 참조하면, 표시 장치(DD)는 표시 패널(DP) 및 감지 유닛(SU)을 포함할 수 있다.
표시 패널(DP)은 베이스층(BL), 회로층(ML), 발광 소자층(EL), 및 박막 봉지층(TFE)을 포함한다. 본 명세서에서는 표시 패널(DP)의 일 예로 유기 발광 표시 패널을 예로 들어 설명하나, 본 발명이 특별히 이에 한정되는 것은 아니다.
베이스층(BL)은 실리콘 기판, 플라스틱 기판, 유리 기판, 절연 필름, 또는 복수의 절연층들을 포함하는 적층 구조체일 수 있다.
회로층(ML)은 베이스층(BL) 위에 배치될 수 있다. 회로층(ML)은 복수 개의 절연층들, 복수 개의 도전층들 및 반도체층을 포함할 수 있다.
발광 소자층(EL)은 회로층(ML) 위에 배치될 수 있다. 발광 소자층(EL)은 표시 소자, 예컨대 유기발광 다이오드들을 포함한다. 다만, 이에 제한되는 것은 아니고, 표시 패널(DP)의 종류에 따라, 발광 소자층(EL)은 무기발광 다이오드들 또는 유기-무기 하이브리드 발광 다이오드들을 포함할 수 있다.
박막 봉지층(TFE)은 발광 소자층(EL)을 밀봉한다. 박막 봉지층(TFE)은 복수개의 무기층들과 그 사이에 배치된 적어도 하나의 유기층을 포함할 수 있다. 무기층들은 수분 및 산소로부터 발광 소자층(EL)을 보호하고, 유기층은 먼지 입자와 같은 이물질로부터 발광 소자층(EL)을 보호한다. 무기층은 실리콘 나이트라이드, 실리콘 옥시 나이트라이드, 실리콘 옥사이드, 티타늄옥사이드 및 알루미늄옥사이드 중 적어도 어느 하나를 포함할 수 있다. 유기층은 고분자, 예를 들어 아크릴 계열 유기층을 포함할 수 있다. 다만, 이는 예시적인 것으로 이에 제한되는 것은 아니다.
또한, 박막 봉지층(TFE)은 버퍼층을 더 포함할 수 있다. 버퍼층은 감지 유닛(SU)과 가장 인접한 층일 수 있다. 버퍼층은 무기층 또는 유기층일 수 있다.
감지 유닛(SU)은 터치를 검출하는 회로를 포함할 수 있다. 감지 유닛(SU)의 터치 검출 방식은 저항막 방식, 광학 방식, 정전 용량 방식 및 초음파 방식 등이 있으며, 이에 제한되지 않는다. 이 중 정전 용량 방식의 감지 유닛(SU)은 표시 장치(DD)의 화면에 터치 발생 수단이 접촉할 때 변화하는 정전 용량을 이용하여 터치 발생 여부를 검출할 수 있다. 정전 용량 방식은 상호 정전 용량 방식 및 자기 정전 용량 방식으로 구분될 수 있다.
감지 유닛(SU)은 표시 패널(DP) 상에 직접 배치될 수 있다. "직접 배치된다"는 것은 별도의 접착 부재를 이용하여 부착하는 것을 제외하며 연속 공정에 의해 형성된 것을 의미한다. 하지만, 본 발명이 이에 제한되는 것은 아니며, 표시 패널(DP)과 감지 유닛(SU)은 접착 부재(미도시)에 의해 서로 결합될 수 있다. 또한, 본 발명의 다른 일 실시예에서, 감지 유닛(SU)은 생략될 수도 있다.
도 3a 및 도 3b는 본 발명의 일 실시예에 따른 표시 패널의 사시도들이다.
도 3a 및 도 3b를 참조하면, 표시 패널(DP)의 적어도 일부는 벤딩될 수 있다. 표시 패널(DP)의 베이스층(BL)은 벤딩 여부를 기준으로 각 영역이 구분될 수 있다. 예를 들어, 표시 패널(DP)의 베이스층(BL)은 제1 영역(AR1), 제2 영역(AR2) 및 벤딩 영역(BA)을 포함할 수 있다. 벤딩 영역(BA)은 제1 영역(AR1)과 제2 영역(AR2) 사이에 정의될 수 있다. 제1 영역(AR1), 벤딩 영역(BA) 및 제2 영역(AR2)은 제1 방향(DR1)을 따라 정의될 수 있다.
제1 영역(AR1)은 제1 방향(DR1) 및 제2 방향(DR2)이 정의하는 면과 평행할 수 있다. 제1 영역(AR1)은 표시 영역(DP-DA) 및 주변 영역(DP-NDA)을 포함한다. 표시 영역(DP-DA)에는 영상을 표시하는 표시소자, 예를 들어, 화소가 배치될 수 있다. 따라서, 표시 영역(DP-DA)에는 화소 발광 영역(PXA)이 정의될 수 있다.
주변 영역(DP-NDA)은 표시 영역(DP-DA)에 인접한다. 본 실시예에서, 주변 영역(DP-NDA)은 표시 영역(DP-DA)의 가장자리를 에워싸는 형상을 가질 수 있다. 한편, 본 실시예에서, 주변 영역(DP-NDA)의 일부는 표시 영역(DP-DA)의 일 측에 배치되어 표시 영역(DP-DA)의 제2 방향(DR2)에서의 너비보다 작은 제2 방향(DR2)에서의 너비를 가질 수 있다. 이에 따라, 표시 패널(DP)의 벤딩 면적이 축소될 수 있다. 다만, 이는 일 예로 언급한 것일 뿐, 본 발명이 이에 제한되는 것은 아니다.
벤딩 영역(BA)은 제1 영역(AR1)의 제2 방향(DR2)에서의 너비보다 비교적 좁은 제2 방향(DR2)에서의 너비를 가진 부분에 정의될 수 있다. 벤딩 영역(BA)은 제2 방향(DR2)을 따라 연장되는 벤딩축(BX)을 따라 벤딩되고, 벤딩 영역(BA)은 벤딩된 상태에서 소정의 곡률을 가질 수 있다.
벤딩된 상태에서 제2 영역(AR2)은 제3 방향(DR3)에서 제1 영역(AR1)의 일부와 마주하도록 배치된다.
도 3c는 본 발명의 일 실시예에 따른 표시 패널의 일 부분에 대응하는 단면도이다.
도 3c를 참조하면, 벤딩 영역(BA)이 벤딩된 상태를 도시한 단면도이다.
베이스층(BL)의 배면에는 보호 필름(PFa, PFb)이 부착된다. 보호 필름(PFa, PFb)은 베이스층(BL)의 제1 영역(AR1)의 배면에 부착되는 제1 보호 필름(PFa) 및 제2 영역(AR2)의 배면에 부착되는 제2 보호 필름(PFb)을 포함할 수 있다.
제1 보호 필름(PFa) 및 제2 보호 필름(PFb) 각각의 모듈러스는 1Gpa 이상 10Gpa 이하일 수 있다. 예를 들어, 제1 보호 필름(PFa) 및 제2 보호 필름(PFb) 각각의 모듈러스는 8Gpa일 수 있다.
본 발명의 일 실시예에서, 베이스층(BL)의 벤딩 영역(BA)의 배면에는 제1 및 제2 보호 필름(PFa, PFb)이 부착되지 않을 수 있다. 따라서, 벤딩 영역(BA)의 벤딩이 보다 용이할 수 있다.
또한, 도 3c에서 도시되지는 않았으나, 본 발명의 다른 일 실시예에서 제1 보호 필름(PFa)의 배면에는 쿠션층(미도시)이 부착될 수 있다. 쿠션층은 외부에서 인가되는 충격을 흡수하기 위한 층일 수 있다. 본 발명의 또 다른 일 실시예에서, 제1 보호 필름(PFa)의 배면에는 금속 보호층(미도시)이 배치될 수 있다. 상기 금속 보호층은 리지드한 성질을 가질 수 있다. 금속 보호층에 의해 베이스층(BL)에 주름(waviness)이 발생하는 현상이 방지될 수 있다.
베이스층(BL)의 상면에는 배선층(MLa)이 배치된다. 배선층(MLa)은 제1 영역(AR1), 벤딩 영역(BA) 및 제2 영역(AR2) 모두에 배치될 수 있다. 배선층(MLa)은 회로층(ML, 도 2 참조)에 포함되는 적어도 하나 이상의 금속층일 수 있다.
베이스층(BL)의 벤딩 영역(BA)의 배면에는 보호 필름(PFa, PFb)이 부착되지 않는다. 따라서, 휨 응력이 0인 중립면의 위치가 변화될 수 있다. 중립면이 배선층(MLa) 아래에 형성되는 경우, 배선층(MLa)에는 인장 응력이 적용될 수 있다. 배선층(MLa)에 인장 응력이 작용되면, 배선층(MLa)에 크랙이 발생될 확률이 증가된다.
상기 중립면의 위치를 조절하기 위해, 배선층(MLa) 위에 보상층(NSC)이 배치될 수 있다. 보상층(NSC)은 수지를 포함할 수 있다. 보상층(NSC)의 두께 및 모듈러스를 조절하여 상기 중립면이 형성되는 위치를 조절할 수 있다. 보상층(NSC)이 배치됨에 따라, 상기 중립면이 배선층(MLa) 내 또는 배선층(MLa)의 상부에 형성될 수 있다. 따라서, 배선층(MLa)에는 압축 응력이 작용되거나, 휨 응력이 작용되지 않을 수 있다. 그 결과, 배선층(MLa)에 크랙이 발생될 확률이 감소될 수 있다.
베이스층(BL)의 제2 영역(AR2)에는 인쇄회로기판(PCB)이 전기적으로 연결될 수 있다. 인쇄회로기판(PCB)의 일면에는 데이터 구동부(IC)가 배치될 수 있다. 본 발명의 다른 일 실시예에서, 데이터 구동부(IC)는 베이스층(BL)의 제2 영역(AR2)에 배치될 수 있다. 즉, 데이터 구동부(IC)는 표시 패널(DP)에 직접 실장될 수 있다. 데이터 구동부(IC)는 구동칩의 형태로 제공될 수 있다.
도 4는 도3a에 도시된 표시 패널(DP)의 평면도이다.
도 4를 참조하면, 표시 패널(DP)은 복수의 화소들(PX), 복수의 신호 배선들(SGL), 및 구동 회로(GDC)를 포함할 수 있다.
화소들(PX)은 베이스층(BL)의 제1 영역(AR1) 위에 배치된다. 화소들(PX)은 제1 영역(AR1) 중 표시 영역(DP-DA)에 배치될 수 있다. 화소들(PX) 각각은 소정의 컬러를 가진 광을 표시할 수 있다. 화소들(PX)은 예를 들어, 레드 화소들, 그린 화소들, 및 블루 화소들을 포함할 수 있다. 본 발명의 다른 일 실시예에서 화소들(PX)은 화이트 화소들을 더 포함할 수 있다. 본 발명의 다른 일 실시예에서 화소들(PX)은 시안 화소들, 마젠타 화소들, 옐로우 화소들을 더 포함할 수도 있다.
구동 회로(GDC)는 주변 영역(DP-NDA)에 배치될 수 있다. 구동 회로(GDC)는 스캔 구동 회로 및 발광제어 구동 회로를 포함할 수 있다. 스캔 구동 회로는 복수 개의 스캔 신호들을 생성하고, 생성된 스캔 신호들을 후술하는 복수 개의 스캔 배선들(SL)에 순차적으로 출력한다.　 발광제어 구동 회로는 발광제어 신호들을 생성하고, 생성된 발광제어 신호들을 발광제어 배선들(ECL)에 출력한다.
구동 회로(GDC)는 화소들(PX)의 화소 구동 회로와 동일한 공정, 예컨대 LTPS(Low Temperature Polycrystaline Silicon) 공정 또는 LTPO(Low Temperature Polycrystalline Oxide) 공정을 통해 형성된 복수 개의 박막 트랜지스터들을 포함할 수 있다.
데이터 구동부(IC, 도 3c 참조)는 데이터 신호들을 데이터 배선들(DL)에 출력한다. 데이터 신호들은 영상 데이터들의 계조값에 대응하는 아날로그 전압들이다.
본 발명의 일 실시예에서, 데이터 구동부(IC, 도 3c 참조)는 인쇄회로기판(PCB, 도 3c 참조)에 실장된다. 인쇄회로기판(PCB)은 데이터 배선들(DL)의 일단에 배치된 패드들(DP-PD, DT-PD)과 전기적으로 연결될 수 있다. 단, 이에 제한되는 것은 아니고, 데이터 구동부(IC)는 표시패널(DP)에 직접적으로 실장될 수 있다.
신호 배선들(SGL)은 스캔 배선들(SL), 발광제어 배선들(ECL), 데이터 배선들(DL), 전원 배선(PL), 및 제어신호 배선(CSL)을 포함한다. 신호 배선들(SGL)은 제1 영역(AR1), 벤딩 영역(BA) 및 제2 영역(AR2) 위에 배치될 수 있다.
스캔 배선들(SL)은 제2 방향(DR2)으로 연장되고, 제1 방향(DR1)으로 나열될 수 있다. 발광제어 배선들(ECL)은 제2 방향(DR2)으로 연장되고, 제1 방향(DR1)으로 나열될 수 있다. 즉, 발광제어 배선들(ECL) 각각은 스캔 배선들(SL) 중 대응하는 스캔 배선에 나란하게 배열될 수 있다.
데이터 배선들(DL)은 제1 방향(DR1)으로 연장되고, 제2 방향(DR2)으로 나열된다. 데이터 배선들(DL)은 데이터 신호들을 대응하는 화소들(PX)에 제공할 수 있다.
전원 배선(PL)은 제1 전원을 대응하는 화소들(PX)에 제공할 수 있다.
복수 개의 화소들(PX) 각각은 스캔 배선들(SL) 중 대응하는 스캔 배선, 발광제어 배선들(ECL) 중 대응하는 발광제어 배선, 데이터 배선들(DL) 중 대응하는 데이터 배선, 및 전원 배선(PL)에 접속된다.
벤딩 영역(BA)에는 제1 저항부(DU1) 및 제2 저항부(DU2)가 배치될 수 있다. 제1 저항부(DU1) 및 제2 저항부(DU2) 각각은 벤딩 영역(BA)의 벤딩에 따라 저항이 변화될 수 있다. 제1 저항부(DU1)와 제2 저항부(DU2)는 제2 방향(DR2)으로 서로 이격될 수 있다. 평면 상에서 제1 저항부(DU1)와 제2 저항부(DU2) 사이에는 신호 배선들(SGL)이 배치될 수 있다. 제1 저항부(DU1)에 대한 구체적인 설명은 후술된다.
제2 영역(AR2)에는 패드들(DP-PD, DT-PD)이 배치될 수 있다. 제2 영역(AR2)은 패드 영역으로 명칭 될 수도 있다. 패드들(DP-PD, DT-PD)은 신호 배선들(SGL)에 전기적으로 연결된 제1 패드들(DP-PD) 및 제1 저항부(DU1) 및 제2 저항부(DU2)에 전기적으로 연결된 제2 패드들(DT-PD)을 포함할 수 있다. 제1 패드들(DP-PD) 및 제2 패드들(DT-PD)에는 인쇄회로기판(PCB, 도 3c 참조)이 부착될 수 있다. 따라서, 데이터 구동부(IC, 도 3c 참조)가 신호 배선들(SGL), 제1 저항부(DU1), 및 제2 저항부(DU2)에 전기적으로 연결될 수 있다.
데이터 구동부(IC)는 제1 저항부(DU1) 및 제2 저항부(DU2) 각각의 저항 변화를 감지하고, 제1 저항부(DU1) 및 제2 저항부(DU2)의 저항 변화를 저장할 수 있다.
도 5는 본 발명의 일 실시예에 따른 화소(PX)의 등가 회로도이다. 도 5에는 i번째 스캔 배선(SLi) 및 i번째 발광제어 배선(ECLi)에 연결된 화소(PX)를 예시적으로 도시하였다.
화소(PX)는 유기발광소자(OLED) 및 화소 회로(CC)를 포함할 수 있다. 화소 회로(CC)는 복수의 트랜지스터들(T1-T7) 및 커패시터(CP)를 포함할 수 있다. 화소 회로(CC)는 데이터 신호에 대응하여 유기발광소자(OLED)에 흐르는 전류량을 제어한다.
유기발광소자(OLED)는 화소 회로(CC)로부터 제공되는 전류량에 대응하여 소정의 휘도로 발광할 수 있다. 이를 위하여, 제1 전원(ELVDD)의 레벨은 제2 전원(ELVSS)의 레벨보다 높게 설정될 수 있다.
복수의 트랜지스터들(T1-T7)은 각각 입력전극(또는, 소스 전극), 출력전극(또는, 드레인 전극) 및 제어전극(또는, 게이트 전극)을 포함할 수 있다. 본 명세서 내에서 편의상 입력전극 및 출력전극 중 어느 하나는 제1 전극으로 지칭되고, 다른 하나는 제2 전극으로 지칭될 수 있다.
제1 트랜지스터(T1)의 제1 전극은 제5 트랜지스터(T5)를 경유하여 제1 전원(ELVDD)에 접속되고, 제2 전극은 제6 트랜지스터(T6)를 경유하여 유기발광소자(OLED)의 애노드전극에 접속된다. 제1 트랜지스터(T1)는 본 명세서 내에서 드라이빙 트랜지스터로 지칭될 수 있다.
제1 트랜지스터(T1)는 제어전극에 인가되는 전압에 대응하여 유기발광소자(OLED)에 흐르는 전류량을 제어한다.
제2 트랜지스터(T2)는 데이터 배선(DL)과 제1 트랜지스터(T1)의 제1 전극 사이에 접속된다. 그리고, 제2 트랜지스터(T2)의 제어전극은 i번째 스캔 배선(SLi)에 접속된다. 제2 트랜지스터(T2)는 i번째 스캔 배선(SLi)으로 i번째 스캔 신호가 제공될 때 턴-온되어 데이터 배선(DL)과 제1 트랜지스터(T1)의 제1 전극을 전기적으로 접속시킨다.
제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 제2 전극과 제어전극 사이에 접속된다. 제3 트랜지스터(T3)의 제어전극은 i번째 스캔 배선(SLi)에 접속된다. 제3 트랜지스터(T3)는 i번째 스캔 배선(SLi)으로 i번째 스캔 신호가 제공될 때 턴-온되어 제1 트랜지스터(T1)의 제2 전극과 제어전극을 전기적으로 접속시킨다. 따라서, 제3 트랜지스터(T3)가 턴-온될 때 제1 트랜지스터(T1)는 다이오드 형태로 접속된다.
제4 트랜지스터(T4)는 노드(ND)와 초기화 전원생성부(미도시) 사이에 접속된다. 그리고, 제4 트랜지스터(T4)의 제어전극은 i-1번째 스캔 배선(SLi-1)에 접속된다. 제4 트랜지스터(T4)는 i-1번째 스캔 배선(SLi-1)으로 i-1번째 스캔신호가 제공될 때 턴-온되어 노드(ND)로 초기화전압(Vint)을 제공한다.
제5 트랜지스터(T5)는 전원 배선(PL)과 제1 트랜지스터(T1)의 제1 전극 사이에 접속된다. 제5 트랜지스터(T5)의 제어전극은 i번째 발광제어 배선(ECLi)에 접속된다.
제6 트랜지스터(T6)는 제1 트랜지스터(T1)의 제2 전극과 유기발광소자(OLED)의 애노드전극 사이에 접속된다. 그리고, 제6 트랜지스터(T6)의 제어전극은 i번째 발광제어 배선(ECLi)에 접속된다.
제7 트랜지스터(T7)는 초기화 전원생성부(미도시)와 유기발광소자(OLED)의 애노드전극 사이에 접속된다. 그리고, 제7 트랜지스터(T7)의 제어전극은 i+1번째 스캔 배선(SLi+1)에 접속된다. 이와 같은 제7 트랜지스터(T7)는 i+1번째 스캔 배선(SLi+1)으로 i+1번째 스캔신호가 제공될 때 턴-온되어 초기화전압(Vint)을 유기발광소자(OLED)의 애노드전극으로 제공한다.
제7 트랜지스터(T7)는 화소(PX)의 블랙 표현 능력을 향상시킬 수 있다. 구체적으로, 제7 트랜지스터(T7)가 턴-온되면 유기발광소자(OLED)의 기생 커패시터(미도시)가 방전된다. 그러면, 블랙 휘도 구현시 제1 트랜지스터(T1)로부터의 누설전류에 의하여 유기발광소자(OLED)가 발광하지 않게되고, 이에 따라 블랙 표현 능력이 향상될 수 있다.
추가적으로, 도 5에서는 제7 트랜지스터(T7)의 제어전극이 i+1번째 스캔 배선(SLi+1)에 접속되는 것으로 도시되었지만, 본 발명이 이에 한정되지는 않는다. 본 발명의 다른 실시예에서, 제7 트랜지스터(T7)의 제어전극은 i번째 스캔 배선(SLi) 또는 i-1번째 스캔 배선(SLi-1)에 접속될 수 있다.
도 5에서는 PMOS를 기준으로 도시하였으나, 이에 제한되지 않는다. 본 발명의 다른 실시예에서 화소 회로(CC)는 NMOS로 구성될 수 있다. 본 발명의 또 다른 실시예에서 화소 회로(CC)는 NMOS와 PMOS의 조합에 의해 구성될 수 있다.
커패시터(CP)는 전원 배선(PL)과 노드(ND) 사이에 배치된다. 커패시터(CP)는 데이터 신호에 대응되는 전압을 저장한다. 커패시터(CP)에 저장된 전압에 따라 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 턴-온 될 때 제1 트랜지스터(T1)에 흐르는 전류량이 결정될 수 있다.
본 발명에서 화소(PX)의 구조는 도 5에 도시된 구조로 한정되지 않는다. 본 발명의 다른 실시예에서 화소(PX)는 유기발광소자(OLED)를 발광시키기 위한 다양한 형태로 구현될 수 있다.
도 6a는 본 발명의 일 실시예에 따른 화소의 일 부분에 대응하는 단면도이다.
도 6a를 참조하면, 표시 패널(DP)은 베이스층(BL), 회로층(ML), 발광 소자층(EL), 및 박막 봉지층(TFE)을 포함한다.
도 6a에서는 베이스층(BL)이 복수의 절연층들을 포함하는 적층 구조체인 경우를 일 예로 들어 도시하였다. 다만, 이는 일 예일 뿐, 베이스층(BL)은 단일의 절연층을 가질 수도 있다.
베이스층(BL)은 제1 베이스 절연층(110), 제2 베이스 절연층(120) 및 제3 베이스 절연층(130)을 포함할 수 있다. 제1 내지 제3 베이스 절연층들(110, 120, 130)은 플렉서블리티(Flexiblility)를 확보하기 위한 물질을 포함할 수 있다. 예를 들어, 제1 베이스 절연층(110) 및 제3 베이스 절연층(130)은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리이미드계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다. 제2 베이스 절연층(120)은 무기물을 포함할 수 있다. 예를 들어, 제2 베이스 절연층(120)은 실리콘 나이트라이드, 실리콘 옥시 나이트라이드, 실리콘 옥사이드, 티타늄옥사이드 및 알루미늄옥사이드 중 적어도 어느 하나를 포함할 수 있다.
베이스층(BL) 위에는 제1 절연층(210)이 배치되고, 제1 절연층(210) 위에는 드라이빙 트랜지스터(T1)가 배치될 수 있다. 드라이빙 트랜지스터(T1)는 반도체 패턴(ALD), 제어 전극(GED), 제1 전극(SED), 및 제2 전극(DED)을 포함할 수 있다.
반도체 패턴(ALD)은 제1 절연층(210) 위에 배치될 수 있다. 제1 절연층(210)은 반도체 패턴(ALD)에 개질된 표면을 제공하는 버퍼층일 수 있다. 이 경우, 반도체 패턴(ALD)은 베이스층(BL) 위에 직접 형성될 때보다 제1 절연층(210)에 대해 높은 접착력을 가질 수 있다. 또는, 제1 절연층(210)은 반도체 패턴(ALD)의 하면을 보호하는 배리어층일 수 있다. 이 경우, 제1 절연층(210)은 반도체 패턴(ALD)이 베이스층(BL) 자체 또는 베이스층(BL)을 통해 유입되는 오염이나 습기 등이 반도체 패턴(ALD)으로 침투되는 것을 차단할 수 있다. 또는, 제1 절연층(210)은 베이스층(BL)을 통해 입사되는 외부 광이 반도체 패턴(ALD)으로 입사되는 것을 차단하는 광 차단층일 수 있다. 이 경우, 제1 절연층(210)은 차광 물질을 더 포함할 수 있다.
반도체 패턴(ALD)은 폴리 실리콘 또는 아몰포스 실리콘을 포함할 수 있다. 그밖에 반도체 패턴(ALD)은 금속 산화물 반도체를 포함할 수 있다. 반도체 패턴(ALD)은 전자 또는 정공이 이동할 수 있는 통로역할을 하는 채널영역, 채널영역을 사이에 두고 배치된 제1 이온도핑영역 및 제2 이온도핑영역을 포함할 수 있다.
제2 절연층(220)은 제1 절연층(210) 위에 배치되며, 반도체 패턴(ALD)을 커버할 수 있다. 제2 절연층(220)은 무기 물질을 포함할 수 있다. 제2 절연층(220) 위에는 제어 전극(GED)이 배치될 수 있다. 상기 무기 물질은 실리콘 나이트라이드, 실리콘 옥시 나이트라이드, 실리콘 옥사이드, 티타늄옥사이드 및 알루미늄옥사이드 중 적어도 어느 하나를 포함할 수 있다.
제3 절연층(230)은 제2 절연층(220) 위에 배치되며, 제어 전극(GED)을 커버할 수 있다. 제3 절연층(230)은 무기 물질을 포함할 수 있다. 제3 절연층(230) 위에는 신호 배선들(SGL, 도 4 참조) 중 적어도 일부가 배치될 수 있다.
제4 절연층(240)은 제3 절연층(230) 위에 배치되며, 상기 신호 배선들(SGL, 도 4 참조) 중 적어도 일부를 커버할 수 있다. 제4 절연층(240)은 무기 물질을 포함할 수 있다.
제1 전극(SED) 및 제2 전극(DED)은 제4 절연층(240) 위에 배치될 수 있다. 제1 전극(SED) 및 제2 전극(DED) 각각은 제2 절연층(220), 제3 절연층(230) 및 제4 절연층(240)을 관통하는 관통홀들을 통해 반도체 패턴(ALD)과 연결될 수 있다.
제5 절연층(250)은 제4 절연층(240) 위에 배치되며, 제1 전극(SED) 및 제2 전극(DED)를 커버할 수 있다. 제5 절연층(250)은 패시베이션층일 수 있고, 무기 물질을 포함할 수 있다. 즉, 제5 절연층(250)은 무기 물질을 증착하여 형성될 수 있다.
제6 절연층(260)은 제5 절연층(250) 위에 배치된다. 제6 절연층(260)은 유기막 또는 유기막 및 무기막을 포함하는 적층 구조를 가질 수 있다. 제6 절연층(260)은 상부에 평탄면을 제공하는 평탄화층일 수 있다.
제3 전극(CT)은 제6 절연층(260) 위에 배치될 수 있다. 제3 전극(CT)은 제5 절연층(250) 및 제6 절연층(260)을 관통하는 관통홀을 통해 제2 전극(DED)에 접속될 수 있다.
제7 절연층(270)은 제6 절연층(260) 위에 배치되며, 제3 전극(CT)을 커버할 수 있다. 제7 절연층(270)은 유기막 또는 유기막 및 무기막을 포함하는 적층 구조를 가질 수 있다. 제7 절연층(270)은 상부에 평탄면을 제공하는 평탄화층일 수 있다.
제7 절연층(270) 위에는 발광 소자층(EL)이 배치될 수 있다. 발광 소자층(EL)은 제1 전극(E1), 발광층(EM), 및 제2 전극(E2)을 포함할 수 있다. 제1 전극(E1)은 제7 절연층(270) 위에 배치되고, 제7 절연층(270)을 관통하는 관통홀을 통해 제3 전극(CT)에 접속될 수 있다. 본 발명의 일 실시예에 따른 표시 패널(DP)은 제3 전극(CT)을 더 포함함으로써, 제1 전극(E1)이 단일의 제7 절연층(270)만 관통하더라도, 드라이빙 트랜지스터(T1)과 전기적으로 연결될 수 있다.
제8 절연층(280)은 제7 절연층(270) 위에 배치될 수 있다. 제8 절연층(280)에는 개구부가 정의되고, 개구부에 의해 제1 전극(E1)의 일부는 노출될 수 있다. 제8 절연층(280)의 개구부에 의해 노출된 제1 전극(E1)은 화소 발광 영역(PXA)으로 정의될 수 있다. 제8 절연층(280)은 화소 정의막이라 명칭될 수 있다. 예컨대, 복수 개의 화소들(PX, 도 4 참조)은 표시 패널(DP)의 평면 상에서 일정한 규칙으로 배치될 수 있다. 복수 개의 화소들(PX)이 배치된 영역은 화소영역으로 정의될 수 있고, 하나의 화소영역은 화소 발광 영역(PXA)과 화소 발광 영역(PXA)에 인접한 비발광 영역(NPXA)을 포함할 수 있다. 비발광 영역(NPXA)은 화소 발광 영역(PXA)을 에워 싸을 수 있다.
노출된 제1 전극(E1) 위에는 발광층(EM)이 배치될 수 있다. 발광층(EM)은 발광 물질을 포함하고, 전기적 신호가 인가되면 광을 생성할 수 있다.
제2 전극(E2)은 발광층(EM) 및 제8 절연층(280) 위에 배치될 수 있다. 제2 전극(E2)은 제2 전원(ELVSS, 도 5 참조)을 수신할 수 있다.
제2 전극(E2) 위에는 박막 봉지층(TFE)이 배치된다. 박막 봉지층(TFE)은 제2 전극(E2)을 직접 커버할 수 있다. 본 발명의 다른 실시예에서는, 박막 봉지층(TFE)과 제2 전극(E2) 사이에 제2 전극(E2)을 커버하는 캡핑층이 더 배치될 수 있다. 이 경우, 박막 봉지층(TFE)은 캡핑층을 직접 커버할 수 있다.
박막 봉지층(TFE)은 순차적으로 적층된 제1 무기층(310), 유기층(320) 및 제2 무기층(330)을 포함할 수 있다. 유기층(320)은 제1 무기층(310) 위에 배치될 수 있다. 제1 무기층(310) 및 제2 무기층(330)은 무기 물질을 증착하여 형성될 수 있고, 유기층(320)은 유기 물질을 증착, 프린팅 또는 코팅하여 형성될 수 있다.
도 6a에서는 박막 봉지층(TFE)이 2 개의 무기층과 1 개의 유기층을 포함하는 것을 예시적으로 도시하였으나, 이에 제한되는 것은 아니다. 예를 들어, 박막 봉지층(TFE)은 3 개의 무기층과 2 개의 유기층을 포함할 수도 있고, 이 경우, 무기층과 유기층은 번갈아 가며 적층된 구조를 가질 수 있다.
도 6b는 본 발명의 일 실시예에 따른 표시 패널(DP)의 일 부분에 대응하는 단면도이다. 예를 들어, 도 6b는 베이스층(BL)의 벤딩 영역(BA) 위에 적층된 구성들의 개략적인 단면도일 수 있다.
도 6a 및 도 6b를 참조하면, 베이스층(BL) 위에 제1 절연층(410), 제2 절연층(420) 및 제3 절연층(430)이 적층된다. 제1 절연층(410)은 도 6a의 제1 절연층(210)과 동일한 층이고, 제2 절연층(420)은 도 6a의 제2 절연층(220)과 동일한 층이고, 제3 절연층(430)은 도 6a의 제3 절연층(230)과 동일한 층일 수 있다. 다만, 이는 예시적인 것으로, 제1 절연층(410), 제2 절연층(420) 및 제3 절연층(430) 중 적어도 하나는 생략될 수 있다. 예를 들어, 제1 절연층(410) 및 제2 절연층(420)은 벤딩 영역(BA) 위에 배치되지 않을 수 있다. 따라서, 베이스층(BL)의 벤딩 영역(BA) 위에는 제3 절연층(430)이 바로 배치될 수도 있다.
제3 절연층(430) 위에는 제1 배선층(MLx)이 배치된다. 제1 배선층(MLx)은 신호 배선들(SGL, 도 4 참조) 중 적어도 일부를 포함할 수 있다.
제1 배선층(MLx) 위에는 제4 절연층(440)이 배치된다. 제4 절연층(440)은 도 6a의 제4 절연층(240)과 동일한 층일 수 있다.
제4 절연층(440) 위에는 제2 배선층(MLy)이 배치될 수 있다. 제2 배선층(MLy)은 신호 배선들(SGL, 도 4 참조) 중 나머지 일부, 제1 저항부(DU1, 도 4 참조) 및 제2 저항부(DU2, 도 4 참조)를 포함할 수 있다.
벤딩축(BX, 도 3b 참조)에 대해 제2 배선층(MLy)은 제1 배선층(MLx)보다 멀리 이격된다. 따라서, 벤딩 영역(BA)이 벤딩될 때 제2 배선층(MLy)에 걸리는 인장력은 제1 배선층(MLx)에 걸리는 인장력보다 클 수 있다. 따라서, 벤딩 영역(BA)이 벤딩될 때 제2 배선층(MLy)의 저항 변화는 제1 배선층(MLx)보다 클 수 있다. 제1 저항부(DU1, 도 4 참조) 및 제2 저항부(DU2, 도 4 참조)가 제2 배선층(MLy)포함 됨에 따라, 저항 변화가 더 용이하게 측정될 수 있다.
제2 배선층(MLy) 위에는 제5 절연층(450)이 배치되고, 제5 절연층(450) 위에는 제6 절연층(460)이 배치될 수 있다. 제5 절연층(450)은 도 6a의 제5 절연층(250)과 동일한 층이고, 제6 절연층(460)은 도 6a의 제6 절연층(260)과 동일한 층일 수 있다. 다만, 이는 예시적인 것으로, 제5 절연층(450) 및 제6 절연층(460) 중 적어도 하나는 생략될 수 있다.
제6 절연층(460) 위에는 보상층(NSC)이 배치될 수 있다. 보상층(NSC)은 수지를 포함할 수 있다. 보상층(NSC)의 두께 및 모듈러스를 조절하여 중립면이 형성되는 위치를 조절할 수 있다.
도 7은 도 4의 AA 영역을 확대하여 도시한 평면도이다.
도 4 및 도 7을 참조하면, 벤딩 영역(BA)은 제1 벤딩 영역(BA1) 및 제2 벤딩 영역(BA2)으로 구분될 수 있다. 제1 벤딩 영역(BA1)은 제1 영역(AR1)에 인접한 영역이고, 제2 벤딩 영역(BA2)은 제2 영역(AR2)에 인접한 영역일 수 있다. 즉, 제1 영역(AR1), 제1 벤딩 영역(BA1), 제2 벤딩 영역(BA2) 및 제2 영역(AR2)은 제1 방향(DR1)을 따라 순차적으로 정의될 수 있다.
제1 저항부(DU1) 및 제2 저항부(DU2)는 제1 벤딩 영역(BA1) 및 제2 벤딩 영역(BA2) 위에 배치된다.
제1 저항부(DU1)는 제1 저항선(DTL1), 제2 저항선(DTL2), 제1 저항 연결선들(DCL1), 및 제2 저항 연결선들(DCL2)을 포함할 수 있다.
제1 저항선(DTL1)은 제1 벤딩 영역(BA1)에 배치되고, 제2 저항선(DTL2)은 제2 벤딩 영역(BA2)에 배치될 수 있다. 제2 저항선(DTL2)은 제1 저항선(DTL1)과 제2 영역(AR2) 사이에 배치될 수 있다. 평면 상에서 제1 저항선(DTL1)은 제2 벤딩 영역(BA2)과 비중첩하고, 제2 저항선(DTL2)은 제1 벤딩 영역(BA1)과 비중첩할 수 있다. 즉, 제1 벤딩 영역(BA1)의 상태의 변화에 따라 제1 저항선(DTL1)의 저항이 변화되고, 제2 벤딩 영역(BA2)의 상태의 변화에 따라 제2 저항선(DTL2)의 저항이 변화될 수 있다.
제1 저항선(DTL1) 및 제2 저항선(DTL2)은 스트레인 게이지일 수 있다. 제1 저항선(DTL1) 및 제2 저항선(DTL2) 각각은 구불구불한 형상을 가질 수 있다. 예를 들어, 제1 저항선(DTL1) 및 제2 저항선(DTL2) 각각은 제1 벤딩 배선(BBL1), 제2 벤딩 배선(BBL2), 및 연결 배선(CBL)을 포함할 수 있다. 제1 벤딩 배선(BBL1) 및 제2 벤딩 배선(BBL2) 각각은 제1 방향(DR1)을 따라 연장될 수 있다. 제1 벤딩 배선(BBL1) 및 제2 벤딩 배선(BBL2)은 제2 방향(DR2)으로 서로 이격될 수 있다. 연결 배선(CBL)은 제1 벤딩 배선(BBL1)과 제2 벤딩 배선(BBL2)을 서로 연결할 수 있다. 즉, 연결 배선(CBL)은 제1 벤딩 배선(BBL1)의 일 단으로부터 제2 방향(DR2)을 따라 연장될 수 있고, 제2 벤딩 배선(BBL2)은 연결 배선(CBL)의 일 단으로부터 제1 방향(DR1)을 따라 연장될 수 있다.
본 발명의 다른 일 실시예에서, 연결 배선(CBL)은 제1 방향(DR1) 및 제2 방향(DR2)과 교차하는 방향, 예를 들어, 제1 방향(DR1)과 제2 방향(DR2) 사이의 제4 방향(DR4)으로 연장될 수도 있다.
제1 저항 연결선들(DCL1)은 제1 저항선(DTL1)에 연결될 수 있다. 예를 들어, 하나의 제1 저항 연결선은 제1 저항선(DTL1)의 일 단에 연결되고, 다른 하나의 제1 저항 연결선은 제1 저항선(DTL1)의 타 단에 연결될 수 있다.
제1 저항 연결선들(DCL1)은 제1 벤딩 영역(BA1)으로부터 제2 영역(AR2)을 향해 연장될 수 있다. 즉, 제1 저항 연결선들(DCL1)은 제1 벤딩 영역(BA1), 제2 벤딩 영역(BA2) 및 제2 영역(AR2) 위에 배치될 수 있다. 제1 저항 연결선들(DCL1)은 제2 패드들(DT-PD, 도 4 참조) 중 대응하는 제2 패드들에 일대일 대응하여 전기적으로 연결될 수 있다.
제2 저항 연결선들(DCL2)은 제2 저항선(DTL2)에 연결될 수 있다. 예를 들어, 하나의 제2 저항 연결선은 제2 저항선(DTL2)의 일 단에 연결되고, 다른 하나의 제2 저항 연결선은 제2 저항선(DTL2)의 타 단에 연결될 수 있다.
제2 저항 연결선들(DCL2)은 제2 벤딩 영역(BA2)으로부터 제2 영역(AR2)을 향해 연장될 수 있다. 제2 저항 연결선들(DCL2)은 제2 패드들(DT-PD) 중 대응하는 패드들에 일대일 대응하여 전기적으로 연결될 수 있다.
제2 패드들(DT-PD) 중 적어도 일부로부터 테스트 전압이 수신된다. 상기 테스트 전압은 제1 저항선(DTL1), 및 제1 저항 연결선들(DCL1)을 거쳐 감압될 수 있다. 본 명세서 내에서 감압된 테스트 전압은 결과 전압이라 명칭 한다. 상기 결과 전압은 제2 패드들(DT-PD) 중 적어도 다른 일부를 통해 데이터 구동부(IC, 도 3c 참조)로 전달될 수 있다. 제1 저항선(DTL1), 및 제1 저항 연결선들(DCL1)의 저항이 변화함에 따라 상기 테스트 전압과 상기 결과 전압의 전압 차이는 변화할 수 있다.
제1 저항선(DTL1), 제2 저항선(DTL2), 제1 저항 연결선들(DCL1) 및 제2 저항 연결선들(DCL2)은 모두 동일한 층에 배치될 수 있다. 예를 들어, 제1 저항선(DTL1), 제2 저항선(DTL2), 제1 저항 연결선들(DCL1) 및 제2 저항 연결선들(DCL2)은 도 6b의 제2 배선층(MLy)에 배치될 수 있다. 제2 벤딩 영역(BA2)에서 제1 저항 연결선들(DCL1) 사이에 제2 저항 연결선들(DCL2)이 배치될 수 있다. 또한, 제1 저항선(DTL1)의 총 길이는 제2 저항선(DTL2)의 총 길이보다 길 수 있다.
본 발명의 다른 일 실시예에서, 제1 저항 연결선들(DCL1) 및 제2 저항 연결선들(DCL2) 중 적어도 어느 하나는 도 6b의 제1 배선층(MLx)에 배치될 수 있다. 이 경우, 평면 상에서 제1 저항 연결선들(DCL1) 및 제2 저항 연결선들(DCL2)은 서로 중첩할 수 있다. 또한, 제1 저항선(DTL1)의 총 길이와 제2 저항선(DTL2)의 총 길이는 서로 동일할 수도 있다. 예를 들어, 제1 저항 연결선들(DCL1)이 제1 배선층(MLx)에 배치된 경우, 제1 저항 연결선들(DCL1)과 제1 저항선(DTL1) 사이의 제4 절연층(440, 도 6b 참조)에는 관통홀이 제공되고, 관통홀을 통해 제1 저항 연결선들(DCL1)과 제1 저항선(DTL1)이 전기적으로 연결될 수 있다.
본 발명의 실시예에 따르면, 벤딩 영역(BA)은 복수로 구분되고, 복수로 구분된 벤딩 영역들(BA1, BA2) 각각에 저항선이 배치된다. 따라서, 각 벤딩 영역 별로 저항 변화를 감지할 수 있다. 따라서, 벤딩 이상 여부를 보다 정밀하게 감지 가능하므로, 제품 신뢰성이 보다 향상될 수 있다.
제1 저항선(DTL1) 및 제2 저항선(DTL2)은 복수로 제공될 수 있고, 하나의 제1 저항선(DTL1) 및 하나의 제2 저항선(DTL2)은 제1 저항부(DU1)에 속하고, 다른 하나의 제1 저항선(DTL1) 및 다른 하나의 제2 저항선(DTL2)은 제2 저항부(DU2)에 속할 수 있다. 제2 저항부(DU2)는 제1 저항부(DU1)와 실질적으로 동일한 형상을 가지므로, 제2 저항부(DU2)에 대한 설명은 생략된다.
도 8은 도 4의 BB 영역을 확대하여 도시한 평면도이다.
도 4 및 도 8을 참조하면, 신호 배선들(SGL) 중 일부가 확대되어 도시되었다. 신호 배선들(SGL) 각각은 도 6b의 제1 배선층(MLx) 또는 제2 배선층(MLy)에 배치될 수 있다.
신호 배선들(SGL) 중 하나의 신호 배선의 제2 방향(DR2)에서 측정된 폭(WTy)은 도 7의 제1 저항선(DTL1) 중 제1 방향(DR1)으로 연장되는 제1 벤딩 배선(BBL1)의 제2 방향(DR2)에서 측정된 폭(WTx)보다 클 수 있다. 예를 들어, 제1 벤딩 배선(BBL1)의 폭(WTx)은 3㎛ 이고, 신호 배선들(SGL)의 폭(WTy)은 10㎛ 일 수 있다. 즉, 하나의 신호 배선의 폭(WTy)은 제1 벤딩 배선(BBL1)의 폭(WTx)의 3 배 이상일 수 있다.
벤딩 영역(BA)의 신호 배선들(SGL) 각각에는 복수의 홀들(HL)이 제공될 수 있다. 신호 배선들(SGL)에 크랙이 발생하였을 때, 홀들(HL)에 의해 크랙의 이동이 저지될 수 있다. 따라서, 제품 신뢰성이 보다 향상될 수 있다.
도 9는 본 발명의 다른 실시예에 따른 표시 패널의 일 부분을 확대하여 도시한 평면도이다. 도 9는 도 4의 AA 영역과 대응하는 영역일 수 있다.
도 4 및 도 9를 참조하면, 베이스층(BL)의 벤딩 영역(BA)은 제1 벤딩 영역(BA1a), 제2 벤딩 영역(BA2a) 및 중심 벤딩 영역(CBA)을 포함할 수 있다.
제1 벤딩 영역(BA1a)은 제1 영역(AR1)에 인접한 영역이고, 제2 벤딩 영역(BA2a)은 제2 영역(AR2)에 인접한 영역이고, 중심 벤딩 영역(CBA)은 제1 벤딩 영역(BA1a)과 제2 벤딩 영역(BA2a) 사이의 영역일 수 있다.
제1 저항선(DTL1a) 중 일부분(DTL1a-P)은 제1 벤딩 영역(BA1)으로부터 중심 벤딩 영역(CBA)을 향해 연장되고, 제2 저항선(DTL2a) 중 일부분(DTL2a-P)은 제2 벤딩 영역(BA2)으로부터 중심 벤딩 영역(CBA)을 향해 연장될 수 있다.
따라서, 중심 벤딩 영역(CBA)에는 제1 저항선(DTL1a) 중 일부분(DTL1a-P) 및 제2 저항선(DTL2a) 중 일부분(DTL2a-P)이 모두 배치될 수 있다.
제2 저항부(미도시)는 제1 저항부(DU1a)와 실질적으로 동일한 형상을 가지므로, 제2 저항부에 대한 설명은 생략된다.
도 10은 본 발명의 다른 실시예에 따른 표시 패널의 일 부분을 확대하여 도시한 평면도이다. 도 10은 도 4의 AA 영역과 대응하는 영역일 수 있다.
도 10을 참조하면, 제1 저항부(DU1b)는 제1 저항선(DTL1b), 제1 저항 연결선들(DCL1b), 제2 저항선(DTL2b), 및 제2 저항 연결선들(DCL2b)을 포함할 수 있다.
제1 저항 연결선들(DCL1b)은 제1 방향(DR1)을 따라 연장되고, 제1 저항선(DTL1b)은 제1 방향(DR1)과 교차하는 제2 방향(DR2)으로 연장될 수 있다. 제1 저항선(DTL1b)은 2 개의 제1 저항 연결선들(DCL1b)을 서로 연결할 수 있다.
제2 저항 연결선들(DCL2b)은 제1 방향(DR1)을 따라 연장되고, 제2 저항선(DTL2b)은 제2 방향(DR2)으로 연장될 수 있다. 제2 저항선(DTL2b)은 2 개의 제2 저항 연결선들(DCL2b)을 서로 연결할 수 있다.
도 10의 실시예에 따르면, 베이스층(BL)이 벤딩 됨에 따라, 제1 저항 연결선들(DCL1b) 및 제2 저항 연결선들(DCL2b)의 저항 변화가 제1 저항선(DTL1b) 및 제2 저항선(DTL2b)보다 클 수 있다.
전체 벤딩 영역(BA)의 변화에 따라 제1 저항 연결선들(DCL1b) 및 제1 저항선(DTL1b)의 저항이 변화될 수 있다. 제2 벤딩 영역(BA2)의 변화에 따라 제2 저항 연결선들(DCL2b) 및 제2 저항선(DTL2b)의 저항이 변화될 수 있다. 이 경우, 제1 벤딩 영역(BA1)의 벤딩에 따른 저항 변화는 제1 저항 연결선들(DCL1b) 및 제1 저항선(DTL1b)의 저항 변화 값으로부터 제2 저항 연결선들(DCL2b) 및 제2 저항선(DTL2b)의 저항 변화 값을 제거하여 결정할 수 있다.
제2 저항부(미도시)는 제1 저항부(DU1b)와 실질적으로 동일한 형상을 가지므로, 제2 저항부에 대한 설명은 생략된다.
도 11은 본 발명의 다른 실시예에 따른 표시 패널의 일 부분을 확대하여 도시한 평면도이다. 도 11은 도 4의 AA 영역과 대응하는 영역일 수 있다.
도 11을 참조하면, 제1 저항부(DU1c)는 제1 저항선(DTL1c), 제1 저항 연결선들(DCL1), 제2 저항선(DTL2c), 및 제2 저항 연결선들(DCL2)을 포함할 수 있다.
제1 저항선(DTL1c) 및 제2 저항선(DTL2c) 각각은 구불구불한 형상을 가질 수 있다. 예를 들어, 제1 저항선(DTL1c) 및 제2 저항선(DTL2c) 각각은 제1 벤딩 배선(BBL1a) 및 제2 벤딩 배선(BBL2a)을 포함할 수 있다. 제1 벤딩 배선(BBL1a)은 제1 방향(DR1)과 제2 방향(DR2) 사이의 제4 방향(DR4)을 따라 연장될 수 있고, 제2 벤딩 배선(BBL2a)은 제1 벤딩 배선(BBL1a)의 일 단으로부터 제4 방향(DR4)과 교차하는 제5 방향(DR5)으로 연장될 수 있다.
제2 저항부(미도시)는 제1 저항부(DU1c)와 실질적으로 동일한 형상을 가지므로, 제2 저항부에 대한 설명은 생략된다.
도 12는 본 발명의 다른 실시예에 따른 표시 패널의 일 부분을 확대하여 도시한 평면도이다. 도 12는 도 4의 AA 영역과 대응하는 영역일 수 있다.
제1 저항부(DU1d)는 도 7과 비교하였을 때, 평균 저항선(ADTL) 및 평균 저항 연결선들(ADCL)을 더 포함할 수 있다.
평균 저항선(ADTL)은 제1 벤딩 영역(BA1) 및 제2 벤딩 영역(BA2)에 배치될 수 있다. 평균 저항 연결선들(ADCL) 중 하나는 평균 저항선(ADTL)의 일 단, 다른 하나는 평균 저항선(ADTL)의 타 단에 연결될 수 있다.
전체 벤딩 영역(BA)의 벤딩 상태의 변화에 따라 평균 저항선(ADTL) 및 평균 저항 연결선들(ADCL)의 저항 값이 변화될 수 있다. 평균 저항선(ADTL) 및 평균 저항 연결선들(ADCL)의 저항 값의 변화를 이용하여, 벤딩의 이상 유무뿐만 아니라, 보상층(NSC, 도 3c 참조)의 두께에 따른 인장력 변화 등을 판단할 수 있다.
제2 저항부(미도시)는 제1 저항부(DU1d)와 실질적으로 동일한 형상을 가지므로, 제2 저항부에 대한 설명은 생략된다.
데이터 구동부(IC, 도 3c 참조)는 제1 벤딩 영역(BA1)의 벤딩 상태의 변화에 따른 제1 저항선(DTL1)의 저항 변화, 제2 벤딩 영역(BA2)의 벤딩 상태의 변화에 따른 제2 저항선(DTL2)의 저항 변화, 벤딩 영역(BA) 전체의 벤딩 상태의 변화에 따른 평균 저항선(ADTL)의 저항 변화를 감지하며, 상기 저항 변화는 데이터 구동부(IC)에 저장될 수 있다. 따라서, 벤딩 후에 데이터 구동부(IC)에 저장된 저항 변화 값을 근거로 벤딩 이상 유무를 판단할 수 있다.
도 13은 도3a에 도시된 표시 패널의 평면도이다.
도 13을 참조하면, 베이스층(BL)의 벤딩 영역(BA)은 제1 벤딩 영역(BA1a), 제2 벤딩 영역(BA2a) 및 중심 벤딩 영역(CBA)을 포함할 수 있다.
제1 벤딩 영역(BA1a)은 제1 영역(AR1)에 인접한 영역이고, 제2 벤딩 영역(BA2a)은 제2 영역(AR2)에 인접한 영역이고, 중심 벤딩 영역(CBA)은 제1 벤딩 영역(BA1a)과 제2 벤딩 영역(BA2a) 사이의 영역일 수 있다.
벤딩 영역(BA)에는 제1 저항부(DUx) 및 제2 저항부(DUy)가 배치될 수 있다. 제1 저항부(DUx) 및 제2 저항부(DUy) 각각은 벤딩 영역(BA)의 벤딩에 따라 저항이 변화될 수 있다. 제1 저항부(DUx)와 제2 저항부(DUy)는 제2 방향(DR2)으로 서로 이격될 수 있다. 평면 상에서 제1 저항부(DUx)와 제2 저항부(DUy) 사이에는 신호 배선들(SGL)이 배치될 수 있다. 제1 저항부(DUx)에 대한 구체적인 설명은 후술된다.
도 14는 도 13의 AA' 영역을 확대하여 도시한 평면도이다.
제1 저항부(DUx)는 제1 저항선(DTLx1), 제2 저항선(DTLx2), 제3 저항선(DTLx3), 제1 저항 연결선들(DCLx1), 제2 저항 연결선들(DCLx2), 및 제3 저항 연결선들(DCLx3)을 포함할 수 있다.
제1 저항선(DTLx1)은 제1 벤딩 영역(BA1a)에 배치되고, 제2 저항선(DTLx2)은 제2 벤딩 영역(BA2a)에 배치되고, 제3 저항선(DTLx3)은 중심 벤딩 영역(CBA)에 배치될 수 있다. 평면 상에서 제1 저항선(DTL1)은 중심 벤딩 영역(CBA) 및 제2 벤딩 영역(BA2a)과 비중첩하고, 제2 저항선(DTL2)은 제1 벤딩 영역(BA1a) 및 중심 벤딩 영역(CBA)과 비중첩하고, 제3 저항선(DTL3)은 제1 벤딩 영역(BA1a) 및 제2 벤딩 영역(BA2a)과 비중첩할 수 있다.
벤딩 영역(BA)이 벤딩 됨에 따라, 제1 저항선(DTLx1), 제2 저항선(DTLx2), 제3 저항선(DTLx3), 제1 저항 연결선들(DCLx1), 제2 저항 연결선들(DCLx2), 및 제3 저항 연결선들(DCLx3) 각각의 저항이 변화될 수 있다.
데이터 구동부(IC, 도 3c 참조)는 제1 저항선(DTLx1), 제2 저항선(DTLx2), 제3 저항선(DTLx3), 제1 저항 연결선들(DCLx1), 제2 저항 연결선들(DCLx2), 및 제3 저항 연결선들(DCLx3) 각각의 저항 변화에 따라, 벤딩 이상 유무를 검출할 수 있다.
본 발명의 실시예에 따르면, 각 벤딩 영역 별로 해당 영역에 배치된 저항선의 저항 변화를 감지하여 벤딩 이상 여부를 판단한다. 따라서, 벤딩 이상 여부를 보다 정밀하게 감지 가능하므로, 제품 신뢰성이 향상될 수 있다.
제2 저항부(미도시)는 제1 저항부(DUx)와 실질적으로 동일한 형상을 가지므로, 제2 저항부에 대한 설명은 생략된다.
도 15는 본 발명의 다른 실시예에 따른 표시 패널의 일 부분을 확대하여 도시한 평면도이다. 도 15는 도 13의 AA' 영역과 대응하는 영역일 수 있다.
베이스층(BL)의 벤딩 영역(BA)은 제1 벤딩 영역(BA1b), 제2 벤딩 영역(BA2b), 중심 벤딩 영역(CBAb), 제1 서브 중심 벤딩 영역(CBAbs1), 및 제2 서브 중심 벤딩 영역(CBAbs2)을 포함할 수 있다.
제1 서브 중심 벤딩 영역(CBAbs1)은 제1 벤딩 영역(BA1b) 및 중심 벤딩 영역(CBAb) 사이에 배치되고, 제2 서브 중심 벤딩 영역(CBAbs2)은 제2 벤딩 영역(BA2b) 및 중심 벤딩 영역(CBAb) 사이에 배치된다.
제1 벤딩 영역(BA1b), 제1 서브 중심 벤딩 영역(CBAbs1), 중심 벤딩 영역(CBAb), 제2 서브 중심 벤딩 영역(CBAbs2) 및 제2 벤딩 영역(BA2b)은 제1 방향(DR1)을 따라 순차적으로 배열될 수 있다.
제1 저항부(DUxa)는 제1 저항선(DTLx1a), 제2 저항선(DTLx2a), 제3 저항선(DTLx3a), 제1 저항 연결선들(DCLx1a), 제2 저항 연결선들(DCLx2a), 및 제3 저항 연결선들(DCLx3a)을 포함할 수 있다.
제1 저항선(DTLx1a) 중 일부분은 제1 벤딩 영역(BA1b)으로부터 제1 서브 중심 벤딩 영역(CBAbs1)을 향해 연장되고, 제2 저항선(DTLx2a) 중 일부분은 제2 벤딩 영역(BA2b)으로부터 제2 서브 중심 벤딩 영역(CBAbs2)을 향해 연장되고, 제3 저항선(DTLx3a) 중 일부분은 중심 벤딩 영역(CBAb)으로부터 제1 서브 중심 벤딩 영역(CBAbs1)을 향해 연장되고, 제3 저항선(DTLx3a) 중 다른 일부분은 중심 벤딩 영역(CBAb)으로부터 제2 서브 중심 벤딩 영역(CBAbs2)을 향해 연장될 수 있다. 따라서, 제1 서브 중심 벤딩 영역(CBAbs1)에는 제1 저항선(DTLx1a) 및 3 저항선(DTLx3a)이 모두 배치되고, 제2 서브 중심 벤딩 영역(CBAbs2)에는 제2 저항선(DTLx2a) 및 제3 저항선(DTLx3a)이 모두 배치될 수 있다.
제2 저항부(미도시)는 제1 저항부(DUxa)와 실질적으로 동일한 형상을 가지므로, 제2 저항부에 대한 설명은 생략된다.
도 16은 본 발명의 다른 실시예에 따른 표시 패널의 일 부분을 확대하여 도시한 평면도이다. 도 16은 도 13의 AA' 영역과 대응하는 영역일 수 있다.
도 11의 제1 저항부(DU1c)와 비교하였을 때, 제1 저항부(DUxb)는 제3 저항선(DTLx3b) 및 제3 저항 연결선들(DCLx3b)을 더 포함할 수 있다.
제1 저항선(DTL1c)은 제1 벤딩 영역(BA1a)에 배치되고, 제2 저항선(DTL2c)은 제2 벤딩 영역(BA2a)에 배치될 수 있다. 제3 저항선(DTLx3b)은 중심 벤딩 영역(CBA)에 배치되며, 제3 저항선(DTLx3b)의 일부는 제1 벤딩 영역(BA1a)을 향해 연장되고, 제3 저항선(DTLx3b)의 다른 일부는 제2 벤딩 영역(BA2a)을 향해 연장될 수 있다.
제3 저항선(DTLx3b)은 제1 저항선(DTL1c) 및 제2 저항선(DTL2c) 사이에 배치되고, 제3 저항 연결선들(DCLx3b) 중 하나의 제3 저항 연결선은 제3 저항선(DTLx3b)의 일 단, 다른 하나의 제3 저항 연결선은 제3 저항선(DTLx3b)의 타단에 연결될 수 있다.
제2 벤딩 영역(BA2a)에서 제1 저항 연결선들(DCL1) 사이에는 제3 저항 연결선들(DCLx3b)이 배치되고, 제3 저항 연결선들(DCLx3b) 사이에는 제2 저항 연결선들(DCL2)이 배치될 수 있다.
제2 저항부(미도시)는 제1 저항부(DUxb)와 실질적으로 동일한 형상을 가지므로, 제2 저항부에 대한 설명은 생략된다.
도 17은 본 발명의 다른 실시예에 따른 표시 패널의 일 부분을 확대하여 도시한 평면도이다. 도 17은 도 13의 AA' 영역과 대응하는 영역일 수 있다.
도 10의 제1 저항부(DU1b)와 비교하였을 때, 제1 저항부(DUxc)는 제3 저항선(DTLx3c) 및 제3 저항 연결선들(DCLx3c)을 더 포함할 수 있다.
제1 저항선(DTL1b)은 제1 벤딩 영역(BA1a)에 배치되고, 제2 저항선(DTL2b)은 제2 벤딩 영역(BA2a)에 배치되고, 제3 저항선(DTLx3c)은 중심 벤딩 영역(CBA)에 배치될 수 있다. 제1 저항 연결선들(DCL1b)은 제1 벤딩 영역(BA1a)으로부터 중심 벤딩 영역(CBA)을 거쳐 제2 벤딩 영역(BA2a)까지 연장될 수 있고, 제3 저항 연결선들(DCLx3c)은 중심 벤딩 영역(CBA)으로부터 제2 벤딩 영역(BA2a)까지 연장될 수 있다.
중심 벤딩 영역(CBA)의 벤딩에 따른 저항 변화는 제3 저항선(DTLx3c) 및 제3 저항 연결선들(DCLx3c)의 저항 변화 값으로부터, 제2 저항선(DTL2b) 및 제2 저항 연결선(DCL2b)의 저항 변화 값을 제거하여 결정할 수 있다. 또한, 제1 벤딩 영역(BA1a)의 벤딩에 따른 저항 변화는 제1 저항선(DTL1b) 및 제1 저항 연결선(DCL1b)의 저항 변화 값으로부터 제3 저항선(DTLx3c) 및 제3 저항 연결선들(DCLx3c)의 저항 변화 값을 제거하여 결정할 수 있다.
제2 저항부(미도시)는 제1 저항부(DUxc)와 실질적으로 동일한 형상을 가지므로, 제2 저항부에 대한 설명은 생략된다.
도 18은 본 발명의 다른 실시예에 따른 표시 패널의 일 부분을 확대하여 도시한 평면도이다. 도 18은 도 13의 AA' 영역과 대응하는 영역일 수 있다.
도 14와 비교하였을 때, 제1 저항부(DUxd)는 평균 저항선(ADTLx) 및 평균 저항 연결선들(ADCLx)을 더 포함할 수 있다.
전체 벤딩 영역(BA)의 벤딩 상태의 변화에 따라 평균 저항선(ADTLx) 및 평균 저항 연결선들(ADCLx)의 저항 값이 변화될 수 있다. 제2 저항부(미도시)는 제1 저항부(DUxd)와 실질적으로 동일한 형상을 가지므로, 제2 저항부에 대한 설명은 생략된다.
도 19는 본 발명의 일 실시예에 따른 제1 상태의 표시 패널의 일 부분에 대응하는 단면도이고, 도 20는 본 발명의 일 실시예에 따른 제2 상태의 표시 패널의 일 부분에 대응하는 단면도이다.
도 19 및 도 20은 베이스층(BL)의 벤딩 영역(BA)이 벤딩된 상태를 도시한 것이다. 벤딩된 상태에서, 베이스층(BL)의 제1 영역(AR1)과 제2 영역(AR2) 사이에는 접착제(ADL, ADLa)가 배치될 수 있다. 접착제(ADL, ADLa)에 의해 제1 영역(AR1)과 제2 영역(AR2)이 결합될 수 있다.
본 발명의 일 실시예에서, 접착제(ADL, ADLa)는 제1 보호 필름(PFa) 및 제2 보호 필름(PFb) 사이에 배치되며, 제1 보호 필름(PFa) 및 제2 보호 필름(PFb) 각각에 부착될 수 있다. 다만, 이는 일 예일 뿐, 제1 보호 필름(PFa)의 배면에 다른 보강 부재가 제공되는 경우, 접착제(ADL, ADLa)는 상기 보강 부재에 부착될 수도 있다.
도 19는 베이스층(BL)의 제1 영역(AR1)과 제2 영역(AR2)이 바르게 정렬된 상태를 도시한 것이다. 즉, 도 19의 표시 패널(DP-G)은 양품으로 분류될 수 있다.
도 20은 표시 패널(DP-F)의 베이스층(BL)의 제1 영역(AR1)과 제2 영역(AR2)의 정렬이 어긋난 상태를 도시한 것이다. 도 20에서 제1 영역(AR1)과 제2 영역(AR2) 사이에 배치된 접착제(ADLa)의 형상은 도 19에 도시된 접착제(ADL)의 형상과 상이하다.
특히, 도 20에서 제1 벤딩 영역(BA1a)의 곡률 반경은 제2 벤딩 영역(BA2a)의 곡률 반경보다 더 작은 곡률 반경을 가질 수 있다. 곡률 반경이 작을 수록, 신호 배선들에 크랙이 발생될 확률을 증가할 수 있다. 따라서, 제1 벤딩 영역(BA1a)에 배치된 신호 배선들에 크랙이 발생될 확률이 보다 증가될 수 있다.
베이스층(BL)이 벤딩되지 않았을 때 도 18의 평균 저항선(ADTLx) 및 평균 저항 연결선들(ADCLx)의 측정된 저항은 Ω0이다. 도 19에 도시된 바와 같이 베이스층(BL)이 벤딩되었을 때 평균 저항선(ADTLx) 및 평균 저항 연결선들(ADCLx)의 저항은 1.022Ω0이고, 도 20에 도시된 바와 같이 베이스층(BL)이 벤딩되었을 때 평균 저항선(ADTLx) 및 평균 저항 연결선들(ADCLx)의 저항은 1.020Ω0로 측정되었다.
단순히 평균 저항선(ADTLx) 및 평균 저항 연결선들(ADCLx)의 저항만을 비교하였을 때, 도 19의 표시 패널(DP-G)과 도 20의 표시 패널(DP-F)은 모두 양품으로 판정될 수 있다. 하지만, 도 20의 표시 패널(DP-F)의 제1 벤딩 영역(BA1a)에 배치된 신호 배선들에는 크랙이 발생될 수 있다. 상기 크랙은 검사 공정 중에 검출되지 못할 수 있다. 즉, 검사 공정 중에 검출되지 못한 상기 크랙은 점차적으로 진행되어, 사용자가 표시 장치(DD, 도 1 참조)를 사용하는 중에 문제가 발생될 수 있다.
도 20의 표시 패널(DP-F)에서 제1 벤딩 영역(BA1a)에 배치된 제1 저항선(DTLx1) 및 제1 저항선(DTLx1)에 연결된 제1 저항 연결선들(DCLx1)의 제1 저항 변화량은 표시 패널(DP-F)의 제2 벤딩 영역(BA2a)에 배치된 제2 저항선(DTLx2) 및 제2 저항선(DTLx2)에 연결된 제2 저항 연결선들(DCLx2)의 제2 저항 변화량보다 클 수 있다. 또한, 중심 벤딩 영역(CBA)은 상대적으로 곡률 반경이 크기 때문에, 제3 저항선(DTLx3) 및 제3 저항 연결선들(DCLx3)의 제3 저항 변화량은 상기 제1 저항 변화량 및 상기 제2 저항 변화량보다 작을 수 있다.
본 발명의 일 실시예에 따르면, 벤딩 영역(BA)의 영역 별로 저항을 측정한다. 따라서, 벤딩 이상 여부를 보다 정밀하게 감지할 수 있고, 그에 따라 제품 신뢰성이 향상될 수 있다. 본 명세서에서는 벤딩 영역(BA)을 두 개의 영역 및 세 개의 영역으로 분할하여 각 영역별로 저항을 측정하는 것을 예로 들어 설명하였다. 하지만, 본 발명은 이에 제한되지 않고, 네 개 이상의 영역으로 분할하여 저항을 측정할 수도 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
DD: 표시 장치 DP: 표시 패널
BL: 베이스층 AR1: 제1 영역
AR2: 제2 영역 BA: 벤딩 영역
BA1: 제1 벤딩 영역 BA2: 제2 벤딩 영역
CBA: 중심 벤딩 영역 DU1: 제1 저항부
DU2: 제2 저항부

Claims (20)

  1. 제1 영역, 상기 제1 영역 아래에 배치된 제2 영역, 및 상기 제1 영역에 인접한 제1 벤딩 영역 및 상기 제2 영역에 인접한 제2 벤딩 영역을 포함하는 벤딩 영역을 포함하는 베이스층;
    상기 제1 영역 위에 배치된 화소들;
    상기 제2 영역 위에 배치된 패드들;
    상기 화소들과 전기적으로 연결되며, 상기 제1 영역, 상기 벤딩 영역 및 상기 제2 영역 위에 배치된 신호 배선들;
    상기 제1 벤딩 영역에 배치되며, 상기 제1 벤딩 영역의 벤딩 상태에 대응하는 저항을 갖는 제1 저항선;
    상기 제1 저항선과 전기적으로 연결되며, 상기 제1 벤딩 영역, 상기 제2 벤딩 영역 및 상기 제2 영역 위에 배치된 제1 저항 연결선들;
    상기 제2 벤딩 영역에 배치되며, 상기 제2 벤딩 영역의 벤딩 상태에 대응하는 저항을 가지며, 상기 제1 저항선 및 상기 제2 영역 사이에 배치된 제2 저항선; 및
    상기 제2 저항선과 전기적으로 연결되며, 상기 제2 벤딩 영역 및 상기 제2 영역 위에 배치된 제2 저항 연결선들을 포함하고,
    상기 제1 저항선, 상기 제1 저항 연결선들, 상기 제2 저항선, 및 상기 제2 저항 연결선들은 상기 제1 영역에 배치되지 않는 표시 장치.
  2. 제1 항에 있어서,
    상기 벤딩 영역은 상기 제1 벤딩 영역 및 상기 제2 벤딩 영역 사이에 중심 벤딩 영역을 더 포함하는 표시 장치.
  3. 제2 항에 있어서,
    상기 제1 저항선 중 일부분은 상기 제1 벤딩 영역으로부터 상기 중심 벤딩 영역을 향해 연장되고, 상기 제2 저항선 중 일부분은 상기 제2 벤딩 영역으로부터 상기 중심 벤딩 영역을 향해 연장되는 표시 장치.
  4. 제2 항에 있어서,
    상기 중심 벤딩 영역에 배치된 제3 저항선; 및
    상기 제3 저항선과 전기적으로 연결되며, 상기 중심 벤딩 영역, 상기 제2 벤딩 영역, 상기 제2 영역 위에 배치된 제3 저항 연결선들을 더 포함하는 표시 장치.
  5. 제4 항에 있어서,
    상기 벤딩 영역은 상기 제1 벤딩 영역 및 상기 중심 벤딩 영역 사이에 배치된 제1 서브 중심 벤딩 영역, 및 상기 중심 벤딩 영역 및 제2 벤딩 영역 사이에 배치된 제2 서브 중심 벤딩 영역을 더 포함하고,
    상기 제1 저항선 중 일부분은 상기 제1 벤딩 영역으로부터 상기 제1 서브 중심 벤딩 영역을 향해 연장되고, 상기 제2 저항선 중 일부분은 상기 제2 벤딩 영역으로부터 상기 제2 서브 중심 벤딩 영역을 향해 연장되고, 상기 제3 저항선 중 일부는 상기 중심 벤딩 영역으로부터 상기 제1 서브 중심 벤딩 영역을 향해 연장되고, 상기 제3 저항선 중 다른 일부는 상기 중심 벤딩 영역으로부터 상기 제2 서브 중심 벤딩 영역을 향해 연장되는 표시 장치.
  6. 제1 항에 있어서,
    상기 제2 벤딩 영역에서 상기 제1 저항 연결선들 사이에 상기 제2 저항 연결선들이 배치되는 표시 장치.
  7. 제1 항에 있어서,
    상기 베이스층 내에서 상기 제1 영역, 상기 제1 벤딩 영역, 상기 제2 벤딩 영역 및 상기 제2 영역은 제1 방향을 따라 순차적으로 정의된 표시 장치.
  8. 제7 항에 있어서,
    상기 제1 저항선 및 제2 저항선 각각은,
    상기 제1 방향을 따라 연장되는 제1 벤딩 배선;
    상기 제1 벤딩 배선의 일 단으로부터 상기 제1 방향과 교차하는 제2 방향을 따라 연장되는 연결 배선; 및
    상기 연결 배선의 일단으로부터 상기 제1 방향을 따라 연장되는 제2 벤딩 배선을 포함하는 표시 장치.
  9. 제7 항에 있어서,
    상기 제1 저항선 및 제2 저항선 각각은,
    상기 제1 방향과 상기 제1 방향과 직교하는 제2 방향 사이의 제3 방향을 따라 연장되는 제1 벤딩 배선; 및
    상기 제1 벤딩 배선의 일 단으로부터 상기 제3 방향과 교차하는 제4 방향을 따라 연장되는 제2 벤딩 배선을 포함하는 표시 장치.
  10. 제7 항에 있어서,
    상기 제1 저항선 및 상기 제2 저항선 각각은 복수로 제공되고,
    상기 제1 저항선들은 상기 신호 배선들을 사이에 두고 상기 제1 방향과 교차하는 제2 방향으로 서로 이격되어 배치되고,
    상기 제2 저항선들은 상기 신호 배선들을 사이에 두고, 상기 제2 방향으로 서로 이격되어 배치되는 표시 장치.
  11. 제1 항에 있어서,
    상기 제1 벤딩 영역 및 상기 제2 벤딩 영역에 배치된 평균 저항선; 및
    상기 평균 저항선과 전기적으로 연결되며, 상기 제1 벤딩 영역, 상기 제2 벤딩 영역 및 상기 제2 영역 위에 배치된 평균 저항 연결선들을 더 포함하는 표시 장치.
  12. 제1 항에 있어서,
    상기 베이스층의 상기 제1 영역 및 상기 제2 영역 아래에 배치된 보호 필름을 더 포함하는 표시 장치.
  13. 제1 항에 있어서,
    상기 베이스층의 상기 벤딩 영역 위에 배치되며, 상기 벤딩 영역 위에 배치된 상기 신호 배선들, 상기 제1 저항선, 상기 제2 저항선, 상기 제1 저항 연결선들, 및 상기 제2 저항 연결선들을 커버하는 보상층을 더 포함하는 표시 장치.
  14. 제1 항에 있어서,
    상기 제1 저항선 및 상기 제2 저항선 각각과 전기적으로 연결되어, 상기 벤딩 영역이 벤딩되는 동안 상기 제1 저항선 및 상기 제2 저항선 각각의 저항 변화를 감지하는 데이터 구동부를 더 포함하는 표시 장치.
  15. 제1 항에 있어서,
    평면 상에서 상기 제1 저항선은 상기 제2 벤딩 영역과 비중첩하고, 평면 상에서 상기 제2 저항선은 상기 제1 벤딩 영역과 비중첩하는 표시 장치.
  16. 제1 영역, 상기 제1 영역 아래에 배치된 제2 영역, 및 상기 제1 영역에 인접한 제1 벤딩 영역 및 상기 제2 영역에 인접한 제2 벤딩 영역을 포함하는 벤딩 영역을 포함하는 베이스층;
    상기 제1 영역 위에 배치된 화소들;
    상기 제2 영역 위에 배치된 패드들;
    상기 화소들과 전기적으로 연결되며, 상기 제1 영역, 상기 벤딩 영역 및 상기 제2 영역 위에 배치된 신호 배선들;
    상기 제1 벤딩 영역에 배치되어, 상기 제1 벤딩 영역의 벤딩 상태에 따라 저항이 변화되는 제1 저항선;
    상기 제2 벤딩 영역에 배치되어, 상기 제2 벤딩 영역의 벤딩 상태에 따라 저항이 변화되는 제2 저항선;
    상기 제1 벤딩 영역 및 상기 제2 벤딩 영역에 배치되어, 상기 벤딩 영역의 벤딩 상태에 따라 저항이 변화되는 평균 저항선; 및
    상기 벤딩 영역이 벤딩되는 동안 상기 제1 저항선, 상기 제2 저항선, 및 상기 평균 저항선 각각의 저항 변화를 감지하며, 상기 저항 변화를 저장하는 데이터 구동부를 포함하고,
    상기 제1 저항선, 상기 제2 저항선, 및 상기 평균 저항선은 상기 제1 영역에 배치되지 않는 표시 장치.
  17. 제16 항에 있어서,
    상기 벤딩 영역은 상기 제1 벤딩 영역 및 상기 제2 벤딩 영역 사이에 중심 벤딩 영역을 더 포함하고,
    상기 중심 벤딩 영역에 배치되어, 상기 중심 벤딩 영역의 벤딩 상태에 따라 저항이 변화되는 제3 저항선을 더 포함하는 표시 장치.
  18. 표시 영역, 상기 표시 영역 아래에 배치된 패드 영역, 상기 표시 영역과 상기 패드 영역 사이에 배치되며 상기 표시 영역과 인접한 제1 벤딩 영역 및 상기 패드 영역과 인접한 제2 벤딩 영역을 포함하는 벤딩 영역을 포함하는 베이스층;
    상기 베이스층 위에 배치된 제1 도전층;
    상기 제1 도전층 위에 배치된 제1 절연층;
    상기 제1 절연층 위에 배치되며, 상기 제1 벤딩 영역에만 배치되어 상기 제1 벤딩 영역의 벤딩 상태에 따라 저항이 변화되는 제1 저항선 및 상기 제2 벤딩 영역에만 배치되어 상기 제2 벤딩 영역의 벤딩 상태에 따라 저항이 변화되는 제2 저항선을 포함하는 제2 도전층; 및
    상기 제2 도전층 위에 배치된 제2 절연층을 포함하는 표시 장치.
  19. 제18 항에 있어서,
    평면 상에서 상기 제1 저항선은 상기 제2 벤딩 영역과 비중첩하고, 평면 상에서 상기 제2 저항선은 상기 제1 벤딩 영역과 비중첩하는 표시 장치.
  20. 제18 항에 있어서,
    상기 제2 도전층은 상기 제1 저항선의 일 단 및 타 단에 연결된 제1 저항 연결선들, 및 상기 제2 저항선의 일 단 및 타 단에 연결된 제2 저항 연결선들을 더 포함하고, 상기 제1 저항 연결선들 및 상기 제2 저항 연결선들 각각은 제1 방향을 따라 연장되고, 상기 제1 저항선은 상기 제1 방향과 교차하는 제2 방향을 따라 연장되어 상기 제1 저항 연결선들을 연결하고, 상기 제2 저항선은 상기 제2 방향을 따라 연장되어 상기 제2 저항 연결선들을 연결하는 표시 장치.
KR1020180083232A 2018-07-18 2018-07-18 표시 장치 Active KR102522469B1 (ko)

Priority Applications (8)

Application Number Priority Date Filing Date Title
KR1020180083232A KR102522469B1 (ko) 2018-07-18 2018-07-18 표시 장치
JP2019063665A JP7313172B2 (ja) 2018-07-18 2019-03-28 表示装置
US16/376,570 US10679536B2 (en) 2018-07-18 2019-04-05 Display device
EP19177225.0A EP3598424A1 (en) 2018-07-18 2019-05-29 Display device
EP22192292.5A EP4113491A3 (en) 2018-07-18 2019-05-29 Display device
CN201910644200.3A CN110738928B (zh) 2018-07-18 2019-07-17 显示装置
TW108125302A TWI814869B (zh) 2018-07-18 2019-07-17 顯示裝置
US16/895,631 US11195441B2 (en) 2018-07-18 2020-06-08 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180083232A KR102522469B1 (ko) 2018-07-18 2018-07-18 표시 장치

Publications (2)

Publication Number Publication Date
KR20200010684A KR20200010684A (ko) 2020-01-31
KR102522469B1 true KR102522469B1 (ko) 2023-04-19

Family

ID=66676340

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180083232A Active KR102522469B1 (ko) 2018-07-18 2018-07-18 표시 장치

Country Status (6)

Country Link
US (2) US10679536B2 (ko)
EP (2) EP3598424A1 (ko)
JP (1) JP7313172B2 (ko)
KR (1) KR102522469B1 (ko)
CN (1) CN110738928B (ko)
TW (1) TWI814869B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI675471B (zh) * 2018-07-18 2019-10-21 友達光電股份有限公司 畫素結構
KR102522469B1 (ko) * 2018-07-18 2023-04-19 삼성디스플레이 주식회사 표시 장치
CN109192140B (zh) * 2018-09-27 2020-11-24 武汉华星光电半导体显示技术有限公司 像素驱动电路和显示装置
CN111129095B (zh) * 2019-12-27 2023-07-28 武汉华星光电半导体显示技术有限公司 显示器及其操作方法
CN113906568B (zh) * 2020-05-07 2022-08-19 京东方科技集团股份有限公司 阵列基板和显示装置
TWI730765B (zh) * 2020-05-14 2021-06-11 友達光電股份有限公司 畫素陣列基板
KR102392290B1 (ko) * 2020-06-03 2022-05-06 (주)경신전선 연성인쇄회로장치 및 그의 제조방법
CN114120811A (zh) * 2020-08-26 2022-03-01 深圳市柔宇科技股份有限公司 柔性显示面板及显示装置
US11901314B2 (en) 2021-05-21 2024-02-13 Samsung Display Co., Ltd. Electronic device
KR20230131349A (ko) * 2022-03-03 2023-09-13 삼성디스플레이 주식회사 표시 장치
KR20230136362A (ko) * 2022-03-18 2023-09-26 매그나칩 반도체 유한회사 디스플레이 패널의 소스 드라이버
WO2023223465A1 (ja) * 2022-05-18 2023-11-23 シャープディスプレイテクノロジー株式会社 表示装置およびその製造方法
WO2024161586A1 (ja) * 2023-02-02 2024-08-08 シャープディスプレイテクノロジー株式会社 表示装置

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102081650B1 (ko) * 2013-04-10 2020-02-26 엘지디스플레이 주식회사 플렉서블 디스플레이 장치 및 그 제조 방법
KR102176719B1 (ko) * 2013-10-14 2020-11-10 삼성디스플레이 주식회사 플렉서블 표시판 및 그 제조 방법
KR102297474B1 (ko) 2014-08-28 2021-09-02 삼성전자주식회사 플렉서블 디스플레이 장치
US9349758B2 (en) * 2014-09-30 2016-05-24 Lg Display Co., Ltd. Flexible display device with divided power lines and manufacturing method for the same
US9425418B2 (en) * 2014-09-30 2016-08-23 Lg Display Co., Ltd. Flexible display device with bend stress reduction member and manufacturing method for the same
US9356087B1 (en) * 2014-12-10 2016-05-31 Lg Display Co., Ltd. Flexible display device with bridged wire traces
US9490312B2 (en) * 2014-12-22 2016-11-08 Lg Display Co., Ltd. Organic light emitting diode display device with flexible printed circuit film
US9780157B2 (en) * 2014-12-23 2017-10-03 Lg Display Co., Ltd. Flexible display device with gate-in-panel circuit
US9741772B2 (en) * 2014-12-26 2017-08-22 Lg Display Co., Ltd. Display device comprising bending sensor
CN104535620B (zh) * 2015-01-16 2017-05-24 友达光电(厦门)有限公司 显示面板及其裂纹检测方法
KR102367251B1 (ko) * 2015-02-02 2022-02-25 삼성디스플레이 주식회사 표시 장치
KR102446857B1 (ko) * 2015-05-26 2022-09-23 삼성디스플레이 주식회사 표시 장치
CN106486039B (zh) 2015-08-26 2020-02-07 乐金显示有限公司 具有弯曲感测装置的柔性显示装置
KR102398552B1 (ko) 2015-08-26 2022-05-17 엘지디스플레이 주식회사 벤딩 센싱 장치를 갖는 연성 표시장치
KR102396458B1 (ko) * 2015-08-26 2022-05-10 엘지디스플레이 주식회사 연성 표시장치
US10539978B2 (en) 2015-09-08 2020-01-21 Lg Electronics Inc. Mobile terminal and control method therof
KR20170030023A (ko) 2015-09-08 2017-03-16 엘지전자 주식회사 이동 단말기
KR102424860B1 (ko) 2015-11-04 2022-07-26 삼성디스플레이 주식회사 플렉서블 표시장치 및 그 구동방법
KR102410039B1 (ko) * 2015-11-30 2022-06-20 엘지디스플레이 주식회사 표시장치의 화소구조 및 이를 포함한 터치스크린 내장형 표시장치
KR102479508B1 (ko) * 2016-03-31 2022-12-20 삼성디스플레이 주식회사 표시 장치
KR102525124B1 (ko) * 2016-04-05 2023-04-26 삼성디스플레이 주식회사 표시 장치
KR102403234B1 (ko) * 2016-06-20 2022-05-27 삼성디스플레이 주식회사 표시 장치
CN205920741U (zh) * 2016-06-24 2017-02-01 上海与德科技有限公司 一种屏模组及电子设备
JP2018005003A (ja) * 2016-07-04 2018-01-11 株式会社ジャパンディスプレイ 表示装置及び表示装置の製造方法
JP6998690B2 (ja) * 2016-07-28 2022-01-18 株式会社半導体エネルギー研究所 情報端末
US9947255B2 (en) * 2016-08-19 2018-04-17 Apple Inc. Electronic device display with monitoring circuitry
KR102769951B1 (ko) * 2016-08-22 2025-02-18 삼성디스플레이 주식회사 표시 장치
KR102631989B1 (ko) * 2016-10-31 2024-01-31 엘지디스플레이 주식회사 유기발광 표시장치 및 그 제조방법
KR102590316B1 (ko) * 2016-12-05 2023-10-17 삼성디스플레이 주식회사 표시 장치
KR102397900B1 (ko) * 2016-12-08 2022-05-13 삼성디스플레이 주식회사 표시 장치
JP2018105976A (ja) * 2016-12-26 2018-07-05 株式会社ジャパンディスプレイ 表示装置
JP6983537B2 (ja) * 2017-05-16 2021-12-17 株式会社ジャパンディスプレイ フレキシブル基板
KR102333671B1 (ko) * 2017-05-29 2021-12-01 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
US10831046B2 (en) * 2017-07-04 2020-11-10 Shenzhen China Star Optoelectronics Technology Co., Ltd Frameless liquid crystal display panel and liquid crystal display module
CN109427258B (zh) * 2017-09-05 2021-09-17 乐金显示有限公司 显示装置
KR102652997B1 (ko) 2018-05-02 2024-04-01 삼성디스플레이 주식회사 디스플레이 장치
KR102522469B1 (ko) * 2018-07-18 2023-04-19 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
CN110738928B (zh) 2023-04-25
US20200302842A1 (en) 2020-09-24
JP7313172B2 (ja) 2023-07-24
EP4113491A2 (en) 2023-01-04
CN110738928A (zh) 2020-01-31
KR20200010684A (ko) 2020-01-31
TWI814869B (zh) 2023-09-11
US10679536B2 (en) 2020-06-09
TW202018995A (zh) 2020-05-16
EP3598424A1 (en) 2020-01-22
EP4113491A3 (en) 2023-03-15
JP2020013109A (ja) 2020-01-23
US11195441B2 (en) 2021-12-07
US20200027380A1 (en) 2020-01-23

Similar Documents

Publication Publication Date Title
KR102522469B1 (ko) 표시 장치
US11720213B2 (en) Display apparatus
EP3486949B1 (en) Display device
EP3654322B1 (en) Display device and inspecting method thereof
KR102668136B1 (ko) 표시모듈
KR102638304B1 (ko) 표시장치
US11616102B2 (en) Display device and fabricating method thereof
CN111509006A (zh) 包括裂纹感测线的显示装置
KR102581763B1 (ko) 표시 모듈의 검사 장치, 그것을 포함하는 검사 시스템 및 그것의 검사 방법
KR102636503B1 (ko) 표시모듈
CN114610182A (zh) 包括触摸感测单元的显示设备
KR102342839B1 (ko) 표시모듈 및 표시모듈 검사방법
CN114518808A (zh) 触摸感测单元
KR20200136546A (ko) 표시장치
CN117524020A (zh) 显示装置
CN114388590A (zh) 显示装置
US12046168B2 (en) Display device
CN111538433B (zh) 输入感测电路
CN116133474A (zh) 显示装置
KR20210091386A (ko) 표시 패널
KR20240139129A (ko) 표시 장치
CN119125697A (zh) 检查触摸面板的方法
CN116414254A (zh) 显示装置和集成电路

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20180718

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20210511

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20180718

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20220816

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20230127

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20230412

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20230413

End annual number: 3

Start annual number: 1

PG1601 Publication of registration