[go: up one dir, main page]

KR102516936B1 - 향상모드 동작이 가능한 전계 효과 트랜지스터 소자 - Google Patents

향상모드 동작이 가능한 전계 효과 트랜지스터 소자 Download PDF

Info

Publication number
KR102516936B1
KR102516936B1 KR1020210075774A KR20210075774A KR102516936B1 KR 102516936 B1 KR102516936 B1 KR 102516936B1 KR 1020210075774 A KR1020210075774 A KR 1020210075774A KR 20210075774 A KR20210075774 A KR 20210075774A KR 102516936 B1 KR102516936 B1 KR 102516936B1
Authority
KR
South Korea
Prior art keywords
field effect
effect transistor
transistor device
layer
beta
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020210075774A
Other languages
English (en)
Other versions
KR20220166910A (ko
Inventor
유건욱
양정용
Original Assignee
숭실대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 숭실대학교산학협력단 filed Critical 숭실대학교산학협력단
Priority to KR1020210075774A priority Critical patent/KR102516936B1/ko
Publication of KR20220166910A publication Critical patent/KR20220166910A/ko
Application granted granted Critical
Publication of KR102516936B1 publication Critical patent/KR102516936B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H01L29/7869—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H01L29/41733—
    • H01L29/4908—
    • H01L29/516—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/689—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having ferroelectric layers

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

본 발명의 실시예에 따른 향상모드 동작이 가능한 전계 효과 트랜지스터 소자는 기판; 상기 기판 상에 배치되는 베타-갈륨 산화물(β-Ga2O3) 채널층; 상기 베타-갈륨 산화물(β-Ga2O3) 채널층 상에 배치되는 소스 전극 및 드레인 전극; 상기 베타-갈륨 산화물(β-Ga2O3) 채널층 상에 배치되되, 반데르발스 결합을 기반으로 한 층상 구조와 1.4 eV 이상의 밴드갭을 가지는 강유전성 반도체층; 상기 강유전성 반도체층 상에 배치된 절연층; 및 상기 절연층 상에 배치되는 게이트 전극;을 포함한다.

Description

향상모드 동작이 가능한 전계 효과 트랜지스터 소자{FIELD-EFFECT TRANSISTOR CAPABLE OF ENHANCEMENT MODE OPERATION}
본 발명은 향상모드 동작이 가능한 전계 효과 트랜지스터 소자에 관한 것이다.
베타-갈륨 산화물(β-Ga2O3)은 ~ 4.9 eV의 넓은 밴드갭을 가지는 동시에 우수한 열적, 화학적 안정성을 지니고 있어 차세대 POWER ELECTRONICS 물질로 큰 관심을 받고 있다. 더하여, 상기 베타-갈륨 산화물(β-Ga2O3)을 활용한 쇼트키 배리어 다이오드(SBD), MOSFET 등의 구조는 POWER, RF 및 기타 열악한 환경에서 사용되는 반도체장치 등에 널리 사용되어 그 장점을 입증하였다.
또한, 상기 베타-갈륨 산화물(β-Ga2O3)은 고유한 장점에도 불구하고 p형 도핑이 없기 때문에 향상모드(enhancement mode, E-mode) 동작이 제한되어, 많은 연구에서 고갈모드(depletion mode, D-mode) 동작을 위한 소재로만 사용되어 왔다.
이러한 베타-갈륨 산화물(β-Ga2O3)을 활용한 전계 효과 트랜지스터를 전력반도체로 응용하기 위해서는 E-mode의 구현이 필수적이며, 이를 위한 다양한 해결 방안이 제시되고 있는 실정이다.
대표적으로, 상기 베타-갈륨 산화물(β-Ga2O3)의 두께를 조절하는 방안, 리세스 구조를 적용하는 방안, p-type 반도체를 게이트에 적용한 JFET 구조를 이용하는 방안, 및 charge trapping oxide 막을 적용하는 방안 등이 보고되고 있다.
그러나, 많은 연구에도 불구하고, 베타-갈륨 산화물(β-Ga2O3)을 활용한 전계 효과 트랜지스터에서 E-mode를 구현하는 것은 기술적 난제로 여겨지고 있다.
본 발명의 실시예들은 상기와 같은 문제를 해결하기 위해 제안된 것으로서, 베타-갈륨 산화물(β-Ga2O3)에 강유전성 반도체층을 적용하여 트랜지스터의 E-mode 동작을 구현할 수 있는 향상모드 동작이 가능한 전계 효과 트랜지스터 소자를 제공하고자 한다.
또한, 문턱 전압을 제어하여 다양한 동작 범위를 가질 수 있는 향상모드 동작이 가능한 전계 효과 트랜지스터 소자를 제공하고자 한다.
본 발명의 일 실시예에 따른 향상모드 동작이 가능한 전계 효과 트랜지스터 소자는 기판; 상기 기판 상에 배치되는 베타-갈륨 산화물(β-Ga2O3) 채널층; 상기 베타-갈륨 산화물(β-Ga2O3) 채널층 상에 배치되는 소스 전극 및 드레인 전극; 상기 베타-갈륨 산화물(β-Ga2O3) 채널층 상에 배치되되, 반데르발스 결합을 기반으로 한 층상 구조와 1.4 eV 이상의 밴드갭을 가지는 강유전성 반도체층; 상기 강유전성 반도체층 상에 배치된 절연층; 및 상기 절연층 상에 배치되는 게이트 전극;을 포함한다.
또한, 본 발명의 일 실시예에 따른 향상모드 동작이 가능한 전계 효과 트랜지스터 소자는 상기 베타-갈륨 산화물(β-Ga2O3) 채널층과 상기 강유전성 반도체층 사이에 배치되되, 인듐 옥사이드(InOx) 및 비스무스 옥사이드 중 어느 하나의 물질을 포함하는 중간층;을 더 포함할 수 있다.
또한, 상기 강유전성 반도체층은, 스탬프 공정을 통해 상기 베타-갈륨 산화물(β-Ga2O3) 채널층의 상면에 접하도록 배치되어, 상기 베타-갈륨 산화물(β-Ga2O3) 채널층과 이종접합 구조를 이룬다.
또한, 상기 강유전성 반도체층은, 알파-인듐 셀레나이드(α- In2Se3) 및 비스무스 옥시셀레나이드(Bi2OSe2) 중 선택되는 어느 하나의 물질을 포함할 수 있다.
또한, 상기 강유전성 반도체층은, 1.4 eV 내지 1.7 eV 범위의 밴드갭을 가지며, 1 내지 90 nm 범위의 두께로 형성된다.
또한, 상기 중간층은, 스탬프 공정을 통한 상기 강유전성 반도체층의 형성 시, 자연산화 반응에 따라 1 내지 5 nm 범위의 두께로 생성될 수 있다.
본 발명의 일 실시예에 따른 향상모드 동작이 가능한 전계 효과 트랜지스터 소자는 상기 게이트 전극에 제 1 펄스 전압을 인가하고, 상기 제 1 펄스 전압을 통해 상기 전계 효과 트랜지스터 소자의 문턱 전압 변조를 제어함으로써, 공핍모드(D-mode)에서 향상모드(E-mode)로의 모드 스위칭을 유도하는 펄스 인가부;를 더 포함한다.
본 발명의 일 실시예에 따른 향상모드 동작이 가능한 전계 효과 트랜지스터 소자는 상기 기판에 배치되되, 상기 베타-갈륨 산화물(β-Ga2O3) 채널층에 전계를 형성하도록 구성되는 하부 게이트 전극을 더 포함하고, 상기 펄스 인가부는, 상기 게이트 전극에 제 1 펄스 전압이 인가된 상태에서, 상기 하부 게이트 전극에 고정 전압을 인가하고, 상기 고정 전압을 통해 상기 전계 효과 트랜지스터 소자의 문턱 전압 변조를 강화함으로써, 상기 향상모드(E-mode)의 강화를 유도할 수 있다.
또한, 상기 강유전성 반도체층은, 상기 제 1 펄스 전압에 의해 상기 강유전성 반도체층 내의 분극 바운드 전하의 정렬 방향이 제어됨으로써, 에너지 밴드 오프셋에 의한 전하 밀도의 고갈 효과를 유도한다.
또한, 상기 제 1 펄스 전압에 의해 상기 강유전성 반도체층 내 분극 바운드 전하와 모바일 전하가 상기 중간층을 향하는 방향으로 정렬되고, 상기 중간층은 상기 모바일 전하를 포획하는 전하 트래핑 사이트의 역할을 하여 상기 전하 밀도의 고갈효과를 강화시킬 수 있다.
또한, 상기 강유전성 반도체층과 상기 절연층은 반도체/절연체 메사구조를 이루되, 상기 반도체/절연체 메사구조는, 상기 반도체/절연체 메사구조의 측면과 상기 드레인 전극 간의 거리가 상기 게이트 전극의 측면과 상기 드레인 전극 간의 거리와 동일하도록 형성된다.
본 발명의 실시예들에 따른 향상모드 동작이 가능한 전계 효과 트랜지스터 소자는 베타-갈륨 산화물(β-Ga2O3)에 강유전성 반도체층을 적용하여 트랜지스터의 E-mode 동작을 구현할 수 있는 효과가 있다.
또한, 문턱 전압을 제어하여 다양한 동작 범위를 가질 수 있는 효과가 있다.
또한, 동작 범위 특성을 확보함에 따라 전력증폭회로, 스위칭 회로 등 차세대 고출력/고주파 특성이 요구되는 다양한 기술분야로 그 응용 범위를 확대시킬 수 있는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 향상모드 동작이 가능한 전계 효과 트랜지스터 소자를 개략적으로 설명하기 위한 개념도이다.
도 2는 본 발명의 일 실시예에 따른 향상모드 동작이 가능한 전계 효과 트랜지스터 소자의 세부구조를 설명하기 위한 단면도이다.
도 3은 본 발명의 일 실시예에 따른 향상모드 동작이 가능한 전계 효과 트랜지스터 소자의 전기적 특성을 설명하기 위한 밴드 다이어그램을 나타낸 도면이다.
도 4는 본 발명의 다른 실시예에 따른 향상모드 동작이 가능한 전계 효과 트랜지스터 소자의 항복전압을 개선시키기 위한 구조를 설명하기 위한 개념도이다.
도 5는 본 발명의 다른 실시예에 따른 향상모드 동작이 가능한 전계 효과 트랜지스터 소자의 단면도를 TEM 이미지로 나타낸 도면이다.
도 6은 본 발명의 일 실시예에 따른 향상모드 동작이 가능한 전계 효과 트랜지스터 소자의 전기적 특성을 나타낸 그래프이다.
도 7은 본 발명의 일 실시예에 따른 향상모드 동작이 가능한 전계 효과 트랜지스터 소자의 항복전압 특성을 나타낸 그래프이다.
도 8은 본 발명의 다른 실시예에 따른 향상모드 동작이 가능한 전계 효과 트랜지스터 소자의 항복전압 특성을 나타낸 도면이다.
이하에서는 본 발명의 구체적인 실시예들에 대하여 도면을 참조하여 상세히 설명한다.
아울러 본 발명을 설명함에 있어서, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다.
오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
또한, 이하의 도면에서 각 구성은 설명의 편의 및 명확성을 위하여 과장된 것이며, 도면 상에서 동일 부호는 동일한 요소를 지칭한다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는" 는 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다.
본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및 /또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.
본 발명은 전계 효과 트랜지스터 소자에 관한 것으로, 바람직하게는 초 광대역 밴드갭을 가지는 베타-갈륨 산화물(β-Ga2O3)을 기반으로 하는 전계 효과 트랜지스터 소자에 관한 것이며, 구체적으로, 베타-갈륨 산화물(β-Ga2O3)과 알파-인듐 셀레나이드(α- In2Se3)가 이종접합 구조를 이루는 Ga2O3 FET 소자를 제공한다.
더 구체적으로, 본 발명의 전계 효과 트랜지스터 소자는 알파-인듐 셀레나이드(α- In2Se3)의 강유전성 특성을 이용하여 베타-갈륨 산화물(β-Ga2O3) 채널층 내 전하 밀도를 고갈시킬 수 있으므로, 베타-갈륨 산화물(β-Ga2O3)을 이용한 전계 효과 트랜지스터 소자가 공핍모드(D-mode)에서 향상모드(E-mode)로의 모드 스위칭을 구현할 수 있는 효과를 가진다.
또한, 상기한 모드 스위칭은 소자의 문턱 전압 변조를 유도함으로써 구현될 수 있는 것이며, 상기 문턱 전압 변조는 이중 게이트 동작을 통해 제어될 수 있다.
도 1은 본 발명의 일 실시예에 따른 향상모드 동작이 가능한 전계 효과 트랜지스터 소자를 개략적으로 설명하기 위한 개념도이고, 도 2는 본 발명의 일 실시예에 따른 향상모드 동작이 가능한 전계 효과 트랜지스터 소자의 세부구조를 설명하기 위한 단면도이고, 도 3은 본 발명의 일 실시예에 따른 향상모드 동작이 가능한 전계 효과 트랜지스터 소자의 전기적 특성을 설명하기 위한 밴드 다이어그램을 나타낸 도면이다.
먼저, 도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 향상모드 동작이 가능한 전계 효과 트랜지스터 소자의 구조가 도시되어 있다. 이 때, 도 2는 전계 효과 트랜지스터 소자의 단면을 도 1의 A-A'선에 따라 나타낸 것이다.
구체적으로, 본 발명의 향상모드 동작이 가능한 전계 효과 트랜지스터 소자는 기판(100), 베타-갈륨 산화물(β-Ga2O3) 채널층(200), 소스 전극(300) 및 드레인 전극(400), 강유전성 반도체층(500), 절연층(600) 및 게이트 전극(700)을 포함하여 구성될 수 있다.
먼저, 기판(100)은 Si, SiO2 및 이들의 조합 중 선택되는 어느 하나의 물질을 포함하는 기판이며, 바람직하게, 상기 기판(100)은 열적으로 성장된 SiO2층을 포함하는 고농도로 도핑된 p-type Si 기판일 수 있다.
또한, 상기 기판(100)은 전계 효과 트랜지스터 소자의 이중 게이트 동작을 위한 하부(Bottom) 게이트 전극의 기능을 할 수 있으며, 즉, 상기 전계 효과 트랜지스터 소자와 연결된 펄스 인가부를 통해 펄스 전압을 공급받을 수 있다.
다음으로, 베타-갈륨 산화물(β-Ga2O3) 채널층(200)은 상기 기판 상에 배치될 수 있다.
상기 베타-갈륨 산화물(β-Ga2O3) 채널층(200)은 n형 도핑된 채널층일 수 있으며, 기계적 박리 공정 또는 에피택시 공정을 통해 상기 기판(100)상에 형성된다.
또한, 상기 베타-갈륨 산화물(β-Ga2O3) 채널층(200)은 4.7 ~ 4.9 eV의 넓은 에너지 밴드갭을 가지며, 8MV/cm의 breakdown field를 갖는 산화물 반도체이다.
더하여, 상기 베타-갈륨 산화물(β-Ga2O3) 채널층(200)과 상기 기판(100) 사이에 계면 스트레스를 낮추기 위한 완충층으로 버퍼층(미도시)이 형성될 수 있다.
소스 전극(300) 및 드레인 전극(400)은 상기 베타-갈륨 산화물(β-Ga2O3) 채널층(200)의 소정영역을 래핑하고, 상기 기판(100)의 일부 영역까지 연장되어 형성된다.
소스 전극(300) 및 드레인 전극(400)이 베타-갈륨 산화물(β-Ga2O3) 채널층(200) 상에 형성된다는 것은, 상기 베타-갈륨 산화물(β-Ga2O3) 채널층(200)의 표면에만 형성되는 것으로 제한하는 것은 아니며, 다른 구성요소의 표면까지 연장되어 형성될 수 있다.
상기 강유전성 반도체층(500)은 상기 베타-갈륨 산화물(β-Ga2O3) 채널층(200) 상에 배치되되, 반데르발스 결합을 기반으로 한 층상 구조와 1.4 eV 이상의 밴드갭을 가질 수 있다.
상기 강유전성 반도체층(500)은 상기 베타-갈륨 산화물(β-Ga2O3) 채널층(200)과 밴드갭이 서로 다른 반도체층으로 형성될 수 있다. 또한, 상기 강유전성 반도체층(500)은 상기 베타-갈륨 산화물(β-Ga2O3) 채널층(200)과 이종접합(hetero junction) 구조를 이룬다.
또한, 상기 강유전성 반도체층(500) 내에는 전환 가능한 분극이 형성되어 있으므로, 상기 강유전성 반도체층(500)은 MOS-HEMT, FET 등의 구조를 가진 전계 효과 트랜지스터 소자에 활용되어, 상기 전환 가능한 강유전성 분극을 통해 상기 베타-갈륨 산화물(β-Ga2O3) 채널층(200)의 전하 밀도를 제어할 수 있다.
또한, 상기 강유전성 반도체층(500)은 스탬프 전사 공정으로 형성되며, 구체적으로, 상기 강유전성 반도체층(500)은 상온보다 높은 온도를 가진 스테이지 상에 베타-갈륨 산화물(β-Ga2O3) 채널층(200)이 형성된 기판(100)을 배치한 후, PDMS 몰드를 스탬프로 사용하여 상기 베타-갈륨 산화물(β-Ga2O3) 채널층(200) 상에 적층될 수 있다.
또한, 상기 강유전성 반도체층(500)은 알파-인듐 셀레나이드(α- In2Se3) 및 비스무스 옥시셀레나이드(Bi2OSe2) 중 선택되는 어느 하나의 물질을 포함한다.
본 발명의 바람직한 일 실시예에서, 상기 강유전성 반도체층(500)은 1.4eV 내지 1.7eV 범위의 밴드갭을 가질 수 있으며, 1 내지 90 nm 범위의 두께로 형성되는 것이 바람직하다.
더하여, 상기 알파-인듐 셀레나이드(α- In2Se3)는 두께에 따라 밴드갭이 변경될 수 있으며, 두께가 두꺼워질수록 1.4eV 값으로 수렴한다.
본 발명의 일 실시예에서 상기 강유전성 반도체층(500)은 알파-인듐 셀레나이드(α- In2Se3)인 것이 바람직하며, 소스 전극(300) 및 드레인 전극(400)과 비접촉되도록 형성된다.
다음으로, 절연층(600)은 상기 강유전성 반도체층(500) 상에 배치된다.
상기 절연층(600)은 게이트 절연층이며, 소스 전극(300)과 드레인 전극(400)을 덮을 수 있도록 형성될 수 있다. 더하여, 상기 절연층(600)은 알루미늄 옥사이드(Al2O3), 실리콘 산화막(SiO2) 및 실리콘 질화막(SiN) 중 선택되는 어느 하나의 유전체 물질로 형성될 수 있으며, 본 발명의 실시예에서 상기 절연층(600)은 알루미늄 옥사이드(Al2O3)로 형성되는 것이 바람직하다.
또한, 상기 절연층(600)은 메사 측벽 주변의 게이트 누설 경로를 보호할 수 있으며, 더 나아가, 전계 효과 트랜지스터 소자의 스위칭 동작을 향상시킬 수 있다.
도 3에 도시된 바와 같이, 본 발명의 일 실시예에 따른 향상모드 동작이 가능한 전계 효과 트랜지스터 소자는 상기 베타-갈륨 산화물(β-Ga2O3) 채널층(200)과 상기 강유전성 반도체층(500) 사이에 배치되되, 인듐 옥사이드(InOx) 및 비스무스 옥사이드 중 어느 하나의 물질을 포함하는 중간층(800)을 더 포함할 수 있다. 이 때, 상기 강유전성 반도체층(500)이 알파-인듐 셀레나이드(α- In2Se3)를 포함하는 경우, 상기 중간층(800)은 인듐 옥사이드를 포함하고, 상기 강유전성 반도체층(500)이 비스무스 옥시셀레나이드(Bi2OSe2)를 포함하는 경우, 상기 중간츠(800)은 비스무스 옥사이드를 포함하는 것이 바람직하다.
이에 따라, 상기 강유전성 반도체층(500)은 상기 중간층(800)의 상면에 접하도록 형성될 수 있으며, 상기 중간층(800)은 상기 강유전성 반도체층(500)의 전하 밀도의 고갈효과를 강화하는 전하 트래핑층 역할을 할 수 있다.
구체적으로, 상기 중간층(800)은 스탬프 공정을 통한 상기 강유전성 반도체층(500)의 형성 시, 자연산화 반응에 따라 1 내지 5 nm 범위의 두께로 생성될 수 있다.
이에 따라, 본 발명에서는 상기 강유전성 반도체층(500)의 스탬프 전사 공정을 통해 별도의 산화 공정을 수행하지 않고도 상기 중간층(800)을 형성할 수 있는 것이며, 즉, 공정의 단순화를 실현시킬 수 있다.
본 발명의 일 실시예에 따른 향상모드 동작이 가능한 전계 효과 트랜지스터 소자는 상기 게이트 전극(700)에 제 1 펄스 전압을 인가하고, 상기 제 1 펄스 전압을 통해 상기 전계 효과 트랜지스터 소자의 문턱 전압 변조를 제어함으로써, 공핍모드(D-mode)에서 향상모드(E-mode)로의 모드 스위칭을 유도하는 펄스 인가부(미도시)를 더 포함할 수 있다.
구체적으로, 상기 펄스 인가부는 10 ms의 펄스 지속시간을 가지는 set pulse인 제 1 펄스 전압을 상기 게이트 전극(700)에 인가할 수 있으며, 이에 따라, 상기 강유전성 반도체층(500) 내 전환 가능한 분극의 방향이 제어된다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 향상모드 동작이 가능한 전계 효과 트랜지스터 소자의 동작이 강유전성 반도체층(500)의 강유전성에 의존하는 것을 확인할 수 있으며, 펄스 전압을 인가한 후 전계 효과 트랜지스터 소자의 에너지 밴드 다이어그램을 확인할 수 있다.
상기 강유전성 반도체층(500)은 펄스 전압 하에서 전환 가능한 분극을 갖는 알파-인듐 셀레나이드(α- In2Se3)층이고, 상기 알파-인듐 셀레나이드(α- In2Se3)층 내 분극은 Se 원자를 측면으로 이동시키는 외부 장에 의해 제어될 수 있다.
또한, 상기 알파-인듐 셀레나이드(α- In2Se3)층의 자연산화 반응을 통해 생성되는 인듐 옥사이드(InOx)는 펄스 전압 하에서 게이트 변조를 강화하는 전하 트래핑 사이트로 기능한다.
구체적으로, 도 3에 도시된 바와 같이, 펄스 전압 하에서 상기 강유전성 반도체층(500) 내 분극 바운드 전하(Polarization bound charges)는 중간층(800)을 향하는 방향으로 정렬되고, 상기 강유전성 반도체층(500)과 상기 베타-갈륨 산화물(β-Ga2O3) 채널층(200) 내 모바일 전하(Electrons)는 상기 중간층(800) 측으로 위치될 수 있다. 여기서, 분극 바운드 전하가 게이트 전극(700)을 향해 정렬되는 것은 (+)극이 상기 중간층(800)과 인접하게 위치하는 것을 의미한다.
즉, 펄스 전압이 인가되면, 상기 강유전성 반도체층(500) 내 분극 바운드 전하는 중간층(800)을 향하는 방향으로 정렬됨에 따라, 모바일 전하(Electrons)는 상기 강유전성 반도체층(500)과 상기 베타-갈륨 산화물(β-Ga2O3) 채널층(200)의 계면에 트랩되고, 상기 중간층(800)은 트랩된 모바일 전하의 이동을 제한한다.
이에 따라, 본 발명의 바람직한 실시예에서, 상기 강유전성 반도체층(500)은 상기 제 1 펄스 전압에 의해 상기 강유전성 반도체층(500) 내의 분극 바운드 전하의 정렬 방향이 제어됨으로써, 에너지 밴드 오프셋에 의한 상기 베타-갈륨 산화물(β-Ga2O3) 채널층(200) 내 전하 밀도의 고갈효과를 유도할 수 있다.
또한, 본 발명의 바람직한 실시예에서, 상기 제 1 펄스 전압에 의해 상기 강유전성 반도체층(500) 내 분극 바운드 전하가 상기 중간층(800)을 향하는 방향으로 정렬되고, 상기 중간층(800)은 상기 모바일 전하를 포획하는 전하 트래핑 사이트의 역할을 하여 상기 전하 밀도의 고갈효과를 강화시킬 수 있다.
본 발명의 일 실시예에 따른 향상모드 동작이 가능한 전계 효과 트랜지스터 소자는 상기 기판(100)에 배치되되, 상기 베타-갈륨 산화물(β-Ga2O3) 채널층에 전계를 형성하도록 구성되는 하부 게이트 전극(미도시)을 더 포함할 수 있으며, 상기 펄스 인가부는 상기 게이트 전극(700)에 제 1 펄스 전압이 인가된 상태에서, 상기 하부 게이트 전극에 고정 전압을 인가하고, 상기 고정 전압을 통해 상기 전계 효과 트랜지스터 소자의 문턱 전압 변조를 강화함으로써, 상기 향상모드(E-mode)의 강화를 유도할 수 있다. 이때, 상기 고정 전압은 펄스 전압이 아닌 고정된 DC 전압일 수 있다.
또한, 본 발명의 일 실시예에서, 상기 펄스 인가부는 상기 게이트 전극(700)에 제 1 펄스 전압이 인가된 상태에서, 상기 기판(100)에 고정 전압을 인가하고, 상기 고정 전압을 통해 전계 효과 트랜지스터 소자의 문턱 전압 변조를 강화함으로써, 상기 향상모드(E-mode)의 강화를 유도할 수 있다.
즉, 본 발명에 일 실시예에 따른 향상모드 동작이 가능한 전계 효과 트랜지스터 소자는 이중 게이트 동작을 통해, 향상모드가 구현된 전계 효과 트랜지스터 소자에서 에너지 밴드 오프셋에 의한 상기 전하 밀도의 고갈 효과를 더욱 강화시켜 문턱 전압을 추가적으로 변조시킬 수 있는 것이다.
다시, 도 1 및 도 2를 참조하면, 상기 게이트 전극(700)은 상기 절연층(600) 상에 배치될 수 있다.
상기 게이트 전극(700)은 전계 효과 트랜지스터 소자의 이중 게이트 동작을 위한 상부(Top) 게이트 전극의 기능을 할 수 있으며, 상기 전계 효과 트랜지스터 소자와 연결된 펄스 인가부를 통해 펄스 전압을 공급받을 수 있다.
더하여, 본 발명의 일 실시예에 따른 향상모드 동작이 가능한 전계 효과 트랜지스터 소자는 상기 강유전성 반도체층(500)과 상기 절연층(600)으로 이루어진 반도체/절연체 메사구조를 포함할 수 있으며, 상기 반도체/전열체 메사구조의 측면과 상기 드레인 전극(400) 간의 거리(LGD')와 상기 게이트 전극(700)의 측면과 상기 드레인 전극 간의 거리(LGD)는 각각 1.75 ㎛, 2.5 ㎛ 일 수 있다.
도 4는 본 발명의 다른 실시예에 따른 향상모드 동작이 가능한 전계 효과 트랜지스터 소자의 항복전압을 개선시키기 위한 구조를 설명하기 위한 개념도이다.
도 4를 참조하면, 본 발명의 다른 실시예에서, 상기 반도체/절연체 메사구조는, 식각 공정을 통해 상기 반도체/전열체 메사구조의 측면과 상기 드레인 전극 간의 거리(LGD')가 상기 게이트 전극의 측면과 상기 드레인 전극 간의 거리(LGD)와 동일하도록 형성될 수 있다.
더하여, 상기 반도체/절연체 메사구조와 상기 드레인 전극 사이에는 패시베이션층(미도시)이 더 형성될 수 있다.
이로써, 본 발명의 다른 실시예의 향상모드 동작이 가능한 전계 효과 트랜지스터 소자는 상기 LGD'와 상기 LGD가 동일한 구조를 가지거나, 상기 LGD'와 상기 LGD가 동일한 구조를 가진 상태에서 별도의 패시베이션층을 추가적으로 형성하여 전계 효과 트랜지스터 소자의 항복전압 특성을 개선시킬 수 있다.
<실시예 1> 향상모드 동작이 가능한 전계 효과 트랜지스터 소자의 제조
먼저, n형 베타-갈륨 산화물(β-Ga2O3) 벌크 기판을 기계적으로 박리한 후, 박리된 베타-갈륨 산화물(β-Ga2O3)을 스카치-테이프 공정을 이용하여 300 nm의 SiO2층이 열적으로 성장된 p형 Si 기판 상에 전이시켜 베타-갈륨 산화물(β-Ga2O3)층을 형성하였다.
이후, 소스 전극 및 드레인 전극의 형성을 위해, E-빔 증발 공정을 통하여 Ti/Au 스택을 상기 베타-갈륨 산화물(β-Ga2O3)층 상에 형성하고, 종래의 포토 리소그래피 및 리프트 오프 공정을 사용하여 패턴화하였다. 이 때, Ti층과 Au층은 각각 20 nm, 50 nm로 형성된다.
다음으로, 질소(N2) 분위기에서 섭씨 450℃의 온도조건으로 1분동안 접촉 특성을 개선하기 위한 RTA(Rapid thermal annealing)를 수행하였다.
이후, 강유전성 반도체층을 형성하기 위하여, 알파-인듐 셀레나이드(α- In2Se3) 플레이크를 PDMS 템플릿을 사용한 스탬프 공정을 통해 상기 베타-갈륨 산화물(β-Ga2O3)층 상으로 전이시켰다.
다음으로, 게이트 유전체용 Al2O3층을 트리메틸 알루미늄 및 DI water 전구체를 사용하는 원자층 증착 시스템(ALD System)을 통해 200℃의 온도조건에서 증착하였다.
이후, 게이트 전극의 형성을 위하여, Ni/Au 금속 스택을 전자빔 증착을 통해 게이트 유전체용 Al2O3층 상에 증착하여 향상모드 동작이 가능한 전계 효과 트랜지스터 소자를 제조하였다. 이 때, Ni층과 Au층은 각각 20 nm, 50 nm로 형성된다. 또한, 실시예 1에 따라 제조된 전계 효과 트랜지스터 소자는 LGD가 2.5 ㎛이고, LGD'가 1.75 ㎛이다.
<실시예 2 및 실시예 3> 향상모드 동작이 가능한 전계 효과 트랜지스터 소자의 제조
상기 실시예 1에서 제조된 전계 효과 트랜지스터 소자의 알파-인듐 셀레나이드(α- In2Se3)/Al2O3 메사구조를 식각하는 식각 공정을 추가하는 것을 제외하고 실시예 1과 동일하게 수행하였다(실시예 2).
상기 실시예 2에서 제조된 전계 효과 트랜지스터 소자의 알파-인듐 셀레나이드(α- In2Se3)/Al2O3 메사구조와 드레인 전극 사이에 패시베이션층을 추가하는 것을 제외하고 실시예 2와 동일하게 수행하였다(실시예 3).
<실험예 1> 미세조직 평가
본 발명의 일 실시예에 따른 향상모드 동작이 가능한 전계 효과 트랜지스터 소자의 미세조직 평가를 위하여, 실시예 1에 따른 전계 효과 트랜지스터 소자의 단면 미세조직을 확인하였고, 이를 도 5에 나타내었다.
도 5는 본 발명의 다른 실시예에 따른 향상모드 동작이 가능한 전계 효과 트랜지스터 소자의 단면도를 TEM 이미지로 나타낸 도면이고, 도 5a)는 실시예 1에 따라 제조된 전계 효과 트랜지스터 소자의 단면 TEM 이미지이고, 도 5b)는 실시예 1에 따라 제조된 전계 효과 트랜지스터 소자의 고해상도 TEM 이미지이다.
도 5a)에 도시된 바와 같이, 베타-갈륨 산화물(β-Ga2O3) 채널층(200)과 강유전성 반도체층(500) 사이에 인듐 옥사이드(InOx)를 포함하는 중간층(800)이 형성되어 있는 것을 확인할 수 있다. 또한, 상기 중간층(800)의 두께는 1 내지 5 nm 범위 내에 형성되어 있으며, C-C' 선에 따라 β-Ga2O3, InOx, α- In2Se3 가 순차적으로 적층되어 있는 것을 관찰할 수 있다.
<실험예 2> 전기적 특성 평가
본 발명의 실시예에 따른 향상모드 동작이 가능한 전계 효과 트랜지스터 소자의 전기적 특성을 평가하기 위하여, 실시예 1에 따른 전계 효과 트랜지스터 소자의 전기적 특성을 확인하였고, 이를 도 6에 나타내었다. 구체적으로, 실시예 1에 따른 전계 효과 트랜지스터 소자의 게이트 전극에 펄스 진폭이 6V이고, 펄스 지속시간이 10 ms 인 펄스 전압을 인가하여 모드 스위칭을 확인하였다.
또한, 실시예 1에 따른 전계 효과 트랜지스터 소자의 게이트 전극에 펄스 진폭이 6V이고, 펄스 지속시간이 10 ms인 펄스 전압(VT)을 인가한 상태에서, 상기 기판에 펄스 진폭이 -4 ~ 4V인 고정 전압(VB)을 인가하여 이중 게이트(Double gate) 동작에 따른 향상모드의 강화를 확인하였다.
도 6은 본 발명의 일 실시예에 따른 향상모드 동작이 가능한 전계 효과 트랜지스터 소자의 전기적 특성을 나타낸 그래프이고, 도 6a)는 펄스 진폭이 6V이고, 펄스 지속시간이 10ms 인 펄스 전압(VT)을 인가한 후 전계 효과 트랜지스터 소자의 양방향 전이 곡선(VGS-IDS)이고, 도 6b)는 전계 효과 트랜지스터 소자의 D-mode 및 E-mode에 따른 출력 곡선을 비교한 그래프이고, 도 6c)는 E-mode 상태의 전계 효과 트랜지스터 소자에 고정 전압(VB)을 인가한 후 나타나는 전이 곡선(VTG-IDS)이다.
도 6a)를 참조하면, 전계 효과 트랜지스터 소자의 D-mode 및 E-mode에 따른 전이 곡선은 VDS=1V(실선), 5V(점선)에서 측정되었으며, D-mode 및 E-mode에서 문턱 전압(VTH)은 각각 -3.6V 및 1V로 확인되어 4.6V의 문턱 전압 변조를 관찰할 수 있다.
도 6b)를 참조하면, 전계 효과 트랜지스터 소자의 D-mode 및 E-mode에 따른 포화 전류의 차이는 무시할 수 있는 수준으로 확인되었다.
도 6c)를 참조하면, -4 ~ 4 V 범위의 고정 전압(VB)을 기판에 인가하여, E-mode에서 문턱 전압(VTH)을 추가로 변조시킬 수 있음을 확인할 수 있다.
<실험예 3> 항복전압 특성 평가
본 발명의 실시예에 따른 향상모드 동작이 가능한 전계 효과 트랜지스터 소자의 항복전압 특성을 평가하기 위하여, 실시예 1에 따른 전계 효과 트랜지스터의 3단자 오프 상태 항복 측정을 수행하였고, 이를 도 7에 나타내었다. 이 때, 상기 실시예 1의 LGD는 2.5 ㎛이고, LGD'는 1.75 ㎛이다.
도 7은 본 발명의 일 실시예에 따른 향상모드 동작이 가능한 전계 효과 트랜지스터 소자의 항복전압 특성을 나타낸 그래프이다.
도 7에 도시된 바와 같이, 알파-인듐 셀레나이드(α- In2Se3)층으로 인해 VDS가 100V와 가까운 값을 가질 때 소프트 브레이크 다운이 관찰되었으며, 278V의 항복전압(BV)에서 하드 브레이크 다운이 관찰되었다. 상기 278V의 항복전압은 게이트 전극과 드레인 전극 간의 거리(LGD=2.5㎛)를 고려하였을 때, 베타-갈륨 산화물(β-Ga2O3) 기반의 FET 연구에서 보고된 결과보다 우수한 것을 확인하였다.
<실험예 4> 개선된 항복전압 특성 평가
본 발명의 실시예에 따른 향상모드 동작이 가능한 전계 효과 트랜지스터 소자의 개선된 항복전압 특성을 평가하기 위하여, 실시예 1, 실시예 2 및 실시예 3에 따른 전계 효과 트랜지스터의 TCAD 시뮬레이션을 수행하였고, 이를 도 8에 나타내었다. 구체적으로, 상기 실시예 1의 LGD는 2.5 ㎛이고, LGD'는 1.75 ㎛이며, 실시예 2의 LGD는 2.5 ㎛이고, LGD'는 2.5 ㎛이며, 실시예 3의 LGD는 2.5 ㎛이고, LGD'는 2.5 ㎛이나, 게이트 전극과 드레인 전극 사이에 패시베이션층을 더 포함한다.
도 8은 본 발명의 다른 실시예에 따른 향상모드 동작이 가능한 전계 효과 트랜지스터 소자의 항복전압 특성을 나타낸 도면이고, 도 8a)는 실시예 1의 전계 분포, 도 8b)는 실시예 2의 전계 분포, 도 8c)는 실시예 3의 전계 분포이다.
도 8a)은 실시예 1에 따라 제작된 소자의 전계 분포를 나타낸 그림으로 InOx 층에서 전계가 집중되어 있는 것을 볼 수 있다. 도 8b)는 In2Se3 구조를 게이트 메탈과 같은 길이로 식각한 실시예 2의 전계 분포 그림으로 InOx에서 전계 집중도가 실시예 1보다는 줄어 들었음을 볼 수 있다. 마지막으로, 도 8c)은 앞선 실시예 2의 구조에서 SiO2 패시베이션 층을 추가한 실시예 3의 전계 분포 그림으로 전계 집중을 현저히 줄일 수 있음을 확인할 수 있다.
이로써, 본 발명의 향상모드 동작이 가능한 전계 효과 트랜지스터 소자는 전환 가능한 강유전성 분극을 가진 알파-인듐 셀레나이드(α- In2Se3)를 사용함으로써, 베타-갈륨 산화물(β-Ga2O3) 기반의 FET 구조를 가진 전계 효과 트랜지스터 소자에서 향상모드(E-mode)의 동작이 가능하도록 하는 효과가 있다.
이상 본 발명의 실시예들에 따른 향상모드 동작이 가능한 전계 효과 트랜지스터 소자를 구체적인 실시 형태로서 설명하였으나, 이는 예시에 불과한 것으로서, 본 발명은 이에 한정되지 않는 것이며, 본 명세서에 개시된 기초 사상에 따르는 최광의 범위를 갖는 것으로 해석되어야 한다. 당업자는 개시된 실시형태들을 조합, 치환하여 적시되지 않은 형상의 패턴을 실시할 수 있으나, 이 역시 본 발명의 범위를 벗어나지 않는 것이다. 이외에도 당업자는 본 명세서에 기초하여 개시된 실시형태를 용이하게 변경 또는 변형할 수 있으며, 이러한 변경 또는 변형도 본 발명의 권리범위에 속함은 명백하다.
100: 기판
200: 베타-갈륨 산화물(β-Ga2O3) 채널층
300: 소스 전극
400: 드레인 전극
500: 강유전성 반도체층
600: 절연층
700: 게이트 전극
800: 중간층

Claims (11)

  1. 기판;
    상기 기판 상에 배치되는 베타-갈륨 산화물(β-Ga2O3) 채널층;
    상기 베타-갈륨 산화물(β-Ga2O3) 채널층 상에 배치되는 소스 전극 및 드레인 전극;
    상기 베타-갈륨 산화물(β-Ga2O3) 채널층 상에 상기 소스 전극 및 상기 드레인 전극과 비접촉되도록 배치되되, 반데르발스 결합을 기반으로 한 층상 구조와 1.4 eV 이상의 밴드갭을 가지는 강유전성 반도체층
    상기 강유전성 반도체층 상에 배치된 절연층; 및
    상기 절연층 상에 배치되는 게이트 전극;을 포함하는 전계 효과 트랜지스터 소자.
  2. 제 1 항에 있어서,
    상기 베타-갈륨 산화물(β-Ga2O3) 채널층과 상기 강유전성 반도체층 사이에 배치되되, 인듐 옥사이드(InOx) 및 비스무스 옥사이드 중 어느 하나의 물질을 포함하는 중간층;을 더 포함하는 전계 효과 트랜지스터 소자.
  3. 제 2 항에 있어서,
    상기 강유전성 반도체층은,
    스탬프 공정을 통해 상기 베타-갈륨 산화물(β-Ga2O3) 채널층의 상면에 접하도록 배치되어, 상기 베타-갈륨 산화물(β-Ga2O3) 채널층과 이종접합 구조를 이루는 전계 효과 트랜지스터 소자.
  4. 제 3 항에 있어서,
    상기 강유전성 반도체층은,
    알파-인듐 셀레나이드(α- In2Se3) 및 비스무스 옥시셀레나이드(Bi2OSe2) 중 선택되는 어느 하나의 물질을 포함하는 전계 효과 트랜지스터 소자.
  5. 제 4 항에 있어서,
    상기 강유전성 반도체층은,
    1.4 eV 내지 1.7 eV 범위의 밴드갭을 가지며, 1 내지 90 nm 범위의 두께로 형성되는 전계 효과 트랜지스터 소자.
  6. 제 5 항에 있어서,
    상기 중간층은,
    스탬프 공정을 통한 상기 강유전성 반도체층의 형성 시, 자연산화 반응에 따라 1 내지 5 nm 범위의 두께로 생성되는 전계 효과 트랜지스터 소자.
  7. 제 6 항에 있어서,
    상기 게이트 전극에 제 1 펄스 전압을 인가하고, 상기 제 1 펄스 전압을 통해 상기 전계 효과 트랜지스터 소자의 문턱 전압 변조를 제어함으로써, 공핍모드(D-mode)에서 향상모드(E-mode)로의 모드 스위칭을 유도하는 펄스 인가부;를 더 포함하는 전계 효과 트랜지스터 소자.
  8. 제 7 항에 있어서,
    상기 기판에 배치되되, 상기 베타-갈륨 산화물(β-Ga2O3) 채널층에 전계를 형성하도록 구성되는 하부 게이트 전극을 더 포함하고,
    상기 펄스 인가부는,
    상기 게이트 전극에 제 1 펄스 전압이 인가된 상태에서, 상기 하부 게이트 전극에 고정 전압을 인가하고, 상기 고정 전압을 통해 상기 전계 효과 트랜지스터 소자의 문턱 전압 변조를 강화함으로써, 상기 향상모드(E-mode)의 강화를 유도하는 전계 효과 트랜지스터 소자.
  9. 제 8 항에 있어서,
    상기 강유전성 반도체층은,
    상기 제 1 펄스 전압에 의해 상기 강유전성 반도체층 내의 분극 바운드 전하의 정렬 방향이 제어됨으로써, 에너지 밴드 오프셋에 의한 전하 밀도의 고갈 효과를 유도하는 전계 효과 트랜지스터 소자.
  10. 제 9 항에 있어서,
    상기 제 1 펄스 전압에 의해 상기 강유전성 반도체층 내 분극 바운드 전하와 모바일 전하가 상기 중간층을 향하는 방향으로 정렬되고, 상기 중간층은 상기 모바일 전하를 포획하는 전하 트래핑 사이트의 역할을 하여 상기 전하 밀도의 고갈효과를 강화시키는 전계 효과 트랜지스터 소자.
  11. 제 10 항에 있어서,
    상기 강유전성 반도체층과 상기 절연층은 반도체/절연체 메사구조를 이루되,
    상기 반도체/절연체 메사구조는,
    상기 반도체/절연체 메사구조의 측면과 상기 드레인 전극 간의 거리가 상기 게이트 전극의 측면과 상기 드레인 전극 간의 거리와 동일하도록 형성되는 전계 효과 트랜지스터 소자.
KR1020210075774A 2021-06-11 2021-06-11 향상모드 동작이 가능한 전계 효과 트랜지스터 소자 Active KR102516936B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210075774A KR102516936B1 (ko) 2021-06-11 2021-06-11 향상모드 동작이 가능한 전계 효과 트랜지스터 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210075774A KR102516936B1 (ko) 2021-06-11 2021-06-11 향상모드 동작이 가능한 전계 효과 트랜지스터 소자

Publications (2)

Publication Number Publication Date
KR20220166910A KR20220166910A (ko) 2022-12-20
KR102516936B1 true KR102516936B1 (ko) 2023-03-31

Family

ID=84539158

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210075774A Active KR102516936B1 (ko) 2021-06-11 2021-06-11 향상모드 동작이 가능한 전계 효과 트랜지스터 소자

Country Status (1)

Country Link
KR (1) KR102516936B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116940226B (zh) * 2023-09-19 2023-12-19 浙江大学杭州国际科创中心 铁电半导体器件、触觉传感存储器及触觉数据读写方法
CN117594676B (zh) * 2023-12-25 2024-11-05 湖北大学 基于In2Se3/Ga2O3异质结结构的两端MSM日盲型紫外光电探测器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5807282B2 (ja) 2011-09-08 2015-11-10 株式会社タムラ製作所 Ｇａ２Ｏ３系半導体素子

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101800888B1 (ko) * 2010-12-29 2017-11-24 엘지디스플레이 주식회사 산화물 반도체를 포함한 박막 트랜지스터 기판
KR20190119451A (ko) * 2018-04-12 2019-10-22 울산과학기술원 전계효과 트랜지스터 및 그 제조방법
KR20200071852A (ko) * 2018-12-04 2020-06-22 삼성전자주식회사 강유전층을 포함하는 전자 소자

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5807282B2 (ja) 2011-09-08 2015-11-10 株式会社タムラ製作所 Ｇａ２Ｏ３系半導体素子

Also Published As

Publication number Publication date
KR20220166910A (ko) 2022-12-20

Similar Documents

Publication Publication Date Title
Lv et al. Lateral β-Ga 2 O 3 MOSFETs with high power figure of merit of 277 MW/cm 2
Im et al. Normally off GaN MOSFET based on AlGaN/GaN heterostructure with extremely high 2DEG density grown on silicon substrate
Liu et al. Al 2 O 3/AlN/GaN MOS-channel-HEMTs with an AlN interfacial layer
Zhang et al. Studies on high-voltage GaN-on-Si MIS-HEMTs using LPCVD Si 3 N 4 as gate dielectric and passivation layer
Kambayashi et al. Over 100 A operation normally-off AlGaN/GaN hybrid MOS-HFET on Si substrate with high-breakdown voltage
CN103930997B (zh) 具有凹陷电极结构的半导体器件
Ikeda et al. GaN power transistors on Si substrates for switching applications
Arulkumaran et al. Improved Power Device Figure-of-Merit (4.0× 108 V2 Ω-1 cm-2) in AlGaN/GaN High-Electron-Mobility Transistors on High-Resistivity 4-in. Si
Hu et al. Channel Engineering of Normally-OFF AlGaN/GaN MOS-HEMTs by Atomic Layer Etching and High-$\kappa $ Dielectric
Huang et al. Low-Leakage-Current AlN/GaN MOSHFETs Using $\hbox {Al} _ {2}\hbox {O} _ {3} $ for Increased 2DEG
Zhu et al. Ferroelectric gate AlGaN/GaN E-mode HEMTs with high transport and sub-threshold performance
WO2009116223A1 (ja) 半導体装置
Kaneko et al. Normally-off AlGaN/GaN HFETs using NiO x gate with recess
CN112447857B (zh) 碳化硅场效应晶体管
JP2006286910A (ja) 半導体装置及びその製造方法
CN111370470B (zh) 氮化镓mis栅控混合沟道功率场效应晶体管及其制造方法
Jiang et al. High-performance AlGaN/GaN/Si power MOSHEMTs with ZrO 2 gate dielectric
KR102516936B1 (ko) 향상모드 동작이 가능한 전계 효과 트랜지스터 소자
JP2008091394A (ja) 電界効果トランジスタ及びその製造方法
Kim et al. Charge trapping and interface characteristics in normally-off Al2O3/GaN-MOSFETs
Zhou et al. Enhancement-mode AlGaN/GaN fin-MOSHEMTs on Si substrate with atomic layer epitaxy MgCaO
Kambayashi et al. High field-effect mobility normally-off AlGaN/GaN hybrid MOS-HFET on Si substrate by selective area growth technique
Wang et al. Enhancement-mode multi-channel AlGaN/GaN transistors with LiNiO junction Tri-gate
Kambayashi et al. Enhancement-mode GaN hybrid MOS-HFETs on Si substrates with Over 70 A operation
Zhou et al. Threshold voltage modulation by interface charge engineering for high performance normally-off GaN MOSFETs with high faulty turn-on immunity

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20210611

PA0201 Request for examination
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20220929

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20230328

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20230329

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20230329

End annual number: 3

Start annual number: 1

PG1601 Publication of registration