KR102514205B1

KR102514205B1 - 유기발광 표시장치

Info

Publication number: KR102514205B1
Application number: KR1020170167325A
Authority: KR
Inventors: 최호원; 허준영
Original assignee: 엘지디스플레이 주식회사
Priority date: 2017-12-07
Filing date: 2017-12-07
Publication date: 2023-03-27
Anticipated expiration: 2037-12-07
Also published as: JP2019102463A; KR20190067410A; TW201925888A; US20190181199A1; EP3496150B1; EP3496150A1; CN109962088A; US10868091B2; CN109962088B; TWI702452B; JP6731997B2

Abstract

본 발명에 의한 유기발광 표시장치는 평탄화막, 제1 전극, 스토퍼, 및 픽셀 정의막을 포함한다. 평탄화막은 트랜지스터 상에 배치된다. 제1 전극들은 평탄화막 상에 배치되며, 각 픽셀마다 할당된다. 스토퍼는 평탄화막 상에 배치되며, 이웃하는 제1 전극들 사이에 배치된다. 픽셀 정의막은 제1 전극들의 적어도 일부를 각각 노출하는 개구부를 가지며, 스토퍼의 일부를 노출하는 오목부를 갖는다.

Description

유기발광 표시장치{ORGANIC LIGHT EMITTING DISPLAY DEVICE}

본 발명은 유기발광 표시장치에 관한 것이다.

음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 표시장치(display device)들이 개발되고 있다. 이러한 표시장치는 액정 표시장치(Liquid Crystal Display, LCD), 전계 방출 표시장치(Field Emission Display, FED), 플라즈마 디스플레이 패널(Plasma Display Panel, PDP) 및 유기발광 표시장치(Organic Light Emitting Display device; OLED) 등으로 구현될 수 있다.

이들 표시장치 중에서 유기발광 표시장치는 유기 화합물을 여기시켜 발광하게 하는 자발광형 표시장치로, LCD에서 사용되는 백라이트가 필요하지 않아 경량 박형이 가능할 뿐만 아니라 공정을 단순화시킬 수 있는 이점이 있다. 또한, 유기 전계발광 표시장치는 저온 제작이 가능하고, 응답속도가 1ms 이하로서 고속의 응답속도를 가질 뿐 아니라 낮은 소비 전력, 넓은 시야각 및 높은 콘트라스트(Contrast) 등의 특성을 갖는다는 점에서 널리 사용되고 있다.

유기발광 표시장치는 전기 에너지를 빛 에너지로 전환하는 유기 발광 다이오드(Organic Light Emitting Diode)를 포함한다. 유기발광 다이오드는 애노드, 캐소드, 및 이들 사이에 배치되는 유기 화합물층을 포함한다. 유기발광 표시장치는, 애노드 및 캐소드로부터 각각 주입된 정공 및 전자가 발광층 내부에서 결합하여 여기자인 액시톤(exciton)을 형성하고, 형성된 액시톤이 여기상태(excited state)에서 기저상태(ground state)로 떨어지면서 발광하여 화상을 표시하게 된다.

유기 화합물층은 적색(R), 녹색(G) 및 청색(B) 유기 화합물층을 포함할 수 있고, 이들은 대응하는 적색(R), 녹색(G) 및 청색(B) 픽셀 내에 각각 형성될 수 있다. 이와 같은, 적색(R), 녹색(G), 청색(B) 픽셀 패터닝(patterning)을 위해, 일반적으로 미세 금속 마스크(Fine Metal Mask, FMM)가 이용된다. 다만, 공정 기술의 비약적인 발전에도 불구하고, 고해상도의 표시장치를 구현하기 위해 FMM 마스크를 이용하는 데에는 한계가 있다. 실제로, 현재 1000 PPI 이상의 해상도를 구현하기 위해서 FMM 마스크를 이용하는 경우, 일정 수준 이상의 공정 수율을 확보하기 어려운 실정이다.

또한, 대면적의 고해상도 표시장치를 구현하기 위해서는, 이와 대응되는 대면적의 FMM 마스크가 필요한데, 마스크의 면적이 증가할수록 그 무게에 의해 중심이 쳐지는 현상이 발생하여, 유기 화합물층이 제 위치에 형성되지 못하는 등 다양한 불량이 야기된다.

본 발명은 누설 전류를 최소화하여 표시 품질을 개선한 유기발광 표시장치를 제공한다.

본 발명에 의한 유기발광 표시장치는, 평탄화막, 제1 전극, 스토퍼, 및 픽셀 정의막을 포함한다. 평탄화막은 트랜지스터 상에 배치된다. 제1 전극들은 평탄화막 상에 배치되며, 각 픽셀마다 할당된다. 스토퍼는 평탄화막 상에 배치되며, 이웃하는 제1 전극들 사이에 배치된다. 픽셀 정의막은 제1 전극들의 적어도 일부를 각각 노출하는 개구부를 가지며, 스토퍼의 일부를 노출하는 오목부를 갖는다.

본 발명에 의한 유기발광 표시장치는, 평탄화막, 희생층, 분리층, 및 제1 전극을 포함한다. 평탄화막은 트랜지스터 상에 배치된다. 희생층은 평탄화막의 일부를 노출하는 개구를 갖는다. 분리층은 희생층 상에 배치되며, 개구 보다 넓은 면적의 개구 영역을 갖고, 희생층의 일부를 노출하는 오목부를 갖는다. 제1 전극은, 평탄화막과 분리층과 오목부 상에 배치되며, 희생층과 분리층에 의해 마련된 언더컷 구조에 의해 평탄화막 상에 위치하는 부분과 분리층 상에 위치하는 부분으로 구분된다.

본 발명은, 픽셀 정의막에 형성된 오목부를 포함함으로써, 누설 전류를 효과적으로 차단할 수 있기 때문에, 발광이 요구되지 않는 픽셀에서 광이 방출됨에 따라 색 재현율이 현저히 저하되는 문제점을 방지할 수 있다. 이에 따라, 본 발명은 표시 품질이 현저히 개선된 유기발광 표시장치를 제공할 수 있는 이점을 갖는다.

본 발명은, 오목부 형성시 오목부의 깊이를 제어할 수 있는 스토퍼를 포함함으로써, 오목부를 형성 하기 위한 식각 공정 시 식각액이 평탄화막까지 유입되지 못하도록 차단할 수 있다. 이에 따라, 평탄화막이 식각될 때 발생하는 아웃 가스에 의해 소자가 열화되는 문제를 최소화할 수 있다.

도 1 및 도 2는 유기발광 표시장치를 개략적으로 나타낸 평면도 및 단면도이다.
도 3은 본 발명에 따른 유기발광 표시장치를 개략적으로 나타낸 블록도이다.
도 4는 도 3에 도시된 픽셀을 개략적으로 나타낸 구성도이다.
도 5는 도 4의 구체적인 예시를 나타내는 구성도들이다.
도 6는 본 발명에 따른 유기발광 표시장치를 개략적으로 나타낸 단면도이다.
도 7은 본 발명의 바람직한 실시예에 따른 유기발광 표시장치를 개략적으로 나타낸 단면도이다.
도 8은 스토퍼의 위치 관계를 설명하기 위한 도면이다.
도 9는 본 발명의 응용예에 따른 유기발광 표시장치를 개략적으로 나타낸 단면도이다.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시 예들을 설명한다. 명세서 전체에 걸쳐서 동일한 참조 번호들은 실질적으로 동일한 구성 요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기술 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 여러 실시예들을 설명함에 있어서, 동일한 구성요소에 대하여는 서두에서 대표적으로 설명하고 다른 실시예에서는 생략될 수 있다.

제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.

도 1 및 도 2는 유기발광 표시장치를 개략적으로 나타낸 평면도 및 단면도이다.

도 1 및 도 2를 참조하면, 유기발광 표시장치는 복수의 픽셀(PXL)들을 갖는 표시 패널(DIS)을 포함한다. 표시 패널(DIS)은 다양한 형상을 가질 수 있다. 즉, 표시 패널(DIS)은 장방형, 정방형의 형상을 가질 수 있음은 물론, 원형, 타원형, 다각형 등 다양한 이형(free form)의 평면 형상을 가질 수 있다.

표시 패널(DIS)은 적색(R), 청색(B) 및 녹색(G)을 각각 발광하는 적색(R), 청색(B) 및 녹색(G) 픽셀(PXL)을 포함한다. 필요에 따라서, 표시 패널(DIS)은 백색(W) 등 다른 색을 발광하는 픽셀(PXL)을 더 포함할 수 있다. 이하에서는, 설명의 편의를 위해, 표시 패널(DIS)이 적색(R), 청색(B) 및 녹색(G) 픽셀(PXL)을 포함하는 경우를 예로 들어 설명한다.

본 발명에 따른 유기발광 표시장치는, 적색(R), 녹색(G) 및 청색(B)을 구현하기 위해, 백색(W)을 발광하는 유기 화합물층(OL), 및 적색(R), 청색(B) 및 녹색(G)의 컬러 필터(color filter)를 포함한다. 즉, 유기발광 표시장치는, 유기 화합물층(OL)으로부터 방출된 백색(W)광이 적색(R), 녹색(G) 및 청색(B) 픽셀(PXL)에 대응되는 영역에 각각 구비된 적색(R), 녹색(G) 및 청색(B)의 컬러 필터(color filter)를 통과함으로써, 적색(R), 녹색(G) 및 청색(B)을 구현할 수 있다.

본 발명에 따른 유기발광 표시장치의 경우, 백색(W)을 발광하는 유기 화합물층(OL)을 패널 전면(全面)의 대부분을 덮도록 넓게 형성하면 충분하기 때문에, 적색(R), 청색(B) 및 녹색(G)의 유기 화합물층(OL) 각각을 구분하여 대응하는 픽셀(PXL)들 내에 할당하기 위해 FMM 마스크를 이용할 필요가 없다. 따라서, 본 발명은 전술한 FMM을 사용함에 따른 문제점 예를 들어, 고 해상도 구현 시 공정 수율의 저하, 유기 화합물층(OL)이 제 위치 형성되지 못하는 얼라인(align)불량 등을 방지할 수 있는 이점을 갖는다.

본 발명은 전술한 방법을 이용함으로써, 공정 수율이 저하되는 것을 최소화하면서 고 해상도를 갖는 표시장치를 구현할 수 있다. 다만, 유기 화합물층(OL)을 통한 누설 전류(leakage current)에 의해, 원치 않는 픽셀(PXL)에서 광이 방출되어 이웃하는 픽셀(PXL)들 간에 혼색이 발생할 수 있다. 여기서, 유기 화합물층(OL)을 구성하는 층들 중 전도도가 높은 적어도 하나의 층이, 누설 전류의 유동 경로(LCP, 도 2)가 될 수 있다.

일 예로, 도 2의 (a)를 참조하면, 백색(W)을 발광하는 유기 화합물층(OL)은 2스택(stack)구조와 같은 다중 스택 구조를 가질 수 있다. 2스택 구조는, 제1 전극(ANO)과 제2 전극(CAT) 사이에 배치된 전하 생성층 (Charge Generation Layer, CGL), 및 전하 생성층(CGL)을 사이에 두고 전하 생성층(CGL) 하부 및 상부에 각각 배치된 제1 스택(STC1) 및 제2 스택(STC2)을 포함할 수 있다. 이하에서는 제1 전극(ANO)이 애노드이고, 제2 전극(CAT)이 캐소드인 경우를 예로 들어 설명하나, 이에 한정되는 것은 아니다. 즉, 유기발광 다이오드는 인버티드(inverted) 구조로 구현될 수도 있다.

제1 스택(STC1) 및 제2 스택(STC2)은 각각 발광층(Emission layer)을 포함하며, 정공주입층(Hole injection layer), 정공수송층(Hole transport layer), 전자수송층(Electron transport layer) 및 전자주입층(Electron injection layer)과 같은 공통층(common layer) 들 중 적어도 어느 하나를 더 포함할 수 있다. 제1 스택(STC1)의 발광층과 제2 스택(STC2)의 발광층은 서로 다른 색의 발광 물질을 포함할 수 있다. 제1 스택(STC1)의 발광층과 제2 스택(STC2)의 발광층 중 어느 하나는 청색 발광 물질을 포함하고, 다른 하나는 황색 발광 물질을 포함할 수 있으나, 이에 한정되는 것은 아니다.

전술한 유기 화합물층(OL) 특히, 전하 생성층(CGL)은 픽셀(PXL)마다 구분되어 패턴되지 않고, 모든 픽셀들을 덮도록 넓게 형성되기 때문에, 표시장치가 온(on) 상태를 유지할 때 발생한 일부 전류가 전하 생성층(CGL)을 통해 누설될 수 있다. 누설 전류에 의해, 발광이 요구되지 않는 픽셀(PXL)에서 광이 발출됨에 따라, 색 재현율이 현저히 저하되는 문제점이 발생한다.

다른 예로, 도 2의 (b)를 참조하면, 백색(W)을 발광하는 유기 화합물층(OL)은 단일 스택 구조를 가질 수 있다. 단일 스택은 각각 발광층(Emission layer, EML)을 포함하며, 정공주입층(Hole injection layer, HIL), 정공수송층(Hole transport layer, HTL), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron injection layer, EIL)과 같은 공통층(common layer) 들 중 적어도 어느 하나를 더 포함할 수 있다.

전술한 유기 화합물층(OL) 특히, 정공 주입층(HIL)은 픽셀(PXL)마다 구분되어 패턴되지 않고, 모든 픽셀들을 덮도록 넓게 형성되기 때문에, 표시장치가 온(on) 상태를 유지할 때 발생한 일부 전류가 정공 주입층(HIL)을 통해 누설될 수 있다. 누설 전류에 의해, 발광이 요구되지 않는 픽셀(PXL)에서 광이 발출됨에 따라, 색 재현율이 현저히 저하되는 문제점이 발생한다.

전술한 문제는, 픽셀(PXL) 사이즈 간격이 상대적으로 줄어드는 고 해상도 표시장치에서 더욱 문제된다. 즉, 이웃하는 픽셀(PXL)들이 픽셀 정의막(BN)에 의해 구획되어 소정 간격 이격되어 있기는 하나, 고 해상도의 표시장치 일수록 그 간격이 현저히 줄어들기 때문에, 누설 전류에 의한 혼색 불량의 발생 빈도는 증가할 수밖에 없다. 따라서, 고 해상도 표시장치에서 표시 품질 저하를 방지하기 위해서는 누설 전류의 유동을 제한할 필요가 있다.

도 3은 본 발명에 따른 유기발광 표시장치를 개략적으로 나타낸 블록도이다. 도 4는 도 3에 도시된 픽셀을 개략적으로 나타낸 구성도이다. 도 5는 도 4의 구체적인 예시를 나타내는 구성도들이다. 도 6는 본 발명에 따른 유기발광 표시장치를 개략적으로 나타낸 단면도이다.

도 3을 참조하면, 본 발명에 의한 유기발광 표시장치(10)는 디스플레이 구동 회로, 표시 패널(DIS)을 포함한다.

디스플레이 구동 회로는 데이터 구동회로(12), 게이트 구동회로(14) 및 타이밍 콘트롤러(16)를 포함하여 입력 영상의 비디오 데이터전압을 표시 패널(DIS)의 픽셀(PXL)들에 기입한다. 데이터 구동회로(12)는 타이밍 콘트롤러(16)로부터 입력되는 디지털 비디오 데이터(RGB)를 아날로그 감마보상전압으로 변환하여 데이터전압을 발생한다. 데이터 구동회로(12)로부터 출력된 데이터전압은 데이터 배선들(D1~Dm)에 공급된다. 게이트 구동회로(14)는 데이터전압에 동기되는 게이트 신호를 게이트 배선들(G1~Gn)에 순차적으로 공급하여 데이터 전압이 기입되는 표시 패널(DIS)의 픽셀(PXL)들을 선택한다.

타이밍 콘트롤러(16)는 호스트 시스템(19)으로부터 입력되는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 메인 클럭(MCLK) 등의 타이밍신호를 입력받아 데이터 구동회로(12)와 게이트 구동회로(14)의 동작 타이밍을 동기시킨다. 데이터 구동회로(12)를 제어하기 위한 데이터 타이밍 제어신호는 소스 샘플링 클럭(Source Sampling Clock, SSC), 소스 출력 인에이블신호(Source Output Enable, SOE) 등을 포함한다. 게이트 구동회로(14)를 제어하기 위한 게이트 타이밍 제어신호는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 쉬프트 클럭(Gate Shift Clock, GSC), 게이트 출력 인에이블신호(Gate Output Enable, GOE) 등을 포함한다.

호스트 시스템(19)은 텔레비젼 시스템, 셋톱박스, 네비게이션 시스템, DVD 플레이어, 블루레이 플레이어, 개인용 컴퓨터(PC), 홈 시어터 시스템, 폰 시스템(Phone system) 중 어느 하나로 구현될 수 있다. 호스트 시스템(19)은 스케일러(scaler)를 내장한 SoC(System on chip)을 포함하여 입력 영상의 디지털 비디오 데이터(RGB)를 표시 패널(DIS)에 표시하기에 적합한 포맷으로 변환한다. 호스트 시스템(19)은 디지털 비디오 데이터와 함께 타이밍 신호들(Vsync, Hsync, DE, MCLK)을 타이밍 콘트롤러(16)로 전송한다.

표시 패널(DIS)은 다양한 평면 형상을 가질 수 있다. 즉, 표시 패널(DIS)은 장방형, 정방형의 형상을 가질 수 있음은 물론, 원형, 타원형, 다각형 등 다양한 이형(free form)의 평면 형상을 가질 수 있다.

표시 패널(DIS)은 픽셀 어레이를 포함한다. 픽셀 어레이는 복수의 픽셀(PXL)들을 포함한다. 픽셀(PXL)들 각각은 데이터 배선들(D1~Dm, m은 양의 정수)과 게이트 배선들(G1~Gn, n은 양의 정수)의 교차 구조에 의해 정의될 수 있으나, 이에 한정되는 것은 아니다. 픽셀(PXL)들 각각은 자발광 소자인 유기발광 다이오드(Organic Light Emitting Diode)를 포함한다. 표시 패널(DIS)은 적색(R), 청색(B) 및 녹색(G)을 발광하는 적색(R), 청색(B) 및 녹색(G) 픽셀(PXL)을 포함한다.

픽셀(PXL)은 다양한 형상을 가질 수 있다. 즉, 픽셀(PXL)은 원형, 타원형, 다각형 다양한 평면 형상을 가질 수 있다. 픽셀(PXL)들 중 어느 하나는 다른 하나와 상이한 크기 및/또는 평면 형상을 가질 수 있다.

도 4를 더 참조하면, 표시 패널(DIS)에는 다수의 데이터 배선들(D)과, 다수의 게이트 배선들(G)이 교차되고, 이 교차영역마다 픽셀(PXL)들이 매트릭스 형태로 배치된다. 픽셀(PXL) 각각은 유기발광 다이오드(OLED), 유기발광 다이오드(OLED)에 흐르는 전류량을 제어하는 구동 박막 트랜지스터(Thin Film Transistor)(DT), 구동 박막 트랜지스터(DT)의 게이트-소스간 전압을 셋팅하기 위한 프로그래밍부(SC)를 포함한다.

프로그래밍부(SC)는 적어도 하나 이상의 스위치 박막 트랜지스터와, 적어도 하나 이상의 스토리지 커패시터를 포함할 수 있다. 스위치 박막 트랜지스터는 게이트 배선(G)으로부터의 게이트 신호에 응답하여 턴 온 됨으로써, 데이터 배선(D)으로부터의 데이터전압을 스토리지 커패시터의 일측 전극에 인가한다. 구동 박막 트랜지스터(DT)는 스토리지 커패시터에 충전된 전압의 크기에 따라 유기발광 다이오드(OLED)로 공급되는 전류량을 제어하여 유기발광 다이오드(OLED)의 발광량을 조절한다. 유기발광 다이오드(OLED)의 발광량은 구동 박막 트랜지스터(DT)로부터 공급되는 전류량에 비례한다. 이러한 픽셀(PXL)은 고전위 전압원(Evdd)과 저전위 전압원(Evss)에 연결되어, 도시하지 않은 전원 발생부로부터 각각 고전위 전원 전압과 저전위 전원 전압을 공급받는다. 픽셀(PXL)을 구성하는 박막 트랜지스터들은 p 타입으로 구현되거나 또는, n 타입으로 구현될 수 있다. 또한, 픽셀(PXL)을 구성하는 박막 트랜지스터들의 반도체층은, 아몰포스 실리콘 또는, 폴리 실리콘 또는, 산화물을 포함할 수 있다. 이하에서는 반도체층이 산화물을 포함하는 경우를 예로 들어 설명한다. 유기발광 다이오드(OLED)는 애노드(ANO), 캐소드(CAT), 및 애노드(ANO)와 캐소드(CAT) 사이에 개재된 유기 화합물층을 포함한다. 애노드(ANO)는 구동 박막 트랜지스터 (DT)와 접속된다.

도 5의 (a)에 도시된 바와 같이, 픽셀은 앞서 설명한 스위칭 트랜지스터(SW), 구동 트랜지스터(DR), 커패시터(Cst) 및 유기발광 다이오드(OLED) 뿐만 아니라 내부보상회로(CC)를 포함할 수 있다. 내부보상회로(CC)는 보상신호라인(INIT)에 연결된 하나 이상의 트랜지스터들을 포함할 수 있다. 내부보상회로(CC)는 구동 트랜지스터(DR)의 게이트-소스전압을 문턱전압이 반영된 전압으로 세팅하여, 유기발광 다이오드(OLED)가 발광할 때에 구동 트랜지스터(DR)의 문턱전압에 의한 휘도 변화를 배제시킨다. 이 경우, 스캔라인(GL1)은 스위칭 트랜지스터(SW)와 내부보상회로(CC)의 트랜지스터들을 제어하기 위해 적어도 2개의 스캔라인(GL1a, GL1b)을 포함하게 된다.

도 5의 (b)에 도시된 바와 같이, 픽셀은 스위칭 트랜지스터(SW1), 구동 트랜지스터(DR), 센싱 트랜지스터(SW2), 커패시터(Cst) 및 유기 발광다이오드(OLED)를 포함할 수 있다. 센싱 트랜지스터(SW2)는 내부보상회로(CC)에 포함될 수 있는 트랜지스터로서, 픽셀의 보상 구동을 위해 센싱 동작을 수행한다.

스위칭 트랜지스터(SW1)는 제1스캔라인(GL1a)을 통해 공급된 스캔신호에 응답하여, 데이터라인(DL1)을 통해 공급되는 데이터전압을 제1노드(N1)에 공급하는 역할을 한다. 그리고 센싱 트랜지스터(SW2)는 제2스캔라인(GL1b)을 통해 공급된 센싱신호에 응답하여, 구동 트랜지스터(DR)와 유기 발광다이오드(OLED) 사이에 위치하는 제2노드(N2)를 초기화하거나 센싱하는 역할을 한다.

본 발명의 픽셀의 구조는 이에 한정되지 않고, 2T(Transistor)1C(Capacitor), 3T1C, 4T2C, 5T2C, 6T2C, 7T2C 등으로 다양하게 구성될 수 있다.

도 6을 참조하면, 본 발명에 의한 유기발광 표시장치는 박막 트랜지스터 기판(SUB)을 포함한다. 박막 트랜지스터 기판(SUB) 상에는 픽셀들 각각에 할당된 박막 트랜지스터(T) 및 박막 트랜지스터(T)와 연결된 유기발광 다이오드(OLE)가 배치된다. 이웃하는 픽셀들은 픽셀 정의막(BN)에 의해 구획될 수 있고, 각 픽셀(PXL)들의 평면 형상은 픽셀 정의막(BN)에 의해 정의될 수 있다. 따라서, 미리 설정된 평면 형상을 갖는 픽셀(PXL)들을 형성하기 위해, 픽셀 정의막(BN)의 위치 및 형상은 적절히 선택될 수 있다.

박막 트랜지스터(T)는 바텀 게이트(bottom gate), 탑 게이트(top gate), 더블 게이트(double gate) 구조 등 다양한 방식의 구조로 구현될 수 있다. 즉, 박막 트랜지스터(T)는 반도체층, 게이트 전극, 소스/드레인 전극을 포함할 수 있고, 반도체층, 게이트 전극, 소스/드레인 전극은 적어도 하나의 절연층을 사이에 두고 서로 다른 층에 배치될 수 있다.

박막 트랜지스터(T)와 유기발광 다이오드(OLE) 사이에는 적어도 하나 이상의 절연막이 개재될 수 있다. 상기 절연막은 유기 물질로 이루어진 평탄화막(OC)을 포함한다. 평탄화막(OC)은 포토아크릴(photo acryl)로 이루어질 수 있다. 평탄화막(OC)은 박막 트랜지스터(T)와 여러 신호 배선들이 형성된 기판(SUB)의 표면을 평탄화시킬 수 있다.

절연막은, 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다층으로 이루어진 보호막(PAS)을 더 포함할 수 있고, 보호막(PAS)은 평탄화막(OC)과 박막 트랜지스터(T) 사이에 개재될 수 있다. 박막 트랜지스터(T)와 유기발광 다이오드(OLE)는 하나 이상의 절연막을 관통하는 픽셀 콘택홀(PH)을 통해 전기적으로 연결될 수 있다.

유기발광 다이오드(OLE)는 서로 대향하는 제1 전극(E1), 제2 전극(E2), 및 제1 전극(E1)과 제2 전극(E2) 사이에 개재된 유기 화합물층(OL)을 포함한다. 제1 전극(E1)은 애노드일 수 있고, 제2 전극(E2)은 캐소드일 수 있다.

제1 전극(E1)은 단일층 또는 다중층으로 이루어질 수 있다. 제1 전극(E1)은 반사층을 더 포함하여 반사 전극으로 기능할 수 있다. 반사층은 알루미늄(Al), 구리(Cu), 은(Ag), 니켈(Ni) 또는 이들의 합금으로 이루어질 수 있으며, 바람직하게는 APC(은/팔라듐/구리 합금)으로 이루어질 수 있다. 일 예로, 제1 전극(E1)은 ITO/Ag/ITO로 이루어진 삼중층으로 형성될 수 있다. 이 경우, 하부 ITO는, 유기막(평탄화막)과 Ag과의 접착 특성을 개선하기 위한 목적으로 형성될 수 있다. 제1 전극(E1)은 각 픽셀에 대응되도록 분할되어, 각 픽셀 당 하나씩 할당될 수 있다.

제1 전극(E1)이 형성된 기판(SUB) 상에는, 이웃하는 픽셀들을 구획하는 픽셀 정의막(BN)이 위치한다. 픽셀 정의막(BN)은 유기 물질로 이루어질 수 있으며, 바람직하게는 폴리이미드(polyimide)로 이루어질 수 있다. 픽셀 정의막(BN)은 제1 전극(E1)의 중심부 대부분을 노출하기 위한 개구부를 포함한다. 픽셀 정의막(BN)에 의해 노출된 제1 전극(E1)의 부분은, 발광 영역으로 정의될 수 있다. 픽셀 정의막(BN)은 제1 전극(E1)의 중심부를 노출하되, 제1 전극(E1)의 측단을 덮도록 배치될 수 있다.

픽셀 정의막(BN)은 오목부(BG)를 포함한다. 오목부(BG)는 이웃하는 픽셀들 사이에 배치된다. 달리 표현하면, 오목부(BG)는 이웃하는 개구부들 사이에 배치된다.

오목부(BG)는 이웃하는 픽셀로 흐를 수 있는 누설 전류의 경로를 충분히 확보하는 기능을 할 수 있다. 즉, 픽셀 정의막(BN)에 오목부(BG)를 형성하는 경우, 누설 전류의 유동 경로가 되는 층(예를 들어, 전하 생성층) 또한 오목부(BG)에 의해 마련된 단차를 따라 증착되기 때문에, 상대적으로 긴 누설 전류의 유동 경로를 확보할 수 있다. 이에 따라, 본 발명은, 누설 전류를 효과적으로 차단할 수 있어 발광이 요구되지 않는 픽셀에서 광이 방출됨에 따라 색 재현율이 현저히 저하되는 문제점을 방지할 수 있다.

달리 표현하면, 본 발명은, 오목부(BG)가 형성된 픽셀 정의막(BN)을 구비함으로써, 누설 전류의 경로가 되는 층(예를 들어, 전하 생성층)의 표면적을 상대적으로 증가시킬 수 있다. 즉, 본 발명은, 누설 전류의 경로가 되는 층(예를 들어, 전하 생성층)의 표면적을 제어하여 저항을 높일 수 있다. 이에 따라, 본 발명은 누설 전류의 흐름을 효과적으로 저감시킬 수 있기 때문에, 누설 전류에 의한 혼색 불량을 최소화할 수 있는 이점을 갖는다.

표면적을 제어하여 저항을 높이기 위해, 본 발명은 이웃하는 픽셀 사이에 오목부(BG)를 복수 개로 형성하는 등 오목부(BG)의 개수를 적절히 선택할 수 있고, 오목부(BG)의 폭과 깊이를 적절히 선택할 수 있다. 복수 개의 오목부(GR)들은, 일 방향으로 이웃하는 픽셀들 사이에서, 상기 일 방향을 따라 나란하게 배치될 수 있다. 이때, 복수 개의 오목부(GR)들 사이의 간격은, 위치에 따라 상이할 수 있다.

오목부(BG)는, 픽셀 정의막(BN)의 전체 두께를 완전히 관통하여 하부 층을 노출하는 홀 형상을 가질 수 있고, 픽셀 정의막(BN)의 상부 표면으로부터 내측으로 일부 함몰되어 마련된 홈 형상을 가질 수도 있다. 누설 전류의 유동 경로 확보, 및 저항 제어 등을 고려할 때, 오목부(BG)는 홀 형상을 갖는 것이 바람직할 수 있다.

픽셀 정의막(BN)이 형성된 기판(SUB) 상에는, 유기 화합물층(OL)이 형성된다. 유기 화합물층(OL)은 픽셀들을 덮도록 박막 트랜지스터 기판(SUB) 상에 연장되어 배치된다. 유기 화합물층(OL)은 2스택(stack)구조와 같은 다중 스택 구조를 가질 수 있다. 2스택 구조는, 제1 전극(E1)과 제2 전극(E2) 사이에 배치된 전하 생성층 (Charge Generation Layer, CGL), 및 전하 생성층을 사이에 두고 전하 생성층 하부 및 상부에 각각 배치된 제1 스택 및 제2 스택을 포함할 수 있다. 제1 스택 및 제2 스택은 각각 발광층(Emission layer)을 포함하며, 정공주입층(Hole injection layer), 정공수송층(Hole transport layer), 전자수송층(Electron transport layer) 및 전자주입층(Electron injection layer)과 같은 공통층(common layer) 들 중 적어도 어느 하나를 더 포함할 수 있다. 제1 스택의 발광층과 제2 스택의 발광층은 서로 다른 색의 발광 물질을 포함할 수 있다.

유기 화합물층(OL)이 형성된 기판(SUB) 상에는, 제2 전극(E2)이 형성된다. 제2 전극(E2)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 또는 ZnO(Zinc Oxide) 등의 투명 도전 물질로 이루어지거나, 마그네슘(Mg), 칼슘(Ca), 알루미늄(Al), 은(Ag)과 같은 불투명 도전 물질이 얇게 형성되어 투과 전극으로 기능할 수 있다. 제2 전극(E2)은 픽셀들을 덮도록 박막 트랜지스터 기판(SUB) 상에 일체로 연장되어 배치될 수 있다.

본 발명은, 이웃하는 픽셀로 진행하는 누설 전류를 효과적으로 저감할 수 있기 때문에, 누설 전류에 의해 원치 않는 픽셀이 발광하는 문제를 최소화할 수 있다. 이에 따라, 본 발명은 표시 품질이 현저히 개선된 유기발광 표시장치를 제공할 수 있다.

<실시예>

도 7은 본 발명의 바람직한 실시예에 따른 유기발광 표시장치를 개략적으로 나타낸 단면도이다. 도 8은 스토퍼의 위치 관계를 설명하기 위한 도면이다.

본 발명의 제1 실시예에 의한 유기발광 표시장치는 박막 트랜지스터 기판(SUB)을 포함한다. 박막 트랜지스터 기판(SUB) 상에는 픽셀들 각각에 할당된 박막 트랜지스터(T) 및 박막 트랜지스터(T)와 연결된 유기발광 다이오드(OLE)가 배치된다. 유기발광 다이오드(OLE)는 제1 전극(E1), 제2 전극(E2), 제1 전극(E1)과 제2 전극(E2) 사이에 개재된 유기 화합물층(OL)을 포함한다.

이웃하는 픽셀들은 픽셀 정의막(BN)에 의해 구획될 수 있고, 각 픽셀(PXL)들의 평면 형상은 픽셀 정의막(BN)에 의해 정의될 수 있다. 따라서, 미리 설정된 평면 형상을 갖는 픽셀(PXL)들을 형성하기 위해, 픽셀 정의막(BN)의 위치 및 형상은 적절히 선택될 수 있다.

픽셀 정의막(BN)은 오목부(BG)를 포함한다. 오목부(BG)는, 전술한 바와 같이 누설 전류의 유동 경로를 충분히 확보하는 기능을 하기 때문에, 기 설정된 깊이 이상으로 형성될 필요가 있다. 기 설정된 깊이는, 오목부(BG)가 제 기능을 수행하기 위한 최소 깊이를 의미한다. 다만, 공정 상 한계에 의해, 오목부(BG)는 위치에 따라 균일한 깊이를 갖지 못하고, 서로 다른 깊이를 갖도록 형성될 수 있다. 이 경우, 적어도 일 영역에서는, 오목부(BG)가 상기 기 설정된 깊이 이상으로 형성되지 못할 수 있기 때문에, 문제된다.

이러한 문제점을 방지하기 위해, 오목부(BG)를 기 설정된 깊이 이상의 충분한 깊이로 형성하는 방법을 고려해볼 수 있다. 이 경우, 오목부(BG)가 충분한 깊이를 갖도록 형성되어 전 위치에서 제 기능을 수행할 수는 있겠으나, 오목부(BG) 형성을 위한 식각 공정 시 픽셀 정의막(BN) 아래에 배치되는 평탄화막(OC)까지 식각됨에 따라, 평탄화막(OC)을 구성하는 안료(pigment)에서 발생하는 아웃 가스(out-gas)가 오목부(BG)를 통해 유기 화합물층(OL)으로 유입되어 소자 열화를 야기할 수 있다.

이를 방지하기 위해, 본 발명의 제1 실시예에 따른 유기발광 표시장치는 스토퍼(STP)(stopper)를 더 포함한다. 스토퍼(STP)는 픽셀 정의막(BN)와 평탄화막(OC) 사이에 개재되며, 오목부(BG)와 중첩되도록 배치된다. 스토퍼(STP)는 오목부(BG)와 대응되는 위치에 배치되어, 오목부(BG) 형성을 위한 식각 공정 시 식각액이 평탄화막(OC)까지 유입되지 못하도록 차단하는 기능을 한다.

스토퍼(STP)는 픽셀 정의막(BN)와 식각 선택비(etch selectivity) 차를 갖는다. 즉, 스토퍼(STP)의 구성 물질은, 스토퍼(STP)의 식각 속도(etch rate)가 픽셀 정의막(BN)의 식각 속도 대비 낮게 설정될 수 있는 물질로 선택될 수 있다. 예를 들어, 스토퍼(STP)는 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 실리콘 산화질화막(SiON), 산화 알루미늄(Al2O3) 및 이산화 티타늄(TiO2)과 같은 무기 물질로 이루어진 단일층 또는 이들이 적층된 다중층으로 구현될 수 있다. 일 예로, 오목부(BG)를 형성하기 위해 O2 플라즈마를 이용한 식각 공정을 진행할 수 있는데, 스토퍼(STP)가 전술한 무기 물질로 이루어지는 경우 O2 플라즈마에 의해 식각되지 않기 때문에, 픽셀 정의막(BN)의 식각 정도를 제어할 수 있는 수단으로 기능할 수 있다.

본 발명의 제1 실시예는, 오목부(BG)를 형성하기 위한 식각 공정 시 픽셀 정의막(BN)이 기 설정된 깊이 이상으로 식각되지 않도록 스토퍼(STP)를 이용하여 제어할 수 있기 때문에, 오목부(BG)를 전 위치에서 기 설정된 깊이 이상으로 형성할 수 있다. 다시 말해, 본 발명의 제1 실시예는, 공정 상 한계에 의해 오목부(BG)의 깊이가 위치에 따라 다르게 형성될 수 있더라도, 과식각을 수행하여 전 위치에서 기 설정된 깊이 이상의 깊이를 갖는 오목부(BG)를 형성할 수 있다. 이와 동시에, 본 발명의 제1 실시예는, 과식각을 수행하더라도 스토퍼(STP)에 의해 평탄화막(OC)이 식각되지 않기 때문에 아웃 가스에 의한 소자 열화를 방지할 수 있다.

오목부(BG)가 형성된 픽셀 정의막(BN) 및 제1 전극(E1) 상에는, 유기 화합물층(OL) 및 제2 전극(E2)이 차례로 적층된다. 유기 화합물층(OL)은 오목부(BG)를 통해 스토퍼(STP)에 직접 접촉될 수 있다.

도 8을 더 참조하면, 스토퍼(STP)는 이웃하는 픽셀들에 각각 구비된 제1 전극(E1)들 사이에 배치된다. 스토퍼(STP)는 제1 전극(E1)과 소정 간격 이격되어 배치될 수 있고, 접하여 배치될 수 있다.

스토퍼(STP)가 제1 전극(E1)과 소정 간격 이격되어 배치되어 있는 경우, 스토퍼(STP)와 제1 전극(E1) 사이에서 평탄화막(OC)이 노출된다. 이때, 오목부(BG)가 공정 불량에 의해 기 설정된 위치에 형성되지 않는 경우, 노출된 평탄화막(OC)이 식각액에 의해 식각되는 문제가 발생할 수 있다. (도 8의 (a))

이를 방지하기 위해, 스토퍼(STP)는 이웃하는 픽셀들의 제1 전극(E1)의 측면에 접하거나, 제1 전극(E1)의 측면 및 상면의 적어도 일부를 덮도록 배치되는 것이 바람직하다. 이 경우, 스토퍼(STP)에 의해 평탄화막(OC)이 노출되지 않기 때문에, 오목부(BG) 형성 시 얼라인 불량이 발생하더라도 평탄화막(OC)이 식각되어 아웃 가스가 발생하는 문제를 방지할 수 있다. (도 8의 (b))

<응용예>

도 9는 본 발명의 응용예에 따른 유기발광 표시장치를 개략적으로 나타낸 단면도이다.

도 9를 참조하면, 본 발명의 응용예에 따른 유기발광 표시장치는 서로 대향하는 하부기판(110a), 및 상부기판(110b)를 포함한다. 하부 기판(110a)은 트랜지스터(TFT), 및 트랜지스터(TFT)와 연결된 유기발광다이오드(OLED)를 포함한다. 상부 기판(110b)는 컬러필터(CF)를 포함하며, 필요에 따라서 블랙 매트릭스(BM)를 더 포함할 수 있다.

구체적으로, 하부기판(110a) 상에는 버퍼층(111)이 위치한다. 버퍼층(111)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 질화 실리콘(SiNx) 및 산화 실리콘(SiOx)의 다중층으로 이루어질 수 있다. 한편, 하부기판(110a)과 버퍼층(111) 사이에는 외부 광을 차단하기 위해 금속재료로 이루어진 광차단층이 위치할 수도 있다. 광차단층은 트랜지스터의 반도체층(또는 채널영역)에 대응되는 영역 등에 배치된다.

버퍼층(111) 상에는 반도체층(112)이 위치한다. 반도체층(112)은 소스영역, 채널영역 및 드레인영역을 갖는다. 반도체층(112)은 유기 반도체 재료, 산화물 반도체 재료 또는 실리콘 반도체 재료 등으로 이루어질 수 있다.

반도체층(112) 상에는 게이트절연층(113)이 위치한다. 게이트절연층(113)은 반도체층(112)의 채널영역을 덮도록 형성된다. 게이트절연층(113)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 질화 실리콘(SiNx) 및 산화 실리콘(SiOx)의 다중층으로 이루어질 수 있다.

게이트절연층(113) 상에는 게이트금속층(114)이 위치한다. 게이트금속층(114)은 게이트절연층(113)의 크기에 대응하여 형성된다. 게이트금속층(114)은 트랜지스터(TFT)의 게이트전극이 된다. 이 밖에도, 게이트금속층(114)은 스캔라인 등을 형성하는 금속층으로 사용된다. 게이트절연층(113)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni) 및 구리(Cu)로 이루어진 군에서 선택된 하나 또는 이들의 합금일 수 있으며, 단일층 또는 다중층으로 이루어질 수 있다.

게이트금속층(114) 상에는 층간절연층(115)이 위치한다. 층간절연층(115)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 질화 실리콘(SiNx) 및 산화 실리콘(SiOx)의 다중층으로 이루어질 수 있다. 층간절연층(115)은 반도체층(112)의 소스영역과 드레인영역을 노출한다.

층간절연층(115) 상에는 소스 전극(116a) 및 드레인 전극(116b)이 위치한다. 소스 전극(116a) 및 드레인 전극(116b)은 층간절연층(115)을 관통하는 콘택홀들을 통해 반도체층(112)의 소스영역 및 드레인영역에 각각 연결된다. 소스 전극(116a) 및 드레인 전극(116b)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni) 및 구리(Cu)로 이루어진 군에서 선택된 하나 또는 이들의 합금일 수 있으며, 단일층 또는 다중층으로 이루어질 수 있다.

소스 전극(116a) 및 드레인 전극(116b) 상에는 커버층(117a, 117b)이 위치할 수 있다. 커버층(117a, 117b, 117c)은 소스 전극(116a) 및 드레인 전극(116b) 위치에 대응하여 패턴되어, 소스 전극(116a) 및 드레인 전극(116b)을 보호하는 역할을 한다. 커버층(117a, 117b)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 등의 산화물로 이루어질 수 있다.

커버층(117a, 117b)은 소스 전극(116a)과 접촉된 제1 커버층(117a) 및 드레인 전극(116b)과 접촉된 제2 커버층(117b)로 구분될 수 있고, 이들은 서로 분리된다. 제1 커버층(117a), 및 제2 커버층(117b) 중 적어도 어느 하나는 채널 영역과 중첩되도록 연장되어 배치될 수 있다.

커버층(117a, 117b)은 공정의 특성상 생략되거나 보호층으로 대체될 수도 있다. 보호층은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 질화 실리콘(SiNx) 및 산화 실리콘(SiOx)의 다중층으로 이루어질 수 있다.

커버층(117a, 117b) 상에는 평탄화막(118)이 위치한다. 평탄화막(118)은 트랜지스터(TFT)를 포함하는 하부 구조물층의 표면을 평탄하게 하는 기능을 한다. 평탄화막(118)은 네거티브 오버코트층, 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin), 아크릴레이트(acrylate), 포토아크릴(Photoacrylate) 등의 유기물로 이루어질 수 있다. 평탄화막(118)에는, 픽셀 콘택홀(PH)이 형성된다. 픽셀 콘택홀(PH)은, 픽셀의 발광영역을 정의하는 개구영역(OPN) 내에서, 드레인 전극(116b) 또는 제2 커버층(117b)의 일부를 노출한다.

평탄화막(118) 상에는 희생층(119)이 위치한다. 희생층(119)은 픽셀의 발광영역을 정의하는 개구영역(OPN) 보다 넓은 개구를 갖는다. 희생층(119)은 개구영역(OPN) 보다 넓은 개구를 통해 평탄화막(118)의 일부를 노출한다. 희생층(119)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 실리콘 산화질화막(SiON), 산화 알루미늄(Al2O3) 및 이산화 티타늄(TiO2)과 같은 무기 물질로 이루어진 단일층 또는 이들이 적층된 다중층으로 구현될 수 있다. 희생층(119)는 이후 형성될 오목부의 식각 정도를 제어할 수 있는 스토퍼(STP, 도 7)로써 기능할 수 있다.

희생층(119) 상에는 분리층(120)이 위치한다. 분리층(120)은 픽셀의 발광영역을 정의하는 개구영역(OPN)을 정의한다. 따라서, 분리층은 픽셀 정의막으로 지칭될 수 있다. 분리층(120)은 개구영역(OPN)을 통해 평탄화막(118)의 일부를 노출한다. 분리층(120)은 실리콘계 재료 예컨대 실록산(Siloxane)으로 이루어질 수 있다. 분리층(120)의 개구영역(OPN)과 희생층(119)의 개구의 면적 차에 의해, 언더 컷(under-cut) 구조가 구현된다.

분리층(120)에는 오목부(BG)가 형성된다. 오목부(BG)는 희생층(119)의 적어도 일부를 노출시킨다. 희생층(119)은 분리층(120)의 형성 물질과 식각 선택비(etch selectivity) 차를 갖는 물질로 이루어지기 때문에, 오목부(BG)가 형성될 때, 희생층(119)은 관통되지 않고 잔류한다.

분리층(120) 상에는 제1 전극(121)이 위치한다. 제1 전극(121)은 평탄화막(118) 및 분리층(120)을 모두 덮는다.

제1 전극(121)은 희생층(119)과 분리층(120)에 의해 마련된 언더 컷 구조에 의해 평탄화막(118) 상에 위치하는 부분(121a)과 분리층(120) 상에 위치하는 부분(121b)이 전기적으로 분리된 구조를 갖는다. 즉, 제1 전극(121)은 언더컷 구조에 의해 셀프 픽셀레이션(Self-Pixelation)되어, 분리층(120) 상에 존재하는 부분(121b)과 개구영역(OPN)을 통해 노출된 평탄화막(118) 상에 존재하는 부분(121a)으로 구분되며, 양자는 전기적 및 물리적으로 끊어진 상태가 된다.

제1 전극(121) 중 평탄화막(118) 상에 위치하는 부분(121a)은 평탄화막(118)의 픽셀 콘택홀(PH)을 통해 드레인 전극(116b) 또는 제2 커버층(117b)의 일부와 전기적으로 연결된다. 제1 전극(121) 중 분리층(120) 상에 위치하는 부분(121b)은 오목부(BG)의 단차를 따라 형성되며, 오목부(BG)를 통해 희생층(119)에 직접 접촉될 수 있다.

이에 따라, 본 발명의 응용예의 경우, 제1 전극(121)을 픽셀마다 할당하기 위한 별도의 패턴 공정을 진행할 필요가 없기 때문에, 공정 수율을 현저히 높일 수 있는 이점을 갖는다. 또한, 본 발명의 응용예의 경우, 분리층(120) 상에 위치하는 하부전극층(121)은 유기 화합물층(122)으로부터 출사된 빛을 상부기판(101b)의 컬러 필터 방향으로 반사시키는 기능을 수행할 수 있다. 이에 따라, 광 효율을 현저히 개선시킬 수 있는 이점을 갖는다.

제1 전극(121) 상에는 유기 화합물층(122)이 위치한다. 유기 화합물층(122)은 백색을 발광하는 재료로 이루어질 수 있다. 유기 화합물층(122)은 제1 전극(121) 및 분리층(120)을 모두 덮으며, 희생층(119)과 분리층(120)에 의해 마련된 언더 컷 구조 및 오목부(BG)의 단차를 따라 형성된다.

유기 화합물층(122) 상에는 제2 전극(123)이 위치한다. 제2 전극(123)은 유기 화합물층(122)을 덮으며, 오목부(BG)의 단차를 따라 형성된다.

상부기판(110b) 상에는 컬러 필터(CF)이 위치한다. 컬러 필터(CF)은 유기 화합물층(122)으로부터 생성된 빛을 적색, 녹색 및 청색 중 하나로 변환할 수 있는 안료를 포함한다. 상부기판(110b) 상에는 블랙 매트릭스(BM)가 위치할 수 있다. 블랙 매트릭스(BM)는 픽셀들 간의 경계(비개구영역)에서의 빛샘을 차단하고 컬러 필터(CF) 간의 혼색을 방지하기 위해 이웃하는 컬러 필터(CF)들 사이에 위치할 수 있다. 블랙 매트릭스(BM)은 검정색 계열의 안료를 포함할 수 있다.

본 발명은, 오목부 형성시 오목부의 깊이를 제어할 수 있는 스토퍼를 포함함으로써, 오목부를 형성하기 위한 식각 공정 시 식각액이 평탄화막까지 유입되지 못하도록 차단할 수 있다. 이에 따라, 평탄화막이 식각될 때 발생하는 아웃 가스에 의해 소자가 열화되는 문제를 최소화할 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양하게 변경 및 수정할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정해져야만 할 것이다.

PXL : 픽셀 SUB : 박막 트랜지스터 기판
OLE : 유기발광 다이오드 E1 : 제1 전극
OL : 유기 화합물층 E2 : 제2 전극
BN : 픽셀 정의막 BG : 오목부
STP : 스토퍼

Claims

픽셀들을 갖는 유기발광 표시장치에 있어서,
트랜지스터 상에 배치되는 평탄화막;
상기 평탄화막 상에 배치되며, 상기 각 픽셀마다 할당된 제1 전극들;
상기 평탄화막 상에 배치되며, 이웃하는 상기 제1 전극들 사이에 배치되는 스토퍼;
상기 제1 전극들의 적어도 일부를 각각 노출하는 개구부를 가지며, 상기 스토퍼의 일부를 노출하는 오목부를 갖는 픽셀 정의막; 및
상기 제1 전극들 및 상기 픽셀 정의막을 덮는 유기 화합물층을 포함하며,
상기 제1 전극들과 상기 스토퍼는 상기 평탄화막을 덮도록 배치되고,
상기 픽셀 정의막은 상기 제1 전극 및 상기 스토퍼와 접촉하게 배치되어 상기 평탄화막과 이격되는, 유기발광 표시장치.
제 1 항에 있어서,
상기 스토퍼는,
상기 제1 전극의 측면에 접하는, 유기발광 표시장치.
제 1 항에 있어서,
상기 스토퍼는,
상기 제1 전극의 측면과 상면의 일부를 덮는, 유기발광 표시장치.
제 1 항에 있어서,
상기 스토퍼와 상기 픽셀 정의막은,
선택 식각비 차를 갖는, 유기발광 표시장치.
제 1 항에 있어서,
상기 스토퍼의 구성 물질은,
상기 스토퍼의 식각 속도(etch rate)가 상기 픽셀 정의막의 식각 속도 대비 낮게 설정된 물질로 선택되는, 유기발광 표시장치.
제 1 항에 있어서,
상기 스토퍼는,
무기 물질로 이루어진 단일층 또는 다중층으로 이루어진, 유기발광 표시장치.
제 6 항에 있어서,
상기 스토퍼는,
실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 실리콘 산화질화막(SiON), 산화 알루미늄(Al2O3) 및 이산화 티타늄(TiO2) 중 어느 하나로 이루어진 단일층 또는 이들이 적층된 다중층인, 유기발광 표시장치.
제 1 항에 있어서,
상기 유기 화합물층을 덮는 제2 전극을 더 포함하는, 유기발광 표시장치.
제 8 항에 있어서,
상기 유기 화합물층은,
상기 오목부를 통해 상기 스토퍼에 직접 접촉되는, 유기발광 표시장치.
트랜지스터 상에 배치되는 평탄화막;
상기 평탄화막의 일부를 노출하는 개구를 갖는 희생층;
상기 희생층 상에 배치되며, 상기 개구 보다 좁은 면적의 개구 영역을 갖고, 상기 희생층의 일부를 노출하는 오목부를 갖는 분리층; 및
상기 평탄화막과 상기 분리층과 상기 오목부 상에 배치되며, 상기 희생층과 상기 분리층의 단차에 의해 마련된 언더컷 구조에 의해 상기 평탄화막 상에 위치하는 부분과 상기 분리층 상에 위치하는 부분으로 구분되는 제1 전극; 및
상기 제1 전극 및 상기 분리층을 덮는 유기 화합물층을 포함하고,
상기 제1 전극과 상기 희생층은 상기 평탄화막을 덮도록 배치되고,
상기 분리층은 상기 제1 전극 및 상기 희생층과 접촉하게 배치되는, 유기발광 표시장치.
제 10 항에 있어서,
상기 희생층과 상기 분리층은,
선택 식각비 차를 갖는, 유기발광 표시장치.
제 10 항에 있어서,
상기 제1 전극 중 상기 분리층 상에 위치하는 부분은,
상기 오목부를 통해 상기 희생층에 직접 접촉되는, 유기발광 표시장치.