[go: up one dir, main page]

KR102493294B1 - 스핀 궤도 토크 및 자기 터널 접합 구조를 이용한 논리 소자 - Google Patents

스핀 궤도 토크 및 자기 터널 접합 구조를 이용한 논리 소자 Download PDF

Info

Publication number
KR102493294B1
KR102493294B1 KR1020200031196A KR20200031196A KR102493294B1 KR 102493294 B1 KR102493294 B1 KR 102493294B1 KR 1020200031196 A KR1020200031196 A KR 1020200031196A KR 20200031196 A KR20200031196 A KR 20200031196A KR 102493294 B1 KR102493294 B1 KR 102493294B1
Authority
KR
South Korea
Prior art keywords
layer
magnetization
ferromagnetic
tunnel junction
magnetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020200031196A
Other languages
English (en)
Other versions
KR20210115427A (ko
Inventor
홍진표
신정훈
서정우
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020200031196A priority Critical patent/KR102493294B1/ko
Priority to US17/911,047 priority patent/US12274178B2/en
Priority to PCT/KR2021/002337 priority patent/WO2021182778A1/ko
Publication of KR20210115427A publication Critical patent/KR20210115427A/ko
Application granted granted Critical
Publication of KR102493294B1 publication Critical patent/KR102493294B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H01L43/08—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3272—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/329—Spin-exchange coupled multilayers wherein the magnetisation of the free layer is switched by a spin-polarised current, e.g. spin torque effect
    • H01L43/02—
    • H01L43/10—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Materials of the active region

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)

Abstract

스핀 궤도 토크를 이용한 논리 소자가 개시된다. 2개의 자기 터널 접합들은 상호 반대 방향의 고정자화를 가진다. 비자성 금속층을 흐르는 전류의 방향은 입력으로 작용하고, 입력된 프로그램 전류에 의해 자기 터널 접합들의 저항 상태는 결정된다. 입력된 프로그램 전류를 로직 하이 또는 로직 로우로 설정하는 방법에 의해 다양한 논리 소자가 구현된다.

Description

스핀 궤도 토크 및 자기 터널 접합 구조를 이용한 논리 소자{Logic Device of using Spin Orbit Torque and Magnetic Tunnel Junction}
본 발명은 자기 터널 접합 구조를 이용한 로직 소자에 관한 것으로, 더욱 상세하게는 스핀 궤도 토크를 이용하여 자유층의 자화 반전을 유도하고, 유도된 자화 방향에 따른 저항 상태의 변경을 이용하여 다양한 논리 동작을 구현할 수 있는 논리 소자에 관한 것이다.
논리 소자는 디지털 신호를 연산하는 소자로서 다양한 연산 기능을 가진다. 또한, 논리 소자들은 설계자의 의지에 의해 다양하게 조합되어 조합 회로로 구성되거나, 순서 회로로 구성된다. 조합 회로에서 현재의 출력은 이전의 입력과 무관하게 현재의 입력에 의해 결정된다. 순서 회로에서는 이전의 입력에 의해 현재의 출력이 결정된다. 특히, 순서 회로는 이전의 출력을 저장하기 위한 기억 소자를 사용한다.
CMOS를 이용하는 논리 소자는 3개의 회로들을 기본 단위로 한다. 기본 단위는 NAND, NOR 또는 NOT의 기능을 수행한다. 이들 기본 단위를 이루는 논리 소자들의 조합에 의해 디지털 신호는 연산될 수 있다.
CMOS를 이용하는 논리 소자에서 NAND 회로는 4개의 트랜지스터들을 요구한다. 이는 2개의 입력 단자와 1개의 출력단자를 가진다. 또한, NOR 회로는 4개의 트랜지스터들을 요구하며, NOT 회로는 인버터의 구성을 가지므로 2개의 트랜지스터들을 요구한다.
또한, 논리 회로를 반도체 공정을 이용하여 구현하기 위해서는 각각의 기본 단위의 논리 소자들에 대한 레이-아웃이 요구된다. 따라서, 3 종류의 레이-아웃이 최소한으로 요구된다. 또한, 이들 각각의 기본 단위의 논리 소자들을 트랜지스터로 구현할 때, 소자 축소에는 제한이 따른다. 낸드 타입의 플래시 메모리의 경우, 셀들을 수직으로 적층하는 기술이 사용되어 집적도를 향상하는 기술이 상용화된 상태이다.
그러나, 트랜지스터는 칩 사이즈를 축소시킬 경우, 채널 영역의 길이가 감소되고, 단채널 효과가 발생되어 소스와 드레인 사이에 누설 전류가 발생되는 문제가 발생한다. 이를 극복하기 위해 트랜지스터의 채널 영역을 3차원 구조로 형성하는 핀-펫 구조가 상용화된 상태이다. 다만, 핀-펫 구조를 형성하기 위해서는 표면으로부터 돌출된 채널 영역을 형성하기 위한 식각 공정이 필수적으로 개입될 필요가 있다. 즉, 하나의 트랜지스터 제작을 위해 다수의 공정이 요구되는 문제가 있다.
만일, NAND, NOR 및 NOT 동작이 동일한 구조를 가지는 소자에 의해 선택적으로 수행할 수 있다면, 이는 매우 큰 장점을 가질 것이다. 또한, 단위 논리 소자에서 트랜지스터가 완전히 배제되거나 일부 배제된다면, 논리 회로를 구현하는데 매우 큰 장점이 된다. 그러나, CMOS에서는 트랜지스터의 형성을 전제로 하므로 단위 논리 소자의 제작시 트랜지스터를 배제하는 것은 불가능하다.
한편, 자기 터널 접합을 이용하는 소자는 자성 메모리에 사용된다. 즉, 자기 터널 접합은 자유단, 터널 접합층 및 고정단으로 구성되고, 자유단과 고정단이 가지는 자화 방향의 평행 상태 및 반평행 상태에 의해 저항은 결정된다. 저항의 변화는 메모리의 저장 상태의 변화로 해석된다. 즉, 저항 상태의 변화를 통해 메모리의 단위 셀이 구현된다.
또한, 최근에는 자유단에서의 자화의 반전 동작은 스핀 궤도 토크에 의해 수행되고 있다. 스핀 궤도 토크는 자성층과 비자성층이 결합된 구조에서 비자성층에 전류가 흐를 때, 스핀 궤도 결합에 의해 자성층에서 발생하는 스핀 회전력을 지칭한다. 즉, 비자성층에 전류가 인가되고, 스핀 궤도 결합에 의해 강자성체의 자화에 회전력이 발생된다. 강자성체의 자화에 인가되는 회전력에 의해 자화 반전이 일어난다. 자화 반전과 고정단에서의 고정 자화가 상호간에 평행하면 저저항 상태가 구현되고, 상호간에 반대 방향의 자화가 설정되면 고저항 상태가 구현된다.
만일, 이들을 적절히 조합하고, 트랜지스터의 사용이 배제된다면, 구동시에 소모되는 전력이 감소될 수 있다. 특히, 트랜지스터가 사용되지 않는다면, 논리 소자의 집적도는 획기적으로 향상될 수 있다.
본 발명의 이루고자 하는 기술적 과제는 트랜지스터가 배제되고, 하나의 소자에서 다양한 논리가 구현가능한 논리 소자를 제공하는데 있다.
상기 기술적 과제를 달성하기 위한 본 발명은, 스핀 궤도 토크를 발생하기 위한 프로그램 전류가 흐르거나 출력 전압을 수신하기 위한 비자성 금속층; 상기 하부 비자성 금속층 상에 형성되고, 상기 프로그램 전류에 의해 수직 자기 이방성이 설정되는 하부 자성부; 상기 하부 자성부 상에 형성되고, 서로 이격하고 대향하는 적어도 2개의 고정 자화부들을 가지는 상부 자성부를 포함하는 논리 소자를 제공한다.
본 발명의 상기 기술적 과제는, 프로그램 전류가 인가되는 십자형 구조의 비자성 금속층; 상기 비자성 금속층 상에 형성된 제1 자기 터널 접합; 상기 제1 자기 터널 접합 상에 형성되고, 상기 제1 자기 터널 접합의 제1 고정층에 고정 자화를 유도하는 제1 자화 유도부; 상기 비자성 금속층 상에 형성되고, 상기 제1 자기 터널 접합과 대향하는 제2 자기 터널 접합; 및 상기 제2 자기 터널 접합 상에 형성되고, 상기 제2 자기 터널 접합의 제2 고정층에 고정 자화를 유도하는 제2 자화 유도부를 포함하고, 상기 제1 고정층의 고정 자화는 상기 제2 고정층의 고정 자화와 반대 방향을 가지는 것을 특징으로 하는 논리 소자의 제공을 통해서도 달성된다.
상술한 본 발명에 따르면, 상부 자성부는 2개의 고정 자화부들을 가지며, 고정 자화부들은 상호 대향하여 배치된다. 고정 자화부들은 공통 자유층 및 공통 터널 접합층을 공유한다. 십자형의 비자성 금속층을 흐르는 전류는 입력으로 사용되어 각각의 자기 터널 접합의 저항 상태를 구현하며, 출력은 십자형의 비자성 금속층의 일 단자를 이용한다. 이를 통해 다양한 논리동작이 구현될 수 있다.
도 1은 본 발명의 바람직한 실시예에 따른 논리 소자의 단면도이다.
도 2는 본 발명의 바람직한 실시예에 따라 상기 도 1의 논리 소자에 대한 상부 평면도이다.
도 3은 본 발명의 바람직한 실시예에 따라 상기 도 1의 논리 소자의 상부 자성부를 도시한 단면도이다.
도 4는 본 발명의 실시예에 따라 제1 고정층의 자화 방향의 설정을 설명하기 위한 모식도이다.
도 5는 본 발명의 바람직한 실시예에 따라 제2 고정층의 자화 방향 설정을 설명하기 위한 모식도이다.
도 6은 본 발명의 바람직한 실시예에 따라 상기 도 4 및 도 5에서 개시된 자성층들에 동시에 외부 자계를 인가한 경우의 동작을 설명하기 위한 모식도이다.
도 7은 본 발명의 바람직한 실시예에 따라 상기 도 1의 논리 소자의 프로그램 동작을 설명하기 위한 모식도이다.
도 8은 본 발명의 바람직한 실시예에 따른 상기 도 1의 논리 소자의 읽기 동작을 설명하기 위한 모식도이다.
도 9는 본 발명의 제1 제조예에 따른 제1 자기 터널 접합의 VSM(Vibrating Sample Magnetometer) 데이터를 도시한 그래프이다.
도 10은 본 발명의 제2 제조예에 따른 제2 자기 터널 접합의 VSM(Vibrating Sample Magnetometer) 데이터를 도시한 그래프이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
실시예
도 1은 본 발명의 바람직한 실시예에 따른 논리 소자의 단면도이다.
도 1을 참조하면, 비자성 금속층(100), 하부 자성부(200) 및 상부 자성부(300)를 가진다.
기판 상에 비자성 금속층(100)이 형성되고, 비자성 금속층(100) 상에 하부 자성부(200)가 형성된다. 비자성 금속층(100)을 흐르는 전류의 방향에 따라 하부 자성부(200)의 자화 상태는 변경된다.
상기 하부 자성부(200)는 공통 자유층(210) 및 공통 터널 접합층(220)을 가진다. 공통 자유층(210)은 강자성체이며, 비자성 금속층(100)을 흐르는 전류에 의해 자화 방향이 결정된다. 특히, 상기 공통 자유층(210)은 수직 자기 이방성을 가진다. 수직 자기 이방성은 강자성체인 공통 자유층(210)의 자화의 방향이 공통 터널 접합층(220)과의 계면에 수직으로 정렬하는 것을 지칭한다.
상기 공통 자유층(210) 상에 배치되는 공통 터널 접합층(220)은 부도체의 특성을 가지며, 터널 전자가 통과할 수 있는 MgO 등의 재질을 가진다.
하부 자성부(200) 상에는 상부 자성부(300)가 형성된다. 상부 자성부(300)는 제1 고정 자화부(310) 및 제2 고정 자화부(320)를 가진다. 각각의 고정 자화부는 고정층 및 자화 유도부를 가진다.
따라서, 제1 고정 자화부(310)는 제1 고정층(311) 및 제1 자화 유도부(312)를 가지고, 제2 고정 자화부(320)는 제2 고정층(321) 및 제2 자화 유도부(322)를 가진다. 특히, 제1 고정층(311) 및 제2 고정층(321)은 서로 반대 방향의 고정 자화를 가진다.
초기 고정 자화를 설정하는 과정에서 약 500 ℃의 온도 분위기에서 외부의 강한 자계가 인가되는 경우, 제1 자화 유도부(312) 및 제2 자화 유도부(322)에 의해 제1 고정층(311)과 제2 고정층(321)은 상호 반대 방향의 자화가 설정된다. 즉, 외부 자계가 동일 방향으로 인가되더라도 제1 자화 유도부(312) 및 제2 자화 유도부(322)의 작용에 의해 제1 고정층(311)과 제2 고정층(321)은 상호 반대 방향의 자화 상태를 가진다.
상술한 동작을 구현하기 위해 제1 고정층(311)은 제1 자화 유도부(321)와 강자성 결합을 형성하고, 제2 고정층(321)과 제2 자화 유도부(322)는 상호간에 강자성 결합을 형성한다. 본 발명에서 강자성 결합은 서로 접하는 적어도 2개의 강자성체의 자화 상태가 상호 동일하게 설정되는 현상을 지칭한다. 즉, 외부 자계가 제거되더라도 상대적으로 강한 자계를 가진 특정의 강자성체의 자화 상태를 이와 접하는 다른 강자성체가 추종한다.
또한, 제1 고정 자화부(310) 및 제2 고정 자화부(320)는 공통 터널 접합층 상에 상호 대향하여 형성된다.
제1 고정 자화부(310) 상에는 제1 전극(410)이 형성되고, 제2 고정 자화부(320) 상에는 제2 전극(320)이 형성된다.
상기 도 1의 구조에서 제1 고정층(311), 공통 터널 접합층(220) 및 공통 자유층(210)은 제1 자기 터널 접합을 형성한다. 또한, 제2 고정층(321), 공통 터널 접합층(220) 및 공통 자유층(210)은 제2 자기 터널 접합을 형성한다. 각각의 자기 터널 접합은 저항 변화 기능을 수행한다. 특히 언급된 제1 자기 터널 접합과 제2 자기 터널 접합은 공통 터널 접합층(220)과 공통 자유층(210)을 공유한다. 또한, 제1 전극(410)에서 제2 전극(420)을 바라볼 때, 2개의 전극들(410, 420) 사이는 제1 자기 터널 접합과 제2 자기 터널 접합이 직렬로 연결된 구조로 해석된다.
자기 터널 접합의 고정층은 자화 유도부에 의해 자화 방향이 결정되고, 비자성 금속층(100)을 흐르는 전류의 방향에 따라 자기 터널 접합의 공통 자유층(210)의 자화 방향은 결정된다. 따라서, 자기 터널 접합에서 공통 자유층(210) 및 고정층들(311, 312)의 자화의 평행 또는 반평행 상태는 결정된다. 본 명세서에서 자화의 평행은 인접한 2개의 강자성체들의 자화 방향이 서로 동일 방향인 것을 나타내며, 자화의 반평행은 인접한 2개의 강자성체들의 자화가 서로 반대 방향인 것을 지칭한다. 자기 터널 접합에서의 자화의 평행 또는 반평행에 의해 자기 터널 접합의 저항 상태는 결정된다. 자화가 평행인 경우, 자기 터널 접합은 저저항 상태를 가지며, 자기 터널 접합의 자화가 반평행인 경우, 자기 터널 접합은 고저항 상태를 가진다.
상술한 공통 자유층(210)의 자화 방향은 비자성 금속층(100)을 흐르는 전류의 방향에 따라 결정된다. 다만, 당업자는 공통 자유층(210)에서의 자화의 반전을 유도하기 위한 다른 적절한 수단을 동원할 수 있다. 즉, 비자성 금속층(100)을 흐르는 전류의 방향에 수직한 외부 자계를 인가하여 공통 자유층(210)에서 원하는 방향으로의 자화 반전을 유도할 수 있다.
이외, 자기전기 효과(Magnetoelectric effect)을 일으킬 수 있는 물질이 비자성 금속층(100)의 하부에 배치됨을 통해 자화 반전이 유도될 수 있다. 비자성 금속층(100)에 흐르는 전류에 의해 발생된 전계에 의해 자기전기 효과 물질은 자화되고, 자계를 형성할 수 있다. 또한, 공통 자유층(210)과 크로스 바 형태로 배치되는 자기전기 효과 물질은 공통 자유층(210)의 자화를 용이하게 반전한다. 다만, 비자성 금속층(100)과 자기전기 효과 물질 사이에는 얇은 박막의 절연물이 배치될 필요가 있다. 자기전기 효과 물질로는 비스무트 또는 산화철 등이 사용될 수 있다.
또한, 상기 도 1에서 각각의 막질들의 두께 및 높이는 다소 과장되게 표현된다. 도면의 과장된 표현은 당업자가 본 발명을 보다 쉽게 이해하도록 하는 장치로 고정 자화부들(310, 320)의 높이의 차이는 추후 설명될 것이다.
도 2는 본 발명의 바람직한 실시예에 따라 상기 도 1의 논리 소자에 대한 상부 평면도이다.
도 1 및 도 2를 참조하면, 기판 상에 비자성 금속층(100)이 십자형으로 형성된다. 또한, 제1 방향을 따라 하부 자성부(200) 및 상부 자성부(300)가 형성된다. 다만, 도 2는 상기 도 1의 상부에서 바라본 평면도이므로 제1 고정 자화부(310)의 제1 자화 유도부(312) 및 제2 고정 자화부(320)의 제2 자화 유도부(322)가 노출된다. 또한, 제1 자화 유도부(312)와 제2 자화 유도부(322) 사이에는 공통 터널 접합층(220)이 노출된다.
또한, 제1 자화 유도부(312) 상에 형성된 제1 전극(410) 및 제2 자화 유도부(322) 상에 형성된 제2 전극(420)이 나타난다. 다만, 도 1에서는 제1 전극(410)이 제1 자화 유도부(312)의 전체를 커버하는 것으로 도시되나, 이는 설명의 편의를 위한 것으로 상기 도 2와 같이 제1 전극(410)은 제1 자화 유도부(312)의 일부 영역만을 커버할 수 있다. 이는 제2 전극(420)에도 동일하게 적용된다.
비자성 금속층(100)에서는 프로그램 전류 Ip가 제1 방향으로 흐르거나, 제1 방향의 역방향으로 흐를 수 있다. 인가되는 프로그램 전류 Ip에 의해 공통 자유층의 자화 방향은 결정된다.
십자형의 비자성 금속층(100)은 제1 단자(110), 제2 단자(120), 제3 단자(130) 및 제4 단자(140)를 가진다. 프로그램 전류 Ip의 방향은 제1 단자(110), 제2 단자(120) 및 제3 단자(130)에 인가되는 전압차를 통해 제어될 수 있다. 예컨대, 제1 단자(110)와 제2 단자(120)에 전압차를 인가하고, 제3 단자(130) 및 제4 단자(140)를 플로팅 상태로 설정하면, 제1 단자(110)와 제2 단자(120) 사이를 직선으로 흐르는 프로그램 전류 Ip를 얻을 수 있다.
제1 단자(110)와 제2 단자(120) 사이의 전압차에 의해 프로그램 전류 Ip는 다양한 방향으로 흐를 수 있다. 만일, 제3 단자(130)가 제1 단자(110) 또는 제2 단자(120)와 소정의 전압차를 가지는 경우, 제3 단자(130)와 노출된 공통 터널 접합층(220) 하부의 영역을 흐르는 프로그램 전류 Ip는 제2 방향으로 흐를 수 있고, 제2 방향의 역방향으로 흐를 수 있다.
예컨대, 제1 단자(110) 및 제2 단자(120)에 비해 제3 단자(130)가 높은 전압을 가지면, 제1 고정 자화부(310) 하부의 영역에서는 제1 단자(110)를 향하는 방향으로 프로그램 전류 Ip가 흐르고, 제2 고정 자화부(320) 하부의 영역에서는 제2 단자(120)를 향하는 방향으로 프로그램 전류 Ip가 흐른다. 또한, 제1 단자(110)와 제2 단자(120)가 제3 단자(130)보다 높은 전압을 가지면, 제1 고정 자화부(310) 하부의 영역에서는 제1 방향으로 프로그램 전류 Ip가 흐르고, 제2 고정 자화부(320) 하부의 영역에서는 제1 방향의 역방향으로 프로그램 전류 Ip가 흐른다.
즉, 제1 단자(110), 제2 단자(120) 및 제3 단자(130)의 전압의 조절을 통해 제1 고정 자화부(310) 하부를 흐르는 프로그램 전류 Ip 및 제2 고정 자화부(320)의 하부를 흐르는 프로그램 전류 Ip는 임의로 조절될 수 있다.
비자성 금속층(100)을 흐르는 프로그램 전류 Ip의 방향에 의해 공통 자유층(210)의 수직 자기 이방성은 결정된다. 즉, 제1 고정 자화부(310)의 하부를 흐르는 프로그램 전류 Ip 및 제2 고정 자화부(320)의 하부를 흐르는 프로그램 전류 Ip가 동일 방향이면, 공통 자유층(210)의 자화는 동일 방향으로 설정된다. 또한, 제1 고정 자화부(310)의 하부를 흐르는 프로그램 전류 Ip와 제2 고정 자화부(320)의 하부를 흐르는 프로그램 전류 Ip가 상호 반대 방향이면, 공통 자유층(210)의 자화는 영역을 달리하여 서로 반대 방향으로 설정된다. 예컨대, 제1 고정 자화부(310) 하부의 공통 자유층(210)의 영역은 상향 자화를 가지고, 제2 고정 자화부(320) 하부의 공통 자유층(210)의 영역은 상향 자화를 가질 수 있으며, 인가되는 프로그램 전류들 Ip의 방향에 따라 그 역도 성립될 수 있다.
비자성 금속층(100)을 흐르는 프로그램 전류 Ip에 의해 공통 자유층(210)의 수직 자기 이방성은 결정된다. 또한, 프로그램 전류 Ip에 대한 입력 동작에 의해 공통 자유층(210)과 제1 고정층(311)에 의한 제1 자기 터널 접합의 저항과 공통 자유층(210)과 제2 고정층(321)에 의한 제2 자기 터널 접합의 저항은 결정된다. 다만, 제1 고정층(311)과 제2 고정층(321)은 상호 반대 방향의 수직 자기 이방성을 가진다. 이를 상보적 수직 자기 이방성이라 정의한다.
프로그램 전류 Ip의 인가에 따른 입력 동작 이후에 출력 동작이 수행된다. 출력 동작은 제1 전극(110)과 제2 전극(120) 사이에 읽기 전압을 인가하고 하부의 비자성 금속층(100)의 십자형 구조에서 제4 단자(140)를 통해 출력 전압을 수신한다. 출력 동작이 수행될 때, 프로그램 전류 Ip의 인가는 중지된 상태이다. 읽기 전압이 인가되는 경우, 제1 전극(410), 제1 고정 자화부(310), 공통 터널 접합층(220), 공통 자유층(210), 공통 터널 접합층(220), 제2 고정 자화부(320) 및 제2 전극(420)의 전류 경로가 형성된다. 다른 요소로 해석한다면, 제1 전극(410), 제1 자화 유도부(312), 제1 자기 터널 접합, 제2 자기 터널 접합, 제2 자화 유도부(322) 및 제2 전극(420)의 전류 경로가 형성된다. 자기 터널 접합은 고정층과 공통 자유층의 자화의 평행 상태 또는 방평행 상태에 의해 저항 상태가 결정된다. 또한, 읽기 전압이 인가된 상태에서 제1 자기 터널 접합과 제2 자기 터널 접합의 직렬 연결 구조 사이에 비자성 금속층(100)이 연결된 것으로 해석되므로 제4 단자(140)를 통해 전압 상태를 감지할 경우, 다양한 레벨의 출력 전압을 얻을 수 있다.
도 3은 본 발명의 바람직한 실시예에 따라 상기 도 1의 논리 소자의 상부 자성부를 도시한 단면도이다.
도 3을 참조하면, 상부 자성부는 제1 고정 자화부(310) 및 제2 고정 자화부(320)를 가지고, 제1 고정 자화부(310)와 제2 고정 자화부(320)는 공통 터널 접합층(220) 상의 이격 공간을 사이에 두고 서로 대향한다.
또한, 제1 고정 자화부(310)는 제1 고정층(311) 및 제1 자화 유도부(312)를 가지고, 제2 고정 자화부(320)는 제2 고정층(321) 및 제2 자화 유도부(322)를 가진다.
제1 자화 유도부(312)는 제1 고정층(311) 상에 형성된 제1 강자성 결합 유도층(3121), 제1 중간 강자성층(3122), 제1 반강자성 결합 유도층(3123) 및 제1 상부 강자성층(3124)을 가진다. 또한, 제2 자화 유도부(322)는 제2 고정층(321) 상에 형성된 제1 강자성 결합 유도층(3221), 제2 중간 강자성층(3222), 제2 반강자성 결합 유도층(3223) 및 제2 상부 강자성층(3224)을 가진다.
상기 제1 자화 유도부(312)의 구성은 제2 자화 유도부(322)의 구성과 막질의 재질 및 두께가 동일하며, 막질들 사이의 강자성 결합 또는 반강자성 결합이 이루어진다. 다만, 제1 상부 강자성층(3124)은 제2 상부 강자성층(3224)과 동일한 재질을 가지되, 제2 상부 강자성층(3224)보다 큰 두께를 가질 수 있다.
제1 고정층(311) 상에는 제1 강자성 결합 유도층(3121)이 형성되고, 제1 강자성 결합 유도층(3121) 상에는 제1 중간 강자성층(3122)이 형성된다.
제1 고정층(311)과 제1 중간 강자성층(3122)은 제1 강자성 결합 유도층(3121)에 의해 강자성 결합(ferro coupling)을 수행한다. 제1 고정층(311)과 제1 중간 강자성층(3122) 사이의 강자성 결합은 RKKY 상호작용(Ruderman-Kittel-Kasuya-Yosida interaction)에 기인한다. RKKY 상호작용은 전도 전자들의 상호작용을 통해 금속 내의 핵 자기 모멘트 또는 국부적인 내부 d 또는 f 궤도의 전자 스핀의 결합 메커니즘과 관련된다. RKKY 상호작용을 유도하는 특정의 막질의 두께에 따라 강자성체에서 전자의 스핀이 한 방향으로 정렬될 수 있는 확률은 변경된다. 또한, 특정의 지점에서 스핀 전자가 업 스핀 또는 다운 스핀을 가질 확률은 파장의 형태로 표시된다.
따라서, 제1 강자성 결합 유도층(3121)의 재질 및 두께에 의존하여 제1 고정층(311)과 제1 중간 강자성층(3122)은 반강자성 결합(antiferro coupling)되거나, 강자성 결합될 수 있다. 반강자성 결합이 되면, 2개의 대향하는 강자성체들은 상호간에 서로 반대 방향의 스핀을 가지는 반평행 상태가 되고, 강자성 결합인 경우, 2개의 대향하는 강자성체들은 서로 동일 방향의 스핀을 가지는 평행 상태가 된다.
제1 강자성 결합 유도층(3121)에 의해 제1 고정층(311)과 제1 중간 강자성층(3122)은 강자성 결합되고, 서로 동일 방향의 자화 상태를 가진다. 이는 제2 중간 강자성층(3222)과 제2 고정층(321)에도 동일하게 적용된다. 즉, 제2 강자성 결합 유도층(3221)에 의해 제2 고정층(321)과 제2 중간 강자성층(3222)은 서로 동일 방향의 자화 상태를 가진다.
상기 제1 중간 강자성층(3122) 상에는 제1 반강자성 결합 유도층(3123) 및 제1 상부 강자성층(3124)이 형성된다. 제1 반강자성 결합 유도층(3123)에 의해 제1 중간 강자성층(3122)과 제1 상부 강자성층(3124)은 반강자성 결합을 형성한다. 즉, 제1 중간 강자성층(3122)과 제1 상부 강자성층(3124)은 서로 대향하는 자화를 가진다.
또한, 제2 중간 강자성층(3222)과 제2 상부 강자성층(3224)도 제2 반강자성 결합 유도층(3223)에 의해 반강자성 결합을 형성한다. 따라서, 제2 중간 강자성층(3222)과 제2 상부 강자성층(3224)은 서로 대향하는 자화를 가진다.
제1 고정 자화부(310)에서 반강자성 결합의 세기는 강자성 결합의 세기보다 크게 설정될 수 있다. 또한, 제2 고정 자화부(320)에서 강자성 결합의 세기는 반강자성 결합의 세기보다 크게 설정될 수 있다.
제1 상부 강자성층(3124) 상에는 제1 전극(410)이 형성되고, 제2 상부 강자성층(3224) 상에는 제2 전극(420)이 형성된다.
제1 중간 강자성층(3122), 제1 반강자성 결합 유도층(3123) 및 제1 상부 강자성층(3124)은 거대자기저항 효과를 유발할 수 있다. 즉, 이들 3종의 막질들의 계면에서는 자화 상태의 변화에 따라 전기 저항이 변화되는 현상이 유발된다. 이는 제1 반강자성 결합 유도층(3123)이 비자성 금속 소재임에 기인한다. 다만, 저항 변화율은 5% 미만이 되어 제1 중간 강자성층(3122)과 제1 상부 강자성층(3124)에서의 자화의 변경이 저항의 변화를 일으키는 정도는 미미하며 공통 자유층, 공통 터널 접합층(220) 및 제1 고정층(311)에 의한 제1 자기 터널 접합에 의한 저항 변화 효과가 매우 크게 나타난다. 이는 제2 자기 터널 접합에서도 동일하게 적용된다.
따라서, 제1 자기 터널 접합에서의 저항 상태는 공통 자유층(220)과 제1 고정층(311)의 자화의 평행 상태 또는 반평행 상태에 의해 결정되며, 제2 자기 터널 접합에서의 저항 상태는 공통 자유층(220)과 제2 고정층(321)의 자화의 평행 상태 또는 반평행 상태에 의해 결정된다.
제1 중간 강자성층(3122)의 자화의 세기는 제1 고정층(311)의 자화의 세기보다 높은 값을 가진다. 이를 위해 제1 중간 강자성층(3122)은 제1 고정층(311)보다 큰 두께를 가짐이 바람직하다. 제2 중간 강자성층(3222)의 자화의 세기도 제2 고정층(321)의 자화의 세기보다 높은 값을 가지므로 제2 중간 강자성층(3222)은 제2 고정층(321)보다 큰 두께를 가짐이 바람직하다.
또한, 제1 상부 강자성층(3124)의 자화의 세기는 제1 중간 강자성층(3122)의 자화의 세기보다 높은 값을 가진다. 이를 위해 제1 상부 강자성층(3124)은 제1 중간 강자성층(3122)보다 큰 두께를 가짐이 바람직하다. 따라서, 제1 고정 자화부(310)에서 반강자성 결합이 강자성 결합보다 큰 자기 모멘트를 가진다.
또한, 제2 상부 강자성층(3224)의 자화의 세기는 제2 중간 강자성층(3222)의 자화의 세기보다 낮은 값을 가진다. 이를 위해 제2 상부 강자성체층(3224)은 제2 중간 강자성층(3222)보다 작은 두께를 가짐이 바람직하다. 따라서, 제2 고정 자화부(320)에서 강자성 결합이 반강자성 결합보다 큰 자기 모멘트를 가진다. 즉, 제2 자화 유도부(322)에서 반강자성 결합은 강자성 결합보다 큰 자기 모멘트를 가지되, 제2 중간 강자성층(3222)의 자화가 가장 큰 값을 가진다.
도 4는 본 발명의 실시예에 따라 제1 고정층의 자화 방향의 설정을 설명하기 위한 모식도이다.
도 4에서 제1 상부 강자성층(3124)은 제1 중간 강자성층(3122)에 비해 큰 자화의 세기를 가진다. 또한, 제1 중간 강자성층(3122)은 제1 고정층(311)에 비해 큰 자화의 세기를 가진다.
외부 자계 H가 상부 방향으로 인가되면, 모든 자성체의 자화는 상부 방향으로 설정된다. 즉, 제1 중간 강자성층(3122)과 제1 상부 강자성층(3124) 사이의 반강자성 결합을 극복할 정도의 강한 자계에 의해 모든 강자성체의 자화 방향은 상부를 향한다.
이어서, 외부 자계 H가 제거되면, 반강자성 결합이 제1 중간 강자성층(3122)과 제1 상부 강자성층(3124) 사이에 실현된다. 다만, 제1 상부 강자성층(3124)이 가장 큰 자성(magnetization)을 가지므로 반강자성 결합력이 인가되더라도 제1 상부 강자성층(3124)의 자화 방향은 변경되지 않고, 제1 중간 강자성층(3122)의 자화 방향이 하부를 향하는 자화의 반전 동작이 수행된다. 이에 따라 반강자성 결합에 의해 제1 중간 강자성층(3122)의 자화는 안정화된다.
또한, 제1 중간 강자성층(3122)과 제1 고정층(311)은 강자성 결합을 형성한다. 제1 중간 강자성층(3122)이 제1 고정층(311)보다 큰 자화를 가지므로 제1 중간 강자성층(3122)의 자화 방향에 의해 제1 고정층(311)의 자화 방향이 결정된다. 제1 중간 강자성층(3122)은 제1 상부 강자성층(3124)과 반강자성 결합에 의해 하부 방향의 자화를 가진다. 또한, 제1 고정층(311)은 제1 중간 강자성층(3122)과 강자성 결합을 형성하므로 제1 고정층(311)도 하부 방향의 자화를 가진다. 상술한 메커니즘을 통해 제1 고정층(311)의 자화는 정렬된다.
또한, 외부 자계 H가 하부 방향을 향하면, 강한 자계에 의해 강자성체들의 자화 방향은 하부를 향한다. 또한, 외부 자계 H가 제거되면, 가장 강하게 자화된 제1 상부 강자성층(3124)은 하부를 향하는 자화를 유지한다. 반강자성 결합에 의해 제1 중간 강자성층(3122)의 자화는 상부를 향하도록 정렬된다. 또한, 제1 중간 강자성층(3122)과 제1 고정층(311)은 강자성 결합을 수행하므로, 제1 고정층(311)은 제1 중간 강자성층(3122)의 자화 방향과 동일하게 자화가 정렬된다. 따라서, 제1 고정층(311)의 자화 방향은 상부를 향하도록 정렬된다.
도 5는 본 발명의 바람직한 실시예에 따라 제2 고정층의 자화 방향 설정을 설명하기 위한 모식도이다.
도 5를 참조하면, 제2 중간 강자성층(3222)은 제2 상부 강자성층(3224)에 비해 큰 자화의 세기를 가진다. 또한, 제2 중간 강자성층(3222)은 제2 고정층(321)에 비해 큰 자화의 세기를 가진다. 따라서, 제2 중간 강자성층(3222)은 제2 상부 강자성(3224)보다 큰 두께를 가짐이 바람직하다. 또한, 제2 중간 강자성층(3222)은 제2 고정층(322)보다 큰 두께를 가짐이 바람직하다.
외부 자계 H가 상부 방향으로 인가되면, 모든 자성체의 자화는 상부 방향으로 설정된다. 즉, 제2 중간 강자성층(3222)과 제2 상부 강자성층(3224) 사이의 반강자성 결합을 극복할 정도의 강한 자계에 의해 모든 강자성체의 자화 방향은 상부를 향한다.
이어서, 외부 자계 H가 제거되면, 반강자성 결합이 제2 중간 강자성층(3222)과 제2 상부 강자성층(3224) 사이에 실현된다. 제2 중간 강자성층(3222)이 제2 상부 강자성(3224)보다 강하게 자화된 상태이므로 제2 중간 강자성층(3222)의 자화는 상부 방향을 유지하고, 제2 상부 강자성층(3224)에서는 반강자성 결합에 의해 자화의 반전이 일어난다. 또한, 제2 고정층(321)과 제2 중간 강자성층(3222) 사이에는 강자성 결합이 나타나므로 자화의 반전 없이 제2 고정층(321)은 상부를 향하도록 자화 상태가 정렬된다.
또한, 외부 자계 H가 하부를 향하는 경우, 모든 강자성체들의 자화는 하부를 향한다. 이어서, 외부 자계 H가 제거되면, 제2 중간 강자성층(3222)은 가장 강하게 자화된 상태이고, 제2 상부 강자성층(3224)과 반강자성 결합을 유지하므로, 제2 상부 강자성층(3224)에서는 자화 반전이 수행되고, 자화 방향은 상부를 향한다. 또한, 제2 중간 강자성층(3222)과 강자성 결합을 유지하는 제2 고정층(321)의 자화는 하부를 향하도록 정렬된다.
도 6은 본 발명의 바람직한 실시예에 따라 상기 도 4 및 도 5에서 개시된 자성층들에 동시에 외부 자계를 인가한 경우의 동작을 설명하기 위한 모식도이다.
도 6을 참조하면, 제1 자화 유도부(312) 및 제2 자화 유도부(322)가 개시된다. 제1 자화 유도부(312)는 제1 고정층(311) 상에 형성되고, 제2 자화 유도부(322)는 제2 고정층(321) 상에 형성된다. 또한, 상기 도 6에서 점선으로 표시된 부분은 비자성 금속층(100) 상에 형성된 공통 자유층 및 공통 터널 접합층을 나타낸다.
제1 자화 유도부(312)의 구성은 상기 도 4에서 설명된 바와 동일하다. 따라서, 제1 자화 유도부(312)는 제1 강자성 결합 유도층(3121), 제1 중간 강자성층(3122), 제1 반강자성 결합 유도층(3123) 및 제1 상부 강자성층(3124)을 가진다. 제1 상부 강자성층(3124)은 제1 중간 강자성층(3122)보다 강하게 자화되며, 제1 중간 강자성층(3122)보다 큰 두께를 가진다. 또한, 제1 중간 강자성층(3122)과 제1 고정층(311)은 제1 강자성 결합 유도층(3121)에 의해 강자성 결합을 형성한다. 제1 중간 강자성층(3122)과 제1 상부 강자성층(3124)은 제1 반강자성 결합 유도층(3123)에 의해 반강자성 결합을 형성한다.
또한, 제2 자화 유도부(322)의 구성은 상기 도 5에서 설명된 바와 동일하다. 제2 자화 유도부(322)는 제2 강자성 결합 유도층(3221), 제2 중간 강자성층(3222), 제2 반강자성 결합 유도층(3223) 및 제2 상부 강자성층(3224)을 가진다.
제2 중간 강자성층(3222)은 제2 상부 강자성층(3224) 및 하부의 제2 고정층(321)보다 강하게 자화되며, 제2 상부 강자성층(3224) 또는 제2 고정층(321)보다 큰 두께를 가진다. 또한, 제2 중간 강자성층(3222)과 제2 고정층(321)은 제2 강자성 결합 유도층(3221)에 의해 강자성 결합을 형성한다. 제2 중간 강자성층(3222)과 제2 상부 강자성층(3224)은 제2 반강자성 결합 유도층(3223)에 의해 반강자성 결합을 형성한다.
제1 자화 유도부(312) 및 제2 자화 유도부(322)에 상부 방향으로 외부 자계 H가 인가되면, 2개의 자화 유도부들(312, 322)을 구성하는 모든 강자성체들은 상부 방향을 향하는 자계를 가진다. 이어서, 외부 자계 H가 제거되면, 반강자성 결합 또는 강자성 결합에 의해 강자성체들의 자화는 변경된다.
제1 자화 유도부(312)에서 제1 상부 강자성층(3124)의 자화가 가장 크므로 제1 고정층(311)은 하부를 향하는 자화 상태로 변경된다. 제2 자화 유도부(322)에서 제2 중간 강자성층(3222)의 자화가 가장 크므로, 하부의 제2 고정층(321)은 상부 방향을 향하는 자화를 가진다. 즉, 상술한 구성에 의해 2개의 고정층들(313, 321)은 서로 반대 방향의 자화 상태를 가진다.
도 7은 본 발명의 바람직한 실시예에 따라 상기 도 1의 논리 소자의 프로그램 동작을 설명하기 위한 모식도이다.
도 2 및 도 7을 참조하면, 도 1의 논리 소자에 3개의 전원들 V1, V2 및 V3이 연결된다. 제1 전원 V1은 비자성 금속층(100)의 제1 단자(110)에 연결된다. 제2 전원 V2는 제1 전원 V1과 대향하여 비자성 금속층(100)의 제2 단자(120)에 연결된다. 또한, 제3 전원 V3은 비자성 금속층(100)의 제3 단자(130)에 연결된다.
또한, 비자성 금속층(100)을 흐르고, 공통 자유층(210)의 자화 방향을 결정하는 전류는 프로그램 전류라 명명한다. 또한, 설명의 편의를 위해 제1 고정층(311)의 하부의 공통 자유층을 제1 자유층(211)이라 명명하고, 제2 고정층(321) 하부의 공통 자유층을 제2 자유층(212)이라 명명한다. 물론, 전기적으로 제1 자유층(211)과 제2 자유층(212)은 동일 물질이며, 막질 내의 저항의 변화는 없는 것으로 가정한다. 제1 자유층(211)의 하단 및 제1 단자(110) 사이를 흐르는 프로그램 전류는 제1 프로그램 전류 Ip1로 명명되며, 제2 자유층(212)의 하부 및 제2 단자(120) 사이를 프로그램 전류는 제2 프로그램 전류 Ip2 명명된다. 또한, 우측으로 흐르는 프로그램 전류는 (+)로 정의하고, 좌측으로 흐르는 프로그램 전류는 (-)로 정의된다.
당업자의 이해를 돕기 위해 (+) 방향으로 프로그램 전류가 흐르면 상부의 공통 자유층(210)은 상향 자화를 가지고, (-) 방향으로 프로그램 전류가 흐르면 상부의 공통 자유층(210)은 하향 자화를 가지는 것으로 가정한다. 프로그램 전류의 방향에 따른 공통 자유층(210)에서의 자화 방향은 당업자의 이해를 위한 것으로 프로그램 전류 방향에 따른 자화의 방향은 설명된 바와 반대로 설정될 수 있다.
또한, 제1 고정층(311)은 하향 자화를 가지고, 제2 고정층(321)은 상향 자화를 가지는 것으로 가정한다. 제1 고정층(311) 및 제2 고정층(321)의 자화 방향들은 서로 반대 방향이라면 본 발명의 취지를 벗어나지 않는다.
제1 고정층(311)의 자화 방향은 제1 자화 유도부(312)의 자기 결합 상태 또는 자기 정렬에 의해 결정되고, 제2 고정층(321)의 자화 방향은 제2 자화 유도부(322)의 자기 결합 상태 또는 자기 정렬에 의해 결정된다. 이는 상기 도 3 내지 도 6에 상세히 설명된 상태이다.
인가되는 프로그램 전류의 방향에 따라 각각의 자기 터널 접합들은 2개의 저항 상태를 구현할 수 있다.
먼저, 제1 프로그램 전류 Ip1 및 제2 프로그램 전류 Ip2가 모두 (+) 방향인 경우가 설명된다. 프로그램 전류의 방향을 구현하기 위해 제1 전원 V1은 제2 전원 V2 보다 높은 전압을 가지며, 제3 전원 V3은 플로팅되거나, 제1 전원 V1과 제2 전원 V2 사이의 전압값을 가질 수 있다. 설정된 가정에 의해 제1 자유층(211)은 상향 자화를 가지고, 제2 자유층(212)도 상향 자화를 가진다. 제1 자유층(211)의 자화는 제1 고정층(311)의 자화에 대해 반평행 상태이므로 제1 고정층(311), 공통 터널 접합층(220) 및 제1 자유층(211)으로 구성된 제1 자기 터널 접합은 고저항 상태 H를 가진다. 또한, 제2 자유층(212)은 상향 자화를 가지며, 제2 고정층(321)의 자화 방향과 평행 상태를 가진다. 따라서, 제2 고정층(321), 공통 터널 접합층(220) 및 제2 자유층(212)으로 구성된 제2 자기 터널 접합은 저저항 상태 L을 가진다.
또한, 제1 프로그램 전류 Ip1은 (+) 방향을 가지고, 제2 프로그램 전류 Ip2는 (-) 방향을 가질 수 있다. 즉, 2 종류의 프로그램 전류들이 서로 반대 방향으로 흐를 수 있다. 이를 위해 제3 전원 V3이 가장 낮은 전압을 가지고, 제1 전원 V1 및 제2 전원 V2는 제3 전원 V3 보다 높은 값의 전압을 가질 수 있다. 전압차에 의해 제1 프로그램 전류 Ip1은 우측으로 흐르고, 제2 프로그램 전류 Ip2는 좌측으로 흐른다. 제1 프로그램 전류 Ip1에 의해 제1 자기 터널 접합은 고저항 상태 H가 된다. 제2 프로그램 전류 Ip2에 의해 제2 자유층은 하향 자화를 가지며, 제2 자기 터널 접합은 고저항 상태 H를 구현한다.
또한, 제1 프로그램 전류 Ip1은 (-) 방향을 가지고, 제2 프로그램 전류 Ip2는 (+) 방향을 가질 수 있다. 이를 위해 제3 전원 V3이 가장 높은 전압을 가지고, 제1 전원 V1 및 제2 전원 V2는 제3 전원 V3 보다 낮은 값의 전압을 가질 수 있다. 전압차에 의해 제1 프로그램 전류 Ip1은 좌측으로 흐르고, 제2 프로그램 전류 Ip2는 우측으로 흐른다. 제1 프로그램 전류 Ip1에 의해 제1 자유층(211)은 하향 자화를 가지며, 제1 자기 터널 접합은 저저항 상태 L을 구현한다. 제2 프로그램 전류 Ip2에 의해 제2 자유층(212)은 상향 자화를 가지며, 제2 자기 터널 접합은 저저항 상태 L을 구현한다.
또한, 제1 프로그램 전류 Ip1은 (-) 방향을 가지며, 제2 프로그램 전류 Ip2도 (-) 방향을 가질 수 있다. 프로그램 전류들의 방향 설정을 위해 제2 전원 V2는 제1 전원 V1 보다 높은 값의 전압을 가지고, 제3 전원 V3은 플로팅되거나, 제1 전원 V1과 제2 전원 V2의 사이값을 가진다. 좌측 방향으로 흐르는 제1 프로그램 전류 Ip1에 의해 제1 자유층(211)은 하향 자화를 가지고, 제1 자기 터널 접합은 저저항 상태 L을 가진다. 또한, 좌측 방향으로 흐르는 제2 프로그램 전류 Ip2에 의해 제2 자유층(212)은 하향 자화를 가지고, 제2 자기 터널 접합은 고저항 상태 H를 가진다.
상술한 4 종류의 동작은 다음의 표 1로 정리된다.
Ip1 Ip2 FL1 PL1 FL2 PL2 R1 R2
+ + ↓ ↑ ↓ ↓ H L
+ - ↓ ↑ ↑ ↓ H H
- + ↑ ↑ ↓ ↓ L L
- - ↑ ↑ ↑ ↓ L H
상기 표 1에서 FL 1은 제1 자유층(211)의 자화 방향을 나타내고, FL 2 는 제2 자유층(212)의 자화 상태를 나타낸다. 또한, PL은 고정층의 자화 방향을 나타낸다. R1은 제1 자기 터널 접합의 저항 상태를 의미하며 R2는 제2 자기 터널 접합의 저항 상태를 나타낸다.
도 8은 본 발명의 바람직한 실시예에 따른 상기 도 1의 논리 소자의 읽기 동작을 설명하기 위한 모식도이다.
도 2 및 도 8을 참조하면, 프로그램 동작이 수행된 이후, 비자성 금속층(100)에 인가되는 전압들 V1, V2 및 V3은 제거된다. 따라서, 스핀 궤도 토크에 의해 유발되는 공통 자유층(210)에서의 자화의 재설정 등은 나타나지 않는다. 또한, 제1 전극(410)에는 읽기 전압 VR이 연결되고, 제2 전극(420)은 접지된다. 또한, 비자성 금속층(100)의 제4 단자(140)를 통해 출력 전압 Vout이 수신된다. 제1 자화 유도부(312) 및 제1 자기 터널 접합의 저항을 R1이라 하고, 제2 자화 유도부(322) 및 제2 자기 터널 접합의 R2라 한다면, 출력 단자인 제4 단자(140)에서의 출력 전압 Vout은 R2/(R1+R2)*VR이 된다. 또한, 제4 단자(140)에서의 기준 전압을 VR 미만의 적절한 값으로 설정하여 로직 하이값과 로직 로우값의 판단기준으로 삼는다. 또한, 2개의 프로그램 전류들을 입력으로 설정하고, 제4 단자(140)에서의 출력 전압 Vout을 출력전압으로 하되, 기준 전압을 적용하여 로직 하이와 로직 로우의 판단기준으로 적용하면 다음의 표 2로 정리된다.
Ip1 Ip2 R1 R2 Vout
+ + H L Low
+ - H H Mid
- + L L Mid
- - L H High
상기 표 2에서 로직 로우와 로직 하이를 판단하는 기준 전압을 Mid와 High 사이에 설정하면, 입력 Ip1 및 Ip2가 모두 (-)일 때만, 로직 하이가 나타난다. 이는 NOR 동작이 된다. 만일, 기준 전압을 Mid와 Low 사이의 값으로 설정하면 입력 Ip1 및 Ip2가 모두 (+)일 때만, 로직 로우가 나타난다. 이는 NAND 동작이 된다. 즉, 로직의 하이 및 로우를 판단하는 기준 전압의 레벨을 설정하는 방법에 의해 NAND 동작 및 NOR 동작이 동일한 소자에서 구현될 수 있다.
또한, 고정단들에서의 자화 방향이 상기 표 1과 반대로 설정되는 경우, 자유단들에서의 자화 방향이 표 1과 동일하더라도, 자기 터널 접합들에서의 저항 상태는 상기 표 1과 반대가 된다. 이는 아래의 표 3과 같다.
Ip1 Ip2 FL1 PL1 FL2 PL2 R1 R2
+ + ↓ ↓ ↓ ↑ L H
+ - ↓ ↓ ↑ ↑ L L
- + ↑ ↓ ↓ ↑ H H
- - ↑ ↓ ↑ ↑ H L
상기 표 3에 도시된 저항 상태를 이용하여 상기 도 8에서 설명된 읽기 동작이 수행되면, 출력 단자에서의 로직 상태는 다음의 표 4로 나타난다.
Ip1 Ip2 R1 R2 Vout
+ + L H High
+ - L L Mid
- + H H Mid
- - H L Low
상기 표 4에서 로직 로우와 로직 하이를 판단하는 기준 전압을 Mid와 High 사이에 설정하면, 입력 Ip1 및 Ip2가 모두 (+)일 때만, 로직 하이가 나타난다. 이는 AND 동작이 된다. 만일, 기준 전압을 Mid와 Low 사이의 값으로 설정하면 입력 Ip1 및 Ip2가 모두 (-)일 때만, 로직 로우가 나타난다. 이는 OR 동작이 된다. 즉, 로직의 하이 및 로우를 판단하는 기준 전압의 레벨을 설정하는 방법에 의해 AND 동작 및 OR 동작이 동일한 소자에서 구현될 수 있다.
즉, 본 발명에서는 외부 자계의 인가 방향 및 기준 전압의 설정 등을 통해 NAND, NOR, AND, OR의 4가지 논리 동작이 하나의 소자에서 구현된다.
다만, 본 실시예에서 자기 터널 접합 상부에 배치되는 자화 유도부의 저항은 큰 영향을 미치지 않으므로 반영되지 않는다.
제조예 1 : 제1 고정 자화부의 제작 및 성능 평가
기판으로 SiO2가 사용된다. 기판 상에 비자성 금속층으로 W이 사용된다. W의 두께는 자기 터널 접합의 성능에 영향을 미치지 않으므로 평가하지 않았다. 또한, 비자성 금속층은 Ta 또는 W3Ta가 사용될 수 있다. 비자성 금속층 상에 씨드층이 형성되며, 씨드층은 Ta로 5 nm의 두께를 가진다. 상기 씨드층으로 인해 공통 자유층은 결정으로 성장될 수 있다. 씨드층 상에 공통 자유층이 형성되며, CoFeB가 1.2 nm 내지 1.3 nm로 형성된다. 공통 터널 접합층으로는 MgO가 1.15 nm의 두께로 형성된다. 공통 터널 접합층 상에는 제1 고정층으로 CoFeB가 1 nm의 두께로 형성된다.
제1 강자성 결합 유도층의 재질은 Ta이며 0.35 nm의 두께를 가진다. 제1 강자성 결합 유도층 상에 형성되는 제1 중간 강자성층은 [Co(0.4 nm)/Pt(0.3 nm)]6의 구조를 가진다. 즉, 0.4 nm 두께의 Co와 0.3 nm 두께의 Pt의 적층 구조가 6층으로 반복 형성된다. 제1 중간 강자성층 상부에 형성되는 제1 반강자성 결합 유도층으로 Ru가 0.85 nm의 두께로 사용된다. 제1 반강자성 결합 유도층 상에는 제1 상부 강자성층으로 [Co(0.4 nm)/Pt(0.3 nm)]12가 사용된다. 즉, 0.4 nm 두께의 Co와 0.3 nm 두께의 Pt의 적층 구조가 12층으로 반복 형성된다. 제1 상부 강자성층 상에는 제1 읽기 전극으로 Ta(0.5 nm)/Ru가 사용된다.
도 9는 본 발명의 제1 제조예에 따른 제1 자기 터널 접합의 VSM(Vibrating Sample Magnetometer) 데이터를 도시한 그래프이다.
도 9를 참조하면, 외부 자계가 상부 방향으로 4 kOe로 인가되면, 공통 자유층, 제1 고정층, 제1 중간 강자성층 및 제1 상부 강자성층의 상부 방향으로 자화된다.
상기 도 9에서 공통 자유층, 제1 고정층, 제1 중간 강자성층 및 제1 상부 강자성층의 자화 방향만이 간단하게 도시된다. 즉, 다른 기능성 막질들은 설명의 편의를 위해 생략된다. 따라서, 최하층은 공통 자유층이며, 그 상부는 제1 고정층, 제1 고정층 상부에는 제1 중간 강자성층의 자화 방향을 나타낸다. 최상층은 제1 상부 강자성층의 자화 방향을 도시한다.
외부 자계가 가장 높은 값을 가진 후, 외부 자계를 서서히 감소시키면, 약 1.5 kOe에서 자기 모멘트가 갑자기 하강한다. 이는 제1 중간 강자성층과 제1 상부 강자성층의 반강자성 결합에 의해 제1 중간 강자성층에서 자화의 반전이 일어나기 때문이다. 또한, 제1 고정층은 제1 중간 강자성층과의 강자성 결합에 의해 하부를 향하는 자화의 정렬이 수행된다. 제1 자유층은 외부 자계에 의해 자화 방향이 결정되므로 상향 자화를 유지한다.
계속해서, 외부 자계가 0 kOe 이하의 음의 값으로 인가되어 외부 자계가 하부를 향하면 제1 자유층은 하향 자화를 가진다. 상기 자화의 상태는 -2 kOe 까지 유지된다. 즉, 상기 구간에서 인가되는 외부 자계는 반강자성 결합을 극복할 정도의 자기 모멘트를 유발하지 못하는 것을 알 수 있다.
외부 자계가 -2 kOe 이하가 되면, 반강자성 결합을 외부 자계가 극복하여 모든 강자성체의 자화를 하향방향으로 전환시킨다. 따라서, 자기 모멘트도 약 -1500 uemu의 값을 가진다.
외부 자계를 -4 kOe에서 서서히 증가시키면, 약 -1.5 kOe에서 자기 모멘트는 -500 uemu로 상승한다. 이는 반강자성 결합이 외부 자계를 극복하여 제1 중간 강자성층에서 상부 방향으로 자화 반전이 일어나기 때문이다. 제1 중간 강자성층의 자화 반전에 따라 강자성 결합을 이루는 제1 고정층도 상향 자화를 형성한다. 또한, 하부의 제1 자유층은 하향의 외부 자계에 의해 하향 자화를 유지한다.
외부 자계가 증가하여 (+) 값을 가지는 상향 자계가 인가되더라도, 가장 강한 자화를 유지하는 제1 상부 강자성층은 하향 자화를 유지한다. 다만, 제1 자유층은 외부 자계에 의해 상향 자화를 가진다.
외부 자계가 더욱 증가하여 약 2 kOe에 도달하면, 강한 외부 자계에 의해 제1 상부 강자성층은 상향 자화를 가진다. 또한, 제1 상부 강자성층과 제1 중간 강자성층 사이의 반강자성 결합은 강자성체의 자화에 영향을 미치지 못하며, 모든 강자성체들이 상향 자화를 가진다.
상술한 바와 같이 외부 자계에 의해 고정층은 하향 자화 또는 상향 자화 상태로 설정될 수 있다.
제조예 2 : 제2 자기 터널 접합의 제작 및 성능 평가
제1 자기 터널 접합의 조성 및 두께는 제조예 1에서 도시된 바와 동일하다. 또한, 제2 자화 유도부의 구성은 상기 제조에 1에서 설명된 제1 자화 유도부의 구성과 동일하나, 제2 상부 강자성층의 두께는 제1 상부 강자성층의 두께와 상이하다. 제2 상부 강자성층은 [Co(0.4 nm)/Pt(0.3 nm)]3이 사용된다. 즉, 0.4 nm 두께의 Co와 0.3 nm 두께의 Pt의 적층 구조가 3층으로 반복 형성된다. 따라서, 제2 상부 강자성층의 두께보다 제2 중간 강자성층의 두께가 더 크다. 또한, 제2 상부 강자성층 상에는 제2 읽기 전극으로 Ta(0.5 nm)/Ru가 사용된다.
도 10은 본 발명의 제2 제조예에 따른 제2 자기 터널 접합의 VSM(Vibrating Sample Magnetometer) 데이터를 도시한 그래프이다.
상기 도 10에서는 도 9와 유사하게 제2 자유층, 제2 고정층, 제2 중간 강자성층 및 제2 상부 강자성층의 자화 방향만 개시되고, 나머지 기능성 막질들은 설명의 편의를 위해 생략된다.
도 10을 참조하면, 외부 자계가 상부 방향으로 4 kOe가 인가되면 제2 자기 터널 접합 및 제2 자화 유도부를 구성하는 모든 강자성체들은 상향 자화를 가진다. 즉, 제2 중간 강자성층과 제2 상부 강자성층 사이의 반강자성 결합의 영향에도 불구하고, 강한 외부 자계에 의해 모든 강자성체들은 상향 자화를 가진다.
외부 자계가 약 2.8 kOe가 되면, 반강자성 결합에 의해 제2 상부 강자성층 만이 하향 자화를 가진다. 제2 상부 강자성층의 자화 반전은 반강자성 결합이 하부의 강자성 결합보다 강한데 기인하며, 제2 상부 강자성층의 두께가 제2 고정층의 두께보다 큼을 통해 알 수 있다.
계속해서 외부 자계가 감소하여 0 kOe보다 작으면, 제2 자유층에서는 외부 자계에 의한 자화 반전이 일어난다. 따라서, 제2 자유층은 하향 자화를 가진다.
외부 자계가 약 -1 kOe 이하로 감소하면, 반강자성 결합에 비해 약한 결합력을 가진 강자성 결합이 끊어지고, 외부 자계에 의해 제2 고정층의 자화 방향이 결정된다. 따라서, 제2 고정층은 하향 자화를 가진다.
계속해서 외부 자계가 음의 방향으로 증가하여, -3.2 kOe 이하의 값이 되면, 강한 외부 자계는 반강자성 결합에도 불구하고, 제2 중간 강자성층의 자화 반전을 유도한다. 따라서, 제2 중간 강자성층은 하향 자화를 가지며, 외부 자계에 의해 제2 상부 강자성층도 하향 자화를 유지한다. 따라서, 모든 강자성층들은 하향 자화를 가진다.
외부 자계가 -4 kOe부터 서서히 증가하여 약 -2.5 kOe에 도달하면, 강한 반강자성 결합은 외부 자계의 영향을 배제하여 제2 상부 강자성층의 자화 반전을 유도한다. 따라서, 제2 상부 강자성층은 상향 자화를 가지며, 다른 자성층들은 하향 자화를 가진다.
외부 자계가 더욱 증가하여 약 0.3 kOe에 도달하면, 자기 모멘트는 갑자기 증가한다. 이는 외부 자계에 의해 제2 자유층의 자화가 상부 방향으로 반전되기 때문이다.
이어서, 외부 자계가 1 kOe 이상이 되면, 자기 모멘트는 500 uemu의 값을 가진다. 자기 모멘트의 급준한 증가는 반강자성 결합에 비해 상대적으로 약한 힘을 가진 강자성 결합에 참여하는 제2 고정층의 자화가 반전되기 때문이다. 따라서, 제2 고정층 및 제2 자유층은 상향 자화를 가지고, 제2 상향 강자성층은 상향 자화를 유지한다. 또한, 제2 중간 강자성층이 가장 큰 자화를 가지므로 외부 자계에도 불구하고 하향 자화를 유지한다.
외부 자계가 약 3.3 kOe 이상이 되면, 강한 자계에 의해 모든 강자성체들이 상향 자화를 가진다.
상술한 도 10의 제2 자기 터널 접합 및 제2 자화 유도부의 동작에서 강한 외부 자계에 의해 자화 방향을 설정하고 외부 자계를 제거하는 경우, 외부 자계의 방향에 따라 제2 고정층은 하향 자화 또는 상향 자화를 가짐을 알 수 있다. 또한, 히스테리시스 특성이 나타나므로 제2 고정층의 자화 상태는 외부 자계의 영향에도 자화 상태를 일정하게 유지함을 알 수 있다.
상술한 본 발명에 따르면 하나의 고정 자화부는 하부 자성부와 통상의 자기 터널 접합 구조를 가진다. 다만, 자기 터널 접합 구조 상에는 고정층의 고정 자화를 외부 자계에 의해 변경할 수 있는 자화 유도부가 구성된다. 자화 유도부에서는 RKKY 상호작용을 이용하여 강자성 결합 및 반강자성 결합을 이룬다. 이를 통해 외부 자계가 인가되는 경우, 자기 터널 접합 구조의 고정층의 자화 상태를 변경할 수 있다. 또한, 비자성 금속층을 흐르는 전류를 입력으로 이용하여 다양한 논리동작을 구현할 수 있다.
100 : 비자성 금속층 200 : 하부 자성부
210 : 공통 자유층 220 : 공통 터널 접합층
300 : 상부 자성부 310 : 제1 고정 자화부
311 : 제1 고정층 312 : 제1 자화 유도부
320 : 제2 고정 자화부 321 : 제2 고정층
322 : 제2 자화 유도부 410 : 제1 전극
420 : 제2 전극

Claims (22)

  1. 스핀 궤도 토크를 발생하기 위한 프로그램 전류가 흐르거나 출력 전압을 수신하기 위한 비자성 금속층;
    상기 비자성 금속층 상에 형성되고, 상기 프로그램 전류에 의해 수직 자기 이방성이 설정되는 하부 자성부; 및
    상기 하부 자성부 상에 형성되고, 서로 이격하고 대향하는 적어도 2개의 고정 자화부들을 가지는 상부 자성부를 포함하고,
    상기 비자성 금속층은 십자형의 형상을 가지고,
    일단에 형성된 제1 단자;
    상기 제1 단자에 대향하는 제2 단자;
    상기 제1 단자와 상기 제2 단자를 연결한 가상의 직선에 수직한 위치에 배치되는 제3 단자; 및
    상기 제3 단자에 대향하는 제4 단자를 가지며,
    상기 하부 자성부는 상기 제1 단자 및 상기 제2 단자 상에 형성되고,
    상기 비자성 금속층 상에 형성되고, 상기 프로그램 전류에 의해 자화 방향이 설정되는 공통 자유층; 및
    상기 공통 자유층 상에 형성된 공통 터널 접합층을 포함하고,
    상기 상부 자성부는
    상기 공통 터널 접합층 상에 형성되는 제1 고정 자화부; 및
    상기 공통 터널 접합층 상에 형성되고, 상기 제1 고정 자화부와 대향하는 제2 고정 자화부를 포함하고,
    상기 제1 고정 자화부와 상기 제2 고정 자화부는 서로 반대 방향의 고정 자화를 가지는 것을 특징으로 하는 논리 소자.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제1항에 있어서, 상기 제1 고정 자화부 상에 형성된 제1 전극; 및
    상기 제2 고정 자화부 상에 형성된 제2 전극이 더 포함되고,
    상기 제1 단자와 상기 제2 단자 사이를 흐르는 프로그램 전류에 의해 상기 제1 전극, 상기 제1 고정 자화부, 상기 공통 터널 접합층, 상기 공통 자유층, 상기 공통 터널 접합층, 상기 제2 고정 자화부 및 상기 제2 전극으로 구성된 경로의 저항이 결정되고,
    상기 제4 단자를 통해 출력 전압이 수신되는 것을 특징으로 하는 논리 소자.
  6. 제1항에 있어서, 상기 제1 고정 자화부는
    상기 공통 터널 접합층 상에 형성된 제1 고정층; 및
    상기 제1 고정층 상에 형성되고, 상기 제1 고정층의 고정 자화를 설정하기 위한 제1 자화 유도부를 포함하는 것을 특징으로 하는 논리 소자.
  7. 제6항에 있어서, 상기 제1 자화 유도부는 반강자성 결합 및 강자성 결합을 가지고, 외부 자계에 따라 상기 제1 고정층의 상기 고정 자화를 변경시키는 것을 특징으로 하는 논리 소자.
  8. 제7항에 있어서, 상기 반강자성 결합에 의한 자기 모멘트가 상기 강자성 결합에 의한 자기 모멘트보다 큰 것을 특징으로 하는 논리 소자.
  9. 제6항에 있어서, 상기 제1 자화 유도부는
    상기 제1 고정층 상에 형성되고, RKKY 상호작용에 따른 강자성 결합을 유도하기 위한 제1 강자성 결합 유도층;
    상기 제1 강자성 결합 유도층 상에 형성되고, 상기 제1 고정층과 강자성 결합을 형성하는 제1 중간 강자성층;
    상기 제1 중간 강자성층 상에 형성되고, RKKY 상호작용에 따른 반강자성 결합을 유도하기 위한 제1 반강자성 결합 유도층; 및
    상기 제1 반강자성 결합 유도층 상에 형성되고, 상기 제1 중간 강자성층과 반강자성 결합을 형성하는 제1 상부 강자성층을 포함하는 것을 특징으로 하는 논리 소자.
  10. 제9항에 있어서, 상기 반강자성 결합에 의한 자기 모멘트가 상기 강자성 결합에 의한 자기 모멘트보다 큰 것을 특징으로 하는 논리 소자.
  11. 제9항에 있어서, 상기 제1 상부 강자성층의 두께는 상기 제1 중간 강자성층의 두께보다 큰 것을 특징으로 하는 논리 소자.
  12. 제6항에 있어서, 상기 제2 고정 자화부는
    상기 공통 터널 접합층 상에 형성된 제2 고정층; 및
    상기 제2 고정층 상에 형성되고, 상기 제2 고정층의 고정 자화를 설정하기 위한 제2 자화 유도부를 포함하고,
    상기 제2 고정층의 자화 방향은 상기 제1 고정층의 자화 방향과 반대인 것을 특징으로 하는 논리 소자.
  13. 제12항에 있어서, 상기 제2 자화 유도부는
    상기 제2 고정층 상에 형성되고, RKKY 상호작용에 따른 강자성 결합을 유도하기 위한 제2 강자성 결합 유도층;
    상기 제2 강자성 결합 유도층 상에 형성되고, 상기 제1 고정층과 강자성 결합을 형성하는 제2 중간 강자성층;
    상기 제2 중간 강자성층 상에 형성되고, RKKY 상호작용에 따른 반강자성 결합을 유도하기 위한 제2 반강자성 결합 유도층; 및
    상기 제2 반강자성 결합 유도층 상에 형성되고, 상기 제2 중간 강자성층과 반강자성 결합을 형성하는 제2 상부 강자성층을 포함하고,
    상기 강자성 결합에 의한 자기 모멘트가 상기 반강자성 결합에 의한 자기 모멘트보다 큰 것을 특징으로 하는 논리 소자.
  14. 프로그램 전류가 인가되는 십자형 구조의 비자성 금속층;
    상기 비자성 금속층 상에 형성된 제1 자기 터널 접합;
    상기 제1 자기 터널 접합 상에 형성되고, 상기 제1 자기 터널 접합의 제1 고정층에 고정 자화를 유도하는 제1 자화 유도부;
    상기 비자성 금속층 상에 형성되고, 상기 제1 자기 터널 접합과 대향하는 제2 자기 터널 접합; 및
    상기 제2 자기 터널 접합 상에 형성되고, 상기 제2 자기 터널 접합의 제2 고정층에 고정 자화를 유도하는 제2 자화 유도부를 포함하고,
    상기 제1 고정층의 고정 자화는 상기 제2 고정층의 고정 자화와 반대 방향을 가지고,
    상기 비자성 금속층은
    제1 단자;
    상기 제1 단자에 대향하는 제2 단자;
    상기 제1 단자와 상기 제2 단자를 연결하는 가상의 직선에 수직한 제3 단자; 및
    상기 제3 단자에 대향하는 제4 단자를 가지고,
    상기 제1 단자와 상기 제2 단자 사이에 프로그램 전류가 흐르고, 상기 프로그램 전류에 의해 상기 제1 자기 터널 접합 및 상기 제2 자기 터널 접합의 저항이 변경되는 것을 특징으로 하는 논리 소자.
  15. 삭제
  16. 제14항에 있어서, 상기 제1 단자, 상기 제2 단자 또는 상기 제3 단자 사이의 전압의 인가를 통해 흐르는 상기 프로그램 전류에 상기 제1 자기 터널 접합의 하부 및 상기 제2 자기 터널 접합의 저항 상태가 결정된 후,
    상기 제4 단자를 통해 출력 전압이 수신되는 것을 특징으로 하는 논리 소자.
  17. 제14항에 있어서, 상기 제1 자기 터널 접합과 상기 제2 자기 터널 접합은
    상기 비자성 금속층 상에 형성된 공통 터널 접합층; 및
    상기 공통 터널 접합층 상에 형성된 공통 자유층을 공유하는 것을 특징으로 하는 논리 소자.
  18. 제17항에 있어서, 상기 제1 자기 터널 접합은 상기 공통 터널 접합층 상에 형성된 제1 고정층을 가지고, 상기 제2 자기 터널 접합은 상기 제1 고정층과 이격되며 상기 공통 터널 접합층 상에 형성된 제2 고정층을 가지며,
    상기 제1 고정층과 상기 제2 고정층의 자화 방향은 상호 반대인 것을 특징으로 하는 논리 소자.
  19. 제14항에 있어서, 상기 제1 자화 유도부는
    상기 제1 자기 터널 접합 상에 형성되고, RKKY 상호작용에 따른 강자성 결합을 유도하기 위한 제1 강자성 결합 유도층;
    상기 제1 강자성 결합 유도층 상에 형성되고, 상기 제1 고정층과 강자성 결합을 형성하는 제1 중간 강자성층;
    상기 제1 중간 강자성층 상에 형성되고, RKKY 상호작용에 따른 반강자성 결합을 유도하기 위한 제1 반강자성 결합 유도층; 및
    상기 제1 반강자성 결합 유도층 상에 형성되고, 상기 제1 중간 강자성층과 반강자성 결합을 형성하는 제1 상부 강자성층을 포함하고,
    상기 반강자성 결합에 의한 자기 모멘트가 상기 강자성 결합에 의한 자기 모멘트보다 큰 것을 특징으로 하는 논리 소자.
  20. 제19항에 있어서, 상기 제1 중간 강자성층과 상기 제1 상부 강자성층은 동일 재질이고, 상기 제1 상부 강자성층의 두께는 상기 제1 중간 강자성층의 두께보다 큰 것을 특징으로 하는 논리 소자.
  21. 제14항에 있어서, 상기 제2 자화 유도부는
    상기 제2 자기 터널 접합 상에 형성되고, RKKY 상호작용에 따른 강자성 결합을 유도하기 위한 제2 강자성 결합 유도층;
    상기 제2 강자성 결합 유도층 상에 형성되고, 상기 제1 고정층과 강자성 결합을 형성하는 제2 중간 강자성층;
    상기 제2 중간 강자성층 상에 형성되고, RKKY 상호작용에 따른 반강자성 결합을 유도하기 위한 제2 반강자성 결합 유도층; 및
    상기 제2 반강자성 결합 유도층 상에 형성되고, 상기 제2 중간 강자성층과 반강자성 결합을 형성하는 제2 상부 강자성층을 포함하고,
    상기 강자성 결합에 의한 자기 모멘트가 상기 반강자성 결합에 의한 자기 모멘트보다 큰 것을 특징으로 하는 논리 소자.
  22. 제21항에 있어서, 상기 제2 중간 강자성층과 상기 제2 상부 강자성층은 동일 재질이고, 상기 제2 중간 강자성층의 두께는 상기 제2 상부 강자성층의 두께보다 큰 것을 특징으로 하는 논리 소자.
KR1020200031196A 2020-03-13 2020-03-13 스핀 궤도 토크 및 자기 터널 접합 구조를 이용한 논리 소자 Active KR102493294B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200031196A KR102493294B1 (ko) 2020-03-13 2020-03-13 스핀 궤도 토크 및 자기 터널 접합 구조를 이용한 논리 소자
US17/911,047 US12274178B2 (en) 2020-03-13 2021-02-25 Logic element using spin-orbit torque and magnetic tunnel junction structure
PCT/KR2021/002337 WO2021182778A1 (ko) 2020-03-13 2021-02-25 스핀 궤도 토크 및 자기 터널 접합 구조를 이용한 논리 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200031196A KR102493294B1 (ko) 2020-03-13 2020-03-13 스핀 궤도 토크 및 자기 터널 접합 구조를 이용한 논리 소자

Publications (2)

Publication Number Publication Date
KR20210115427A KR20210115427A (ko) 2021-09-27
KR102493294B1 true KR102493294B1 (ko) 2023-01-27

Family

ID=77670742

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200031196A Active KR102493294B1 (ko) 2020-03-13 2020-03-13 스핀 궤도 토크 및 자기 터널 접합 구조를 이용한 논리 소자

Country Status (3)

Country Link
US (1) US12274178B2 (ko)
KR (1) KR102493294B1 (ko)
WO (1) WO2021182778A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2025014278A1 (en) * 2023-07-10 2025-01-16 Samsung Electronics Co., Ltd. Two terminal spin-orbit torque magnetoresistive random access memory and method of manufacturing the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102601744B1 (ko) * 2022-07-05 2023-11-10 한양대학교 에리카산학협력단 고속 고에너지효율 자기터널접합 소자

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120062748A (ko) 2009-08-07 2012-06-14 산요덴키가부시키가이샤 비수 전해질 2차 전지
US8063460B2 (en) * 2009-12-18 2011-11-22 Intel Corporation Spin torque magnetic integrated circuits and devices therefor
KR101232839B1 (ko) 2010-09-14 2013-02-13 한양대학교 산학협력단 리튬 이차 전지용 양극 활물질 전구체, 이를 사용한 리튬 이차 전지용 양극 활물질의 제조 방법, 및 상기 제조된 리튬 이차 전지용 양극 활물질을 포함하는 리튬 이차 전지
JP2013222952A (ja) 2012-04-19 2013-10-28 Renesas Electronics Corp 半導体装置
GB2503896A (en) 2012-07-10 2014-01-15 Faradion Ltd Nickel doped compound for use as an electrode material in energy storage devices
KR101650230B1 (ko) 2013-01-31 2016-08-22 한양대학교 산학협력단 리튬 이차전지용 양극 활물질, 이의 제조 방법 및 이를 이용한 리튬 이차전지
US9076954B2 (en) * 2013-08-08 2015-07-07 Samsung Electronics Co., Ltd. Method and system for providing magnetic memories switchable using spin accumulation and selectable using magnetoelectric devices
KR102164992B1 (ko) 2013-09-30 2020-10-13 인텔 코포레이션 스핀트로닉 로직 소자
KR102473531B1 (ko) 2015-09-24 2022-12-05 삼성전자주식회사 복합 전극활물질, 이를 채용한 전극과 리튬전지, 및 복합 전극활물질 제조방법
KR102505246B1 (ko) * 2015-10-16 2023-03-06 삼성전자주식회사 반도체 메모리 장치
US9825216B2 (en) * 2015-10-16 2017-11-21 Samsung Electronics Co., Ltd. Semiconductor memory device
US9824735B1 (en) * 2016-08-15 2017-11-21 Qualcomm Incorporated System and method to generate a random number
US11444237B2 (en) * 2018-06-29 2022-09-13 Intel Corporation Spin orbit torque (SOT) memory devices and methods of fabrication
US11195991B2 (en) * 2018-09-27 2021-12-07 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic random access memory assisted devices and methods of making
EP3839955B1 (en) * 2019-12-18 2025-03-26 Imec VZW Dual stack sot

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2025014278A1 (en) * 2023-07-10 2025-01-16 Samsung Electronics Co., Ltd. Two terminal spin-orbit torque magnetoresistive random access memory and method of manufacturing the same

Also Published As

Publication number Publication date
WO2021182778A1 (ko) 2021-09-16
US12274178B2 (en) 2025-04-08
US20230119656A1 (en) 2023-04-20
KR20210115427A (ko) 2021-09-27

Similar Documents

Publication Publication Date Title
KR101825318B1 (ko) 스핀필터 구조체를 포함하는 자기 터널 접합 소자
US7965542B2 (en) Magnetic random access memory and write method of the same
CN101140952B (zh) 自旋金属氧化物半导体场效应晶体管
JP4693634B2 (ja) スピンｆｅｔ
US6590244B2 (en) Semiconductor memory device using magneto resistive effect element
CN108010549B (zh) 一种自旋极化电流发生器及其磁性装置
JP6200471B2 (ja) 磁気メモリ
US11587708B2 (en) Magnetic device with a hybrid free layer stack
CN100454599C (zh) 自旋注入场效应晶体管、磁随机存取存储器和可重构逻辑电路
US10262711B2 (en) Magnetic memory
US8791515B2 (en) Spin field effect logic devices
US10483459B2 (en) Magnetic memory
JP4845937B2 (ja) スピンｍｏｓｆｅｔおよびこのスピンｍｏｓｆｅｔを用いたリコンフィギュラブル論理回路
KR20080060143A (ko) 기억 소자 및 메모리
US7961493B2 (en) Programmable device
CN1488175A (zh) 自旋开关和使用该自旋开关的磁存储元件
US12004355B2 (en) Magnetic tunnel junction element and magnetoresistive memory device
US20160336508A1 (en) Method of Making a Spin-Transfer-Torque Magnetoresistive Random Access Memory (STT-MRAM)
KR20120024469A (ko) 기억 소자 및 메모리 장치
KR102493294B1 (ko) 스핀 궤도 토크 및 자기 터널 접합 구조를 이용한 논리 소자
US11763972B2 (en) Magnetic tunnel junction element with a robust reference layer
KR101873695B1 (ko) 스핀필터 구조체를 포함하는 자기 터널 접합 소자
KR20060124578A (ko) 자기저항효과에 의해 데이터를 기억하는 자기기억소자
US7683446B2 (en) Magnetic memory using spin injection flux reversal
KR101474665B1 (ko) 스핀 전달 토크 자기터널접합 소자, 그 동작 방법 및 그를 채용하는 자기저항 메모리 소자

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20200313

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20210323

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20200313

Comment text: Patent Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20220331

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20221027

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20230125

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20230125

End annual number: 3

Start annual number: 1

PG1601 Publication of registration