KR102482883B1

KR102482883B1 - 광 센서 및 그 신호 독출 방법, 및 광 에리어 센서 및 그 신호 독출 방법

Info

Publication number: KR102482883B1
Application number: KR1020217007067A
Authority: KR
Inventors: 시게토시 수가와; 리히토 쿠로다
Original assignee: 고쿠리츠다이가쿠호진 도호쿠다이가쿠
Priority date: 2018-08-23
Filing date: 2018-08-23
Publication date: 2022-12-29
Anticipated expiration: 2038-08-23
Also published as: JPWO2020039531A1; CN112602194B; TW202010145A; TWI822697B; CN112602194A; US20210217801A1; JP7333562B2; WO2020039531A1; US12159892B2; KR20210039468A

Abstract

수광 소자(PD)와 플로팅 디퓨전(C_FD) 사이에 전송 스위치가 설치되어 있는 종래의 광 센서의 이점과 우위성을 유지하면서, 종래에 비해 보다 고속으로 독출할 수 있고, 소비 전력을 보다 경감할 수 있는 광 센서를 제공한다.
수광 소자의 반도체 접합부가 완전히 공핍화되면서 전자의 포텐셜 커브가 상기 플로팅 디퓨전 방향을 향해 음의 경사를 이루고 있으며, 그 음의 경사 상태 그대로 상기 플로팅 디퓨전의 전자 포텐셜·웰의 최상위에 연결되어 있다.

Description

광 센서 및 그 신호 독출 방법, 및 광 에리어 센서 및 그 신호 독출 방법

본 발명은 특히 광학적인 측정·분석 등의 장치에 적용되는 클리어한 화상을 촬상 속도가 매초 100만 컷 이상의 빠른 속도로 독출할 수 있는 광 센서 및 그 신호 독출 방법, 및 광 에리어 센서 및 그 신호 독출에 관한 것이다.

과학 기술의 발전, 인터넷 사회의 침투에 따라, 라인 형상 혹은 에리어 형상의 광 센서나 고체 촬상 장치 등(이후, 이들 중 하나 혹은 총칭하여 "광 센서"라고도 함)의 수요는 비약적으로 확대되고 있다. 그 중에서, 특히 광학적인 측정·분석 등의 장치에 적용되는 고감도·고속·넓은 동적 범위(wide dynamic range)·넓은 광파장 대역 대응의 광 센서나 정지 영상·동영상 대응의 고체 촬상 장치는 신시장 개척의 필수 아이템으로서 시장에서 강하게 요구되고 있다. 특히, 동적 범위가 보다 넓은 광 센서나 고체 촬상 장치는 의료용·의약·건강·간호 시장, 생명 과학 시장, 안심·안전 사회 형성에 필수적인 방재·방범 시장, 4K, 8K의 방송 시대로의 대응 등에 있어서 절실히 요구되고 있다.

고감도·고속·넓은 동적 범위·넓은 광파장 대역 대응의 광 센서·고체 촬상 장치의 예로서는, 예를 들어, 특허 문헌 1에 기재되어 있다.

국제 공개 WO2016080337

특허 문헌 1에 기재된 광 센서·고체 촬상 장치(이후, 광 센서·고체 촬상 장치 중 어느 하나 또는 양자의 의미에서 "광 센서"라고도 함)는 확실히, 종전의 것에 비해, 고감도·고속·넓은 동적 범위·넓은 광파장 대역 대응이라는 점에서 뛰어나지만, 상기한 시장이나 시대에 대응하기 위해서는, 그 이점을 살리면서 한층 더 고속 대응이 요구된다.

그러나, 상기의 광 센서는 수광 소자의 하나인 포토다이오드(이후, "PD"로 약칭할 수도 있음)와 플로팅 디퓨전(이후, "C_FD"로 약칭할 수도 있음) 사이에 전송 스위치가 설치되어 있고, 이 전송 스위치를 ON-OFF함으로써, 상기 포토다이오드(PD)에 있는 전하를 상기 플로팅 디퓨전(C_FD)에 전송하고 있다. 그 때문에, 전송 스위치를 ON-OFF하는데 필요한 화소 구동 펄스의 세틀링(settling) 기간이 필요하며, 그것을 위한 시간이 걸림으로써, 프레임 레이트의 고속화에 한계가 있었다. 또한, 복수의 화소 구동 펄스를 고속으로 화소 영역 전체에 전파시킬 필요가 있고, 소비 전력을 끌어 올리고 있었다.

또한, 특별히 거절하지 않고 본건에서 "화소"라고 적을 경우의 그 화소는 수광 소자(PD)와 플로팅 디퓨전(C_FD)으로 구성된 것을 의미한다.

본 발명은, 상기의 점을 감안하여 이루어진 것이며, 그 주된 목적은, 포토다이오드 등의 수광 소자(PD)와 플로팅 디퓨전(C_FD) 사이에 전송 스위치가 설치되어 있는 종래의 광 센서의 이점과 우위성을 유지하면서, 종래에 비해 보다 고속으로 독출할 수 있고, 소비 전력을 보다 경감할 수 있는 광 센서를 제공하는 것이다.

본 발명은, 상기의 점을 감안하여 예의 연구 노력하여 연구 개발한 결과 이루어진 것이며, 그 특징의 하나는, 반도체 접합부가 완전히 공핍화되면서 전자의 포텐셜 커브가 상기 플로팅 디퓨전 방향을 향해 음의 경사를 이루고 있으며, 그 음의 경사 상태 그대로 상기 플로팅 디퓨전의 전자 포텐셜·웰의 최상위에 연결되어 있는 수광 소자로 수광하고, 수광에 따라 상기 수광 소자 내부에 발생하는 전자를 상기 포텐셜 커브에 따라 이송하여 상기 포텐셜·웰에 축적하는 공정을 상기 수광의 기간 내에 설치한 동일 프레임 기간 중에 순차적으로 적어도 2회 수행하는 것을 특징으로 하는 광 센서의 신호 독출 방법 및 상기 신호 독출 방법에 사용되는 광 센서에 있다.

본 발명의 또 하나의 특징은,

수광 소자와 상기 수광 소자에 전기적으로 직결되고, 상기 수광 소자에 입력하는 광에 의해 발생하는 전하를 축적하는 플로팅 디퓨전과 화소 신호 출력선을 가지며, 상기 화소 신호 출력선에 신호 독출 경로가 접속되어 있으며,

상기 수광 소자의 용량(C_PD)과 상기 플로팅 디퓨전의 용량(C_FD)이,

0.0008

(C_PD)/(C_FD)

0.80············(1)

4.0×10^-18 F

(C_PD)

4.0×10^-16 F·····(2)

5.0Х10^-16 F

(C_FD)

5.0×10^-15 F······(3)의 관계에 있고,

상기 수광 소자의 반도체 접합부는 완전 공핍화되면서 전자의 포텐셜 커브가 상기 플로팅 디퓨전 방향을 향해 음의 경사를 이루고 있으며, 그 음의 경사 상태 그대로 상기 플로팅 디퓨전의 전자 포텐셜·웰의 최상위에 연결되어 있는 광 센서 및 그 신호 독출 방법에 있다.

본 발명의 또 다른 하나의 특징은, 수광 소자와 상기 수광 소자에 전기적으로 직결되고, 상기 수광 소자에 입력하는 광에 의해 발생하는 전하를 축적하는 플로팅 디퓨전을 구비하고,

상기 수광 소자는 반도체 접합부가 완전히 공핍화되면서 상기 플로팅 디퓨전 방향을 향해 음의 경사를 이루고 있으며, 그 음의 경사 상태 그대로 상기 플로팅 디퓨전의 전자 포텐셜·웰의 최상위에 연결되어 있는 전자의 포텐셜 커브를 가지며,

시간축 상에서 택일적으로 사용되는 2개의 출력 계통을 가지고 있는 광 센서 화소 회로;

일측의 출력 계통에서 출력되는, 광 조사에 의해 상기 수광 소자 내에 생긴 광 전하량에 기초한 제1의 출력(a1)과 제2의 출력(b1)에 기초하여 노이즈 캔슬레이션하여 신호(ab1)를 출력하는 화소 내 상관 이중 샘플링 회로;를 구비한 광 센서 화소 회로부:

상기 신호(ab1), 및 타측의 출력 계통에서 출력되는 제1의 출력(a2)과 제2의 출력(b2)의 어느 것의 신호를 유지하는 메모리 셀의 복수를 행렬 배치한 아날로그 메모리 어레이;

어느 것의 메모리 셀 배설 행을 선택하기 위한 메모리 셀 행 선택 스위치 어레이;

어느 것의 메모리 셀에 유지되어 있는 신호를 독출하기 위한 메모리 독출 회로;

를 구비한 아날로그 메모리 회로부:를 구비하는 광 에리어 센서 및 그 신호 독출 방법에 있다.

본 발명에 의하면, 종래의 광 센서의 이점과 우위성을 유지하면서, 종래에 비해 보다 고속으로 독출할 수 있고, 소비 전력을 보다 경감할 수 있는 광 센서 및 그 광 센서를 이용한 신호 독출 방법을 제공할 수 있다.

본 발명의 그 외의 특징 및 이점은, 첨부 도면을 참조로 한 이하의 설명에 의해 밝혀질 것이다. 또한, 첨부 도면에 있어서는, 동일 혹은 동일한 구성에는, 같은 참조 번호를 붙인다.

첨부 도면은 명세서에 포함되고, 그 일부를 구성하며, 본 발명의 실시의 형태를 나타내고, 그 기술과 함께 본 발명의 원리를 설명하기 위하여 이용된다.
도 1은 본 발명의 광 센서의 적합한 실시 형태의 전형예의 하나를 설명하기 위한 화소 회로부의 회로 설명도이다.
도 2A는 본 발명의 적합한 실시 형태인 포토 센서의 화소 구동의 원리를 설명하기 위한 포텐셜 설명도로서, 리셋 완료시(t₁)의 도면이다.
도 2B는 본 발명의 적합한 실시 형태인 포토 센서의 화소 구동의 원리를 설명하기 위한 포텐셜 설명도로서, 제1 전압 신호 독출 시(t₂)의 도면이다.
도 2C는 본 발명의 적합한 실시 형태인 포토 센서의 화소 구동의 원리를 설명하기 위한 포텐셜 설명도로서, 제2 전압 신호 독출 시(t₃)의 도면이다.
도 3은 본 발명에 따른 광 센서의 아날로그 메모리 회로부의 회로 설명도이다.
도 4는 본 발명에 따른 광 센서의 화소 구동의 타이밍 및 플로팅 디퓨전 전압(V_FD)의 시간 추이의 하나의 예를 나타내는 타이밍 차트이다.
도 5는 본 발명의 광 센서의 화소 구동의 타이밍 및 플로팅 디퓨전 전압(V_FD)의 시간 추이의 또 다른 예를 나타내는 타이밍 차트이다.
도 6은 본 발명의 이미지 센서의 구성을 설명하기 위한 블럭도이다.
도 7은 본 발명에 따른 수광 신호 생성·유지 요소를 구성하는 광 센서 화소 회로부(100), 아날로그 메모리 회로부(300) 및 화소 출력 신호선(PIXEL_OUT;117)의 배치의 예를 나타내는 레이아웃도이다.
도 8은 본 발명에 따른 수광 신호 생성·유지 요소를 구성하는 광 센서 화소 회로부(100), 아날로그 메모리 회로부(300) 및 화소 출력 신호선(PIXEL_OUT;117)의 배치의 또 하나의 예를 나타내는 레이아웃도이다.

도 1은 본 발명의 광 센서의 적합한 실시 형태의 전형예의 하나를 설명하기 위한 화소 회로부의 회로 설명도이다.

도 1에 도시한 광 센서 화소 회로부(100)는 광 센서 화소 회로(101a)와 화소 내 상관 이중 샘플링 회로(In-pixel CDS;101b)를 구비하고 있다.

광 센서 화소 회로(101a)는 수광 소자(PD;102), 플로팅 디퓨전(C_FD;103), 리셋 트랜지스터(R;104), 제1 소스 팔로워 트랜지스터(SF1;105), 제1 선택 트랜지스터(X1;106), 제1 전류원 트랜지스터(CS1;107), 화소 내 상관 이중 샘플링 선택 스위치(CDS;108), 화소 내 상관 이중 샘플링 우회 스위치(CDSb;109)를 구비하고 있다.

도 1에 있어서는, 수광 소자(PD;102)의 바람직한 예의 하나로서 포토다이오드(PD)를 나타내고 있는데, 그 외에는 포토 트랜지스터이어도 된다.

화소 내 상관 이중 샘플링 회로(101b)에는, 화소 내 상관 이중 샘플링 커플링 용량(C_C;110), 화소 내 상관 이중 샘플링 샘플 홀드 용량(C_SH;111), 화소 내 상관 이중 샘플링 리셋 트랜지스터(NS;112), 제2 소스 팔로워 트랜지스터(SF2;113), 제2 선택 트랜지스터(X2;114), 제2 선택 트랜지스터(X2’;115), 제2 전류원 트랜지스터(CS2;116)가 구비되어 있다.

화소 내 상관 이중 샘플링 회로(101b)로부터는, 다음 전기적 회로에 신호를 전송하기 위한 화소 출력 신호선(PIXEL_OUT;117)이 배선되어 있다.

선행 예에 대하여 진보적이고 유용하게 하여 큰 본 발명의 광 센서의 특징은, 수광 소자(PD;102)의 물리적 구조와 그 광 전하(전자)에 관한 에너지 포텐셜에 있다.

수광 소자(PD;102)의 내부 구조에는, 2개의 이종의 반도체형(P⁺형, P형, P^-형, I형, N⁺형, N형, N^-형)의 반도체층 영역이 접합되어 형성된 반도체 접합이 적어도 하나 설치되어 있다.

본 발명에 있어서는, 수광 소자(PD;102)의 반도체 접합의 영역에는, 완전 혹은 실질적으로 완전히 공핍화되어 있는(이후, 어느 의미도 포함하여 "완전 공핍형"이라고 적을 수가 있음) 에너지 포텐셜(광 전하에 관한)이 형성되어 있다.

본 발명에서, "완전히 공핍화되어 있다"란, 도 2A~2C에 도시된 바와 같이, 포텐셜 구분(201)에서, 포텐셜 변위(혹은, 경사 혹은 기울기)가 도 2의 좌단 끝에서 우단 끝에 이를 때까지 점차 감소하고 있음을 의미한다.

본 발명에서, "실질적으로 완전히 공핍화되어 있다"란, 수광함으로써 수광 소자(PD;102)의 반도체 접합의 영역에 발생한 광 전하가, 인접하는 플로팅 디퓨전(C_FD;103)에 원활하게 이송될 수 있는 형상의 포텐셜 변위가 형성되어 있는 것을 의미한다.

이들 상세에 대해서는, 후술한다.

본 발명의 광 센서에서는, 또한, 수광 소자(PD;102)의 용량(C_PD)과, 플로팅 디퓨전(C_FD;103)의 용량(C_FD)의 관계가, 이하의 식을 만족하도록, 용량(C_PD)과 용량(C_FD)이 설정되어 있는 것이 바람직하다.

0.0008

(C_PD)/(C_FD)

0.80············(1)

4.0×10^-18 F

(C_PD)

4.0×10^-16 F·····(2)

5.0Х10^-16 F

(C_FD)

5.0×10^-15 F······(3)

이하에, 식(1)~식(3)의 본 발명에 있어서의 기술적 의미에 관하여 설명한다.

본 발명의 광 센서의 화소에서,

포화 전하량은,

"VsatХ(C_FD+C_PD)/q"······(a)이기 때문에,

전하 전압 변환 게인은,

"q/(C_FD+C_PD)"············(b)로 주어진다.

여기서,

"C_PD": 완전 공핍형 수광 소자(PD;102)의 용량

"C_FD": 플로팅 디퓨전(C_FD;103)의 용량

"Vsat": 플로팅 디퓨전(C_FD;103)에 있어서의 포화 신호 전압

"q": 화소 전하량으로 한다.

본 발명에 있어서는, 수광 소자(PD;102)의 내부 구조에 있는 반도체 접합 영역은, 래터럴(lateral)형, 버티컬(vertical)형의 어느 것이라도 좋지만, 버티컬 쪽이 보다 바람직하게 채용된다.

용량 "C_PD"는 수광 소자(PD;102)의 반도체 접합의 접합 면적에 비례한다.

"접합 면적"은 수광 소자(PD;102)의 광 입사측의 면적(실제로 광이 닿는 면적:수광 면적)과는 반드시 동일하지는 않으며, 수광 면적보다 큰 경우도 있다.

이후, "광 입사측의 면적"을 단순히 "면적"이라 하는 경우도 있다.

수광 소자(102)의 감도를 올려 광 센서를 고감도화로 하기 위해서는, 수광 소자(102)의 수광 면적을 크게 하면, 동일 조사 광량 조건에 있어서의 화소(1 수광 소자)당 광 전하수가 많아지기 때문에 감도는 증가하지만, 광 전하의 최대 이동 거리가 길어지기 때문에 시간 분해능(이후, "동시성"이라고도 함)을 높이는 것(고속 독출)이 어려워진다.

여기서 말하는 "광 전하의 최대 이동 거리"란, 수광 소자(PD;102)가 외부로부터의 광을 수광함으로써 수광 소자(PD;102)의 반도체 접합으로 발생한 광 전하가 플로팅 디퓨전(C_FD;103)으로 이동하는 거리(이동 거리) 중의 최대의 이동 거리를 말한다.

플로팅 디퓨전(C_FD;103)의 근처에서 발생한 광 전하와 플로팅 디퓨전(C_FD;103)으로부터 먼 곳에서 발생한 광 전하에서는, 플로팅 디퓨전(C_FD;103)에 도달하기까지 걸리는 시간이 다르다. 플로팅 디퓨전(C_FD;103)으로부터 더 먼 곳에서 발생한 광 전하 쪽이 플로팅 디퓨전(C_FD;103)에 도달하는 시간(도달 시간)이 더 걸린다. 이 도달 시간의 차이가 커지면, 예를 들어, 고속 촬상을 하려고 하여 프레임 레이트를 빨리하다 보면 같은 시각에 광 전하가 발생했음에도 불구하고, 프레임 레이트보다 늦은 도달 시간의 광 전하는 후속의 프레임에서 광 신호로 검출되게 되고, 실효적인 시간 분해능은 프레임 레이트보다 떨어지게 된다.

본 발명에서는, 이 시간 분해능을 높여 고속 독출에 대응하도록 수광 소자(PD;102) 내에서 발생하는 광 전하의 이동 시간의 차이로 최소한이 되도록 고광감도 대응을 확보하는 것을 전제로 수광 소자(PD;102)의 물리적 구조를 설계한다.

본 발명에 있어서의 완전 공핍형의 수광 소자(PD;102)의 수광 면적으로는, 수광 광량을 충분히 확보할 수 있으면서 발생하는 광 전하를 10nsec 이내에 수집할 수 있는 면적인 것이 바람직하다. 그러한 면적으로는, 바람직하게는, 5µm 각에서 50µm 각이 바람직하다.

따라서, 수광 소자(PD;102)의 용량(C_PD)은, 수광 면적이 5µm 각에 상당하는 4.0Х10^-18 F 이상으로부터 50µm 각에 상당하는 4.0Х10^-16 F 이하의 범위에 있는 것이 바람직하다.

본 발명에서는, 플로팅 디퓨전(C_FD;103) 방향에 광 전하를 드리프트 수송하기 위한 전계를 형성하는 완전 공핍형의 수광 소자(PD;102)에 플로팅 디퓨전(C_FD;103)이 직접 접속되어 있기 때문에, 전하 전압 변환 게인이나 포화 전하수가 수광 소자(PD;102)의 수광 면적이나 레이아웃에 영향을 받지 않도록 용량(C_FD)과 용량(C_PD)을 설정하는 것이 바람직하다.

바람직하게는, 용량(C_FD)은 용량(C_PD)보다 크게 하는 것이 바람직하고, 보다 적합하게는 용량(C_PD)이 무시할 수 있을 정도로 용량(C_FD)이 용량(C_PD)보다 크고, (C_FD+C_PD)가 용량(C_FD)과 일치 혹은 거의 일치하는 것이 바람직하다.

용량(C_PD)이 용량(C_FD)에 대하여 무시할 수 없을 정도로 커지면, 수광 소자(PD;102)의 수광 면적이 조금 달라져도, (C_FD+C_PD)에 반비례하는 전하 전압 변환 게인이나 (C_FD+C_PD)에 비례하는 포화 전하수가 그 영향을 받아 변동한다. 이 경우, 본 발명에 있어서는, 본 발명의 목적을 달성할 수 있는 범위라면 이 변동을 무시해도 되므로, 이 변동의 무시할 수 있는 범위에서 수광 소자(PD;102)의 설계에 의한 편차를 허용할 수 있다.

본 발명에 있어서는, 전하 전압 변환 게인은 높은 쪽이, 노이즈가 저감되지만, 전하 전압 변환 게인을 높이기 위하여 용량(C_FD)의 값을 저감하면 포화 전하량이 저감되기 때문에, 용량(C_FD)의 값으로서, 바람직하게는, 5.0Х10^-16 F에서 5.0Х10^-15 F의 범위에 있는 것이 바람직하다.

용량(C_FD)의 값이, 5.0Х10^-16 F 이상의 경우, 용량(C_FD)이 용량(C_PD)보다 충분히 크고 용량(C_PD)을 무시할 수 있는 경우에는, 전하 전압 변환 게인은 320µV/e- 이하가 된다. 게다가, 플로팅 디퓨전(C_FD;103)의 용량(C_FD)이 80µVrms 이하의 경우에는, 수집되는 광 전하수가 적은 경우에도 광 전하수를 카운트할 수 있는 정밀도를 얻을 수 있다.

한편, 용량(C_FD)이 5.0Х10^-15 F 이하로, "Vsat"가 1V 이상의 경우에는, 포화 전하수는 3만개 이상이 되고, 국소적으로 강한 광량이 화소에 조사된 경우에도 백색 날림을 억제할 수 있다.

용량(C_FD)은 용량(C_PD)보다 큰 쪽이 포토다이오드의 면적이나 형상 등에 영향을 받지 않고 전하 전압 변환 게인과 포화 전하수를 용량(C_FD)만을 고려하여 설계할 수 있기 때문에, (C_PD/C_FD)는 1보다 작은 쪽이 바람직하지만, 본 발명에 있어서는, 바람직하게는, (C_PD/C_FD)의 값으로서는, 0.0008에서 0.8의 범위 이내에 있는 것이 바람직하다.

(C_PD/C_FD)의 값이, 0.0008 미만에서는, 수광 소자(PD;102)의 수광 면적이 실질적으로 작아지고, 본 발명의 목적을 달성하기 위해서는 광 감도가 너무 낮아서 고속 독출 센서로서 적정하지 않게 되는 경우가 있다.

(C_PD/C_FD)의 값이, 0.8을 넘으면, 전하 전압 변환 게인이 작아지고, 광 감도가 작아져, 본 발명의 목적을 달성하지 못하게 되는 경우가 생긴다.

도 1에 도시한 광 센서의 동작을 후에 설명할 때에 사용되는 신호(전압, 전기적 펄스 등)가 인가되는 혹은 부여되는 전기적 단자의 부번과 명칭은 이하와 같다.

단자 118은 화소 리셋 전압(VR_FD)용,

단자 119a 및 단자 119b는 전원 전압(AVDD)용,

단자 120은 화소 내 상관 이중 샘플링 회로 리셋 전압(VR_CDS)용,

단자 121은 제1 전류원 바이어스 전압(V_B1)용,

단자 122는 제2 전류원 바이어스 전압(V_B2)용,

단자(123)은 화소 리셋 펄스(ΦR)용,

단자(124)는 화소 선택 제1 펄스(ΦX1)용,

단자 125는 화소 내 상관 이중 샘플링 회로 선택 펄스(ΦCDS)용,

단자(126)은 화소 내 상관 이중 샘플링 회로 바이패스 펄스(ΦCDSb)용,

단자(127)은 화소 선택 제2 펄스(ΦX2)용,

단자(127a)는 화소 선택 제2A 펄스(ΦX2`)용,

단자(128)은 화소 내 상관 이중 샘플링 리셋 펄스(ΦNS)용이다.

도 2A~도 2C는 본 발명에 따른 광 센서의 화소 구동의 원리를 설명하기 위한 포텐셜 설명도이다.

도 2A는 리셋 완료시(t₁)의, 도 2B는 제1 전압 신호 독출 시(t₂)의, 도 2C는 제2 전압 신호 독출 시(t₃)의 포텐셜도이다.

리셋 완료시(t₁), 제1 전압 신호 독출 시(t₂), 제2 신호 독출 시(t₃)에 관해서는, 도 4의 타이밍 차트에 표시되어 있다.

도 2A~도 2C의 각 도에서, 세로축은 전자(e-)에 관한 포텐셜을 나타내고, 가로축은 공간적인 임의 축이다. 각 도에서, 수광 소자(PD;102)의 하나인 완전 공핍형 포토다이오드에서의 포텐셜 구분(PD;201)과 상기 구분(201)에 인접하는 플로팅 디퓨전(C_FD;103)의 포텐셜(C_FD) 구분(202)에서의 전자(e-)에 관한 포텐셜이 나타나 있다.

본 발명에서, "완전 공핍형"이란, 도 2A~2C에 도시된 바와 같이, 포텐셜 구분(201)에서, 포텐셜 변위(혹은, 경사 혹은 기울기)가 도 2의 좌단 끝에서 우단 끝에 이를 때까지 점차 감소하고 있음을 의미한다.

본 발명에 있어서는, "완전 공핍형"에 한정되는 것은 아니고, "실질적인 완전 공핍형"의 포텐셜 변위이어도 된다.

본 발명에서, "실질적인 완전 공핍형"이란, 본 발명의 본질을 잃지 않는 범위에 있어서의 포텐셜 변위인 것을 의미한다. 예를 들어, 좌단 끝 또는/및 우단 끝 부근의 부분에 있어서의 포텐셜 변위가 플랫 혹은 포텐셜 변위의 중앙보다 감소 비율이 완만할 수도 있고, 촘촘한 계단 형상으로 변위될 수도 있다. 요컨대, 소기의 목적으로 하는 고속 독출에 지장이 없는 범위에서, 발생하는 광 전하의 어느 것이 독출 시간 내에 포텐셜 변위의 종점까지 드리프트 이동할 수 있는지 혹은 드리프트 수송될(플로팅 디퓨전(C_FD;103)에 드리프트 수송될)수 있도록 포텐셜의 변위(또는 전위 기울기, 전계 기울기)가 형성되는 것이라면, 포텐셜 변위(혹은, 경사 혹은 기울기)의 좌단 끝에서 우단 끝에 이르기까지의 변위 형상은 고른 감소, 계단적 감소, 혹은 파상 감소 중 어느 경우라도, 본 발명에서는 채용 가능하다.

본 발명에 있어서는, "완전 공핍형"이라고 특별히 언급하지 않은 경우는, 본래의 "완전 공핍형"의 의미와, 상기에 예시한 바와 같은 "실질적인 완전 공핍형"의 의미의 양자 혹은 어느 하나를 가리키는 것을 의미한다.

도 3은 본 발명에 따른 광 센서의 아날로그 메모리 회로부의 회로 설명도이다. 아날로그 메모리 회로부(300)는 적합한 실시 형태의 전형예의 하나이다.

도 3에는 광 센서 화소 회로부(100)와 아날로그 메모리 회로부(300)가 나타나 있다.

아날로그 메모리 회로부(300)는 아날로그 메모리 어레이(Analog Memories;301), 메모리 셀 행 선택 스위치 어레이(301a), 메모리 독출 회로(Memory Readout Circuit;302)를 구비하고 있다.

본 실시 형태 예에 있어서는, 아날로그 메모리 어레이(301)는 하나의 메모리 선택 스위치(SW)와 하나의 메모리 캐패시터(C_AM)로 구성되는 메모리 셀이 4^HХ20^V개의 어레이 형상으로 배치되어 있다. 각 행의 총 20개의 메모리 셀은 하나의 신호 배선을 공유하고 있고, 신호 배선은 행 선택 스위치(WS1~4)에 의해 선택된다.

또한, 도 3에 있어서는, 아날로그 메모리 어레이(301)는 (4^Hx20^V)개의 메모리 어레이로 설명되고 있지만, 실제는 (4^Hx2^V)개의 메모리 셀이 도시되어 있을 뿐, 다른 메모리 셀은 도시가 생략되어 있다.

메모리 셀 열 선택 스위치 어레이(301a)는 메모리 열 선택 스위치(WS1~WS4;305)(1~4)를 구비하고 있다. 도 3에 있어서는, 메모리 열 선택 스위치(WS1~WS4;305)(1~4)로서 4개의 스위치가 나타나 있는데, 본 발명에서는, 이에 한정되는 것은 아니고, 메모리 어레이(301)의 열수를 소정의 설계에 따라 증감하여도 무방하다.

도 3에 있어서의 화소 신호 유지 메모리 어레이(303)에는 화소 신호 유지 메모리 선택 스위치(SW;306)와 화소 신호 유지 용량(C_AM;307)으로 1 세트가 구성되는 메모리 셀(307a)이 4 세트 개시되어 있다.

도 3에 있어서의 화소 신호 유지 메모리 어레이(304)에 대해서도 화소 신호 유지 메모리 어레이(303)와 동일한 메모리 구성으로 되어 있다. 즉, 아날로그 메모리 어레이(301)는 메모리 셀(307a)이 (4^HХ20^V)개, 어레이 형상으로 배치되어 있다.

여기서, "4^HХ20^V"의 표시는, 메모리 셀이, 수평 방향으로(각 행에) 4개, 수직 방향으로(각 열에) 20개 배열되어 있는 것을 의미한다.

2차원 매트릭스 형상의 아날로그 메모리 어레이(301)는, 본래, 화소 신호 유지 메모리 어레이가 20행 배열되어 있는 것이지만, 도 3에 있어서는, 화소 신호 유지 메모리 어레이(303, 304)가 2개 기록되어 있을 뿐, 그 외의, 화소 신호 유지 메모리 어레이는 도시가 생략되어 있다.

각 열의 총 20개의 메모리 셀은, 4개 있는 화소 신호 전송용의 신호선(313)(1~4) 중의 하나의 신호선을 공유하고 있고, "1~4"의 각 신호선은 4개의 메모리 셀 열 선택 스위치(305;WS1~WS4) 중의 해당되는 메모리 열 선택 스위치(WS1~WS4의 어느 것)를 ON함으로써 선택된다.

아날로그 메모리 회로부(300)는 화소 출력 신호선(PIXEL_OUT;117)의 거리를 짧게 하여 신호 독출에 필요로 하는 시간을 단축화하기 위하여 광 센서 화소 회로부(100)에 인접하여 배치되는 것이 바람직하고, 예를 들어, 도 7에 도시된 바와 같이, 광 센서 화소 회로부(100)에 인접하여 동일 플레너 상에 배치된다. 혹은, 도 8에 도시된 바와 같이, 광 센서 화소 회로부(100)에 적층하여 배치할 수도 있다. 도 8에 도시한 적층 배치의 경우에는, 포토다이오드(PD;102)의 면적을 상대적으로 크게 할 수 있기 때문에, 수광 면적을 넓혀 보다 높은 감도를 얻기에 적합하다.

다음에, 화소 출력 신호의 아날로그 메모리 어레이(301)로의 신호 기입 동작을 설명한다.

우선, 신호 기입을 수행하는 메모리 셀이 있는 행을 선택하기 위하여, 행 선택 스위치(305)에 행 선택 펄스를 인가한다.

다음으로, 신호 기입을 수행하는 메모리 셀을 선택하기 위하여 메모리 선택 펄스를 메모리 선택 스위치(SW)에 인가하고, 화소 출력과 하나의 메모리 캐패시터(C_AM)를 전기적으로 접속한다. 메모리 캐패시터(C_AM)에는, 화소 출력 신호 전압이 기입된다. 그 후에, 메모리 선택 스위치(SW)를 OFF로 하여 메모리 캐패시터(C_AM)에 기입한 신호 전압을 유지한다.

화소 내 상관 이중 샘플링 선택 스위치(CDS;108)가 ON의 경우에는, 1 프레임에 1 화소에서 출력되는 신호는 하나이고, 화소 내 상관 이중 샘플링 선택 스위치(CDS;108)가 OFF의 경우에는, 1 프레임에 1 화소에서 출력되는 신호는 2개 이상이기 때문에, 1 플레임 기간에 메모리 선택 스위치(SW;306) 및 행 선택 스위치(WS;305)를 전환하여 화소 출력과 전기적으로 접속하는 메모리 캐패시터(C_AM)를 화소 출력 신호마다 전환하여 기입·유지의 동작을 수행한다.

이상의 독출 동작에 의해 화소 출력 신호가 아날로그 메모리 어레이(301)의 메모리 셀에 기입되어 유지된다.

촬상 플레임 기간이 종료되고, 각 메모리 셀에 있어서 유지되어 있는 신호를 독출할 때에는, 메모리 독출 회로(302)를 구동시키고, 메모리 셀을 순차적으로 주사시켜서, 각 메모리 셀에 유지되어 있는 전압 신호를 독출한다. 구체적으로는, 우선, 독출하는 대상의 메모리 셀이 있는 행을 선택하기 위하여, 당해 행 선택 스위치에 행 선택 펄스를 인가한다. 다음에, 신호 배선을 규정의 전압으로 리셋하고, 다음으로 신호 배선을 부유 상태로 하게 한다. 다음에, 메모리 선택 펄스를, 당해 메모리 선택 스위치(108)에 인가하여 당해 화소 신호 유지용 용량(C_AM;309)과, 당해 신호 배선을 전기적으로 접속시킨다. 이 때에, 당해 신호 배선의 용량과 당해 용량(C_AM;309)에 축적되어 있던 전하의 용량 분할이 일어나고, 메모리 캐패시터(C_AM)에 유지되어 있던 전압에 따른 신호 전압이 신호 배선에 발생한다. 메모리 독출 회로(302)에서는, 이 신호 전압을 증폭시켜서 아날로그 메모리 어레이(301)의 외부에 신호를 독출한다.

도 4는 본 발명의 광 센서의 화소 구동의 타이밍 및 플로팅 디퓨전 전압(V_FD)의 시간 추이의 하나의 예를 나타내는 타이밍 차트이다.

플레임 기간(ΦFrame)이 나타내는 펄스 파형은, 플레임 기간을 나타내는 펄스이며, 숫자가 프레임 번호에 대응하고 있다.

리셋 펄스(ΦR)가 나타내는 펄스 파형은, 리셋 트랜지스터(R;104)에 전하는 리셋 펄스(ΦR)의 ON·OFF를 나타내고 있다.

제1 전압 신호 독출 펄스(ΦSig1)와 제2 전압 신호 독출 펄스(ΦSig2)가 나타내는 펄스 파형은, 각각 상기 제1의 전압 신호(1)와 상기 제2의 전압 신호(2)의 신호 독출에 관한 타이밍을 나타내고 있다.

플로팅 디퓨전 전압(V_FD)이 나타내는 파형은, 플로팅 디퓨전부의 포텐셜의 시간 추이를 나타내고 있다.

화소 내 상관 이중 샘플링 회로(101b)를 우회하는 경우에 있어서는, 제1 전압 신호 독출 펄스(ΦSig1)와 제2 전압 신호 독출 펄스(ΦSig2)의 하강 시각(t₂, t₃)은, 각각 제1의 전압 신호(A1)와 제2의 전압 신호(A2)를 다른 화소 신호 유지 용량(C_AM)으로 유지하기 시작하는 타이밍을 나타내고 있다.

또한, 화소 내 상관 이중 샘플링 회로(101b)를 사용하는 경우에 있어서는, 제1 전압 신호 독출 펄스(ΦSig1)의 하강 시각(t₂)은, 화소 내 상관 이중 샘플링 샘플 홀드용 용량(C_SH;111)을 화소 내 상관 이중 샘플링 회로 리셋 전압(VR_CDS)에 리셋하는 타이밍을 나타내고 있다.

제2 전압 신호 독출 펄스(ΦSig2)의 하강 시각(t₃)은, 제2의 전압 신호(2)에서 제1의 전압 신호(1)를 감산함으로써, 리셋 노이즈 전압 신호(V_N)가 취소된 전압 신호(A)에 기초한 전압 신호(B)를 화소 신호 유지 용량(C_AM)에 유지하기 시작하는 타이밍을 나타내고 있다.

또한, 플레임 기간(ΦFrame) 중은 광이 조사되어 있다.

도 4에 도시된 바와 같이, 화소 내 상관 이중 샘플링 회로(101b)를 우회하는 경우, 사용하는 경우의 어느 경우에도 플레임 기간(ΦFrame)의 개시와 함께, 우선, 리셋 펄스(ΦR)가 일어나고, 포토다이오드(PD;102)와 플로팅 디퓨전(C_FD;103)의 용량(CFD)이 소정의 리셋 전압(VR_FD)에 리셋된다. 시각(t₁)은, 리셋 펄스(ΦR)가 하강 리셋 동작이 완료되어 플로팅 디퓨전 전압(V_FD)에는, 리셋 노이즈 전압(V_N)이 들어가는 시각을 나타내고 있다. 리셋 동작 완료 이후는, 조사되는 광량에 따라 광 전하가 플로팅 디퓨전 용량(C_FD)에 축적되어 가고, 플로팅 디퓨전 전압(V_FD)이 시간의 경과와 함께 변화한다. 시각(t₂)은, 시각(t₁)에서 소정의 기간(t₂-t₁) 경과 후에, 제1 전압 신호 독출 펄스(ΦSig1)가 하강하고, 리셋 노이즈 전압(V_N)과 소정의 기간(t₂-t₁) 사이에 플로팅 디퓨전 용량(C_FD)에 축적된 광 전하에 의해 생기는 전압 신호(Vsig1)에 기초한 제1의 전압 신호(A1)가 독출되는 시각을 나타내고 있다.

또한, 시각(t₃)은, 시각(t₂)에서 소정의 축적 기간(t₃-t₂) 경과 후에 ΦSig2가 하강하고, 리셋 노이즈 전압(V_N)과 소정의 기간(t₃-t₁) 사이에 플로팅 디퓨전에 축적된 광 전하에 의해 생기는 신호 전압(Vsig2)에 기초한 제2의 전압 신호(A2)가 독출되는 시각을 나타내고 있다. 여기서, 프레임 레이트를 고속화하기 위하여, 축적 시간(t₃-t₂)은 1μ초 이하로 설정하는 것이 바람직하다.

이렇게 하여 독출한 제2의 전압 신호(A2)에서 제1의 전압 신호(A1)를 후단의 회로에서 공제함으로써, 리셋 동작이 완료되었을 때에 플로팅 디퓨전(CFD)에 받아들여지는 리셋 노이즈 전압(V_N)이 취소되고, 소정의 축적 기간(t₃-t₂) 사이에 플로팅 디퓨전(C_FD)의 용량(C_FD)에 축적된 광 전하에 의해 생기는 전압(Vsig2-Vsig1)이 정밀도 좋게 얻을 수 있다.

다음에, 도 1~도 4를 이용하여 본 발명의 광 센서의 구동을 설명한다.

(1) 화소 내 상관 이중 샘플링 회로(101b)를 우회하는 경우

우선, 화소 내 상관 이중 샘플링 우회 스위치(CDSb;109)가 단자(126)에 신호(фCDSb)가 인가되어 ON 상태에 있고, 화소 내 상관 이중 샘플링 선택 스위치(CDS;108)가 OFF 상태로 되어 있는 경우에 대하여 설명한다. 또한, 플레임 기간 중은 광이 조사되어 있다.

리셋 트랜지스터(R;104)의 단자(123)에 화소 리셋용의 리셋 펄스(ΦR)가 인가되고, 광 센서 화소 회로(101a) 중의 화소를 구성하는 수광 소자(PD;102)와 플로팅 디퓨전(C_FD;103)이 리셋된다.

리셋 트랜지스터(R;104)가 OFF 상태가 되는 리셋 완료시(t₁)에 리셋 노이즈 전압 신호(V_N)가 플로팅 디퓨전(C_FD;103)에 유도된다.

다음으로, t₁에서 소정의 기간(t₂-t₁) 경과 후에, 이하와 같이 하여 제1의 전압 신호(A1)를 광 센서 화소 회로(101a)에서 독출한다.

리셋 완료 후에 화소 출력 신호선(PIXEL_OUT;117) 상에 독출하는 제1의 전압 신호(A1)는, 상기 리셋 노이즈 전압 신호(V_N)와, 리셋 완료 후로부터 제1의 전압 신호(A1)의 독출까지의 소정의 기간(t₂-t₁)에 수광 소자(PD;102)로 수집되고, 플로팅 디퓨전(C_FD;103)에 수송된 광 전하에 의한 제1 광전하 전압 신호(VsigA1)로 이루어지는 전압 신호(A1-A)에 의거한 것이다.

우선, 제1 선택 트랜지스터(X1;106)의 단자(124)에 화소 선택 제1 펄스(ΦX1)가 인가되면, 제1 소스 팔로워 트랜지스터(SF1;105)가 액티브 상태가 되고, 전압 신호(A1-A)에 따른 제1의 전압 신호(A1)가 화소 출력 신호선(PIXEL_OUT;117)에 출력된다. 동시에, 4개의 메모리 열 선택 스위치(305;WS1~WS4) 중의 하나를 ON 상태로 하여 당해 메모리 열을 선택함과 동시에, 신호 유지 메모리 셀 선택용의 펄스 신호선(311~320)에 소정의 조합의 펄스 신호를 인가하고, 화소 출력 신호선(PIXEL_OUT;117)과 하나의 메모리 셀(307a) 중의 화소 신호 유지 용량(C_AM;307)을 전기적으로 결합시킨다.

구체적으로는, 예를 들어, 신호 유지 메모리 선택용의 펄스 신호선(311~320)에 펄스의 조합을 전하여, 펄스 신호선(310-1)과 펄스 신호선(311-1)만을 하이(High) 레벨로 하고, 그 외의 펄스 신호선을 로우(Low) 레벨로 한다.

이러한 상황 하에서, 4개의 메모리 열 선택 스위치(305;WS1~WS4)의 해당되는 하나(WS1)와, 4개의 화소 신호 유지 메모리 선택용의 선택 스위치(306;SW1~SW4)의 해당되는 하나(SW1)를 ON시키고, 화소 신호 전송용의 신호선(313-1)을 통해 화소 신호 유지 메모리 어레이(303) 중의 메모리 셀(307a)을 선택한다.

그 결과, 전압 신호(A1-A)에 따른 제1의 전압 신호(A1)가, 화소 출력 신호선(117), 화소 신호 전송용의 신호선(313-1)을 통해 하나의 메모리 셀(307a)의 화소 신호 유지 용량(C_AM;307)으로 전송된다.

다음으로, 신호 유지 메모리 선택용의 펄스 신호선(311-1)에 전하는 펄스 상태를 변화시켜서 신호 유지 메모리 선택용의 펄스 신호선(311-1)을 로우 레벨로 하고, 해당되는 화소 신호 유지 메모리 선택용의 선택 스위치(SW1;306)를 OFF시킴으로써, 제1의 전압 신호(A1)가, 메모리 독출 회로(302)의 구동에 의해 독출될 때까지의 기간, 화소 신호 유지 용량(C_AM;307)으로 유지되어 있다.

다음으로, 축적 기간(t₃-t₂)을 설치한다.

축적 기간(t₃-t₂) 중에 발생한 광 전하는, 도 2에 도시한 포텐셜 구간(201)에 도시한 수광 소자(PD;102)의 포텐셜 기울기에 의해 플로팅 디퓨전(C_FD;103)으로 드리프트 수송되고, 플로팅 디퓨전(C_FD;103)의 용량(C_FD)에 축적된다.

축적 기간(t₃-t₂) 중, 제1 선택 트랜지스터(X1;106)를 OFF 상태로 함으로써, 제1 소스 팔로워 트랜지스터(SF1;105)에서 소비되는 전력을 억제할 수 있다. 그러나, 축적 기간(t₃-t₂)이 수 nsec 이하로 짧은 경우에는, 축적 기간(t₃-t₂) 중에 제1 소스 팔로워(SF1;105)를 구동시키고 있는 시간의 비율이 커지기 때문에, 제1 선택 트랜지스터(X1;106)를 OFF 상태로 함으로써 얻을 수 있는 저소비 전력화의 효과가 상대적으로 작아진다. 따라서, 상기의 경우에는, 오히려 제1 선택 트랜지스터(X1;106)의 상태를 ON·OFF로 전환하기 위하여 필요한 시간을 절약하는 쪽이 보다 높은 촬상 속도를 얻을 수 있는 효과가 있기 때문에, 축적 기간(t₃-t₂) 중, 제1 선택 트랜지스터(X1;106)를 ON 상태인 채로 두어도 무방하다.

다음으로, 축적 기간(t₃-t₂) 종료 후, 제2의 전압 신호(A2)를 독출한다.

제2의 전압 신호(A2)는, 리셋 노이즈 전압 신호(V_N)와, 리셋 완료 후로부터 제2의 전압 신호(A2)의 독출까지 수광 소자(PD;102)로 수집되고, 플로팅 디퓨전(C_FD;103)에 수송된 광 전하에 의한 제2의 광전하 전압 신호(VsigA2)로 이루어지는 전압 신호(A2-A)에 의거한 것이다.

우선, 제1 선택 트랜지스터(X1;106)가 OFF 상태의 경우에는, 화소 선택 제1 펄스(ΦX1)가 단자(124)에 인가되어 제1 소스 팔로워 트랜지스터(SF1;105)가 액티브 상태가 되고, 전압 신호(A2-A)에 따른 제2의 전압 신호(A2)가 화소 출력 신호선(PIXEL_OUT;117)에 출력된다. 동시에 4개의 메모리 열 선택 스위치(305;WS1~WS4) 중의 하나를 ON 상태로 하게 하여 당해 메모리 열을 선택함과 동시에, 신호 유지 메모리 선택용의 펄스 신호선(311~320)에 소정의 조합의 펄스 신호를 인가하고, 화소 출력 신호선(PIXEL_OUT;117)과 하나의 메모리 셀, 예를 들어 메모리 셀(309a)의 화소 신호 유지 용량(C_AM;309)을 전기적으로 결합시킨다.

구체적으로는, 예를 들어, 신호 유지 메모리 선택용의 펄스 신호선(310~320)에 펄스의 조합을 전하여, 펄스 신호선(310-1)과 펄스 신호선(312-1)만을 하이 레벨로 하고, 그 밖의 것을 로우 레벨로 함으로써, 메모리 열 선택 스위치(WS1;305)와, 화소 신호 유지 메모리 선택용의 선택 스위치(306;SW1~SW4)의 하나, 예를 들어, 선택 스위치(306;SW1)를 ON시키고, 화소 신호 전송용의 신호선(313-1)을 통해 메모리 셀(309a)을 선택한다.

그 결과, 전압 신호(A2-A)에 따른 제2의 전압 신호(A2)가, 화소 출력 신호선(117), 화소 신호 전송용의 신호선(313-1)을 통해 하나의 메모리 셀(309a)의 화소 신호 유지 용량(C_AM;309)으로 유지된다.

다음으로, 신호 유지 메모리 선택용의 펄스 신호선(312-1)에 전하는 펄스 상태를 변화시켜서 신호 유지 메모리 선택용의 펄스 신호선(312-1)을 로우 레벨로 하고, 화소 신호 유지 메모리 선택용의 선택 스위치(308)를 OFF시키고, 화소 신호 유지 용량(C_AM;309)에 신호를 기입하고, 제2의 전압 신호(A2)가 메모리 독출 회로(302)의 구동에 의해 독출될 때까지의 기간 유지된다.

메모리 셀(307a)에 기입된 제1의 전압 신호(A1)를 메모리 셀(309a)에 기입된 제2의 전압 신호(A2)에서 감산함으로써, 리셋 노이즈 전압 신호(V_N)가 취소된 전압 신호(VsigA2-VsigA1)를 얻을 수 있다.

본 실시 형태에서는, 이 신호의 차분인 전압 신호(VsigA2-VsigA1)는 후술하는 방법으로 제1의 전압 신호(A1)와 제2의 전압 신호(A2)를 칩 외부로 독출한 후에, 칩 외부에서 감산을 수행하여 얻는다.

이상은, 하나의 플레임 기간 내에 플로팅 디퓨전(C_FD;103)의 용량(C_FD)에 형성된 전압 신호(A1-A)에 따른 제1의 전압 신호(A1)(화소 신호)와, 마찬가지로 용량(C_FD)에 형성된 전압 신호(A2-A)에 따른 제2의 전압 신호(A2)(화소 신호)와, 2회 독출하는 예이지만, 화소 내 상관 이중 샘플링 회로(101b)를 우회한 경우에는, 후술하는 바와 같이, 동일 프레임 기간(ΦFrame)에 화소 신호를 3회 이상 독출할 수도 있다. 3회 이상 독출하는 경우에도, 상기와 마찬가지로 신호 유지 메모리 선택용의 펄스 신호선(310)에 소정의 조합의 펄스 신호를 인가하여, 각 신호 독출 시에 당해 메모리 셀을 선택하여 신호 출력을 기입하고, 유지한다.

하나의 플레임 기간의 완료 후, 리셋 트랜지스터(R;104)의 단자(123)에 화소 리셋용의 리셋 펄스(ΦR)가 입력되어, 다음 플레임 기간이 시작된다.

상기의 일련의 동작을 반복하고, 복수의 플레임 기간 분, 촬상을 수행하고, 아날로그 메모리 어레이(301)의 모든 메모리 셀에 신호 기입을 수행한다.

모든 메모리 셀에 신호 기입을 수행한 후는, 선택하는 메모리 셀을 서두의 어드레스로 되돌려서 카메라에서 촬상 정지의 트리거 신호가 입력될 때까지 재기입 동작을 반복할 수도 있다.

촬상 동작 종료 후, 메모리 셀에 기입된 신호를 후술하는 방법으로 독출한다.

(2) 화소 내 상관 이중 샘플링 회로(101b)를 사용하는 경우

다음에, 화소 내 상관 이중 샘플링 선택 스위치(CDS;108)가 ON 상태에서, 화소 내 상관 이중 샘플링 우회 스위치(CDSb;109)가 OFF 상태로 되어 있는 경우에 대하여 설명한다.

우선, 리셋 트랜지스터(R;104)의 단자(123)에 화소 리셋용의 리셋 펄스(ΦR)가 인가되어, 광 센서 화소 회로(101a) 중의 화소를 구성하는 수광 소자(PD;102)와 플로팅 디퓨전(C_FD;103)이 리셋된다. 리셋 트랜지스터(R;104)가 OFF가 되는 리셋 완료시(t₁)에 리셋 노이즈 전압 신호(V_N)가 플로팅 디퓨전(C_FD;103)에 생긴다.

다음으로, t₁에서 소정의 기간(t₂-t₁) 경과 후에, 제1의 전압 신호(B1)를 광 센서 화소 회로(101a)에서 화소 내 상관 이중 샘플링 회로(101b)에 다음과 같이 하여 독출한다.

리셋 완료 후에 광 센서 화소 회로(101a)에서 화소 내 상관 이중 샘플링 회로(101b)에 독출하는 제1의 전압 신호(B1)는, 리셋 완료 후에 플로팅 디퓨전(C_FD;103)에 받아들여진 리셋 노이즈 전압 신호(V_N)와 리셋 완료 후로부터 제1의 전압 신호(B1)의 독출까지의 소정의 기간(t₂-t₁)에 수광 소자(PD;102)로 수집되고, 플로팅 디퓨전(C_FD;103)에 수송된 광 전하에 의한 제1의 광전하 전압 신호(VsigB1)로 이루어지는 전압 신호(B1-A)에 의거한 것이다.

우선, 제1 선택 트랜지스터(106)의 단자(124)에 화소 선택용의 제1 펄스(ΦX1)가 인가되면, 제1 소스 팔로워 트랜지스터(SF1;105)가 액티브 상태가 되고, 전압 신호(B1-A)에 기초한 제1의 전압 신호(B1)가 화소 내 상관 이중 샘플링 커플링 용량(C_C;110)의 화소 내 상관 이중 샘플링 우회 스위치(CDS;108)측의 전극에 생긴다.

동시에, 화소 내 상관 이중 샘플링 리셋 펄스(ΦNS)를 단자(128)에 인가하여 화소 내 상관 이중 샘플링 리셋 스위치(NS;112)를 ON·OFF시키고, 화소 내 상관 이중 샘플링 커플링 용량(C_C;110)의 대향 전극측, 즉, 화소 내 상관 이중 샘플링 샘플 홀드용 용량(C_SH;111)을 화소 내 상관 이중 샘플링 회로 리셋 전압(VR_CDS)에 리셋한다.

다음으로, 축적 기간(t₃-t₂)을 설치한다.

축적 기간(t₃-t₂) 중에 발생한 광 전하는, 수광 소자(PD;102)의 포텐셜 기울기(201)에 의해 플로팅 디퓨전(C_FD;103)으로 드리프트 수송되고, 플로팅 디퓨전(C_FD;103)의 용량(C_FD)에 축적된다.

축적 기간(t₃-t₂) 중, 제1 선택 트랜지스터(X1;106)는 OFF 상태로 함으로써, 제1 소스 팔로워 트랜지스터(SF1;105)에서 소비되는 전력을 억제할 수 있다.

한편, 축적 기간(t₃-t₂)이 수 nsec으로 짧은 경우에는, 축적 기간(t₃-t₂) 중, 제1 선택 트랜지스터(X1;106)는 ON 상태로 하여 두어도, 전술한 이유에서 지장이 없다.

축적 기간(t₃-t₂) 종료 후, 제2의 전압 신호(B2)를 광 센서 화소 회로(101a)에서 화소 내 상관 이중 샘플링 회로(101b)로, 다음과 같이 하여 독출한다.

제2의 전압 신호(B2)는, 리셋 노이즈 전압 신호(V_N)와 리셋 완료 후로부터 제2의 전압 신호(B2)의 독출까지 수광 소자(PD;102)로 수집되고, 플로팅 디퓨전(C_FD;103)에 수송된 광 전하에 의한 제2의 광전하 전압 신호(VsigB2)로 이루어지는 전압 신호(B2-A)에 의거하여 형성된 것이다.

우선, 제1 선택 트랜지스터(X1;106)가 OFF 상태의 경우에는, 화소 선택 제1 펄스(ΦX1)가 단자(124)에 인가되어 제1 소스 팔로워 트랜지스터(SF1;105)가 액티브 상태가 되고, 제2의 광전하 전압 신호(VsigB2)에 따른 제2의 전압 신호(B2)가 화소 내 상관 이중 샘플링 커플링 용량(C_C;110)의 화소 내 상관 이중 샘플링 우회 스위치(CDS;108)측의 전극에 생긴다.

이때, 화소 내 상관 이중 샘플링 커플링 용량(C_C;110)과 용량 결합되어 있는 화소 내 상관 이중 샘플링 샘플 홀드 용량(C_SH;111)의 전압은, 화소 내 상관 이중 샘플링 회로 리셋 전압(VR_CDS)을 기준으로 하여, 제1의 전압 신호(B1)에서 제2의 전압 신호(B2)의 전압 변화분(VsigB2-VsigB1)과 C_C/(C_C+C_SH)의 곱만큼 변동한다.

이상과 같이 하여, 제2의 전압 신호(B2)에서 제1의 전압 신호(B1)를 감산함으로써, 리셋 노이즈 전압 신호(V_N)가 취소된 전압 신호(BA)를 얻는다.

다음으로, 화소 선택 제2 펄스(ΦX2)를 단자(127)에 인가하여 제2 선택 트랜지스터(X2;114)를, 화소 선택 제2A 펄스(ΦX2`)를 단자(127a)에 인가하여 제2 선택 트랜지스터(X2`;115)를, 각각 ON으로 하여, 전압 신호(BA)에 따른 전압 신호(BB)를 화소 출력 신호선(117)에 출력한다.

동시에, 메모리 열 선택 스위치 어레이(301a) 중에 있는 4개의 메모리 열 선택 스위치(WS1~WS4) 중의 하나를 ON 상태로 하여 당해 메모리 열을 선택함과 동시에, 신호 유지 메모리 선택용의 펄스 신호선(311~320)에 소정의 조합의 펄스 신호를 인가하고, 화소 출력 신호선(117)과 하나의 메모리 셀, 예를 들어 메모리 셀(307a)의 화소 신호 유지 용량(C_AM;307)을 전기적으로 결합시킨다.

구체적인 예로서는, 신호 유지 메모리 선택용의 펄스 신호선(310~320)에 펄스의 조합의 펄스 신호를 인가하여, 펄스 신호선(310-1)과 펄스 신호선(311-1)만을 하이 레벨로 하고, 그 밖의 것을 로우 레벨로 함으로써, 메모리 열행 선택 스위치(WS1;305)와, 화소 신호 유지 메모리 선택용의 선택 스위치(SW1;306)가 ON이 되고, 화소 신호 전송용의 신호선(313-1)을 통해 화소 신호 유지 메모리 어레이(303) 중의 메모리 셀(307a)가 선택되어, 상기 전압 신호(BB)가 화소 신호 유지 용량(C_AM;307)으로 유도한다.

다음으로, 신호 유지 메모리 선택용의 펄스 신호선(311-1)에 전하는 펄스 상태를 변화시켜서 신호 유지 메모리 선택용의 펄스 신호선(311-1)을 로우 레벨로 하고, 화소 신호 유지 메모리 선택용의 선택 스위치(SW1;306)를 OFF함으로써, 화소 신호 유지 용량(C_AM;307)에 상기 전압 신호(BB)가 유지된다. 상기 전압 신호(BB)는 메모리 독출 회로(302)의 구동에 의해 독출될 때까지의 기간, 화소 신호 유지 용량(C_AM;307)으로 유지되어 있다.

상기와 같이 하여 당해 플레임 기간이 완료되고, 상기 완료 후, 리셋 트랜지스터(R;104)의 단자(123)에 화소 리셋용의 리셋 펄스(ΦR)가 입력되어, 다음 프레임 기간이 시작된다.

이상의 일련의 동작을 반복하고, 복수의 플레임 기간(ΦFrame), 촬상을 수행한다. 아날로그 메모리 어레이(301) 내의 모든 메모리 셀에 신호 기입을 수행한다.

또한, 모든 메모리 셀에 신호 기입 후에, 선택하는 메모리 셀을 서두의 어드레스로 되돌려서 카메라에서 촬상 정지의 트리거 신호가 입력될 때까지 재기입 동작을 반복할 수도 있다.

촬상 동작 종료 후, 각 메모리 셀에 기입된 신호는 후술하는 방법으로 독출한다.

(3) 화소 내 상관 이중 샘플링 회로(101b)를 우회하여, 1 플레임 기간에 화소 신호를 4회 독출하는 경우

도 5는 동일 플레임 기간(ΦFrame)에 화소 신호를 4회 독출하는 경우의 타이밍 차트를 나타내고 있다. 여기서, t₁은 리셋 완료시의 시각을 나타내고 있고, t₂는 t₁에서 소정의 기간(t₂-t₁) 경과 후에, 제1의 전압 신호를 광 센서 화소 회로(101a)에서 독출하는 시각을 나타내고 있고, t₃, t₄, t₅는 각각 제2의 전압 신호, 제3의 전압 신호, 제4의 전압 신호를 광 센서 화소 회로(101a)에서 독출하는 시각을 나타내고 있고, 축적 기간(T1, T2, T3)은 각각 축적 기간(t₃-t₂), (t₄-t₃), (t₅-t₄)을 나타내고 있다.

화소 내 상관 이중 샘플링 우회 스위치(CDSb;109)가 단자(126)에 신호(фCDSb)가 인가되어 ON 상태에 있고, 화소 내 상관 이중 샘플링 선택 스위치(CDS;108)가 OFF 상태로 되어 있는 경우에 대하여 설명한다. 플레임 기간 중은 광이 조사되어 있다.

다음으로, t₁에서 소정의 기간(t₂-t₁) 경과 후에, 이하와 같이 하여 제1의 전압 신호(C1)를 광 센서 화소 회로(101a)에서 독출한다.

리셋 완료 후에 화소 출력 신호선(PIXEL_OUT;117) 상에 독출하는 제1의 전압 신호(C1)는, 상기 리셋 노이즈 전압 신호(V_N)와, 리셋 완료 후로부터 제1의 전압 신호(C1)의 독출까지의 소정의 기간(t₂-t₁)에 수광 소자(PD;102)로 수집되고, 플로팅 디퓨전(C_FD;103)에 수송된 광 전하에 의한 제1 광전하 전압 신호(VsigC1)로 이루어지는 전압 신호(C1-A)에 의거한 것이다.

우선, 제1 선택 트랜지스터(X1;106)의 단자(124)에 화소 선택 제1 펄스(ΦX1)가 인가되면, 제1 소스 팔로워 트랜지스터(SF1;105)가 액티브 상태가 되고, 전압 신호(C1-A)에 따른 제1의 전압 신호(C1)가 화소 출력 신호선(PIXEL_OUT;117)에 출력된다.

동시에, 4개의 메모리 열 선택 스위치(305;WS1~WS4) 중의 하나를 ON 상태로 하여 당해 메모리 열을 선택함과 동시에, 신호 유지 메모리 셀 선택용의 펄스 신호선(311~320)에 소정의 조합의 펄스 신호를 인가하고, 화소 출력 신호선(PIXEL_OUT;117)과 하나의 메모리 셀(307a) 중의 화소 신호 유지 용량(C_AM;307)을 전기적으로 결합시키고, 전압 신호(C1-A)에 따른 제1의 전압 신호(C1)를 화소 신호 유지 용량(C_AM;307)에 전송시키고, 메모리 독출 회로(302)의 구동에 의해 독출될 때까지의 기간, 유지한다.

다음으로, 축적 기간 1(t₃-t₂)을 설치한다.

축적 기간 1(t₃-t₂) 중에 발생한 광 전하는, 도 2에 도시한 포텐셜 구간(201)에 도시한 수광 소자(PD;102)의 포텐셜 기울기에 의해 플로팅 디퓨전(C_FD;103)으로 드리프트 수송되고, 플로팅 디퓨전(C_FD;103)의 용량(C_FD)에 축적된다.

다음으로, 축적 기간 1(t₃-t₂) 종료 후, 제2의 전압 신호(C2)를 독출한다.

제2의 전압 신호(C2)는, 리셋 노이즈 전압 신호(V_N)와, 리셋 완료 후로부터 제2의 전압 신호(C2)의 독출까지 수광 소자(PD;102)로 수집되고, 플로팅 디퓨전(C_FD;103)에 수송된 광 전하에 의한 제2의 광전하 전압 신호(VsigC2)로 이루어지는 전압 신호(C2-A)에 의거한 것이다.

우선, 제1 선택 트랜지스터(X1;106)가 OFF 상태의 경우에는, 화소 선택 제1 펄스(ΦX1)가 단자(124)에 인가되어 제1 소스 팔로워 트랜지스터(SF1;105)가 액티브 상태가 되고, 전압 신호(C2-A)에 따른 제2의 전압 신호(C2)가 화소 출력 신호선(PIXEL_OUT;117)에 출력된다.

동시에 4개의 메모리 열 선택 스위치(305;WS1~WS4) 중의 하나를 ON 상태로 하게 하여 당해 메모리 열을 선택함과 동시에, 신호 유지 메모리 선택용의 펄스 신호선(311~320)에 소정의 조합의 펄스 신호를 인가하고, 화소 출력 신호선(PIXEL_OUT;117)과 하나의 메모리 셀, 예를 들어 메모리 셀(309a)의 화소 신호 유지 용량(C_AM;309)을 전기적으로 결합시키고, 전압 신호(C2-A)에 따른 제1의 전압 신호(C2)를 화소 신호 유지 용량(C_AM;307)에 전송시키고, 메모리 독출 회로(302)의 구동에 의해 독출될 때까지의 기간, 유지한다.

다음으로, 제2의 전압 신호(C2)의 독출과 동일한 순서로, 축적 기간 2(t₄-t₃) 종료 후에 제3의 전압 신호(C3)를, 또한 축적 기간 3(t₅-t₄) 종료 후에 제4의 전압 신호(C4)를 독출한다.

메모리 셀의 하나에 기입된 제1의 전압 신호(C1)를 다른 메모리 셀의 하나에 기입된 제2의 전압 신호(C2)에서 감산함으로써, 리셋 노이즈 전압 신호(V_N)가 취소된 축적 기간 1의 기간에 플로팅 디퓨전(C_FD;103)의 용량(C_FD)에 축적된 광 전하에 기초한 신호를 얻을 수 있다. 마찬가지로, 제2의 전압 신호(C2)를 제3의 전압 신호(C3)에서 감산함으로써, 축적 기간 2의 기간에 플로팅 디퓨전(C_FD;103)의 용량(C_FD)에 축적된 광 전하에 기초한 신호를 얻을 수 있고, 제3의 전압 신호(C3)를 제4의 전압 신호(C4)에서 감산함으로써, 축적 기간 3의 기간에 플로팅 디퓨전(C_FD;103)의 용량(C_FD)에 축적된 광 전하에 기초한 신호를 얻을 수 있다.

또한, 제2~제4의 전압 신호의 처리의 방법은 상기에 한정하는 것은 아니고, 제4의 전압 신호(C4)에서 제2의 전압 신호(C2)를 감산하고, 제3의 전압 신호(C3)에서 제1의 전압 신호(C1)를 감산하여 실질적으로 축적 기간 2-1(t₅-t₃), 축적 기간 2-2(t₄-t₂)의 기간에 플로팅 디퓨전(C_FD;103)의 용량(C_FD)에 축적된 광 전하에 기초한 신호를 취득할 수도 있다. 또한, 제2~제4의 전압 신호를 가산 평균하고 나서 제1의 전압 신호(C1)를 감산함으로써, 신호 독출 시에 중첩하는 랜덤 노이즈를 저감한 독출에 사용할 수도 있다. 또한, t₁~t₅의 타이밍을 변조된 광 조사와 동기화시키고, 광 비행 시간형의 거리 이미징이나 형광 수명 이미징에 적용할 수도 있다.

본 실시 형태에서는, 1 플레임 기간 내를 더욱 더 짧게 분할한 축적 기간 1, 2, 3의 기간에 플로팅 디퓨전(C_FD;103)의 용량(C_FD)에 축적된 광 전하에 기초한 신호를 얻을 수 있기 때문에, 보다 높은 시간 분해능을 얻을 수 있다. 본 실시 형태에서는, 1 플레임 기간 내에 4회의 화소 신호를 독출하는 예를 나타내고 있는데, 4회로 한정하는 것은 아니다. 1 플레임 기간 내에 독출할 수 있는 화소 신호의 최대수는, 아날로그 메모리 어레이(301)에 포함되는 메모리 셀수 만큼이며, 본 실시 형태에서는 80회이다.

이상의 동작의 설명에서도 명백한 바와 같이, 화소 내 상관 이중 샘플링 회로(101b)를 우회한 경우에는, 플레임 기간(ΦFrame) 중의 펄스 동작이 최소로 억제되고, 고속 동작에는 적합하다. 또한, 1 플레임 기간에 3회 이상 화소 신호를 독출하는 경우에는, 플레임 기간 내를 더욱 더 짧게 분할할 수 있고, 한층 더 높은 시간 분해능을 얻는 데는 적합하다.

한편, 화소 내 상관 이중 샘플링 회로(101b)를 사용한 경우에는, 화소 내 상관 이중 샘플링 회로(101b)의 구동에 걸리는 시간분만큼 플레임 기간(ΦFrame)이 늘어나지만, 1 프레임에 사용하는 메모리 셀을 하나로 할 수 있기 때문에, 개수에 제한이 있는 메모리 어레이를 이용한 경우에서도, 연속된 기록 컷 수를 최대화할 수 있다.

이와 같이, 종래예와 비교하여, 본 발명에서는, 프레임 레이트와 기록 컷 수의 우선도에 따라 동작 모드를 전환할 수 있는 이점이 있다.

화소 내 상관 이중 샘플링 회로(101b)를 사용하는 경우와 사용하지 않고 우회시키는 경우의 선택은, 임의로 해도 무방하나, 본 발명의 이점을 최대한으로 발휘시키려면, 이하와 같은 기준으로, 회로(101b)의 사용·불사용을 구별하여 이용하는 것이 바람직하다.

화소 내 상관 이중 샘플링 회로(101b)는, 연속 기록 컷 수를 우선하고자 하는 경우에 사용하면 그 효과를 최대한으로 발휘할 수 있으므로 바람직하다.

연속 기록 컷 수를 우선하고자 하는 경우로서, 구체적으로는, 비교적 오래 계속하여 생기는 현상인 자동차 엔진의 연소 분사나 불꽃 방전, 잉크젯 프린터의 잉크 토출 등의 촬영 등을 들 수 있다.

또한, 처음 촬영하는 대상으로 촬영 타이밍의 동기화가 필요할 때에, 우선, 이 화소 내 상관 이중 샘플링 회로(101b)가 사용하는 모드(A)를 이용하여 트리거의 타이밍 조정을 수행하면 동기화를 취하기 위한 작업을 준비할 수 있고, 유리하다.

한편, 회로(101b)를 우회하는 모드(B)는, 촬영 속도를 우선하고자 하는 경우에 사용하면 그 효과를 최대한으로 발휘할 수 있으므로 바람직하다.

이 모드(B)의 사용은, 구체적으로는, 재료의 파괴 현상이나, 레이저 어블레이션(Laser Ablation), 방전 현상의 촬영 등의 고속 현상의 촬영에 적합하다.

또한, 본 발명에 있어서는, 프레임마다 회로(101b)를 사용하는 경우("모드(A)")에서 우회하는 경우("모드(B)")로 전환하는 것도 가능하다.

예를 들어, 회로(101b)를 사용하면 기록 컷 수를 보다 많이 할 수 있으므로, 모드(A)에서 동작을 하도록 해 두고, 촬영 대상의 고속 현상이 일어나는 계기의 시점에서 모드(B)로 보다 고속으로 촬영한다고 할 수 있다.

구체적인 그 일례로서, 수지탄을 고속으로 타겟에 충돌시켜서 파괴가 일어나는 현상을 촬영할 때, 수지탄이 타겟에 충돌하는 직전까지는 모드(A)로 촬영하고, 수지탄이 타겟에 충돌하는 직전에 모드(B)로 전환하여, 충돌에 의해 생기는 파괴 현상을 보다 고속으로 촬영하는 것을 들 수 있다.

이 경우, 아날로그 메모리 어레이(301)에 있어서는, 회로(101b)를 우회하여 노이즈가 취소되지 않은 신호가 유지되는 용량(C_AM) A과, 회로(101b)를 사용하여 노이즈가 취소된 신호가 유지되는 용량(C_AM) B가 혼재하므로, 유지되어 있는 신호를 영상화할 때에는, 이하의 기술적 처치를 할 필요가 있다.

즉, 모드의 전환을 수행하는 직전의 프레임 번호를 기록해 두고, 아날로그 메모리 어레이(301)에 유지되어 있는 모든 신호를 독출한 후, 모드 전환 전의 신호는 노이즈가 취소된 신호로서 영상화하고, 모드 전환 후의 신호는 프레임마다 기록되어 있던 노이즈 취소용의 제1의 전압 신호(A1)와 제2의 전압 신호(A2)에서 감산함으로써, 노이즈 취소를 수행한 후에 영상화한다.

도 3에 기재되는 예에서는, 아날로그 메모리 어레이(301)에 포함되는 메모리 셀 수는 80개이지만, 메모리 셀 수는 이에 한정되는 것은 아니고, 설계에 따라 그 수는 결정된다. 메모리 셀 수는 아날로그 메모리 어레이(301)의 면적에 제약되기 때문에, 개구율이나 화소 사이즈를 결정하는 설계 요소가 되므로, 광 센서에 요구되는 성능에 따라 개구율이나 화소 사이즈와의 밸런스로 메모리 셀 수는 결정된다.

본 발명에 있어서는, 메모리 셀 수로서는 10개 이상으로 하는 것이 적합하지만, 기록 컷 수를 늘리기 위해서는 40개 이상이 바람직하고, 보다 적합하게는 128개 이상이 바람직하다. 또한 기록 컷 수를 늘리기 위해서는 256개 이상으로 하는 것이 바람직하다.

광 센서 칩의 표면적을 보다 작게 하기 위해서는, 광 센서 화소 회로부(100)의 하부층에 아날로그 메모리 회로부(300)를 설치하는 다층 구조를 채용하는 것이 바람직하다.

도 6은 본 발명에 따른 이미지 센서의 블럭도이다.

도 6에 도시한 예의 이미지 센서(600)는, 복수의 수광 신호 생성·유지 요소(601)가 2차원적으로 배열되어 있는 수광 신호 생성·유지 요소 어레이(602), 메모리 선택 회로(603), 화소 구동 펄스 버퍼 열 회로(604), 열 선택 회로(605)를 구비하고 있다.

화소 구동 펄스 버퍼 열 회로(604)는, 그 신호 전달 경로의 하류측에는 출력 버퍼(606), 신호 출력 단자(607)가 설치되어 있다.

수광 신호 생성·유지 요소(601)는, 광 센서 화소 회로부(100)와 아날로그 메모리 회로부(300)로 구성되어 있다.

도 3 및 도 6을 이용하여 본 발명의 이미지 센서(600)의 아날로그 메모리 어레이(301)에서 신호를 독출하기 위한 구동을 설명한다.

우선, 촬상 완료의 트리거 신호가 이미지 센서(600)에 입력되면 이미지 센서(600)의 촬상 기간이 종료되고, 다음으로 이미지 센서(600)의 신호 출력 기간으로 이행한다.

이미지 센서(600)에 있어서의 신호 출력 기간에서는, 각 행의 화소에 대응하는 아날로그 메모리 어레이(301)마다 신호 독출을 수행한다. 즉, 메모리 선택 회로(603)을 구동시켜서, 1 화소 행분의 메모리 독출 회로(302)를 선택하고, 메모리 독출 회로(302)의 출력 신호선(302a)과 수직 신호선(608)을 결합한다.

다음으로, 독출을 수행하는 메모리 셀이 있는 아날로그 메모리(301) 내의 행을 선택한다. 예를 들어, 310-1~4 중 310-1만을 하이 레벨로 하여 메모리 행 선택 스위치(WS1)를 선택적으로 ON으로 하여, 화소 신호 전송용의 신호선(313-1)과 메모리 독출 회로(302)를 결합한다.

다음으로, 화소 신호 전송용의 신호선(313-1)을 소정의 전압(5A)으로 리셋한 후에, 화소 신호 전송용의 신호선(313-1)을 부유 상태로 한다. 다음으로, 메모리 셀의 하나를 선택하여 당해 화소 신호 유지 용량(C_AM)과 당해 화소 신호 전송용의 신호선(313-1)을 결합한다. 이때, 당해 화소 신호 유지 용량(C_AM)에 기입되어 있던 전압 신호(5S-1)는, 당해 화소 신호 유지 용량(C_AM)과 당해 화소 신호 전송용의 신호선(313-1)에 기생하는 용량으로 용량 분할되어 메모리 독출 회로(302)에 입력된다. 메모리 독출 회로(302)에서는, 이 전압 신호(5S-1)에 기초한 전압 신호(5S-2)를 수직 신호선(608)에 출력시킨다. 이 때에 수직 신호선(608)의 전압 신호(5S-2)를 열 회로(604)로 일시 유지한다. 다음으로, 열 선택 회로(605)를 순차적으로 구동시키고, 열 회로(604)에 유지되어 있는 전압 신호(5S-1)를 순차적으로 출력 버퍼(606)을 통해 신호 출력 단자(607)에 출력시킨다.

마찬가지로 화소 신호 전송용의 신호선(313-1)의 리셋과 다음에 독출하는 메모리 셀의 선택에 의한 전압 신호의 용량 분할, 메모리 독출 회로(302)의 구동, 열 회로(504)의 구동, 칩 출력을 반복함으로써, 메모리 열 선택 스위치(WS1;305)에 의해 선택되는 메모리 셀의 모든 신호를 독출한다.

마찬가지로, 아날로그 메모리(301) 내의 다른 열을 순차적으로 선택하고, 각 열 내의 메모리 셀의 모든 신호의 독출을 수행하고, 선택하고 있는 아날로그 메모리(301) 내의 모든 메모리 셀의 신호를 칩 밖으로 독출한다.

다음으로, 메모리 선택 회로(603)을 구동시켜서, 다음에 독출하는 화소 열분의 메모리 셀을 선택하고, 동일한 동작을 반복한다. 이 신호 독출 동작을 전체 화소 열분의 메모리 셀에 대하여 수행한다.

이상의 동작에 의해 전체 화소분의 메모리 셀의 신호의 독출을 수행한다.

지금까지의 설명으로 본 발명이 정확하게 이해되지만, 그 우위성의 주된 것을 정리하면 이하와 같다.

(1)종래 기술에서 필요했던, 전송 기간과 전송 게이트를 ON·OFF하는데 필요한 화소 구동 펄스의 세틀링 시간이 불필요해진다.

(2)프레임 레이트의 율칙(律則) 요인은 수광 소자에 있어서의 전하 수집·수송 시간만이 되고, 125Mfps과 프레임 레이트를 고속화할 수 있다.

(3)화소 내에 최단 거리로 접속된 메모리에 신호를 독출하는 구성이기 때문에 화소 독출에 필요한 회로 구동 전류를 저감할 수 있다. 또한, 화소 구동 펄스가 적기 때문에 화소 구동 펄스에 따른 소비 전력을 저감할 수 있다. 그 때문에, 저소비 전력화된 광 센서의 상품을 시장에 제공할 수 있다.

(4)화소 구동 펄스 종류가 적음으로써, 면적을 희생하지 않고 화소 구동 펄스 회로를 화소 내 내지는 화소 블록 내에 배치할 수 있다.

(5)용량 밀도가 작은 완전 공핍형 수광 소자와 플로팅 디퓨전이 결합되어 있기 때문에, 전하 전압 변환 게인에 반비례하는 플로팅 디퓨전 용량의 증가를 최소한으로 억제되고, 높은 전하 전압 변환 게인을 얻음과 동시에, 플로팅 디퓨전의 리셋 노이즈는 취소할 수 있기 때문에, 신호 독출 노이즈가 작은 고감도 신호 독출을 수행할 수 있다.

(6)수광 소자와 플로팅 디퓨전을 리셋 후에 N회의 신호를 독출함으로써, 플로팅 디퓨전이 포화하기까지의 사이이기는 하나, 한층 더 고속의 프레임 레이트를 얻을 수 있다.

(7)변조된 광 조사와 동기화된 신호 독출을 수행함으로써, 광 비행 시간형의 거리 이미징이나 형광 수명 이미징에 적용할 수 있다.

이상은, 본 발명의 우위성의 일부이지만, 이들 우위성으로부터, 본 발명을 다양한 제품에 전개할 수 있다. 일례를 이하에 기술한다.

고속 현상의 가시화가 가능하므로,

·재료 파괴 현상의 관찰 : 파괴 과정의 해석과, 재료의 개량

·마이크로 버블의 관찰

·방전 현상의 관찰

·암 세포 치료의 관찰

·잉크젯의 관찰

·MEMS 구동의 관찰

·충격파의 관찰

·엔진 룸으로의 연료 분무의 관찰

·레이저 빔 가공 등,

모두 2차원 화상으로 연속된 프레임의 영상 정보가 필요하며, 이 요구에 적합한 본 발명에 따른 고속 카메라가 유용하다.

이 밖에, 본 발명은 2차원 화상으로 거리나 생체 반응의 이미징이 필요한 거리 이미징이나 바이오 이미징의 분야에서 사용되는 고시간 분해능 카메라에도 유용하다.

본 발명은 상기 실시의 형태에 제한되는 것은 아니고, 본 발명의 정신 및 범위에서 이탈하지 않고, 다양한 변경 및 변형이 가능하다. 따라서, 본 발명의 범위를 공개하기 위하여, 별지에 기재한 청구항을 첨부한다.

100 : 광 센서 화소 회로부
101a : 광 센서 화소 회로
101b : 화소 내 상관 이중 샘플링 회로(In-pixel CDS)
102 : 포토다이오드(PD)
103 : 플로팅 디퓨전(C_FD)
104 : 리셋 트랜지스터(R)
105 : 제1 소스 팔로워 트랜지스터(SF1)
106 : 제1 선택 트랜지스터(X1)
107 : 제1 전류원 트랜지스터(CS1)
108 : 화소 내 상관 이중 샘플링 선택 스위치(CDS)
109 : 화소 내 상관 이중 샘플링 우회 스위치(CDSb)
110 : 화소 내 상관 이중 샘플링 커플링 용량(C_C)
111 : 화소 내 상관 이중 샘플링 샘플 홀드 용량(C_SH)
112 : 화소 내 상관 이중 샘플링 리셋 트랜지스터(NS)
113 : 제2 소스 팔로워 트랜지스터(SF2)
114 : 제2 선택 트랜지스터(X2)
115 : 제2 선택 트랜지스터(X2')
116 : 제2 전류원 트랜지스터(CS2)
117 : 화소 출력 신호선(PIXEL_OUT)
118 : 화소 리셋 전압(VR_FD) 인가용의 전기적 단자
119a, 119b : 전원 전압(AVDD) 인가용의 전기적 단자
120 : 화소 내 상관 이중 샘플링 회로 리셋 전압(VR_CDS)용의 전기적 단자
121 : 제1 전류원 바이어스 전압(V_B1) 인가용의 전기적 단자
122 : 제2 전류원 바이어스 전압(V_B2) 인가용의 전기적 단자
123 : 화소 리셋 펄스(ΦR) 인가용의 전기적 단자
124 : 화소 선택 제1 펄스(ΦX1) 인가용의 전기적 단자
125 : 화소 내 상관 이중 샘플링 회로 선택 펄스(ΦCDS) 입력용의 전기적 단자
126 : 화소 내 상관 이중 샘플링 회로 바이패스 펄스(ΦCDSb) 입력용의 전기적 단자
127 : 화소 선택 제2 펄스(ΦX2) 입력용의 전기적 단자
128 : 화소 내 상관 이중 샘플링 리셋 펄스(ΦNS)
201 : 완전 공핍형 수광 소자(PD;102)의 포텐셜 구분
202 : 플로팅 디퓨전(C_FD;103)의 용량(C_FD)의 포텐셜 구분
300 : 아날로그 메모리 회로부
301 : 아날로그 메모리 어레이(4^Hx20^V)
301a : 메모리 셀 행 선택 스위치 어레이
302 : 메모리 독출 회로
302a : 출력 신호선
303, 304 : 화소 신호 유지 메모리 어레이
305 : 메모리 셀 행 선택 스위치(WS1~WS4)(1~4)
306 : 화소 신호 유지 메모리 선택용 스위치(SW1~SW4)
307 : 화소 신호 유지용 용량(C_AM)
307a : 메모리 셀
308 : 화소 신호 유지 메모리 선택용 스위치
309 : 화소 신호 유지용 용량
310 : 신호 유지용 메모리 셀 행 선택용 펄스 신호선(1~4)
311, 312~320 : 신호 유지용 메모리 셀 선택용 펄스 신호선(1~4)
313 : 화소 신호 전송용의 신호선(1~4)
600 : 이미지 센서
601 : 수광 신호 생성·유지 요소
602 : 수광 신호 생성·유지 요소 어레이
603 : 메모리 선택 회로
604 : 화소 구동 펄스 버퍼 열 회로
605 : 열 선택 회로
606 : 출력 버퍼
607 : 신호 출력 단자
608 : 수직 신호선

Claims

반도체 접합부가 완전히 공핍화되면서 전자의 포텐셜 커브가 플로팅 디퓨전 방향을 향해 음의 경사를 이루고 있으며, 그 음의 경사 상태 그대로 상기 플로팅 디퓨전의 전자 포텐셜·웰의 최상위에 연결되어 있는 수광 소자로 수광하고, 상기 플로팅 디퓨전은 상기 수광 소자에 전기적으로 직결되고, 상기 수광 소자에 입력하는 광에 의해 발생하는 전하를 축적하여 전압 신호로 변환하는 것이고, 상기 수광에 따라 상기 수광 소자 내부에 발생하는 전자를 상기 포텐셜 커브에 따라 이송하여 상기 포텐셜·웰에 축적하여, 전압으로 변환된 신호를 독출하는 공정을 상기 수광의 기간 내에 설치한 동일 프레임 기간 중에 순차적으로 상기 플로팅 디퓨전의 전위의 리셋 동작을 사이에 넣지 않고 적어도 2회 수행하는 것을 특징으로 하는 광 센서의 신호 독출 방법.
제1항에 있어서,
상기 축적하는 공정에 있어서의 축적 기간이 1μs 이하인, 광 센서의 신호 독출 방법.
수광 소자와 상기 수광 소자에 전기적으로 직결되고, 상기 수광 소자에 입력하는 광에 의해 발생하는 전하를 축적하여 전압 신호로 변환하는 플로팅 디퓨전과 화소 신호 출력선을 가지며, 상기 화소 신호 출력선에 신호 독출 경로가 접속되어 있으며,
상기 수광 소자의 용량(C_PD)과 상기 플로팅 디퓨전의 용량(C_FD)이,
0.0008
(C_PD)/(C_FD)
0.8············(1)
4.0×10^-18 F
(C_PD)
4.0×10^-16 F·····(2)
5.0×10^-16 F
(C_FD)
5.0×10^-15 F······(3)의 관계에 있고,
상기 수광 소자의 반도체 접합부는 완전 공핍화되면서 전자의 포텐셜 커브가 상기 플로팅 디퓨전 방향을 향해 음의 경사를 이루고 있으며, 그 음의 경사 상태 그대로 상기 플로팅 디퓨전의 전자 포텐셜·웰의 최상위에 연결되어 있는 것을 특징으로 하는 광 센서.
(1)수광 소자와 상기 수광 소자에 전기적으로 직결되고, 상기 수광 소자에 입력하는 광에 의해 발생하는 전하를 축적하여 전압 신호로 변환하는 플로팅 디퓨전을 구비하고,
상기 수광 소자는 반도체 접합부가 완전히 공핍화되면서 상기 플로팅 디퓨전 방향을 향해 음의 경사를 이루고 있으며, 그 음의 경사 상태 그대로 상기 플로팅 디퓨전의 전자 포텐셜·웰의 최상위에 연결되어 있는 전자의 포텐셜 커브를 가지며,
시간축 상에서 택일적으로 사용되는 2개의 출력 계통을 가지고 있는 광 센서 화소 회로;
일측의 출력 계통에서 출력되는, 광 조사에 의해 상기 수광 소자 내에 생긴 광 전하량에 기초한 제1의 출력(a1)과 제2의 출력(b1)에 기초하여 노이즈 캔슬레이션하여 신호(ab1)를 출력하는 화소 내 상관 이중 샘플링 회로;
를 구비한 광 센서 화소 회로부:
(2)상기 신호(ab1), 및 타측의 출력 계통에서 출력되는 제1의 출력(a2)과 제2의 출력(b2)의 어느 것의 신호를 유지하는 메모리 셀의 복수를 행렬 배치한 아날로그 메모리 어레이;
어느 것의 메모리 셀 배설 행을 선택하기 위한 메모리 셀 행 선택 스위치 어레이;
어느 것의 메모리 셀에 유지되어 있는 신호를 독출하기 위한 메모리 독출 회로;
를 구비한 아날로그 메모리 회로부:
를 구비하는 것을 특징으로 하는 광 에리어 센서.
제4항에 있어서,
상기 수광 소자의 용량(C_PD)과 상기 플로팅 디퓨전의 용량(C_FD)이,
0.0008
(C_PD)/(C_FD)
0.8············(1)
4.0×10^-18 F
(C_PD)
4.0×10^-16 F·····(2)
5.0×10^-16 F
(C_FD)
5.0×10^-15 F······(3)의 관계에 있는, 광 에리어 센서.
제4항에 있어서,
상기 광 센서 화소 회로부와 상기 아날로그 메모리 회로부는 인접하여 동일 플레너 상에 배치되어 있는, 광 에리어 센서.
제4항에 있어서,
상기 광 센서 화소 회로부와 상기 아날로그 메모리 회로부는 인접하여 적층 배치되어 있는, 광 에리어 센서.