KR102475698B1

KR102475698B1 - 적층 기판 및 전자 디바이스의 제조 방법

Info

Publication number: KR102475698B1
Application number: KR1020197012180A
Authority: KR
Inventors: 가즈오 야마다; 요헤이 나가오
Original assignee: 에이지씨 가부시키가이샤
Priority date: 2016-11-15
Filing date: 2017-11-10
Publication date: 2022-12-09
Anticipated expiration: 2037-11-10
Also published as: KR20190085920A; CN109982834B; JPWO2018092688A1; WO2018092688A1; CN109982834A; JP7070425B2

Abstract

지지 기재와, 밀착층과, 유리 기판을 이 순서로 구비하며, 밀착층의 단부면이 오목형임으로써, 혹은 밀착층은, 유리 기판에 접촉하는 중앙 영역과, 유리 기판에 접촉하지 않는 단부 영역을 갖고, 중앙 영역의 두께를 T₁, 단부 영역의 두께를 T₂라 했을 때, 『T₁×2/3>T₂』를 만족하며, 또한 중앙 영역과 단부 영역의 사이에 단차를 갖거나, 혹은 단부면이 오목형이다.

Description

적층 기판 및 전자 디바이스의 제조 방법

본 발명은, 적층 기판, 및 이 적층 기판을 사용하는 전자 디바이스의 제조 방법에 관한 것이다.

근년, 태양 전지(PV), 액정 패널(LCD), 유기 EL 패널(OLED) 등의 전자 디바이스(전자 기기)의 박형화, 경량화가 진행되고 있다. 이에 대응하여, 이들 전자 디바이스에 사용하는 유리 기판의 박판화가 진행되고 있다.

한편, 박판화에 의해 유리 기판의 강도가 부족하면, 전자 디바이스의 제조 공정에 있어서, 유리 기판의 조작성이 저하된다.

그래서, 최근에는, 상기 과제에 대응하기 위해서, 유리 기판을 지지 기재로 지지한 상태에서, 유리 기판에 전자 디바이스를 제조하는 일이 행해지고 있다. 예를 들어, 특허문헌 1에는, 지지 기재(유리판)에, 무기막 또는 수지막을 포함하는 밀착층(박리막)을 형성하여 이루어지는 보강판을 사용하고, 이 보강판의 밀착층에 유리 기판을 적층하여 밀착한 적층 기판(적층체)을 형성하여, 적층 기판의 유리 기판에 전자 디바이스용 부재를 형성한 후, 적층 기판으로부터 유리 기판을 박리하는, 전자 디바이스의 제조 방법이 기재되어 있다.

이 방법에 의하면, 유리 기판이 얇아도 조작성을 향상시켜, 적절한 위치 결정 등을 행하여 유리 기판에 배선 등의 전자 디바이스용 부재를 형성할 수 있으며, 나아가, 소정의 처리를 종료한 후에, 유리 기판으로부터 밀착층 및 지지 기재를 박리함으로써, 박판의 유리 기판을 사용하여 전자 디바이스를 제조할 수 있다.

일본 특허공개 제2014-114183호 공보

그런데, 보다 고정밀의 액정 디스플레이 등이 실현 가능한 박막 트랜지스터(TFT(thin film transistor))로서, 저온 폴리실리콘 TFT(LTPS(low-temperature poly-silicon)-TFT) 및 산화물 TFT가 알려져 있다.

여기서, 본 발명자들의 검토에 의하면, 적층 기판을 사용하여 LTPS-TFT나 산화물 TFT를 제작하면, 밀착층에 크랙(금감, 깨짐)이 발생해버려, 이 크랙에 기인하여 적정한 제품을 제조할 수 없는 경우가 있다.

본 발명자들은, 이 현상에 대하여 예의 검토를 거듭하였다. 그 결과, 이하의 지견을 얻었다.

도 5의 (A)에, 적층 기판의 단부의 단면도를, 도 5의 (B)에, 도 5의 (A)의 영역 b의 확대도를, 각각 개념적으로 나타낸다.

전술한 바와 같이, 적층 기판(100)은, 지지 기재(102)에 밀착층(104)을 형성하고, 밀착층(104)에 유리 기판(106)을 적층하여 밀착한 구성을 갖는다.

특허문헌 1에도 기재된 바와 같이, 적층 기판(100)은, 통상, 유리 기판(106)의 깨짐 등의 손상을 방지하기 위해서, 도 5의 (A)에 도시한 바와 같이, 지지 기재(102), 밀착층(104) 및 유리 기판(106)을 적층한 후에, 단부의 모따기가 행해진다.

적층 기판(100)에 있어서는, 통상, 지지 기재(102)에 비하여, 유리 기판(106)은 얇다. 그 때문에, 적층 기판(100)의 모따기를 행하면, 도 5의 (B)에 도시한 바와 같이, 밀착층(104)의 단부에, 유리 기판(106)으로 덮이지 않는, 노출 영역(104a)이 발생한다.

또한, 적층 기판의 모따기에서는, 도 5의 (A)에 도시한 바와 같이, 적층 기판(100)의 단부면 전체면을 곡면 형상으로 하는 것이 아니라, 도 6의 (A)에 단면도를 개념적으로 나타내는 적층 기판(110)과 같이, 적층 기판(10)의 단부의 모퉁이부만을 모따기한 형상으로 하는 경우도 있다.

이 경우에도, 지석의 형상, 지석의 경도, 적층 기판의 연삭량, 및 적층 기판(100)의 형상 등에 따라서는, 밀착층(104)과 유리 기판(106)의 계면에 있어서, 유리 기판(106)의 단부(혹은 밀착층(104)의 더욱 단부)가 연삭되어버려, 도 6의 (A)의 영역 b의 확대도인 도 6의 (B)에 개념적으로 나타낸 바와 같이, 밀착층(104)의 단부에, 유리 기판(106)으로 덮이지 않는, 노출 영역(104a)이 발생한다.

한편, 종래부터 범용되고 있는 아몰퍼스 실리콘을 사용한 TFT의 제조에서는, 처리의 최고 온도는 380℃ 정도이다. 이에 비하여, LTPS-TFT나 산화물 TFT의 제조에서는, 프로세스의 최고 온도가 550℃ 정도가 된다. 그 때문에, LTPS-TFT나 산화물 TFT의 제조에서는, 550℃ 정도에도 견딜 수 있는 밀착층(104)이 이용된다.

본 발명자들은, 예의 검토한 결과, 적층 기판(100)을 사용하는 LTPS-TFT나 산화물 TFT의 제조에 있어서는, 550℃ 정도라는 고온의 프로세스에서 행한 후의 강온 시에, 밀착층(104)의 유리 기판(106)으로 덮이지 않은 노출 영역(104a)에 크랙이 발생하고, 또한, 이 크랙이, 유리 기판(106)으로 덮여 있는 영역까지 뻗어버리는 경우가 있음을 알아내게 되었다.

밀착층(104)에, 이와 같은 크랙이 발생하면, 예를 들어 그 후의 웨트 프로세스에 있어서, 약액 등이 크랙 내에 진입하여, 다음 공정 등에 반입되게 되어, 제품이나 처리 기기 등의 오염의 원인으로 된다.

또한, 밀착층(104)의 크랙은, 제품 등의 검사 시에 노이즈로 되어, 이물이나 결함 등이라고 판단되는 경우도 있다.

밀착층(104)의 막 두께를 얇게 함으로써 크랙의 발생을 억제할 수 있다. 그러나, 밀착층(104)의 막 두께를 얇게 하면, 적층 기판의 제조 공정에서 발생하는 티끌이나 기판에 부착된 이물 등을 적층 기판(지지 기재(102) 및/또는 유리 기판(106)과, 밀착층(104)의 사이)이 물고 들어감으로써 형성되는 기포가 발생하기 쉬워진다. 기포의 직경이 크거나, 수가 많거나 할 경우, LTPS-TFT 등의 전자 디바이스를 형성할 때의 가열 공정에서 기포가 팽창되어, 박리가 발생해버린다. 이상의 관점에서, 적층 기판에 포함되는 기포의 직경이나 수는 일정 이하로 할 필요가 있으며, 밀착층(104)의 두께는 두꺼운 편이 제조의 효율(제품 수율)이 좋아진다. 이 점을 고려하면, 밀착층(104)의 두께는, 500㎚ 이상이 바람직하고, 2㎛ 이상이 보다 바람직하다.

본 발명은, 이와 같은 지견을 얻음으로써 이루어진 것으로서, LTPS-TFT나 산화물 TFT의 제조에 사용한 경우에도, 밀착층에 크랙이 발생함을 방지할 수 있는 적층 기판을 제공하는 것을 목적으로 한다.

또한, 본 발명은, 이 적층 기판을 사용한 전자 디바이스의 제조 방법을 제공하는 것도 목적으로 한다.

본 발명자들은, 상기 과제를 해결하기 위해 예의 검토를 행한 결과, 이하의 구성에 의해 상기 과제를 해결할 수 있음을 알게 되었다.

(1) 지지 기재와, 밀착층과, 기판을 이 순서로 구비하며,

상기 밀착층은, 상기 기판측의 면이, 상기 기판에 접촉하고 있는 중앙 영역과, 상기 기판에 접촉하지 않은 단부 영역을 갖고, 상기 중앙 영역의 두께를 T₁, 상기 단부 영역의 두께를 T₂라 했을 때, 『T₁×2/3>T₂』를 만족하며, 또한 상기 중앙 영역과 단부 영역의 사이에 단차를 갖는 것을 특징으로 하는 적층 기판.

(2) 상기 밀착층의 중앙 영역 T₁의 두께가 100㎛ 이하인, (1)에 기재된 적층 기판.

(3) 단부가 모따기된 형상을 갖는, (1) 또는 (2)에 기재된 적층 기판.

(4) 지지 기재와, 밀착층과, 기판을 이 순서로 구비하며,

상기 밀착층의 단부면이 오목형인 것을 특징으로 하는 적층 기판.

(5) 상기 밀착층은, 상기 기판측의 면의 전체면이 상기 기판과 접촉하고 있는, 상기 (4)에 기재된 적층 기판.

(6) 단부가 모따기된 형상을 갖는, (4) 또는 (5)에 기재된 적층 기판.

(7) (1) 내지 (3) 중 어느 한 항에 기재된 적층 기판의 상기 기판에 전자 디바이스용 부재를 형성하여, 전자 디바이스용 부재 구비 적층 기판을 얻는 부재 형성 공정과,

상기 전자 디바이스용 부재 구비 적층 기판으로부터 상기 지지 기재 및 상기 밀착층을 제거하여, 상기 기판과 상기 전자 디바이스용 부재를 갖는 전자 디바이스를 얻는 분리 공정을 갖는 전자 디바이스의 제조 방법.

(8) (4) 내지 (6)에 기재된 적층 기판의 상기 기판에 전자 디바이스용 부재를 형성하여, 전자 디바이스용 부재 구비 적층 기판을 얻는 부재 형성 공정과,

(9) 상기 전자 디바이스용 부재가, 저온 폴리실리콘 박막 트랜지스터 또는 산화물 박막 트랜지스터인, (7) 또는 (8)에 기재된 전자 디바이스의 제조 방법.

본 발명에 의하면, 550℃ 정도의 고온의 프로세스를 행하는 LTPS-TFT나 산화물 TFT의 제조에 사용되어도, 밀착층에 크랙이 발생하는 것을 방지할 수 있는 적층 기판을 제공할 수 있다.

또한, 본 발명에 의하면, 이 적층 기판을 사용한 전자 디바이스의 제조 방법을 제공할 수도 있다.

도 1의 (A)는, 본 발명의 적층 기판의 제1 양태의 일례를 개념적으로 나타내는 단면도, 도 1의 (B)는, 도 1의 (A)의 영역 b를 개념적으로 나타내는 확대도이다.
도 2의 (A)는, 본 발명의 적층 기판의 제2 양태의 일례를 개념적으로 나타내는 단면도, 도 2의 (B)는, 도 2의 (A)의 영역 b를 개념적으로 나타내는 확대도이다.
도 3은, 본 발명의 적층 기판의 다른 예의 단부 근방을 개념적으로 나타내는 단면도이다.
도 4의 (A) 내지 도 4의 (C)는, 본 발명의 적층 기판의 다른 예의 단부 근방을 개념적으로 나타내는 단면도이다.
도 5의 (A)는, 종래의 적층 기판의 일례를 개념적으로 나타내는 단면도, 도 5의 (B)는, 도 5의 (A)의 영역 b를 개념적으로 나타내는 확대도이다.
도 6의 (A)는, 종래의 적층 기판의 다른 예를 개념적으로 나타내는 단면도, 도 6의 (B)는, 도 6의 (A)의 영역 b를 개념적으로 나타내는 확대도이다.

이하, 본 발명의 적층 기판 및 전자 디바이스의 제조 방법에 대하여, 첨부의 도면에 도시된 적합한 실시 형태를 기초로, 상세히 설명한다.

또한, 본 발명은, 이하의 실시 형태로 제한되는 것이 아니라, 본 발명의 범위를 일탈하지 않고, 이하의 실시 형태에 다양한 변형 및 개량을 행할 수 있다.

도 1의 (A)에, 본 발명의 적층 기판의 제1 양태의 일례의 단면도를 개념적으로 나타낸다. 또한, 도 1의 (B)에, 도 1의 (A)의 영역 b의 확대도를 개념적으로 나타낸다.

도 1의 (A)에 도시한 바와 같이, 이 적층 기판(10)은, 지지 기재(12)와, 밀착층(14)과, 유리 기판(16)을, 이 순서로 갖는다. 또한, 밀착층(14)은, 유리 기판(16)측의 면이, 유리 기판(16)과 접촉하고 있는 중앙 영역(14c)과, 유리 기판(16)과 접착하지 않은 면 방향 주변부의 단부 영역(14e)(파선 b로 나타내는 영역)을 갖고, 중앙 영역(14c)의 두께를 T₁, 단부 영역(14e)의 두께를 T₂라 했을 때, 『T₁×2/3>T₂』를 만족한다. 따라서, 적층 기판(10)에 있어서, 중앙 영역(14c)과 단부 영역(14e)의 사이에는, 단차(14s)를 갖는다.

본 발명의 제1 양태의 적층 기판(10)은, 이와 같은 구성을 가짐으로써, 550℃ 정도라는 고온의 프로세스를 행하는 LTPS-TFT나 산화물 TFT의 제조에 사용되어도, 밀착층(14)에 크랙이 발생하는 것을 방지할 수 있다.

또한, 도시예에 있어서는, 전자 디바이스용 부품(전자 디바이스)이 형성되는 기판으로서, 유리 기판(16)을 사용하고 있지만, 본 발명은, 이것으로 한정되지는 않는다. 즉, 본 발명에 있어서, 전자 디바이스를 형성하는 기판은, 유리 기판(16) 이외에도, 실리콘 기판, 폴리이미드 기판 등의 수지 기판 등, 전자 디바이스에 있어서 전자 디바이스용 부품이 형성되는 각종 기판이 이용 가능하다.

도 1의 (A)에 도시한 적층 기판(10)은, 지지 기재(12), 밀착층(14) 및 유리 기판(16)을 적층하고, 필요에 따라 소정의 형상으로 절단한 후, 전술한 도 5의 (A)에 도시한 예와 마찬가지로, 단부(단부면)의 모따기를 실시한 것이다.

또한, 본 발명의 적층 기판(10)은, 통상, 주면(최대면)은 정사각형 혹은 직사각형이며, 단부의 모따기는, 통상, 도시예와 같이 네 단부면 전부에서 행해진다. 그러나, 본 발명은, 이것으로 한정되지는 않고, 단부의 모따기를, 세 단부면에만, 혹은 두 단부면에만, 혹은 하나의 단부면에만 행한 것이어도 되며, 또한, 단부의 모따기를 행하지 않은 것이어도 된다. 또한, 밀착층(14)의 단부 형상도, 적어도 하나의 단부면에 있어서, 후술하는 단차를 갖는 형상이면 된다. 그러나, 본 발명에서는, 네 단부면의 전부에서 단부의 모따기를 행하고, 또한, 밀착층(14)의 단부의 형상도, 네 단부면의 전부에서 후술하는 단차를 갖는 형상인 것이 바람직하다.

또한, 본 발명의 적층 기판에 있어서, 주면의 형상은, 정사각형 및 직사각형으로 한정되지 않으며, 예를 들어 원형 등, 각종 형상이 이용 가능하다. 원형의 적층 기판을 사용하는 경우에는, 단부의 모따기는 1/4주, 반주, 2/3주 등의 일부여도 되지만, 바람직하게는 원주의 전역에서 모따기를 행한다.

이상의 점에 관해서는, 후술하는, 밀착층의 단부면이 오목형인 본 발명의 제2 양태의 적층 기판에서도 마찬가지이다.

적층 기판(10)에 있어서, 지지 기재(12) 및 밀착층(14)을 포함하는 2층 부분은, LCD 등을 구성하는 전자 디바이스용 부재를 형성하는 부재 형성 공정에 있어서, 유리 기판(16)을 보강한다.

적층 기판(10)은, 후술하는 부재 형성 공정까지 사용된다. 즉, 적층 기판(10)은, 유리 기판(16)의 표면(밀착층(14)과 반대측의 주면)에, 전자 디바이스용 부재(전자 디바이스를 구성하는 부재)가 형성될 때까지 사용된다. 그 후, 전자 디바이스용 부재가 형성된 적층 기판(10)은, 지지 기재(12) 및 밀착층(14)과, 전자 디바이스(전자 디바이스용 부재가 형성된 유리 기판(16))로 분리되며, 밀착층(14) 및 지지 기재(12)는 전자 디바이스를 구성하는 부분으로 되지는 않는다. 밀착층(14) 및 지지 기재(12)에는, 새로운 유리 기판(16)이 적층되고, 새로운 적층 기판(10)으로서 재이용할 수 있다.

밀착층(14)은 지지 기재(12) 위에 고정되어 있으며, 유리 기판(16)은, 밀착층(14)에 박리 가능하게 밀착(적층)된다.

본 발명에 있어서는, 고정과 박리 가능한 밀착(적층)은 박리 강도(박리에 요하는 응력)에 차이가 있으며, 고정은, 밀착에 비해서 박리 강도가 큼을 의미한다. 즉, 밀착층(14)과 지지 기재(12)의 계면의 박리 강도가, 밀착층(14)과 유리 기판(16)의 계면의 박리 강도보다도 커진다. 바꾸어 말하면, 박리 가능한 밀착이란, 박리 가능함과 동시에, 고정되어 있는 면의 박리를 발생시키지 않고 박리 가능함도 의미한다.

구체적으로는, 지지 기재(12)와 밀착층(14)의 계면은 박리 강도(x)를 갖고, 지지 기재(12)와 밀착층(14)의 계면에 박리 강도(x)를 초과하는 박리 방향의 응력이 가해지면, 지지 기재(12)와 밀착층(14)이 박리된다. 또한, 밀착층(14)과 유리 기판(16)의 계면은 박리 강도(y)를 갖고, 밀착층(14)과 유리 기판(16)의 계면에 박리 강도(y)를 초과하는 박리 방향의 응력이 가해지면, 밀착층(14)과 유리 기판(16)이 박리된다.

적층 기판(10)(후술하는 전자 디바이스용 부재를 형성한 적층체도 포함함)에 있어서는, 박리 강도(x)는, 박리 강도(y)보다도 높다. 따라서, 적층 기판(10)에 지지 기재(12)와 유리 기판(16)을 박리하는 방향의 응력이 가해지면, 적층 기판(10)은, 밀착층(14)과 유리 기판(16)의 계면에서 박리되어, 유리 기판(16)과, 밀착층(14)을 갖는 지지 기재(12)로 분리된다.

박리 강도(x)는, 박리 강도(y)와 비교하여, 충분히 높은 것이 바람직하다.

지지 기재(12)에 대한 밀착층(14)의 부착력을 높이는 방법은 특별히 제한되지 않고, 예를 들어 후술하는 바와 같이, 소정의 성분을 포함하는 경화성 수지를 지지 기재(12) 위에서 경화(가교 경화)시켜 밀착층(14)을 형성하는 방법을 들 수 있다. 경화 시의 접착력으로, 지지 기재(12)에 대해서 높은 결합력으로 결합한 밀착층(14)을 형성할 수 있다.

한편, 밀착층(14)의 유리 기판(16)에 대한 결합력은, 경화성 수지의 경화 시에 발생하는 결합력보다도 낮은 것이 통례이다. 따라서, 지지 기재(12) 위에서 경화성 수지의 층에 경화 처리(가열 처리)를 실시하여 밀착층(14)을 형성하고, 그 후, 밀착층(14)의 면에 유리 기판(16)을 적층함으로써, 원하는 박리 관계를 만족시키는 적층 기판(10)을 제조할 수 있다.

전술한 바와 같이, 적층 기판(10)은 지지 기재(12), 밀착층(14) 및 유리 기판(16)을 갖는다.

<지지 기재>

지지 기재(12)는, 유리 기판(16)을 지지하여 보강하고, 후술하는 부재 형성 공정(전자 디바이스용 부재를 제조하는 공정)에 있어서 전자 디바이스용 부재의 제조 시에 유리 기판(16)의 변형, 흠집, 파손 등을 방지한다. 또한, 지지 기재(12)는, 박판화에 의해 유리 기판(16)의 강도가 부족하게 됨으로써, 유리 기판(16) 자체의 조작성이 저하되었지만, 지지 기재(12) 및 밀착층(14)과 유리 기판(16)을 밀착 시킴으로써, 이 조작성의 저하의 문제를 해소하고 있다.

지지 기재(12)로서는, 예를 들어 유리판, 플라스틱판, 금속판(예를 들어, SUS판) 등이 사용된다. 통상, 부재 형성 공정이 열처리를 수반하기 때문에, 지지 기재(12)는 유리 기판(16)과의 선팽창 계수의 차가 작은 재료로 형성되는 것이 바람직하고, 유리 기판(16)과 동일 재료로 형성되는 것이 보다 바람직하며, 지지 기재(12)는 유리판인 것이 바람직하다. 특히, 지지 기재(12)는, 유리 기판(16)과 동일한 유리 재료로 이루어지는 유리판인 것이 바람직하다.

지지 기재(12)의 두께는 유리 기판(16)보다도 두꺼워도 되며, 얇아도 된다. 통상, 지지 기재(12)의 두께는 유리 기판(16)보다도 두껍다.

바람직하게는, 유리 기판(16)의 두께 및 밀착층(14)의 두께, 및 적층 기판(10)의 두께에 기초하여, 지지 기재(12)의 두께가 선택된다. 예를 들어, 현행의 부재 형성 공정이 두께 0.5㎜의 기판을 처리하도록 설계된 것으로서, 유리 기판(16)의 두께와 밀착층(14)의 두께의 합이 0.1㎜인 경우, 지지 기재(12)의 두께를 0.4㎜로 한다. 지지 기재(12)의 두께는, 통상의 경우 0.1 내지 5.0㎜가 바람직하다.

유리 기판(16)의 휨을 안정적으로 저감시키기 위해서는, 지지 기재(12)는, 휨이 작고, 강성이 높은 편이, 적층 기판(10)의 휨을 제어한다는 관점에서 바람직하다. 유리 기판(16)의 기판과 지지 기재(12)가 동일 재질인 경우에는, 지지 기재(12)는, 유리 기판(16)의 기판과 면 대칭인 휨 형상을 가져도 된다.

지지 기재(12)가 유리판인 경우, 유리판의 두께는 취급하기 쉽고, 깨지기 어려운 등의 이유에서, 0.03㎜ 이상이 바람직하다. 또한, 유리판의 두께는 전자 디바이스용 부재 형성 후에 박리할 때, 깨지지 않고 적절히 휘는 강성이 요망되는 이유에서 1.0㎜ 이하가 바람직하다.

지지 기재(12)와 유리 기판(16)의 25 내지 300℃에서의 평균 선팽창 계수의 차는, 바람직하게는 10×10^-7/℃ 이하이고, 보다 바람직하게는 3×10^-7/℃ 이하이며, 더욱 바람직하게는 1×10^-7/℃ 이하이다.

지지 기재(12)와 유리 기판(16)의 평균 선팽창 계수의 차가 너무 크면, 부재 형성 공정에서의 가열 냉각 시에, 적층 기판(10)이 심하게 휘거나, 지지 기재(12)와 유리 기판(16)이 박리되거나 할 가능성이 있다. 지지 기재(12)의 재료가 유리 기판(16)의 재료와 동일한 경우, 이와 같은 문제가 발생하는 것을 억제할 수 있다.

<밀착층>

밀착층(14)은, 지지 기재(12)와 유리 기판(16)을 분리하는 조작이 행해질 때까지 유리 기판(16)과 지지 기재(12)를 밀착함과 함께, 유리 기판(16) 등이 분리 조작에 의해 파손되는 것을 방지한다. 밀착층(14)의 유리 기판(16)측의 면(주면)은, 유리 기판(16)(그 한쪽의 주면)과 박리 가능하게 밀착(적층)한다. 상술한 바와 같이, 밀착층(14)은 유리 기판(16)에 약한 결합력으로 결합하고 있으며, 그 계면의 박리 강도(y)는, 밀착층(14)과 지지 기재(12) 사이의 계면의 박리 강도(x)보다도 낮다.

즉, 유리 기판(16)과 지지 기재(12)를 분리할 때에는, 유리 기판(16)과 밀착층(14)의 계면에서 박리되고, 지지 기재(12)와 밀착층(14)의 계면에서는 박리되기 어렵다. 이 때문에, 밀착층(14)은 유리 기판(16)과 밀착하지만, 유리 기판(16)을 용이하게 박리할 수 있는 표면 특성을 갖는다. 즉, 밀착층(14)은, 유리 기판(16)에 대해서 어느 정도의 결합력으로 결합하여, 유리 기판(16)과 지지 기재(12)를 밀착시킴과 함께, 유리 기판(16)을 박리할 때에는, 유리 기판(16)을 파괴하지 않고, 용이하게 박리할 수 있을 정도의 결합력으로 결합하고 있다.

본 발명에서는, 이 밀착층(14) 표면의 용이하게 박리할 수 있는 성질을 박리성이라고 한다. 즉, 밀착층(14)과 유리 기판(16)은, 박리성을 갖는 상태에서 밀착(결합)하고 있다. 한편, 밀착층(14)의 지지 기재(12)측의 면(주면)은, 지지 기재(12)(그 한쪽의 주면)에, 상대적으로 박리하기 어려운 결합력으로 결합하고 있다. 즉, 지지 기재(12)와 밀착층(14)은, 상대적으로 박리하기 어려운 결합력으로 결합하고 있다.

밀착층(14)은 특별히 제한되지 않는다. 즉, 밀착층(14)은, 전자 디바이스의 제조에 이용되는 적층 기판(유리 적층체)에 있어서, 지지 기재(12)와 유리 기판(16)을 밀착하는 공지된 밀착층(흡착층, 첩착층, 접착층, 점착층)이, 각종 이용가능하다.

따라서, 밀착층(14)은, 수지 등으로 구성되는 유기층이어도, 무기층이어도 된다. 이하, 각각의 경우에 대하여 상세히 설명한다.

[유기층]

유기층으로서는, 소정의 수지를 포함하는 수지층인 것이 바람직하다. 수지층을 형성하는 수지의 종류는 특별히 제한되지 않고, 예를 들어 실리콘 수지, 폴리이미드 수지, 아크릴 수지, 폴리올레핀 수지, 폴리우레탄 수지, 또는 불소계 수지를 들 수 있다. 몇 가지 종류의 수지를 혼합하여 사용할 수도 있다. 그 중에서도 실리콘 수지, 폴리이미드 수지, 불소계 수지가 바람직하다.

실리콘 수지는, 소정의 오르가노실록시 단위를 포함하는 수지이며, 통상, 경화성 실리콘을 경화시켜 얻어진다. 경화성 실리콘은, 그 경화 기구에 의해 부가 반응형 실리콘, 축합 반응형 실리콘, 자외선 경화형 실리콘 및 전자선 경화형 실리콘으로 분류되지만, 어느 것도 사용 가능하다. 이들 중에서도 부가 반응형 실리콘 또는 축합 반응형 실리콘이 바람직하다.

부가 반응형 실리콘으로서는, 주제 및 가교제를 포함하며, 백금계 촉매 등의 촉매의 존재하에서 경화하는 경화성의 조성물이 적합하게 사용될 수 있다. 부가 반응형 실리콘의 경화는, 가열 처리에 의해 촉진된다. 부가 반응형 실리콘 중의 주제는, 규소 원자에 결합한 알케닐기(비닐기 등)를 갖는 오르가노폴리실록산(즉, 오르가노알케닐폴리실록산. 또한, 직쇄상이 바람직함)인 것이 바람직하며, 알케닐기 등이 가교점으로 된다. 부가 반응형 실리콘 중의 가교제는, 규소 원자에 결합한 수소 원자(히드로실릴기)를 갖는 오르가노폴리실록산(즉, 오르가노히드로겐폴리실록산. 또한, 직쇄상이 바람직함)인 것이 바람직하며, 히드로실릴기 등이 가교점으로 된다.

부가 반응형 실리콘은, 주제와 가교제의 가교점이 부가 반응을 함으로써 경화한다. 또한, 가교 구조에서 유래하는 내열성이 보다 우수한 점에서, 오르가노알케닐폴리실록산의 알케닐기에 대한, 오르가노히드로겐폴리실록산의 규소 원자에 결합한 수소 원자의 몰비가 0.5 내지 2인 것이 바람직하다.

부가 반응형 실리콘을 사용하는 경우, 필요에 따라 촉매(특히, 백금족 금속계 촉매)를 사용해도 된다.

백금족 금속계 촉매(히드로실릴화용 백금족 금속 촉매)는, 상기 오르가노알케닐폴리실록산 중의 알케닐기와, 상기 오르가노히드로겐폴리실록산 중의 수소 원자의 히드로실릴화 반응을, 진행·촉진시키기 위한 촉매이다. 백금족 금속계 촉매로서는 백금계, 팔라듐계, 로듐계 등의 촉매를 들 수 있으며, 특히 백금계 촉매를 사용하는 것이 경제성, 반응성의 점에서 바람직하다.

축합 반응형 실리콘으로서는, 모노머인 가수분해성 오르가노실란 화합물 혹은 그의 혼합물(모노머 혼합물), 또는 모노머 또는 모노머 혼합물을 부분 가수분해 축합 반응시켜 얻어지는 부분 가수분해 축합물(오르가노폴리실록산)을 적합하게 사용할 수 있다.

이 축합 반응형 실리콘을 사용하여, 가수분해·축합반응(졸겔 반응)을 진행시킴으로써, 실리콘 수지를 형성할 수 있다.

폴리이미드 수지란, 이미드 구조를 갖는 수지이며, 테트라카르복실산류와 디아민류를 반응시켜 얻어지는 수지이다.

폴리이미드 수지의 구조는 특별히 제한되지 않지만, 하기식 (1)로 표시되는, 테트라카르복실산류의 잔기 (X)와 디아민류의 잔기 (A)를 갖는 반복 단위로 이루어지는 것이 바람직하다.

식 (1) 중, X는 테트라카르복실산류로부터 카르복시기를 제외한 테트라카르복실산 잔기를, A는 디아민류로부터 아미노기를 제외한 디아민 잔기를 나타낸다.

식 (1) 중, X는 테트라카르복실산류로부터 카르복시기를 제외한 테트라카르복실산 잔기를 나타내고, 이하의 식 (X1) 내지 (X4)로 표시되는 기로 이루어지는 군에서 선택되는 적어도 1종의 기로 이루어지는 것이 바람직하다. 그 중에서도, 폴리이미드 수지의 내열성이 우수한 점에서, X의 총수의 50몰％ 이상(바람직하게는, 80 내지 100몰％)이 이하의 식 (X1) 내지 (X4)로 표시되는 기로 이루어지는 군에서 선택되는 적어도 1종의 기로 이루어지는 것이 보다 바람직하다. X의 총수의 실질적으로 전체 수(100몰％)가 이하의 식 (X1) 내지 (X4)로 표시되는 기로 이루어지는 군에서 선택되는 적어도 1종의 기로 이루어지는 것이 더욱 바람직하다.

또한, A는 디아민류로부터 아미노기를 제외한 디아민 잔기를 나타내고, 이하의 식 (A1) 내지 (A8)로 표시되는 기로 이루어지는 군에서 선택되는 적어도 1종의 기로 이루어지는 것이 바람직하다. 그 중에서도, 폴리이미드 수지의 내열성이 우수한 점에서, A의 총수의 50몰％ 이상(바람직하게는, 80 내지 100몰％)이 이하의 식 (A1) 내지 (A8)로 표시되는 기로 이루어지는 군에서 선택되는 적어도 1종의 기로 이루어지는 것이 보다 바람직하다. A의 총 수의 실질적으로 전체 수(100몰％)가 이하의 식 (A1) 내지 (A8)로 표시되는 기로 이루어지는 군에서 선택되는 적어도 1종의 기로 이루어지는 것이 더욱 바람직하다.

유기층의 두께는 특별히 제한되지 않지만, 0.5 내지 100㎛가 바람직하고, 2 내지 30㎛가 보다 바람직하며, 4 내지 20㎛가 더욱 바람직하다. 유기층의 두께가 이러한 범위이면, 유기층과 유리 기판(16)의 밀착이 충분해진다.

또한, 유기층의 평탄성을 향상시키기 위해서, 유기층에는 레벨링제가 포함되어 있어도 된다. 레벨링제의 종류는 특별히 한정되지 않지만, 대표적인 것으로서, 불소계 레벨링제 등을 들 수 있다.

[무기층]

무기층을 구성하는 재료는 특별히 제한되지 않지만, 예를 들어 산화물, 질화물, 산질화물, 탄화물, 탄질화물, 규화물 및 불화물로 이루어지는 군에서 선택되는 적어도 하나를 포함하는 것이 바람직하다. 그 중에서도, 유리 기판(16)의 박리성이 보다 우수한 점에서, 산화물을 포함하는 것이 바람직하다.

산화물(바람직하게는, 금속 산화물), 질화물(바람직하게는, 금속 질화물), 산질화물(바람직하게는, 금속 산질화물)로서는, 예를 들어 Si, Hf, Zr, Ta, Ti, Y, Nb, Na, Co, Al, Zn, Pb, Mg, Bi, La, Ce, Pr, Sm, Eu, Gd, Dy, Er, Sr, Sn, In 및 Ba로부터 선택되는 1종류 이상의 원소인 산화물, 질화물, 산질화물을 들 수 있다. 보다 구체적으로는, 질화산화규소(SiN_xO_y), 산화티타늄(TiO₂), 산화인듐(In₂O₃), 인듐세륨옥사이드(ICO), 산화주석(SnO₂), 산화아연(ZnO), 산화갈륨(Ga₂O₃), 산화인듐 주석(ITO), 산화인듐아연(IZO), 산화아연주석(ZTO), 갈륨첨가산화아연(GZO) 등을 들 수 있다.

탄화물(바람직하게는, 금속 탄화물), 탄질화물(바람직하게는, 금속 탄질화물)로서는, 예를 들어 Ti, W, Si, Zr, 및 Nb로부터 선택되는 1종 이상의 원소의 탄화물, 탄질화물, 탄산화물을 들 수 있다. 예를 들어, 탄화산화규소(SiCO) 등을 들 수 있다.

또한, 탄화물로서는, 소위 카본 재료여도 되고, 예를 들어 페놀 수지 등의 수지 성분을 소결하여 얻어지는 탄화물이어도 된다.

규화물(바람직하게는, 금속 규화물)로서는, 예를 들어 Mo, W, 및 Cr로부터 선택되는 1종 이상의 원소의 규화물을 들 수 있다.

불화물(바람직하게는, 금속 불화물)로서는, 예를 들어 Mg, Y, La, 및 Ba로부터 선택되는 1종 이상의 원소의 불화물을 들 수 있다. 예를 들어, 불화마그네슘(MgF₂) 등을 들 수 있다.

무기층의 두께는 특별히 제한되지 않지만, 5 내지 5000㎚가 바람직하고, 10 내지 500㎚가 보다 바람직하다.

무기층의 유리 기판(16)에 접하는 면의 표면 조도 Ra(산술 평균 조도 Ra)는 2.0㎚ 이하인 것이 바람직하고, 1.0㎚ 이하인 것이 보다 바람직하다. 하한값은 특별히 제한되지 않지만, 0이 가장 바람직하다. 상기 범위이면, 유리 기판(16)과의 밀착성이 보다 양호해져서, 유리 기판(16) 단독의 경우에 발생하는 흡착 불량 등을 보다 억제할 수 있음과 함께, 유리 기판(16)의 박리성도 우수하다.

표면 조도 Ra는, JIS B 0601(2001년 개정)에 따라 측정된다.

밀착층(14)은 플라스마 중합막이어도 된다.

밀착층(14)이 플라스마 중합막인 경우, 플라스마 중합막을 형성하는 재료는, CF₄, CHF₃, C₂H₆, C₃H₆, C₂H₂, CH₃F, C₄H₈ 등의 플루오로카본 모노머, 메탄, 에탄, 프로판, 에틸렌, 프로필렌, 아세틸렌, 벤젠, 톨루엔 등의 히드로카본 모노머, 수소, SF₆ 등을 들 수 있다. 특히, 플루오로카본 모노머 또는 히드로카본 모노머로 이루어지는 플라스마 중합막이 바람직하다. 이들은, 1종류만을 사용해도 되고, 2종류 이상을 혼합하여 사용해도 된다.

플라스마 중합막의 두께로서는, 내찰상성의 관점에서는, 1 내지 100㎚가 바람직하고, 1 내지 50㎚가 보다 바람직하며, 1 내지 10㎚가 더욱 바람직하다.

또한, 본 발명의 제1 양태의 적층 기판(10)에 있어서, 밀착층(14)은, 유리 기판(16)측의 면이, 유리 기판(16)에 접촉하는 중앙 영역(14c)과, 중앙 영역(14c)보다도 얇고, 유리 기판(16)에 접촉하지 않는 주변부의 단부 영역(14e)을 갖고, 중앙 영역(14c)과 단부 영역(14e)의 사이에는, 단차(14s)를 갖는다.

이 점에 관해서는, 후에 상세히 설명한다.

<유리 기판>

유리 기판(16)에는, 특별히 제한되지 않고, LCD, OLED 및 태양 전지 등의 전자 디바이스에 사용되는 공지된 유리 기판이, 모두 이용 가능하다.

따라서, 유리 기판(16)은, 일반적인 것이어도 된다. 예를 들어, LCD, OLED와 같은 표시 장치용 유리 기판으로서는, 무알칼리 붕규산 유리로 이루어지는 유리판, 아사히가라스사 제조 상품명 「AN100」 등을 들 수 있다. 유리 기판(16)은 내약품성, 내투습성이 우수하며, 또한, 열수축률이 낮은 것이 바람직하다. 열수축률의 지표로서는, JIS R 3102(1995년 개정)에 규정되어 있는 선팽창 계수가 사용된다.

유리 기판(16)의 제조 방법은 특별히 제한되지 않고, 통상, 유리 원료를 용융하여, 용융 유리를 판 형상으로 성형하여 얻어진다. 이러한 성형 방법은, 일반적인 것이어도 되며, 예를 들어 플로트법, 퓨전법, 슬롯 다운드로법 등이 이용된다.

유리 기판(16)의 유리 종류는 특별히 제한되지 않지만, 무알칼리 붕규산 유리, 붕규산 유리, 소다석회 유리, 고실리카 유리, 그 밖의 산화규소를 주된 성분으로 하는 산화물계 유리가 바람직하다. 산화물계 유리로서는, 산화물 환산에 의한 산화규소의 함유량이 40 내지 90질량％인 유리가 바람직하다.

유리 기판(16)의 유리로서는, 전자 디바이스용 부재의 종류나 그 제조 공정에 적합한 유리가 이용된다. 예를 들어, 액정 패널용 유리 기판은, 알칼리 금속 성분의 용출이 액정에 영향을 주기 쉽기 때문에, 알칼리 금속 성분을 실질적으로 포함하지 않는 유리(무알칼리 유리)로 이루어진다(단, 통상 알칼리 토금속 성분은 포함됨). 이와 같이, 유리 기판(16)의 유리는, 적용될 디바이스의 종류 및 그 제조 공정에 기초하여 적절히 선택된다.

LCD 등, 전자 디바이스의 제조에 있어서, 유리 기판(16)의 주면(밀착층(14)과 반대측의 주면)과, 다른 기판을 접착하는 경우에는, 그 기판과, 유리 기판(16)의 25 내지 300℃에서의 평균 선팽창 계수의 차는, 바람직하게는 10×10^-7/℃ 이하이고, 보다 바람직하게는 3×10^-7/℃ 이하이며, 더욱 바람직하게는 1×10^-7/℃ 이하이다. 차가 너무 크면, 부재 형성 공정에서의 가열 냉각 시에, 적층 기판(10)이 격렬하게 휘거나, 지지 기재(12)와 유리 기판(16)이 박리하거나 할 가능성이 있다. 지지 기재(12)의 재료가 유리 기판(16)의 재료와 동일한 경우, 이러한 문제가 발생하는 것을 억제할 수 있다. 또한, 이들 기판의 사이에는 접착층 등 서로 다른 층이 존재해도 된다.

유리 기판(16)의 두께는, 박형화 및/또는 경량화의 관점에서, 0.5㎜ 이하가 바람직하고, 0.4㎜ 이하가 보다 바람직하고, 0.2㎜ 이하가 더욱 바람직하며, 0.10㎜ 이하가 특히 바람직하다.

유리 기판(16)의 두께를 0.5㎜ 이하로 함으로써, 유리 기판(16)에 양호한 플렉시블성을 부여하는 것이 가능하다. 유리 기판(16)의 두께가 0.2㎜ 이하인 경우, 유리 기판(16)을 롤 형상으로 권취하는 것이 가능하다.

또한, 유리 기판(16)의 두께는, 유리 기판(16)의 제조가 용이한 점, 유리 기판(16)의 취급이 용이한 점 등의 이유에서, 0.03㎜ 이상이 바람직하다.

또한, 유리 기판(16)의 면적(주면의 면적)은 특별히 제한되지 않지만, 전자 디바이스의 생산성의 관점에서, 300㎠ 이상이 바람직하다.

또한, 유리 기판(16)은 2층 이상으로 이루어져 있어도 되며, 이 경우, 각각의 층을 형성하는 재료는 동종 재료여도 되고, 이종 재료여도 된다. 또한, 이 경우, 「유리 기판(16)의 두께」는 모든 층의 합계의 두께를 의미한다.

전술한 바와 같이, 본 발명의 제1 양태의 적층 기판(10)에 있어서, 밀착층(14)은, 유리 기판(16)과 접촉하고 있는 중앙 영역(14c)과, 유리 기판(16)과 접착하지 않은 면 방향 주변부의 단부 영역(14e)(파선 b)을 갖고, 중앙 영역(14c)의 두께를 T₁, 단부 영역(14e)의 두께를 T₂라 했을 때, 『T₁×2/3>T₂』를 만족한다. 또한, 본 발명의 제1 양태의 적층 기판(10)에 있어서, 중앙 영역(14c)과 단부 영역(14e)의 사이에는, 단차(14s)를 갖는다.

본 발명의 적층 기판(10)은, 이와 같은 구성을 가짐으로써, 550℃ 정도라는 고온의 프로세스를 행하는 LTPS-TFT나 산화물 TFT의 제조에 사용되어도, 밀착층(14)에 크랙이 발생하는 것을 방지할 수 있다.

앞서 도 5의 (A)를 예시하여 설명한 바와 같이, 지지 기재(102)와, 밀착층(104)과, 유리 기판(106)을 갖는 적층 기판(100)은, 유리 기판(106)의 깨짐 등의 손상을 방지하기 위해서, 단부의 모따기를 행한다.

적층 기판(100)의 단부의 모따기를 행하면, 도 5의 (B)에 도시한 바와 같이, 밀착층(104)의 단부에 유리 기판(106)으로 덮이지 않는, 노출 영역(104a)이 형성된다.

본 발명자들은, 예의 검토한 결과, 이와 같은 밀착층(104)이 유리 기판(106)으로 덮이지 않은 노출 영역(104a)을 갖는 적층 기판(100)을 사용하여, 550℃ 정도라는 고온에서의 프로세스가 필요한 LTPS-TFT나 산화물 TFT를 제조한 경우에는, 고온에서의 프로세스를 행한 후의 냉각 시에, 노출 영역(104a)에 크랙이 발생하고, 이 크랙이 밀착층(104)의 유리 기판(106)으로 덮여 있는 영역까지 뻗어버리는 것을 알게 된 것은, 상술한 바와 같다.

본 발명자들은, 또한, 이와 같은 크랙을 방지하는 방법에 대하여, 예의 검토를 거듭하였다. 그 결과, 도 1의 (B)에 도시한 바와 같이, 유리 기판(16)과 접촉하고 있는 중앙 영역(14c)의 두께에 대해서, 면 방향 주변부의 유리 기판(16)과 접촉하지 않은, 즉, 유리 기판(16)으로 덮이지 않은 노출된 단부 영역(14e)의 두께를 얇게 함으로써, 고온에서의 프로세스를 행한 후에 밀착층(14)에 크랙이 발생하는 것을 방지할 수 있다는 사실을 알아내었다. 구체적으로는, 전술한 바와 같이, 중앙 영역(14c)과 단부 영역(14e)의 사이에서 단차(14s)를 갖는 명확한 두께의 변경 위치를 설정하여, 단부 영역(14e)의 두께 T₂를, 중앙 영역(14c)의 두께 T₁의 2/3 미만(『T₁×2/3>T₂』를 만족함)으로 한다. 이에 의해, 지지 기재(12)와 밀착층(14)의 단부 영역(14e)의 열팽창 계수의 차에 기인하여 가열 후의 냉각 시에 단부 영역(14e)에 걸리는 응력의 영향을 저감하여, 적층 기판(10)이 고온에서의 프로세스를 거친 후에, 밀착층(14)에 크랙이 발생하는 것을 방지할 수 있다.

본 발명의 제1 양태에 있어서, 단부 영역(14e)의 두께 T₂가, 중앙 영역(14c)의 두께 T₁의 2/3 이상이면(『T₁×2/3≤T₂』이면), 적층 기판(10)이 고온에서의 프로세스를 거친 후에 발생하는 크랙을 충분히 억제할 수 없다.

바람직하게는, 단부 영역(14e)의 두께 T₂는, 중앙 영역(14c)의 두께 T₁의 1/2 이하이고, 보다 바람직하게는, 1/10 이하이다.

또한, 단부 영역(14e)의 두께는, 전역에서 『T₁×2/3>T₂』를 만족하는 것이면, 두께가 서로 다른 영역이 혼재해도 된다.

적층 기판(10)의 면 방향에서의 단부 영역(14e)의 길이, 즉, 도 1의 (B)에 있어서 파선 b로 나타내는 영역의 길이는, 적층 기판(10)의 모따기 형상이나, 중앙 영역(14c)의 두께 T₁에 따라서, 다양한 길이를 취할 수 있는 것이며, 특별히 제한은 없다.

또한, 밀착층(14)의 두께 즉 중앙 영역(14c)의 두께 T₁은, 밀착층(14)이 유기층인 경우에는 1 내지 100㎛가 바람직하고, 밀착층(14)이 무기층인 경우에는 5 내지 5000㎚가 바람직하며, 밀착층(14)이 플라스마 중합막인 경우에는 1 내지 100㎚가 바람직한 것은, 전술한 바와 같다.

또한, 적층 기판(10)에 발생하는 기포에 기인하는 제조의 효율(수율)의 저하를 방지할 수 있는 점에서는, 밀착층(14)의 두께는 500㎚ 이상이 바람직하고, 2㎛ 이상이 보다 바람직한 것은, 상술한 바와 같다. 본 발명의 적층 기판(10)에 의하면, 밀착층(14)을 이와 같은 두께로 한 경우여도, LTPS-TFT나 산화물 TFT의 제조에 있어서의 고온에서의 프로세스가 행해진 후에 발생하는 밀착층(14)의 크랙을 억제할 수 있다.

특히, 밀착층(14)이 유기층인 경우에는, 중앙 영역(14c)의 두께 T₁은 100㎛ 이하가 바람직하고, 30㎛ 이하가 보다 바람직하며, 10㎛ 이하가 더욱 바람직하다.

<적층 기판의 제조 방법>

적층 기판(10)의 제조 방법은 특별히 제한되지 않고, 공지된 방법이 이용 가능하다.

일례로서, 지지 기재(12) 위에 밀착층(14)을 형성하는 밀착층 형성 공정과, 밀착층(14) 위에 유리 기판(16)을 적층하여 적층 기판을 얻는 적층 공정과, 적층 기판의 단부의 모따기를 행하는 모따기 공정과, 단부 영역(14e)을 가공하는 단부 가공 공정을 행하여, 적층 기판(10)을 제조한다.

[밀착층 형성 공정]

밀착층 형성 공정은, 지지 기재(12) 위에 밀착층(14)을 형성하는 공정이다. 밀착층(14)을 형성하는 방법은 특별히 제한되지 않고, 공지된 방법을 이용할 수 있으며, 밀착층(14)을 구성하는 재료의 종류에 따라 상이하다.

예를 들어, 밀착층(14)이 유기층인 경우, 유기층을 제작하는 방법으로서는, 예를 들어, 경화성 수지를 포함하는 경화성 수지 조성물을 지지 기재(12) 위에 도포하여, 경화성 수지 조성물을 경화하여 지지 기재(12) 위에 고정된 밀착층(14)을 형성하는 방법(도포법)이나, 필름 형상의 밀착층(14)을 지지 기재(12)의 표면에 고정하는 방법(첩부법) 등을 들 수 있다. 그 중에서도, 밀착층(14)의 지지 기재(12)에 대한 접착 강도가 보다 우수한 점에서, 도포법이 바람직하다. 도포법에 있어서, 지지 기재(12)의 표면에 경화성 수지 조성물층을 형성하는 방법으로서는, 예를 들어, 경화성 수지 조성물을 지지 기재(12) 표면 위에 코트하는 방법을 들 수 있다. 코트하는 방법으로서는, 스프레이 코트법, 다이 코트법, 스핀 코트법, 딥 코트법, 롤 코트법, 바 코트법, 스크린 인쇄법, 그라비아 코트법 등을 들 수 있다.

경화 방법은 특별히 제한되지 않고, 사용될 수지에 따라 최적의 경화 조건이 선택된다. 통상, 경화 방법으로서는, 가열 처리가 이용된다.

또한, 밀착층(14)이 무기층인 경우, 무기층의 제조 방법으로서는, 공지된 방법을 이용할 수 있다. 예를 들어, 증착법, 스퍼터링법 및 CVD법 등의 기상 성막법에 의해, 지지 기재(12) 위에 소정의 성분으로 이루어지는 무기층을 형성하는 방법을 들 수 있다. 기상 성막법에 의해 얻어진 무기층은 지지 기재(12) 위에 고정됨과 함께, 그 무기층의 표면은 유리 기판(16)을 박리 가능하게 밀착할 수 있다.

또한, 탄화물(카본 재료)로 이루어지는 무기층을 제작하는 방법으로서는, 예를 들어, 페놀 수지 등의 수지 성분을 포함하는 수지 조성물을 지지 기재(12) 위에 도포하고, 소결 처리를 실시하여 탄화시키는 방법도 들 수 있다.

제조 조건은, 사용될 재료에 따라 적절히 최적의 조건이 선택된다.

[적층 공정]

적층 공정은, 밀착층 형성 공정에서 얻어진 형성한 밀착층(14)의 면 위에 유리 기판(16)을 적층하고, 지지 기재(12)와 밀착층(14)과 유리 기판(16)을 이 순서로 구비하는 적층 기판을 얻는 공정이다(도 5의 (A) 참조).

유리 기판(16)을 밀착층(14) 위에 적층하는 방법은 특별히 제한되지 않고, 공지된 방법을 이용할 수 있다.

예를 들어, 상압 환경하에서 밀착층(14)의 표면 위에 유리 기판(16)을 겹치는 방법을 들 수 있다. 또한, 필요에 따라 밀착층(14)의 표면 위에 유리 기판(16)을 겹친 후, 롤이나 프레스를 사용하여 밀착층(14)에 유리 기판(16)을 압착시켜도 된다. 롤 또는 프레스에 의한 압착에 의해, 밀착층(14)과 유리 기판(16)의 층 사이에 혼입되어 있는 기포가 비교적 용이하게 제거되므로 바람직하다.

유리 기판(16)과 밀착층(14)을 진공 라미네이트법이나 진공 프레스법에 의해 압착하면, 기포의 혼입 억제나 양호한 밀착 확보가 행해지므로 보다 바람직하다. 진공하에서 압착함으로써, 미소한 기포가 잔존한 경우에서도, 가열에 의해 기포가 성장하는 경우가 없어, 유리 기판(16)의 왜곡 결함으로 이어지기 어렵다는 이점도 있다.

유리 기판(16)을 적층할 때에는, 밀착층(14)에 접촉하는 유리 기판(16)의 표면을 충분히 세정하고, 클린도가 높은 환경에서 적층하는 것이 바람직하다. 클린도가 높을수록, 유리 기판(16)의 평탄성은 양호해지므로 바람직하다.

또한, 유리 기판(16)을 적층한 후, 필요에 따라 프리 어닐 처리(가열 처리)를 행해도 된다. 프리 어닐 처리를 행함으로써, 적층된 유리 기판(16)의 밀착층(14)에 대한 밀착성이 향상되고, 적절한 박리 강도(y)로 할 수 있어, 전자 디바이스의 생산성이 향상된다.

또한, 유리 기판(16)을 적층한 후, 필요에 따라 적층 기판을 소정의 크기로 절단하는 절단 공정을 행해도 된다.

[모따기 공정]

모따기 공정은, 유리 기판(16)을 적층한 적층 기판의 단부의 모따기를 행하는 공정이다(도 5의 (A) 참조).

적층 기판의 단부의 모따기 방법은, 특별히 제한되지 않고, 유리 기판용 모따기 기계를 사용하는 방법 등, 공지된 방법을 이용할 수 있다.

[단부 가공 공정]

전술한 바와 같이, 유리 기판(16)을 적층한 적층 기판의 단부의 모따기를 행함으로써, 밀착층(14)의 단부(면 방향의 단부)에는, 유리 기판(16)으로 덮이지 않는, 노출 영역을 발생한다(도 5의 (B) 참조).

단부 가공 공정은, 노출로 되어 있는 밀착층(14)의 단부를 가공하여, 중앙 영역(14c)과 단부 영역(14e)의 사이에서 단차(14s)를 갖는 상태에서, 단부 영역(14e)의 두께 T₂를, 중앙 영역(14c)의 두께 T₁의 2/3 미만(『T₁×2/3>T₂』를 만족하는 두께)으로 하고, 본 발명의 적층 기판(10)으로 하는 공정이다.

밀착층(14)의 유리 기판(16)으로 덮이지 않는 단부의 노출 영역을 가공하여, 단차를 갖는 중앙 영역(14c)과 단부 영역(14e)을 형성하는 방법은 특별히 제한되지 않고, 공지된 방법을 이용할 수 있다. 일례로서, 연삭기 등을 사용하는 기계적인 가공에 의한 방법, 에칭 가스를 사용하는 이방성 에칭에 의한 가공 방법 등이 예시된다.

또한, 지석의 형상의 조절, 연삭 위치의 조절 등에 의해, 모따기 공정과 동시에, 단부 가공 공정을 행해도 된다.

또는, 특히 밀착층(14)을 무기층으로 형성하는 경우에는, 밀착층 형성 공정에 있어서, 우선, 증착법 등에 의해 지지 기재(12)의 전체면에 단부 영역(14e)의 두께 T₂의 두께 밀착층을 형성하고, 이어서, 단부 영역(14e)을 마스킹하여, 중앙 영역(14c)에만 밀착층(14)의 형성을 행함으로써, 미리 단차(14s)를 가지며, 또한, 단부 영역(14e)의 두께 T₂를, 중앙 영역(14c)의 두께 T₁의 2/3 미만으로 한 밀착층(14)을 형성함으로써, 밀착층 형성 공정과 단부 가공 공정을 동시에 행해도 된다. 이 방법은, 후술하는 도 4의 (A) 및 도 4의 (C)에 도시한 적층 기판 등의 제조에 있어서, 유효하다.

도 2의 (A)에, 본 발명의 적층 기판의 제2 양태의 일례의 단면도를 개념적으로 나타낸다. 또한, 도 2의 (B)에, 도 2의 (A)의 영역 b의 확대도를 개념적으로 나타낸다.

또한, 도 2의 (A) 및 도 2의 (B)에 도시한 적층 기판(20)은, 밀착층의 형상이 상이한 것 이외에는, 도 1의 (A) 등에 도시한 전술한 적층 기판(10)과, 기본적으로 동일한 구성을 가지므로, 동일한 부재에는 동일한 부호를 부여하고, 이하의 설명은, 서로 다른 부위를 주로 행한다.

도 2의 (A)에 도시한 바와 같이, 이 적층 기판(20)도, 지지 기재(12)와, 밀착층(24)과, 유리 기판(16)을, 이 순서로 갖는다. 또한, 밀착층(24)은, 면 방향의 단부면(24a)이 오목형(오목면 형상)이다.

본 발명의 제2 양태의 적층 기판(20)은, 이와 같은 구성을 가짐으로써, 전술한 제1 양태의 적층 기판(10)과 마찬가지로, 550℃ 정도라는 고온의 프로세스를 행하는 LTPS-TFT나 산화물 TFT의 제조에 사용되어도, 밀착층(14)에 크랙이 발생하는 것을 방지할 수 있다.

적층 기판(20)에 있어서는, 전술한 바와 같이, 지지 기재(12) 및 유리 기판(16)은, 도 1의 (A) 등에 도시한 전술한 적층 기판(10)과 마찬가지이다.

또한, 밀착층(24)도, 단부면의 형상이 상이한 것 이외에는, 형성 재료나 두께 등은, 전술한 적층 기판(10)의 밀착층(14)과 마찬가지이다.

여기서, 본 발명의 제2 양태의 적층 기판(20)은, 도 2의 (B)에 도시한 바와 같이, 밀착층(24)은 면 방향의 단부면의 형상이, 오목형(오목면 형상)으로 되어 있다. 또한, 도시예의 밀착층(24)은 바람직한 양태로서, 유리 기판(16)측의 면의 전체면(도면 중 상측의 면의 전체면)이 유리 기판(16)에 접촉하고 있다.

적층 기판(20)은, 밀착층(24)의 단부면이 오목형임으로써, 전술한 적층 기판(10)과 마찬가지로, 지지 기재(12)와 밀착층(14)의 열팽창 계수의 차에 기인하여 가열 후의 냉각 시에 밀착층(14)의 노출로 되어 있는 영역에 걸리는 응력의 영향을 저감하여, 적층 기판(10)이 고온에서의 프로세스를 행한 후에, 밀착층(14)에 크랙이 발생하는 것을 방지할 수 있다.

밀착층(24)의 단부면(24a)의 형상은, 오목형이면, 각종 형상이 이용 가능하다. 따라서, 단부면(24a)은 곡면 형상의 오목형이어도, 다각 형상의 오목형이어도, 곡면과 다각형을 조합한 오목형이어도 된다. 또한, 오목형의 단부면(24a)을 형성하는 곡면은, 부분적으로 곡률이 상이해도 되며, 동일하게 다각형은 정다각형이어도 꼭지각이 서로 다른 다각형이어도 된다.

또한, 밀착층(24)의 단부면(24a)은, 두께 방향의 전역에 걸쳐 오목형인 것이 바람직하다.

이와 같은 적층 기판(20)은, 밀착층(24)의 노출 영역을 가공하는 단부 가공 공정이 상이한 것 이외에는, 전술의 적층 기판(10)과 마찬가지로 제조할 수 있다.

적층 기판(20)의 단부 가공 공정은, 모따기 공정에서 발생한, 단부(면 방향의 단부)의 유리 기판(16)으로 덮이지 않는 노출 영역(도 5의 (B) 참조)을 갖는 밀착층을, 단부면(24a)이 오목형의 밀착층(24)으로 하는, 공지된 방법을 이용할 수 있다.

일례로서, 에칭액을 사용하는 습식 에칭에 의해, 유리 기판(16)으로 덮이지 않는 노출 영역을 가공하고, 밀착층의 단부를 가공하여, 단부면(24a)이 오목형의 밀착층(24)을 형성하는 방법이 예시된다. 또한, 밀착층이 열분해하는 재료로 형성 되어 있는 경우에는, 모따기 가공을 행한 후, 적층 기판을 열 처리함으로써 밀착층의 단부를 가공하여, 단부면(24a)이 오목형인 밀착층(24)을 형성하는 방법이 예시된다. 또한, 지석의 형상의 조절, 연삭 위치의 조절 등에 의해, 모따기 공정과 동시에, 단부 가공 공정을 행하여, 단부면(24a)이 오목형인 밀착층(24)을 형성해도 된다.

본 발명의 적층 기판은, 이상의 예로 한정되지는 않고, 유리 기판에 접촉하는 중앙 영역과 유리 기판에 접촉하지 않는 단부 영역을 갖고, 중앙 영역과 단부 영역의 사이에 단차를 가지며, 또한, 중앙 영역의 두께 T₁과 단부 영역의 두께 T₂가 『T₁×2/3>T₂』를 만족하는 구성, 및 밀착층의 단부면이 오목형인 구성의 적어도 한쪽의 구성을 만족하는 것이면, 각종 구성이 이용 가능하다.

도 3에, 그 일례를 나타낸다. 또한, 도 3은, 도 1의 (B) 등과 마찬가지의, 적층 기판의 단부의 단면도를 확대하여 개념적으로 나타내는 도면이다. 이 점에 관해서는, 후술하는 도 4의 (A) 내지 도 4의 (C)도 마찬가지이다.

도 3에 도시한 적층 기판은, 오목형의 단부면(26a)을 가지며, 또한, 유리 기판(16)에 접촉하는 중앙 영역(26c)과 유리 기판(16)에 접촉하지 않는 단부 영역(26e)을 갖고, 또한, 중앙 영역(26c)에 비해서 단부 영역(26e)의 두께가 대폭 얇은 밀착층(26)을 갖는 적층 기판이다. 즉, 본 발명은, 도 1의 (B)에 도시한 밀착층(14)과, 도 2의 (B)에 도시한 밀착층(24)을 조합한 바와 같은 밀착층을 갖는 구성도, 이용 가능하다.

이 경우에 있어서도, 중앙 영역(26c)의 두께 T₁과 단부 영역(26e)의 두께 T₂가 『T₁×2/3>T₂』를 만족하는 것이 바람직하다.

도 1의 (A) 및 도 1의 (B), 도 2의 (A) 및 도 2의 (B), 및 도 3에 도시한 예는, 적층 기판의 단부면 전체면을 곡면 형상으로 모따기한 단부면의 형상을 갖는 예이지만, 이들 밀착층의 구성은, 도 6의 (A) 등에 도시한, 단부의 모퉁이부만을 모따기한 적층 기판에서도, 이용 가능하다.

또한, 본 발명의 적층 기판은, 도 1의 (A) 및 도 1의 (B), 도 2의 (A) 및 도 2의 (B), 및 도 3에 도시한 적층 기판과 같이, 단부의 모따기를 한 구성으로 한정되지는 않고, 단부의 모따기를 하지 않은 적층 기판에도, 이용 가능하다.

일례로서, 도 4의 (A)에 단부의 단면도를 개념적으로 나타내는 적층 기판과 같이, 유리 기판(16)이 지지 기재(12)보다도 작고, 밀착층(30)이, 유리 기판(16)에 접촉하는 중앙 영역(30c)과, 유리 기판(16)에 접촉하지 않는 노출 단부 영역(30e)을 가지며, 또한, 중앙 영역(30c)과 단부 영역(30e)의 사이에 단차(30s)를 가지며, 또한, 중앙 영역(30c)의 두께 T₁과 단부 영역(30e)의 두께 T₂가 『T₁×2/3>T₂』를 만족하는 구성이 예시된다.

다른 예로서, 도 4의 (B)에 단부의 단면도를 개념적으로 나타내는 적층 기판과 같이, 유리 기판(16)이 지지 기재(12)보다도 작고, 밀착층(30)이 유리 기판(16)측의 면 전체면이 유리 기판(16)과 접촉하고 있으며, 또한, 밀착층(30)의 단부면(32a)이, 두께 방향의 전역에 걸쳐 오목형으로 되어 있는 구성도, 이용 가능하다.

또한, 다른 예로서, 도 4의 (C)에 단부의 단면도를 개념적으로 나타내는 적층 기판과 같이, 유리 기판(16)과 지지 기재(12)의 크기가 동일하며, 밀착층(34)이, 유리 기판(16)에 접촉하는 중앙 영역(34c)과, 유리 기판(16)에 접촉하지 않는 유리 기판(16)으로 덮인 단부 영역(34e)을 가지며, 또한, 중앙 영역(34c)과 단부 영역(34e)의 사이에 단차(34s)를 가지며, 또한, 중앙 영역(34c)의 두께 T₁과 단부 영역(34e)의 두께 T₂가 『T₁×2/3>T₂』를 만족하는 구성도, 이용 가능하다.

이들 적층 기판도, 공지된 방법을 이용하여 제조할 수 있다. 일례로서, 전술한 도 1의 (A) 등 및 도 2의 (A) 등에 도시한 적층 기판에 준하는 방법으로 제조하면 된다.

이와 같은 본 발명의 적층 기판은, 다양한 용도로 사용할 수 있다. 일례로서, 표시 장치용 패널, PV, 박막 2차 전지, 표면에 회로가 형성된 반도체 웨이퍼 등의 전자 디바이스를 제조하는 용도 등을 들 수 있다.

여기서, 표시 장치용 패널은 LCD, OLED, 전자 페이퍼, 플라즈마 디스플레이 패널, 필드 에미션 패널, 양자 도트 LED 패널, MEMS(Micro Electro Mechanical Systems) 셔터 패널 등이 포함된다. LCD로서는 TN형, STN형, FE형, TFT형, MIM형, IPS형, VA형 등을 포함한다. 본 발명은, 기본적으로 패시브 구동형 및 액티브 구동형 중 어느 표시 장치의 경우에서도 이용할 수 있다.

본 발명의 전자 디바이스의 제조 방법은, 본 발명의 적층 기판을 사용하여, 유리 기판과 전자 디바이스용 부재를 포함하는 전자 디바이스를 제조하는 것이다.

구체적으로는, 적층 기판의 유리 기판에 전자 디바이스용 부재를 형성하여 전자 디바이스용 부재 구비 적층 기판을 제조하고, 얻어진 전자 디바이스용 부재를 갖는 적층 기판으로부터 밀착층의 유리 기판측의 계면을 박리면으로서 유리 기판을 박리함으로써, 전자 디바이스와, 밀착층을 갖는 지지 기재로 분리한다.

적층 기판의 유리 기판 위에 전자 디바이스용 부재를 형성하여, 전자 디바이스용 부재 구비 적층 기판을 제조하는 공정은, 본 발명의 제조 방법에서의 부재 형성 공정이다.

또한, 전자 디바이스용 부재 구비 적층 기판으로부터, 밀착층의 유리 기판측의 계면을 박리면으로서 유리 기판을 박리하여, 전자 디바이스와, 밀착층 및 지지 기재로 분리하는 공정은, 본 발명의 제조 방법에 있어서의 분리 공정이다.

이하에, 적층 기판(10)을 사용한 경우를 예로, 본 발명의 전자 디바이스의 제조 방법의 일례를 설명한다.

<부재 형성 공정>

부재 형성 공정은, 적층 기판(10)의 유리 기판(16)(유리 기판(16)의 밀착층(14)과 반대의 표면(유리 기판(16) 위))에 전자 디바이스용 부재를 형성하는 공정이다.

전자 디바이스용 부재는, 적층 기판(10)의 유리 기판(16)에 형성되어 전자 디바이스의 적어도 일부를 구성하는 부재이다.

구체적으로는, 전자 디바이스용 부재로서는, 표시 장치용 패널, 태양 전지, 박막 2차 전지, 또는 표면에 회로가 형성된 반도체 웨이퍼 등의 전자 부품 등에 사용되는 부재(예를 들어, 표시 장치용 부재, 태양 전지용 부재, 박막 2차 전지용 부재, 전자 부품용 회로)를 들 수 있다.

전자 디바이스용 부재는, 제조할 전자 디바이스에 따른 공지된 부재가 이용 가능하다. 예를 들어, 태양 전지용 부재로서는, 박막 실리콘형에서는, 정극의 산화주석 등 투명 전극, p층/i층/n층으로 표시되는 실리콘층 및 부극의 금속 등을 들 수 있으며, 그 밖에, 화합물형, 색소 증감형, 양자 도트형 등에 대응하는 각종 부재 등을 들 수 있다. 또한, 박막 2차 전지용 부재로서는, 리튬 이온형에서는, 정극 및 부극의 금속 또는 금속 산화물 등의 투명 전극, 전해질층의 리튬 화합물, 집전층의 금속, 밀봉층으로서의 수지 등을 들 수 있으며, 그 밖에, 니켈 수소형, 폴리머형, 세라믹스 전해질형 등에 대응하는 각종 부재 등을 들 수 있다.

또한, 전자 부품용 회로용 부재로서는, CCD나 CMOS 등의 고체 촬상 소자에서는, 도전부의 금속, 절연부의 산화규소나 질화규소 등을 들 수 있다.

또한, 표시 장치용 부재로서는, OLED나 TFT-LCD를 구성하는 각종 부재를 에로 들 수 있다. 이들에 대해서는, 후에 상세히 설명한다.

그 밖에, 압력 센서·가속도 센서 등 각종 센서나 리지드 프린트 기판, 플렉시블 프린트 기판, 리지드 플렉시블 프린트 기판 등에 대응하는 각종 부재 등을 들 수 있다.

본 발명의 부재 형성 공정에 있어서, 전자 디바이스용 부재의 형성 방법은 특별히 제한되지 않고, 형성하는 전자 디바이스용 부재에 따른 공지된 방법으로, 적층 기판(10)의 유리 기판(16)에, 전자 디바이스용 부재를 형성하면 된다.

예를 들어, OLED를 제조하는 경우에는, 부재 형성 공정은, 적층 기판(10)의 유리 기판(16)에 유기 EL 구조체를 형성하기 위해서, 투명 전극을 형성하는 공정, 투명 전극을 형성한 면 위에 홀 주입층·홀 수송층·발광층·전자 수송층 등을 증착하는 공정, 이면 전극을 형성하는 공정, 및 밀봉판을 사용하여 밀봉하는 공정 등, 각종 층의 형성 공정이나 처리 공정을 갖는다.

이들 층의 형성 공정이나 처리 공정은, 구체적으로는, 예를 들어 성막 처리, 증착 처리, 밀봉판의 접착 처리 등을 이용하여 행하면 된다.

또한, 예를 들어 TFT-LCD를 제조하는 경우에는, 부재 형성 공정은, TFT 형성 공정과, CF 형성 공정과, 접합 공정을 갖는다.

TFT 형성 공정은, 적층 기판(10)의 유리 기판(16)의 위에, 레지스트액을 사용하여, CVD법 및 스퍼터법 등, 일반적인 성막법에 의해 형성되는 금속막 및 금속 산화막 등에 패턴 형성하여 박막 트랜지스터(TFT)를 형성하는 공정이다. CF 형성 공정은, TFT 형성 공정과는 다른 적층 기판(10)의 유리 기판(16)의 위에, 레지스트액을 패턴 형성에 사용하여 컬러 필터(CF)를 형성하는 공정이다. 접합 공정은, TFT 형성 공정에서 얻어진 전자 디바이스용 부재 구비 적층 기판인 TFT 구비 적층 기판(10)과, CF 형성 공정에서 얻어진 전자 디바이스용 부재 구비 적층 기판인 CF 구비 적층 기판(10)을 적층하여 접합하는 공정이다.

여기서, 본 발명에 있어서는, 적층 기판(10)은, 밀착층(14)이, 유리 기판(16)에 접촉하는 중앙 영역(14c)과, 유리 기판(16)에 접촉하지 않는 단부 영역(14e)을 가지며, 또한, 중앙 영역(14c)과 단부 영역(14e)의 사이에 단차를 가지며, 또한, 중앙 영역(14c)의 두께 T₁과 단부 영역(14e)의 두께 T₂가 『T₁×2/3>T₂』를 만족하는 것이며 550℃ 정도의 고온에서의 프로세스를 거쳐도, 밀착층(14)에 크랙이 발생하는 것을 방지할 수 있다.

그 때문에, TFT 형성 공정으로 형성하는 TFT로서는, 프로세스의 최고 온도가 550℃ 정도로 되는 LTPS-TFT 및 산화물 TFT가 적합하게 예시된다. 이 점에 관해서는, OLED의 제조에 있어서, 스위칭 소자로서 TFT를 형성하는 경우도 마찬가지이다. 또한, 이상의 점에 관해서는, 밀착층의 단부면이 오목형인 본 발명의 제2 양태의 적층 기판을 사용하여, 본 발명의 제조 방법으로 전자 디바이스를 제조하는 경우도, 마찬가지이다.

TFT 형성 공정 및 CF 형성 공정에서는, 공지된 포토리소그래피 기술이나 에칭 기술 등을 이용하여, 유리 기판(16)에 TFT나 CF를 형성하면 된다. 이때, 패턴 형성용 코팅액으로서 레지스트액이 사용된다.

또한, TFT-LCD를 제조하는 경우에는, 부재 형성 공정에서는, TFT나 CF를 형성하기 전에, 필요에 따라 유리 기판(16)을 세정해도 된다. 세정 방법으로서는, 주지의 드라이 세정이나 웨트 세정을 이용할 수 있다.

접합 공정에서는, TFT 구비 적층 기판(10)의 TFT 형성면과, CF 구비 적층 기판(10)의 CF 컬러 필터 형성면을 대향시켜, 시일제(예를 들어, 셀 형성용 자외선 경화형 시일제)를 사용하여 접합한다. 그 후, TFT 구비 적층 기판(10)과 CF 구비 적층 기판(10)으로 형성된 셀 내에, 액정재를 주입한다. 액정재를 주입하는 방법으로서는, 예를 들어, 감압 주입법 및 적하 주입법이 있다.

<분리 공정>

분리 공정은, 부재 형성 공정에서 얻어진 전자 디바이스용 부재 구비 적층 기판으로부터, 밀착층(14)과 유리 기판(16)의 계면을 박리면으로 하여, 전자 디바이스용 부재 구비 적층 기판으로부터, 유리 기판(16)(전자 디바이스)과, 밀착층(14) 및 지지 기재(12)로 분리하여, 전자 디바이스를 얻는 공정이다.

유리 기판(16)과 밀착층(14) 및 지지 기재(12)를 박리하는 방법은, 특별히 제한되지 않는다.

일례로서 유리 기판(16)과 밀착층(14)의 계면에 예리한 날붙이 형상의 것을 삽입하고, 박리의 계기를 부여한 다음, 물과 압축 공기의 혼합 유체를 분사하고, 박리하는 방법이 예시된다.

바람직하게는, 전자 디바이스용 부재 구비 적층 기판의 지지 기재(12)가 상측, 유리 기판(16)(전자 디바이스용 부재)측이 하측으로 되도록 정반 위에 배치하고, 유리 기판(16)측을 정반 위에 진공 흡착하고(양면에 지지 기재가 적층되어 있는 경우는 순차 행함), 이 상태에서, 우선, 날붙이를 유리 기판(16)과 밀착층(14)의 계면에 침입시킨다. 그 후, 지지 기재(12)측을 복수의 진공 흡착 패드로 흡착하고, 날붙이를 삽입한 개소 부근으로부터 순서대로 진공 흡착 패드를 상승시킨다. 그렇게 하면 밀착층(14)과 유리 기판(16)의 계면이나 밀착층(14)의 응집 파괴면으로 공기층이 형성되고, 그 공기층이 계면이나 응집 파괴면의 전체면으로 확산되어, 지지 기재(12)를 용이하게 박리할 수 있다.

박리의 계기 형성이나 박리에 레이저를 사용해도 된다.

또한, 유리 기판(16)으로부터 박리된 밀착층(14) 및 지지 기재(12)는, 새로운 유리 기판(16)과 적층하여, 본 발명의 적층 기판(10)을 제조할 수 있다.

또한, 전자 디바이스용 부재 구비 적층 기판으로부터, 전자 디바이스용 부재를 형성한 유리 기판(16)을 분리할 때에는, 이오나이저에 의한 분사나 습도를 제어함으로써, 밀착층(14)의 조각이 전자 디바이스에 정전 흡착하는 것을 억제할 수 있다.

본 발명의 제조 방법에 있어서, 부재 형성 공정에 있어서 형성하는 전자 디바이스용 부재는, 유리 기판(16)에 최종적으로 형성되는 모든 부재(이하, 「전체 부재」라고 함)여도 되며, 전체 부재의 일부(이하, 「부분 부재」라고 함)여도 된다.

부재 형성 공정에 있어서 전체 부재를 형성하는 경우에는, 일례로서, 유리 기판(16)에 전체 부재를 형성한 적층 기판(10)을 제작하고, 그 후, 유리 기판(16)에 전체 부재를 형성한 적층 기판(10)으로부터, 밀착층(14) 및 지지 기재(12)를 박리하여, 전자 디바이스를 제조한다. 또한, 유리 기판(16)에 전체 부재를 형성한 적층 기판(10)을 2장 조합하고, 그 후, 2장의 적층 기판(10)으로부터 밀착층(14) 및 지지 기재(12)를 박리하여, 전자 디바이스용 부재를 형성한 유리 기판(16)으로 해도 된다. 또한, 밀착층(14)으로부터 박리된, 전체 부재가 형성된 유리 기판(16)에는, 그 박리면(밀착층(14)에 접촉하고 있는 면)에 다른 전자 디바이스용 부재가 형성되어도 된다.

한편, 부재 형성 공정에 있어서 부분 부재를 형성할 때에는, 일례로서, 유리 기판(16)에 부분 부재를 형성한 적층 기판(10)을 제작하고, 그 후, 유리 기판(16)에 부분 부재를 형성한 적층 기판(10)으로부터, 밀착층(14) 및 지지 기재(12)를 박리하여, 부분 부재가 형성된 유리 기판(16)으로 한다. 이 부분 부재가 형성된 유리 기판(16)을, 그 후의 공정에서 전체 부재가 형성된 유리 기판(16)으로 해도 된다.

또한, 상술한 전자 디바이스의 제조 방법은, 본 발명의 적층 기판의 제1 양태인 적층 기판(10)을 사용한 예이지만, 본 발명의 적층 기판의 제2 양태인 적층 기판(20) 등을 사용한 경우에도, 마찬가지로 하여, 전자 디바이스를 제조할 수 있다.

이상, 본 발명의 적층 기판 및 전자 디바이스의 제조 방법에 대하여 상세히 설명하였지만, 본 발명은, 이상의 예로 한정되지는 않고, 본 발명의 요지를 일탈하지 않는 범위에 있어서, 각종 개량이나 변경을 행해도 되는 것은 물론이다.

실시예

이하에, 실시예 등에 의해 본 발명을 구체적으로 설명하지만, 본 발명은 이들의 예에 의해 제한되는 것은 아니다.

<실시예 1>

[수지의 합성]

1리터의 플라스크에, 트리에톡시메틸실란 179g, 톨루엔 300g, 아세트산을 5g 첨가하여 25℃에서 20분 교반한 후, 60℃로 가열하여 12시간 반응시켰다.

25℃로 냉각한 후, 물을 300g 첨가하여 반응조 액을 3회 세정하였다. 반응 조 액으로부터 톨루엔을 감압 증류 제거하여 슬러리 상태로 한 후, 진공 건조기에서 철야 건조함으로써, 백색의 오르가노폴리실록산 화합물인 수지 1을 얻었다.

[도포 용액의 조제]

수지 1을 20g, 경화 촉매로서 알루미늄(Ⅲ) 아세틸아세토네이트(도쿄 가세이 고교 가부시키가이샤 제조)를 0.6g, 용매로서 프로필렌글리콜1-모노메틸에테르2-아세테이트(간토 가가쿠 가부시키가이샤 제조) 30g을 혼합한 후, 구멍 직경 0.45㎛의 시린지 필터로 여과하여, 도포 용액 1을 얻었다.

[적층 기판의 제작]

지지 기재로서, 200×200㎜, 두께 0.5㎜의 유리판(아사히가라스 가부시키가이샤 제조, AN100)을 준비하였다.

도포 용액 1을, 지지 기재의 한 면에 스핀 코트법으로 도포하고, 핫 플레이트를 사용하여 100℃에서 10분 가열하였다. 그 후, 오븐을 사용하여, 대기하에서, 250℃에서 30분간 가열하고, 지지 기재(12)의 한 면에, 막 두께 6㎛의 실리콘 수지층을 포함하는 밀착층을 형성하였다(밀착층 형성 공정).

한편, 유리 기판으로서, 200×200㎜, 두께 0.2㎜의 유리판(아사히가라스 가부시키가이샤 제조, AN100)을 준비하였다.

이 유리 기판을 밀착층(실리콘 수지층) 위에 놓고, 접합 장치로 접합하여, 적층 기판을 제작하였다(적층 공정).

얻어진 적층 기판의 4변을 기판단으로부터 20㎜씩 잘라버린 후, 유리 기판용 모따기 기계를 사용하여 단부를 모따기 가공하였다(모따기 공정, 도 5의 (A) 참조). 모따기 가공한 적층 기판의 단부의 단면을 주사형 전자 현미경으로 관찰한바, 도 5의 (B)에 도시한 바와 같은, 단부에 있어서, 밀착층이 유리 기판과 접촉하지 않는 부분(노출 영역(104a))을 갖는 적층 기판이 얻어졌다.

[밀착층 단부의 가공]

제작한 적층 기판의 단부를 불산계 에칭액에 침지하고, 적층 기판의 단부의 밀착층(실리콘 수지층)을 에칭하여(단부 가공 공정), 적층 기판을 제조하였다.

기판 단부의 단면을 주사형 전자 현미경으로 관찰한바, 밀착층이 에칭되어, 밀착층의 단부면이 도 2의 (B)에 도시한 바와 같이 오목형의 형상으로 되었다.

<실시예 2>

[수지의 합성]

1리터의 플라스크에, 트리에톡시메틸실란 150g, 디에톡시디메틸실란 21g, 톨루엔 250g, 아세트산을 7g 첨가하여 25℃에서 20분 교반한 후, 100℃로 가열하여 12시간 반응시켰다.

25℃로 냉각한 후, 물을 300g 첨가하여 반응조 액을 3회 세정하였다. 반응 조 액으로부터 톨루엔을 감압 증류 제거하여 슬러리 상태로 한 후, 진공 건조기에서 철야 건조함으로써 백색의 오르가노폴리실록산 화합물인 수지 2를 얻었다. 수지 2는, T 단위의 개수: D 단위의 개수=86:14(몰비)였다.

[도포 용액의 조정]

수지 2를 사용한 것 이외에는, 실시예 1과 마찬가지로 하여 도포 용액(도포 용액 2)을 조제하였다.

[적층 기판의 제작]

도포 용액 2를 사용한 것 이외에는, 실시예 1과 마찬가지로, 밀착층의 형성, 유리 기판의 적층, 및 모따기를 행하여, 적층 기판을 제작하였다. 또한, 밀착층으로서의 실리콘 수지층의 두께는 6㎛로 하였다.

모따기 가공한 적층 기판의 단부의 단면을 주사형 전자 현미경으로 관찰한바, 도 5의 (B)에 도시한 바와 같은, 단부에 있어서, 밀착층이 유리 기판과 접촉하지 않는 부분(노출 영역(104a))을 갖는 적층 기판이 얻어졌다.

[밀착층 단부의 가공]

제작한 적층 기판의 단부를 실리콘 용해제 KSR-2(간토 가가쿠 가부시키가이샤 제조)에 침지하고, 적층 기판의 단부의 밀착층(실리콘 수지층)을 습식 에칭하여, 적층 기판을 제조하였다.

기판 단부의 단면을 주사형 전자 현미경으로 관찰한바, 밀착층이 에칭되어서, 밀착층의 단부면이 도 2의 (B)에 도시한 바와 같이 오목형의 형상으로 되었다.

<실시예 3>

[수지의 합성]

1리터의 플라스크에, 트리에톡시메틸실란 179g, 톨루엔 300g, 아세트산을 5g 첨가하여 25℃에서 20분 교반한 후 60℃로 가열하여 12시간 반응시켰다.

25℃로 냉각한 후, 물을 300g 첨가하여 반응조 액을 3회 세정하였다. 반응조 액에 클로로트리메틸실란 70g을 첨가하여 25℃에서 20분 교반한 후, 50℃로 가열하여 12시간 반응시켰다. 25℃로 냉각한 후, 물을 300g 첨가하여 반응조 액을 3회 세정하였다. 반응조 액으로부터 톨루엔을 감압 증류 제거하여 슬러리 상태로 한 후, 진공 건조기에서 철야 건조함으로써 백색의 오르가노폴리실록산 화합물인 수지 3이 얻어졌다. 수지 3은, T 단위의 개수: M 단위의 개수=87:13(몰비)이었다.

[도포 용액의 조정]

수지 3을 사용한 것 이외에는, 실시예 1과 마찬가지로 하여 도포 용액(도포 용액 3)을 조정하였다.

[적층 기판의 제작]

도포 용액 3을 사용한 것 이외에는, 실시예 1과 마찬가지로 하여 밀착층의 형성, 유리 기판의 적층, 및 모따기를 행하여 적층 기판을 제작하였다. 또한, 밀착층으로서의 실리콘 수지층의 두께는 10㎛로 하였다.

[밀착층 단부의 가공]

오븐을 사용하여, 제작한 적층 기판을, 대기하에서 400℃에서 60분간 가열하고, 단부의 밀착층(실리콘 수지층)을 열분해시켜, 적층 기판을 제조하였다.

기판 단부의 단면을 주사형 전자 현미경으로 관찰한바, 적층 기판의 단부의 밀착층이 열분해되어, 밀착의 단부면이 도 2의 (B)에 도시한 바와 같이 오목형의 형상으로 되었다.

<실시예 4>

[적층 기판의 제작]

지지 기재로서, 100×100㎜, 두께 0.5㎜의 유리판(아사히가라스 가부시키가이샤 제조, AN100)을 준비하였다.

이 지지 기재의 한 면에, 마그네트론 스퍼터링법을 이용하여 막 두께 500㎚의 ITO층을 포함하는 밀착층을 형성하였다.

한편, 유리 기판으로서, 100×100㎜, 두께 0.2㎜의 유리판(아사히가라스 가부시키가이샤 제조, AN100)을 준비하였다.

이 유리 기판을 밀착층(ITO층) 위에 놓고, 접합 장치로 접합하여, 적층 기판을 제작하였다.

얻어진 적층 기판의 4변을 기판단으로부터 10㎜씩 잘라버린 후, 유리 기판용 모따기 기계를 이용하여 단부를 모따기 가공하였다.

[밀착층 단부의 가공]

제작한 적층 기판의 단부를 염산과 염화제2철을 포함하는 에칭액에 침지하고, 적층 기판의 단부의 밀착층(ITO층)을 에칭하여, 적층 기판을 제조하였다.

기판 단부의 단면을 주사형 전자 현미경으로 관찰한바, 적층 기판의 단부의 밀착층이 에칭되어, 밀착층의 단부면이 도 2의 (B)에 도시한 바와 같이 오목형의 형상으로 되었다.

<실시예 5>

[적층 기판의 제작]

실시예 4와 마찬가지로, 지지 기재(유리판), 밀착층(ITO층) 및 유리 기판(유리판)을 적층하여, ITO층을 접착층으로 한 적층 기판을 제작하고, 기판 단부를 모따기 가공하였다.

[밀착층 단부의 가공]

제작한 적층 기판을 건식 에칭 장치에 놓고, 아르곤과 사불화탄소를 사용하여 적층 기판의 단부의 밀착층(ITO층)을 에칭하여, 적층 기판을 제작하였다.

적층 기판 단부의 단면을 주사형 전자 현미경으로 관찰한바, 유리 기판과 접촉하지 않은 밀착층이 에칭되어 있으며, 밀착층의 단부는 도 1의 (B)에 도시한 바와 같은 단차를 갖는 형상으로 되어 있다. 에칭된 영역(단부 영역)의 막 두께는 50㎚였다.

<실시예 6>

[적층 기판의 제작]

이 지지 기재의 한 면에, 마그네트론 스퍼터링법을 이용하여 막 두께 500㎚의 ICO층으로 이루어지는 밀착층을 형성하였다. 또한, 이 마그네트론 스퍼터법에 있어서는, 타깃 재료로서 산화인듐 및 산화세륨을 혼합·소결한 것을 사용하고, 각각의 함유량은 산화인듐 및 산화세륨의 합계 질량에 대해서, 산화인듐이 80질량％이며, 산화세륨이 20질량％였다. 얻어진 무기층 중에서의 세륨 원소의 함유량은, 무기층 중의 전체 금속 원소에 대해서, 12at％였다.

한편, 유리 기판으로서, 100×100㎜, 두께 0.2㎜의 유리판(아사히 가라스 가부시키가이샤 제조, AN100)을 준비하였다.

이 유리 기판을 밀착층(ICO층) 위에 놓고, 접합 장치로 접합하여, 적층 기판을 제작하였다. 얻어진 적층 기판의 4변을 기판단으로부터 10㎜씩 잘라버린 후, 유리 기판용 모따기 기계를 이용하여 단부를 모따기 가공하였다.

[밀착층 단부의 가공]

제작한 적층 기판을 건식 에칭 장치에 넣고, 아르곤과 사불화탄소를 사용하여 적층 기판의 단부의 밀착층(ITO층)을 에칭하여, 적층 기판을 제작하였다.

적층 기판 단부의 단면을 주사형 전자 현미경으로 관찰한바, 유리 기판과 접촉하지 않은 밀착층이 에칭되어 있으며, 밀착층의 단부는 도 1의 (B)에 도시한 바와 같은 단차를 갖는 형상으로 되었다. 에칭된 영역(단부 영역)의 막 두께는 50㎚였다.

<비교예 1>

실시예 1의 적층 기판에 있어서, 밀착층 단부의 가공(습식 에칭)을 행하지 않은 것을 비교예 1로 하였다. 또한, 이 적층 기판의 밀착층은 실리콘 수지층이다.

즉, 이 적층 기판은, 밀착층의 단부에 유리 기판과 접촉하지 않는 부분(노출 영역(104a))이 존재하는, 도 5의 (B)에 도시한 바와 같은 단부를 갖는 적층 기판이다.

<비교예 2>

실시예 2의 적층 기판에 있어서, 밀착층 단부의 가공(습식 에칭)을 행하지 않은 것을 비교예 2로 하였다. 또한, 이 적층 기판의 밀착층은 실리콘 수지층이다.

<비교예 3>

실시예 3의 적층 기판에 있어서, 밀착층 단부의 가공(열분해 처리)을 행하지 않은 것을 비교예 3으로 하였다. 또한, 이 적층 기판의 밀착층은, 실리콘 수지층이다.

<비교예 4>

실시예 4의 적층 기판에 있어서, 밀착층 단부의 가공(습식 에칭)을 행하지 않은 것을 비교예 4로 하였다. 또한, 이 적층 기판의 밀착층은, ITO층이다.

<비교예 5>

실시예 6의 적층 기판에 있어서, 밀착층 단부의 가공(건식 에칭)을 행하지 않은 것을 비교예 5로 하였다. 또한, 이 적층 기판의 밀착층은 ICO층이다.

<내열성 평가>

제작한 실시예 1 내지 6, 및 비교예 1 내지 5의 적층 기판을, 질소하에서, 550℃ 정도에서 10분 가열하였다. 가열 후, 실온까지 냉각하고, 실온에서 1주일 정치하였다.

그 후, 광학 현미경을 사용하여 밀착층의 크랙 발생의 유무를 확인하였다.

그 결과, 실시예 1 내지 6의 적층 기판에서는, 밀착층에 길이 1㎜ 이상의 크랙은 발생하지 않았다.

이에 반하여, 비교예 1 내지 5의 적층 기판에서는, 밀착층에 길이 1㎜ 이상의 크랙이 발생하였다.

결과를, 하기의 표에 나타낸다. 또한, 하기 표에 있어서, 내열성 평가의 결과는, 밀착층에 길이 1㎜ 이상의 크랙은 발생하지 않은 경우를 『OK』, 밀착층에 길이 1㎜ 이상의 크랙이 발생한 경우를 『NG』로 나타낸다.

이상의 결과로부터, 본 발명의 효과는 명확하다.

본 출원은, 2016년 11월 15일에 일본 특허청에 출원한 특허출원 제2016-222077호에 기초하는 우선권을 주장하는 것이며, 특허출원 제2016-222077호의 전체 내용을 본 출원에 원용한다.

10, 20, 100: 적층 기판
12, 102: 지지 기재
14, 24, 30, 32, 34, 104: 밀착층
14c, 26c, 30c, 34c: 중앙 영역
14e, 26e, 30e, 34e: 단부 영역
14s, 30s, 34s: 단차
16, 106: 유리 기판
24a, 26a, 32a: 단부면
104a: 노출 영역

Claims

지지 기재와, 밀착층과, 기판을 이 순서로 구비하며,
상기 밀착층은, 상기 기판측의 면이, 상기 기판에 접촉하고 있는 중앙 영역과, 상기 기판에 접촉하지 않은 단부 영역을 갖고, 상기 중앙 영역의 두께를 T₁, 상기 단부 영역의 두께를 T₂라 했을 때, 『T₁×2/3>T₂』를 만족하며, 또한 상기 중앙 영역과 단부 영역의 사이에 단차를 갖고,
상기 밀착층은 유기층이며, 또한 상기 중앙 영역의 두께 T₁이 1 내지 100㎛인 것을 특징으로 하는, 적층 기판.
제1항에 있어서,
상기 유기층은 실리콘 수지, 폴리이미드 수지, 아크릴 수지, 폴리올레핀 수지, 폴리우레탄 수지, 및 불소계 수지로부터 선택되는 적어도 하나의 수지층인, 적층 기판.
제1항 또는 제2항에 있어서,
상기 적층 기판의 단부가 모따기된 형상을 갖는, 적층 기판.
지지 기재와, 밀착층과, 기판을 이 순서로 구비하며,
상기 밀착층은 질화산화규소(SiN_xO_y), 산화티타늄(TiO₂), 산화인듐(In₂O₃), 인듐세륨옥사이드(ICO), 산화주석(SnO₂), 산화아연(ZnO), 산화갈륨(Ga₂O₃), 산화인듐 주석(ITO), 산화인듐아연(IZO), 산화아연주석(ZTO), 및 갈륨첨가산화아연(GZO)으로부터 선택되는 무기층이고,
상기 무기층의 두께는 5 내지 5000nm이고,
상기 밀착층의 면 방향의 단부면이 오목형인 것을 특징으로 하는, 적층 기판.
제4항에 있어서,
상기 밀착층은, 상기 기판측의 면의 전체면이 상기 기판과 접촉하고 있는, 적층 기판.
제4항 또는 제5항에 있어서,
상기 적층 기판의 단부가 모따기된 형상을 갖는, 적층 기판.
제1항 또는 제2항에 기재된 적층 기판의 상기 기판에 전자 디바이스용 부재를 형성하여, 전자 디바이스용 부재 구비 적층 기판을 얻는 부재 형성 공정과,
상기 전자 디바이스용 부재 구비 적층 기판으로부터 상기 지지 기재 및 상기 밀착층을 제거하여, 상기 기판과 상기 전자 디바이스용 부재 구비 전자 디바이스를 얻는 분리 공정을 갖는, 전자 디바이스의 제조 방법.
제4항 또는 제5항에 기재된 적층 기판의 상기 기판에 전자 디바이스용 부재를 형성하여, 전자 디바이스용 부재 구비 적층 기판을 얻는 부재 형성 공정과,
상기 전자 디바이스용 부재 구비 적층 기판으로부터 상기 지지 기재 및 상기 밀착층을 제거하여, 상기 기판과 상기 전자 디바이스용 부재 구비 전자 디바이스를 얻는 분리 공정을 갖는, 전자 디바이스의 제조 방법.
제7항에 있어서,
상기 전자 디바이스용 부재가, 저온 폴리실리콘 박막 트랜지스터 또는 산화물 박막 트랜지스터인, 전자 디바이스의 제조 방법.