[go: up one dir, main page]

KR102469187B1 - 표시 장치 및 그 제조 방법 - Google Patents

표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR102469187B1
KR102469187B1 KR1020180105501A KR20180105501A KR102469187B1 KR 102469187 B1 KR102469187 B1 KR 102469187B1 KR 1020180105501 A KR1020180105501 A KR 1020180105501A KR 20180105501 A KR20180105501 A KR 20180105501A KR 102469187 B1 KR102469187 B1 KR 102469187B1
Authority
KR
South Korea
Prior art keywords
switching
driving
layer
transistor
channel layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020180105501A
Other languages
English (en)
Other versions
KR20200027616A (ko
Inventor
박준석
김태상
문연건
박근철
임준형
전경진
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180105501A priority Critical patent/KR102469187B1/ko
Priority to US16/529,516 priority patent/US10868049B2/en
Priority to CN201910832800.2A priority patent/CN110890382B/zh
Publication of KR20200027616A publication Critical patent/KR20200027616A/ko
Application granted granted Critical
Publication of KR102469187B1 publication Critical patent/KR102469187B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H01L27/1214—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02384—Group 14 semiconducting materials including tin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02452—Group 14 semiconducting materials including tin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L27/156—
    • H01L29/66742—
    • H01L29/7869—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/80—FETs having rectifying junction gate electrodes
    • H10D30/87—FETs having Schottky gate electrodes, e.g. metal-semiconductor FETs [MESFET]
    • H10D30/873—FETs having Schottky gate electrodes, e.g. metal-semiconductor FETs [MESFET] having multiple gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/425—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer having different crystal properties in different TFTs or within an individual TFT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/471—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having different architectures, e.g. having both top-gate and bottom-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
    • H10H29/142—Two-dimensional arrangements, e.g. asymmetric LED layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 일 실시예에 따른 표시 장치는 상기 비표시 영역의 상기 기판 위에 위치하고, 게이트 신호를 생성하여 상기 표시 영역에 게이트 신호를 출력하는 복수의 스테이지를 포함하는 게이트 구동부, 상기 표시 영역의 상기 기판 위에 위치하는 스위칭 트랜지스터 및 구동 트랜지스터, 그리고 상기 구동 트랜지스터에 연결되는 발광 다이오드를 포함하고, 각 상기 스테이지는 복수의 트랜지스터를 포함하고, 상기 스테이지에 포함된 트랜지스터의 채널층 및 상기 구동 트랜지스터의 채널층은 산화물 반도체를 포함하고, 상기 스테이지에 포함된 트랜지스터의 채널층의 물질은 상기 구동 트랜지스터의 채널층의 물질과 서로 다르고, 상기 스테이지에 포함된 트랜지스터의 채널층은 주석을 포함한다.

Description

표시 장치 및 그 제조 방법{DISPLAY DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 개시는 표시 장치 및 그 제조 방법에 관한 것이다.
발광 표시 장치(LD) 같은 표시 장치는 영상이 표시되는 표시 패널(display panel)과 이를 구동하기 위한 게이트 구동부(gate driver), 데이터 구동부(data driver) 등의 구동부를 포함한다. 구동부는 별도의 칩으로 형성되어 표시 패널에 전기적으로 연결될 수 있다. 최근에는 게이트 구동부를 칩으로 형성하지 않고 표시 패널에 집적하는 기술이 개발되고 있다.
표시 장치가 점점 고해상도화 할수록 게이트 구동부의 트랜지스터 및 표시 영역 내의 스위칭 트랜지스터에 저항이 증가한다. 이에, 이러한 트랜지스터의 경우, 채널층에 이동도가 높은 산화물 반도체의 적용이 필요하다.
한편, 표시 영역 내의 구동 트랜지스터의 경우, 이동도가 높은 산화물 반도체를 채널층에 적용하면, 구동 트랜지스터의 구동 범위(driving range)의 확보에 불리할 수 있다.
실시예들은 게이트 구동부의 트랜지스터의 채널층과 구동 트랜지스터의 채널층의 물질이 다른 표시 장치를 제공하기 위한 것이다.
또한, 실시예들은 하나의 마스크 공정으로 물질이 서로 다른 구동부의 트랜지스터의 채널층과 구동 트랜지스터의 채널층을 형성하는 방법을 제공하기 위한 것이다.
본 발명의 일 실시예에 따른 표시 장치는 상기 비표시 영역의 상기 기판 위에 위치하고, 게이트 신호를 생성하여 상기 표시 영역에 게이트 신호를 출력하는 복수의 스테이지를 포함하는 게이트 구동부, 상기 표시 영역의 상기 기판 위에 위치하는 스위칭 트랜지스터 및 구동 트랜지스터, 그리고 상기 구동 트랜지스터에 연결되는 발광 다이오드를 포함하고, 각 상기 스테이지는 복수의 트랜지스터를 포함하고, 상기 스테이지에 포함된 트랜지스터의 채널층 및 상기 구동 트랜지스터의 채널층은 산화물 반도체를 포함하고, 상기 스테이지에 포함된 트랜지스터의 채널층의 물질은 상기 구동 트랜지스터의 채널층의 물질과 서로 다르고, 상기 스테이지에 포함된 트랜지스터의 채널층은 주석을 포함한다.
상기 스위칭 트랜지스터의 채널층의 물질은 상기 스테이지에 포함된 트랜지스터의 채널층의 물질과 동일할 수 있다.
상기 스테이지에 포함된 트랜지스터의 채널층과 상기 구동 트랜지스터의 채널층은 서로 다른 층에 위치할 수 있다.
상기 스위칭 트랜지스터의 채널층과 상기 스테이지에 포함된 트랜지스터의 채널층은 동일한 층에 위치할 수 있다.
상기 스테이지에 포함된 트랜지스터 및 상기 스위칭 트랜지스터는 각각 상기 기판 위에 위치하고, 스위칭 소스 영역 및 스위칭 드레인 영역을 포함하는 스위칭 반도체층, 상기 스위칭 반도체층 위에 위치하는 스위칭 채널층, 상기 스위칭 채널층 위에 위치하는 게이트 절연막, 상기 게이트 절연막 위에 위치하고, 상기 스위칭 채널층과 중첩하는 스위칭 게이트 전극, 상기 스위칭 소스 영역에 연결되는 스위칭 소스 전극, 그리고 상기 스위칭 드레인 영역에 연결되는 스위칭 드레인 전극을 포함하고, 상기 스위칭 반도체층은 상기 스위칭 소스 영역 및 상기 스위칭 드레인 영역 사이에 위치하는 스위칭 중간 영역을 더 포함하고, 상기 스위칭 채널층은 상기 스위칭 중간 영역과 중첩할 수 있다.
상기 스테이지에 포함된 트랜지스터의 채널층 및 상기 스위칭 트랜지스터의 채널층은 각각 상기 스위칭 채널층일 수 있다.
상기 구동 트랜지스터는 상기 기판 위에 위치하고, 구동 소스 영역, 구동 드레인 영역, 그리고 상기 구동 소스 영역 및 상기 구동 드레인 영역 사이에 위치하는 구동 중간 영역을 포함하는 구동 반도체층, 상기 구동 반도체층 위에 위치하는 상기 게이트 절연막, 상기 게이트 절연막 위에 위치하고, 상기 구동 반도체층과 중첩하는 구동 게이트 전극, 상기 구동 소스 영역에 연결되는 구동 소스 전극, 그리고 상기 구동 드레인 영역에 연결되는 구동 드레인 전극을 포함할 수 있다.
상기 구동 트랜지스터의 채널층은 상기 구동 중간 영역일 수 있다.
상기 스위칭 중간 영역의 물질은 상기 구동 중간 영역의 물질과 동일할 수 있다.
본 발명의 일 실시예에 따른 표시 장치의 제조 방법은 상기 기판 위에 제1 반도체 물질층 및 제2 반도체 물질층을 차례로 형성하는 단계, 상기 제1 반도체 물질층을 식각하여 스위칭 반도체층 및 구동 반도체층을 형성하고, 상기 제2 반도체 물질층을 식각하여 상기 스위칭 반도체층과 중첩하는 스위칭 채널층을 형성하는 단계, 상기 기판, 상기 스위칭 반도체층, 상기 구동 반도체층 및 상기 스위칭 채널층 위에 게이트 절연막 물질층을 형성하는 단계, 상기 게이트 절연막 물질층 위에 상기 스위칭 채널층과 중첩하는 스위칭 게이트 전극 및 상기 구동 반도체층과 중첩하는 구동 게이트 전극을 형성하는 단계, 상기 스위칭 게이트 전극 및 상기 구동 게이트 전극을 마스크로 하여 상기 게이트 절연막 물질층 식각하여 게이트 절연막을 형성하는 단계, 상기 스위칭 반도체층, 상기 구동 반도체층, 상기 스위칭 게이트 전극 및 상기 구동 게이트 전극 위에 층간 절연막을 형성하는 단계, 상기 층간 절연막 위에 스위칭 소스 전극, 스위칭 드레인 전극, 구동 소스 전극 및 구동 드레인 전극을 형성하는 단계, 그리고 상기 구동 드레인 전극에 연결되는 상기 발광 다이오드를 형성하는 단계를 포함하고, 상기 제1 반도체 물질층 및 상기 제2 반도체 물질층은 산화물 반도체를 포함하고, 상기 제1 반도체 물질층 의 물질은 상기 제2 반도체 물질층의 물질은 서로 다르고, 상기 제2 반도체 물질층은 주석을 포함한다.
상기 스위칭 반도체층 및 상기 구동 반도체층을 형성하는 단계와 상기 스위칭 채널층을 형성하는 단계는 상기 제2 반도체 물질층 위에 제1 감광막을 형성하는 단계, 마스크를 사용하여 상기 제1 감광막을 노광 및 현상하여 제2 감광막 및 제3 감광막을 형성하는 단계, 제1 식각 공정으로 상기 제1 반도체 물질층 및 상기 제2 반도체 물질층을 식각하는 단계, 상기 제2 감광막 및 상기 제3 감광막을 애슁 처리하여 제4 감광막을 형성하는 단계, 제2 식각 공정으로 상기 제2 반도체 물질층을 식각하는 단계, 상기 제4 감광막을 제거하는 단계를 포함할 수 있다.
상기 마스크는 차광 영역, 투과 영역 및 반투과 영역을 포함할 수 있다.
상기 제1 식각 공정은 상기 제2 감광막 및 상기 제3 감광막을 마스크로 하여 상기 제1 반도체 물질층 및 상기 제2 반도체 물질층을 식각하는 것을 포함하고, 상기 제1 반도체 물질층의 식각으로 상기 스위칭 반도체층 및 상기 구동 반도체층을 형성할 수 있다.
상기 제4 감광막을 형성하는 단계에서, 상기 제3 감광막이 제거되고, 상기 제2 감광막의 일부가 제거될 수 있다.
상기 제2 식각 공정은 상기 제4 감광막을 마스크로 하여 상기 제2 반도체 물질층을 식각하여 상기 스위칭 채널층을 형성할 수 있다.
상기 층간 절연막을 형성하는 단계는 열처리를 실시하여, 상기 층간 절연막의 수소가 상기 스위칭 반도체층 및 상기 구동 반도체층으로 확산하는 것을 포함할 수 있다.
각 상기 스테이지는 복수의 트랜지스터를 포함하고, 상기 스테이지에 포함된 트랜지스터의 구조와 상기 스위칭 트랜지스터의 구조는 동일할 수 있다.
상기 스위칭 트랜지스터는 상기 스위칭 반도체층, 상기 스위칭 채널층, 상기 스위칭 게이트 전극, 상기 스위칭 소스 전극 및 상기 스위칭 드레인 전극을 포함하고, 상기 구동 트랜지스터는 상기 구동 반도체층, 상기 구동 게이트 전극, 상기 구동 소스 전극 및 상기 구동 드레인 전극을 포함할 수 있다.
상기 스위칭 트랜지스터의 채널층은 상기 스위칭 채널층일 수 있다.
상기 스위칭 반도체층은 상기 스위칭 채널층과 중첩하는 스위칭 중간 영역을 포함하고, 상기 상기 구동 반도체층은 상기 구동 게이트 전극과 중첩하는 구동 중간 영역을 포함하고, 상기 구동 트랜지스터의 채널층은 상기 구동 중간 영역일 수 있다.
실시예들에 따르면, 구동부의 트랜지스터의 채널층과 구동 트랜지스터의 채널층의 물질이 다를 수 있다.
또한, 하나의 마스크 공정으로 물질이 서로 다른 구동부의 트랜지스터의 채널층과 구동 트랜지스터의 채널층을 형성할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 일 예를 개략적으로 나타낸 도면이다.
도 2는 도 1에 따른 표시 장치의 하나의 화소의 등가 회로도이다.
도 3은 도 1에 따른 표시 장치에 포함된 트랜지스터의 단면의 일 예를 나타낸 도면이다.
도 4 내지 도 13은 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 개략적은 도시한 단면도이다.
도 14는 본 발명의 일 실시예에 따른 표시 장치의 하나의 화소의 등가 회로도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 일 예를 개략적으로 나타낸 도면이다.
도 1을 참고하면, 표시 장치는 표시 패널(300), 데이터 구동부(460), 게이트 구동부(500), 신호 제어부(600) 등을 포함한다.
표시 패널(300)은 영상을 표시하는 표시 영역(DA)과 표시 영역(DA) 주변의 비표시 영역(NDA)을 포함한다. 표시 패널(300)에는 외부로부터 신호들을 인가 받아 영상을 표시할 수 있는 여러 소자들과 배선들이 예컨대 기판 위에 형성되어 있다.
표시 영역(DA)에는 영상을 표시하는 복수의 화소(PX)가 배치되고, 화소(PX)에 신호를 인가하기 위한 복수의 게이트선(G1…Gn)과 복수의 데이터선(D1…Dm)이 배치되어 있다. 복수의 게이트선(G1…Gn)과 복수의 데이터선(D1…Dm)은 각각 서로 절연되고, 교차되어 있을 수 있다. 또한, 표시 영역(DA)에는 화소(PX)에 구동 전압을 인가하기 위한 복수의 구동 전압선(PL)이 배치되어 있다.
각 화소(PX)는 스위칭 트랜지스터와 구동 트랜지스터를 포함하는 적어도 두 개의 트랜지스터, 적어도 하나의 유지 축전기, 그리고 발광 소자(발광 다이오드)를 포함하며, 적어도 하나의 보상 트랜지스터를 더 포함할 수 있다. 화소(PX)에 대해서는 추후 상세하게 설명한다.
비표시 영역(NDA)에는 복수의 게이트선(G1…Gn)에 게이트 신호를 인가하는 게이트 구동부(500)가 배치되어 있다. 게이트 구동부(500)는 비표시 영역(NDA)에 집적되어 있을 수 있다. 표시 영역(DA)의 복수의 데이터선(D1…Dm)은 표시 패널(300)에 접합된 가요성 인쇄회로기판(flexible printed circuit board, FPCB)(450) 위에 실장된 집적회로(IC) 칩일 수 있는 데이터 구동부(460)로부터 데이터 신호(즉, 화소에 인가되는 데이터 전압)를 인가 받을 수 있다.
게이트 구동부(500) 및 데이터 구동부(460)는 신호 제어부(600)에 의하여 제어된다. FPCB(450) 외측에는 인쇄회로기판(PCB)(400)이 위치하여 신호 제어부(600)로부터의 신호들을 데이터 구동부(460) 및 게이트 구동부(500)로 전달할 수 있다. 신호 제어부(600)로부터 게이트 구동부(500)로 제공되는 신호들은 표시 패널(300)에 위치하는 구동부 제어 신호선(driver control signal line, DCL)을 통해 게이트 구동부(500)로 전달된다. 신호 제어부(600)에서 구동부 제어 신호선(DCL)을 통해 게이트 구동부(500)로 제공되는 신호는 수직 개시 신호, 클록 신호 등의 신호들과 특정 레벨의 저전압을 제공하는 신호들을 포함할 수 있다. 몇몇 신호는 신호 제어부(600)가 아닌 다른 장치로부터 제공될 수도 있다.
구동부 제어 신호선(DCL)은 예컨대 게이트 구동부(500)에 가깝게 위치하는 PFCB(450)에 연결되어 있을 수 있고, 게이트 구동부(500)가 뻗어 있는 방향으로 뻗어 있을 수 있다. 구동부 제어 신호선(DCL)은 예컨대 비표시 영역(NDA)에서 게이트 구동부(500)와 나란하게 뻗어 있을 수 있다. 도면의 복잡화를 피하기 위해 도 1에서 구동부 제어 신호선(DCL)이 하나의 선으로 도시되어 있으나, 구동부 제어 신호선(DCL)은 게이트 구동부(500)로 전달되는 신호의 종류에 대응하는 개수의 신호선을 포함할 수 있고, 그보다 많거나 적은 수의 신호선을 포함할 수도 있다. 구동부 제어 신호선(DCL)의 신호선들은 게이트 구동부(500)보다 표시 영역(DA)으로부터 외곽에 게이트 구동부(500)와 나란하게 위치할 수 있지만, 이에 제한되지 않으며, 예컨대, 어떤 신호선은 게이트 구동부(500)와 표시 영역(DA) 사이에 위치할 수 있고, 어떤 신호선은 게이트 구동부(500)를 관통하여 위치할 수도 있다.
게이트 구동부(500)는 수직 개시 신호, 클록 신호 및 게이트 오프 전압에 준하는 저전압을 구동부 제어 신호선(DCL)을 통해 전달받아 게이트 신호(게이트 온 전압 및 게이트 오프 전압)를 생성하여 복수의 게이트선(G1…Gn)에 인가한다. 게이트 구동부(500)는 이들 신호를 이용하여 게이트 신호를 생성하고 출력하는 복수의 스테이지(ST1…STn)를 포함한다. 복수의 스테이지(ST1…STn)는 각각 복수의 게이트선(G1…Gn)과 일대일로 연결되어 있으며, 각 스테이지(ST1…STn)는 각 게이트선(G1…Gn)에 게이트 신호를 예컨대 순차적으로 출력한다. 또한, 이에 한정되지 않고, 복수의 스테이지(ST1…STn) 중 하나의 스테이지는 복수의 게이트선(G1…Gn) 중 2개의 게이트선과 연결될 수 있다. 이 경우, 각 스테이지는 2개의 게이트선에 게이트 신호를 출력한다. 또한, 하나의 스테이지에 3개 이상의 게이트선이 연결될 수도 있다.
게이트 구동부(500)는 표시 영역(DA)의 좌측 및/또는 우측에 위치할 수 있고, 상측 및/또는 하측에 위치할 수도 있다. 게이트 구동부(500)가 표시 패널의 좌측과 우측에 위치하는 경우, 표시 패널의 좌측에 위치하는 게이트 구동부는 홀수 번째 스테이지들(ST1, ST3, …)을 포함하고 표시 패널의 우측에 위치하는 게이트 구동부는 짝수 번째 스테이지들(ST2, ST4, …)을 포함할 수 있으며, 또는 그 반대일 수 있다. 하지만, 게이트 구동부(500)과 표시 패널의 좌측과 우측에 위치하더라도, 좌측 및 우측에 위치하는 게이트 구동부 각각은 전체 스테이지(ST1…STn)를 포함할 수도 있다.
각 스테이지(ST1…STn)는 복수의 트랜지스터 및 적어도 하나의 축전기를 포함한다. 각 트랜지스터의 채널층은 산화물 반도체를 포함한다. 각 스테이지(ST1…STn)는 실질적으로 직사각형일 수 있고, 모든 스테이지(ST1…STn)는 서로 실질적으로 동일한 크기(면적)를 가질 수 있다. 다시 말해, 표시 패널(300)에서 각 스테이지(ST1…STn)를 구성하는 복수의 트랜지스터 및 축전기가 형성되어 있는 영역의 크기가 각 스테이지(ST1…STn) 간에 서로 동일할 수 있고, 그러한 영역은 실질적으로 직사각형일 수 있다. 예컨대, 1번째 스테이지(ST1)와 n번째 스테이지(STn), 그리고 1번째 스테이지(ST1)와 n번째 스테이지(STn) 사이에 위치하는 2번째 스테이지는 서로 실질적으로 동일한 직사각형 영역에 위치할 수 있다. 따라서 각각의 스테이지를 도 1에서 동일한 면적과 모양의 직사각형으로 블록화하여 도시하였다.
도 2는 도 1에 따른 표시 장치의 하나의 화소의 등가 회로도이다.
도 2를 참고하면, 화소(PX)는 복수의 신호선(121, 171, 172)에 연결된다.
신호선은 게이트 신호를 전달하는 게이트선(121), 데이터 신호를 전달하는 데이터선(171) 및 구동 전압(ELVDD)을 전달하는 구동 전압선(172)을 포함한다.
게이트선(121)은 대략 행 방향으로 뻗어 있으며 서로가 거의 평행하고, 데이터선(171) 및 구동 전압선(172)은 대략 열 방향으로 뻗어 있으며 서로가 거의 평행하다.
화소(PX)는 스위칭 트랜지스터(Trs), 구동 트랜지스터(Trd), 스토리지 커패시터(Cst) 및 발광 다이오드(LD)를 포함한다.
스위칭 트랜지스터(Trs)는 제어 단자, 입력 단자 및 출력 단자를 가지는데, 제어 단자는 게이트선(121)에 연결되어 있고, 입력 단자는 데이터선(171)에 연결되어 있으며, 출력 단자는 구동 트랜지스터(Trd)에 연결되어 있다. 스위칭 트랜지스터(Trs)는 게이트선(121)에 인가되는 게이트 신호에 응답하여 데이터선(171)에 인가되는 데이터 신호를 구동 트랜지스터(Trd)에 전달한다.
구동 트랜지스터(Trd) 또한 제어 단자, 입력 단자 및 출력 단자를 가지는데, 제어 단자는 스위칭 박막 트랜지스터(T1)에 연결되어 있고, 입력 단자는 구동 전압선(172)에 연결되어 있으며, 출력 단자는 발광 다이오드(LD)에 연결되어 있다. 구동 트랜지스터(Trd)는 제어 단자와 출력 단자 사이에 걸리는 전압에 따라 그 크기가 달라지는 구동 전류(Id)를 흘린다.
스위칭 트랜지스터(Trs) 및 구동 트랜지스터(Trd)의 채널층은 산화물 반도체를 포함한다.
스토리지 커패시터(Cst)는 구동 트랜지스터(Trd)의 제어 단자와 입력 단자 사이에 연결되어 있다. 스토리지 커패시터(Cst)는 구동 트랜지스터(Trd)의 제어 단자에 인가되는 데이터 신호를 충전하고 스위칭 트랜지스터(Trs)가 턴 오프(turn off)된 뒤에도 이를 유지한다.
발광 다이오드(LD)는 구동 트랜지스터(Trd)의 출력 단자에 연결되어 있는 애노드(anode), 공통 전압(ELVSS)에 연결되어 있는 캐소드(cathode)를 가진다. 발광 다이오드(LD)는 구동 트랜지스터(Trd)의 출력 전류(Id)에 따라 세기를 달리하여 발광함으로써 영상을 표시한다.
스위칭 트랜지스터(Trs), 구동 트랜지스터(Trd), 스토리지 커패시터(Cst) 및 발광 다이오드(LD)의 연결 관계는 바뀔 수 있다.
여기서, 스위칭 트랜지스터(Trs) 및 구동 트랜지스터(Trd)는 그 구조가 상이하다. 또한, 스위칭 트랜지스터(Trs) 및 게이트 구동부(500)의 각 스테이지(ST1…STn)에 포함된 트랜지스터는 그 구조가 동일하다. 이러한 트랜지스터의 구조에 대해서는 도 3을 참고하여 설명한다.
도 3은 도 1에 따른 표시 장치에 포함된 트랜지스터의 단면의 일 예를 나타낸 도면이다.
도 3에서, Trs는 스위칭 트랜지스터를 의미하고, Stage Tr은 게이트 구동부(500)의 각 스테이지(ST1…STn)에 포함된 트랜지스터를 의미한다. 또한, Trd는 구동 트랜지스터를 의미한다.
도 3을 참고하면, 스위칭 트랜지스터(Trs) 및 게이트 구동부(500)의 각 스테이지(ST1…STn)에 포함된 트랜지스터(Stage Tr)은 스위칭 반도체층(120s), 스위칭 채널층(130), 스위칭 게이트 전극(150s), 스위칭 드레인 전극(171s) 및 스위칭 소스 전극(172s)을 포함한다. 구동 트랜지스터(Trd)는 구동 반도체층(120d), 구동 게이트 전극(150d), 구동 드레인 전극(171d) 및 구동 소스 전극(172d)을 포함한다.
기판(110) 위에 스위칭 반도체층(120s) 및 구동 반도체층(120d)이 위치한다.
기판(110)은 유리 또는 플라스틱을 포함한다.
스위칭 반도체층(120s) 및 구동 반도체층(120d)는 인듐-갈륨-아연 산화물(Indium Galium Zinc Oxide, IGZO), 인듐-아연 산화물(Indium Zinc Oxide, IZO), 하프늄-인듐-아연 산화물(Hafnium Indium Zinc Oxide, HIZO) 및 하프늄-아연 산화물(Hafnium Zinc Oxide, HZO) 중 적어도 하나를 포함한다.
구동 반도체층(120d)은 구동 소스 영역(122d), 구동 드레인 영역(123d) 및 구동 중간 영역(121d)을 포함한다. 구동 중간 영역(121d)은 구동 소스 영역(122d) 및 구동 드레인 영역(123d) 사이에 위치한다. 구동 중간 영역(121d)은 불순물이 도핑되지 않은 산화물 반도체이고, 구동 소스 영역(122d) 및 구동 드레인 영역(123d)은 후술하는 층간 절연막(160)의 수소(H)가 산화물 반도체로 확산되어 캐리어 농도가 높아져 도체화된 것이다. 여기서, 구동 중간 영역(121d)은 구동 트랜지스터(Trd)의 채널층이 된다.
스위칭 반도체층(120s)은 스위칭 소스 영역(122s), 스위칭 드레인 영역(123s) 및 스위칭 중간 영역(121s)을 포함한다. 스위칭 중간 영역(121s)은 스위칭 소스 영역(122s) 및 스위칭 드레인 영역(123s) 사이에 위치한다. 스위칭 중간 영역(121s)은 불순물이 도핑되지 않은 산화물 반도체이고, 스위칭 소스 영역(122s) 및 스위칭 드레인 영역(123s)은 후술하는 층간 절연막(160)의 수소가 산화물 반도체로 확산되어 캐리어 농도가 높아져 도체화된 것이다.
스위칭 채널층(130)은 스위칭 반도체층(120s) 위에 위치하고, 스위칭 중간 영역(121s)과 중첩한다. 스위칭 채널층(130)의 폭은 스위칭 중간 영역(121s)의 폭보다 작을 수 있다. 또한, 이에 한정되지 않고, 스위칭 채널층(130)의 폭은 스위칭 중간 영역(121s)의 폭과 동일할 수도 있다. 스위칭 채널층(130)은 불순물이 도핑되지 않은 산화물 반도체로서, 인듐-주석-갈륨-아연 산화물(Indium Tin Galium Zinc Oxide, ITGZO) 및 인듐-주석-아연 산화물(Indium Tin Zinc Oxide, ITZO) 중 적어도 하나를 포함한다. 이러한 스위칭 채널층(130)은 스위칭 트랜지스터(Trs) 및 게이트 구동부(500)의 각 스테이지(ST1…STn)에 포함된 트랜지스터(Stage Tr)의 채널층이 된다.
스위칭 트랜지스터(Trs) 및 게이트 구동부(500)의 각 스테이지(ST1…STn)에 포함된 트랜지스터(Stage Tr)의 채널층과 구동 트랜지스터(Trd)의 채널층을 비교하면, 채널층의 재질 및 위치에서 차이가 있다.
스위칭 트랜지스터(Trs) 및 게이트 구동부(500)의 각 스테이지(ST1…STn)에 포함된 트랜지스터(Stage Tr)의 채널층은 주석이 포함된 산화물 반도체를 포함하고, 구동 트랜지스터(Trd)의 채널층은 주석이 포함되지 않은 산화물 반도체를 포함한다. 이러한 차이로 인하여, 스위칭 트랜지스터(Trs) 및 게이트 구동부(500)의 각 스테이지(ST1…STn)에 포함된 트랜지스터(Stage Tr)의 채널층의 이동도가 구동 트랜지스터(Trd)의 채널층의 이동도보다 높게 된다.
각 스테이지(ST1…STn)에 포함된 트랜지스터(Stage Tr)의 채널층의 이동도가 높아짐에 따라, 각 스테이지(ST1…STn)에 포함된 트랜지스터(Stage Tr)의 크기를 줄이거나, 각 스테이지(ST1…STn)에 포함된 트랜지스터(Stage Tr)의 수를 줄일 수 있다. 이에 따라, 게이트 구동부(500)의 크기를 줄일 수 있게 되므로, 비표시 영역(NDA)의 폭을 줄일 수 있다.
스위칭 트랜지스터(Trs)의 채널층의 이동도가 높아짐에 따라, 스위칭 트랜지스터(Trs)이 인가되는 전압/전류에 대한 스트레스(stress)가 감소하게 할 수 있다.
구동 트랜지스터(Trd)의 경우, 채널층의 이동도가 상대적으로 감소함에 따라, 구동 트랜지스터(Trd)의 구동 범위(driving range)를 보다 넓게 확보할 수 있게 된다. 이에 따라, 계조 표현에 유리할 수 있다.
또한, 스위칭 트랜지스터(Trs) 및 게이트 구동부(500)의 각 스테이지(ST1…STn)에 포함된 트랜지스터(Stage Tr)의 채널층은 스위칭 반도체층(120s) 위에 위치하며, 스위칭 중간 영역(121s)과 중첩하고, 구동 트랜지스터(Trd)의 채널층은 기판(110) 위에 위치한다.
기판(110)과 스위칭 반도체층(120s) 및 구동 반도체층(120d) 사이에 버퍼층이 위치할 수 있다. 버퍼층은 무기 절연막을 포함할 수 있다. 버퍼층은 불순물 또는 수분과 같이 불필요한 성분의 침투를 방지하면서 동시에 표면을 평탄화하는 역할을 한다.
스위칭 채널층(130) 및 구동 중간 영역(121d) 위에 게이트 절연막(140)이 위치한다. 게이트 절연막(140)은 산화규소(SiOx) 및 질화규소(SiNx) 중 적어도 어느 하나를 포함할 수 있다.
게이트 절연막(140) 위에 구동 게이트 전극(150d) 및 스위칭 게이트 전극(150s)이 위치한다. 구동 게이트 전극(150d)은 구동 중간 영역(121d)과 중첩하고, 스위칭 게이트 전극(150s)은 스위칭 채널층(130)과 중첩한다.
구동 소스 영역(122d), 구동 드레인 영역(123d), 스위칭 소스 영역(122s), 스위칭 드레인 영역(123s), 구동 게이트 전극(150d) 및 스위칭 게이트 전극(150s) 위에 층간 절연막(160)이 위치한다. 층간 절연막(160)은 질화산화규소(SiONx)를 포함한다. 또한, 층간 절연막(160)은 산화규소(SiOx) 및 질화규소(SiNx)를 포함할 수도 있다. 이러한 층간 절연막(160)은 게이트 절연막(140)보다 수소 함류량이 많다.
층간 절연막(160)은 제1 접촉구(161), 제2 접촉구(162), 제3 접촉구(163) 및 제4 접촉구(164)를 포함한다. 제1 접촉구(161)는 구동 드레인 영역(123d)과 중첩하고, 제2 접촉구(162)는 구동 소스 영역(122d)과 중첩한다. 제3 접촉구(163)는 스위칭 드레인 영역(123s)과 중첩하고, 제4 접촉구(164)는 스위칭 소스 영역(122s)과 중첩한다.
층간 절연막(160) 위에 구동 드레인 전극(171d), 구동 소스 전극(172d), 스위칭 드레인 전극(171s) 및 스위칭 소스 전극(172s)이 위치한다. 구동 드레인 전극(171d)은 제1 접촉구(161)하여 구동 드레인 영역(123d)과 연결된다. 구동 소스 전극(172d)은 제2 접촉구(162)를 통하여 구동 소스 영역(122d)과 연결된다. 스위칭 드레인 전극(171s)은 제3 접촉구(163)를 통하여 스위칭 드레인 영역(123s)과 연결된다. 스위칭 소스 전극(172s)은 제4 접촉구(164)를 통하여 스위칭 소스 영역(122s)과 연결된다.
그러면, 도 4 내지 도 13 및 도 3을 참고하여 본 발명의 일 실시예에 따른 발광 표시 장치의 제조 방법에 대해 설명한다.
도 4 내지 도 13은 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 개략적은 도시한 단면도이다.
도 4 내지 도 13에서, Trs는 스위칭 트랜지스터를 의미하고, Stage Tr은 게이트 구동부(500)의 각 스테이지(ST1…STn)에 포함된 트랜지스터를 의미한다. 또한, Trd는 구동 트랜지스터를 의미한다.
도 4를 참고하면, 기판(110) 위에 제1 반도체 물질층(120a) 및 제2 반도체 물질층(130a)을 차례로 형성한다.
제1 반도체 물질층(120a)은 인듐-갈륨-아연 산화물(Indium Galium Zinc Oxide, IGZO), 인듐-아연 산화물(Indium Zinc Oxide, IZO), 하프늄-인듐-아연 산화물(Hafnium Indium Zinc Oxide, HIZO) 및 하프늄-아연 산화물(Hafnium Zinc Oxide, HZO) 중 적어도 하나를 포함한다. 제2 반도체 물질층(130a)은 인듐-주석-갈륨-아연 산화물(Indium Tin Galium Zinc Oxide, ITGZO) 및 인듐-주석-아연 산화물(Indium Tin Zinc Oxide, ITZO) 중 적어도 하나를 포함한다.
제1 반도체 물질층(120a) 및 제2 반도체 물질층(130a)은 주석의 포함 여부에 따라 차이가 있다. 즉, 제1 반도체 물질층(120a)은 주석이 포함되지 않은 산화물 반도체를 포함하고, 제2 반도체 물질층(130a)은 주석이 포함된 산화물 반도체를 포함한다.
도 5를 참고하면, 제2 반도체 물질층(130a) 위에 제1 감광막(50)을 형성한 후, 마스크(200)를 사용하여 제1 감광막(50)을 노광한다.
마스크(200)는 투명 기판(210) 및 차광막(220)으로 이루어져 있으며, 차광 영역(A), 투과 영역(B) 및 반투과 영역(C)을 포함한다. 차광 영역(A)은 차광막(220)이 위치하는 영역으로, 빛을 완전히 차단하는 영역이다. 투과 영역(B)은 차광막(220)이 존재하지 않은 영역으로, 빛이 투과하는 영역이다. 반투과 영역(C)은 복수 개의 차광막(220)이 좁은 간격으로 위치하는 영역으로 투과 영역(B)에 비해 투과하는 빛의 양이 적은 영역이다. 투과 영역(B)은 스위칭 트랜지스터(Trs) 및 게이트 구동부(500)의 각 스테이지(ST1…STn)에 포함된 트랜지스터(Stage Tr)가 형성되는 영역에만 위치한다. 이러한 마스크(200)를 하프톤(half-tone) 마스크 또는 슬릿(slit) 마스크라고 지칭하기도 한다.
도 6을 참고하면, 노광된 제1 감광막(50)은 현상하여 제2 감광막(50s) 및 제3 감광막(50d)을 형성한다. 제2 감광막(50s)은 스위칭 트랜지스터(Trs) 및 게이트 구동부(500)의 각 스테이지(ST1…STn)에 포함된 트랜지스터(Stage Tr)가 형성되는 영역에 위치하고, 제3 감광막(50d)은 구동 트랜지스터(Trd)가 형성되는 영역에 위치한다.
제2 감광막(50s)은 제1 부분(51) 및 제1 부분보다 두께가 얇은 제2 부분(52)을 포함한다. 제1 부분(51)은 마스크(200)의 투과 영역(B)에 의해 노광된 부분이고, 제2 부분(52)은 마스크(200)의 반투과 영역(C)에 의해 노광된 부분이다. 제3 감광막(50d)의 두께는 제2 감광막(50s)의 제2 부분(52)의 두께와 동일하다. 제3 감광막(50d)은 마스크(200)의 반투과 영역(C)에 의해 노광된 부분이다.
도 7을 참고하면, 제1 식각 공정을 실시하여 제1 반도체 물질층(120a) 및 제2 반도체 물질층(130a)을 식각한다. 제1 반도체 물질층(120a)의 식각으로 인하여 스위칭 반도체층(120s) 및 구동 반도체층(120d)이 형성된다. 스위칭 반도체층(120s)은 스위칭 트랜지스터(Trs) 및 게이트 구동부(500)의 각 스테이지(ST1…STn)에 포함된 트랜지스터(Stage Tr)가 형성되는 영역에 위치하고, 구동 반도체층(120d)은 구동 트랜지스터(Trd)가 형성되는 영역에 위치한다.
제1 식각 공정은 제2 감광막(50s) 및 제3 감광막(50d)을 마스크로 하여 제1 반도체 물질층(120a) 및 제2 반도체 물질층(130a)을 식각하는 것으로, 습식 식각 공정을 실시한다.
도 8을 참고하면, 제2 감광막(50s) 및 제3 감광막(50d)을 애슁(ashing) 처리하여 제4 감광막(55s)를 형성한다.
제2 감광막(50s) 및 제3 감광막(50d)을 애슁 처리하면, 제2 감광막(50s)의 제2 부분(52) 및 제3 감광막(50d)은 제거되고, 제2 감광막(50s)은 제1 부분(51)이 두께가 얇아져 제4 감광막(55s)이 된다.
도 9를 참고하면, 제2 식각 공정을 실시하여 스위칭 채널층(130)을 형성한다. 스위칭 채널층(130)은 스위칭 트랜지스터(Trs) 및 게이트 구동부(500)의 각 스테이지(ST1…STn)에 포함된 트랜지스터(Stage Tr)가 형성되는 영역에 위치한다.
제2 식각 공정은 제4 감광막(55s)을 마스크로 하여 제2 반도체 물질층(130a)을 식각하는 것으로, 건식 식각 공정을 실시한다. 제2 식각 공정에서는 SF6, CF4, CHF3, CHF5, C4F8과 같은 불소(F)를 포함하는 식각 가스를 사용한다. 이러한 식각 가스는 주석이 포함된 제2 반도체 물질층(130a)과 주석이 포함되지 않은 제1 반도체 물질층(120a)에 대해 식각 선택비를 가진다. 즉, 불소를 포함하는 식각 가스는 주석과 반응이 용이하기 때문에 제2 반도체 물질층(130a)의 식각이 빠르므로, 제2 식각 공정에서, 제4 감광막(55s)과 중첩하는 제2 반도체 물질층(130a) 이외의 제2 반도체 물질층(130a)을 식각할 수 있다.
이와 같이, 하나의 마스크 공정으로 스위칭 반도체층(120s), 구동 반도체층(120d) 및 스위칭 채널층(130)을 형성할 수 있다. 이에 따라, 마스크 공정의 수를 줄일 수 있다.
도 10을 참고하면, 제4 감광막(55s)을 제거한 후, 기판(110), 스위칭 반도체층(120s), 구동 반도체층(120d) 및 스위칭 채널층(130) 위에 게이트 절연막 물질층(140a)을 형성한 다음, 게이트 절연막 물질층(140a) 위에 스위칭 게이트 전극(150s) 및 구동 게이트 전극(150d)을 형성한다. 게이트 절연막 물질층(140a)은 게이트 절연막(140)은 산화규소(SiOx) 및 질화규소(SiNx) 중 적어도 어느 하나를 포함할 수 있다. 스위칭 게이트 전극(150s)은 스위칭 채널층(130)과 중첩하고, 구동 게이트 전극(150d)은 구동 반도체층(120d)과 중첩한다.
도 11을 참고하면, 스위칭 게이트 전극(150s) 및 구동 게이트 전극(150d)을 마스크로 하여 게이트 절연막 물질층(140a)을 식각하여 게이트 절연막(140)을 형성한다.
도 12를 참고하면, 스위칭 반도체층(120s), 구동 반도체층(120d), 스위칭 게이트 전극(150s) 및 구동 게이트 전극(150d) 위에 층간 절연막(160)을 형성한다. 층간 절연막(160)은 질화산화규소(SiONx)를 포함한다. 또한, 층간 절연막(160)은 산화규소(SiOx) 및 질화규소(SiNx)를 포함할 수도 있다. 이러한 층간 절연막(160)은 게이트 절연막(140)보다 수소 함류량이 많다.
층간 절연막(160)을 형성할 때, 열처리 공정을 진행하는데, 이 때, 층간 절연막(160)에 포함된 수소(H)가 스위칭 반도체층(120s) 및 구동 반도체층(120d)으로 확산된다. 층간 절연막(160)으로부터 수소가 확산된 스위칭 반도체층(120s) 부분은 확산된 수소에 의해 캐리어 농도가 높아져 도체의 성질을 띄게 되어 스위칭 소스 영역(122s) 및 스위칭 드레인 영역(123s)이 된다. 또한, 층간 절연막(160)으로부터 수소가 확산된 구동 반도체층(120d) 부분은 확산된 수소에 의해 캐리어 농도가 높아져 도체의 성질을 띄게 되어 구동 소스 영역(122d) 및 구동 드레인 영역(123d)이 된다.
이에 따라, 스위칭 반도체층(120s)은 스위칭 소스 영역(122s), 스위칭 드레인 영역(123s) 및 스위칭 중간 영역(121s)을 포함하게 되고, 구동 반도체층(120d)은 구동 소스 영역(122d), 구동 드레인 영역(123d) 및 구동 중간 영역(121d)을 포함하게 된다.
도 13을 참고하면, 층간 절연막(160)에 제1 접촉구(161), 제2 접촉구(162), 제3 접촉구(163) 및 제4 접촉구(164)를 형성한다. 제1 접촉구(161)는 구동 드레인 영역(123d)과 중첩하고, 제2 접촉구(162)는 구동 소스 영역(122d)과 중첩한다. 제3 접촉구(163)는 스위칭 드레인 영역(123s)과 중첩하고, 제4 접촉구(164)는 스위칭 소스 영역(122s)과 중첩한다.
도 3을 참고하면, 층간 절연막(160) 위에 구동 드레인 전극(171d), 구동 소스 전극(172d), 스위칭 드레인 전극(171s) 및 스위칭 소스 전극(172s)을 형성한다. 구동 드레인 전극(171d)은 제1 접촉구(161)하여 구동 드레인 영역(123d)과 연결된다. 구동 소스 전극(172d)은 제2 접촉구(162)를 통하여 구동 소스 영역(122d)과 연결된다. 스위칭 드레인 전극(171s)은 제3 접촉구(163)를 통하여 스위칭 드레인 영역(123s)과 연결된다. 스위칭 소스 전극(172s)은 제4 접촉구(164)를 통하여 스위칭 소스 영역(122s)과 연결된다.
이 후, 구동 트랜지스터(Trd)에 연결되는 발광 다이오드(LD)를 형성할 수 있다(도 2 참조).
한편, 화소의 구조는 다양하게 형성될 수 있다. 이에 대해, 도 14를 참고하여 설명한다.
도 14는 본 발명의 일 실시예에 따른 표시 장치의 하나의 화소의 등가 회로도이다.
도 14를 참고하면, 화소(PX)는 복수의 신호선(121, 122, 123, 128, 171, 172, 192)에 연결된다.
신호선(121, 122, 123, 128, 171, 172, 192)은 스캔 신호(Sn)를 전달하는 게이트선(121), 초기화 트랜지스터(T4)에 전단 스캔 신호(Sn-1)를 전달하는 전단 게이트선(122), 동작 제어 트랜지스터(T5) 및 발광 제어 트랜지스터(T6)에 발광 제어 신호(EM)를 전달하는 발광 제어선(123), 바이패스 트랜지스터(T7)에 바이패스 신호(BP)를 전달하는 바이패스 제어선(128), 게이트선(121)과 교차하며 데이터 신호(Dm)를 전달하는 데이터선(171), 구동 전압(ELVDD)을 전달하며 데이터선(171)과 거의 평행하게 형성되어 있는 구동 전압선(172), 구동 트랜지스터(T1)를 초기화하는 초기화 전압(Vint)을 전달하는 초기화 전압선(192)을 포함한다.
화소(PX)는 복수의 신호선에 연결되어 있는 복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7), 스토리지 캐패시터(storage capacitor, Cst) 및 유기 발광 다이오드(organic light emitting diode, OLED)를 포함한다.
트랜지스터(T1, T2, T3, T4, T5, T6, T7)는 구동 트랜지스터(driving transistor)(T1), 스위칭 트랜지스터(switching transistor)(T2), 보상 트랜지스터(compensation transistor)(T3), 초기화 트랜지스터(initialization transistor)(T4), 동작 제어 트랜지스터(operation control transistor)(T5), 발광 제어 트랜지스터(light emission control transistor)(T6) 및 바이패스 트랜지스터(bypass transistor)(T7)를 포함한다.
여기서, 구동 트랜지스터(T1)의 구조는 도 3에 도시한 구동 트랜지스터(Trd)의 구조와 동일하다. 또한, 스위칭 트랜지스터(T2), 보상 트랜지스터(T3), 초기화 트랜지스터(T4), 동작 제어 트랜지스터(T5), 발광 제어 트랜지스터(T6) 및 바이패스 트랜지스터(T7)의 구조는 도 3에 도시한 스위칭 트랜지스터(Trs)의 구조와 동일하다.
구동 트랜지스터(T1)의 게이트 전극(G1)은 스토리지 캐패시터(Cst)의 일단(Cst1)과 연결되어 있고, 구동 트랜지스터(T1)의 소스 전극(S1)은 동작 제어 트랜지스터(T5)를 경유하여 구동 전압선(172)과 연결되어 있으며, 구동 트랜지스터(T1)의 드레인 전극(D1)은 발광 제어 트랜지스터(T6)를 경유하여 발광 다이오드(LD)의 애노드(anode)와 전기적으로 연결되어 있다. 구동 트랜지스터(T1)는 스위칭 트랜지스터(T2)의 스위칭 동작에 따라 데이터 신호(Dm)를 전달받아 발광 다이오드(LD)에 구동 전류(Id)를 공급한다.
스위칭 트랜지스터(T2)의 게이트 전극(G2)은 게이트선(121)과 연결되어 있고, 스위칭 트랜지스터(T2)의 소스 전극(S2)은 데이터선(171)과 연결되어 있으며, 스위칭 트랜지스터(T2)의 드레인 전극(D2)은 구동 트랜지스터(T1)의 소스 전극(S1)과 연결되어 있으면서 동작 제어 트랜지스터(T5)을 경유하여 구동 전압선(172)과 연결되어 있다. 이러한 스위칭 트랜지스터(T2)는 게이트선(121)을 통해 전달받은 스캔 신호(Sn)에 따라 턴 온되어 데이터선(171)으로 전달된 데이터 신호(Dm)을 구동 트랜지스터(T1)의 소스 전극으로 전달하는 스위칭 동작을 수행한다.
보상 트랜지스터(T3)의 게이트 전극(G3)은 게이트선(121)에 연결되어 있고, 보상 트랜지스터(T3)의 소스 전극(S3)은 구동 트랜지스터(T1)의 드레인 전극(D1)과 연결되어 있으면서 발광 제어 트랜지스터(T6)를 경유하여 발광 다이오드(LD)의 애노드(anode)와 연결되어 있으며, 보상 트랜지스터(T3)의 드레인 전극(D3)은 초기화 트랜지스터(T4)의 드레인 전극(D4), 스토리지 캐패시터(Cst)의 일단(Cst1) 및 구동 트랜지스터(T1)의 게이트 전극(G1)에 함께 연결되어 있다. 이러한 보상 트랜지스터(T3)는 게이트선(121)을 통해 전달받은 스캔 신호(Sn)에 따라 턴 온되어 구동 트랜지스터(T1)의 게이트 전극(G1)과 드레인 전극(D1)을 서로 연결하여 구동 트랜지스터(T1)를 다이오드 연결시킨다.
초기화 트랜지스터(T4)의 게이트 전극(G4)은 전단 게이트선(122)과 연결되어 있고, 초기화 트랜지스터(T4)의 소스 전극(S4)은 초기화 전압선(192)과 연결되어 있으며, 초기화 트랜지스터(T4)의 드레인 전극(D4)은 보상 트랜지스터(T3)의 드레인 전극(D3)을 거쳐 스토리지 캐패시터(Cst)의 일단(Cst1) 및 구동 트랜지스터(T1)의 게이트 전극(G1)에 함께 연결되어 있다. 이러한 초기화 트랜지스터(T4)는 전단 게이트선(122)을 통해 전달받은 전단 스캔 신호(Sn-1)에 따라 턴 온되어 초기화 전압(Vint)을 구동 트랜지스터(T1)의 게이트 전극(G1)에 전달하여 구동 트랜지스터(T1)의 게이트 전극(G1)의 게이트 전압을 초기화시키는 초기화 동작을 수행한다.
동작 제어 트랜지스터(T5)의 게이트 전극(G5)은 발광 제어선(123)과 연결되어 있으며, 동작 제어 트랜지스터(T5)의 소스 전극(S5)은 구동 전압선(172)와 연결되어 있고, 동작 제어 트랜지스터(T5)의 드레인 전극(D5)은 구동 트랜지스터(T1)의 소스 전극(S1) 및 스위칭 트랜지스터(T2)의 드레인 전극(S2)에 연결되어 있다.
발광 제어 트랜지스터(T6)의 게이트 전극(G6)은 발광 제어선(123)과 연결되어 있으며, 발광 제어 트랜지스터(T6)의 소스 전극(S6)은 구동 트랜지스터(T1)의 드레인 전극(D1) 및 보상 트랜지스터(T3)의 소스 전극(S3)과 연결되어 있고, 발광 제어 트랜지스터(T6)의 드레인 전극(D6)은 발광 다이오드(LD)의 애노드(anode)와 전기적으로 연결되어 있다. 이러한 동작 제어 트랜지스터(T5) 및 발광 제어 트랜지스터(T6)는 발광 제어선(123)을 통해 전달받은 발광 제어 신호(EM)에 따라 동시에 턴 온되고 이를 통해 구동 전압(ELVDD)이 다이오드 연결된 구동 트랜지스터(T1)를 통해 보상되어 발광 다이오드(LD)에 전달된다.
바이패스 트랜지스터(T7)의 게이트 전극(G7)은 바이패스 제어선(128)과 연결되어 있고, 바이패스 트랜지스터(T7)의 소스 전극(S7)은 발광 제어 트랜지스터(T6)의 드레인 전극(D6) 및 발광 다이오드(LD)의 애노드에 함께 연결되어 있고, 바이패스 트랜지스터(T7)의 드레인 전극(D7)은 초기화 전압선(192) 및 초기화 박막 트랜지스터(T4)의 소스 전극(S4)에 함께 연결되어 있다. 바이패스 트랜지스터(T7)가 오프된 상태에서 구동 전류(Id)의 일부는 바이패스 전류(Ibp)로 바이패스 트랜지스터(T7)를 통해 빠져나가게 한다.
스토리지 캐패시터(Cst)의 타단(Cst2)은 구동 전압선(172)과 연결되어 있으며, 발광 다이오드(LD)의 캐소드(cathode)는 공통 전압(ELVSS)을 전달하는 공통 전압선(741)과 연결되어 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
120a: 제1 반도체 물질층 120d: 구동 반도체층
120s: 스위칭 반도체층 121: 게이트선
121d: 구동 중간 영역 130: 스위칭 채널층
130a: 제2 반도체 물질층 150d; 구동 게이트 전극
150s: 스위칭 게이트 전극 171: 데이터선
171d: 구동 드레인 전극 171s: 스위칭 드레인 전극
172: 구동 전압선 172d: 구동 드레인 전극
172s: 구동 소스 전극 200: 마스크

Claims (20)

  1. 표시 영역 및 비표시 영역을 포함하는 기판,
    상기 비표시 영역의 상기 기판 위에 위치하고, 게이트 신호를 생성하여 상기 표시 영역에 게이트 신호를 출력하는 복수의 스테이지를 포함하는 게이트 구동부,
    상기 표시 영역의 상기 기판 위에 위치하는 스위칭 트랜지스터 및 구동 트랜지스터, 그리고
    상기 구동 트랜지스터에 연결되는 발광 다이오드를 포함하고,
    각 상기 스테이지는 복수의 트랜지스터를 포함하고,
    상기 스테이지에 포함된 트랜지스터의 채널층 및 상기 구동 트랜지스터의 채널층은 산화물 반도체를 포함하고,
    상기 스테이지에 포함된 트랜지스터의 채널층의 물질은 상기 구동 트랜지스터의 채널층의 물질과 서로 다르고,
    상기 스테이지에 포함된 트랜지스터의 채널층은 주석을 포함하는 표시 장치.
  2. 제1항에서,
    상기 스위칭 트랜지스터의 채널층의 물질은 상기 스테이지에 포함된 트랜지스터의 채널층의 물질과 동일한 표시 장치.
  3. 제2항에서,
    상기 스테이지에 포함된 트랜지스터의 채널층과 상기 구동 트랜지스터의 채널층은 서로 다른 층에 위치하는 표시 장치.
  4. 제3항에서,
    상기 스위칭 트랜지스터의 채널층과 상기 스테이지에 포함된 트랜지스터의 채널층은 동일한 층에 위치하는 표시 장치.
  5. 제4항에서,
    상기 스테이지에 포함된 트랜지스터 및 상기 스위칭 트랜지스터는 각각
    상기 기판 위에 위치하고, 스위칭 소스 영역 및 스위칭 드레인 영역을 포함하는 스위칭 반도체층,
    상기 스위칭 반도체층 위에 위치하는 스위칭 채널층,
    상기 스위칭 채널층 위에 위치하는 게이트 절연막,
    상기 게이트 절연막 위에 위치하고, 상기 스위칭 채널층과 중첩하는 스위칭 게이트 전극,
    상기 스위칭 소스 영역에 연결되는 스위칭 소스 전극, 그리고
    상기 스위칭 드레인 영역에 연결되는 스위칭 드레인 전극을 포함하고,
    상기 스위칭 반도체층은 상기 스위칭 소스 영역 및 상기 스위칭 드레인 영역 사이에 위치하는 스위칭 중간 영역을 더 포함하고,
    상기 스위칭 채널층은 상기 스위칭 중간 영역과 중첩하는 표시 장치.
  6. 제5항에서,
    상기 스테이지에 포함된 트랜지스터의 채널층 및 상기 스위칭 트랜지스터의 채널층은 각각 상기 스위칭 채널층인 표시 장치.
  7. 제6항에서,
    상기 구동 트랜지스터는
    상기 기판 위에 위치하고, 구동 소스 영역, 구동 드레인 영역, 그리고 상기 구동 소스 영역 및 상기 구동 드레인 영역 사이에 위치하는 구동 중간 영역을 포함하는 구동 반도체층,
    상기 구동 반도체층 위에 위치하는 상기 게이트 절연막,
    상기 게이트 절연막 위에 위치하고, 상기 구동 반도체층과 중첩하는 구동 게이트 전극,
    상기 구동 소스 영역에 연결되는 구동 소스 전극, 그리고
    상기 구동 드레인 영역에 연결되는 구동 드레인 전극을 포함하는 표시 장치.
  8. 제7항에서,
    상기 구동 트랜지스터의 채널층은 상기 구동 중간 영역인 표시 장치.
  9. 제8항에서,
    상기 스위칭 중간 영역의 물질은 상기 구동 중간 영역의 물질과 동일한 표시 장치.
  10. 표시 영역 및 비표시 영역을 포함하는 기판, 상기 비표시 영역의 상기 기판 위에 위치하고, 게이트 신호를 생성하여 상기 표시 영역에 게이트 신호를 출력하는 복수의 스테이지를 포함하는 게이트 구동부, 상기 표시 영역의 상기 기판 위에 위치하는 스위칭 트랜지스터 및 구동 트랜지스터, 그리고 상기 구동 트랜지스터에 연결되는 발광 다이오드를 포함하는 표시 장치의 제조 방법에 있어서,
    상기 기판 위에 제1 반도체 물질층 및 제2 반도체 물질층을 차례로 형성하는 단계,
    상기 제1 반도체 물질층을 식각하여 스위칭 반도체층 및 구동 반도체층을 형성하고, 상기 제2 반도체 물질층을 식각하여 상기 스위칭 반도체층과 중첩하는 스위칭 채널층을 형성하는 단계,
    상기 기판, 상기 스위칭 반도체층, 상기 구동 반도체층 및 상기 스위칭 채널층 위에 게이트 절연막 물질층을 형성하는 단계,
    상기 게이트 절연막 물질층 위에 상기 스위칭 채널층과 중첩하는 스위칭 게이트 전극 및 상기 구동 반도체층과 중첩하는 구동 게이트 전극을 형성하는 단계,
    상기 스위칭 게이트 전극 및 상기 구동 게이트 전극을 마스크로 하여 상기 게이트 절연막 물질층 식각하여 게이트 절연막을 형성하는 단계,
    상기 스위칭 반도체층, 상기 구동 반도체층, 상기 스위칭 게이트 전극 및 상기 구동 게이트 전극 위에 층간 절연막을 형성하는 단계,
    상기 층간 절연막 위에 스위칭 소스 전극, 스위칭 드레인 전극, 구동 소스 전극 및 구동 드레인 전극을 형성하는 단계, 그리고
    상기 구동 드레인 전극에 연결되는 상기 발광 다이오드를 형성하는 단계를 포함하고,
    상기 제1 반도체 물질층 및 상기 제2 반도체 물질층은 산화물 반도체를 포함하고,
    상기 제1 반도체 물질층 의 물질은 상기 제2 반도체 물질층의 물질은 서로 다르고,
    상기 제2 반도체 물질층은 주석을 포함하는 표시 장치의 제조 방법.
  11. 제10항에서,
    상기 스위칭 반도체층 및 상기 구동 반도체층을 형성하는 단계와 상기 스위칭 채널층을 형성하는 단계는
    상기 제2 반도체 물질층 위에 제1 감광막을 형성하는 단계,
    마스크를 사용하여 상기 제1 감광막을 노광 및 현상하여 제2 감광막 및 제3 감광막을 형성하는 단계,
    제1 식각 공정으로 상기 제1 반도체 물질층 및 상기 제2 반도체 물질층을 식각하는 단계,
    상기 제2 감광막 및 상기 제3 감광막을 애슁 처리하여 제4 감광막을 형성하는 단계,
    제2 식각 공정으로 상기 제2 반도체 물질층을 식각하는 단계,
    상기 제4 감광막을 제거하는 단계를 포함하는 표시 장치의 제조 방법.
  12. 제11항에서,
    상기 마스크는 차광 영역, 투과 영역 및 반투과 영역을 포함하는 표시 장치의 제조 방법.
  13. 제12항에서,
    상기 제1 식각 공정은 상기 제2 감광막 및 상기 제3 감광막을 마스크로 하여 상기 제1 반도체 물질층 및 상기 제2 반도체 물질층을 식각하는 것을 포함하고,
    상기 제1 반도체 물질층의 식각으로 상기 스위칭 반도체층 및 상기 구동 반도체층을 형성하는 표시 장치의 제조 방법.
  14. 제13항에서,
    상기 제4 감광막을 형성하는 단계에서, 상기 제3 감광막이 제거되고, 상기 제2 감광막의 일부가 제거되는 표시 장치의 제조 방법.
  15. 제14항에서,
    상기 제2 식각 공정은 상기 제4 감광막을 마스크로 하여 상기 제2 반도체 물질층을 식각하여 상기 스위칭 채널층을 형성하는 표시 장치의 제조 방법.
  16. 제15항에서,
    상기 층간 절연막을 형성하는 단계는
    열처리를 실시하여, 상기 층간 절연막의 수소가 상기 스위칭 반도체층 및 상기 구동 반도체층으로 확산하는 것을 포함하는 표시 장치의 제조 방법.
  17. 제16항에서,
    각 상기 스테이지는 복수의 트랜지스터를 포함하고,
    상기 스테이지에 포함된 트랜지스터의 구조와 상기 스위칭 트랜지스터의 구조는 동일한 표시 장치의 제조 방법.
  18. 제17항에서,
    상기 스위칭 트랜지스터는 상기 스위칭 반도체층, 상기 스위칭 채널층, 상기 스위칭 게이트 전극, 상기 스위칭 소스 전극 및 상기 스위칭 드레인 전극을 포함하고,
    상기 구동 트랜지스터는 상기 구동 반도체층, 상기 구동 게이트 전극, 상기 구동 소스 전극 및 상기 구동 드레인 전극을 포함하는 표시 장치의 제조 방법.
  19. 제18항에서,
    상기 스위칭 트랜지스터의 채널층은 상기 스위칭 채널층인 표시 장치의 제조 방법.
  20. 제19항에서,
    상기 스위칭 반도체층은 상기 스위칭 채널층과 중첩하는 스위칭 중간 영역을 포함하고,
    상기 상기 구동 반도체층은 상기 구동 게이트 전극과 중첩하는 구동 중간 영역을 포함하고,
    상기 구동 트랜지스터의 채널층은 상기 구동 중간 영역인 표시 장치의 제조 방법.
KR1020180105501A 2018-09-04 2018-09-04 표시 장치 및 그 제조 방법 Active KR102469187B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180105501A KR102469187B1 (ko) 2018-09-04 2018-09-04 표시 장치 및 그 제조 방법
US16/529,516 US10868049B2 (en) 2018-09-04 2019-08-01 Display device and manufacturing method thereof
CN201910832800.2A CN110890382B (zh) 2018-09-04 2019-09-04 显示装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180105501A KR102469187B1 (ko) 2018-09-04 2018-09-04 표시 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20200027616A KR20200027616A (ko) 2020-03-13
KR102469187B1 true KR102469187B1 (ko) 2022-11-21

Family

ID=69639648

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180105501A Active KR102469187B1 (ko) 2018-09-04 2018-09-04 표시 장치 및 그 제조 방법

Country Status (3)

Country Link
US (1) US10868049B2 (ko)
KR (1) KR102469187B1 (ko)
CN (1) CN110890382B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109686314B (zh) 2019-03-01 2021-01-29 京东方科技集团股份有限公司 像素电路、显示基板和显示装置
KR102798046B1 (ko) 2020-11-11 2025-04-22 삼성디스플레이 주식회사 디스플레이 장치
WO2022125249A1 (en) * 2020-12-07 2022-06-16 Apple Inc. Display circuitry with semiconducting oxide transistors
US12096657B2 (en) 2020-12-07 2024-09-17 Apple Inc. Display circuitry with semiconducting oxide transistors

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2172977A1 (en) 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
US8441047B2 (en) * 2009-04-10 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5806043B2 (ja) 2010-08-27 2015-11-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102132781B1 (ko) * 2013-07-12 2020-07-13 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102225594B1 (ko) 2013-09-12 2021-03-09 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
US9214508B2 (en) * 2014-02-24 2015-12-15 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
US9490276B2 (en) * 2014-02-25 2016-11-08 Lg Display Co., Ltd. Display backplane and method of fabricating the same
KR102157689B1 (ko) 2014-06-27 2020-09-21 엘지디스플레이 주식회사 평판 표시장치용 박막 트랜지스터 어레이 기판
KR102417807B1 (ko) * 2015-03-23 2022-07-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102640164B1 (ko) 2016-05-09 2024-02-23 삼성디스플레이 주식회사 박막 트랜지스터 표시판
KR101831186B1 (ko) * 2016-06-30 2018-02-22 엘지디스플레이 주식회사 코플라나 형태의 산화물 박막트랜지스터 및 그 제조 방법과, 이를 이용한 표시패널 및 표시장치
KR102543639B1 (ko) * 2016-07-18 2023-06-15 삼성디스플레이 주식회사 표시 패널, 이의 제조 방법 및 이를 구비하는 표시 장치
KR20180013577A (ko) * 2016-07-29 2018-02-07 엘지디스플레이 주식회사 투명표시장치와 그의 제조방법
KR20180071538A (ko) * 2016-12-20 2018-06-28 엘지디스플레이 주식회사 표시 장치용 기판과 그를 포함하는 표시 장치
KR102376490B1 (ko) * 2017-03-29 2022-03-18 삼성디스플레이 주식회사 표시 장치
KR102565907B1 (ko) * 2017-12-27 2023-08-09 엘지디스플레이 주식회사 표시장치 및 전계발광 표시장치

Also Published As

Publication number Publication date
KR20200027616A (ko) 2020-03-13
CN110890382A (zh) 2020-03-17
US10868049B2 (en) 2020-12-15
CN110890382B (zh) 2024-06-11
US20200075641A1 (en) 2020-03-05

Similar Documents

Publication Publication Date Title
US20230053847A1 (en) Pixel and organic light emitting display device having the same
US11302760B2 (en) Array substrate and fabrication method thereof, and display device
CN106469745B (zh) 有机发光二极管显示器及其制造方法
CN106449695B (zh) 柔性显示装置
KR102469187B1 (ko) 표시 장치 및 그 제조 방법
US10665644B2 (en) Organic light emitting display panel and fabricating method thereof, display device
TWI728085B (zh) 顯示設備
KR102632445B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US20180012948A1 (en) Array substrate structure and display device
KR102491873B1 (ko) 박막트랜지스터 어레이 기판, 그 제조 방법, 및 유기 발광 표시 장치
KR102415752B1 (ko) 표시 장치
US20160149154A1 (en) Organic light emitting diode display device and method of manufacturing the same
US10008517B2 (en) Display device having reduced parasitic capacitance and cross-talk and method of manufacturing the same
CN105789244A (zh) 有机发光显示面板及其制造方法
US12062667B2 (en) Display device
US12082443B2 (en) Method of manufacturing a display device having first transistor, second transistor and third transistor disposed on different layers
KR20210099706A (ko) 화소 및 표시장치
KR100821604B1 (ko) 배선 기판, 전기 광학 장치, 전자 기기, 배선 기판의 제조방법, 전기 광학 장치의 제조 방법, 및 전자 기기의 제조방법
KR101174588B1 (ko) 반도체 장치, 및 발광 장치와 전자기기
KR20200070512A (ko) 유기 발광 표시 장치
US12282618B2 (en) Display apparatus
KR20230099978A (ko) 표시장치
KR20240033747A (ko) 표시 장치 및 이의 제조 방법
CN116153940A (zh) 薄膜晶体管及薄膜晶体管阵列基底
KR20210134158A (ko) 전자 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20180904

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20210708

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20180904

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20220701

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20220906

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20221116

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20221116

End annual number: 3

Start annual number: 1

PG1601 Publication of registration