[go: up one dir, main page]

KR102449365B1 - 세라믹 전자 부품 - Google Patents

세라믹 전자 부품 Download PDF

Info

Publication number
KR102449365B1
KR102449365B1 KR1020200089661A KR20200089661A KR102449365B1 KR 102449365 B1 KR102449365 B1 KR 102449365B1 KR 1020200089661 A KR1020200089661 A KR 1020200089661A KR 20200089661 A KR20200089661 A KR 20200089661A KR 102449365 B1 KR102449365 B1 KR 102449365B1
Authority
KR
South Korea
Prior art keywords
thickness
electrode
layer
disposed
ceramic electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020200089661A
Other languages
English (en)
Other versions
KR20200090690A (ko
Inventor
배범철
김기원
박상수
신우철
신동휘
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020180111283A external-priority patent/KR102137783B1/ko
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020200089661A priority Critical patent/KR102449365B1/ko
Publication of KR20200090690A publication Critical patent/KR20200090690A/ko
Application granted granted Critical
Publication of KR102449365B1 publication Critical patent/KR102449365B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/252—Terminals the terminals being coated on the capacitive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

본 발명의 일 실시형태에 따른 세라믹 전자 부품은, 유전체층 및 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 복수의 내부 전극을 포함하고, 서로 대향하는 제1 및 제2 면, 상기 제1 및 제2 면과 연결되고 서로 대향하는 제3 및 제4 면, 상기 제1 내지 제4 면과 연결되고 서로 대향하는 제5 및 제6 면을 포함하는 바디; 및 상기 바디의 제3 면 또는 제4 면에 배치되는 접속부와 상기 접속부에서 상기 제1 및 제2 면의 일부까지 연장되는 밴드부를 포함하는 외부 전극;을 포함하고, 상기 외부 전극은 상기 내부 전극과 연결되는 전극층, 상기 전극층 상에 배치된 전도성 수지층, 상기 전도성 수지층 상에 배치된 Ni 도금층 및 상기 Ni 도금층 상에 배치된 Sn 도금층을 포함하고, 상기 접속부에서 Ni 도금층 두께를 tc1, 상기 밴드부에서 Ni 도금층 두께를 tc2라 정의할 때, tc1은 0.5 ㎛ 이상이고, tc2/tc1는 1.2 이하를 만족한다.

Description

세라믹 전자 부품{CERAMIC ELECTRONIC COMPONENT}
본 발명은 세라믹 전자 부품에 관한 것이다.
세라믹 전자 부품의 하나인 적층 세라믹 커패시터(MLCC: Multi-Layered Ceramic Capacitor)는 액정 표시 장치(LCD: Liquid Crystal Display) 및 플라즈마 표시 장치 패널(PDP: Plasma Display Panel) 등의 영상 기기, 컴퓨터, 스마트폰 및 휴대폰 등 여러 전자 제품의 인쇄회로기판에 장착되어 전기를 충전시키거나 또는 방전시키는 역할을 하는 칩 형태의 콘덴서이다.
이러한 적층 세라믹 커패시터는 소형이면서 고용량이 보장되고 실장이 용이하다는 장점을 인하여 다양한 전자 장치의 부품으로 사용될 수 있다. 컴퓨터, 모바일 기기 등 각종 전자 기기가 소형화, 고출력화되면서 적층 세라믹 커패시터에 대한 소형화 및 고용량화의 요구가 증대되고 있다.
한편, 최근 전장 부품에 대한 업계의 관심이 높아지면서 적층 세라믹 커패시터 역시 자동차 혹은 인포테인먼트 시스템에 사용되기 위하여 고신뢰성 및 고강도 특성이 요구되고 있다.
특히, 적층 세라믹 커패시터에 대한 높은 휨강도 특성을 요구하고 있어, 휨특성 향상을 위한 내부 및 외부 구조 등에 있어서 개선이 필요한 실정이다.
본 발명의 일 목적 중 하나는 신뢰성이 우수한 세라믹 전자 부품을 제공하기 위함이다.
본 발명의 일 실시형태는 유전체층 및 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 복수의 내부 전극을 포함하고, 서로 대향하는 제1 및 제2 면, 상기 제1 및 제2 면과 연결되고 서로 대향하는 제3 및 제4 면, 상기 제1 내지 제4 면과 연결되고 서로 대향하는 제5 및 제6 면을 포함하는 바디; 및 상기 바디의 제3 면 또는 제4 면에 배치되는 접속부와 상기 접속부에서 상기 제1 및 제2 면의 일부까지 연장되는 밴드부를 포함하는 외부 전극;을 포함하고, 상기 외부 전극은 상기 내부 전극과 연결되는 전극층, 상기 전극층 상에 배치된 전도성 수지층, 상기 전도성 수지층 상에 배치된 Ni 도금층 및 상기 Ni 도금층 상에 배치된 Sn 도금층을 포함하고, 상기 접속부에서 Ni 도금층 두께를 tc1, 상기 밴드부에서 Ni 도금층 두께를 tc2라 정의할 때, tc1은 0.5 ㎛ 이상이고, tc2/tc1은 1.2 이하인 세라믹 전자 부품을 제공한다.
본 발명의 여러 효과 중 일 효과로서, 외부 전극의 접속부에서의 Ni 도금층 두께를 조절함으로써 납땜성을 확보할 수 있으며, 외부 전극의 접속부에서의 Ni 도금층 두께와 외부 전극의 밴드부에서의 Ni 도금층 두께의 비율을 조절함으로써, 휨강도를 개선할 수 있어 신뢰성을 향상시킬 수 있다.
다만, 본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시 형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시형태에 따른 세라믹 전자 부품의 사시도를 개략적으로 도시한 것이다.
도 2는 도 1의 I-I' 단면도를 개략적으로 도시한 것이다.
도 3의 (a)는 제1 내부 전극이 인쇄된 세라믹 그린시트를 도시한 것이고, 도 3의 (b)는 제2 내부 전극이 인쇄된 세라믹 그린시트를 도시한 것이다.
도 4는 도 2의 P1 영역 확대도이다.
도 5는 도 2의 P2 영역 확대도이다.
도 6은 도 2의 P3 영역 확대도이다.
이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 통상의 기술자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다. 나아가, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도면에서, X 방향은 제2 방향, L 방향 또는 길이 방향, Y 방향은 제3 방향, W 방향 또는 폭 방향, Z 방향은 제1 방향, 적층 방향, T 방향 또는 두께 방향으로 정의될 수 있다.
세라믹 전자 부품
도 1은 본 발명의 일 실시형태에 따른 세라믹 전자 부품의 사시도를 개략적으로 도시한 것이다.
도 2는 도 1의 I-I' 단면도를 개략적으로 도시한 것이다.
도 3의 (a)는 제1 내부 전극이 인쇄된 세라믹 그린시트를 도시한 것이고, 도 3의 (b)는 제2 내부 전극이 인쇄된 세라믹 그린시트를 도시한 것이다.
도 4는 도 2의 P1 영역 확대도이다.
도 5는 도 2의 P2 영역 확대도이다.
도 6은 도 2의 P3 영역 확대도이다.
도 1 내지 도 6을 참조하면, 본 발명의 일 실시형태에 따른 세라믹 전자 부품(100)은 유전체층(111) 및 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 복수의 내부 전극(121, 122)을 포함하고, 서로 대향하는 제1 및 제2 면(1, 2), 상기 제1 및 제2 면과 연결되고 서로 대향하는 제3 및 제4 면(3, 4), 상기 제1 내지 제4 면과 연결되고 서로 대향하는 제5 및 제6 면(5, 6)을 포함하는 바디(110); 및 상기 바디의 제3 면 또는 제4 면에 배치되는 접속부(C)와 상기 접속부에서 상기 제1 및 제2 면의 일부까지 연장되는 밴드부(B)를 포함하는 외부 전극(131, 132);을 포함하고, 상기 외부 전극은 상기 내부 전극과 연결되는 전극층(131a, 132a), 상기 전극층 상에 배치된 전도성 수지층(131b, 132b), 상기 전도성 수지층 상에 배치된 Ni 도금층(131c, 132c) 및 상기 Ni 도금층 상에 배치된 Sn 도금층(131d, 132d)을 포함하고, 상기 접속부에서 Ni 도금층 두께를 tc1, 상기 밴드부에서 Ni 도금층 두께를 tc2라 정의할 때, tc1은 0.5 ㎛ 이상이고, tc2/tc1은 1.2 이하를 만족한다.
이하에서는 본 발명의 일 실시형태에 따른 세라믹 전자 부품을 설명하되, 특히 적층 세라믹 커패시터로 설명하지만 이에 제한되는 것은 아니다.
바디(110)는 유전체층(111) 및 내부 전극(121, 122)이 교대로 적층되어 있다.
바디(110)의 구체적인 형상에 특별히 제한은 없지만, 도시된 바와 같이 바디(110)는 육면체 형상이나 이와 유사한 형상으로 이루어질 수 있다. 소성 과정에서 바디(110)에 포함된 세라믹 분말의 수축으로 인하여, 바디(110)는 완전한 직선을 가진 육면체 형상은 아니지만 실질적으로 육면체 형상을 가질 수 있다.
바디(110)는 두께 방향(Z 방향)으로 서로 대향하는 제1 및 제2 면(1, 2), 상기 제1 및 제2 면(1, 2)과 연결되고 길이 방향(X 방향)으로 서로 대향하는 제3 및 제4 면(3, 4), 제1 및 제2 면(1, 2)과 연결되고 제3 및 제4 면(3, 4)과 연결되며 폭 방향(Y 방향)으로 서로 대향하는 제5 및 제6 면(5, 6)을 가질 수 있다.
바디(110)를 형성하는 복수의 유전체층(111)은 소성된 상태로서, 인접하는 유전체층(111) 사이의 경계는 주사전자현미경(SEM: Scanning Electron Microscope)를 이용하지 않고 확인하기 곤란할 정도로 일체화될 수 있다.
본 발명의 일 실시형태에 따르면, 상기 유전체층(111)을 형성하는 원료는 충분한 정전 용량을 얻을 수 있는 한 특별히 제한되지 않는다. 예를 들어, 티탄산바륨계 재료, 납 복합 페로브스카이트계 재료 또는 티탄산스트론튬계 재료 등을 사용할 수 있다.
상기 유전체층(111)을 형성하는 재료는 티탄산바륨(BaTiO3) 등의 파우더에 본 발명의 목적에 따라 다양한 세라믹 첨가제, 유기용제, 가소제, 결합제, 분산제 등이 첨가될 수 있다.
복수의 내부 전극(121, 122)은 유전체층(111)을 사이에 두고 서로 대향하도록 배치된다.
내부 전극(121, 122)은 유전체층을 사이에 두고 서로 대향하도록 번갈아 배치되는 제1 및 제2 내부 전극(121, 122)을 포함할 수 있다.
제1 및 제2 내부 전극(121, 122)은 바디(110)의 제3 및 제4 면(3, 4)으로 각각 노출될 수 있다.
도 1 및 도 2를 참조하면, 제1 내부 전극(121)은 제4 면(4)과 이격되며 제3 면(3)을 통해 노출되고, 제2 내부 전극(122)은 제3 면(3)과 이격되며 제4 면(4)을 통해 노출될 수 있다. 바디의 제3 면(3)에는 제1 외부 전극(131)이 배치되어 제1 내부 전극(121)과 연결되고, 바디의 제4 면(4)에는 제2 외부 전극(132)이 배치되어 제2 내부 전극(122)과 연결될 수 있다.
이때, 제1 및 제2 내부 전극(121, 122)은 중간에 배치된 유전체층(111)에 의해 서로 전기적으로 분리될 수 있다. 도 3을 참조하면, 바디(110)는 제1 내부 전극(121)이 인쇄된 세라믹 그린 시트(a)와 제2 내부 전극(122)이 인쇄된 세라믹 그린 시트(b)를 두께 방향(Z 방향)으로 번갈아 적층한 후, 소성하여 형성할 수 있다.
제1 및 제2 내부 전극(121, 122)을 형성하는 재료는 특별히 제한되지 않으며, 예를 들어 팔라듐(Pd), 팔라듐-은(Pd-Ag)합금 등의 귀금속 재료 및 니켈(Ni) 및 구리(Cu) 중 하나 이상의 물질로 이루어진 도전성 페이스트를 사용하여 형성될 수 있다.
상기 도전성 페이스트의 인쇄 방법은 스크린 인쇄법 또는 그라비아 인쇄법 등을 사용할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
이때, 본 발명의 일 실시형태에 따른 세라믹 전자 부품(100)은, 상기 바디(110)의 내부에 배치되며, 상기 유전체층(111)을 사이에 두고 서로 대향하도록 배치되는 제1 내부 전극(121) 및 제2 내부 전극(122)을 포함하여 용량이 형성되는 용량 형성부와 상기 용량 형성부의 상부 및 하부에 형성된 커버부(112)를 포함할 수 있다.
커버부(112)는 내부 전극(121, 122)을 포함하지 않으며, 유전체층(111)과 동일한 재료를 포함할 수 있다. 즉, 커버부(112)는 세라믹 재료를 포함할 수 있으며, 예를 들어 티탄산바륨계 재료, 납 복합 페로브스카이트계 재료 또는 티탄산스트론튬계 재료 등을 포함할 수 있다.
커버부(112)는 단일 유전체층 또는 2 개 이상의 유전체층을 용량 형성부의 상하면에 각각 상하 방향으로 적층하여 형성할 수 있으며, 기본적으로 물리적 또는 화학적 스트레스에 의한 내부 전극의 손상을 방지하는 역할을 수행할 수 있다.
본 발명의 일 실시형태에 따른 세라믹 전자 부품(100)은, 바디의 제3 면(3) 또는 제4 면(4)에 배치되는 접속부(C)와 상기 접속부(C)에서 상기 제1 및 제2 면(1, 2)의 일부까지 연장되는 밴드부(B)를 포함하는 외부 전극(131, 132)을 포함한다.
이때, 밴드부(B)는 제1 및 제2 면(1, 2)의 일부뿐만 아니라, 접속부(C)에서 제5 및 제6 면(5, 6)의 일부까지도 연장될 수 있다.
외부 전극(131, 132)은 접속부가 제3 면에 배치되는 제1 외부 전극(131)과 접속부가 제4 면에 배치되는 제2 외부 전극(132)을 포함할 수 있다.
상기 제1 및 제2 외부 전극(131, 132)은 정전 용량 형성을 위해 상기 제1 및 제2 내부 전극(121, 122)과 각각 전기적으로 연결될 수 있으며, 상기 제2 외부 전극(132)은 상기 제1 외부 전극(131)과 다른 전위에 연결될 수 있다.
이하, 제1 외부 전극(131)을 중심으로 설명하나, 제2 외부 전극(132)에도 동일하게 적용될 수 있다.
외부전극(131, 132)은 상기 내부 전극(121, 122)과 연결되는 전극층(131a, 132a), 상기 전극층 상에 배치된 전도성 수지층(131b, 132b), 상기 전도성 수지층 상에 배치된 Ni 도금층(131c, 132c) 및 상기 Ni 도금층 상에 배치된 Sn 도금층(131d, 132d)을 포함한다.
상기 전극층(131a, 132a)은 도전성 금속 및 글라스를 포함할 수 있다.
상기 전극층(131a, 132a)에 사용되는 도전성 금속은 정전 용량 형성을 위해 상기 내부 전극과 전기적으로 연결될 수 있는 재질이면 특별히 제한되지 않으며, 예를 들어, 구리(Cu), 은(Ag), 니켈(Ni) 및 이들의 합금으로 이루어진 군으로부터 선택된 하나 이상일 수 있다.
상기 전극층(131a, 132a)은 상기 도전성 금속 분말에 글라스 프릿을 첨가하여 마련된 도전성 페이스트를 도포한 후 소성함으로써 형성될 수 있다.
상기 전도성 수지층(131b, 132b)은 전극층(131a, 132a) 상에 형성되며, 전극층(131a, 132a)을 완전히 덮는 형태로 형성될 수 있다.
전도성 수지층(131b, 132b)은 도전성 금속 및 베이스 수지를 포함할 수 있다.
상기 전도성 수지층(131b, 132b)에 포함되는 베이스 수지는 접합성 및 충격흡수성을 가지고, 도전성 금속 분말과 혼합하여 페이스트를 만들 수 있는 것이면 특별히 제한되지 않으며, 예를 들어 에폭시계 수지를 포함할 수 있다.
상기 전도성 수지층(131b, 132b)에 포함되는 도전성 금속은 전극층(131a, 132a)과 전기적으로 연결될 수 있는 재질이면 특별히 제한되지 않으며, 예를 들어, 구리(Cu), 은(Ag), 니켈(Ni) 및 이들의 합금으로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있다.
상기 Ni 도금층(131c, 132c)은 전도성 수지층(131b, 132b) 상에 형성되며, 전도성 수지층(131b, 132b)을 완전히 덮는 형태로 형성될 수 있다.
도 4는 도 2의 P1 영역 확대도이다.
도 5는 도 2의 P2 영역 확대도이다.
도 4 및 도 5를 참조하면, 본 발명의 일 실시형태에 따른 세라믹 전자 부품에 있어서, 상기 접속부(C)에서 Ni 도금층 두께를 tc1, 상기 밴드부(B)에서 Ni 도금층 두께를 tc2라 정의할 때, tc1는 0.5 ㎛ 이상이고, tc2/tc1는 1.2 이하일 수 있다.
접속부(C)에서 Ni 도금층 두께(tc1)가 0.5 ㎛ 미만인 경우에는 납땜성을 확보하기 어려울 수 있다.
tc2/tc1가 1.2 초과인 경우에는 접속부(C)와 밴드부(B) 간의 응력 차이가 너무 커지기 때문에 휨강도가 저하되어 휨크랙 발생 빈도가 높아질 수 있다.
tc2/tc1를 1.2 이하로 조절함으로써 5 mm 이상의 휨강도를 확보할 수 있다.
이때, tc2/tc1는 1.0 초과 1.2 이하일 수 있다.
밴드부(B)에서 Ni 도금층 두께(tc2)를 접속부(C)에서 Ni 도금층 두께(tc1)보다 두껍게 조절함으로써, 즉 tc2/tc1을 1.0 초과로 조절함으로써 납땜성을 보다 향상시킬 수 있다.
접속부에서 Ni 도금층 두께(tc1)는 접속부(C)의 중앙부에서 측정한 것일 수 있으며, 밴드부에서 Ni 도금층 두께(tc2)는 밴드부(B)의 중앙부에서 측정한 것일 수 있다.
상기 Sn 도금층(131d, 132d)은 Ni 도금층(131c, 132c) 상에 형성되며, Ni 도금층(131c, 132c)을 완전히 덮는 형태로 형성될 수 있다.
Sn 도금층(131d, 132d)은 실장 특성을 향상시키는 역할을 한다.
도 6은 도 2의 P3 영역 확대도이다.
도 6을 참조하면, 본 발명의 일 실시형태에 따른 세라믹 전자 부품에 있어서, 상기 유전체층(111)의 두께(td)와 상기 내부전극(121, 122)의 두께(te)는 td ＞ 2*te 를 만족할 수 있다.
즉, 본 발명의 일 실시형태에 따르면, 상기 유전체층(111)의 두께(td)는 상기 내부 전극(121, 122)의 두께(te)의 2 배 보다 더 큰 것을 특징으로 한다.
일반적으로 고전압 전장용 전자 부품은, 고전압 환경 하에서 절연파괴전압의 저하에 따른 신뢰성 문제가 주요한 이슈이다.
본 발명의 일 실시형태에 따른 적층 세라믹 커패시터는 고전압 환경 하에서 절연파괴전압의 저하를 막기 위하여 상기 유전체층(111)의 두께(td)를 상기 내부 전극(121, 122)의 두께(te)의 2 배 보다 더 크게 함으로써, 내부 전극 간 거리인 유전체층의 두께를 증가시킴으로써, 절연파괴전압 특성을 향상시킬 수 있다.
상기 유전체층(111)의 두께(td)가 상기 내부전극(121, 122)의 두께(te)의 2 배 이하일 경우에는 내부 전극 간 거리인 유전체층의 두께가 얇아 절연파괴전압이 저하될 수 있다.
상기 내부전극의 두께(te)는 1 ㎛ 미만일 수 있으며, 상기 유전체층의 두께(td)는 2.8 ㎛ 미만일 수 있으나, 반드시 이에 제한되는 것은 아니다.
이하, 표 1에서는 접속부의 Ni 도금층 두께(tc1) 및 밴드부의 Ni 도금층 두께(tc2)에 따른 납땜성 및 휩강도를 평가하여 나타낸 것이다.
tc1 및 tc2는 각각 접속부 및 밴드부의 중앙부에서 측정한 것이다.
납땜성은 적층 세라믹 커패시터의 샘플들의 외부 전극을 솔더(solder)에 딥핑하여 외부 전극의 95 면적% 이상이 솔더에 의해 덮힌 경우 '○'로 표시하였으며, 95 면적% 미만인 경우 'X'로 표시하였다.
휨강도는 기판에 적층 세라믹 커패시터의 샘플들을 실장한 후 벤딩시 누름을 받는 중심부에서의 거리를 5 mm로 설정하여 크랙이 발생하는지 여부를 관찰하여, 크랙이 발생하지 않은 경우 '○'로 표시하였으며, 크랙이 발생한 경우 'X'로 표시하였다.
샘플번호 tc1 tc2 tc2/tc1 납땜성 휨강도
1 0.5 0.4 0.80 ○ ○
2 1.0 0.8 0.80 ○ ○
3 1.5 1.5 1.00 ○ ○
4 2.0 2.0 1.00 ○ ○
5 2.5 2.4 0.96 ○ ○
6 3.0 3.1 1.03 ○ ○
7 3.5 3.4 0.97 ○ ○
8 4.0 4.2 1.05 ○ ○
9 4.5 4.9 1.09 ○ ○
10 5.0 5.7 1.14 ○ ○
11* 5.5 6.7 1.22 ○ X
12* 6.0 8.0 1.33 ○ X
13* 6.5 8.8 1.35 ○ X
14* 7.0 9.1 1.30 ○ X
15* 7.5 10.7 1.43 ○ X
16* 8.0 12.3 1.54 ○ X
17* 8.5 13.3 1.56 ○ X
18* 9.0 15.0 1.67 ○ X
19* 9.5 16.5 1.74 ○ X
20* 10.0 17.8 1.78 ○ X
상기 표 1을 참조하면, 본 발명의 일 실시형태에 따라 tc1이 0.5 ㎛ 이상이고, tc2/tc1가 1.2 이하인 샘플번호 1 내지 10의 경우 납땜성 및 휨강도 특성이 우수한 것을 확인할 수 있다.
반면에, 샘플번호 11 내지 20의 경우, tc1은 0.5 ㎛ 이상으로 납땜성은 우수하였으나, tc2/tc1가 1.2를 초과하여 접속부(C)와 밴드부(B) 간의 응력 차이가 너무 크기 때문에 휨크랙이 발생하여 휨강도 특성이 열위하였다.
이상에서 본 발명의 실시 형태에 대하여 상세하게 설명하였지만 본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100: 세라믹 전자 부품
110: 바디
121, 122: 내부 전극
111: 유전체층
112: 커버부
131,132: 외부 전극

Claims (7)

  1. 유전체층 및 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 복수의 내부 전극을 포함하고, 제1 방향으로 서로 대향하는 제1 및 제2 면, 상기 제1 및 제2 면과 연결되고 제2 방향으로 서로 대향하는 제3 및 제4 면, 상기 제1 내지 제4 면과 연결되고 제3 방향으로 서로 대향하는 제5 및 제6 면을 포함하는 바디; 및
    상기 바디의 제3 면 또는 제4 면에 배치되는 접속부와 상기 접속부에서 상기 제1 및 제2 면의 일부까지 연장되는 밴드부를 포함하는 외부 전극;을 포함하고,
    상기 외부 전극은 상기 내부 전극과 연결되는 전극층, 상기 전극층 상에 배치된 전도성 수지층, 상기 전도성 수지층 상에 배치된 Ni 도금층 및 상기 Ni 도금층 상에 배치된 Sn 도금층을 포함하고,
    상기 접속부의 상기 제1 방향 중앙부에서 Ni 도금층 두께를 tc1, 상기 밴드부의 상기 제2 방향 중앙부에서 Ni 도금층 두께를 tc2라 정의할 때, tc1은 0.5 ㎛ 이상 5.0 ㎛ 이하이고, tc2/tc1은 1.2 이하인
    세라믹 전자 부품.
  2. 제1항에 있어서,
    상기 tc2/tc1은 1.0 초과이고 1.2이하인
    세라믹 전자 부품.
  3. 제1항에 있어서,
    상기 내부 전극의 두께는 1 ㎛ 미만인
    세라믹 전자 부품.
  4. 제1항에 있어서,
    상기 유전체층의 두께는 2.8 ㎛ 미만인
    세라믹 전자 부품.
  5. 제1항에 있어서,
    상기 내부 전극의 두께를 te, 상기 유전체층의 두께를 td라 정의할 때,
    td > 2*te 를 만족하는
    세라믹 전자 부품.
  6. 제1항에 있어서,
    상기 전극층은 구리(Cu), 은(Ag), 니켈(Ni) 및 이들의 합금으로 이루어진 군으로부터 선택된 하나 이상의 도전성 금속과 글라스를 포함하는
    세라믹 전자 부품.
  7. 제1항에 있어서,
    상기 전도성 수지층은 구리(Cu), 은(Ag), 니켈(Ni) 및 이들의 합금으로 이루어진 군으로부터 선택된 하나 이상의 도전성 금속과 베이스 수지를 포함하는
    세라믹 전자 부품.
KR1020200089661A 2018-09-18 2020-07-20 세라믹 전자 부품 Active KR102449365B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200089661A KR102449365B1 (ko) 2018-09-18 2020-07-20 세라믹 전자 부품

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180111283A KR102137783B1 (ko) 2018-09-18 2018-09-18 세라믹 전자 부품
KR1020200089661A KR102449365B1 (ko) 2018-09-18 2020-07-20 세라믹 전자 부품

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020180111283A Division KR102137783B1 (ko) 2018-09-18 2018-09-18 세라믹 전자 부품

Publications (2)

Publication Number Publication Date
KR20200090690A KR20200090690A (ko) 2020-07-29
KR102449365B1 true KR102449365B1 (ko) 2022-09-30

Family

ID=83451609

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200089661A Active KR102449365B1 (ko) 2018-09-18 2020-07-20 세라믹 전자 부품

Country Status (1)

Country Link
KR (1) KR102449365B1 (ko)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101496815B1 (ko) * 2013-04-30 2015-02-27 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판
JP2017073539A (ja) * 2015-10-09 2017-04-13 株式会社村田製作所 電子部品

Also Published As

Publication number Publication date
KR20200090690A (ko) 2020-07-29

Similar Documents

Publication Publication Date Title
KR102137783B1 (ko) 세라믹 전자 부품
KR102139752B1 (ko) 세라믹 전자 부품
KR102762879B1 (ko) 적층형 전자 부품
KR102624876B1 (ko) 적층형 전자 부품
KR102767792B1 (ko) 적층 세라믹 전자부품
KR102191251B1 (ko) 적층 세라믹 전자부품
KR20190121148A (ko) 적층형 커패시터
KR102813235B1 (ko) 적층형 전자 부품
KR20190121185A (ko) 적층 세라믹 전자부품
KR20240163569A (ko) 적층형 전자 부품
KR102834096B1 (ko) 적층 세라믹 전자 부품
US11837412B2 (en) Ceramic electronic component
US11107633B2 (en) Ceramic electronic component having external electrode including electrode layer and conductive resin layer
KR102741673B1 (ko) 적층 세라믹 전자 부품
KR102637096B1 (ko) 적층 세라믹 전자부품
KR102449365B1 (ko) 세라믹 전자 부품
KR102620518B1 (ko) 적층 세라믹 전자부품
KR102441653B1 (ko) 세라믹 전자 부품
KR102057904B1 (ko) 커패시터 부품
KR102494335B1 (ko) 세라믹 전자 부품
KR102426209B1 (ko) 적층 세라믹 전자부품
KR20250075140A (ko) 적층형 전자 부품
KR20220092166A (ko) 적층형 전자 부품

Legal Events

Date Code Title Description
A107 Divisional application of patent
PA0107 Divisional application

Comment text: Divisional Application of Patent

Patent event date: 20200720

Patent event code: PA01071R01D

Filing date: 20180918

Application number text: 1020180111283

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20210830

Comment text: Request for Examination of Application

Patent event code: PA02011R04I

Patent event date: 20200720

Comment text: Divisional Application of Patent

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20220224

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20220718

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20220927

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20220928

End annual number: 3

Start annual number: 1

PG1601 Publication of registration