[go: up one dir, main page]

KR102372349B1 - 반도체 칩, 이의 제조방법, 및 이를 포함하는 반도체 패키지 - Google Patents

반도체 칩, 이의 제조방법, 및 이를 포함하는 반도체 패키지 Download PDF

Info

Publication number
KR102372349B1
KR102372349B1 KR1020150120342A KR20150120342A KR102372349B1 KR 102372349 B1 KR102372349 B1 KR 102372349B1 KR 1020150120342 A KR1020150120342 A KR 1020150120342A KR 20150120342 A KR20150120342 A KR 20150120342A KR 102372349 B1 KR102372349 B1 KR 102372349B1
Authority
KR
South Korea
Prior art keywords
lower insulating
insulating structure
boundary
pad
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020150120342A
Other languages
English (en)
Other versions
KR20170026703A (ko
Inventor
최교선
강승모
김상기
방윤철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150120342A priority Critical patent/KR102372349B1/ko
Priority to US15/201,694 priority patent/US9911688B2/en
Publication of KR20170026703A publication Critical patent/KR20170026703A/ko
Application granted granted Critical
Publication of KR102372349B1 publication Critical patent/KR102372349B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3211—Nitridation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02313—Subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02317—Manufacturing methods of the redistribution layers by local deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03622—Manufacturing methods by patterning a pre-deposited material using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/0392—Methods of manufacturing bonding areas involving a specific sequence of method steps specifically adapted to include a probing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06151—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/06155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Materials Engineering (AREA)

Abstract

본 발명은 반도체 칩, 이의 제조방법, 및 이를 포함하는 반도체 패키지에 관한 것으로, 보다 상세하게는, 집적회로가 제공된 칩 영역, 및 스크라이브 레인 영역을 포함하는 기판; 상기 칩 영역에서, 상기 집적회로와 전기적으로 연결되는 센터 패드; 상기 스크라이브 레인 영역의 경계 패드; 상기 칩 영역 및 상기 스크라이브 레인 영역 상의 하부 절연 구조체, 상기 하부 절연 구조체는 상기 센터 패드를 노출하는 제1 콘택 홀을 가지고; 상기 제1 콘택 홀을 채우는 콘택부, 상기 칩 영역의 상기 하부 절연 구조체 상에서 일 방향으로 연장되는 도전 라인부, 및 본딩 패드부를 갖는 제1 도전 패턴; 및 상기 본딩 패드부를 노출하는 제1 개구부, 및 상기 경계 패드와 수직적으로 중첩되는 제2 개구부를 갖는 상부 절연 구조체를 포함한다. 상기 하부 절연 구조체는, 순차적으로 적층된 복수개의 하부 절연막들을 포함하고, 각각의 상기 하부 절연막들은 실리콘을 함유하는 무기막이다.

Description

반도체 칩, 이의 제조방법, 및 이를 포함하는 반도체 패키지{Semiconductor chip, method for fabricating the same, and semiconductor package comprising the same}
본 발명은 반도체 칩, 이의 제조방법, 및 이를 포함하는 반도체 패키지에 관한 것으로, 보다 상세하게는 재배선을 포함하는 반도체 칩에 관한 것이다.
반도체 소자는 소형화, 다기능화 및/또는 낮은 제조 단가 등의 특성들로 인하여 많은 전자 산업에서 사용되고 있다. 반도체 소자는 데이터를 저장하는 기억 소자, 데이터를 연산처리 하는 논리 소자, 및 다양한 기능을 동시에 수행할 수 있는 하이브리드(hybrid) 소자 등을 포함할 수 있다.
전자 산업이 고도로 발전함에 따라, 반도체 소자의 고집적화에 대한 요구가 점점 심화되고 있다. 이에 따라, 미세한 패턴들을 정의하는 노광 공정의 공정 마진 감소 등의 여러 문제점들이 발생되어 반도체 소자의 구현이 점점 어려워지고 있다. 또한, 전자 산업의 발전에 의하여 반도체 소자의 고속화에 대한 요구도 점점 심화되고 있다. 이러한 반도체 소자의 고집적화 및/또는 고속화에 대한 요구들을 충족시키기 위하여 다양한 연구들이 수행되고 있다.
한편, 반도체 소자 및 이를 이용한 전자 제품의 고용량, 박형화, 소형화에 대한 수요가 많아져 이에 관련된 다양한 패키지 기술이 속속 등장하고 있다. 그 중의 하나가 여러 가지 반도체 칩을 수직 적층시켜 고밀도 칩 적층을 구현할 수 있는 패키지 기술이다. 이 기술은 하나의 반도체 칩으로 구성된 일반적인 패키지보다 적은 면적에 다양한 기능을 가진 반도체 칩들을 집적시킬 수 있다는 장점을 가질 수 있다.
본 발명이 해결하고자 하는 과제는, 증착 및 패터닝 공정을 이용하여 형성된 재배선을 포함하는 반도체 칩을 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는, 증착 및 패터닝 공정을 이용하여 재배선을 포함하는 반도체 칩을 형성하는 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 재배선을 갖는 반도체 칩을 포함하는 반도체 패키지를 제공하는 것이다.
본 발명의 개념에 따른, 반도체 칩은, 집적회로가 제공된 칩 영역, 및 스크라이브 레인 영역을 포함하는 기판; 상기 칩 영역에서, 상기 집적회로와 전기적으로 연결되는 센터 패드; 상기 스크라이브 레인 영역의 경계 패드; 상기 칩 영역 및 상기 스크라이브 레인 영역 상의 하부 절연 구조체, 상기 하부 절연 구조체는 상기 센터 패드를 노출하는 제1 콘택 홀을 가지고; 상기 제1 콘택 홀을 채우는 콘택부, 상기 칩 영역의 상기 하부 절연 구조체 상에서 일 방향으로 연장되는 도전 라인부, 및 본딩 패드부를 갖는 제1 도전 패턴; 및 상기 본딩 패드부를 노출하는 제1 개구부, 및 상기 경계 패드와 수직적으로 중첩되는 제2 개구부를 갖는 상부 절연 구조체를 포함할 수 있다. 상기 하부 절연 구조체는, 순차적으로 적층된 복수개의 하부 절연막들을 포함하고, 각각의 상기 하부 절연막들은 실리콘을 함유하는 무기막일 수 있다.
상기 제2 개구부는, 상기 하부 절연 구조체를 관통하여 상기 경계 패드를 외부로 노출할 수 있다.
상기 반도체 칩은, 상기 스크라이브 레인 영역 상에서, 상기 경계 패드와 전기적으로 연결되는 제2 도전 패턴을 더 포함할 수 있다. 상기 제2 도전 패턴은, 상기 경계 패드를 노출하는 상기 하부 절연 구조체의 제2 콘택 홀을 채우고, 상기 제2 개구부는 상기 제2 도전 패턴을 노출할 수 있다.
상기 제1 도전 패턴 및 상기 제2 도전 패턴은 동일한 물질을 포함할 수 있다.
상기 하부 절연막들은: 상기 센터 패드와 인접하는 제1 하부 절연막; 상기 제1 하부 절연막 상의 제2 하부 절연막; 및 상기 제2 하부 절연막 상의 제3 하부 절연막을 포함하고, 상기 제2 하부 절연막은 상기 제1 및 제3 하부 절연막들 사이에 개재될 수 있다.
상기 제1 및 제3 하부 절연막들은 각각 실리콘 산화막을 포함하고, 상기 제2 하부 절연막은 실리콘 질화막을 포함할 수 있다.
상기 제3 하부 절연막의 두께는 상기 제1 하부 절연막의 두께보다 크고, 상기 제3 하부 절연막의 두께는 상기 제2 하부 절연막의 두께보다 클 수 있다.
상기 집적회로는 DRAM(Dynamic Random Access Memory) 셀을 포함할 수 있다.
상기 반도체 칩은, 상기 하부 절연 구조체와 상기 제1 도전 패턴 사이에 개재된 베리어 패턴을 더 포함할 수 있다. 평면적 관점에서, 상기 베리어 패턴은 상기 제1 도전 패턴과 중첩될 수 있다.
상기 베리어 패턴은 Ti, TiN, 또는 이들의 조합을 포함할 수 있다.
상기 상부 절연 구조체는, 상기 하부 절연 구조체와 상기 제1 도전 패턴을 덮는 상부 절연막, 및 상기 상부 절연막 상의 고분자막을 포함할 수 있다.
상기 상부 절연막은 실리콘 질화막, 실리콘 산화막, 또는 실리콘 산화질화막을 포함할 수 있다.
상기 고분자막은 폴리이미드, 플루오로 카본, 레진, 또는 합성 고무를 포함할 수 있다.
상기 콘택부는, 상기 기판의 상면과 수직한 방향으로의 제1 두께, 및 상기 기판의 상면과 평행한 방향으로의 제2 두께를 갖고, 상기 제1 두께는 상기 제2 두께보다 더 클 수 있다.
상기 상부 절연 구조체는 상기 콘택부를 외부로 노출하는 제3 개구부를 더 가질 수 있다.
상기 센터 패드는, 복수개의 메탈층들과 복수개의 비아들을 통해 이의 아래의 상기 집적회로와 전기적으로 연결될 수 있다.
평면적 관점에서, 상기 센터 패드는 상기 칩 영역의 중앙 영역에 배치되고, 상기 본딩 패드부는 상기 칩 영역의 주변 영역에 배치될 수 있다.
각각의 상기 제1 및 제2 하부 절연 구조체들은 복수개의 하부 절연막들을 포함하고, 각각의 상기 하부 절연막들은 실리콘 질화막, 실리콘 산화막, 또는 실리콘 산화질화막을 포함할 수 있다.
상기 도전 패턴은 알루미늄(Al)을 포함할 수 있다.
본 발명의 다른 개념에 따른, 반도체 패키지는, 패키지 기판; 및 상기 패키지 기판 상에, 와이어를 통해 상기 패키지 기판과 전기적으로 연결되는 반도체 칩을 포함할 수 있다. 상기 반도체 칩은: 상기 패키지 기판과 마주보는 제1 면, 및 상기 제1 면에 대향하는 제2 면, 상기 제2 면은 칩 영역 및 상기 칩 영역을 둘러싸는 경계 영역을 포함하고; 상기 칩 영역 및 상기 경계 영역 상에 순차적으로 적층된 하부 절연 구조체 및 상부 절연 구조체; 상기 칩 영역의 상기 하부 절연 구조체 아래에 배치된 센터 패드; 상기 경계 영역의 상기 하부 절연 구조체 아래에 배치된 경계 패드; 및 상기 칩 영역 상에서, 상기 하부 절연 구조체 및 상기 상부 절연 구조체 사이에 개재되고, 상기 센터 패드와 전기적으로 연결되는 제1 도전 패턴을 포함할 수 있다. 상기 상부 절연 구조체는, 상기 하부 절연 구조체와 상기 제1 도전 패턴을 덮으며 실리콘을 함유하는 무기 절연막, 및 상기 무기 절연막 상의 고분자막을 포함할 수 있다.
상기 경계 영역은 스크라이브 레인일 수 있다.
상기 제1 도전 패턴은, 상기 하부 절연 구조체를 관통하여 상기 센터 패드와 전기적으로 연결되는 콘택부, 상기 하부 절연 구조체 상에서 일 방향으로 연장되는 도전 라인부, 및 상기 와이어와 접촉하는 본딩 패드부를 포함하고, 상기 상부 절연 구조체는 상기 본딩 패드부를 노출하는 제1 개구부를 가질 수 있다.
상기 경계 패드는 제2 개구부를 통해 외부로 노출되고, 상기 제2 개구부는, 상기 경계 영역의 상기 상부 절연 구조체 및 상기 하부 절연 구조체를 순차적으로 관통할 수 있다.
상기 반도체 칩은, 상기 경계 영역 상에서, 상기 하부 절연 구조체 및 상기 상부 절연 구조체 사이에 개재되고, 상기 경계 패드와 전기적으로 연결되는 제2 도전 패턴을 더 포함하고, 상기 제2 도전 패턴은 제2 개구부를 통해 외부로 노출되고, 상기 제2 개구부는, 상기 경계 영역의 상기 상부 절연 구조체를 관통할 수 있다.
상기 반도체 칩은, 이의 내부에 상기 센터 패드와 전기적으로 연결되는 집적회로를 더 포함할 수 있다. 상기 집적회로는 상기 센터 패드, 상기 제1 도전 패턴, 및 상기 와이어를 통해 상기 패키지 기판과 전기적으로 연결될 수 있다.
상기 반도체 칩은 복수개로 제공되어, 상기 패키지 기판 상에서 순차적으로 적층되고, 각각의 상기 반도체 칩들은, 상기 본딩 패드부 및 상기 와이어를 통해 상기 패키지 기판과 전기적으로 연결될 수 있다.
상기 반도체 칩은, 상기 하부 절연 구조체와 상기 제1 도전 패턴 사이에 개재된 베리어 패턴을 더 포함하고, 상기 제1 도전 패턴은 알루미늄(Al)을 포함하며, 상기 베리어 패턴은 Ti, TiN, 또는 이들의 조합을 포함할 수 있다.
상기 하부 절연막들은, 상기 센터 패드 및 상기 경계 패드와 인접하는 제1 하부 절연막, 상기 상부 절연 구조체와 인접하는 제2 하부 절연막, 및 상기 제1 및 제2 하부 절연막들 사이에 개재된 제3 하부 절연막을 포함할 수 있다.
본 발명의 또 다른 개념에 따른, 반도체 칩의 제조 방법은, 칩 영역, 및 상기 칩 영역을 둘러싸는 스크라이브 레인 영역을 포함하는 기판 상에, 센터 패드 및 경계 패드를 각각 상기 칩 영역 및 상기 스크라이브 레인 영역에 형성하는 것; 상기 기판의 전면 상에, 상기 센터 패드 및 상기 경계 패드를 덮는 하부 절연 구조체를 형성하는 것; 상기 하부 절연 구조체를 패터닝하여, 상기 센터 패드를 노출하는 제1 콘택 홀을 형성하는 것; 상기 하부 절연 구조체 상에, 상기 제1 콘택 홀을 채우는 도전막을 형성하는 것; 상기 도전막을 패터닝하여, 상기 칩 영역의 상기 하부 절연 구조체 상에서 일 방향으로 연장되는 제1 도전 패턴을 형성하는 것, 상기 제1 도전 패턴은 본딩 패드부를 포함하고; 상기 하부 절연 구조체 상에 상부 절연 구조체를 형성하는 것; 및 상기 상부 절연 구조체를 패터닝하여, 상기 본딩 패드부를 노출하는 제1 개구부, 및 상기 경계 패드와 수직적으로 중첩되는 제2 개구부를 형성하는 것을 포함할 수 있다.
상기 도전막을 패터닝 하는 것은, 상기 스크라이브 레인 영역 상의 상기 도전막을 제거하는 것을 포함할 수 있다. 상기 제조 방법은, 상기 상부 절연 구조체를 패터닝한 후에, 상기 제2 개구부를 통해 상기 경계 패드가 노출될 때까지 상기 상기 하부 절연 구조체를 식각하는 것을 더 포함할 수 있다.
상기 하부 절연 구조체를 패터닝하는 것은, 상기 경계 패드를 노출하는 제2 콘택 홀을 형성하는 것을 포함하고, 상기 도전막을 패터닝하는 것은, 상기 제2 콘택 홀을 채우며 상기 경계 패드와 전기적으로 연결되는 제2 도전 패턴을 형성하는 것을 포함하고, 상기 제2 개구부는 상기 제2 도전 패턴을 노출할 수 있다.
상기 제조 방법은, 상기 제2 개구부를 형성한 후에, 상기 경계 패드를 가로지르는 방향으로 상기 기판을 커팅하는 것을 더 포함할 수 있다.
상기 제조 방법은, 상기 도전막을 형성하기 전에, 상기 하부 절연 구조체 상에 베리어막을 형성하는 것; 및 상기 도전막과 함께 상기 베리어막을 패터닝하여, 상기 제1 도전 패턴과 수직적으로 중첩되는 베리어 패턴을 형성하는 것을 더 포함할 수 있다.
상기 도전막을 형성하는 것은, 물리적 기상 증착(PVD)을 이용하는 것을 포함할 수 있다.
상기 제1 콘택 홀 내의 상기 도전막은, 상기 기판의 상면과 수직한 방향으로의 제1 두께, 및 상기 기판의 상면과 평행한 방향으로의 제2 두께를 갖고, 상기 제1 두께는 상기 제2 두께보다 더 클 수 있다.
상기 도전막은 알루미늄(Al)을 포함하며, 상기 도전막을 패터닝 하는 것은: 상기 도전막 상에 포토레지스트 패턴을 형성하는 것; 및 상기 포토레지스트 패턴을 식각 마스크로 상기 도전막을 건식 식각하는 것을 포함할 수 있다.
상기 상부 절연 구조체를 형성하는 것은, 상부 절연막 및 상기 상부 절연막 상의 고분자막을 형성하는 것을 포함하고, 상기 상부 절연막은 실리콘 질화막, 실리콘 산화막, 또는 실리콘 산화질화막을 포함할 수 있다.
본 발명에 따른 반도체 칩은, 재배선이 증착 및 패터닝 공정을 이용해 형성될 수 있다. 이로써 본 발명의 반도체 칩은, 스크라이브 레인 상에 특별한 절연막 구조 및/또는 재배선 패드를 가질 수 있다.
나아가, 본 발명에 따른 반도체 칩의 제조 방법은, 커팅 공정에서 발생할 수 있는 커팅 블레이드의 손상 및 기판의 균열과 같은 문제를 방지할 수 있다. 또한, 발명에 따른 반도체 칩의 제조 방법은, 재배선 패드를 자동으로 형성하여 효율적인 공정이 가능하고 공정 난이도를 개선할 수 있다.
도 1은 본 발명의 실시예들에 따른 반도체 패키지에 관한 단면도이다.
도 2는 본 발명의 실시예들에 따른 제1 반도체 칩의 제2 면을 개략적으로 도시한 평면도이다.
도 3a는 본 발명의 실시예들에 따른 제1 반도체 칩을 나타낸 것으로, 도 2의 I-I'선 및 II-II'선에 따른 단면도이다.
도 3b는 본 발명의 실시예들에 따른 제1 반도체 칩을 나타낸 것으로, 도 2의 III-III'선에 따른 단면도이다.
도 4는 도 3의 M영역을 확대한 단면도이다.
도 5는 본 발명의 실시예들에 따른 제1 반도체 칩들이 커팅되기 전의 반도체 기판을 개략적으로 도시한 평면도이다.
도 6a 내지 도 11a는 본 발명의 실시예들에 따른 제1 반도체 칩을 제조하는 방법을 나타낸 것으로, 도 2의 I-I'선 및 II-II'선에 따른 단면도들이다.
도 6b 내지 도 11b는 본 발명의 실시예들에 따른 제1 반도체 칩을 제조하는 방법을 나타낸 것으로, 도 2의 III-III'선에 따른 단면도들이다.
도 12는 본 발명의 실시예들에 따른 제1 반도체 칩을 나타낸 것으로, 도 2의 III-III'선에 따른 단면도이다.
도 13 내지 도 17은 본 발명의 실시예들에 따른 제1 반도체 칩을 제조하는 방법을 나타낸 것으로, 도 2의 III-III'선에 따른 단면도들이다.
도 18은 본 발명의 실시예들에 따른 제1 반도체 칩을 나타낸 것으로, 도 2의 I-I'선 및 II-II'선에 따른 단면도이다.
도 19a는 본 발명의 실시예들에 따른 제1 반도체 칩을 나타낸 것으로, 도 2의 I-I'선 및 II-II'선에 따른 단면도이다.
도 19b는 본 발명의 실시예들에 따른 제1 반도체 칩을 나타낸 것으로, 도 2의 III-III'선에 따른 단면도이다.
도 20은 본 발명의 실시예들에 따른 반도체 패키지에 관한 단면도이다.
본 발명의 구성 및 효과를 충분히 이해하기 위하여, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들을 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라, 여러가지 형태로 구현될 수 있고 다양한 변경을 가할 수 있다. 단지, 본 실시예들의 설명을 통해 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것이다.
본 명세서에서, 어떤 구성요소가 다른 구성요소 상에 있다고 언급되는 경우에 그것은 다른 구성요소 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 구성요소가 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 구성요소들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분은 동일한 구성요소들을 나타낸다.
본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다. 본 명세서의 다양한 실시예들에서 제1, 제2, 제3 등의 용어가 다양한 구성요소들을 기술하기 위해서 사용되었지만, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 여기에 설명되고 예시되는 실시예들은 그것의 상보적인 실시예들도 포함한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소는 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.
도 1은 본 발명의 실시예들에 따른 반도체 패키지에 관한 단면도이다. 도 2는 본 발명의 실시예들에 따른 제1 반도체 칩의 제2 면을 개략적으로 도시한 평면도이다.
도 1 및 도 2를 참조하면, 패키지 기판(10) 상에 제1 반도체 칩(20)이 실장될 수 있다. 일 예로, 상기 패키지 기판(10)은 인쇄회로기판(PCB)일 수 있다. 상기 패키지 기판(10)은, 이의 상면 및 바닥면에 각각 회로 패턴들(미도시)을 포함할 수 있다. 상기 회로 패턴들 중 일부는, 상기 패키지 기판(10)의 바닥면의 제1 외부 패드들(2)과 전기적으로 연결될 수 있다. 상기 패키지 기판(10)을 외부장치에 전기적으로 연결할 수 있는 솔더범프 또는 솔더볼과 같은 외부 단자들(4)이 상기 제1 외부 패드들(2)에 각각 부착될 수 있다. 한편, 상기 회로 패턴들 중 다른 일부는, 상기 패키지 기판(10)의 상면의 제2 외부 패드들(6)과 전기적으로 연결될 수 있다.
상기 제1 반도체 칩(20)은 상기 패키지 기판(10)과 마주보는 제1 면(20a) 및 상기 제1 면(20a)에 대향하는 제2 면(20b)을 가질 수 있다. 상기 제1 반도체 칩(20)은 중앙 영역(CA) 및 제1 및 제2 주변 영역들(PA1, PA2)을 포함할 수 있다. 상기 중앙 영역(CA)은 상기 제1 반도체 칩(20)의 상기 제2 면(20b)의 중심에 위치할 수 있다. 상기 제1 및 제2 주변 영역들(PA1, PA2)은 상기 제1 반도체 칩(20)의 서로 대향하는 측벽들에 각각 인접하게 위치할 수 있다. 상기 중앙 영역(CA)은 상기 제1 및 제2 주변 영역들(PA1, PA2) 사이에 배치될 수 있다.
상기 제1 반도체 칩(20)은 제1 집적회로(IC1), 센터 패드들(110) 및 재배선들(130)을 포함할 수 있다. 상기 제1 집적회로(IC1)는 상기 제2 면(20b)에 인접한 상기 제1 반도체 칩(20)의 내부에 형성될 수 있다. 상기 센터 패드들(110)은 상기 제1 집적회로(IC1)와 전기적으로 연결될 수 있다. 평면적 관점에서, 상기 센터 패드들(110)은 상기 중앙 영역(CA)에 배치될 수 있다.
상기 재배선들(130)은 상기 센터 패드들(110) 상에 배치될 수 있다. 상기 재배선들(130)은 본딩 패드부들(135c)을 포함할 수 있다. 상기 본딩 패드부들(135c)은 상기 센터 패드들(110)을 통해 상기 제1 집적회로(IC1)와 전기적으로 연결될 수 있다. 상기 본딩 패드부들(135c)은 상기 제1 및 제2 주변 영역들(PA1, PA2)에 배치될 수 있다. 상기 본딩 패드부들(135c)은 외부로 노출될 수 있다. 즉, 상기 재배선들(130)은 상기 본딩 패드부들(135c)을 통해, 상기 제1 및 제2 주변 영역들(PA1, PA2)에서 상기 중앙 영역(CA)의 상기 센터 패드들(110)로 신호를 인가할 수 있도록 해준다.
상기 센터 패드들(110) 및 상기 재배선들(130)의 수 및 배치는 예시적으로 도시된 것일 뿐 도면에 도시된 것으로 제한되지 않는다. 나아가, 반도체 패키지의 종류 및 용도에 따라서 적절하게 변형될 수 있다.
상기 제1 반도체 칩(20)은 DRAM이나 플래시와 같은 메모리 칩들일 수 있다. 상기 제1 집적회로(IC1)는 데이터를 저장하기 위한 메모리 셀들, 상기 메모리 셀들의 동작을 제어하기 위한 제어회로 및/또는 전원회로를 포함할 수 있다.
상기 제1 반도체 칩(20)은 제1 접착층(15)을 통해 상기 패키지 기판(10)에 부착될 수 있다. 상기 제1 접착층(15)은 에폭시, 실리콘 재질의 절연성 막, 또는 테이프일 수 있다.
와이어들(8)이 상기 제1 반도체 칩(20)의 상기 본딩 패드부들(135c)과 상기 패키지 기판(10)의 상기 제2 외부 패드들(6)을 각각 전기적으로 연결할 수 있다. 상기 제1 반도체 칩(20)은 상기 와이어들(8)를 통하여 외부의 콘트롤러(미도시)와 통신할 수 있다. 상기 콘트롤러로부터의 어드레스 및 커맨드 등을 포함하는 제어신호, 전압신호 및 기록 데이터 등은 상기 와이어들(8)을 통하여 상기 제1 반도체 칩(20)으로 제공될 수 있다. 상기 제1 반도체 칩(20)의 상기 메모리 셀들로부터 독출된 데이터는 상기 와이어들(8)를 통하여 상기 콘트롤러로 제공될 수 있다.
상기 패키지 기판(10) 상의 몰딩막(9)이 상기 제1 반도체 칩(20) 및 상기 와이어들(8)을 덮을 수 있다. 상기 몰딩막(9)은 외부 환경으로부터 상기 제1 반도체 칩(20) 및 상기 와이어들(8)을 보호할 수 있다. 상기 몰딩막(9)은 에폭시 몰딩 컴파운드(Epoxy Molding Compound: EMC)를 포함할 수 있다.
도 3a는 본 발명의 실시예들에 따른 제1 반도체 칩을 나타낸 것으로, 도 2의 I-I'선 및 II-II'선에 따른 단면도이다. 도 3b는 본 발명의 실시예들에 따른 제1 반도체 칩을 나타낸 것으로, 도 2의 III-III'선에 따른 단면도이다. 도 4는 도 3의 M영역을 확대한 단면도이다. 본 실시예에서는, 앞서 도 1 및 도 2를 참조하여 설명한 반도체 패키지와 중복되는 기술적 특징에 대한 상세한 설명은 생략하고, 제1 반도체 칩에 대하여 보다 상세히 설명한다.
도 2, 도 3a, 도 3b, 및 도 4를 참조하면, 칩 영역(CH) 및 경계 영역(SL)을 포함하는 반도체 기판(100)이 제공될 수 있다. 상기 경계 영역(SL)은 상기 칩 영역(CH)을 둘러쌀 수 있다. 일 예로, 상기 칩 영역(CH) 및 상기 경계 영역(SL)은 제1 반도체 칩(20)의 제2 면(20b)에 정의될 수 있다. 상기 칩 영역(CH)은 중앙 영역(CA) 및 제1 및 제2 주변 영역들(PA1, PA2)을 포함할 수 있다. 상기 경계 영역(SL)은 스크라이브 레인일 수 있다. 상기 반도체 기판(100)은 실리콘 기판, 게르마늄 기판 또는 실리콘-게르마늄 기판일 수 있다.
상기 칩 영역(CH)의 상기 중앙 영역(CA) 상에 센터 패드들(110)이 배치될 수 있다. 상기 센터 패드들(110)은 상기 중앙 영역(CA) 내에서 2열로 배열될 수 있으나, 특별히 제한되는 것은 아니다. 상기 센터 패드들(110)은 Al과 같은 도전 물질을 포함할 수 있다. 적어도 하나의 상기 센터 패드(110)는, 상기 반도체 기판(100)의 상면에 평행한 제1 방향(D1)으로의 제1 폭(W1)을 가질 수 있다. 상기 제1 폭(W1)은 5μm 내지 50μm일 수 있다.
상기 경계 영역(SL) 상에 경계 패드들(210)이 배치될 수 있다. 일 예로, 상기 경계 패드들(210)은 상기 제1 반도체 칩(20)의 측벽들에 접하도록 배치될 수 있다. 상기 경계 패드들(210)은 Al과 같은 도전 물질을 포함할 수 있다. 상기 경계 패드들(210)의 수 및 배치는 예시적으로 도시된 것일 뿐 도면에 도시된 것으로 제한되지 않는다. 이하, 상기 센터 패드들(110) 중 어느 하나의 센터 패드(110) 및 상기 경계 패드들(210) 중 어느 하나의 경계 패드(210)를 중심으로 설명한다.
상기 센터 패드(110)는 상기 제1 반도체 칩(20) 내부의 상기 제1 집적회로(IC1)와 전기적으로 연결될 수 있다. 도 4를 다시 참조하면, 상기 제1 집적회로(IC1)가 상기 반도체 기판(100) 상에 배치될 수 있다. 상기 제1 집적회로(IC1)는 복수개의 트랜지스터들(TR), 복수개의 금속층들(M1~M3) 및 복수개의 비아들(V1~V3)을 포함할 수 있다.
각각의 상기 트랜지스터들(TR)은 게이트 전극, 및 이의 양 측에 배치된 불순물 영역들을 포함할 수 있다. 상기 불순물 영역들은 상기 반도체 기판(100) 내에 불순물로 도핑된 영역들일 수 있다. 상기 트랜지스터들(TR)은, 메모리 셀들의 일부, 또는 상기 메모리 셀들의 동작을 제어하기 위한 제어회로 및/또는 전원회로의 일부일 수 있다.
제1 내지 제7 층간 절연막들(ILD1~ILD7)이 상기 반도체 기판(100) 상에 순차적으로 적층될 수 있다. 상기 제1 층간 절연막(ILD1)은 상기 트랜지스터들(TR)을 덮을 수 있다. 콘택(CNT)이 상기 제1 층간 절연막(ILD1)을 관통하여 상기 트랜지스터들(TR)의 상기 불순물 영역들 중 어느 하나와 연결될 수 있다.
제1 금속층(M1), 제2 금속층(M2) 및 제3 금속층(M3)이 각각 상기 제2 층간 절연막(ILD2), 상기 제4 층간 절연막(ILD4) 및 상기 제6 층간 절연막(ILD6) 내에 배치될 수 있다. 상기 제7 층간 절연막(ILD7) 상에 상기 센터 패드(110)가 배치될 수 있다. 상기 제1 및 제2 금속층들(M1, M2) 사이에 제1 비아(V1), 상기 제2 및 제3 금속층들(M2, M3) 사이에 제2 비아(V2), 및 상기 제3 금속층(M3) 및 상기 센터 패드(110) 사이에 제3 비아(V3)가 제공될 수 있다. 결과적으로, 상기 센터 패드(110)는 상기 금속층들(M1~M3) 및 상기 비아들(V1~V3)을 통해 상기 트랜지스터들(TR)과 전기적으로 연결될 수 있다.
한편, 도시되진 않았지만, 상기 경계 패드(210)는 상기 경계 영역(SL) 아래에 형성된 경계 금속층들 및 경계 트랜지스터들과 전기적으로 연결될 수 있다. 상기 경계 금속층들 중 적어도 일부는 상기 복수개의 금속층들(M1~M3) 중 적어도 일부와 함께 형성된 것일 수 있다. 상기 경계 트랜지스터들 중 적어도 일부는 상기 트랜지스터들(TR) 중 일부와 함께 형성된 것일 수 있다.
도 2, 도 3a 및 도 3b를 다시 참조하면, 상기 반도체 기판(100)의 전면 상에 하부 절연 구조체(120)가 배치될 수 있다. 상기 하부 절연 구조체(120)는, 상기 칩 영역(CH) 상에서 상기 센터 패드(110)의 일부를 덮을 수 있다. 상기 하부 절연 구조체(120)는, 상기 경계 영역(SL) 상에서 상기 경계 패드(210)의 일부를 덮을 수 있다. 상기 하부 절연 구조체(120)는 제1 두께(T1)를 가질 수 있다. 일 예로, 상기 제1 두께(T1)는 0.1μm 내지 3μm일 수 있다. 상기 칩 영역(CH)의 상기 하부 절연 구조체(120)의 상면은 상기 경계 영역(SL)의 상기 하부 절연 구조체(120)의 상면과 실질적으로 동일한 레벨에 위치할 수 있다.
상기 하부 절연 구조체(120)를 관통하는 제1 콘택 홀(125)이 상기 센터 패드(110)의 나머지 일부를 노출할 수 있다. 상기 제1 콘택 홀(125)은 상기 제1 방향(D1)으로의 제4 폭(W4)을 가질 수 있다. 상기 제4 폭(W4)은 상기 제1 폭(W1)보다 작을 수 있다. 구체적으로, 상기 제4 폭(W4)은 5μm 내지 50μm일 수 있다.
상기 하부 절연 구조체(120)를 관통하는 제2 개구부(245)가 상기 경계 패드(210)의 나머지 일부를 노출할 수 있다. 구체적으로, 도 2를 다시 참조하면, 상기 제2 개구부(245)는 상기 경계 영역(SL) 상에 복수개로 제공될 수 있으며, 상기 제2 개구부들(245)에 의해 상기 경계 패드들(210)이 각각 노출될 수 있다. 일 예로, 상기 제2 개구부(245)에 의해 노출된 상기 경계 패드(210)는 제5 측벽(SW5)을 가질 수 있다. 상기 반도체 기판(100)은 상기 제2 개구부(245)와 인접하는 제6 측벽(SW6)을 가질 수 있다. 이때, 상기 제5 측벽(SW5)과 상기 제6 측벽(SW6)은 서로 정렬될 수 있다.
상기 하부 절연 구조체(120)는 순차적으로 적층된 제1 내지 제3 하부 절연막들(120a, 120b, 120c)을 포함할 수 있다. 즉, 상기 제2 하부 절연막(120b)은 상기 제1 및 제3 하부 절연막들(120a, 120c) 사이에 개재될 수 있다. 이때, 상기 제3 하부 절연막(120c)의 두께는 상기 제1 하부 절연막(120a)의 두께보다 클 수 있고, 또한 상기 제2 하부 절연막(120b)의 두께보다 클 수 있다.
한편, 상기 칩 영역(CH)의 상기 제1 하부 절연막(120a)의 상면과 상기 경계 영역(SL)의 상기 제1 하부 절연막(120a)의 상면은 실질적으로 동일한 레벨에 위치할 수 있다. 상기 칩 영역(CH)의 상기 제2 하부 절연막(120b)의 상면과 상기 경계 영역(SL)의 상기 제2 하부 절연막(120b)의 상면은 실질적으로 동일한 레벨에 위치할 수 있다.
각각의 상기 제1 내지 제3 하부 절연막들(120a, 120b, 120c)은 무기 절연막으로서, 실리콘 질화막, 실리콘 산화막, 또는 실리콘 산화질화막을 포함할 수 있다. 일 예로, 상기 제1 하부 절연막(120a)은 실리콘 산화막을 포함할 수 있고, 상기 제2 하부 절연막(120b)은 실리콘 질화막을 포함할 수 있고, 상기 제3 하부 절연막(120c)은 실리콘 산화막을 포함할 수 있다. 이때, 상기 제1 반도체 칩(20)은 DRAM 칩일 수 있다.
후술할 제1 도전 패턴(135)이 도금 공정으로 형성될 경우, 상기 하부 절연 구조체(120)은 폴리이미드와 같은 고분자막을 포함할 수 있다. 이는, 무기 절연막 상에 금속의 도금 공정을 수행하기가 어렵기 때문이다. 그러나, 본 발명의 실시에들에 따른 상기 제1 도전 패턴(135)은 증착 및 패터닝 공정으로 형성되기 때문에, 상기 하부 절연 구조체(120)은 무기 절연막을 포함할 수 있다.
상기 하부 절연 구조체(120) 상에, 상기 제1 콘택 홀(125)을 채우며 상기 센터 패드(110)와 전기적으로 연결되는 재배선(130)이 배치될 수 있다. 도 2를 다시 참조하면, 상기 재배선(130)은 복수개로 제공될 수 있다. 평면적 관점에서, 상기 재배선들(130)은 상기 센터 패드들(110)로부터 상기 제1 방향(D1)으로 연장되는 라인 형태일 수 있다. 상기 재배선들(130) 중 일부는 상기 제1 방향(D1)의 반대 방향으로 연장될 수 있다. 즉, 상기 재배선들(130)은 상기 중앙 영역(CA)으로부터 제1 주변 영역(PA1)으로 연장되거나, 또는 상기 중앙 영역(CA)으로부터 제2 주변 영역(PA2)으로 연장될 수 있다. 상기 재배선들(130) 중 일부는 상기 제1 방향(D1)과 교차하는 방향으로 연장되는 부분을 포함할 수 있다. 이로써, 상기 재배선들(130)의 말단들은 상기 제1 및 제2 주변 영역들(PA1, PA2) 상에 고르게 분포될 수 있다.
적어도 하나의 상기 재배선(130)은, 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로의 제2 폭(W2)을 가질 수 있다. 상기 제2 방향(D2)은 상기 반도체 기판(100)의 상면에 평행할 수 있다. 일 예로, 상기 재배선들(130)은 각각 신호 라인, 파워 라인, 또는 접지 라인일 수 있다. 따라서, 상기 재배선들(130)의 폭들은 이들의 역할에 따라 다양하게 변화될 수 있다. 구체적으로, 상기 제2 폭(W2)은 2μm 내지 200μm일 수 있다.
상기 재배선(130)은 제1 베리어 패턴(133), 및 상기 제1 베리어 패턴(133) 상의 제1 도전 패턴(135)을 포함할 수 있다. 상기 제1 베리어 패턴(133)은 상기 하부 절연 구조체(120)와 상기 제1 도전 패턴(135) 사이에 개재될 수 있다. 상기 제1 베리어 패턴(133)은 상기 제1 도전 패턴(135)과 수직적으로 중첩될 수 있다. 상기 제1 베리어 패턴(133)은 상기 제1 도전 패턴(135)으로부터 금속 물질이 상기 하부 절연 구조체(120)로 확산되는 것을 방지할 수 있으며, 구체적으로 Ti, TiN, 또는 이들의 조합을 포함할 수 있다. 나아가, 상기 제1 베리어 패턴(133)은 이의 아래의 상기 하부 절연 구조체(120)와의 웨팅(wetting)을 용이하게 할 수 있다.
상기 제1 도전 패턴(135)은 상기 제1 콘택 홀(125)을 채우는 콘택부(135a), 상기 하부 절연 구조체(120) 상에서 상기 제1 방향(D1)으로 연장되는 도전 라인부(135b), 및 본딩 패드부(135c)를 가질 수 있다. 상기 콘택부(135a), 상기 도전 라인부(135b) 및 상기 본딩 패드부(135c)는 일체로 연결되어, 상기 제1 도전 패턴(135)을 구성할 수 있다.
상기 콘택부(135a)는, 상기 반도체 기판(100)의 상면과 수직한 방향으로의 제2 두께(T2)를 가질 수 있다. 나아가, 상기 제1 콘택 홀(125) 내의 상기 콘택부(135a)는, 상기 제1 방향(D1) 또는 상기 제2 방향(D2)으로의 제5 두께(T5)를 가질 수 있다. 이때, 상기 제2 두께(T2)는 상기 제5 두께(T5)보다 더 클 수 있다. 일 예로, 상기 제2 두께(T2)는 1μm 내지 8μm일 수 있다. 상기 제1 콘택 홀(125)을 채우는 상기 콘택부(135a)에 의해 함몰 영역(137)이 정의될 수 있다.
상기 도전 라인부(135b)는 상기 콘택부(135a) 및 상기 본딩 패드부(135c) 사이에 위치할 수 있다. 앞서 도 2를 참조하여 설명한 재배선들(130)과 같이, 상기 도전 라인부(135b)는 상기 제1 방향(D1)으로 연장되는 라인 형태일 수 있다. 상기 도전 라인부(135b)를 통해, 상기 제1 주변 영역(PA1)에 배치된 상기 본딩 패드부(135c)와 상기 중앙 영역(CA)에 배치된 상기 콘택부(135a)가 서로 전기적으로 연결될 수 있다.
상기 콘택부(135a)의 일단은 제1 측벽(SW1)을 가질 수 있다. 상기 콘택부(135a)와 인접하는 상기 제1 베리어 패턴(133)의 일단은 제2 측벽(SW2)을 가질 수 있다. 이때, 상기 제1 측벽(SW1)과 상기 제2 측벽(SW2)은 서로 정렬될 수 있다. 상기 본딩 패드부(135c)의 일단은 제3 측벽(SW3)을 가질 수 있다. 상기 본딩 패드부(135c)와 인접하는 상기 제1 베리어 패턴(133)의 다른 일단은 제4 측벽(SW4)을 가질 수 있다. 이때, 상기 제3 측벽(SW3)과 상기 제4 측벽(SW4)은 서로 정렬될 수 있다.
상기 제1 도전 패턴(135)은, 증착 및 패터닝 공정이 가능한 금속 물질을 포함할 수 있다. 일 예로, 상기 제1 도전 패턴(135)은 알루미늄(Al)을 포함할 수 있다.
상기 재배선(130) 및 상기 하부 절연 구조체(120) 상에 상부 절연 구조체(140)가 배치될 수 있다. 상기 상부 절연 구조체(140)는 순차적으로 적층된 상부 절연막(140a) 및 고분자막(140b)을 포함할 수 있다. 상기 상부 절연막(140a)은 상기 재배선(130)을 직접 덮을 수 있다. 일 예로, 상기 상부 절연막(140a)은 상기 제1 도전 패턴(135)의 상기 제1 및 제3 측벽들(SW1, SW3) 및 상기 제1 베리어 패턴(133)의 상기 제2 및 제4 측벽들(SW2, SW4)을 직접 덮을 수 있다. 상기 고분자막(140b)은 상기 상부 절연막(140a)을 사이에 두고 상기 재배선(130)과 이격될 수 있다.
상기 칩 영역(CH)의 상기 상부 절연 구조체(140)의 상면은 상기 경계 영역(SL)의 상기 상부 절연 구조체(140)의 상면과 실질적으로 동일한 레벨에 위치할 수 있다. 상기 상부 절연 구조체(140)는 외부 환경으로부터 상기 재배선(130)을 보호할 수 있고, 상기 재배선들(130) 사이의 쇼트(short)를 방지할 수 있다.
상기 상부 절연 구조체(140)를 관통하는 제1 개구부(145)가 상기 본딩 패드부(135c)를 노출할 수 있다. 구체적으로, 도 2를 다시 참조하면, 상기 제1 개구부(145)는 상기 제1 및 제2 주변 영역들(PA1, PA2) 상에 복수개로 제공될 수 있으며, 상기 제1 개구부들(145)에 의해 상기 본딩 패드부들(135c)이 각각 노출될 수 있다.
상기 제1 개구부(145)는 상기 제1 방향(D1)으로의 제3 폭(W3)을 가질 수 있다. 상기 제3 폭(W3)은 상기 제4 폭(W4)보다 더 클 수 있다. 상기 제3 폭(W3)은 상기 본딩 패드부(135c) 상에 와이어 본딩이 용이하게 수행될 수 있을 정도의 크기를 가질 수 있다. 일 예로, 상기 제3 폭(W3)은 100μm 내지 300μm일 수 있다.
상기 경계 패드(210)를 노출하는 상기 제2 개구부(245)는, 상기 하부 절연 구조체(120)뿐만 아니라 상기 상부 절연 구조체(140) 역시 관통할 수 있다. 이로써, 상기 경계 패드(210)는 상기 제2 개구부(245)를 통해 외부로 완전히 노출될 수 있다.
상기 상부 절연막(140a)은 실리콘을 포함하는 무기 절연막일 수 있고, 일 예로 실리콘 질화막, 실리콘 산화막, 또는 실리콘 산화질화막을 포함할 수 있다. 반면, 상기 고분자막(140b)은 유기 절연막일 수 있고, 일 예로 폴리이미드, 플루오로 카본, 레진, 또는 합성 고무를 포함할 수 있다. 상기 상부 절연막(140a)은 제3 두께(T3)를 가질 수 있고, 상기 고분자막(140b)은 제4 두께(T4)를 가질 수 있다. 이때, 상기 제4 두께(T4)는 상기 제3 두께(T3)보다 더 클 수 있다. 일 예로, 상기 제3 두께(T3)는 0.1μm 내지 3μm일 수 있고, 상기 제4 두께(T4)는 0.3μm 내지 6μm일 수 있다.
만약, 상기 재배선(130)이 도금 공정을 이용해 형성될 경우, 스크라이브 레인인 상기 경계 영역(SL)이 절연막 없이 직접 노출된다. 반면 본 발명의 실시예들에 따른 반도체 칩은, 상기 재배선(130)이 증착 및 패터닝 공정을 이용해 형성될 수 있다. 이로써 본 발명의 반도체 칩은, 상기 경계 영역(SL) 상에 특별한 절연막 구조를 가질 수 있다.
도 5는 본 발명의 실시예들에 따른 제1 반도체 칩들이 커팅되기 전의 반도체 기판을 개략적으로 도시한 평면도이다. 도 6a 내지 도 11a는 본 발명의 실시예들에 따른 제1 반도체 칩을 제조하는 방법을 나타낸 것으로, 도 2의 I-I'선 및 II-II'선에 따른 단면도들이다. 도 6b 내지 도 11b는 본 발명의 실시예들에 따른 제1 반도체 칩을 제조하는 방법을 나타낸 것으로, 도 2의 III-III'선에 따른 단면도들이다.
도 2, 도 5, 도 6a 및 도 6b를 참조하면, 칩 영역(CH) 및 경계 영역(SL)을 포함하는 반도체 기판(100)이 준비될 수 있다. 상기 경계 영역(SL)은 스크라이브 레인일 수 있다. 상기 반도체 기판(100)의 상기 칩 영역(CH)에 제1 집적회로(IC1)가 형성될 수 있다. 상기 제1 집적회로(IC1)는 복수개의 트랜지스터들(TR), 복수개의 금속층들(M1~M3) 및 복수개의 비아들(V1~V3)을 형성하는 것을 포함할 수 있으며, 이는 앞서 도 4에서 설명한 바와 동일할 수 있다.
상기 칩 영역(CH)의 중앙 영역(CA) 상에 센터 패드들(110)이 형성될 수 있다. 상기 센터 패드들(110)은 상기 제1 집적회로(IC1)와 전기적으로 연결될 수 있다. 상기 경계 영역(SL) 상에 경계 패드들(210)이 형성될 수 있다. 상기 경계 패드들(210)은 상기 경계 영역(SL) 아래에 형성된 경계 금속층들 및 경계 트랜지스터들과 전기적으로 연결될 수 있다. 이하, 상기 센터 패드들(110) 중 어느 하나의 센터 패드(110) 및 상기 경계 패드들(210) 중 어느 하나의 경계 패드(210)를 중심으로 설명한다.
상기 반도체 기판(100)의 전면 상에, 상기 센터 패드(110) 및 상기 경계 패드(210)를 덮는 하부 절연 구조체(120)가 형성될 수 있다. 각각의 상기 하부 절연 구조체(120)는 제1 두께(T1)를 갖도록 형성될 수 있다. 일 예로, 상기 제1 두께(T1)는 0.1μm 내지 3μm일 수 있다.
구체적으로, 상기 하부 절연 구조체(120)를 형성하는 것은, 상기 칩 영역(CH) 및 상기 경계 영역(SL) 상에 제1 하부 절연막(120a), 제2 하부 절연막(120b), 및 제3 하부 절연막(120c)을 순차적으로 형성하는 것을 포함할 수 있다. 일 예로, 상기 제1 하부 절연막(120a)은 실리콘 산화막을 포함할 수 있고, 상기 제2 하부 절연막(120b)은 실리콘 질화막을 포함할 수 있고, 상기 제3 하부 절연막(120c)은 실리콘 산화막을 포함할 수 있다. 상기 제1 내지 제3 하부 절연막들(120a, 120b, 120c)은 각각 원자층 증착 공정(ALD) 또는 화학 기상 증착 공정(CVD)을 이용하여 형성될 수 있다.
도 2, 도 5, 도 7a 및 도 7b를 참조하면, 상기 하부 절연 구조체(120)를 패터닝하여, 상기 센터 패드(110)를 노출하는 제1 콘택 홀(125)이 형성될 수 있다. 상기 하부 절연 구조체(120)를 패터닝 하는 것은, 상기 센터 패드(110)와 수직적으로 중첩되는 개구부를 갖는 제1 포토레지스트 패턴(미도시)을 형성하는 것, 및 상기 제1 포토레지스트 패턴을 식각 마스크로 상기 하부 절연 구조체(120)를 식각하는 것을 포함할 수 있다. 한편, 상기 제1 포토레지스트 패턴은 상기 경계 영역(SL)의 상기 하부 절연 구조체(120)를 덮을 수 있고, 따라서 상기 경계 영역(SL)의 상기 하부 절연 구조체(120)는 그대로 잔류할 수 있다. 상기 제1 콘택 홀(125)은 제4 폭(W4)을 가질 수 있다. 일 예로, 상기 제4 폭(W4)은 5μm 내지 50μm일 수 있다.
도 2, 도 5, 도 8a 및 도 8b를 참조하면, 상기 하부 절연 구조체(120) 상에, 베리어막(132) 및 상기 베리어막(132) 상의 도전막(134)이 형성될 수 있다. 상기 베리어막(132) 및 상기 도전막(134)은 상기 제1 콘택 홀(125)을 채울 수 있다. 따라서, 상기 베리어막(132)은 상기 센터 패드(110)를 직접 덮을 수 있다 그러나, 상기 도전막(134)이 상기 제1 콘택 홀(125)을 완전히 채우지 못할 수 있고, 이로써 상기 도전막(134)에 의해 함몰 영역(137)이 정의될 수 있다. 한편, 상기 경계 영역(SL) 상에서, 상기 베리어막(132)은 상기 하부 절연 구조체(120)를 사이에 두고 상기 경계 패드(210)와 이격될 수 있다.
상기 베리어막(132) 및 상기 도전막(134)은 물리적 기상 증착 공정(PVD)을 이용해 형성될 수 있다. 한편, 상기 제1 콘택 홀(125) 내의 상기 도전막(134)은, 상기 반도체 기판(100)의 상면과 수직한 방향으로의 제2 두께(T2)를 가질 수 있다. 상기 제1 콘택 홀(125) 내의 상기 도전막(134)은, 제1 방향(D1) 또는 제2 방향(D2)으로의 제5 두께(T5)를 가질 수 있다. 상기 도전막(134)은 단차 도포성이 낮은 상기 물리적 기상 증착 공정(PVD)을 통해 형성되기 때문에, 상기 제2 두께(T2)가 상기 제5 두께(T5)보다 더 클 수 있다.
구체적으로, 상기 베리어막(132)은 Ti, TiN, 또는 이들의 조합을 포함하는 금속 물질로 형성될 수 있다. 상기 도전막(134)은 알루미늄(Al)을 포함하는 금속 물질로 형성될 수 있다.
도 2, 도 5, 도 9a 및 도 9b를 참조하면, 상기 도전막(134) 상에 제2 포토레지스트 패턴(PR)이 형성될 수 있다. 상기 제2 포토레지스트 패턴(PR)은 복수개로 제공될 수 있으며, 상기 제2 포토레지스트 패턴들(PR)은 앞서 도 2 및 도 3을 참조하여 설명한 재배선들(130)과 각각 겹쳐(superimposed)질 수 있다. 한편, 상기 제2 포토레지스트 패턴(PR)은 상기 경계 영역(SL) 상의 상기 도전막(134)을 완전히 노출할 수 있다.
상기 제2 포토레지스트 패턴(PR)을 마스크로 상기 도전막(134) 및 상기 베리어막(132)을 순차적으로 식각하여, 재배선(130)이 형성될 수 있다. 상기 재배선(130)은 제1 베리어 패턴(133), 및 상기 제1 베리어 패턴(133) 상의 제1 도전 패턴(135)을 포함할 수 있다. 상기 제1 도전 패턴(135)은 콘택부(135a), 도전 라인부(135b), 및 본딩 패드부(135c)를 포함할 수 있다. 한편, 상기 제2 포토레지스트 패턴(PR)에 의해 노출된 상기 도전막(134) 및 상기 베리어막(132)은 완전히 제거되어, 상기 하부 절연 구조체(120)의 상면이 노출될 수 있다.
상기 도전막(134) 및 상기 베리어막(132)의 식각 공정은 건식 식각을 이용할 수 있다. 일 예로, 상기 건식 식각의 식각 가스로 BCl3 및/또는 SF6을 사용할 수 있으나, 특별히 제한되는 것은 아니다.
상기 제1 도전 패턴(135)과 상기 제1 베리어 패턴(133)은 모두 상기 제2 포토레지스트 패턴(PR)을 마스크로 형성되기 때문에, 이들은 서로 수직적으로 중첩될 수 있다. 따라서, 상기 콘택부(135a)의 제1 측벽(SW1)과 상기 콘택부(135a)와 인접하는 상기 제1 베리어 패턴(133)의 제2 측벽(SW2)은 서로 정렬될 수 있다. 상기 본딩 패드부(135c)의 제3 측벽(SW3)과 상기 본딩 패드부(135c)와 인접하는 상기 제1 베리어 패턴(133)의 제4 측벽(SW4)은 서로 정렬될 수 있다.
도 2, 도 5, 도 10a 및 도 10b를 참조하면, 잔류하는 상기 제2 포토레지스트 패턴(PR)이 선택적으로 제거될 수 있다. 이어서, 상기 재배선(130) 및 상기 하부 절연 구조체(120) 상에 상부 절연 구조체(140)가 형성될 수 있다.
구체적으로, 상기 상부 절연 구조체(140)를 형성하는 것은, 상기 반도체 기판(100)의 전면 상에 상부 절연막(140a), 및 고분자막(140b)을 순차적으로 형성하는 것을 포함할 수 있다. 상기 칩 영역(CH) 상에서, 상기 상부 절연막(140a)은 상기 재배선(130)의 측벽 및 상면을 직접 덮을 수 있다. 상기 경계 영역(SL) 상에서, 상기 상부 절연막(140a)은 상기 제3 하부 절연막(120c)의 상면을 직접 덮을 수 있다.
상기 상부 절연막(140a)은 원자층 증착 공정(ALD) 또는 화학 기상 증착 공정(CVD)을 이용하여 형성될 수 있다. 상기 고분자막(140b)은 폴리이미드, 플루오로 카본, 레진, 또는 합성 고무와 같은 고분자 물질 또는 이의 전구체를 상기 상부 절연막(140a) 상에 코팅하여 형성될 수 있다. 상기 상부 절연막(140a)은 제3 두께(T3)를 가지도록 형성될 수 있고, 상기 고분자막(140b)은 제4 두께(T4)를 가지도록 형성될 수 있다. 이때, 상기 제4 두께(T4)는 상기 제3 두께(T3)보다 더 클 수 있다.
도 2, 도 5, 도 11a 및 도 11b를 참조하면, 상기 상부 절연 구조체(140)를 패터닝하여, 상기 본딩 패드부(135c)를 노출하는 제1 개구부(145), 및 상기 경계 패드(210)와 수직적으로 중첩되는 제2 개구부(245)가 형성될 수 있다. 상기 상부 절연 구조체(140)를 패터닝하는 것은, 상기 본딩 패드부(135c) 및 상기 경계 패드(210)와 각각 수직적으로 중첩되는 개구부들을 갖는 제3 포토레지스트 패턴(미도시)을 형성하는 것, 및 상기 제3 포토레지스트 패턴을 식각 마스크로 상기 상부 절연 구조체(140)를 식각하는 것을 포함할 수 있다. 상기 제1 개구부(145)는 제3 폭(W3)을 가질 수 있다. 일 예로, 상기 제3 폭(W3)은 100μm 내지 300μm일 수 있다. 이후 패키지 공정 시, 상기 제1 개구부(145)를 통해 노출된 상기 본딩 패드부(135c) 상에 와이어 본딩이 수행될 수 있다.
이어서, 상기 경계 패드(210)가 외부로 노출될 때까지, 상기 제2 개구부(245)를 통해 노출된 상기 하부 절연 구조체(120)를 식각할 수 있다. 즉, 상기 제2 개구부(245)는 상기 상부 절연 구조체(140)뿐만 아니라 상기 하부 절연 구조체(120)를 관통하여, 상기 경계 패드(210)를 외부로 노출시킬 수 있다. 상기 하부 절연 구조체(120)를 식각하는 것은, 상기 제3 포토레지스트 패턴을 식각 마스크로 이용하거나, 또는 패터닝된 상기 상부 절연 구조체(140)를 식각 마스크로 이용할 수 있다.
도시되진 않았지만, 상기 제2 개구부(245)를 통해 노출된 상기 경계 패드(210)에 검사 탐침을 접촉시켜, 상기 경계 금속층들 및/또는 상기 경계 트랜지스터들에 테스트 신호가 인가될 수 있다. 이로써, 상기 경계 금속층들 및/또는 상기 경계 트랜지스터들에 존재하는 불량 여부를 확인할 수 있다. 일 예로, 상기 경계 금속층들은 상기 제1 집적회로(IC1) 내의 상기 금속층들(M1~M3)과 동시에 형성될 수 있고, 상기 경계 트랜지스터들은 상기 제1 집적회로(IC1) 내의 상기 트랜지스터들(TR)과 동시에 형성될 수 있다. 따라서, 상기 경계 패드(210)를 이용해 상기 경계 금속층들 및/또는 상기 경계 트랜지스터들에 검사를 수행함으로써, 상기 금속층들(M1~M3) 또는 상기 트랜지스터들(TR)에 존재하는 접촉 불량과 같은 결함을 확인할 수 있다.
도 2, 도 3a 및 도 3b를 다시 참조하면, 상기 경계 영역(SL)을 따라 상기 반도체 기판(100)이 커팅될 수 있다. 이로써, 도 5에 나타난 복수개의 상기 제1 반도체 칩들(20)은 서로 분리될 수 있다. 분리된 각각의 상기 제1 반도체 칩들(20)은, 앞서 도 1을 참조하여 설명한 패키지 기판(10) 상에 실장될 수 있다.
도 11b를 다시 참조하면, 상기 반도체 기판(100)은 커팅 선(CT)을 따라 커팅될 수 있다. 상기 커팅 선(CT)은 상기 경계 패드(210)를 가로지르는 방향으로 연장될 수 있다. 이로써, 상기 경계 패드(210)의 제5 측벽(SW5)은 상기 반도체 기판(100)의 제6 측벽(SW6)과 서로 정렬될 수 있다.
본 발명의 실시예들에 따른 반도체 칩의 제조 방법은, 도금 공정이 아닌 증착 및 패터닝 공정을 이용해 상기 재배선(130)을 형성할 수 있다. 따라서, 금 또는 구리 대신 저렴한 알루미늄과 같은 금속을 이용하여 상기 재배선(130)을 형성하므로, 보다 경제적일 수 있다. 상기 재배선(130)을 패터닝할 때 기존의 금속 패터닝 설비를 그대로 이용할 수 있으므로, 효율적인 공정 운영이 가능할 수 있다.
나아가, 본 실시예에 따른 제조 방법은, 상기 경계 영역(SL) 상에 두꺼운 금속층(예를 들어, 후술할 재배선 패드(230))가 존재하지 않을 수 있다. 따라서, 커팅 공정에서 발생할 수 있는 커팅 블레이드의 손상 및 기판의 균열과 같은 문제를 방지할 수 있다.
도 12는 본 발명의 실시예들에 따른 제1 반도체 칩을 나타낸 것으로, 도 2의 III-III'선에 따른 단면도이다. 본 실시예에서는, 앞서 도 2, 도 3a, 도 3b, 및 도 4를 참조하여 설명한 제1 반도체 칩과 중복되는 기술적 특징에 대한 상세한 설명은 생략하고, 제1 반도체 칩에 대하여 보다 상세히 설명한다.
도 2, 도 3a, 및 도 12를 참조하면, 하부 절연 구조체(120)를 관통하는 제2 콘택 홀(225)이 경계 패드(210)의 일부를 노출할 수 있다. 경계 영역(SL)의 상기 하부 절연 구조체(120) 상에, 상기 제2 콘택 홀(225)을 채우며 상기 경계 패드(210)와 전기적으로 연결되는 재배선 패드(230)가 배치될 수 있다. 상기 재배선 패드(230)는 상기 경계 패드(210)에 대응하여 복수개로 제공될 수 있다.
상기 재배선 패드(230)는 제2 베리어 패턴(233), 및 상기 제2 베리어 패턴(233) 상의 제2 도전 패턴(235)을 포함할 수 있다. 상기 제2 베리어 패턴(233)은 상기 하부 절연 구조체(120)와 상기 제2 도전 패턴(235) 사이에 개재될 수 있다. 상기 제2 베리어 패턴(233)은 상기 제2 도전 패턴(235)과 수직적으로 중첩될 수 있다. 상기 제2 도전 패턴(235) 및 상기 제2 베리어 패턴(233)은 각각 제1 도전 패턴(135) 및 제1 베리어 패턴(133)과 동일한 물질을 포함할 수 있다.
상부 절연 구조체(140)를 관통하는 제2 개구부(245)가 상기 재배선 패드(230)를 노출할 수 있다. 구체적으로, 도 2를 다시 참조하면, 상기 제2 개구부(245)는 상기 경계 영역(SL) 상에 복수개로 제공될 수 있으며, 상기 제2 개구부들(245)에 의해 상기 제2 도전 패턴들(235)이 각각 노출될 수 있다.
도 13 내지 도 17은 본 발명의 실시예들에 따른 제1 반도체 칩을 제조하는 방법을 나타낸 것으로, 도 2의 III-III'선에 따른 단면도들이다. 본 실시예에서는, 앞서 도 2, 도 5, 도 6a 내지 도 11a, 및 도 6b 내지 도 11b를 참조하여 설명한 제조 방법과 중복되는 기술적 특징에 대한 상세한 설명은 생략하고, 차이점에 대하여 보다 상세히 설명한다.
도 2, 도 5, 도 7a 및 도 13을 참조하면, 도 6a 및 도 6b의 결과물 상에 제1 콘택 홀(125) 및 제2 콘택 홀(225)이 형성될 수 있다. 상기 제2 콘택 홀(225)은 상기 제1 콘택 홀(125)과 동시에 형성될 수 있다. 구체적으로, 제1 포토레지스트 패턴(미도시)을 마스크로 하부 절연 구조체(120)를 패터닝하여, 상기 제1 및 제2 콘택 홀들(125, 225)이 형성될 수 있다.
상기 제2 콘택 홀(225)은, 경계 영역(SL)의 경계 패드(210)를 노출할 수 있다. 상기 제2 콘택 홀(225)은 제6 폭(W6)을 가질 수 있다. 상기 제6 폭(W6)은, 상기 제1 콘택 홀(125)의 제4 폭(W4)과 실질적으로 동일할 수 있다. 일 예로, 상기 제6 폭(W6)은 5μm 내지 50μm일 수 있다.
도 2, 도 5, 도 8a 및 도 14를 참조하면, 상기 하부 절연 구조체(120) 상에, 베리어막(132) 및 상기 베리어막(132) 상의 도전막(134)이 형성될 수 있다. 상기 베리어막(132) 및 상기 도전막(134)은 상기 제1 콘택 홀(125)뿐만 아니라 상기 제2 콘택 홀(225)을 채울 수 있다. 따라서, 상기 베리어막(132)은 상기 경계 패드(210)를 직접 덮을 수 있다.
상기 제2 콘택 홀(225) 내의 상기 도전막(134)은, 상기 제1 콘택 홀 내의 상기 도전막(134)과 동일하게, 반도체 기판(100)의 상면과 수직한 방향으로의 두께가, 반도체 기판(100)의 상면과 평행한 방향으로의 두께와 다를 수 있다.
도 2, 도 5, 도 9a 및 도 15를 참조하면, 제2 포토레지스트 패턴(PR)을 식각 마스크로 상기 도전막(134) 및 상기 베리어막(132)을 순차적으로 패터닝하여, 칩 영역(CH) 상의 재배선(130), 및 상기 경계 영역(SL) 상의 재배선 패드(230)가 각각 형성될 수 있다. 즉, 앞서 설명한 도 9b와는 달리, 상기 제2 포토레지스트 패턴(PR)은 상기 경계 영역(SL) 상에도 형성될 수 있다. 상기 재배선 패드(230)는 제2 베리어 패턴(233), 및 상기 제2 베리어 패턴(233) 상의 제2 도전 패턴(235)을 포함할 수 있다.
도 2, 도 5, 도 10a 및 도 16을 참조하면, 잔류하는 상기 제2 포토레지스트 패턴(PR)이 선택적으로 제거될 수 있다. 이어서, 상기 재배선(130), 상기 재배선 패드(230) 및 상기 하부 절연 구조체(120) 상에 상부 절연 구조체(140)가 형성될 수 있다.
도 2, 도 5, 도 11a 및 도 17을 참조하면, 상기 상부 절연 구조체(140)를 패터닝하여, 상기 본딩 패드부(135c)를 노출하는 제1 개구부(145), 및 상기 제2 도전 패턴(235)을 노출하는 제2 개구부(245)가 각각 형성될 수 있다. 앞서 설명한 도 11b와는 달리, 상기 경계 영역(SL)의 상기 하부 절연 구조체(120)는 상기 재배선 패드(230)에 의해 식각되지 않을 수 있다.
이어서, 상기 제2 개구부(245)를 통해 노출된 상기 재배선 패드(230)에 검사 탐침을 접촉시켜, 상기 경계 패드(210) 아래의 경계 금속층들 및/또는 경계 트랜지스터들에 테스트 신호가 인가될 수 있다.
도 2, 도 3a 및 도 12를 다시 참조하면, 상기 경계 영역(SL)을 따라 상기 반도체 기판(100)이 커팅될 수 있다. 이로써, 도 5에 나타난 복수개의 상기 제1 반도체 칩들(20)은 서로 분리될 수 있다. 분리된 각각의 제1 반도체 칩들(20)은, 앞서 도 1을 참조하여 설명한 패키지 기판(10) 상에 실장될 수 있다.
본 실시예에 따른 제조 방법은, 추가적인 공정 없이, 상기 칩 영역(CH) 상에 적용되는 공정을 그대로 상기 경계 영역(SL) 상에 적용할 수 있다. 이로써, 상기 경계 패드(210)와 전기적으로 연결되는 상기 재배선 패드(230)를 자동으로 형성할 수 있어, 효율적인 공정이 가능하다. 나아가, 상기 재배선 패드(230)를 노출시키기 위해서 상기 상부 절연 구조체(140)만을 식각할 수 있으므로, 식각 공정 시간을 상당히 단축할 수 있으며 공정 난이도를 개선할 수 있다.
도 18은 본 발명의 실시예들에 따른 제1 반도체 칩을 나타낸 것으로, 도 2의 I-I'선 및 II-II'선에 따른 단면도이다. 본 실시예에서는, 앞서 도 2, 도 3a, 도 3b, 및 도 4를 참조하여 설명한 제1 반도체 칩과 중복되는 기술적 특징에 대한 상세한 설명은 생략하고, 차이점에 대하여 보다 상세히 설명한다.
도 2, 도 3b 및 도 18을 참조하면, 상부 절연 구조체(140)를 관통하는 제3 개구부(146)가 콘택부(135a)를 노출할 수 있다. 상기 제3 개구부(146)는 제5 폭(W5)을 가질 수 있다. 일 예로, 상기 제5 폭(W5)은 10μm 내지 100μm일 수 있다.
도시되진 않았지만, 별도의 외부 단자가 상기 제3 개구부(146)를 통해 상기 콘택부(135a)와 접속될 수 있다. 따라서, 상기 콘택부(135a)는, 제1 개구부(145)를 통해 노출되는 본딩 패드부(135c)와 함께 외부 콘트롤러(미도시)와의 라우팅 자유도를 높일 수 있다.
도 19a는 본 발명의 실시예들에 따른 제1 반도체 칩을 나타낸 것으로, 도 2의 I-I'선 및 II-II'선에 따른 단면도이다. 도 19b는 본 발명의 실시예들에 따른 제1 반도체 칩을 나타낸 것으로, 도 2의 III-III'선에 따른 단면도이다. 본 실시예에서는, 앞서 도 2, 도 3a, 도 3b, 및 도 4를 참조하여 설명한 제1 반도체 칩과 중복되는 기술적 특징에 대한 상세한 설명은 생략하고, 차이점에 대하여 보다 상세히 설명한다.
도 2, 도 19a 및 도 19b를 참조하면, 하부 절연 구조체(120)는 순차적으로 적층된 제1 및 제2 하부 절연막들(120a, 120b)을 포함할 수 있다. 각각의 상기 제1 및 제2 하부 절연막들(120a, 120b)은 무기 절연막으로서, 실리콘 질화막, 실리콘 산화막, 또는 실리콘 산화질화막을 포함할 수 있다. 일 예로, 상기 제1 하부 절연막(120a)은 실리콘 질화막을 포함할 수 있고, 상기 제2 하부 절연막(120b)은 실리콘 산화막을 포함할 수 있다.
도 20본 발명의 실시예들에 따른 반도체 패키지에 관한 단면도이다. 본 실시예에서는, 앞서 도 1 및 도 2를 참조하여 설명한 반도체 패키지와 중복되는 기술적 특징에 대한 상세한 설명은 생략하고, 차이점에 대하여 보다 상세히 설명한다.
도 20참조하면, 패키지 기판(10) 상에 제1 반도체 칩(20), 및 상기 제1 반도체 칩(20) 상에 제2 반도체 칩(30)이 실장될 수 있다. 상기 제2 반도체 칩(30)은 상기 제1 반도체 칩(20)과 마주보는 제3 면(30a) 및 상기 제3 면(30a)에 대향하는 제4 면(30b)을 가질 수 있다.
상기 제2 반도체 칩(30)은 앞서 설명한 상기 제1 반도체 칩(20)과 동일 또는 유사한 칩일 수 있다. 구체적으로, 상기 제2 반도체 칩(30)은 제2 집적회로(IC2), 센터 패드들(110) 및 재배선들(130)을 포함할 수 있다. 상기 재배선들(130)은 본딩 패드부들(135c)을 포함할 수 있다. 상기 제2 반도체 칩(30)은 DRAM이나 플래시와 같은 메모리 칩들일 수 있다. 상기 제2 집적회로(IC2)는 데이터를 저장하기 위한 메모리 셀들, 상기 메모리 셀들의 동작을 제어하기 위한 제어회로 및/또는 전원회로를 포함할 수 있다.
상기 제2 반도체 칩(30)은 제2 접착층(25)을 통해 상기 제1 반도체 칩(20)에 부착될 수 있다. 상기 제2 접착층(25)은 에폭시, 실리콘 재질의 절연성 막, 또는 테이프일 수 있다. 상기 제2 접착층(25)의 상면은, 상기 제1 반도체 칩(20)에 연결된 와이어들(8)의 최상부보다 더 높은 레벨에 위치할 수 있다.
와이어들(8)이 상기 제2 반도체 칩(30)의 상기 본딩 패드부들(135c)과 상기 패키지 기판(10)의 제2 외부 패드들(6)을 각각 전기적으로 연결할 수 있다. 상기 제2 반도체 칩(30)은 상기 와이어들(8)를 통하여 외부의 콘트롤러(미도시)와 통신할 수 있다.
상기 패키지 기판(10) 상의 몰딩막(9)이 상기 제1 및 제2 반도체 칩들(20, 30) 및 상기 와이어들(8)을 덮을 수 있다. 상기 몰딩막(9)은 외부 환경으로부터 상기 제1 및 제2 반도체 칩들(20, 30) 및 상기 와이어들(8)을 보호할 수 있다.
다른 예로, 상기 제1 및 제2 반도체 칩들(20, 30)뿐만 아니라, 추가적인 반도체 칩들이 상기 제2 반도체 칩(30) 상에 순차적으로 적층될 수 있다.

Claims (20)

  1. 집적회로가 제공된 칩 영역, 및 스크라이브 레인 영역을 포함하는 기판;
    상기 칩 영역에서, 상기 집적회로와 전기적으로 연결되는 센터 패드;
    상기 스크라이브 레인 영역의 경계 패드;
    상기 칩 영역 및 상기 스크라이브 레인 영역 상의 하부 절연 구조체, 상기 하부 절연 구조체는 상기 센터 패드를 노출하는 제1 콘택 홀을 가지고;
    상기 제1 콘택 홀을 채우는 콘택부, 상기 칩 영역의 상기 하부 절연 구조체 상에서 일 방향으로 연장되는 도전 라인부, 및 본딩 패드부를 갖는 제1 도전 패턴; 및
    상기 본딩 패드부를 노출하는 제1 개구부, 및 상기 경계 패드와 수직적으로 중첩되는 제2 개구부를 갖는 상부 절연 구조체를 포함하되,
    상기 하부 절연 구조체는, 순차적으로 적층된 복수개의 하부 절연막들을 포함하고, 각각의 상기 하부 절연막들은 실리콘을 함유하는 무기막인 반도체 칩.
  2. 제1항에 있어서,
    상기 제2 개구부는, 상기 하부 절연 구조체를 관통하여 상기 경계 패드를 외부로 노출하는 반도체 칩.
  3. 제1항에 있어서,
    상기 스크라이브 레인 영역 상에서, 상기 경계 패드와 전기적으로 연결되는 제2 도전 패턴을 더 포함하되,
    상기 제2 도전 패턴은, 상기 경계 패드를 노출하는 상기 하부 절연 구조체의 제2 콘택 홀을 채우고,
    상기 제2 개구부는 상기 제2 도전 패턴을 노출하는 반도체 칩.
  4. 제3항에 있어서,
    상기 제1 도전 패턴 및 상기 제2 도전 패턴은 동일한 물질을 포함하는 반도체 칩.
  5. 제1항에 있어서,
    상기 하부 절연막들은:
    상기 센터 패드와 인접하는 제1 하부 절연막;
    상기 제1 하부 절연막 상의 제2 하부 절연막; 및
    상기 제2 하부 절연막 상의 제3 하부 절연막을 포함하고,
    상기 제2 하부 절연막은 상기 제1 및 제3 하부 절연막들 사이에 개재된 반도체 칩.
  6. 제1항에 있어서,
    상기 하부 절연 구조체와 상기 제1 도전 패턴 사이에 개재된 베리어 패턴을 더 포함하되,
    평면적 관점에서, 상기 베리어 패턴은 상기 제1 도전 패턴과 중첩되는 반도체 칩.
  7. 제1항에 있어서,
    상기 상부 절연 구조체는, 상기 하부 절연 구조체와 상기 제1 도전 패턴을 덮는 상부 절연막, 및 상기 상부 절연막 상의 고분자막을 포함하는 반도체 칩.
  8. 제7항에 있어서,
    상기 상부 절연막은 실리콘 질화막, 실리콘 산화막, 또는 실리콘 산화질화막을 포함하는 반도체 칩.
  9. 제7항에 있어서,
    상기 고분자막은 폴리이미드, 플루오로 카본, 레진, 또는 합성 고무를 포함하는 반도체 칩.
  10. 제1항에 있어서,
    상기 콘택부는, 상기 기판의 상면과 수직한 방향으로의 제1 두께, 및 상기 기판의 상면과 평행한 방향으로의 제2 두께를 갖고,
    상기 제1 두께는 상기 제2 두께보다 더 큰 반도체 칩.
  11. 제1항에 있어서,
    상기 상부 절연 구조체는 상기 콘택부를 외부로 노출하는 제3 개구부를 더 갖는 반도체 칩.
  12. 제1항에 있어서,
    평면적 관점에서, 상기 센터 패드는 상기 칩 영역의 중앙 영역에 배치되고,
    상기 본딩 패드부는 상기 칩 영역의 주변 영역에 배치되는 반도체 칩.
  13. 제1항에 있어서,
    각각의 상기 제1 및 제2 하부 절연 구조체들은 복수개의 하부 절연막들을 포함하고,
    각각의 상기 하부 절연막들은 실리콘 질화막, 실리콘 산화막, 또는 실리콘 산화질화막을 포함하는 반도체 칩.
  14. 제1항에 있어서,
    상기 도전 패턴은 알루미늄(Al)을 포함하는 반도체 칩.
  15. 패키지 기판; 및
    상기 패키지 기판 상에, 와이어를 통해 상기 패키지 기판과 전기적으로 연결되는 반도체 칩을 포함하되,
    상기 반도체 칩은:
    상기 패키지 기판과 마주보는 제1 면, 및 상기 제1 면에 대향하는 제2 면, 상기 제2 면은 칩 영역 및 상기 칩 영역을 둘러싸는 경계 영역을 포함하고;
    상기 칩 영역 및 상기 경계 영역 상에 순차적으로 적층된 하부 절연 구조체 및 상부 절연 구조체;
    상기 칩 영역의 상기 하부 절연 구조체 아래에 배치된 센터 패드;
    상기 경계 영역의 상기 하부 절연 구조체 아래에 배치된 경계 패드; 및
    상기 칩 영역 상에서, 상기 하부 절연 구조체 및 상기 상부 절연 구조체 사이에 개재되고, 상기 센터 패드와 전기적으로 연결되는 제1 도전 패턴을 포함하되,
    상기 상부 절연 구조체는, 상기 하부 절연 구조체와 상기 제1 도전 패턴을 덮으며 실리콘을 함유하는 무기 절연막, 및 상기 무기 절연막 상의 고분자막을 포함하는 반도체 패키지.
  16. 제15항에 있어서,
    상기 경계 영역은 스크라이브 레인인 반도체 패키지.
  17. 제15항에 있어서,
    상기 제1 도전 패턴은, 상기 하부 절연 구조체를 관통하여 상기 센터 패드와 전기적으로 연결되는 콘택부, 상기 하부 절연 구조체 상에서 일 방향으로 연장되는 도전 라인부, 및 상기 와이어와 접촉하는 본딩 패드부를 포함하고,
    상기 상부 절연 구조체는 상기 본딩 패드부를 노출하는 제1 개구부를 갖는 반도체 패키지.
  18. 제15항에 있어서,
    상기 경계 패드는 제2 개구부를 통해 외부로 노출되고,
    상기 제2 개구부는, 상기 경계 영역의 상기 상부 절연 구조체 및 상기 하부 절연 구조체를 순차적으로 관통하는 반도체 패키지.
  19. 제15항에 있어서,
    상기 반도체 칩은, 상기 경계 영역 상에서, 상기 하부 절연 구조체 및 상기 상부 절연 구조체 사이에 개재되고, 상기 경계 패드와 전기적으로 연결되는 제2 도전 패턴을 더 포함하고,
    상기 제2 도전 패턴은 제2 개구부를 통해 외부로 노출되고,
    상기 제2 개구부는, 상기 경계 영역의 상기 상부 절연 구조체를 관통하는 반도체 패키지.
  20. 제17항에 있어서,
    상기 반도체 칩은 복수개로 제공되어, 상기 패키지 기판 상에서 순차적으로 적층되고,
    각각의 상기 반도체 칩들은, 상기 본딩 패드부 및 상기 와이어를 통해 상기 패키지 기판과 전기적으로 연결되는 반도체 패키지.
KR1020150120342A 2015-08-26 2015-08-26 반도체 칩, 이의 제조방법, 및 이를 포함하는 반도체 패키지 Active KR102372349B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150120342A KR102372349B1 (ko) 2015-08-26 2015-08-26 반도체 칩, 이의 제조방법, 및 이를 포함하는 반도체 패키지
US15/201,694 US9911688B2 (en) 2015-08-26 2016-07-05 Semiconductor chip, semiconductor package including the same, and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150120342A KR102372349B1 (ko) 2015-08-26 2015-08-26 반도체 칩, 이의 제조방법, 및 이를 포함하는 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20170026703A KR20170026703A (ko) 2017-03-09
KR102372349B1 true KR102372349B1 (ko) 2022-03-11

Family

ID=58104259

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150120342A Active KR102372349B1 (ko) 2015-08-26 2015-08-26 반도체 칩, 이의 제조방법, 및 이를 포함하는 반도체 패키지

Country Status (2)

Country Link
US (1) US9911688B2 (ko)
KR (1) KR102372349B1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102357937B1 (ko) * 2015-08-26 2022-02-04 삼성전자주식회사 반도체 칩, 이의 제조방법, 및 이를 포함하는 반도체 패키지
KR102372349B1 (ko) * 2015-08-26 2022-03-11 삼성전자주식회사 반도체 칩, 이의 제조방법, 및 이를 포함하는 반도체 패키지
KR102578797B1 (ko) 2018-02-01 2023-09-18 삼성전자주식회사 반도체 패키지
JP2019169639A (ja) * 2018-03-23 2019-10-03 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN110416393B (zh) * 2018-04-27 2021-10-08 群创光电股份有限公司 电子装置
US10847482B2 (en) * 2018-05-16 2020-11-24 Micron Technology, Inc. Integrated circuit structures and methods of forming an opening in a material
US10651100B2 (en) 2018-05-16 2020-05-12 Micron Technology, Inc. Substrates, structures within a scribe-line area of a substrate, and methods of forming a conductive line of a redistribution layer of a substrate and of forming a structure within a scribe-line area of the substrate
KR102615197B1 (ko) * 2018-11-23 2023-12-18 삼성전자주식회사 반도체 패키지
US10770427B1 (en) * 2019-06-27 2020-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure and method for forming the same
KR102739623B1 (ko) * 2019-09-16 2024-12-06 삼성전자주식회사 반도체 장치
JP2021048249A (ja) * 2019-09-18 2021-03-25 キオクシア株式会社 半導体装置およびその製造方法
KR102775522B1 (ko) * 2020-03-12 2025-03-06 에스케이하이닉스 주식회사 적층형 반도체 장치 및 그 제조방법
US11764110B2 (en) * 2020-04-29 2023-09-19 Semiconductor Components Industries, Llc Moat coverage with dielectric film for device passivation and singulation
US12050398B2 (en) 2020-05-19 2024-07-30 Micron Technology, Inc. Semiconductor device and method of forming the same
KR102815754B1 (ko) 2020-10-27 2025-06-05 삼성전자주식회사 반도체 패키지
CN112582277B (zh) * 2020-12-08 2025-02-18 武汉新芯集成电路股份有限公司 半导体器件的加工方法及半导体器件
US11742306B2 (en) * 2021-01-07 2023-08-29 Micron Technology, Inc. Layouts for pads and conductive lines of memory devices, and related devices, systems, and methods
CN115084069B (zh) * 2021-03-12 2025-02-07 京东方科技集团股份有限公司 半导体装置及其制造方法
CN116207182B (zh) * 2023-01-29 2024-03-12 北京智创芯源科技有限公司 芯片制备方法及电子器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030153172A1 (en) 2002-02-08 2003-08-14 Hitachi, Ltd. Method of manufacturing a semiconductor integrated circuit device
US20090057842A1 (en) 2007-08-31 2009-03-05 Jun He Selective removal of on-die redistribution interconnects from scribe-lines
US20100258937A1 (en) 2007-12-14 2010-10-14 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Interconnect Structure for Encapsulated Die Having Pre-Applied Protective Layer
US20150014860A1 (en) 2013-07-11 2015-01-15 Samsung Electronics Co., Ltd. Semiconductor chip connecting semiconductor package

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3362545B2 (ja) 1995-03-09 2003-01-07 ソニー株式会社 半導体装置の製造方法
JPH09330934A (ja) 1996-06-12 1997-12-22 Toshiba Corp 半導体装置及びその製造方法
WO2000044041A1 (en) 1999-01-22 2000-07-27 Hitachi, Ltd. Semiconductor integrated circuit and manufacture thereof
US6511901B1 (en) 1999-11-05 2003-01-28 Atmel Corporation Metal redistribution layer having solderable pads and wire bondable pads
US6534853B2 (en) 2001-06-05 2003-03-18 Chipmos Technologies Inc. Semiconductor wafer designed to avoid probed marks while testing
US7115512B2 (en) 2004-05-17 2006-10-03 Micron Technology Methods of forming semiconductor constructions
US7122458B2 (en) 2004-07-22 2006-10-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method for fabricating pad redistribution layer
TWI339419B (en) 2005-12-05 2011-03-21 Megica Corp Semiconductor chip
KR100794658B1 (ko) 2006-07-07 2008-01-14 삼성전자주식회사 반도체 칩 제조 방법, 이에 의해 형성된 반도체 칩 및 이를포함하는 칩 스택 패키지
KR20080085380A (ko) * 2007-03-19 2008-09-24 삼성전자주식회사 재배선층을 구비하는 반도체 패키지 및 그의 제조방법
KR101185886B1 (ko) 2007-07-23 2012-09-25 삼성전자주식회사 유니버설 배선 라인들을 포함하는 반도체 칩, 반도체패키지, 카드 및 시스템
TWI364804B (en) * 2007-11-14 2012-05-21 Ind Tech Res Inst Wafer level sensor package structure and method therefor
KR101479512B1 (ko) 2008-01-22 2015-01-08 삼성전자주식회사 반도체 패키지의 제조방법
JP2010192867A (ja) * 2009-01-20 2010-09-02 Renesas Electronics Corp 半導体集積回路装置および半導体集積回路装置の製造方法
US20100187694A1 (en) 2009-01-28 2010-07-29 Chen-Hua Yu Through-Silicon Via Sidewall Isolation Structure
JP2010186916A (ja) 2009-02-13 2010-08-26 Renesas Electronics Corp 半導体装置の製造方法
JP5244898B2 (ja) 2010-12-14 2013-07-24 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
KR101811301B1 (ko) 2011-05-24 2017-12-26 삼성전자주식회사 반도체 패키지
US8624359B2 (en) 2011-10-05 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level chip scale package and method of manufacturing the same
US8581400B2 (en) 2011-10-13 2013-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Post-passivation interconnect structure
US9105483B2 (en) 2011-10-17 2015-08-11 Invensas Corporation Package-on-package assembly with wire bond vias
US8513788B2 (en) 2011-12-14 2013-08-20 Stats Chippac Ltd. Integrated circuit packaging system with pad and method of manufacture thereof
KR101970667B1 (ko) 2012-07-31 2019-04-19 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US9123789B2 (en) 2013-01-23 2015-09-01 United Microelectronics Corp. Chip with through silicon via electrode and method of forming the same
KR102057067B1 (ko) 2013-01-29 2019-12-18 삼성전자주식회사 반도체 장치의 배선 구조체 및 그 형성 방법
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
US9368458B2 (en) 2013-07-10 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Die-on-interposer assembly with dam structure and method of manufacturing the same
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9646960B2 (en) 2015-02-26 2017-05-09 Samsung Electronics Co., Ltd. System-on-chip devices and methods of designing a layout therefor
KR102357937B1 (ko) * 2015-08-26 2022-02-04 삼성전자주식회사 반도체 칩, 이의 제조방법, 및 이를 포함하는 반도체 패키지
KR102372349B1 (ko) * 2015-08-26 2022-03-11 삼성전자주식회사 반도체 칩, 이의 제조방법, 및 이를 포함하는 반도체 패키지

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030153172A1 (en) 2002-02-08 2003-08-14 Hitachi, Ltd. Method of manufacturing a semiconductor integrated circuit device
US20090057842A1 (en) 2007-08-31 2009-03-05 Jun He Selective removal of on-die redistribution interconnects from scribe-lines
US20100258937A1 (en) 2007-12-14 2010-10-14 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Interconnect Structure for Encapsulated Die Having Pre-Applied Protective Layer
US20150014860A1 (en) 2013-07-11 2015-01-15 Samsung Electronics Co., Ltd. Semiconductor chip connecting semiconductor package

Also Published As

Publication number Publication date
US20170062321A1 (en) 2017-03-02
US9911688B2 (en) 2018-03-06
KR20170026703A (ko) 2017-03-09

Similar Documents

Publication Publication Date Title
KR102372349B1 (ko) 반도체 칩, 이의 제조방법, 및 이를 포함하는 반도체 패키지
US10930625B2 (en) Semiconductor package and method of fabricating the same
KR102372355B1 (ko) 반도체 칩, 이의 제조방법, 및 이를 포함하는 반도체 패키지
US7602047B2 (en) Semiconductor device having through vias
KR20170026701A (ko) 반도체 칩, 이의 제조방법, 및 이를 포함하는 반도체 패키지
US8274165B2 (en) Semiconductor substrate, laminated chip package, semiconductor plate and method of manufacturing the same
KR20170041333A (ko) 반도체 칩, 이의 제조방법, 및 이를 포함하는 반도체 패키지
KR20170040842A (ko) 반도체 칩, 이의 제조방법, 및 이를 포함하는 반도체 패키지
KR102357937B1 (ko) 반도체 칩, 이의 제조방법, 및 이를 포함하는 반도체 패키지
TWI848263B (zh) 封裝結構與其形成方法
CN107818965B (zh) 半导体封装件及制造再分布图案的方法
CN112951804A (zh) 包括划线的半导体装置及制造半导体装置的方法
US20230076238A1 (en) Semiconductor chip with stepped sidewall, semiconductor package including the same, and method of fabricating the same
CN108155155B (zh) 半导体结构及其形成方法
KR102749195B1 (ko) 재배선 기판 및 이를 포함하는 반도체 패키지
US8294250B2 (en) Wiring substrate for a semiconductor chip, and semiconducotor package having the wiring substrate
KR102450326B1 (ko) 반도체 칩, 이의 제조방법, 및 이를 포함하는 반도체 패키지
KR20220090211A (ko) 멀티-스택 구조를 갖는 수직형 비휘발성 메모리 소자
KR100761468B1 (ko) 반도체 장치 및 그 형성 방법
KR20110044077A (ko) 반도체 패키지 구조물
US8569878B2 (en) Semiconductor substrate, laminated chip package, semiconductor plate and method of manufacturing the same
TWI433284B (zh) 可堆疊式封裝結構及其製造方法及半導體封裝結構
KR20090053363A (ko) 저장 구조체의 주변에 충진 패턴을 가지는 반도체 장치 및그의 형성방법
US20250183230A1 (en) Chip stack package and method of manufacturing the same
KR100927412B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20150826

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20200825

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20150826

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20210927

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20211206

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20220303

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20220304

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20250225

Start annual number: 4

End annual number: 4