[go: up one dir, main page]

KR102367379B1 - 표면 음향파 디바이스를 위한 하이브리드 구조체 - Google Patents

표면 음향파 디바이스를 위한 하이브리드 구조체 Download PDF

Info

Publication number
KR102367379B1
KR102367379B1 KR1020197002818A KR20197002818A KR102367379B1 KR 102367379 B1 KR102367379 B1 KR 102367379B1 KR 1020197002818 A KR1020197002818 A KR 1020197002818A KR 20197002818 A KR20197002818 A KR 20197002818A KR 102367379 B1 KR102367379 B1 KR 102367379B1
Authority
KR
South Korea
Prior art keywords
layer
hybrid structure
useful
acoustic wave
intermediate layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020197002818A
Other languages
English (en)
Other versions
KR20190025649A (ko
Inventor
지웰타츠 고댕
이자벨 후옛
Original Assignee
소이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소이텍 filed Critical 소이텍
Publication of KR20190025649A publication Critical patent/KR20190025649A/ko
Application granted granted Critical
Publication of KR102367379B1 publication Critical patent/KR102367379B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02614—Treatment of substrates, e.g. curved, spherical, cylindrical substrates ensuring closed round-about circuits for the acoustical waves
    • H03H9/02622—Treatment of substrates, e.g. curved, spherical, cylindrical substrates ensuring closed round-about circuits for the acoustical waves of the surface, including back surface
    • H01L41/0815—
    • H01L41/083—
    • H01L41/1873—
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02543—Characteristics of substrate, e.g. cutting angles
    • H03H9/02559—Characteristics of substrate, e.g. cutting angles of lithium niobate or lithium-tantalate substrates
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02543—Characteristics of substrate, e.g. cutting angles
    • H03H9/02566—Characteristics of substrate, e.g. cutting angles of semiconductor substrates
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02543—Characteristics of substrate, e.g. cutting angles
    • H03H9/02574—Characteristics of substrate, e.g. cutting angles of combined substrates, multilayered substrates, piezoelectrical layers on not-piezoelectrical substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02818—Means for compensation or elimination of undesirable effects
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02818—Means for compensation or elimination of undesirable effects
    • H03H9/02834—Means for compensation or elimination of undesirable effects of temperature influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/0296—Surface acoustic wave [SAW] devices having both acoustic and non-acoustic properties
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H10N30/073—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies by fusion of metals or by adhesives
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/50—Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/704—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H10N30/706—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings characterised by the underlying bases, e.g. substrates
    • H10N30/708—Intermediate layers, e.g. barrier, adhesion or growth control buffer layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H10N30/8542—Alkali metal based oxides, e.g. lithium, sodium or potassium niobates
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H2009/0019—Surface acoustic wave multichip

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)

Abstract

본 발명은, 자유로운 제1면(1), 및 유용층(10)의 열 팽창 계수보다 그 열 팽창 계수가 더 낮은 지지 기판(20) 상에 배치된 제2면(2)을 갖는 압전 재료의 유용층(10)을 포함하는 표면 음향파 디바이스용 하이브리드 구조체(100)에 관한 것이다.
하이브리드 구조체(100)는,
· 유용층(10)과 지지 기판(20) 사이에 개재된 트래핑층(30),
· 유용층(10)과 트래핑층(30) 사이의 결정된 조도(roughness)의 적어도 하나의 기능 계면(31)을 포함한다.

Description

표면 음향파 디바이스를 위한 하이브리드 구조체
본 발명은 표면 음향파 디바이스 분야에 관한 것이다. 특히, 표면 음향파 디바이스의 제조를 위해 적응된 하이브리드 구조체 및 상기 하이브리드 구조체의 제조 방법에 관한 것이다.
표면 음향파 디바이스(SAW: Surface Acoustic Wave devices)는 압전 기판 상에서 전개된 하나 이상의 인터-디지털 트랜스듀서를 사용하여 전기 신호를 음향파로 변환하고 그 역으로도 변환한다. 이러한 SAW 디바이스 또는 공진기는 종종 필터링 어플리케이션에 사용된다. 압전 기판 상의 무선 주파수(RF: Radio Frequency) SAW 기술은 높은 절연성과 낮은 삽입 손실과 같은 우수한 성능을 제공한다. 이러한 이유 때문에, 무선 통신 어플리케이션에서 RF 듀플렉서용으로 사용된다. 그럼에도 불구하고, 벌크 음향파(BAW: Bulk Acoustic Wave) 기술에 기반한 RF 듀플렉서의 경쟁력을 높이기 위해, RF SAW 디바이스는, 그 주파수 응답의 온도 안정성이 향상될 것을 필요로 한다.
한편, 온도에 따른 SAW 디바이스의 동작 주파수 의존성 또는 주파수의 열 계수(TCF: thermal coefficient of frequency)는 트랜스듀서의 인터디지털 전극 사이의 간격의 변동에 의존하며, 이는 일반적으로 사용되는 압전 기판의 비교적 높은 열 팽창 계수(CTE: coefficient of thermal expansion)로 인한 것이며; 다른 한편, TCF는, 압전 기판의 팽창 또는 수축이 표면 음향파의 속도의 증가 또는 감소를 수반하기 때문에, 열 속도 계수에 의존한다. 주파수의 열 계수(TCF)를 최소화하기 위해서, 그에 따라 특히 음향파가 전파되는 표면 존(zone)에서 압전 기판의 팽창/수축을 최소화하는 것이 목적이다.
K.Hashimoto, M. Kadota 등에 의한 "온도 보상 SAW 디바이스의 최근 개발" 논문, IEEE Ultrasonic. Symp. 2011, 페이지 79-86, 2011은 SAW 디바이스의 주파수 응답의 온도 의존성 문제를 극복하기 위해 일반적으로 사용되는 접근법에 대한 개요를 제공한다.
하나의 접근법은 예를 들어, 실리콘 기판 상에 배치된 압전 재료층으로 구성된 하이브리드 기판을 사용하는 것이다. 실리콘의 낮은 CTE는 온도에 따라 압전층의 팽창/수축을 제한하는 것을 가능하게 한다. 탄탈산 리튬(LiTaO3)의 압전층의 경우에, 상기 논문은 LiTaO3의 두께와 실리콘 기판의 두께 사이의 10의 비율이 주파수의 열 계수(TCF)를 적절하게 향상시킬 수 있음을 나타낸다.
문헌 DE102004045181호는 또한 보상층(예를 들어, 실리콘) 상에 배치된 압전층을 포함하는, SAW 어플리케이션에 적절한 구조체를 개시한다.
이러한 하이브리드 기판의 단점 중 하나는 간섭하는 음향파(BPAbbott 등의 논문 "감소된 TCF를 갖는 RF 필터에 대한 결합된 웨이퍼의 특성화", Proc 2005 IEEE International Ultrasonics Symposium, Sept 19-21, 2005, pp. 926-929에서 "스퓨리어스(spurious) 음향 모드"로 칭해짐)의 존재에 기인하며, 이는 하이브리드 기판 상에 배치된 공진기의 주파수 특성에 부정적 영향을 미친다. 이러한 간섭 공진은 특히 하부 계면, 특히 LiTaO3와 실리콘 사이의 계면 상의 간섭 반사(interfering reflections)와 관련된다. 이러한 간섭 공진을 감소시키기 위한 하나의 해결책은 LiTaO3 층의 두께를 증가시키는 것이며; 이는 또한 TCF 개선을 유지하기 위해 실리콘 기판의 두께를 증가시키도록 되어 있으며, 하이브리드 기판의 전체 두께는 특히 셀폰 시장에서, 최종 구성 요소의 두께 감소 필요성과 더 이상 양립될 수 없다. K. Hashimoto에 의해 제안된 또 다른 해결책은 LiTaO3 층에 대한 음향파 반사를 제한하기 위해 LiTaO3 층의 하부 표면을 조도화(roughen)하는 것이다. 이러한 조도화는 매우 매끄러운 표면이 조립되는 것을 필요로 하는 직접 접합 프로세스가 하이브리드 기판의 제조를 위해 사용되는 경우의 취급상의 곤란함을 제시한다.
종래 기술에 따른 하이브리드 기판의 다른 단점은 반도체 실리콘 재료의 지지체의 존재에 기인하며, 이는 비록 높은 저항성이 있어도 자유 전하 캐리어를 포함할 수 있고, 특히 고체 압전 기판에 대한 RF 신호의 삽입 손실 및 왜곡(선형성)을 증가시킴으로써 디바이스의 성능에 영향을 줄 수 있다.
무선 주파수 디바이스의 성능을 개선하기 위해, 문헌 WO2016/087728호는 지지 기판 상에 배치된 특정 결함의 밀도에 의해 특성화되는 트래핑층(trapping layer)을 포함하는 구조체를 제안한다.
본 발명의 목적은 종래 기술의 단점을 일부 또는 전부 해결하는 것이다. 본 발명의 목적은 상기 간섭하는 음향파의 감소 및/또는 제거를 가능하게 하고 고주파수에서 동작하는 디바이스에 대해 안정한 성능을 보장하는 하이브리드 구조체를 제안하는 것이다.
본 발명은, 자유로운 제1면, 및 유용층의 열 팽창 계수보다 그 열 팽창 계수가 더 낮은 지지 기판 상에 배치된 제2면을 갖는 압전 재료의 유용층을 포함하는 표면 음향파 디바이스용 하이브리드 구조체에 관한 것이다. 하이브리드 구조체는:
· 유용층과 지지 기판 사이에 개재된 트래핑층;
· 유용층과 트래핑층 사이의 결정된 조도(roughness)의 적어도 하나의 기능 계면을 포함한다.
본 발명에 따른 하이브리드 구조체의 트래핑층은 상기 하이브리드 구조체에 대해 정교화된 SAW RF 디바이스를 작동시키면서 지지 기판에서 잠재적으로 생성된 자유 전하 캐리어를 효과적으로 트래핑한다. 따라서, RF 성능(선형성, 삽입 손실)은 대규모 압전 기판에 대한 기술 수준과 비슷하거나 심지어 우수한 매우 양호한 수준에 도달한다.
결정된 조도의 기능계면은 유용층으로 깊숙이 전파될 수 있는 음향파의 효과적인 확산을 가능하게 하여, SAW장치의 신호 품질에 부정적인 영향을 주는 간섭반사를 회피한다. 음향파의 이러한 분산은, 기능 계면이 유용층과 트래핑층 사이에 위치된다는 사실에 의해 보다 효율적으로 된다: 실제로, 자유 캐리어를 트래핑하는 그 품질에 추가하여, 트래핑층은 지지 기판과의 하부 계면을 효율적으로 스크리닝할 수 있게 하며, 상기 계면은 음향파를 반사시키기 위해 하이브리드 구조체에서 기여한다.
단독으로 또는 조합하여, 본 발명의 유리한 특징에 따르면:
· 트래핑층은 지지 기판과 직접 접촉한다;
· 트래핑층은 비정질 실리콘, 다결정 실리콘, 비정질 또는 다결정 게르마늄 중에서 선택된 재료로 형성된다;
· 트래핑층은 지지 기판의 표면층에의 주입 또는 지지 기판의 표면층의 에칭 및 구조화에 의해 형성된다;
· 기능 계면의 결정된 조도는 0.3 마이크론 초과, 유리하게는 0.5 마이크론, 또는 심지어 1 마이크론 이상의 피크-대-밸리 진폭을 갖는다;
· 기능 계면은 유용층과 트래핑층 사이의 계면에 의해 형성되고, 유용층의 제2면은 결정된 조도를 갖는다;
· 기능 계면은 유용층의 제2면 상에 배치된 제1 중간층과 트래핑층 사이의 계면에 의해 형성되고; 트래핑층은 결정된 조도를 갖는다;
· 제1 중간층은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 또는 유용층을 형성하는 재료와 동일한 유형의 재료 중에서 선택된 재료를 포함한다;
· 하이브리드 구조체는 제2 기능 계면을 포함한다;
· 제2 기능 계면은 유용층과 제1 중간층 상에 배치된 제2 중간층 사이의 계면에 의해 형성되고, 제2 기능 계면은 0.1 마이크론보다 큰 피크-대-밸리 진폭의 제2 결정된 조도를 갖는다;
· 제2 중간층은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 또는 유용층을 형성하는 재료와 동일한 유형의 재료 중에서 선택된 재료를 포함한다;
· 제1 중간층과 제2 중간층은 동일한 재료로 형성된다;
· 유용층은 탄탈산 리튬(LiTaO3), 니오브산 리튬(LiNbO3), 석영, 산화 아연(ZnO) 또는 질화 알루미늄(AlN) 중에서 선택되는 압전 재료를 포함한다;
· 지지 기판은 고체 기판 또는 적어도 하나의 블랭크(blank)층을 포함하거나 마이크로 전자 구성 요소들의 전부 또는 일부를 포함하는 복합 기판이다.
본 발명은 또한 상술한 바와 같은 하이브리드 구조체를 포함하는 표면 음향파 디바이스에 관한 것이다.
본 발명은 추가로 표면 음향파 디바이스용 하이브리드 구조체의 제조 방법에 관한 것으로:
· 제1면 및 결정된 조도를 갖는 제2면을 포함하는 압전 재료의 유용층을 제공하는 단계;
·유용층(10)의 열팽창 계수보다 더 낮은 열 팽창 계수를 갖는 지지 기판을 제공하는 단계;
· 지지 기판 상에 유용층을 배치하기 위한 조립 단계를 포함하고;
본 방법은, 조립 단계 전에, 유용층의 제2면 상에 트래핑층을 형성하는 단계를 포함하고, 트래핑층과 유용층 사이의 계면은 결정된 조도의 기능 계면을 형성하고; 조립 단계는 트래핑층과 지지 기판 사이에서 수행되는 것을 특징으로 한다.
본 발명은 또한 표면 음향파 디바이스용 하이브리드 구조체의 다른 제조 방법에 관한 것으로:
· 제1면 및 제2면을 포함하는 압전 재료의 유용층을 제공하는 단계;
· 유용층(10)의 열팽창 계수보다 더 낮은 열 팽창 계수를 갖는 지지 기판을 제공하는 단계;
· 지지 기판 상에 유용층을 배치하기 위한 조립 단계를 포함하고;
본 방법은, 조립 단계 이전에:
· 지지 기판 상에 결정된 조도를 갖는 트래핑층을 형성하는 단계;
· 트래핑층 상에 제1 중간층을 형성하는 단계로서, 트래핑층과 제1 중간층 사이의 계면은 결정된 조도의 기능 계면을 형성하는 단계를 포함하는 것을 특징으로 한다.
단독으로 또는 조합하여, 본 제조 방법의 유리한 특징에 따르면:
· 기능 계면의 결정된 조도는 0.3 마이크론 초과, 유리하게는 0.5 마이크론, 또는 심지어 1 마이크론 이상의 피크-대-밸리 진폭을 갖는다;
· 조립 단계는 제1 중간층과 유용층의 제2면 사이에서 일어난다;
· 하이브리드 구조체의 제조 방법은, 조립 단계 전에, 제2 결정된 조도를 갖는 유용층의 제2면 상에 제2 중간층을 형성하는 단계를 포함하고, 조립 단계는 제1 중간층과 제2 중간층 사이에서 수행되고; 유용층과 제2 중간층 사이의 계면은 제2 기능 계면을 형성한다.
본 발명의 다른 특징 및 이점은 첨부된 도면을 참조하여 이하의 상세한 설명으로부터 드러날 것이다:
· 도 1 내지 도 3은 본 발명에 따른 하이브리드 구조체를 나타낸다;
· 도 4는 본 발명에 따른 표면 음향파 디바이스를 나타낸다;
· 도 5a 내지 도 5e, 도 6a 내지 도 6e 및 도 7a 내지 도 7e는 본 발명에 따른 하이브리드 구조체의 제조 방법을 나타낸다.
설명 부분에서, 도면에서 동일한 참조가 동일 유형의 요소에 대해 사용될 수 있다.
도면은 명료성을 위해 스케일대로가 아닌 개략적인 표현이다. 특히, z 축을 따른 층의 두께는 x 및 y 축을 따른 횡방향 치수에 대해 스케일대로가 아니다.
도 1에 나타낸 바와 같이, 본 발명은 자유로운 제1면(1) 및 제2면(2)을 갖는 압전 재료의 유용층(10)을 포함하는 표면 음향파 디바이스용 하이브리드 구조체(100)에 관한 것이다. 유용층(10)은 예를 들어, 탄탈산 리튬(LiTaO3), 니오브산 리튬(LiNbO3), 석영, 산화 아연(ZnO), 또는 질화 알루미늄(AlN) 중에서 선택된 압전 재료를 포함한다.
유용층(10)은, 그 열 팽창 계수가 유용층(10)의 열 팽창 계수보다 낮은 지지 기판(20) 상에 배치된다. 지지 기판(20)은 예를 들어, 실리콘 또는 게르마늄으로 형성된다.
또한, 본 발명에 따른 하이브리드 구조체(100)는 유용층(10)과 지지 기판(20) 사이에 개재된 트래핑층(30)을 포함한다. "트래핑층"이라는 용어는 지지 기판(20)에 존재할 가능성이 있는 자유 전하 캐리어를 트래핑할 수 있는 층을 의미하는 것으로 이해된다. 예를 들어, 트래핑층(30)은 비정질 실리콘, 다결정 실리콘, 비정질 또는 다결정 게르마늄 중에서 선택된 재료로 형성된다. 트래핑층(30)은 또한 이하를 포함하는 기술 또는 기술들의 조합에 의해 형성될 수 있다:
ㆍ 지지 기판(20)의 표면층으로의 이온 주입; 실리콘 기판의 경우, 예를 들어, 아르곤, 실리콘 또는 질소 이온의 주입이 지지 기판(20)으로부터 발원하는 전하 캐리어를 트래핑할 수 있는 교란된 표면층을 생성하기 위해 수행될 수 있다.
ㆍ 또는 지지 기판(20)의 표면층을 에칭 및 구조화함으로써; 예를 들어, 기계적, 습식 또는 건식 화학 에칭에 의해, 지지 기판(20)으로부터 발원하는 전하 캐리어에 대한 바람직한 트래핑 사이트인 표면의 구조화를 유도한다.
트래핑층(30)의 두께는 수십 nm와 수 마이크론, 또는 심지어 수십 마이크론 사이일 수 있다.
유리하게는, 트래핑층(30)은 지지 기판(20)에 직접 접촉하며, 이는 지지 기판(20)에서 생성된 전하 캐리어의 효율적인 트래핑을 가능하게 한다.
본 발명에 따른 하이브리드 구조체(100)는 또한 유용층(10)과 트래핑층(30) 사이에 결정된 조도(roughness)의 적어도 하나의 기능 계면(31)을 포함한다. 기능 계면(31)의 조도는 예를 들어, 약 50 내지 500 마이크론의 측정 프로파일 또는 약 50x50 내지 500x500 ㎛2의 측정 표면 상의 기계적 또는 광학적 프로파일 측정에 의해 측정된 최대 피크-대-밸리(peak-to-valley) 진폭에 의해 규정된다. 유리하게는, 피크-대-밸리 결정 조도는 0.3 마이크론보다 크다. 유리하게는, 이는 심지어 0.5 마이크론 이상, 또는 심지어 1 마이크론 이상이다. 바람직하게는, 이는 0.3 마이크론과 5 마이크론 사이이다.
또한 유리하게는, 기능 계면(31)의 조도의 스펙트럼 밀도(PSD: spectral density)는 제거되기를 원하는 간섭파의 파장의 스펙트럼 대역의 전부 또는 일부를 커버한다. 바람직하게는, 결정된 조도는 공간 파장 및 적어도 간섭 파장의 1/4과 동일한 진폭을 갖는다.
따라서, 기능 계면(31)의 결정된 조도는 유용층(10)에서 확산될 수 있는 음향파를 효율적으로 분산시킬 수 있는 그 능력을 위해 하이브리드 구조체(100) 상에 제조될 SAW 디바이스의 음향파의 주파수에 따라 진폭 및 잠재적으로 스펙트럼 밀도에서 적응될 수 있다.
본 발명에 따른 하이브리드 구조체(100)의 트래핑층(30)은 상기 하이브리드 구조체(100)의 제1면(1) 상에 전개된 RF SAW 디바이스의 동작 동안 지지 기판(20)에서 잠재적으로 생성된 자유 전하 캐리어를 효과적으로 트래핑한다. 따라서, RF 성능(선형성, 삽입 손실)은 대규모 압전 기판에 대한 기술 수준과 비슷하거나 심지어 우수한 매우 양호한 수준에 도달한다.
결정된 조도의 기능계면(31)은 유용층(10)으로 깊숙이 전파될 수 있는 음향파의 효과적인 확산을 가능하게 하여, SAW디바이스의 신호 품질에 부정적인 영향을 주는 간섭반사를 회피한다.
도 1에 나타낸 제1 실시예에 따르면, 기능 계면(31)은 유용층(10)과 트래핑층(30) 사이의 계면에 의해 형성된다.
도 2에 나타낸 제2 실시예에 따르면, 기능 계면(31)은 유용층(10)의 제2면(2) 상에 배치된 제1 중간층(40)과 트래핑층(30) 사이의 계면에 의해 형성된다. 예를 들어, 제1 중간층(40)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 또는 유용층과 동일 유형의 재료 중에서 선택된 재료를 포함할 수 있다.
이들 2개의 실시예는, 트래핑층(30)이 지지 기판(20)과의 하부 계면을 이격시켜 스크리닝할 수 있게 한다는 점에서 유리하며, 지지 기판(20)은 통상의 하이브리드 구조체에서, 유용층(10)의 체적에서 음향파 확산의 반사에 대한 강한 요인이다. 기능 계면(31)에 도달하는 음향파의 전부는 아니더라도 대다수가 기능 계면(31)에 의해 효율적으로 분산되어 그 계면에 도달하지 않을 것이라는 점에서 스크리닝된다.
도 3에 나타낸 제3 실시예에 따르면, 하이브리드 구조체(100)는, 그 피크-대-밸리 진폭이 0.1 마이크론 초과인 제2 결정 조도를 갖는 제2 기능 계면(32)을 포함한다. 이는 바람직하게는 0.1 마이크론과 5 마이크론 사이이다. 제2 기능 계면(32)은 진폭 및 스펙트럼 밀도 모두에서 제1 기능 계면(31)의 결정된 조도와 다른 제2 결정 조도를 가질 수 있음에 유의한다. 유리하게는, 스펙트럼 밀도는 제거되기를 원하는 간섭파의 파장의 스펙트럼 대역을 상보적인 방식으로 커버하도록 선택될 수 있다.
제2 기능 계면(32)은 유용층(10)과 제1 중간층(40) 상에 배치된 제2 중간층(50) 사이의 계면에 의해 형성된다. 예를 들어, 제2 중간층(50)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 중에서 선택된 재료를 포함하며; 또한 유용층(10)을 구성하는 재료와 동일 유형의 재료를 포함할 수 있으며: LiTaO3로 이루어진 유용층(10)의 경우, 제2 중간층(50)은 예를 들어 증착된 비정질 LiTaO3 층으로 구성될 수 있다.
이 제3 실시예의 유리한 변형에 따르면, 제1 중간층(40) 및 제2 중간층(50)은 동일 재료로 형성되고; 따라서, 이 두 층 사이의 계면은 두 층 사이의 음향 임피던스의 어떠한 차이도 없음으로 인해, 간섭 반사에 거의 또는 전혀 기여하지 않는다.
설명된 다양한 실시예에서, 지지 기판은 벌크 기판이다. 대안적으로, 이는 마이크로 전자 구성 요소의 전부 또는 일부를 포함하는 적어도 하나의 블랭크층 또는 구조화된 층을 포함하는 복합 기판으로 구성될 수 있으며; 이들 구성은 유용층(10) 내 및 그 상의 표면 음향파 디바이스 및 지지 기판의 구성 요소(스위치, 증폭기, 다른 필터 등)를 포함하는 공동-집적 시스템을 생산하는 데 특히 유리하다.
또한, 본 발명은 도 4에 나타낸 하이브리드 구조체(100)를 포함하는 표면 음향파 디바이스(200)에 관한 것이다. 디바이스(200)는 예를 들어, 그 사이에서 음향파를 확산시키는, 유용층(10)의 제1면(1) 상의 인터디지털 금속 전극(201)을 포함한다.
하이브리드 구조체(100)는 700MHz 내지 3GHz 범위의 음향파 주파수를 사용하는 표면 음향파 디바이스(200)의 제조에 특히 적절하다.
본 발명은 또한 도 5 내지 도 7을 참조하여 설명되는 표면 음향파 디바이스(200)용 하이브리드 구조체(100)의 제조 방법에 관한 것이다.
제조 방법은 제1면(1) 및 결정된 조도를 갖는 제2면(2)을 포함하는 압전 재료의 유용층(10)을 제공하는 단계를 우선 포함한다. 상기 조도는 약 50 내지 500 마이크론의 측정 프로파일 또는 약 50x50 내지 500x500 μm2의 측정 표면에서 예를 들어, 기계적 또는 광학 프로파일 측정에 의해 측정된 피크-대-밸리 최대 진폭에 의해 규정된다. 유리하게는, 결정된 조도는 0.3 마이크론 초과, 심지어 0.5 마이크론 이상, 또는 심지어 1 마이크론 초과이다. 바람직하게는, 심지어 0.3 마이크론과 5 마이크론 사이이다.
또한 유리하게는, 기능 계면(31)의 조도의 스펙트럼 밀도는 제거되기를 원하는 간섭파의 파장의 스펙트럼 대역의 전부 또는 일부를 커버한다. 바람직하게는, 결정된 조도는 간섭 파장의 1/4와 적어도 동등한 공간 파장 및 진폭을 갖는다.
따라서, 기능 계면(31)의 결정된 조도는 유용층(10)에서 확산될 수 있는 음향파를 효과적으로 분산시키는 그 능력을 위해 하이브리드 구조체(100) 상에서 제조되는 SAW 디바이스의 음향파의 주파수에 따라 진폭 및 잠재적으로 스펙트럼 밀도에서 적응될 수 있다.
결정된 조도는 기계적 래핑(lapping) 기술, 화학적-기계적 연마, 습식 또는 건식 화학 에칭, 또는 이들 다양한 기술의 조합에 의해 제2면(2) 상에서 달성될 수 있다. 그 목적은 유용층(10)의 제2면(2) 상에 전체면에 걸쳐 결정된 진폭의 균일한 조도를 생성하는 것이다. 예를 들어, 이러한 조도는 반도체 산업에서 사용되는 웨이퍼(탄탈산 리튬, 니오브산 리튬 등)의 조도화된 후면의 통상적인 처리에 의해 얻어질 수 있다.
상술한 바와 같이, 그리고 제한 없이, 유용층(10)은 탄탈산 리튬(LiTaO3), 니오브산 리튬(LiNbO3), 석영, 산화 아연(ZnO), 또는 질화 알루미늄(AlN) 중에서 선택된 압전 재료를 포함한다.
유리한 실시예에 따르면, 유용층(10)은 결정된 조도의 제2면(2) 및 제1면(1')을 갖는 도너 기판(11)에 포함된다(도 5a).
또한, 본 발명에 따른 제조 방법은 유용층(10) 또는 도너 기판(11)의 제2면(2) 상에 트래핑층(30)을 형성하는 단계를 포함한다(도 5b). 트래핑층(30)과 유용층(10)(또는 도너 기판(11)) 사이의 계면은 결정된 조도의 기능 계면(31)을 형성한다. 유리하게는, 트래핑층(30)은 비정질 실리콘, 다결정 실리콘, 비정질 또는 다결정 게르마늄 중에서 선택된 재료로 형성된다. 트래핑층(30)은 알려진 화학 증착 기술(PECVD, LPCVD 등)에 의해 준비될 수 있다.
트래핑층(30)은 통상적으로 수십 nm와 수 마이크론, 또는 심지어 수십 마이크론 사이의 두께를 갖는다.
유리하게는, 트래핑층(30)의 형성 단계는 예를 들어, 화학적 기계적 연마, 평활화 플라즈마 에칭 또는 습식 화학적 에칭으로 이루어지는, 트래핑층(30)의 자유 표면을 평활화하는 단계를 포함한다. 바람직하게는, 트래핑층(30)의 자유 표면은 후속 조립 단계를 위해 낮은 조도(원자력 현미경으로 측정하여 통상적으로 0.5 nm RMS 미만) 및 양호한 평탄도를 가질 것이다.
제조 방법은 또한 유용층(10)의 열팽창 계수보다 낮은 열팽창 계수를 갖는 지지 기판(20)(도 5c)을 제공하는 단계를 포함한다. 유리하게는, 지지 기판(20)은 실리콘으로 이루어지며, 이러한 재료는 반도체 산업에서 광범위하게 이용 가능하고 호환 가능하다. 대안적으로, 이는 게르마늄 또는 방법의 후속 단계 및 표면 음향파 디바이스의 제조와 호환될 수 있는 다른 재료로 또한 이루어질 수 있다.
그 후, 제조 방법은 지지 기판(20) 상에 도너 기판(11)(또는 유용층(10))을 배치하는 조립 단계를 포함한다(도 5d). 조립 단계는 트래핑층(30)과 지지 기판(20) 사이에서 일어나므로, 트래핑층(30) 및 지지 기판(20)의 표면 특성이 적절하게 제어되어야 한다. 유리하게는, 조립 단계는 분자 접착에 의한 직접 결합을 포함하며: 이 결합 기술은 추가의 재료층의 사용을 필요로 하지 않기 때문에 바람직하다.
대안적으로, 조립 단계는 접착 결합, 금속 결합, 양극 결합, 또는 종래 기술로부터 알려져 있고 의도된 활용과 호환될 수 있는 임의의 다른 유형의 결합을 포함할 수 있다.
유리하게는, 조립 단계는 결합 전에 표면으로부터 양호한 수준의 청결(입자, 탄화수소 및 금속 오염물 등의 제거)을 보장하는 세정 시퀀스를 결합 전에 포함한다.
본 방법의 변형에 따르면, 트래핑층(30)과 동일한 유형의 층이 조립 단계 이전에 지지 기판(20) 상에 배치될 수 있고, 트래핑층(30)에 결합되도록 준비될 것이다. 실제로, 트래핑층(30)과 지지 기판(20)의 유형에 따라, 특히 분자 접착에 의한 직접 결합의 경우에, 동일한 유형의 2개의 재료 사이에 결합 계면을 형성하는 것이 유리할 수 있다.
결합 계면을 강화하기 위해, 결합된 하이브리드 구조체(101)는 열처리될 수 있다. 도너 기판(11)(또는 유용층(10))의 재료 및 지지 기판(20)의 재료는 매우 상이한 열팽창 계수를 나타내므로, 가해진 열처리는 손상 또는 결합된 구조체(101)의 파손 온도보다 낮은 온도에서 유지되어야 한다는 점에 유의해야 한다. 온도 범위는 통상적으로 수십 ℃ 내지 500 ℃ 사이이다.
유용층(10)이 도너 기판(11)에 포함되는, 도 5a 내지 도 5e에 나타낸 경우에서, 제조 프로세스는 도너 기판(11)을 씨닝(thinning)하는 단계(도 5e)를 더 포함하여, 유용층(10) 및 표면 음향파 디바이스가 그 위에 준비되는 제1면(1)을 형성한다.
이러한 씨닝 단계는 종래 기술의 다양한 알려진 기술을 사용하여 수행될 수 있으며, 특히:
· 매우 얇은 유용층(통상적으로 1 마이크론 이하의 두께)의 형성에 특히 적합한 Smart-Cut® 프로세스: 이는 약화된 매립된 평면을 형성하기 위해 조립 단계 전에 그 제2면(2)의 수준에서, 도너 기판(11)의 기상 종(gaseous species)의 주입에 기초하며, 조립 후에, 도너 기판(11)은 유용층(10)만을 지지 기판(20)과 일체로 남게 하도록, 약화된 평면을 따라 분리될 것이다.
· 수 마이크론에서 수십, 또는 심지어 수백 마이크론까지의 범위의 두께의 유용층을 형성하는 데 적절한, 기계적 그라인딩(grinding) 또는 래핑, 화학-기계적 연마 및 화학적 에칭을 포함하는 화학-기계적 씨닝 프로세스.
이러한 제조 프로세스의 끝에서, 본 발명에 따른 하이브리드 구조체(100)가 얻어진다(도 5e).
본 발명은 제1면(1) 및 제2면(2)을 포함하는 압전 재료의 유용층(10)의 제공 단계를 우선 포함하는 표면 음향파 디바이스용 하이브리드 구조체(100)의 다른 제조 방법에 관한 것이다.
상술한 바와 같이, 그리고 제한 없이, 유용층(10)은 탄탈산 리튬(LiTaO3), 니오브산 리튬(LiNbO3), 석영, 산화 아연(ZnO), 또는 질화 알루미늄(AlN) 중에서 선택된 압전 재료를 포함한다.
유리한 실시예에 따르면, 유용층(10)은 제2면(2) 및 제1면(1')을 갖는 도너 기판(11)에 포함된다(도 6a).
제조 방법은 또한 유용층(10)보다 낮은 열팽창 계수를 갖는 지지 기판(20)을 제공하는 단계를 포함한다. 유리하게는, 지지 기판(20)은 실리콘으로 이루어지며, 재료는 반도체 산업에서 광범위하게 이용 가능하고 호환될 수 있다. 상술한 바와 같이, 이는 대안적으로 게르마늄 또는 후속 제조 단계와 호환 가능한 다른 재료로 형성되거나 이를 포함할 수 있다.
제조 방법은 또한 지지 기판(20) 상에 트래핑층(30)의 형성 단계를 포함한다(도 6b). 트래핑층(30)은 미리 결정된 조도를 갖는다.
유리하게는, 트래핑층(30)은 비정질 실리콘, 다결정 실리콘, 비정질 또는 다결정 게르마늄 중에서 선택된 재료로 형성된다. 이는 화학 증착(CVD)의 알려진 기술에 의해 준비될 수 있다.
트래핑층(30)은 또한 이하를 포함하는 기술 또는 기술의 조합에 의해 형성될 수 있다:
ㆍ 지지 기판(20)의 표면층에의 이온 주입; 실리콘 기판의 경우, 지지 기판(20)으로부터 전하 캐리어를 트래핑할 수 있는 교란된 표면층을 생성하기 위해, 예를 들어, 아르곤 이온, 실리콘, 질소 등의 주입이 수행될 수 있다;
ㆍ 또는 지지 기판(20)의 표면층을 에칭 및 구조화함으로써; 예를 들어, 지지 기판(20)으로부터 전하 캐리어를 위한 표면, 트래핑 특화 사이트의 구조화를 유도하는 기계적 에칭, 습식 또는 건식 화학 에칭에 의해 수행될 수 있다.
트래핑층(30)은 수십 nm 내지 수 마이크론 또는 수십 마이크론 범위의 두께를 가질 수 있다.
트래핑층(30)의 자유 표면의 조도는, 지지 기판(20) 상의 그 형성 후에, 예를 들어, 약 50 마이크론 내지 500 마이크론의 측정 프로파일에 또는 약 50x50 내지 500x500 μm2의 측정 표면에 대한 기계적 또는 광학 프로파일 측정에 의해 측정된 최대 피크-대-밸리 진폭에 의해 규정된다. 유리하게는, 결정된 조도는 0.3 마이크론 초과, 또는 심지어 0.5 마이크론 이상, 또는 심지어 1 마이크론 이상이다. 바람직하게는 0.3 마이크론과 5 마이크론 사이이다.
또한 유리하게는, 기능 계면(31)의 조도의 스펙트럼 밀도는 제거되기를 원하는 간섭파의 파장의 스펙트럼 대역의 전부 또는 일부를 커버한다. 바람직하게는, 결정된 조도는 간섭 파장의 1/4와 적어도 동등한 공간 파장 및 진폭을 갖는다.
결정된 조도는 층의 증착 후에 직접 또는 기계적 래핑 기술, 화학-기계적 연마, 습식 또는 건식 화학 에칭 또는 이들 기술의 조합에 의해 트래핑층(30)의 자유 표면 상에서 얻어질 수 있다. 그 목적은 트래핑층(30)의 자유 표면 상에 결정된 진폭의 균일한 조도를 생성하는 것이다. 예를 들어, 이러한 조도는 반도체 산업에서 사용되는 실리콘 웨이퍼의 조도화된 후면의 처리를 위해 만들어진 "산 에칭" 유형 처리 또는 "알칼리 에칭"에 의해 얻어질 수 있다. 다른 예에 따르면, 트래핑층(30)의 자유 표면의 결정된 조도는 다결정 실리콘에 트래핑층(30)을 증착하기 전에 지지 기판(20)의 표면의 기계적 연마(통상적으로 입자 2000의 다이아몬드 휠) 및 습식 화학적 에칭(통상적으로 TMAH에 의함)에 의해 얻어질 수 있으며; 지지 기판(20) 상에 증착한 후에 트래핑층(30)의 자유 표면은 약 0.5 마이크론의 피크-대-밸리의 결정된 조도를 갖는다(6b).
그 후, 제조 방법은 트래핑층(30) 상에 제1 중간층(40)의 형성 단계를 포함한다. 트래핑층(30)과 제1 중간층(40) 사이의 계면은 결정된 조도의 기능 계면(31)을 형성한다. 제1 중간층(40)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 또는 유용층(10)과 동일한 유형의 재료 중에서 선택된 재료를 포함할 수 있다. 이는 화학 증착에 의해 준비될 수 있다. 바람직하게는, 평활화 단계(예를 들어, 화학-기계적 연마)는 도너 기판(11)(또는 유용층(10)) 상의 후속 조립 단계의 목적을 위해 제1 중간층(40)의 자유 표면 상에서 수행된다. 이 옵션은, 후속 조립 단계가 분자 접착에 의한 결합을 포함할 때 특히 적절하다.
제1 중간층(40)은 또한 예를 들어, 원심 분리에 의해 증착될 수 있는 중합체 재료를 포함할 수 있다. 이러한 유형의 재료의 이점은, 증착 중에 평활화가 직접 수행될 수 있다는 것이다. 이 옵션은, 후속 접합 단계가 접착 결합을 포함할 때 특히 적절하다.
마지막으로, 제조 방법은 지지 기판(20) 상에 도너 기판(11)(또는 유용층(10))을 배치하는 조립 단계를 포함하며; 특히, 조립은 제1 중간층(40)과 도너 기판(11)의 제2면(2) 사이에서 수행된다(도 6d).
유리하게는, 조립 단계는 분자 접착에 의한 직접 결합을 포함한다: 이 결합 기술은 추가 재료층의 사용을 필요로 하지 않는다는 점에서 유리하다. 대안적으로, 접합 단계는 접착 결합, 금속 결합, 양극 결합, 또는 종래 기술에서 알려져 있고 의도된 어플리케이션과 호환 가능한 임의의 다른 종류의 결합을 포함할 수 있다. 유리하게는, 조립 단계는 결합 전에 표면으로부터 양호한 수준의 청결(입자, 탄화수소 및 금속 오염물 등의 제거)을 보장하는 세정 시퀀스를 결합 전에 포함한다.
결합 계면을 강화하기 위해, 결합된 하이브리드 구조체(101)는 헤테로-구조체에 대한 손상을 방지하기 위해 저온 또는 중온에서 열처리될 수 있으며: 통상적으로 수십 ℃와 500 ℃ 사이이다.
유용층(10)이 도너 기판(11)에 포함되는, 도 6a 내지 도 6e에 나타낸 예에서, 제조 방법은 유용층(10) 및 표면 음향파 디바이스가 그 위에 전개되는 제1면(1)을 형성하기 위해 도너 기판(11)의 씨닝 단계를 더 포함한다(도 6e).
이러한 씨닝 단계는 상술한 바와 같이, 종래 기술에서 알려진 다양한 기술로부터 이루어질 수 있다.
이 제조 방법의 끝에서, 본 발명에 따른 하이브리드 구조체(100)가 얻어진다(도 6e).
도 7a 내지 도 7e에 나타낸 상술한 제조 방법의 변형에 따르면, 유용층(10)(또는 유용층(10)이 도너 기판에 포함되는 경우에 도너 기판(11))의 제2면(2)은 제2 결정 조도를 갖는다(도 7a). 제2 결정 조도의 피크-대-밸리 진폭은 유리하게는 0.1 마이크론보다 크다.
이러한 제조 방법의 변형은 도 7b에 나타낸 바와 같이, 유용층(10) 또는 도너 기판(11)의 제2면(2) 상에 제2 중간층(50)의 형성 단계를 포함한다. 제2 중간층(50)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물로부터 선택된 재료 또는 재료의 스택을 포함할 수 있다. 제2 중간층(50)은 또한 열 팽창의 차이와 연관된 문제점을 제한하기 위해 유용층(10)을 형성하는 것과 동일한 유형의 재료를 포함할 수 있다.
유용층(10)과 제2 중간층(50) 사이의 계면은 제2 기능 계면(32)을 형성한다. 유리하게는, 제2 중간층(50)의 형성 단계는 조립 단계의 목적을 위해 그 자유 표면의 평활화 단계를 포함한다.
조립 단계 이전에, 제1 미리 결정된 조도를 갖는 트래핑층(30)이 지지 기판(20) 상에 형성된다. 그 후, 제1 중간층(40)이 트래핑층(30) 상에 형성된다(도 7c). 이들 두 층 사이의 계면은 결정된 조도의 기능 계면(31)을 형성한다.
선택적으로, 제1 중간층(40) 및 제2 중간층(50)은 동일한 재료로 구성될 수 있다.
제조 방법의 변형은 유리하게는 직접 결합에 의해 제1 중간층(40) 및 제2 중간층(50)의 조립을 더 포함하지만, 이는 제한적인 방식으로 이해되어서는 안된다.
열처리는 결합된 구조체(101)의 결합 계면을 강화하기 위해 선택적으로 수행될 수 있다.
유용층(10)이 도너 기판(11)에 포함되면, 이미 상술한 바와 같이, 씨닝 단계가 실현되어 하이브리드 구조체(100)를 얻는 것으로 이어진다(도 7e).
물론, 본 발명은 설명된 실시예들에 한정되지 않고, 청구항에 의해 규정된 본 발명의 범위 내의 대안적인 실시예들에 적용될 수 있다.

Claims (18)

  1. 자유로운 제1면(1), 및 유용층(10)의 열 팽창 계수보다 그 열 팽창 계수가 더 낮은 지지 기판(20) 상에 배치된 제2면(2)을 갖는 압전 재료의 상기 유용층(10)을 포함하는 표면 음향파 디바이스용 하이브리드 구조체(100)로서,
    상기 하이브리드 구조체(100)는:
    상기 유용층(10)과 상기 지지 기판(20) 사이에 개재된 트래핑층(30);
    상기 유용층(10)과 상기 트래핑층(30) 사이에서, 0.3 마이크론보다 큰 피크-대-밸리(peak-to-valley) 진폭을 갖는 결정된 조도(roughness)의 기능 계면(31)으로서, 상기 기능 계면(31)은 상기 유용층(10)의 상기 제2면(2) 상에 배치된 제1 중간층(40)과 상기 트래핑층(30) 사이의 계면에 의해 형성되고, 상기 트래핑층(30)은 상기 결정된 조도를 갖는, 기능 계면(31);
    제2 기능 계면(32)으로서, 상기 제2 기능 계면(32)은 상기 유용층(10)과 상기 제1 중간층(40) 상에 배치된 제2 중간층(50) 사이의 계면에 의해 형성되고, 상기 제2 기능 계면(32)은 그 피크-대-밸리 진폭이 0.1 마이크론보다 큰 제2 결정된 조도를 갖는, 제2 기능 계면(32);을 포함하는 것을 특징으로 하는, 표면 음향파 디바이스용 하이브리드 구조체(100).
  2. 제1항에 있어서,
    상기 트래핑층(30)은 상기 지지 기판(20)과 직접 접촉하는, 표면 음향파 디바이스용 하이브리드 구조체(100).
  3. 제1항 또는 제2항에 있어서,
    상기 트래핑층(30)은 비정질 실리콘, 다결정 실리콘, 비정질 또는 다결정 게르마늄 중에서 선택된 재료로 형성되는, 표면 음향파 디바이스용 하이브리드 구조체(100).
  4. 제1항 또는 제2항에 있어서,
    상기 트래핑층(30)은 상기 지지 기판(20)의 표면층에의 주입 또는 상기 지지 기판(20)의 상기 표면층의 에칭 및 구조화에 의해 형성되는, 표면 음향파 디바이스용 하이브리드 구조체(100).
  5. 삭제
  6. 삭제
  7. 제1항에 있어서,
    상기 제1 중간층(40)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 또는 상기 유용층(10)을 형성하는 재료와 동일한 유형의 재료 중에서 선택된 재료를 포함하는, 표면 음향파 디바이스용 하이브리드 구조체(100).
  8. 삭제
  9. 삭제
  10. 제1항에 있어서,
    상기 제2 중간층(50)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 또는 상기 유용층(10)을 형성하는 재료와 동일한 유형의 재료 중에서 선택된 재료를 포함하는, 표면 음향파 디바이스용 하이브리드 구조체(100).
  11. 제1항에 있어서,
    상기 제1 중간층(40)과 상기 제2 중간층(50)은 동일한 재료로 형성되는, 표면 음향파 디바이스용 하이브리드 구조체(100).
  12. 제1항 또는 제2항에 있어서,
    상기 유용층(10)은 탄탈산 리튬(LiTaO3), 니오브산 리튬(LiNbO3), 석영, 산화 아연(ZnO) 및 질화 알루미늄(AlN) 중에서 선택되는 압전 재료를 포함하는, 표면 음향파 디바이스용 하이브리드 구조체(100).
  13. 제1항 또는 제2항에 있어서,
    상기 지지 기판은 벌크(bulk) 기판 또는 적어도 하나의 블랭크(blank)층을 포함하거나 마이크로 전자 구성 요소들의 전부 또는 일부를 포함하는 복합 기판인, 표면 음향파 디바이스용 하이브리드 구조체(100).
  14. 제1항 또는 제2항에 따른 하이브리드 구조체(100)를 포함하는 표면 음향파 디바이스(200).
  15. 삭제
  16. 표면 음향파 디바이스용 하이브리드 구조체(100)의 제조 방법으로서:
    제1면(1) 및 제2면(2)을 포함하는 압전 재료의 유용층(10)을 제공하는 단계;
    상기 유용층(10)의 열팽창 계수보다 더 낮은 열 팽창 계수를 갖는 지지 기판(20)을 제공하는 단계;
    상기 지지 기판(20) 상에 상기 유용층(10)을 배치하기 위한 조립 단계를 포함하고,
    상기 방법은, 상기 조립 단계 이전에:
    상기 지지 기판(20) 상에 결정된 조도를 갖는 트래핑층(30)을 형성하는 단계;
    ·상기 트래핑층(30) 상에 제1 중간층(40)을 형성하는 단계로서, 상기 트래핑층(30)과 상기 제1 중간층(40) 사이의 계면은 결정된 조도의 기능 계면(31)을 형성하는 단계를 포함하는 것을 특징으로 하는, 하이브리드 구조체(100)의 제조 방법.
  17. 제16항에 있어서,
    상기 조립 단계는 상기 제1 중간층(40)과 상기 유용층(10)의 상기 제2면(2) 사이에서 수행되는, 하이브리드 구조체(100)의 제조 방법.
  18. 제17항에 있어서,
    상기 조립 단계 전에, 제2 결정된 조도를 갖는 상기 유용층(10)의 상기 제2면(2) 상에 제2 중간층(50)을 형성하는 단계를 포함하고, 상기 조립 단계는 상기 제1 중간층(40)과 상기 제2 중간층(50) 사이에서 수행되고; 상기 유용층(10)과 상기 제2 중간층(50) 사이의 계면은 제2 기능 계면(32)을 형성하는, 하이브리드 구조체(100)의 제조 방법.
KR1020197002818A 2016-06-30 2017-06-26 표면 음향파 디바이스를 위한 하이브리드 구조체 Active KR102367379B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1656191A FR3053532B1 (fr) 2016-06-30 2016-06-30 Structure hybride pour dispositif a ondes acoustiques de surface
FR1656191 2016-06-30
PCT/FR2017/051701 WO2018002504A1 (fr) 2016-06-30 2017-06-26 Structure hybride pour dispositif a ondes acoustiques de surface

Publications (2)

Publication Number Publication Date
KR20190025649A KR20190025649A (ko) 2019-03-11
KR102367379B1 true KR102367379B1 (ko) 2022-02-23

Family

ID=56684103

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197002818A Active KR102367379B1 (ko) 2016-06-30 2017-06-26 표면 음향파 디바이스를 위한 하이브리드 구조체

Country Status (10)

Country Link
US (2) US11159140B2 (ko)
EP (3) EP3859800B1 (ko)
JP (1) JP7287786B2 (ko)
KR (1) KR102367379B1 (ko)
CN (2) CN109417124B (ko)
FI (1) FI3859800T3 (ko)
FR (1) FR3053532B1 (ko)
SG (1) SG11201810569WA (ko)
TW (1) TWI714785B (ko)
WO (1) WO2018002504A1 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6549054B2 (ja) * 2016-02-02 2019-07-24 信越化学工業株式会社 複合基板および複合基板の製造方法
FR3079345B1 (fr) * 2018-03-26 2020-02-21 Soitec Procede de fabrication d'un substrat pour dispositif radiofrequence
FR3079346B1 (fr) * 2018-03-26 2020-05-29 Soitec Procede de fabrication d'un substrat donneur pour le transfert d'une couche piezoelectrique, et procede de transfert d'une telle couche piezoelectrique
FR3079661A1 (fr) 2018-03-29 2019-10-04 Soitec Procede de fabrication d'un substrat pour filtre radiofrequence
JP6646187B1 (ja) * 2018-11-08 2020-02-14 日本碍子株式会社 電気光学素子のための複合基板とその製造方法
DE102018131946A1 (de) * 2018-12-12 2020-06-18 RF360 Europe GmbH Dünnfilm-SAW-Vorrichtung
JP7403960B2 (ja) * 2019-03-13 2023-12-25 太陽誘電株式会社 弾性波デバイスおよびその製造方法、フィルタ並びにマルチプレクサ
DE102019109031A1 (de) 2019-04-05 2020-10-08 RF360 Europe GmbH SAW-Vorrichtung
WO2021002382A1 (ja) * 2019-07-01 2021-01-07 株式会社村田製作所 弾性波装置
FR3098642B1 (fr) * 2019-07-12 2021-06-11 Soitec Silicon On Insulator procédé de fabrication d'une structure comprenant une couche mince reportée sur un support muni d’une couche de piégeage de charges
TWI742860B (zh) * 2019-09-18 2021-10-11 法商佛雷克恩股份有限公司 聲波裝置的換能器結構
WO2021060513A1 (ja) 2019-09-27 2021-04-01 株式会社村田製作所 弾性波装置
CN112865742A (zh) * 2019-11-12 2021-05-28 迈感微电子(上海)有限公司 体声波谐振器
KR102319996B1 (ko) * 2020-01-03 2021-11-01 (주)와이솔 표면탄성파 소자 및 표면탄성파 소자의 제조방법
FR3108788A1 (fr) * 2020-03-24 2021-10-01 Soitec Procédé de fabrication d’une structure piézoélectrique pour dispositif radiofréquence et pouvant servir pour le transfert d’une couche piézoélectrique, et procédé de transfert d’une telle couche piézoélectrique
JP7336413B2 (ja) * 2020-04-30 2023-08-31 信越化学工業株式会社 複合基板の製造方法および複合基板
WO2022075138A1 (ja) * 2020-10-06 2022-04-14 株式会社村田製作所 弾性波装置
CN112688658B (zh) * 2020-12-25 2021-11-26 济南晶正电子科技有限公司 一种压电衬底、制备方法及电子元器件
CN112750686B (zh) * 2020-12-30 2021-12-07 济南晶正电子科技有限公司 一种多层衬底、电子元器件及多层衬底制备方法
CN114070227B (zh) * 2021-10-26 2023-07-25 中国科学院上海微系统与信息技术研究所 一种氮化铝声波谐振器的制备方法及谐振器
CN114189224A (zh) * 2021-11-29 2022-03-15 上海新硅聚合半导体有限公司 一种压电衬底的制备方法、压电衬底及声波器件
CN114421911A (zh) * 2021-12-10 2022-04-29 上海新硅聚合半导体有限公司 一种声表面波器件衬底的复合结构及制备方法
CN114499446A (zh) * 2022-01-28 2022-05-13 上海新硅聚合半导体有限公司 一种薄膜衬底结构和声学滤波器
FR3133514B1 (fr) * 2022-03-08 2025-01-10 Soitec Silicon On Insulator Procédé de correction d’épaisseur d’une couche piézoélectrique
FR3134238B1 (fr) * 2022-03-30 2024-08-23 Soitec Silicon On Insulator Substrat piézoélectrique sur isolant (POI) et procédé de fabrication d’un substrat piézoélectrique sur isolant (POI)
CN115101657A (zh) * 2022-04-15 2022-09-23 上海新硅聚合半导体有限公司 一种单晶压电衬底结构、制备方法及声波器件
CN115148584B (zh) * 2022-07-05 2025-04-25 苏州璋驰光电科技有限公司 一种高品质因子的衬底材料、制备方法及应用
WO2024202198A1 (ja) * 2023-03-28 2024-10-03 日本碍子株式会社 接合体の製造方法
CN119582810B (zh) * 2024-12-26 2025-07-01 深圳市微源半导体股份有限公司 斜率控制电路、芯片及电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002135076A (ja) * 2000-10-27 2002-05-10 Matsushita Electric Ind Co Ltd 弾性表面波デバイスおよびその製造方法
WO2016087728A1 (fr) * 2014-12-04 2016-06-09 Soitec Structure pour applications radiofréquences

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61288506A (ja) * 1985-06-14 1986-12-18 Murata Mfg Co Ltd 圧電部品素子およびそれを用いた圧電部品の製造方法
JPH10297931A (ja) 1997-04-24 1998-11-10 Matsushita Electric Ind Co Ltd 複合圧電基板の製造方法
JP2002094355A (ja) * 2000-09-13 2002-03-29 Toshiba Corp 表面弾性波素子及びその製造方法
JP2002100958A (ja) * 2000-09-26 2002-04-05 Toshiba Corp 弾性表面波素子及びその製造方法
JP3892370B2 (ja) * 2002-09-04 2007-03-14 富士通メディアデバイス株式会社 弾性表面波素子、フィルタ装置及びその製造方法
KR20060118437A (ko) * 2003-09-26 2006-11-23 위니베르시트카솔리끄드루뱅 저항손을 감소시키는 다층 반도체 구조의 제조 방법
JP2005229455A (ja) 2004-02-16 2005-08-25 Shin Etsu Chem Co Ltd 複合圧電基板
DE102004045181B4 (de) * 2004-09-17 2016-02-04 Epcos Ag SAW-Bauelement mit reduziertem Temperaturgang und Verfahren zur Herstellung
JP2007134889A (ja) * 2005-11-09 2007-05-31 Shin Etsu Chem Co Ltd 複合圧電基板
US7569976B2 (en) * 2006-07-27 2009-08-04 Koike Co., Ltd. Piezo-electric substrate and manufacturing method of the same
EP2246978B1 (en) * 2008-01-24 2018-01-03 Murata Manufacturing Co. Ltd. Method for manufacturing elastic wave element
FR2951336B1 (fr) * 2009-10-09 2017-02-10 Commissariat A L'energie Atomique Dispositif a ondes acoustiques comprenant un filtre a ondes de surface et un filtre a ondes de volume et procede de fabrication
CN102624352B (zh) * 2010-10-06 2015-12-09 日本碍子株式会社 复合基板的制造方法以及复合基板
CN103765773B (zh) * 2012-08-17 2015-11-25 日本碍子株式会社 复合基板、弹性表面波器件以及复合基板的制造方法
US10381998B2 (en) * 2015-07-28 2019-08-13 Qorvo Us, Inc. Methods for fabrication of bonded wafers and surface acoustic wave devices using same
US10020796B2 (en) * 2015-08-25 2018-07-10 Avago Technologies General Ip (Singapore) Pte. Ltd. Surface acoustic wave (SAW) resonator
US10541667B2 (en) * 2015-08-25 2020-01-21 Avago Technologies International Sales Pte. Limited Surface acoustic wave (SAW) resonator having trap-rich region
JP6427712B2 (ja) * 2016-03-25 2018-11-21 日本碍子株式会社 接合方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002135076A (ja) * 2000-10-27 2002-05-10 Matsushita Electric Ind Co Ltd 弾性表面波デバイスおよびその製造方法
WO2016087728A1 (fr) * 2014-12-04 2016-06-09 Soitec Structure pour applications radiofréquences

Also Published As

Publication number Publication date
EP3479421A1 (fr) 2019-05-08
US20190372552A1 (en) 2019-12-05
FR3053532B1 (fr) 2018-11-16
EP3859800A1 (fr) 2021-08-04
US20200336127A1 (en) 2020-10-22
CN109417124B (zh) 2022-11-15
EP3694008A1 (fr) 2020-08-12
FR3053532A1 (fr) 2018-01-05
WO2018002504A1 (fr) 2018-01-04
EP3694008B1 (fr) 2021-04-28
EP3479421B1 (fr) 2020-05-13
KR20190025649A (ko) 2019-03-11
EP3859800B1 (fr) 2023-02-15
TW201803268A (zh) 2018-01-16
CN115529021A (zh) 2022-12-27
CN109417124A (zh) 2019-03-01
JP2019526194A (ja) 2019-09-12
TWI714785B (zh) 2021-01-01
JP7287786B2 (ja) 2023-06-06
FI3859800T3 (en) 2023-05-05
SG11201810569WA (en) 2018-12-28
US11159140B2 (en) 2021-10-26

Similar Documents

Publication Publication Date Title
KR102367379B1 (ko) 표면 음향파 디바이스를 위한 하이브리드 구조체
KR102428548B1 (ko) 접합 방법
US7105980B2 (en) Saw filter device and method employing normal temperature bonding for producing desirable filter production and performance characteristics
CN109075758B (zh) 接合体和弹性波元件
US20240040930A1 (en) Hybrid structure for a surface acoustic wave device
JP7118195B2 (ja) 表面音響波デバイスのためのハイブリッド構造
TW201813289A (zh) 表面聲波裝置用複合基板及其之製造方法與使用此複合基板之表面聲波裝置
CN111837247B (zh) 用于表面声波器件的混合结构及相关的制造方法
EP1454412A1 (en) Filter device and method of fabricating a filter device
CN108475722B (zh) 用于温度补偿表面声波器件或体声波器件的衬底
US20240088869A1 (en) Frequency-tunable film bulk acoustic resonator and preparation method therefor
KR20200052928A (ko) 압전 공진기 및 압전 공진기의 제조방법
CN114144897A (zh) 接合体及弹性波元件
Lin et al. Effects of interlayer SiO2 or Au on the performances of LNOS-SAW

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20190128

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20200318

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20210713

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20211208

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20220217

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20220218

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20250124

Start annual number: 4

End annual number: 4