[go: up one dir, main page]

KR102366972B1 - 전류 제어 발진기를 이용한 클럭 및 데이터 복구장치 및 방법 - Google Patents

전류 제어 발진기를 이용한 클럭 및 데이터 복구장치 및 방법 Download PDF

Info

Publication number
KR102366972B1
KR102366972B1 KR1020170165842A KR20170165842A KR102366972B1 KR 102366972 B1 KR102366972 B1 KR 102366972B1 KR 1020170165842 A KR1020170165842 A KR 1020170165842A KR 20170165842 A KR20170165842 A KR 20170165842A KR 102366972 B1 KR102366972 B1 KR 102366972B1
Authority
KR
South Korea
Prior art keywords
oscillator
current
signal
clock
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020170165842A
Other languages
English (en)
Other versions
KR20190066270A (ko
Inventor
최황호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020170165842A priority Critical patent/KR102366972B1/ko
Priority to US16/025,508 priority patent/US10476510B2/en
Priority to CN201811473328.XA priority patent/CN109873694B/zh
Publication of KR20190066270A publication Critical patent/KR20190066270A/ko
Application granted granted Critical
Publication of KR102366972B1 publication Critical patent/KR102366972B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명의 기술적 사상의 일 실시예에 의한 클럭 및 데이터 복구장치는 클럭신호를 생성하는 발진기, 및 발진기에 전류를 공급하는 레귤레이터를 포함한다. 레귤레이터는 발진기에 제1 전류를 공급하는 제1 전류원와 발진기에 제2 전류를 공급하는 제2 전류원을 포함하며, 제2전류는 제1전류를 기준으로 일정시간 지연되어 공급되며 제2전류는 제1전류를 저감(de-emphasis)하도록 공급된다.

Description

전류 제어 발진기를 이용한 클럭 및 데이터 복구장치 및 방법{CLOCK AND DATA RECOVERY DEVICE AND METHOD USING CURRENT-CONTROLLED OSCILLATOR}
본 발명의 기술적 사상은 통신 시스템에서 데이터를 수신하는 수신장치에 관한 것으로서, 보다 상세하게는 전류 제어 발진기를 이용한 클럭 및 데이터 복구장치 및 방법에 관한 것이다.
직렬 데이터 통신 시스템에서 송신장치는 한 개 또는 적은 수의 데이터 버스를 사용하여 직렬 데이터를 고속으로 수신장치로 전송할 수 있다. 수신장치는 수신한 직렬 데이터로부터 타이밍정보와 전송된 데이터를 복구해야 하는데 이 과정을 클럭 및 데이터 복구(Clock and Data Recovery, CDR)라고 한다. 클럭 및 데이터 복구는 수신한 직렬 데이터로부터 기준이 되는 클럭을 생성하고 생성된 클럭 신호를 사용하여 전송장치로부터 전송된 데이터를 복구할 수 있다.
본 발명의 기술적 사상이 해결하고자 하는 과제는 클럭 및 데이터 복구장치에 사용되는 전류 제어 발진기(current-controlled oscillator, CCO)의 전류원 출력단으로부터 발진기까지의 메탈라우팅(metal routing)의 큰 시정수(RC time-constant)를 전류 이퀄리제이션(current equalization)을 이용하여 보상하여 발진기가 입력 데이터의 변화에 빠르게 반응하도록 하는 데 있다.
본 발명의 기술적 사상이 해결하고자 하는 다른 과제는 클럭 및 데이터 복구장치에 사용되는 전류 제어 발진기의 동작 주파수를 높이는 데 있다.
상술한 과제를 해결하기 위하여 본 발명의 기술적 사상의 일 실시예에 의한 클럭 및 데이터 복구장치는 클럭신호를 생성하는 발진기와 발진기에 전류를 공급하는 레귤레이터를 포함한다. 레귤레이터는 발진기에 제1 전류를 공급하는 제1 전류원와 발진기에 제2 전류를 공급하는 제2 전류원를 포함하며, 제2전류는 제1전류를 기준으로 일정시간 지연되어 공급되며 제2전류는 제1전류를 저감(de-emphasis)하도록 공급된다.
본 발명의 기술적 사상의 일 실시예에 의한 클럭 및 데이터 복구장치는 데이터를 수신하기 위한 동기 클럭신호를 생성하는 발진기, 발진기에 연결되어 발진기의 주파수를 조절하는 가변 커패시터, 및 발진기에 전류를 공급하는 레귤레이터를 포함한다. 기설정된 주파수보다 높은 주파수에서 동작할 경우 가변 커패시터를 제어하여 발진기의 주파수를 조절하고, 기설정된 주파수보다 낮은 주파수에서 동작할 경우 레귤레이터를 제어하여 발진기에 공급되는 전류를 조절함으로써 발진기의 주파수를 조절한다.
본 발명의 기술적 사상의 일 실시예에 의한 클럭 및 데이터 복구방법은, 발진기를 구동하여 클럭신호를 생성하여 수신된 데이터와 비교하는 단계와 비교 결과에 기초하여 제어신호를 생성하는 단계를 포함한다. 클럭 및 데이터 복구방법은, 제어신호에 기초하여 상기 발진기에 제1 전류와 제2 전류를 공급하는 단계를 또한 포함하는데, 제2 전류는 제1 전류를 기준으로 일정시간 지연되어 공급되며 제2 전류는 제1 전류를 저감(de-emphasis)하도록 공급된다.
본 발명의 기술적 사상에 의한 클럭 및 데이터 복구장치는 기존의 전류 제어 발진기에서 발진기에 직접 연결하는 가변 커패시터를 제거할 수 있는 효과가 있다. 또한 전류 제어 발진기의 동작 주파수를 높이면서 입력 데이터 위상 변화를 빠르게 반영할 수 있도록 하는 효과도 있다.
도 1은 본 발명의 기술적 사상의 일 실시예에 따른 통신 시스템을 나타내는 블럭도이다.
도 2는 본 발명의 기술적 사상의 일 실시예에 따른 위상 고정 루프형(Phase Locked Loop, PLL-type) 클럭 및 데이터 복구장치를 나타내는 블럭도이다.
도 3은 도 2에서 도시한 클럭 및 데이터 복구장치에 사용되는 전류 제어 발진기의 일 실시예를 나타내는 회로도이다.
도 4는 도 2에서 도시한 클럭 및 데이터 복구장치에서 사용되는 전류 제어 발진기의 다른 일 실시예를 나타내는 회로도이다.
도 5는 도 4에서 도시한 전류 제어 발진기를 채용한 경우의 전류 파형을 나타내는 도면이다.
도 6은 본 발명의 기술적 사상의 다른 일 실시예에 따른 클럭 및 데이터 복구장치를 나타내는 블럭도이다.
도 7은 도 6에서 도시한 클럭 및 데이터 복구장치에서 사용되는 전류 제어 발진기의 일 실시예를 나타내는 회로도이다.
도 8은 도 7에서 도시한 전류 제어 발진기를 채용한 경우의 전류 파형을 나타내는 도면이다.
도 9는 도 6에서 도시한 클럭 및 데이터 복구장치에서 사용되는 전류 제어 발진기의 다른 일 실시예를 나타내는 회로도이다.
도 10은 본 발명의 기술적 사상의 다른 일 실시예에 따른 클럭 및 데이터 복구장치를 나타내는 블럭도이다.
도 11은 도 10에서 도시한 클럭 및 데이터 복구장치에서 사용되는 전류 제어 발진기의 일 실시예를 나타내는 회로도이다.
도 12는 본 발명의 기술적 사상의 일 실시예에 따른 클럭 및 데이터 복구방법을 나타내는 흐름도이다.
도 13은 본 발명의 기술적 사상의 일 실시예에 따른 디-엠퍼시스 제어방법을 나타내는 흐름도이다.
도 14는 본 발명의 기술적 사상의 일 실시예에 따른 프리-엠퍼시스 제어방법을 나타내는 흐름도이다.
도 15는 본 발명의 기술적 사상의 일 실시예에 따른 선택적 제어방법을 나타내는 흐름도이다.
이하, 첨부된 도면을 참조하여 본 발명의 구체적인 실시예를 상세히 설명하기로 한다. 본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려 이들 실시예들은 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이다.
본 명세서에서 제1, 제2등의 용어가 다양한 부재, 부품, 영역, 층들 및/또는 부분들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부분들은 이들 용어에 의해 한정되어서는 안됨은 자명하다. 이들 용어는 하나의 부재, 부품, 영역, 층 또는 부분을 다른 영역, 층 또는 부분과 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제1부재, 부품, 영역, 층 또는 부분은 본 발명의 가르침으로부터 벗어나지 않고서도 제2부재, 부품, 영역, 층 또는 부분을 지칭할 수 있다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.
이하, 본 발명의 실시예들은 본 발명의 이상적인 실시예들을 개략적으로 도시하는 도면들을 참조하여 설명한다. 이하에서 설명하는 클럭 및 데이터 복구장치(Clock and Data Recovery, CDR)는 다양한 구성을 가질 수 있고 여기서는 필요한 구성만을 예시적으로 제시하며, 본 발명 내용이 이에 한정되는 것은 아님을 밝혀둔다.
도 1은 본 발명의 기술적 사상의 일 실시예에 따른 직렬 데이터 통신 시스템을 나타내는 블럭도이다. 직렬 데이터 통신 시스템은 하나 또는 적은 수의 버스를 사용하여 데이터를 고속으로 전송한다. 직렬 데이터 통신 시스템(100)은 시리얼라이저(110), 전송기(120), 시리얼 버스(130), 수신기(140), 디시리얼라이저(150)를 포함할 수 있다. 시리얼라이저(110)는 병렬 데이터를 직렬 데이터로 변환하고, 전송기(120)은 변환된 직렬 데이터를 시리얼 버스(130)를 통하여 전송한다. 수신기(140)는 시리얼 버스(130)를 통해 전송된 직렬 데이터를 수신하고, 디시리얼라이저(150) 수신된 직렬 데이터를 병렬 데이터로 변환한다. 직렬 데이터 통신 시스템(100)에서 수신기(140)는 수신한 데이터로부터 타이밍정보와 전송된 데이터를 복구하는 클럭 및 데이터 복구장치를 포함한다. 클럭 및 데이터 복구장치는 수신한 직렬 데이터로부터 기준이 되는 클럭신호를 생성하고 생성된 클럭 신호를 사용하여 전송장치로부터 전송된 데이터를 복구한다.
본 발명의 기술적 사상은 클럭 및 데이터 복구장치를 사용하는 SerDes의 수신기에는 모두 적용 가능하다. 예를 들면, 본 발명의 기술적 사상은 Peripheral Component Interconnect Express (PCIe), Universal Serial Bus (USB), MPHY, High Definition Multimedia Interface (HDMI), DisplayPort, V-by-One 등의 수신기에 적용할 수 있다. 위에서 나열한 수신기는 본 발명의 기술적 사상을 적용할 수 있는 예시에 불과하며 본 발명의 기술적 사상은 다른 종류의 통신 시스템의 수신기에도 적용할 수 있다.
도 2는 본 발명의 기술적 사상의 일 실시예에 따른 클럭 및 데이터 복구장치를 나타내는 블럭도이다. 일 실시예에 따른 클럭 및 데이터 복구장치(200)는 위상 고정 루프(Phase Locked Loop, PLL)형 클럭 및 데이터 복구장치일 수 있다. 클럭 및 데이터 복구장치(200)는 위상 검출기(phase detector)(210), 차지 펌프(charge pump)(220), 전류 제어 발진기(current-controlled oscillator)(230)를 포함할 수 있다.
위상 검출기(210)는 시리얼 버스를 통해 전송된 데이터를 수신하고 전류 제어 발진기(230)에서 생성된 클럭신호를 받아서 수신한 데이터의 위상과 클럭신호의 위상을 비교하여 제어신호를 출력한다. 예를들면, 수신한 데이터의 위상이 클럭신호의 위상보다 앞서는 경우 UP신호를 출력하고, 발진기의 클럭신호의 위상이 수신한 데이터의 위상보다 앞서는 경우 DOWN신호를 출력할 수 있다. 위상 검출기(210)는 또한 전류 제어 발진기(230)에서 생성된 클럭신호에 기초하여 수신한 데이터로부터 전송된 데이터를 복구할 수 있다.
차지 펌프(220)는 위상 검출기(210)로부터 출력된 제어신호를 받아서 전류 제어 발진기(230)를 제어하는 제어전압(VCI)을 출력한다, 예를 들면, 차지 펌프(220)는 전류 공급 회로(미도시)와 전류 싱크 회로(미도시)를 포함할 수 있다. 위상 검출기(210)로부터 UP신호를 받으면 전류 공급 회로(미도시)에 의하여 제어전압(VCI)이 상승하고 위상 검출기(210)로부터 DOWN신호를 받으면 전류 싱크 회로(미도시)에 의하여 제어전압(VCI)이 감소할 수 있다.
전류 제어 발진기(230)는 차지 펌프(220)로부터 제어전압(VCI전압)를 받고 위상 검출기(210)로부터 제어신호(UP신호/DOWN신호)를 받아서 이를 기초로 클럭신호를 생성한다. 전류 제어 발진기(230)는 레귤레이터(미도시)와 발진기(미도시)를 포함할 수 있다. 레귤레이터는 한 개 또는 다수의 전류원 또는 전류 브랜치(이하에서는 전류원이라 함)를 포함하고, 한 개 또는 다수의 전류원은 병렬로 연결되어 발진기에 전류를 공급할 수 있다. 전류원은 한 개 또는 다수의 트랜지스터를 포함할 수 있고 트랜지스터는 차지 펌프(220)로부터 출력되는 제어전압(VCI전압)과 제어신호(UP신호/DOWN신호)에 의하여 제어될 수 있다. 발진기는 레귤레이터로부터 전류를 공급받아 클럭신호를 생성할 수 있다. 발진기는 링 발진기(ring oscillator)일 수 있다. 하지만 링 발진기는 하나의 예시일 뿐 다른 형태의 발진기를 사용하여 실시예를 구현할 수 있다.
전류 제어 발진기(230)를 사용하는 위상 고정 루프형 클럭 및 데이터 복구장치는 전류를 이용하여 제어할 수 있고 이 경우에 주파수의 변화량을 미세하게 제어할 수 있다. 하지만 전류가 레귤레이터의 트랜지스터를 지나 발진기에 공급되기까지 메탈라우팅(metal routing)을 지나야 하므로 일정한 지연 후 큰 상승시간(rise time)과 하강시간(fall time)을 가질 수 있다. 낮은 데이터 속도(data-rate)에서는 이 값들이 발진기의 주파수에 비하여 크지 않지만, 높은 데이터 속도(data-rate)에는 상승시간/하강시간 때문에 위상 검출기의 UP신호/DOWN신호가 발진기에 즉시 반영되지 않을 수도 있다.
도 3은 도 2에서 도시한 클럭 및 데이터 복구장치에서 사용되는 전류 제어 발진기의 일 실시예를 나타내는 회로도로서 위상 검출기의 UP신호/DOWN신호가 발진기에 빠르게 반영될 수 있다. 일 실시예에 따른 전류 제어 발진기(300)는 레귤레이터(310)와 발진기(320)를 포함할 수 있다. 레귤레이터는 병렬로 연결된 N개수의 전류원을 포함하고 이 N개의 전류원은 발진기(320)에 전류를 공급할 수 있다. 각각의 전류원은 트랜지스터를 포함할 수 있고 트랜지스터는 차지 펌프로부터 출력되는 제어전압(VCI전압)에 의하여 바이어스될 수 있다. 발진기(320)는 레귤레이터로부터 전류를 공급받아 클럭신호를 생성할 수 있다.
일 실시예에 따른 전류 제어 발진기(300)는 위상 검출기의 UP신호/DOWN신호를 발진기에 빠르게 반영하기 위하여 발진기의 출력단에는 가변 커패시터(330)를 연결할 수 있다. 위상 검출기의 제어신호(UP신호/DOWN신호)가 이 가변 커패시터(330)에 인가되어 가변 커패시터(330)의 커패시턴스(capacitance)를 제어함으로써 발진기(32)의 주파수를 가변할 수 있다. 일 실시예에서, 가변 커패시터는 바랙터(varactor)일 수 있다. 발진기의 출력단에 연결된 바랙터는 UP신호가 입력되면 바랙터의 커패시턴스가 작아지고, DOWN신호가 입력으로 들어오면 바랙터의 커패시턴스가 커질 수 있다. 위상 검출기의 UP신호/DOWN신호가 이 바랙터에 즉시 반영되어 발진기의 출력 커패시턴스를 조절할 수 있고 발진기의 발진주파수를 바꿀 수 있어서 입력 데이터의 특성을 빠르게 트래킹(tracking)할 수 있다.
반면, 가변 커패시터가 발진기에 직접 연결되므로 발진기의 출력 커패시턴스 값이 커져서 높은 주파수를 출력하기 위해서는 더 많은 전류를 공급해야 한다. 하지만 발진기 회로의 신뢰성 때문에 발진기의 전압이 높아질 수 있는 한계가 있어서 발진기의 최대 동작 주파수는 낮아지게 되고 전력소모는 커질 수 있다.
도 4는 도 2에서 도시한 클럭 및 데이터 복구장치에서 사용되는 전류 제어 발진기의 다른 일 실시예를 나타내는 회로도로서 발진기의 출력단에 가변 커패시터를 연결하지 않는 실시예이다. 일 실시예에 따른 전류 제어 발진기(400)는 레귤레이터와 발진기를 포함할 수 있다. 레귤레이터는 병렬로 연결된 N개의 주 전류원(410)을 포함하고 각각의 주 전류원(410)은 차지 펌프로부터 출력되는 제어전압(VCI전압)에 의하여 제어되는 트랜지스터를 포함할 수 있다. 각각의 주 전류원(410)에는 두 개의 보조 전류원(420, 430)이 병렬로 연결되며 각각의 보조 전류원(420, 430)은 차지 펌프로부터 출력되는 제어전압(VCI전압)에 의하여 제어되는 트랜지스터와 위상 검출기로부터 출력되는 제어신호(UP/DWON신호)에 의하여 제어되는 트랜지스터를 포함할 수 있다. 주 전류원(410)과 보조 전류원(420, 430)은 발진기(440)에 전류를 공급한다.
발진기(440)는 주 전류원(410)과 보조 전류원(420, 430)으로부터 전류를 공급받아 클럭신호를 생성할 수 있다. 발진기(440)의 출력단에는 가변 커패시터가 연결되지 않고 위상 검출기의 제어신호를 발진기(440)에 전류를 공급하는 보조 전류원(420, 430)에 인가한다. 보조 전류원(420, 430)은 UP신호가 입력으로 들어오면 발진기에 공급되는 전류를 증가시켜 발진기의 주파수를 증가시키고, DOWN신호가 입력으로 들어오면 발진기에 공급되는 전류를 감소시켜 발진기의 주파수를 감소시킨다.
주 전류원(410)과 보조 전류원(420, 430)에서 공급된 전류는 주 전류원(410)과 보조 전류원(420, 430)의 출력단에서 발진기(440)까지 가는 메탈라우팅(450)을 지나게 된다. 메탈라우팅은 파워메쉬(power mesh) 형태로 구성될 수 있으며 또한 노이즈에 강하게 하기 위하여 발진기 위의 전압에 큰 커패시터를 연결할 수 있다. 따라서 메탈라우팅(450)은 큰 커패시턴스를 가질 수 있다. 발진기(440) 쪽으로 바라보는 저항과 메탈라우팅의 큰 커패시턴스는 RC 저역통과필터(low pass filter)로 작용할 수 있다. 따라서 UP신호가 입력으로 들어오면 발진기(440)에 공급되는 전류가 즉각적으로 반영되지 않고 서서히 반영될 수 있다.
도 5는 도 4에서 도시한 전류 제어 발진기를 채용한 경우의 전류 파형을 나타내는 도면이다. 이 전류 파형은 스텝 함수(step function)의 전압 입력이 저역통과필터를 지난 후 출력되는 전압 출력과 유사하다. 상승시간(rise time) 또는 하강시간(fall time)은 일정한 지연을 갖는 것으로 근사(approximate)할 수 있으며, 이 지연은 발진기가 입력 데이터를 빠르게 트랙킹(tracking)하는 것을 방해할 수 있다. 이것은 위상 검출기의 샘플링 마진(sampling margin)을 감소시킬 수 있다.
도 6은 본 발명의 기술적 사상의 다른 일 실시예에 따른 클럭 및 데이터 복구장치를 나타내는 블럭도이다. 일 실시예에 따른 클럭 및 데이터 복구장치(600)는 위상 고정 루프형 클럭 및 데이터 복구장치일 수 있다. 클럭 및 데이터 복구장치(600)는 위상 검출기(610), 차지 펌프(620), 전류 제어 발진기(630), 디-엠퍼시스/프리-엠퍼시스 제어부(De-emphasis/Pre-emphasis Control Unit)(640)를 포함한다. 전류 제어 발진기(630)는 클럭신호를 생성하는 발진기(634)와, 발진기(634)에 전류를 공급하는 레귤레이터(632)를 포함한다. 위상 검출기(610), 차지 펌프(620)는 도 2에서 도시한 위상 검출기, 차지 펌프와 실질적으로 동일 또는 유사하므로 중복된 설명은 생략한다.
디-엠퍼시스/프리-엠퍼시스 제어부(640)는 위상 검출기로부터 제어신호(UP신호/DOWN신호)를 받아 디-엠퍼시스 제어신호 또는 프리엠프시스 제어신호를 출력한다. 예를들면, 디-엠퍼시스 제어신호는 UP0/DOWN0신호, UP1/DOWN1신호일 수 있다. UP0/DOWN0신호는 입력된 UP신호/DOWN신호와 같은 신호이고 UP1/DOWN1신호는 입력된 UP신호/DOWN신호를 일정한 시간을 지연시킨 후 비트 반전(bit inversion)시킨 신호일 수 있다. 프리-엠퍼시스 제어신호는 UP0/DOWN0신호, UP2/DOWN2신호일 수 있다. UP0/DOWN0신호는 입력된 UP신호/DOWN신호와 같은 신호이고 UP2/DOWN2신호는 입력된 UP신호/DOWN신호보다 일정한 시간 빠르게 반전(bit inversion)시킨 신호일 수 있다.
전류 제어 발진기(630)의 레귤레이터는 디-엠퍼시스/프리-엠퍼시스 제어부(640)로부터 디-엠퍼시스 제어신호 또는 프리-엠퍼시스 제어신호를 받아서 이들 제어신호에 기초하여 발진기에 전류를 공급한다. 디-엠퍼시스 제어신호 또는 프리-엠퍼시스 제어신호 기초하여 발진기에 공급되는 전류를 제어함으로써 입력 데이터의 변화가 발진기에 빠르게 반영되도록 할 수 있다.
도 7은 도 6에서 도시한 클럭 및 데이터 복구장치에서 사용되는 전류 제어 발진기의 일 실시예를 나타내는 회로도이다. 일 실시예에 따른 전류 제어 발진기(700)는 레귤레이터와 발진기(760)를 포함한다. 레귤레이터는 N개의 주전류원(710)와 주전류원(710)에 병렬로 연결된 보조전류원(720-750)를 포함한다. 주전류원(710)은 차지 펌프에서 출력되는 제어전압(VCI전압)에 의해 제어되고 보조전류원(720-750)은 디-엠퍼시스/프리-엠퍼시스 제어부에서 출력되는 디-엠퍼시스 제어신호에 의해 제어될 수 있다. 즉, 보조전류원(720-750)는 UP0/DOWN0신호 또는 UP1/DOWN1신호에 의하여 제어될 수 있다. UP0신호(UPB0신호는 UP0신호를 반전한 신호임)와 DN0신호는 각각 위상 검출기에서 출력된 UP신호, DOWN신호와 같고, UP1신호(UPB1신호는 UP1신호를 반전한 신호임)과 DN1신호는 각각 UP신호와 DOWN신호보다 일정 시간간격(time interval)만큼 지연 후 비트 반전(bit inversion) 시키고 일정한 스케일을 곱한 신호이다.
도 8은 도 7에서 도시한 전류 제어 발진기를 채용한 경우의 전류 파형을 나타내는 도면이다. 도 8에서 (a)는 디-엠퍼시스 제어신호인 UPB0신호, UPB1신호, 및 UPB0신호와 UPB1신호를 더한 신호를 나타내고, (b)는 UPB0신호와 UPB1신호가 보조전류원(720, 730)에 입력되었을때의 전류파형을 나타낸다. UP신호가 입력으로 들어올 경우 발진기에 공급되는 전류의 증가량은 스텝 함수(step function)의 디-엠퍼시스(de-emphasis)가 적용된 것과 같다. 디-엠퍼시스(de-emphasis)가 적용된 전류는 고주파 성분이 부스트(boost)되기 때문에 저역통과필터(low pass filter)로 작용하는 메탈라우팅(metal routing)을 지나더라도 상승시간(rise time)과 하강시간 (fall time)이 감소하여 입력 데이터의 변화에 대하여 빠르게 대응할 수 있다.
도 9는 도 6에서 도시한 클럭 및 데이터 복구장치에서 사용되는 전류 제어 발진기의 다른 일 실시예를 나타내는 회로도이다. 일 실시예에 따른 전류 제어 발진기(900)는 레귤레이터와 발진기를 포함하며 디-엠퍼시스 제어방법과 프리-엠퍼시스 제어방법을 같이 적용할 수 있다. 레귤레이터는 도 7에서 도시한 레귤레이터와 같이 N개의 주전류원(910)와 주전류원(910)에 병렬로 연결되어 보조전류원(920-950)을 포함한다. 보조전류원(920-950)은 디-엠퍼시스 제어신호에 의해 제어되고 보조전류원(960, 970)은 프리-엠퍼시스 제어신호에 의해 제어될 수 있다. 즉, 보조전류원(920, 940)는 UP0/DOWN0신호에 의하여 제어되는 트랜지스터를 포함하고, 보조전류원(930, 950)은 UP1/DOWN1신호에 의하여 제어되는 트랜지스터를 포함하고, 보조전류원(960, 970)는 UP2/DOWN2신호에 의하여 제어되는 트랜지스터를 포함할 수 있다. UP0신호(UPB0신호는 UP0신호의 반전신호임)와 DN0신호는 위상 검출기에서 출력된 UP신호와 DOWN신호와 각각 같고, UP1신호(UPB1은 UP1을 반전신호임)와 DN1신호는 UP신호와 DOWN신호보다 일정 시간간격(time interval)만큼 지연 후 비트 반전(bit inversion) 시킨 신호이다. UPB2신호와 DN2신호는 UPB0신호와 DN0신호에 비해 일정 시간간격 빠르게 비트 반전(bit inversion)된 신호이다.
일 실시예에서 디-엠퍼시스 제어방법과 프리-엠퍼시스 제어방법을 같이 적용하여 발진기에 공급되는 전류가 메탈라우팅(metal routing)을 지나더라도 입력 데이터의 변화에 빠르게 대응할 수 있다. 또한 발진기의 출력단에 사용하던 가변 커패시터를 제거함으로써 발진기의 동작주파수도 증가시킬 수 있다.
도 10은 본 발명의 기술적 사상의 다른 일 실시예에 따른 클럭 및 데이터 복구장치를 나타내는 블럭도이다. 일 실시예에 따른 클럭 및 데이터 복구장치(1000)는 위상 검출기(1010), 차지 펌프(1020), 전류 제어 발진기(1030), 스위치(1040), 디-엠퍼시스/프리-엠퍼시스 제어부(1050)를 포함한다. 위상 검출기(1010)와 차지 펌프(1020)는 도 2를 참조하여 설명한 위상 검출기, 차지 펌프와 실질적으로 유사하거나 동일하므로 중복된 설명은 생략한다. 전류 제어 발진기(1030)는 클럭신호를 생성하는 발진기와, 발진기에 전류를 공급하는 레귤레이터, 및 발진기의 출력단에 연결된 가변 커패시터를 포함할 수 있다.
스위치(1040)는 위상 검출기(1010)와 디-엠퍼시스/프리-엠퍼시스 제어부(1050)의 사이에서 선택적 제어를 위하여 동작한다. 즉, 클럭 및 데이터 복구장치(1000)의 동작 주파수가 일정한 주파수보다 낮은 경우에는 디-엠퍼시스/프리-엠퍼시스 제어부(1050)를 이용하여 UP/DOWN 신호의 지연 사이클 개수도 줄이고 추가되는 전류원 또는 전류 브랜치(current branch)의 개수도 최소화하여 면적의 증가를 최소화하며, 고속 동작일 때에만 가변 커패시터를 이용하여 UP신호/DOWN신호를 발진기에 적용하여 발진기의 출력단에 연결되는 가변 커패시터의 커패시턴스값을 최소화할 수 있다.
도 11은 도 10에서 도시한 클럭 및 데이터 복구장치에서 사용되는 전류 제어 발진기의 일 실시예를 나타내는 회로도이다. 일 실시예에 따른 전류 제어 발진기(1100)은 도 9에서 도시한 전류 제어 발진기와 같이 전류원(1110-1170)과 발진기를 포함하고, 추가적으로 가변 커패시터(1180)를 포함한다. 전류원은 도 9에서 도시한 전류원과 같이 N개의 주전류원(1110)와, 주전류원(1110)에 병렬로 연결되어 보조전류원(1120-1170)을 포함할 수 있다. 보조전류원(1120-1170)은 디-엠퍼시스 제어신호와 프리-엠퍼시스 제어신호에 의해 제어될 수 있다. 복구장치의 동작 주파수가 일정 주파수보다 낮아서 디-엠퍼시스/프리-엠퍼시스 제어가 선택되면 디-엠퍼시스 제어신호와 프리-엠퍼시스 제어신호가 보조전류원(1120-1170)에 인가된다. 보조전류원은 디-엠퍼시스 제어신호와 프리-엠퍼시스 제어신호를 받아서 발진기에 공급되는 전류를 조절한다. 디-엠퍼시스 제어신호와 프리-엠퍼시스 제어신호를 받아서 보조전류원(1120-1170)가 제어되는 경우에는 가변 커패시터(1180)는 동작하지 않는다. 가변 커패시터(1180)는 복구장치의 동작 주파수가 일정 주파수보다 높을 때 선택될 수 있다. 복구장치의 동작 주파수가 일정 주파수보다 높을 때는 디-엠퍼시스/프리-엠퍼시스 제어는 선택되지 않으며 위상 검출기에서 출력되는 제어신호가 가변 커패시터에 인가되어 발진기의 주파수는 가변 커패시터에 의하여 제어된다.
도 12은 본 발명의 기술적 사상의 일 실시예에 따른 클럭 및 데이터 복구방법을 나타내는 흐름도이다. 일 실시예에 따른 클럭 및 데이터 복구장치는 위상 검출기를 포함할 수 있으며, 위상 검출기는 전송된 데이터를 수신하고 발진기에서 생성된 클럭신호를 입력받아서 수신데이터와 클럭신호를 비교할 수 있다(1210). 클럭신호를 수신 데이터에 동기시키기 위하여 위상 검출기는 비교결과에 기초하여 제어신호를 생성한다. 예를들면, 클럭신호의 주파수를 증가시킬 필요가 있는 경우에는 UP신호를 출력하고 클럭신호의 주파수를 감소시킬 필요가 있는 경우에는 DOWN신호를 생성할 수 있다.
클럭 및 데이터 복구장치는 전류 제어 발진기를 포함할 수 있으며, 전류 제어 발진기는 위상 검출기에서 출력된 제어신호(UP신호/DOWN신호)를 받아 이에 기초하여 발진기의 주파수를 조절할 수 있다(1220). 예를들면, 전류 제어 발진기가 UP신호를 입력받으면 전류원을 제어하여 발진기에 공급되는 전류의 양을 증가시켜 발진기의 주파수를 증가시킬 수 있다. 또는 전류 제어 발진기가 DOWN신호를 입력받으면 전류원을 제어하여 발진기에 공급되는 전류의 양을 감소시켜 발진기의 주파수를 감소시킬 수 있다. 특히, 전류 제어 발진기는 프리-엠퍼시스/디-엠퍼시스 제어방법에 의하여 전류원을 제어하여 발진기에 공급되는 전류의 양을 조절할 수 있다. 프리-엠퍼시스방법과 디-엠퍼시스 제어방법은 도 13과 도 14를 각각 참조하여 설명한다
도 13은 본 발명의 기술적 사상의 일 실시예에 따른 디-엠퍼시스 제어방법을 나타내는 흐름도이다. 일 실시예에 따른 클럭 및 데이터 복구장치는 위상 검출기에서 출력되는 제어신호에 기초하여 디-엠퍼시스 제어를 위한 디-엠퍼시스 제어신호를 생성할 수 있다(1310). 예를 들면, 도 8을 참조하여 설명한 바와 같이 위상 검출기에서 UP신호를 출력하는 경우, 이 UP신호로부터 디-엠퍼시스 제어신호인 UP0신호와 UP1신호를 생성할 수 있다 (도 8에서 도시된 UPB0신호와 UPB1신호는 UP0신호와 UP1신호를 각각 반전한 신호로서 회로의 구성에 따라 비반전/반전신호가 사용될 수 있다). UP0신호는 UP신호와 같으며 UP1신호는 UP신호를 일정시간 지연후 반전시킨 신호일 수 있다. 일 실시예에 따른 클럭 및 데이터 복구장치는 디-엠퍼시스 제어신호에 기초하여 발진기에 공급되는 전류를 제어한다(1320). 예를 들면, 도 8에서 도시한 것과 같이 발진기에 공급되는 전류는 이상적으로는 일정시간이 지난 후 감소하나 실질적으로는 메탈라우팅의 영향으로 서서히 증가하는데 증가하는 속도가 UP1신호가 없는 경우보다 빠르게 증가한다. 즉 디-엠퍼시스 제어에 의하여 입력 데이터의 변화가 빠르게 발진기에 제공되는 전류에 반영된다.
도 14은 본 발명의 기술적 사상의 일 실시예에 따른 프리-엠퍼시스 제어방법을 나타내는 흐름도이다. 일 실시예에 따른 클럭 및 데이터 복구장치는 위상 검출기에서 출력되는 제어신호에 기초하여 프리-엠퍼시스 제어를 위한 프리-엠퍼시스 제어신호를 생성할 수 있다(1410). 예를 들면, 위상 검출기에서 UP신호를 출력하는 경우, 이 UP신호로부터 프리-엠퍼시스 제어신호인 UP0신호와 UP2신호를 생성할 수 있다. UP0신호는 UP신호와 같으며 UP2신호는 UP신호를 일정시간 빨리 반전시킨 신호일 수 있다. 일 실시예에 따른 클럭 및 데이터 복구장치는 프리-엠퍼시스 제어신호에 기초하여 발진기에 공급되는 전류를 제어한다(1420). 디-엠퍼시스 제어방법과 같이 프리-엠퍼시스 제어방법에 의하여 입력 데이터의 변화가 빠르게 발진기에 제공되는 전류에 반영된다.
도 15은 본 발명의 기술적 사상의 일 실시예에 따른 선택적 제어방법을 나타내는 흐름도이다. 전류를 이용하여 발진기를 제어하면 발진기의 동작주파수를 넓힐 수 있지만, 넓은 주파수 범위에서 동일한 대역폭(bandwidth)를 갖도록 하기 위해서는 여러 사이클이 지연된 프리-엠퍼시스와 디-엠퍼시스가 요구된다. 전류원의 개수가 많아지게 되면 전체의 면적이 커지고 또한, UP신호/DOWN신호를 여러 사이클만큼 지연해야 하므로 그에 따른 게이트 수도 증가한다. 발진기를 가변 커패시터를 이용하여 제어하면 발진기 자체의 주파수 범위가 좁아지고 전력 소모가 커진다. 그리고 빠른 속도로 동작시키기 위한 복구장치를 낮은 속도에서의 동작을 보장하기 위해서는 다수배의 커패시턴스가 발진기의 출력단에 연결되어야 하고, 이는 다시 주파수범위 한계로 작용하고 과도한 전력 소모로 이어지게 된다.
위의 문제점을 해결하기 위하여 일 실시예에 따른 선택적 제어방법은 전류를 이용한 발진기 제어와 가변 커패시터를 이용한 발진기 제어를 선택적으로 이용하여 발진기를 제어한다. 먼저 클럭 및 데이터 복구장치의 동작주파수를 결정한다 (1510). 동작주파수는 발진기의 주파수에 의해 결정될 수 있다. 동작주파수가 결정되면 동작주파수가 미리 정해진 일정 주파수와 비교한다. 동작주파수가 미리 정해진 일정 주파수보다 크면 가변 커패시터를 사용하여 발진기를 제어한다 (1520). 동작주파수가 미리 정해진 일정 주파수보다 작으면 전류를 이용하여 발진기를 제어한다 (1530). 전류를 이용한 발진기 제어방법은 도 13을 참조하여 설명한 프리-엠퍼시스 제어방법과 도 14를 참조하여 설명한 디-엠퍼시스 제어방법을 포함할 수 있다. 일 실시예에서 전류를 이용한 발진기 제어방법은 프리-엠퍼시스 제어방법과 디-엠퍼시스 제어방법을 함께 적용할 수도 있다.
지금까지의 설명은 본 발명의 기술적 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다.
따라서, 본 발명에 개시된 실시예들은 본 발명의 기술적 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술적 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
210, 610, 1010 위상 검출기
220, 620, 1020 차지 펌프
230, 630, 1030 전류 제어 발진기
640, 1050 프리엠프시스/디-엠퍼시스 제어부
1040 스위치

Claims (20)

  1. 데이터를 수신하는 수신장치에 있어서,
    클럭신호를 생성하는 발진기; 및
    상기 발진기에 전류를 공급하는 레귤레이터를 포함하고,
    상기 레귤레이터는 상기 발진기에 제1 전류를 공급하는 제1 전류원과 상기 발진기에 제2 전류를 공급하는 제2 전류원를 포함하며, 제2 전류는 제1 전류를 기준으로 일정시간 지연되어 공급되며 제2전류는 제1전류를 저감(de-emphasis)하도록 공급되는 클럭 및 데이터 복구장치.
  2. 청구항 1에 있어서,
    상기 클럭 및 데이터 복구장치는 수신한 데이터와 상기 발진기의 출력신호를 받아 수신 데이터와 발진기 출력신호의 위상을 비교하여 제어신호를 출력하는 위상 검출기를 더 포함하는 클럭 및 데이터 복구장치.
  3. 청구항 2에 있어서,
    상기 위상 검출기는 수신한 데이터의 위상이 상기 발진기의 출력신호의 위상보다 앞서는 경우 제1 제어신호를 출력하고, 상기 레귤레이터는 상기 위상 검출기로부터 출력되는 제1 제어신호를 받아 이 제어신호에 기초하여 상기 발진기의 주파수가 증가하도록 상기 발진기에 전류를 공급하는 클럭 및 데이터 복구장치.
  4. 청구항 2에 있어서,
    상기 위상 검출기는 상기 발진기의 출력신호의 위상이 수신한 데이터의 위상보다 앞서는 경우 제2 제어신호를 출력하고, 상기 레귤레이터는 상기 위상 검출기로부터 출력되는 제2 제어신호를 받아 이 제어신호에 기초하여 상기 발진기의 주파수가 감소하도록 상기 발진기에 전류를 공급하는 클럭 및 데이터 복구장치.
  5. 청구항 2에 있어서,
    상기 클럭 및 데이터 복구장치는,
    상기 제어신호를 받아서 상기 레귤레이터를 구동하기 위한 전압을 출력하는 차지 펌프를 더 포함하는 클럭 및 데이터 복구장치.
  6. 청구항 5에 있어서,
    상기 제1 전류원은 상기 차지 펌프의 출력전압으로 제어되는 제1 트랜지스터와 상기 위상 검출기의 제어신호에 의하여 제어되는 제2 트랜지스터를 포함하는 클럭 및 데이터 복구장치.
  7. 청구항 5에 있어서,
    상기 제2 전류원은 상기 차지 펌프의 출력전압으로 제어되는 제1 트랜지스터와 상기 위상 검출기의 제어신호를 일정시간 지연한 후 반전시킨 신호에 의하여 제어되는 제2 트랜지스터를 포함하는 클럭 및 데이터 복구장치.
  8. 데이터를 수신하는 수신장치에 있어서,
    데이터를 수신하기 위한 동기 클럭신호를 생성하는 발진기;
    상기 발진기에 연결되어 상기 발진기의 주파수를 조절하는 가변 커패시터; 및
    상기 발진기에 전류를 공급하는 레귤레이터를 포함하고,
    기설정된 주파수보다 높은 주파수에서 동작할 경우 상기 가변 커패시터를 제어하여 상기 발진기의 주파수를 조절하고, 기설정된 주파수보다 낮은 주파수에서 동작할 경우 상기 레귤레이터를 제어하여 상기 발진기에 공급되는 전류를 조절함으로써 상기 발진기의 주파수를 조절하는 클럭 및 데이터 복구장치.
  9. 청구항 8에 있어서,
    상기 레귤레이터는 상기 발진기에 제1 전류를 공급하는 제1 전류원와 상기 발진기에 제2 전류를 공급하는 제2 전류원를 포함하고, 제2전류는 제1전류를 기준으로 일정시간 지연되어 공급되어 제1전류를 저감(de-emphasis)하도록 하는 클럭 및 데이터 복구장치.
  10. 청구항 9에 있어서,
    상기 클럭 및 데이터 복구장치는 수신한 데이터와 상기 발진기의 출력신호를 받아 수신 데이터와 발진기 출력신호의 위상을 비교하여 제어신호를 출력하는 위상 검출기를 더 포함하는 클럭 및 데이터 복구장치.
  11. 청구항 10에 있어서,
    상기 위상 검출기는 수신한 데이터의 위상이 상기 발진기의 출력신호의 위상보다 앞서는 경우 제1 제어신호를 출력하고, 상기 레귤레이터는 상기 위상 검출기로부터 출력되는 제1 제어신호를 받아 이 제어신호에 기초하여 상기 발진기의 주파수가 증가하도록 상기 발진기에 전류를 공급하는 클럭 및 데이터 복구장치.
  12. 청구항 10에 있어서,
    상기 위상 검출기는 상기 발진기의 출력신호의 위상이 수신한 데이터의 위상보다 앞서는 경우 제2 제어신호를 출력하고, 상기 레귤레이터는 상기 위상 검출기로부터 출력되는 제2 제어신호를 받아 이 제어신호에 기초하여 상기 발진기의 주파수가 감소하도록 상기 발진기에 전류를 공급하는 클럭 및 데이터 복구장치.
  13. 청구항 10에 있어서,
    상기 클럭 및 데이터 복구장치는,
    상기 제어신호를 받아서 상기 레귤레이터를 구동하기 위한 전압을 출력하는 차지 펌프를 더 포함하는 클럭 및 데이터 복구장치.
  14. 청구항 13에 있어서,
    상기 제1 전류원은 상기 차지 펌프의 출력전압으로 제어되는 제1 트랜지스터와, 상기 위상 검출기의 제어신호에 의하여 제어되는 제2 트랜지스터를 포함하는 클럭 및 데이터 복구장치.
  15. 청구항 13에 있어서,
    상기 제2 전류원은 상기 차지 펌프의 출력전압으로 제어되는 제1 트랜지스터와, 상기 위상 검출기의 제어신호를 일정시간 지연한 후 반전시킨 신호에 의하여 제어되는 제2 트랜지스터를 포함하는 클럭 및 데이터 복구장치.
  16. 데이터를 수신하는 방법에 있어서,
    발진기를 구동하여 클럭신호를 생성하여 수신된 데이터와 비교하는 단계;
    상기 비교 결과에 기초하여 제어신호를 생성하는 단계;
    상기 제어신호에 기초하여 상기 발진기에 제1 전류와 제2 전류를 공급하는 단계로서, 제2 전류는 제1 전류를 기준으로 일정시간 지연되어 공급되며 제2 전류는 제1 전류를 저감(de-emphasis)하는 단계를 포함하는 클럭 및 데이터 복구방법.
  17. 청구항 16에 있어서,
    상기 비교단계는 수신한 데이터와 상기 발진기의 클럭신호를 받아 수신 데이터와 클럭신호의 위상을 비교하여 상기 제어신호를 출력하는 단계를 포함하는 클럭 및 데이터 복구방법.
  18. 청구항 17에 있어서,
    상기 수신한 데이터와 상기 클럭신호의 위상을 비교하는 단계는 수신한 데이터의 위상이 상기 발진기의 클럭신호의 위상보다 앞서는 경우 제1 제어신호를 출력하는 단계; 및
    상기 제1 제어신호를 받아 이 제어신호에 기초하여 상기 발진기의 주파수가 증가하도록 상기 발진기에 전류를 공급하는 단계를 포함하는 클럭 및 데이터 복구방법.
  19. 청구항 17에 있어서,
    상기 수신한 데이터와 상기 클럭신호의 위상을 비교하는 단계는 상기 발진기의 클럭신호의 위상이 수신한 데이터의 위상보다 앞서는 경우 제2 제어신호를 출력하는 단계; 및
    제2 제어신호를 받아 이 제어신호에 기초하여 상기 발진기의 주파수가 감소하도록 상기 발진기에 전류를 공급하는 단계를 포함하는 클럭 및 데이터 복구방법.
  20. 데이터를 수신하는 수신방법에 있어서,
    데이터를 수신하기 위한 동기 클럭신호를 생성하는 단계;
    상기 클럭신호의 주파수를 가변 커패시터로 조절하는 단계; 및
    상기 클럭신호의 주파수를 발진기에 공급되는 전류를 제어하여 조절하는 단계를 포함하고,
    상기 발진기가 기설정된 주파수보다 높은 주파수에서 동작할 경우 상기 가변 커패시터로 조절하는 단계를 선택하고, 상기 발진기가 기설정된 주파수보다 낮은 주파수에서 동작할 경우 상기 전류를 제어하여 조절하는 단계를 선택하는 클럭 및 데이터 복구방법.
KR1020170165842A 2017-12-05 2017-12-05 전류 제어 발진기를 이용한 클럭 및 데이터 복구장치 및 방법 Active KR102366972B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170165842A KR102366972B1 (ko) 2017-12-05 2017-12-05 전류 제어 발진기를 이용한 클럭 및 데이터 복구장치 및 방법
US16/025,508 US10476510B2 (en) 2017-12-05 2018-07-02 Clock and data recovery device and method using current-controlled oscillator
CN201811473328.XA CN109873694B (zh) 2017-12-05 2018-12-04 使用电流控制振荡器的时钟与数据恢复设备和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170165842A KR102366972B1 (ko) 2017-12-05 2017-12-05 전류 제어 발진기를 이용한 클럭 및 데이터 복구장치 및 방법

Publications (2)

Publication Number Publication Date
KR20190066270A KR20190066270A (ko) 2019-06-13
KR102366972B1 true KR102366972B1 (ko) 2022-02-24

Family

ID=66659644

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170165842A Active KR102366972B1 (ko) 2017-12-05 2017-12-05 전류 제어 발진기를 이용한 클럭 및 데이터 복구장치 및 방법

Country Status (3)

Country Link
US (1) US10476510B2 (ko)
KR (1) KR102366972B1 (ko)
CN (1) CN109873694B (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040201939A1 (en) 2002-12-02 2004-10-14 Silverbrook Research Pty Ltd Clock trim mechanism for onboard system clock
US20050057280A1 (en) 2003-09-11 2005-03-17 Xilinx, Inc. Dac based driver with selectable pre-emphasis signal levels
US20050210179A1 (en) 2002-12-02 2005-09-22 Walmsley Simon R Integrated circuit having random clock or random delay

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100272170B1 (ko) 1998-08-17 2000-11-15 윤종용 동작영역이 넓은 전압제어발진기 및 이를 사용하는 위상고정루프
US7149914B1 (en) 2003-09-26 2006-12-12 Altera Corporation Clock data recovery circuitry and phase locked loop circuitry with dynamically adjustable bandwidths
GB2413043B (en) * 2004-04-06 2006-11-15 Wolfson Ltd Clock synchroniser and clock and data recovery apparatus and method
KR100662870B1 (ko) 2005-02-18 2007-01-02 삼성전자주식회사 씨모스 전압제어 발진기
US7580497B2 (en) 2005-06-29 2009-08-25 Altera Corporation Clock data recovery loop with separate proportional path
EP1916762B1 (fr) * 2006-10-27 2018-05-30 EM Microelectronic-Marin SA Oscillateur à quartz asservi en amplitude avec domaine étendu de tension et de température
CN101373969A (zh) * 2007-08-20 2009-02-25 天津南大强芯半导体芯片设计有限公司 一种时钟恢复电路及其工作方法与应用
US7714667B2 (en) * 2007-11-02 2010-05-11 Agere Systems Inc. Programmable linear trimming method and system for phase locked loop circuit calibration
US7602260B1 (en) * 2007-11-21 2009-10-13 Altera Corporation Programmable supply voltage regulator for oscillator
JP2009152734A (ja) 2007-12-19 2009-07-09 Seiko Instruments Inc Ｐｌｌ回路
US8300753B2 (en) 2008-07-29 2012-10-30 Fujitsu Limited Triple loop clock and data recovery (CDR)
US8169271B2 (en) * 2009-03-06 2012-05-01 Intel Corporation Interference resistant local oscillator
US8120412B2 (en) * 2009-08-07 2012-02-21 Freescale Semiconductor, Inc. Voltage boosting system with slew rate control and method thereof
US8811555B2 (en) * 2010-02-04 2014-08-19 Altera Corporation Clock and data recovery circuitry with auto-speed negotiation and other possible features
KR101002242B1 (ko) 2010-04-11 2010-12-20 인하대학교 산학협력단 쿼터-레이트 선형 위상 검출기를 이용한 듀얼 레이트 클록 및 데이터 복원 회로
US8761325B2 (en) * 2010-06-28 2014-06-24 Ben WILLCOCKS Digital receivers
JP5711949B2 (ja) * 2010-12-03 2015-05-07 ローム株式会社 シリアルデータの受信回路、受信方法およびそれらを用いたシリアルデータの伝送システム、伝送方法
US20130076450A1 (en) * 2011-09-23 2013-03-28 Mosys, Inc. Low noise bias circuit for a pll oscillator
US8704570B2 (en) * 2011-12-20 2014-04-22 Mosys, Inc. Delay-locked loop with phase adjustment
US8710930B2 (en) * 2012-01-12 2014-04-29 Mediatek Singapore Pte. Ltd. Differential ring oscillator and method for calibrating the differential ring oscillator
US8878614B2 (en) * 2012-02-28 2014-11-04 Megachips Corporation Phase-locked loop
CN103857139B (zh) * 2012-12-06 2016-09-28 戴泺格集成电路（天津）有限公司 用于减小周期性信号中的抖动的装置和方法
JP2014183531A (ja) * 2013-03-21 2014-09-29 Sony Corp 位相同期回路及びクロック・データ・リカバリ回路
US8860482B1 (en) * 2013-06-14 2014-10-14 Altera Corporation Techniques for adjusting gears of an oscillator
US9337724B2 (en) * 2013-11-19 2016-05-10 Globalfoundries Inc. Load sensing voltage charge pump system
US9413520B2 (en) * 2013-12-12 2016-08-09 Ciena Corporation Optical transceiver and method with channel binding, clock forwarding, and integrate-and-dump receivers
CN103684434A (zh) * 2013-12-19 2014-03-26 复旦大学 基于边沿线性化技术的25Gbps数据时钟恢复电路
JP2015128220A (ja) 2013-12-27 2015-07-09 セイコーエプソン株式会社 発振回路、発振器、電子機器、移動体及び発振器の周波数調整方法
KR20160008698A (ko) 2014-07-14 2016-01-25 삼성전자주식회사 하이브리드 클럭 데이터 복구 회로, 및 이를 포함하는 시스템
US9874968B2 (en) * 2015-01-05 2018-01-23 Synaptics Incorporated Point to point interface communication and reference
US9306730B1 (en) 2015-02-04 2016-04-05 Xilinx, Inc. Fractional-N PLL-based CDR with a low-frequency reference
US9831766B2 (en) 2015-11-19 2017-11-28 Mediatek Inc. Charge pump and associated phase-locked loop and clock and data recovery
US9882746B2 (en) * 2015-12-29 2018-01-30 Synaptics Incorporated Timing-controller-controlled power modes in touch-enabled source drivers

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040201939A1 (en) 2002-12-02 2004-10-14 Silverbrook Research Pty Ltd Clock trim mechanism for onboard system clock
US20050182985A1 (en) 2002-12-02 2005-08-18 Gary Shipton Mechanism for reducing multi-word write problems
US20050210179A1 (en) 2002-12-02 2005-09-22 Walmsley Simon R Integrated circuit having random clock or random delay
US20060052962A1 (en) 2002-12-02 2006-03-09 Silverbrook Research Pty Ltd. Integrated circuit having clock trim circuitry
US20050057280A1 (en) 2003-09-11 2005-03-17 Xilinx, Inc. Dac based driver with selectable pre-emphasis signal levels

Also Published As

Publication number Publication date
KR20190066270A (ko) 2019-06-13
US10476510B2 (en) 2019-11-12
US20190173475A1 (en) 2019-06-06
CN109873694B (zh) 2023-04-14
CN109873694A (zh) 2019-06-11

Similar Documents

Publication Publication Date Title
US5566204A (en) Fast acquisition clock recovery system
US9312865B2 (en) Bimodal serial link CDR architecture
US5950115A (en) GHz transceiver phase lock loop having autofrequency lock correction
US9973332B2 (en) Clock and data recovery apparatus and method of the same
US7719329B1 (en) Phase-locked loop fast lock circuit and method
KR101045072B1 (ko) 위상고정루프 및 그 구동방법
CN107528585B (zh) 具有电超负载保护电路的锁相回路
US20070210842A1 (en) Delay locked loop circuit and semiconductor integrated circuit device
US9356589B2 (en) Interchannel skew adjustment circuit
US8923468B2 (en) Clock and data recovery circuit selectively configured to operate in one of a plurality of stages and related method thereof
EP3427455B1 (en) Intelligent equalization for a three-transmitter multi-phase system
US8755480B1 (en) Integrated circuit (IC) clocking techniques
US10530563B2 (en) Clock synchronization device
US8508304B2 (en) Serdes VCO with phased outputs driving frequency to voltage converter
US10615804B2 (en) Clock and data recovery circuit
CN103684440B (zh) 时脉与数据回复电路以及时脉与数据回复方法
US20150200588A1 (en) Low-power, self-biasing-capable charge pump with current matching capabilities
EP3440776B1 (en) Method and circuits for phase-locked loops
US9467092B1 (en) Phased locked loop with multiple voltage controlled oscillators
US10483989B2 (en) Phase-locked loop, phase-locking method, and communication unit
KR102366972B1 (ko) 전류 제어 발진기를 이용한 클럭 및 데이터 복구장치 및 방법
KR101002242B1 (ko) 쿼터-레이트 선형 위상 검출기를 이용한 듀얼 레이트 클록 및 데이터 복원 회로
CN101594143A (zh) 时钟产生电路、与主机通信的装置和通信系统
US20140210530A1 (en) Clock recovery circuit and clock and data recovery circuit
US6121845A (en) Phase-locked loop system and method for modifying an output transition time

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20171205

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20200706

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20171205

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20210823

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20220105

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20220221

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20220222

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20250124

Start annual number: 4

End annual number: 4