[go: up one dir, main page]

KR102344330B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR102344330B1
KR102344330B1 KR1020210046746A KR20210046746A KR102344330B1 KR 102344330 B1 KR102344330 B1 KR 102344330B1 KR 1020210046746 A KR1020210046746 A KR 1020210046746A KR 20210046746 A KR20210046746 A KR 20210046746A KR 102344330 B1 KR102344330 B1 KR 102344330B1
Authority
KR
South Korea
Prior art keywords
display area
bridge line
line
touch
bridge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020210046746A
Other languages
English (en)
Other versions
KR20210042300A (ko
Inventor
박용환
김종석
안치욱
이성준
전상현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020140136987A external-priority patent/KR102240937B1/ko
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210046746A priority Critical patent/KR102344330B1/ko
Publication of KR20210042300A publication Critical patent/KR20210042300A/ko
Priority to KR1020210186025A priority patent/KR102385336B1/ko
Application granted granted Critical
Publication of KR102344330B1 publication Critical patent/KR102344330B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H01L27/3276—
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • H01L27/124—
    • H01L27/323—
    • H01L27/3248—
    • H01L51/5253—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치는 표시 영역 및 상기 표시 영역과 이웃하는 비표시 영역을 포함하는 기판, 상기 기판의 표시 영역 상에 위치하며, 이미지를 표시하는 표시부, 상기 표시부를 사이에 두고 상기 기판 상에 위치하며, 상기 기판과 함께 상기 표시부를 밀봉하는 밀봉부, 상기 표시 영역에 대응하여 상기 밀봉부 상에 위치하며, 제1 방향으로 연장된 제1 터치 라인, 및 상기 표시 영역에 대응하여 상기 밀봉부 상에서 상기 제1 터치 라인과 동일한 층에 위치하며, 상기 제1 터치 라인과 이격되어 상기 제1 방향으로 연장된 제2 터치 라인을 포함한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로서, 보다 상세하게는 상부에 터치부가 형성된 표시 장치에 관한 것이다.
터치부는 펜 또는 사용자의 손가락에 의한 터치를 인식하는 장치이다.
최근, 제조 비용 절감 및 전체적인 장치의 슬림화를 위해 터치부가 상부에 형성된 유기 발광 표시 장치(organic light emitting diode display) 또는 액정 표시 장치(liquid crystal display device) 등의 표시 장치가 개발되었다.
터치부 중 정전 용량식 터치부는 터치부에 터치가 수행되면, 터치가 수행된 위치에 대응하는 터치부의 정전 용량이 변화하는 것을 측정하여 터치가 수행된 입력 위치를 검출한다.
이러한 종래의 터치부는 정전 용량의 변화를 감지하기 위해 서로 절연 교차하는 복수의 터치 라인들을 포함하였다.
본 발명의 일 실시예는, 제조 시간 및 제조 비용이 절감된 터치부를 포함하는 표시 장치를 제공하고자 한다.
상술한 기술적 과제를 달성하기 위한 본 발명의 일 측면은 표시 영역 및 상기 표시 영역과 이웃하는 비표시 영역을 포함하는 기판, 상기 기판의 표시 영역 상에 위치하며, 이미지를 표시하는 표시부, 상기 표시부를 사이에 두고 상기 기판 상에 위치하며, 상기 기판과 함께 상기 표시부를 밀봉하는 밀봉부, 상기 표시 영역에 대응하여 상기 밀봉부 상에 위치하며, 제1 방향으로 연장된 제1 터치 라인, 및 상기 표시 영역에 대응하여 상기 밀봉부 상에서 상기 제1 터치 라인과 동일한 층에 위치하며, 상기 제1 터치 라인과 이격되어 상기 제1 방향으로 연장된 제2 터치 라인을 포함하는 표시 장치를 제공한다.
상기 제1 터치 라인 및 상기 제2 터치 라인 각각은 상기 밀봉부 표면에 형성될 수 있다.
상기 표시 영역에 대응하는 상기 제1 터치 라인의 단부 및 상기 제2 터치 라인의 단부 각각은 한번 이상 절곡 연장되어 서로 이웃할 수 있다.
상기 제1 터치 라인은 복수이며, 상기 복수의 제1 터치 라인들 각각은 서로 이격되어 상기 제1 방향과 교차하는 제2 방향으로 배치될 수 있다.
상기 제2 터치 라인은 복수이며, 상기 복수의 제2 터치 라인들 각각은 서로 이격되어 이웃하는 복수의 제1 터치 라인들 사이에서 상기 제2 방향으로 배치될 수 있다.
상기 제2 터치 라인은, 상기 제1 방향으로 연장된 메인 라인, 및 상기 메인 라인으로부터 연장되어 상기 복수의 제1 터치 라인들 각각과 이웃하는 복수의 브랜치 라인들을 포함할 수 있다.
상기 비표시 영역에 대응하여 상기 기판과 상기 밀봉부 사이에 위치하며, 상기 제1 방향과 교차하는 제2 방향으로 연장되어 상기 제1 터치 라인과 연결된 브릿지 라인을 더 포함할 수 있다.
상기 표시부는, 빛을 발광하는 유기 발광 소자, 및 상기 유기 발광 소자와 연결된 박막 트랜지스터를 포함할 수 있다.
상기 브릿지 라인은 상기 박막 트랜지스터의 게이트 전극과 동일한 층에 위치하여 동일한 재료를 포함할 수 있다.
상기 브릿지 라인은 상기 박막 트랜지스터의 소스 및 드레인 전극과 동일한 층에 위치하여 동일한 재료를 포함할 수 있다.
상기 제2 터치 라인은 상기 비표시 영역에서 상기 브릿지 라인과 절연 교차할 수 있다.
상기 밀봉부는 상기 브릿지 라인을 노출하는 제1 브릿지 컨택홀을 포함하며, 상기 제1 터치 라인은 상기 제1 브릿지 컨택홀을 통해 상기 브릿지 라인과 접속할 수 있다.
상기 밀봉부는 상기 브릿지 라인을 노출하는 제2 브릿지 컨택홀을 더 포함하며, 상기 제2 브릿지 컨택홀을 통해 상기 브릿지 라인과 접속하는 연결 라인을 더 포함할 수 있다.
상기 연결 라인은 상기 제1 터치 라인과 동일한 재료를 포함할 수 있다.
상기 연결 라인은 상기 제2 터치 라인과 함께 상기 기판의 단부 방향으로 연장될 수 있다.
상기 브릿지 라인은 복수이며, 상기 복수의 브릿지 라인들 각각은 서로 이격되어 상기 제1 방향으로 배치될 수 있다.
상기 제1 터치 라인은 복수이며, 상기 복수의 제1 터치 라인들 중 선택된 복수의 제1 터치 라인들은 상기 복수의 브릿지 라인들 중 선택된 하나의 브릿지 라인과 접속할 수 있다.
상기 연결 라인은 복수이며, 상기 복수의 연결 라인들 각각은 상기 복수의 제1 터치 라인들이 접속하는 서로 다른 브릿지 라인 각각과 접속할 수 있다.
상기 밀봉부는 상호 교호적으로 적층된 하나 이상의 유기층 및 하나 이상의 무기층을 포함할 수 있다.
상기 밀봉부의 최상층에는 다른 층들의 단부를 덮도록 다른 층 대비 넓은 면적으로 적층된 상부 무기층이 위치하며, 상기 브릿지 라인과 상기 상부 무기층 사이에는 상기 유기층이 상기 브릿지 라인과 비중첩할 수 있다.
상술한 본 발명의 과제 해결 수단의 일부 실시예 중 하나에 의하면, 제조 시간 및 제조 비용이 절감된 터치부를 포함하는 표시 장치가 제공된다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타낸 평면도이다.
도 2는 도 1의 A 부분을 확대한 도면이다.
도 3은 도 2의 Ⅲ-Ⅲ을 따른 단면도이다.
도 4는 본 발명의 다른 실시예에 따른 표시 장치를 나타낸 단면도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 여러 실시예들에 있어서, 동일한 구성을 가지는 구성요소에 대해서는 동일한 부호를 사용하여 대표적으로 일 실시예에서 설명하고, 그 외의 다른 실시예에서는 일 실시예와 다른 구성에 대해서만 설명하기로 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 있다고 할 때, 이는 다른 부분 "바로 상에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서 전체에서, "~상에"라 함은 대상 부분의 위 또는 아래에 위치함을 의미하는 것이며, 반드시 중력 방향을 기준으로 상 측에 위치하는 것을 의미하는 것은 아니다.
이하, 도 1 내지 도 3을 참조하여 본 발명의 일 실시예에 따른 표시 장치를 설명한다. 이하에서, 표시 장치로서 유기 발광 소자를 포함하는 유기 발광 표시 장치를 일례로서 설명하나, 본 발명의 다른 실시예에 따른 표시 장치는 이미지를 표시하는 표시부 및 터치를 인식하는 터치부를 포함한다면 액정 표시 장치(liquid crystal displays, LCDs), 플라즈마 디스플레이(plasma displays, PDs), 필드에미션디스플레이(field emission displays, FEDs), 전기영동 디스플레이(electrophoretic displays, EPDs), 전기습윤 디스플레이(electrowetting displays, EWDs) 등의 다양한 표시 장치일 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타낸 평면도이다. 도 2는 도 1의 A 부분을 확대한 도면이다. 도 3은 도 2의 Ⅲ-Ⅲ을 따른 단면도이다.
도 1 내지 도 3에 도시된 바와 같이, 본 발명의 일 실시예에 따른 표시 장치는 기판(SUB), 표시부(DM), 밀봉부(EN), 터치부(TM), 브릿지 라인(BR)을 포함한다.
기판(SUB)은 유리, 폴리머 또는 스테인리스 강 등을 포함하는 절연성 기판이다. 기판(SUB)은 플렉서블(flexible)하거나, 스트렛쳐블(stretable)하거나, 폴더블(foldable)하거나, 벤더블(bendable)하거나, 롤러블(rollable)할 수 있다. 기판(SUB)이 플렉서블(flexible)하거나, 스트렛쳐블(stretable)하거나, 폴더블(foldable)하거나, 벤더블(bendable)하거나, 롤러블(rollable)함으로써, 유기 발광 표시 장치 전체가 플렉서블(flexible)하거나, 스트렛쳐블(stretable)하거나, 폴더블(foldable)하거나, 벤더블(bendable)하거나, 롤러블(rollable)할 수 있다. 일례로, 기판(SUB)은 폴리이미드 등의 수지를 포함하는 플렉서블 필름(film) 형태를 가질 수 있다.
기판(SUB)은 이미지(image)를 표시하는 표시부(DM)가 위치하는 표시 영역(DA) 및 표시 영역(DA)과 이웃하여 브릿지 라인(BR)이 위치하는 비표시 영역(NDA)을 포함한다. 비표시 영역(NDA)은 표시 영역(DA)의 테두리를 둘러싸는 형태로 위치하거나, 또는 표시 영역(DA)의 일 단부와 이웃하여 위치할 수 있다.
표시부(DM)는 기판(SUB)의 표시 영역(DA) 상에 위치하며, 복수의 화소를 이용해 이미지를 표시한다. 여기서, 화소란 이미지를 표시하는 최소 단위를 의미할 수 있다. 표시부(DM)는, 도 3에 구체적으로 도시된 바와 같이, 빛을 발광하는 유기 발광 소자(OLED) 및 유기 발광 소자(OLED)와 연결된 박막 트랜지스터(TFT)를 포함한다. 한편, 본 발명의 일 실시예에서는 설명의 편의를 위해 표시부(DM)가 유기 발광 소자(OLED) 및 박막 트랜지스터(TFT)를 포함하는 것으로 설명하였으나, 이에 한정되지 않고 표시부(DM)는 하나 이상의 스캔 배선, 하나 이상의 데이터 배선, 복수의 박막 트랜지스터, 하나 이상의 커패시터를 더 포함할 수 있으며, 이러한 구성들은 공지된 다양한 구조를 가질 수 있다
박막 트랜지스터(TFT)는 액티브층(AL), 게이트 전극(GE), 소스 전극(SE) 및 드레인 전극(DE)을 포함한다.
액티브층(AL)은 폴리 실리콘 또는 산화물 반도체로 이루어질 수 있다. 산화물 반도체는 티타늄(Ti), 하프늄(Hf), 지르코늄(Zr), 알루미늄(Al), 탄탈륨(Ta), 게르마늄(Ge), 아연(Zn), 갈륨(Ga), 주석(Sn) 또는 인듐(In)을 기본으로 하는 산화물, 이들의 복합 산화물인 산화아연(ZnO), 인듐-갈륨-아연 산화물(InGaZnO4), 인듐-아연 산화물(Zn-In-O), 아연-주석 산화물(Zn-Sn-O) 인듐-갈륨 산화물 (In-Ga-O), 인듐-주석 산화물(In-Sn-O), 인듐-지르코늄 산화물(In-Zr-O), 인듐-지르코늄-아연 산화물(In-Zr-Zn-O), 인듐-지르코늄-주석 산화물(In-Zr-Sn-O), 인듐-지르코늄-갈륨 산화물(In-Zr-Ga-O), 인듐-알루미늄 산화물(In-Al-O), 인듐-아연-알루미늄 산화물(In-Zn-Al-O), 인듐-주석-알루미늄 산화물(In-Sn-Al-O), 인듐-알루미늄-갈륨 산화물(In-Al-Ga-O), 인듐-탄탈륨 산화물(In-Ta-O), 인듐-탄탈륨-아연 산화물(In-Ta-Zn-O), 인듐-탄탈륨-주석 산화물(In-Ta-Sn-O), 인듐-탄탈륨-갈륨 산화물(In-Ta-Ga-O), 인듐-게르마늄 산화물(In-Ge-O), 인듐-게르마늄-아연 산화물(In-Ge-Zn-O), 인듐-게르마늄-주석 산화물(In-Ge-Sn-O), 인듐-게르마늄-갈륨 산화물(In-Ge-Ga-O), 티타늄-인듐-아연 산화물(Ti-In-Zn-O), 하프늄-인듐-아연 산화물(Hf-In-Zn-O) 중 어느 하나를 포함할 수 있다.
액티브층(AL)은 불순물이 도핑되지 않은 채널 영역과, 채널 영역의 양 옆으로 불순물이 도핑되어 형성된 소스 영역 및 드레인 영역을 포함한다. 여기서, 이러한 불순물은 박막 트랜지스터의 종류에 따라 달라지며, N형 불순물 또는 P형 불순물이 가능하다. 액티브층(AL)이 산화물 반도체로 이루어지는 경우에는 고온에 노출되는 등의 외부 환경에 취약한 산화물 반도체를 보호하기 위해 별도의 보호층이 추가될 수 있다.
게이트 전극(GE)은 일 절연층을 사이에 두고 액티브층(AL) 상에 위치하며, 소스 전극(SE) 및 드레인 전극(DE) 각각은 게이트 전극(GE)을 덮는 타 절연층 상에 위치하여 컨택홀을 통해 액티브층(AL)의 소스 영역 및 드레인 영역 각각과 연결되어 있다. 드레인 전극(DE)은 유기 발광 소자(OLED)의 제1 전극(E1)과 컨택홀을 통해 연결되어 있다.
유기 발광 소자(OLED)는 박막 트랜지스터(TFT)의 드레인 전극(DE)과 연결된 제1 전극(E1), 제1 전극(E1) 상에 위치하는 유기 발광층(EL), 유기 발광층(EL) 상에 위치하는 제2 전극(E2)을 포함한다.
제1 전극(E1)은 정공 주입 전극인 양극(anode)일 수 있으며, 광 반사성, 광 반투과성, 광 투과성 전극 중 어느 하나의 전극일 수 있다. 한편, 본 발명의 다른 실시예에서 제1 전극(E1)은 전자 주입 전극인 음극(cathode)일 수 있다.
유기 발광층(EL)은 제1 전극(E1) 상에 위치하고 있다. 유기 발광층(EL)은 저분자 유기물 또는 PEDOT(Poly 3,4-ethylenedioxythiophene) 등의 고분자 유기물로 이루어질 수 있다. 유기 발광층(EL)은 적색을 발광하는 적색 유기 발광층, 녹색을 발광하는 녹색 유기 발광층 및 청색을 발광하는 청색 유기 발광층을 포함할 수 있으며, 적색 유기 발광층, 녹색 유기 발광층 및 청색 유기 발광층은 각각 적색 화소, 녹색 화소 및 청색 화소에 형성되어 컬러 화상을 구현하게 된다. 유기 발광층(EL)은 적색 유기 발광층, 녹색 유기 발광층 및 청색 유기 발광층을 적색 화소, 녹색 화소 및 청색 화소에 모두 함께 적층하고, 각 화소별로 적색 색필터, 녹색 색필터 및 청색 색필터를 형성하여 컬러 화상을 구현할 수 있다. 다른 예로, 유기 발광층(EL)으로서 백색을 발광하는 백색 유기 발광층을 적색 화소, 녹색 화소 및 청색 화소 모두에 형성하고, 각 화소별로 각각 적색 색필터, 녹색 색필터 및 청색 색필터를 형성하여 컬러 화상을 구현할 수도 있다. 유기 발광층(EL)으로서 백색 유기 발광층과 색필터를 이용하여 컬러 화상을 구현하는 경우, 적색 유기 발광층, 녹색 유기 발광층 및 청색 유기 발광층을 각각의 개별 화소 즉, 적색 화소, 녹색 화소 및 청색 화소에 증착하기 위한 증착 마스크를 사용하지 않아도 된다. 다른 예에서 설명한 유기 발광층(EL)으로서 백색 유기 발광층은 하나의 유기 발광층으로 형성될 수 있음은 물론이고, 복수 개의 유기 발광층을 적층하여 백색을 발광할 수 있도록 한 구성까지 포함한다. 일례로, 유기 발광층(EL)은 적어도 하나의 옐로우 유기 발광층과 적어도 하나의 청색 유기 발광층을 조합하여 백색 발광을 가능하게 한 구성, 적어도 하나의 시안 유기 발광층과 적어도 하나의 적색 유기 발광층을 조합하여 백색 발광을 가능하게 한 구성, 적어도 하나의 마젠타 유기 발광층과 적어도 하나의 녹색 유기 발광층을 조합하여 백색 발광을 가능하게 한 구성 등을 포함할 수 있다.
제2 전극(E2)은 유기 발광층(EL) 상에 위치하며, 전자 주입 전극인 음극(cathode)일 수 있다. 제2 전극(E2)은 광 반사성, 광 반투과성, 광 투과성 전극 중 어느 하나의 전극일 수 있다. 제2 전극(E2)은 유기 발광층(EL)을 덮도록 기판(SUB)의 표시 영역(DA) 전체에 걸쳐서 위치하고 있다. 한편, 본 발명의 다른 실시예에서 제2 전극(E2)은 정공 주입 전극인 양극일 수 있다.
밀봉부(EN)는 표시부(DM)를 사이에 두고 기판(SUB) 상에 위치하고 있다. 밀봉부(EN)는 기판(SUB)의 표시 영역(DA) 및 비표시 영역(NDA) 전체에 걸쳐서 기판(SUB) 상에 위치하고 있으며, 기판(SUB)과 함께 표시부(DM)를 밀봉하고 있다. 밀봉부(EN)는 박막 밀봉부(thin film encapsulation)로 형성될 수 있다. 밀봉부(EN)는 표시부(DM) 상에 위치하는 유기층(OL) 및 유기층(OL) 상에 위치하는 무기층(IL)을 포함한다. 한편, 본 발명의 다른 실시예에서 밀봉부(EN)는 상호 교호적으로 적층된 하나 이상의 유기층 및 하나 이상의 무기층을 포함할 수 있으며, 구체적으로, 무기층 또는 유기층 각각은 복수일 수 있으며, 복수의 무기층 및 복수의 유기층 각각은 상호 교호적으로 적층될 수 있다. 일례로, 밀봉부(EN)는 적어도 2개의 무기층 사이에 적어도 하나의 유기층이 삽입된 샌드위치 구조를 적어도 하나 포함할 수 있다.
유기층(OL)은 고분자로 형성되며, 바람직하게는 폴리에틸렌테레프탈레이트, 폴리이미드, 폴라카보네이트, 에폭시, 폴리에틸렌 및 폴리아크릴레이트 중 어느 하나로 형성되는 단일막 또는 적층막일 수 있다. 일례로, 유기층은 폴리아크릴레이트로 형성될 수 있으며, 구체적으로는 디아크릴레이트계 모노머와 트리아크릴레이트계 모노머를 포함하는 모노머 조성물이 고분자화된 것을 포함한다. 여기서, 모노머 조성물에 모노아크릴레이트계 모노머가 더 포함될 수 있으며, 모노머 조성물에 TPO와 같은 공지의 광개시제가 더욱 포함될 수 있으나 이에 한정되지는 않는다.
무기층(IL)은 금속 산화물 또는 금속 질화물을 포함하는 단일막 또는 적층막일 수 있다. 구체적으로, 무기층은 SiNx, Al2O3, SiO2, TiO2 중 어느 하나 이상을 포함할 수 있다.
밀봉부(EN)의 최상층에 위치하는 무기층(IL)은 다른 층인 유기층(OL)의 단부를 덮도록 유기층(OL) 대비 넓은 면적으로 적층되어 있다. 구체적으로, 기판(SUB)의 비표시 영역(NDA)에서 밀봉부(EN)의 무기층(IL)은 유기층(OL)의 단부를 덮고 있다. 즉, 밀봉부(EN)의 최상층에는 다른 층들의 단부를 덮도록 다른 층 대비 넓은 면적으로 적층된 상부 무기층이 위치할 수 있다. 이로 인해 외부로부터 유기 발광 소자(OLED)의 투습이 무기층(IL)에 의해 억제된다.
도 2 및 도 3에 도시된 바와 같이, 밀봉부(EN)의 최상층에 위치하는 상부 무기층인 무기층(IL)은 제1 브릿지 컨택홀(BC1) 및 제2 브릿지 컨택홀(BC2)을 포함한다.
*제1 브릿지 컨택홀(BC1)은 기판(SUB)의 비표시 영역(NDA)에서 유기층(OL)과 비중첩하는 무기층(IL)의 단부에 형성되어 있으며, 브릿지 라인(BR)의 일 부분을 노출하고 있다.
제2 브릿지 컨택홀(BC2)은 기판(SUB)의 비표시 영역(NDA)에서 유기층(OL)과 비중첩하는 무기층(IL)의 단부에 형성되어 있으며, 브릿지 라인(BR)의 타 부분을 노출하고 있다.
이와 같이, 제1 브릿지 컨택홀(BC1) 및 제2 브릿지 컨택홀(BC2)이 형성된 상부 무기층인 무기층(IL)의 단부에는 유기층(OL)이 브릿지 라인(BR)과 비중첩한다.
터치부(TM)는 기판(SUB)의 표시 영역(DA)에 대응하여 밀봉부(EN) 상에 위치하는 제1 터치 라인(TL1) 및 제2 터치 라인(TL2)과 기판(SUB)의 비표시 영역(NDA)에 대응하여 밀봉부(EN) 상에 위치하는 연결 라인(CL)을 포함한다. 터치부(TM)는 정전 용량식으로 형성될 수 있으며, 제1 터치 라인(TL1) 및 제2 터치 라인(TL2) 각각에 전압이 인가되어 제1 터치 라인(TL1)과 제2 터치 라인(TL2) 각각 또는 사이에 전하가 충진될 때, 터치부(TM)에 터치가 수행되면, 터치가 수행된 제1 터치 라인(TL1) 또는 제2 터치 라인(TL2)의 정전 용량이 변화되어 어느 위치에 터치가 수행되었는지를 확인할 수 있다. 터치부(TM)는 제1 터치 라인(TL1) 및 제2 터치 라인(TL2)을 덮는 하나 이상의 절연층을 더 포함할 수 있다. 제1 터치 라인(TL1), 제2 터치 라인(TL2), 연결 라인(CL) 각각은 ITO, IZO, IGZO 등의 투명 도전성 물질, 메쉬 형태로 패터닝된 메탈 메쉬(metal mesh), PEDOT(Poly 3,4-ethylenedioxythiophene) 등의 도전성 폴리머, 은 나노 와이어(AgNW) 등의 나노 사이즈의 도전성 물질 등 중 하나 이상을 포함할 수 있다.
제1 터치 라인(TL1)은 기판(SUB)의 표시 영역(DA)에 대응하여 밀봉부(EN) 상에 위치하며, 제1 방향으로 연장되어 있다. 제1 터치 라인(TL1)은 밀봉부(EN)의 무기층(IL) 표면에 직접 형성되어 있다. 제1 터치 라인(TL1)은 복수이며, 복수의 제1 터치 라인(TL1)들 각각은 서로 이격되어 제1 방향과 교차하는 제2 방향으로 배치되어 있다. 여기서, 제1 방향과 제2 방향은 서로 직교할 수 있으며, 이에 한정되지 않고 제1 방향과 제2 방향 각각은 서로 교차한다면 다양한 방향으로 연장되는 방향일 수 있다.
제1 터치 라인(TL1)의 단부는 한번 이상 절곡 연장되어 제2 터치 라인(TL2)의 단부와 이웃하고 있으며, 복수의 일 제1 터치 라인(TL1)들은 제2 터치 라인(TL2)을 사이에 두고 복수의 타 제1 터치 라인(TL1)들과 제2 방향으로 이격되어 있다.
제1 터치 라인(TL1)은 기판(SUB)의 표시 영역(DA)으로부터 비표시 영역(NDA)까지 연장되어 있으며, 비표시 영역(NDA)에 위치하는 제1 터치 라인(TL1)은 밀봉부(EN)의 제1 브릿지 컨택홀(BC1)을 통해 브릿지 라인(BR)과 접속되어 있다. 복수의 제1 터치 라인(TL1)들 중 선택된 복수의 제1 터치 라인(TL1)들은 복수의 브릿지 라인(BR)들 중 선택된 하나의 브릿지 라인(BR)과 접속하고 있다. 즉, 서로 이격된 복수의 제1 터치 라인(TL1)들이 하나의 브릿지 라인(BR)에 접속할 수 있다.
제1 터치 라인(TL1)은 제2 터치 라인(TL2) 및 연결 라인(CL) 각각과 동일한 층에 동일한 재료로 형성될 수 있으며, 제2 터치 라인(TL2) 및 연결 라인(CL)을 형성하는 동일한 공정을 통해 제2 터치 라인(TL2) 및 연결 라인(CL)과 동시에 밀봉부(EN) 표면에 형성될 수 있다.
제2 터치 라인(TL2)은 기판(SUB)의 표시 영역(DA)에 대응하여 밀봉부(EN) 상에 위치하며, 제1 터치 라인(TL1)과 이격되어 제1 방향으로 연장되어 있다. 제2 터치 라인(TL2)은 밀봉부(EN)의 무기층(IL) 표면에 직접 형성되어 있다. 제2 터치 라인(TL2)은 복수이며, 복수의 제2 터치 라인(TL2)들 각각은 서로 이격되어 이웃하는 복수의 제1 터치 라인(TL1)들 사이에서 제2 방향으로 배치되어 있다.
제2 터치 라인(TL2)은 제1 방향으로 연장된 메인 라인(ML) 및 메인 라인(ML)으로부터 연장되어 복수의 제1 터치 라인(TL1)들 각각과 이웃하는 복수의 브랜치 라인(BL)들을 포함한다. 제2 터치 라인(TL2)의 단부인 복수의 브랜치 라인(BL)들 각각의 단부는 한 번 이상 절곡 연장되어 제1 터치 라인(TL1)의 단부와 이웃하고 있다. 즉, 기판(SUB)의 표시 영역(DA)에 대응하는 제1 터치 라인(TL1)의 단부 및 제2 터치 라인(TL2)의 단부 각각은 한 번 이상 절곡 연장되어 서로 이웃하고 있다. 복수의 제2 터치 라인(TL2)들 각각은 복수의 일 제1 터치 라인(TL1)들과 복수의 타 제1 터치 라인(TL1)들 사이에 배치되어 제2 방향으로 서로 이격되어 있다.
제2 터치 라인(TL2)은 기판(SUB)의 표시 영역(DA)으로부터 비표시 영역(NDA)까지 연장되어 있으며, 비표시 영역(NDA)에 위치하는 제2 터치 라인(TL2)은 밀봉부(EN)와 기판(SUB) 사이에 위치하는 브릿지 라인(BR)과 절연 교차하고 있다. 브릿지 라인(BR)을 가로지른 제2 터치 라인(TL2)은 기판(SUB)의 단부에 위치하는 패드와 연결될 수 있으며, 이 패드에는 연성인쇄회로기판(FPCB) 등이 접속될 수 있다.
제2 터치 라인(TL2)은 제1 터치 라인(TL1) 및 연결 라인(CL) 각각과 동일한 층에 동일한 재료로 형성될 수 있으며, 제1 터치 라인(TL1) 및 연결 라인(CL)을 형성하는 동일한 공정을 통해 제1 터치 라인(TL1) 및 연결 라인(CL)과 동시에 밀봉부(EN) 표면에 형성될 수 있다.
연결 라인(CL)은 기판(SUB)의 비표시 영역(NDA)에 대응하여 밀봉부(EN)의 무기층(IL)에 형성된 제2 브릿지 컨택홀(BC2)을 통해 브릿지 라인(BR)과 접속하고 있으며, 제2 터치 라인(TL2)과 함게 기판(SUB)의 단부 방향으로 연장되어 있다. 기판(SUB)의 단부 방향으로 연장된 연결 라인(CL)은 기판(SUB)의 단부에 위치하는 패드와 연결될 수 있으며, 이 패드에는 연성인쇄회로기판(FPCB) 등이 접속될 수 있다.
연결 라인(CL)은 복수이며, 복수의 연결 라인(CL)들 각각은 복수의 제1 터치 라인(TL1)들이 접속하는 서로 다른 브릿지 라인(BR) 각각과 접속하고 있다. 즉, 복수의 제1 터치 라인(TL1)들이 접속된 하나의 브릿지 라인(BR)에 하나의 연결 라인(CL)이 접속할 수 있다. 이로 인해, 복수의 제1 터치 라인(TL1)들이 브릿지 라인(BR) 및 연결 라인(CL)을 통해 기판(SUB)의 단부에 위치하는 패드와 연결될 수 있다.
연결 라인(CL)은 제1 터치 라인(TL1) 및 제2 터치 라인(TL2) 각각과 동일한 층에 동일한 재료로 형성될 수 있으며, 제1 터치 라인(TL1) 및 제2 터치 라인(TL2)을 형성하는 동일한 공정을 통해 제1 터치 라인(TL1) 및 제2 터치 라인(TL2)과 동시에 밀봉부(EN) 표면에 형성될 수 있다.
브릿지 라인(BR)은 기판(SUB)의 비표시 영역(NDA)에 대응하여 기판(SUB)과 밀봉부(EN) 사이에 위치하며, 구체적으로 밀봉부(EN)의 유기층(OL)과는 비중첩하여 밀봉부(EN)의 무기층(IL)과 기판(SUB) 사이에 위치하고 있다. 즉, 브릿지 라인(BR)과 상부 무기층인 무기층(IL) 사이에는 유기층(OL)이 브릿지 라인(BR)과 비중첩한다.
브릿지 라인(BR)은 제1 방향과 교차하는 제2 방향으로 연장되어 있다. 브릿지 라인(BR)의 일 부분은 밀봉부(EN)의 제1 브릿지 컨택홀(BC1)을 통해 제1 터치 라인(TL1)과 연결되며, 타 부분은 밀봉부(EN)의 제2 브릿지 컨택홀(BC2)을 통해 연결 라인(CL)과 연결되어 있다.
브릿지 라인(BR)은 복수이며, 복수의 브릿지 라인(BR)들 각각은 서로 이격되어 제1 방향으로 배치되어 있다. 복수의 브릿지 라인(BR)들 각각은 복수의 제1 터치 라인(TL1)과 하나의 연결 라인(CL) 사이를 연결하고 있다.
브릿지 라인(BR)은 박막 트랜지스터(TFT)의 소스 전극(SE) 및 드레인 전극(DE)과 동일한 층에 위치하여 동일한 재료를 포함하며, 소스 전극(SE) 및 드레인 전극(DE)을 형성하는 공정을 통해 소스 전극(SE) 및 드레인 전극(DE)과 동시에 기판(SUB) 상에 형성될 수 있다.
이상과 같이, 본 발명의 일 실시예에 따른 표시 장치는 밀봉부(EN)의 표면에 형성되는 터치부(TM)의 제1 터치 라인(TL1)이 기판(SUB)에 형성된 브릿지 라인(BR) 및 연결 라인(CL)을 통해 기판(SUB)의 단부에 형성된 패드와 연결될 수 있는 동시에 제1 터치 라인(TL1)과 동일한 층에 형성되어 동일한 재료를 포함하는 제2 터치 라인(TL2)이 밀봉부(EN)와 기판(SUB) 사이에 위치하는 브릿지 라인(BR)과 절연 교차하여 기판(SUB)의 단부에 형성된 패드와 연결됨으로써, 밀봉부(EN) 표면에 제1 터치 라인(TL1)과 제2 터치 라인(TL2)을 절연 교차시키기 위한 별도의 추가 구성이 필요치 않기 때문에, 제1 터치 라인(TL1)과 제2 터치 라인(TL2)을 절연 교차시키기 위한 별도의 구성을 밀봉부(EN) 표면에 형성하기 위한 추가 공정이 생략될 수 있다. 이로 인해, 전체적인 제조 시간 및 제조 비용이 절감된 표시 장치가 제공된다.
즉, 본 발명의 일 실시예에 따른 표시 장치는 제1 터치 라인(TL1)과 제2 터치 라인(TL2)을 절연 교차시키는 구성인 브릿지가 밀봉부(EN) 표면이 아닌 기판(SUB)과 밀봉부(EN) 사이에 브릿지 라인(BR)으로 형성됨으로써, 하나의 공정을 이용해 제1 터치 라인(TL1), 제2 터치 라인(TL2), 연결 라인(CL)을 포함하는 터치부(TM)를 형성하기 때문에, 전체적인 터치부(TM)를 포함하는 표시 장치의 제조 시간 및 제조 비용을 절감할 수 있다.
또한, 본 발명의 일 실시예에 따른 표시 장치는 터치부(TM)의 제1 터치 라인(TL1) 및 제2 터치 라인(TL2) 각각이 이미지를 표시하는 표시 영역(DA)에서 교차하지 않기 때문에, 제1 터치 라인(TL1)과 제2 터치 라인(TL2)이 교차하는 부분에 형성되는 계면에서 빛의 반사가 발생되는 것이 원천적으로 방지된다. 이로 인해, 2개의 터치 라인이 교차하는 부분에 형성되는 계면에 의한 빛의 반사가 방지되기 때문에, 표시 영역(DA)에서 2개의 터치 라인이 교차하는 부분에 형성되는 계면이 외부로 시인되는 것이 억제된다. 즉, 터치부(TM)를 포함하더라도 표시부(DM)에 의해 표시되는 이미지의 표시 품질이 향상된 표시 장치가 제공된다.
이하, 도 4를 참조하여 본 발명의 다른 실시예에 따른 표시 장치를 설명한다. 이하에서는 상술한 본 발명의 일 실시예에 따른 표시 장치와는 다른 부분에 대해서만 설명한다.
도 4는 본 발명의 다른 실시예에 따른 표시 장치를 나타낸 단면도이다.
도 4에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 표시 장치의 브릿지 라인(BR)은 박막 트랜지스터(TFT)의 게이트 전극(GE)과 동일한 층에 위치하여 동일한 재료를 포함하며, 게이트 전극(GE)을 형성하는 공정을 통해 게이트 전극(GE)과 동시에 기판(SUB) 상에 형성될 수 있다. 브릿지 라인(BR)은 소스 전극(SE) 및 드레인 전극(DE)을 형성하는 공정과 동시에 형성된 접촉 부재를 통해 제1 터치 라인(TL1) 및 연결 라인(CL)과 접속될 수 있다.
이상과 같이, 본 발명의 다른 실시예에 따른 표시 장치는 제1 터치 라인(TL1)과 제2 터치 라인(TL2)을 절연 교차시키는 구성인 브릿지가 밀봉부(EN) 표면이 아닌 기판(SUB)과 밀봉부(EN) 사이에 브릿지 라인(BR)으로 형성됨으로써, 하나의 공정을 이용해 제1 터치 라인(TL1), 제2 터치 라인(TL2), 연결 라인(CL)을 포함하는 터치부(TM)를 형성하기 때문에, 전체적인 터치부(TM)를 포함하는 표시 장치의 제조 시간 및 제조 비용을 절감할 수 있다.
또한, 본 발명의 다른 실시예에 따른 표시 장치는 터치부(TM)의 제1 터치 라인(TL1) 및 제2 터치 라인(TL2) 각각이 이미지를 표시하는 표시 영역(DA)에서 교차하지 않기 때문에, 제1 터치 라인(TL1)과 제2 터치 라인(TL2)이 교차하는 부분에 형성되는 계면에서 빛의 반사가 발생되는 것이 원천적으로 방지된다. 이로 인해, 2개의 터치 라인이 교차하는 부분에 형성되는 계면에 의한 빛의 반사가 방지되기 때문에, 표시 영역(DA)에서 2개의 터치 라인이 교차하는 부분에 형성되는 계면이 외부로 시인되는 것이 억제된다. 즉, 터치부(TM)를 포함하더라도 표시부(DM)에 의해 표시되는 이미지의 표시 품질이 향상된 표시 장치가 제공된다.
본 발명을 앞서 기재한 바에 따라 바람직한 실시예를 통해 설명하였지만, 본 발명은 이에 한정되지 않으며 다음에 기재하는 특허청구범위의 개념과 범위를 벗어나지 않는 한, 다양한 수정 및 변형이 가능하다는 것을 본 발명이 속하는 기술 분야에 종사하는 자들은 쉽게 이해할 것이다.
기판(SUB), 표시부(DM), 밀봉부(EN), 제1 터치 라인(TL1), 제2 터치 라인(TL2)

Claims (20)

  1. 표시 영역 및 상기 표시 영역과 이웃하는 비표시 영역을 포함하는 기판;
    상기 기판의 표시 영역 상에 위치하며, 이미지를 표시하는 표시부;
    상기 표시부를 덮으며, 적어도 하나의 유기층 및 적어도 하나의 무기층을 포함하는 밀봉부;
    상기 표시 영역에 대응하여 상기 밀봉부 상에 위치하며, 제1 방향으로 연장된 복수의 제1 터치 라인; 및
    상기 비표시 영역에 위치하는 제1 브릿지 라인을 포함하며,
    상기 제1 브릿지 라인은 상기 제1 방향과 교차하는 제2 방향으로 연장되어 상기 복수의 제1 터치 라인 중 적어도 하나와 전기적으로 연결되며,
    상기 밀봉부의 상기 적어도 하나의 무기층 중 하나는 상기 밀봉부의 상기 적어도 하나의 유기층보다 넓은 면적에 걸쳐 형성되어 상기 적어도 하나의 유기층의 단부를 덮으며,
    상기 제1 브릿지 라인은 상기 밀봉부의 상기 적어도 하나의 무기층 중 하나의 아래에 위치하는 표시 장치.
  2. 제1항에서,
    상기 밀봉부의 상기 적어도 하나의 유기층은 상기 제1 브릿지 라인을 노출시키는 오프닝을 포함하지 않는 표시 장치.
  3. 제1항에서,
    상기 복수의 제1 터치 라인 각각은 상기 밀봉부의 표면 위에 형성되어 있는 표시 장치.
  4. 제1항에서,
    상기 복수의 제1 터치 라인은 상기 제1 방향과 교차하는 상기 제2 방향으로 간격을 두고 배열되어 있는 표시 장치.
  5. 삭제
  6. 제1항에서,
    상기 밀봉부의 상기 적어도 하나의 무기층 중 하나는 상기 제1 브릿지 라인의 위에 위치하는 제1 브릿지 오프닝을 포함하고,
    상기 표시 장치는 상기 제1 브릿지 오프닝을 통하여 상기 제1 브릿지 라인과 전기적으로 연결되는 제1 연결선을 더 포함하는 표시 장치.
  7. 제6항에서,
    상기 제1 연결선은 상기 기판의 끝부분을 향하여 연장되어 있는 표시 장치.
  8. 제6항에서,
    상기 비표시 영역에 위치하며, 상기 제1 브릿지 라인에 평행하는 제2 브릿지 라인을 더 포함하는 표시 장치.
  9. 제8항에서,
    상기 제1 브릿지 라인 및 상기 제2 브릿지 라인은 상기 제1 방향으로 간격을 두고 배열되어 있는 표시 장치.
  10. 제9항에서,
    상기 복수의 제1 터치 라인 중 일부는 상기 제1 브릿지 라인 및 상기 제2 브릿지 라인 중 하나와 전기적으로 연결되어 있는 표시 장치.
  11. 제10항에서,
    상기 밀봉부의 상기 적어도 하나의 무기층 중 하나는 상기 제2 브릿지 라인의 위에 위치하는 제2 브릿지 오프닝을 포함하고,
    상기 표시 장치는 상기 제2 브릿지 오프닝을 통하여 상기 제2 브릿지 라인과 전기적으로 연결되는 제2 연결선을 더 포함하는 표시 장치.
  12. 제8항에서,
    상기 표시부는 복수의 발광 다이오드, 및 상기 복수의 발광 다이오드에 전기적으로 연결되어 있는 복수의 박막 트랜지스터를 포함하는 표시 장치.
  13. 제12항에서,
    상기 복수의 박막 트랜지스터 각각은 게이트 전극을 포함하고,
    상기 제1 브릿지 라인과 상기 제2 브릿지 라인은 상기 게이트 전극과 동일한 층에 동일한 물질로 형성되는 표시 장치.
  14. 제12항에서,
    상기 복수의 박막 트랜지스터 각각은 소스 전극 및 드레인 전극을 포함하고,
    상기 제1 브릿지 라인과 상기 제2 브릿지 라인은 상기 소스 전극 및 상기 드레인 전극과 동일한 층에 동일한 물질로 형성되는 표시 장치.
  15. 제1항에서,
    상기 표시 영역에 대응하여 상기 밀봉부 상에 위치하며, 상기 복수의 제1 터치 라인과 전기적으로 절연되어 있는 복수의 제2 터치 라인을 더 포함하는 표시 장치.
  16. 제15항에서,
    상기 복수의 제1 터치 라인과 상기 복수의 제2 터치 라인 각각은 상기 밀봉부의 표면 위에 형성되어 있는 표시 장치.
  17. 제1항에서,
    상기 표시부는 복수의 발광 다이오드, 및 상기 복수의 발광 다이오드에 전기적으로 연결되어 있는 복수의 박막 트랜지스터를 포함하는 표시 장치.
  18. 표시 영역 및 상기 표시 영역과 이웃하는 비표시 영역을 포함하는 기판;
    상기 기판의 표시 영역 상에 위치하며, 이미지를 표시하는 표시부;
    상기 표시부를 덮으며, 적어도 하나의 유기층 및 적어도 하나의 무기층을 포함하는 밀봉부;
    상기 표시 영역에 대응하여 상기 밀봉부 상에 위치하며, 제1 방향으로 연장된 복수의 제1 터치 라인; 및
    상기 비표시 영역에 위치하는 제1 브릿지 라인을 포함하며,
    상기 제1 브릿지 라인은 상기 제1 방향과 교차하는 제2 방향으로 연장되어 상기 복수의 제1 터치 라인 중 적어도 하나와 전기적으로 연결되며,
    상기 밀봉부의 상기 적어도 하나의 무기층 중 하나는 상기 밀봉부의 상기 적어도 하나의 유기층보다 넓은 면적에 걸쳐 형성되어 상기 적어도 하나의 유기층의 단부를 덮으며,
    상기 표시부는 복수의 발광 다이오드, 및 상기 복수의 발광 다이오드에 전기적으로 연결되어 있는 복수의 박막 트랜지스터를 포함하고,
    상기 복수의 박막 트랜지스터 각각은 게이트 전극을 포함하고,
    상기 제1 브릿지 라인은 상기 게이트 전극과 동일한 층에 동일한 물질로 형성되는 표시 장치.
  19. 표시 영역 및 상기 표시 영역과 이웃하는 비표시 영역을 포함하는 기판;
    상기 기판의 표시 영역 상에 위치하며, 이미지를 표시하는 표시부;
    상기 표시부를 덮으며, 적어도 하나의 유기층 및 적어도 하나의 무기층을 포함하는 밀봉부;
    상기 표시 영역에 대응하여 상기 밀봉부 상에 위치하며, 제1 방향으로 연장된 복수의 제1 터치 라인; 및
    상기 비표시 영역에 위치하는 제1 브릿지 라인을 포함하며,
    상기 제1 브릿지 라인은 상기 제1 방향과 교차하는 제2 방향으로 연장되어 상기 복수의 제1 터치 라인 중 적어도 하나와 전기적으로 연결되며,
    상기 밀봉부의 상기 적어도 하나의 무기층 중 하나는 상기 밀봉부의 상기 적어도 하나의 유기층보다 넓은 면적에 걸쳐 형성되어 상기 적어도 하나의 유기층의 단부를 덮으며,
    상기 표시부는 복수의 발광 다이오드, 및 상기 복수의 발광 다이오드에 전기적으로 연결되어 있는 복수의 박막 트랜지스터를 포함하고,
    상기 복수의 박막 트랜지스터 각각은 소스 전극 및 드레인 전극을 포함하고,
    상기 제1 브릿지 라인은 상기 소스 전극 및 상기 드레인 전극과 동일한 층에 동일한 물질로 형성되는 표시 장치.
  20. 제1항에서,
    상기 제1 브릿지 라인은 상기 복수의 제1 터치 라인과 전기적으로 연결되어 있는 표시 장치.
KR1020210046746A 2014-10-10 2021-04-09 표시 장치 Active KR102344330B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020210046746A KR102344330B1 (ko) 2014-10-10 2021-04-09 표시 장치
KR1020210186025A KR102385336B1 (ko) 2021-04-09 2021-12-23 표시 장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140136987A KR102240937B1 (ko) 2014-10-10 2014-10-10 표시 장치
KR1020210046746A KR102344330B1 (ko) 2014-10-10 2021-04-09 표시 장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020140136987A Division KR102240937B1 (ko) 2014-10-10 2014-10-10 표시 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020210186025A Division KR102385336B1 (ko) 2021-04-09 2021-12-23 표시 장치

Publications (2)

Publication Number Publication Date
KR20210042300A KR20210042300A (ko) 2021-04-19
KR102344330B1 true KR102344330B1 (ko) 2021-12-28

Family

ID=79177969

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210046746A Active KR102344330B1 (ko) 2014-10-10 2021-04-09 표시 장치

Country Status (1)

Country Link
KR (1) KR102344330B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120227259A1 (en) * 2011-02-24 2012-09-13 Cypress Semiconductor Corporation Single layer touch sensor

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100943185B1 (ko) * 2008-04-24 2010-02-19 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치
KR101980234B1 (ko) * 2012-10-30 2019-05-21 삼성디스플레이 주식회사 유기 발광 표시 장치와, 이의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120227259A1 (en) * 2011-02-24 2012-09-13 Cypress Semiconductor Corporation Single layer touch sensor

Also Published As

Publication number Publication date
KR20210042300A (ko) 2021-04-19

Similar Documents

Publication Publication Date Title
KR102820493B1 (ko) 플렉서블 터치 패널 및 플렉서블 표시 장치
KR102240937B1 (ko) 표시 장치
US10096667B2 (en) Display device
KR102405257B1 (ko) 표시 장치
KR20160086487A (ko) 플렉서블 터치 패널 및 플렉서블 표시 장치
KR102387980B1 (ko) 터치 패널 및 표시 장치
KR102344330B1 (ko) 표시 장치
KR102385336B1 (ko) 표시 장치

Legal Events

Date Code Title Description
A107 Divisional application of patent
PA0107 Divisional application

Comment text: Divisional Application of Patent

Patent event date: 20210409

Patent event code: PA01071R01D

Filing date: 20141010

Application number text: 1020140136987

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20210621

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20210917

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20211223

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20211223

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20241125

Start annual number: 4

End annual number: 4