KR102311454B1

KR102311454B1 - 유기전계발광표시장치 및 그 제조방법

Info

Publication number: KR102311454B1
Application number: KR1020140155614A
Authority: KR
Inventors: 양희정; 호원준; 임정식; 김아라
Original assignee: 엘지디스플레이 주식회사
Priority date: 2014-11-10
Filing date: 2014-11-10
Publication date: 2021-10-12
Anticipated expiration: 2034-11-10
Also published as: KR20160056390A

Abstract

본 발명은 유기전계발광표시장치 및 그 제조방법을 개시한다. 개시된 본 발명의 유기전계발광표시장치는, 본 발명의 유기전계발광표시장치는, 박막트랜지스터 영역 및 화소 영역(Pixel)이 구획된 기판을 포함하고, 상기 박막 트랜지스터 영역의 기판 상에 제1 내지 제3 광차단패턴들이 적층된 광차단층을 포함하며, 상기 광차단층 상에 배치된 버퍼층, 채널층, 게이트 전극, 소스 전극 및 드레인 전극으로 구성된 박막 트랜지스터를 포함하고, 상기 기판의 화소 영역에 배치된 컬러필터층을 포함하며, 상기 컬러필터층과 대응되도록 배치되고, 제1 전극, 유기발광층 및 제2 전극으로 구성된 유기발광다이오드를 포함함으로써, 유기전계발광표시장치의 박막 트랜지스터와 신호배선들을 저반사 특성을 갖는 금속막을 포함하는 다층 구조로 형성하여, 외부광에 의한 화면 품의 저하를 방지한 효과가 있다.

Description

유기전계발광표시장치 및 그 제조방법{ORGANIC LIGHT EMITTING DISPLAY DEVICE AND METHOD FOR FABRICATING THEREOF}

본 발명은 유기전계발광표시장치에 관한 것으로, 보다 구체적으로는 저반사 전극 및 배선을 이용하여 화질 특성을 향상시키면서 박막 트랜지스터의 성능 저하를 방지한 유기전계발광표시장치 및 그 제조방법에 관한 것이다.

최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시소자인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박형 평판표시소자(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다.

이러한 평판표시소자 분야에서, 지금까지는 가볍고 전력소모가 적은 액정표시소자(Liquid Crystal Display Device; LCD)가 가장 주목받는 디스플레이 소자였지만, 상기 액정표시소자는 발광소자가 아니라 수광소자이며 밝기, 명암비(contrast ratio) 및 시야각 등에 단점이 있기 때문에 이러한 단점을 극복할 수 있는 새로운 디스플레이 소자에 대한 개발이 활발하게 전개되고 있다.

새로운 디스플레이 소자 중 하나인 유기전계발광표시장치는 자체발광형이기 때문에 상기 액정표시소자에 비해 시야각과 명암비 등이 우수하며 백라이트(backlight)가 필요하지 않기 때문에 경량 박형이 가능하고, 소비 전력 측면에서도 유리하다. 그리고 직류 저전압 구동이 가능하고 응답속도가 빠르다는 장점이 있으며, 특히 제조비용 측면에서도 유리한 장점이 있다.

이하, 상기 유기전계발광표시장치의 각 화소 영역에 형성되는 유기발광다이오드의 기본적인 구조 및 동작 특성에 대해서 도면을 참조하여 설명한다.

도 1은 일반적으로 유기전계발광표시장치에 형성되는 유기발광다이오드의 발광원리를 설명하는 다이어그램이다.

일반적인 유기전계발광표시장치는 상기 도 1과 같이, 유기발광다이오드를 구비한다. 상기 유기발광다이오드는 화소 전극인 양극(anode)(18)과 공통전극인 음극(cathode)(28) 사이에 형성된 유기 화합물층(30a, 30b,30c, 30d, 30e)을 구비한다.

이때, 상기 유기 화합물층(30a, 30b, 30c, 30d, 30e)은 정공주입층(hole injection layer)(30a), 정공수송층(hole transport layer)(30b), 발광층(emission layer)(30c), 전자수송층(electron transport layer)(30d) 및 전자주입층(electron injection layer)(30e)을 포함한다.

상기 양극(18)과 음극(28)에 구동전압이 인가되면 상기 정공수송층(30b)을 통과한 정공과 상기 전자수송층(30d)을 통과한 전자가 발광층(30c)으로 이동되어 여기자를 형성하고, 그 결과 발광층(30c)이 가시광선을 발산하게 된다.

유기전계발광표시장치는 전술한 구조의 유기발광다이오드를 가지는 화소를 매트릭스 형태로 배열하고 그 화소들을 데이터전압과 스캔전압으로 선택적으로 제어함으로써 화상을 표시한다.

도 2는 일반적인 유기전계발광표시장치의 화소 영역에 대한 등가회로도이다.

도 2를 참조하면, 능동 매트릭스 방식의 유기전계발광표시장치에 있어, 일반적인 2T1C(2개의 박막 트랜지스터(Thin Film Transistor)와 1개의 커패시터를 포함)의 화소에 대한 등가 회로도를 예를 들어 나타내고 있다.

능동 매트릭스 방식의 유기전계발광표시장치의 화소는 유기발광다이오드(OLED: Organic Light Emitting Diode), 서로 교차하는 데이터라인(Data Line)과 게이트라인(Gate Line), 스위칭 박막 트랜지스터(SW-TFT), 구동 박막 트랜지스터(DR-TFT) 및 스토리지 커패시터(Cst)를 구비한다.

이때, 상기 스위칭 박막 트랜지스터(SW-TFT)는 게이트라인(GL)으로부터의 스캔펄스에 응답하여 턴-온됨으로써 자신의 소오스전극과 드레인전극 사이의 전류패스를 도통시킨다. 상기 스위칭 박막 트랜지스터(SW-TFT)의 온-타임기간 동안 데이터라인(DL)으로부터의 데이터전압은 스위칭 박막 트랜지스터(SW-TFT)의 소오스전극과 드레인전극을 경유하여 구동 박막 트랜지스터(DR-TFT)의 게이트전극과 스토리지 캐패시터(Cst)에 인가된다.

이때, 상기 구동 박막 트랜지스터(DR-TFT)는 자신의 게이트전극에 인가되는 데이터전압에 따라 상기 유기발광다이오드(OLED)에 흐르는 전류를 제어한다. 그리고 스토리지 캐패시터(Cst)는 데이터전압과 저전위 전원전압(VSS) 사이의 전압을 저장한 후, 한 프레임기간동안 일정하게 유지시킨다.

또한, 상기 스위칭 박막 트랜지스터(SW-TFT), 구동 박막 트랜지스터(DR-TFT)에는 하부에 광차단층이 배치되는데, 상기 광차단층은 외부로 부터 입사되는 광을 흡수하여 광차단층 상부에 배치되어 있는 박막 트랜지스터(TFT)의 채널층에 영향을 주는 것을 방지하기 위함이다.

상기와 같은 구조를 갖는 종래 유기전계발광표시장치는 다음과 같은 문제가 있다.

첫째, 상기 스위칭 박막 트랜지스터(SW-TFT)와 구동 박막 트랜지스터(DR-TFT) 및 유기발광다이오드(OLED)를 포함하는 유기전계발광표시장치는 기판을 통하여 박막 트랜지스터의 전극들 및 신호 배선들이 외부광에 의해 반사되어 화면 품의가 저하되는 문제가 있다.

둘째, 상기 박막 트랜지스터의 성능 저하를 방지하기 위해 배치된 광차단층은 티타늄(Ti) 계열의 금속으로 형성되는데, 티타늄(Ti)은 상부에 형성되는 버퍼층의 산소(Ｏ₂) 성분과 화학 결합에 의해 반사율이 높은 TiＯ₂ 막을 형성하는 문제가 있다.

본 발명은, 유기전계발광표시장치의 박막 트랜지스터와 신호배선들을 저반사 특성을 갖는 금속막을 포함하는 다층 구조로 형성하여, 외부광에 의한 화면 품의 저하를 방지한 유기전계발광표시장치 및 그 제조방법을 제공하는데 그 목적이 있다.

또한, 본 발명은, 박막 트랜지스터 영역에 배치되는 광차단층에 산화막이 형성되지 않는 금속막과 건식각 공정이 가능한 절연막을 포함하는 다층 구조로 형성하여 박막 트랜지스터의 성능 저하를 방지한 유기전계발광표시장치 및 그 제조방법을 제공하는데 다른 목적이 있다.

상기와 같은 종래 기술의 과제를 해결하기 위한 본 발명의 유기전계발광표시장치는, 박막트랜지스터 영역 및 화소 영역(Pixel)이 구획된 기판을 포함하고, 상기 박막 트랜지스터 영역의 기판 상에 제1 내지 제3 광차단패턴들이 적층된 광차단층을 포함하며, 상기 광차단층 상에 배치된 버퍼층, 채널층, 게이트 전극, 소스 전극 및 드레인 전극으로 구성된 박막 트랜지스터를 포함하고, 상기 기판의 화소 영역에 배치된 컬러필터층을 포함하며, 상기 컬러필터층과 대응되도록 배치되고, 제1 전극, 유기발광층 및 제2 전극으로 구성된 유기발광다이오드를 포함함으로써, 유기전계발광표시장치의 박막 트랜지스터와 신호배선들을 저반사 특성을 갖는 금속막을 포함하는 다층 구조로 형성하여, 외부광에 의한 화면 품의 저하를 방지한 효과가 있다.

또한, 본 발명의 다른 실시예에 따른 유기전계발광표시장치 제조방법은, 박막 트랜지스터 영역 및 화소 영역이 구획된 기판을 제공하는 단계를 포함하고, 상기 기판 상에 제1 내지 제3층을 순차적으로 형성하는 단계를 포함하며, 상기 제1 내지 제3층이 형성된 기판 상에 마스크 공정을 진행하여 상기 박막 트랜지스터 영역에 제1 내지 제3 광차단패턴들이 적층된 광차단층을 형성하는 단계를 포함하고, 상기 광차단층이 형성된 기판 상에 채널층, 게이트 전극, 소스 전극 및 드레인 전극을 형성하여 박막 트랜지스터를 완성하는 단계를 포함하며, 상기 박막 트랜지스터가 형성된 기판 상에 보호막을 형성하고, 상기 화소 영역과 대응되는 보호막 상에 컬러필터층을 형성하는 단계를 포함하고, 상기 컬러필터층이 형성된 기판 상에 제1 전극, 유기발광층 및 제2 전극으로 구성된 유기발광다이오드를 형성하는 단계를 포함함으로써, 박막 트랜지스터 영역에 배치되는 광차단층에 산화막이 형성되지 않는 금속막과 건식각 공정이 가능한 절연막을 포함하는 다층 구조로 형성하여 박막 트랜지스터의 성능 저하를 방지한 효과가 있다.

본 발명의 유기전계발광표시장치 및 그 제조방법은, 유기전계발광표시장치의 박막 트랜지스터와 신호배선들을 저반사 특성을 갖는 금속막을 포함하는 다층 구조로 형성하여, 외부광에 의한 화면 품의 저하를 방지한 효과가 있다.

또한, 본 발명의 유기전계발광표시장치 및 그 제조방법은, 박막 트랜지스터 영역에 배치되는 광차단층에 산화막이 형성되지 않는 금속막과 건식각 공정이 가능한 절연막을 포함하는 다층 구조로 형성하여 박막 트랜지스터의 성능 저하를 방지한 효과가 있다.

도 1은 일반적으로 유기전계발광표시장치에 형성되는 유기발광다이오드의 발광원리를 설명하는 다이어그램이다.
도 2는 일반적인 유기전계발광표시장치의 화소 영역에 대한 등가회로도이다.
도 3a 내지 도 3f는 본 발명의 유기전계발광표시장치의 제조 공정을 도시한 도면이다.
도 4a 및 도 4b는 도 3f의 X와 Y 영역을 확대한 도면이다.
도 5a 내지 도 5f는 본 발명의 유기전계발광표시장치에서 광차단층 영역에 콘택홀을 형성하는 공정을 구체적으로 도시한 도면이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.

본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.

시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간 적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.

제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.

본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.

이하, 본 발명의 실시예들은 도면을 참고하여 상세하게 설명한다. 그리고 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.

도 3a 내지 도 3f는 본 발명의 유기전계발광표시장치의 제조 공정을 도시한 도면이다.

도 3a 내지 도 3f를 참조하면, 본 발명의 유기전계발광표시장치는 표시영역과 비표시영역으로 구분되고, 상기 표시영역에는 복수의 화소 영역이 매트릭스 형태로 정의된다.

상기 화소 영역은 데이터 라인, 게이트 라인 및 전원라인(미도시)에 의해 정의되고, 상기 데이터 라인, 게이트 라인 및 전원라인들이 교차하는 영역에는 스위칭 트랜지스터(SW-TFT) 및 구동 트랜지스터(DR-TFT)들이 배치된다. 또한, 화소 영역에는 유기발광다이오드(OLED)가 구동 트랜지스터(DR-TFT)와 전기적으로 연결된다.

따라서, 여기서는 유기전계발광표시장치의 화소 영역에서 구동 박막 트랜지스터(DR-TFT) 영역 및 유기발광다이오드(OLED)가 배치된 화소 영역(Pixel)을 중심으로 설명한다.

본 발명의 상기 구동 박막 트랜지스터(DR-TFT)와 구동 박막 트랜지스터(DR-TFT)와 중첩되도록 배치되는 광차단층의 구조 및 형성 방법은 스위칭 박막 트랜지스터(SW-TFT) 영역에서도 동일하게 적용된다.

먼저, 상기 구동 박막 트랜지스터(DR-TFT) 영역 및 화소 영역(Pixel)이 구획된 기판(100) 상에 제1층(101), 제2층(102) 및 제3층(103)을 순차적으로 적층한다.

상기 제1층은 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 니켈(nickel; Ni), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo), 티타늄(titanium; Ti), MoTi, 백금(platinum; Pt), 탄탈(tantalum; Ta) 등과 같은 저저항 불투명 도전물질중 어느 하나의 금속으로 형성할 수 있다.

상기 제2층(102)은 제3층(103)과 함께 건식각 공정을 진행할 수 있는 실리콘 옥사이드(Silicon Oxide), 나이트라이드(Nitride) 계열의 절연물질일 수 있다. 예를 들어, 상기 제2층(102)은 SiO₂, SiO_x, SiN_x 와 같은 물질일 수 있다.

하지만, 경우에 따라서는 제2층(102)은 투명성 도전물질로 된 인듐-틴-옥사이드(Indium Tin Oxide; ITO), 인듐-징크-옥사이드(Indium Zinc Oxide; IZO) 또는 ITZO로 형성할 수 있다.

또한, 상기 제3층(103)은 상부에 형성될 산화물 절연층과 화학적 반응에 의해 산화막(O₂)을 형성하지 않는 몰리브덴(Mo) 또는 텅스텐(W) 또는 이중 어느 하나를 포함하는 합금으로 형성될 수 있다.

상기와 같이, 기판(100) 상에 제1 내지 제3층(101, 102, 103)들이 형성되면, 도 3b 도시된 바와같이, 마스크 공정을 진행하여 기판(100)의 구동 박막 트랜지스터(DR-TFT) 영역에 광차단층(110)을 형성한다.

상기 광차단층(110)은 제1광차단패턴(110a), 제2광차단패턴(110b) 및 제3광차단패턴(110c)으로 구성될 수 있다. 위에서 설명한 바와 같이, 본 발명의 광차단층(110)은 제1 및 제3광차단패턴(110a, 110c)은 금속 물질로 형성하고, 상기 제1광차단패턴(110a)과 상기 제3광차단패턴(110c) 사이에 배치된 제2광차단패턴(110b)은 절연 물질일 수 있다.

상기와 같이, 기판(100) 상에 광차단층(110)이 형성되면, 상기 기판(100)의 전면에 버퍼층(112)을 형성한다.

상기 버퍼층(112)은 실리콘 산화물(SiOx, SiO₂)의 단일층으로 형성하거나, 실리콘 질화물(SiNx) 및 실리콘 산화물(SiOx)을 연속적으로 증착하여 형성할 수 있다.

그런 다음, 도 3c에 도시한 바와 같이, 기판(100)의 전면에 반도체층을 형성하고, 마스크 공정을 진행하여 구동 박막 트랜지스터(DR-TFT) 영역에 채널층(214)을 형성한다.

상기 반도체층은 산화물 반도체층일 수 있다. 예를 들어, 인듐(In), 아연(Zn), 갈륨(Ga) 또는 하프늄(Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다. 예컨대 스퍼터링 (sputtering) 공정으로 Ga-In-Zn-O 산화물 반도체를 형성할 경우, In2O3, Ga2O3 및 ZnO 로 형성된 각각의 타겟을 이용하거나, Ga-In-Zn 산화물의 단일 타겟을 이용할 수 있다. 또한, 스퍼터링 (sputtering) 공정으로 hf-In-Zn-O 산화물 반도체를 형성할 경우, HfO2, In2O3 및 ZnO로 형성된 각각의 타겟을 이용하거나, Hf-In-Zn 산화물의 단일 타겟을 이용할 수 있다.

또한, 본 발명에서는 상기 채널층(214) 형성 공정시 하프톤 마스크 또는 회절 마스크를 이용하여 상기 광차단층(110)을 노출하는 콘택홀(C1)을 형성한다.

상기 콘택홀(C1)은 이후 형성되는 드레인 전극과의 전기적 접촉을 위하여 형성하므로 상기 광차단층(110) 중 제2 및 제3 광차단패턴들(110b, 110c)은 식각하고, 제1 광차단패턴(110a)은 일부가 노출되도록 한다.

이는 상기 광차단층(110)의 제1 및 제3 광차단패턴들(110a, 110c)이 식각 단면이 좋지 않거나 언더 컷으로 인하여 어느 하나의 패턴이 드레인 전극과 전기적으로 접촉되지 않는 것을 방지하기 위함이다.

상기 드레인 전극과 제1 및 제3 광차단패턴들(110a, 110c) 중 어느 하나의 패턴이 전기적으로 연결되지 않으면, 광차단층(110) 영역에서 기생 커패시턴스가 발생되어 소자 특성을 저하시키는 문제가 있다.

상기와 같이, 기판(100) 상에 채널층(214)과 콘택홀(C1)이 형성되면, 기판(100)의 전면에 절연막을 형성한 다음, 마스크 공정에 따라 상기 채널층(214) 상에 게이트절연막(113)을 형성한다. 상기 게이트절연막(113)은 실리콘 산화물(SiOx)의 단일층으로 형성하거나, 실리콘 질화물(SiNx) 및 실리콘 산화물(SiOx)을 연속으로 증착하여 형성할 수 있다.

상기와 같이, 기판(100) 상에 게이트절연막이 형성되면, 게이트금속막을 상기 기판(100)의 전면에 형성한 다음, 마스크 공정을 진행하여 상기 게이트절연막(113) 상에 게이트 전극(215)을 형성한다.

상기 게이트금속막은 제1 내지 제3 게이트금속막들이 연속하여 적층된막들일 수 있고, 상기 제1 게이트금속막은 크롬(Cr)과 같이 빛의 반사율이 낮은 도전성 물질이고, 제2 게이트금속막은 투명성 도전물질인 ITO,IZO, ITZO 중 어느 하나의 금속막일 수 있다.

또한, 상기 제3 게이트금속막은 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 니켈(nickel; Ni), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo), 티타늄(titanium; Ti), 백금(platinum; Pt), 탄탈(tantalum; Ta) 등과 같은 저저항 불투명 도전물질중 어느 하나의 금속막 또는 이들 물질의 합금을 포함한 이중막 구조 또는 적어도 2개 이상의 금속막이 적층된 구조로 형성될 수 있다.

따라서, 상기 게이트 전극(215)은 제1 내지 제3 게이트패턴(215a, 215b, 215c)으로 패터닝되고, 상기 제1 게이트패턴(215a)은 저반사 기능을 하기 때문에 기판(100) 배면을 통하여 반사되는 반사광이 줄어들어 화면 품위를 개선할 수 있다.

도면에서는 게이트 전극(215)을 중심으로 설명하였지만, 게이트 전극(215)과 동일층에 동일한 물질로 형성되는 게이트 라인, 게이트 패드 등도 상기 게이트 전극(215)과 같이 다수의 패턴층들로 이루어진다.

상기와 같이, 기판(100) 상에 게이트 전극(215)이 형성되면, 도 3d에 도시한 바와 같이, 기판(100)의 전면에 층간절연막(116)을 형성하고, 마스크 공정을 진행하여 상기 채널층(214)과, 상기 콘택홀(C1) 영역과 대응되는 상기 제1광차단패턴(110a)의 일부를 노출하는 콘택홀을 형성한다.

그런 다음, 상기 기판(100)의 전면에 소스/드레인 금속막을 형성하고, 마스크 공정을 진행하여 소스전극(117), 드레인 전극(217)을 형성한다.

상기 소스/드레인 금속막은 제1 내지 제3 소스/드레인 금속막들이 연속하여 적층된막들일 수 있고, 상기 제1 소스/드레인 금속막은 크롬(Cr)과 같이 빛의 반사율이 낮은 도전성 물질이고, 제2 소스/드레인 금속막은 투명성 도전물질인 ITO,IZO, ITZO 중 어느 하나의 금속막일 수 있다.

상기 제3 소스 금속막은 알루미늄, 알루미늄 합금, 텅스텐, 구리,니켈, 크롬, 몰리브덴, 티타늄, 백금, 탄탈 등과 같은 저저항 불투명 도전물질을 사용할 수 있다. 또한, 인듐-틴-옥사이드(Indium Tin Oxide; ITO), 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)와 같은 투명한 도전물질과 불투명 도전물질이 적층된 다층 구조로 형성할 수 있다.

따라서, 상기 소스전극(117)은 제1 내지 제3 소스전극패턴(117a, 117b, 117c)들이 적층된 구조로 형성되고, 맨 하단에 배치되는 제1 소스전극패턴(117a)은 저반사 기능을 하기 때문에 기판(100) 배면을 통하여 반사광이 줄어들어 화면 품위를 개선할 수 있다.

또한, 상기 드레인전극(217)은 제1 내지 제3 드레인전극패턴(217a, 217b, 217c)들이 적층된 구조로 형성되고, 맨 하단에 배치되어 있는 제1 드레인전극패턴(217a)은 저반사 기능을 하기 때문에 기판(100) 배면을 통하여 반사광이 줄어들어 화면 품위를 개선할 수 있다.

상기 게이트 전극(215), 채널층(214), 게이트 절연막(113), 소스전극(117) 및 드레인 전극(217)들은 구동 박막 트랜지스터(DR-TFT)를 구성한다.

상기와 같이, 기판(100) 상에 구동 박막 트랜지스터가 완성되면, 도 3f에 도시한 바와 같이, 기판(100)의 전면에 보호막(216)을 형성한다. 또한, 상기 화소 영역(Pixel)의 보호막(216) 상에는 컬러필터 레진을 이용하여 컬러필터층(CF)을 형성한다.

그런 다음, 상기 기판(100) 전면에 오버코트층(227)을 형성하고, 마스크 공정을 진행하여 상기 드레인 전극(217)의 제3 드레인전극패턴(217c) 일부를 노출하는 콘택홀 공정을 진행한다. 즉, 콘택홀 공정으로 상기 드레인 전극(217)의 일부와 대응되는 상기 층간절연막(116) 및 오버코트층(227)이 식각되어, 상기 드레인 전극(217)의 제3 드레인전극패턴(217c) 일부가 노출된다.

그런 다음, 기판(100) 전면에 투명성 도전물질을 형성한 다음, 마스크 공정에 따라 상기 컬러필터층(CF)과 대응되는 오버코트층(227) 상에 제1전극(253)을 형성한다. 상기 제1 전극(253)은 오버코트층(227)에 형성된 콘택홀을 통하여 노출된 드레인 전극(217)의 제3 드레인전극패턴(217c)과 전기적으로 연결된다.

또한, 하부발광 방식 유기발광표시장치의 경우에는 상기 제1 전극(253)은 유기발광다이오드의 캐소드 전극(Cathode)일 수 있다.

상기와 같이, 제 1 전극(253)이 화소 영역에 형성되면, 절연층을 기판(100) 전면에 형성하고, 마스크 공정에 따라 각각의 화소 영역을 구획하면서, 상기 제1 전극(253)이 노출되도록 뱅크층(228)을 형성한다.

상기와 같이, 뱅크층(228)이 기판(100) 상에 형성되면, 상기 기판(100) 전면에 유기발광층(254)과 제2 전극(255)을 형성하여, 유기발광다이오드(OLED)를 완성한다.

상기 유기발광층(254)은 정공주입층(HIL), 정공수송층(HTL), 발광층(EML), 전자수송층(ETL) 및 전자주입층(EIL)을 포함할 수 있다. 상기 정공수송층에는 전자차단층(EBL)을 더 포함할 수 있고, 상기 전자수송층(ETL)은 PBD, TAZ, Alq3, BAlq, TPBI, Bepp2와 같은 저분자재료를 사용하여 형성할 수 있다.

상기 유기발광층(254)의 발광층은 유기물에 따라 발광하는 색이 달라지므로, 각각의 화소 영역별로 적색(R), 녹색(G), 청색(B) 발광층을 형성하여, 풀컬러(Full color)를 구현하거나, 상기 발광층을 적색(R), 녹색(G), 청색(B) 유기물질들이 적층된 백색 발광층으로 구현할 수 있다.

본 발명에서는 기판(100)의 화소 영역에 컬러필터들이 형성되기 때문에 발광층(EML)은 백색광을 발생하는 것이 바람직하다.

이와 같이, 본 발명의 유기전계발광표시장치 및 그 제조방법은, 유기전계발광표시장치의 박막 트랜지스터와 신호배선들을 저반사 특성을 갖는 금속막을 포함하는 다층 구조로 형성하여, 외부광에 의한 화면 품의 저하를 방지한 효과가 있다.

도 4a 및 도 4b는 도 3f의 X와 Y 영역을 확대한 도면이다.

도 4a 및 도 4b에 도시된 바와 같이, 본 발명의 유기전계발광표시장치의 광차단층(110)은 제1 내지 제3 광차단패턴들(110a, 110b, 110c)로 구성된다.

상기 제3 광차단패턴(110c)은 도 3a 내지 도 3f에서 설명한 바와 같이, 버퍼층(112)과의 화학적 반응에 의하 반사율 특성이 높은 산화티타늄(TiO₂)막이 형성되지 않도록 몰리브덴(Mo) 또는 텅스텐(W)으로 형성한다.

또한, 상기 제2 광차단패턴(110b)은 제3 광차단패턴(110c)과 함께 건식각 공정을 진행할 수 있는 실리콘 옥사이드(Silicon Oxide), 나이트라이드(Nitride) 계열의 절연물질로 형성되기 때문에 한번의 건식각 공정으로 상기 버퍼층(112), 제3 광차단패턴(110c) 및 제2 광차단패턴(110b)이 식각될 수 있다.

하지만, 상기 광차단층(110)의 제1 광차단패턴(110a)은 광차단층(110)과의 전기적으로 연결되는 드레인 전극(217)과의 콘택 특성을 향상시키기 위해 건식각 공정으로 제거하지 않는다.

따라서, 상기 광차단층(110)의 제1 광차단패턴(110a)과 제3 광차단패턴(110c)은 식각 선택비가 다른 물질을 사용하는 것이 바람직하다.

도 4b에 도시된 바와 같이, 광차단층(110)의 가장자리 영역에서는 제1 광차단패턴(110a)과 제3 광차단패턴(110c)의 식각 선택비를 조절하여, 완만한 테이퍼를 갖는 경사면(S)을 구현할 수 있는 것을 볼 수 있다.

또한, 상기 콘택홀(C1) 영역에서는 상기 드레인 전극(217)이 상기 광차단층(110)의 제2 광차단패턴(110b) 및 제3 광차단패턴(110c)과는 측면 접촉(T2: side contact)을 하고, 상기 광차단층(110)의 제1 광차단패턴(110a)과는 직접(수직) 접촉(T1: direct contact)을 하는 것을 볼 수 있다.

상기와 같이, 드레인 전극(217)이 콘택홀(C1) 영역에서 측면 접촉(T2)과 직접 접촉(T1)을 하도록 하는 이유는, 만약, 콘택홀(C1) 영역에서 상기 광차단층(110)의 제1 내지 제3 광차단패턴들(110a, 110b, 110c)을 모두 식각하게 되면, 맨 하단에 위치한 상기 제1 광차단패턴(110a)의 가장자리 측면은 상기 제2 광차단패턴(110b)의 가장자리 내측으로 언더 컷(under cout)이 발생하기 때문이다.

상기와 같이, 제1 광차단패턴(110a)에서 언더 컷이 발생되면, 상기 드레인 전극(217)은 콘택홀(C1) 영역에서 상기 광차단층(110)의 제3 광차단패턴(110c)하고만 측면 접촉(T2)을 하게 되어, 상기 제1 광차단패턴(110a)과 제3 광차단패턴(110c) 사이에 기생 커패시턴스가 발생한다.

상기와 같이, 광차단층(110) 영역에서 기생 커패시턴스가 형성되면, 박막 트랜지스터 또는 광차단층(110)과 전기적으로 접촉되는 드레인 전극(217)의 신호 왜곡을 유발하여 소자 성능을 저하시킨다.

하지만, 본 발명에서는 콘택홀(C1) 영역에서 드레인 전극(217)이 상기 광차단층(110)의 제1 및 제3 광차단패턴들(110a, 110c)과 전기적으로 연결되기 때문에 광차단층(110) 영역에서 기생 커패시턴스 발생을 방지할 수 있는 효과가 있다.

이와 같이, 본 발명에서는 박막 트랜지스터에 배치되는 광차단층과 버퍼층 사이에서 반사율이 높은 산화막이 생성되지 않도록 하면서, 하나의 식각(건식각) 공정만으로 상기 광차단층에 콘택홀을 형성할 수 있도록 하였다.

도 5a 내지 도 5f는 본 발명의 유기전계발광표시장치에서 광차단층 영역에 콘택홀을 형성하는 공정을 구체적으로 도시한 도면이다.

도 3c와 함께 도 5a 내지 도 5f를 참조하면, 본 발명의 유기전계발광표시장치의 구동 박막 트랜지스터(DR-TFT) 영역에 광차단층(110), 버퍼층(112)이 형성되면, 기판(100)의 전면에 반도체층(214a)을 형성한다.

상기와 같이, 기판(100) 상에 반도체층(214a)이 형성되면, 하프톤 마스크 또는 회절 마스크 공정을 이용하여, 상기 구동 박막 트랜지스터(DR-TFT)의 채널층(214)이 형성될 영역에 제1 감광막패턴(400)을 형성한다.

그런 다음, 상기 제1 감광막패턴(400)을 식각 마스크로 하여 상기 광차단층(110) 상에 버퍼층(112)의 일부를 제거하여 콘택홀(C1)을 형성한다.

이때, 박막 트랜지스터 영역에는 상기 버퍼층(112) 상에 반도체패턴(214b)이 형성된다.

그런 다음, 도 5c에 도시한 바와 같이, 콘택홀(C1) 영역에서는 건식각 공정을 진행하여 상기 광차단층(110)의 제1 광차단패턴(110a) 일부를 노출시킨다.

상기 제1 광차단패턴(110a)의 일부가 콘택홀(C1) 영역에 남아 있는 이유는 도 4a에서 설명한 바와 같이, 드레인 전극과의 직접 접촉을 위해서이다.

상기와 같이, 콘택홀(C1) 영역에서 제1 광차단패턴(110a)의 일부가 노출되면, 도 5d에 도시한 바와 같이, 에싱 공정(ashing)을 진행하여 상기 반도체패턴(214b) 상에 제2 감광막패턴(500)을 형성한다.

상기와 같이, 제2 감광막패턴(500)이 형성되면, 도 5e 및 도 5f에 도시한 바와 같이, 제2 감광막패턴(500)을 마스크로 하여 상기 버퍼층(112) 상에 채널층(214)을 형성한다.

그런 다음, 기판(100)의 전면에 층간절연막(116)을 형성한다.

상기와 같이, 본 발명에서는 제1 광차단패턴(110a)과 제3 광차단패턴(110c)의 식각 선택비가 다른 물질로 형성하여, 광차단층(110)의 콘택홀(C1) 영역에서의 전기적 접촉 특성을 개선하면서, 광차단층(110)에서 기생 커패시턴스가 발생되지 않도록 하였다.

100: 기판 112: 버퍼층
116: 층간절연막 215: 게이트 전극
117: 소스 전극 217: 드레인 전극
110: 광차단층 253: 제1 전극
254: 유기발광층 255: 제2 전극

Claims

박막트랜지스터 영역 및 화소 영역(Pixel)이 구획된 기판;
상기 박막 트랜지스터 영역의 기판 상에 제1 내지 제3 광차단패턴들이 적층된 광차단층;
상기 광차단층 상에 배치된 버퍼층, 채널층, 게이트 전극, 소스 전극 및 드레인 전극으로 구성된 박막 트랜지스터;
상기 기판의 화소 영역에 배치된 컬러필터층; 및
상기 컬러필터층과 대응되도록 배치되고, 제1 전극, 유기발광층 및 제2 전극으로 구성된 유기발광다이오드를 포함하며,
상기 광차단층은 일부에 콘택홀을 구비하고, 상기 드레인 전극은 상기 콘택홀 영역에서 상기 광차단층의 제2 광차단패턴 및 제3 광차단패턴과는 측면 접촉하고, 상기 제1 광차단패턴과는 수직 접촉하는 유기전계발광표시장치.
제1항에 있어서, 상기 기판 상에 배치된 제1 광차단패턴과, 상기 제2 광차단패턴 상에 배치된 상기 제3 광차단패턴은 도전성 금속 물질 인 것을 특징으로 하는 유기전계발광표시장치.
제1항에 있어서, 상기 광차단층의 제2 광차단패턴은 절연물질인 것을 특징으로 하는 유기전계발광표시장치.
제1항에 있어서, 상기 게이트 전극, 소스 전극 및 드레인 전극은 적어도 둘 이상의 금속패턴들이 적층된 것을 특징으로 하는 유기전계발광표시장치.
삭제
박막 트랜지스터 영역 및 화소 영역이 구획된 기판을 제공하는 단계;
상기 기판 상에 제1 내지 제3층을 순차적으로 형성하는 단계;
상기 제1 내지 제3층이 형성된 기판 상에 마스크 공정을 진행하여 상기 박막 트랜지스터 영역에 제1, 제2 및 제3 광차단패턴들이 적층된 광차단층을 형성하는 단계;
상기 광차단층이 형성된 기판 상에 채널층을 형성하는 단계;
상기 제1 광차단패턴의 일부가 노출되도록 상기 제2 광차단패턴과 상기 제3 광차단패턴을 식각하여, 상기 광차단층에 콘택홀을 형성하는 단계;
상기 광차단층이 형성된 기판 상에 게이트 전극, 소스 전극 및 드레인 전극을 형성하여 박막 트랜지스터를 형성하는 단계;
상기 박막 트랜지스터가 형성된 기판 상에 보호막을 형성하고, 상기 화소 영역과 대응되는 보호막 상에 컬러필터층을 형성하는 단계; 및
상기 컬러필터층이 형성된 기판 상에 제1 전극, 유기발광층 및 제2 전극으로 구성된 유기발광다이오드를 형성하는 단계를 포함하고,
상기 드레인 전극은 상기 콘택홀 영역에서 상기 광차단층의 상기 제2 광차단패턴 및 상기 제3 광차단패턴과는 측면 접촉하고, 상기 제1 광차단패턴과는 수직 접촉하는 것을 특징으로 하는 유기전계발광표시장치 제조방법.
제6항에 있어서, 상기 제1 광차단패턴은 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 니켈(nickel; Ni), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo), 티타늄(titanium; Ti), 백금(platinum; Pt), 탄탈(tantalum; Ta) 중 어느 하나의 금속으로 형성된 것을 특징으로 하는 유기전계발광표시장치 제조방법.
제6항에 있어서, 상기 제2 광차단패턴은 SiO₂, SiO_x, SiN_x 중 어느 하나로 형성된 것을 특징으로 하는 유기전계발광표시장치 제조방법.
제6항에 있어서, 상기 제3 광차단패턴은 몰리브덴(Mo), 텅스텐(W) 또는 이들의 합금으로 형성된 것을 특징으로 하는 유기전계발광표시장치 제조방법.
제6항에 있어서, 상기 게이트 전극, 소스 전극 및 드레인 전극은 적어도 둘 이상의 금속패턴들이 적층된 것을 특징으로 하는 유기전계발광표시장치 제조방법.
기판;
상기 기판 상에 제1 광차단패턴, 제2 광차단패턴 및 제3 광차단패턴이 차례대로 적층된 광차단층;
채널층, 게이트 전극, 소스 전극 및 드레인 전극을 포함하고, 상기 광차단층 상에 배치된 박막 트랜지스터; 및
유기발광층을 포함하는 유기발광다이오드를 포함하며,
상기 광차단층은 일부에 콘택홀을 구비하고, 상기 드레인 전극은 상기 콘택홀 영역에서 상기 제2 광차단패턴 및 상기 제3 광차단패턴과는 측면 접촉하고, 상기 제1 광차단패턴과는 수직 접촉하는 유기전계발광표시장치.