[go: up one dir, main page]

KR102238647B1 - 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법 - Google Patents

저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법 Download PDF

Info

Publication number
KR102238647B1
KR102238647B1 KR1020140132496A KR20140132496A KR102238647B1 KR 102238647 B1 KR102238647 B1 KR 102238647B1 KR 1020140132496 A KR1020140132496 A KR 1020140132496A KR 20140132496 A KR20140132496 A KR 20140132496A KR 102238647 B1 KR102238647 B1 KR 102238647B1
Authority
KR
South Korea
Prior art keywords
level
tile
memory cell
write
reset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020140132496A
Other languages
English (en)
Other versions
KR20160039435A (ko
Inventor
이용규
이영택
변대석
백인규
장만
리지에 짱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140132496A priority Critical patent/KR102238647B1/ko
Priority to US14/724,909 priority patent/US9514813B2/en
Publication of KR20160039435A publication Critical patent/KR20160039435A/ko
Application granted granted Critical
Publication of KR102238647B1 publication Critical patent/KR102238647B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0088—Write with the simultaneous writing of a plurality of cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Read Only Memory (AREA)

Abstract

저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법이 개시된다. 본 발명의 기술적 사상에 따른 저항성 메모리 장치의 동작방법은, 온도를 검출하는 단계와, 온도 검출 결과에 따라, 메모리 셀에 대한 셋(SET) 기록을 위한 셋 전압 및/또는 셋 전류의 레벨을 설정하는 단계와, 상기 온도 검출 결과에 따라, 메모리 셀에 대한 리셋(RESET) 기록을 위한 리셋 전압의 레벨을 설정하는 단계 및 상기 설정된 레벨에 따라 상기 메모리 셀에 대한 기록 동작을 수행하는 단계를 구비하는 것을 특징으로 한다.

Description

저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법{Resistive Memory Device, Resistive Memory System and Operating Method thereof}
본 발명의 기술적 사상은 저항성 메모리 장치에 관한 것으로서, 상세하게는 온도 보상을 수행하는 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법에 관한 것이다.
메모리 장치의 고용량화 및 저전력화의 요구에 따라 비휘발성인 동시에 리프레쉬가 필요 없는 차세대 메모리 장치들에 대한 연구가 진행되고 있다. 이러한 차세대 메모리 장치는 DRAM(Dynamic Random Access Memory)의 고집적성, 플래쉬 메모리의 비휘발성, SRAM(Static RAM)의 고속성 등을 갖출 것이 요구된다. 차세대 메모리 장치로서, PRAM(Phase change RAM), NFGM(Nano Floating Gate Memory), PoRAM(Polymer RAM), MRAM(Magnetic RAM), FeRAM(Ferroelectric RAM), RRAM(Resistive RAM) 등이 상술한 요구 사항에 부응하는 차세대 메모리 장치로 거론되고 있다.
본 발명의 기술적 사상이 해결하려는 과제는, 온도 변화에 따라 셀 특성이 변동됨에 의해 기록 동작의 성능이 저하되는 문제를 개선한 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법을 제공하는 데에 있다.
본 발명의 기술적 사상에 따른 저항성 메모리 장치의 동작방법은, 온도를 검출하는 단계와, 온도 검출 결과에 따라, 메모리 셀에 대한 셋(SET) 기록을 위한 셋 전압 및/또는 셋 전류의 레벨을 설정하는 단계와, 상기 온도 검출 결과에 따라, 메모리 셀에 대한 리셋(RESET) 기록을 위한 리셋 전압의 레벨을 설정하는 단계 및 상기 설정된 레벨에 따라 상기 메모리 셀에 대한 기록 동작을 수행하는 단계를 구비하는 것을 특징으로 한다.
바람직하게는, 상기 셋(SET) 기록에서, 메모리 셀을 통해 흐르는 셋 전류의 레벨에 따라 상기 메모리 셀의 저항 값이 변동되고, 상기 리셋(RESET) 기록에서, 메모리 셀에 인가되는 리셋 전압의 레벨에 따라 상기 메모리 셀의 저항 값이 변동되는 것을 특징으로 한다.
또한 바람직하게는, 상기 저항성 메모리 장치는 상기 셋 전압 및 리셋 전압을 생성하는 전원 발생부와 상기 셋 전류를 생성하는 전류 제어부를 구비하고, 상기 저항성 메모리 장치의 동작방법은, 상기 온도 검출 결과에 따라, 상기 셋 전압 및/또는 리셋 전압의 레벨을 조절하기 위한 제1 제어신호를 생성하는 단계 및 상기 온도 검출 결과에 따라, 상기 셋 전류의 레벨을 조절하기 위한 제2 제어신호를 생성하는 단계를 더 구비하는 것을 특징으로 한다.
또한 바람직하게는, 온도가 증가할 때 상기 리셋 전압의 레벨이 낮게 조절되고, 온도가 감소할 때 상기 리셋 전압의 레벨이 높게 조절되는 것을 특징으로 한다.
또한 바람직하게는, 온도가 증가할 때 상기 셋 전류의 레벨이 낮게 조절되고, 온도가 감소할 때 상기 셋 전류의 레벨이 높게 조절되는 것을 특징으로 한다.
또한 바람직하게는, 온도 변화와 무관하게 상기 셋 전압이 일정한 레벨을 유지하도록 조절되는 것을 특징으로 한다.
또한 바람직하게는, 온도 변화와 무관하게 상기 셋 전류가 일정한 레벨을 유지하도록 조절되는 것을 특징으로 한다
또한 바람직하게는, 상기 저항성 메모리 장치는 제1 타일(Tile) 및 제2 타일(Tile)을 포함하고, 상기 메모리 셀에 대한 기록 동작을 수행하는 단계는, 상기 제1 타일(Tile)에 대해 레벨 조절된 셋 전압 및/또는 셋 전류에 따라 셋 기록 동작을 수행하는 단계 및 상기 셋 기록 동작과 함께, 상기 제2 타일(Tile)에 대해 레벨 조절된 리셋 전압에 따라 리셋 기록 동작을 수행하는 단계를 포함하는 것을 특징으로 한다.
또한 바람직하게는, 레벨 조절된 셋 전압 및/또는 셋 전류에 의한 셋 기록 동작과 레벨 조절된 리셋 전압에 의한 리셋 기록 동작이 동시에 수행되는 것을 특징으로 한다.
또한 바람직하게는, 상기 온도를 검출하는 단계는, 노멀 상태 대비하여 온도가 감소되었음을 나타내는 제1 검출 신호 또는 상기 노멀 상태 대비하여 온도가 증가하였음을 나타내는 제2 검출 신호를 발생하고, 상기 온도 검출 결과에 따라, 고온 상태에서의 기록 조건 또는 저온 상태에서의 기록 조건이 설정되는 것을 특징으로 한다.
또한 바람직하게는, 고온 상태에서의 기록 조건이 설정된 경우, 상대적으로 낮은 동작 전압에 의해 기록 동작이 수행되도록 상기 셋 전압, 셋 전류 및 리셋 전압의 레벨이 조절되고, 저온 상태에서의 기록 조건이 설정된 경우, 상대적으로 높은 동작 전압에 의해 기록 동작이 수행되도록 상기 셋 전압, 셋 전류 및 리셋 전압의 레벨이 조절되는 것을 특징으로 한다.
한편, 본 발명의 기술적 사상에 따른 저항성 메모리 장치는, 다수의 메모리 셀들을 포함하는 메모리 셀 어레이와, 상기 메모리 셀로 셋 전압 및 리셋 전압을 제공하는 전원 발생부와, 상기 메모리 셀로 인가되는 셋 전류의 레벨을 조절하는 전류 제어부, 온도를 검출하는 온도 센서 및 상기 메모리 셀에 대한 기록 동작을 제어하는 제어 로직을 구비하고, 온도 검출 결과에 따라, 상기 메모리 셀에 대한 셋(SET) 기록을 위한 셋 전류의 레벨이 조절됨과 함께, 상기 메모리 셀에 대한 리셋(RESET) 기록을 위한 리셋 전압의 레벨이 조절되는 것을 특징으로 한다.
본 발명의 기술적 사상에 따른 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법은, 온도 변화에 따라 기록 전압 및 기록 레벨을 조절함으로써 기록 동작시 온도를 보상하므로 기록 성능을 향상할 수 있는 효과가 있다.
또한, 본 발명의 기술적 사상에 따른 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법은, 셋 기록과 리셋 기록시 저항 값을 결정하는 요소가 다른 경우에도 온도 보상된 셋 기록과 리셋 기록을 동시에 수행할 수 있는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 메모리 장치를 포함하는 메모리 시스템을 나타내는 블록도이다.
도 2는 도 1의 메모리 장치의 일 구현 예를 나타내는 블록도이다.
도 3은 도 2의 메모리 셀 어레이의 일 구현예를 나타내는 회로도이다.
도 4a 내지 도 4c는 도 3의 메모리 셀(MC)의 변형 예들을 나타내는 회로도들이다.
도 5는 온도 변화에 따른 메모리 셀(MC)의 전압-전류 특성 곡선을 나타내는 그래프이다.
도 6은 본 발명의 일 실시예에 따른 데이터 기록 회로를 나타내는 블록도이다.
도 7 내지 도 10은 본 발명의 일 실시예에 따라 온도 변동에 따른 전압 또는 전류의 레벨을 나타내는 그래프이다.
도 11은 본 발명의 다른 실시예에 따른 저항성 메모리 장치의 동작의 일 예를 나타내는 도면이다.
도 12는 본 발명의 일 실시예에 따른 저항성 메모리 장치의 동작방법을 나타내는 플로우차트이다.
도 13은 본 발명의 다른 실시예에 따른 메모리 장치를 포함하는 메모리 시스템을 나타내는 블록도이다.
도 14는 본 발명의 실시예에 따른 메모리 시스템을 메모리 카드 시스템에 적용한 예를 나타내는 블록도이다.
도 15는 본 발명의 실시예들에 따른 메모리 시스템을 SSD 시스템에 적용한 예를 나타내는 블록도이다.
도 16은 본 발명의 실시예들에 따른 메모리 시스템을 포함하는 컴퓨팅 시스템을 나타내는 블록도이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명한다. 본 발명의 실시예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용한다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하거나 축소하여 도시한 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
또한, 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 벗어나지 않으면서, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은 본 발명의 일 실시예에 따른 메모리 장치를 포함하는 메모리 시스템을 나타내는 블록도이다. 본 발명의 실시예에서, 상기 메모리 장치는 저항성 메모리 셀들을 포함함에 따라 저항성 메모리 장치로 지칭될 수 있다. 또는, 본 발명의 실시예에서 상기 메모리 장치는 다양한 종류의 메모리 셀들을 포함할 수 있으며, 예컨대 상기 메모리 셀들이 복수의 제1 신호 라인들 및 복수의 제2 신호 라인들이 교차하는 영역에 배치됨에 따라, 상기 메모리 장치는 크로스 포인트(cross-point) 메모리 장치로 지칭되어도 무방하다. 이하의 본 발명의 실시예들을 설명함에 있어서 상기 메모리 장치는 저항성 메모리 장치인 것으로 가정한다.
도 1을 참조하면, 메모리 시스템(10)은 메모리 장치(100) 및 메모리 콘트롤러(200)를 포함할 수 있다. 메모리 장치(100)는 메모리 셀 어레이(110), 기록/독출 회로(120), 제어 로직(130) 및 온도 센서(140)를 포함할 수 있다. 메모리 셀 어레이(110)가 저항성 메모리 셀들을 포함하는 경우, 메모리 시스템(10)은 저항성 메모리 시스템으로 지칭될 수 있다.
메모리 콘트롤러(200)는 호스트(Host)로부터의 기록/독출 요청에 응답하여 메모리 장치(100)에 저장된 데이터를 독출하거나, 또는 메모리 장치(100)에 데이터를 기록하도록 메모리 장치(100)를 제어할 수 있다. 구체적으로, 메모리 콘트롤러(200)는 메모리 장치(100)에 어드레스(ADDR), 커맨드(CMD) 및 제어 신호(CTRL)를 제공함으로써, 메모리 장치(100)에 대한 프로그램(program)(또는 기록), 독출(read) 및 소거(erase) 동작을 제어할 수 있다. 또한, 기록될 데이터(DATA)와 독출된 데이터(DATA)가 메모리 콘트롤러(200)와 메모리 장치(100) 사이에서 송수신될 수 있다.
도시되지는 않았으나, 메모리 콘트롤러(200)는 램(RAM), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface) 및 메모리 인터페이스(memory interface)를 포함할 수 있다. 램은 프로세싱 유닛의 동작 메모리로서 이용될 수 있다. 프로세싱 유닛은 메모리 콘트롤러(200)의 동작을 제어할 수 있다. 호스트 인터페이스는 호스트(Host) 및 메모리 콘트롤러(200) 사이의 데이터 교환을 수행하기 위한 프로토콜(protocol)을 포함할 수 있다. 예를 들어, 메모리 콘트롤러(200)는 USB, MMC, PCI-E, ATA(Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI, ESDI, 그리고 IDE(Integrated Drive Electronics) 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 외부(HOST)와 통신하도록 구성될 수 있다.
메모리 셀 어레이(110)는 복수의 제1 신호 라인들과 복수의 제2 신호 라인들이 교차하는 영역들에 각각 배치되는 복수의 메모리 셀들(미도시)을 포함할 수 있다. 일 실시예에서, 복수의 제1 신호 라인들은 복수의 비트 라인들일 수 있고, 복수의 제2 신호 라인들은 복수의 워드 라인들일 수 있다. 다른 실시예에서, 복수의 제1 신호 라인들은 복수의 워드 라인들일 수 있고, 복수의 제2 신호 라인들은 복수의 비트 라인들일 수 있다.
또한, 복수의 메모리 셀들 각각은 하나의 비트를 저장하는 싱글 레벨 셀(SLC, single level cell)일 수 있으며, 또는 적어도 2 비트 이상의 데이터를 저장할 수 있는 멀티 레벨 셀(MLC, multi level cell)일 수 있다. 또는, 메모리 셀 어레이(110)는 싱글 레벨 셀과 멀티 레벨 셀을 함께 포함하여도 무방하다. 하나의 메모리 셀에 하나의 비트의 데이터가 기록되는 경우, 메모리 셀들은 기록된 데이터에 따라 두 개의 저항 레벨 산포를 가질 수 있다. 또는, 하나의 메모리 셀에 2 개의 비트의 데이터가 기록되는 경우, 메모리 셀들은 기록된 데이터에 따라 네 개의 저항 레벨 산포를 가질 수 있다. 또 다른 실시예에서, 하나의 메모리 셀에 3 비트의 데이터가 저장되는 트리플 레벨 셀(TLC, triple level cell)의 경우, 메모리 셀들은 기록된 데이터에 따라 여덟 개의 저항 레벨 산포를 가질 수 있다 그러나, 본 발명은 이에 한정되지 않고, 다른 실시예에서, 메모리 셀들은 4 비트 이상의 데이터를 각각 저장할 수 있는 메모리 셀들을 포함할 수 있다.
또한, 일 실시예에서, 메모리 셀 어레이(110)는 2차원 수평 구조의 메모리 셀들을 포함할 수 있다. 다른 실시예에서, 메모리 셀 어레이(110)는 3차원 수직 구조의 메모리 셀들을 포함할 수 있다.
한편, 메모리 셀 어레이(110)는 가변 저항 소자(미도시)를 포함하는 저항형 메모리 셀들 또는 저항성 메모리 셀들을 포함할 수 있다. 예를 들어, 가변 저항 소자가 상변화(phase change) 물질(GST, Ge-Sb-Te)로서 온도에 따라 저항이 변화하는 경우에는 저항성 메모리 장치는 PRAM이 될 수 있다. 다른 예를 들어, 가변 저항 소자가 상부 전극, 하부 전극 및 그 사이에 있는 전이금속 산화물(complex metal oxide)로 형성된 경우에는 저항성 메모리 장치는 RRAM이 될 수 있다. 또 다른 예를 들어, 가변 저항 소자가 자성체의 상부 전극, 자성체의 하부 전극 및 그 사이에 있는 유전체로 형성된 경우에는 저항성 메모리 장치는 MRAM이 될 수 있다.
기록/독출 회로(120)는 메모리 셀들에 대한 기록 및 독출 동작을 수행한다. 기록/독출 회로(120)는 다수의 비트 라인들을 통해 메모리 셀들에 연결될 수 있으며, 메모리 셀들에 데이터를 기록하기 위한 기록 드라이버와, 메모리 셀들의 저항 성분을 센싱하는 센스 앰프를 포함할 수 있다.
제어 로직(130)은 메모리 장치(100)의 전반적인 동작을 제어할 수 있으며, 또한 기록 및 독출 등의 메모리 동작을 수행하기 위하여 기록/독출 회로(120)를 제어할 수 있다. 일 예로서, 메모리 장치(100)는 기록 및 독출 동작에 이용되는 각종 기록 전압 및 독출 전압을 생성하는 전원 발생 수단(미도시)을 포함할 수 있으며, 상기 제어 로직(130)의 제어 하에서 기록 전압 및 독출 전압의 레벨이 조절될 수 있다. 기록/독출 회로(120)는 상기 기록 전압 및 독출 전압을 수신하고 이를 메모리 셀 어레이(110)로 제공할 수 있다.
메모리 장치(100)에 대한 기록 동작에 있어서, 기록 데이터에 따라 메모리 셀 어레이(110)의 메모리 셀의 가변 저항은 그 저항 값이 증가할 수 있으며, 또는 메모리 셀의 가변 저항은 그 저항 값이 감소할 수 있다. 예컨대, 메모리 셀 어레이(110)의 메모리 셀들 각각은 현재 저장된 데이터에 따른 저항 값을 가질 수 있으며, 각각의 메모리 셀들로 기록될 데이터에 따라 저항 값이 증가하거나 감소할 수 있다. 상기와 같은 기록 동작은 리셋(Reset) 기록 동작과 셋(Set) 기록 동작으로 분류될 수 있다. 저항성 메모리 셀에서 셋(Set) 상태는 상대적으로 낮은 저항 값을 가지며, 반면에 리셋(Reset) 상태는 상대적으로 높은 저항 값을 가질 수 있다. 리셋(Reset) 기록 동작은 가변 저항의 저항 값이 증가하는 방향으로 기록 동작을 수행하며, 셋(Set) 기록 동작은 가변 저항의 저항 값이 감소하는 방향으로 기록 동작을 수행한다.
본 발명의 실시예에 따르면, 온도 센서(140)는 메모리 장치(100) 내부의 온도를 검출하고 검출 신호를 발생한다. 또한, 온도 검출 결과에 따라 메모리 셀 어레이(110)에 대한 기록 조건이 달리 설정되며, 예컨대 셋(Set) 기록 동작에 이용되는 셋 전압 및/또는 셋 전류의 레벨이 조절되며, 이와 함께 리셋(Reset) 기록 동작에 이용되는 리셋 전압의 레벨이 조절될 수 있다. 일 실시예로서, 셋(Set) 기록 동작의 경우 메모리 셀을 통해 흐르는 셋 전류의 레벨에 의해 저항 값이 변동될 수 있으며, 반면에 리셋(Reset) 기록 동작의 경우 메모리 셀에 인가되는 리셋 전압의 레벨에 의해 저항 값이 변동될 수 있다. 이 때, 온도 검출 결과에 따라 그 레벨이 조절된 셋 전류에 의해 메모리 셀에 대한 셋(Set) 기록 동작이 수행될 수 있으며, 또한 온도 검출 결과에 따라 그 레벨이 조절된 리셋 전압에 의해 메모리 셀에 대한 리셋(Reset) 기록 동작이 수행될 수 있다.
상기와 같은 동작에 따라, 저항 변화에 따라 데이터를 저장하는 저항성 메모리 장치에서 온도 변화에 대한 보상이 수행될 수 있으며, 온도에 따라 메모리 셀의 특성이 변동하는 경우에도 안정적으로 데이터를 기록할 수 있다. 또한, 셋(Set) 기록 동작과 리셋(Reset) 기록 동작에서 저항 값을 결정하는 요소(factor)가 서로 다른 경우에, 온도 검출 결과에 따라 레벨이 조절된 셋 전류 및 리셋 전압에 따라 기록 동작이 수행되므로 셋(Set) 기록 동작과 리셋(Reset) 기록 동작 각각에 대해 온도 변화에 따른 보상이 수행될 수 있다.
한편, 메모리 컨트롤러(200) 및 메모리 장치(100)는 하나의 반도체 장치로 집적될 수 있다. 예시적으로, 메모리 컨트롤러(200) 및 메모리 장치(100)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들어, 메모리 컨트롤러(200) 및 메모리 장치(100)는 하나의 반도체 장치로 집적되어 PC 카드(PCMCIA), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM/SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD), 유니버설 플래시 기억장치(UFS) 등을 구성할 수 있다. 다른 예를 들면, 메모리 컨트롤러(200) 및 메모리 장치(100)는 하나의 반도체 장치로 집적되어 SSD(Solid State Disk/Drive)를 구성할 수 있다.
상기와 같이 구성될 수 있는 저항성 메모리 시스템(10)에 구비되는 메모리 장치(100)의 구체적인 동작 예를 나타내면 다음과 같다. 도 2는 도 1의 메모리 장치의 일 구현 예를 나타내는 블록도이다.
도 2를 참조하면, 메모리 장치(100)는 메모리 셀 어레이(110), 기록/독출 회로(120), 제어 로직(130) 및 온도 센서(140)를 포함할 수 있다. 또한, 메모리 장치(100)는 전원 발생부(150), 로우 디코더(160) 및 칼럼 디코더(170)를 더 포함할 수 있다. 또한, 기록/독출 회로(120)는 센스 앰프(121) 및 기록 드라이버(122)를 포함할 수 있다.
도 2에 도시된 메모리 장치(100)의 일 동작 예는 다음과 같다.
메모리 셀 어레이(110)에 구비되는 메모리 셀들은 복수의 제1 신호 라인들 및 복수의 제2 신호 라인들에 연결될 수 있다. 복수의 제1 신호 라인들은 비트 라인들(BL)이고, 복수의 제2 신호 라인들은 워드 라인들(WL)일 수 있다. 복수의 비트 라인들(BL) 및 워드 라인들(WL)을 통해 각종 전압 신호나 전류 신호가 제공됨에 따라, 선택된 메모리 셀들에 대해서는 데이터가 기록되거나 독출되며, 나머지 비선택된 메모리 셀들에 대해서는 기록이나 독출이 수행되는 것이 방지될 수 있다.
한편, 커맨드(CMD)에 수반하여 억세스할 메모리 셀을 지시하기 위한 어드레스(ADDR)가 수신될 수 있으며, 어드레스(ADDR)는 메모리 셀 어레이(110)의 워드 라인들(WL)을 선택하기 위한 로우 어드레스(X_ADDR)와 메모리 셀 어레이(110)의 비트 라인들(BL)을 선택하기 위한 칼럼 어드레스(Y_ADDR)를 포함할 수 있다. 로우 디코더(160)는 로우 어드레스(X_ADDR)에 응답하여 워드 라인 선택 동작을 수행하며, 칼럼 디코더(170)는 칼럼 어드레스(Y_ADDR)에 응답하여 비트 라인 선택 동작을 수행한다.
기록/독출 회로(120)는 비트 라인들(BL)에 연결되어 메모리 셀에 데이터를 기록하거나, 메모리 셀로부터 데이터를 독출할 수 있다. 예컨대, 적어도 일부의 전압 신호 또는 전류 신호가 기록/독출 회로(120)를 통해 메모리 셀 어레이(110)로 제공될 수 있다. 일 실시예로서, 유니 폴라(Uni-polar) 방식에 따라 메모리 동작이 수행되는 경우 셋 전압(Vset) 및 리셋 전압(Vreset)은 기록/독출 회로(120)를 통해 메모리 셀로 제공될 수 있다. 다른 실시예로서, 바이 폴라(Bi-polar) 방식에 따라 메모리 동작이 수행되는 경우 리셋 전압(Vreset)은 로우 디코더(160)를 통해 메모리 셀로 제공될 수 있다. 또한, 독출 전압(Vread)은 기록/독출 회로(120)로 제공되어 독출 동작에 이용될 수 있다. 또한, 기록/독출 회로(120)는 메모리 셀에 대한 기록 동작에 이용되는 전류원(미도시)을 포함할 수 있으며, 예컨대 기록 드라이버(122)는 제어신호에 응답하여 그 레벨을 조절할 수 있는 전류원을 전류 제어부로서 포함할 수 있다.
한편, 데이터 독출 동작시 기록/독출 회로(120)는 데이터를 판정하기 위하여 비트 라인(BL)의 일 노드(예컨대, 센싱 노드)에 연결되는 비교부를 구비하고, 센싱 노드의 센싱 전압이나 센싱 전류에 대한 비교 동작을 통해 데이터 값을 판독할 수 있다. 데이터 판독에 이용되는 기준 전압 및/또는 기준 전류는 상기 전원 발생부(150)에서 생성될 수 있으며, 또는 다른 전압원(또는 전류원)으로부터 생성될 수도 있다.
또한 기록/독출 회로(120)는 독출된 데이터에 대한 판독 결과에 따른 패스/페일 신호(P/F)를 제어 로직(130)으로 제공할 수 있다. 제어 로직(130)은 패스/페일 신호(P/F)를 참조함에 의하여 메모리 셀 어레이(110)의 기록 및 독출 동작을 제어할 수 있다.
제어 로직(130)은 메모리 컨트롤러(200)로부터 수신한 커맨드(CMD), 어드레스(ADDR) 및 제어 신호(CTRL)를 기초로 하여, 메모리 셀 어레이(110)에 데이터를 기록하거나 메모리 셀 어레이(110)로부터 데이터를 독출하기 위한 각종 제어 신호(CTRL_RW)를 출력할 수 있다. 이로써, 제어 로직(130)은 메모리 장치(100) 내의 각종 동작을 전반적으로 제어할 수 있다.
본 발명의 실시예에 따르면, 온도 센서(140)로부터의 온도 검출 결과에 따라 셋 전압(Vset) 및 리셋 전압(Vreset)의 레벨이 조절될 수 있다. 일 예로서, 온도 센서(140)로부터의 검출 신호는 제어 로직(130)으로 제공되고, 제어 로직(130)은 상기 셋 전압(Vset) 및 리셋 전압(Vreset)의 레벨을 조절하기 위한 제어신호(예컨대, 전압 제어신호)를 전원 발생부(150)로 제공할 수 있다. 다른 실시예로서, 온도 센서(140)로부터의 검출 신호는 전원 발생부(150)로 직접 제공됨에 따라 상기 셋 전압(Vset) 및 리셋 전압(Vreset)의 레벨이 조절되어도 무방하다.
한편, 온도 센서(140)로부터의 검출 신호에 따라 셋 전류(Iset)의 레벨이 조절될 수 있다. 일 예로서, 온도 검출 결과에 따른 제어신호(예컨대, 전류 제어신호)가 메모리 셀로 인가되는 셋 전류(Iset)를 제어하는 전류 제어부(미도시)로 제공됨에 따라 상기 셋 전류(Iset)의 레벨이 조절될 수 있다. 전술한 바와 같이, 전류 제어부가 기록 드라이버(122) 내에 전류원으로서 구비되는 경우, 상기 제어신호(예컨대, 전류 제어신호)는 기록 드라이버(122)로 제공될 수 있다.
온도 변화에 따라 셋 전압(Vset), 리셋 전압(Vreset) 및 셋 전류(Iset)의 레벨은 다양하게 조절될 수 있다.
일 예로서, 리셋 기록 동작에서, 메모리 장치(100)의 온도가 증가하면 리셋 전압(Vreset)의 레벨이 낮아지도록 조절되고, 메모리 장치(100)의 온도가 감소하면 리셋 전압(Vreset)의 레벨이 높아지도록 조절될 수 있다.
또한 일 예로서, 셋 기록 동작에서, 메모리 장치(100)의 온도가 증가하면 셋 전류(Iset)의 레벨이 낮아지도록 조절되고, 메모리 장치(100)의 온도가 감소하면 셋 전류(Iset)의 레벨이 높아지도록 조절될 수 있다.
또한 일 예로서, 셋 기록 동작에서, 메모리 장치(100)의 온도 증가 또는 온도 감소와 무관하게, 일정한 레벨의 셋 전류(Iset)가 메모리 셀로 인가되도록 셋 전류(Iset)의 레벨이 조절될 수 있다.
한편, 다른 예로서, 셋 기록 동작에서, 메모리 장치(100)의 온도 증가 또는 온도 감소와 무관하게 셋 전압(Vset)은 일정 레벨 이상을 갖는 상대적으로 높은 레벨을 갖도록 설정될 수 있다.
또한 다른 예로서, 셋 기록 동작에서, 메모리 장치(100)의 온도가 증가하면 셋 전압(Vset)의 레벨이 낮아지도록 조절되고, 메모리 장치(100)의 온도가 감소하면 셋 전압(Vset)의 레벨이 높아지도록 조절될 수 있다.
상기와 같은 리셋 전압(Vreset), 셋 전압(Vset) 및 셋 전류(Iset)의 각각에 대한 레벨 조절을 조합함에 의해 기록 조건이 설정될 수 있으며, 온도 변화에 대응하여 기록 조건을 변동함에 의하여 온도 변화에 대응하는 보상이 수행될 수 있다.
도 3은 도 2의 메모리 셀 어레이(110)의 일 구현예를 나타내는 회로도이다. 메모리 셀 어레이(110)는 다수 개의 셀 블록들을 포함할 수 있으며, 도 3은 하나의 셀 블록을 나타낼 수 있다.
도 3을 참조하면, 메모리 셀 어레이(110)는 복수의 워드 라인들(WL1 ∼ WLn), 복수의 비트 라인들(BL1 ∼ BLm) 및 복수의 메모리 셀들(MC)을 포함할 수 있다. 여기서, 워드 라인들(WL)의 개수, 비트 라인들(BL)의 개수 및 메모리 셀들(MC)의 개수는 실시예에 따라 다양하게 변경될 수 있다. 또한, 동일한 워드 라인에 연결되는 메모리 셀들(MC)을 페이지(page) 단위로 정의할 수 있다.
복수의 메모리 셀들(MC)의 각각은 가변 저항(R) 및 선택 소자(D)를 포함할 수 있다. 여기서, 가변 저항(R)은 가변 저항 소자 또는 가변 저항 물질이라고 지칭할 수 있고, 선택 소자(D)는 스위칭 소자라고 지칭할 수 있다.
일 실시예에서, 가변 저항(R)은 복수의 비트 라인들(BL1 ∼ BLm) 중 하나와 선택 소자(D)의 사이에 연결되며, 선택 소자(D)는 가변 저항(R)과 복수의 워드 라인들(WL1 ∼ WLn) 중 하나의 사이에 연결될 수 있다. 그러나, 본 발명은 이에 한정되지 않고, 선택 소자(D)가 복수의 비트 라인들(BL1 ∼ BLm) 중 하나와 가변 저항(R) 사이에 연결되고, 가변 저항(R)이 선택 소자(D)와 복수의 워드 라인들(WL1 ∼ WLn) 중 하나의 사이에 연결될 수 있다.
가변 저항(R)은 인가되는 전기적 펄스에 의해 복수 개의 저항 상태들 중 하나로 변동될 수 있다. 일 실시예에서, 가변 저항(R)은 전류 량에 따라 결정 상태가 변화하는 상변화 물질(phase-change material)을 포함할 수 있다. 상변화 물질은 2개의 원소를 화합한 GaSb, InSb, InSe. Sb2Te3, GeTe, 3개의 원소를 화합한 GeSbTe, GaSeTe, InSbTe, SnSb2Te4, InSbGe, 4개의 원소를 화합한 AgInSbTe, (GeSn)SbTe, GeSb(SeTe), Te81Ge15Sb2S2 등 다양한 종류의 물질을 사용할 수 있다.
이러한 상변화 물질은 비교적 저항이 높은 비정질 상태(amorphous state)와 비교적 저항이 낮은 결정 상태(crystal state)를 가질 수 있다. 이러한 상변화 물질은 전류의 양에 따라 발생되는 주울 열(Joule's heat) 의해 상(phase)이 변화될 수 있다. 그리고, 이와 같은 상변화를 이용하여 데이터를 기입할 수 있다.
한편, 다른 실시예에서, 가변 저항(R)은 상변화 물질 대신, 페로브스카이트(perovskite) 화합물들, 전이 금속 산화물(transition metal oxide), 자성체 물질(magnetic materials), 강자성(ferromagnetic) 물질들 또는 반강자성(antiferromagnetic) 물질들을 포함할 수도 있다.
선택 소자(D)는 복수의 워드 라인들(WL1 ∼ WLn) 중 어느 하나와 가변 저항(R) 사이에 연결될 수 있으며, 연결된 워드 라인과 비트 라인에 인가되는 전압에 따라 가변 저항(R)으로의 전류 공급을 제어할 수 있다. 일 실시예에서, 선택 소자(D)는 PN 접합 또는 PIN 접합 다이오드일 수 있으며, 다이오드의 애노드(anode)가 가변 저항(R)에 연결되고, 다이오드의 캐소드(cathode)가 복수의 워드 라인들(WL1 ∼ WLn) 중 하나에 연결될 수 있다. 이 때, 다이오드의 애노드와 캐소드 사이의 전압 차가 다이오드의 문턱 전압보다 커지면, 다이오드가 턴 온되어 가변 저항(R)에 전류가 공급될 수 있다.
도 4a 내지 도 4c는 도 3의 메모리 셀(MC)의 변형 예들을 나타내는 회로도들이다.
도 4a를 참조하면, 메모리 셀(MCa)은 가변 저항(Ra)을 포함하고, 가변 저항(Ra)은 비트 라인(BL)과 워드 라인(WL) 사이에 연결될 수 있다. 메모리 셀(MCa)은 비트 라인(BL)과 워드 라인(WL)에 각각 인가되는 전압들에 의해서 데이터를 저장할 수 있다.
도 4b를 참조하면, 메모리 셀(MCb)은 가변 저항(Rb)과 양방향 다이오드(Db)를 포함할 수 있다. 가변 저항(Rb)은 데이터를 저장하기 위한 저항 물질을 포함할 수 있다. 양방향 다이오드(Db)는 가변 저항(Rb)과 워드 라인(WL) 사이에 연결되며, 가변 저항(Rb)은 비트 라인(BL)과 양방향 다이오드(Db) 사이에 연결될 수 있다. 양방향 다이오드(Db)와 가변 저항(Rb)의 위치는 서로 바뀔 수도 있다. 양방향 다이오드(Db)를 통해서 비선택 저항 셀에 흐르게 되는 누설 전류를 차단할 수 있다.
도 4c를 참조하면, 메모리 셀(MCc)은 가변 저항(Rc)과 트랜지스터(TR)를 포함할 수 있다. 트랜지스터(TR)는 워드 라인(WL)의 전압에 따라 가변 저항(Rc)에 전류를 공급 또는 차단하는 선택 소자, 즉, 스위칭 소자일 수 있다. 도 4c의 실시예에서는, 워드 라인(WL) 이외에, 가변 저항(Rc)의 양 단의 전압 레벨을 조절하기 위한 소스 라인(SL)이 추가로 구비될 수 있다. 트랜지스터(TR)는 가변 저항(Rc)과 소스 라인(SL) 사이에 연결되며, 가변 저항(R)은 비트 라인(BL)과 트랜지스터(TR) 사이에 연결될 수 있다. 트랜지스터(TR)와 가변 저항(Rc)의 위치는 서로 바뀔 수도 있다. 메모리 셀(MCc)은 워드 라인(WL)에 의해서 구동되는 트랜지스터(TR)의 온/오프 여부에 따라 선택 또는 비선택될 수 있다.
도 5는 온도 변화에 따른 메모리 셀(MC)의 전압-전류 특성 곡선을 나타내는 그래프이다. 온도 변화의 예로서, 노멀 상태(normal), 고온 상태(hot) 및 저온 상태(cool)가 예시된다. 또한, 설명의 편의상 메모리 셀(MC)이 싱글 레벨 셀에 해당하는 경우가 예시된다.
도 5를 참조하면, 가로축은 전압(V)을 나타내고, 세로축은 전류(I)를 나타낸다. 메모리 셀(MC)은 저장된 데이터에 따라 고 저항 상태(HRS) 또는 저 저항 상태(LRS)를 가질 수 있다. 셋(Set) 기록 동작은 메모리 셀(MC)을 고 저항 상태(HRS)에서 저 저항 상태(LRS)로 변동하는 동작으로서, 메모리 셀(MC)에 인가되는 셋 전류(Iset)에 의해 저항 상태가 변동될 수 있다. 예컨대, 셋 전류의 레벨이 높아지면 저 저항 상태(LRS)의 저항 값은 작아지며 셋 전류의 레벨이 낮아지면 저 저항 상태(LRS)의 저항 값은 커질 수 있다. 한편, 리셋(Reset) 기록 동작은 메모리 셀(MC)을 저 저항 상태(LRS)에서 고 저항 상태(HRS)로 변동하는 동작으로서, 메모리 셀(MC)에 인가되는 리셋 전압(Vreset)에 의해 저항 상태가 변동될 수 있다. 예컨대, 리셋 전압(Vreset)의 레벨이 높아지면 고 저항 상태(HRS)의 저항 값이 커지고, 리셋 전압(Vreset)의 레벨이 낮아지면 고 저항 상태(HRS)의 저항 값이 작아질 수 있다.
한편, 온도가 변동됨에 따라 메모리 셀의 특성도 변화될 수 있다. 예컨대, 도 5에 도시된 바와 같이, 온도가 상승하는 경우 동작 전압이 작아질 수 있으며, 반면에 온도가 감소하는 동작 전압이 커질 수 있다. 이에 따라, 리셋(Reset) 기록 동작의 경우, 높은 온도에서는 상대적으로 낮은 레벨의 리셋 전압(Vreset)에 의해 메모리 셀(MC)이 고 저항 상태(HRS)로 변동될 수 있으며, 반면에 낮은 온도에서는 상대적으로 높은 레벨의 리셋 전압(Vreset)에 의해 메모리 셀(MC)이 고 저항 상태(HRS)로 변동될 수 있다.
한편, 셋(Set) 기록 동작의 경우, 메모리 셀(MC)에 셋 전압(Vset)이 인가됨과 함께, 메모리 셀(MC)의 일 단에 연결된 전류 제어부에 의해 메모리 셀(MC)을 통해 흐르는 셋 전류(Iset)의 레벨이 조절될 수 있다. 메모리 셀(MC)의 저항 값은 셋 전류(Iset)의 레벨에 의해 변동될 수 있으므로, 온도 변화에 대응하여 셋 전류(Iset)의 레벨이 조절되어 메모리 셀(MC)을 통해 흐르도록 제어될 수 있다. 한편, 셋 전압(Vset)의 경우 온도 변화에 무관하게 모든 온도 상태에서 기록 동작이 가능하도록 상대적으로 높은 레벨의 셋 전압(Vset)이 메모리 셀(MC)에 인가되도록 제어될 수 있다. 다른 실시예로서, 온도 변화에 따라 서로 다른 레벨을 갖는 셋 전압(Vset)이 메모리 셀(MC)에 인가되도록 제어될 수 있다. 즉, 온도 변화에 따라 셋 전압(Vset)의 레벨이 보상될 수 있으며, 예컨대 온도가 높을 때 낮은 레벨의 셋 전압(Vset)이 메모리 셀(MC)에 인가되고, 온도가 낮을 때 높은 레벨의 셋 전압(Vset)이 메모리 셀(MC)에 인가될 수 있다.
도 6은 본 발명의 일 실시예에 따른 데이터 기록 회로를 나타내는 블록도이다. 데이터 기록 회로(300)는 메모리 셀에 대한 기록 동작을 수행하기 위한 각종 주변 회로들을 포함하는 개념으로 정의될 수 있으며, 예컨대 데이터 기록 회로(300)는 메모리 셀(MC)로 인가되는 셋 전압(Vset) 및 리셋 전압(Vreset)을 생성하는 전원 발생부(310), 메모리 셀(MC)을 통해 흐르는 셋 전류(Iset)의 레벨을 제어하는 전류 제어부(320), 하나 이상의 스위치들(T1, T2) 및 데이터 래치(330)를 포함할 수 있다.
제1 스위치(T1)는 어드레스(예컨대, 칼럼 어드레스 Yi)에 의해 스위칭될 수 있으며, 상기 제1 스위치(T1)의 스위칭 동작에 따라 메모리 셀(MC)이 선택될 수 있다. 또한, 제2 스위치(T2)는 데이터 래치(330)로부터의 입력 데이터(Di)에 의해 스위칭될 수 있으며, 상기 제2 스위치(T2)의 스위칭 동작에 따라 메모리 셀(MC)과 전류 제어부(320)가 전기적으로 연결되며, 셋 기록 동작시 메모리 셀(MC)을 통해 흐르는 셋 전류(Iset)의 레벨이 조절될 수 있다.
전원 발생부(310)는 제1 제어신호(Ctrl_Temp1)에 응답하여 셋 전압(Vset) 및 리셋 전압(Vreset)의 레벨을 조절할 수 있다. 예컨대, 제1 제어신호(Ctrl_Temp1)는 온도 검출 결과에 따른 값을 가지며, 온도 센서(미도시)로부터 제공되는 신호이거나 또는 온도 검출 결과에 따라 제어 로직(미도시)으로부터 제공되는 신호일 수 있다. 또한, 전류 제어부(320)는 제2 제어신호(Ctrl_Temp2)에 응답하여 셋 전류(Iset)의 레벨을 조절할 수 있으며, 상기 제2 제어신호(Ctrl_Temp2) 또한 온도 센서(미도시)로부터 제공되거나 제어 로직(미도시)으로부터 제공될 수 있다.
상기 셋 전압(Vset), 리셋 전압(Vreset) 및 셋 전류(Iset)의 다양한 조절 예를 도 7 내지 도 10을 참조하여 설명하면 다음과 같다. 도 7 내지 도 10은 본 발명의 일 실시예에 따라 온도 변동에 따른 전압 또는 전류의 레벨을 나타내는 그래프이다.
도 7에 도시된 바와 같이, 셋 기록(Write_SET) 동작에서 온도 검출 결과에 따라 셋 전압(Vset)과 셋 전류(Iset)의 레벨이 조절될 수 있다. 일 예로서, 온도 변화에 무관하게 메모리 셀(MC)에 대한 기록 동작이 가능하도록 상대적으로 높은 레벨의 셋 전압(Vset)이 생성되어 메모리 셀(MC)에 인가될 수 있다. 한편, 온도 변화에 따라 메모리 셀(MC)에 포함된 가변 저항의 저항 값이 변동될 수 있으며, 이에 따라 동일한 레벨의 셋 전류(Iset)가 메모리 셀(MC)에 인가되더라도 저항 값이 낮아진 가변 저항으로는 노멀 상태(normal)일 때보다 높은 레벨의 전류가 흐를 수 있다. 이에 따라, 온도가 감소하는 경우 셋 전류(Iset)의 레벨이 높아지도록 조절될 수 있으며, 반면에 온도가 증가하는 경우에는 셋 전류(Iset)의 레벨이 낮아지도록 조절될 수 있다.
한편, 도 8에 도시된 바와 같이, 리셋 기록(Write_RESET) 동작에서 온도 검출 결과에 따라 리셋 전압(Vreset)의 레벨이 조절될 수 있다. 예컨대, 온도가 감소함에 따라 저온 상태(cold)에 해당하는 경우 리셋 기록(Write_RESET)의 동작 전압이 높아질 수 있으며, 이에 따라 리셋 전압(Vreset)의 레벨이 높아지도록 조절될 수 있다. 반면에, 온도가 증가함에 따라 고온 상태(hot)에 해당하는 경우에는 리셋 기록(Write_RESET)의 동작 전압이 낮아질 수 있으며, 이에 따라 리셋 전압(Vreset)의 레벨이 낮아지도록 조절될 수 있다.
한편, 도 9에 도시된 바와 같이, 셋 기록(Write_SET) 동작에서 온도 검출 결과에 따라 셋 전압(Vset)의 레벨이 조절될 수 있다. 예컨대, 온도가 감소함에 따라 저온 상태(cold)에 해당하는 경우 셋 기록(Write_SET)의 동작 전압이 높아질 수 있으며, 이에 따라 셋 전압(Vset)의 레벨이 높아지도록 조절될 수 있다. 반면에, 온도가 증가함에 따라 고온 상태(hot)에 해당하는 경우에는 셋 기록(Write_SET)의 동작 전압이 낮아질 수 있으며, 이에 따라 셋 전압(Vset)의 레벨이 낮아지도록 조절될 수 있다. 한편, 셋 기록(Write_SET) 동작에서, 온도가 감소하는 경우 셋 전류(Iset)의 레벨이 높아지도록 조절될 수 있으며, 반면에 온도가 증가하는 경우에는 셋 전류(Iset)의 레벨이 낮아지도록 조절될 수 있다.
한편, 도 10에 도시된 바와 같이, 셋 기록(Write_SET) 동작에서, 셋 전류(Iset)는 모든 온도에서 일정한 레벨의 전류가 메모리 셀(MC)을 통해 흐르도록 조절될 수 있다. 즉, 온도 변화에 따라 메모리 셀(MC)을 통해 흐르는 전류의 레벨이 변동될 수 있는데, 본 발명의 실시예에 따라 모든 온도에서 셋 전류(Iset)가 일정한 레벨을 갖도록 조절됨에 의하여 온도 변화에 의한 메모리 셀(MC)의 저항 값의 변동 량을 감소시킬 수 있다. 이 때, 온도 변화에 무관하게 메모리 셀(MC)에 대한 기록 동작이 가능하도록 상대적으로 높은 레벨의 셋 전압(Vset)이 인가되거나, 또는 온도 변화에 따라 서로 다른 레벨로 조절되는 셋 전압(Vset)이 인가되어도 무방하다.
도 11은 본 발명의 다른 실시예에 따른 저항성 메모리 장치의 동작의 일 예를 나타내는 도면이다. 도 11에서는 저항성 메모리 장치가 다수 개의 타일들(Tile)을 포함하는 예가 도시된다.
타일(Tile)은 다양한 형태로 정의가 가능하며, 예컨대 타일(Tile)은 다수의 메모리 셀들을 포함하고, 상기 다수의 메모리 셀들에 연결된 워드 라인들은 동일한 로우 선택 블록을 공유하며, 또한 상기 다수의 메모리 셀들에 연결된 비트 라인들은 동일한 칼럼 선택 블록을 공유할 수 있다. 이에 따라, 제1 타일(Tile 1)과 제2 타일(Tile 2)의 메모리 셀들은 동시에 억세스가 가능하며, 일 예로서 제1 타일(Tile 1)의 메모리 셀들에는 셋 기록 동작이 수행될 때, 제2 타일(Tile 2)의 메모리 셀들에는 리셋 기록 동작이 수행될 수 있다.
기록 커맨드(WR)의 수신에 응답하여, 저항성 메모리 장치는 적어도 2 회 이상의 기록 동작을 수행할 수 있다. 예컨대, 첫 번째 기록 동작(Write_1st)에서 제1 타일(Tile 1)의 메모리 셀들에는 셋 기록 동작이 수행될 수 있으며, 또한 제2 타일(Tile 2)의 메모리 셀들에는 리셋 기록 동작이 수행될 수 있다. 또한, 두 번째 기록 동작(Write_2nd)에서 제1 타일(Tile 1)의 메모리 셀들에는 리셋 기록 동작이 수행될 수 있으며, 또한 제2 타일(Tile 2)의 메모리 셀들에는 셋 기록 동작이 수행될 수 있다.
저항성 메모리 장치 내에 구비되는 온도 센서(미도시)의 온도 검출 결과에 따라 상기 셋 기록 동작 및 리셋 기록 동작을 위한 기록 조건이 변동될 수 있다. 예컨대, 온도가 노멀 상태(normal)에 비해 증가하였는지 또는 감소하였는지가 검출될 수 있으며, 예컨대 온도가 감소된 것으로 검출된 경우 상대적으로 높은 레벨로 조절된 셋 전류(Iset_cold)가 셋 기록 동작이 수행될 제1 타일(Tile 1)의 메모리 셀들로 제공될 수 있으며, 또한 상대적으로 높은 레벨로 조절된 리셋 전압(Vreset_cold)이 리셋 기록 동작이 수행될 제2 타일(Tile 2)의 메모리 셀들로 제공될 수 있다. 반면에, 온도가 증가한 것으로 검출된 경우, 상대적으로 낮은 레벨로 조절된 셋 전류(Iset_hot) 및 리셋 전압(Vreset_hot)이 상기 제1 타일(Tile 1) 및 제2 타일(Tile 2)의 메모리 셀들로 각각 제공될 수 있다. 이후, 두 번째 기록 동작(Write_2nd)에서는 온도 변화에 따라 상대적으로 높은 레벨의 리셋 전압(Vreset_cold) 또는 상대적으로 낮은 레벨의 리셋 전압(Vreset_hot)이 제1 타일(Tile 1)의 메모리 셀들로 제공될 수 있으며, 또한 상대적으로 높은 레벨의 셋 전류(Iset_cold) 또는 상대적으로 낮은 레벨의 셋 전류(Iset_hot)가 제2 타일(Tile 2)의 메모리 셀들로 제공될 수 있다.
도 11의 실시예에 따르면, 레벨 조절된 셋 전압 및/또는 리셋 전압과 레벨 조절된 셋 전류가 동시에 메모리 셀들로 제공될 수 있으며, 이에 따라 셋 기록 동작과 리셋 기록 동작에서 저항 값을 결정하는 요소가 서로 다르더라도 온도 보상이 반영된 셋 기록 및 리셋 기록 동작이 동시에 수행될 수 있다.
또한 도 11에서는 온도 변화에 따라 셋 전류(Iset_hot) 및 리셋 전압(Vreset_hot)의 레벨이 변동되는 예가 도시되었으나, 본 발명의 실시예는 이에 국한될 필요가 없다. 예컨대, 전술한 도 7 내지 도 10에 도시된 실시예에 따라 셋 전류, 셋 전압 및 리셋 전압의 레벨이 조절되어도 무방하다.
한편, 전술한 실시예들에서는 본 발명의 실시예가 바이 폴라(Bi-polar) 방식에 따라 메모리 동작이 수행되는 경우를 참조로 하여 설명되었으나, 본 발명의 실시예는 이에 국한될 필요가 없다. 예컨대, 본 발명의 실시예는 유니 폴라(Uni-polar) 방식에 따라 메모리 동작이 수행되는 경우에도 적용될 수 있으며, 이 때 메모리 셀의 비트라인으로 인가되는 셋 전압 및 리셋 전압의 레벨이 온도 변화에 따라 조절될 수도 있다.
도 12는 본 발명의 일 실시예에 따른 저항성 메모리 장치의 동작방법을 나타내는 플로우차트이다.
도 12에 도시된 바와 같이, 저항성 메모리 장치는 온도 센서를 포함하고, 상기 온도 센서에 의해 저항성 메모리 장치 내부의 온도가 검출된다(S11). 온도는 다양한 방식에 따라 검출될 수 있으며, 예컨대 저항성 메모리 장치 내부의 온도가 노멀 상태에 대응하는 기 설정된 값보다 높은 온도를 갖는지 또는 낮은 온도를 갖는지가 검출될 수 있다.
상기 온도 검출 결과에 따라 저항성 메모리 장치의 기록 동작에서 온도 보상이 수행될 수 있다. 예컨대, 메모리 셀에 대한 기록 동작에서 각종 기록 전압 및 기록 전류가 메모리 셀로 인가될 수 있으며, 상기 온도 검출 결과에 따라 기록 전압과 기록 전류의 레벨이 설정될 수 있다(S12). 셋 기록 동작에서 메모리 셀을 통해 흐르는 전류의 레벨에 따라 가변 저항의 저항 값이 변동되는 경우 셋 전류의 레벨이 조절될 수 있으며, 또한 리셋 기록 동작에서 메모리 셀로 인가되는 전압의 레벨에 따라 가변 저항의 저항 값이 변동되는 경우 리셋 전압의 레벨이 조절될 수 있다. 이와 함께, 셋 기록 동작에서 메모리 셀에 연결된 일 노드에 셋 전압이 인가될 수 있으며, 이에 따라 셋 전압의 레벨이 조절될 수 있다.
상기와 같이 설정된 기록 전압 및 기록 전류에 따라 메모리 셀에 대한 기록 동작이 수행된다. 예컨대, 셋 기록 동작시 온도 변화에 대응하여 레벨 조절된 기록 전류에 따라 메모리 셀들에 대한 셋 기록이 수행되며(S13), 리셋 기록 동작시 온도 변화에 대응하여 레벨 조절된 기록 전압에 따라 메모리 셀들에 대한 리셋 기록이 수행된다(S14). 전술한 다양한 실시예들 중 어느 하나를 적용함에 의해 기록 전압 및 기록 전류의 레벨이 조절될 수 있으며, 예컨대, 리셋 기록 동작을 수행함에 있어서, 저항성 메모리 장치 내의 온도가 감소하는 경우에는 높은 레벨의 기록 전압(예컨대, 리셋 전압)이 메모리 셀로 인가될 수 있으며, 반면에 저항성 메모리 장치 내의 온도가 증가하는 경우에는 낮은 레벨의 기록 전압(예컨대, 리셋 전압)이 메모리 셀로 인가될 수 있다. 또한, 셋 기록 동작을 수행함에 있어서, 온도 변화에 따라 서로 다른 레벨의 기록 전류가 메모리 셀을 통해 흐르도록 조절될 수 있다.
도 13은 본 발명의 다른 실시예에 따른 메모리 장치를 포함하는 메모리 시스템을 나타내는 블록도이다.
도 13을 참조하면, 메모리 시스템(400)은 메모리 콘트롤러(410) 및 메모리 장치(420)를 포함할 수 있다. 메모리 콘트롤러(410)는 전원 제어부(411) 및 온도 센서(412)를 포함할 수 있다. 또한, 메모리 장치(420)는 메모리 셀 어레이(421), 기록/독출 회로(422), 제어 로직(423) 및 전원 발생부(424)를 포함할 수 있다. 메모리 셀 어레이(421)가 저항성 메모리 셀들을 포함하는 경우, 메모리 시스템(400)은 저항성 메모리 시스템으로 지칭될 수 있다. 도 13에 도시된 구성요소들 중 앞선 도 2에 도시된 것과 동일한 구성요소는 그 동작 또한 동일 또는 유사하므로 이에 대한 자세한 설명은 생략한다.
전원 제어부(411)는 메모리 장치(420)에서 생성되는 각종 전압 신호 및 전류 신호를 제어할 수 있으며, 일 예로서 온도 센서(412)는 메모리 시스템(400) 내의 온도를 검출하고 검출 신호를 전원 제어부(411)로 제공할 수 있다. 전원 제어부(411)는 상기 검출 신호에 따라 메모리 장치(420)에서 생성되는 각종 전압 신호 및 전류 신호의 레벨을 조절하기 위한 전원 제어신호(CTRL_IV)를 생성하고 이를 메모리 장치(420)로 제공할 수 있다.
메모리 장치(420)는 메모리 콘트롤러(410)로부터 수신된 어드레스(ADDR) 및 커맨드(CMD)에 응답하여 메모리 동작을 수행할 수 있으며, 기록 데이터(DATA)를 메모리 콘트롤러(410)로부터 수신하거나, 독출 데이터(DATA)를 메모리 콘트롤러(410)로 출력할 수 있다. 한편, 전원 발생부(424)는 전원 제어신호(CTRL_IV)에 응답하여 레벨 조절된 각종 전압 신호를 생성할 수 있으며, 예컨대 메모리 동작을 위한 셋 전압 및 리셋 전압을 생성할 수 있다. 또한, 셋 기록 동작시 메모리 셀로 셋 전류를 제공하는 전류원(미도시)이 메모리 장치(420)에 더 구비될 수 있으며, 예컨대 상기 전류원은 기록/독출 회로(422) 또는 전원 발생부(424) 내에 포함될 수 있다. 상기 전류원 또한 메모리 콘트롤러(410)로부터의 전원 제어신호(CTRL_IV)에 응답하여 레벨 조절된 셋 전류를 생성할 수 있다. 셋 전압, 리셋 전압 및 셋 전류의 레벨 조절은 전술한 다양한 실시예들 중 어느 하나가 적용될 수 있다.
도 14는 본 발명의 실시예에 따른 메모리 시스템을 메모리 카드 시스템(500)에 적용한 예를 나타내는 블록도이다. 상기 메모리 시스템은 저항성 메모리 시스템인 것으로 가정한다.
도 14를 참조하면, 메모리 카드 시스템(500)은 호스트(510) 및 메모리 카드(520)를 포함할 수 있다. 호스트(510)는 호스트 컨트롤러(511) 및 호스트 접속부(512)를 포함할 수 있다. 메모리 카드(520)는 카드 접속부(521), 카드 컨트롤러(522) 및 메모리 장치(523)를 포함할 수 있다. 이 때, 메모리 장치(523)는 도 1 내지 도 13에 도시된 실시예들을 이용하여 구현될 수 있으며, 이에 따라 메모리 장치(523)는 내부의 온도를 검출하고 그 검출 결과에 따라 기록 동작에 이용될 기록 전압 및 기록 전류의 레벨을 조절할 수 있다.
호스트(510)는 메모리 카드(520)에 데이터를 기록하거나, 메모리 카드(520)에 저장된 데이터를 독출할 수 있다. 호스트 컨트롤러(511)는 커맨드(CMD), 호스트(510) 내의 클럭 발생기(미도시)에서 발생한 클럭 신호(CLK) 및 데이터(DATA)를 호스트 접속부(512)를 통해 메모리 카드(520)로 전송할 수 있다.
카드 컨트롤러(522)는 카드 접속부(521)를 통해 수신된 커맨드에 응답하여, 카드 컨트롤러(522) 내에 있는 클럭 발생기(미도시)에서 발생한 클럭 신호에 동기하여 데이터를 메모리 장치(523)에 저장할 수 있다. 메모리 장치(523)는 호스트(510)로부터 전송된 데이터를 저장할 수 있다.
메모리 카드(520)는 컴팩트 플래시 카드(CFC: Compact Flash Card), 마이크로 드라이브(Microdrive), 스마트 미디어 카드(SMC: Smart Media Card) 멀티미디어 카드(MMC: Multimedia Card), 보안 디지털 카드(SDC: Security Digital Card), 메모리 스틱(Memory Stick), 및 USB 플래시 메모리 드라이버 등으로 구현될 수 있다.
도 15는 본 발명의 실시예들에 따른 메모리 시스템을 SSD 시스템(600)에 적용한 예를 나타내는 블록도이다.
도 15를 참조하면, SSD 시스템(600)은 호스트(610) 및 SSD(620)를 포함할 수 있다. SSD(620)는 신호 커넥터(signal connector)를 통해 호스트(610)와 신호를 주고 받으며, 전원 커넥터(power connector)를 통해 전원을 입력 받는다. SSD(620)는 SSD 컨트롤러(621), 보조 전원 장치(622) 및 복수의 메모리 장치들(623, 624, 625)을 포함할 수 있다. 이때, SSD(620)는 도 1 내지 도 13에 도시된 실시예들을 이용하여 구현될 수 있으며, 이에 따라 메모리 장치들(623, 624, 625) 각각은 그 내부의 온도를 검출하고 그 검출 결과에 따라 기록 동작에 이용될 기록 전압 및 기록 전류의 레벨을 조절할 수 있다.
도 16은 본 발명의 실시예들에 따른 메모리 시스템을 포함하는 컴퓨팅 시스템(700)을 나타내는 블록도이다. 상기 메모리 시스템은 저항성 메모리 시스템인 것으로 가정한다.
도 16을 참조하면, 컴퓨팅 시스템(700)은 메모리 시스템(710), 프로세서(720), RAM(730), 입출력 장치(740) 및 전원 장치(750) 포함할 수 있다. 또한, 메모리 시스템(710)은 메모리 장치(711) 및 메모리 콘트롤러(712)를 포함할 수 있다. 한편, 도 16에는 도시되지 않았지만, 컴퓨팅 시스템(700)은 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 전자 기기들과 통신할 수 있는 포트(port)들을 더 포함할 수 있다. 컴퓨팅 시스템(700)은 퍼스널 컴퓨터로 구현되거나, 노트북 컴퓨터, 휴대폰, PDA(personal digital assistant) 및 카메라 등과 같은 휴대용 전자 장치로 구현될 수 있다.
프로세서(720)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라, 프로세서(720)는 마이크로프로세서(micro-processor), 중앙 처리 장치(Central Processing Unit; CPU)일 수 있다. 프로세서(720)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus) 등과 같은 버스(760)를 통하여 RAM(730), 입출력 장치(740) 및 메모리 시스템(710)과 통신을 수행할 수 있다. 이 때, 메모리 시스템(710) 및/또는 RAM(730)은 도 1 내지 도 13에 도시된 실시예들의 저항성 메모리를 이용하여 구현될 수 있다.
일 실시예에 따라, 프로세서(720)는 주변 구성요소 상호연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다.
RAM(730)는 컴퓨팅 시스템(700)의 동작에 필요한 데이터를 저장할 수 있다. 전술한 바와 같이, RAM(730)는 본 발명의 실시예에 따른 메모리 장치가 적용될 수 있으며, 또는 다른 메모리로서 디램(DRAM), 모바일 디램, 에스램(SRAM), 피램(PRAM), 에프램(FRAM), 엠램(MRAM) 등이 RAM(730)으로 이용될 수 있다.
입출력 장치(740)는 키보드, 키패드, 마우스 등과 같은 입력 수단 및 프린터, 디스플레이 등과 같은 출력 수단을 포함할 수 있다. 전원 장치(750)는 컴퓨팅 시스템(700)의 동작에 필요한 동작 전압을 공급할 수 있다.
상기한 실시예의 설명은 본 발명의 더욱 철저한 이해를 위하여 도면을 참조로 예를 든 것에 불과하므로, 본 발명을 한정하는 의미로 해석되어서는 안될 것이다. 또한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기본적 원리를 벗어나지 않는 범위 내에서 다양한 변화와 변경이 가능함은 명백하다 할 것이다.

Claims (11)

  1. 저항성 메모리 장치의 동작방법에 있어서,
    온도를 검출하는 단계;
    온도 검출 결과에 따라, 메모리 셀에 대한 셋(SET) 기록을 위한 셋 전류의 레벨을 설정하는 단계;
    상기 온도 검출 결과에 따라, 메모리 셀에 대한 리셋(RESET) 기록을 위한 리셋 전압의 레벨을 설정하는 단계; 및
    상기 설정된 레벨에 따라 상기 메모리 셀에 대한 기록 동작을 수행하는 단계를 구비하고,
    상기 저항성 메모리 장치는 제1 타일과 제2 타일을 구비하고, 상기 제1 타일의 메모리 셀들에 연결된 워드 라인들은 동일한 로우 선택 블록을 공유하고, 상기 제2 타일의 메모리 셀들에 연결된 워드 라인들은 동일한 로우 선택 블록을 공유함에 따라 상기 제1 타일과 상기 제2 타일은 함께 억세스되며,
    기록 커맨드의 수신에 응답하여 제1 및 제2 기록 동작이 수행되고,
    상기 제1 기록 동작에서, 상기 제1 타일에 셋 기록이 수행되고 상기 제2 타일에 리셋 기록이 수행됨에 따라, 상기 제1 타일에는 레벨 조절된 셋 전류에 의한 셋 기록이 수행되고, 상기 제2 타일에는 레벨 조절된 리셋 전압에 의한 리셋 기록 동작이 함께 수행되며,
    상기 제2 기록 동작에서, 상기 제1 타일에 리셋 기록이 수행되고 상기 제2 타일에 셋 기록이 수행되는 것을 특징으로 하는 저항성 메모리 장치의 동작방법.
  2. 제1항에 있어서,
    상기 셋(SET) 기록에서, 메모리 셀을 통해 흐르는 셋 전류의 레벨에 따라 상기 메모리 셀의 저항 값이 변동되고,
    상기 리셋(RESET) 기록에서, 메모리 셀에 인가되는 리셋 전압의 레벨에 따라 상기 메모리 셀의 저항 값이 변동되는 것을 특징으로 하는 저항성 메모리 장치의 동작방법.
  3. 제1항에 있어서,
    상기 저항성 메모리 장치는 상기 리셋 전압을 생성하는 전원 발생부와 상기 셋 전류를 생성하는 전류 제어부를 구비하고,
    상기 온도 검출 결과에 따라, 상기 리셋 전압의 레벨을 조절하기 위한 제1 제어신호를 생성하는 단계; 및
    상기 온도 검출 결과에 따라, 상기 셋 전류의 레벨을 조절하기 위한 제2 제어신호를 생성하는 단계를 더 구비하는 것을 특징으로 하는 저항성 메모리 장치의 동작방법.
  4. 제1항에 있어서,
    온도가 증가할 때 상기 리셋 전압의 레벨이 낮게 조절되고, 온도가 감소할 때 상기 리셋 전압의 레벨이 높게 조절되는 것을 특징으로 하는 저항성 메모리 장치의 동작방법.
  5. 제1항에 있어서,
    온도가 증가할 때 상기 셋 전류의 레벨이 낮게 조절되고, 온도가 감소할 때 상기 셋 전류의 레벨이 높게 조절되는 것을 특징으로 하는 저항성 메모리 장치의 동작방법.
  6. 제5항에 있어서,
    상기 셋 기록에서 셋 전압이 더 이용되고,
    온도 변화와 무관하게 상기 셋 전압이 일정한 레벨을 유지하도록 조절되는 것을 특징으로 하는 저항성 메모리 장치의 동작방법.
  7. 삭제
  8. 삭제
  9. 다수의 메모리 셀들을 포함하는 메모리 셀 어레이;
    상기 메모리 셀로 셋 전압 및 리셋 전압을 제공하는 전원 발생부;
    상기 메모리 셀로 인가되는 셋 전류의 레벨을 조절하는 전류 제어부;
    온도를 검출하는 온도 센서; 및
    상기 메모리 셀에 대한 기록 동작을 제어하는 제어 로직을 구비하고,
    온도 검출 결과에 따라, 상기 메모리 셀에 대한 셋(SET) 기록을 위한 셋 전류의 레벨이 조절됨과 함께, 상기 메모리 셀에 대한 리셋(RESET) 기록을 위한 리셋 전압의 레벨이 조절되고,
    상기 메모리 셀 어레이는 제1 타일과 제2 타일을 구비하고, 상기 제1 타일의 메모리 셀들에 연결된 워드 라인들은 동일한 로우 선택 블록을 공유하고, 상기 제2 타일의 메모리 셀들에 연결된 워드 라인들은 동일한 로우 선택 블록을 공유함에 따라 상기 제1 타일과 상기 제2 타일은 함께 억세스되며,
    기록 커맨드의 수신에 응답하여 제1 및 제2 기록 동작이 수행되고,
    상기 제1 기록 동작에서, 상기 제1 타일에 셋 기록이 수행되고 상기 제2 타일에 리셋 기록이 수행됨에 따라, 상기 제1 타일에는 레벨 조절된 셋 전류에 의한 셋 기록이 수행되고, 상기 제2 타일에는 레벨 조절된 리셋 전압에 의한 리셋 기록 동작이 함께 수행되며,
    상기 제2 기록 동작에서, 상기 제1 타일에 리셋 기록이 수행되고 상기 제2 타일에 셋 기록이 함께 수행되는 것을 특징으로 하는 저항성 메모리 장치.
  10. 제9항에 있어서, 상기 제어 로직은,
    상기 온도 센서로부터 검출 신호를 수신하고, 상기 검출 신호에 응답하여 상기 전원 발생부를 제어하기 위한 제1 제어신호 및 상기 전류 제어부를 제어하기 위한 제2 제어신호를 생성하는 것을 특징으로 하는 저항성 메모리 장치.
  11. 제9항에 있어서,
    온도 변화와 무관하게 상기 셋 전압이 일정한 레벨을 유지하면서, 온도가 증가할 때 상기 셋 전류의 레벨이 낮게 조절되고, 온도가 감소할 때 상기 셋 전류의 레벨이 높게 조절되는 것을 특징으로 하는 저항성 메모리 장치.
KR1020140132496A 2014-10-01 2014-10-01 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법 Active KR102238647B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140132496A KR102238647B1 (ko) 2014-10-01 2014-10-01 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법
US14/724,909 US9514813B2 (en) 2014-10-01 2015-05-29 Resistive memory device, resistive memory system, and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140132496A KR102238647B1 (ko) 2014-10-01 2014-10-01 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법

Publications (2)

Publication Number Publication Date
KR20160039435A KR20160039435A (ko) 2016-04-11
KR102238647B1 true KR102238647B1 (ko) 2021-04-09

Family

ID=55633241

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140132496A Active KR102238647B1 (ko) 2014-10-01 2014-10-01 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법

Country Status (2)

Country Link
US (1) US9514813B2 (ko)
KR (1) KR102238647B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI649748B (zh) * 2015-01-14 2019-02-01 財團法人工業技術研究院 電阻式隨機存取記憶體與其控制方法
KR102571185B1 (ko) * 2016-08-25 2023-08-29 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
KR102313601B1 (ko) * 2017-03-24 2021-10-15 삼성전자주식회사 메모리 장치의 동작 방법
US10559356B2 (en) * 2017-06-14 2020-02-11 Nxp Usa, Inc. Memory circuit having concurrent writes and method therefor
WO2019150528A1 (ja) * 2018-02-01 2019-08-08 Tdk株式会社 データの書き込み方法及び磁気メモリ
TWI657446B (zh) 2018-05-29 2019-04-21 華邦電子股份有限公司 電阻式記憶體及寫入方法
KR102157358B1 (ko) * 2019-01-07 2020-09-18 삼성전자 주식회사 저항 드리프트를 개선하기 위한 상변화 메모리 소자 및 상기 상변화 메모리 소자의 동적 저항 드리프트 보상 방법
US10636486B1 (en) 2019-03-26 2020-04-28 Winbond Electronics Corp. Resistive memory and control method thereof
CN110660425B (zh) * 2019-09-10 2021-07-30 北京航空航天大学 自旋随机存储器及使用方法
US11410722B2 (en) 2020-10-21 2022-08-09 Samsung Electronics Co., Ltd. Phase-change memory device for improving resistance drift and dynamic resistance drift compensation method of the same
JP2023137061A (ja) * 2022-03-17 2023-09-29 キオクシア株式会社 メモリシステム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100755409B1 (ko) * 2006-08-28 2007-09-04 삼성전자주식회사 저항 메모리 소자의 프로그래밍 방법
US20080106928A1 (en) * 2006-09-20 2008-05-08 Thomas Happ Energy adjusted write pulses in phase-change memory cells

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100532462B1 (ko) 2003-08-22 2005-12-01 삼성전자주식회사 상 변화 메모리 장치의 기입 전류 량을 제어하는프로그래밍 방법 및 프로그래밍 방법을 구현하는 기입드라이버 회로
KR100618824B1 (ko) 2004-05-08 2006-08-31 삼성전자주식회사 상 변화 메모리 장치의 전류 펄스 폭을 제어하는 구동회로 및 프로그래밍 방법
US8050084B2 (en) 2006-09-05 2011-11-01 Samsung Electronics Co., Ltd. Nonvolatile memory device, storage system having the same, and method of driving the nonvolatile memory device
JP2008071440A (ja) * 2006-09-14 2008-03-27 Matsushita Electric Ind Co Ltd 強誘電体メモリ装置及びその制御方法
JP5085405B2 (ja) 2008-04-25 2012-11-28 株式会社東芝 不揮発性半導体記憶装置
KR101435128B1 (ko) 2008-07-21 2014-09-01 삼성전자 주식회사 저항체를 이용한 비휘발성 메모리 장치
KR100944328B1 (ko) 2008-08-04 2010-03-03 주식회사 하이닉스반도체 온도 보상 상 변화 메모리 장치
KR20100030979A (ko) * 2008-09-11 2010-03-19 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치
US7948793B2 (en) 2008-09-12 2011-05-24 Micron Technology, Inc. Temperature compensation in memory devices and systems
KR101498219B1 (ko) 2008-11-04 2015-03-05 삼성전자주식회사 가변 저항 메모리 장치 및 그것을 포함하는 메모리 시스템
KR20110029402A (ko) 2009-09-15 2011-03-23 삼성전자주식회사 비휘발성 메모리 장치, 및 그것을 포함한 메모리 시스템, 그것의 쓰기 전류 제어 방법
KR20110046808A (ko) 2009-10-29 2011-05-06 삼성전자주식회사 상 변화 메모리 장치의 데이터 리드 회로 및 이를 포함하는 장치들
US8437171B1 (en) 2009-12-31 2013-05-07 Adesto Technologies Corporation Methods and circuits for temperature varying write operations of programmable impedance elements
KR101212747B1 (ko) 2010-10-28 2012-12-14 에스케이하이닉스 주식회사 커런트 제어 장치 및 이를 포함하는 상변화 메모리
KR20120045197A (ko) 2010-10-29 2012-05-09 에스케이하이닉스 주식회사 온도에 의존하는 저장 매체를 포함하는 메모리 장치 및 그 구동방법
KR20120079739A (ko) 2011-01-05 2012-07-13 에스케이하이닉스 주식회사 반도체 메모리 장치
KR20150019480A (ko) * 2013-08-14 2015-02-25 에스케이하이닉스 주식회사 전자 장치
FR3021151B1 (fr) * 2014-05-15 2017-09-15 Commissariat Energie Atomique Procede de determination de parametres de programmation servant a programmer une memoire vive resistive
KR102140785B1 (ko) * 2014-06-27 2020-08-03 삼성전자주식회사 저항성 메모리 장치 및 상기 저항성 메모리 장치의 동작 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100755409B1 (ko) * 2006-08-28 2007-09-04 삼성전자주식회사 저항 메모리 소자의 프로그래밍 방법
US20080106928A1 (en) * 2006-09-20 2008-05-08 Thomas Happ Energy adjusted write pulses in phase-change memory cells

Also Published As

Publication number Publication date
US20160099052A1 (en) 2016-04-07
US9514813B2 (en) 2016-12-06
KR20160039435A (ko) 2016-04-11

Similar Documents

Publication Publication Date Title
KR102242561B1 (ko) 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법
KR102238647B1 (ko) 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법
KR102264162B1 (ko) 저항성 메모리 장치 및 저항성 메모리 장치의 동작 방법
US10770138B2 (en) Method of operating resistive memory device reducing read disturbance
KR102140787B1 (ko) 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법
KR102261813B1 (ko) 저항성 메모리 장치 및 저항성 메모리 장치의 동작 방법
KR102245129B1 (ko) 멀티레벨 셀을 포함하는 크로스 포인트 메모리 장치 및 크로스 포인트 메모리 장치의 동작방법
KR102131324B1 (ko) 저항성 메모리 장치 및 저항성 메모리 장치의 동작방법
KR102217243B1 (ko) 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법
KR102151183B1 (ko) 저항성 메모리 장치 및 저항성 메모리 장치의 동작방법
KR102347180B1 (ko) 저항성 메모리 장치
KR102251814B1 (ko) 메모리 장치, 그것의 동작 및 제어 방법
KR102142590B1 (ko) 저항성 메모리 장치 및 저항성 메모리 장치의 동작방법
KR102487550B1 (ko) 메모리 장치 및 그 동작 방법
KR102157357B1 (ko) 메모리 장치 및 상기 메모리 장치의 독출 방법
KR102504836B1 (ko) 보상 회로를 구비하는 저항성 메모리 장치
KR102136846B1 (ko) 저항성 메모리 장치 및 저항성 메모리 장치의 동작 방법
US9449686B2 (en) Resistive memory device, resistive memory system and method of operating the resistive memory device

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20141001

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20190918

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20141001

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20200819

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20210106

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20210405

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20210406

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20240325

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20250325

Start annual number: 5

End annual number: 5