KR102187771B1 - 게이트 드라이버 및 이를 포함하는 표시 장치 - Google Patents
게이트 드라이버 및 이를 포함하는 표시 장치 Download PDFInfo
- Publication number
- KR102187771B1 KR102187771B1 KR1020140029690A KR20140029690A KR102187771B1 KR 102187771 B1 KR102187771 B1 KR 102187771B1 KR 1020140029690 A KR1020140029690 A KR 1020140029690A KR 20140029690 A KR20140029690 A KR 20140029690A KR 102187771 B1 KR102187771 B1 KR 102187771B1
- Authority
- KR
- South Korea
- Prior art keywords
- terminal
- input
- transistor
- node
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 68
- 230000005540 biological transmission Effects 0.000 claims abstract description 41
- 238000000034 method Methods 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 14
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 25
- 239000010409 thin film Substances 0.000 description 15
- 239000004973 liquid crystal related substance Substances 0.000 description 14
- 230000015556 catabolic process Effects 0.000 description 7
- 238000006731 degradation reaction Methods 0.000 description 7
- 201000005569 Gout Diseases 0.000 description 6
- 101100102627 Oscarella pearsei VIN1 gene Proteins 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 101100112673 Rattus norvegicus Ccnd2 gene Proteins 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 241001270131 Agaricus moelleri Species 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3266—Details of drivers for scan electrodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/002—Switching arrangements with several input- or output terminals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/043—Preventing or counteracting the effects of ageing
- G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
본 발명의 일 실시예에 따르면, 캐스캐이드 연결된 복수의 스테이지를 포함하되, 상기 각 스테이지는, 제1 입력단과 제1 노드를 연결하며, 제1 입력 트랜지스터 및 제2 입력 트랜지스터를 포함하는 입력부, 상기 제1 노드와 제2 출력단을 연결하며, 출력 트랜지스터 및 출력 커패시터를 포함하는 출력부, 및 클럭 입력 단자와 제1 출력단을 연결하는 전달 신호 생성부를 포함하되, 상기 제1 입력 트랜지스터의 출력 단자와 상기 제2 입력 트랜지스터의 입력 단자는 제2 노드에 연결되며, 상기 입력부는 상기 제1 출력단의 전달 신호를 상기 제2 노드에 인가하는 다이오드 연결된 연결 트랜지스터를 포함하는 게이트 드라이버를 제공합니다.
Description
본 발명은 표시 장치에 관한 것으로, 게이트 드라이버가 집적된 표시 장치에 대한 것이다.
표시 장치는 매트릭스 형상으로 배치된 복수의 화소를 포함할 수 있다. 복수의 화소에 전달되는 데이터 신호에 따라 색상 및 계조를 표시할 수 있다. 표시 장치는 복수의 화소에 인가되는 데이터 신호를 생성하기 위한 데이터 구동부를 포함할 수 있다. 데이터 구동부는 표시 장치가 표시하고자 하는 화상에 대응되는 데이터 신호를 생성할 수 있다.
표시 장치에 포함된 복수의 화소 각각은 게이트 신호에 따라 데이터 신호를 수신할지 여부를 결정할 수 있다. 표시 장치는 게이트 신호를 생성하기 위한 게이트 구동부를 포함할 수 있다. 게이트 구동부는 복수의 쉬프트 레지스터(shift register)를 포함하여 구성될 수 있다. 복수의 쉬프트 레지스터는 순차적으로 구동하여, 복수의 화소가 데이터 신호를 수신하도록 할 수 있는 게이트-온 신호를 생성할 수 있다.
게이트 구동부에 포함된 쉬프트 레지스터는 복수의 트랜지스터를 포함하여 형성될 수 있다. 트랜지스터는 주변 환경의 변화에 따라 특성이 변화할 수 있다. 예를 들어, 트랜지스터의 드레인과 소스 간의 전압(Vds)에 걸리는 전압이 커질수록, 상기 트랜지스터에 열화(Degradation)이 발생할 수 있으며, 열화(Degradation)로 인해 시작 신호의 레벨이 낮아지며, 최종적으로 출력 신호의 크기가 낮아져, 표시 장치는 원하는 화상을 표시할 수 없게 될 수 있다.
이에 본 발명이 해결하고자 하는 과제는, 트랜지스터의 열화를 방지할 수 있는 게이트 드라이버를 제공하고자 하는 것이다.
본 발명이 해결하고자 다른 하는 과제는, 트랜지스터의 열화를 방지할 수 있는 게이트 드라이버를 포함하는 표시 장치를 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 게이트 드라이버는 캐스캐이드 연결된 복수의 스테이지를 포함하되, 상기 각 스테이지는 제1 입력단과 제1 노드를 연결하며, 제1 입력 트랜지스터 및 제2 입력 트랜지스터를 포함하는 입력부를 포함하되, 상기 제1 입력 트랜지스터의 출력 단자와 상기 제2 입력 트랜지스터의 입력 단자가 제2 노드에서 연결되며, 상기 입력부는 상기 제1 입력단과 상기 제2 노드를 연결하는 유지 커패시터를 포함한다.
상기 각 스테이지는, 클럭 단자와 제3 노드를 연결하며, 적어도 두개 이상의 트랜지스터를 포함하는 인버터부, 상기 제1 노드와 제1 출력단을 연결하며, 출력 트랜지스터 및 출력 커패시터를 포함하는 출력부, 클럭 단자와 제2 출력단을 연결하는 전달 신호 생성부,
제2 전원 단자와 상기 제2 출력단을 연결하며, 적어도 하나 이상의 트랜지스터를 포함하는 노이즈 제거부, 및 제2 입력단으로 인가되는 신호에 응답하여, 상기 제1 출력단 또는 상기 제2 출력단에 제1 전원 단자의 전압을 인가하는 풀다운부를 포함한다.
상기 제1 입력단은 전단 스테이지의 전달 신호가 인가되며, 상기 제2 입력단은 다음단 스테이지의 전달 신호가 인가되며, 상기 제1 출력단은 해당 스테이지의 게이트 신호를 출력하며, 상기 제2 출력단은 해당 스테이지의 전달 신호를 출력한다.
상기 클럭 단자에는 클럭 신호가 인가되며, 상기 제1 전원 단자에는 제1 게이트 오프 신호가 인가되며, 상기 제2 전원 단자에는 제2 게이트 오프 신호가 인가된다.
상기 인버터부는 상기 적어도 두개의 트랜지스터의 입력단자가 상기 클럭 단자와 연결되고, 상기 적어도 두개의 트랜지스터의 출력 단자가 상기 제2 전원 단자와 연결된다.
상기 트랜지스터는 모두 산화물 반도체를 포함한다.
상기 제1 입력 트랜지스터 및 제2 입력 트랜지스터의 제어 단자는 상기 제1 입력 트랜지스터 및 제2 입력 트랜지스터의 입력 단자와 다이오드 연결된다.
상기 과제를 해결하기 위한 본 발명의 다른 실시예에 따른 게이트 드라이버는 캐스캐이드 연결된 복수의 스테이지를 포함하되, 상기 각 스테이지는,
제1 입력단과 제1 노드를 연결하며, 제1 입력 트랜지스터 및 제2 입력 트랜지스터를 포함하는 입력부를 포함하되, 상기 제1 입력 트랜지스터의 출력 단자와 상기 제2 입력 트랜지스터의 입력 단자가 제2 노드에서 연결되며, 상기 입력부는 클럭 단자와 상기 제2 노드를 연결하는 유지 커패시터를 포함한다.
상기 각 스테이지는, 상기 클럭 단자와 제3 노드를 연결하며, 적어도 두개 이상의 트랜지스터를 포함하는 인버터부, 상기 제1 노드와 제1 출력단을 연결하며, 출력 트랜지스터 및 출력 커패시터를 포함하는 출력부, 클럭 단자와 제2 출력단을 연결하는 전달 신호 생성부, 제2 전원 단자와 상기 제2 출력단을 연결하며, 적어도 하나 이상의 트랜지스터를 포함하는 노이즈 제거부, 및 제2 입력단으로 인가되는 신호에 응답하여, 상기 제1 출력단 또는 상기 제2 출력단에 제1 전원 단자의 전압을 인가하는 풀다운부를 포함한다.
상기 제1 입력단은 전단 스테이지의 전달 신호가 인가되며, 상기 제2 입력단은 다음단 스테이지의 전달 신호가 인가되며, 상기 제1 출력단은 해당 스테이지의 게이트 신호를 출력하며, 상기 제2 출력단은 해당 스테이지의 전달 신호를 출력한다.
상기 클럭 단자에는 클럭 신호가 인가되며, 상기 제1 전원 단자에는 제1 게이트 오프 신호가 인가되며, 상기 제2 전원 단자에는 제2 게이트 오프 신호가 인가된다.
상기 인버터부는 상기 적어도 두개의 트랜지스터의 입력단자가 상기 클럭 단자와 연결되고, 상기 적어도 두개의 트랜지스터의 출력 단자가 상기 제2 전원 단자와 연결된다.
상기 트랜지스터는 모두 산화물 반도체를 포함한다.
상기 제1 입력 트랜지스터 및 제2 입력 트랜지스터의 제어 단자는 상기 제1 입력 트랜지스터 및 제2 입력 트랜지스터의 입력 단자와 다이오드 연결된다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 표시 장치는 표시 패널, 및 상기 표시 패널에 게이트 신호를 제공하는 게이트 드라이버를 포함하되, 상기 게이트 드라이버는 캐스캐이드 연결된 복수의 스테이지를 포함하며, 상기 각 스테이지는, 제1 입력단과 제1 노드를 연결하며, 제1 입력 트랜지스터 및 제2 입력 트랜지스터를 포함하는 입력부를 포함하되, 상기 제1 입력 트랜지스터의 출력 단자와 상기 제2 입력 트랜지스터의 입력 단자가 제2 노드에서 연결되며, 상기 입력부는 상기 제1 입력단과 상기 제2 노드를 연결하는 유지 커패시터를 포함한다.
상기 각 스테이지는, 클럭 단자와 제3 노드를 연결하며, 적어도 두개 이상의 트랜지스터를 포함하는 인버터부, 상기 제1 노드와 제1 출력단을 연결하며, 출력 트랜지스터 및 출력 커패시터를 포함하는 출력부, 클럭 단자와 제2 출력단을 연결하는 전달 신호 생성부, 제2 전원 단자와 상기 제2 출력단을 연결하며, 적어도 하나 이상의 트랜지스터를 포함하는 노이즈 제거부, 및 제2 입력단으로 인가되는 신호에 응답하여, 상기 제1 출력단 또는 상기 제2 출력단에 제1 전원 단자의 전압을 인가하는 풀다운부를 포함한다.
상기 제1 입력단은 전단 스테이지의 전달 신호가 인가되며, 상기 제2 입력단은 다음단 스테이지의 전달 신호가 인가되며, 상기 제1 출력단은 해당 스테이지의 게이트 신호를 출력하며, 상기 제2 출력단은 해당 스테이지의 전달 신호를 출력한다.
상기 클럭 단자에는 클럭 신호가 인가되며, 상기 제1 전원 단자에는 제1 게이트 오프 신호가 인가되며, 상기 제2 전원 단자에는 제2 게이트 오프 신호가 인가된다.
상기 트랜지스터는 모두 산화물 반도체를 포함한다.
상기 제1 입력 트랜지스터 및 제2 입력 트랜지스터의 제어 단자는 상기 제1 입력 트랜지스터 및 제2 입력 트랜지스터의 입력 단자와 다이오드 연결된다.
본 발명의 실시예들에 의하면 적어도 다음과 같은 효과 있다.
즉, 게이트 드라이버의 신뢰성을 향상시킬 수 있는 액정 표시 장치를 제공할 수 있다.
또한, 게이트 드라이버에서 소비되는 전력을 감소시킬 수 있는 액정 표시 장치를 제공할 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 블록도이다.
도 2는 도 1의 한 화소의 등가 회로도이다.
도 3은 본 발명의 일 실시예에 따른 게이트 구동부의 블록도이다.
도 4는 본 발명의 일 실시예에 따른 게이트 구동부의 k번째 스테이지 회로도이다.
도 5는 본 발명의 일 실시예에 따른 게이트 구동부 내의 산화물 반도체의 전압에 따른 전류 그래프이다.
도 6는 유지 커패시터가 추가되지 않은 회로의 전압 레벨의 변화를 도시한 타이밍도이다.
도 7은 본 발명의 일 실시예에 따른 회로의 전압 레벨의 변화를 도시한 타이밍도이다.
도 8 내지 도 10은 본 발명의 다른 실시예에 따른 게이트 구동부의 k번째 스테이지 회로도이다.
도 11은 본 발명의 또 다른 실시예에 따른 게이트 구동부의 k번째 스테이지 회로도이다.
도 12는 도 11의 회로의 전압 레벨의 변화를 도시한 타이밍도이다.
도 13 내지 도 20은 본 발명의 또 다른 실시예에 따른 게이트 구동부의 k번째 스테이지 회로도이다.
도 2는 도 1의 한 화소의 등가 회로도이다.
도 3은 본 발명의 일 실시예에 따른 게이트 구동부의 블록도이다.
도 4는 본 발명의 일 실시예에 따른 게이트 구동부의 k번째 스테이지 회로도이다.
도 5는 본 발명의 일 실시예에 따른 게이트 구동부 내의 산화물 반도체의 전압에 따른 전류 그래프이다.
도 6는 유지 커패시터가 추가되지 않은 회로의 전압 레벨의 변화를 도시한 타이밍도이다.
도 7은 본 발명의 일 실시예에 따른 회로의 전압 레벨의 변화를 도시한 타이밍도이다.
도 8 내지 도 10은 본 발명의 다른 실시예에 따른 게이트 구동부의 k번째 스테이지 회로도이다.
도 11은 본 발명의 또 다른 실시예에 따른 게이트 구동부의 k번째 스테이지 회로도이다.
도 12는 도 11의 회로의 전압 레벨의 변화를 도시한 타이밍도이다.
도 13 내지 도 20은 본 발명의 또 다른 실시예에 따른 게이트 구동부의 k번째 스테이지 회로도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
이하, 첨부된 도면을 참고로 하여 본 발명의 실시예들에 대해 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 블록도이다.
본 발명의 일 실시예에 따른 표시 장치(1000)는 표시 패널(100) 및 게이트 구동부(200)를 포함한다.
표시 패널(100)은 복수의 게이트 라인(G1, G2, ... Gn), 복수의 데이터 라인(D1, D2, ... Dm) 및 복수의 게이트 라인(G1, G2, ..., Gn) 및 복수의 데이터 라인(D1, D2, ... Dm)이 교차하여 형성되는 영역에 의하여 정의되는 복수의 화소(PX)를 포함할 수 있다. 복수의 화소(PX)는 복수의 데이터 라인(D1, D2, ... Dm)에 인가되는 데이터 신호에 대응되는 계조를 표시할 수 있으며, 복수의 게이트(G1, G2, ... Gn)에 인가되는 게이트 신호에 대응하여 데이터 신호를 수신할 지 여부를 결정할 수 있다. 이하 도 2를 참조하여 화소(PX)에 대하여 보다 상세히 설명하도록 한다.
도 2는 본 발명의 일 실시예에 따른 화소의 회로도이다. 도 2에서는 표시 패널(100)이 액정 패널인 것을 가정하고, 그에 따른 화소(PX)의 회로도를 도시하고 있다. 그러나, 이는 예시적인 것에 불과하며, 예를 들어, 표시 패널(100)은 액정 패널 외에도 유기 전계 디스플레이 패널 (Organic electro-luminescent display panel), 플라즈마 디스플레이 패널(Plasma display panel), 전계 방출 디스플레이 패널(field emission display panel), 또는 전기 영동 디스플레이 패널(Electrophoretic display panel) 등의 다양한 표시 패널일 수 있다.
도 2를 참조하면, 제1 기판(10)의 화소 전극(PE)과 대향하도록 제2 기판(20)의 공통 전극(CE)의 일부 영역에 색필터(CF)가 형성될 수 있다. 또한, 예를 들어, i번째(i=1~n) 게이트 라인(Gi)과 j번째(j=1~m) 데이터 라인(Dj)에 연결된 화소(PX)는 그 게이트 라인(Gi) 및 데이터 라인(Dj)에 연결된 스위칭 소자(Q)와 이에 연결된 액정 커패시터(liquid crystal capacitor, Clc) 및 유지 커패시터(storage capacitor, Cst)를 포함할 수 있다. 여기서, 유지 커패시터(Cst)는 필요에 따라 생략될 수 있다. 스위칭 소자(Q)는 예컨대, a-Si(amorphous - silicon)으로 이루어진 박막 트랜지스터(Thin Film Transistor, 이하 'a-Si TFT'라 함)일 수 있다. 상술한 도 2에서는 색필터(CF)가 공통 전극(CE)을 포함하는 제2 기판(200)에 형성되어 있는 것으로 도시하였지만, 이에 한정되는 것은 아니며 제1 기판(100)에 형성될 수도 있다.
스위칭 소자(Q)는 박막 트랜지스터일 수 있다. 스위칭 소자(Q)의 게이트는 제i 게이트 라인(Gi)에 연결될 수 있고, 소스는 제j 데이터 라인(Dj)에 연결될 수 있고, 드레인은 액정 캐패시터(Clc) 및 스토리지 캐패시터(Cst)의 일단에 연결될 수 있다. 스위칭 소자(Q)는 제i 게이트 라인(Gi)에 인가되는 게이트 신호에 대응하여 제j 데이터 라인(Dj)에 인가되는 데이터 신호를 액정 캐패시터(Clc) 및 유지 캐패시터(Cst)의 일단에 전달할지 여부를 결정할 수 있다.
액정 캐패시터(Clc)는 데이터 신호가 인가되는 화소 전극과 공통 전압(Vcom)이 인가되는 공통 전극 사이의 액정층이 갖는 캐패시턴스 성분을 나타내는 가상의 캐패시터일 수 있다. 액정 캐패시터(Clc) 양단의 전위차에 따라 액정층의 광투과율이 제어될 수 있다. 액정 캐패시터(Clc)의 일단은 스위칭 소자(Q)의 드레인에 연결되고, 타단에는 공통 전압(Vcom)이 인가될 수 있다.
유지 캐패시터(Cst)는 일단이 스위칭 소자(Q)의 드레인에 연결되고, 타단에는 공통 전압(Vcom)이 인가될 수 있다. 즉, 유지 캐패시터(Cst)는 액정 캐패시터(Clc)와 평행하게 배치될 수 있다. 유지 캐패시터(Cst)는 화소 전극과 공통 전극 사이의 캐패시턴스 용량을 증가시켜 스위칭 소자(Q)가 턴오프 된 상태에서 액정 캐패시터(Clc)의 양단에 인가된 전압이 보다 효율적으로 유지되도록 할 수 있다. 몇몇 실시예에 의하면, 유지 캐패시터(Cst)는 생략될 수도 있다.
다시 도 1을 참조하면, 게이트 구동부(200)는 개시 펄스 신호(STVP), 출력 제어 신호(OCS), 클럭 신호(CKV), 반전 클럭 신호(CKVB), 제1 게이트 오프 전압(VSS1) 및 제2 게이트 오프 전압(VSS2)을 이용하여 각 게이트 라인(G1, G2, ... Gn)에 게이트 신호를 제공할 수 있다. 게이트 구동부(200)에 관하여는 후에 도 3을 참조하여 보다 상세히 설명하도록 한다.
표시 장치(1000)는 타이밍 제어부(300), 데이터 구동부(500), 클럭 생성부(400)를 더 포함할 수 있다.
타이밍 제어부(300)는 입력 영상 신호(R, G, B) 및 이의 표시를 제어하는 입력 제어 신호를 수신하고, 영상 데이터 신호(DATA), 데이터 구동부 제어 신호(CONT1)를 생성하여 데이터 구동부(500)에 제공할 수 있다. 타이밍 제어부(300)는 수평 동기 신호(Hsync), 메인 클럭 신호(Mclk), 데이터 인에이블 신호(DE) 등의 입력 제어 신호를 입력받아 데이터 구동부 제어 신호(CONT1)를 출력한다. 여기서 데이터 구동부 제어 신호(CONT1)는 데이터 구동부(500)의 동작을 제어하는 신호로서, 데이터 구동부(500)의 동작을 개시하는 수평 개시 신호, 데이터 전압의 출력을 지시하는 로드 신호 등을 포함할 수 있다. 타이밍 제어부(300)는 클럭 생성 제어 신호(CONT2)를 클럭 생성부(400)에 제공할 수 있다. 클럭 생성 제어 신호(CONT2)는 클럭 생성부(400)의 게이트 온 전압(Von)의 출력 시기를 결정하는 게이트 클럭 신호 및 게이트 온 전압(Von)의 펄스폭을 결정하는 출력 인에이블 신호를 포함할 수 있다. 타이밍 제어부(300)는 개시 펄스 신호(STVP), 및 출력 제어 신호(OCS)를 게이트 구동부(200)에 제공할 수 있다.
데이터 구동부(500)는 영상 데이터 신호(DATA) 및 데이터 구동부 제어 신호(CONT1)를 제공받아, 영상 데이터 신호(DATA)에 대응하는 데이터 신호를 데이터 라인들(D1 내지 Dm)에 제공할 수 있다.
클럭 생성부(400)는 클럭 생성 제어신호(CONT2)에 대응하여 클럭 신호(CKV), 반전 클럭 신호(CKVB)를 생성할 수 있다. 반전 클럭 신호(CKVB)는 클럭 신호(CKV)의 반전 신호 또는 1/2 주기의 지연을 갖는 신호일 수 있다.
이하 도 3을 참조하여 본 발명의 일 실시예에 따른 게이트 구동부(200)에 대하여 보다 상세히 설명하도록 한다.
도 3은 본 발명의 일실시예에 따른 게이트 구동부의 블록도이다.
게이트 구동부(200)는 캐스케이드(cascade) 연결된 제1 내지 제n 스테이지(ST1, ST2, ..., STn)를 포함할 수 있다. 제1 내지 제n 스테이지(ST1, ST2, ..., STn) 각각은 제1 전원 단자(Vin1), 제2 전원 단자(VIN2), 클럭 단자(CK), 게이트 출력 단자(OUT1), 전달 신호 출력단(OUT2), 리셋 단자(R) 및 셋 단자(S)를 포함할 수 있다.
예를 들어 j번째(j≠1) 게이트 라인(Gj)과 연결된 제j 스테이지(STj)의 셋 단자(S)에는 전단 스테이지(STj-1)의 전달 신호(Cout(j-1))가, 리셋 단자(R)에는 후단 스테이지(STj+1)의 전달 신호(Cout(j+1))가 입력되고, 클럭 단자(CK)에는 클럭 신호(CKV) 및 반전 클럭 신호(CKVB)가 입력되며, 제1 전원 전압 단자(GV1)에는 제1 게이트 오프 전압(VSS1)이 입력되며, 제2 전원 전압 단자(VIN2)에는 제2 게이트 오프 전압(VSS2)이 입력되며, 첫 번째 스테이지(ST1)에는 출력 제어 신호(OCS, 미도시)가 제공될 수 있다. 게이트 출력 단자(OUT1)는 게이트 신호(Gout(j))를 출력하고, 전달 신호 출력단(OUT2)은 전달 신호(Cout(j))를 출력할 수 있다.
단, 첫 번째 스테이지(ST1)의 셋 단자(S)에는 전단 전달 신호(Cout(j-1)) 대신 개시 펄스 신호(STVP)가 입력되며, 마지막 스테이지(STn)의 리셋 단자(R)에는 다음단 전달 신호(Cout(j+1)) 대신 개시 펄스 신호(STVP)가 입력된다.
클럭 단자(CK)에는 클럭 생성부(400)로부터 생성된 클럭 신호(CKV) 및 반전 클럭 신호(CKVB)가 입력될 수 있다. 각 스테이지(ST1 ~STn)의 게이트 출력 단자(Gout(1) ~ Gout(n))에서는 클럭 단자(CK)로 제공되는 클럭 단자의 하이 구간이 출력된다. 홀수 번째 스테이지(ST1, ST3,…)에는 클럭 신호(CKV)가 인가되며, 게이트 출력 단자(OUT1)에서는 클럭 신호(CKV)의 하이 구간이 출력되고, 짝수 번째(ST2, ST4,…)의 게이트 출력 단자(OUT1)에서는 클럭 신호(CKV)가 인가되며, 반전 클럭 신호(CKVB)의 하이 구간이 출력된다.
따라서, 각 스테이지는 순차적으로 게이트 신호(Gout(1) ~ Gout(n))를 출력할 수 있다.
제1 내지 제n 스테이지(ST1, ST2, ..., STn)의 게이트 출력 단자(OUT1)를 통해 출력된 출력 신호들(Gout1, Gout2, ..., Goutn)은 각각이 제1 내지 제n 게이트 라인(G1, G2, ... Gn)에 각각 인가되는 게이트 신호들일 수 있다.
제1 전원 전압 단자(GV1)는 제1 게이트 오프 전원(VSS1)에 연결될 수 있으며, 제2 전원 전압 단자(VIN2)는 제2 게이트 오프 전원(VSS2)에 연결될 수 있다.
이하 도 4를 참조하여 게이트 구동부(200)에 포함된 스테이지에 관하여 보다 상세히 설명하도록 한다. 도 4는 본 발명의 일 실시예에 따른 게이트 구동부의 k번째 스테이지 회로도이다. 도 5는 본 발명의 일 실시예에 따른 게이트 구동부 내의 산화물 반도체의 전압에 따른 전류 그래프이다. 도 6은 산화물 반도체를 적용한 게이트 구동부의 동작 특성을 도시한 타이밍도이다. 도 7은 본 발명의 일 실시예에 따른 게이트 구동부의 동작 특성을 도시한 타이밍도이다.
도 4를 참조하면, 본 실시예에 따른 게이트 구동부(200)의 각 스테이지(ST)는 입력부(211), 인버터부(212), 전달 신호 생성부(213), 출력부(214), 노이즈 제거부(215) 및 풀다운부(216)를 포함할 수 있다.
먼저, 입력부(211)는 제1 입력단(S)과 제1 노드(N1)을 연결하며, 제4 트랜지스터(Tr4) 및 제4-1 트랜지스터(Tr4-1)를 포함하며, 제4 트랜지스터(Tr4)의 출력 단자와 제4-1 트랜지스터(Tr4-1)의 입력단자가 제2 노드(N2)에서 연결되며, 제1 입력단(S)과 제2 노드(N2)를 연결하는 유지 커패시터(C)를 포함할 수 있다. 제4 트랜지스터(Tr4)의 입력 단자는 셋 단자(S)에 연결되어 있으며, 제4-1 트랜지스터(Tr4-1)의 출력 단자는 제2 노드(N1)에 연결되어 있으며, 제4 트랜지스터(Tr4) 및 제4-1 트랜지스터(Tr4-1)의 제어 단자는 제4 트랜지스터(Tr4) 및 제4-1 트랜지스터(Tr4-1)의 입력 단자와 공통 연결(다이오드 연결)되어 있다.
입력부(211)는 셋 단자(S)에서 하이 전압이 인가되는 경우 이를 제1 노드(N1)로 전달하는 역할을 수행한다. 제4 트랜지스터(Tr4)와 제4-1 트랜지스터(Tr4-1)가 직렬로 연결됨에 따라, 각 트랜지스터가 셋 단자(S)와 제1 노드(N1) 사이의 전압(이하, 입력부 전압이라 함) 차이를 나누어 인가 받도록 하여, 제2 노드(N2)에서의 누설 전류가 적게 발생하도록 할 수 있다.
입력부의 유지 커패시터(C)는 일정 시간동안 제2 노드(N2)의 전압을 유지시킬 수 있다. 제4 트랜지스터(Tr4)에 제4-1 트랜지스터(Tr4-1)를 추가하더라도, 제4 트랜지스터(Tr4)에 제4-1 트랜지스터(Tr4-1)에 동일한 전압이 인가되지 않아, 표시 품질을 향상시키는데 한계가 있었다. 이에, 셋 단자(S)와 제2 노드(N2)를 연결하는 유지 커패시터(C)를 추가하여, 제4 트랜지스터(Tr4)와 제4-1 트랜지스터(Tr4-1)에 가해지는 스트레스(stress)를 동일하게 나누어 가질 수 있다. 이하, 도 6내지 도 8을 참조하여, 제1 노드, 제2 노드, 제4 트랜지스터(Tr4) 및 제4-1 트랜지스터(Tr4-1)에 인가되는 전압 레벨의 변화를 자세히 서술한다.
도 6은 유지 커패시터(C)가 추가되지 않은 회로에서의 전압 레벨의 변화를 도시한 타이밍도이며, 도 7은 본 발명의 일 실시예에 따른 회로의 전압 레벨의 변화를 도시한 타이밍도이다.
도 6의 첫번째 그래프는 제1 노드(N1)에서의 전압 레벨의 변화를 도시한 그래프이며, 두번째 그래프는 제2 노드(N2)의 전압 레벨의 변화를 도시한 그래프이며, 세번째 그래프는 제4 트랜지스터(Tr4)의 Vds전압 레벨을 도시한 그래프이며, 네번째 그래프는 제4-1 트랜지스터(Tr4-1)의 Vds전압 레벨을 도시한 그래프이다.
먼저, 도 6의 첫번째 그래프를 참조하면, 전단 스테이지 전달 신호를 입력 받아, 제4 및 제4-1 트랜지스터(Tr4, Tr4-1)가 턴-온되어, 제1 노드(N1)에 전단 스테이지 전달 신호(Cout(j-1))의 전압이 인가될 수 있다. 제1 노드(N1)는 출력 커패시터를 포함하고 있으므로, 상기 전단 스테이지 전달 신호(Cout(j-1))의 전압을 저장할 수 있다. 다음으로, 클럭 신호(CKV)가 인가되면, 제 15 트랜지스터(Tr15)를 통해 클럭 신호의 전압이 제1 노드(N1)에 전달되어, 부스트 업된 전압이 제1 노드(N1)에 인가될 수 있다. 다음으로, 후단 스테이지 전달 신호에 응답하여 턴-온된 제9 및 제9-1 트랜지스터(Tr9, Tr9-1)에 의해 제2 게이트 오프 전압이 제1 노드(N1)에 인가되어, 제1 노드(N1)는 음의 전압을 갖게 된다.
도 6의 두번째 그래프는 제4 트랜지스터(Tr4) 및 제4-1 트랜지스터(Tr4-1)가 전단 스테이지 전달 신호(Cout(j-1))에 응답하여, 상기 전단 스테이지 전달 신호(Cout(j-1))에 해당하는 전압을 제2 노드(N2)에 인가하고 있음을 도시한다.
도 6의 세번째 그래프를 참조하면, 제4 트랜지스터(Tr4)의 Vds를 도시한 그래프입니다. 제4 트랜지스터(Tr4) 및 제4-1 트랜지스터(Tr4-1)가 직렬로 연결되어 있으므로, 각 트랜지스터는 제1 노드(N1)와 셋 단자(S) 간의 전압차의 절반에 해당하는 전압이 인가되어야 하나, 제1 노드(N1)가 부스트업된 구간에서 제4 트랜지스터(Tr4)는 약 2V의 전압이 인가된다.
도 6의 네번째 그래프를 참조하면, 제4-1 트랜지스터(Tr4-1)의 Vds를 도시한 그래프이며, 제1 노드(N1)과 셋 단자(S) 간의 전압차에서 제4 트랜지스터(Tr4)에 인가된 전압의 크기를 뺀 전압이 인가된다. 제1 노드가 부스트업된 구간에서 제4-1 트랜지스터(Tr4-1)에는 약 40V의 전압이 인가된다.
즉, 제4 트랜지스터(Tr4)와 제4-1 트랜지스터(Tr4-1)는 제1 노드(N1)와 셋 단자(S) 간의 전압을 균등하게 나누어 가질 수 없므며, 특히 제4-1 트랜지스터(Tr4-1)에 제1 노드(N1)와 셋 단자(S) 간의 전압차의 대부분이 인가되어 열화(degradation)가 발생할 수 있다.
도 7은 유지 커패시터가 셋 단자(S)와 제2 노드(N2)에 연결된 회로의 전압 레벨의 변화를 도시한 타이밍도이다. 도 7의 첫번째 그래프는 제1 노드(N1)에서의 전압 레벨의 변화를 도시한 그래프이며, 두번째 그래프는 제2 노드(N2)의 전압 레벨의 변화를 도시한 그래프이며, 세번째 그래프는 제4 트랜지스터(Tr4)의 Vds전압 레벨을 도시한 그래프이며, 네번째 그래프는 제4-1 트랜지스터(Tr4-1)의 Vds전압 레벨을 도시한 그래프이다.
도 7의 첫번째 그래프를 참조하면, 전단 스테이지 전달 신호를 입력 받아, 제4 및 제4-1 트랜지스터(Tr4, Tr4-1)가 턴-온되어, 제1 노드(N1)에 전단 스테이지 전달 신호(Cout(j-1))의 전압이 인가될 수 있다. 제1 노드(N1)는 출력 커패시터를 포함하고 있으므로, 상기 전단 스테이지 전달 신호(Cout(j-1))의 전압을 저장할 수 있다. 다음으로, 클럭 신호(CKV)가 인가되면, 제 15 트랜지스터(Tr15)를 통해 클럭 신호의 전압이 제1 노드(N1)에 전달되어, 부스트 업된 전압이 제1 노드(N1)에 인가될 수 있다. 다음으로, 후단 스테이지 전달 신호에 응답하여 턴-온된 제9 및 제9-1 트랜지스터(Tr9, Tr9-1)에 의해 제2 게이트 오프 전압이 제1 노드(N1)에 인가되어, 제1 노드(N1)는 음의 전압을 갖게 된다.
도 7의 두번째 그래프를 참조하면, 제4 트랜지스터(Tr4) 및 제4-1 트랜지스터(Tr4-1)가 전단 스테이지 전달 신호(Cout(j-1))에 응답하여, 상기 전단 스테이지 전달 신호(Cout(j-1))에 해당하는 전압을 제2 노드(N2)에 인가한다. 제2 노드(N2)는 유지 커패시터(C)를 통해 셋 단자(S)와 연결되므로, 제1 노드(N1)가 부스터업되는 구간 동안 제2 노드(N2)의 전압이 일정하게 유지될 수 있다.
도 7의 세번째 그래프와 네번째 그래프는 제4 트랜지스터(Tr4) 및 제4-1 트랜지스터(Tr4-1)의 Vds를 도시한 그래프입니다. 제4 트랜지스터(Tr4) 및 제4-1 트랜지스터(Tr4-1)가 직렬로 연결되어 있고, 유지 커패시터(C)에 의해 제2 노드(N2)의 전압이 일정하게 유지되므로, 각 트랜지스터는 제1 노드(N1)와 셋 단자(S) 간의 전압차의 절반에 해당하는 전압이 인가된다.
즉, 제4 트랜지스터(Tr4)와 제4-1 트랜지스터(Tr4-1)는 제1 노드(N1)와 셋 단자(S) 간의 전압을 균등하게 나누어 가지며, 각 트랜지스터는 안전 영역(safety region)에서 동작할 수 있어, 열화(degradation)를 방지할 수 있다.
다시, 도 4를 참조하면, 인버터부(212)는 제12 트랜지스터(Tr12), 제7 트랜지스터(Tr7), 제8 트랜지스터(Tr8) 및 제13 트랜지스터(Tr13))를 포함할 수 있다. 먼저, 제12 트랜지스터(Tr12)는 제어 단자와 입력 단자가 다이오드 연결되며, 상기 입력 단자는 클록 입력 단자(CK)와 연결되어 있으며, 출력 단자는 제7 트랜지스터(Tr7)의 제어 단자 및 제13 트랜지스터(Tr13)의 입력 단자와 연결되어 있다. 제7 트랜지스터(Tr7)는 제어 단자가 제12 트랜지스터(Tr12)의 출력단과 연결되어 있으며, 입력 단자는 클록 입력 단자(CK)와 연결되어 있고, 출력 단자는 제3 노드(N3)과 연결되어 있다. 제8 트랜지스터(Tr8)의 제어 단자는 현 스테이지의 전달 신호 출력단(OUT2)과 연결되어 있으며, 제8 트랜지스터(Tr8)의 입력 단자는 제3 노드(N3)와 연결되고, 제8 트랜지스터(Tr8)의 출력 단자는 제2 전원 전압 단자(VIN2)와 연결될 수 있다. 제13 트랜지스터(Tr13)의 입력단자는 제12 트랜지스터(Tr12)의 출력단과 연결되어 있으며, 제13 트랜지스터(Tr13)의 제어 단자는 본단 스테이지의 전달 신호 출력단(OUT2)과 연결되어 있으며, 제13 트랜지스터(Tr13)의 출력 단자는 제2 전원 전압 단자(VIN2)와 연결될 수 있다. 상기와 같은 연결에 의하여 클록 신호로 하이 신호가 인가되면, 제12 및 제7 트랜지스터(Tr12, Tr7)에 의하여 각각 제8 및 제13 트랜지스터(Tr8, Tr13)의 입력 단자로 전달되어 제3 노드(N3)는 하이 전압을 가지며, 전달된 하이 신호는 현 스테이지의 전달 신호 출력단(OUT2)에서 전달 신호가 출력되면 제3 노드(N3)의 전압을 제2 게이트 오프 전압(Vss2)으로 낮출 수 있다. 그 결과 인버터부(212)의 제3 노드(N3)는 본단 스테이지의 전달 신호 및 게이트 온 전압과 반대의 전압 레벨을 가질 수 있다.
전달 신호 생성부(213)는 제15 트랜지스터(Tr15)를 포함할 수 있다. 제15 트랜지스터(Tr15)의 입력 단자에는 클럭 입력 단자(CK)가 연결되어 클록 신호(CKV) 또는 반전 클록 신호(CKVB)가 입력되고, 제15 트랜지스터(Tr15)의 제어 단자는 상기 입력부(211)의 출력, 즉 제1 노드(N1)에 연결되고, 제15 트랜지스터(Tr15)의 출력 단자는 전달 신호를 출력하는 전달 신호 출력단(OUT2)과 연결될 수 있다. 상기 제어 단자와 출력 단자 사이에는 기생 커패시터(도시하지 않음)가 형성되어 있을 수 있다. 제15 트랜지스터(Tr15)의 출력 단자는 전달 신호 출력단(OUT2), 뿐만 아니라 노이즈 제거부(215) 및 풀다운부(216)와 연결되어 제2 게이트 오프 전압(Vss2)을 인가 받을 수 있다. 그 결과 전달 신호가 로우(low)일 때의 전압값은 제2 게이트 오프 전압(Vss2)값을 가질 수 있다.
출력부(214)는 제1 트랜지스터(Tr1) 및 출력 커패시터를 포함할 수 있다. 제1 트랜지스터(Tr1)의 제어 단자는 제1 노드(N1)에 연결되고, 제1 트랜지스터(Tr1)의 입력 단자는 클록 입력 단자(CK)를 통하여 클록 신호(CKV) 또는 반전 클록 신호(CKVB)를 입력 받으며, 제어 단자와 출력 단자 사이에는 출력 커패시터(C)가 형성되며, 제1 트랜지스터(Tr1)의 출력 단자는 게이트 전압 출력 단자(OUT1)와 연결될 수 있다. 또한, 제1 트랜지스터(Tr1)의 출력 단자는 노이즈 제거부(215) 및 풀다운부(216)와 연결되어 있으며, 노이즈 제거부(215) 및 풀다운부(216)를 통하여 제1 전원 단자(Vin1)와 연결될 수 있다. 그 결과 게이트 오프 전압의 전압값은 제1 게이트 오프 전압(Vss1)값을 가질 수 있다. 이와 같은 출력부(214)는 제1 노드(N1)에서의 전압 및 상기 클록 신호(CKV)에 따라 게이트 전압을 출력할 수 있다. 제1 노드(N1)의 전압에 의하여 제1 트랜지스터(Tr1)의 제어 단자와 출력 단자 사이에 전압차가 발생하고 이 전압차가 출력 커패시터(C)에 저장된 후 클록 신호에 의하여 하이 전압이 인가되면, 충전된 전압이 부스트 업 되면서 높은 전압이 게이트 온 전압으로 출력될 수 있다.
노이즈 제거부(215)는 제3 노드(N3)의 출력에 의하여 제어되는 부분으로, 제3 트랜지스터(Tr3), 제10 및 제10-1 트랜지스터(Tr10, Tr10-1), 제 11 트랜지스터(Tr11) 및 제11-1 트랜지스터(Tr11-1))을 포함할 수 있다. 제3 트랜지스터(Tr3)의 제어 단자는 제3 노드(N3)와 연결되어 있으며, 제3 트랜지스터(Tr3)의 입력 단자는 게이트 전압 출력단(OUT1)와 연결되어 있으며, 제3 트랜지스터(Tr3)의 출력 단자는 제1 전원 단자(GV1)와 연결될 수 있다. 제3 트랜지스터(Tr3)는 제3 노드(N3)의 전압에 따라서 게이트 전압 출력단(OUT1)의 전압을 제1 게이트 오프 전압(Vss1)으로 변경시킬 수 있다.
제10 및 제10-1 트랜지스터(Tr10, Tr10-1)는 입력 단자와 출력 단자를 서로 연결하고 제어 단자가 동일한 단자에 연결(이하에서는 이를 간단하게 추가 연결이라 함)된 한 쌍의 트랜지스터로, 제10 및 제10-1 트랜지스터(Tr10, Tr10-1)의 제어 단자는 모두 제3 노드(N3)에 연결되어 있으며, 한 쌍의 트랜지스터의 입력 단자는 제1 노드(N1)에 연결되어 있고, 한 쌍의 트랜지스터의 출력 단자는 제2 전원 단자(VIN2)와 연결될 수 있다. 제10 및 제10-1 트랜지스터(Tr10, Tr10-1)는 제3 노드(N3)의 전압에 따라서 제1 노드(N1)의 전압을 제2 게이트 오프 전압(Vss2)으로 변경시킬 수 있다. 한 쌍의 추가 연결된 트랜지스터를 사용함에 의하여 두 트랜지스터가 제2 게이트 오프 전압과 제3 노드(N3) 사이의 전압 차이를 나누어 인가받도록 하여 제1 노드(N1)에서의 누설 전류가 적게 발생하도록 할 수 있다. 실시예에 따라서 제10 및 제10-1 트랜지스터(Tr10, Tr10-1)는 3개 이상의 박막 트랜지스터가 추가 연결된 구조로 형성될 수도 있다. 이때, 추가 형성되는 트랜지스터도 입력 단자와 출력 단자를 서로 연결하고 제어 단자가 동일한 제3 노드(N3)에 연결되어 있을 수 있다.
제11 트랜지스터(Tr11)은 제어 단자가 제3 노드(N3)와 연결되어 있으며, 입력 단자는 전달 신호 출력단(OUT2)와 연결되어 있고, 출력 단자는 제2 전원 단자(VIN2)와 연결될 수 있다. 즉, 제11 트랜지스터(Tr11)는 제3 노드(N3)의 전압에 따라서 전달 신호 출력단(OUT2)의 전압을 제2 게이트 오프 전압(Vss2)으로 변경시킬 수 있다.
제11-1 트랜지스터(Tr11-1)의 제어 단자는 후술하는 제2 트랜지스터(Tr2) 및 리셋 단자(R)에 연결될 수 있으며, 제11-1 트랜지스터(Tr11-1)의 입력 단자는 전달 신호 출력단(OUT2)과 연결될 수 있으며, 제11-1 트랜지스터(Tr11-1)의 출력 단자는 제2 전원 전압 단자(VIN2)와 연결될 수 있다. 제11-1 트랜지스터(Tr11-1)는 다음단 스테이지의 전달 신호에 따라, 전달 신호 출력단(OUT2)의 전압을 제2 게이트 오프 전압(Vss2)으로 변경시킬 수 있다.
풀다운부(216)는 다음단 전달 신호에 의하여 제어되는 부분으로, 제2 트랜지스터(Tr2), 제9 트랜지스터(Tr9), 제9-1 트랜지스터(Tr9-1), 제17 트랜지스터(Tr17)를 포함할 수 있다. 제2 트랜지스터(Tr2)의 제어 단자는 리셋 단자(R)에 연결될 수 있으며, 제2 트랜지스터(Tr2)의 입력 단자는 게이트 전압 출력단(OUT1)와 연결될 수 있으며, 제2 트랜지스터(Tr2)의 출력 단자는 제1 전압 입력 단자(Vin1)와 연결될 수 있다. 제2 트랜지스터(Tr2)는 다음단 전달 신호에 따라서 게이트 전압 출력단(OUT1)의 전압을 제1 게이트 오프 전압(Vss1)으로 변경시킬 수 있다.
제9 및 제9-1 트랜지스터(Tr9, Tr9-1)는 입력 단자와 출력 단자를 서로 연결하고 제어 단자가 동일한 단자에 연결, 즉, 추가 연결된 한 쌍의 트랜지스터로, 제9 및 제9-1 트랜지스터(Tr9, Tr9-1)의 제어 단자는 모두 리셋 단자(R)에 연결될 수 있으며, 한 쌍의 트랜지스터의 입력 단자는 제3 노드(N3)에 연결되어 있고, 한 쌍의 트랜지스터의 출력 단자는 리셋 단자(R)와 연결될 수 있다. 이상과 같이 한 쌍의 추가 연결된 트랜지스터를 사용함에 의하여 두 트랜지스터가 제2 게이트 오프 전압(Vss2)과 다음 단의 전달 신호 간의 전압(특히, 저전압에서의 전압) 차이를 나누어 인가받도록 하여 제1 노드(N1)에서의 누설 전류가 적게 발생하도록 할 수 있다. 실시예에 따라서 제9 및 제9-1 트랜지스터(Tr9, Tr9-1)는 3개 이상의 박막 트랜지스터가 추가 연결된 구조로 형성될 수도 있다. 이때, 추가 형성되는 트랜지스터도 입력 단자와 출력 단자를 서로 연결하고 제어 단자가 동일한 리셋 단자(R)에 연결되어 있을 수 있다.
제17 트랜지스터(Tr17)의 제어 단자는 리셋 단자(R)에 연결되어 있으며, 제17 트랜지스터(Tr17)의 입력 단자는 전달 신호 출력단(OUT2)과 연결되며, 제17 트랜지스터(Tr17)의 출력 단자는 제2 전원 단자(VIN2)와 연결될 수 있다.
게이트 전압 및 전달 신호는 다양한 전압 값을 가질 수 있지만, 제1 게이트 오프 전압(Vss1)과 제2 게이트 오프 전압(Vss2)는 음의 전압을 가질 수 있다.
하나의 스테이지(ST)는 제1 노드(N1)의 전압에 의하여 전달 신호 생성부(213), 출력부(214)가 동작하여 전달 신호의 하이(high) 전압 및 게이트 온 전압을 출력하며, 전단 및 다음단의 전달 신호에 의하여 전달 신호는 하이(high) 전압에서 제2 게이트 오프 전압(Vss2)으로 낮아지며, 게이트 온 전압은 제1 게이트 오프 전압(Vss1)으로 낮아져 게이트 오프 전압이 될 수 있다.
이상과 같은 구조는 다음과 같은 특징을 가질 수 있다.
먼저, 인버터부(212)의 제8 트랜지스터(Tr8) 및 제13 트랜지스터(Tr13)는 출력 단자가 제2 게이트 오프 전압(Vss2)과 연결될 수 있다. 그 결과 제3 노드(N3)의 낮은 전압값으로 제2 게이트 오프 전압(Vss2)값을 갖는다. 이는 인버터의 출력인 제3 노드(N3)의 전압을 제어 단자로 받는 노이즈 제거부(215)의 트랜지스터에 영향을 줄 수 있다. 일반적으로 산화물 반도체를 사용하는 박막 트랜지스터는 비정질 실리콘을 사용한 박막 트랜지스터에 비하여 누설전류가 10배 이상 발생하므로 산화물 반도체를 사용하는 경우 누설 전류를 감소시킬 필요가 있다.
제1 노드(N1)의 전류 누설을 줄이기 위하여 도 4의 실시예에서는 한 쌍의 박막 트랜지스터를 추가 연결(입력 단자와 출력 단자를 서로 연결하고 제어 단자가 동일한 단자에 연결)한 구조를 가질 수 있다. 상기 구조를 적용한 트랜지스터들은 제9 및 제9-1 트랜지스터(Tr9, Tr9-1)와 제10 및 제10-1 트랜지스터(Tr10, Tr10-1)이다. 두 쌍의 트랜지스터는 모두 제1 노드(N1)의 전압을 제2 게이트 전압(Vss2)으로 낮추는 동작을 하며, 제9 및 제9-1 트랜지스터(Tr9, Tr9-1)는 다음단 스테이지의 전달 신호에 따라서 동작하며, 제10 및 제10-1 트랜지스터(Tr10, Tr10-1)는 인버터 출력(제3 노드 전압)에 의하여 동작할 수 있다. 이들 트랜지스터를 이와 같이 추가 연결한 구조의 한 쌍의 트랜지스터로 형성한 것은 하나의 트랜지스터로 형성하였을 때에 비하여 누설 전류를 줄일 수 있기 때문이다. 즉, 제어 단자에 인가되는 전압과 제2 게이트 오프 전압(Vss2) 사이의 전압 차이로 인하여 트랜지스터가 턴 오프 상태에서도 누설 전류가 발생하지만, 두 개의 트랜지스터를 추가 연결하면 두 트랜지스터가 이들 전압 차이를 나누어 가지게 되므로 트랜지스터를 통하여 누설 전류가 감소될 수 있다. 특히 산화물 반도체를 사용하는 박막 트랜지스터의 경우 전압이 증가함에 따라서 기하 급수적으로 누설 전류가 높아지지만, 전압이 반으로 떨어지면, 누설 전류도 반 이상 줄기 때문에 누설 전류를 줄일 수 있다.
또한, 도 4의 실시예에서는 제17 트랜지스터(Tr17)를 사용하여 클록 신호의 지연에 의하여 전달 신호의 출력단에서 발생하는 노이즈(Glitch noise)를 다음 스테이지의 전달 신호에 기초하여 제거할 수 있다.
또한, 도 4의 실시예에서는 다음단 스테이지의 신호(예를 들면 전달 신호)를 이용하여 현 스테이지를 안정화시키는 트랜지스터 및 배선을 삭제하였다. 실시예에 따라서는 이러한 트랜지스터를 사용하여 현 스테이지의 제1 노드 또는 제3 노드의 전압을 안정화시킬 수 있지만, 도 4의 실시예에서는 이를 삭제하여 스테이지 간의 배선 연결을 간략화 하였으며, 스테이지에서도 트랜지스터를 하나 삭제하여 그 크기를 줄일 수 있다. 그 결과 표시 장치에서 화상을 표시하는 표시 영역 이외의 주변 영역에 포함된 게이트 구동부의 크기를 줄여 좁은 베젤(narrow bezel)을 가지도록 할 수 있다.
또한, 도 4의 실시예에서는 제9 및 제9-1 트랜지스터(Tr9, Tr9-1)의 출력 단자가 제2 게이트 오프 전압(Vss2)과 연결되도록 형성하고 있다. 이는 제1 노드(N1)에서 발생하는 딜레이 현상에 의하여 게이트 전압이 떨어지는 시간이 지연되는 것을 개선할 수 있다. 즉, 보다 낮은 전압으로 제1 노드(N1)의 전압을 낮추어 게이트 전압도 빠르게 저전압으로 낮아지도록 할 수 있다. 그 결과 제2 트랜지스터(Tr2)와 같이 게이트 전압 출력 단자(OUT1)의 전압을 풀다운 시키는 트랜지스터의 크기를 줄일 수 있다. 이와 같이 스테이지에 포함된 트랜지스터의 크기가 줄면, 각 스테이지의 크기가 줄어 좁은 베젤(narrow bezel)을 가지는 표시 장치를 구현할 수 있다.
도 5는 본 발명의 일 실시예에 따른 게이트 구동부 내의 산화물 반도체의 전압에 따른 전류 그래프이다. 가로축은 게이트 전극과 소스 전극 사이의 전압차이며, 세로축은 소스 전극과 드레인 전극 사이의 전류(누설 전류)를 나타낸다.
산화물 반도체를 사용하는 박막 트랜지스터는 드레인 전극과 소스 전극 사이에 걸리는 전압(이하, Vds라고 함) 및 게이트 전극과 소스 전극 사이의 전압(이하, Vgs라고 함)의 크기에 따라 열화(Degradation)가 발생할 수 있다. 전단 스테이지의 전달 신호가 전단 스테이지 전달 신호 출력단에 입력되면, 예를 들어 제4 트랜지스터(Tr4)의 Vds는 순간적으로 40V 내지 50V까지 형성될 수 있다. 이에, 제4 트랜지스터는 열화(Degradation)가 발생하여, 개시 신호의 전압 레벨이 낮아지며, ,최종적으로 게이트 온 전압에 영향을 미칠 수 있다. 즉, 높은 Vds에 의해 게이트 드라이버의 신뢰성이 떨어질 수 있다.
도 5를 참조하면, 1점 쇄선으로 도시되어 있는 그래프는 도 4의 실시예를 적용하기 전의 누설전류를 나타내며, 직선으로 도시되어 있는 그래프는 도 4의 실시예를 적용한 후의 누설전류를 나타낸다. 도 4의 실시예의 게이트 드라이버를 적용함으로써, 제4 트랜지스터(Tr4)의 Vds가 낮아질 수 있으며, 이는 Vgs도 낮출 수 있으므로, 누설 전류를 줄일 수 있다.
도 8 내지 도 11은 본 발명의 다른 실시예에 따른 게이트 구동부의 k번째 스테이지 회로도이다. 도 8의 실시예는 도 4과 달리 제9-1 트랜지스터(Tr9-1)이 제거되어 있다. 즉, 도 4의 실시예에서 추가 연결되어 있는 한쌍의 트랜지스터를 하나의 트랜지스터로 변경한 구조이다. 도 4에서는 누설 전류를 줄이기 위하여 한 쌍의 트랜지스터(Tr9, Tr9-1)를 사용하였지만, 반드시 한 쌍의 트랜지스터가 필요한 것은 아니며, 하나의 트랜지스터의 채널의 폭 및 길이를 이용하여 박막 트랜지스터를 크게 형성할 수도 있다.
도 9의 실시예는 도 4의 실시예와 비교할 때 제10-1 트랜지스터(Tr10-1)이 제거될 수 있다. 즉, 도 4의 실시예에서 추가 연결되어 있는 한 쌍의 트랜지스터를 하나의 트랜지스터로 변경한 구조이다. 도 4에서는 누설 전류를 줄이기 위하여 한 쌍의 트랜지스터(Tr10, Tr10-1)를 사용하였지만, 반드시 한 쌍의 트랜지스터가 필요한 것은 아니며, 하나의 트랜지스터의 채널의 폭 및 길이를 이용하여 박막 트랜지스터를 크게 형성할 수도 있다.
도 9의 실시예는 도 8의 실시예와 같이 제9-1 트랜지스터(Tr9-1)가 생략되어 있는 변형도 가능하다.
한편, 도 10의 실시예는 도 4의 실시예와 비교할 때 제11-1 박막 트랜지스터(Tr11-1)가 제거되었다는 점에서 차이가 있다.
제11-1 트랜지스터(Tr11-1)는 다음단 스테이지의 전달 신호(Cout(J+1))에 따라 전달 출력 단자(OUT2)의 전압을 제2 게이트 오프 전압(Vss2)으로 변경시키는 동작을 하는 트랜지스터로 반전 클록(CKVB)에 의하여 생성된 다음단 스테이지의 전달 신호에 응답하여, 게이트 전압을 저전압으로 낮추는 역할을 수행한다. 하지만, 전달 출력 단자의 전압을 제2 게이트 오프 전압(Vss2)으로 낮추는 트랜지스터는 제11 및 제17 트랜지스터(Tr11, Tr17)도 존재하므로 삭제되어도 동작하는데 문제가 없다.
도 10의 실시예는 도 8의 실시예 또는 도 9의 실시예와 같이 제9-1 또는 제10-1 트랜지스터(Tr9-1, Tr10-1)가 생략되어 있는 변형도 가능하다.
도 11은 본 발명의 또 다른 실시예에 따른 게이트 구동부의 k번째 스테이지 회로도이며, 도 12는 도 11의 회로의 전압 레벨의 변화를 도시한 타이밍도이다.
도 11을 참조하면, 본 실시예에 따른 게이트 구동부(200)의 각 스테이지(ST)는 입력부(211), 인버터부(212), 전달 신호 생성부(213), 출력부(214), 노이즈 제거부(215) 및 풀다운부(216)를 포함할 수 있다.
먼저, 입력부(211)는 제1 입력단(S)과 제1 노드(N1)을 연결하며, 제4 트랜지스터(Tr4) 및 제4-1 트랜지스터(Tr4-1)를 포함하며, 제4 트랜지스터(Tr4)의 출력 단자와 제4-1 트랜지스터(Tr4-1)의 입력단자가 제2 노드(N2)에서 연결되며, 클럭 단자(CK)와 제2 노드(N2)를 연결하는 유지 커패시터(C)를 포함할 수 있다. 제4 트랜지스터(Tr4)의 입력 단자는 셋 단자(S)에 연결되어 있으며, 제4-1 트랜지스터(Tr4-1)의 출력 단자는 제2 노드(N1)에 연결되어 있으며, 제4 트랜지스터(Tr4) 및 제4-1 트랜지스터(Tr4-1)의 제어 단자는 제4 트랜지스터(Tr4) 및 제4-1 트랜지스터(Tr4-1)의 입력 단자와 공통 연결(다이오드 연결)되어 있다.
입력부(211)는 클럭 단자(CK)에서 하이 전압이 인가되는 경우 이를 제1 노드(N1)로 전달하는 역할을 수행한다. 제4 트랜지스터(Tr4)와 제4-1 트랜지스터(Tr4-1)가 직렬로 연결됨에 따라, 각 트랜지스터가 셋 단자(S)와 제1 노드(N1) 사이의 전압(이하, 입력부 전압이라 함) 차이를 나누어 인가 받도록 하여, 제2 노드(N2)에서의 누설 전류가 적게 발생하도록 할 수 있다.
입력부의 유지 커패시터(C)는 일정 시간동안 제2 노드(N2)의 전압을 유지시킬 수 있다. 제4 트랜지스터(Tr4)에 제4-1 트랜지스터(Tr4-1)를 추가하더라도, 제4 트랜지스터(Tr4)에 제4-1 트랜지스터(Tr4-1)에 동일한 전압이 인가되지 않아, 표시 품질을 향상시키는데 한계가 있었다. 이에, 클럭 단자(CK)와 제2 노드(N2)를 연결하는 유지 커패시터(C)를 추가하여, 제4 트랜지스터(Tr4)와 제4-1 트랜지스터(Tr4-1)에 가해지는 스트레스(stress)를 동일하게 나누어 가질 수 있다. 이하, 도 12를 참조하여, 제1 노드, 제2 노드, 제4 트랜지스터(Tr4) 및 제4-1 트랜지스터(Tr4-1)에 인가되는 전압 레벨의 변화를 자세히 서술한다.
도 12는 유지 커패시터(C)가 클럭 단자(CK)와 제2 노드(N2)에 연결된 회로의 전압 레벨의 변화를 도시한 타이밍도이다. 도 12의 첫번째 그래프는 제1 노드(N1)에서의 전압 레벨의 변화를 도시한 그래프이며, 두번째 그래프는 제2 노드(N2)의 전압 레벨의 변화를 도시한 그래프이며, 세번째 그래프는 제4 트랜지스터(Tr4)의 Vds전압 레벨을 도시한 그래프이며, 네번째 그래프는 제4-1 트랜지스터(Tr4-1)의 Vds전압 레벨을 도시한 그래프이다.
도 12의 첫번째 그래프를 참조하면, 전단 스테이지 전달 신호를 입력 받아, 제4 및 제4-1 트랜지스터(Tr4, Tr4-1)가 턴-온되어, 제1 노드(N1)에 전단 스테이지 전달 신호(Cout(j-1))의 전압이 인가될 수 있다. 제1 노드(N1)는 출력 커패시터를 포함하고 있으므로, 상기 전단 스테이지 전달 신호(Cout(j-1))의 전압을 저장할 수 있다. 다음으로, 클럭 신호(CKV)가 인가되면, 제 15 트랜지스터(Tr15)를 통해 클럭 신호의 전압이 제1 노드(N1)에 전달되어, 부스트 업된 전압이 제1 노드(N1)에 인가될 수 있다. 다음으로, 후단 스테이지 전달 신호에 응답하여 턴-온된 제9 및 제9-1 트랜지스터(Tr9, Tr9-1)에 의해 제2 게이트 오프 전압이 제1 노드(N1)에 인가되어, 제1 노드(N1)는 음의 전압을 갖게 된다. 또한, 클럭 신호(CKV)가 동일한 주기로 인가되고 있음을 알 수 있다.
도 12의 두번째 그래프를 참조하면, 제4 트랜지스터(Tr4)가 전단 스테이지 전달 신호(Cout(j-1))에 응답하여, 상기 전단 스테이지 전달 신호(Cout(j-1))에 해당하는 전압을 제2 노드(N2)에 인가하며, 클럭 단자(CK)와 연결된 유지 커패시터(C)에 의해 제1 노드(N1)가 부스터업되는 구간 동안 제2 노드(N2)의 전압이 일정하게 유지될 수 있다.
도 12의 세번째 그래프는 제4 트랜지스터(Tr4)의 Vds를 도시한 그래프이며, 클럭 단자(CK)와 연결된 유지 커패시터(C)에 의해 제2 노드(N2)의 전압이 제1 노드(N1)가 부스터업되는 구간 동안 일정하게 유지되므로, 제4 트 트랜지스터(Tr4)는 최대 20V 미만의 전압이 인가될 수 있다.
도 12의 네번째 그래프는 제4-1 트랜지스터(Tr4-1)의 Vds를 도시한 그래프이며, 셋 단자(S)와 제1 노드(N1)간의 전압차에서 제4 트랜지스터(Tr4)이 인가되는 전압만큼 제4-1 트랜지스터(Tr4-1)에 인가되며, 약 20V의 전압이 제4-1 트랜지스터(Tr4-1)에 인가될 수 있다.
즉, 제4 트랜지스터(Tr4)와 제4-1 트랜지스터(Tr4-1)는 제1 노드(N1)와 셋 단자(S) 간의 전압을 나누어 가질 수 있어, 각 트랜지스터는 안전 영역(safety region)에서 동작할 수 있어, 열화(degradation)를 방지할 수 있다.
이하, 도 11의 인버터부(212), 전달 신호 생성부(213), 출력부(214), 노이즈 제거부(215) 및 풀다운부(216)의 동작 원리에 대해서는 도 4에서 상세하게 설명하였으므로, 인버터부(212), 전달 신호 생성부(213), 출력부(214), 노이즈 제거부(215) 및 풀다운부(216)에 대한 설명은 생략하기로 한다.
도 13은 내지 도 20은 본 발명의 또 다른 실시예에 따른 게이트 구동부의 k번째 스테이지 회로도이다.
도 13의 실시예는 도 11과 달리 제9-1 트랜지스터(Tr9-1)이 제거되어 있다. 즉, 도 11의 실시예에서 추가 연결되어 있는 한쌍의 트랜지스터를 하나의 트랜지스터로 변경한 구조이다. 도 11에서는 누설 전류를 줄이기 위하여 한 쌍의 트랜지스터(Tr9, Tr9-1)를 사용하였지만, 반드시 한 쌍의 트랜지스터가 필요한 것은 아니며, 하나의 트랜지스터의 채널의 폭 및 길이를 이용하여 박막 트랜지스터를 크게 형성할 수도 있다.
도 14의 실시예는 도 11의 실시예와 비교할 때 제10-1 트랜지스터(Tr10-1)이 제거될 수 있다. 즉, 도 11의 실시예에서 추가 연결되어 있는 한 쌍의 트랜지스터를 하나의 트랜지스터로 변경한 구조이다. 도 11에서는 누설 전류를 줄이기 위하여 한 쌍의 트랜지스터(Tr10, Tr10-1)를 사용하였지만, 반드시 한 쌍의 트랜지스터가 필요한 것은 아니며, 하나의 트랜지스터의 채널의 폭 및 길이를 이용하여 박막 트랜지스터를 크게 형성할 수도 있다.
도 14의 실시예는 도 13의 실시예와 같이 제9-1 트랜지스터(Tr9-1)가 생략되어 있는 변형도 가능하다.
한편, 도 15의 실시예는 도 11의 실시예와 비교할 때 제11-1 박막 트랜지스터(Tr11-1)가 제거되었다는 점에서 차이가 있다.
제11-1 트랜지스터(Tr11-1)는 다음단 스테이지의 전달 신호(Cout(J+1))에 따라 전달 출력 단자(OUT2)의 전압을 제2 게이트 오프 전압(Vss2)으로 변경시키는 동작을 하는 트랜지스터로 반전 클록(CKVB)에 의하여 생성된 다음단 스테이지의 전달 신호에 응답하여, 게이트 전압을 저전압으로 낮추는 역할을 수행한다. 하지만, 전달 출력 단자의 전압을 제2 게이트 오프 전압(Vss2)으로 낮추는 트랜지스터는 제11 및 제17 트랜지스터(Tr11, Tr17)도 존재하므로 삭제되어도 동작하는데 문제가 없다.
도 15의 실시예는 도 13의 실시예 또는 도 14의 실시예와 같이 제9-1 또는 제10-1 트랜지스터(Tr9-1, Tr10-1)가 생략되어 있는 변형도 가능하다.
도 16의 실시예는 도 11의 실시예와 비교할 때 유지 커패시터(C)가 제2 노드(N2)와 제1 전원 단자(VIN1) 간에 연결되어 있다는 점에서 차이가 있다.
도 16을 참조하면, 본 실시예에 따른 게이트 구동부(200)의 입력부(211)는 제1 입력단(S)과 제1 노드(N1)을 연결하며, 제4 트랜지스터(Tr4) 및 제4-1 트랜지스터(Tr4-1)를 포함하며, 제4 트랜지스터(Tr4)의 출력 단자와 제4-1 트랜지스터(Tr4-1)의 입력단자가 제2 노드(N2)에서 연결되며, 제1 전원 단자(VIN1)와 제2 노드(N2)를 연결하는 유지 커패시터(C)를 포함할 수 있다. 제4 트랜지스터(Tr4)의 입력 단자는 셋 단자(S)에 연결되어 있으며, 제4-1 트랜지스터(Tr4-1)의 출력 단자는 제2 노드(N1)에 연결되어 있으며, 제4 트랜지스터(Tr4) 및 제4-1 트랜지스터(Tr4-1)의 제어 단자는 제4 트랜지스터(Tr4) 및 제4-1 트랜지스터(Tr4-1)의 입력 단자와 공통 연결(다이오드 연결)되어 있다.
제1 전원 단자(VIN1)는 일정한 전압을 제공할 수 있으며, 이러한 제1 전원 단자(VIN1)에 연결된 유지 커패시터(C)는 제1 노드(N1)가 부스트업되는 구간 동안 제2 노드(N2)의 전압을 일정하게 유지시킬 수 있다. 제4 트랜지스터(Tr4)와 제4-1 트랜지스터(Tr4-1)가 직렬로 연결됨에 따라, 각 트랜지스터가 셋 단자(S)와 제1 노드(N1) 사이의 전압을 유사한 크기로 나누어 가질 수 있으며, 제2 노드(N2)에서의 누설 전류가 적게 발생하도록 할 수 있다.
도 17의 실시예는 도 11의 실시예와 비교할 때 유지 커패시터(C)가 제2 노드(N2)와 제2 전원 단자(VIN2) 간에 연결되어 있다는 점에서 차이가 있다.
도 17을 참조하면, 본 실시예에 따른 게이트 구동부(200)의 입력부(211)는 제1 입력단(S)과 제1 노드(N1)을 연결하며, 제4 트랜지스터(Tr4) 및 제4-1 트랜지스터(Tr4-1)를 포함하며, 제4 트랜지스터(Tr4)의 출력 단자와 제4-1 트랜지스터(Tr4-1)의 입력단자가 제2 노드(N2)에서 연결되며, 제2 전원 단자(VIN2)와 제2 노드(N2)를 연결하는 유지 커패시터(C)를 포함할 수 있다. 제4 트랜지스터(Tr4)의 입력 단자는 셋 단자(S)에 연결되어 있으며, 제4-1 트랜지스터(Tr4-1)의 출력 단자는 제2 노드(N1)에 연결되어 있으며, 제4 트랜지스터(Tr4) 및 제4-1 트랜지스터(Tr4-1)의 제어 단자는 제4 트랜지스터(Tr4) 및 제4-1 트랜지스터(Tr4-1)의 입력 단자와 공통 연결(다이오드 연결)되어 있다.
제2 전원 단자(VIN2)는 일정한 전압을 제공할 수 있으며, 이러한 제2 전원 단자(VIN2)에 연결된 유지 커패시터(C)는 제1 노드(N1)가 부스트업되는 구간 동안 제2 노드(N2)의 전압을 일정하게 유지시킬 수 있다. 제4 트랜지스터(Tr4)와 제4-1 트랜지스터(Tr4-1)가 직렬로 연결됨에 따라, 각 트랜지스터가 셋 단자(S)와 제1 노드(N1) 사이의 전압을 유사한 크기로 나누어 가질 수 있으며, 제2 노드(N2)에서의 누설 전류가 적게 발생하도록 할 수 있다.
도 18의 실시예는 도 11의 실시예와 비교할 때 유지 커패시터(C)가 제2 노드(N2)와 리셋 단자(R) 간에 연결되어 있다는 점에서 차이가 있다.
도 18을 참조하면, 본 실시예에 따른 게이트 구동부(200)의 입력부(211)는 제1 입력단(S)과 제1 노드(N1)을 연결하며, 제4 트랜지스터(Tr4) 및 제4-1 트랜지스터(Tr4-1)를 포함하며, 제4 트랜지스터(Tr4)의 출력 단자와 제4-1 트랜지스터(Tr4-1)의 입력단자가 제2 노드(N2)에서 연결되며, 리셋 단자(R)와 제2 노드(N2)를 연결하는 유지 커패시터(C)를 포함할 수 있다. 제4 트랜지스터(Tr4)의 입력 단자는 셋 단자(S)에 연결되어 있으며, 제4-1 트랜지스터(Tr4-1)의 출력 단자는 제2 노드(N1)에 연결되어 있으며, 제4 트랜지스터(Tr4) 및 제4-1 트랜지스터(Tr4-1)의 제어 단자는 제4 트랜지스터(Tr4) 및 제4-1 트랜지스터(Tr4-1)의 입력 단자와 공통 연결(다이오드 연결)되어 있다.
리셋 단자(R)는 제1 노드(N1)가 부스트업되는 구간 동안 일정한 전압을 제공할 수 있으며, 이러한 리셋 단자(R)에 연결된 유지 커패시터(C)는 제1 노드(N1)가 부스트업되는 구간 동안 제2 노드(N2)의 전압을 일정하게 유지시킬 수 있다. 제4 트랜지스터(Tr4)와 제4-1 트랜지스터(Tr4-1)가 직렬로 연결됨에 따라, 각 트랜지스터가 셋 단자(S)와 제1 노드(N1) 사이의 전압을 유사한 크기로 나누어 가질 수 있으며, 제2 노드(N2)에서의 누설 전류가 적게 발생하도록 할 수 있다.
도 19의 실시예는 도 11의 실시예와 비교할 때 유지 커패시터(C)가 제2 노드(N2)와 전달 출력 단자(OUT2) 간에 연결되어 있다는 점에서 차이가 있다.
도 19를 참조하면, 본 실시예에 따른 게이트 구동부(200)의 입력부(211)는 제1 입력단(S)과 제1 노드(N1)을 연결하며, 제4 트랜지스터(Tr4) 및 제4-1 트랜지스터(Tr4-1)를 포함하며, 제4 트랜지스터(Tr4)의 출력 단자와 제4-1 트랜지스터(Tr4-1)의 입력단자가 제2 노드(N2)에서 연결되며, 전달 출력 단자(OUT2)와 제2 노드(N2)를 연결하는 유지 커패시터(C)를 포함할 수 있다. 제4 트랜지스터(Tr4)의 입력 단자는 셋 단자(S)에 연결되어 있으며, 제4-1 트랜지스터(Tr4-1)의 출력 단자는 제2 노드(N1)에 연결되어 있으며, 제4 트랜지스터(Tr4) 및 제4-1 트랜지스터(Tr4-1)의 제어 단자는 제4 트랜지스터(Tr4) 및 제4-1 트랜지스터(Tr4-1)의 입력 단자와 공통 연결(다이오드 연결)되어 있다.
전달 출력 단자(OUT2)는 제1 노드(N1)가 부스트업되는 구간 동안 일정한 전압을 제공할 수 있으며, 이러한 리셋 단자(R)에 연결된 유지 커패시터(C)는 제1 노드(N1)가 부스트업되는 구간 동안 제2 노드(N2)의 전압을 일정하게 유지시킬 수 있다. 제4 트랜지스터(Tr4)와 제4-1 트랜지스터(Tr4-1)가 직렬로 연결됨에 따라, 각 트랜지스터가 셋 단자(S)와 제1 노드(N1) 사이의 전압을 유사한 크기로 나누어 가질 수 있으며, 제2 노드(N2)에서의 누설 전류가 적게 발생하도록 할 수 있다.
도 20의 실시예는 도 11의 실시예와 비교할 때 유지 커패시터(C)가 제2 노드(N2)와 게이트 출력 단자(OUT1) 간에 연결되어 있다는 점에서 차이가 있다.
도 20을 참조하면, 본 실시예에 따른 게이트 구동부(200)의 입력부(211)는 제1 입력단(S)과 제1 노드(N1)을 연결하며, 제4 트랜지스터(Tr4) 및 제4-1 트랜지스터(Tr4-1)를 포함하며, 제4 트랜지스터(Tr4)의 출력 단자와 제4-1 트랜지스터(Tr4-1)의 입력단자가 제2 노드(N2)에서 연결되며, 게이트 출력 단자(OUT1)와 제2 노드(N2)를 연결하는 유지 커패시터(C)를 포함할 수 있다. 제4 트랜지스터(Tr4)의 입력 단자는 셋 단자(S)에 연결되어 있으며, 제4-1 트랜지스터(Tr4-1)의 출력 단자는 제2 노드(N1)에 연결되어 있으며, 제4 트랜지스터(Tr4) 및 제4-1 트랜지스터(Tr4-1)의 제어 단자는 제4 트랜지스터(Tr4) 및 제4-1 트랜지스터(Tr4-1)의 입력 단자와 공통 연결(다이오드 연결)되어 있다.
게이트 출력 단자(OUT1)는 제1 노드(N1)가 부스트업되는 구간 동안 일정한 전압을 제공할 수 있으며, 이러한 게이트 출력 단자(OUT1)에 연결된 유지 커패시터(C)는 제1 노드(N1)가 부스트업되는 구간 동안 제2 노드(N2)의 전압을 일정하게 유지시킬 수 있다. 제4 트랜지스터(Tr4)와 제4-1 트랜지스터(Tr4-1)가 직렬로 연결됨에 따라, 각 트랜지스터가 셋 단자(S)와 제1 노드(N1) 사이의 전압을 유사한 크기로 나누어 가질 수 있으며, 제2 노드(N2)에서의 누설 전류가 적게 발생하도록 할 수 있다.
즉, 제1 노드(N1)가 부스트업되는 구간 동안 일정한 크기의 전압을 제공할 수 있는 단자와 유지 커패시터(C)와 연결되어 있다면, 상기 단자와 연결된 유지 커패시터(C)는 제1 노드(N1)가 부스트업되는 구간 동안 제2 노드(N2)의 전압을 일정하게 유지시킬 수 있다. 따라서, 제4 트랜지스터(Tr4)와 제4-1 트랜지스터(Tr4-1)는 셋 단자(S)와 제1 노드(N1) 사이의 전압을 유사한 크기로 나누어 가질 수 있으며, 제2 노드(N2)에서의 누설 전류가 적게 발생하도록 할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 표시 패널 200: 게이트 구동부
211: 입력부 212: 인버터부
213: 전달 신호 발생부 214: 출력부
215: 노이즈 제거부 216: 풀다운부
Cout[j-1]: 전단 스테이지 전달 신호 Cout[j]: 전달 신호
Cput[j+1]: 다음단 스테이지 전달 신호 Gout[j]: 게이트 신호
300: 타이밍 제어부 400: 클럭 생성부
500: 데이터 구동부 1000: 표시 장치
OUT1: 게이트 출력 단자 OUT2: 전달 신호 출력 단
Vss1: 제1 게이트 오프 전압 Vss2: 제2 게이트 오프 전압
N1: 제1 노드 N2: 제2 노드
N3: 제3 노드 R: 리셋 단자
VIN1: 제1 전원 단자 VIN2: 제2 전원 단자 C: 유지 커패시터
211: 입력부 212: 인버터부
213: 전달 신호 발생부 214: 출력부
215: 노이즈 제거부 216: 풀다운부
Cout[j-1]: 전단 스테이지 전달 신호 Cout[j]: 전달 신호
Cput[j+1]: 다음단 스테이지 전달 신호 Gout[j]: 게이트 신호
300: 타이밍 제어부 400: 클럭 생성부
500: 데이터 구동부 1000: 표시 장치
OUT1: 게이트 출력 단자 OUT2: 전달 신호 출력 단
Vss1: 제1 게이트 오프 전압 Vss2: 제2 게이트 오프 전압
N1: 제1 노드 N2: 제2 노드
N3: 제3 노드 R: 리셋 단자
VIN1: 제1 전원 단자 VIN2: 제2 전원 단자 C: 유지 커패시터
Claims (20)
- 캐스캐이드 연결된 복수의 스테이지를 포함하고,
상기 각 스테이지는 제1 입력단과 제1 노드를 연결하는 입력부를 포함하며,
상기 입력부는,
상기 제1 입력단의 입력 신호를 기초로 상기 제1 입력단의 입력 신호를 제2 노드에 공급하는 제1 입력 트랜지스터;
상기 제2 노드의 전압을 기초로 상기 제2 노드를 상기 제1 노드에 접속시키는 제2 입력 트랜지스터; 및
상기 제1 입력단과 상기 제2 노드 사이에 접속되는 유지 커패시터를 포함하는 게이트 드라이버. - 제1 항에 있어서,
상기 각 스테이지는,
클럭 단자와 제3 노드를 연결하며, 적어도 두개 이상의 트랜지스터를 포함하는 인버터부;
상기 제1 노드와 제1 출력단을 연결하며, 출력 트랜지스터 및 출력 커패시터를 포함하는 출력부;
클럭 단자와 제2 출력단을 연결하는 전달 신호 생성부;
제2 전원 단자와 상기 제2 출력단을 연결하며, 적어도 하나 이상의 트랜지스터를 포함하는 노이즈 제거부; 및
제2 입력단으로 인가되는 신호에 응답하여, 상기 제1 출력단 또는 상기 제2 출력단에 제1 전원 단자의 전압을 인가하는 풀다운부를 포함하는 게이트 드라이버. - 제2 항에 있어서,
상기 제1 입력단은 전단 스테이지의 전달 신호가 인가되며,
상기 제2 입력단은 다음단 스테이지의 전달 신호가 인가되며,
상기 제1 출력단은 해당 스테이지의 게이트 신호를 출력하며,
상기 제2 출력단은 해당 스테이지의 전달 신호를 출력하는 게이트 드라이버. - 제2 항에 있어서,
상기 클럭 단자에는 클럭 신호가 인가되며,
상기 제1 전원 단자에는 제1 게이트 오프 신호가 인가되며
상기 제2 전원 단자에는 제2 게이트 오프 신호가 인가되는 게이트 드라이버. - 제2 항에 있어서,
상기 인버터부는 상기 적어도 두개의 트랜지스터의 입력단자가 상기 클럭 단자와 연결되고, 상기 적어도 두개의 트랜지스터의 출력 단자가 상기 제2 전원 단자와 연결되는 게이트 드라이버. - 제2 항에 있어서,
상기 트랜지스터는 모두 산화물 반도체를 포함하는 게이트 드라이버. - 제1 항에 있어서,
상기 제1 입력 트랜지스터 및 제2 입력 트랜지스터의 제어 단자는 상기 제1 입력 트랜지스터 및 제2 입력 트랜지스터의 입력 단자와 다이오드 연결된 게이트 드라이버. - 캐스캐이드 연결된 복수의 스테이지를 포함하고,
상기 각 스테이지는 제1 입력단과 제1 노드를 연결하는 입력부를 포함하며,
상기 입력부는,
상기 제1 입력단의 입력 신호를 기초로 상기 제1 입력단의 입력 신호를 제2 노드에 공급하는 제1 입력 트랜지스터;
상기 제2 노드의 전압을 기초로 상기 제2 노드를 상기 제1 노드에 접속시키는 제2 입력 트랜지스터; 및
클럭 단자와 상기 제2 노드 사이에 접속되는 유지 커패시터를 포함하는 게이트 드라이버. - 제8 항에 있어서,
상기 각 스테이지는,
상기 클럭 단자와 제3 노드를 연결하며, 적어도 두개 이상의 트랜지스터를 포함하는 인버터부;
상기 제1 노드와 제1 출력단을 연결하며, 출력 트랜지스터 및 출력 커패시터를 포함하는 출력부;
클럭 단자와 제2 출력단을 연결하는 전달 신호 생성부;
제2 전원 단자와 상기 제2 출력단을 연결하며, 적어도 하나 이상의 트랜지스터를 포함하는 노이즈 제거부; 및
제2 입력단으로 인가되는 신호에 응답하여, 상기 제1 출력단 또는 상기 제2 출력단에 제1 전원 단자의 전압을 인가하는 풀다운부를 포함하는 게이트 드라이버. - 제9 항에 있어서,
상기 제1 입력단은 전단 스테이지의 전달 신호가 인가되며,
상기 제2 입력단은 다음단 스테이지의 전달 신호가 인가되며,
상기 제1 출력단은 해당 스테이지의 게이트 신호를 출력하며,
상기 제2 출력단은 해당 스테이지의 전달 신호를 출력하는 게이트 드라이버. - 제9 항에 있어서,
상기 클럭 단자에는 클럭 신호가 인가되며,
상기 제1 전원 단자에는 제1 게이트 오프 신호가 인가되며
상기 제2 전원 단자에는 제2 게이트 오프 신호가 인가되는 게이트 드라이버. - 제9 항에 있어서,
상기 인버터부는 상기 적어도 두개의 트랜지스터의 입력단자가 상기 클럭 단자와 연결되고, 상기 적어도 두개의 트랜지스터의 출력 단자가 상기 제2 전원 단자와 연결되는 게이트 드라이버. - 제9 항에 있어서,
상기 트랜지스터는 모두 산화물 반도체를 포함하는 게이트 드라이버. - 제8 항에 있어서,
상기 제1 입력 트랜지스터 및 제2 입력 트랜지스터의 제어 단자는 상기 제1 입력 트랜지스터 및 제2 입력 트랜지스터의 입력 단자와 다이오드 연결된 게이트 드라이버. - 표시 패널; 및
상기 표시 패널에 게이트 신호를 제공하는 게이트 드라이버를 포함하되,
상기 게이트 드라이버는 캐스캐이드 연결된 복수의 스테이지를 포함하고,
상기 각 스테이지는 제1 입력단과 제1 노드를 연결하는 입력부를 포함하며,
상기 입력부는,
상기 제1 입력단의 입력 신호를 기초로 상기 제1 입력단의 입력 신호를 제2 노드에 공급하는 제1 입력 트랜지스터;
상기 제2 노드의 전압을 기초로 상기 제2 노드를 상기 제1 노드에 접속시키는 제2 입력 트랜지스터; 및
상기 제1 입력단과 상기 제2 노드 사이에 접속되는 유지 커패시터를 포함하는 표시 장치. - 제15 항에 있어서,
상기 각 스테이지는,
클럭 단자와 제3 노드를 연결하며, 적어도 두개 이상의 트랜지스터를 포함하는 인버터부;
상기 제1 노드와 제1 출력단을 연결하며, 출력 트랜지스터 및 출력 커패시터를 포함하는 출력부;
클럭 단자와 제2 출력단을 연결하는 전달 신호 생성부;
제2 전원 단자와 상기 제2 출력단을 연결하며, 적어도 하나 이상의 트랜지스터를 포함하는 노이즈 제거부; 및
제2 입력단으로 인가되는 신호에 응답하여, 상기 제1 출력단 또는 상기 제2 출력단에 제1 전원 단자의 전압을 인가하는 풀다운부를 포함하는 표시 장치. - 제16 항에 있어서,
상기 제1 입력단은 전단 스테이지의 전달 신호가 인가되며,
상기 제2 입력단은 다음단 스테이지의 전달 신호가 인가되며,
상기 제1 출력단은 해당 스테이지의 게이트 신호를 출력하며,
상기 제2 출력단은 해당 스테이지의 전달 신호를 출력하는 표시 장치. - 제16 항에 있어서,
상기 클럭 단자에는 클럭 신호가 인가되며,
상기 제1 전원 단자에는 제1 게이트 오프 신호가 인가되며
상기 제2 전원 단자에는 제2 게이트 오프 신호가 인가되는 표시 장치. - 제16 항에 있어서,
상기 트랜지스터는 모두 산화물 반도체를 포함하는 표시 장치. - 제15 항에 있어서,
상기 제1 입력 트랜지스터 및 제2 입력 트랜지스터의 제어 단자는 상기 제1 입력 트랜지스터 및 제2 입력 트랜지스터의 입력 단자와 다이오드 연결된 표시 장치.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140029690A KR102187771B1 (ko) | 2014-03-13 | 2014-03-13 | 게이트 드라이버 및 이를 포함하는 표시 장치 |
| US14/334,104 US9673806B2 (en) | 2014-03-13 | 2014-07-17 | Gate driver and display device including the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140029690A KR102187771B1 (ko) | 2014-03-13 | 2014-03-13 | 게이트 드라이버 및 이를 포함하는 표시 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20150107937A KR20150107937A (ko) | 2015-09-24 |
| KR102187771B1 true KR102187771B1 (ko) | 2020-12-08 |
Family
ID=54070115
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140029690A Active KR102187771B1 (ko) | 2014-03-13 | 2014-03-13 | 게이트 드라이버 및 이를 포함하는 표시 장치 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9673806B2 (ko) |
| KR (1) | KR102187771B1 (ko) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102253623B1 (ko) | 2015-01-14 | 2021-05-21 | 삼성디스플레이 주식회사 | 게이트 구동 회로 |
| KR102282028B1 (ko) | 2015-01-14 | 2021-07-29 | 삼성디스플레이 주식회사 | 게이트 구동 회로 |
| KR102426106B1 (ko) | 2015-07-28 | 2022-07-29 | 삼성디스플레이 주식회사 | 스테이지 회로 및 이를 이용한 주사 구동부 |
| CN105047155B (zh) * | 2015-08-17 | 2017-07-07 | 深圳市华星光电技术有限公司 | 液晶显示装置及其goa扫描电路 |
| JP2017090643A (ja) * | 2015-11-10 | 2017-05-25 | 三菱電機株式会社 | 画像表示装置の駆動回路 |
| CN105632444B (zh) * | 2016-03-16 | 2017-12-26 | 京东方科技集团股份有限公司 | 一种移位寄存器、栅极驱动电路及显示面板 |
| KR102435224B1 (ko) | 2016-04-05 | 2022-08-25 | 삼성디스플레이 주식회사 | 게이트 구동회로 및 그것을 포함하는 표시 장치 |
| CN106652953A (zh) * | 2016-12-30 | 2017-05-10 | 深圳市华星光电技术有限公司 | 一种goa电路以及液晶显示器 |
| KR102736793B1 (ko) * | 2017-01-05 | 2024-12-04 | 삼성디스플레이 주식회사 | 주사 구동부 및 이를 포함하는 표시 장치 |
| KR102416886B1 (ko) * | 2017-08-24 | 2022-07-04 | 엘지디스플레이 주식회사 | 게이트 구동 회로 및 이를 이용한 평판 표시 장치 |
| KR102437170B1 (ko) * | 2017-09-29 | 2022-08-26 | 엘지디스플레이 주식회사 | 게이트 구동 회로 및 이를 구비한 평판 표시 장치 |
| CN108877627B (zh) * | 2018-07-13 | 2021-01-26 | 京东方科技集团股份有限公司 | 移位寄存器单元及驱动方法、栅极驱动电路、显示装置 |
| KR102652889B1 (ko) | 2018-08-23 | 2024-03-29 | 삼성디스플레이 주식회사 | 게이트 구동 회로, 이를 포함하는 표시 장치 및 표시 장치의 구동 방법 |
| CN110890884B (zh) * | 2018-09-10 | 2024-06-21 | 台湾积体电路制造股份有限公司 | 故障安全电路、集成电路器件及控制电路的节点的方法 |
| KR102706077B1 (ko) * | 2018-12-17 | 2024-09-13 | 삼성디스플레이 주식회사 | 스캔 구동부 및 이를 포함하는 표시 장치 |
| KR102749082B1 (ko) * | 2019-09-04 | 2025-01-03 | 삼성디스플레이 주식회사 | 스캔 드라이버 및 표시 장치 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014166251A1 (zh) | 2013-04-10 | 2014-10-16 | 京东方科技集团股份有限公司 | 移位寄存器单元及栅极驱动电路 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4279648B2 (ja) * | 2003-10-20 | 2009-06-17 | アルプス電気株式会社 | スイッチ装置 |
| KR101012972B1 (ko) * | 2003-12-30 | 2011-02-10 | 엘지디스플레이 주식회사 | 액티브 매트릭스 표시장치 |
| TWI309922B (en) | 2006-02-14 | 2009-05-11 | Au Optronics Corp | Bootstrap inverter circuit |
| KR101217177B1 (ko) * | 2006-06-21 | 2012-12-31 | 삼성디스플레이 주식회사 | 게이트 구동회로 및 이를 갖는 표시 장치 |
| KR20080000205A (ko) * | 2006-06-27 | 2008-01-02 | 삼성전자주식회사 | 게이트 구동회로 및 이를 포함하는 표시 장치 |
| KR101316791B1 (ko) | 2007-01-05 | 2013-10-11 | 삼성디스플레이 주식회사 | 게이트 구동회로 및 이를 포함하는 액정 표시 장치, 박막트랜지스터 기판의 제조 방법 |
| KR101293559B1 (ko) * | 2007-04-06 | 2013-08-06 | 삼성디스플레이 주식회사 | 접촉 감지 기능이 있는 표시 장치, 그 구동 장치 및 구동방법 |
| JP5125569B2 (ja) | 2008-02-08 | 2013-01-23 | ソニー株式会社 | ブートストラップ回路 |
| KR20090099718A (ko) * | 2008-03-18 | 2009-09-23 | 엘지디스플레이 주식회사 | 게이트 드라이버 |
| KR101556777B1 (ko) * | 2008-07-21 | 2015-10-06 | 삼성디스플레이 주식회사 | 표시장치 |
| KR20100083370A (ko) * | 2009-01-13 | 2010-07-22 | 삼성전자주식회사 | 게이트 구동회로 및 이를 갖는 표시장치 |
| KR101641312B1 (ko) * | 2009-12-18 | 2016-07-21 | 삼성디스플레이 주식회사 | 표시 패널 |
-
2014
- 2014-03-13 KR KR1020140029690A patent/KR102187771B1/ko active Active
- 2014-07-17 US US14/334,104 patent/US9673806B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014166251A1 (zh) | 2013-04-10 | 2014-10-16 | 京东方科技集团股份有限公司 | 移位寄存器单元及栅极驱动电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20150263722A1 (en) | 2015-09-17 |
| KR20150107937A (ko) | 2015-09-24 |
| US9673806B2 (en) | 2017-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102187771B1 (ko) | 게이트 드라이버 및 이를 포함하는 표시 장치 | |
| US8830156B2 (en) | Gate driving circuit and display apparatus using the same | |
| KR102437170B1 (ko) | 게이트 구동 회로 및 이를 구비한 평판 표시 장치 | |
| KR20150116102A (ko) | 게이트 드라이버 및 이를 포함하는 표시 장치 | |
| US9922997B2 (en) | GOA circuit | |
| US20180144811A1 (en) | Shift register units, gate driving circuit and driving methods thereof, and display apparatus | |
| JP5710112B2 (ja) | ゲート駆動回路 | |
| KR102005485B1 (ko) | 표시 패널 | |
| JP5624900B2 (ja) | ゲート駆動回路及びそれを利用した表示装置 | |
| KR102207142B1 (ko) | 표시 패널에 집적된 게이트 구동부 | |
| KR101678214B1 (ko) | 쉬프트 레지스터와 이를 이용한 표시장치 | |
| WO2014092011A1 (ja) | 表示装置およびその駆動方法 | |
| US10692437B2 (en) | GOA circuitry unit, GOA circuit and display panel | |
| US20150043704A1 (en) | Shift register unit, gate driving circuit and display device | |
| KR20120065788A (ko) | 쉬프트 레지스터 및 표시 장치 | |
| WO2011148655A1 (ja) | シフトレジスタ | |
| EP2833350A1 (en) | Display device | |
| US10235955B2 (en) | Stage circuit and scan driver using the same | |
| KR20100042474A (ko) | 표시 장치 및 이의 구동 방법 | |
| KR20090004201A (ko) | 액정 표시 장치 및 그의 구동 방법 | |
| CN107301846B (zh) | 栅极驱动电路 | |
| KR20100048103A (ko) | 게이트 라인 구동 방법, 이를 수행하기 위한 게이트 구동회로 및 이를 구비한 표시 장치 | |
| WO2019227791A1 (zh) | 阵列基板行驱动电路 | |
| JP5824014B2 (ja) | 液晶表示装置 | |
| US10923064B2 (en) | Scanning signal line drive circuit and display device equipped with same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20140313 |
|
| PG1501 | Laying open of application | ||
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20190312 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20140313 Comment text: Patent Application |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20200515 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20201127 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20201201 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20201202 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20241125 Start annual number: 5 End annual number: 5 |