[go: up one dir, main page]

KR102181298B1 - Display device - Google Patents

Display device Download PDF

Info

Publication number
KR102181298B1
KR102181298B1 KR1020130168987A KR20130168987A KR102181298B1 KR 102181298 B1 KR102181298 B1 KR 102181298B1 KR 1020130168987 A KR1020130168987 A KR 1020130168987A KR 20130168987 A KR20130168987 A KR 20130168987A KR 102181298 B1 KR102181298 B1 KR 102181298B1
Authority
KR
South Korea
Prior art keywords
data line
gate line
data
gate
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020130168987A
Other languages
Korean (ko)
Other versions
KR20150080304A (en
Inventor
박종신
남철
조재형
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130168987A priority Critical patent/KR102181298B1/en
Publication of KR20150080304A publication Critical patent/KR20150080304A/en
Application granted granted Critical
Publication of KR102181298B1 publication Critical patent/KR102181298B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

실시예에 따른 표시장치는 수직 방향으로 배치된 제1 게이트 라인과, 상기 제1 게이트 라인과 수평 방향으로 배치된 제2 게이트 라인을 포함하는 게이트 라인들과, 상기 제1 게이트 라인의 일측 및 타측측에 배치된 제1 데이터 라인과 제2 데이터 라인을 포함하는 데이터 라인들과, 상기 제2 게이트 라인과 데이터 라인들 사이에 연결된 박막 트랜지스터를 포함할 수 있다.
실시예는 게이트 구동부를 액정패널의 상측에 배치함으로써, 액정패널의 좌우측 베젤의 크기를 감소시킬 수 있는 효과가 있다. 또한, 실시예는 픽셀에 공급되는 신호들의 차징 타임을 충분히 확보하도록 함으로써, 구동의 안정성을 향상시킬 수 있는 효과가 있다. 또한, 실시예는 픽셀의 극성이 골고루 분포되도록 함으로써, TV 제품에서 요구되는 화상 저하를 미연에 방지할 수 있는 효과가 있다.The display device according to the exemplary embodiment includes gate lines including a first gate line disposed in a vertical direction, a second gate line disposed in a horizontal direction with the first gate line, and one side and another of the first gate line. Data lines including a first data line and a second data line disposed on a side thereof, and a thin film transistor connected between the second gate line and the data lines may be included.
The embodiment has an effect of reducing the size of the left and right bezels of the liquid crystal panel by disposing the gate driver on the upper side of the liquid crystal panel. In addition, the embodiment has an effect of improving driving stability by sufficiently securing the charging time of signals supplied to the pixel. In addition, the embodiment has an effect of preventing image deterioration required in TV products in advance by allowing the polarities of pixels to be evenly distributed.

Description

표시장치{DISPLAY DEVICE}Display device {DISPLAY DEVICE}

실시예는 표시장치에 관한 것으로, 보다 상세하게는 베젤(Bezel) 사이즈를 줄이기 위한 표시장치에 관한 것이다.The embodiments relate to a display device, and more particularly, to a display device for reducing a bezel size.

이동통신 단말기, 노트북 컴퓨터와 같은 각종 휴대용 전자기기가 발전함에 따라 이에 적용할 수 있는 평판 디스플레이 장치(Flat Panel Display Device)에 대한 요구가 증대되고 있다.As various portable electronic devices such as mobile communication terminals and notebook computers develop, there is an increasing demand for a flat panel display device that can be applied thereto.

평판 디스플레이 장치로는 액정 디스플레이 장치(LCD: Liquid Crystal Display device), 플라즈마 디스플레이 패널(PDP: Plasma Display Panel), 전계 방출 디스플레이 장치(Field Emission Display device), 유기발광 다이오드 디스플레이 장치(OLED: Organic Light Emitting Diode Display device) 등이 개발되었다.Flat panel display devices include a liquid crystal display device (LCD), a plasma display panel (PDP), a field emission display device, and an organic light emitting diode display device (OLED). Diode Display device) has been developed.

평판 디스플레이 장치 중에서 액정 디스플레이 장치(LCD)는 양산 기술의 발전, 구동수단의 용이성, 저전력 소비, 고화질 구현 및 대화면 구현의 장점이 있어 휴대용 기기에 적합하며 적용 분야가 지속적으로 확대되고 있다.Among flat panel display devices, liquid crystal display devices (LCDs) are suitable for portable devices because of the advancement of mass production technology, ease of driving means, low power consumption, high-definition and large-screen realization, and are continuously expanding their application fields.

종래 액정표시장치는 화면을 표시하는 액정 패널의 측면에 게이트 구동부가 배치되고, 액정 패널의 상부 일측에 데이터 구동부가 배치되어 액정패널을 구동하고 있으나, 게이트 구동부에 의해 액정 패널의 좌우측 베젤의 사이즈를 줄이기 어려운 문제점이 발생된다.In a conventional liquid crystal display, a gate driver is disposed on the side of a liquid crystal panel that displays a screen, and a data driver is disposed on one side of the upper portion of the liquid crystal panel to drive the liquid crystal panel. A problem that is difficult to reduce occurs.

상기와 같은 문제점을 해결하기 위해, 실시예는 베젤의 사이즈를 줄이기 위한 표시장치를 제공하는 것을 그 목적으로 한다.In order to solve the above problems, an object of the embodiment is to provide a display device for reducing the size of a bezel.

상술한 목적을 달성하기 위하여, 실시예에 따른 표시장치는 수직 방향으로 배치된 제1 게이트 라인과, 상기 제1 게이트 라인과 수평 방향으로 배치된 제2 게이트 라인을 포함하는 게이트 라인들과, 상기 제1 게이트 라인의 일측 및 타측측에 배치된 제1 데이터 라인과 제2 데이터 라인을 포함하는 데이터 라인들과, 상기 제2 게이트 라인과 데이터 라인들 사이에 연결된 박막 트랜지스터를 포함할 수 있다.In order to achieve the above object, a display device according to an exemplary embodiment includes gate lines including a first gate line disposed in a vertical direction, a second gate line disposed in a horizontal direction with the first gate line, and the Data lines including first data lines and second data lines disposed on one side and the other side of the first gate line, and thin film transistors connected between the second gate line and the data lines may be included.

실시예는 게이트 구동부를 액정패널의 상측에 배치함으로써, 액정패널의 좌우측 베젤의 크기를 감소시킬 수 있는 효과가 있다.The embodiment has an effect of reducing the size of the left and right bezels of the liquid crystal panel by disposing the gate driver on the upper side of the liquid crystal panel.

또한, 실시예는 픽셀에 공급되는 신호들의 차징 타임을 충분히 확보하도록 함으로써, 구동의 안정성을 향상시킬 수 있는 효과가 있다.In addition, the embodiment has an effect of improving the stability of driving by sufficiently securing the charging time of signals supplied to the pixel.

또한, 실시예는 픽셀의 극성이 골고루 분포되도록 함으로써, TV 제품에서 요구되는 화상 저하를 미연에 방지할 수 있는 효과가 있다.In addition, the embodiment has an effect of preventing image deterioration required in TV products in advance by allowing the polarities of pixels to be evenly distributed.

도 1은 제1 실시예에 따른 표시장치를 개략적으로 나타낸 도면이다.
도 2는 제1 실시예에 따른 표시장치의 드라이버 IC를 나타낸 도면이다.
도 3은 제1 실시예에 따른 표시장치의 픽셀 구조를 나타낸 도면이다.
도 4a는 종래에 따른 표시장치의 게이트-데이터 파형을 나타낸 그래프이다.
도 4b는 제1 실시예에 따른 표시장치의 게이트-데이터 파형을 나타낸 그래프이다.
도 5는 제2 실시예에 따른 표시장치의 픽셀 구조를 나타낸 도면이다.1 is a schematic diagram of a display device according to a first embodiment.
2 is a diagram showing a driver IC of the display device according to the first embodiment.
3 is a diagram illustrating a pixel structure of a display device according to the first embodiment.
4A is a graph showing a gate-data waveform of a conventional display device.
4B is a graph showing a gate-data waveform of the display device according to the first embodiment.
5 is a diagram illustrating a pixel structure of a display device according to a second embodiment.

이하, 도면을 참조하여 실시예를 상세히 설명하기로 한다.
Hereinafter, exemplary embodiments will be described in detail with reference to the drawings.

도 1은 제1 실시예에 따른 표시장치를 개략적으로 나타낸 도면이고, 도 2는 제1 실시예에 따른 표시장치의 드라이버 IC를 나타낸 도면이고, 도 3은 제1 실시예에 따른 표시장치의 픽셀 구조를 나타낸 도면이고, 도 4는 종래 및 제1 실시예에 따른 표시장치의 게이트-데이터 파형을 나타낸 그래프이다.1 is a schematic diagram of a display device according to a first embodiment, FIG. 2 is a diagram showing a driver IC of a display device according to the first embodiment, and FIG. 3 is a pixel of the display device according to the first embodiment. FIG. 4 is a diagram showing a structure, and FIG. 4 is a graph showing a gate-data waveform of a display device according to the related art and the first embodiment.

도 1을 참조하면, 제1 실시예에 따른 표시장치는 복수의 픽셀(Pixel)들이 매트릭스 형태로 배열된 액정 패널(100)과, 액정 패널(100)을 구동하는 통합 구동부(200)와, 상기 통합 구동부(200)를 구동시키기 위한 인쇄회로기판(300)을 포함할 수 있다. 여기서, 액정 패널(100)의 후방에는 백라이트 유닛이 배치될 수 있으며, 액정패널, 백라이트 유닛을 감싸도록 베젤이 더 포함될 수 있다.Referring to FIG. 1, the display device according to the first embodiment includes a liquid crystal panel 100 in which a plurality of pixels are arranged in a matrix form, an integrated driver 200 driving the liquid crystal panel 100, and A printed circuit board 300 for driving the integrated driver 200 may be included. Here, a backlight unit may be disposed behind the liquid crystal panel 100, and a bezel may be further included to surround the liquid crystal panel and the backlight unit.

통합 구동부(200)는 COG(Chip On Glass) 또는 COF(Chip On Flexible Printed Circuit, Chip On Flim) 방식으로 형성될 수 있다. 도 2(A)에 도시된 바와 같이, 통합 구동부(200)는 게이트 드라이버 로직과 데이터 드라이버 로직이 하나의 칩(One Chip)으로 통합되어 형성될 수 있으며, 도 2(B)에 도시된 바와 같이, 통합 구동부(200)는 데이터 드라이브 IC(220)와 게이트 드라이브 IC(230)가 하나의 칩으로 통합되어 형성될 수 있다.The integrated driver 200 may be formed in a chip on glass (COG) or chip on flexible printed circuit (COF) method. As shown in FIG. 2(A), the integrated driver 200 may be formed by integrating the gate driver logic and the data driver logic into one chip, and as shown in FIG. 2(B) , The integrated driver 200 may be formed by integrating the data drive IC 220 and the gate drive IC 230 into one chip.

상기 데이터 드라이브 로직 또는 데이터 드라이브 IC(220)는 인쇄회로기판(300)에 실장된 제어부로부터 인가되는 데이터 제어 신호 및 디지털 영상 데이터 를 이용하여, 픽셀들에 공급되는 아날로그 데이터 전압을 생성한다.The data drive logic or data drive IC 220 generates analog data voltages supplied to pixels by using a data control signal and digital image data applied from a control unit mounted on the printed circuit board 300.

상기 게이트 드라이브 로직 또는 게이트 드라이브 IC(230)는 인쇄회로기판(300)에 실장된 제어부로부터 인가되는 게이트 제어 신호를 이용하여, 픽셀들에 형성된 TFT를 스위칭 시키기 위한 스캔 신호(게이트 신호)를 생성한다.The gate drive logic or gate drive IC 230 generates a scan signal (gate signal) for switching TFTs formed in pixels by using a gate control signal applied from a control unit mounted on the printed circuit board 300. .

통합 구동부(200)의 양측에는 복수의 링크 라인(210)이 형성되어 있다. 여기서, 복수의 링크 라인(210)은 복수의 게이트 링크 라인(212)과 복수의 데이터 링크 라인(214)을 포함한다.A plurality of link lines 210 are formed on both sides of the integrated driving unit 200. Here, the plurality of link lines 210 includes a plurality of gate link lines 212 and a plurality of data link lines 214.

통합 구동부(200)는 복수의 게이트 링크 라인(212)을 통해 제어부로부터 게이트 신호를 공급받고, 생성된 스캔 신호를 액정 패널에 형성된 픽셀들로 공급한다. 통합 구동부(200)는 복수의 데이터 링크 라인(214)을 통해 제어부로부터 데이터 제어 신호 및 디지털 영상 데이터를 공급받고, 상기 디지털 영상 데이터에 따라 생성된 아날로그 데이터 전압을 액정 패널에 형성된 픽셀들로 공급한다.The integrated driver 200 receives a gate signal from the control unit through the plurality of gate link lines 212 and supplies the generated scan signal to pixels formed on the liquid crystal panel. The integrated driver 200 receives a data control signal and digital image data from a controller through a plurality of data link lines 214, and supplies an analog data voltage generated according to the digital image data to pixels formed on the liquid crystal panel. .

통합 구동부(200)는 액정 패널(100)의 상측에 배치될 수 있다. 이와 다르게, 통합 구동부(200)는 액정 패널(100)의 하측에 배치될 수도 있다.The integrated driver 200 may be disposed above the liquid crystal panel 100. Alternatively, the integrated driver 200 may be disposed under the liquid crystal panel 100.

도 3에 도시된 바와 같이, 액정 패널은 제1 게이트 라인(VGL)과 상기 제1 게이트 라인(VGL)과 수직을 이루는 제2 게이트 라인(HGL)과, 제1 게이트 라인(VGL)의 양측에 배치된 제1 데이터 라인(DL1) 및 제2 데이터 라인(DL2)과, 제2 게이트 라인(HGL)과 데이터 라인들(DL1, DL2) 사이에 연결된 박막 트랜지스터(이하 'TFT'라 지칭)를 포함한다. 여기서, 상기에서 설명한 구성 요소들은 액정 패널의 TFT 기판에 형성될 수 있다.As shown in FIG. 3, the liquid crystal panel is provided on both sides of the first gate line VGL, the second gate line HGL perpendicular to the first gate line VGL, and the first gate line VGL. Including a thin film transistor (hereinafter referred to as'TFT') connected between the arranged first and second data lines DL1 and DL2, and the second gate line HGL and the data lines DL1 and DL2. do. Here, the constituent elements described above may be formed on the TFT substrate of the liquid crystal panel.

제1 게이트 라인(VGL), 제2 게이트 라인(HGL), 제1 데이터 라인(DL1) 및 제2 데이터 라인(DL2)에 의해 픽셀이 정의될 수 있다. 픽셀에는 공통 전압(Vcom)이 인가되는 공통전극, 데이터 전압이 인가되는 픽셀 전극, 스토리지 커패시터(Cst) 및 스위칭 소자로서 TFT(110)가 형성될 수 있다. A pixel may be defined by the first gate line VGL, the second gate line HGL, the first data line DL1, and the second data line DL2. A common electrode to which a common voltage Vcom is applied, a pixel electrode to which a data voltage is applied, a storage capacitor Cst, and a TFT 110 as a switching element may be formed in the pixel.

제1 게이트 라인(VGL) 및 제2 게이트 라인(HGL)은 서로 다른 층에 배치될 수 있다. 제1 게이트 라인(VGL)과 제2 게이트 라인(HGL)은 컨택홀을 통해 전기적으로 연결될 수 있다.The first gate line VGL and the second gate line HGL may be disposed on different layers. The first gate line VGL and the second gate line HGL may be electrically connected through a contact hole.

제1 게이트 라인(VGL), 제1 데이터 라인(DL1) 및 제2 데이터 라인(DL2)은 동일층에 배치될 수 있다. 이와 다르게, 제1 게이트 라인(VGL) , 제1 데이터 라인(DL1) 및 제2 데이터 라인(DL2)은 서로 다른 층에 배치될 수 있다. 이와 다르게, 제1 데이터 라인(DL1) 및 제2 데이터 라인(DL2)은 동일층에 배치되고, 제1 데이터 라인(DL1) 및 제2 데이터 라인(DL2)은 제1 게이트 라인(VGL)과 서로 다른 층에 배치될 수 있다.The first gate line VGL, the first data line DL1, and the second data line DL2 may be disposed on the same layer. Alternatively, the first gate line VGL, the first data line DL1, and the second data line DL2 may be disposed on different layers. In contrast, the first data line DL1 and the second data line DL2 are disposed on the same layer, and the first data line DL1 and the second data line DL2 are mutually formed with the first gate line VGL. It can be placed on different layers.

제1 게이트 라인(VGL)은 액정 패널의 수직 방향으로 배치될 수 있다. 제1 게이트 라인(VGL)은 액정 패널의 수직 방향으로 배치될 수 있다. 제2 게이트 라인(HGL)은 액정 패널의 수평 방향으로 배치될 수 있다. 제2 게이트 라인(HGL)은 제1 게이트 라인(VGL)과 교차되도록 배치될 수 있다. The first gate line VGL may be disposed in a vertical direction of the liquid crystal panel. The first gate line VGL may be disposed in a vertical direction of the liquid crystal panel. The second gate line HGL may be disposed in the horizontal direction of the liquid crystal panel. The second gate line HGL may be disposed to cross the first gate line VGL.

제1 게이트 라인(VGL)의 양측에는 데이터 라인들이 배치될 수 있다. 제1 게이트 라인(VGL)의 일측에는 제1 데이터 라인(DL1)이 배치될 수 있다. 제2 게이트 라인(VGL)의 타측에는 제2 데이터 라인(DL2)이 배치될 수 있다. 제1 데이터 라인(DL1) 및 제2 데이터 라인(DL2)은 제1 게이트 라인(VGL)과 평행하게 배치될 수 있다.Data lines may be disposed on both sides of the first gate line VGL. A first data line DL1 may be disposed on one side of the first gate line VGL. A second data line DL2 may be disposed on the other side of the second gate line VGL. The first data line DL1 and the second data line DL2 may be disposed parallel to the first gate line VGL.

TFT(110)는 제2 게이트 라인(HGL)과 데이터 라인들 사이에 연결될 수 있다. 제1 데이터 라인(DL1)에는 제1 데이터 라인(DL1)에 인접하는 TFT(110)들 중 기수 번째 TFT(110)들이 연결될 수 있다. 제2 데이터 라인(DL2)에는 제2 데이터 라인(DL2)에 인접하는 TFT(110)들 중 우수 번째 TFT(110)들이 연결될 수 있다. 제1 데이터 라인(DL1) 및 제2 데이터 라인(DL2)은 동일한 전위를 공급할 수 있다. 제1 데이터 라인(DL1) 및 제2 데이터 라인(DL2)은 '+' 전위를 공급할 수 있다. 이로 인해, 수평 방향으로 배치된 픽셀들은 '+','-' 전위가 교대로 공급될 수 있다. 즉, 픽셀에 인가되는 극성이 골고루 분포될 수 있기 때문에 화상의 저하를 방지할 수 있게 된다.The TFT 110 may be connected between the second gate line HGL and the data lines. Odd-numbered TFTs 110 among the TFTs 110 adjacent to the first data line DL1 may be connected to the first data line DL1. The superior TFTs 110 among the TFTs 110 adjacent to the second data line DL2 may be connected to the second data line DL2. The first data line DL1 and the second data line DL2 may supply the same potential. The first data line DL1 and the second data line DL2 may supply a'+' potential. For this reason,'+' and'-' potentials may be alternately supplied to pixels arranged in the horizontal direction. That is, since the polarities applied to the pixels can be evenly distributed, deterioration of the image can be prevented.

도 4b에 도시된 바와 같이, 제1 실시예에 따른 표시장치는 UHD 패널을 기준으로 종래에 비해 1H Time이 길어진 것을 알 수 있으며, 이에 따라 △t를 크게 가져갈 수 있기 때문에 게이트 전압 드롭 현상이 커져도 충분한 차징 비율과 게이트 딜레이 마진(Delay Area)을 가져갈 수 있게 된다.
As shown in FIG. 4B, it can be seen that the display device according to the first embodiment has a longer 1H time compared to the prior art based on the UHD panel. Accordingly, since Δt can be increased, the gate voltage drop phenomenon increases. It is possible to have a sufficient charging ratio and gate delay margin (Delay Area).

도 5는 제2 실시예에 따른 표시장치의 픽셀 구조를 나타낸 도면이다.5 is a diagram illustrating a pixel structure of a display device according to a second embodiment.

도 5를 참조하면, 액정 패널은 제1 게이트 라인(VGL)과 상기 제1 게이트 라인(VGL)과 수직을 이루는 제2 게이트 라인(HGL)과, 제1 게이트 라인(VGL)의 양측에 배치된 제1 데이터 라인(DL1) 및 제2 데이터 라인(DL2)과, 제2 게이트 라인(HGL)과 데이터 라인들(DL1, DL2) 사이에 연결된 박막 트랜지스터(이하 'TFT'라 지칭)를 포함한다. 여기서, 상기에서 설명한 구성 요소들은 액정 패널의 TFT 기판에 형성될 수 있다.Referring to FIG. 5, the liquid crystal panel includes a first gate line VGL, a second gate line HGL perpendicular to the first gate line VGL, and disposed on both sides of the first gate line VGL. And a thin film transistor (hereinafter referred to as'TFT') connected between the first data line DL1 and the second data line DL2, and the second gate line HGL and the data lines DL1 and DL2. Here, the constituent elements described above may be formed on the TFT substrate of the liquid crystal panel.

제1 게이트 라인(VGL), 제2 게이트 라인(HGL), 제1 데이터 라인(DL1) 및 제2 데이터 라인(DL2)에 의해 픽셀이 정의될 수 있다. 픽셀에는 공통 전압(Vcom)이 인가되는 공통전극, 데이터 전압이 인가되는 픽셀 전극, 스토리지 커패시터(Cst) 및 스위칭 소자로서 TFT(110)가 형성될 수 있다. A pixel may be defined by the first gate line VGL, the second gate line HGL, the first data line DL1, and the second data line DL2. A common electrode to which a common voltage Vcom is applied, a pixel electrode to which a data voltage is applied, a storage capacitor Cst, and a TFT 110 as a switching element may be formed in the pixel.

제1 게이트 라인(VGL) 및 제2 게이트 라인(HGL)은 서로 다른 층에 배치될 수 있다. 제1 게이트 라인(VGL)과 제2 게이트 라인(HGL)은 컨택홀을 통해 전기적으로 연결될 수 있다.The first gate line VGL and the second gate line HGL may be disposed on different layers. The first gate line VGL and the second gate line HGL may be electrically connected through a contact hole.

제1 게이트 라인(VGL), 제1 데이터 라인(DL1) 및 제2 데이터 라인(DL2)은 동일층에 배치될 수 있다. 이와 다르게, 제1 게이트 라인(VGL) , 제1 데이터 라인(DL1) 및 제2 데이터 라인(DL2)은 서로 다른 층에 배치될 수 있다. 이와 다르게, 제1 데이터 라인(DL1) 및 제2 데이터 라인(DL2)은 동일층에 배치되고, 제1 데이터 라인(DL1) 및 제2 데이터 라인(DL2)은 제1 게이트 라인(VGL)과 서로 다른 층에 배치될 수 있다.The first gate line VGL, the first data line DL1, and the second data line DL2 may be disposed on the same layer. Alternatively, the first gate line VGL, the first data line DL1, and the second data line DL2 may be disposed on different layers. In contrast, the first data line DL1 and the second data line DL2 are disposed on the same layer, and the first data line DL1 and the second data line DL2 are mutually formed with the first gate line VGL. It can be placed on different layers.

제1 게이트 라인(VGL)은 액정 패널의 수직 방향으로 배치될 수 있다. 제1 게이트 라인(VGL)은 액정 패널의 수직 방향으로 배치될 수 있다. 제2 게이트 라인(HGL)은 액정 패널의 수평 방향으로 배치될 수 있다. 제2 게이트 라인(HGL)은 제1 게이트 라인(VGL)과 교차되도록 배치될 수 있다. The first gate line VGL may be disposed in a vertical direction of the liquid crystal panel. The first gate line VGL may be disposed in a vertical direction of the liquid crystal panel. The second gate line HGL may be disposed in the horizontal direction of the liquid crystal panel. The second gate line HGL may be disposed to cross the first gate line VGL.

제1 게이트 라인(VGL)의 양측에는 데이터 라인들이 배치될 수 있다. 제1 게이트 라인(VGL)의 일측에는 제1 데이터 라인(DL1)이 배치될 수 있다. 제2 게이트 라인(VGL)의 타측에는 제2 데이터 라인(DL2)이 배치될 수 있다. 제1 데이터 라인(DL1) 및 제2 데이터 라인(DL2)은 제1 게이트 라인(VGL)과 평행하게 배치될 수 있다.Data lines may be disposed on both sides of the first gate line VGL. A first data line DL1 may be disposed on one side of the first gate line VGL. A second data line DL2 may be disposed on the other side of the second gate line VGL. The first data line DL1 and the second data line DL2 may be disposed parallel to the first gate line VGL.

TFT(110)는 제2 게이트 라인(HGL)과 데이터 라인들 사이에 연결될 수 있다. 제1 데이터 라인(DL1)에는 제1 데이터 라인(DL1)에 인접하는 TFT(110)들 중 기수 번째 TFT(110)들이 연결될 수 있다. 제2 데이터 라인(DL2)에는 제2 데이터 라인(DL2)에 인접하는 TFT(110)들 중 기수 번째 TFT(110)들이 연결될 수 있다. 제1 데이터 라인(DL1) 및 제2 데이터 라인(DL2)은 서로 다른 전위를 공급할 수 있다. 제1 데이터 라인(DL1)은 '+' 전위를 공급할 수 있다. 제2 데이터 라인(DL2)은 '+' 전위를 공급할 수 있다. 이로 인해, 수평 방향으로 배치된 픽셀들은 '+','-' 전위가 교대로 공급될 수 있다. 즉, 픽셀에 인가되는 극성이 골고루 분포될 수 있기 때문에 화상의 저하를 방지할 수 있게 된다.
The TFT 110 may be connected between the second gate line HGL and the data lines. Odd-numbered TFTs 110 among the TFTs 110 adjacent to the first data line DL1 may be connected to the first data line DL1. Odd-numbered TFTs 110 among the TFTs 110 adjacent to the second data line DL2 may be connected to the second data line DL2. The first data line DL1 and the second data line DL2 may supply different potentials. The first data line DL1 may supply a'+' potential. The second data line DL2 may supply a'+' potential. For this reason,'+'and'-' potentials may be alternately supplied to pixels arranged in the horizontal direction. That is, since the polarities applied to the pixels can be evenly distributed, deterioration of the image can be prevented.

상기에서는 도면 및 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 실시예의 기술적 사상으로부터 벗어나지 않는 범위 내에서 실시예는 다양하게 수정 및 변경시킬 수 있음은 이해할 수 있을 것이다.Although described above with reference to the drawings and embodiments, those skilled in the art will understand that the embodiments can be variously modified and changed without departing from the technical spirit of the embodiments described in the following claims. I will be able to.

100: 액정 패널 110: TFT
200: 통합 구동부 300: 인쇄회로기판
VGL: 제1 게이트 라인 HCL: 제2 게이트 라인
DL1: 제1 데이터 라인 DL2: 제2 데이터 라인100: liquid crystal panel 110: TFT
200: integrated driving unit 300: printed circuit board
VGL: first gate line HCL: second gate line
DL1: first data line DL2: second data line

Claims (9)

복수의 픽셀 각각의 사이에서 수직 방향으로 배치된 제1 게이트 라인과, 상기 복수의 픽셀 각각의 사이에서 수평 방향으로 배치된 제2 게이트 라인을 포함하는 게이트 라인들;
상기 복수의 픽셀 중 상기 제1 게이트 라인 일측의 픽셀과 상기 제1 게이트 라인 사이에 배치된 제1 데이터 라인 및 상기 복수의 픽셀 중 상기 제1 게이트 라인 타측의 픽셀과 상기 제1 게이트 라인 사이에 배치된 제2 데이터 라인을 포함하는 데이터 라인들; 및
상기 제2 게이트 라인과 데이터 라인들 사이에 연결된 박막 트랜지스터를 포함하는 표시장치.Gate lines including a first gate line disposed in a vertical direction between each of the plurality of pixels and a second gate line disposed in a horizontal direction between each of the plurality of pixels;
Among the plurality of pixels, a first data line disposed between a pixel on one side of the first gate line and the first gate line, and a pixel on the other side of the first gate line among the plurality of pixels and the first gate line Data lines including second data lines; And
A display device including a thin film transistor connected between the second gate line and data lines. 제 1 항에 있어서,
상기 제1 데이터 라인에는 기수 번째 박막 트랜지스터가 연결되고, 제2 데이터 라인에는 우수 번째 박막 트랜지스터가 연결되는 표시장치.The method of claim 1,
An odd-numbered thin film transistor is connected to the first data line, and an even-numbered thin film transistor is connected to a second data line. 제 2 항에 있어서,
상기 제1 데이터 라인과 제2 데이터 라인은 동일한 전위가 공급되는 표시장치.The method of claim 2,
The first data line and the second data line are supplied with the same potential. 제 1 항에 있어서,
상기 제1 데이터 라인 및 제2 데이터 라인에는 기수 번째 박막 트랜지스터가 연결되는 표시장치.The method of claim 1,
An odd-numbered thin film transistor is connected to the first data line and the second data line. 제 4 항에 있어서,
상기 제1 데이터 라인과 제2 데이터 라인은 서로 다른 전위가 공급되는 표시장치.The method of claim 4,
The first data line and the second data line are supplied with different potentials. 제 1 내지 제 5 항 중 어느 한 항에 있어서,
상기 제1 게이트 라인, 제1 데이터 라인 및 제2 데이터 라인은 동일한 층에 배치되는 표시장치.The method according to any one of claims 1 to 5,
The first gate line, the first data line, and the second data line are disposed on the same layer. 제 1 내지 제 5 항 중 어느 한 항에 있어서,
상기 제1 게이트 라인, 제1 데이터 라인 및 제2 데이터 라인은 서로 다른 층에 배치되는 표시장치.The method according to any one of claims 1 to 5,
The first gate line, the first data line, and the second data line are disposed on different layers. 제 1 내지 제 5 항 중 어느 한 항에 있어서,
상기 제1 데이터 라인 및 제2 데이터 라인은 동일한 층에 배치되고, 제1 게이트 라인은 제1 데이터 라인 및 제2 데이터 라인과 서로 다른 층에 배치되는 표시장치.The method according to any one of claims 1 to 5,
The first data line and the second data line are disposed on the same layer, and the first gate line is disposed on a different layer from the first data line and the second data line. 제 1 항에 있어서,
상기 제1 게이트 라인과 접속되어 스캔 신호를 공급하고, 상기 제1 데이터 라인 및 제2 데이터 라인과 접속되어 데이터 전압을 공급하는 통합 구동부를 더 포함하는 표시장치.The method of claim 1,
The display device further comprises an integrated driver connected to the first gate line to supply a scan signal, and connected to the first data line and the second data line to supply a data voltage.
KR1020130168987A 2013-12-31 2013-12-31 Display device Active KR102181298B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130168987A KR102181298B1 (en) 2013-12-31 2013-12-31 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130168987A KR102181298B1 (en) 2013-12-31 2013-12-31 Display device

Publications (2)

Publication Number Publication Date
KR20150080304A KR20150080304A (en) 2015-07-09
KR102181298B1 true KR102181298B1 (en) 2020-11-23

Family

ID=53792141

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130168987A Active KR102181298B1 (en) 2013-12-31 2013-12-31 Display device

Country Status (1)

Country Link
KR (1) KR102181298B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102490891B1 (en) 2015-12-04 2023-01-25 삼성디스플레이 주식회사 Display device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101668671B1 (en) * 2010-05-12 2016-10-25 삼성디스플레이 주식회사 Display device
KR101903604B1 (en) * 2011-11-10 2018-11-23 엘지디스플레이 주식회사 Array substrate for In-Plane switching mode liquid crystal display device

Also Published As

Publication number Publication date
KR20150080304A (en) 2015-07-09

Similar Documents

Publication Publication Date Title
KR102034112B1 (en) Liquid crystal display device and method of driving the same
KR102009388B1 (en) Liquid crystal display device
US20180053478A1 (en) Liquid crystal display panel and driving method thereof
US20140168552A1 (en) Liquid crystal display device
KR102020938B1 (en) Liquid crystal display
US20090021507A1 (en) Driving device, display apparatus having the same and method of driving the display apparatus
US20110007257A1 (en) Liquid crystal display
KR20250024026A (en) Organic Light Emitting Diode display panel and Organic Light Emitting Diode display device using the same
KR101991675B1 (en) Liquid crystal display device
US20160335975A1 (en) Array Substrate and Driving Method Thereof, Display Panel, and Display Apparatus
KR20110107659A (en) LCD Display
KR20200020328A (en) Organic Light Emitting Diode display panel and Organic Light Emitting Diode display device using the same
KR102039410B1 (en) Liquid crystal display device and method for driving the same
CN103778879A (en) Display device
WO2018126684A1 (en) Display substrate, display device and driving method
KR101654324B1 (en) Liquid Crystal Display device and Fabricating Method thereof
KR102467881B1 (en) OLED display Panel
KR102132864B1 (en) Organic light emitting display device
KR102349504B1 (en) Liquid crystal display device
KR20200060941A (en) Organic Light Emitting Diode display panel
KR20110121844A (en) LCD and its driving method
KR102211065B1 (en) Display device
KR102181298B1 (en) Display device
KR102043849B1 (en) Liquid crystal display device
KR20140081482A (en) Flexibel liquid crystal display device

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20131231

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20181228

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20131231

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20200417

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20201027

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20201116

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20201116

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20231016

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20241015

Start annual number: 5

End annual number: 5