[go: up one dir, main page]

KR102167715B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR102167715B1
KR102167715B1 KR1020140083981A KR20140083981A KR102167715B1 KR 102167715 B1 KR102167715 B1 KR 102167715B1 KR 1020140083981 A KR1020140083981 A KR 1020140083981A KR 20140083981 A KR20140083981 A KR 20140083981A KR 102167715 B1 KR102167715 B1 KR 102167715B1
Authority
KR
South Korea
Prior art keywords
gate lines
gate
line
display device
floating voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020140083981A
Other languages
English (en)
Other versions
KR20160005292A (ko
Inventor
전상진
김일곤
송희림
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140083981A priority Critical patent/KR102167715B1/ko
Priority to EP15161053.2A priority patent/EP2963637A1/en
Priority to US14/731,704 priority patent/US9552759B2/en
Priority to CN201510316607.5A priority patent/CN105304034B/zh
Publication of KR20160005292A publication Critical patent/KR20160005292A/ko
Application granted granted Critical
Publication of KR102167715B1 publication Critical patent/KR102167715B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2085—Special arrangements for addressing the individual elements of the matrix, other than by driving respective rows and columns in combination
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13336—Combining plural substrates to produce large-area displays, e.g. tiled displays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/02—Composition of display devices
    • G09G2300/026—Video wall, i.e. juxtaposition of a plurality of screens to create a display screen of bigger dimensions
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

표시 장치는, 제1 방향 및 제2 방향을 따라 매트릭스 형태로 배열되어 대각 방향을 따라 동기화된 게이트 신호들을 인가받는 복수의 화소들을 포함하는 표시 패널과, 표시 패널을 구동하기 위한 구동부를 포함한다. 표시 패널은, 제1 방향 및 제2 방향을 따라 교대로 연장되는 복수의 제1 게이트 라인들과, 제1 게이트 라인들 상에 배치되는 제1 절연층과, 제1 절연층 상에 배치되고 제1 방향을 따라 연장되는 복수의 제2 게이트 라인들과, 제2 게이트 라인들에 나란하게 연장되는 복수의 데이터 라인들과, 제2 게이트 라인들 중 적어도 하나에 전기적으로 연결되는 플로팅 전압 인가 라인을 포함한다.

Description

표시 장치{DISPLAY APPARATUS}
본 발명은 표시 장치에 관한 것으로, 보다 상세하게는 표시 품질을 향상시킬 수 있는 표시 장치에 관한 것이다.
액정 표시 장치, 유기 발광 표시 장치 등 평판 표시 장치는 화소 해상도를 증가시키거나 표시 면적을 증가시킴으로써, 고화질의 대화면을 구현할 수 있다. 예를 들어, 액정 표시 장치는 매트릭스 형태로 배열되는 복수의 화소 전극들을 포함하는 어레이 기판, 상기 어레이 기판에 마주하는 대향 기판 및 상기 어레이 기판과 대향 기판의 사이에 배치되는 액정층을 포함할 수 있다. 상기 액정 표시 장치는 상기 화소 전극들에 소정의 전압을 인가하기 위한 구동부를 더 포함할 수 있다. 상기 구동부는 예를 들어, 영상 신호를 제어하는 회로부를 포함할 수 있다.
대화면 영상을 구현하기 위하여 복수의 평판 표시 장치를 인접 배치시키는 경우, 상기 평판 표시 장치의 경계부에 의해 하나의 영상이 복수의 분할 영상으로 시인될 수 있다.
또한, 상기 평판 표시 장치의 외관 디자인을 개선하기 위해, 상기 평판 표시 장치의 경계부를 감소시킬 필요성이 증가하고 있다.
이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 표시 장치의 경계부를 감소시키면서도 표시 품질을 향상시킬 수 있는 표시 장치를 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치는, 제1 방향 및 상기 제1 방향에 교차하는 제2 방향을 따라 매트릭스 형태로 배열되어 상기 제1 방향 및 제2 방향 사이의 대각 방향을 따라 동기화된 게이트 신호들을 인가받는 복수의 화소들을 포함하는 표시 패널; 및 상기 표시 패널을 구동하기 위한 구동부를 포함한다. 상기 표시 패널은, 상기 제1 방향 및 상기 제2 방향을 따라 교대로 연장되는 복수의 제1 게이트 라인들; 상기 제1 게이트 라인들 상에 배치되는 제1 절연층; 상기 제1 절연층 상에 배치되고, 상기 제1 방향을 따라 연장되는 복수의 제2 게이트 라인들; 상기 제2 게이트 라인들에 나란하게 연장되는 복수의 데이터 라인들; 및 상기 제2 게이트 라인들 중 적어도 하나에 전기적으로 연결되는 플로팅 전압 인가 라인을 포함한다.
본 발명의 일 실시예에 있어서, 상기 표시 패널은, 단부가 상기 구동부에 연결되는 제1 게이트 라인들로부터 제1 게이트 신호들을 인가받는 제1 화소들을 포함하는 제1 표시 영역; 및 상기 제2 게이트 라인들을 통하여 상기 구동부에 연결되는 제1 게이트 라인들로부터 제2 게이트 신호들을 인가받는 제2 화소들을 포함하는 제2 표시 영역을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 표시 영역에서, 상기 제2 게이트 라인들의 제1 단부는 상기 구동부에 연결되고, 상기 제2 게이트 라인들의 제2 단부는 상기 플로팅 전압 인가 라인에 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 게이트 신호들이 인가되는 타이밍은 상기 제1 게이트 신호들이 인가되는 타이밍보다 늦을 수 있다.
본 발명의 일 실시예에 있어서, 상기 플로팅 전압 인가 라인은, 상기 제2 화소들이 구동되는 동안, 상기 제1 표시 영역의 제2 게이트 라인들에 플로팅 전압을 인가할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 표시 영역에서, 상기 제1 게이트 라인들은 상기 제2 게이트 라인들에 각각 전기적으로 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 표시 영역에서, 상기 제1 게이트 라인들의 상기 대각 방향을 따른 단부가 상기 제2 게이트 라인들에 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 구동부는, 상기 표시 패널의 제1 변에만 인접할 수 있다.
본 발명의 일 실시예에 있어서, 상기 플로팅 전압 인가 라인은 상기 표시 패널의 제1 변에 반대되는 제2 변에 인접할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 게이트 라인들 및 상기 데이터 라인들은 동일한 재질을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 게이트 라인들 및 상기 데이터 라인들은 동일한 층으로 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 게이트 라인들 및 데이터 라인들 상에 배치되는 제2 절연층을 더 포함하고, 상기 플로팅 전압 인가 라인은 상기 제2 절연층 내에 정의되는 콘택홀을 통해 상기 제2 게이트 라인 중 적어도 하나에 접촉할 수 있다.
본 발명의 일 실시예에 있어서, 상기 플로팅 전압 인가 라인은 상기 제1 게이트 라인들과 동일한 층으로 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 플로팅 전압 인가 라인은, 상기 제2 방향을 따라 연장되는 연장부; 및 상기 연장부로부터 돌출되는 연결부를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 게이트 라인들 중 적어도 하나는, 상기 제1 절연층 내에 정의되는 콘택홀을 통해 상기 연결부에 접촉할 수 있다.
본 발명의 일 실시예에 있어서, 상기 플로팅 전압 인가 라인은 상기 상기 제1 게이트 라인들과 다른 층으로 형성될 수 있다.
본 발명의 일 실시예에 있어서, 각각의 상기 화소들은 복수의 화소 전극들 및 상기 화소 전극들에 전기적으로 연결되는 복수의 스위칭 소자들을 포함하고, 상기 스위칭 소자들은 상기 제1 게이트 라인들이 상기 제2 방향을 따라 연장되는 부분에 중첩할 수 있다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치는, 서로 반대되는 제1 변 및 제2 변과, 상기 제1 변 및 제2 변을 연결하는 제3 변 및 제4 변을 포함하는 표시 패널; 및 상기 제1 변에 인접하는 구동부를 포함한다. 상기 표시 패널은, 상기 제1 변 및 제3 변에 각각 나란한 제1 방향 및 제2 방향으로 교대로 연장되는 게이트 라인; 상기 제2 방향으로 연장되는 더미 게이트 라인; 상기 더미 게이트 라인에 나란하게 연장되는 데이터 라인; 및 상기 더미 게이트 라인에 전기적으로 연결되는 플로팅 전압 인가 라인을 포함한다. 상기 플로팅 전압 인가 라인은, 상기 게이트 라인에 게이트 신호가 인가되지 않는 타이밍에 상기 더미 게이트 라인으로 플로팅 전압을 인가한다.
본 발명의 일 실시예에 있어서, 상기 플로팅 전압 인가 라인은 상기 제2 변에 인접할 수 있다.
본 발명의 실시예들에 따른 표시 장치에 따르면, 표시 장치의 구동부가 표시 패널의 제1 변에 인접하여 배치됨으로써, 상기 표시 장치의 경계부를 감소시킬 수 있다.
또한, 대각 방향의 화소들에 동기화된 게이트 신호들이 인가되는 제1 표시 영역의 표시 타이밍 이후, 상기 대각 방향에 반대되는 역 대각 방향을 따른 화소들에 동기화된 게이트 신호들이 인가되는 제2 표시 영역의 표시 타이밍에서, 상기 제1 표시 영역의 더미 게이트 라인들에 플로팅 전압을 인가함으로써, 상기 제1 표시 영역의 더미 게이트 라인들이 주변 전기적 신호에 영향을 받아 발생하는 플릭커(flicker)를 감소시키고, 그에 따라 표시 품질을 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 2는 도 1의 표시 장치의 서로 다른 표시 영역들을 도시한 평면도이다.
도 3은 도 1의 A 영역을 확대 도시한 평면도이다.
도 4는 도 1의 B 영역을 확대 도시한 평면도이다.
도 5는 도 4의 I-I'라인을 따라 절단한 단면도이다.
도 6은 본 발명의 일 실시예에 따른 표시 장치의 부분 단면도이다.
도 7은 도 1의 C 영역을 확대 도시한 평면도이다.
도 8은 도 7의 II-II'라인을 따라 절단한 단면도이다.
도 9는 본 발명의 일 실시예에 따른 표시 장치의 서브화소들을 부분적으로 도시한 평면도이다.
도 10은 본 발명의 일 실시예에 따른 표시 장치의 구동 타이밍을 도시한 평면도이다.
이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다. 도 2는 도 1의 표시 장치의 서로 다른 표시 영역들을 도시한 평면도이다.
도 1 및 도 2를 참조하면, 본 실시예에 따른 표시 장치는 표시 패널(100) 및 구동부(DR1, DR2, DR3)를 포함할 수 있다.
상기 표시 패널(100)은 복수의 화소 전극들(PE), 복수의 대각 게이트 라인들(GLD1, GLDi, GLDj, GLDk, GLDb), 복수의 수직 게이트 라인들(GLVa, GLVb), 복수의 데이터 라인들(DL) 및 플로팅 전압 인가 라인(FL)을 포함할 수 있다. 상기 표시 패널(100)은 제1 표시 영역(DDA) 및 제2 표시 영역(VDA)을 더 포함할 수 있다.
상기 구동부(DR1, DR2, DR3)는 상기 표시 패널(100)의 일 변에 인접할 수 있다. 예를 들어, 상기 구동부(DR1, DR2, DR3)는 상기 표시 패널(100)의 상변에 인접할 수 있다. 상기 구동부(DR1, DR2, DR3)는 제1 구동부(DR1), 상기 제1 구동부(DR1)에 인접한 제2 구동부(DR2), 상기 제2 구동부(DR2)에 인접한 제3 구동부(DR3)를 포함할 수 있다. 상기 구동부(DR1, DR2, DR3)는 데이터 구동부 및 게이트 구동부를 포함할 수 있다. 예를 들어, 상기 제1 구동부(DR1), 제2 구동부(DR2) 및 제3 구동부(DR3)는 각각, 상기 데이터 구동부 및 게이트 구동부를 포함할 수 있다. 예를 들어, 상기 제1 구동부(DR1)은 상기 플로팅 전압 인가 라인(FL)에 연결되는 플로팅 전압 인가부를 더 포함할 수 있다.
상기 화소 전극들(PE)은 매트릭스 형상으로 배열될 수 있다. 예를 들어, 하나의 화소는 3개의 상기 화소 전극들(PE)을 포함할 수 있다.
상기 대각 게이트 라인들(GLD1, GLDi, GLDj, GLDk, GLDb)은, 제1 방향(D1) 및 상기 제1 방향(D1)에 교차하는 제2 방향(D2)을 따라 교대로 연장될 수 있다. 상기 제2 방향(D2)은 상기 제1 방향(D1)에 실질적으로 수직할 수 있다. 예를 들어, 상기 대각 게이트 라인들(GLD1, GLDi, GLDj, GLDk, GLDb)은 상기 제1 방향(D1) 및 상기 제2 방향(D2)을 따라 교대로 연장되는 지그재그 형상을 가질 수 있다. 상기 지그재그 형상의 상기 제1 방향(D1)을 따른 상측 및 하측에는 상기 화소 전극들(PE)이 배치될 수 있다.
상기 대각 게이트 라인들(GLD1, GLDi, GLDj, GLDk, GLDb)은, 상기 구동부(DR1, DR2, DR3)에 전기적으로 연결될 수 있다. 예를 들어, 제1 대각 게이트 라인(GLD1) 내지 제i 대각 게이트 라인(GLDi)은 상기 제1 구동부(DR1)에 연결될 수 있다. 예를 들어, 제i+1 대각 게이트 라인(미도시됨) 내지 제j 대각 게이트 라인(GLDj)은 상기 제2 구동부(DR2)에 연결될 수 있다. 예를 들어, 제j+1 대각 게이트 라인(미도시됨) 내지 제k 대각 게이트 라인(GLDk)은 상기 제3 구동부(DR3)에 연결될 수 있다.
상기 제1 표시 영역(DDA)에는, 상기 제1 대각 게이트 라인(GLD1) 내지 제k 대각 게이트 라인(GLDk)이 배치될 수 있다. 상기 제1 표시 영역(DDA)에서, 상기 화소 전극(PE)들을 포함한 상기 화소들은, 상기 제1 방향(D1) 및 제2 방향(D2)의 사이의 대각 방향(DX)을 따라서 동일한 타이밍의 게이트 신호를 수신할 수 있다. 예를 들어, 상기 제1 대각 게이트 라인(GLD1)에 연결되는 화소들에는 제1 타이밍의 게이트 신호가 인가될 수 있다. 예를 들어, 상기 제i 대각 게이트 라인(GLDi)에 연결되는 화소들에는 제i 타이밍의 게이트 신호가 인가될 수 있다. 예를 들어, 상기 제j 대각 게이트 라인(GLDj)에 연결되는 화소들에는 제j 타이밍의 게이트 신호가 인가될 수 있다. 예를 들어, 상기 제k 대각 게이트 라인(GLDk)에 연결되는 화소들에는 제k 타이밍의 게이트 신호가 인가될 수 있다.
이와 같이, 상기 제1 표시 영역(DDA)에서, 상기 화소들은 상기 제1 구동부(DR1), 제2 구동부(DR2) 및 제3 구동부(DR3)에 각각 연결되는 대각 게이트 라인들(GLD1, GLDi, GLDj, GLDk)로부터 순차적으로 게이트 신호들을 수신할 수 있다.
도 2를 참조하면, 상기 제1 표시 영역(DDA)은 예를 들어, 상기 표시 패널(100)의 표시 영역 중 역사다리꼴 형상의 표시 영역일 수 있다. 상기 제1 표시 영역(DDA)에 인접하는 상기 표시 패널(100)의 제2 표시 영역(VDA)은, 예를 들어, 삼각 형상의 표시 영역일 수 있다.
상기 대각 게이트 라인들 중 일부(GLDb)는 상기 제2 표시 영역(VDA)에 배치될 수 있다. 상기 제2 표시 영역(VDA)에서, 상기 대각 게이트 라인(GLDb)은 상기 수직 게이트 라인(GLVb)에 연결될 수 있다. 예를 들어, 상기 대각 게이트 라인(GLDb)의 상기 대각 방향(DX)을 따른 단부는 상기 수직 게이트 라인(GLVb)에 연결될 수 있다. 도시되지 않았지만, 상기 제2 표시 영역(VDA)에 배치된 상기 대각 게이트 라인들은 대응하는 수직 게이트 라인들에 각각 연결될 수 있다.
상기 데이터 라인들(DL)은 상기 제1 방향(D1)을 따라 연장될 수 있다. 상기 데이터 라인들(DL)은 상기 제2 방향(D2)을 따라 배열될 수 있다. 상기 데이터 라인들(DL)의 제1 단부는 상기 구동부(DR1, DR2, DR3)에 연결될 수 있다. 상기 데이터 라인들(DL)은 상기 화소 전극들(PE)에 데이터 전압을 인가할 수 있다.
상기 수직 게이트 라인들(GLVa, GLVb)은 상기 데이터 라인들(DL)에 나란하게 연장될 수 있다. 예를 들어, 상기 수직 게이트 라인들(GLVa, GLVb)은 상기 제1 방향(D1)을 따라 연장될 수 있다. 본 실시예에서, 상기 화소가 3개의 화소 전극들(PE)을 포함하는 경우, 상기 화소 전극들(PE)에 인접하여 3개의 데이터 라인들(DL) 및 1개의 수직 게이트 라인(GLV)이 배치될 수 있다. 다만, 이는 예시적인 것으로, 상기 화소에 포함되는 화소 전극들(PE)의 개수는 실시예에 따라 달라질 수 있다.
상기 플로팅 전압 인가 라인(FL)은 상기 표시 패널(100)의 경계부에 인접하여 연장될 수 있다. 예를 들어, 상기 플로팅 전압 인가 라인(FL)은 상기 제1 표시 영역(DA)에서, 상기 제1 구동부(DR1)로부터 연결되어, 상기 표시 패널(100)의 좌측 경계부에 인접하고, 상기 제1 방향(D1)으로 연장될 수 있다. 상기 플로팅 전압 인가 라인(FL)은 상기 제1 표시 영역(DA)에서 상기 표시 패널(100)의 하측 경계부에 인접하고, 상기 제2 방향(D2)의 반대 방향으로 더 연장될 수 있다.
상기 플로팅 전압 인가 라인(FL)은 상기 제1 표시 영역(DDA)에서, 상기 수직 게이트 라인들(GLVa)의 단부에 전기적으로 연결될 수 있다. 예를 들어, 상기 제1 표시 영역(DDA)에서, 상기 수직 게이트 라인들(GLVa)의 제1 단부는 상기 구동부(DR1, DR2)에 연결되고, 상기 수직 게이트 라인들(GLVa)의 제2 단부는 상기 플로팅 전압 인가 라인(FL)에 전기적으로 연결될 수 있다.
상기 플로팅 전압 인가 라인(FL)은 상기 수직 게이트 라인들(GLVa)에 플로팅 전압을 인가할 수 있다. 예를 들어, 상기 플로팅 전압 인가 라인(FL)은 상기 제2 표시 영역(VDA)의 표시 타이밍에서, 상기 수직 게이트 라인들(GLVa)에 플로팅 전압을 인가할 수 있다.
본 실시예에서, 상기 제1 구동부(DR1), 제2 구동부(DR2) 및 제3 구동부(DR3)는, 상기 제1 대각 게이트 라인(GLD1)으로부터 상기 제k 대각 게이트 라인(GLDk)에 대하여 순차적으로 제1 게이트 신호들을 인가할 수 있다. 그에 따라, 상기 제1 표시 영역(DDA)에 배치된 화소의 화소 전극(PE)들에 데이터 전압이 인가될 수 있다.
이어서, 상기 제2 구동부(DR2) 및 제3 구동부(DR3)는, 상기 제2 표시 영역(VDA)에 배치된 대각 게이트 라인들(GLDb)에 전기적으로 연결된 수직 게이트 라인들(GLVb)에 대하여 순차적으로 제2 게이트 신호들을 인가할 수 있다. 상기 제2 표시 영역(VDA)에서, 상기 제2 게이트 신호들은 상기 수직 게이트 라인들(GLVb)을 통하여 상기 대각 게이트 라인들(GLDb)에 인가될 수 있다. 그에 따라, 상기 제2 표시 영역(VDA)에 배치된 화소의 화소 전극들(PE)에 데이터 전압이 인가될 수 있다.
이와 같이, 상기 제1 표시 영역(DDA)에 배치된 화소의 화소 전극들(PE)을 구동하기 위한 제1 게이트 신호들은 상기 대각 게이트 라인들(GLD1, GLDi, GLDj, GLDk)을 따라서 상기 대각 방향(DX)으로 제공될 수 있다. 상기 제2 표시 영역(VDA)에 배치된 화소의 화소 전극들(PE)을 구동하기 위한 제2 게이트 신호들은 상기 대각 게이트 라인들(GLDb)을 따라서 상기 대각 방향(DX)의 역 방향으로 제공될 수 있다.
상기 제2 표시 영역(VDA)에 배치된 화소가 구동되는 타이밍에는, 상기 플로팅 전압 인가 라인(FL)에 전기적으로 연결된 수직 게이트 라인들(VGLa)에는 플로팅 전압이 인가될 수 있다.
이와 같이, 본 실시예에 따른 표시 장치는, 구동부(DR1, DR2, DR3)가 표시 패널의 제1 변(예컨대, 상변)에 인접하여 배치됨으로써, 상기 표시 장치의 경계부를 감소시킬 수 있다.
또한, 대각 방향(DX)의 화소들에 동기화된 게이트 신호들이 인가되는 제1 표시 영역(DDA)의 표시 타이밍 이후, 상기 대각 방향(DX)에 반대되는 역 대각 방향을 따른 화소들에 동기화된 게이트 신호들이 인가되는 제2 표시 영역(VDA)의 표시 타이밍에서, 상기 제1 표시 영역(DDA)의 더미 게이트 라인들(VGLa)에 플로팅 전압을 인가함으로써, 상기 제1 표시 영역(DDA)의 더미 게이트 라인들(VGLa)이 주변 전기적 신호에 영향을 받아 발생하는 플릭커(flicker)를 감소시키고, 그에 따라 표시 품질을 향상시킬 수 있다.
이하, 도 3 내지 도 8을 참조하여, 본 발명의 일 실시예에 따른 표시 장치를 보다 상세히 설명하도록 한다.
도 3은 도 1의 A 영역을 확대 도시한 평면도이다.
도 3을 참조하면, 본 실시예에 따른 표시 장치의 표시 패널(100)은, 복수의 화소 전극들(PE11, PE12, PE13, PE21, PE22, PE23), 상기 화소 전극들에 전기적으로 연결되는 스위칭 소자들(SW1, SW2), 복수의 데이터 라인들(DLa1, DLa2, DLa3), 복수의 수직 게이트 라인들(GLVa), 복수의 대각 게이트 라인들(GLDj-1, GLDj, GLDj+1)을 포함한다.
예를 들어, 하나의 화소에는 3개 또는 6개의 화소 전극들(PE11, PE12, PE13, PE21, PE22, PE23)이 포함될 수 있다. 상기 화소 전극들은 각각 상기 대각 게이트 라인(GLDj)에 중첩하는 스위칭 소자(SW1, SW2)에 전기적으로 연결될 수 있다.
예를 들어, 제1 화소 전극(PE11)은 제1 콘택홀(CNT1)을 통해, 상기 대각 게이트 라인(GLDj)에 중첩하는 제1 스위칭 소자(SW1)에 전기적으로 연결될 수 있다. 상기 제1 화소 전극(PE11)은 상기 제1 방향(D1)을 따라 상기 대각 게이트 라인(GLDj)의 상측에 배치될 수 있다. 제2 화소 전극(PE21)은 제2 콘택홀(CNT2)을 통해, 상기 대각 게이트 라인(GLDj)에 중첩하는 제2 스위칭 소자(SW2)에 전기적으로 연결될 수 있다. 상기 제2 화소 전극(PE21)은 상기 제1 방향(D1)을 따라 상기 대각 게이트 라인(GLDj)의 하측에 배치될 수 있다.
비슷한 방법으로, 제3 화소 전극(PE12), 제4 화소 전극(PE22), 제5 화소 전극(PE13) 및 제6 화소 전극(PE23)은 상기 대각 게이트 라인(GLDj)에 중첩하는 스위칭 소자들에 전기적으로 연결될 수 있다.
본 실시예에서, 상기 표시 패널(100)은 상기 제1 화소 전극(PE11) 및 제2 화소 전극(PE21)을 가로지르는 제1 스토리지 라인(STLa1), 상기 제3 화소 전극(PE12) 및 제4 화소 전극(PE22)을 가로지르는 제2 스토리지 라인(STLa2), 상기 제5 화소 전극(PE13) 및 제6 화소 전극(PE23)을 가로지르는 제3 스토리지 라인(STLa3)을 더 포함할 수 있다. 상기 제1 스토리지 라인(STLa1), 제2 스토리지 라인(STLa2) 및 제3 스토리지 라인(STLa3)은 상기 제1 방향(D1)으로 연장될 수 있다.
본 실시예에서, 상기 수직 게이트 라인(GLVa)은 상기 제5 화소 전극(PE13) 및 제6 화소 전극(PE23)에 인접할 수 있다. 예를 들어, 상기 수직 게이트 라인(GLVa)은 평면에서, 상기 대각 게이트 라인들(GLDj, GLDj+1)이 상기 제1 방향(D1)으로 연장되는 부분과 상기 제5 화소 전극(PE13) 및 제6 화소 전극(PE23)의 사이에 배치될 수 있다.
상기 수직 게이트 라인(GLVa)은 상기 데이터 라인들(DLa1, DLa2, DLa3)과 동일한 층으로 형성될 수 있다. 예를 들어, 상기 수직 게이트 라인(GLVa)은 상기 데이터 라인들(DLa1, DLa2, DLa3)과 동일한 재질을 포함할 수 있다. 예를 들어, 상기 수직 게이트 라인(GLVa)은, 알루미늄(Al), 금(Au), 은(Ag), 구리(Cu), 철(Fe), 니켈(Ni), 그들의 합금 등을 포함할 수 있다.
본 실시예에서, 상기 제1 화소 전극 내지 제6 화소 전극들(PE11, PE12, PE13, PE21, PE22, PE23)이 전기적으로 연결된 스위칭 소자들은, 상기 대각 게이트 라인(GLDj)으로부터 동일한 타이밍의 게이트 신호를 수신할 수 있다. 예를 들어, 상기 스위칭 소자들은 상기 대각 게이트 라인(GLDj)으로부터 동기화된 제1 게이트 신호를 수신할 수 있다.
도 3에서는, 화소 전극들(PE11, PE12, PE13, PE21, PE22, PE23)이 동일한 게이트 신호에 의해 구동되는 구조를 가지지만, 이는 예시적인 것으로서, 다른 실시예에서는, 상기 제1, 제3 및 제5 화소 전극들(PE11, PE12, PE13)이 상기 대각 게이트 라인(GLDj)에 의해 구동되고, 상기 제2, 제4 및 제6 화소 전극들(PE21, PE22, PE23)이 인접하는 대각 게이트 라인(GLDj+1)에 의해 구동되는 구조를 가질 수 있다.
도 4는 도 1의 B 영역을 확대 도시한 평면도이다. 도 5는 도 4의 I-I' 라인을 따라 절단한 단면도이다.
도 4 및 도 5를 참조하면, 본 실시예에 따른 표시 장치의 표시 패널(100)은, 베이스 기판(101), 복수의 대각 게이트 라인들(GLDn-1, GLDn, GLDn+1), 게이트 절연층(103), 복수의 데이터 라인들(DL1, DL2, DL3, DL4), 복수의 수직 게이트 라인들(GLV1), 스토리지 전압 인가 라인(SL), 데이터 절연층(105), 플로팅 전압 인가 라인(FL), 패시베이션층(107)을 포함할 수 있다. 도 4 및 도 5는 제1 표시 영역(DDA)에서 상기 수직 게이트 라인(GLV1)이 상기 플로팅 전압 인가 라인(FL)에 전기적으로 연결된 구조를 도시한다.
상기 베이스 기판(101)은 투명한 절연 물질을 포함할 수 있다. 예를 들어, 상기 베이스 기판(101)은 유리(glass), 석영(quartz), 플라스틱(plastic)을 포함할 수 있다. 예를 들어, 상기 베이스 기판(101)은 폴리에틸렌 테레프탈레이트(polyethylene terephthalate) 수지, 폴리에틸린(polyethylene) 수지, 폴리카보네이트(polycarbonate) 수지 등을 포함할 수 있다. 상기 베이스 기판(101)은 가요성(flexible) 기판일 수 있다.
상기 대각 게이트 라인들(GLDn-1, GLDn, GLDn+1)은 상기 베이스 기판(101) 상에 배치될 수 있다. 상기 대각 게이트 라인들(GLDn-1, GLDn, GLDn+1)은 제1 방향(D1) 및 상기 제1 방향(D1)에 수직하는 제2 방향(D2)을 따라 교대로 연장될 수 있다. 상기 대각 게이트 라인들(GLDn-1, GLDn, GLDn+1)은 전체적으로, 상기 제1 방향(D1) 및 제2 방향(D2) 사이의 대각 방향(DX)으로 연장될 수 있다. 상기 대각 게이트 라인들(GLDn-1, GLDn, GLDn+1)은 예를 들어, 알루미늄(Al), 금(Au), 은(Ag), 구리(Cu), 철(Fe), 니켈(Ni) 등을 포함할 수 있다. 예를 들어, 상기 게이트 라인(GL)은 인듐 도핑된 아연 산화물(indium doped zinc oxide; IZO), 갈륨 도핑된 아연 산화물(gallium doped zinc oxide; GZO) 등과 같은 금속 산화물을 포함할 수 있다.
상기 게이트 절연층(103)은 상기 대각 게이트 라인들(GLDn-1, GLDn, GLDn+1)이 배치된 베이스 기판(101) 상에 배치될 수 있다. 상기 게이트 절연층(103)은 상기 대각 게이트 라인들(GLDn-1, GLDn, GLDn+1)을 전체적으로 커버할 수 있다. 예를 들어, 상기 게이트 절연층(103)은 무기 절연층 또는 유기 절연층을 포함할 수 있다. 예를 들어, 상기 게이트 절연층(103)은 실리콘 산화물, 실리콘 질화물 등을 포함할 수 있다.
상기 데이터 라인들(DL1, DL2, DL3, DL4)은 상기 게이트 절연층(103) 상에 배치될 수 있다. 상기 데이터 라인들(DL1, DL2, DL3, DL4)은 상기 제1 방향(D1)으로 연장되고, 상기 제2 방향(D2)으로 배열될 수 있다. 상기 데이터 라인들(DL1, DL2, DL3, DL4)은 상기 대각 게이트 라인들(GLDn-1, GLDn, GLDn+1)과 동일한 재질을 포함할 수 있다. 또는, 상기 데이터 라인들(DL1, DL2, DL3, DL4)은 상기 대각 게이트 라인들(GLDn-1, GLDn, GLDn+1)과 서로 다른 재질을 포함할 수 있다.
상기 수직 게이트 라인들(GLV1)은 상기 데이터 라인들(DL1, DL2, DL3, DL4)과 동일한 층으로 형성될 수 있다. 예를 들어, 상기 게이트 절연층(103) 상에 데이터 금속층(미도시됨)이 배치되고, 상기 데이터 금속층을 패터닝함으로써, 상기 수직 게이트 라인들(GLV1) 및 상기 데이터 라인들(DL1, DL2, DL3, DL4)이 형성될 수 있다. 상기 수직 게이트 라인들(GLV1)은 상기 데이터 라인들(DL1, DL2, DL3, DL4)과 동일한 재질을 포함할 수 있다.
상기 스토리지 전압 인가 라인(SL)은 상기 플로팅 전압 인가 라인(FL)에 인접할 수 있다. 상기 스토리지 전압 인가 라인(SL)은 스토리지 라인들에 전기적으로 연결될 수 있다. 본 실시예에서, 상기 스토리지 전압 인가 라인(SL)은 상기 수직 게이트 라인들(GLV1) 및 데이터 라인들(DL1, DL2, DL3, DL4)과 동일한 층으로 형성될 수 있다.
상기 데이터 절연층(105)은 상기 데이터 라인들(DL1, DL2, DL3, DL4)이 배치된 베이스 기판(101) 상에 배치될 수 있다. 상기 데이터 절연층(105)은 무기 절연층 또는 유기 절연층을 포함할 수 있다.
상기 플로팅 전압 인가 라인(FL)은 상기 데이터 절연층(105)이 배치된 베이스 기판(101) 상에 배치될 수 있다. 상기 플로팅 전압 인가 라인(FL)은 상기 표시 패널(100)의 경계부에 인접하여 배치될 수 있다. 예를 들어, 상기 플로팅 전압 인가 라인(FL)은 상기 표시 패널(100)의 하측에 인접할 수 있다. 상기 플로팅 전압 인가 라인(FL)은 상기 제2 방향(D2)의 반대 방향을 따라 연장될 수 있다.
상기 플로팅 전압 인가 라인(FL)은 상기 제2 방향(D2)의 반대 방향을 따라 연장되는 연장부 및 상기 연장부로부터 돌출되는 연결부(CP)를 포함할 수 있다. 상기 연결부(CP)는 상기 수직 게이트 라인(GLV1)에 전기적으로 연결될 수 있다. 예를 들어, 상기 연결부(CP)는 상기 데이터 절연층(105) 내에 정의되는 제1 콘택홀(CNT1)을 통해 상기 수직 게이트 라인(GLV1)에 접촉할 수 있다.
상기 패시베이션층(107)은 상기 플로팅 전압 인가 라인(FL)이 배치된 베이스 기판(101) 상에 배치될 수 있다.
도 6은 본 발명의 일 실시예에 따른 표시 장치의 부분 단면도이다.
도 6을 참조하면, 본 실시예에 따른 표시 장치의 표시 패널(100)은 베이스 기판(101), 플로팅 전압 인가 라인(FL), 복수의 대각 게이트 라인들(GLDn-1, GLDn, GLDn+1), 게이트 절연층(103), 복수의 데이터 라인들(DL1, DL2, DL3, DL4), 복수의 수직 게이트 라인들(GLV1), 스토리지 전압 인가 라인(SL), 데이터 절연층(105)을 포함할 수 있다. 도 6는 제1 표시 영역(DDA)에서 상기 수직 게이트 라인(GLV1)이 상기 플로팅 전압 인가 라인(FL)에 전기적으로 연결된 구조를 도시한다.
본 실시예에서, 상기 플로팅 전압 인가 라인(FL)은 상기 대각 게이트 라인들(GLDn-1, GLDn, GLDn+1)과 동일한 층으로 형성될 수 있다.
상기 베이스 기판(101)은 투명한 절연 물질을 포함할 수 있다. 예를 들어, 상기 베이스 기판(101)은 유리(glass), 석영(quartz), 플라스틱(plastic)을 포함할 수 있다. 예를 들어, 상기 베이스 기판(101)은 폴리에틸렌 테레프탈레이트(polyethylene terephthalate) 수지, 폴리에틸린(polyethylene) 수지, 폴리카보네이트(polycarbonate) 수지 등을 포함할 수 있다. 상기 베이스 기판(101)은 가요성(flexible) 기판일 수 있다.
상기 대각 게이트 라인들(GLDn-1, GLDn, GLDn+1)은 상기 베이스 기판(101) 상에 배치될 수 있다. 상기 대각 게이트 라인들(GLDn-1, GLDn, GLDn+1)은 제1 방향(D1) 및 상기 제1 방향(D1)에 수직하는 제2 방향(D2)을 따라 교대로 연장될 수 있다. 상기 대각 게이트 라인들(GLDn-1, GLDn, GLDn+1)은 전체적으로, 상기 제1 방향(D1) 및 제2 방향(D2) 사이의 대각 방향(DX)으로 연장될 수 있다.
상기 플로팅 전압 인가 라인(FL)은 상기 베이스 기판(101) 상에 배치될 수 있다. 상기 플로팅 전압 인가 라인(FL)은 상기 대각 게이트 라인들(GLDn-1, GLDn, GLDn+1)과 동일한 층으로 형성될 수 있다. 예를 들어, 상기 베이스 기판(101) 상에 게이트 금속층(미도시됨)을 형성하고, 상기 게이트 금속층을 패터닝함으로써, 상기 대각 게이트 라인들(GLDn-1, GLDn, GLDn+1) 및 플로팅 전압 인가 라인(FL)이 형성될 수 있다.
상기 플로팅 전압 인가 라인(FL)은 상기 표시 패널(100)의 경계부에 인접하여 배치될 수 있다. 예를 들어, 상기 플로팅 전압 인가 라인(FL)은 상기 표시 패널(100)의 하측에 인접할 수 있다. 상기 플로팅 전압 인가 라인(FL)은 상기 제2 방향(D2)의 반대 방향을 따라 연장될 수 있다.
상기 플로팅 전압 인가 라인(FL)은 상기 제2 방향(D2)의 반대 방향을 따라 연장되는 연장부 및 상기 연장부로부터 돌출되는 연결부(CP)를 포함할 수 있다.
상기 게이트 절연층(103)은 상기 대각 게이트 라인들(GLDn-1, GLDn, GLDn+1) 및 상기 플로팅 전압 인가 라인(FL)이 배치된 베이스 기판(101) 상에 배치될 수 있다. 상기 게이트 절연층(103)은 상기 대각 게이트 라인들(GLDn-1, GLDn, GLDn+1) 및 상기 플로팅 전압 인가 라인(FL)을 전체적으로 커버할 수 있다. 예를 들어, 상기 게이트 절연층(103)은 무기 절연층 또는 유기 절연층을 포함할 수 있다.
상기 데이터 라인들(DL1, DL2, DL3, DL4)은 상기 게이트 절연층(103) 상에 배치될 수 있다. 상기 데이터 라인들(DL1, DL2, DL3, DL4)은 상기 제1 방향(D1)으로 연장되고, 상기 제2 방향(D2)으로 배열될 수 있다. 상기 데이터 라인들(DL1, DL2, DL3, DL4)은 상기 대각 게이트 라인들(GLDn-1, GLDn, GLDn+1)과 동일한 재질을 포함할 수 있다. 또는, 상기 데이터 라인들(DL1, DL2, DL3, DL4)은 상기 대각 게이트 라인들(GLDn-1, GLDn, GLDn+1)과 서로 다른 재질을 포함할 수 있다.
상기 수직 게이트 라인들(GLV1)은 상기 데이터 라인들(DL1, DL2, DL3, DL4)과 동일한 층으로 형성될 수 있다. 예를 들어, 상기 게이트 절연층(103) 상에 데이터 금속층(미도시됨)이 배치되고, 상기 데이터 금속층을 패터닝함으로써, 상기 수직 게이트 라인들(GLV1) 및 상기 데이터 라인들(DL1, DL2, DL3, DL4)이 형성될 수 있다. 상기 수직 게이트 라인들(GLV1)은 상기 데이터 라인들(DL1, DL2, DL3, DL4)과 동일한 재질을 포함할 수 있다.
본 실시예에서, 상기 수직 게이트 라인(GLV1)은 상기 플로팅 전압 인가 라인(FL)에 전기적으로 연결될 수 있다. 예를 들어, 상기 수직 게이트 라인(GLV1)은 상기 게이트 절연층(103) 내에 정의되는 제1 콘택홀(CNT1)을 통해 상기 플로팅 전압 인가 라인(FL)의 연결부(CP)에 접촉할 수 있다.
상기 스토리지 전압 인가 라인(SL)은 상기 플로팅 전압 인가 라인(FL)에 인접할 수 있다. 상기 스토리지 전압 인가 라인(SL)은 스토리지 라인들에 전기적으로 연결될 수 있다. 본 실시예에서, 상기 스토리지 전압 인가 라인(SL)은 상기 수직 게이트 라인들(GLV1) 및 데이터 라인들(DL1, DL2, DL3, DL4)과 동일한 층으로 형성될 수 있다.
상기 데이터 절연층(105)은 상기 데이터 라인들(DL1, DL2, DL3, DL4), 수직 게이트 라인들(GLV1), 스토리지 전압 인가 라인(SL)이 배치된 베이스 기판(101) 상에 배치될 수 있다. 상기 데이터 절연층(105)은 무기 절연층 또는 유기 절연층을 포함할 수 있다.
도 7은 도 1의 C 영역을 확대 도시한 평면도이다. 도 8은 도 7의 II-II' 라인을 따라 절단한 단면도이다.
도 7 및 도 8을 참조하면, 본 실시예에 따른 표시 장치의 표시 패널(100)은 베이스 기판(101), 대각 게이트 라인(GLDb), 게이트 절연층(103), 데이터 라인들(DLb1, DLb2, DLb3), 수직 게이트 라인(GLVb), 스토리지 라인들(STLb1, STLb2), 스토리지 전압 인가 라인(SL), 데이터 절연층(105), 화소 전극(PE)을 포함한다. 도 7 및 도 8은 제2 표시 영역(VDA)에서 상기 수직 게이트 라인(GLVb)이 상기 대각 게이트 라인(GLDb)에 전기적으로 연결된 구조를 도시한다.
상기 베이스 기판(101)은 투명한 절연 물질을 포함할 수 있다. 상기 베이스 기판(101)은 가요성(flexible)을 가질 수 있다.
상기 대각 게이트 라인(GLDb)은 상기 베이스 기판(101) 상에 배치된다. 상기 대각 게이트 라인(GLDb)은 제1 방향(D1) 및 상기 제1 방향(D1)에 수직하는 제2 방향(D2)을 따라 교대로 연장될 수 있다. 상기 대각 게이트 라인(GLDb)은 전체적으로, 상기 제1 방향(D1) 및 제2 방향(D2) 사이의 대각 방향(DX)으로 연장될 수 있다.
상기 게이트 절연층(103)은 상기 대각 게이트 라인(GLDb)이 배치된 베이스 기판(101) 상에 배치될 수 있다. 상기 게이트 절연층(103)은 무기 절연층 또는 유기 절연층을 포함할 수 있다.
상기 데이터 라인들(DLb1, DLb2, DLb3)은 상기 게이트 절연층(103) 상에 배치될 수 있다. 상기 데이터 라인들(DLb1, DLb2, DLb3)은 상기 제1 방향(D1)으로 연장되고, 상기 제2 방향(D2)으로 배열될 수 있다.
상기 수직 게이트 라인(GLVb)은 상기 게이트 절연층(103) 상에 배치될 수 있다. 예를 들어, 상기 수직 게이트 라인(GLVb)은 상기 데이터 라인들(DLb1, DLb2, DLb3)과 동일한 층으로 형성될 수 있다. 상기 수직 게이트 라인(GLVb)은 상기 제1 방향(D1)으로 연장될 수 있다. 상기 수직 게이트 라인(GLVb)은 상기 대각 게이트 라인(GLDb)와 전기적으로 연결될 수 있다. 예를 들어, 상기 수직 게이트 라인(GLVb)은 상기 게이트 절연층(103) 내에 정의되는 제2 콘택홀(CNT2)을 통해 상기 대각 게이트 라인(GLVb)에 접촉할 수 있다.
상기 스토리지 라인들(STLb1, STLb2) 및 스토리지 전압 인가 라인(SL)은 상기 게이트 절연층(103) 상에 배치될 수 있다. 예를 들어, 상기 스토리지 라인들(STLb1, STLb2) 및 스토리지 전압 인가 라인(SL)은 상기 데이터 라인들(DLb1, DLb2, DLb3)과 동일한 층으로 형성될 수 있다.
상기 데이터 절연층(105)은 상기 데이터 라인들(DLb1, DLb2, DLb3), 수직 게이트 라인(GLVb), 스토리지 라인들(STLb1, STLb2) 및 스토리지 전압 인가 라인(SL)이 배치된 베이스 기판(101) 상에 배치될 수 있다.
도 9는 본 발명의 일 실시예에 따른 표시 장치의 서브화소들을 부분적으로 도시한 평면도이다.
도 9를 참조하면, 본 실시예에 따른 표시 장치는 복수의 화소들(P1, P2), 복수의 대각 게이트 라인들(GLDj-1, GLDj, GLDn, GLDn+1, GLDn+2, GLDn+3, GLDb1, GLDb2), 복수의 데이터 라인들(DL), 복수의 화소 전극들(PE), 복수의 수직 게이트 라인들(GLVj-1, GLVj, GLVb1, GLVb2, GLVb3)을 포함할 수 있다.
상기 화소들(P1, P2)은 각각, 복수의 화소 전극들(PE)을 포함할 수 있다. 예를 들어, 상기 화소들(P1, P2)은 각각 3개의 화소 전극들(PE)을 포함할 수 있다. 상기 화소들(P1, P2)에 포함된 화소 전극들(PE)은 소정의 색을 투과시키는 서브 화소들을 포함할 수 있다. 예를 들어, 상기 화소들(P1, P2)은 적색 서브 화소(R), 녹색 서브 화소(G) 및 청색 서브 화소(B)를 포함할 수 있다. 상기 서브 화소들은 매트릭스 형태로 배치될 수 있다.
상기 표시 장치의 제1 표시 영역에서, 상기 화소들(P1, P2)은 대각 방향에 위치한 화소들이 동일한 타이밍의 게이트 신호를 수신할 수 있다. 예를 들어, 제1 화소(P1) 및 상기 제1 화소(P1)로부터 대각 방향으로 아래에 배치되는 제2 화소(P2)는 제j 대각 게이트 라인(GLDj)으로부터 동기화된 제1 게이트 신호를 수신할 수 있다.
상기 데이터 라인들(DL)은 각각 상기 화소 전극들(PE)에 전기적으로 연결될 수 있다. 상기 데이터 라인들(DL)과 상기 수직 게이트 라인들(GLVj-1, GLVj, GLVb1, GLVb2, GLVb3)은 서로 나란할 수 있다.
상기 표시 장치의 상기 제1 표시 영역에서, 상기 수직 게이트 라인들(GLVj-1, GLVj)은 상기 제1 화소(P1) 및 제2 화소(P2)의 구동에 사용되지 않는 더미 게이트 라인들(dummy gate lines)일 수 있다.
상기 표시 장치의 제2 표시 영역에서, 상기 수직 게이트 라인들(GLVb1, GLVb2, GLVb3)은 상기 대각 게이트 라인들(GLDb1, GLDb2)에 각각 전기적으로 연결될 수 있다. 그에 따라, 상기 수직 게이트 라인들(GLVb1, GLVb2, GLVb3)을 통하여, 상기 대각 게이트 라인들(GLDb1, GLDb2)에 제2 게이트 신호들이 인가될 수 있다.
상기 표시 장치의 상기 제2 표시 영역에서, 상기 제2 게이트 신호들이 화소들에 인가되는 방향은 상기 제1 표시 영역에서 상기 제1 게이트 신호들이 화소들에 인가되는 방향과 반대일 수 있다.
도 10은 본 발명의 일 실시예에 따른 표시 장치의 구동 타이밍을 도시한 평면도이다.
도 10을 참조하면, 본 실시예에 따른 표시 장치는 하나의 구동부(DR)를 포함할 수 있다. 상기 구동부(DR)은 복수의 게이트 구동부들(310, 330, 350)을 포함할 수 있다. 예를 들어, 상기 구동부(DR)은 제1 게이트 구동부(310), 제2 게이트 구동부(330) 및 제3 게이트 구동부(350)를 포함할 수 있다.
상기 제1 게이트 구동부(310)는 예를 들어, 840개의 채널을 가질 수 있다. 상기 제2 게이트 구동부(330)는 예를 들어, 360개의 채널을 가질 수 있다. 상기 제3 게이트 구동부(350)는 예를 들어, 720개의 채널을 가질 수 있다.
본 실시예에서, 상기 구동부(DR)의 구동 타이밍은 다음과 같을 수 있다. 예를 들어, 상기 제1 게이트 구동부(310)에 연결된 840개의 대각 게이트 라인들에 대하여, 순차적으로 게이트 구동 신호가 인가될 수 있다. 그에 따라, 표시 패널의 A1 영역에 배치되는 화소들이 구동될 수 있다.
다음으로, 상기 제2 게이트 구동부(330)에 연결된 360개의 대각 게이트 라인들에 대하여, 순차적으로 게이트 구동 신호가 인가될 수 있다. 그에 따라, 표시 패널의 B1 영역에 배치되는 화소들이 구동될 수 있다.
다음으로, 상기 제3 게이트 구동부(350)에 연결된 720개의 대각 게이트 라인들에 대하여, 순차적으로 게이트 구동 신호가 인가될 수 있다. 그에 따라, 표시 패널의 C1 영역에 배치되는 화소들이 구동될 수 있다.
다음으로, 상기 제2 게이트 구동부(330)에 연결된 360개의 수직 게이트 라인들에 대하여, 순차적으로 게이트 구동 신호가 인가될 수 있다. 그에 따라, 상기 수직 게이트 라인들을 통하여 표시 패널의 D1 영역에 배치되는 대각 게이트 라인들에 상기 게이트 구동 신호가 순차적으로 인가될 수 있다. 그에 따라, 상기 D1 영역에 배치되는 화소들이 구동될 수 있다. 이때, 상기 제1 게이트 구동부(310)에 연결된 840개의 수직 게이트 라인들에는 플로팅 전압이 인가될 수 있다.
다음으로, 상기 제3 게이트 구동부(350)에 연결된 720개의 수직 게이트 라인들에 대하여, 순차적으로 게이트 구동 신호가 인가될 수 있다. 그에 따라, 상기 수직 게이트 라인들을 통하여 표시 패널의 E1 영역에 배치되는 대각 게이트 라인들에 상기 게이트 구동 신호가 순차적으로 인가될 수 있다. 그에 따라, 상기 E1 영역에 배치되는 화소들이 구동될 수 있다. 이때, 상기 제1 게이트 구동부(310) 및 제2 게이트 구동부(330)에 연결된 1200개(=840+360)의 수직 게이트 라인들에는 플로팅 전압이 인가될 수 있다.
이상에서와 같이, 본 발명의 실시예들에 따른 표시 장치에 따르면, 표시 장치의 구동부가 표시 패널의 제1 변에 인접하여 배치됨으로써, 상기 표시 장치의 경계부를 감소시킬 수 있다.
또한, 대각 방향의 화소들에 동기화된 게이트 신호들이 인가되는 제1 표시 영역의 표시 타이밍 이후, 상기 대각 방향에 반대되는 역 대각 방향을 따른 화소들에 동기화된 게이트 신호들이 인가되는 제2 표시 영역의 표시 타이밍에서, 상기 제1 표시 영역의 더미 게이트 라인들에 플로팅 전압을 인가함으로써, 상기 제1 표시 영역의 더미 게이트 라인들이 주변 전기적 신호에 영향을 받아 발생하는 플릭커(flicker)를 감소시키고, 그에 따라 표시 품질을 향상시킬 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 표시 패널 101: 베이스 기판
103: 게이트 절연층 105: 데이터 절연층
107: 패시베이션층
DDA: 제1 표시 영역 VDA: 제2 표시 영역
DL: 데이터 라인 DR: 구동부
FL: 플로팅 전압 인가 라인 GLD: 대각 게이트 라인
GLV: 수직 게이트 라인 STL: 스토리지 라인

Claims (19)

  1. 제1 방향 및 상기 제1 방향에 교차하는 제2 방향을 따라 매트릭스 형태로 배열되어 상기 제1 방향 및 제2 방향 사이의 대각 방향을 따라 동기화된 게이트 신호들을 인가받는 복수의 화소들을 포함하는 표시 패널; 및
    상기 표시 패널을 구동하기 위한 구동부를 포함하고,
    상기 표시 패널은,
    상기 제1 방향 및 상기 제2 방향을 따라 교대로 연장되는 복수의 제1 게이트 라인들;
    상기 제1 게이트 라인들 상에 배치되는 제1 절연층;
    상기 제1 절연층 상에 배치되고, 상기 제1 방향을 따라 연장되는 복수의 제2 게이트 라인들;
    상기 제2 게이트 라인들에 나란하게 연장되는 복수의 데이터 라인들; 및
    상기 제2 게이트 라인들 중 적어도 하나에 전기적으로 연결되는 플로팅 전압 인가 라인을 포함하는 표시 장치.
  2. 제1항에 있어서, 상기 표시 패널은,
    단부가 상기 구동부에 연결된 제1 게이트 라인들로부터 제1 게이트 신호들을 인가받는 제1 화소들을 포함하는 제1 표시 영역; 및
    상기 제2 게이트 라인들을 통하여 상기 구동부에 연결된 제1 게이트 라인들로부터 제2 게이트 신호들을 인가받는 제2 화소들을 포함하는 제2 표시 영역을 더 포함하는 것을 특징으로 하는 표시 장치.
  3. 제2항에 있어서, 상기 제1 표시 영역에서, 상기 제2 게이트 라인들의 제1 단부는 상기 구동부에 연결되고, 상기 제2 게이트 라인들의 제2 단부는 상기 플로팅 전압 인가 라인에 연결되는 것을 특징으로 하는 표시 장치.
  4. 제2항에 있어서, 상기 제2 게이트 신호들이 인가되는 타이밍은 상기 제1 게이트 신호들이 인가되는 타이밍보다 늦은 것을 특징으로 하는 표시 장치.
  5. 제2항에 있어서, 상기 플로팅 전압 인가 라인은, 상기 제2 화소들이 구동되는 동안, 상기 제1 표시 영역의 제2 게이트 라인들에 플로팅 전압을 인가하는 것을 특징으로 하는 표시 장치.
  6. 제2항에 있어서, 상기 제2 표시 영역에서, 상기 제1 게이트 라인들은 상기 제2 게이트 라인들에 각각 전기적으로 연결되는 것을 특징으로 하는 표시 장치.
  7. 제6항에 있어서, 상기 제2 표시 영역에서, 상기 제1 게이트 라인들의 상기 대각 방향을 따른 단부가 상기 제2 게이트 라인들에 연결되는 것을 특징으로 하는 표시 장치.
  8. 제1항에 있어서, 상기 구동부는, 상기 표시 패널의 제1 변에만 인접하는 것을 특징으로 하는 표시 장치.
  9. 제8항에 있어서, 상기 플로팅 전압 인가 라인은 상기 표시 패널의 제1 변에 반대되는 제2 변에 인접하는 것을 특징으로 하는 표시 장치.
  10. 제1항에 있어서, 상기 제2 게이트 라인들 및 상기 데이터 라인들은 동일한 재질을 포함하는 것을 특징으로 하는 표시 장치.
  11. 제1항에 있어서, 상기 제2 게이트 라인들 및 상기 데이터 라인들은 동일한 층으로 형성되는 것을 특징으로 하는 표시 장치.
  12. 제11항에 있어서, 상기 제2 게이트 라인들 및 데이터 라인들 상에 배치되는 제2 절연층을 더 포함하고,
    상기 플로팅 전압 인가 라인은, 상기 제2 절연층 내에 정의되는 콘택홀을 통해 상기 제2 게이트 라인 중 적어도 하나에 접촉하는 것을 특징으로 하는 표시 장치.
  13. 제1항에 있어서, 상기 플로팅 전압 인가 라인은 상기 제1 게이트 라인들과 동일한 층으로 형성되는 것을 특징으로 하는 표시 장치.
  14. 제13항에 있어서, 상기 플로팅 전압 인가 라인은,
    상기 제2 방향을 따라 연장되는 연장부; 및
    상기 연장부로부터 돌출되는 연결부를 포함하는 것을 특징으로 하는 표시 장치.
  15. 제14항에 있어서, 상기 제2 게이트 라인들 중 적어도 하나는, 상기 제1 절연층 내에 정의되는 콘택홀을 통해 상기 연결부에 접촉하는 것을 특징으로 하는 표시 장치.
  16. 제1항에 있어서, 상기 플로팅 전압 인가 라인은 상기 상기 제1 게이트 라인들과 다른 층으로 형성되는 것을 특징으로 하는 표시 장치.
  17. 제1항에 있어서, 각각의 상기 화소들은 복수의 화소 전극들 및 상기 화소 전극들에 전기적으로 연결되는 복수의 스위칭 소자들을 포함하고,
    상기 스위칭 소자들은 상기 제1 게이트 라인들이 상기 제2 방향을 따라 연장되는 부분에 중첩하는 것을 특징으로 하는 표시 장치.
  18. 서로 반대되는 제1 변 및 제2 변과, 상기 제1 변 및 제2 변을 연결하는 제3 변 및 제4 변을 포함하는 표시 패널; 및
    상기 제1 변에 인접하는 구동부를 포함하고,
    상기 표시 패널은,
    상기 제1 변 및 제3 변에 각각 나란한 제1 방향 및 제2 방향으로 교대로 연장되는 게이트 라인;
    상기 제2 방향으로 연장되는 더미 게이트 라인;
    상기 더미 게이트 라인에 나란하게 연장되는 데이터 라인; 및
    상기 더미 게이트 라인에 전기적으로 연결되는 플로팅 전압 인가 라인을 포함하고,
    상기 플로팅 전압 인가 라인은, 상기 게이트 라인에 게이트 신호가 인가되지 않는 타이밍에 상기 더미 게이트 라인으로 플로팅 전압을 인가하는 표시 장치.
  19. 제18항에 있어서, 상기 플로팅 전압 인가 라인은 상기 제2 변에 인접하는 것을 특징으로 하는 표시 장치.
KR1020140083981A 2014-07-04 2014-07-04 표시 장치 Active KR102167715B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020140083981A KR102167715B1 (ko) 2014-07-04 2014-07-04 표시 장치
EP15161053.2A EP2963637A1 (en) 2014-07-04 2015-03-26 Display apparatus
US14/731,704 US9552759B2 (en) 2014-07-04 2015-06-05 Display with gate lines in a diagonal direction
CN201510316607.5A CN105304034B (zh) 2014-07-04 2015-06-10 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140083981A KR102167715B1 (ko) 2014-07-04 2014-07-04 표시 장치

Publications (2)

Publication Number Publication Date
KR20160005292A KR20160005292A (ko) 2016-01-14
KR102167715B1 true KR102167715B1 (ko) 2020-10-20

Family

ID=52780434

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140083981A Active KR102167715B1 (ko) 2014-07-04 2014-07-04 표시 장치

Country Status (4)

Country Link
US (1) US9552759B2 (ko)
EP (1) EP2963637A1 (ko)
KR (1) KR102167715B1 (ko)
CN (1) CN105304034B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102161810B1 (ko) * 2014-10-27 2020-10-07 삼성디스플레이 주식회사 표시 장치
KR102249068B1 (ko) 2014-11-07 2021-05-10 삼성디스플레이 주식회사 표시 장치
KR102230935B1 (ko) * 2014-12-26 2021-03-24 삼성디스플레이 주식회사 표시 장치 및 그것의 제조 방법
US10288963B2 (en) 2015-09-21 2019-05-14 Apple Inc. Display having gate lines with zigzag extensions
US10839733B2 (en) * 2015-09-21 2020-11-17 Apple Inc. Display having gate lines with zigzag extensions
KR102709910B1 (ko) 2016-12-07 2024-09-27 삼성디스플레이 주식회사 표시장치 및 그의 구동방법
KR102740962B1 (ko) * 2017-01-10 2024-12-12 삼성디스플레이 주식회사 표시 장치 및 그의 구동 방법
US10796642B2 (en) 2017-01-11 2020-10-06 Samsung Display Co., Ltd. Display device
CN112638529B (zh) 2018-06-13 2023-05-30 新克赛特株式会社 细胞计数的方法和系统
CN109032409B (zh) * 2018-07-26 2021-11-02 京东方科技集团股份有限公司 一种显示面板的驱动方法、显示面板及显示装置
WO2021200911A1 (ja) * 2020-04-01 2021-10-07 シンクサイト株式会社 フローサイトメーター
US11842667B2 (en) 2021-10-27 2023-12-12 New Vision Display, Inc. Diagonal addressing of electronic displays
WO2023075758A1 (en) * 2021-10-27 2023-05-04 New Vision Display, Inc. Diagonal addressing of electronic displays

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006522351A (ja) 2003-01-15 2006-09-28 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ フィールド素子の行列におけるラインのルート設定
CN103454822A (zh) 2013-09-04 2013-12-18 京东方科技集团股份有限公司 阵列基板及其驱动方法、柔性显示器件及电子设备

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000027749A (ko) * 1998-10-29 2000-05-15 김영환 액정표시소자
KR20060057873A (ko) * 2004-11-24 2006-05-29 삼성전자주식회사 어레이 기판 및 이를 포함하는 액정패널
KR101074381B1 (ko) * 2004-12-07 2011-10-17 엘지디스플레이 주식회사 횡전계방식 액정표시장치
KR101171176B1 (ko) * 2004-12-20 2012-08-06 삼성전자주식회사 박막 트랜지스터 표시판 및 표시 장치
KR100667075B1 (ko) * 2005-07-22 2007-01-10 삼성에스디아이 주식회사 주사 구동부 및 이를 포함하는 유기 전계발광 표시장치
KR101345728B1 (ko) * 2006-12-04 2013-12-30 삼성디스플레이 주식회사 표시장치
KR101392741B1 (ko) * 2007-10-29 2014-05-09 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 표시 패널
KR101579842B1 (ko) 2008-10-30 2015-12-24 삼성디스플레이 주식회사 게이트 라인 구동 방법, 이를 수행하기 위한 게이트 구동회로 및 이를 구비한 표시 장치
KR101675839B1 (ko) 2009-12-14 2016-11-15 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
JP5836200B2 (ja) * 2012-05-30 2015-12-24 富士フイルム株式会社 キサンテン骨格を有する化合物、着色組成物、インクジェット記録用インク、及びインクジェット記録方法
KR101969952B1 (ko) * 2012-06-05 2019-04-18 삼성디스플레이 주식회사 표시 장치
US9646559B2 (en) 2012-08-10 2017-05-09 Lg Display Co., Ltd. Liquid crystal display device
CN203519983U (zh) * 2013-09-04 2014-04-02 京东方科技集团股份有限公司 一种阵列基板、柔性显示器件及电子设备
KR20150101026A (ko) 2014-02-25 2015-09-03 삼성디스플레이 주식회사 표시장치
KR102220152B1 (ko) 2014-03-13 2021-02-26 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR20150133934A (ko) * 2014-05-20 2015-12-01 삼성디스플레이 주식회사 표시 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006522351A (ja) 2003-01-15 2006-09-28 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ フィールド素子の行列におけるラインのルート設定
CN103454822A (zh) 2013-09-04 2013-12-18 京东方科技集团股份有限公司 阵列基板及其驱动方法、柔性显示器件及电子设备

Also Published As

Publication number Publication date
US9552759B2 (en) 2017-01-24
CN105304034B (zh) 2019-10-29
CN105304034A (zh) 2016-02-03
KR20160005292A (ko) 2016-01-14
EP2963637A1 (en) 2016-01-06
US20160005351A1 (en) 2016-01-07

Similar Documents

Publication Publication Date Title
KR102167715B1 (ko) 표시 장치
US11871631B2 (en) Display device including a flexible substrate
US10510280B2 (en) Display panel and display apparatus having the same
CN207380420U (zh) 一种阵列基板及显示装置
CN207424484U (zh) 一种阵列基板及显示装置
US12193290B2 (en) Display substrate, preparation method thereof, and display device
US9910331B2 (en) Display device
KR101668671B1 (ko) 표시 장치
CN104238212B (zh) 液晶显示装置及其驱动方法
US9501960B2 (en) Display panel
KR101885806B1 (ko) 액정표시장치 및 그 제조방법
US9395592B2 (en) Display device
US9286820B2 (en) Thin film transistor array panel and display device including the same
CN105551416B (zh) 显示装置
EP2618209B1 (en) Active matrix substrate and electronic device comprising the same
US20150340001A1 (en) Display apparatus
US20160198582A1 (en) Flexible display
US20130105803A1 (en) Thin film transistor array panel
US8941804B2 (en) Liquid crystal display device
JP2016212391A (ja) 表示装置
US9524990B2 (en) Display device
US10649282B2 (en) Display device
KR102766820B1 (ko) 베젤이 감소한 표시장치
KR102357752B1 (ko) 액정 표시 기판 및 이를 갖는 액정 표시 패널
CN120239487A (zh) 显示面板和显示装置

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20140704

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20190704

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20140704

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20200722

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20201013

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20201014

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20230925

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee