KR102152074B1 - 근거리 무선 통신 안테나 - Google Patents

Abstract

본 발명의 실시 예에 따른 근거리 무선 통신 장치의 안테나는, 연성인쇄회로기판의 일측면에 형성되며, 제 1 안테나 단자와 제 2 안테나 단자 사이에서 나선형 코일 형태의 제 1 도전 라인으로 형성되는 소스 코일 패턴, 상기 소스 코일 패턴과 전기적으로 분리된 나선형 코일 형태의 제 2 도전 라인으로 형성되며, 상기 소스 코일 패턴에 흐르는 전류에 의한 유도 기전력을 제공하기 위한 공진 코일 패턴, 그리고 상기 제 2 도전 라인에 전기적으로 연결되며, 상기 유도 기전력에 의한 전기 에너지를 저장하는 커패시터 패턴을 포함하되, 상기 커패시터 패턴의 일단은 상기 제 2 도전 라인의 제 1 종단에, 상기 커패시터 패턴의 타단은 상기 연성인쇄회로기판의 타측면에 형성된 제 3 도전 라인을 통하여 상기 제 2 도전 라인의 제 2 종단에 연결된다.

Description

근거리 무선 통신 안테나{NEAR FIELD COMMUNICATION ANTENNA}

본 발명은 무선 통신 장치에 관한 것으로, 좀 더 구체적으로는 근거리 무선 통신 장치(Near Field Communication device)의 이중 루프 공진 안테나에 관한 것이다.

근거리 무선 통신(Near Field Communication: 이하, NFC)는 13.56 MHz의 주파수 대역을 사용하는 비접촉식 근거리 통신 기술이다. 일반적으로 NFC 칩을 내장하는 휴대용 단말기들은 NFC 안테나를 이용하여 외부의 단말기나 카드와 통신을 한다. 기본적인 NFC 안테나는 루프 안테나 구조로 제공된다. 루프 안테나로 제공되는 NFC 안테나에서는 단일 루프 안테나에 칩 커패시터를 연결하여 LC 공진을 생성한다. 이 기본적인 NFC 안테나의 자기장을 상승시키기 위해서 안테나는 이중 공진 루프를 이용한다. 이중 공진 루프는 2개의 공진 루프를 사용하여 자기장을 상승시키는 안테나 구조이다. 이중 공진 루프를 구성하기 위해서 4개의 단자와 2개의 칩 커패시터가 필요하다. 이중 공진 루프 안테나에 관련한 기술은 아래의 선행문헌들에 기재되어 있다.
- 선행문헌1: 한국 공개특허공보 제10-2014-0072643호(2014.06.13)
- 선행문헌2: 미국 공개특허공보 US2011/0267194호(2011.11.03)
이러한 구조는 NFC 안테나를 포함하는 모바일 단말기들의 경박단소화에 장애가 되고 있으며, 추가적인 외부 공간 및 비용을 발생시킨다.

하지만, 모바일 기기들의 확산에 따라 저비용으로 높은 선택도(Quality Factor)을 보장할 수 있는 NFC 안테나에 대한 요구가 증가하고 있다.

본 발명의 목적은 높은 성능을 유지하면서도 적은 면적에 저비용으로 형성 가능한 근거리 무선 통신 안테나를 제공하는 것이다.

상기 목적을 달성하기 위한 본 발명의 근거리 무선 통신 장치의 안테나는, 연성인쇄회로기판의 일측면에 형성되며, 제 1 안테나 단자와 제 2 안테나 단자 사이에서 나선형 코일 형태의 제 1 도전 라인으로 형성되는 소스 코일 패턴, 상기 소스 코일 패턴과 전기적으로 분리된 나선형 코일 형태의 제 2 도전 라인으로 형성되며, 상기 소스 코일 패턴에 흐르는 전류에 의한 유도 기전력을 제공하기 위한 공진 코일 패턴, 그리고 상기 제 2 도전 라인에 전기적으로 연결되며, 상기 유도 기전력에 의한 전기 에너지를 저장하는 커패시터 패턴을 포함하되, 상기 커패시터 패턴의 일단은 상기 제 2 도전 라인의 제 1 종단에, 상기 커패시터 패턴의 타단은 상기 연성인쇄회로기판의 타측면에 형성된 제 3 도전 라인을 통하여 상기 제 2 도전 라인의 제 2 종단에 연결된다.

본 발명의 다른 특징에 따르면, 본 발명의 근거리 무선 통신 장치의 이중 공진 루프 안테나는 2개의 단자에 병렬 연결되는 제 1 커패시터 및 제 1 코일을 포함하는 소스 루프, 그리고 상기 소스 루프와 전기적으로 분리되고 상기 소스 루프의 자계에 의해서 병렬 공진되는 제 2 커패시터 및 제 2 코일을 포함하는 공진 루프를 포함하되, 상기 제 2 커패시터는 상기 제 2 코일을 형성하는 도전 라인의 패턴으로 형성된다.

본 발명의 또 다른 특징에 따르면, 본 발명의 근거리 무선 통신 장치의 이중 공진 루프 안테나는, 연성인쇄회로기판, 상기 연성인쇄회로기판의 일측면에 형성되는 제 1 코일, 그리고 상기 연성인쇄회로기판의 일측면에 형성되며, 상기 제 1 코일과 분리된 제 2 코일, 그리고 상기 제 2 코일의 두 종단점에 연결되며, 상기 제 2 코일을 구성하는 도전 라인과 동일한 형태의 패턴을 포함하는 공진 커패시터를 포함한다.

본 발명에 의하면, 공진 루프를 구성하기 위한 커패시터가 도전 라인의 패턴으로 형성될 수 있다. 따라서, 칩 커패시터를 사용하는 경우에 비하여 생산 비용을 줄이고도 높은 선택도를 갖는 이중 공진 루프 안테나를 제공할 수 있다.

도 1은 본 발명의 NFC 안테나를 구비하는 NFC 장치(NFC Device)를 보여주는 도면이다.
도 2는 본 발명의 제 1 실시 예에 따른 이중 공진 루프 안테나의 상부면을 보여주는 평면도이다.
도 3은 도 2에 도시된 이중 공진 루프 안테나의 하부면을 보여주는 평면도이다.
도 4는 도 2의 절단선(A-A')의 단면을 보여주는 단면도이다.
도 5는 본 발명의 제 2 실시 예에 따른 이중 공진 루프 안테나의 상부면을 보여주는 평면도이다.
도 6은 도 5의 커패시터 패턴(126b)과 공진 코일 패턴(124b)의 구조를 간략히 보여주는 도면이다.
도 7은 도 5의 절단선(B-B')의 단면을 보여주는 단면도이다.
도 8은 본 발명의 제 3 실시 예에 따른 이중 공진 루프 안테나를 보여주는 평면도이다.
도 9는 본 발명의 제 4 실시 예에 따른 이중 공진 루프 안테나를 보여주는 평면도이다.
도 10은 도 9의 이중 공진 루프 안테나의 하부면을 보여주는 평면도이다.
도 11은 도 10의 절단선(C-C')의 단면을 보여주는 단면도이다.
도 12는 본 발명의 효과를 보여주는 그래프이다.
도 13은 본 발명의 실시 예에 따른 휴대용 단말기를 나타내는 블록도이다.

본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.

도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 또한, 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소를 나타낸다.

본 명세서에서 ‘및/또는’이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, ‘연결되는/결합되는’이란 표현은 다른 구성 요소와 직접적으로 연결되거나 다른 구성 요소를 통해 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 ‘포함한다’ 또는 ‘포함하는’으로 언급된 구성 요소, 단계, 동작 및 소자는 하나 이상의 다른 구성 요소, 단계, 동작, 소자 및 장치의 존재 또는 추가를 의미한다.

도 1은 본 발명의 NFC 안테나를 구비하는 NFC 장치(NFC Device)를 보여주는 도면이다. 도 1을 참조하면, 본 발명의 NFC 장치(100)는 NFC 칩(110)과 안테나(120)를 포함한다.

NFC 칩(110)은 NFC 장치(100)의 사용자 정보, 결재 정보와 같은 다양한 정보를 저장하고 처리한다. 그리고 NFC 칩(110)은 NFC 리더(NFC Reader)와 같은 외부 장치와 통신을 하기 위한 NFC 송수신기를 포함할 것이다. NFC 송수신기에 의해서 생성된 송신 신호는 안테나(120)를 통해서 전송된다. 그리고 안테나(120)를 통해서 수신되는 NFC 수신 신호는 NFC 칩(110)의 복조 회로를 통해서 처리될 것이다.

안테나(120)는 NFC 칩(110)과 패드들(P1, P2)을 통해서 연결된다. 안테나(120)는 NFC 칩(110)에서 제공되는 송신 신호를 전자기파로 전송한다. 안테나(120)는 외부의 단말기나 카드와 통신하기 위해서 루프 안테나 구조(Loop Antenna Structure)로 형성될 수 있다. 특히, 안테나(120)는 높은 전자기 효율을 위해서 이중 공진 루프 구조로 형성될 것이다. 즉, 안테나(120)는 전기적으로 분리된 소스 루프(122)와 공진 루프(124)를 포함한다.

소스 루프(122)는 NFC 칩(110)과 두 개의 안테나 단자(P1, P2)에 병렬 연결된 커패시터(C1)와 인덕터(L1)를 포함한다. 커패시터(C1)는 안테나 단자(P1, P2) 사이에 연결되는 커패시터 소자(예를 들면, 칩 커패시터)로 제공될 수 있고, 인덕터(L1)는 코일 형태의 도전성 패턴을 통해서 형성될 수 있다. 물론, 소스 루프(122)를 구성하기 위한 커패시터(C1)는 칩 커패시터(Chip capacitor)가 아닌 다양한 형태들로 제공될 수 있다. 예를 들면, 커패시터(C1)는 안테나(120)의 패턴이 형성되는 연성인쇄회로기판(Flexible Printed Circuit Board: 이하, FPCB)에 형성되는 도전라인의 패턴으로 제공될 수도 있을 것이다.

공진 루프(124)는 소스 루프(122)와는 전기적으로 분리되어 형성된다. 즉, 소스 루프(122)에 의한 자기 유도(Magnetic Induction)에 의해서 공진 루프(124)의 커패시터(C2)와 인덕터(L2)에 에너지가 충전 또는 방전된다. 소스 루프(122)에 NFC 칩(110)에서 제공된 전류가 흐를 때, 소스 루프(122)를 구성하는 코일의 주변에 자기장이 유도될 것이다. 이때, 공진 루프(124)의 코일에는 소스 루프(122)에서 형성된 자기장에 의해서 유도 전류가 흐르게 될 것이다. 다시 말해서, 공진 루프(124)는 자기 유도(Magnetic Induction)에 의해서 소스 루프(122)로부터 전력을 공급받는다. 소스 루프(122)의 인덕터(L1)와 커패시터(C1)는 NFC 칩(110)으로부터 출력된 신호에 의해서 중심 주파수(예를 들면, 13.56MHz)에서 공진하도록 결정될 것이다. 그리고 소스 루프(122)의 자기장과 공진 루프(124)의 자기장에 의해서 안테나(120)에서 발생하는 자기장은 상승하게 된다.

공진 루프(124)에서 인덕터(L2)는 소스 루프(122)와 마찬가지로 연성인쇄회로기판(FPCB)의 표면에 형성되는 도전 라인의 코일 패턴을 통해서 구현될 수 있다. 더불어, 커패시터(C2)도 칩 커패시터가 아닌 연성인쇄회로기판(FPCB)의 표면에 도전 라인의 패턴을 통해서 형성될 수 있다. 이 경우, 칩 커패시터를 장착하기 위한 별도의 비아(Via) 및 추가적인 단자가 없이도 높은 선택도(Q)를 갖는 이중 공진 루프 안테나를 구현할 수 있다. 여기서, 공진 루프(124)를 구성하는 커패시터(C2)는 연성인쇄회로기판(FPCB)의 상부 또는 하부 표면에 형성할 수 있는 다양한 패턴으로 형성하여 요구하는 선택도(Q)를 제공할 수 있다.

도 2는 본 발명의 제 1 실시 예에 따른 이중 공진 루프 안테나의 상부면을 보여주는 평면도이다. 도 2를 참조하면, 이중 공진 루프 안테나(120a)는 두 개의 단자들(P1, P2) 사이에 소스 루프(122)를 구성하기 위한 제 1 커패시터(C1)와 연성인쇄회로기판(FPCB)의 상부면에 형성되는 소스 코일 패턴(122a)을 포함한다. 그리고 이중 공진 루프 안테나(120a)는 공진 루프(124)를 구성하기 위한 공진 코일 패턴(124a), 제 2 커패시터(C2)를 구성하는 커패시터 패턴(125a)을 포함한다. 여기서, 제 2 커패시터(C2)를 구성하는 커패시터 패턴(125a)은 MIM(Metal-Insulator-Metal) 커패시터로 형성될 수 있다. 따라서, 연성인쇄회로기판(FPCB)의 하부면에는 커패시터 패턴(125a)과 평행하게 형성되는 추가적인 커패시터 패턴(125b, 도 3 참조)이 존재할 것이다.

이중 공진 루프 안테나(120a)의 상부면에는 소스 코일 패턴(122a)이 형성된다. 소스 코일 패턴(122a)은 연성인쇄회로기판(FPCB)의 상부면에 메탈 스트랩(Metal Strap)과 같은 도전 라인으로 형성될 것이다. 소스 코일 패턴(122a)을 구성하기 위한 루프는 제 1 단자(P1)를 시작점으로 하여 수회의 턴(Turn)을 회전하고 제 2 단자(P2)와의 접속을 위한 비아(V2)에서 종단된다. 비아(V2)에 의해서 소스 코일 패턴(122a)의 종단이 연성인쇄회로기판(FPCB)의 하부면에 형성되는 도전 라인(S2)과 연결된다. 도전 라인(S2)에 의해서 소스 코일 패턴(122a)은 제 2 단자(P2)와 연결된다.

따라서, 2개의 단자(P1, P2)와 하나의 소스 루프를 구성하는 소스 코일 패턴(122a)이 전기적으로 연결된다. 더불어, 2개 단자(P1, P2) 사이에 제공되는 커패시터(C1)와 소스 코일 패턴(122a)을 통해서 형성되는 인덕터(L1)가 병렬 연결되다. 여기서, 소스 코일 패턴(122a)을 구성하는 루프의 턴 수에 따라 분포 회로 정수로 제공되는 인덕터(L1)의 크기가 결정될 것이다.

이중 공진 루프 안테나(120a)의 상부면에는 공진 코일 패턴(124a)과 커패시터 패턴(125a)이 형성된다. 공진 코일 패턴(124a)은 공진 루프(124, 도 1 참조)를 구성하는 인덕터(L2)를 형성하기 위한 복수의 턴 수로 회전하는 도전 라인으로 형성된다. 공진 코일 패턴(124a)은 이중 공진 루프 안테나(120a)의 하부면의 패턴과 연결하기 위한 비아(V1)에서 시작한다. 그리고 공진 코일 패턴(124a)은 복수의 나선형 코일 턴을 형성하며 연성인쇄회로기판(FPCB)의 표면에 형성된다. 공진 코일 패턴(124a)을 구성하는 도전 라인들 사이로 소스 코일 패턴(122a)을 형성하는 도전 라인이 형성될 수 있다. 그러나 소스 코일 패턴(122a)과 공진 코일 패턴(124a)은 전기적으로 분리될 것이다.

공진 코일 패턴(124a)의 내측 종단부는 커패시터 패턴(125a)과 연결될 것이다. 커패시터 패턴(125a)은 공진 코일 패턴(124a)을 구성하는 도전 라인이 연장되어 형성될 수도 있다. 커패시터 패턴(125a)은 공진 코일 패턴(124a)과 동일한 선폭과 두께를 갖는 도전 라인으로 형성될 수 있다. 커패시터 패턴(125a)의 턴 수나 길이에 따라서 공진 루프를 구성하는 커패시터(C2)의 크기가 결정될 것이다. 또한, 공진 코일 패턴(124a)을 형성하는 루프의 턴 수에 따라 공진 루프의 인덕턴스(L2)가 결정될 것이다. 따라서, 최적의 공진 주파수를 제공하기 위한 LC 크기를 제공하기 위한 턴 수 및 길이로 공진 코일 패턴(124a) 및 커패시터 패턴(125a)이 형성되어야 할 것이다.

특히, 커패시터 패턴(125a)은 MIM(Metal-Insulator-Metal) 커패시터로 형성될 수 있다. 즉, 연성인쇄회로기판(FPCB)을 유전체 막으로 사용하여 상부면에 형성되는 커패시터 패턴(125a)과 하부면에 형성되는 커패시터 패턴(125b, 도 3 참조)에 의해서 공진 루프의 커패시터(C2)가 제공될 수 있다. 도면에서는 커패시터 패턴(125a)의 도전 라인과 공진 코일 패턴(124a)의 도전 라인이 구분을 위해서 다른 색으로 도시되어 있다. 그러나 이들 도전 라인들은 동일한 재질과 형태로 연속된 형태로 형성될 수 있을 것이다. 다만, 커패시터 패턴(125a)의 하부면에는 동일한 형태의 커패시터 패턴(125b)이 형성되나, 공진 코일 패턴(124a)의 하부면에는 도전 라인이 존재하지 않을 것이다. 이러한 구조는 도 4의 단면도에서 보다 상세히 설명될 것이다.

MIM(Metal-Insulator-Metal) 커패시터의 형태로 커패시터 패턴(125a)이 형성되는 경우, 선택도(Q)를 높게하기 위하여 커패시터 패턴(125a)의 선폭이나 길이, 그리고 상부면 패턴과 하부면 패턴 간의 간격이 조정될 수 있다. 또는, 공진 코일 패턴(124a)에 흐르는 전류와 커패시터 패턴(125a)에 흐르는 전류의 방향이 일치하도록 도시된 형태로 커패시터 패턴(125a)이 형성될 수 있을 것이다. 더불어, 선택도를 높이기 위하여 비아의 사용 횟수를 최소화하기 위한 패턴으로 구성되어야 할 것이다.

도 3은 도 2에 도시된 이중 공진 루프 안테나의 하부면을 보여주는 평면도이다. 도 3을 참조하면, 이중 공진 루프 안테나(120a')의 하부면에는 단자(P2)를 인출하기 위한 비아(V2)에 연결되는 도전 라인(S2)과 커패시터 패턴(125b)이 형성된다. 여기서, 점선으로 표시된 도전 라인들은 연성인쇄회로기판(FPCB)의 상부면에 형성되는 패턴들을 나타낸다.

이중 공진 루프 안테나(120a')의 하부면에는 커패시터 패턴(125b)이 형성된다. 커패시터 패턴(125b)은 상부면에 형성되는 커패시터 패턴(125a)과 연성인쇄회로기판(FPCB)을 중심으로 대칭적인 형태로 형성될 것이다. 하부면에는 커패시터 패턴(125b)과 상부면의 커패시터 패턴(125a)에 의해서 공진 커패시터(C2)가 형성된다. 하부면의 커패시터 패턴(125b)은 도전 라인(S3)에 연결되고, 도전 라인(S3)은 상부면의 공진 코일 패턴(124a)의 일단에 비아(V1)를 통해서 연결된다. 즉, 상부면에 형성되는 공진 코일 패턴(124a)의 일단은 비아(V1)를 통해서 하부면의 커패시터 패턴(125b)에 전기적으로 연결된다. 그리고 상부면에 형성되는 공진 코일 패턴(124a)의 타단은 상부면에 형성되는 커패시터 패턴(125a)에 전기적으로 연결될 것이다. 상부면 및 하부면에 형성되는 커패시터 패턴들(125a, 125b) 사이에는 연성인쇄회로기판(FPCB)이 유전체로 작용하여 공진 커패시터(C2)가 구성될 수 있다. 여기서, 커패시터 패턴들(125a, 125b)의 형태는 동일할 수도 있지만, 필요에 따라 다른 형태로 제공될 수도 있음은 잘 이해될 것이다.

이중 공진 루프 안테나(120a')의 하부면에는 커패시터 패턴(125b)과 도전 라인(S2)이 형성된다. 도전 라인(S2)은 상부면에 형성되는 소스 코일 패턴(122a)의 종단과 비아(V2)를 통해서 연결된다. 도전 라인(S2)은 이중 공진 루프 안테나(120a')의 단자(P1)와 연결될 것이다.

여기서, 커패시터 패턴(125b)의 턴 수가 1보다 작은 것으로 도시되어 있으나, 본 발명은 여기에 국한되지 않는다. 즉, 충분한 크기의 공진 커패시턴스를 얻기 위해서 커패시터 패턴들(125a, 125b)의 길이는 다양하게 조정될 수 있다. 더불어, 커패시터 패턴들(125a, 125b)을 구성하는 도전 라인의 선폭도 공진 코일 패턴(122a)의 선폭보다 크거나 작게 형성될 수 있음은 잘 이해될 것이다.

도 4는 도 2의 절단선(A-A')의 단면을 보여주는 단면도이다. 도 4를 참조하면, 커패시터 패턴들(125a, 125b)은 상부면 및 하부면의 도전 라인으로 형성할 수 있다. 예를 들면, 도전 라인들은 메탈 스트랩(Metal strap)으로 제공될 수 있다.

연성인쇄회로기판(FPCB)의 상부면에는 공진 코일 패턴(124a)의 도전 라인에 연속하여 커패시터 패턴(125a_E, 125a_O)이 형성된다. 즉, 공진 코일 패턴(124a)의 종단부에 연속하여 상부면의 커패시터 패턴(125a_E, 125a_O)이 형성된다. 그리고 상부면의 커패시터 패턴(125a_E, 125a_O)이 시작되는 공진 코일 패턴(124a)의 종단부의 하부면에서는 커패시터 패턴(125b_E, 125b_O)이 형성된다.

연성인쇄회로기판(FPCB)의 상부에 형성되는 커패시터 패턴(125a_E, 125a_O)은 공진 코일 패턴(124a)과 동일한 형태의 도전 라인으로 형성될 수 있다. 하지만, 다양한 목적에 따라 커패시터 패턴(125a_E, 125a_O)의 형태나 선폭 또는 도전 라인들 간의 간격은 변경될 수 있을 것이다. 상부면에 형성되는 커패시터 패턴(125a_E)과 커패시터 패턴(125a_O)은 전기적으로 연결되어 있지만, 단면도에서는 이격된 것으로 도시되어 있다. 그리고 상부면의 커패시터 패턴(125a_E, 125a_O)과 하부면의 커패시터 패턴(125b_E, 125b_O)은 1회 또는 1회 미만의 턴 수로 형성되는 것으로 도시되어 있다. 하지만, 상부면 커패시터 패턴(125a_E, 125a_O)과 하부면의 커패시터 패턴(125b_E, 125b_O) 각각은 공진 루프(124)의 최적 특성을 제공하기 위하여 적어도 2회 턴 수의 코일 형태로 형성될 수도 있을 것이다.

더불어, 연성인쇄회로기판(FPCB)의 하부면에 형성되는 커패시터 패턴(125b_E, 125b_O)은 상부면에 형성되는 커패시터 패턴(125a_E, 125a_O)과 대칭적으로 제공될 것이다. 그리고 상부면 커패시터 패턴(125a_E, 125a_O)과 하부면의 커패시터 패턴(125b_E, 125b_O) 사이에 간격 (d)의 연성인쇄회로기판(FPCB)은 유전체 역할을 하게 될 것이다. 상부면 커패시터 패턴(125a_E, 125a_O)과 하부면의 커패시터 패턴(125b_E, 125b_O) 각각의 선폭(W)은 공진 코일 패턴(124a)과 동일하게 형성될 수 있다. 하지만, 다양한 목적에 따라 상하부면의 커패시터 패턴(125a_E, 125a_O, 125b_E, 125b_O)의 선폭(W)은 공진 코일 패턴(124a)과 다르게 형성될 수 있다. 더불어, 상부면의 커패시터 패턴(125a_E, 125a_O)의 선폭과 하부면의 커패시터 패턴(125b_E, 125b_O)의 선폭(W)이 달라질 수도 있을 것이다.

도 5는 본 발명의 제 2 실시 예에 따른 이중 공진 루프 안테나의 상부면을 보여주는 평면도이다. 도 5를 참조하면, 이중 공진 루프 안테나(120b)는 두 개의 단자들(P1, P2) 사이에 소스 루프를 구성하기 위한 제 1 커패시터(C1)와 연성인쇄회로기판(FPCB)의 상부면에 형성되는 소스 코일 패턴(122b)을 포함한다. 그리고 이중 공진 루프 안테나(120b)는 공진 코일 패턴(124b), 그리고 공진 루프를 구성하는 제 2 커패시터(C2)를 구성하는 커패시터 패턴(126b)을 포함한다. 여기서, 제 2 커패시터(C2)를 구성하는 커패시터 패턴(126b)은 에지 커플 커패시터(Edge coupled capacitor)로 형성될 수 있다.

에지 커플 커패시터(Edge coupled capacitor)로 형성되는 커패시터 패턴(126b)은 연성인쇄회로기판(FPCB)의 상부면에만 형성될 것이다. 연성인쇄회로기판(FPCB)의 하부면에는 비아들(V1, V4)을 연결하는 메탈 도전 라인(S3)만이 형성될 것이다. 따라서, 연성인쇄회로기판(FPCB)의 일측면에만 코일 패턴이나 커패시터 패턴을 형성해야 하는 제약 조건이 존재하는 경우에 본 발명의 제 2 실시 예에 따른 공진 루프 안테나(120b)가 유용하게 적용될 수 있다.

이중 공진 루프 안테나(120b)의 상부면에는 소스 코일 패턴(122b)이 형성된다. 소스 코일 패턴(122b)은 도 2에서 설명된 소스 코일 패턴(122a)과 실질적으로 동일하게 형성된다. 즉, 소스 코일 패턴(122b)을 구성하기 위한 루프는 제 1 단자(P1)를 시작점으로 하여 나선형으로 복수의 턴으로 회전하고 제 2 단자(P2)와의 접속을 위한 비아(V2)에서 종단된다. 비아(V2)에 의해서 소스 코일 패턴(122b)의 종단부가 연성인쇄회로기판(FPCB)의 하부면에 형성되는 도전 라인(S2)과 연결된다. 그리고 도전 라인(S2)은 제 2 단자(P2)로 인출된다. 따라서, 이중 공진 루프 안테나(120b)에 신호를 제공하기 위한 2개의 단자(P1, P2)와 하나의 소스 루프를 구성하는 소스 코일 패턴(122b)이 전기적으로 연결된다. 결국, 2개 단자(P1, P2) 사이에 제공되는 하나의 칩 커패시터(C1)와의 병렬 연결을 통해서 소스 루프가 구성된다. 여기서, 소스 코일 패턴(122b)을 구성하는 루프의 턴 수는 분포 회로 정수로 제공되는 인덕터(L1)의 크기에 따라 결정될 것이다.

이중 공진 루프 안테나(120b)의 상부 표면에는 공진 코일 패턴(124b)과 커패시터 패턴(126b)이 형성된다. 공진 코일 패턴(124b)은 공진 루프를 구성하는 인덕터(L2)를 형성하기 위한 복수 턴수의 나선형 도전 라인으로 형성된다. 공진 코일 패턴(124b)은 이중 공진 루프 안테나(120b)의 하부의 패턴과 연결하기 위한 비아(V1)에서 시작한다. 그리고 공진 코일 패턴(124b)은 복수 턴수의 나선형 코일로 연성인쇄회로기판(FPCB)의 상부면에 형성된다. 공진 코일 패턴(124b)을 구성하는 도전 라인들 사이로 소스 코일 패턴(122b)을 형성하는 도전 라인이 형성될 수 있다. 그러나 소스 코일 패턴(122b)과 공진 코일 패턴(124b)은 각각 전기적으로 분리되어 있다.

공진 코일 패턴(124b)의 내측에는 에지 커플 커패시터를 구성하는 커패시터 패턴(126b)이 형성된다. 공진 코일 패턴(124b)과 커패시터 패턴(126b)은 연성인쇄회로기판(FPCB)의 상부면에서는 전기적 연결을 갖지 않는다. 커패시터 패턴(126b)은 비아(V4)를 통해서 하부면에 형성되는 도전 라인(S3)과 연결된다. 커패시터 패턴(126b)은 비아들(V1, V4)과 하부면 도전 라인(S3)을 통해서 공진 코일 패턴(124a)의 시작점과 연결된다. 이를 위하여 하부면의 도전 라인(S3)과 커패시터 패턴(126b)을 연결하기 위해서 비아(V4)가 연성인쇄회로기판(FPCB)을 관통하여 형성될 것이다.

커패시터 패턴(126b)은 에지 커플 커패시터(Edge coupled capacitor)로 제공된다. 즉, 커패시터 패턴(126b)과 공진 코일 패턴(124b) 사이에 존재하는 간격에 의해서 형성되는 분포형 용량에 의해서 공진 커패시터(C2)가 형성될 수 있다. 커패시터 패턴(126b)과 공진 코일 패턴(124b) 사이의 간격은 좁게 형성될 수 있기 때문에, 두 도전 라인 사이에는 용량 성분이 분포될 수 있다. 따라서, 이러한 용량을 극대화하여 본 발명의 공진 코일의 선택도(Q)를 제공할 수 있는 크기로 공진 커패시터(C2)가 형성될 수 있다. 여기서, 커패시터 패턴(126b)의 하부면에는 상부면에는 공진 루프를 위한 어떠한 패턴이 형성되지 않을 것이다.

여기서, 커패시터 패턴(126b)과 공진 코일 패턴(124b) 각각을 구성하는 도전 라인들이 인접하게 형성되는 턴 수는 1회로 도시되어 있다. 하지만, 충분한 공진 커패시터(C2)의 용량을 얻기 위해서 커패시터 패턴(126b)과 공진 코일 패턴(124b)을 구성하는 도전 라인들은 복수의 턴 수로 형성될 수도 있을 것이다. 따라서, 최적의 공진 주파수를 제공하기 위한 LC 값을 제공하기 위한 턴 수 및 길이로 커패시터 패턴(126b)과 공진 코일 패턴(124b)이 형성되어야 할 것이다.

도 6은 도 5의 커패시터 패턴(126b)과 공진 코일 패턴(124b)의 구조를 간략히 보여주는 도면이다. 도 6을 참조하면, 커패시터 패턴(126b)과 공진 코일 패턴(124b)은 연성인쇄회로기판(FPCB)의 동일한 면에 형성될 수 있다.

공진 코일 패턴(124b)을 형성하는 도전 라인(MS1)은 커패시터 패턴(126b)을 형성하는 도전 라인(MS2)의 외주에 형성될 수 있다. 도전 라인들(MS1, MS2)은 평행하게 복수의 턴 수를 갖는 나선 형태로 형성될 것이다. 즉, 나선형으로 형성되는 도전 라인(MS1)에 의해서 정의되는 빈 공간에 도전 라인(MS2)이 형성될 수도 있음은 잘 이해될 것이다. 공진 코일 패턴(124b)을 형성하는 도전 라인(MS1)의 선폭(W1)과 커패시터 패턴(126b)을 형성하는 도전 라인(MS2)의 선폭(W2)은 동일하거나 다르게 정의될 수도 있다.

공진 코일 패턴(124b)을 형성하는 도전 라인(MS1)과 커패시터 패턴(126b)을 형성하는 도전 라인(MS2) 사이의 간격(D)도 커패시턴스에 영향을 미친다. 따라서, 최적의 선택도(Q)를 제공할 수 있는 값으로 도전 라인들(MS1, MS2)의 선폭(W1, W2) 및 간격(D)이 결정되어야 할 것이다.

도 7은 도 5의 절단선(B-B')의 단면을 보여주는 단면도이다. 도 7을 참조하면, 공진 코일 패턴(124b)을 형성하는 도전 라인(MS1)과 커패시터 패턴(126b)을 형성하는 도전 라인(MS2)은 연성인쇄회로기판(FPCB)의 한쪽 면에만 형성된다. 즉, 커패시터 패턴(126b)을 형성하는 도전 라인(MS2)은 공진 코일 패턴(124b)을 형성하는 도전 라인(MS1)과 동일한 면에 형성된다. 도전 라인들(MS1, MS2)은 각각 메탈 스트랩(Metal strap)으로 형성될 수 있다.

연성인쇄회로기판(FPCB)의 상부에 형성되는 커패시터 패턴(126b)은 메탈 스트랩으로 구성되는 도전 라인들(MS2, MS2')로 도시될 수 있다. 도전 라인들(MS2, MS2')은 도시되지 않았지만 동일한 도전 라인이다. 도전 라인들(MS2, MS2')은 최적의 공진 커패시터 용량을 얻기 위해서 복수 턴 수의 코일 형태로도 형성될 수 있을 것이다.

커패시터 패턴(126b)에 대응하는 도전 라인들(MS2, MS2')과 공진 코일 패턴(124b)을 형성하는 도전 라인들(MS1, MS1')은 간격(D)을 가진다. 그리고 도전 라인들(MS2, MS2')은 선폭(W2)을 갖도록, 도전 라인들(MS1, MS1')은 선폭(W1)을 갖도록 형성된다. 선폭들(W1, W2) 각각은 동일한 값으로 설정될 수 있을 것이다. 하지만, 최적의 용량을 제공하기 위하여 선폭(W1, W2)과 간격(D)의 값은 다양한 방법으로 변경될 수 있다.

본 발명의 제 2 실시 에에 따른 이중 공진 루프 안테나(120b)에 따르면, 공진 코일 루프를 구성하는 공진 코일 패턴(124b)과 커패시터 패턴(126b)이 동일한 면에 형성될 수 있다. 즉, 이중 공진 루프 안테나(120b)를 구성하기 위한 소스 코일 패턴(122b), 공진 코일 패턴(124b) 그리고 커패시터 패턴(126b)이 연성인쇄회로기판(FPCB)의 동일면에 형성될 수 있다. 따라서, 제 2 실시 예에 따른 이중 공진 루프 안테나(120b)는 연성인쇄회로기판(FPCB)의 양면에 도전 라인의 패턴을 형성하기 어려운 제약 조건이 존재하는 경우에 유용하게 적용될 수 있다.

도 8은 본 발명의 제 3 실시 예에 따른 이중 공진 루프 안테나를 보여주는 평면도이다. 도 8을 참조하면, 이중 공진 루프 안테나(120c)는 두 개의 단자들(P1, P2) 사이에 소스 루프를 구성하기 위한 제 1 커패시터(C1)와 연성인쇄회로기판(FPCB)의 상부면에 형성되는 소스 코일 패턴(122c)을 포함한다. 그리고 이중 공진 루프 안테나(120c)는 공진 코일 패턴(124c), 그리고 제 2 커패시터(C2)를 구성하는 커패시터 패턴(127a, 127b)을 포함한다. 여기서, 제 2 커패시터(C2)를 구성하는 커패시터 패턴(127a, 127b)은 인터-디지털(Inter-digital) 커패시터로 형성된다.

이중 공진 루프 안테나(120c)의 상부면에는 소스 코일 패턴(122c)이 형성된다. 소스 코일 패턴(122c)은 연성인쇄회로기판(FPCB)의 상부에 메탈과 같은 도전체로 형성될 것이다. 소스 코일 패턴(122c)을 구성하기 위한 루프는 제 1 단자(P1)를 시작점으로 하여 복수의 턴을 형성하고 제 2 단자(P2)와의 접속을 위한 비아(V2)에서 종단된다. 비아(V2)에 의해서 소스 코일 패턴(122c)의 종단점이 연성인쇄회로기판(FPCB)의 하부면에 형성되는 제 2 단자(P2)와 연결된다. 따라서, 2개의 단자(P1, P2)와 하나의 소스 루프를 구성하는 소스 코일 패턴(122c)이 전기적으로 연결된다. 더불어, 2개 단자 사이에 제공되는 커패시터(C1)와의 병렬 연결을 통해서 소스 루프가 구성된다. 여기서, 소스 코일 패턴(122c)을 형성하기 위한 루프의 턴 수는 분포 회로 정수로 제공되는 인덕터(L1)의 크기에 따라 결정될 것이다.

이중 공진 루프 안테나(120c)의 상부면에는 공진 코일 패턴(124c)과 커패시터 패턴(127a, 127b)이 형성된다. 공진 코일 패턴(124c)은 공진 루프를 구성하는 인덕터(L2)를 형성하기 위한 복수의 턴수로 회전하는 도전 라인으로 형성된다. 공진 코일 패턴(124c)은 이중 공진 루프 안테나(120c)의 하부면 패턴과 연결하기 위한 비아(V1)에서 시작한다. 그리고 공진 코일 패턴(124c)은 복수의 나선형 턴을 형성하며 연성인쇄회로기판(FPCB)의 상부면에 형성된다. 공진 코일 패턴(124c)을 구성하는 도전 라인들 사이로 소스 코일 패턴(122c)을 형성하는 도전 라인이 형성될 수 있다. 그러나 소스 코일 패턴(122c)과 공진 코일 패턴(124c)을 구성하는 도전 라인들은 전기적으로 분리되어 있다.

공진 코일 패턴(124c)의 내측 종단부에는 제 1 내지 제 2 커패시터 패턴(127a, 127b)이 형성된다. 제 1 커패시터 패턴(127a)은 공진 코일 패턴(124c)의 종단부 연결되며, 빗살 형태로 형성될 수 있다. 그리고 제 2 커패시터 패턴(127b)은 제 1 커패시터 패턴(127a)과 엇갈리는 빗살 모양으로 형성될 것이다. 제 2 커패시터 패턴(127b)은 비아(V3)를 통해서 하부면의 도전 라인(S3)과 연결된다. 그리고 하부면의 도전 라인(S3)은 비아(V1)를 통해서 공진 코일 패턴(124c)의 시작점과 연결된다.

제 1 내지 제 2 커패시터 패턴(127a, 127b)은 서로 맞물린 빗살 형태의 구조를 통해서 공진 커패시터(C2)를 제공한다. 즉, 제 1 커패시터 패턴(127a)과 제 2 커패시터 패턴(127b) 사이의 공극이 두 도전 라인들의 사이의 유전체로 작용한다. 그리고 제 1 커패시터 패턴(127a)과 제 2 커패시터 패턴(127b)의 구조를 통해서 공진 커패시터(C2)의 크기는 용이하게 조정될 수 있다. 즉, 제 1 커패시터 패턴(127a)과 제 2 커패시터 패턴(127b) 각각의 빗살의 수를 통해서 도전 라인들 간의 커패시터를 형성하는 유효 면적이 가변될 수 있다. 또는, 제 1 커패시터 패턴(127a)과 제 2 커패시터 패턴(127b) 사이의 간격을 조정함으로써 공진 커패시터(C2)의 크기가 정의될 수 있다. 더불어, 제 1 커패시터 패턴(127a)과 제 2 커패시터 패턴(127b) 사이의 공극에 상대적으로 큰 유전율을 가지는 물질을 추가함으로써 공진 커패시터(C2)의 크기를 조정할 수도 있을 것이다.

도시된 공진 커패시터(C2)는 공진 코일 패턴(124c)의 중심부를 모두 차지하는 것으로 도시되어 있으나 본 발명은 여기에 국한되지 않는다. 즉, 공진 커패시터(C2)는 공진 코일 패턴(124c)의 중심부에서 일부만을 차지하고, 나머지 공간은 자기장의 통로로 확보될 수 있을 것이다.

도 9는 본 발명의 제 4 실시 예에 따른 이중 공진 루프 안테나를 보여주는 평면도이다. 도 9를 참조하면, 이중 공진 루프 안테나(120d)는 두 개의 단자들(P1, P2) 사이에 소스 루프를 구성하기 위한 제 1 커패시터(C1)와 연성인쇄회로기판(FPCB)의 상부면에 형성되는 소스 코일 패턴(122d)을 포함한다. 그리고 이중 공진 루프 안테나(120d)는 공진 코일 패턴(124d), 그리고 공진 루프를 구성하는 제 2 커패시터(C2)를 구성하는 커패시터 패턴(128a)을 포함한다.

이중 공진 루프 안테나(120d)의 상부 표면에는 소스 코일 패턴(122d)이 형성된다. 소스 코일 패턴(122d)은 연성인쇄회로기판(FPCB)의 상부에 메탈 스트랩과 같은 도전 라인으로 형성될 것이다. 소스 코일 패턴(122d)을 구성하기 위한 루프는 제 1 단자(P1)를 시작점으로 하여 수회의 회전(Turn) 후에 비아(V2)에서 종단된다. 비아(V2)에 의해서 소스 코일 패턴(122d)의 종단점이 연성인쇄회로기판(FPCB)의 하부에 형성되는 제 2 단자(P2)와 연결된다. 따라서, 2개의 단자(P1, P2)와 하나의 소스 루프를 구성하는 소스 코일 패턴(122d)이 전기적으로 연결된다. 더불어, 2개 단자 사이에 제공되는 커패시터(C1)와의 병렬 연결을 통해서 소스 루프가 구성된다. 여기서, 소스 코일 패턴(122d)을 구성하는 루프의 턴 수는 분포 회로 정수로 제공되는 인덕터(L1)의 크기에 따라 결정될 것이다.

이중 공진 루프 안테나(120d)의 상부 표면에는 공진 코일 패턴(124d)과 함께 커패시터 패턴(128a)이 형성된다. 공진 코일 패턴(124d)은 공진 루프를 구성하는 인덕터(L2)를 형성하기 위한 복수의 턴 수로 회전하는 도전 라인으로 제공된다. 공진 코일 패턴(124d)은 이중 공진 루프 안테나(120d)의 하부의 패턴과 연결하기 위한 비아(V1)에서 시작한다. 그리고 공진 코일 패턴(124d)은 복수의 나선형 코일 형태로 연성인쇄회로기판(FPCB)의 표면에 형성된다. 공진 코일 패턴(124d)을 구성하는 도전 라인들 사이로 소스 코일 패턴(122d)을 형성하는 도전 라인이 형성될 수 있다. 그러나 소스 코일 패턴(122d)과 공진 코일 패턴(124d)을 구성하는 도전 라인들은 전기적으로 분리되어 있다.

공진 코일 패턴(124d)의 내측 종단부에는 제 1 커패시터 패턴(128a)이 형성된다. 제 1 커패시터 패턴(128a)은 공진 코일 패턴(124d)의 종단부에 평면 형태의 도전면으로 형성된다. 제 1 커패시터 패턴(128a)의 연성인쇄회로기판(FPCB)의 하부면에는 제 2 커패시터 패턴(128b)이 형성된다. 제 2 커패시터 패턴(128b)은 제 1 커패시터 패턴(128a)과 연성인쇄회로기판(FPCB)을 사이에 두고 동일한 형태로 형성될 수 있다.

제 1 내지 제 2 커패시터 패턴(128a, 128b)은 연성인쇄회로기판(FPCB)을 유전체로 하여 하나의 커패시터(C2)를 형성하게 된다. 즉, 평행한 도전형 평면들에 의해서 형성되는 용량에 의해서 공진 커패시터(C2)가 제공될 수 있다. 제 1 커패시터 패턴(128a)과 제 2 커패시터 패턴(128b)의 면적 설정을 통해서 공진 커패시터(C2)의 크기는 용이하게 조정될 수 있다.

도 10은 도 9의 이중 공진 루프 안테나의 하부면을 보여주는 평면도이다. 도 10을 참조하면, 이중 공진 루프 안테나(120d')의 하부면에는 단자(P2)를 안테나 외부로 인출하기 위한 도전 라인(S2), 그리고 상부면의 공진 코일 패턴(124d)과 비아(V1)를 통해 연결되는 도전 라인(S3), 그리고 커패시터 패턴(128b)이 형성된다. 여기서, 점선으로 표시된 도전 라인의 패턴들 상부면에 형성되는 패턴들이다.

이중 공진 루프 안테나(120d')의 하부면에는 상부면의 소스 코일 패턴(122d)의 일단과 비아(V2)를 통해서 전기적으로 연결되는 도전 라인(S2)이 형성된다. 도전 라인(S2)은 이중 공진 루프 안테나(120d')의 외주에 구비되는 제 2 단자(P2)와 연결될 것이다. 제 1 단자(P1)에 연결되는 도전 라인(S1)은 이중 공진 루프 안테나(120d')의 상부면에 형성되고, 소스 코일 패턴(122d)의 타단에 연결된다.

이중 공진 루프 안테나(120d')의 하부면에는 제 2 커패시터 패턴(128b)이 형성된다. 제 2 커패시터 패턴(128b)은 상부면에 형성되는 제 1 커패시터 패턴(128a)과 연성인쇄회로기판(FPCB)을 중심으로 대칭적인 형태로 형성될 것이다. 하부면에는 제 2 커패시터 패턴(128b)과 상부면의 커패시터 패턴(128a)에 의해서 공진 커패시터(C2)가 형성된다. 하부면의 제 2 커패시터 패턴(128b)은 도전 라인(S3)에 연결되고, 도전 라인(S3)은 상부면의 공진 코일 패턴(124d)의 일단에 비아(V1)를 통해서 연결된다. 즉, 상부면에 형성되는 공진 코일 패턴(124d)의 일단은 비아(V1)를 통해서 하부면의 커패시터 패턴(128b)에 전기적으로 연결된다. 그리고 상부면에 형성되는 공진 코일 패턴(124d)의 타단은 상부면에 형성되는 제 1 커패시터 패턴(128a)에 전기적으로 연결될 것이다. 그리고 상부 및 하부면에 형성되는 커패시터 패턴들(128a, 128b) 사이에는 연성인쇄회로기판(FPCB)이 유전체로 작용하여 공진 커패시터(C2)가 구성될 수 있다.

여기서, 상부면 및 하부면에 형성되는 커패시터 패턴들(128a, 128b)의 형태는 동일할 수도 있지만, 필요에 따라 다른 형태로 제공될 수도 있음은 잘 이해될 것이다.

도 11은 도 10의 절단선(C-C')의 단면을 보여주는 단면도이다. 도 11을 참조하면, 커패시터 패턴들(128a, 128b)은 상부면 및 하부면에 형성되는 도전 라인들과 동일한 재질로 형성될 수 있다.

연성인쇄회로기판(FPCB)의 상부면에 형성되는 제 1 커패시터 패턴(128a)은 메탈 스트랩을 사용하여 형성될 수 있다. 제 1 커패시터 패턴(128a)을 형성하는 도전면은 최적의 공진 커패시터의 용량을 제공하기 위한 형태로 다양하게 변경될 수 있다. 더불어, 연성인쇄회로기판(FPCB)의 하부에 형성되는 제 2 커패시터 패턴(128b)은 상부에 형성되는 제 1 커패시터 패턴(128a)과 대칭적으로 형성된다. 그리고 커패시터 패턴들(128a, 128b) 사이의 연성인쇄회로기판(FPCB)은 유전체 역할을 하게 될 것이다. 여기서, 도시되지는 않았지만, 커패시터 패턴들(128a, 128b)의 형태는 사각형 모양으로 도시되었으나 본 발명은 여기에 국한되지 않는다. 즉, 전자기장의 통로를 확보하여 소스 코일과 공진 코일 사이에 형성되는 결합계수를 높이거나, 루프 안테나의 방사 효율을 높이기 위한 형태로 커패시터 패턴들(128a, 128b)이 형성될 수도 있다. 예를 들면, 커패시터 패턴들(128a, 128b)은 가운데가 비어있는 사각형 또는 원형의 도전면으로 형성될 수도 있을 것이다.

도 12는 본 발명의 효과를 보여주는 그래프이다. 도 12를 참조하면, 본 발명의 실시 예들에 따른 도전 라인의 패턴으로 공진 커패시터를 구성하는 경우, NFC 안테나의 S-파라미터들이 도시되어 있다.

본 발명의 이중 공진 루프 안테나에 구비되는 2개의 단자를 통해서 측정되는 S-파라미터들 중에서 반사 특성을 나타내는 S(1, 1)과 투과 특성을 나타내는 S(2, 1)에 대해서 도시되어 있다. 여기서, S-파라미터들 S'(1, 1)과 S'(2, 1)은 공진 커패시터를 칩 커패시터로 구성했을 경우의 특성을 나타낸다. 그리고 S-파라미터들 S(1, 1)과 S(2, 1)는 본 발명에 따른 도전 라인의 패턴으로 공진 커패시터를 형성했을 경우의 특성을 보여준다.

본 발명의 NFC 안테나의 S(2, 1)의 경우, 13.56MHz 대역에서 칩 커패시터를 공진 코일 루프의 커패시터로 사용하는 경우의 S'(2, 1)와 대등한 성능을 제공한다. 즉, 본 발명의 이중 공진 루프 안테나에 따르면 2개 단자 구성과, 칩 커패시터를 사용하지 않고도 높은 안테나 전송 효율을 제공할 수 있다. 그리고 비아(Via) 사용을 최소화하여 높은 선택도(Q factor)를 제공할 수 있다.

도 13은 본 발명의 실시 예에 따른 휴대용 단말기를 나타내는 블록도이다. 도 13을 참조하면, 본 발명의 실시 예에 따른 휴대용 단말기(1000)는 디스플레이 유닛(1100), 무선 송수신부(1200), 오디오 처리부(1300), NFC 장치(1400), NFC 안테나(1450), 메모리 시스템(1500), 사용자 인터페이스(1600), 그리고 컨트롤러(1700)를 포함한다.

디스플레이 유닛(1100)은 컨트롤러(1700)의 제어에 따라 제공되는 이미지 정보를 표시한다. 무선 송수신부(1200)는 안테나(1210), 트랜시버(1220), 모뎀(1230)을 포함한다. 오디오 처리부(1300)는 오디오 프로세서(1310), 마이크(1320), 그리고 스피커(1330)를 포함한다.

NFC 장치(1400)는 신용 카드, e-Money, 교통 카드 등 모바일 금융 서비스를 제공하기 위한 기능을 갖는다. NFC 장치(1400)는 모바일 금융에 필요한 개인 정보, 비밀키 등을 저장하는 보안 기능과 근거리 무선 통신을 위한 기능을 포함할 수 있다.

NFC 장치(1400)는 NFC 안테나(1450)를 통해서 근거리 무선 통신을 수행한다. NFC 안테나(1450)는 소스 코일과 공진 코일을 구비하는 이중 루프 코일 형태로 형성되지만, 2단자를 통해서 NFC 장치(1400)와 연결된다. 그리고 NFC 안테나(1450)의 공진 커패시터는 NFC 안테나의 코일 패턴과 동일한 형태로 안테나 내부에 형성될 수 있다. 즉, 칩 커패시터의 연결 없이도 공진 루프를 구성할 수 있고, 높은 선택도를 제공할 수 있다. 따라서, NFC 안테나(1450)를 형성하기 위한 면적이나 포트 구성을 최소화할 수 있다.

메모리 시스템(1500)은 워킹 메모리, 스토리지 메모리 등을 통칭한다. 워킹 메모리로는 모바일 디램(Mobile DRAM)이 사용될 수 있다. 스토리지 메모리로는 불휘발성 메모리가 사용될 것이다. 예시적으로 불휘발성 메모리는 메모리 카드(MMC, eMMC, SD, microSD) 등으로 제공될 수 있다. 컨트롤러(1700)는 응용 프로그램, 운영 체제 등을 구동하는 시스템 온 칩(SoC)으로 제공될 수 있다.

본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 이 분야에 숙련된 자들에게 자명하다. 상술한 내용을 고려하여 볼 때, 만약 본 발명의 수정 및 변경이 아래의 청구항들 및 동등물의 범주 내에 속한다면, 본 발명이 이 발명의 변경 및 수정을 포함하는 것으로 여겨진다.

110 : NFC 칩
120 : 이중 공진 루프 안테나
122 : 소스 루프
122a, 122b, 122c, 122d : 소스 코일 패턴
124a, 124b, 124c, 124d : 공진 코일 패턴
125a, 125b, 126a, 126b, 127a, 127b, 128a, 128b : 커패시터 패턴
1100 : 디스플레이 유닛
1200 : 무선 송수신부
1300 : 오디오 처리부
1400 : NFC 장치
1450 : NFC 안테나
1500 : 메모리 시스템
1600 : 사용자 인터페이스
1700: 컨트롤러

Claims (20)

1. 근거리 무선 통신 장치의 안테나에 있어서:
   연성인쇄회로기판의 일측면에 형성되며, 제 1 안테나 단자와 제 2 안테나 단자 사이에서 나선형 코일 형태의 제 1 도전 라인으로 형성되는 소스 코일 패턴;
   상기 소스 코일 패턴과 전기적으로 분리된 나선형 코일 형태의 제 2 도전 라인으로 형성되며, 상기 소스 코일 패턴에 흐르는 전류에 의한 유도 기전력을 제공하기 위한 공진 코일 패턴; 그리고
   상기 제 2 도전 라인에 전기적으로 연결되며, 상기 유도 기전력에 의한 전기 에너지를 저장하는 커패시터 패턴을 포함하되,
   상기 커패시터 패턴의 일단은 상기 제 2 도전 라인의 제 1 종단에, 상기 커패시터 패턴의 타단은 상기 연성인쇄회로기판의 타측면에 형성된 제 3 도전 라인을 통하여 상기 제 2 도전 라인의 제 2 종단에 연결되고,
   상기 커패시터 패턴은 상기 연성인쇄회로기판의 일측면 또는 타측면에 적어도 하나의 턴 수를 포함하는 코일 형태로 형성되는 안테나.
2. 제 1 항에 있어서,
   상기 커패시터 패턴은;
   상기 연성인쇄회로기판의 일측면에 상기 제 2 도전 라인에 연결되는 상부 커패시터 패턴; 및
   상기 연성인쇄회로기판의 타측면에 형성되며 상기 제 3 도전 라인에 전기적으로 연결되는 하부 커패시터 패턴을 포함하는 안테나.
3. 제 2 항에 있어서,
   상기 상부 커패시터 패턴 및 하부 커패시터 패턴은 상기 연성인쇄회로기판을 기준으로 대칭적인 패턴으로 형성되는 안테나.
4. 제 2 항에 있어서,
   상기 상부 커패시터 패턴은 상기 제 2 도전 라인과 동일한 선폭과 재질로 형성되는 안테나.
5. 제 2 항에 있어서,
   상기 상부 커패시터 패턴은 상기 제 2 도전 라인과 다른 선폭을 갖도록 형성되는 안테나.
6. 삭제
7. 제 2 항에 있어서,
   상기 상부 커패시터 패턴 및 하부 커패시터 패턴은 각각 상기 연성인쇄회로기판의 일측면과 타측면에서 특정 형태의 도형 면으로 형성되는 안테나.
8. 제 1 항에 있어서,
   상기 커패시터 패턴은;
   상기 연성인쇄회로기판의 일측면에 상기 제 2 도전 라인에 연결되는 제 1 커패시터 패턴; 및
   상기 연성인쇄회로기판의 일측면에 형성되며 상기 제 3 도전 라인에 비아를 통해서 전기적으로 연결되는 제 2 커패시터 패턴을 포함하는 안테나.
9. 제 8 항에 있어서,
   상기 제 1 커패시터 패턴은 상기 제 2 도전 라인이 연장되어 형성된 패턴인 것을 특징으로 하는 안테나.
10. 삭제
11. 제 1 항에 있어서,
    상기 제 1 안테나 단자와 상기 제 2 안테나 단자 사이에는 상기 소스 코일 패턴과 병렬로 칩 커패시터가 연결되는 안테나.
12. 근거리 무선 통신 장치의 이중 공진 루프 안테나에 있어서:
    2개의 단자에 병렬 연결되는 제 1 커패시터 및 제 1 코일을 포함하는 소스 루프; 그리고
    상기 소스 루프와 전기적으로 분리되고 상기 소스 루프의 자계에 의해서 병렬 공진되는 제 2 커패시터 및 제 2 코일을 포함하는 공진 루프를 포함하되,
    상기 제 2 커패시터는 상기 제 2 코일을 형성하는 도전 라인의 패턴으로 형성되며,
    상기 제 2 커패시터는 연성인쇄회로기판의 표면에 나선형 코일 형태로 형성되는 이중 공진 루프 안테나.
13. 제 12 항에 있어서,
    상기 제 2 커패시터는:
    상기 제 2 코일의 제 1 종단에 형성되는 제 1 커패시터 패턴; 및
    상기 제 2 코일의 제 2 종단에 연결되는 제 2 커패시터 패턴을 포함하는 이중 공진 루프 안테나.
14. 제 13 항에 있어서,
    상기 제 1 커패시터 패턴은 상기 제 2 코일과 연성인쇄회로 기판의 동일한 면에 제 1 패턴으로 형성되며, 상기 제 2 커패시터 패턴은 상기 연성인쇄회로 기판에 대해 상기 제 1 패턴과 대칭적인 형태로 형성되는 이중 공진 루프 안테나.
15. 삭제
16. 제 13 항에 있어서,
    상기 제 1 커패시터 패턴과 상기 제 2 커패시터 패턴은 연성인쇄회로기판의 동일면에 형성되는 이중 공진 루프 안테나.
17. 제 16 항에 있어서,
    상기 제 2 커패시터는 인터디지털 커패시터 또는 에지 커플 커패시터 패턴으로 형성되는 이중 공진 루프 안테나.
18. 제 13 항에 있어서,
    상기 제 2 커패시터는 MIM 커패시터(Metal-Insulator-Metal Capacitor)로 형성되는 이중 공진 루프 안테나.
19. 근거리 무선 통신 장치의 이중 공진 루프 안테나에 있어서:
    연성인쇄회로기판;
    상기 연성인쇄회로기판의 일측면에 형성되는 제 1 코일; 그리고
    상기 연성인쇄회로기판의 일측면에 형성되며, 상기 제 1 코일과 전기적으로 분리된 제 2 코일; 그리고
    상기 제 2 코일의 두 종단점에 연결되며, 상기 연성인쇄회로기판의 표면에 형성되는 도전 라인의 패턴으로 형성되는 공진 커패시터를 포함하되,
    상기 공진 커패시터는 상기 연성인쇄회로기판의 표면에 나선형 코일 형태로 형성되는 이중 공진 루프 안테나.
20. 제 19 항에 있어서,
    상기 공진 커패시터가 상기 연성인쇄회로기판의 일측면과 타측면에 각각 형성되는 경우, 상기 타측면에 형성되는 공진 커패시터의 패턴은 하나의 비아를 통해서 상기 제 2 코일과 연결되는 이중 공진 루프 안테나.

Images