[go: up one dir, main page]

KR102144278B1 - Liquid crystal display apparatus and method for manufacturing the same - Google Patents

Liquid crystal display apparatus and method for manufacturing the same Download PDF

Info

Publication number
KR102144278B1
KR102144278B1 KR1020120039058A KR20120039058A KR102144278B1 KR 102144278 B1 KR102144278 B1 KR 102144278B1 KR 1020120039058 A KR1020120039058 A KR 1020120039058A KR 20120039058 A KR20120039058 A KR 20120039058A KR 102144278 B1 KR102144278 B1 KR 102144278B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
array substrate
color filter
sealant
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020120039058A
Other languages
Korean (ko)
Other versions
KR20130052669A (en
Inventor
정보영
박대림
채지은
안정은
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Publication of KR20130052669A publication Critical patent/KR20130052669A/en
Application granted granted Critical
Publication of KR102144278B1 publication Critical patent/KR102144278B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133308Support structures for LCD panels, e.g. frames or bezels
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306Circuit arrangements or driving methods for the control of single liquid crystal cells
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509Filters, e.g. light shielding masks
    • G02F1/133514Colour filters
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13452Conductors connecting driver circuitry and terminals of panels
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133308Support structures for LCD panels, e.g. frames or bezels
    • G02F1/133325Assembling processes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/52RGB geometrical arrangements
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00Materials and properties
    • G02F2202/28Adhesive materials or arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 액정 패널의 실링 불량을 방지하고 제조효율을 높임과 아울러, 베젤(Bezel) 사이즈를 줄여 디자인 미감을 높일 수 있는 액정 디스플레이 장치와 이의 제조방법에 관한 것이다.
본 발명의 실시 예에 따른 액정 디스플레이 장치는 컬러필터 어레이 기판과 박막트랜지스터 어레이 기판을 합착시키기 위한 실런트가 형성된 실링 영역과, 복수의 링크 라인 및 내장 쉬프트 레지스터가 형성된 패드 영역을 포함하는 액정 패널; 상기 액정 패널에 빛을 공급하는 백라이트 유닛; 상기 액정 패널, 백라이트 유닛 및 구동 회로부를 실장하는 케이스; 상기 비 표시 영역을 감싸도록 형성된 베젤; 및 상기 박막트랜지스터 어레이 기판의 배면 중 비 표시 영역과 대응되는 부분에 형성된 라이트 쉴드 레이어를 포함하고, 상기 실링 영역은 상기 패드 영역 일부와 중첩되며, 상기 실런트는 상기 컬러필터 어레이 기판의 상부 방향에서 자외선을 조사하여 경화되고, 상기 복수의 링크 라인 및 상기 내장 쉬프트 레지스터의 일부는 상기 실런트와 중첩되도록 형성되며, 상기 라이트 쉴드 레이어는 광 누설전류 발생 방지를 위해 상기 내장 쉬프트 레지스터 전체, 및 상기 복수의 링크 라인과 중첩된 것을 특징으로 한다.
The present invention relates to a liquid crystal display device and a method of manufacturing the same, which can prevent sealing defects of a liquid crystal panel, improve manufacturing efficiency, and improve design aesthetics by reducing a bezel size.
A liquid crystal display device according to an embodiment of the present invention includes a liquid crystal panel including a sealing area in which a sealant is formed for bonding a color filter array substrate and a thin film transistor array substrate, and a pad area in which a plurality of link lines and an internal shift register are formed; A backlight unit supplying light to the liquid crystal panel; A case for mounting the liquid crystal panel, a backlight unit, and a driving circuit; A bezel formed to surround the non-display area; And a light shield layer formed on a portion of the rear surface of the thin film transistor array substrate corresponding to a non-display area, wherein the sealing area overlaps with a part of the pad area, and the sealant is ultraviolet rays from an upper direction of the color filter array substrate. Is cured by irradiation, the plurality of link lines and some of the built-in shift resistors are formed to overlap with the sealant, and the write shield layer includes the entire built-in shift register and the plurality of links to prevent the occurrence of light leakage current. It is characterized by overlapping with lines.

Description

액정 디스플레이 장치와 이의 제조방법{LIQUID CRYSTAL DISPLAY APPARATUS AND METHOD FOR MANUFACTURING THE SAME}Liquid crystal display device and its manufacturing method {LIQUID CRYSTAL DISPLAY APPARATUS AND METHOD FOR MANUFACTURING THE SAME}

본 발명은 액정 디스플레이 장치에 관한 것으로, 특히 액정 패널의 실링 불량을 방지하고 제조효율을 높임과 아울러, 베젤(Bezel) 사이즈를 줄여 디자인 미감을 높일 수 있는 액정 디스플레이 장치와 이의 제조방법에 관한 것이다.The present invention relates to a liquid crystal display device, and in particular, to a liquid crystal display device capable of preventing a sealing defect of a liquid crystal panel, increasing manufacturing efficiency, and improving a design aesthetic by reducing a bezel size, and a manufacturing method thereof.

이동통신 단말기, 노트북 컴퓨터와 같은 각종 휴대용 전자기기가 발전함에 따라 이에 적용할 수 있는 평판 디스플레이 장치(Flat Panel Display Device)에 대한 요구가 증대되고 있다.As various portable electronic devices such as mobile communication terminals and notebook computers develop, there is an increasing demand for a flat panel display device that can be applied thereto.

평판 디스플레이 장치로는 액정 디스플레이 장치(Liquid Crystal Display apparatus), 플라즈마 디스플레이 패널(Plasma Display Panel), 전계 방출 디스플레이 장치(Field Emission Display apparatus), 유기발광 다이오드 디스플레이 장치(OLED: Organic Light Emitting Diode Display apparatus) 등이 개발되었다.Flat panel display devices include Liquid Crystal Display Apparatus, Plasma Display Panel, Field Emission Display Apparatus, and Organic Light Emitting Diode Display Apparatus (OLED). Etc were developed.

이러한 평판 디스플레이 장치 중에서 액정 디스플레이 장치(LCD)는 양산 기술의 발전, 구동수단의 용이성, 저전력 소비, 고화질 구현 및 대화면 구현의 장점이 있어 휴대용으로 기기에 적합하며 적용 분야가 지속적으로 확대되고 있다.Among these flat panel display devices, liquid crystal display devices (LCDs) are suitable for portable devices because of the advancement of mass production technology, ease of driving means, low power consumption, high-definition implementation, and large-screen implementation, and are continuously expanding their fields of application.

액정 디스플레이 장치는 TFT 어레이 기판(하부 기판) 상에 박막트랜지스터(TFT: Thin Film Transistor) 및 배선들을 형성하는 공정; 컬러필터 어레이 기판 상에 컬러필터층 및 블랙매트릭스를 포함하는 컬러필터 어레이 기판을 형성하는 공정; TFT 어레이 기판과 컬러필터 어레이 기판을 대향 합착하고, 그 사이에 액정을 주입하는 액정셀 공정; 상기 TFT 어레이 기판에 구동 회로부를 연결하는 모듈 공정; 및 베젤(Bezel)과 외부 케이스를 부착하는 공정을 수행하여 제조되게 된다.A liquid crystal display device includes a process of forming a thin film transistor (TFT) and wirings on a TFT array substrate (lower substrate); Forming a color filter array substrate including a color filter layer and a black matrix on the color filter array substrate; A liquid crystal cell process of bonding a TFT array substrate and a color filter array substrate to each other, and injecting a liquid crystal therebetween; A module process of connecting a driving circuit unit to the TFT array substrate; And it is manufactured by performing a process of attaching the bezel and the outer case.

도 1은 종래 기술에 따른 액정 디스플레이 장치를 개략적으로 나타내는 도면이다.1 is a diagram schematically showing a liquid crystal display device according to the prior art.

도 1을 참조하면, 액정 디스플레이 장치는 복수의 픽셀(Pixel)들이 매트릭스 형태로 배열된 액정 패널(1)과, 액정 패널(1)을 구동하기 위한 구동 회로부(미도시)와, 액정 패널(1)에 빛을 공급하는 백라이트 유닛(미도시)과, 액정 패널(1)과 구동 회로부를 감싸도록 형성된 베젤(2) 및 외부 케이스(미도시)를 포함한다.Referring to FIG. 1, a liquid crystal display device includes a liquid crystal panel 1 in which a plurality of pixels are arranged in a matrix form, a driving circuit unit (not shown) for driving the liquid crystal panel 1, and a liquid crystal panel 1. ), a backlight unit (not shown) for supplying light, a bezel 2 formed to surround the liquid crystal panel 1 and a driving circuit, and an outer case (not shown).

액정 패널의 픽셀들은 복수의 게이트 라인(gate line)과 복수의 데이터 라인(data line)의 교차에 의해 정의되고, 픽셀들에는 전계를 인가하기 위한 픽셀 전극과 공통 전극이 형성된다. 픽셀들 각각은 박막트랜지스터(TFT: Thin Film Transistor)를 통해 스위칭 된다.The pixels of the liquid crystal panel are defined by intersections of a plurality of gate lines and a plurality of data lines, and a pixel electrode and a common electrode for applying an electric field are formed to the pixels. Each of the pixels is switched through a thin film transistor (TFT).

도 2는 종래 기술에 따른 액정 디스플레이 장치의 실링 영역을 나타내는 단면도이다.2 is a cross-sectional view illustrating a sealing area of a liquid crystal display device according to the prior art.

도 2를 참조하면, 액정 패널(1)은 화상이 표시되는 액티브(active) 영역과, 화상이 표시되지 않는 비 표시 영역을 포함한다.Referring to FIG. 2, the liquid crystal panel 1 includes an active area in which an image is displayed and a non-display area in which an image is not displayed.

컬러필터 어레이 기판(10)의 외곽에는 외로부터 입사되는 빛을 차단하기 위한 블랙매트릭스(12)가 형성되고, TFT 어레이 기판(20)의 외곽에는 두 기판(10, 20)을 합착하기 위한 실링 영역 및 패드 영역이 형성되어 있다. 패드 영역에는 픽셀들과 구동 회로부를 연결시키기 위한 복수의 링크 라인(22)들로 구성된 여러 링크들(데이터 링크, 게이트 링크 및 공통전압 링크)이 형성되어 있다.A black matrix 12 is formed outside the color filter array substrate 10 to block light incident from the outside, and a sealing area for bonding the two substrates 10 and 20 outside the TFT array substrate 20 And pad regions are formed. Several links (data link, gate link, and common voltage link) including a plurality of link lines 22 for connecting pixels and a driving circuit are formed in the pad region.

컬러필터 어레이 기판(10) 또는 TFT 어레이 기판(20)의 비 표시 영역에 실런트(30, sealant)가 도포되고, 실런트(30)를 경화시켜 컬러필터 어레이 기판(10)과 TFT 어레이 기판(20) 합착하게 된다. 이때, TFT 어레이 기판(20)의 배면에서 자외선(UV)을 조사하여 실런트(30)를 경화시킨다.A sealant 30 is applied to the non-display area of the color filter array substrate 10 or the TFT array substrate 20, and the sealant 30 is cured so that the color filter array substrate 10 and the TFT array substrate 20 Will be cemented. At this time, the sealant 30 is cured by irradiating ultraviolet (UV) rays from the rear surface of the TFT array substrate 20.

여기서, 자외선(UV)는 메탈층을 투과하지 못하므로 TFT 어레이 기판(20)의 배면 방향에서 자외선을 조사하여 두 기판(10, 20)을 합착하기 위해, TFT 어레이 기판(20)의 패드 영역에 형성된 복수의 링크 라인(22)을 일정 간격(gap)을 두고 형성하게 된다. 즉, 복수의 링크 라인(22)들 간에 갭을 형성시켜 자외선이 실런트(30)에 조사되도록 함으로써, 두 기판(10, 20)을 합착시킨다.Here, since ultraviolet rays (UV) cannot pass through the metal layer, in order to bond the two substrates 10 and 20 by irradiating ultraviolet rays from the rear direction of the TFT array substrate 20, the pad region of the TFT array substrate 20 The formed link lines 22 are formed with a predetermined gap. That is, by forming a gap between the plurality of link lines 22 so that ultraviolet rays are irradiated to the sealant 30, the two substrates 10 and 20 are bonded together.

통상적으로 구동 회로부는 인쇄회로기판(PCB: Printed Circuit Board)에 구현된다. 구동 회로부는 액정 패널의 게이트 라인과 접속되어 스캔 신호(게이트 구동 신호)를 인가하는 내장 쉬프트 레지스터와, 데이터 라인과 접속되어 데이터 신호 등을 인가하는 데이터 드라이버로 구성된다.Typically, the driving circuit unit is implemented on a printed circuit board (PCB). The driving circuit unit includes a built-in shift register connected to the gate line of the liquid crystal panel to apply a scan signal (gate driving signal), and a data driver connected to the data line to apply a data signal or the like.

이러한, 구동 회로부는 테이프 캐리어 패키지(Tape Carrier Package) 또는 칩 온 필름(Chip On Film)에 실장되어 액정 패널의 일측면 또는 양측면에 부착된다.The driving circuit unit is mounted on a tape carrier package or a chip on film and attached to one or both sides of the liquid crystal panel.

최근에는, 액정 패널에 부착되는 구동 회로부에 의한 액정 디스플레이 장치의 부피, 무게 및 베젤 사이즈를 감소시키기 위해, 내장 쉬프트 레지스터를 TFT 어레이 기판에 형성하는 게이트 인 패널(GIP: Gate In Panel) 방식의 액정 디스플레이 장치가 개발되었다.Recently, in order to reduce the volume, weight, and bezel size of a liquid crystal display device by a driving circuit attached to a liquid crystal panel, a gate in panel (GIP) type liquid crystal in which a built-in shift register is formed on a TFT array substrate. A display device was developed.

도 3은 종래 기술에 따른 액정 디스플레이 장치의 좌우측 베젤 사이즈를 설명하기 위한 도면이고, 도 4는 종래 기술에 따른 액정 디스플레이 장치의 상하측 베젤 사이즈를 설명하기 위한 도면이다.3 is a view for explaining the size of left and right bezels of a liquid crystal display device according to the prior art, and FIG. 4 is a view for explaining the size of upper and lower bezels of a liquid crystal display device according to the prior art.

도 3을 참조하면, 구동 회로부 중에서, 내장 쉬프트 레지스터는 게이트 인 패널(GIP) 방식으로 TFT 어레이 기판(20)의 좌우측 외곽에 형성될 수 있다.Referring to FIG. 3, among the driving circuit units, the built-in shift register may be formed on the left and right outer peripheries of the TFT array substrate 20 in a gate-in-panel (GIP) method.

액정 패널(1)이 4.5인치의 화면 크기를 가지는 경우, GIP 영역(40)은 링크 갭을 포함하여 800um, GIP 링크는 400um, 공통전극 링크는 150um, 스크라이브 갭은 150um 및 실링 오버랩 영역은 100um의 사이즈를 가진다. 또한, 실런트(30)가 도포되는 실링 영역(60)은 GIP 링크로부터 실링 오버랩 영역을 포함하여 총 800um의 사이즈를 가진다.When the liquid crystal panel 1 has a screen size of 4.5 inches, the GIP area 40 includes a link gap of 800 μm, the GIP link is 400 μm, the common electrode link is 150 μm, the scribe gap is 150 μm, and the sealing overlap area is 100 μm. Have a size In addition, the sealing area 60 to which the sealant 30 is applied has a total size of 800 μm including the sealing overlap area from the GIP link.

이로 인해, 액정 패널(1)의 좌우측 베젤(2)은 GIP 영역(40)으로부터 액티브 영역(50) 이전까지 형성되어, 1.5mm의 사이즈를 가지게 된다.For this reason, the left and right bezels 2 of the liquid crystal panel 1 are formed from the GIP area 40 to the active area 50 and have a size of 1.5 mm.

도 4를 참조하면, 데이터 드라이버(70, D-IC)는 COG(chip on glass) 방식으로 TFT 어레이 기판(20)의 상부 또는 하부의 외곽에 형성될 수 있다. 데이터 드라이버(70, D-IC)는 데이터 링크(80)를 통해 액티브 영역에 형성된 픽셀들에 신호를 공급하게 된다.Referring to FIG. 4, the data driver 70 (D-IC) may be formed on the upper or lower periphery of the TFT array substrate 20 in a chip on glass (COG) method. The data driver 70 (D-IC) supplies signals to pixels formed in the active area through the data link 80.

액정 패널(1)이 4.5인치의 화면 크기를 가지는 경우에 실런트(30)를 경화시키기 위해, 액티브 영역(50)과 데이터 드라이버(70)는 4.43mm의 간격(a)을 두고 형성된다. 그리고, 액티브 영역(50)으로부터 TFT 어레이 기판(20)의 상측 및 하측 끝단까지 6.93mm의 간격(b)을 가지게 된다.In order to cure the sealant 30 when the liquid crystal panel 1 has a screen size of 4.5 inches, the active region 50 and the data driver 70 are formed at a distance a of 4.43 mm. Then, from the active region 50 to the upper and lower ends of the TFT array substrate 20, a gap b of 6.93 mm is provided.

이로 인해, 액정 패널(1)의 상하부 베젤(2)은 TFT 어레이 기판(20)의 상하부 끝단으로부터 액티브 영역(50) 이전까지 형성되어, 6.93mm의 사이즈를 가지게 된다.Accordingly, the upper and lower bezels 2 of the liquid crystal panel 1 are formed from the upper and lower ends of the TFT array substrate 20 to before the active region 50, and have a size of 6.93 mm.

이와 같이, 패드 영역에 형성된 복수의 링크 라인(22)을 일정 간격을 두고 형성하게 되면 결과적으로 비 표시 영역의 폭이 증가하게 되고, 이로 인해 베젤(2)의 사이즈가 커져 액정 디스플레이 장치의 디자인 미감이 떨어지게 된다.In this way, if the plurality of link lines 22 formed in the pad area are formed at regular intervals, the width of the non-display area increases as a result, and the size of the bezel 2 increases, resulting in a beautiful design of the liquid crystal display device. Will fall.

여기서, 복수의 링크 라인(22)들을 일정 간격을 두고 형성하더라도, 자외선이 복수의 링크 라인(22)들에 의해 일부 차단됨으로 실런트(30)가 미 경화되어 실링 불량이 발생되는 문제점이 있다. 링크 라인들 간의 간격을 더 넓혀 실링 불량을 줄일 수 있지만, 이로 인해 베젤(2)의 사이즈가 더 증가하여 액정 디스플레이 장치의 디자인 미감이 떨어지는 다른 문제점이 있다.Here, even if the plurality of link lines 22 are formed at regular intervals, there is a problem in that the sealant 30 is uncured due to partial blocking of ultraviolet rays by the plurality of link lines 22, resulting in poor sealing. Although it is possible to reduce sealing defects by widening the spacing between the link lines, there is another problem in that the size of the bezel 2 is further increased and the aesthetics of the liquid crystal display device is deteriorated.

또한, 실런트(30)를 도포한 후, 액정 패널(10)을 뒤집어 자외선을 조사함으로 기판 합착 공정의 택트 타임(tact time)이 길어져 액정 디스플레이 장치의 제조 효율이 떨어지는 문제점이 있다.In addition, after applying the sealant 30, the liquid crystal panel 10 is turned over and irradiated with ultraviolet rays, so that the tact time of the substrate bonding process is prolonged, thereby reducing the manufacturing efficiency of the liquid crystal display device.

본 발명은 상술한 문제점을 해결하기 위한 것으로서, 액정 패널의 외곽에 형성되는 베젤의 사이즈를 줄여 디자인 미감을 높일 수 있는 액정 디스플레이 장치와 이의 제조방법을 제공하는 것을 기술적 과제로 한다.The present invention has been made to solve the above-described problems, and it is an object of the present invention to provide a liquid crystal display device and a method of manufacturing the same, which can increase the aesthetics of a design by reducing the size of a bezel formed on the outer side of a liquid crystal panel.

본 발명은 상술한 문제점을 해결하기 위한 것으로서, 액정 패널의 실링 불량을 개선할 수 있는 액정 디스플레이 장치의 제조방법을 제공하는 것을 기술적 과제로 한다.An object of the present invention is to provide a method of manufacturing a liquid crystal display device capable of improving sealing defects of a liquid crystal panel as to solve the above problems.

본 발명은 상술한 문제점을 해결하기 위한 것으로서, 게이트 인 패널 방식의 내장 쉬프트 레지스터에 외부 광이 유입되는 것을 줄여, 내장 쉬프트 레지스터의 구동 신뢰성을 향상시킬 수 있는 액정 디스플레이 장치와 이의 제조방법을 제공하는 것을 기술적 과제로 한다.The present invention provides a liquid crystal display device capable of improving the driving reliability of the built-in shift register by reducing the inflow of external light into the built-in shift register of the gate-in-panel method, and a method of manufacturing the same. Make it a technical task.

본 발명은 상술한 문제점을 해결하기 위한 것으로서, 액정 패널의 합착 공정의 택트 타임을 줄일 수 있는 액정 디스플레이 장치의 제조방법을 제공하는 것을 기술적 과제로 한다.The present invention has been made to solve the above-described problems, and it is an object of the present invention to provide a method of manufacturing a liquid crystal display device capable of reducing a tact time in a process of bonding a liquid crystal panel.

본 발명은 상술한 문제점을 해결하기 위한 것으로서, 패드 영역의 사이즈가 감소된 액정 디스플레이 장치와 이의 제조방법을 제공하는 것을 기술적 과제로 한다.The present invention has been made to solve the above-described problems, and it is an object of the present invention to provide a liquid crystal display device having a reduced pad area and a manufacturing method thereof.

위에서 언급된 본 발명의 기술적 과제 외에도, 본 발명의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.In addition to the technical problems of the present invention mentioned above, other features and advantages of the present invention will be described below or will be clearly understood by those of ordinary skill in the art from such technology and description.

본 발명의 실시 예에 따른 액정 디스플레이 장치는 컬러필터 어레이 기판과 박막트랜지스터 어레이 기판을 합착시키기 위한 실런트가 형성된 실링 영역과, 복수의 링크 라인 및 내장 쉬프트 레지스터가 형성된 패드 영역을 포함하는 액정 패널; 상기 액정 패널에 빛을 공급하는 백라이트 유닛; 상기 액정 패널, 백라이트 유닛 및 구동 회로부를 실장하는 케이스; 상기 비 표시 영역을 감싸도록 형성된 베젤; 및 상기 박막트랜지스터 어레이 기판의 배면 중 비 표시 영역과 대응되는 부분에 형성된 라이트 쉴드 레이어를 포함하고, 상기 실링 영역은 상기 패드 영역 일부와 중첩되며, 상기 실런트는 상기 컬러필터 어레이 기판의 상부 방향에서 자외선을 조사하여 경화되고, 상기 복수의 링크 라인 및 상기 내장 쉬프트 레지스터의 일부는 상기 실런트와 중첩되도록 형성되며, 상기 라이트 쉴드 레이어는 광 누설전류 발생 방지를 위해 상기 내장 쉬프트 레지스터 전체, 및 상기 복수의 링크 라인과 중첩된 것을 특징으로 한다.A liquid crystal display device according to an embodiment of the present invention includes a liquid crystal panel including a sealing area on which a sealant is formed for bonding a color filter array substrate and a thin film transistor array substrate, and a pad area on which a plurality of link lines and built-in shift registers are formed; A backlight unit supplying light to the liquid crystal panel; A case for mounting the liquid crystal panel, a backlight unit, and a driving circuit; A bezel formed to surround the non-display area; And a light shield layer formed on a portion of the rear surface of the thin film transistor array substrate corresponding to a non-display area, wherein the sealing area overlaps with a part of the pad area, and the sealant is ultraviolet rays from an upper direction of the color filter array substrate. Is cured by irradiation, the plurality of link lines and some of the built-in shift resistors are formed to overlap with the sealant, and the write shield layer includes the entire built-in shift register and the plurality of links to prevent the occurrence of light leakage current. It is characterized by overlapping with lines.

본 발명의 실시 예에 따른 액정 디스플레이 장치의 제조방법은 컬러필터 어레이 기판을 제조하는 단계; 박막트랜지스터 어레이 기판을 제조하는 단계; 상기 박막트랜지스터 어레이 기판의 비 표시 영역에 실런트를 도포하는 단계; 및 상기 컬러필터 어레이 기판의 상부 방향에서 자외선을 조사하여 상기 실런트를 경화시켜 상기 컬러필터 어레이 기판과 박막트랜지스터 어레이 기판을 합착하는 단계를 포함하고, 상기 박막트랜지스터 어레이 기판을 제조하는 단계는 상기 박막트랜지스터 어레이 기판의 배면 중 비 표시 영역과 대응되는 부분에 백라이트 유닛으로부터 입사되는 빛을 차단하는 라이트 쉴드 레이어를 형성하는 단계를 포함하고, 복수의 링크 라인 및 내장 쉬프트 레지스터의 일부는 상기 실런트와 중첩되도록 형성되며, 상기 라이트 쉴드 레이어는 광 누설전류 발생 방지를 위해 상기 내장 쉬프트 레지스터 전체, 및 상기 복수의 링크 라인과 중첩된 것을 특징으로 한다.A method of manufacturing a liquid crystal display device according to an exemplary embodiment of the present invention includes manufacturing a color filter array substrate; Manufacturing a thin film transistor array substrate; Applying a sealant to a non-display area of the thin film transistor array substrate; And bonding the color filter array substrate and the thin film transistor array substrate by irradiating ultraviolet rays from an upper direction of the color filter array substrate to cure the sealant, wherein the manufacturing of the thin film transistor array substrate includes the thin film transistor Including the step of forming a light shield layer blocking light incident from the backlight unit in a portion of the rear surface of the array substrate corresponding to the non-display area, a plurality of link lines and some of the built-in shift register are formed to overlap the sealant The write shield layer is characterized in that it overlaps with the entire built-in shift resistor and the plurality of link lines to prevent the occurrence of light leakage current.

본 발명의 실시 예에 따른 액정 디스플레이 장치와 이의 제조방법은 액정 패널의 외곽에 형성되는 베젤의 사이즈를 줄여 디자인 미감을 높일 수 있다.The liquid crystal display device and a method of manufacturing the same according to an exemplary embodiment of the present invention can increase the aesthetics of a design by reducing the size of a bezel formed outside the liquid crystal panel.

본 발명의 실시 예에 따른 액정 디스플레이 장치의 제조방법은 컬러필터 어레이 기판의 정면 방향에서 자외선을 조사하여 액정 패널의 실링 불량을 개선할 수 있다.In the method of manufacturing a liquid crystal display device according to an exemplary embodiment of the present invention, a sealing defect of a liquid crystal panel may be improved by irradiating ultraviolet rays from the front direction of the color filter array substrate.

본 발명의 실시 예에 따른 액정 디스플레이 장치와 이의 제조방법은 게이트 인 패널(GIP) 방식의 내장 쉬프트 레지스터에 외부 광이 유입되는 것을 줄여 내장 쉬프트 레지스터의 구동 신뢰성을 향상시킬 수 있다.The liquid crystal display device and a method of manufacturing the same according to an exemplary embodiment of the present invention can improve driving reliability of the built-in shift register by reducing the inflow of external light into the built-in shift register of a gate-in-panel (GIP) method.

본 발명의 실시 예에 따른 액정 디스플레이 장치의 제조방법은 액정 패널의 합착 공정의 택트 타임을 줄여 액정 디스플레이 장치의 제조 효율을 높일 수 있다.A method of manufacturing a liquid crystal display device according to an exemplary embodiment of the present invention can increase manufacturing efficiency of a liquid crystal display device by reducing a tact time of a process of bonding a liquid crystal panel.

본 발명의 실시 예에 따른 액정 디스플레이 장치와 이의 제조방법은 패드 영역의 사이즈를 감소시킬 수 있다.The liquid crystal display device and a method of manufacturing the same according to an embodiment of the present invention can reduce the size of the pad area.

이 밖에도, 본 발명의 실시 예들을 통해 본 발명의 또 다른 특징 및 이점들이 새롭게 파악될 수도 있을 것이다.In addition, other features and advantages of the present invention may be newly recognized through embodiments of the present invention.

도 1은 종래 기술에 따른 액정 디스플레이 장치를 개략적으로 나타내는 도면.
도 2는 종래 기술에 따른 액정 디스플레이 장치의 실링 영역을 나타내는 단면도.
도 3은 종래 기술에 따른 액정 디스플레이 장치의 좌우측 베젤 사이즈를 설명하기 위한 도면.
도 4는 종래 기술에 따른 액정 디스플레이 장치의 상하측 베젤 사이즈를 설명하기 위한 도면.
도 5는 본 발명의 제1 실시 예에 따른 액정 디스플레이 장치를 개략적으로 나타내는 도면.
도 6은 본 발명의 제1 실시 예에 따른 액정 디스플레이 장치의 액정 패널 구조를 나타내는 도면.
도 7은 본 발명의 제1 실시 예에 따른 액정 디스플레이 장치의 실링 영역을 나타내는 단면도.
도 8은 본 발명의 제1 실시 예에 따른 액정 디스플레이 장치의 좌우측 베젤 사이즈를 설명하기 위한 도면.
도 9는 본 발명의 제1 실시 예에 따른 액정 디스플레이 장치의 상하측 베젤 사이즈를 설명하기 위한 도면.
도 10은 본 발명의 제1 실시 예에 따른 액정 디스플레이 장치의 베젤 사이즈를 종래 기술과 대비하여 나타내는 도면.
도 11 본 발명의 제2 실시 예에 따른 액정 디스플레이 장치의 좌우측 베젤 사이즈를 설명하기 위한 도면.
도 12는 본 발명의 제2 실시 예에 따른 액정 디스플레이 장치의 베젤 사이즈를 종래 기술과 대비하여 나타내는 도면.
도 13은 본 발명의 실시 예에 적용되는 산화물 박막트랜지스터와 종래 기술의 비정질 실리콘 박막트랜지스터의 전류 특성을 나타내는 도면.
도 14는 데이터 링크를 듀얼 링크 구조로 형성한 경우의 베젤 사이즈를 설명하기 위한 도면.
도 15는 본 발명의 제3 실시 예에 따른 액정 디스플레이 장치의 액정 패널 구조를 나타내는 도면.
도 16은 본 발명의 제3 실시 예에 따른 TFT 어레이 기판을 개략적으로 나타내는 평면도.
도 17은 도 16에 도시된 내장 쉬프트 레지스터와 게이트 링크부의 일부를 개략적으로 나타내는 회로도.
도 18은 본 발명의 제3 실시 예에 따른 액정 디스플레이 장치의 제조방법을 설명하기 위한 도면.
도 19는 본 발명의 제3 실시 예에 따른 액정 디스플레이 장치의 베젤 사이즈를 설명하기 위한 도면.
도 20은 본 발명의 제4 실시 예에 따른 액정 디스플레이 장치의 액정 패널 구조를 나타내는 도면.
도 21은 본 발명의 제4 실시 예에 따른 액정 디스플레이 장치의 제조방법을 설명하기 위한 도면.
도 22는 내장 쉬프트 레지스터에 외부 광이 유입되는 것을 줄여, 내장 쉬프트 레지스터의 구동 신뢰성을 향상되는 효과를 설명하기 위한 도면.
도 23은 본 발명의 제4 실시 예에 따른 액정 디스플레이 장치의 베젤 사이즈를 설명하기 위한 도면.
1 is a diagram schematically showing a liquid crystal display device according to the prior art.
2 is a cross-sectional view showing a sealing area of a liquid crystal display device according to the prior art.
3 is a view for explaining the size of left and right bezels of a liquid crystal display device according to the prior art.
4 is a view for explaining the size of upper and lower bezels of a liquid crystal display device according to the prior art.
5 is a schematic diagram of a liquid crystal display device according to a first embodiment of the present invention.
6 is a diagram illustrating a structure of a liquid crystal panel of a liquid crystal display device according to a first embodiment of the present invention.
7 is a cross-sectional view illustrating a sealing area of a liquid crystal display device according to a first exemplary embodiment of the present invention.
8 is a view for explaining the size of left and right bezels of the liquid crystal display device according to the first embodiment of the present invention.
9 is a view for explaining the size of the upper and lower bezels of the liquid crystal display device according to the first embodiment of the present invention.
10 is a view showing the size of the bezel of the liquid crystal display device according to the first embodiment of the present invention compared to the prior art.
11 is a view for explaining the size of left and right bezels of a liquid crystal display device according to a second embodiment of the present invention.
12 is a view showing a bezel size of a liquid crystal display device according to a second embodiment of the present invention compared to the prior art.
13 is a view showing current characteristics of an oxide thin film transistor and a prior art amorphous silicon thin film transistor applied to an embodiment of the present invention.
14 is a view for explaining a bezel size when a data link is formed in a dual link structure.
15 is a diagram illustrating a structure of a liquid crystal panel of a liquid crystal display device according to a third exemplary embodiment of the present invention.
16 is a plan view schematically showing a TFT array substrate according to a third embodiment of the present invention.
17 is a circuit diagram schematically showing a part of a built-in shift register and a gate link unit shown in FIG. 16;
18 is a view for explaining a method of manufacturing a liquid crystal display device according to a third embodiment of the present invention.
19 is a view for explaining a bezel size of a liquid crystal display device according to a third embodiment of the present invention.
20 is a diagram illustrating a structure of a liquid crystal panel of a liquid crystal display device according to a fourth exemplary embodiment of the present invention.
21 is a view for explaining a method of manufacturing a liquid crystal display device according to a fourth embodiment of the present invention.
22 is a diagram for explaining an effect of improving the driving reliability of the built-in shift register by reducing the inflow of external light into the built-in shift register.
23 is a diagram illustrating a bezel size of a liquid crystal display device according to a fourth exemplary embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 실시 예에 따른 액정 디스플레이 장치와 이의 제조방법에 대하여 설명하기로 한다.Hereinafter, a liquid crystal display device and a manufacturing method thereof according to an embodiment of the present invention will be described with reference to the accompanying drawings.

본 발명의 실시 예를 설명함에 있어서 어떤 구조물(전극, 배선, 레이어, 컨택)이 다른 구조물 '상부 또는 상에' 및 '하부 또는 아래에' 형성된다고 기재된 경우, 이러한 기재는 이 구조물들이 서로 접촉되어 있는 경우는 물론이고 이들 구조물들 사이에 제3의 구조물이 개재되어 있는 경우까지 포함하는 것으로 해석되어야 한다.In describing an embodiment of the present invention, when it is described that a structure (electrode, wiring, layer, contact) is formed'above or above' and'lower or below' of other structures, such a substrate is made by contacting the structures with each other. It should be interpreted to include not only the case where there is but also the case where a third structure is interposed between these structures.

도면을 참조한 설명에 앞서, 액정 디스플레이 장치는 액정층의 배열을 조절하는 방식에 따라 TN(Twisted Nematic) 모드, VA(Vertical Alignment) 모드, IPS(In Plane Switching) 모드, FFS(Fringe Field Switching) 모드 등 다양하게 개발되어 있다.Prior to the description with reference to the drawings, the liquid crystal display device is a TN (Twisted Nematic) mode, VA (Vertical Alignment) mode, IPS (In Plane Switching) mode, FFS (Fringe Field Switching) mode according to the method of adjusting the arrangement of the liquid crystal layer. It has been developed in various ways.

이 중에서, IPS 모드와 FFS 모드는 하부 기판 상에 픽셀 전극(Pixel ITO)과 공통 전극(Vcom)을 배치하여, 픽셀 전극과 공통 전극 사이의 전계에 의해 액정층의 배열을 조절하는 수평 전계 방식이다.Among them, the IPS mode and the FFS mode are horizontal electric field methods in which a pixel electrode (Pixel ITO) and a common electrode (Vcom) are disposed on a lower substrate to control the arrangement of the liquid crystal layer by an electric field between the pixel electrode and the common electrode. .

본 발명의 실시 예에 따른 액정 디스플레이 장치와 이의 구동방법은 IPS 모드 또는 FFS 모드와 같이, 하부 기판 상에 픽셀 전극 및 공통 전극이 형성되는 구조를 가지는 액정 디스플레이 장치에 적용될 수 있다.The liquid crystal display device and its driving method according to an exemplary embodiment of the present invention may be applied to a liquid crystal display device having a structure in which a pixel electrode and a common electrode are formed on a lower substrate, such as an IPS mode or an FFS mode.

그러나, 이에 한정되지 않고, TN 모드, VA 모드와 같이, 하부 기판 상에 픽셀 전극이 형성되고, 상부 기판 상에 공통 전극이 형성되는 구조를 가지는 액정 디스플레이 장치에도 본 발명의 기술적 사항이 동일하게 적용될 수 있다.However, the present invention is not limited thereto, and the technical matters of the present invention are equally applied to a liquid crystal display device having a structure in which a pixel electrode is formed on a lower substrate and a common electrode is formed on an upper substrate, such as in TN mode and VA mode. I can.

본 발명은 액정 디스플레이 장치의 베젤 사이즈를 감소시키는 것을 주요 내용으로 한다. 따라서, 액정 패널을 구동시키기 위한 구동 회로부 및 액정 패널에 빛을 공급하는 백라이트 유닛에 대한 상세한 설명과 도면은 생략될 수 있다.The main subject of the present invention is to reduce the bezel size of a liquid crystal display device. Accordingly, detailed descriptions and drawings of the driving circuit unit for driving the liquid crystal panel and the backlight unit supplying light to the liquid crystal panel may be omitted.

도 5는 본 발명의 제1 실시 예에 따른 액정 디스플레이 장치를 개략적으로 나타내는 도면이고, 도 6은 본 발명의 제1 실시 예에 따른 액정 디스플레이 장치의 액정 패널 구조를 나타내는 도면이다.5 is a diagram schematically illustrating a liquid crystal display device according to a first embodiment of the present invention, and FIG. 6 is a diagram illustrating a structure of a liquid crystal panel of a liquid crystal display device according to the first embodiment of the present invention.

도 5를 참조하면, 본 발명의 제1 실시 예에 따른 액정 디스플레이 장치는 복수의 픽셀(Pixel)들이 매트릭스 형태로 배열된 액정 패널과, 액정 패널을 구동하기 위한 구동 회로부(미도시)와, 액정 패널에 빛을 공급하는 백라이트 유닛(미도시)과, 액정 패널과 구동 회로부를 감싸도록 형성된 베젤(bezel) 및 외부 케이스(미도시)를 포함한다.Referring to FIG. 5, a liquid crystal display device according to a first embodiment of the present invention includes a liquid crystal panel in which a plurality of pixels are arranged in a matrix form, a driving circuit unit (not shown) for driving the liquid crystal panel, and a liquid crystal display. A backlight unit (not shown) for supplying light to the panel, a bezel formed to surround a liquid crystal panel and a driving circuit, and an outer case (not shown).

도 6을 참조하면, 액정 패널은 TFT 어레이 기판(100), 컬러필터 어레이 기판(200) 및 TFT 어레이 기판(100)과 컬러필터 어레이 기판(200) 사이에 개재된 액정층(LC)을 포함한다.Referring to FIG. 6, the liquid crystal panel includes a TFT array substrate 100, a color filter array substrate 200, and a liquid crystal layer LC interposed between the TFT array substrate 100 and the color filter array substrate 200. .

컬러필터 어레이 기판(200)은 컬러 화상을 표시하기 위한 컬러필터(210)와, 컬러필터(210) 사이마다 형성된 블랙매트릭스(220)와, 컬러필터 어레이 기판을 평탄화시키는 오버코트층(230)과, 액정층이 형성되는 셀갭(cell gap)을 형성시키는 컬럼스페이서(240) 및 액정의 배향을 위한 배향막(120)을 포함한다.The color filter array substrate 200 includes a color filter 210 for displaying a color image, a black matrix 220 formed between the color filters 210, an overcoat layer 230 for flattening the color filter array substrate, and It includes a column spacer 240 for forming a cell gap in which a liquid crystal layer is formed, and an alignment layer 120 for aligning a liquid crystal.

도 6에서는 백라이트 유닛으로부터의 광을 레드, 그린 및 블루의 색광을 변환시키기 위한 복수의 컬러필터(210) 중에서 하나의 컬러필터(210)를 도시하고 있다.In FIG. 6, one color filter 210 is shown among a plurality of color filters 210 for converting red, green, and blue color light from the backlight unit.

TFT 어레이 기판(100)은 화상을 표시하기 위한 복수의 픽셀이 형성된 액티브 영역(표시 영역)과, 구동 회로부와 픽셀을 연결시키기 링크 및 구동 회로부의 일부 구성이 형성된 패드 영역(비 표시 영역)을 포함한다.The TFT array substrate 100 includes an active area (display area) in which a plurality of pixels for displaying an image are formed, and a pad area (non-display area) in which a link for connecting the driving circuit unit and the pixel and a partial configuration of the driving circuit unit is formed. do.

TFT 어레이 기판(100)의 액티브 영역에는 복수의 게이트 라인(gate line)과 복수의 데이터 라인(data line)의 교차하도록 형성되고, 게이트 라인과 데이터 라인에 의해 복수의 픽셀 영역이 정의된다.The active region of the TFT array substrate 100 is formed to cross a plurality of gate lines and a plurality of data lines, and a plurality of pixel regions are defined by the gate lines and the data lines.

또한, TFT 어레이 기판(100)의 액티브 영역에는 픽셀들에는 전계를 인가하기 위한 픽셀 전극, 공통 전극, 스토리지 커패시터(Cst) 및 픽셀에 데이터 전압을 공급하기 위한 박막트랜지스터(110, TFT)가 형성된다. TFT 어레이 기판(100)의 최상층에는 액정의 배향을 위한 배향막(120)이 형성된다.In addition, in the active region of the TFT array substrate 100, a pixel electrode for applying an electric field to the pixels, a common electrode, a storage capacitor Cst, and a thin film transistor 110 (TFT) for supplying a data voltage to the pixels are formed. . An alignment layer 120 for aligning liquid crystals is formed on the uppermost layer of the TFT array substrate 100.

도 6에서는 바텀 게이트 방식의 박막트랜지스터(110, TFT)가 도시되어 있지만 이에 한정되지 않고, 박막트랜지스터(110, TFT)는 탑 게이트 방식으로 형성될 수도 있다.In FIG. 6, a bottom gate type thin film transistor 110 (TFT) is shown, but the present invention is not limited thereto, and the thin film transistor 110 (TFT) may be formed in a top gate method.

한편, 본 발명의 박막트랜지스터(110, TFT)는 비정질 실리콘(a-Si) 박막트랜지스터(TFT), 저온 다결정 폴리 실리콘(LTPS: Low Temperature Poly Silicon) 박막트랜지스터(TFT) 또는 산화물 박막트랜지스터(Oxide TFT(IGZO: Indium Gallium Zinc Oxide TFT))가 적용될 수 있다.On the other hand, the thin film transistor 110 (TFT) of the present invention is an amorphous silicon (a-Si) thin film transistor (TFT), a low temperature polysilicon (LTPS) thin film transistor (TFT) or an oxide thin film transistor (Oxide TFT). (IGZO: Indium Gallium Zinc Oxide TFT)) can be applied.

이러한, 액정 디스플레이 장치는 픽셀 별로 픽셀 전극과 공통 전극 사이에 형성된 전계에 따라 액정의 배열 상태를 변화시키고, 액정의 배열을 통해 백라이트 유닛으로부터 공급되는 광의 투과율을 조절함으로써 화상을 표시하게 된다.The liquid crystal display device displays an image by changing an arrangement state of liquid crystals according to an electric field formed between a pixel electrode and a common electrode for each pixel, and adjusting transmittance of light supplied from the backlight unit through the arrangement of the liquid crystals.

도 7은 본 발명의 제1 실시 예에 따른 액정 디스플레이 장치의 실링 영역을 나타내는 단면도이다.7 is a cross-sectional view illustrating a sealing area of the liquid crystal display device according to the first exemplary embodiment of the present invention.

도 7을 참조하면, TFT 어레이 기판(100)의 패드 영역에는 액티브 영역에 형성된 픽셀들과 구동 회로부를 연결시키기 위한 복수의 링크 라인(130)과 구동 회로부의 일부 구성(예로서, 내장 쉬프트 레지스터 및 데이터 드라이버)이 형성되어 있다. 여기서, 복수의 링크 라인(130)은 게이트 링크, 데이터 링크 및 공통전압 배선으로 구성된다.Referring to FIG. 7, in the pad region of the TFT array substrate 100, a plurality of link lines 130 for connecting pixels formed in the active region and the driving circuit unit and some configurations of the driving circuit unit (for example, a built-in shift register and Data driver) is formed. Here, the plurality of link lines 130 are composed of a gate link, a data link, and a common voltage line.

TFT 어레이 기판(100)의 패드 영역 배면에는 TFT 어레이 기판(100)의 배면에는 백라이트 유닛으로부터 입사되는 빛을 차단시키기 위한 라이트 쉴드 레이어(140)가 형성된다.A light shield layer 140 is formed on the rear surface of the pad area of the TFT array substrate 100 to block light incident from the backlight unit on the rear surface of the TFT array substrate 100.

이러한, 라이트 쉴드 레이어(140)는 TFT 어레이 기판(100)의 제조 공정 중에 블랙매트릭스, 블랙 안료 또는 금속 물질을 TFT 어레이 기판(100)의 패드 영역 배면에 도포 또는 증착하여 형성할 수 있다.The light shield layer 140 may be formed by applying or depositing a black matrix, a black pigment, or a metal material on the rear surface of the pad area of the TFT array substrate 100 during the manufacturing process of the TFT array substrate 100.

라이트 쉴드 레이어(140)는 백라이트 유닛으로부터 입사되는 빛을 차단하여 빛 샘을 방지하고, 패드 영역에 형성된 박막트랜지스터 및 라인들에서 광 누설전류가 형성되지 않도록 한 것이다.The light shield layer 140 prevents light leakage by blocking light incident from the backlight unit, and prevents light leakage current from being formed in thin film transistors and lines formed in the pad area.

따라서, 라이트 쉴드 레이어(140)의 재료로써, 빛을 차단할 수 있는 물질이 모두 이용될 수 있으며, 라이트 쉴드 레이어(140)를 형성방법에 특별한 제한이 없다.Accordingly, as the material of the light shield layer 140, any material capable of blocking light may be used, and there is no particular limitation on a method of forming the light shield layer 140.

본 발명의 제1 실시 예에 따른 액정 디스플레이 장치는 TFT 어레이 기판(100)의 패드 영역 배면에 라이트 쉴드 레이어(140)가 형성되어 있어, 컬러필터 어레이 기판(200)의 비 표시 영역에는 블랙매트릭스가 형성되어 있지 않다. 즉, TFT 어레이 기판(100)의 패드 영역과 대응되는 컬러필터 어레이 기판(200) 영역에 블랙매트릭스가 미 형성된 구조를 가진다.In the liquid crystal display device according to the first embodiment of the present invention, since the light shield layer 140 is formed on the back of the pad area of the TFT array substrate 100, the black matrix is formed in the non-display area of the color filter array substrate 200. Not formed That is, it has a structure in which the black matrix is not formed in the area of the color filter array substrate 200 corresponding to the pad area of the TFT array substrate 100.

TFT 어레이 기판(100)과 컬러필터 어레이 기판(200)을 합착 공정 시, 컬러필터 어레이 기판(200) 또는 TFT 어레이 기판(100)의 비 표시 영역에 실런트(150, sealant)를 도포한다.During the bonding process of the TFT array substrate 100 and the color filter array substrate 200, a sealant 150 is applied to the non-display area of the color filter array substrate 200 or the TFT array substrate 100.

이후, 실런트(150)를 경화시켜 컬러필터 어레이 기판(200)과 TFT 어레이 기판(100) 합착하게 된다. 이때, 컬러필터 어레이 기판(200)의 정면 방향에서 자외선을 조사하여 실런트(150)를 경화시킨다.Thereafter, the sealant 150 is cured to bond the color filter array substrate 200 and the TFT array substrate 100. At this time, the sealant 150 is cured by irradiating ultraviolet rays from the front direction of the color filter array substrate 200.

여기서, 컬러필터 어레이 기판(200)의 비 표시 영역에 블랙매트릭스를 형성하지 않는 것은 두 기판(100, 200)의 합착을 위해 자외선을 조사하여 실런트(150)를 경화시킬 때, 컬러필터 어레이 기판(200)의 정면 방향 즉, 컬러필터 어레이 기판(200)의 상측 방향에서 자외선을 조사하기 위함이다.Here, not forming the black matrix in the non-display area of the color filter array substrate 200 means that when the sealant 150 is cured by irradiating ultraviolet rays to bond the two substrates 100 and 200, the color filter array substrate ( This is to irradiate ultraviolet rays from the front direction of 200 ), that is, the direction above the color filter array substrate 200.

본 발명의 제1 실시 예에 따른 액정 디스플레이 장치는 컬러필터 어레이 기판(200)의 비 표시 영역에 블랙매트릭스가 형성되어 있지 않음으로, 종래기술과 같이 라인들의 간섭 없이 자외선이 실런트(150)에 바로 조사되어 실런트(150)가 미 경화되는 불량을 개선시킬 수 있다.In the liquid crystal display device according to the first embodiment of the present invention, since the black matrix is not formed in the non-display area of the color filter array substrate 200, ultraviolet rays can be transmitted directly to the sealant 150 without interference from lines as in the prior art. It is irradiated to improve the defect that the sealant 150 is uncured.

본 발명의 제1 실시 예에 따른 액정 디스플레이 장치의 제조방법은 컬러필터 어레이 기판(200)의 정면 방향에서 자외선을 조사하여 실런트(150)를 경화시킴으로 액정 패널을 뒤집지 않고 합착 공정을 진행할 수 있어 택트 타임을 줄일 수 있다.The manufacturing method of the liquid crystal display device according to the first embodiment of the present invention cures the sealant 150 by irradiating ultraviolet rays from the front direction of the color filter array substrate 200 so that the bonding process can be performed without flipping the liquid crystal panel. You can shorten the time.

종래 기술에서는 도 2에 도시된 바와 같이, 박막트랜지스터 어레이 기판의 하부에서 자외선을 조사하여 실런트를 경화시킴으로 인해, 링크 라인들 사이로 자외선이 통과할 수 있도록 일정 간격을 두고 링크 라인들을 형성하여야 했다. 즉, 링크 라인들 사이의 간격이 넓게 형성되어야 함으로 그만큼 비 표시 영역의 사이즈가 증가하고 이로 인해 베젤 사이즈가 증가하였다.In the prior art, as shown in FIG. 2, since the sealant is cured by irradiating ultraviolet rays from the lower portion of the thin film transistor array substrate, link lines must be formed at regular intervals so that ultraviolet rays can pass between the link lines. That is, since the spacing between the link lines must be formed to be wide, the size of the non-display area increases accordingly, and thus the size of the bezel increases.

반면, 본 발명에서는 컬러필터 어레이 기판(200)의 정면 방향에서 자외선을 조사함으로 TFT 어레이 기판(100)의 패드 영역에 형성되는 링크 라인들(130)의 간격을 줄일 수 있다.On the other hand, in the present invention, by irradiating ultraviolet rays from the front direction of the color filter array substrate 200, the spacing between the link lines 130 formed in the pad region of the TFT array substrate 100 can be reduced.

이를 통해, 액정 패널의 비 표시 영역의 사이즈를 줄일 수 있고, 액정 패널의 외부를 감싸도록 형성된 베젤의 좌우측 사이즈(W1) 및 상하측 사이즈(W2)를 줄일 수 있다. 베젤 사이즈를 줄이면, 사용자에게 상대적으로 넓은 표시 화면을 제공할 수 있고, 액정 디스플레이 장치의 디자인 미감을 높일 수 있다.Accordingly, the size of the non-display area of the liquid crystal panel can be reduced, and the left and right sizes W1 and the upper and lower sizes W2 of the bezel formed to surround the outside of the liquid crystal panel can be reduced. If the bezel size is reduced, a relatively wide display screen can be provided to the user, and the aesthetics of the liquid crystal display device can be improved.

이하, 도 8 내지 도 14를 참조하여 본 발명의 실시 예에 따른 액정 디스플레이 장치의 베젤 사이즈를 감소시키는 구체적인 실시 예를 설명하기로 한다.Hereinafter, a specific embodiment of reducing a bezel size of a liquid crystal display device according to an embodiment of the present invention will be described with reference to FIGS. 8 to 14.

도 8은 본 발명의 제1 실시 예에 따른 액정 디스플레이 장치의 좌우측 베젤 사이즈를 설명하기 위한 도면이다.8 is a view for explaining the size of left and right bezels of the liquid crystal display device according to the first embodiment of the present invention.

도 8을 참조하면, 구동 회로부 중에서 내장 쉬프트 레지스터는 GIP(gate in panel) 방식으로 TFT 어레이 기판(100)의 좌우측 외곽에 형성될 수 있다.Referring to FIG. 8, among the driving circuit units, built-in shift registers may be formed on the left and right outer peripheries of the TFT array substrate 100 in a gate in panel (GIP) method.

비정질 실리콘(a-Si) 박막트랜지스터가 적용되고 액정 패널이 4.5인치의 화면 크기를 가지는 경우, GIP 영역(160)은 600um, GIP 링크는 350um, 공통전극 링크는 50um, 스크라이브 갭은 100um 및 실링 오버랩 영역은 100um의 사이즈를 가지도록 형성된다.When an amorphous silicon (a-Si) thin film transistor is applied and the liquid crystal panel has a screen size of 4.5 inches, the GIP area 160 is 600 um, the GIP link is 350 um, the common electrode link is 50 um, the scribe gap is 100 um, and the sealing overlap. The area is formed to have a size of 100um.

또한, 실런트(150)가 도포되는 실링 영역(170)은 GIP 링크로부터 실링 오버랩 영역까지 총 600um의 사이즈를 가진다.In addition, the sealing area 170 to which the sealant 150 is applied has a total size of 600 μm from the GIP link to the sealing overlap area.

여기서, 본 발명의 제1 실시 예에 따른 액정 디스플레이 장치는 컬러필터 어레이 기판(200)의 정면 방향에서 자외선 조사하여 실런트(150)를 경화시킴으로 GIP 영역(160)과 GIP 링크 사이에 별도의 링크 갭을 형성할 필요가 없다. 따라서, 종래 기술에서 200um의 간격으로 형성되는 링크 갭을 삭제할 수 있다.Here, in the liquid crystal display device according to the first embodiment of the present invention, a separate link gap between the GIP region 160 and the GIP link is cured by irradiating ultraviolet rays from the front direction of the color filter array substrate 200 to cure the sealant 150. There is no need to form. Accordingly, in the prior art, link gaps formed at intervals of 200 μm can be deleted.

또한, TFT 어레이 기판(100)에 형성되는 링크 라인들(130, GIP 링크 및 공통전극 링크의 라인들) 간의 간격을 줄이고, 스크라이브 갭의 사이즈를 줄여 200um의 갭을 삭제할 수 있다. 이를 통해, 액정 패널의 좌우측 비 표시 영역의 사이즈를 종래 기술 대비 400um 감소시킬 수 있다.In addition, a gap of 200 μm may be eliminated by reducing the spacing between the link lines 130 (lines of the GIP link and the common electrode link) formed on the TFT array substrate 100 and reducing the size of the scribe gap. Through this, the size of the left and right non-display areas of the liquid crystal panel can be reduced by 400 μm compared to the prior art.

도 9는 본 발명의 제1 실시 예에 따른 액정 디스플레이 장치의 상하측 베젤 사이즈를 설명하기 위한 도면이다.9 is a view for explaining the size of the upper and lower bezels of the liquid crystal display device according to the first embodiment of the present invention.

도 9를 참조하면, 데이터 드라이버(190, D-IC)는 COG(chip on glass) 방식으로 TFT 어레이 기판(100)의 상부 또는 하부의 외곽에 형성될 수 있다. 데이터 드라이버(190, D-IC)는 데이터 링크(195)를 통해 액티브 영역에 형성된 픽셀들에 신호를 공급하게 된다.Referring to FIG. 9, the data driver 190 (D-IC) may be formed on the upper or lower periphery of the TFT array substrate 100 in a chip on glass (COG) method. The data driver 190 (D-IC) supplies signals to pixels formed in the active area through the data link 195.

본 발명의 제1 실시 예에 따른 액정 디스플레이 장치는 컬러필터 어레이 기판(200)의 정면 방향에서 자외선 조사하여 실런트(150)를 경화시킴으로 데이터 링크(195)에 포함된 복수의 라인들의 간격을 넓게 형성할 필요가 없다. 따라서, 데이터 링크에 형성된 라인들 간격을 줄여 액정 패널의 상하측 비 표시영역의 사이즈를 줄일 수 있다.In the liquid crystal display device according to the first embodiment of the present invention, the sealant 150 is cured by irradiating ultraviolet rays in the front direction of the color filter array substrate 200 to form a wide spacing between a plurality of lines included in the data link 195 There is no need to do it. Accordingly, it is possible to reduce the size of the upper and lower non-display areas of the liquid crystal panel by reducing the spacing between lines formed in the data link.

비정질 실리콘(a-Si) 박막트랜지스터가 적용되고 액정 패널이 4.5인치의 화면 크기를 가지는 경우, 데이터 링크(195)의 복수의 라인들의 간격을 줄여 액티브 영역(180)과 데이터 드라이버(190) 간의 간격을 종래 기술 대비 500um 감소시켰다.When an amorphous silicon (a-Si) thin film transistor is applied and the liquid crystal panel has a screen size of 4.5 inches, the spacing between the active area 180 and the data driver 190 is reduced by reducing the spacing of the plurality of lines of the data link 195 Was reduced by 500um compared to the prior art.

이를 통해, 액티브 영역(180)과 데이터 드라이버(190)는 3.93m의 간격(c)을 가지도록 형성되고, 액티브 영역(180)으로부터 TFT 어레이 기판(100)의 상측 및 하측 끝단까지 6.43mm의 간격(d)을 가지도록 형성할 수 있다.Through this, the active region 180 and the data driver 190 are formed to have an interval c of 3.93 m, and an interval of 6.43 mm from the active region 180 to the upper and lower ends of the TFT array substrate 100 It can be formed to have (d).

이와 같이, 액정 패널의 좌우측 및 상하측의 비 표시 영역을 줄여 액정 패널의 외곽을 감싸도록 형성되는 베젤의 사이즈를 감소시킬 수 있다.In this way, the size of the bezel formed to surround the outside of the liquid crystal panel may be reduced by reducing the non-display areas on the left and right sides and upper and lower sides of the liquid crystal panel.

도 10은 본 발명의 제1 실시 예에 따른 액정 디스플레이 장치의 베젤 사이즈를 종래 기술과 대비하여 나타내는 도면이다.10 is a view showing a bezel size of a liquid crystal display device according to the first embodiment of the present invention compared to the prior art.

도 10을 참조하면, 액정 패널의 좌우측 비 표시 영역의 사이즈를 종래 기술 대비 400um 감소시켜, 베젤의 좌우측 사이즈를 1.1mm로 형성할 수 있다. 또한, 액정 패널의 상하측 비 표시 영역의 사이즈를 종래 기술 대비 500um 감소시켜, 베젤의 상하측 사이즈를 6.43mm로 형성할 수 있다.Referring to FIG. 10, by reducing the size of the left and right non-display areas of the liquid crystal panel by 400 μm compared to the prior art, the size of the left and right sides of the bezel may be formed to be 1.1 mm. In addition, by reducing the size of the upper and lower non-display areas of the liquid crystal panel by 500 μm compared to the prior art, the upper and lower sizes of the bezel may be formed to be 6.43 mm.

본 발명의 다른 실시 예로서, 저온 다결정 폴리 실리콘(LTPS) 박막트랜지스터가 적용되고 액정 패널이 4.5인치의 화면 크기를 가지는 경우, 액정 패널의 좌우측 비 표시 영역의 사이즈를 종래 기술 대비 500um 감소시켜, 베젤의 좌우측 사이즈를 1.0mm로 형성할 수 있다. 또한, 액정 패널의 상하측 비 표시 영역의 사이즈를 종래 기술 대비 1.23mm 감소시켜, 베젤의 상하측 사이즈를 5.7mm로 형성할 수 있다.As another embodiment of the present invention, when a low-temperature polycrystalline polysilicon (LTPS) thin film transistor is applied and the liquid crystal panel has a screen size of 4.5 inches, the size of the left and right non-display area of the liquid crystal panel is reduced by 500 um compared to the prior art, and the bezel The left and right sizes of can be formed to 1.0mm. In addition, the size of the upper and lower non-display areas of the liquid crystal panel may be reduced by 1.23 mm compared to the prior art, so that the size of the upper and lower sides of the bezel may be 5.7 mm.

도 11은 본 발명의 제2 실시 예에 따른 액정 디스플레이 장치의 좌우측 베젤 사이즈를 설명하기 위한 도면이고, 도 12는 본 발명의 제2 실시 예에 따른 액정 디스플레이 장치의 베젤 사이즈를 종래 기술과 대비하여 나타내는 도면이다.11 is a view for explaining the size of the left and right bezels of a liquid crystal display device according to a second embodiment of the present invention, and FIG. 12 is a view illustrating the bezel size of the liquid crystal display device according to the second embodiment of the present invention compared to the prior art. It is a drawing showing.

도 11 및 도 12를 참조하면, 산화물 박막트랜지스터(Oxide TFT(IGZO: Indium Gallium Zinc Oxide TFT))가 적용되고 액정 패널이 4.5인치의 화면 크기를 가지는 경우, GIP 영역(160)은 300um, GIP 링크는 350um, 공통전극 링크는 50um, 스크라이브 갭은 100um 및 실링 오버랩 영역은 100um의 사이즈를 가지도록 형성된다. 또한, 실런트(150)가 도포되는 실링 영역(170)은 GIP 링크로부터 실링 오버랩 영역까지 총 600um의 사이즈를 가진다.Referring to FIGS. 11 and 12, when an oxide TFT (IGZO: Indium Gallium Zinc Oxide TFT) is applied and the liquid crystal panel has a screen size of 4.5 inches, the GIP region 160 is 300 μm, and the GIP link. Is 350um, the common electrode link is 50um, the scribe gap is 100um, and the sealing overlap area is formed to have a size of 100um. In addition, the sealing area 170 to which the sealant 150 is applied has a total size of 600 μm from the GIP link to the sealing overlap area.

도 13에 도시된 바와 같이, 산화물 박막트랜지스터는(Oxide TFT)는 비정질 실리콘 박막트랜지스터(a-Si TFT)에 대비하여 동작 전류(I_on) 및 누설 전류(I_off)에 따른 동작 특성이 매우 우수하다.As shown in FIG. 13, the oxide thin film transistor (Oxide TFT) has excellent operating characteristics according to the operating current I_on and the leakage current I_off compared to an amorphous silicon thin film transistor (a-Si TFT).

따라서, 산화물 박막트랜지스터는(Oxide TFT)를 적용하는 경우, GIP 방식으로 형성된 내장 쉬프트 레지스터의 사이즈 및 데이터 드라이버의 사이즈를 줄여 액정 패널의 비 표시 영역의 사이즈를 줄일 수 있다.Accordingly, when the oxide thin film transistor (Oxide TFT) is applied, the size of the non-display area of the liquid crystal panel can be reduced by reducing the size of the built-in shift register formed by the GIP method and the size of the data driver.

산화물 박막트랜지스터를 적용하는 경우에 GIP 영역(160)의 사이즈를 종래 기술 대비 300um 줄이고, 종래 기술에서 200um의 간격으로 형성되는 링크 갭을 삭제할 수 있다.When the oxide thin film transistor is applied, the size of the GIP region 160 can be reduced by 300 μm compared to the prior art, and a link gap formed at an interval of 200 μm in the prior art can be eliminated.

또한, TFT 어레이 기판(100)에 형성되는 GIP 링크와 공통전극 링크의 라인들 간의 간격을 줄이고, 스크라이브 갭의 사이즈를 줄여 200um의 갭을 삭제할 수 있다.In addition, a gap of 200 μm may be eliminated by reducing the spacing between the lines of the GIP link and the common electrode link formed on the TFT array substrate 100 and reducing the size of the scribe gap.

이를 통해, 액정 패널의 좌우측 비 표시 영역의 사이즈를 종래 기술 대비 700um 감소시킬 수 있다.Through this, the size of the left and right non-display areas of the liquid crystal panel can be reduced by 700 μm compared to the prior art.

산화물 박막트랜지스터를 적용하는 경우에도 도 9를 참조하여 상술한 실시 예와 동일하게, 데이터 링크에 형성된 라인들 간격을 줄여 액정 패널의 상하측 비 표시영역의 사이즈를 줄일 수 있다.Even when the oxide thin film transistor is applied, the size of the upper and lower non-display areas of the liquid crystal panel may be reduced by reducing the spacing between lines formed in the data link, similar to the embodiment described above with reference to FIG. 9.

액티브 영역(180)으로부터 TFT 어레이 기판(100)의 상측 및 하측 끝단까지의 간격을 종래 기술 대비 500um 감소시켜, 액티브 영역(180)으로부터 TFT 어레이 기판(100)의 상측 및 하측 끝단까지의 간격(d)을 6.43mm로 형성할 수 있다.The distance from the active region 180 to the upper and lower ends of the TFT array substrate 100 is reduced by 500 μm compared to the prior art, so that the distance from the active region 180 to the upper and lower ends of the TFT array substrate 100 (d ) Can be formed to 6.43mm.

이와 같이, 액정 패널의 좌우측 및 상하측의 비 표시 영역을 줄여 액정 패널의 외곽을 감싸도록 형성되는 베젤의 사이즈를 감소시킬 수 있다.In this way, the size of the bezel formed to surround the outside of the liquid crystal panel may be reduced by reducing the non-display areas on the left and right sides and upper and lower sides of the liquid crystal panel.

도 12에 도시된 바와 같이, 액정 패널의 좌우측 비 표시 영역의 사이즈를 종래 기술 대비 700um 감소시켜, 베젤의 좌우측 사이즈를 0.8mm로 형성할 수 있다. 또한, 액정 패널의 상하측 비 표시 영역의 사이즈를 종래 기술 대비 500um 감소시켜, 베젤의 상하측 사이즈를 6.43mm로 형성할 수 있다.As shown in FIG. 12, by reducing the size of the left and right non-display areas of the liquid crystal panel by 700 μm compared to the prior art, the size of the left and right sides of the bezel can be formed to be 0.8 mm. In addition, by reducing the size of the upper and lower non-display areas of the liquid crystal panel by 500 μm compared to the prior art, the upper and lower sizes of the bezel may be formed to be 6.43 mm.

도 14는 데이터 링크를 듀얼 링크로 형성한 실시 예에 따른 베젤 사이즈를 설명하기 위한 도면이다.14 is a diagram illustrating a bezel size according to an embodiment in which a data link is formed as a dual link.

도 14를 참조하면, 액티브 영역(180)과 데이터 드라이버(190)를 연결하는 데이터 링크(195)의 라인들을 듀얼링크 방식으로 형성하면 액정 패널의 상하측 비 표시 영역의 사이즈를 종래 기술 대비 800um 감소시킬 수 있다. 이러한 경우, 베젤의 상하측 사이즈를 6.13mm로 형성할 수 있다.Referring to FIG. 14, when the lines of the data link 195 connecting the active area 180 and the data driver 190 are formed in a dual link method, the size of the upper and lower non-display areas of the liquid crystal panel is reduced by 800 μm compared to the prior art. I can make it. In this case, the size of the upper and lower sides of the bezel may be formed to 6.13mm.

상술한 본 발명의 실시 예들에 따른 액정 디스플레이 장치는 컬러필터 어레이 기판(200)의 정면 방향에서 자외선을 조사하여 실런트(150)를 경화시킴으로, 실런트(150)가 도포되는 실링 영역(170)이 패드 영역의 일부, 구체적으로 링크 라인(130)들과 오버랩 되더라도 실런트(150)를 원활히 경화시킬 수 있다.The liquid crystal display device according to the exemplary embodiments described above cures the sealant 150 by irradiating ultraviolet rays from the front direction of the color filter array substrate 200, so that the sealing area 170 to which the sealant 150 is applied is formed as a pad. Even if a portion of the region overlaps with the link lines 130 in detail, the sealant 150 may be smoothly cured.

또한, 실런트(150)가 도포되는 실링 영역(170)이 GIP 영역(160)의 일부와 오버랩 되더라도 실런트(150)를 원활히 경화시킬 수 있다. 패드 영역과 오버랩 되도록 실링 영역(170)을 형성하면 종래 기술 대비 실링 갭을 줄일 수 있어, 베젤의 사이즈를 더 줄일 수 있다.In addition, even if the sealing area 170 to which the sealant 150 is applied overlaps a part of the GIP area 160, the sealant 150 may be smoothly cured. When the sealing region 170 is formed to overlap the pad region, the sealing gap can be reduced compared to the prior art, and the size of the bezel can be further reduced.

이하, 도 15 내지 도 22를 참조하여 본 발명의 제3 및 제4 실시 예에 따른 액정 디스플레이 장치와 이의 제조방법에 대하여 설명하기로 한다.Hereinafter, a liquid crystal display device and a method of manufacturing the same according to the third and fourth embodiments of the present invention will be described with reference to FIGS. 15 to 22.

도 15는 본 발명의 제3 실시 예에 따른 액정 디스플레이 장치의 액정 패널 구조를 나타내는 도면이고, 도 16은 본 발명의 제3 실시 예에 따른 TFT 어레이 기판을 개략적으로 나타내는 평면도이다.15 is a diagram illustrating a structure of a liquid crystal panel of a liquid crystal display device according to a third exemplary embodiment of the present invention, and FIG. 16 is a plan view schematically illustrating a TFT array substrate according to a third exemplary embodiment of the present invention.

도 15 및 도 16을 참조하면, 액정 패널은 TFT 어레이 기판(100), 컬러필터 어레이 기판(200) 및 TFT 어레이 기판(100)과 컬러필터 어레이 기판(200) 사이에 개재된 액정층(LC)을 포함한다.15 and 16, the liquid crystal panel includes a TFT array substrate 100, a color filter array substrate 200, and a liquid crystal layer LC interposed between the TFT array substrate 100 and the color filter array substrate 200. Includes.

먼저, TFT 어레이 기판(100)은 화상을 표시하기 위한 복수의 픽셀이 형성된 액티브 영역(표시 영역)과, 구동 회로부와 픽셀을 연결시키기 복수의 링크 라인(130) 및 구동 회로부의 일부 구성이 형성된 패드 영역(비 표시 영역)을 포함한다.First, the TFT array substrate 100 includes an active area (display area) in which a plurality of pixels for displaying an image are formed, a plurality of link lines 130 for connecting the driving circuit unit and the pixels, and a pad on which a partial configuration of the driving circuit unit is formed. Includes an area (non-display area).

TFT 어레이 기판(100)의 액티브 영역(표시 영역)에는 서로 교차하도록 형성된 복수의 게이트 라인과 복수의 데이터 라인이 형성되어 있다. 또한, 픽셀 전극, 공통 전극, 스토리지 커패시터(Cst) 및 박막트랜지스터(110, TFT)가 형성된다.In the active area (display area) of the TFT array substrate 100, a plurality of gate lines and a plurality of data lines are formed to cross each other. In addition, a pixel electrode, a common electrode, a storage capacitor Cst, and a thin film transistor 110 (TFT) are formed.

TFT 어레이 기판(100)의 최상층에는 액정의 배향을 위한 배향막(120)이 형성되어 있다. 박막트랜지스터(TFT)는 각 픽셀 영역마다 형성되는 것으로, 인접한 게이트 라인과 데이터 라인에 접속된다.An alignment layer 120 for alignment of liquid crystals is formed on the uppermost layer of the TFT array substrate 100. The thin film transistor (TFT) is formed for each pixel area and is connected to adjacent gate lines and data lines.

픽셀 전극은 박막트랜지스터(TFT)에 접속되는 각 픽셀 영역에 형성된다. 이러한 픽셀 전극은 일정한 간격을 가지도록 복수로 형성되어 박막트랜지스터(TFT)의 드레인 전극에 전기적으로 접속된다.The pixel electrode is formed in each pixel area connected to the thin film transistor (TFT). A plurality of such pixel electrodes are formed to have a predetermined interval, and are electrically connected to the drain electrode of the thin film transistor TFT.

도 15에서는 바텀 게이트 방식의 박막트랜지스터(110, TFT)가 도시되어 있지만 이에 한정되지 않고, 박막트랜지스터(110, TFT)는 탑 게이트 방식으로 형성될 수도 있다.In FIG. 15, a bottom gate type thin film transistor 110 (TFT) is illustrated, but the present invention is not limited thereto, and the thin film transistor 110 (TFT) may be formed in a top gate method.

TFT 어레이 기판(100)의 패드 영역(비 표시 영역)에는 복수의 게이트 라인 각각에 접속된 내장 쉬프트 레지스터(165), 복수의 패드부(192, 193, 194) 및 복수의 링크 라인(130)이 형성되어 있다.In the pad area (non-display area) of the TFT array substrate 100, a built-in shift register 165 connected to each of a plurality of gate lines, a plurality of pad portions 192, 193, 194, and a plurality of link lines 130 are provided. Is formed.

도 16에 도시된 바와 같이, 복수의 패드부(192, 193, 194)는 데이터 패드부(192), 게이트 패드부(193), 및 공통 전압 패드부(194)를 포함하여 구성된다. 그리고, 복수의 링크 라인(130)은 공통 전압 배선(132), 게이트 링크(134) 및 데이터 링크(136)를 포함하여 구성된다.As shown in FIG. 16, the plurality of pad portions 192, 193, and 194 include a data pad portion 192, a gate pad portion 193, and a common voltage pad portion 194. In addition, the plurality of link lines 130 includes a common voltage line 132, a gate link 134, and a data link 136.

여기서, 복수의 링크 라인(130) 및 게이트 인 패널(GIP) 방식으로 TFT 어레이 기판(100)에 형성된 내장 쉬프트 레지스터(165)의 일부는 실런트(150)와 중첩된다.Here, the plurality of link lines 130 and a part of the built-in shift register 165 formed on the TFT array substrate 100 in a gate-in-panel (GIP) method overlap the sealant 150.

데이터 패드부(192)는 복수의 데이터 패드로 구성되며, TFT 어레이 기판(100)의 상측 일측면(첫 번째 게이트 라인의 위쪽)인 비 표시 영역의 상측에 일정한 간격을 두고 복수의 데이터 패드가 형성된다. 이러한, 데이터 패드부(192)는 데이터 드라이버(미도시)에 접속되어, 데이터 신호 즉, 데이터 전압을 공급받는다.The data pad part 192 is composed of a plurality of data pads, and a plurality of data pads are formed at regular intervals above the non-display area, which is one side of the upper side of the TFT array substrate 100 (above the first gate line). do. The data pad unit 192 is connected to a data driver (not shown) to receive a data signal, that is, a data voltage.

공통 전압 패드부(194)는 상기 게이트 패드부(193)의 일측에 형성된 적어도 하나의 공통 전압 패드를 포함한다. 이러한, 공통 전압 패드부(194)는 외부의 구동 회로부에 접속되어 공통 전압을 공급받는다.The common voltage pad part 194 includes at least one common voltage pad formed on one side of the gate pad part 193. The common voltage pad part 194 is connected to an external driving circuit to receive a common voltage.

데이터 링크(136)은 복수의 데이터 라인 각각으로부터 연장되어 데이터 패드부(113)의 데이터 패드 각각과 데이터 라인 각각을 전기적으로 접속시킨다.The data link 136 extends from each of the plurality of data lines to electrically connect each of the data pads and each of the data lines of the data pad unit 113.

공통 전압 배선(132)은 TFT 어레이 기판(100)의 일측면으로부터 일정한 간격만큼 이격되어 비 표시 영역에 형성된다. 이러한 공통 전압 배선(132)은 일정한 간격을 가지도록 형성되어 상기 공통 전압 패드부(194)에 공통적으로 접속되는 복수의 공통 전압 링크 배선으로 이루어진다. 이때, 상기 복수의 공통 전압 링크 배선은 하나 또는 복수의 공통 전압 링크 연장 배선을 통해 공통 전압 패드부(194)에 전기적으로 접속된다.The common voltage wiring 132 is spaced apart from one side of the TFT array substrate 100 by a predetermined interval and formed in the non-display area. The common voltage wiring 132 includes a plurality of common voltage link wirings that are formed to have a predetermined interval and are commonly connected to the common voltage pad portion 194. In this case, the plurality of common voltage link wires are electrically connected to the common voltage pad part 194 through one or a plurality of common voltage link extension wires.

게이트 패드부(193)는 상기 데이터 패드부(192)의 일측에 일정한 간격을 가지도록 형성된 복수의 게이트 패드를 포함한다. 이러한 게이트 패드부(193)에는 외부에 형성된 구동 회로부(미도시)로부터 게이트 제어 신호가 공급된다.The gate pad part 193 includes a plurality of gate pads formed to have a predetermined interval on one side of the data pad part 192. A gate control signal is supplied to the gate pad unit 193 from an externally formed driving circuit unit (not shown).

이때, 게이트 제어 신호는 게이트 스타트 신호(Vst), 복수의 클럭 신호(CLK1, CLK2, CLK3, CLK4), 정방향 신호(FWD), 역방향 신호(BWD), 리셋 신호(Vend), 기저 전압(Vss) 등으로 이루어질 수 있다.At this time, the gate control signal is a gate start signal (Vst), a plurality of clock signals (CLK1, CLK2, CLK3, CLK4), a forward signal (FWD), a reverse signal (BWD), a reset signal (Vend), and a base voltage (Vss). And the like.

게이트 패드부(193)는 게이트 링크(134)에 의해 게이트 인 패널(GIP) 방식으로 TFT 어레이 기판(100)의 일측 또는 양측에 형성된 내장 쉬프트 레지스터(165)에 접속된다. 게이트 패드부(193) 및 게이트 링크(134)를 경유하여 외부의 구동 회로부로부터의 게이트 제어 신호가 내장 쉬프트 레지스터(165)에 공급된다.The gate pad portion 193 is connected to the built-in shift register 165 formed on one or both sides of the TFT array substrate 100 in a gate-in-panel (GIP) method by a gate link 134. A gate control signal from an external driving circuit unit is supplied to the built-in shift register 165 via the gate pad unit 193 and the gate link 134.

게이트 링크(134)는 공통 전압 배선(132)과 내장 쉬프트 레지스터(165) 사이에 일정한 간격을 가지도록 형성된 게이트 스타트 신호 라인, 복수의 클럭 신호 라인, 정방향 신호 라인, 역방향 신호 라인, 리셋 신호 라인, 기저 전압 라인 등을 포함하여 이루어진다.The gate link 134 includes a gate start signal line, a plurality of clock signal lines, a forward signal line, a reverse signal line, a reset signal line, formed to have a constant interval between the common voltage line 132 and the built-in shift register 165, It includes a base voltage line and the like.

게이트 링크(134)의 각 신호 라인은 게이트 패드부(193)의 게이트 패드에 전기적으로 접속된다. 그리고, 게이트 링크(134)의 각 신호 라인은 내장 쉬프트 레지스터(165)에 선택적으로 접속된다.Each signal line of the gate link 134 is electrically connected to a gate pad of the gate pad portion 193. Then, each signal line of the gate link 134 is selectively connected to the built-in shift register 165.

상기 게이트 링크(134)의 각 신호 라인은 인접한 신호 라인 간의 신호 간섭에 영향을 받지 않는 최소한의 범위로 설정된 간격으로 형성된다.Each signal line of the gate link 134 is formed at intervals set to a minimum range that is not affected by signal interference between adjacent signal lines.

게이트 링크(134)의 각 신호 라인과 중첩되도록 실런트(150)가 형성되고, 실런트(150)의 경화를 위한 자외선(UV)의 조사가 컬러필터 어레이 기판(200)의 상측방향에서 이루어지므로, 게이트 링크(134)의 각 신호 라인들 간의 간격을 넓게 형성하지 않아도 된다.Since the sealant 150 is formed so as to overlap each signal line of the gate link 134, and ultraviolet (UV) irradiation for curing the sealant 150 is performed in the upper direction of the color filter array substrate 200, the gate It is not necessary to form a wide spacing between the signal lines of the link 134.

이에 따라, 본 발명은 게이트 링크(134)의 각 신호 라인을 최대한 좁은 간격으로 형성함으로써 비 표시 영역의 사이즈를 줄이고, 결과적으로 베젤 사이즈를 줄일 수 있다.Accordingly, according to the present invention, the size of the non-display area can be reduced by forming each signal line of the gate link 134 at the narrowest interval possible, and as a result, the size of the bezel can be reduced.

도 17은 도 16에 도시된 내장 쉬프트 레지스터와 게이트 링크부의 일부를 개략적으로 나타내는 회로도이다.17 is a circuit diagram schematically showing a part of the built-in shift register and the gate link shown in FIG. 16.

도 17을 결부하면, 내장 쉬프트 레지스터(165)는 상기 게이트 링크(134)와 표시 영역 사이에 형성되어 상기 게이트 링크(134)에 접속됨과 아울러, 복수의 게이트 라인 각각에 접속된다. 이러한, 내장 쉬프트 레지스터(165)는 게이트 라인 각각에 접속된 복수의 스테이지(ST1, ST2, ST3, ‥‥)를 포함하여 구성된다.Referring to FIG. 17, the built-in shift register 165 is formed between the gate link 134 and the display area to be connected to the gate link 134 and connected to each of a plurality of gate lines. The built-in shift register 165 includes a plurality of stages (ST1, ST2, ST3, ...) connected to each of the gate lines.

복수의 스테이지(ST1, ST2, ST3, ??) 각각은 제 1 및 제 2 스위칭 소자(T1, T2) 및 노드 제어부(165a)를 포함하여 구성된다.Each of the plurality of stages ST1, ST2, ST3, and ?? includes first and second switching elements T1 and T2 and a node controller 165a.

제 1 및 제 2 스위칭 소자(T1, T2)는 하나의 게이트 라인에 공통적으로 접속된다.The first and second switching elements T1 and T2 are commonly connected to one gate line.

제 1 스위칭 소자(T1)는 노드 제어부(165a)의 제어에 따라 턴-온되어, 게이트 링크(134)에 형성된 복수의 클럭 신호 라인 중 어느 하나로부터 공급되는 클럭 신호(CLK)를 게이트 신호로써 게이트 라인에 공급한다.The first switching element T1 is turned on under the control of the node controller 165a, and uses a clock signal CLK supplied from any one of a plurality of clock signal lines formed in the gate link 134 as a gate signal. Supply to the line.

제 2 스위칭 소자(T2)는 노드 제어부(165a)의 제어에 따라 턴-온되어, 게이트 링크(134)에 형성된 기저 전압 라인으로부터 공급되는 기저 전압(Vss)을 게이트 라인에 공급한다.The second switching element T2 is turned on under the control of the node controller 165a to supply the ground voltage Vss supplied from the ground voltage line formed in the gate link 134 to the gate line.

노드 제어부(165a)는 제 1 스위칭 소자(T1)에 게이트 전극에 접속된 제 1 노드(N1)와 제 2 스위칭 소자(T2)에 게이트 전극에 접속된 제 2 노드(N2)에 접속에 접속됨과 아울러, 게이트 링크(134)의 게이트 스타트 신호 라인, 정방향 신호 라인, 역방향 신호 라인, 리셋 신호 라인, 기저 전압 라인 각각에 접속된다.The node control unit 165a is connected to the first node N1 connected to the gate electrode to the first switching element T1 and the second node N2 connected to the gate electrode to the second switching element T2. In addition, each of the gate start signal line, the forward signal line, the reverse signal line, the reset signal line, and the base voltage line of the gate link 134 are connected.

이러한, 노드 제어부(165a)는 게이트 링크(134)의 게이트 스타트 신호 라인으로부터 공급되는 게이트 스타트 신호(Vst) 또는 이전단 스테이지에서 출력되는 게이트 신호, 정방향 신호(FWD), 역방향 신호(BWD), 및 리셋 신호(Vend)에 따라 제 1 및 제 2 노드(N1, N2) 상의 전압을 제어한다.The node controller 165a includes a gate start signal Vst supplied from the gate start signal line of the gate link 134 or a gate signal output from the previous stage, a forward signal FWD, a reverse signal BD, and The voltages on the first and second nodes N1 and N2 are controlled according to the reset signal Vend.

이를 위해, 노드 제어부(165a)는 게이트 스타트 신호(Vst) 또는 이전단 스테이지에서 출력되는 게이트 신호, 정방향 신호(FWD), 역방향 신호(BWD), 및 리셋 신호(Vend)에 따라 유기적으로 스위칭되어 제 1 및 제 2 노드(N1, N2) 상의 전압을 복수의 노드 제어 스위칭 소자(미도시) 및 적어도 하나의 커패시터(미도시)를 포함하여 이루어진다.To this end, the node controller 165a is organically switched according to the gate start signal Vst or the gate signal output from the previous stage, the forward signal FWD, the reverse signal BWD, and the reset signal Vend. The voltage on the first and second nodes N1 and N2 includes a plurality of node control switching elements (not shown) and at least one capacitor (not shown).

상기 제 1 스위칭 소자(T1)는 게이트 라인에 고전압의 게이트 신호를 공급하기 위한 상대적으로 넓은 채널 폭(또는 면적)을 가지도록 형성되는 것이 바람직하다. 이에 따라, 상기 제 1 스위칭 소자(T1)는 게이트 링크(134)에 인접하도록 배치된다.The first switching element T1 is preferably formed to have a relatively wide channel width (or area) for supplying a high voltage gate signal to a gate line. Accordingly, the first switching element T1 is disposed adjacent to the gate link 134.

다시, 도 15를 참조하면, 컬러필터 어레이 기판(200)은 컬러필터(210), 블랙매트릭스(220), 오버코트층(230), 컬럼스페이서(240) 및 배향막(120)을 포함한다. 도 15에서는 백라이트 유닛으로부터의 광을 레드, 그린 및 블루의 색광을 변환시키기 위한 복수의 컬러필터(210) 중에서 하나의 컬러필터(210)를 도시하고 있다.Referring again to FIG. 15, the color filter array substrate 200 includes a color filter 210, a black matrix 220, an overcoat layer 230, a column spacer 240, and an alignment layer 120. In FIG. 15, one color filter 210 is shown among a plurality of color filters 210 for converting red, green, and blue color light from the backlight unit.

컬러필터 어레이 기판(200)의 비 표시 영역 중에서, 실런트(150)가 형성된 영역에는 블랙매트릭스가 형성되어 있지 않다. 즉, TFT 어레이 기판(100)의 패드 영역과 대응되는 컬러필터 어레이 기판(200) 영역에 블랙매트릭스가 미 형성된 구조를 가진다.In the non-display area of the color filter array substrate 200, the black matrix is not formed in the area where the sealant 150 is formed. That is, it has a structure in which the black matrix is not formed in the area of the color filter array substrate 200 corresponding to the pad area of the TFT array substrate 100.

도 18을 참조하면, TFT 어레이 기판(100)과 컬러필터 어레이 기판(200)을 합착 공정 시, 컬러필터 어레이 기판(200) 또는 TFT 어레이 기판(100)의 비 표시 영역에 실런트(150, sealant)를 형성한다.Referring to FIG. 18, when the TFT array substrate 100 and the color filter array substrate 200 are bonded together, a sealant 150 is provided in the non-display area of the color filter array substrate 200 or the TFT array substrate 100. To form.

이후, 자외선(UV)으로 실런트(150)를 경화시켜 컬러필터 어레이 기판(200)과 TFT 어레이 기판(100) 합착하게 된다. 컬러필터 어레이 기판(200)의 정면 방향에서 자외선을 조사하여 실런트(150)를 경화시킨다.Thereafter, the sealant 150 is cured with ultraviolet (UV) light to adhere the color filter array substrate 200 and the TFT array substrate 100. The sealant 150 is cured by irradiating ultraviolet rays from the front direction of the color filter array substrate 200.

이때, 컬러필터 어레이 기판(200)의 정면 방향 즉, 컬러필터 어레이 기판(200)의 상측 방향에서 자외선을 조사하여 실런트(150)를 경화시키는데, 자외선이 실런트(150)에 원활히 조사될 수 있도록 컬러필터 어레이 기판(200)의 비 표시 영역 중에서 실런트(150)가 형성된 영역에는 블랙매트릭스(220)를 형성하지 않는다.At this time, the sealant 150 is cured by irradiating ultraviolet rays from the front direction of the color filter array substrate 200, that is, the upper direction of the color filter array substrate 200, so that the ultraviolet rays can be smoothly irradiated to the sealant 150. The black matrix 220 is not formed in the non-display area of the filter array substrate 200 in which the sealant 150 is formed.

본 발명의 제3 실시 예에 따른 액정 디스플레이 장치의 제조방법은, 컬러필터 어레이 기판(200)의 비 표시 영역 중에서 실런트(150)가 형성된 영역에 블랙매트릭스(220)를 형성하지 있지 않음으로, 자외선이 실런트(150)에 바로 조사되어 실런트(150)가 미 경화되는 불량을 개선시킬 수 있다.In the manufacturing method of the liquid crystal display device according to the third embodiment of the present invention, the black matrix 220 is not formed in the non-display area of the color filter array substrate 200 in which the sealant 150 is formed. It is directly irradiated to the sealant 150 to improve a defect in which the sealant 150 is uncured.

또한, 컬러필터 어레이 기판(200)의 정면 방향에서 자외선을 조사하여 실런트(150)를 경화시킴으로 TFT 어레이 기판(100)의 패드 영역에 형성되는 링크 라인들(130)의 간격을 줄일 수 있다.In addition, by irradiating ultraviolet rays from the front direction of the color filter array substrate 200 to cure the sealant 150, the spacing between the link lines 130 formed in the pad region of the TFT array substrate 100 may be reduced.

본 발명의 제3 실시 예에 따른 액정 디스플레이 장치는 공통 전압 배선(132)과 게이트 링크(134) 및 내장 쉬프트 레지스터(165)의 상부에 실런트(150)가 중첩되도록 형성된다.In the liquid crystal display device according to the third embodiment of the present invention, the sealant 150 is formed to overlap the common voltage line 132, the gate link 134, and the built-in shift register 165.

이에 따라, TFT 어레이 기판(100)에서 실런트(150)가 공통 전압 배선(132)과 게이트 링크(134) 및 내장 쉬프트 레지스터(165)의 일부와 중첩됨으로써, 액정 패널의 외부를 감싸도록 형성된 베젤의 좌우측 사이즈(W1) 및 상하측 사이즈(W2)를 줄일 수 있다.Accordingly, in the TFT array substrate 100, the sealant 150 overlaps the common voltage line 132, the gate link 134, and a part of the built-in shift resistor 165, so that the bezel formed to surround the outside of the liquid crystal panel The left and right sizes W1 and the upper and lower sizes W2 can be reduced.

베젤 사이즈를 줄이면, 사용자에게 상대적으로 넓은 표시 화면을 제공할 수 있고, 액정 디스플레이 장치의 디자인 미감을 높일 수 있다.If the bezel size is reduced, a relatively wide display screen can be provided to the user, and the aesthetics of the liquid crystal display device can be improved.

도 19는 본 발명의 제3 실시 예에 따른 액정 디스플레이 장치의 베젤 사이즈를 설명하기 위한 도면이다.19 is a diagram illustrating a bezel size of a liquid crystal display device according to a third exemplary embodiment of the present invention.

도 19를 참조하면, 본 발명의 제3 실시 예에 따른 액정 디스플레이 장치는 컬러필터 어레이 기판(200)의 정면 방향에서 자외선 조사하여 실런트(150)를 경화시킴으로 GIP 영역(160)과 GIP 링크 사이에 별도의 링크 갭을 형성할 필요가 없다.Referring to FIG. 19, in the liquid crystal display device according to the third embodiment of the present invention, the sealant 150 is cured by irradiating ultraviolet rays from the front direction of the color filter array substrate 200, so that between the GIP region 160 and the GIP link. There is no need to form a separate link gap.

따라서, 본 발명의 제3 실시 예에 따른 액정 디스플레이 장치는 TFT 어레이 기판(100)에 형성되는 링크 라인들(130) 간의 간격을 줄이고, 종래 기술에서 200um의 간격으로 형성되는 링크 갭을 삭제할 수 있다. 또한, 스크라이브 갭의 사이즈를 줄이고, 실런트(150)를 링크 라인들(130) 및 GIP 영역(160)의 일부와 오버랩 시켜 액정 패널의 좌우측 비 표시 영역의 사이즈를 종래 기술 대비 400um 감소시킬 수 있다. 이를 통해, 액정 디스플레이 장치의 좌우측 베젤 사이즈를 1.1mm로 줄일 수 있다.Accordingly, the liquid crystal display device according to the third embodiment of the present invention can reduce the spacing between the link lines 130 formed on the TFT array substrate 100, and eliminate the link gaps formed at 200 μm spacing in the prior art. . In addition, by reducing the size of the scribe gap and overlapping the sealant 150 with a portion of the link lines 130 and the GIP region 160, the size of the left and right non-display areas of the liquid crystal panel may be reduced by 400 μm compared to the prior art. Through this, the size of the left and right bezels of the liquid crystal display device can be reduced to 1.1 mm.

도 20은 본 발명의 제4 실시 예에 따른 액정 디스플레이 장치의 액정 패널 구조를 나타내는 도면이고, 도 21은 본 발명의 제4 실시 예에 따른 액정 디스플레이 장치의 제조방법을 설명하기 위한 도면이다.FIG. 20 is a diagram illustrating a structure of a liquid crystal panel of a liquid crystal display device according to a fourth embodiment of the present invention, and FIG. 21 is a view for explaining a method of manufacturing a liquid crystal display device according to the fourth embodiment of the present invention.

본 발명의 제4 실시 예에 따른 액정 디스플레이 장치의 TFT 어레이 기판(100)은 도 15 내지 도 17을 참조하여 설명한 본 발명의 제3 실시 예와 동일함으로 이에 대한 상세한 설명은 생략한다.Since the TFT array substrate 100 of the liquid crystal display device according to the fourth embodiment of the present invention is the same as the third embodiment of the present invention described with reference to FIGS. 15 to 17, a detailed description thereof will be omitted.

도 20 및 도 21을 참조하면, 컬러필터 어레이 기판(200)은 컬러필터(210), 블랙매트릭스(220), 오버코트층(230), 컬럼스페이서(240), 배향막(120) 및 더미 컬러필터(215)를 포함한다.20 and 21, the color filter array substrate 200 includes a color filter 210, a black matrix 220, an overcoat layer 230, a column spacer 240, an alignment layer 120, and a dummy color filter. 215).

도 21 및 도 22에서는 백라이트 유닛으로부터의 광을 레드, 그린 및 블루의 색광을 변환시키기 위한 복수의 컬러필터(210) 중에서 하나의 컬러필터(210)를 도시하고 있다.21 and 22 illustrate one color filter 210 among a plurality of color filters 210 for converting red, green, and blue color light from the backlight unit.

컬러필터 어레이 기판(200)의 비 표시 영역 중에서, 실런트(150)와 중첩되도록 더미 컬러필터(215)가 형성되어 있다. 이때, 실런트(150)가 형성된 영역에는 블랙매트릭스(220)가 형성되어 있지 않다.A dummy color filter 215 is formed to overlap the sealant 150 in the non-display area of the color filter array substrate 200. In this case, the black matrix 220 is not formed in the region where the sealant 150 is formed.

컬러필터 어레이 기판(200) 또는 TFT 어레이 기판(100)의 비 표시 영역에 실런트(150)를 형성하고, 자외선(UV)으로 실런트(150)를 경화시켜 컬러필터 어레이 기판(200)과 TFT 어레이 기판(100) 합착하게 된다. 컬러필터 어레이 기판(200)의 정면 방향에서 자외선을 조사하여 실런트(150)를 경화시킨다.The color filter array substrate 200 and the TFT array substrate are formed by forming the sealant 150 in the non-display area of the color filter array substrate 200 or the TFT array substrate 100, and curing the sealant 150 with ultraviolet rays (UV). (100) will be cemented. The sealant 150 is cured by irradiating ultraviolet rays from the front direction of the color filter array substrate 200.

이때, 실런트(150)가 형성된 영역에는 블랙매트릭스(220)가 없고, 다만 더미 컬러필터(215)가 형성되어 있어 컬러필터 어레이 기판(200)의 상측 방향에서 자외선이 실런트(150)에 원활히 조사된다.In this case, there is no black matrix 220 in the region where the sealant 150 is formed, but the dummy color filter 215 is formed so that ultraviolet rays are smoothly irradiated to the sealant 150 from the upper direction of the color filter array substrate 200. .

또한, 더미 컬러필터(215)가 링크 라인(130) 및 GIP 영역(160)의 일부와 중첩되도록 형성되어 외부 광이 TFT 어레이 기판에 유입되는 것을 감소시킬 수 있다.In addition, since the dummy color filter 215 is formed to overlap a portion of the link line 130 and the GIP region 160, it is possible to reduce the inflow of external light into the TFT array substrate.

본 발명의 제4 실시 예에 따른 액정 디스플레이 장치의 제조방법은, 컬러필터 어레이 기판(200)의 비 표시 영역 중에서 실런트(150)가 형성된 영역에 블랙매트릭스(220)를 형성하지 있지 않음으로, 자외선이 실런트(150)에 바로 조사되어 실런트(150)가 미 경화되는 불량을 개선시킬 수 있다.In the manufacturing method of the liquid crystal display device according to the fourth embodiment of the present invention, the black matrix 220 is not formed in the non-display area of the color filter array substrate 200 in which the sealant 150 is formed. It is directly irradiated to the sealant 150 to improve a defect in which the sealant 150 is uncured.

도 20 및 도 21에 도시하지 않았지만, 복수의 링크 라인(130) 및 GIP 영역(160)과 중첩되도록 TFT 어레이 기판(100)의 배면에 라이트 쉴드 레이어가 더 형성될 수 있다. 라이트 쉴드 레이어가 더 형성되면, 백라이트 유닛에서 생성된 광이 복수의 링크 라인(130) 및 내장 쉬프트 레지스터(165)에 입사되는 것을 방지할 수 있어 내장 쉬프트 레지스터(165)의 구동 신뢰성을 더 높일 수 있다.Although not illustrated in FIGS. 20 and 21, a light shield layer may be further formed on the rear surface of the TFT array substrate 100 to overlap the plurality of link lines 130 and the GIP region 160. When the light shield layer is further formed, it is possible to prevent the light generated from the backlight unit from being incident on the plurality of link lines 130 and the built-in shift register 165, thereby further enhancing the driving reliability of the built-in shift register 165. have.

도 22는 내장 쉬프트 레지스터에 외부 광이 유입되는 것을 줄여, 내장 쉬프트 레지스터의 구동 신뢰성을 향상되는 효과를 설명하기 위한 도면이다.22 is a view for explaining an effect of improving the driving reliability of the built-in shift register by reducing the inflow of external light into the built-in shift register.

도 22를 결부하면, 블랙매트릭스(220)가 실런트(150)와 중첩되는 영역에는 형성되어 있지 않아, 외부 광이 TFT 어레이 기판(100)에 형성된 복수의 링크 라인(130) 및 GIP 영역(160) 즉, 내장 쉬프트 레지스터(165)에 입사될 수 있다.Referring to FIG. 22, the black matrix 220 is not formed in the region overlapping the sealant 150, so that external light is formed on the TFT array substrate 100 and the plurality of link lines 130 and the GIP region 160 That is, it may be incident on the built-in shift register 165.

외부 광이 링크 라인(130) 및 내장 쉬프트 레지스터(165)에 입사되면 광 누설전류가 발생되고, 이로 인해 내장 쉬프트 레지스터가 오동작을 일으킬 수 있다.When external light enters the link line 130 and the built-in shift register 165, a light leakage current is generated, which may cause the built-in shift register to malfunction.

컬러필터(210)는 컬러에 따라 다소 차이는 있으나 입사되는 광의 20~30%를 차단하게 하므로, 더미 컬러필터(215)를 통해 외부 광이 TFT 어레이 기판으로 유입되는 외부 광을 감소시킬 수 있다.Although the color filter 210 is somewhat different depending on the color, since it blocks 20 to 30% of the incident light, it is possible to reduce the external light flowing into the TFT array substrate through the dummy color filter 215.

여기서, 더미 컬러필터(215)는 컬러필터(210)를 형성할 때와 동일하게 블랙매트릭스가 삭제된 영역에 레드 레진(red resin), 그린 레진(green resin) 또는 블루 레진(blue resin)으로 형성할 수 있다.Here, the dummy color filter 215 is formed of red resin, green resin, or blue resin in the area where the black matrix has been deleted in the same manner as when the color filter 210 is formed. can do.

도 22에서는 하나의 컬러 레진으로 더미 컬러필터(215)를 형성하는 것으로 도시하였으나, 2개 또는 3개의 컬러 레진이 중첩된 구조로 더미 컬러필터(215)를 형성할 수도 있다. 2개 또는 3개의 컬러 레진이 중첩된 구조로 더미 컬러필터(215)를 형성하면 외부 광이 TFT 어레이 기판으로 유입되는 외부 광을 더욱 감소시킬 수 있다.22 illustrates that the dummy color filter 215 is formed from one color resin, the dummy color filter 215 may be formed in a structure in which two or three color resins are overlapped. When the dummy color filter 215 is formed in a structure in which two or three color resins are overlapped, external light flowing into the TFT array substrate can be further reduced.

도 23은 본 발명의 제4 실시 예에 따른 액정 디스플레이 장치의 베젤 사이즈를 설명하기 위한 도면이다.23 is a diagram illustrating a bezel size of a liquid crystal display device according to a fourth exemplary embodiment of the present invention.

도 23을 참조하면, 본 발명의 제4 실시 예에 따른 액정 디스플레이 장치는 컬러필터 어레이 기판(200)의 정면 방향에서 자외선 조사하여 실런트(150)를 경화시킴으로 GIP 영역(160)과 GIP 링크 사이에 별도의 링크 갭을 형성할 필요가 없다.Referring to FIG. 23, in the liquid crystal display device according to the fourth embodiment of the present invention, the sealant 150 is cured by irradiating ultraviolet rays from the front direction of the color filter array substrate 200, so that between the GIP region 160 and the GIP link. There is no need to form a separate link gap.

본 발명의 제4 실시 예에 따른 액정 디스플레이 장치는 공통 전압 배선(132)과 게이트 링크(134) 및 내장 쉬프트 레지스터(165)의 상부에 실런트(150)가 중첩되도록 형성된다.In the liquid crystal display device according to the fourth exemplary embodiment of the present invention, the sealant 150 is formed to overlap the common voltage line 132, the gate link 134, and the built-in shift register 165.

TFT 어레이 기판(100)에서 실런트(150)가 공통 전압 배선(132)과 게이트 링크(134) 및 내장 쉬프트 레지스터(165)의 일부와 중첩됨으로써, 액정 패널의 좌우측 비 표시 영역의 사이즈를 종래 기술 대비 400um 감소시킬 수 있다. 이에 따라, 액정 패널의 외부를 감싸도록 형성된 베젤의 좌우측 사이즈를 1.1mm로 줄일 수 있다.In the TFT array substrate 100, the sealant 150 overlaps with the common voltage line 132, the gate link 134, and a part of the built-in shift register 165, thereby reducing the size of the left and right non-display areas of the liquid crystal panel compared to the prior art. Can reduce 400um. Accordingly, the size of the left and right sides of the bezel formed to surround the outside of the liquid crystal panel can be reduced to 1.1 mm.

이와 같이, 베젤 사이즈를 줄임으로써 사용자에게 상대적으로 넓은 표시 화면을 제공할 수 있고, 액정 디스플레이 장치의 디자인 미감을 높일 수 있다.In this way, by reducing the size of the bezel, a relatively wide display screen can be provided to the user, and the aesthetic design of the liquid crystal display device can be improved.

또한, 링크 라인(130) 및 GIP 영역(160)의 일부와 중첩되도록 더미 컬러필터(215)를 형성하여, 실런트(150)와 중첩되는 영역에 블랙매트릭스를 삭제하여 구조에서도 외부 광의 유입에 따른 내장 쉬프트 레지스터(165)의 구동 신뢰성을 확보할 수 있다.In addition, by forming a dummy color filter 215 to overlap a portion of the link line 130 and the GIP region 160, the black matrix is deleted in the region overlapping with the sealant 150, Driving reliability of the shift register 165 can be ensured.

상술한 본 발명의 실시 예에 따른 액정 디스플레이 장치와 이의 제조방법은 베젤의 사이즈를 줄임으로써, 사용자에게 상대적으로 넓은 표시 화면을 제공할 수 있고, 액정 디스플레이 장치의 디자인 미감을 높일 수 있다.The liquid crystal display device and its manufacturing method according to the exemplary embodiment described above can provide a relatively wide display screen to the user by reducing the size of the bezel and enhance the aesthetic design of the liquid crystal display device.

또한, 본 발명의 실시 예에 따른 액정 디스플레이 장치의 제조방법은 컬러필터 어레이 기판의 정면 방향에서 자외선을 조사하여 액정 패널의 실링 불량을 개선하고, 액정 패널의 합착 공정의 택트 타임을 줄여 액정 디스플레이 장치의 제조 효율을 높일 수 있다.In addition, the manufacturing method of a liquid crystal display device according to an embodiment of the present invention is to improve the sealing defect of the liquid crystal panel by irradiating ultraviolet rays from the front direction of the color filter array substrate, and reduce the tact time of the bonding process of the liquid crystal display device. Can increase the manufacturing efficiency of

본 발명이 속하는 기술분야의 당 업자는 상술한 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다.Those skilled in the art to which the present invention pertains will be able to understand that the above-described present invention can be implemented in other specific forms without changing the technical spirit or essential features thereof. Therefore, it should be understood that the embodiments described above are illustrative in all respects and not limiting.

본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.The scope of the present invention is indicated by the claims to be described later rather than the detailed description, and all changes or modified forms derived from the meaning and scope of the claims and their equivalent concepts should be interpreted as being included in the scope of the present invention. do.

100: 박막트랜지스터 어레이 기판 110: 박막트랜지스터
120: 배향막 130: 링크 라인
132: 공통전압 배선 134: 게이트 링크
136: 데이터 링크 140: 라이트 쉴드 레이어
150: 실런트 160: GIP 영역
165: 내장 쉬프트 레지스터 165a: 노드 제어부
170: 실링 영역 180: 액티브 영역
190: 데이터 드라이버 192: 데이터 패드부
193: 게이트 패드부 194: 공통전압 패드부
200: 컬러필터 어레이 기판 210: 컬러필터
220: 블랙매트릭스 230: 오버코트층
240: 스페이서
100: thin film transistor array substrate 110: thin film transistor
120: alignment layer 130: link line
132: common voltage wiring 134: gate link
136: data link 140: light shield layer
150: sealant 160: GIP area
165: built-in shift register 165a: node control unit
170: sealing area 180: active area
190: data driver 192: data pad unit
193: gate pad part 194: common voltage pad part
200: color filter array substrate 210: color filter
220: black matrix 230: overcoat layer
240: spacer

Claims (18)

컬러필터 어레이 기판과 박막트랜지스터 어레이 기판을 합착시키기 위한 실런트가 형성된 실링 영역과, 복수의 링크 라인 및 내장 쉬프트 레지스터가 형성된 패드 영역을 포함하는 액정 패널;
상기 액정 패널에 빛을 공급하는 백라이트 유닛;
상기 액정 패널, 백라이트 유닛 및 구동 회로부를 실장하는 케이스;
비 표시 영역을 감싸도록 형성된 베젤; 및
상기 박막트랜지스터 어레이 기판의 배면 중 비 표시 영역과 대응되는 부분에 형성된 라이트 쉴드 레이어를 포함하고,
상기 실링 영역은 상기 패드 영역 일부와 중첩되며,
상기 실런트는 상기 컬러필터 어레이 기판의 상부 방향에서 자외선을 조사하여 경화되고,
상기 복수의 링크 라인 및 상기 내장 쉬프트 레지스터의 일부는 상기 실런트와 중첩되도록 형성되며,
상기 라이트 쉴드 레이어는 광 누설전류 발생 방지를 위해 상기 내장 쉬프트 레지스터 전체, 및 상기 복수의 링크 라인과 중첩된 액정 디스플레이 장치.
A liquid crystal panel including a sealing region in which a sealant for bonding the color filter array substrate and the thin film transistor array substrate is formed, and a pad region in which a plurality of link lines and built-in shift registers are formed;
A backlight unit supplying light to the liquid crystal panel;
A case for mounting the liquid crystal panel, a backlight unit, and a driving circuit;
A bezel formed to surround a non-display area; And
A light shield layer formed on a portion of the rear surface of the thin film transistor array substrate corresponding to a non-display area,
The sealing area overlaps a part of the pad area,
The sealant is cured by irradiating ultraviolet rays from an upper direction of the color filter array substrate,
Some of the plurality of link lines and the built-in shift register are formed to overlap the sealant,
The light shield layer overlaps the entire built-in shift resistor and the plurality of link lines to prevent light leakage current from occurring.
제 1 항에 있어서,
상기 컬러필터 어레이 기판의 상부 방향에서 조사된 자외선에 의해 실런트가 경화되어 상기 컬러필터 어레이 기판과 박막트랜지스터 어레이 기판이 합착된 액정 디스플레이 장치.
The method of claim 1,
A liquid crystal display device in which the color filter array substrate and the thin film transistor array substrate are bonded to each other by curing the sealant by ultraviolet rays irradiated from the upper direction of the color filter array substrate.
제 1 항에 있어서,
상기 내장 쉬프트 레지스터는 게이트 인 패널 방식으로 상기 박막트랜지스터 어레이 기판에 형성된 액정 디스플레이 장치.
The method of claim 1,
The built-in shift register is formed on the thin film transistor array substrate in a gate-in-panel method.
제 1 항에 있어서,
상기 패드 영역에는 상기 구동 회로부 중에서 데이터 드라이버가 형성된 액정 디스플레이 장치.
The method of claim 1,
A liquid crystal display device in which a data driver is formed among the driving circuit units in the pad area.
삭제delete 삭제delete 삭제delete 삭제delete 제 1 항에 있어서,
상기 컬러필터 어레이 기판의 비 표시 영역 중 상기 실런트와 중첩되는 영역에 형성된 더미 컬러필터를 더 포함하는 액정 디스플레이 장치.
The method of claim 1,
The liquid crystal display device further comprising a dummy color filter formed in a region overlapping the sealant among non-display regions of the color filter array substrate.
제 9 항에 있어서,
상기 더미 컬러필터는 상기 복수의 링크 라인 및 내장 쉬프트 레지스터의 일부와 중첩되도록 형성된 액정 디스플레이 장치.
The method of claim 9,
The dummy color filter is formed to overlap a part of the plurality of link lines and built-in shift registers.
제 1 항에 있어서,
상기 액정 패널이 4.5인치의 화면 크기를 가지는 경우에,
상기 베젤의 좌우 폭은 1.1mm ~ 0.8mm로 형성되고,
상기 베젤의 상하 폭은 6.43mm ~ 6.13mm로 형성된 액정 디스플레이 장치.
The method of claim 1,
When the liquid crystal panel has a screen size of 4.5 inches,
The left and right widths of the bezel are formed from 1.1mm to 0.8mm,
A liquid crystal display device having a top and bottom width of the bezel of 6.43mm to 6.13mm.
컬러필터 어레이 기판을 제조하는 단계;
박막트랜지스터 어레이 기판을 제조하는 단계;
상기 박막트랜지스터 어레이 기판의 비 표시 영역에 실런트를 도포하는 단계; 및
상기 컬러필터 어레이 기판의 상부 방향에서 자외선을 조사하여 상기 실런트를 경화시켜 상기 컬러필터 어레이 기판과 박막트랜지스터 어레이 기판을 합착하는 단계를 포함하고,
상기 박막트랜지스터 어레이 기판을 제조하는 단계는 상기 박막트랜지스터 어레이 기판의 배면 중 비 표시 영역과 대응되는 부분에 백라이트 유닛으로부터 입사되는 빛을 차단하는 라이트 쉴드 레이어를 형성하는 단계를 포함하고,
복수의 링크 라인 및 내장 쉬프트 레지스터의 일부는 상기 실런트와 중첩되도록 형성되며,
상기 라이트 쉴드 레이어는 광 누설전류 발생 방지를 위해 상기 내장 쉬프트 레지스터 전체, 및 상기 복수의 링크 라인과 중첩된 액정 디스플레이 장치의 제조방법.
Manufacturing a color filter array substrate;
Manufacturing a thin film transistor array substrate;
Applying a sealant to a non-display area of the thin film transistor array substrate; And
And curing the sealant by irradiating ultraviolet rays from an upper direction of the color filter array substrate to bond the color filter array substrate and the thin film transistor array substrate,
The manufacturing of the thin film transistor array substrate includes forming a light shield layer blocking light incident from the backlight unit on a portion of the rear surface of the thin film transistor array substrate corresponding to a non-display area,
Some of the plurality of link lines and the built-in shift register are formed to overlap the sealant,
The light shield layer is a method of manufacturing a liquid crystal display device overlapping with the entire built-in shift resistor and the plurality of link lines to prevent light leakage current from occurring.
제 12 항에 있어서,
상기 내장 쉬프트 레지스터의 일부는 상기 박막트랜지스터 어레이 기판의 비 표시 영역 중에서 패드 영역에 형성되고,
상기 박막트랜지스터 어레이 기판에 형성된 픽셀들과 상기 내장 쉬프트 레지스터를 연결시키는 복수의 링크 라인을 형성하고,
상기 복수의 링크 라인과 중첩되는 영역에 실런트를 도포하는 액정 디스플레이 장치의 제조방법.
The method of claim 12,
Part of the built-in shift register is formed in a pad area among the non-display areas of the thin film transistor array substrate,
Forming a plurality of link lines connecting pixels formed on the thin film transistor array substrate and the built-in shift resistor,
A method of manufacturing a liquid crystal display device in which a sealant is applied to an area overlapping the plurality of link lines.
제 13 항에 있어서,
상기 내장 쉬프트 레지스터의 일부와 중첩되는 영역에 실런트를 도포하는 액정 디스플레이 장치의 제조방법.
The method of claim 13,
A method of manufacturing a liquid crystal display device in which a sealant is applied to a region overlapping a part of the internal shift register.
삭제delete 삭제delete 제 12 항에 있어서,
상기 컬러필터 어레이 기판을 제조하는 단계에 있어서,
상기 컬러필터 어레이 기판의 비 표시 영역 중 상기 실런트와 중첩되는 영역에 더미 컬러필터를 형성하는 액정 디스플레이 장치의 제조방법.
The method of claim 12,
In the step of manufacturing the color filter array substrate,
A method of manufacturing a liquid crystal display device in which a dummy color filter is formed in an area overlapping the sealant among non-display areas of the color filter array substrate.
제 17 항에 있어서,
상기 복수의 링크 라인 및 내장 쉬프트 레지스터의 일부와 중첩되도록 상기 더미 컬러필터를 형성하는 액정 디스플레이 장치의 제조방법.
The method of claim 17,
A method of manufacturing a liquid crystal display device in which the dummy color filter is formed so as to overlap with a part of the plurality of link lines and an internal shift register.
KR1020120039058A 2011-11-11 2012-04-16 Liquid crystal display apparatus and method for manufacturing the same Active KR102144278B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110117488 2011-11-11
KR20110117488 2011-11-11

Publications (2)

Publication Number Publication Date
KR20130052669A KR20130052669A (en) 2013-05-22
KR102144278B1 true KR102144278B1 (en) 2020-08-13

Family

ID=48662130

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120039058A Active KR102144278B1 (en) 2011-11-11 2012-04-16 Liquid crystal display apparatus and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR102144278B1 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102162755B1 (en) * 2013-11-18 2020-10-07 엘지디스플레이 주식회사 Thin Film Transistor Substrate For High Resolution Liquid Crystal Display Having High Apperture Ratio and Manufacturing Method Thereof
KR102415865B1 (en) * 2015-09-30 2022-06-30 엘지디스플레이 주식회사 Narrow bezel display device
CN109240003A (en) * 2018-09-30 2019-01-18 重庆惠科金渝光电科技有限公司 display panel, display device and display panel manufacturing method
KR102621723B1 (en) * 2019-10-08 2024-01-08 삼성디스플레이 주식회사 Display panel
KR20230093870A (en) * 2021-12-20 2023-06-27 엘지디스플레이 주식회사 Electroluminescent display device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050000192A (en) * 2003-06-23 2005-01-03 삼성전자주식회사 Liquid crystal display apparatus
KR101221166B1 (en) * 2005-12-29 2013-01-10 엘지디스플레이 주식회사 LCD module and manufacturting method thereof
KR101209048B1 (en) * 2011-06-28 2012-12-06 삼성디스플레이 주식회사 Thin film transistor array panel, display apparatus including the same, and manufacturing method for the display apparaus

Also Published As

Publication number Publication date
KR20130052669A (en) 2013-05-22

Similar Documents

Publication Publication Date Title
US10451942B2 (en) Display device
KR102009388B1 (en) Liquid crystal display device
KR101932993B1 (en) Display device
CN101226313B (en) Display panel
JP5770796B2 (en) Liquid crystal display device
KR101896377B1 (en) Liquid crystal display device having minimized bezzel
CN103472607A (en) Display panel and manufacturing method thereof
CN107422502A (en) Display device
US20160357041A1 (en) Array substrate and manufacturing method thereof, display panel and manufacturing method thereof, and display device
KR102144278B1 (en) Liquid crystal display apparatus and method for manufacturing the same
CN101233448A (en) LCD Monitor
KR20080046892A (en) LCD and its manufacturing method
KR102076841B1 (en) Thin Film Transistor Substrate For Flat Panel Display Having Additional Common Line
CN103091916A (en) Liquid crystal display device having a plurality of pixel electrodes
US9164339B2 (en) Display apparatus
JP2007310131A (en) Active matrix substrate and active matrix display device
KR102420997B1 (en) Display device
KR20140081482A (en) Flexibel liquid crystal display device
KR102043849B1 (en) Liquid crystal display device
KR20130026072A (en) Liquid crystal display device and method of fabricating the same
US20140071362A1 (en) Liquid crystal display panel
KR102766820B1 (en) Display device having narrow bezel
KR102371386B1 (en) Horizontal electric field type liquid crystal display device
CN101556420A (en) Liquid crystal device and electronic apparatus
CN115880993A (en) Array substrate and display panel

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20120416

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20170330

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20120416

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20180920

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20190121

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20180920

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20190121

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20181116

Comment text: Amendment to Specification, etc.

PX0601 Decision of rejection after re-examination

Comment text: Decision to Refuse Application

Patent event code: PX06014S01D

Patent event date: 20190301

Comment text: Amendment to Specification, etc.

Patent event code: PX06012R01I

Patent event date: 20190218

Comment text: Decision to Refuse Application

Patent event code: PX06011S01I

Patent event date: 20190121

Comment text: Amendment to Specification, etc.

Patent event code: PX06012R01I

Patent event date: 20181116

Comment text: Notification of reason for refusal

Patent event code: PX06013S01I

Patent event date: 20180920

J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20190430

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20190301

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Patent event date: 20190121

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20200423

Appeal identifier: 2019101001471

Request date: 20190430

J301 Trial decision

Free format text: TRIAL NUMBER: 2019101001471; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20190430

Effective date: 20200423

PJ1301 Trial decision

Patent event code: PJ13011S01D

Patent event date: 20200423

Comment text: Trial Decision on Objection to Decision on Refusal

Appeal kind category: Appeal against decision to decline refusal

Request date: 20190430

Decision date: 20200423

Appeal identifier: 2019101001471

PS0901 Examination by remand of revocation
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20200505

Patent event code: PE09021S01D

GRNO Decision to grant (after opposition)
PS0701 Decision of registration after remand of revocation

Patent event date: 20200804

Patent event code: PS07012S01D

Comment text: Decision to Grant Registration

Patent event date: 20200423

Patent event code: PS07011S01I

Comment text: Notice of Trial Decision (Remand of Revocation)

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20200807

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20200807

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20240715

Start annual number: 5

End annual number: 5