[go: up one dir, main page]

KR102093157B1 - 다층 세라믹 기판 - Google Patents

다층 세라믹 기판 Download PDF

Info

Publication number
KR102093157B1
KR102093157B1 KR1020140169573A KR20140169573A KR102093157B1 KR 102093157 B1 KR102093157 B1 KR 102093157B1 KR 1020140169573 A KR1020140169573 A KR 1020140169573A KR 20140169573 A KR20140169573 A KR 20140169573A KR 102093157 B1 KR102093157 B1 KR 102093157B1
Authority
KR
South Korea
Prior art keywords
conductive layer
layer
ceramic
multilayer ceramic
ceramic substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020140169573A
Other languages
English (en)
Other versions
KR20160065512A (ko
Inventor
이택정
김용석
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020140169573A priority Critical patent/KR102093157B1/ko
Priority to US14/887,108 priority patent/US9974173B2/en
Publication of KR20160065512A publication Critical patent/KR20160065512A/ko
Priority to US15/589,078 priority patent/US20170245375A1/en
Application granted granted Critical
Publication of KR102093157B1 publication Critical patent/KR102093157B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer or layered thin film adhesion layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Dispersion Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 다층 세라믹 기판에 관한 것으로, 본 발명에 따른 다층 세라믹 기판은 다층의 세라믹층; 및 상기 다층의 세라믹층 중 최외각층의 일 영역을 관통하여 매립된 제1 도전층, 상기 제1 도전층 상에 순차 적층된 제2 도전층 및 제3 도전층으로 구성된 외부 전극;을 포함하되, 상기 제1 도전층 및 상기 제2 도전층은 세라믹 분말 및 금속 분말로 형성된다.

Description

다층 세라믹 기판{MULTI-LAYER CERAMIC SUBSTRATE}
본 발명은 다층 세라믹 기판에 관한 것이다.
최근 RF, IC, 센서칩, X-TAl LED 등 경박단소화된 칩과 함께 고주파 대역에서 특성이 안정적으로 구현되고, 방열 및 표면실장이 용이하고, 제품의 신뢰성이 높은 세라믹 패키지가 요구되고 있다.
이러한 세라믹 패키지 대응을 위해서는, 내부패턴의 정렬이 잘되고, 비아(via) 전극에 전극 충진율이 충분히 확보되며, 또한, 휨 변형이 적으며, 패턴간의 간격이 일정한 패키지가 요구된다.
특히, 세라믹 기판과 외부 패턴 전극 간의 고착강도는 세라믹 패키지의 신뢰성에 있어서 매우 중요하다.
이를 위해서, 세라믹 조성의 기판, 외부 패턴 형성을 위한 전극, 비아 충진을 위한 전극 등의 이종 재료에 대한 소성시 수축거동의 매칭(matching)과 계면 결합력이 충분히 확보되어야 한다. 또한, 전극의 구조와 세라믹 기판의 조성 설계도 중요하게 요구된다.
일본 공개특허공보 제2004-260098호
본 발명의 목적은 세라믹층과 외부 전극 간의 고착강도를 향상시킬 수 있는 다층 세라믹 기판을 제공하는 데 있다.
본 발명의 상기 목적은, 세라믹층과 외부 전극을 동시소성(Co-fired)하여 다층 세라믹 기판을 제작함에 있어서, 이종 재료의 미스매칭(mismatching)에 의한 세라믹층과 외부 전극 간의 고착강도 저하를 방지하기 위한 것이다.
이러한 목적은, 다층 세라믹층의 최외각층에 제1 도전층이 매립되고, 제1 도전층 상에 제2 도전층과 제3 도전층이 순차 적층된 외부 전극으로 구성되되, 제1 도전층과 제2 도전층이 세라믹 분말과 금속 분말로 형성된 다층 세라믹 기판을 제공함에 의해서 달성될 수 있다.
또한, 비아 전극과 접속되는 제1 도전층의 폭이 비아 전극의 폭보다 크게 형성되어 비아 전극과 외부 전극 간의 계면적을 넓히고, 제1 도전층과 제2 도전층에서 세라믹 분말과 금속 분말의 조성비를 제어하는 것에 의해서 달성될 수 있다.
이에 따라, 본 발명의 다층 세라믹 기판은 비아 전극과 외부전극 간의 계면적이 넓고, 외부 전극의 구성 중 제1 도전층과 제2 도전층이 세라믹 분말과 금속 분말로 구성됨으로써, 소성 후 세라믹층과 외부 전극 간의 고착강도 향상과 동시에 소성시의 세라믹층과 외부 전극 간의 소성 수축율을 제어하여 표면실장시 외부 전극의 신뢰성을 향상시킬 수 있다.
본 발명에 따른 다층 세라믹 기판은 세라믹층과 인접한 층들이 세라믹 분말과 금속 분말로 구성되고, 비아 전극과 도전층 간의 계면적이 큰 외부 전극에 의해 동시소성으로 형성되더라도 세라믹층과 외부 전극 간 고착강도가 향상됨에 따라 외부 전극의 신뢰성이 우수하다.
도 1은 본 발명의 일 실시예에 따른 다층 세라믹 기판의 단면도이다.
도 2 내지 도 4는 본 발명의 실시예에 따른 다층 세라믹 기판의 제조방법이 도시된 공정도로서,
도 2는 복수의 세라믹 그린 시트에 내부 전극, 비아 전극 및 외부 전극 중 적어도 하나 이상을 형성한 후의 단면도이고,
도 3은 내부 전극, 비아 전극 및 외부 전극 중 적어도 하나 이상이 형성된 복수의 세라믹 그린 시트를 적층한 후의 단면도이고,
도 4는 세라믹 시트 적층체의 동시소성 후의 단면도이다.
본 명세서에 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바의 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예로부터 더욱 명확해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서에서 제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로서, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.
이하, 도 1 내지 도 4를 참조하여 본 발명에 따른 다층 세라믹 기판 및 그 제조 방법에 관하여 상세히 설명하기로 한다.
도 1은 본 발명의 실시예에 따른 다층 세라믹 기판의 단면도이다.
도시된 바와 같이, 본 실시예에 따른 다층 세라믹 기판(100)은 다층의 세라믹층(110)과, 세라믹층(110)에 일부 두께가 매립된 외부 전극(140)을 포함하여 구성된다. 이때, 세라믹층(110)의 내부에는 복수의 내부 전극(120) 및 복수의 비아(via) 전극(130)이 포함된다.
세라믹층(110)은 판상의 시트(Sheet)가 복수개 적층된 다층 세라믹 시트(110a, 110b, 110c, 110d)로서, 복수의 세라믹 그린 시트(ceramic green sheet)가 적층된 후 소성에 의해 압착되어 형성된다.
이러한 구성의 세라믹층(110)은 복수의 세라믹 그린 시트와, 최외각 세라믹 그린 시트의 내부와 최외각 세라믹 그린 시트의 외부로 노출된 도전층들로 구성된 외부 전극과, 복수의 세라믹 그린 시트의 내부에 형성된 내부 전극과 비아 전극이 동시에 소성에 의해 접합되어 형성된다.
도 1에서는 설명의 편의를 위해 4개의 세라믹 시트(110a, 110b, 110c, 110d)만을 적층한 세라믹층(110)을 도시하였으나, 세라믹층(110)을 구성하는 세라믹 시트의 수는 필요에 따라 증가되거나 감소될 수 있다.
상기 세라믹층(110)은 저온 동시소성 세라믹(Low Temperature Co-fired Ceramic: LTCC) 또는 고온 동시소성 세라믹(High Temperature Co-fired Ceramic: HTCC) 재료로 사용되는 일반적인 산화물 또는 질화물 등의 세라믹 분말을 포함하여 형성될 수 있다.
LTCC용 세라믹층(110)을 구성하는 세라믹 분말은, 일례로, 알루미나(Al2O3) 분말과 글라스(glass)의 복합 분말이 이용될 수 있다. HTCC용 세라믹층(110)을 구성하는 세라믹 분말은, 일례로, 알루미나(Al2O3) 분말이 이용될 수 있다.
내부 전극(120)은 내층 회로층 또는 내층 패드 등으로 사용되는 것으로, 복수의 세라믹 그린 시트 상에 형성된 후 세라믹 그린 시트와 함께 소성되어 세라믹층(110) 내부에 포함된다.
비아 전극(130)은 세라믹층(110)의 각 층들을 관통하여 층간 내부 전극(120)과 외부 전극(140)을 전기적으로 연결시킨다. 비아 전극(130)은 각 층들의 세라믹 그린 시트를 관통하여 형성된 비아홀을 채우도록 형성된 후 세라믹 그린 시트와 함께 소성되어 세라믹층(110) 내부에 포함된다.
이러한 내부 전극(120) 및 비아 전극(130)은 세라믹층(110)과 동시 소성이 가능한 금속 분말로 형성될 수 있고, 일례로, 은(Ag), 구리(Cu), 텅스텐(W), 몰리브덴(Mo) 등이 이용될 수 있다.
한편, 도 1에서는 두 장의 세라믹 시트(110a, 110b) 상에 형성된 내부 전극(120)과, 이들 내부 전극(120)을 전기적으로 연결시키도록 세 장의 세라믹 시트(110a, 110b, 110c) 내에 형성된 비아 전극(130)을 도시하였으나, 다층 세라믹 기판을 구성하는 내부 전극(120)과 비아 전극(130)의 개수, 위치, 형상 등은 기판의 설계에 따라 다양하게 변경 가능하다.
외부 전극(140)은 다층 세라믹 기판(100) 상에 실장될 전자부품과의 전기적 연결이나 외부 단자와의 전기적 연결을 위한 접속 단자 등으로 사용될 수 있다.
일반적인 다층 세라믹 기판의 외부 전극은 금속 분말로 형성되고 있는데, 통상적으로, 세라믹과 금속은 열팽창계수(coefficient of expansion; CTE)가 서로 다르다. 이 때문에, 세라믹층과 금속층을 동시소성(Co-fired)하는 경우, 소성시 이종(異種) 재료 간 수축률의 차이에 의한 미스매칭(mismatching)과 세라믹층과 금속층과의 계면(interface)에 내재된 응력으로 인해 세라믹층과 금속층과의 고착강도가 저하되는 문제점이 있는 것으로 알려져 있다.
그러나, 동시소성 기술은 세라믹과 금속의 동시 소성에 따른 공정 단순화뿐만 아니라 부품들간의 고집적화와 경박단소화를 구현하는 점에서 단점보다는 장점이 크기 때문에 다층 세라믹 기판의 제작시 배제하기 어렵다.
따라서, 본 발명은 이종 재질의 동시소성에 따른 미스매칭으로 인한 이종 재질 간의 고착강도 저하를 개선하고자 외부 전극(140)의 구성을 변경하였으며, 그 구체적인 적용예는 아래에서 후술하기로 한다.
상기한 문제점을 해결하기 위한 본 발명의 외부 전극(140)은 아래로부터 순차 적층된 제1 도전층(142), 제2 도전층(144) 및 제3 도전층(146)으로 구성된다.
먼저, 외부 전극(140)을 구성하는 층들 중, 제1 도전층(142)은 비아 전극(130)과 접촉되는 층으로서, 세라믹층(110) 중 최외각층(110d)의 일 영역을 관통하여 매립된다.
제1 도전층(142)은, 소성시 세라믹층(110)과의 열팽창계수(CTE) 차를 최소화하기 위하여, 세라믹 분말과 금속 분말의 혼합 분말로 형성된다.
제1 도전층(142)은 세라믹층(110)과 외부 전극(140)을 구성하는 제2 도전층(144) 간 고착강도 향상 및 소성 수축률 제어 관점에서, 최소 20중량% 이상의 함량으로 세라믹 분말이 조성되는 것이 바람직하고, 세라믹 분말 대비 금속 분말의 조성비가 20중량%~30중량%:70중량%~80중량%인 것이 더욱 바람직하다.
이때, 제1 도전층(142) 내 세라믹 분말의 조성비가 20중량% 미만이면, 소성시 수축거동을 제어하기가 어렵고, 충분한 고착강도를 확보하기 어려울 수 있고, 반면에 30중량%를 초과하면, 외부 전극(140)의 도전성이 저하될 수 있다.
또한, 제1 도전층(142)은 비아 전극(130)과 접속되므로, 비아 전극(130)과의 계면적을 증가시키기 위하여 비아 전극(130)의 폭보다 큰 폭으로 형성됨이 바람직하다. 제1 도전층(142)과 비아 전극(130) 간의 계면적이 증가되면 이들 간의 계면 결합력이 향상될 수 있다.
다음, 외부 전극(140)을 구성하는 층들 중, 제2 도전층(144)은 세라믹층(110)의 최외각층(110d)의 최외각면보다 돌출되어 제1 도전층(142) 상에 형성된다. 즉, 제2 도전층(144)은 세라믹층(110)의 외부로 노출된다.
제2 도전층(144)은, 소성시 제1 도전층(142) 및 세라믹층(110)과의 열팽창계수(CTE) 차를 최소화함과 동시에 제1 도전층(142)과의 고착 강도 향상을 위하여, 세라믹 분말과 금속 분말의 혼합 분말로 형성된다.
제2 도전층(144)은 세라믹층(110)과 외부 전극(140)을 구성하는 제1 도전층(142) 및 제3 도전층(146) 간 고착강도 향상 및 소성 수축률 제어 관점에서, 제1 도전층(144)과 제3 도전층(146) 사이에 해당되는 값의 세라믹 분말 조성을 가진다.
제2 도전층(144)은 최소 5중량% 이상의 함량으로 세라믹 분말이 조성되는 것이 바람직하고, 세라믹 분말 대비 금속 분말의 조성비가 5중량%~10중량%: 90중량%~95중량%인 것이 더욱 바람직하다.
이때, 세라믹 분말의 조성비가 5중량% 미만이면, 그 효과가 불충분할 수 있고, 10중량%를 초과하면, 제3 도전층(146)과의 고착강도가 저하되고, 외부 전극(140)의 도전성이 저하될 수 있다.
상기 제1 도전층(142) 및 제2 도전층(144)을 구성하는 세라믹 분말은 공지된 물질이 제한 없이 채용 가능하며, LTCC 또는 HTCC 재료로 사용되는 일반적인 산화물 또는 질화물 등으로 형성될 수 있다.
바람직하게, 제1 도전층(142) 및 제2 도전층(144)을 구성하는 세라믹 분말은 세라믹층(110)과의 소성 수축 제어 관점에서, 세라믹층(110)의 조성과 동일 성분일 수 있으며, 탄산마그네슘(MgCO3), 탄산바륨(BaCO3), 탄산칼슘(CaCO3), 실리카(SiO2) 등에서 선택되는 1종 이상의 분말이 추가로 혼합되어 첨가될 수 있다.
여기서, 탄산마그네슘(MgCO3), 탄산바륨(BaCO3), 탄산칼슘(CaCO3), 실리카(SiO2) 등의 분말은 세라믹층(110)과의 소성 수축 제어와 제1 및 제2 도전층(142, 144)의 소성 온도를 낮추거나 올릴 때 사용되어진다.
또한, 제1 도전층(142) 및 제2 도전층(144)을 구성하는 금속 분말은 세라믹층(110)과 동시 소성이 가능한 금속이 될 수 있고, 일례로 은(Ag), 구리(Cu), 텅스텐(W), 몰리브덴(Mo) 등이 이용될 수 있다.
또한, 제2 도전층(144)은 제1 도전층(142)의 제1 폭(W1)과 동일하거나 혹은 큰 폭의 제2 폭(W2)으로 형성될 수 있다. 즉, W1과 W2 간에는 W1≤W2 관계가 성립될 수 있다. 도 1에서는, 제1 도전층(142)보다 큰 폭으로 형성된 제2 도전층(144)을 도시하였다.
상기에서, 제2 도전층(144)이 제1 도전층(142)보다 큰 폭으로 형성되면 제1 도전층(142)의 폭을 벗어나는 제2 도전층(144)의 계면이 세라믹층(110)과 접합되므로 세라믹층(110)과 제2 도전층(144) 간의 계면 결합력이 향상되어 제2 도전층(144)이 세라믹층(110)과 분리되는 디라미네이션(delamination) 불량을 억제하는 데 유리하다.
다음, 외부 전극(140)을 구성하는 층들 중, 제3 도전층(146)은 제2 도전층(144) 상에 형성된다. 이때, 제3 도전층(146)은 전도성 보완을 위하여, 제2 도전층(144)의 상면과 측면을 덮도록 형성될 수 있다.
또한, 제3 도전층(146)은 외부 전극(140)의 전도성이 저하되는 것을 방지하기 위하여 금속 분말로 형성됨이 바람직하다. 이때, 제3 도전층(146)을 구성하는 금속 분말은 세라믹층(110)과 동시 소성이 가능한 금속이 될 수 있고, 일례로 은(Ag), 구리(Cu), 텅스텐(W), 몰리브덴(Mo) 등이 이용될 수 있으며, 대표적으로 은(Ag)이 이용될 수 있다.
이러한 구성에 의해 외부 전극(140)은 제3 도전층(146)에서부터 제1 도전층(142)으로의 하부층으로 내려갈수록 세라믹 분말의 함량이 증가되는 양상을 띠게 된다. 즉, 세라믹층(110)에 인접한 도전층일수록 세라믹 분말의 함량이 높다.
이와 같이 구성된 외부 전극(140)은 세라믹 분말과 금속 분말로 구성되되, 세라믹 분말의 조성이 상층 하층에서 높게 제어된 제1 및 제2 도전층(142, 144)에 의해 세라믹층(110)과의 소성 수축율이 제어됨과 동시에 세라믹층(110)과 외부 전극(140) 간의 고착 강도가 향상된다.
더욱이, 이와 같이 구성된 외부 전극(140)은 제1 도전층(142)보다 큰 폭을 갖는 제2 도전층(144)의 형성에 의해 제1 도전층(142)과의 고착 강도가 더욱 향상될 수 있다.
상술한 바에 의해, 본 실시예의 다층 세라믹 기판은 세라믹층(110)과 외부 전극(140) 간의 고착강도가 우수하여 외부 전극(140)이 세라믹층(110)으로 분리되는 것을 억제할 수 있기 때문에 표면실장시 외부 전극(140)의 신뢰성이 향상될 수 있다.
또한, 본 실시예는 외부 전극(140)과 세라믹층(110) 간 소성 수축의 제어가 가능하여 휨(Warpage) 발생이 억제될 수 있으므로 균일한 평탄도가 확보된 기판 제작이 가능하다.
또한, 이와 같이 구성된 다층 세라믹 기판(100)은 소성 수축률과 패턴 정밀도의 구현이 가능하여 대면적 세라믹 기판 및 패키지 제작이　가능함으로써, RF모듈, 센서 모듈 및 패키지 제작을 위한 설계 자유도를 확보할 수 있다.
한편, 도 1에서는, 세라믹층(110)의 최상층(110d)에 제1 도전층(142)이 매립된 외부 전극(140)을 도시하였으나, 반드시 이에 한정되는 것은 아니며, 외부 전극(140)은 세라믹층(110)의 최상층과 최하층을 이용하여 양면에 형성될 수도 있음은 물론이다.
또한, 도 1에서는 설명의 편의를 위하여, 제1 도전층(142) 및 제2 도전층(144)을 단일층으로 구성하였으나, 이에 한정되는 것은 아니며, 제1 도전층(142) 및 제2 도전층(144)은 다층으로 구성될 수도 있다.
또한, 본 발명에서는 외부 전극(140)을 구성하는 제1 도전층(142)과 제2 도전층(144)의 세라믹 분말과 금속 분말의 조성 제어와 구조변경 등을 통해 세라믹층(110)과 외부 전극(140) 간 고착강도 향상을 꾀하였으나, 외부 전극(140)을 구성하는 제1 내지 제3 도전층(142, 144, 146)과 세라믹층(110)을 구성하는 분말의 평균 입자 크기를 수 ㎛대로 동일하게 형성하거나 혹은 유의차 5㎛ 이내로 형성하면 세라믹층(110)과 외부 전극(140) 간의 고착강도를 더욱 향상시킬 수 있다. 이때, 세라믹 분말과 금속 분말은 대략 0.5~2㎛의 평균 입자 크기를 갖는 것이 바람직하고, 대략 0.8~1.2㎛의 평균 입자 크기를 갖는 것이 더욱 바람직하다.
이와 같이 구성된 본 실시예의 다층 세라믹 기판에 대한 제조방법을 살펴보면 다음과 같다.
본 실시예의 다층 세라믹 기판에서 아래의 제조방법은 도 1에 도시된 실시예를 설명하며, 세라믹층, 내부 전극, 비아 전극 및 외부 전극 등의 재료는 전술한 바와 동일할 수 있으므로 중복된 설명은 생략하기로 한다.
도 2 내지 도 4는 본 발명의 일 실시예에 따른 다층 세라믹 기판의 제조방법이 도시된 공정도로서, 도 2는 복수의 세라믹 그린 시트에 내부 전극, 비아 전극 및 외부 전극 중 적어도 하나 이상을 형성한 후의 단면도이고, 도 3은 내부 전극, 비아 전극 및 외부 전극 중 적어도 하나 이상이 형성된 복수의 세라믹 그린 시트를 적층한 후의 단면도이고, 도 4는 세라믹 시트 적층체의 동시소성 후의 단면도이다.
도 2에 도시된 바와 같이, 본 실시예의 다층 세라믹 기판은 먼저, 세라믹층을 구성하기 위한 복수의 세라믹 그린 시트(110a', 110b', 110c', 110d')를 준비한다.
이때, 복수의 세라믹 그린 시트(110a', 110b', 110c', 110d')는 세라믹 분말, 바인더 및 용제를 혼합하여 슬러리를 제조하고, 이 슬러리를 닥터 블레이드법 등으로 캐리어 필름 상에 도포 후 건조하여 수 ㎜의 두께를 갖는 시트 형태로 제작할 수 있다.
이후, 복수의 세라믹 그린 시트(110a', 110b', 110c') 각각의 비아 전극(130)이 형성될 예정 영역을 레이저 드릴(laser drill) 또는 기계 드릴 등을 이용하여 식각하여 비아홀(미도시)을 형성한 후, 이 비아홀 내부에 금속 분말, 유기 바인더 및 용제로 구성된 도전성 페이스트를 충진하여 비아 전극(130)을 형성한다.
그런 다음, 복수의 세라믹 그린 시트(110a', 110b')의 일면에 금속 분말, 유기 바인더 및 용제로 구성된 도전성 페이스트를 인쇄하여 비아 전극(130)과 접속되는 내부 전극(120)을 형성한다.
한편, 세라믹 그린 시트(110d')는 각각의 제1 도전층(142)이 형성될 예정 영역을 식각하여 관통홀(미도시)을 형성한 후, 이 관통홀 내부에 세라믹 분말, 금속 분말, 유기 바인더 및 용제로 구성된 도전성 페이스트를 충진하여 제1 도전층(142)을 형성한다. 이후, 제1 도전층(142)이 매립된 세라믹 그린 시트(110d')의 제1 도전층(142) 상에, 제1 도전층(142)의 폭과 동일하거나 혹은 큰 폭으로 세라믹 분말, 금속 분말, 유기 바인더 및 용제로 구성된 도전성 페이스트를 후막 인쇄 공법 등으로 인쇄하여 제2 도전층(144)을 형성한다. 그런 다음, 제2 도전층(144) 상에 금속 분말, 유기 바인더 및 용제로 구성된 도전성 페이스트를 후막 인쇄 공법 등으로 인쇄하여 제3 도전층(146)을 형성한다. 이로써, 제1 내지 제3 도전층(146)이 순차 적층된 외부 전극(140)이 완성된다.
다음, 도 3에 도시된 바와 같이, 복수의 세라믹 그린 시트(110a', 110b', 110c', 110d')를 순차적으로 적층하여 세라믹 그린 시트 적층체를 형성한다.
이때, 하부에 내부 전극(120) 및 비아 전극(130)이 형성된 세라믹 그린 시트(110a', 110b')가 차례로 배치되고, 그 상부에 외부 전극(140)이 형성된 세라믹 그린 시트(110d')가 배치되고, 세라믹 그린 시트(110b')와 세라믹 그린 시트(110d')의 사이에 비아 전극(130)이 형성된 세라믹 그린 시트(110c')가 개재될 수 있다.
다음, 도 4에 도시된 바와 같이, 도 3의 세라믹 그린 시트 적층체를 소성시켜 다층 세라믹 기판(100)의 제작을 완료한다.
이 경우, 소성 공정에서 복수의 세라믹 그린 시트(110a', 110b', 110c', 110d', 도 3 참조), 내부 전극(120), 비아 전극(130) 및 외부 전극(140)이 동시에 소성되는데, 이러한 공정을 동시소성 공정이라 일컫는다.
동시소성 공정에 의해, 도 3의 세라믹 그린 시트들(110a', 110b', 110c', 110d')이 소성되면서 접합되어 아래로부터 세라믹 시트(110a, 110b, 110c, 110d)의 적층체로 구성된 세라믹층(110)으로 형성되고, 이 세라믹층(110)의 내부에 내부 전극(120), 비아 전극(130) 및 외부 전극(140)의 제1 도전층(142)이 매립된다.
이러한 동시소성 공정 중, 세라믹층(110)과 외부 전극(140) 사이의 계면에서 치밀화가 이루어져 이들의 고착 강도가 향상된다.
상기 동시소성 공정은 세라믹층의 성분에 따라 800℃~900℃의 저온 또는 1500℃~1600℃의 고온에서 수행될 수 있다.
이와 같은 구성과 제조방법으로 제작되는 본 실시예의 다층 세라믹 기판(100)은 세라믹층(110)과 외부 전극(140)을 동시소성으로 형성하더라도 세라믹층(110)과 외부 전극(140) 간의 고착강도가 우수하고, 휨 변형이 비교적 작은 고강도 기판이다.
이와 같이 구성된 다층 세라믹 기판(100)은 소성 수축률과 패턴 정밀도의 구현이 가능하여 대면적 세라믹 기판 및 패키지 제작이　가능함으로써, RF모듈, 센서 모듈 및 패키지 제작을 위한 설계 자유도를 확보할 수 있다.
이상에서 설명한 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능할 것이나, 이러한 치환, 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
100 : 다층 세라믹 기판 110 : 세라믹층
120 : 내부 전극 130 : 비아 전극
140 : 외부 전극 142 : 제1 도전층
144 : 제2 도전층 146 : 제3 도전층
110a, 110b, 110c, 110d : 세라믹 시트
110a', 110b', 110c', 110d': 세라믹 그린 시트

Claims (13)

  1. 다층의 세라믹층; 및
    상기 다층의 세라믹층 중 최외각층의 일 영역을 관통하여 매립된 제1 도전층, 상기 제1 도전층 상에 순차 적층된 제2 도전층 및 제3 도전층으로 구성된 외부 전극;을 포함하되,
    상기 제1 도전층 및 상기 제2 도전층은 세라믹 분말 및 금속 분말로 형성되며,
    상기 제1 도전층 및 상기 제2 도전층의 세라믹 분말은
    상기 세라믹층의 조성과 동일 성분; 및 탄산마그네슘(MgCO3), 탄산바륨(BaCO3), 탄산칼슘(CaCO3) 및 실리카(SiO2) 중에서 선택된 어느 하나 이상;이 더 함유되는 다층 세라믹 기판.
  2. 제1항에 있어서,
    상기 제1 도전층은 상기 제2 도전층보다 상기 세라믹 분말의 함량이 높은 다층 세라믹 기판.
  3. 제1항에 있어서,
    상기 제1 도전층은 세라믹 분말 대비 금속 분말의 조성비가 20중량%~30중량%:70중량%~80중량%인 다층 세라믹 기판.
  4. 제1항에 있어서,
    상기 제2 도전층은 세라믹 분말 대비 금속 분말의 조성비가 5중량%~10중량%:90중량%~95중량%인 다층 세라믹 기판.
  5. 제1항에 있어서,
    상기 제3 도전층은 금속 분말로 형성되는 다층 세라믹 기판.
  6. 제1항에 있어서,
    상기 제2 도전층은 상기 세라믹층의 최외각면보다 돌출되는 다층 세라믹 기판.
  7. 제1항에 있어서,
    상기 제2 도전층의 폭을 W2, 상기 제1 도전층의 폭을 W1으로 정의할 때,
    상기 W1, W2 간에는 W1≤W2 관계가 성립되는 다층 세라믹 기판.
  8. 제1항에 있어서,
    상기 세라믹층과 상기 외부 전극은 동시소성된 것인 다층 세라믹 기판.
  9. 삭제
  10. 삭제
  11. 제1항에 있어서,
    상기 제3 도전층은 상기 제2 도전층의 상면과 측면을 덮는 다층 세라믹 기판.
  12. 제1항에 있어서,
    상기 다층 세라믹 기판은
    상기 다층의 세라믹층의 내부에 복수의 내부 전극 및 복수의 비아 전극이 더 형성되고,
    상기 복수의 비아 전극 중 일부는 상기 제1 도전층과 접속되는 다층 세라믹 기판.
  13. 제1항에 있어서,
    상기 다층의 세라믹층 중 최외각층은
    최상층 또는 최하층 중 적어도 어느 하나인 다층 세라믹 기판.
KR1020140169573A 2014-12-01 2014-12-01 다층 세라믹 기판 Active KR102093157B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140169573A KR102093157B1 (ko) 2014-12-01 2014-12-01 다층 세라믹 기판
US14/887,108 US9974173B2 (en) 2014-12-01 2015-10-19 Multilayer ceramic substrate and manufacturing thereof
US15/589,078 US20170245375A1 (en) 2014-12-01 2017-05-08 Multilayer ceramic substrate and manufacturing thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140169573A KR102093157B1 (ko) 2014-12-01 2014-12-01 다층 세라믹 기판

Publications (2)

Publication Number Publication Date
KR20160065512A KR20160065512A (ko) 2016-06-09
KR102093157B1 true KR102093157B1 (ko) 2020-03-25

Family

ID=56080092

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140169573A Active KR102093157B1 (ko) 2014-12-01 2014-12-01 다층 세라믹 기판

Country Status (2)

Country Link
US (2) US9974173B2 (ko)
KR (1) KR102093157B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11419218B2 (en) 2017-06-29 2022-08-16 Dit Co., Ltd. Multilayered ceramic substrate and method for manufacturing same

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017195572A1 (ja) * 2016-05-09 2017-11-16 株式会社村田製作所 セラミック電子部品
US11309251B2 (en) * 2017-07-31 2022-04-19 AdTech Ceramics Company Selective metallization of integrated circuit packages
KR102393213B1 (ko) * 2017-09-07 2022-05-02 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR101994950B1 (ko) * 2017-09-15 2019-07-01 에스케이씨 주식회사 입자상 물질 센서 및 이의 제조방법
US10720338B1 (en) * 2017-11-07 2020-07-21 Honeywell Federal Manufacturing & Technologies, Llc Low temperature cofired ceramic substrates and fabrication techniques for the same
US12226822B2 (en) 2018-10-10 2025-02-18 Schlumberger Technology Corporation Additive manufacturing process of 3D electronic substrate
US11765839B2 (en) * 2018-10-10 2023-09-19 Schlumberger Technology Corporation Additive manufactured 3D electronic substrate
US11062976B2 (en) 2019-05-03 2021-07-13 International Business Machines Corporation Functional stiffener that enables land grid array interconnections and power decoupling
US11770906B2 (en) 2021-08-27 2023-09-26 Schlumberger Technology Corporation 3D-printed ceramics with conductor infusion for ultra-high-speed electronics

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011146444A (ja) * 2010-01-12 2011-07-28 Ngk Spark Plug Co Ltd 基板内蔵用部品及びその製造方法並びに配線基板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0396806B1 (en) * 1989-05-12 1994-02-02 Ibm Deutschland Gmbh Glass-ceramic structure and method for making same
US5156903A (en) * 1989-12-21 1992-10-20 Sumitomo Metal Ceramics Inc. Multilayer ceramic substrate and manufacture thereof
JP3286651B2 (ja) * 1993-12-27 2002-05-27 株式会社住友金属エレクトロデバイス セラミック多層配線基板およびその製造法並びにセラミック多層配線基板用導電材料
US5613181A (en) * 1994-12-21 1997-03-18 International Business Machines Corporation Co-sintered surface metallization for pin-join, wire-bond and chip attach
US6238741B1 (en) * 1998-12-07 2001-05-29 International Business Machines Corporation Single mask screening process
DE10116653A1 (de) * 2001-04-04 2002-10-10 Dmc2 Degussa Metals Catalysts Cerdec Ag Leitfähigkeitspaste, damit erzeugte Artikel mit einer leitfähigen Beschichtung auf Glas, Keramik und emailliertem Stahl und Verfahren zu deren Herstellung
JP2004260098A (ja) 2003-02-27 2004-09-16 Murata Mfg Co Ltd 多層セラミック基板およびその製造方法
ES2287749T3 (es) * 2003-08-08 2007-12-16 Sumitomo Electric Industries, Ltd. Pastas electricamente conductoras.
TW200920215A (en) * 2007-10-17 2009-05-01 Murata Manufacturing Co Multilayer ceramic substrate and process for producing the multilayer ceramic
US8383011B2 (en) * 2008-01-30 2013-02-26 Basf Se Conductive inks with metallo-organic modifiers
KR100956212B1 (ko) 2008-04-25 2010-05-04 삼성전기주식회사 다층 세라믹 기판의 제조 방법
KR20110019536A (ko) * 2009-08-20 2011-02-28 삼성전기주식회사 세라믹 기판 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011146444A (ja) * 2010-01-12 2011-07-28 Ngk Spark Plug Co Ltd 基板内蔵用部品及びその製造方法並びに配線基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11419218B2 (en) 2017-06-29 2022-08-16 Dit Co., Ltd. Multilayered ceramic substrate and method for manufacturing same

Also Published As

Publication number Publication date
US20160157341A1 (en) 2016-06-02
KR20160065512A (ko) 2016-06-09
US20170245375A1 (en) 2017-08-24
US9974173B2 (en) 2018-05-15

Similar Documents

Publication Publication Date Title
KR102093157B1 (ko) 다층 세라믹 기판
JP4788544B2 (ja) 多層セラミック基板およびその製造方法
WO2017002434A1 (ja) 多層セラミック基板および多層セラミック基板の製造方法
WO2009139272A1 (ja) 多層セラミック基板およびその製造方法
JP2005209881A (ja) セラミック積層基板および高周波電子部品
KR100922079B1 (ko) 다층 세라믹 기판
JP2007317711A (ja) 積層基板及びその製造方法
KR100447032B1 (ko) 표면이 평탄한 저항 내장형 저온 동시소성 다층 세라믹기판 및 그 제조방법
KR102078015B1 (ko) 커패시터 내장형 저온동시소성 세라믹 기판
JP4565383B2 (ja) キャビティを備えた多層セラミック基板およびその製造方法
KR101805074B1 (ko) 세라믹 다층회로 기판의 제조방법
KR20170034712A (ko) 인쇄회로기판 및 인쇄회로기판의 제조방법
JP2006108483A (ja) キャビティを備えた多層セラミック基板およびその製造方法
JP2008159726A (ja) 多層配線基板
KR101108823B1 (ko) 세라믹 기판 제조 방법
KR102170221B1 (ko) 프로브카드용 공간변환기 및 그 제조 방법
KR100956212B1 (ko) 다층 세라믹 기판의 제조 방법
JP2004259714A (ja) 多層セラミック基板を備える電子部品およびその製造方法
WO2009151006A1 (ja) セラミック成形体の製造方法
KR101963274B1 (ko) 다층 세라믹 기판 및 그 제조 방법
KR100992238B1 (ko) 무수축 세라믹 기판의 제조 방법
JP4110536B2 (ja) 多層セラミック集合基板および多層セラミック集合基板の製造方法
KR100818461B1 (ko) 다층 세라믹 기판 및 그 제조 방법
JP4645962B2 (ja) 多層セラミック基板
JP2004095753A (ja) 多層セラミック基板の製造方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20141201

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02011R01I

Patent event date: 20141201

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20190125

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20190619

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20200102

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20200319

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20200320

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20221226

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20240227

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20250225

Start annual number: 6

End annual number: 6