[go: up one dir, main page]

KR101108823B1 - 세라믹 기판 제조 방법 - Google Patents

세라믹 기판 제조 방법

Info

Publication number
KR101108823B1
KR101108823B1 KR1020110005911A KR20110005911A KR101108823B1 KR 101108823 B1 KR101108823 B1 KR 101108823B1 KR 1020110005911 A KR1020110005911 A KR 1020110005911A KR 20110005911 A KR20110005911 A KR 20110005911A KR 101108823 B1 KR101108823 B1 KR 101108823B1
Authority
KR
South Korea
Prior art keywords
ceramic
ceramic substrate
ceramic sheet
electrode
external electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020110005911A
Other languages
English (en)
Inventor
유수현
고민지
조범준
박윤휘
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020110005911A priority Critical patent/KR101108823B1/ko
Priority to JP2011038002A priority patent/JP5356434B2/ja
Application granted granted Critical
Publication of KR101108823B1 publication Critical patent/KR101108823B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1126Firing, i.e. heating a powder or paste above the melting temperature of at least one of its constituents

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Ceramic Capacitors (AREA)

Abstract

본 발명은 세라믹 시트와 내부 전극을 동시에 소성하여 고착 강도를 향상시키면서도, 평탄 공정을 진행하여 평단도를 향상시키위해, 복수개의 세라믹 시트를 준비하는 단계; 각각의 세라믹 시트 상에 내부 전극 및 각 층의 내부 전극을 연결하는 비아를 형성하는 단계; 상기 복수개의 세라믹 시트를 일괄 적층 후, 최외층의 세라믹 시트 상에 개구부를 형성하는 단계; 상기 일괄 적층된 적층체를 소성하는 단계; 적층체의 상/하면을 연마하여 평탄화하는 단계; 및 개구부에 외부 전극을 형성하는 단계;를 포함하는 세라믹 기판의 제조 방법을 제시한다.

Description

세라믹 기판 제조 방법{METHOD OF MANUFACTURING CERAMIC SUBSTRATE}
본 발명은 세라믹 기판 제조 방법에 관한 것으로, 더욱 상세하게는 세라믹 시트와 내부 전극을 동시에 소성하는 단계를 포함하는 세라믹 기판 제조 방법에 관한 것이다.
일반적으로, HTCC, LTCC와 같은 다층 세라믹(Multi Layer Ceramic:MLC) 기판은 반도체 IC칩과 같은 능동 소자와 캐패시터, 인덕터 및 저항과 같은 수동소자를 복합화한 부품으로 사용되거나, 또는 단순한 반도체 IC 패키지로 사용되고 있다. 보다 구체적으로, 다층 세라믹 기판은 PA 모듈 기판, RF 다이오드 스위치, 필터, 칩 안테나, 각종 패키지 부품, 복합 디바이스 등 다양한 전자 부품을 구성하기 위하여 널리 사용되고 있다.
이러한 세라믹 기판은 최외층에 형성된 외부 전극을 통해 외부 IC칩과 전기적으로 접속하게 된다. 외부 전극은 세라믹 기판 전면에 시드층을 형성한 후 포토 레지스트(Photo Resist: PR)를 도포하고 패터닝 한 후 식각하여 완성하는 리소그래피(Lithography) 공정이나 스크린 인쇄 후 소성하는 방법 등에 의해 형성될 수 있다.
그러나, 스크린 인쇄 후 소성하는 방법으로 형성하는 경우, 세라믹 시트를 소성한 다음, 외부 전극의 접합을 위해 재소성하는 과정을 거치게 되는데, 재소성하는 온도를 세라믹 시트를 소성하는 온도와 비슷하게 하거나 높게 하면, 세라믹 시트에서 변형이 발생하는 문제가 생길 수 있다. 따라서, 재소성하는 온도는 세라믹 시트를 소성하는 온도보다 낮게 설정해야 하고, 낮은 소성 온도의 영향으로 인하여 세라믹 시트와 외부 전극 사이의 고착강도가 낮아지는 문제가 발생한다.
그리고, 리소그래피(Lithography) 공정으로 형성하는 경우에도, 스크린 인쇄 방법에 비해 비용이 많이 드는 단점이 있으며, 세라믹 시트와 외부 전극 사이의 고착 강도 또한 스크린 인쇄 방법에 비해 확실히 우세하지도 않다.
따라서, 외부 전극의 고착강도를 강화시키기 위해 스퍼터링(Sputterring), 전자 빔(E-beam) 등의 박막 공정이나, 이미 소성된 기판을 재열처리 하는 방법 등을 이용하고 있으나, 항상 고착강도 문제가 상존하고 있다.
한편, 외부 전극을 세라믹 시트와 동시에 소성하는 경우, 세라믹 시트와 외부 전극 사이의 고착 강도는 높아지지만, 표면 평탄도를 맞추기 위한 공정을 진행할 수 없다는 단점이 있다. 즉, 세라믹 시트를 구성하는 재료의 특성상, 소성 공정 과정에서 세라믹 시트가 수축하거나 휘는 현상이 발생하므로 세라믹 기판 표면을 연마하는 공정이 필수적인데, 종래의 세라믹 기판 제조 방법에 따라 외부 전극을 세라믹 시트와 동시에 소성한 다음 연마 공정을 진행하면, 연마 공정 도중 외부 전극이 파손되므로 연마 공정을 진행할 수 없는 것이다.
본 발명은 상술한 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 세라믹 시트와 내부 전극을 동시에 소성하고, 외부 전극을 형성함으로써 세라믹 시트와 외부 전극 사이의 고착 강도를 향상시키는 한편, 평탄 공정을 진행할 수 있는 세라믹 기판 제조 방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위하여, 본 발명의 일 실시예를 따르면, (a)복수개의 세라믹 시트를 준비하는 단계; (b)각각의 세라믹 시트 상에 내부 전극 및 각 층의 내부 전극을 연결하는 비아를 형성하고, 최외층의 세라믹 시트 상에 개구부를 형성는 단계; (c)상기 복수개의 세라믹 시트를 일괄 적층하는 단계; (d)상기 일괄 적층된 적층체를 소성하는 단계; (e)적층체의 상/하면을 연마하여 평탄화하는 단계; 및 (f)상기 (c)단계에서 형성된 개구부에 외부 전극을 형성하는 단계;를 포함하는 세라믹 기판의 제조 방법을 제공한다.
또한, 상기 (b)단계에서 형성되는 개구부의 폭은 내부 전극의 폭보다 작은 100㎛ 내지 5mm 범위내이고, 그 깊이는 10㎛ 내지 5mm 범위내인 것을 특징으로 하는 세라믹 기판의 제조 방법을 제공한다.
또한, 상기 (c)단계는 700℃ 내지 1000℃ 범위내의 온도에서 소성하는 세라믹 기판의 제조 방법을 제공한다.
또한, 상기 (e)단계는 드라이 에치백(dry etch back) 또는 화학적, 기계적 연마법에 의해 이루어지는 세라믹 기판의 제조 방법을 제공한다.
또한, 상기 외부 전극은 스크린 인쇄 후 소성하거나, 전해 도금 또는 무전해 도금 방식에 의해 형성되는 세라믹 기판의 제조 방법을 제공한다.
또한, 상기 소성 온도는 상기 (d)단계에서 이루어지는 소성 온도와 동일한 것을 특징으로 하는 세라믹 기판의 제조 방법을 제공한다.
또한, 상기 (f)단계 이후, 적층체의 상부면을 연마하여 평탄화하는 단계를 추가로 포함하는 세라믹 기판의 제조 방법을 제공한다.
본 발명의 세라믹 기판 제조 방법에 따르면, 세라믹 시트와 내부 전극을 동시에 소성하고, 소성 후 외부 전극을 형성함으로써 세라믹 시트와 외부 전극 사이의 고착 강도를 향상시킬 수 있다.
그리고, 개구부가 형성된 최외층의 세라믹 시트를 적층 후 소성하는 단계를 진행하고 상기 개구부에 외부 전극을 형성하므로, 외부 전극이 파손되는 현상 없이 연마 공정을 진행하여, 세라믹 기판의 평탄도를 향상시킬 수 있는 효과가 있다.
도 1a 내지 1f는 본 발명에 따른 세라믹 기판 제조 방법의 공정 순서를 도시한 공정도.
이하, 첨부된 도면을 참조하면서 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용되는 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여, 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.
도 1a 내지 1f는 본 발명에 따른 세라믹 기판 제조 방법의 공정 순서를 도시한 공정도로써, 먼저, 도 1a와 같이, 복수개의 세라믹 시트(10)를 준비하는 단계를 진행한다.
상기 세라믹 시트(10)는 세라믹스 원료 분말 및 소성 조제에, 알코올류나 톨루엔 등의 유기 용매, 적당한 유기 바인더, 및 글리세린 화합물 등의 가소제, 분산제 등을 첨가 혼합하여 이장(泥漿, slurry) 상태로 함과 동시에, 이것을 닥터 블레이드법 등의 시트 성형 기술에 의해, 적당히 필요한 두께의 시트 형상으로 함으로써 마련될 수 있으며, 각 성분의 배합 비율이나 성형법은 여러 가지 알려져 있으며, 본 발명에서는 특별히 한정되지 않는다.
상기 세라믹 시트(10)가 복수개 마련되면, 도 1b와 같이, 각각의 세라믹 시트(10) 상에 내부 전극(11) 및 각 층의 내부 전극(11)을 연결하는 비아(12)를 형성하고, 최외층의 세라믹 시트(10) 상에 개구부(13)를 형성는 단계를 진행한다.
상기 내부 전극(11)은 Ag, Ag-Pd, Pd, Pt, Cu, Ni 중 적어도 어느 하나의 도전체를 이용하여 스크린 인쇄법 등의 공지의 방법을 통해 형성할 수 있고, 상기 비아(12)는, CNC 드릴, CO2 레이저 드릴, 또는 YAG 레이저 드릴 중 어느 하나를 사용하여 수행되는 펀칭 방법을 통해 비아 홀을 형성한 다음, 상기 도전체를 필링(filling)하여 형성할 수 있다.
최외층의 세라믹 시트(10) 상에 형성되는 개구부(13)는 외부 전극(14)이 형성되는 영역으로써, 상기 개구부(13)는 메커니컬 펀칭(mechanical punching) 공정이나 기계적 드릴링(mechanical drilling) 또는 레이저 드릴링(laser drilling) 공정에 의해 형성할 수 있고, 그 형상은 원형, 사각형 등 어떠한 형상이라도 무방한다.
한편, 상기 개구부(13)의 폭은, 외부 전극(14)과 내부 전극(11)간의 접합을 원활하게 맞물리도록 하기 위하여, 내부 전극(11)의 폭보다 작은 100㎛ 내지 5mm 범위 내에서 형성하는 것이 바람직하고, 그 깊이는 추후 연마 공정에서 내부 전극(11)의 보존을 위해 10㎛ 내지 5mm 범위 내에서 형성하는 것이 바람직한다.
그 다음, 도 1c와 같이, 상기 복수개의 세라믹 시트(10)를 일괄 적층하는 단계를 진행한다.
상기 복수개의 세라믹 시트(10)를 일괄 적층하는 방법으로서는, 특별히 한정되는 방법에 의하지 않고, 열압착에 의한 프레스 처리(예를 들어, 25~90℃의 온도에서 25kgf/㎠의 압력을 가해 접합) 등에 의해 실시될 수 있다.
세라믹 시트(10)를 적층 후, 도 1d와 같이, 상기 일괄 적층된 적층체를 소성하는 단계를 진행한다.
상기 소성은 700℃ 내지 1000℃ 범위 내의 온도에서 소성하는 것으로 이루어질 수 있다.
소결을 마친 세라믹 시트 상에 외부 전극을 형성하는 경우에는 세라믹 시트 계면에서의 오염 물질로부터 자유로울 수 없으나, 본 발명에 따른 세라믹 기판 제조 방법과 같이, 내부 전극(11)과 세라믹 시트(10)를 동시에 소성하는 경우, 내부 전극과(11) 세라믹 시트(10) 사이에 존재할 수 있는 오염 물질이 소결하는 도중 모두 증발하므로 오염 물질에 의한 고착 강도의 저하가 발생하지 않는다.
또한, 소성 공정은 내부 전극을 구성하는 도전체의 녹는점보다 약간 낮은 온도에서 소결하게 되므로, 본 발명에 따른 세라믹 기판 제조 방법과 같이, 내부 전극(11)과 외부 전극(14)을 동시에 소성하는 경우, 소결 도중 내부 전극(11)을 구성하는 도전체 일부가 세라믹 시트(10) 쪽으로 확산하여 세라믹 시트(10)와 내부 전극(11) 간에 강한 화학적 결합이 이루어진다.
따라서, 내부 전극(11)과 외부 전극(14)을 동시에 소성하면 내부 전극(11)과 외부 전극(14) 사이의 고착 강도를 높일 수 있고, 내부 전극(11)과 외부 전극(14) 을 도전체 재료로 구성하면 내부 전극(11)과 외부 전극(14) 사이의 고착 강도는 보장되므로, 결국 외부 전극과 세라믹 기판 사이의 고착 강도를 향상시킬 수 있다.
소성 단계를 진행한 다음, 도 1e와 같이, 상기 적층체의 상/하면을 연마하여 평탄화하는 단계를 진행한다.
세라믹 시트(10)는 세라믹 시트(10)를 구성하는 재료의 특성상, 상기 소성 공정에 의해 반드시 수축하거나 휘는 현상이 발생하게 되는데, 수축율이나 수축 방향은 기판 재료, 세라믹 시트(10)의 조성, 제조 로트, 나아가서는 제조 조건 등에 따라 달라지게 된다. 이러한 세라믹 시트(10)의 수축이나 휨 현상에 의해 세라믹 기판의 치수 정밀도나 평탄도는 크게 저하되어, 최종적으로 얻어지는 세라믹 기판에서는, 예컨대, 치수 정밀도는 0.5% 정도에 머물고 있다.
따라서, 소성 단계 후에는 반드시 상기 적층체의 상/하면을 연마하여 평탄화하는 단계를 진행해야 하고, 본 발명에서는 드라이 에치백(dry etch back) 또는 화학적, 기계적 연마법에 의해 연마 공정이 진행될 수 있으나, 특별히 이에 한정되는 것은 아니다.
본 발명에 따른 세라믹 기판 제조 방법에 따르면, 개구부(13)가 형성된 최외층의 세라믹 시트(10)를 적층 후 소성하는 단계를 진행하고, 추후 상기 개구부(13)에 외부 전극(14)을 형성하므로, 소성 후 연마 공정을 진행하더라도 상기 내부 전극(11)이 날아가 버리는 현상을 방지할 수 있다.
연마 공정 후, 도 1f와 같이, 상기 개구부(13)에 외부 전극(14)을 형성하는 단계를 진행한다.
외부 전극(14)은 Ag, Ag-Pd, Pd, Pt, Cu, Ni 중 적어도 어느 하나의 도전체를 이용할 수 있으며, 개구부(13)에 도전체를 스크린 인쇄 후 재소성하는 방법으로 형성할 수 있다.
재소성하는 과정에서, 외부 전극(14)과 내부 전극(11) 사이의 높은 고착 강도를 위해 될 수 있는한 높은 온도로 소결하는 것이 바람직하나, 내부 전극(11)과 세라믹 시트(10)를 소성하는 온도보다 높은 온도로 소결하는 경우, 세라믹 기판에 변형이 일어나므로 재소성 온도는 내부 전극(11)과 세라믹 시트(10)를 소성하는 온도와 동일하거나 낮게 설정하는 것이 바람직하다.
이 외에도, 상기 외부 전극(14)은 전해 도금 및 무전해 도금 등 공지의 기술로 형성할 수 있으며, 특별히 하나의 기술로 한정되는 것은 아니다.
한편, 외부 전극(14)을 형성한 다음, 외부 전극(14) 형성에 따라 발생한 세라믹 기판 표면의 단차를 제거하기 위해 세라믹 기판 상부면을 연마하여 평탄화하는 단계를 추가로 진행할 수 있다.
본 발명의 세라믹 기판 제조 방법에 따르면, 세라믹 시트(10)와 내부 전극(11)을 동시에 소성하고, 소성 후 외부 전극(14)을 형성함으로써 세라믹 시트(10)와 외부 전극(14) 사이의 고착 강도를 향상시킬 수 있다.
그리고, 개구부(13)가 형성된 최외층의 세라믹 시트(10)를 적층 후 소성하는 단계를 진행한 다음, 상기 개구부(13)에 외부 전극(14)을 형성하므로, 외부 전극(14)이 파손되는 현상 없이, 연마 공정을 진행하여 세라믹 기판의 평탄도를 향상시킬 수 있는 효과가 있다.
본 명세서에 기재되는 실시예와 도면에 도시되는 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
10 : 세라믹 시트
11 : 내부 전극
12 : 비아
13 : 개구부
14 : 외부 전극

Claims (7)

  1. (a)복수개의 세라믹 시트를 준비하는 단계;
    (b)각각의 세라믹 시트 상에 내부 전극 및 각 층의 내부 전극을 연결하는 비아를 형성하고, 최외층의 세라믹 시트 상에 개구부를 형성는 단계;
    (c)상기 복수개의 세라믹 시트를 일괄 적층하는 단계;
    (d)상기 일괄 적층된 적층체를 소성하는 단계;
    (e)적층체의 상/하면을 연마하여 평탄화하는 단계; 및
    (f)상기 (c)단계에서 형성된 개구부에 외부 전극을 형성하는 단계;
    를 포함하는 세라믹 기판의 제조 방법.
  2. 제 1 항에 있어서,
    상기 (b)단계에서 형성되는 개구부의 폭은 내부 전극의 폭보다 작은 100㎛ 내지 5mm 범위내이고, 그 깊이는 10㎛ 내지 5mm 범위내인 것을 특징으로 하는 세라믹 기판의 제조 방법.
  3. 제 1 항에 있어서,
    상기 (d)단계는 700℃ 내지 1000℃ 범위내의 온도에서 소성하는 세라믹 기판의 제조 방법.
  4. 제 1 항에 있어서,
    상기 (e)단계는 드라이 에치백 또는 화학적, 기계적 연마법에 의해 이루어지는 세라믹 기판의 제조 방법.
  5. 제 1 항에 있어서,
    상기 외부 전극은 스크린 인쇄 후 소성하거나, 전해 도금 또는 무전해 도금 방식에 의해 형성되는 세라믹 기판의 제조 방법.
  6. 제 5 항에 있어서,
    상기 소성 온도는 상기 (d)단계에서 이루어지는 소성 온도와 같거나 낮은 세라믹 기판의 제조 방법.
  7. 제 1 항에 있어서,
    상기 (f)단계 이후, 적층체의 상부면을 연마하여 평탄화하는 단계를 추가로 포함하는 세라믹 기판의 제조 방법.
KR1020110005911A 2011-01-20 2011-01-20 세라믹 기판 제조 방법 Expired - Fee Related KR101108823B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110005911A KR101108823B1 (ko) 2011-01-20 2011-01-20 세라믹 기판 제조 방법
JP2011038002A JP5356434B2 (ja) 2011-01-20 2011-02-24 セラミック基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110005911A KR101108823B1 (ko) 2011-01-20 2011-01-20 세라믹 기판 제조 방법

Publications (1)

Publication Number Publication Date
KR101108823B1 true KR101108823B1 (ko) 2012-01-31

Family

ID=45614662

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110005911A Expired - Fee Related KR101108823B1 (ko) 2011-01-20 2011-01-20 세라믹 기판 제조 방법

Country Status (2)

Country Link
JP (1) JP5356434B2 (ko)
KR (1) KR101108823B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020088196A (ja) * 2018-11-27 2020-06-04 京セラ株式会社 配線基板および電子装置
CN114446661B (zh) * 2021-12-06 2023-06-23 中北大学 一种基于化学机械抛光的多层陶瓷电容器及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07221433A (ja) * 1994-02-07 1995-08-18 Shinko Electric Ind Co Ltd セラミック回路基板及びその製造方法
JPH07321466A (ja) * 1994-05-24 1995-12-08 Ibiden Co Ltd 多層セラミックス基板の製造方法
JP2005277217A (ja) 2004-03-25 2005-10-06 Murata Mfg Co Ltd セラミック基板の製造方法
JP2009117835A (ja) 2007-11-05 2009-05-28 Samsung Electro-Mechanics Co Ltd 無収縮セラミック基板の製造方法及びこれを用いた無収縮セラミック基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07221433A (ja) * 1994-02-07 1995-08-18 Shinko Electric Ind Co Ltd セラミック回路基板及びその製造方法
JPH07321466A (ja) * 1994-05-24 1995-12-08 Ibiden Co Ltd 多層セラミックス基板の製造方法
JP2005277217A (ja) 2004-03-25 2005-10-06 Murata Mfg Co Ltd セラミック基板の製造方法
JP2009117835A (ja) 2007-11-05 2009-05-28 Samsung Electro-Mechanics Co Ltd 無収縮セラミック基板の製造方法及びこれを用いた無収縮セラミック基板

Also Published As

Publication number Publication date
JP5356434B2 (ja) 2013-12-04
JP2012151428A (ja) 2012-08-09

Similar Documents

Publication Publication Date Title
KR102093157B1 (ko) 다층 세라믹 기판
JP5971447B2 (ja) セラミック基板およびモジュール部品の製造方法
JP2001358247A (ja) 多層配線基板の製造方法
JP5170684B2 (ja) 積層セラミックパッケージ
KR101108823B1 (ko) 세라믹 기판 제조 방법
JP4497247B2 (ja) 積層型セラミック電子部品の製造方法
KR100748238B1 (ko) 무수축 세라믹 기판 및 그 제조방법
US9232646B2 (en) High speed differential wiring in glass ceramic MCMS
KR101805074B1 (ko) 세라믹 다층회로 기판의 제조방법
KR100956212B1 (ko) 다층 세라믹 기판의 제조 방법
KR101855275B1 (ko) 세라믹 다층회로 기판의 제조방법
KR101288163B1 (ko) 무수축 세라믹 기판 및 이의 제조 방법
KR100946017B1 (ko) 세라믹 기판의 제조 방법
JP4038616B2 (ja) 多層セラミック基板の製造方法
JP2007053294A (ja) 積層型セラミック電子部品の製造方法
KR101292040B1 (ko) 저온동시소성세라믹스 기판의 제조방법
JP4110536B2 (ja) 多層セラミック集合基板および多層セラミック集合基板の製造方法
JP4645962B2 (ja) 多層セラミック基板
KR100992238B1 (ko) 무수축 세라믹 기판의 제조 방법
JP5516608B2 (ja) セラミック積層基板の製造方法
JP2010050390A (ja) 積層型コイル部品の製造方法
JP2009152614A (ja) 多層セラミック基板の製造方法
JPWO2009151006A1 (ja) セラミック成形体の製造方法
KR20090090718A (ko) 무수축 세라믹 기판 및 그 제조 방법
KR100872297B1 (ko) 다층 세라믹 기판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20110120

PA0201 Request for examination
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20120102

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20120116

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20120116

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20141231

Start annual number: 4

End annual number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20161209