[go: up one dir, main page]

KR102092338B1 - 액정 표시 장치용 어레이 기판의 제조 방법 - Google Patents

액정 표시 장치용 어레이 기판의 제조 방법 Download PDF

Info

Publication number
KR102092338B1
KR102092338B1 KR1020130033574A KR20130033574A KR102092338B1 KR 102092338 B1 KR102092338 B1 KR 102092338B1 KR 1020130033574 A KR1020130033574 A KR 1020130033574A KR 20130033574 A KR20130033574 A KR 20130033574A KR 102092338 B1 KR102092338 B1 KR 102092338B1
Authority
KR
South Korea
Prior art keywords
thin film
amorphous silicon
persulfate
etching
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020130033574A
Other languages
English (en)
Other versions
KR20140118147A (ko
Inventor
이지연
정경섭
김동기
Original Assignee
동우 화인켐 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동우 화인켐 주식회사 filed Critical 동우 화인켐 주식회사
Priority to KR1020130033574A priority Critical patent/KR102092338B1/ko
Publication of KR20140118147A publication Critical patent/KR20140118147A/ko
Application granted granted Critical
Publication of KR102092338B1 publication Critical patent/KR102092338B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions

Landscapes

  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 기판 상에 순수 비정질 실리콘(a-Si:H) 박막을 적층하고, 그 상부에 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막을 차례대로 적층하는 단계;
상기 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막 상에 식각 영역이 오픈된 마스크패턴을 형성하는 단계; 및
순수 비정질 실리콘(a-Si:H) 박막과 그 상부에 있는 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막을 식각액 조성물을 이용하여 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막만을 식각하는 단계를 포함하는 액정 표시 장치용 어레이 기판의 제조 방법에 있어서,
상기 식각액 조성물은, 조성물 총 중량에 대하여 (A) 과황산염 5.0 내지 15.0 중량%, (B) Fe3 + 화합물 1.0 내지 20.0 중량%, (C) 함불소 화합물 0.01 내지 10.0 중량% 및 (D)물 잔량을 포함하는 것을 특징으로 하는 액정 표시 장치용 어레이 기판의 제조 방법에 관한 것이다.

Description

액정 표시 장치용 어레이 기판의 제조 방법{MANUFACTURING METHOD OF AN ARRAY SUBSTRATE FOR LIQUID CRYSTAL DISPLAY}
본 발명은 액정 표시 장치용 어레이 기판의 제조방법에 관한 것이다.
액정 표시 장치에서 기판 위에 금속 배선을 형성하는 과정은 통상적으로 스퍼터링 등에 의한 금속막 형성공정, 포토레지스트 도포, 노광 및 현상에 의한 선택적인 영역에서의 포토레지스트 형성공정, 및 식각공정에 의한 단계로 구성되고, 개별적인 단위 공정 전후의 세정 공정 등을 포함한다. 이러한 식각공정은 포토레지스트를 마스크로 하여 선택적인 영역에 금속막을 남기는 공정을 의미하며, 통상적으로 플라즈마 등을 이용한 건식식각 또는 식각액 조성물을 이용하는 습식 식각이 사용된다.
TFT-LCD (Thin-Film Transistor Liquid Crystal Display) 장치 제조에 필수적인 요소인 TFT(Thin-Film Transistor) 제조는 중요하다.
도 1a 내지 도 1b는 종래의 방법에 의해 제조된 TFT의 구조를 보여준다. 도 1a 및 도 1b를 참조하면, TFT의 구조는 절연성 기판(11) 상에 금속 게이트(12)가 위치하고 그 위에 게이트 절연막(13)이 형성되고 그 위로 활성층인 순수 비정질 실리콘(a-Si:H)(14) 박막이 존재하고 그 위에 소스/드레인의 접촉 저항을 줄이기 위한 불순물이 포함된 비정질 실리콘(n+ a-Si:H)(15) 박막이 존재하고, 그 상부에 소스/드레인 금속(16)이 형성되는 역스태거드 (inverted-staggerd) 방식이 주로 사용되고 있다.
이러한 구조로 TFT를 형성하기 위해서는 순수 비정질 실리콘(a-Si:H)(14) 박막 위에 증착되는 불순물이 포함된 비정질 실리콘(n+ a-Si:H)(15) 박막을 제거하되 하부에 존재하는 순수 비정질 실리콘(a-Si:H)(14) 박막에는 영향을 최소화하는 방법이 필수적으로 필요하게 된다.
상기 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막을 식각하는데 건식 식각이 이루어짐으로 인해 식각 과정중 플라즈마 내의 이온의 충격이나 래디컬에 의한 금속 막의 손상 및 오염이 발생하는 단점이 있다.
KR 10-0392362B
본 발명은 실리콘 박막의 식각 방법에 관한 것으로서, 특히 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막을 식각할 수 있는 식각액 조성물을 제안함으로써, 식각 과정 중 금속 막의 손상 및 오염이 없으며, 생산성을 높일 수 있는 장점을 갖는 액정 표시 장치용 어레이 기판의 제조 방법을 제공하는데 그 목적이 있다.
본 발명은 상기 목적을 달성하기 위하여 기판 상에 순수 비정질 실리콘(a-Si:H) 박막을 적층하고, 그 상부에 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막을 차례대로 적층하는 단계;
상기 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막 상에 식각 영역이 오픈된 마스크패턴을 형성하는 단계; 및
순수 비정질 실리콘(a-Si:H) 박막과 그 상부에 있는 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막을 식각액 조성물을 이용하여 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막만을 식각하는 단계를 포함하는 액정 표시 장치용 어레이 기판의 제조 방법에 있어서,
상기 식각액 조성물은, 조성물 총 중량에 대하여 (A) 과황산염 5.0 내지 15.0 중량%, (B) Fe3 + 화합물 1.0 내지 20.0 중량%, (C) 함불소 화합물 0.01 내지 10.0 중량% 및 (D)물 잔량을 포함하는 것을 특징으로 하는 액정 표시 장치용 어레이 기판의 제조 방법을 제공한다.
또한, 본 발명은 조성물 총 중량에 대하여, (A) 과황산염 5.0 내지 15.0 중량%, (B) Fe3 + 화합물 1.0 내지 20.0 중량%, (C) 함불소 화합물 0.01 내지 10.0 중량% 및 (D)물 잔량을 포함하는 것을 특징으로 하는, 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막 식각액 조성물을 제공한다.
또한, 본 발명은 상기 식각액 조성물을 사용하여 식각된 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막 층 및 소스/드레인 전극 및 데이터 배선 중 하나 이상을 포함하는 액정 표시 장치용 어레이 기판을 제공한다.
본 발명의 식각액 조성물은 습식 식각을 사용하여 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막을 식각할 수 있으며, 종래의 건식 식각을 이용할 경우, 고가의 장비를 이용하나, 본 발명에 따르면 습식 식각으로 식각하여 경제적이며, 생산성을 향상시키는 효과가 있다. 따라서, 본 발명을 TFT과 같은 반도체소자 제조 공정에 응용할 경우 반도체소자 제조 공정의 단순화 및 소자 특성을 향상시키는 뛰어난 효과를 가지게 된다.
또한, 본 발명의 식각액 조성물은 액정 표시 장치용 어레이 기판을 제조시, 순수 비정질 실리콘(a-Si:H) 박막 상부에 있는 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막을 습식공정에 의해 식각할 수 있어, 식각공정을 단순화시키며 공정수율을 극대화시킬 수 있다.
도 1a 및 도 1b는 종래의 방법에 의해 제조된 박막트랜지스터의 제조 과정을 설명하기 위한 단면도이다.
이하, 본 발명을 상세히 설명하면 다음과 같다.
본 발명은 실리콘 박막의 식각 방법에 관한 것으로, 특히 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막을 식각할 수 있는 습식 식각액 조성물, 식각 방법, 액정 표시 장치용 어레이 기판 및 액정 표시 장치용 어레이 기판의 제조 방법에 관한 것이다. 여기서, 상기 식각액 조성물은 (A) 과황산염, (B) Fe3 + 화합물, (C) 함불소 화합물 및 (D) 물을 포함하는 것을 가장 큰 특징으로 한다.
보다 상세하게는 상기 식각액 조성물은, 조성물 총 중량에 대하여 (A) 과황산염 5.0 내지 15.0 중량%, (B) Fe3 + 화합물 1.0 내지 20.0 중량%, (C) 함불소 화합물 0.01 내지 10.0 중량% 및 (D)물 잔량을 포함하는 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막 식각액 조성물에 관한 것이다.
본 발명의 식각액 조성물에 포함되는 (A)과황산염은 상기 (C)함불소 화합물의 활성도를 높여주는 역할을 한다. 상기 (A) 과황산염은 조성물 총 중량에 대하여, 5.0 내지 15.0 중량%로 포함되고, 바람직하게는 7.0 내지 13.0 중량%로 포함된다. 상기 (A) 과황산염은 조성물 총 중량에 대하여 5.0 중량% 미만으로 포함되면, 식각력이 부족하여 충분한 식각이 이루어지지 않을 수 있으며, 15.0 중량%를 초과하여 포함될 경우, 식각 속도가 전체적으로 빨라지기 때문에 공정 컨트롤이 어렵다.
상기 (A) 과황산염은 이 분야에서 사용되는 물질로서 과황산암모늄(Ammonium Persulfate), 과황산나트륨(Sodium Persulfate) 및 과황산칼륨(Potassim Persulfate)으로 이루어진 군으로부터 선택되는 1종 또는 2종 이상인 것이 바람직하다.
본 발명의 식각액 조성물에 포함되는 (B) Fe3 + 화합물은 상기 (C)함불소 화합물의 활성도를 높여주는 역할을 한다. 상기 (B) Fe3 + 화합물은 조성물 총 중량에 대하여, 1.0 내지 20.0 중량%로 포함되고, 바람직하게는 2.0 내지 10.0 중량%로 포함된다. 상기 (B) Fe3 + 화합물은 조성물 총 중량에 대하여 1.0 중량% 범위 미만으로 포함되면, 식각력이 부족하여 충분한 식각이 이루어지지 않을 수 있으며, 20.0 중량%를 초과하여 포함될 경우, 식각 속도가 전체적으로 빨라지기 때문에 공정 컨트롤이 어렵다.
상기 (B) Fe3 + 화합물은 이 분야에서 사용되는 물질로서 Fe3 + 를 포함한 염의 형태로 제공되며, FeCl3, Fe(NO3)3, Fe2(SO4)3, NH4Fe(SO4)2, Fe(ClO4)3, 및 FePO4로 이루어진 군으로부터 선택되는 1종 또는 2종 이상인 것이 바람직하다.
본 발명의 식각액 조성물에 포함되는 (C)함불소 화합물은 물에 해리되어 플루오르 이온을 낼 수 있는 화합물을 의미한다. 상기 (C)함불소 화합물은 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막을 식각하는 주성분이며, 식각하는 용액에서 필연적으로 발생하는 잔사를 제거해 주는 역할을 한다. 상기 (C)함불소 화합물은 조성물 총 중량에 대하여 0.01 내지 10.0 중량%로 포함되고, 바람직하게는 0.1 내지 5.0 중량%로 포함된다. 상기 (C)함불소 화합물이 조성물 총 중량에 대하여 0.01 중량% 미만으로 포함되면, 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막의 식각 속도가 저하되어 부분적 언에치(Unetch) 현상이나 잔사가 발생할 수 있고, 10.0 중량%를 초과하여 포함될 경우, 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막의 식각 성능은 향상되지만, 식각 속도가 전체적으로 빨라지기 때문에 공정 컨트롤이 어렵다.
상기 (C)함불소 화합물은 이 분야에서 사용되는 물질로서 용액 내에서 플루오르 이온 혹은 다원자 플루오르 이온으로 해리될 수 있는 것이라면 특별히 한정되지 않는다. 하지만, 상기 (C)함불소 화합물은 불산(hydrofluoric acid, HF), 불화암모늄(ammonium fluoride: NH4F), 불화나트륨(sodium fluoride: NaF), 불화칼륨(potassium fluoride: KF), 중불화암모늄(ammonium bifluoride: NH4F·HF), 중불화나트륨(sodium bifluoride: NaF·HF), 중불화칼륨(potassium bifluoride, KF·HF), 불화붕소산(fluoroboric acid, HBF4), 불화알루미늄(aluminium fluoride, AlF3), 불화칼슘(calcium fluoride, CaF2) 및 규불화수소산(Hydrofluorosilicic Acid, H2SiF6)으로 이루어진 군으로부터 선택되는 1종 또는 2종 이상인 것이 바람직하다.
본 발명의 식각액 조성물에 포함되는 (D) 물은 조성물 총 중량이 100 중량%가 되도록 잔량 포함된다. 상기 물은 특별히 한정하지 않으나, 탈이온수를 이용하는 것이 바람직하다. 그리고, 상기 물은 물 속에 이온이 제거된 정도를 보여주는 물의 비저항값이 18㏁·㎝ 이상인 탈이온수를 이용하는 것이 보다 바람직하다.
또한, 전술한 성분 이외에 통상의 첨가제를 더 첨가할 수 있으며, 첨가제로는 금속 이온 봉쇄제, 식각속도 조절제 및 부식 방지제 등을 들 수 있다.
본 발명에서 사용되는 (A)과황산염, (B) Fe3 + 화합물, (C)함불소 화합물 등은 통상적으로 공지된 방법에 의해서 제조가 가능하며, 본 발명의 식각액 조성물은 반도체 공정용의 순도를 가지는 것이 바람직하다.
본 발명은 기판 상에 순수 비정질 실리콘(a-Si:H) 박막을 적층하고, 그 상부에 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막을 차례대로 적층하는 단계;
상기 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막 상에 식각 영역이 오픈된 마스크패턴을 형성하는 단계; 및
순수 비정질 실리콘(a-Si:H) 박막과 그 상부에 있는 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막을 식각액 조성물을 이용하여 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막만을 식각하는 단계를 포함하는 액정 표시 장치용 어레이 기판의 제조 방법에 관한 것이다.
상기 액정 표시 장치용 어레이 기판은 박막트랜지스터(TFT) 어레이 기판일 수 있다. 그리고, 상기 액정 표시 장치용 어레이 기판은 본 발명의 식각액 조성물을 사용하여 식각된 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막 층 및 소스/드레인 전극 및 데이터 배선 중 하나 이상을 포함한다.
본 발명의 박막트랜지스터 어레이 기판 형성 방법의 일 구현예를 구체적으로 설명하도록 한다.
먼저, 기판 상에 게이트 전극을 형성한다. 게이트 전극은 게이트 라인을 통하여 전달된 전기적 신호에 따라 소스/드레인 사이의 전류를 제어하는 기능을 한다. 게이트 전극은 다음과 같이 형성된다. 통상적으로는 몰리브덴(Mo) 합금막이 스퍼터링 방법 등에 의해 상기 기판 위에 균일하게 형성된다. 이 후, 상기 몰리브덴 합금막은 식각되어 소정의 형태로 패터닝된다. 상기 소정의 형태로 패터닝 되는 것은 포토리소그라피 방법 등에 의해 이루어진다. 상기 게이트 전극은 반드시 몰리브덴으로 형성될 필요는 없고, 이후 공정에서 순수 비정질 실리콘(a-Si:H) 박막으로 형성되는 활성층이 결정화될 때 발생하는 열에 의해 변화하지 않도록 높은 융점을 가지는 금속으로 형성될 수 있다.
다음으로, 게이트 전극 위에 게이트 절연막을 형성한다. 게이트 절연막은 상부의 순수 비정질 실리콘(a-Si:H) 박막과 게이트 전극을 분리하여 순수 비정질 실리콘(a-Si:H) 박막으로 흐르는 전류가 게이트 전극으로 흘러 들어가지 않도록 하는 기능을 한다.
상기 게이트 절연막은 다음과 같이 형성된다. 즉, 플라즈마 화학기상증착(CVD) 방법 등에 의해서, 상기 게이트 전극을 포함하는 기판 위에 균일하게 형성된다. 상기 게이트 절연막은 실리콘 산화물(SiO2), 실리콘 질화물(SiNx), 실리콘 산화질화물(SiONx) 중에서 적어도 하나 이상의 물질을 절연 재료로 하여 형성될 수 있다.
다음으로, 상기 게이트 절연막 위에 반도체층인 순수 비정질 실리콘(a-Si:H) 박막을 형성한다. 순수 비정질 실리콘(a-Si:H) 박막은 게이트 전극의 전기적 신호에 따라 전류의 통로가 된다. 통상적으로 순수 비정질 실리콘(a-Si:H) 박막을 사용하여 플라즈마 CVD 방법 등에 의해 상기 게이트 절연막 위에 균일하게 형성될 수 있다.
다음으로, 상기 순수 비정질 실리콘(a-Si:H) 박막 상에 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막을 형성한다. 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막은 순수 비정질 실리콘(a-Si:H) 박막과 소스/드레인 전극 사이에 전류가 흐를 수 있도록 한다. 통상적으로는 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막으로 형성 될 수 있다.
다음으로, 상기 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막 상에 소스/드레인 전극층을 형성한다. 소스/드레인 전극층은 추후에 채널이 형성됨으로써 소스 전극과 드레인 전극으로 분리된다. 소스 전극과 드레인 전극은 화소(픽셀)로 가는 전기적 신호를 전달하는 역할을 한다.
소스/드레인 전극층으로는 예를 들면 구리계 금속막이 사용될 수 있다. 본 발명에서 구리계 금속막은 막의 구성 성분 중에 구리가 포함되는 금속막을 의미하는 것으로서, 단일막 또는 이중막 등의 다층막을 포함하는 개념이다. 보다 구체적인 예를 들면, 상기 구리계 금속막은 구리 또는 구리 합금의 단일막, 몰리브덴층과 상기 몰리브덴층 상에 형성된 구리층을 포함하는 구리 몰리브덴막 또는 몰리브덴 합금층과 상기 몰리브덴 합금층 상에 형성된 구리층을 포함하는 구리 몰리브덴 합금막일 수 있다. 상기 구리 합금 또는 몰리브덴 합금은 서로 독립적으로 구리 또는 몰리브덴과 Ti, Ta, Cr, Ni, Nd 및 In으로 이루어진 군에서 선택되는 적어도 1종 이상의 금속과 합금일 수 있다.
다음으로, 박막 트랜지스터의 어레이 패턴에 따라 포토레지스트를 형성한다. 포토레지스트는 소스/드레인 전극층, 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막 및 순수 비정질 실리콘(a-Si:H) 박막 중에서 식각될 부분을 노출시킨 패턴으로 형성된다.
포토레지스트가 형성된 후에는, 본 발명의 식각액 조성물로 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막을 식각하여 박막트랜지스터 어레이 기판을 형성한다.
이하, 실시예 및 실험예를 통하여 본 발명을 더욱 상세하게 설명하기로 한다. 이들 실시예 및 실험예는 단지 본 발명을 예시하기 위한 것이므로, 본 발명의 범위가 이들 실시예 및 실험예에 의해 제한되는 것으로 해석되지는 않는다.
실시예 1 내지 5 및 비교예 1 내지 5: 식각액 조성물의 제조
하기 [표 1]에 기재된 조성에 따라, 각 성분들을 혼합하여 실시예 1 내지 5 및 비교예 1 내지 5의 식각액 조성물을 각각 제조하였다.
　 과황산암모늄 질산제2철 불화암모늄 탈이온수
실시예1 5 1 2 잔량
실시예2 10 3 1 잔량
실시예3 13 5 0.05 잔량
실시예4 8 6 4 잔량
실시예5 15 9 0.8 잔량
비교예1 10 10 - 잔량
비교예2 10 - 5 잔량
비교예3 - 10 5 잔량
비교예4 1 10 5 잔량
비교예5 10 5 15 잔량
(단위: 중량%)
실험예 1: 식각 특성 평가
유리기판위에 순수 비정질 실리콘(a-Si:H) 박막을 형성하고, 순수 비정질 실리콘 박막 위에 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막이 적층된 기판을 준비하였다. 상기의 조성으로 제조된 실시예 1 내지 5 및 비교예 1 내지 5의 식각액 조성물로 상기 준비된 기판을 식각하였다. 식각 특성 평가 방식은 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막 층의 Etch 가능 여부를 평가하였다. 분사식 식각 방식의 실험장비(모델명: ETCHER(TFT), SEMES사) 내에 상기 각각의 식각액을 넣고 온도를 32℃로 설정하여 가온한 후, 온도가 32±0.1℃에 도달하였을 때 식각 공정을 수행하였다. 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막의 총 식각 시간은 엔드포인트 검출(End Point Detection, EPD)을 기준으로 하여 오버 에치(Over Etch) 60%를 주어 실시하였다. 기판을 넣고 분사를 시작하여 식각이 다 되면 꺼내어 탈이온수로 세정한 후, 열풍건조장치를 이용하여 건조하고, 포토레지스트 박리기(PR stripper)를 이용하여 포토레지스트를 제거하였다. 세정 및 건조 후 전자주사현미경(SEM; 모델명: S-4700, HITACHI사 제조)을 이용하여 식각 특성을 평가하여 하기 [표 2]에 나타내었다.
측면 식각 손실(critical dimension(CD) skew) 변화, 테이퍼 각도, 금속 산화물막 손상의 식각 특성을 평가하여, 결과를 하기 [표 2]에 나타내었다.
<평가 기준>
◎: 매우 우수 (CD Skew ≤ 1.0㎛, 테이퍼 각도: 40-60°)
○: 우수 (1.5㎛ < CD Skew ≤ 1.0㎛, 테이퍼 각도: 30-60°)
△: 양호 (2.0㎛ < CD Skew ≤ 1.5㎛, 테이퍼 각도: 30-60°)
×: 불량 (a-Si:H 소실 또는 잔사 발생)
식각 특성 순수 비정질 실리콘
(a-Si:H) 식각여부
실시예1 ◎ 없음
실시예2 ◎ 없음
실시예3 ○ 없음
실시예4 ◎ 없음
실시예5 ○ 없음
비교예1 × 없음
비교예2 × 없음
비교예3 × 없음
비교예4 × 있음
비교예5 × 막 손상

Claims (9)

  1. 기판 상에 순수 비정질 실리콘(a-Si:H) 박막을 적층하고, 그 상부에 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막을 차례대로 적층하는 단계;
    상기 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막 상에 식각 영역이 오픈된 마스크패턴을 형성하는 단계; 및
    순수 비정질 실리콘(a-Si:H) 박막과 그 상부에 있는 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막을 식각액 조성물을 이용하여 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막만을 식각하는 단계를 포함하는 액정 표시 장치용 어레이 기판의 제조 방법에 있어서,
    상기 식각액 조성물은, 조성물 총 중량에 대하여 (A) 과황산염 5.0 내지 15.0 중량%, (B) Fe3+ 화합물 1.0 내지 20.0 중량%, (C) 함불소 화합물 0.01 내지 10.0 중량% 및 (D)물 잔량을 포함하고, 황산을 포함하지 않으며,
    상기 (A) 과황산염은 과황산암모늄(Ammonium Persulfate), 과황산나트륨(Sodium Persulfate) 및 과황산칼륨(Potassium Persulfate)으로 이루어진 군으로부터 선택되는 1종 또는 2종 이상인 것을 특징으로 하는, 액정 표시 장치용 어레이 기판의 제조 방법.
  2. 청구항 1에 있어서,
    상기 액정 표시 장치용 어레이 기판이 박막트랜지스터(TFT) 어레이 기판인 것을 특징으로 하는, 액정 표시 장치용 어레이 기판의 제조방법.
  3. 삭제
  4. 조성물 총 중량에 대하여,
    (A) 과황산염 5.0 내지 15.0 중량%;
    (B) Fe3+ 화합물 1.0 내지 20.0 중량%;
    (C) 함불소 화합물 0.01 내지 10.0 중량%; 및
    (D) 물 잔량을 포함하고,
    황산을 포함하지 않으며,
    상기 (A) 과황산염은 과황산암모늄(Ammonium Persulfate), 과황산나트륨(Sodium Persulfate) 및 과황산칼륨(Potassium Persulfate)으로 이루어진 군으로부터 선택되는 1종 또는 2종 이상이고,
    순수 비정질 실리콘(a-Si:H)을 식각하지 않는 것을 특징으로 하는, 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막 식각액 조성물.
  5. 삭제
  6. 청구항 4에 있어서, 상기 (B) Fe3+ 화합물은 FeCl3, Fe(NO3)3, Fe2(SO4)3, NH4Fe(SO4)2, Fe(ClO4)3, 및 FePO4로 이루어진 군으로부터 선택되는 1종 또는 2종 이상인 것을 특징으로 하는, 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막 식각액 조성물.
  7. 청구항 4에 있어서, 상기 (C)함불소 화합물은 불산(hydrofluoric acid, HF), 불화암모늄(ammonium fluoride: NH4F), 불화나트륨(sodium fluoride: NaF), 불화칼륨(potassium fluoride: KF), 중불화암모늄(ammonium bifluoride: NH4F·HF), 중불화나트륨(sodium bifluoride: NaF·HF), 중불화칼륨(potassium bifluoride, KF·HF), 불화붕소산(fluoroboric acid, HBF4), 불화알루미늄(aluminium fluoride, AlF3), 불화칼슘(calcium fluoride, CaF2) 및 규불화수소산(Hydrofluorosilicic Acid, H2SiF6)으로 이루어진 군으로부터 선택되는 1종 또는 2종 이상인 것을 특징으로 하는, 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막 식각액 조성물.
  8. 삭제
  9. 청구항 4, 청구항 6 및 청구항 7 중 어느 한 항에 기재된 식각액 조성물을 사용하여 식각된 불순물이 포함된 비정질 실리콘(n+ a-Si:H) 박막 층 및 소스/드레인 전극 및 데이터 배선 중 하나 이상을 포함하는 액정 표시 장치용 어레이 기판.
KR1020130033574A 2013-03-28 2013-03-28 액정 표시 장치용 어레이 기판의 제조 방법 Active KR102092338B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130033574A KR102092338B1 (ko) 2013-03-28 2013-03-28 액정 표시 장치용 어레이 기판의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130033574A KR102092338B1 (ko) 2013-03-28 2013-03-28 액정 표시 장치용 어레이 기판의 제조 방법

Publications (2)

Publication Number Publication Date
KR20140118147A KR20140118147A (ko) 2014-10-08
KR102092338B1 true KR102092338B1 (ko) 2020-03-23

Family

ID=51991043

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130033574A Active KR102092338B1 (ko) 2013-03-28 2013-03-28 액정 표시 장치용 어레이 기판의 제조 방법

Country Status (1)

Country Link
KR (1) KR102092338B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102623996B1 (ko) * 2016-11-10 2024-01-11 동우 화인켐 주식회사 식각액 조성물 및 이를 이용한 식각방법 및 이를 이용한 표시 장치용 어레이 기판의 제조방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010064043A (ko) * 1999-12-24 2001-07-09 구본준, 론 위라하디락사 박막트랜지스터 및 액정표시장치용 어레이기판제조방법
KR20020055787A (ko) * 2000-12-29 2002-07-10 구본준, 론 위라하디락사 액정표시장치용 어레이 기판 및 그의 제조방법
KR100392362B1 (ko) 2000-12-30 2003-07-22 한국전자통신연구원 습식방법에 의한 실리콘의 선택적 식각 방법
KR20030079740A (ko) * 2002-04-02 2003-10-10 동우 화인켐 주식회사 알루미늄(또는 알루미늄 합금)층을 함유한 다층막 및단일막 식각액 조성물
KR20080069444A (ko) * 2007-01-23 2008-07-28 주식회사 동진쎄미켐 Ｔｆｔ-ｌｃｄ용 금속 배선 형성을 위한 식각액 조성물
KR101800803B1 (ko) * 2009-12-24 2017-11-27 주식회사 동진쎄미켐 식각액 및 전자소자 제조방법
KR20110115814A (ko) * 2010-04-16 2011-10-24 주식회사 동진쎄미켐 식각액 및 전자소자 제조방법

Also Published As

Publication number Publication date
KR20140118147A (ko) 2014-10-08

Similar Documents

Publication Publication Date Title
TWI598467B (zh) 製備薄膜電晶體通道蝕刻組合物及製備薄膜電晶體通道方法
TWI572745B (zh) 用於含銅金屬薄膜之蝕刻劑組成物以及使用其之蝕刻方法
KR101873583B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR101805187B1 (ko) 식각액 조성물
CN108220963B (zh) 多层膜用蚀刻液组合物、蚀刻方法及阵列基板的制造方法
KR102137013B1 (ko) 표시장치용 어레이 기판의 제조방법
TW201313879A (zh) 用於金屬互連體之蝕刻劑以及使用其以製備液晶顯示元件的方法
KR101939385B1 (ko) 박막 트랜지스터의 어레이 형성 방법
JP5788400B2 (ja) エッチング液組成物
KR101976856B1 (ko) 액정 표시 장치용 어레이 기판의 제조 방법
KR102092338B1 (ko) 액정 표시 장치용 어레이 기판의 제조 방법
KR102505196B1 (ko) 구리계 금속막의 식각액 조성물 및 이를 이용한 액정표시장치용 어레이 기판의 제조방법
JP5706434B2 (ja) エッチング液組成物
KR102009529B1 (ko) 액정 표시 장치용 어레이 기판의 제조 방법
KR102092352B1 (ko) 액정 표시 장치용 어레이 기판의 제조방법
CN111755461B (zh) 液晶显示装置用阵列基板的制造方法及用于其的铜系金属膜蚀刻液组合物
KR102028578B1 (ko) 박막 트랜지스터의 어레이 형성 방법
KR102092687B1 (ko) 액정 표시 장치용 어레이 기판의 제조방법
KR102092912B1 (ko) 액정 표시 장치용 어레이 기판의 제조방법
KR102092351B1 (ko) 액정 표시 장치용 어레이 기판의 제조방법
KR102310093B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR20130073251A (ko) 식각용액 및 이를 이용한 절연막의 패턴 형성방법
KR102310096B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR102310094B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR101754418B1 (ko) 액정표시장치용 어레이 기판의 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20130328

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20170706

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20130328

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20181120

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20190529

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20181120

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20190529

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20190118

Comment text: Amendment to Specification, etc.

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20190729

Patent event code: PE09021S01D

AMND Amendment
PX0701 Decision of registration after re-examination

Patent event date: 20200120

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20190918

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20190628

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20190529

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

Patent event date: 20190118

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20200317

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20200318

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20221207

Start annual number: 4

End annual number: 4