[go: up one dir, main page]

KR102090993B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR102090993B1
KR102090993B1 KR1020130128581A KR20130128581A KR102090993B1 KR 102090993 B1 KR102090993 B1 KR 102090993B1 KR 1020130128581 A KR1020130128581 A KR 1020130128581A KR 20130128581 A KR20130128581 A KR 20130128581A KR 102090993 B1 KR102090993 B1 KR 102090993B1
Authority
KR
South Korea
Prior art keywords
plate
shaped portion
electrode
data voltage
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020130128581A
Other languages
English (en)
Other versions
KR20150048469A (ko
Inventor
송희림
정미혜
임상욱
전상진
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130128581A priority Critical patent/KR102090993B1/ko
Priority to US14/242,593 priority patent/US9551905B2/en
Publication of KR20150048469A publication Critical patent/KR20150048469A/ko
Application granted granted Critical
Publication of KR102090993B1 publication Critical patent/KR102090993B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/35—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being liquid crystals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

표시 장치가 제공된다. 본 발명의 일 실시예에 따른 표시 장치는 제1 기판, 제1 기판 상에 형성되고 제1 방향으로 뻗은 게이트 배선, 게이트 배선과 절연되어 교차하고 제2 방향으로 뻗은 데이터 배선, 및 데이터 배선으로부터 제1 데이터 전압이 인가되는 제1 부화소 전극, 및 제1 데이터 전압과 상이한 제2 데이터 전압이 인가되는 제2 부화소 전극을 포함하는 화소 전극을 포함하되, 제1 부화소 전극은 제2 부화소 전극으로 둘러싸이고, 제2 부화소 전극은 제1 부화소 전극과 인접한 부분에 형성된 복수의 슬릿 패턴을 포함한다.

Description

표시 장치 {Display device}
본 발명은 표시 장치에 관한 것이다.
표시 장치는 데이터를 시각적으로 표시하는 장치이다. 표시 장치로는 액정 표시 장치(Liquid Crystal Display), 전기영동 표시 장치(Electrophoretic Displayl), 유기 발광 표시 장치(Organic Light Emitting Display), 무기 EL 표시 장치(Electro Luminescent Display), 전계 방출 표시 장치(Field Emission Display), 표면 전도 전자 방출 표시 장치(Surface-conduction Electron-emitter Display), 플라즈마 표시 장치(Plasma Display), 및 음극선관 표시 장치(Cathode Ray Display) 등이 수 있다.
이 중 액정 표시 장치는 현재 가장 널리 사용되고 있는 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전계 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층으로 이루어지며, 전계 생성 전극에 전압을 인가하여 액정층에 전계를 생성하고 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
그 중에서도 전계가 인가되지 않은 상태에서 액정 분자의 주 방향자가 상하 표시판에 대하여 수직을 이루도록 배열한 수직 배향 모드 액정 표시 장치는 대비비(contrast ratio)가 크고 넓은 기준 시야각 구현이 용이하여 각광받고 있다. 이러한 수직 배향 방식의 액정 표시 장치는 전면 시인성에 비하여 측면 시인성이 떨어지는 문제점이 있는데, 이러한 문제점을 개선하기 위하여 하나의 화소(pixel)를 두 개의 부화소(sub-pixel)로 분할하고 각 부화소에 스위칭 소자를 형성하여 각 부화소마다 별도의 전압을 인가하는 방법이 제시되었다.
다만, 이와 같은 종래 기술에 따른 액정 표시 장치에 있어서, 서로 다른 전압이 인가되는 두 개의 부화소는 서로 이격되어 있으므로, 두 개의 부화소의 경계 부분에서 텍스쳐(texture)가 발생하였다.
상기 텍스쳐의 발생을 방지하기 위하여, 두 개의 부화소의 이격 간격을 감소시키는 방안을 고려할 수 있다. 그러나, 현재 양산 설비의 공정 능력 한계로 두 개의 부화소의 이격 간격을 일정 수준 이하로 감소시키기 어렵다.
또한, 상기 텍스쳐의 발생을 방지하기 위하여, 두 개의 부화소 중 하나의 부화소에 인가되는 전압을 감소시킬 수 있다. 그러나, 이와 같이 전압을 감소시킨다면, 표시 장치의 휘도, 즉, 광 투과율 감소가 불가피하다.
이에, 본 발명이 해결하고자 하는 과제는 두 개의 부화소의 경계 부분에 슬릿 패턴 또는 톱니 패턴을 형성함으로써, 두 개의 부화소의 경계 부분에 텍스쳐가 발생하는 것을 방지할 수 있는 표시 장치를 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 표시 장치는 제1 기판, 제1 기판 상에 형성되고 제1 방향으로 뻗은 게이트 배선, 게이트 배선과 절연되어 교차하고 제2 방향으로 뻗은 데이터 배선, 및 데이터 배선으로부터 제1 데이터 전압이 인가되는 제1 부화소 전극, 및 제1 데이터 전압과 상이한 제2 데이터 전압이 인가되는 제2 부화소 전극을 포함하는 화소 전극을 포함하되, 제1 부화소 전극은 제2 부화소 전극으로 둘러싸이고, 제2 부화소 전극은 제1 부화소 전극과 인접한 부분에 형성된 복수의 슬릿 패턴을 포함한다.
상기 복수의 슬릿 패턴은 제1 부화소 전극을 둘러쌀 수 있다.
상기 제1 데이터 전압은 제2 데이터 전압보다 높을 수 있다.
상기 화소 전극은 복수의 단위 화소 전극을 포함하되, 복수의 단위 화소 전극 각각에 포함되는 제1 부화소 전극은, 제1 판상부, 제1 판상부로부터 돌출되어 연장되는 복수의 줄기부, 및 제1 판상부 및 복수의 줄기부로부터 돌출되어 연장되는 복수의 제1 가지부를 포함하고, 복수의 단위 화소 전극 각각에 포함되는 제2 부화소 전극은, 제1 판상부를 둘러싸는 제2 판상부, 및 제2 판상부로부터 제1 판상부가 위치한 방향의 반대 방향으로 돌출되어 연장되는 복수의 제2 가지부를 포함할 수 있다.
여기에서, 상기 복수의 슬릿 패턴은 복수의 제1 가지부에 인접한 제2 판상부 상에 위치할 수 있다.
또한, 상기 복수의 슬릿 패턴 중 하나의 길이 방향은 복수의 슬릿 패턴 중 하나와 인접한 복수의 제1 가지부가 돌출되어 연장된 방향에 수직일 수 있다.
또한, 상기 복수의 슬릿 패턴 각각은 직사각형 또는 평행사변형 형태를 가질 수 있다.
또한, 상기 복수의 슬릿 패턴 중 적어도 하나의 일 단부는 개방될 수 있다.
또한, 상기 제1 판상부는 마름모 형상을 가지고, 복수의 줄기부는 제1 판상부의 모서리로부터 돌출되어 연장되며, 복수의 제1 가지부는 서로 일정 간격 이격되어 제1 판상부 및 복수의 줄기부를 둘러쌀 수 있다.
또한, 상기 제2 판상부는 데이터 배선과 평행하고 제1 판상부의 중심을 지나는 가상의 선을 기준으로 대칭되게 형성되고, 복수의 제2 가지부는 서로 일정 간격 이격되어 제2 판상부를 둘러쌀 수 있다.
또한, 상기 복수의 단위 화소 전극은 데이터 배선과 평행한 방향으로 일렬로 배열될 수 있다.
또한, 상기 화소 전극은 서로 인접한 복수의 단위 화소 전극 사이에 개재되는 복수의 연결 전극을 더 포함하되, 복수의 연결 전극은, 서로 인접한 줄기부 사이에 개재되는 제1 연결 전극, 및 서로 인접한 제2 판상부 사이에 개재되는 제2 연결 전극을 포함할 수 있다.
또한, 상기 표시 장치는 제1 기판과 대향하는 제2 기판, 제2 기판 상에 위치하는 공통 전극, 및 제1 및 제2 기판 사이에 개재되는 액정층을 더 포함하되, 공통 전극은 복수의 단위 공통 전극을 포함하고, 복수의 단위 공통 전극 각각은, 복수의 단위 화소 전극 각각에 대응되고, 제1 판상부의 중심부와 중첩하는 중심홀, 및 중심홀로부터 돌출되어 연장되고, 복수의 줄기부와 중첩되는 복수의 슬릿부를 포함할 수 있다.
상기 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 표시 장치는 제1 기판, 제1 기판 상에 형성되고 제1 방향으로 뻗은 게이트 배선, 게이트 배선과 절연되어 교차하고 제2 방향으로 뻗은 데이터 배선, 및 게이트 배선 및 데이터 배선으로 구획된 영역에 위치하는 복수의 단위 화소 전극을 포함하는 화소 전극을 포함하되, 복수의 단위 화소 전극 각각은, 제1 판상부, 제1 판상부로부터 돌출되어 연장되는 복수의 줄기부, 및 제1 판상부 및 복수의 줄기부로부터 돌출되어 연장되는 복수의 제1 가지부를 포함하고, 데이터 배선으로부터 제1 데이터 전압이 인가되는 제1 부화소 전극, 및 제1 판상부를 둘러싸는 제2 판상부, 및 제2 판상부로부터 제1 판상부가 위치한 방향의 반대 방향으로 돌출되어 연장되는 복수의 제2 가지부를 포함하고, 데이터 배선으로부터 제1 데이터 전압과 상이한 제2 데이터 전압이 인가되는 제2 부화소 전극을 포함하고, 제2 판상부는 복수의 제1 가지부에 인접한 복수의 슬릿 패턴을 포함한다.
상기 복수의 슬릿 패턴은 제1 부화소 전극을 둘러쌀 수 있다.
상기 제1 데이터 전압은 제2 데이터 전압보다 높을 수 있다.
상기 과제를 달성하기 위한 본 발명의 또 다른 실시예에 따른 표시 장치는 제1 기판, 제1 기판 상에 형성되고 제1 방향으로 뻗은 게이트 배선, 게이트 배선과 절연되어 교차하고 제2 방향으로 뻗은 데이터 배선, 및 데이터 배선으로부터 제1 데이터 전압이 인가되는 제1 부화소 전극, 및 제1 데이터 전압과 상이한 제2 데이터 전압이 인가되는 제2 부화소 전극을 포함하는 화소 전극을 포함하되, 제1 부화소 전극은 제2 부화소 전극으로 둘러싸이고, 제2 부화소 전극은 제1 부화소 전극과 대향하는 부분에 형성된 톱니 패턴을 포함한다.
상기 제1 데이터 전압은 제2 데이터 전압보다 높을 수 있다.
상기 화소 전극은 복수의 단위 화소 전극을 포함하되, 복수의 단위 화소 전극 각각에 포함되는 제1 부화소 전극은, 제1 판상부, 제1 판상부로부터 돌출되어 연장되는 복수의 줄기부, 및 제1 판상부 및 복수의 줄기부로부터 돌출되어 연장되는 복수의 제1 가지부를 포함하고, 복수의 단위 화소 전극 각각에 포함되는 제2 부화소 전극은, 제1 판상부를 둘러싸는 제2 판상부, 및 제2 판상부로부터 제1 판상부가 위치한 방향의 반대 방향으로 돌출되어 연장되는 복수의 제2 가지부를 포함할 수 있다.
여기에서, 상기 톱니 패턴은 복수의 제1 가지부에 인접한 제2 판상부 상에 위치할 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 의하면 적어도 다음과 같은 효과가 있다.
즉, 두 개의 부화소의 경계 부분에 텍스쳐가 발생하는 것을 방지할 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 하나의 화소에 대한 등가 회로도이다.
도 2는 도 1의 표시 장치의 하나의 화소를 포함한 하부 표시판의 배치도이다.
도 3은 도 2의 하부 표시판의 단위 화소 전극의 확대도이다.
도 4는 도 2의 하부 표시판을 Ⅳ-Ⅳ'선으로 절단한 단면도이다.
도 5는 도 2의 하부 표시판을 Ⅴ-Ⅴ'선으로 절단한 단면도이다.
도 6은 도 2의 하부 표시판과 결합하는 상부 표시판의 배치도이다.
도 7은 도 6의 상부 표시판의 단위 공통 전극의 확대도이다.
도 8은 도 2의 하부 표시판과 도 6의 상부 표시판을 포함하는 표시 장치의 배치도이다.
도 9는 공통 전극의 개구부에서 액정 분자의 배열 상태를 도시한 개념도이다.
도 10은 도 7의 Ⅹ 부분의 액정 분자의 배열 상태를 도시한 확대도이다.
도 11은 화소 전극의 개구부에서 액정 분자의 배열 상태를 도시한 개념도이다.
도 12는 도 3의 ⅩⅡ 부분의 액정 분자의 배열 상태를 도시한 확대도이다.
도 13은 본 발명의 다른 실시예에 따른 표시 장치의 화소 전극의 부분 확대도이다.
도 14는 본 발명의 또 다른 실시예에 따른 표시 장치의 화소 전극의 부분 확대도이다.
도 15는 본 발명의 또 다른 실시예에 따른 표시 장치의 화소 전극의 부분 확대도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층"위(on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
표시 장치는 화상을 디스플레이하는 장치로서, 액정 표시 장치(Liquid Crystal Display), 전기영동 표시 장치(Electrophoretic Displayl), 유기 발광 표시 장치(Organic Light Emitting Display), 무기 EL 표시 장치(Electro Luminescent Display), 전계 방출 표시 장치(Field Emission Display), 표면 전도 전자 방출 표시 장치(Surface-conduction Electron-emitter Display), 플라즈마 표시 장치(Plasma Display), 음극선관 표시 장치(Cathode Ray Display) 등 일 수 있다.
이하에서는, 본 발명의 일 실시예에 따른 표시 장치로서, 액정 표시 장치를 예로 하여 설명하지만, 본 발명의 표시 장치는 이에 제한되지 않으며, 다양한 방식의 표시 장치가 사용될 수 있다.
이하, 도면을 참조하여 본 발명의 실시예들에 대하여 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 하나의 화소(PX)에 대한 등가 회로도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 패널 어셈블리(panel assembly)와, 이에 연결된 게이트 구동부 및 데이터 구동부와, 데이터 구동부에 연결된 계조 전압 생성부와, 이들을 제어하는 신호 제어부를 포함할 수 있다.
패널 어셈블리는 다수의 표시 신호선(G, Da, Db)과 이에 연결되어 있으며 대략 행렬의 형태로 배열된 다수의 화소(PX)를 포함할 수 있다. 여기서, 패널 어셈블리는 서로 마주 보는 하부 표시판과 상부 표시판, 그리고 이들 사이에 개재된 액정층을 포함할 수 있다.
표시 신호선(G, Da, Db)은 하부 표시판에 구비되어 있으며, 게이트 신호를 전달하는 다수의 게이트선(G)과 데이터 신호를 전달하는 데이터선(Da, Db)을 포함할 수 있다. 게이트선(G)은 대략 행 방향으로 뻗어 있으며 서로가 거의 평행하고, 데이터선(Da, Db)은 대략 열 방향으로 뻗어 있으며 서로가 거의 평행할 수 있다.
각 화소(PX)는 한 쌍의 부화소(PXa, PXb)를 포함하며, 각 부화소(PXa, PXb)는 해당 데이터선(Da, Db) 및 하나의 게이트선(G)에 연결되어 있는 스위칭 소자(Qa, Qb)와, 이에 연결된 액정 커패시터(liquid crystal capacitor, Clca, Clcb)와, 이에 연결된 스토리지 커패시터(storage capacitor, Csta, Cstb)를 포함할 수 있다. 즉, 한 쌍의 부화소(PXa, PXb)에는 두 개의 데이터선(Da, Db)과 한 개의 게이트선(G)이 할당될 수 있다. 스토리지 커패시터(Csta, Cstb) 중 적어도 하나는 필요에 따라 생략될 수 있다.
각 부화소(PXa, PXb)의 스위칭 소자(Qa, Qb)는 하부 표시판에 구비되어 있는 박막 트랜지스터 등으로 이루어지며, 게이트 신호가 인가되는 게이트선(G)에 연결되어 있는 제어 단자(이하, 게이트 전극), 데이터선(Da, Db)에 연결되어 있는 입력 단자(이하, 소스 전극), 그리고 액정 커패시터(Clca, Clcb) 및 스토리지 커패시터(Csta, Cstb)에 연결되어 있는 출력 단자(이하, 드레인 전극)를 가지는 삼단자 소자일 수 있다.
액정 커패시터(Clca, Clcb)는 하부 표시판의 부화소 전극과 상부 표시판의 공통 전극을 두 단자로 하며, 부화소 전극과 공통 전극 사이의 액정층은 유전체로서 기능을 할 수 있다. 각 부화소 전극은 각 스위칭 소자(Qa, Qb)에 연결되며 공통 전극은 상부 표시판의 전면에 형성되어 있고 공통 전압을 인가 받을 수 있다. 여기서, 공통 전극이 하부 표시판에 구비되는 경우도 있으며 이때에는 부화소 전극과 공통 전극 중 적어도 하나가 선형 또는 막대형으로 만들어질 수 있다.
액정 커패시터(Clca, Clcb)의 보조적인 역할을 하는 스토리지 커패시터(Csta, Cstb)는 하부 표시판에 구비된 스토리지 배선과 부화소 전극이 절연체를 사이에 두고 중첩되어 이루어지며 스토리지 배선에는 공통 전압 따위의 정해진 전압이 인가될 수 있다.
한편, 색 표시를 구현하기 위해서는 각 화소(PX)가 원색(primary color) 중 하나를 고유하게 표시하거나(공간 분할) 각 화소(PX)가 시간에 따라 번갈아 삼원색을 표시하게(시간 분할) 하여 이들 삼원색의 공간적, 시간적 합으로 원하는 색상이 인식되도록 할 수 있다. 원색의 예로는 적색, 녹색 및 청색을 들 수 있다. 공간 분할의 한 예로서 각 화소(PX)가 상부 표시판의 영역에 원색 중 하나를 나타내는 컬러필터를 구비할 수 있다. 또한, 컬러필터는 하부 표시판의 부화소 전극 위 또는 아래에 형성할 수도 있다.
게이트 구동부는 게이트선(G)에 연결되어 외부로부터의 게이트 온 전압과 게이트 오프 전압의 조합으로 이루어진 게이트 신호를 게이트선(G)에 인가할 수 있다.
데이터 구동부는 한 쌍의 데이터선(Da, Db)에 각각 연결될 수 있다. 데이터 구동부는 데이터선(Da)을 통하여 하나의 화소(PX)를 구성하는 한 쌍의 부화소(PXa, PXb) 중 어느 하나의 부화소(PXa)에 데이터 전압을 전달하고, 데이터선(Db)을 통하여 하나의 화소(PX)를 구성하는 한 쌍의 부화소(PXa, PXb) 중 다른 하나의 부화소(PXb)에 별도의 데이터 전압을 전달할 수 있다.
이러한 게이트 구동부 또는 데이터 구동부는 다수의 구동 집적 회로 칩의 형태로 패널 어셈블리 위에 직접 장착되거나, 가요성 인쇄 회로 필름(flexible printed circuit film) 위에 장착되어 테이프 캐리어 패키지(tape carrier package)의 형태로 패널 어셈블리에 부착될 수도 있다. 이와는 달리, 게이트 구동부 또는 데이터 구동부는 표시 신호선(G, Da, Db)과 박막 트랜지스터 스위칭 소자(Qa, Qb) 등과 함께 패널 어셈블리에 집적(integration)될 수도 있다.
계조 전압 생성부(gray voltage generator)는 화소(PX)의 투과율과 관련된 두 개의 계조 전압 집합(또는 기준 계조 전압 집합)을 생성하여, 데이터 구동부에 제공할 수 있다. 즉, 두 개의 계조 전압 집합은 하나의 화소(PX)를 이루는 한 쌍의 부화소(PXa, PXb)에 독립적으로 제공될 수 있다. 다만, 본 발명은 이에 한정되지 않으며, 두 개의 계조 전압 집합 대신 하나의 계조 전압 집합만을 생성할 수도 있다.
신호 제어부는 게이트 구동부 및 데이터 구동부 등의 동작을 제어할 수 있다.
이하, 도 2 내지 도 8를 참조하여 본 발명의 일 실시예에 따른 표시 장치를 상세하게 설명한다. 본 실시예에 따른 표시 장치는 박막 트랜지스터 어레이(thin film transistor array)가 형성된 하부 표시판, 이와 마주보고 있는 상부 표시판 및 이들 사이에 들어 있는 액정층을 포함한다.
먼저 도 2 내지 도 5를 참조하여 본 발명의 일 실시예에 의한 표시 장치의 하부 표시판에 대하여 상세하게 설명한다. 도 2는 도 1의 표시 장치의 하나의 화소를 포함한 하부 표시판의 배치도이다. 도 3은 도 2의 하부 표시판의 단위 화소 전극(80)의 확대도이다. 도 4는 도 2의 하부 표시판을 Ⅳ-Ⅳ'선으로 절단한 단면도이다. 도 5는 도 2의 하부 표시판을 Ⅴ-Ⅴ'선으로 절단한 단면도이다.
투명한 유리 등으로 이루어진 기판(10) 위에 주로 가로 방향으로 뻗어 있고 게이트 신호를 전달하는 게이트선(22)이 형성되어 있다. 게이트선(22)은 하나의 화소에 대하여 하나씩 할당되어 있다. 그리고, 게이트선(22)에는 돌출한 한 쌍의 제1 및 제2 게이트 전극(26a, 26b)이 형성되어 있다. 이러한 게이트선(22)과 제1 및 제2 게이트 전극(26a, 26b)을 게이트 배선이라 한다.
또한 기판(10) 위에는 화소 영역을 가로질러 게이트선(22)과 실질적으로 평행하게 가로 방향으로 뻗어 있는 스토리지선(storage line)(28)이 형성되어 있다. 또한, 스토리지 전극(27)은 스토리지선(28)으로부터 수직 돌출되어 형성될 수 있다. 예시적인 실시예에서, 스토리지선(28)은 화소 전극(82)의 하측 에지(edge)와 일부 중첩되도록 게이트선(22)과 평행하게 배치될 수 있고, 스토리지 전극(27)은 화소 전극(82)의 좌우측 에지와 일부 중첩되도록 데이터선(62a, 62b)과 평행하게 배치될 수 있다. 구체적으로, 스토리지선(28)의 일부는 제1 부화소 전극(82a) 및 제2 부화소 전극(82b)과 중첩될 수 있고, 스토리지 전극(27)의 일부는 제2 부화소 전극(82b)과 중첩될 수 있다. 다만, 스토리지 전극(27)은 데이터선(62a, 62b)과 중첩하지 않을 수 있다. 이러한 스토리지선(28) 및 스토리지 전극(27)은 화소 전극(82)과 일부 중첩되어 화소의 전하 보존 능력을 향상시키는 스토리지 커패시터(storage capacitor)를 형성한다. 이러한 스토리지선(28) 및 스토리지 전극(27)을 스토리지 배선이라고 한다. 이러한 스토리지 배선(27, 28)의 모양 및 배치는 여러 형태로 변형될 수 있다.
게이트 배선(22, 26a, 26b)과 스토리지 배선(27, 28)은 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 따위로 이루어질 수 있다. 또한, 게이트 배선(22, 26a, 26b)과 스토리지 배선(27, 28)은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 이 중 한 도전막은 게이트 배선(22, 26a, 26b)과 스토리지 배선(27, 28)의 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 이루어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 티타늄, 탄탈륨 등으로 이루어진다. 이러한 조합의 예로는 크롬 하부막과 알루미늄 상부막 및 알루미늄 하부막과 몰리브덴 상부막을 들 수 있다. 다만, 본 발명은 이에 한정되지 않으며, 게이트 배선(22, 26a, 26b)과 스토리지 배선(27, 28)은 다양한 여러 가지 금속과 도전체로 만들어질 수 있다. 또한, 게이트 배선(22, 26a, 26b)과 스토리지 배선(27, 28)은 동일한 물질로 이루어질 수 있다. 또한, 또한, 게이트 배선(22, 26a, 26b)과 스토리지 배선(27, 28)은 동시에 형성될 수 있다.
게이트 배선(22, 26a, 26b) 및 스토리지 배선(27, 28) 위에는 질화규소(SiNx) 등으로 이루어진 게이트 절연막(30)이 형성되어 있다.
게이트 절연막(30) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon), 다결정 규소, 또는 산화물 반도체 등으로 이루어진 한 쌍의 반도체층(40a, 40b)이 형성되어 있다. 반도체층(40a, 40b)은 섬모양, 선형 등과 같이 다양한 형상을 가질 수 있으며, 예를 들어 본 실시예에서와 같이 섬모양으로 형성될 수 있다.
각 반도체층(40a, 40b)의 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 등의 물질로 만들어진 오믹 콘택층(ohmic contact layer, 55a, 56a)이 형성되어 있다. 오믹 콘택층(55a, 56a)은 쌍(pair)을 이루어 반도체층(40a, 40b) 위에 위치한다.
오믹 콘택층(55a, 56a) 및 게이트 절연막(30) 위에는 한 쌍의 제1 및 제2 데이터선(62a, 62b)과, 제1 및 제2 데이터선(62a, 62b)에 각각 대응하는 한 쌍의 제1 및 제2 드레인 전극(66a, 66b)이 형성되어 있다.
제1 및 제2 데이터선(62a, 62b)은 주로 세로 방향으로 뻗어 게이트선(22) 및 스토리지선(28)과 교차하며 데이터 전압을 전달한다. 제1 및 제2 데이터선(62a, 62b)에는 제1 및 제2 드레인 전극(66a, 66b)을 향하여 각각 뻗은 제1 및 제2 소스 전극(65a, 65b)이 형성되어 있다. 도 3에 도시된 바와 같이, 하나의 화소가 한 쌍의 부화소로 분할되고, 제1 데이터선(62a)은 하나의 부화소에 데이터 신호를 전달하고 제2 데이터선(62b)은 다른 부화소에 별도의 데이터 신호를 전달한다. 구체적으로, 제1 데이터선(62a)은 제1 부화소 전극(82a)에 제1 데이터 전압을 인가하고, 제2 데이터선(62b)은 제2 부화소 전극(82b)에 제1 데이터 전압과 상이한 제2 데이터 전압을 인가할 수 있다. 여기에서, 제1 데이터 전압은 제2 데이터 전압보다 높을 수 있다.
이러한 제1 및 제2 데이터선(62a, 62b)과, 제1 및 제2 소스 전극(65a, 65b)과, 제1 및 제2 드레인 전극(66a, 66b)을 데이터 배선이라고 한다.
데이터 배선(62a, 62b, 65a, 65b, 66a, 66b)은 크롬, 몰리브덴 계열의 금속, 탄탈륨 및 티타늄 등 내화성 금속으로 이루어지는 것이 바람직하며, 내화성 금속 따위의 하부막(미도시)과 그 위에 위치한 저저항 물질 상부막(미도시)으로 이루어진 다층막 구조를 가질 수 있다. 다층막 구조의 예로는 앞서 설명한 크롬 하부막과 알루미늄 상부막 또는 알루미늄 하부막과 몰리브덴 상부막의 이중막 외에도 몰리브덴막-알루미늄막-몰리브덴막의 삼중막을 들 수 있다.
제1 및 제2 소스 전극(65a, 65b)은 각각 반도체층(40a, 40b)과 적어도 일부분이 중첩되고, 제1 및 제2 드레인 전극(66a, 66b)은 각각 게이트 전극(26a, 26b)을 중심으로 제1 및 제2 소스 전극(65a, 65b)과 대향하며 반도체층(40a, 40b)과 적어도 일부분이 중첩된다. 여기서, 앞서 언급한 오믹 콘택층(55a, 56a)은 그 하부의 반도체층(40a, 40b)과, 그 상부의 제1 및 제2 소스 전극(65a, 65b) 및 제1 및 제2 드레인 전극(66a, 66b) 사이에 존재하며 접촉 저항을 낮추어 주는 역할을 한다.
데이터 배선(62a, 62b, 65a, 65b, 66a, 66b)과 노출된 반도체층(40a, 40b) 위에는 보호막(passivation layer, 70)이 형성되어 있다. 보호막(70)은 질화규소 또는 산화규소로 이루어진 무기물, 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기물 또는 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질 등으로 이루어진다. 또한, 보호막(70)은 유기막의 우수한 특성을 살리면서도 노출된 반도체층(40a, 40b) 부분을 보호하기 위하여 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다. 나아가 보호막(70)으로는 적색, 녹색 또는 청색의 컬러필터층이 사용될 수도 있다.
보호막(70) 상에는 제1 및 제2 콘택홀(contact hole, 76a, 76b)을 통하여 각각 제1 및 제2 드레인 전극(66a, 66b)과 전기적으로 연결되어 있으며 화소 영역에 위치하는 제1 및 제2 부화소 전극(82a, 82b)이 형성되어 있다. 여기서, 제1 및 제2 부화소 전극(82a, 82b)은 ITO 또는 IZO 따위의 투명 도전체 또는 알루미늄 따위의 반사성 도전체로 이루어진다.
제1 및 제2 부화소 전극(82a, 82b)은 각각 제1 및 제2 콘택홀(76a, 76b)을 통하여 제1 및 제2 드레인 전극(66a, 66b)과 물리적, 전기적으로 연결되어 제1 및 제2 드레인 전극(66a, 66b)으로부터 서로 다른 데이터 전압을 인가 받는다. 구체적으로, 제1 부화소 전극(82a)은 제1 드레인 전극(66a)로부터 제1 데이터 전압을 인가받고, 제2 부화소 전극(82b)은 제2 드레인 전극(66b)로부터 제1 데이터 전압과 상이한 제2 데이터 전압을 인가받을 수 있다. 여기에서, 제1 데이터 전압은 제2 데이터 전압보다 높을 수 있다.
제1 부화소 전극(82a)은 제2 부화소 전극(82b)로 둘러싸일 수 있다. 예시적인 실시예에서, 제1 부화소 전극(82a)는 화소 영역의 중심부에 위치하고, 제2 부화소 전극(82b)는 화소 영역의 가장자리부에 위치할 수 있다. 이 경우, 제1 부화소 전극(82a)의 적어도 일측은 개방되고, 상기 개방된 일측은 게이트선(22)과 대향할 수 있다.
제2 부화소 전극(82b)은 제1 부화소 전극(82a)과 인접한 부분에 형성된 복수의 슬릿 패턴(SP)을 포함할 수 있다. 여기에서, 복수의 슬릿 패턴(SP)은 제1 부화소 전극(82a)을 둘러쌀 수 있다. 복수의 슬릿 패턴(SP)에 대한 상세한 설명은 후술하도록 한다.
데이터 전압이 인가된 제1 및 제2 부화소 전극(82a, 82b)은 상부 표시판의 공통 전극과 함께 전기장을 생성함으로써 제1 및 제2 부화소 전극(82a, 82b)과 공통 전극 사이의 액정 분자들의 배열을 결정한다.
하나의 화소 전극(82)은 복수의 단위 화소 전극(80)을 포함할 수 있다. 복수의 단위 화소 전극(80)은 화소 영역 내에서 데이터선(62a, 62b)과 평행한 방향으로 일렬로 배열될 수 있다. 도 2에 도시된 예시적인 실시예에서, 복수의 단위 화소 전극(80)은 화소 영역을 3분할하지만, 이에 한정되는 것은 아니고, 화소 영역을 2분할 또는 4분할 할 수도 있다.
하나의 단위 화소 전극(80)을 더욱 상세히 설명하기 위하여, 도 3을 참조하면, 하나의 단위 화소 전극(80)은 제1 부화소 전극(82a) 및 제2 부화소 전극(82b)를 포함할 수 있다.
먼저, 하나의 단위 화소 전극(80)에 포함되는 제1 부화소 전극(82a)에 대하여 설명한다. 하나의 단위 화소 전극(80)에 포함되는 제1 부화소 전극(82a)은 제1 판상부(PL1), 복수의 줄기부(ST), 및 복수의 제1 가지부(BR1)를 포함할 수 있다.
제1 판상부(PL1)는 단위 화소 전극(80)의 중심부에 위치할 수 있다. 제1 판상부(PL1)는 사각의 판 형상을 가질 수 있다. 제1 판상부(PL1)의 내부는 패터닝되지 않을 수 있다. 예시적인 실시예에서, 제1 판상부(PL1)는 마름모 형상을 가질 수 있다. 여기에서, 제1 판상부(PL1)의 일변은 게이트선(22)과 대략 45도 또는 -45도를 이룰 수 있다.
복수의 줄기부(ST)는 제1 판상부(PL1)로부터 돌출되어 연장될 수 있다. 예시적인 실시예에서, 복수의 줄기부(ST)는 제1 판상부(PL1)의 모서리로부터 돌출되어 연장될 수 있다. 여기에서, 복수의 줄기부(ST)가 돌출된 방향은 게이트선(22) 또는 데이터선(62a, 62b)과 실질적으로 평행할 수 있다. 또한, 복수의 줄기부(ST)는 제1 판상부(PL1)의 중심에서 방사형으로 퍼지도록 형성될 수 있다. 또한, 복수의 줄기부(ST)는 제1 판상부(PL1)로부터 십자형으로 퍼지도록 형성될 수 있다. 도 2 및 도 3에 도시된 예시적인 실시예에서, 복수의 줄기부(ST) 각각은 제1 판상부(PL1)의 4개의 모서리에서 상, 하, 좌, 우로 돌출되어 형성될 수 있지만, 이에 한정되는 것은 아니다.
복수의 제1 가지부(BR1)는 제1 판상부(PL1) 및 줄기부(ST)로부터 돌출되어 연장될 수 있다. 예시적인 실시예에서, 복수의 제1 가지부(BR1)는 서로 일정 간격 이격되어 제1 판상부(PL1) 및 줄기부(ST)를 둘러쌀 수 있다. 이러한 복수의 제1 가지부(BR1)는 게이트선(22)과 소정 각도를 이룰 수 있다. 예시적인 실시예에서, 단위 화소 전극(80)의 우측 상부에 위치하는 복수의 제1 가지부(BR1)는 게이트선(22)과 약 45도 각도를 이룰 수 있고, 단위 화소 전극(80)의 좌측 상부에 위치하는 복수의 제1 가지부(BR1)는 게이트선(22)과 약 135도 각도를 이룰 수 있으며, 단위 화소 전극(80)의 좌측 하부에 위치하는 복수의 제1 가지부(BR1)는 게이트선(22)과 약 -135도 각도를 이룰 수 있고, 단위 화소 전극(80)의 우측 하부에 위치하는 복수의 제1 가지부(BR1)는 게이트선(22)과 약 -45도의 각도를 이룰 수 있다. 이러한 복수의 제1 가지부(BR1) 사이에는 복수의 슬릿이 형성될 수 있다.
다음으로, 하나의 단위 화소 전극(80)에 포함되는 제2 부화소 전극(82b)에 대하여 설명한다. 하나의 단위 화소 전극(80)에 포함되는 제2 부화소 전극(82b)은 제2 판상부(PL2) 및 복수의 제2 가지부(BR2)를 포함할 수 있다.
제2 판상부(PL2)는 제1 판상부(PL1)를 둘러쌀 수 있다. 예시적인 실시예에서, 제2 판상부(PL2)는 제1 판상부(PL1)의 4개의 변에 대응하는 4개의 통판으로 이루어질 수 있다. 이러한 제2 판상부(PL2)는 데이터선(62a, 62b)과 평행하고 제1 판상부(PL1)의 중심을 지나는 가상의 선을 기준으로 대칭되게 형성될 수 있다. 또한, 제2 판상부(PL2)는 제1 부화소 전극(82a)의 적어도 일측을 개방시킬 수 있다. 여기에서, 개방된 제1 부화소 전극(82a)의 일측에는 후술하는 제1 연결 전극(81a)이 연결될 수 있다. 예시적인 실시예에서, 대부분의 제2 판상부(PL2)는 제1 부화소 전극(82a)의 상측 및 하측을 개방시키지만, 화소 영역의 최상단에 위치하는 제2 판상부(PL2)는 제1 부화소 전극(82a)의 하측만 개방시킬 수 있다.
제2 판상부(PL2)는 제1 판상부(PL1)와 달리 패터닝될 수 있다. 구체적으로, 제2 판상부(PL2)는 복수의 슬릿 패턴(SP)을 포함할 수 있다. 복수의 슬릿 패턴(SP)은 복수의 제1 가지부(BR1)와 인접한 제2 판상부(PL2) 상에 형성될 수 있다. 복수의 슬릿 패턴(SP) 중 하나의 길이 방향은 상기 복수의 슬릿 패턴(SP) 중 하나와 인접한 복수의 제1 가지부(BR1)가 돌출되어 연장된 방향에 수직일 수 있다. 또한, 복수의 슬릿 패턴(SP) 중 하나의 길이 방향은 상기 복수의 슬릿 패턴(SP) 중 하나와 인접한 제2 판상부(PL2)의 일변의 연장 방향과 평행할 수 있다. 또한, 복수의 슬릿 패턴(SP) 중 하나의 길이는 상기 복수의 슬릿 패턴(SP) 중 하나와 대향하는 제1 판상부(PL1)의 일변의 길이보다 길 수 있다. 또한, 복수의 슬릿 패턴(SP) 각각은 직사각형 형태를 가질 수 있으나, 이에 한정되는 것은 아니다.
복수의 슬릿 패턴(SP) 각각의 폭(W1), 복수의 슬릿 패턴(SP)이 제1 부화소 전극(82a)과 인접한 제2 판상부(PL2)의 일변으로부터 이격된 거리(W2), 및 서로 인접한 두 슬릿 패턴(SP) 사이의 거리(W3, W4)는 설계 조건에 따라 변경이 가능하다. 즉, W1, W2, W3, 및 W4는 최적 액정 제어 및 최고 투과율 달성이 가능하도록 조정이 가능하다.
복수의 제2 가지부(BR2)는 제2 판상부(PL2)로부터 돌출되어 연장될 수 있다. 복수의 제2 가지부(BR2)는 제1 판상부(PL1)가 위치한 방향의 반대 방향으로 돌출되어 연장될 수 있다. 구체적으로, 복수의 제2 가지부(BR2)는 단위 화소 전극(80)의 외측으로 돌출될 수 있다. 즉, 복수의 제2 가지부(BR2)는 서로 일정 간격 이격되어 제2 판상부(PL2)를 둘러쌀 수 있다. 예시적인 실시예에서, 단위 화소 전극(80)의 우측 상부에 위치하는 복수의 제2 가지부(BR2)는 게이트선(22)과 약 45도 각도를 이룰 수 있고, 단위 화소 전극(80)의 좌측 상부에 위치하는 복수의 제2 가지부(BR2)는 게이트선(22)과 약 135도 각도를 이룰 수 있으며, 단위 화소 전극(80)의 좌측 하부에 위치하는 복수의 제2 가지부(BR2)는 게이트선(22)과 약 -135도 각도를 이룰 수 있고, 단위 화소 전극(80)의 우측 하부에 위치하는 복수의 제2 가지부(BR2)는 게이트선(22)과 약 -45도의 각도를 이룰 수 있다. 이러한 복수의 제2 가지부(BR2) 사이에는 복수의 슬릿이 형성될 수 있다.
하나의 단위 화소 전극(80)은 4개의 도메인 영역으로 분할될 수 있다. 구체적으로, 하나의 단위 화소 전극(80)은 우측 상부 영역, 좌측 상부 영역, 좌측 하부 영역, 및 우측 하부 영역의 4개의 도메인 영역으로 분할될 수 있다. 이러한 4개의 도메인 영역에서의 액정의 배열 상태는 서로 상이할 수 있다. 예시적인 실시예에서, 전계가 인가되었을 때, 각각의 도메인 영역에서의 전체적인 액정 배열 방향은 제1 판상부(PL1)의 중심 방향일 수 있다.
이러한 복수의 단위 화소 전극(80)은 복수의 연결 전극(81)에 의하여 서로 연결될 수 있다. 여기에서, 복수의 연결 전극(81)은 서로 인접한 두 개의 단위 화소 전극(80) 사이에 개재될 수 있다.
복수의 연결 전극(81)은 제1 연결 전극(81a) 및 제2 연결 전극(81b)를 포함할 수 있다.
제1 연결 전극(81a)은 서로 인접한 두 개의 단위 화소 전극(80)의 줄기부(ST) 사이에 개재될 수 있다. 즉, 제1 연결 전극(81a)은 서로 인접한 두 개의 단위 화소 전극(80)의 줄기부(ST)를 연결시킬 수 있다. 이러한 제1 연결 전극(81a)은 데이터선(62a, 62b)과 평행하고 제1 판상부(PL1)의 중심을 지나는 가상의 선 상에 위치할 수 있다.
제2 연결 전극(82b)은 서로 인접한 두 개의 단위 화소 전극(80)의 제2 판상부(PL2) 사이에 개재될 수 있다. 즉, 제2 연결 전극(82b)은 서로 인접한 두 개의 단위 화소 전극(80)의 제2 판상부(PL2)를 연결시킬 수 있다. 이러한 제2 연결 전극(82b)은 데이터선(62a, 62b)과 평행하고 제1 판상부(PL1)의 중심을 지나는 가상의 선과 인접한 영역에 위치할 수 있다.
제1 및 제2 부화소 전극(82a, 82b) 사이에는 간극(gap, 83)이 형성될 수 있다. 제1 및 제2 부화소 전극(82a, 82b)은 간극(83)에 의하여 전기적으로 분리될 수 있다.
이와 같은 제1 및 제2 부화소 전극(82a, 82b), 및 보호막(70) 위에는 액정층을 배향할 수 있는 배향막(미도시)이 도포될 수 있다.
다음, 도 6 내지 도 8를 참조로 하여, 상부 표시판 및 표시 장치에 대하여 설명한다. 도 6은 도 2의 하부 표시판과 결합하는 상부 표시판의 배치도이다. 도 7은 도 6의 상부 표시판의 단위 공통 전극(90)의 확대도이다. 도 8은 도 2의 하부 표시판과 도 6의 상부 표시판을 포함하는 표시 장치의 배치도이다.
투명한 유리 등으로 이루어진 기판(미도시) 위에 빛샘을 방지하고 화소 영역을 정의하는 블랙 매트릭스(미도시)가 형성될 수 있다. 블랙 매트릭스는 게이트선(22)과 제1 및 제2 데이터선(62a, 62b)에 대응하는 부분과 박막 트랜지스터에 대응하는 부분에 형성될 수 있다. 또한, 블랙 매트릭스는 제1 및 제2 부화소 전극(82a, 82b)과 박막 트랜지스터 부근에서의 빛샘을 차단하기 위하여 다양한 모양을 가질 수 있다. 블랙 매트릭스는 크롬, 크롬 산화물 등의 금속(금속 산화물), 또는 유기 블랙 레지스트 등으로 이루어질 수 있다.
그리고 블랙 매트릭스 사이의 화소 영역에는 적색, 녹색, 청색의 컬러필터(미도시)가 순차적으로 배열될 수 있다.
이러한 컬러필터 위에는 이들의 단차를 평탄화 하기 위한 오버코트층(overcoat layer, 미도시)이 형성될 수 있다.
오버코트층 위에는 ITO 또는 IZO 등의 투명한 도전 물질로 이루어져 있는 공통 전극(92)이 형성되어 있다. 이러한 공통 전극(92)은 패터닝이 된 금속판으로 이루어질 수 있다.
공통 전극(92)은 복수의 단위 공통 전극(90)을 포함할 수 있다. 여기에서, 복수의 단위 공통 전극(90) 각각은 복수의 단위 화소 전극(80) 각각과 중첩할 수 있다. 즉, 복수의 단위 공통 전극(90) 각각의 크기는 복수의 단위 화소 전극(80) 각각의 크기와 동일할 수 있다.
하나의 단위 공통 전극(90)을 더욱 상세히 설명하기 위하여, 도 7을 참조하면, 하나의 단위 공통 전극(90)은 중심홀(CH) 및 슬릿부(SL)을 포함할 수 있다.
중심홀(CH)은 판상부(PL)의 중심부와 중첩할 수 있다. 예시적인 실시예에서, 중심홀(CH)의 중심은 판상부(PL)의 중심 상에 위치할 수 있다. 또한, 중심홀(CH)의 형상은 판상부(PL)의 형상에 대응할 수 있다. 예시적인 실시예에서, 중심홀(CH)의 형상은 사각 형상, 더욱 구체적으로는, 마름모 형상일 수 있다.
슬릿부(SL)는 중심홀(CH)로부터 돌출되어 연장될 수 있다. 슬릿부(SL)는 판상부(PL) 및 줄기부(ST)(ST)와 중첩할 수 있다. 예시적인 실시예에서, 슬릿부(SL)은 게이트선(22) 또는 데이터선(62a, 62b)과 평행하게 배치될 수 있다. 바꾸어 말하면, 슬릿부(SL)는 십자 모양을 가질 수 있다.
공통 전극(92) 위에는 액정 분자들을 배향하는 배향막(미도시)이 도포될 수 있다.
이와 같은 구조의 하부 표시판과 상부 표시판을 정렬하여 결합하고 그 사이에 액정 물질을 주입하여 수직 배향하면 본 발명의 일 실시예에 따른 표시 장치의 기본 구조가 이루어진다.
액정층에 포함되어 있는 액정 분자는 화소 전극(82)과 공통 전극(92) 사이에 전계가 인가되지 않은 상태에서 그 방향자(director)가 하부 표시판과 상부 표시판에 대하여 수직을 이루도록 배향되어 있고, 음의 유전율 이방성을 가질 수 있다.
표시 장치는 이러한 기본 구조에 편광판, 백라이트 등의 요소들을 배치하여 이루어진다. 이 때 편광판은 기본 구조 양측에 각각 하나씩 배치되며 그 투과축은 게이트선(22)에 대하여 둘 중 하나는 나란하고 나머지 하나는 이에 수직을 이루도록 배치한다.
이와 같은 본 발명의 일 실시예에 따른 표시 장치의 텍스쳐 방지 효과에 대하여 상세히 설명하기 위하여 도 9 내지 도 12를 참조한다. 도 9는 공통 전극(92)의 개구부에서 액정 분자(LC)의 배열 상태를 도시한 개념도이다. 도 10은 도 7의 Ⅹ 부분의 액정 분자(LC)의 배열 상태를 도시한 확대도이다. 도 11은 화소 전극(82)의 개구부에서 액정 분자(LC)의 배열 상태를 도시한 개념도이다. 도 12는 도 3의 ⅩⅡ 부분의 액정 분자(LC)의 배열 상태를 도시한 확대도이다.
먼저, 도 9를 참조하면, 공통 전극(92)의 개구부, 예컨대 슬릿부(SL)에서 액정 분자(LC)는 개구부 방향으로 눕게 된다. 바꾸어 말하면, 공통 전극(92)의 개구부에서 액정 분자(LC)의 배열 방향은 개구부 방향이다.
이에 따라, 도 10에 화살표로 표시한 바와 같이, 단위 공통 전극(90)의 좌측 상부 부분에서의 액정 분자(LC)의 전체적인 배열 방향은 단위 공통 전극(90)의 중심 방향이 된다.
한편, 도 11을 참조하면, 화소 전극(82)의 개구부, 예컨대 슬릿 패턴(SP)에서 액정 분자(LC)는 화소 전극(82) 방향으로 눕게 된다. 바꾸어 말하면, 화소 전극(82)의 개구부에서 액정 분자(LC)의 배열 방향은 화소 전극(82) 방향이다.
이에 따라, 도 12에 화살표로 표시한 바와 같이, 단위 화소 전극(80)의 좌측 상부 부분에서의 액정 분자(LC)의 전체적인 배열 방향은 단위 화소 전극(80)의 중심 방향이 된다. 다만, 제1 부화소 전극(82a) 및 제2 부화소 전극(82b)의 경계부에 위치하는 액정 분자(LC)는 이러한 전체적인 배열 방향과 반대 방향으로 배열되게 된다.
구체적으로, 만약, 슬릿 패턴(SP)이 존재하지 않는다면, 제1 부화소 전극(82a) 및 제2 부화소 전극(82b)의 경계부에 위치하는 액정 분자(LC)는 단위 화소 전극(80)의 중심 방향과 반대 방향의 프린지 필드(fringe field) c에 의하여 전체적인 액정 분자(LC)의 배열 방향의 반대 방향으로 배열되게 된다. 여기에서, 프린지 필드는 액정 분자(LC)의 배열 방향을 결정하는 힘일 수 있다. 특히, 이러한 프린지 필드 c는 제2 판상부(PL2)로부터 야기된 프린지 필드로서 그 영향성이 크다. 이에 따라, 제1 부화소 전극(82a) 및 제2 부화소 전극(82b)의 경계부에서는 텍스쳐가 발생하게 된다.
이에 반하여, 본 발명의 일 실시예에 따른 표시 장치와 같이 슬릿 패턴(SP)이 존재한다면, 이러한 슬릿 패턴(SP)에 의하여 생성된 프린지 필드 b가 프린지 필드 c를 상쇄시킬 수 있다. 또한, 슬릿 패턴(SP)에 의하여 생성된 다른 프린지 필드 a는 슬릿 패턴(SP)으로부터 야기된 프린지 필드이기 때문에 그 영향성이 크지 않다. 이와 같이, 슬릿 패턴(SP)을 추가함으로써, 프린지 필드 c를 약화시켜, 제1 부화소 전극(82a) 및 제2 부화소 전극(82b)의 경계부에서 텍스쳐가 발생하는 것을 억제할 수 있다.
도 13은 본 발명의 다른 실시예에 따른 표시 장치의 화소 전극(82)의 부분 확대도이다. 설명의 편의상 이전 실시예의 도면(도 2 내지 도 8)에 나타난 각 부재와 동일 기능을 갖는 부재는 동일 부호로 나타내고 그 설명은 생략하며, 이하 차이점을 위주로 설명한다.
도 13을 참조하면, 복수의 슬릿 패턴(SP-1) 각각은 평행사변형 형태를 가질 수 있다. 구체적으로, 슬릿 패턴(SP-1)의 윗변 및 아랫변은 모두 게이트선(22)과 평행하고, 슬릿 패턴(SP-1)의 두 개의 측변은 이에 인접한 제1 판상부(PL1)의 일변과 평행할 수 있다. 그러나, 이에 한정되는 것은 아니고, 슬릿 패턴(SP-1)의 에지, 즉, 양 단부는 다양한 형상을 가질 수 있다.
도 14는 본 발명의 또 다른 실시예에 따른 표시 장치의 화소 전극(82)의 부분 확대도이다. 설명의 편의상 이전 실시예의 도면(도 2 내지 도 8)에 나타난 각 부재와 동일 기능을 갖는 부재는 동일 부호로 나타내고 그 설명은 생략하며, 이하 차이점을 위주로 설명한다.
도 14를 참조하면, 복수의 슬릿 패턴(SP-2) 중 적어도 하나의 일 단부는 개방될 수 있다. 구체적으로, 슬릿 패턴(SP-2)은 간극(83)과 연결되어 있을 수 있다. 여기에서, 슬릿 패턴(SP-2)이 개방된 부분은 복수의 연결 전극(81)이 위치한 부분일 수 있다.
도 13 및 도 14에 도시된 바와 같이, 복수의 슬릿 패턴(SP-1, SP-2)은 다양한 형태를 가질 수 있다.
도 15는 본 발명의 또 다른 실시예에 따른 표시 장치의 화소 전극(82)의 부분 확대도이다. 설명의 편의상 이전 실시예의 도면(도 2 내지 도 8)에 나타난 각 부재와 동일 기능을 갖는 부재는 동일 부호로 나타내고 그 설명은 생략하며, 이하 차이점을 위주로 설명한다.
도 15를 참조하면, 제2 부화소 전극(82b)은 슬릿 패턴(SP) 대신에 톱니 패턴(SA)을 포함할 수 있다. 즉, 제2 부화소 전극(82b)은 제1 부화소 전극(82a)과 대향하는 부분에 형성된 톱니 패턴(SA)을 포함할 수 있다. 구체적으로, 톱니 패턴(SA)은 복수의 제1 가지부(BR1)에 대향하는 제2 판상부(PL2)의 일변 상에 형성될 수 있다.
예시적인 실시에에서, 톱니 패턴(SA)의 복수의 돌출부 각각은 복수의 제1 가지부(BR1) 각각에 대향할 수 있다. 다른 예시적인 실시예에서, 톱니 패턴(SA)의 복수의 비돌출부 각각은 복수의 제1 가지부(BR1) 각각에 대향할 수 있다. 또 다른 예시적인 실시예에서, 톱니 패턴(SA)의 복수의 돌출부는 복수의 제1 가지부(BR1)와 서로 엇걸려 배치될 수 있다. 즉, 톱니 패턴(SA)의 복수의 돌출부의 단부와 복수의 제1 가지부(BR1)의 단부는 지그재그로 배열될 수 있다.
이와 같이, 제2 부화소 전극(82b)에 슬릿 패턴(SP) 대신에 톱니 패턴(SA)을 형성하여도, 제1 부화소 전극(82a) 및 제2 부화소 전극(82b)의 경계부에서 텍스쳐가 발생하는 것을 방지할 수 있다. 구체적으로, 제1 부화소 전극(82a)과 대향하는 제2 부화소 전극(82b), 즉, 제2 판상부(PL2)의 일변이 요철 패턴을 가지면, 전체 액정 배열 방향(단위 화소 전극(80)의 중심 방향)의 반대 방향으로 작용하는 프린지 필드를 상쇄 또는 완화시킬 수 있으므로, 제1 부화소 전극(82a) 및 제2 부화소 전극(82b)의 경계부에서 텍스쳐가 발생하는 것을 최대한 억제할 수 있다.
이상에서 본 발명의 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
10: 기판 G, 22: 게이트선
26a: 제1 게이트 전극 26b: 제2 게이트 전극
27: 스토리지 전극 28: 스토리지선
30: 게이트 절연막 40a: 제1 반도체층
40b: 제2 반도체층 55a: 제1 오믹 콘택층
56a: 제2 오믹 콘택층 Da, 62a: 제1 데이터선
Db, 62b: 제2 데이터선 65a: 제1 소스 전극
65b: 제2 소스 전극 66a: 제1 드레인 전극
66b: 제2 드레인 전극 70: 보호막
76a: 제1 콘택홀 76b: 제2 콘택홀
80: 단위 화소 전극 81: 연결 전극
81a: 제1 연결 전극 81b: 제2 연결 전극
82: 화소 전극 82a: 제1 부화소 전극
82b: 제2 부화소 전극 83: 간극
90: 단위 공통 전극 92: 공통 전극
PX: 화소 PXa, PXb: 부화소
PL1: 제1 판상부 PL2: 제2 판상부
ST: 줄기부 BR1: 제1 가지부
BR2: 제2 가지부 SP, SP-1, SP-2: 슬릿 패턴
SA: 톱니 패턴 CH: 중심홀
SL: 슬릿부 LC: 액정 분자

Claims (20)

  1. 제1 기판;
    상기 제1 기판 상에 형성되고 제1 방향으로 뻗은 게이트 배선;
    상기 게이트 배선과 절연되어 교차하고 제2 방향으로 뻗은 데이터 배선; 및
    상기 데이터 배선으로부터 제1 데이터 전압이 인가되는 제1 부화소 전극, 및 상기 제1 데이터 전압과 상이한 제2 데이터 전압이 인가되는 제2 부화소 전극을 포함하는 화소 전극을 포함하되,
    상기 제1 부화소 전극은 상기 제2 부화소 전극으로 둘러싸이고,
    상기 제2 부화소 전극은 상기 제1 부화소 전극과 인접한 부분에 형성된 복수의 슬릿 패턴을 포함하며,
    상기 화소 전극은 복수의 단위 화소 전극을 포함하고,
    상기 복수의 단위 화소 전극 각각에 포함되는 상기 제1 부화소 전극은,
    제1 판상부,
    상기 제1 판상부로부터 돌출되어 연장되는 복수의 줄기부, 및
    상기 제1 판상부 및 상기 복수의 줄기부로부터 돌출되어 연장되는 복수의 제1 가지부를 포함하며,
    상기 각 슬릿 패턴은 인접하는 상기 제1 판상부의 변에 평행한 방향으로 연장되는 표시 장치.
  2. 제 1항에 있어서,
    상기 복수의 슬릿 패턴은 상기 제1 부화소 전극을 둘러싸는 표시 장치.
  3. 제 1항에 있어서,
    상기 제1 데이터 전압은 상기 제2 데이터 전압보다 높은 표시 장치.
  4. 제 1항에 있어서,
    상기 복수의 단위 화소 전극 각각에 포함되는 상기 제2 부화소 전극은,
    상기 제1 판상부를 둘러싸는 제2 판상부; 및
    상기 제2 판상부로부터 상기 제1 판상부가 위치한 방향의 반대 방향으로 돌출되어 연장되는 복수의 제2 가지부를 포함하는 표시 장치.
  5. 제 4항에 있어서,
    상기 복수의 슬릿 패턴은 상기 복수의 제1 가지부에 인접한 상기 제2 판상부 상에 위치하는 표시 장치.
  6. 제 4항에 있어서,
    상기 복수의 슬릿 패턴 중 하나의 길이 방향은 상기 복수의 슬릿 패턴 중 하나와 인접한 상기 복수의 제1 가지부가 돌출되어 연장된 방향에 수직인 표시 장치.
  7. 제 4항에 있어서,
    상기 복수의 슬릿 패턴 각각은 직사각형 또는 평행사변형 형태를 가지는 표시 장치.
  8. 제 4항에 있어서,
    상기 복수의 슬릿 패턴 중 적어도 하나의 일 단부는 개방된 표시 장치.
  9. 제 4항에 있어서,
    상기 제1 판상부는 마름모 형상을 가지고,
    상기 복수의 줄기부는 상기 제1 판상부의 모서리로부터 돌출되어 연장되며,
    상기 복수의 제1 가지부는 서로 일정 간격 이격되어 상기 제1 판상부 및 상기 복수의 줄기부를 둘러싸는 표시 장치.
  10. 제 4항에 있어서,
    상기 제2 판상부는 상기 데이터 배선과 평행하고 상기 제1 판상부의 중심을 지나는 가상의 선을 기준으로 대칭되게 형성되고,
    상기 복수의 제2 가지부는 서로 일정 간격 이격되어 상기 제2 판상부를 둘러싸는 표시 장치.
  11. 제 4항에 있어서,
    상기 복수의 단위 화소 전극은 상기 데이터 배선과 평행한 방향으로 일렬로 배열되는 표시 장치.
  12. 제 4항에 있어서,
    상기 화소 전극은 서로 인접한 상기 복수의 단위 화소 전극 사이에 개재되는 복수의 연결 전극을 더 포함하되,
    상기 복수의 연결 전극은,
    서로 인접한 상기 줄기부 사이에 개재되는 제1 연결 전극; 및
    서로 인접한 상기 제2 판상부 사이에 개재되는 제2 연결 전극을 포함하는 표시 장치.
  13. 제 4항에 있어서,
    상기 제1 기판과 대향하는 제2 기판;
    상기 제2 기판 상에 위치하는 공통 전극; 및
    상기 제1 및 제2 기판 사이에 개재되는 액정층을 더 포함하되,
    상기 공통 전극은 복수의 단위 공통 전극을 포함하고,
    상기 복수의 단위 공통 전극 각각은,
    상기 복수의 단위 화소 전극 각각에 대응되고,
    상기 제1 판상부의 중심부와 중첩하는 중심홀; 및
    상기 중심홀로부터 돌출되어 연장되고, 상기 복수의 줄기부와 중첩되는 복수의 슬릿부를 포함하는 표시 장치.
  14. 제1 기판;
    상기 제1 기판 상에 형성되고 제1 방향으로 뻗은 게이트 배선;
    상기 게이트 배선과 절연되어 교차하고 제2 방향으로 뻗은 데이터 배선; 및
    상기 게이트 배선 및 상기 데이터 배선으로 구획된 영역에 위치하는 복수의 단위 화소 전극을 포함하는 화소 전극을 포함하되,
    상기 복수의 단위 화소 전극 각각은,
    제1 판상부, 상기 제1 판상부로부터 돌출되어 연장되는 복수의 줄기부, 및 상기 제1 판상부 및 상기 복수의 줄기부로부터 돌출되어 연장되는 복수의 제1 가지부를 포함하고, 상기 데이터 배선으로부터 제1 데이터 전압이 인가되는 제1 부화소 전극; 및
    상기 제1 판상부를 둘러싸는 제2 판상부, 및 상기 제2 판상부로부터 상기 제1 판상부가 위치한 방향의 반대 방향으로 돌출되어 연장되는 복수의 제2 가지부를 포함하고, 상기 데이터 배선으로부터 상기 제1 데이터 전압과 상이한 제2 데이터 전압이 인가되는 제2 부화소 전극을 포함하고,
    상기 제2 판상부는 상기 복수의 제1 가지부에 인접한 복수의 슬릿 패턴을 포함하되,
    상기 각 슬릿 패턴은 인접하는 상기 제1 판상부의 변에 평행한 방향으로 연장되는 표시 장치.
  15. 제 14항에 있어서,
    상기 복수의 슬릿 패턴은 상기 제1 부화소 전극을 둘러싸는 표시 장치.
  16. 제 14항에 있어서,
    상기 제1 데이터 전압은 상기 제2 데이터 전압보다 높은 표시 장치.
  17. 제1 기판;
    상기 제1 기판 상에 형성되고 제1 방향으로 뻗은 게이트 배선;
    상기 게이트 배선과 절연되어 교차하고 제2 방향으로 뻗은 데이터 배선; 및
    상기 데이터 배선으로부터 제1 데이터 전압이 인가되는 제1 부화소 전극, 및 상기 제1 데이터 전압과 상이한 제2 데이터 전압이 인가되는 제2 부화소 전극을 포함하는 화소 전극을 포함하되,
    상기 제1 부화소 전극은 상기 제2 부화소 전극으로 둘러싸이고,
    상기 제2 부화소 전극은 상기 제1 부화소 전극과 대향하는 부분에 형성된 톱니 패턴을 포함하되,
    상기 화소 전극은 복수의 단위 화소 전극을 포함하고,
    상기 복수의 단위 화소 전극 각각에 포함되는 상기 제1 부화소 전극은,
    제1 판상부,
    상기 제1 판상부로부터 돌출되어 연장되는 복수의 줄기부, 및
    상기 제1 판상부 및 상기 복수의 줄기부로부터 돌출되어 연장되는 복수의 제1 가지부를 포함하고,
    상기 복수의 단위 화소 전극 각각에 포함되는 상기 제2 부화소 전극은,
    상기 제1 판상부를 둘러싸는 제2 판상부, 및
    상기 제2 판상부로부터 상기 제1 판상부가 위치한 방향의 반대 방향으로 돌출되어 연장되는 복수의 제2 가지부를 포함하며,
    상기 톱니 패턴은 복수의 돌출부를 포함하고,
    상기 톱니 패턴의 상기 각 돌출부는 상기 각 제1 가지부와 엇갈려 배치되는 표시 장치.
  18. 제 17항에 있어서,
    상기 제1 데이터 전압은 상기 제2 데이터 전압보다 높은 표시 장치.
  19. 삭제
  20. 제 17항에 있어서,
    상기 톱니 패턴은 상기 복수의 제1 가지부에 인접한 상기 제2 판상부 상에 위치하는 표시 장치.
KR1020130128581A 2013-10-28 2013-10-28 표시 장치 Active KR102090993B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130128581A KR102090993B1 (ko) 2013-10-28 2013-10-28 표시 장치
US14/242,593 US9551905B2 (en) 2013-10-28 2014-04-01 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130128581A KR102090993B1 (ko) 2013-10-28 2013-10-28 표시 장치

Publications (2)

Publication Number Publication Date
KR20150048469A KR20150048469A (ko) 2015-05-07
KR102090993B1 true KR102090993B1 (ko) 2020-03-20

Family

ID=52995017

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130128581A Active KR102090993B1 (ko) 2013-10-28 2013-10-28 표시 장치

Country Status (2)

Country Link
US (1) US9551905B2 (ko)
KR (1) KR102090993B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102159683B1 (ko) * 2014-04-29 2020-09-25 삼성디스플레이 주식회사 액정 표시 장치
KR101737865B1 (ko) * 2014-07-30 2017-05-22 엘지디스플레이 주식회사 유기발광표시패널
KR102334876B1 (ko) * 2015-06-24 2021-12-03 삼성디스플레이 주식회사 액정 표시 장치
KR102491239B1 (ko) * 2016-05-03 2023-01-25 삼성디스플레이 주식회사 액정 표시 장치
KR102531347B1 (ko) * 2016-07-06 2023-05-11 삼성디스플레이 주식회사 액정 표시 장치
KR102388820B1 (ko) 2018-02-05 2022-04-21 삼성디스플레이 주식회사 표시 장치
CN109239970A (zh) * 2018-11-12 2019-01-18 成都中电熊猫显示科技有限公司 阵列基板、液晶显示面板及显示装置
TWI724795B (zh) * 2020-02-18 2021-04-11 友達光電股份有限公司 畫素結構

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3656827B2 (ja) 2000-12-22 2005-06-08 シャープ株式会社 液晶表示装置
JP4275049B2 (ja) 2004-10-18 2009-06-10 シャープ株式会社 液晶表示装置
KR101258218B1 (ko) * 2006-07-27 2013-04-26 삼성디스플레이 주식회사 액정 표시 장치
KR20080022355A (ko) 2006-09-06 2008-03-11 삼성전자주식회사 액정표시장치
KR101445332B1 (ko) 2008-02-19 2014-10-01 삼성디스플레이 주식회사 표시장치
KR20090103461A (ko) 2008-03-28 2009-10-01 삼성전자주식회사 액정 표시 장치
KR20090118391A (ko) 2008-05-13 2009-11-18 삼성전자주식회사 어레이기판 및 이를 갖는 표시장치
KR20100056613A (ko) 2008-11-20 2010-05-28 삼성전자주식회사 표시 기판 및 이를 포함하는 표시 패널
KR101820796B1 (ko) * 2011-03-14 2018-01-23 삼성디스플레이 주식회사 액정 표시 장치
KR20120124011A (ko) * 2011-05-02 2012-11-12 삼성디스플레이 주식회사 액정 표시 장치
KR20120124012A (ko) 2011-05-02 2012-11-12 삼성디스플레이 주식회사 액정 표시 장치
TWI446079B (zh) * 2011-06-29 2014-07-21 Au Optronics Corp 畫素結構及其驅動方法
KR101926838B1 (ko) * 2012-03-14 2019-03-08 삼성디스플레이 주식회사 액정 표시 장치

Also Published As

Publication number Publication date
US9551905B2 (en) 2017-01-24
US20150116620A1 (en) 2015-04-30
KR20150048469A (ko) 2015-05-07

Similar Documents

Publication Publication Date Title
KR102090993B1 (ko) 표시 장치
KR101319595B1 (ko) 액정 표시 장치
KR101348754B1 (ko) 액정 표시 장치
US7916244B2 (en) Liquid crystal display having high luminance and high display quality
KR101475297B1 (ko) 박막 트랜지스터 기판, 액정 표시 장치, 및 액정 표시장치의 제조 방법
KR101267496B1 (ko) 액정 표시 장치
KR20080008858A (ko) 박막 트랜지스터 표시판
KR101544847B1 (ko) 액정 표시 장치
KR102115791B1 (ko) 표시 장치
JP5337433B2 (ja) 液晶表示装置
KR20080101582A (ko) 액정 표시 장치
KR20160104172A (ko) 액정 표시 장치
KR101435133B1 (ko) 액정 표시 장치
KR101258218B1 (ko) 액정 표시 장치
KR20100082629A (ko) 박막 트랜지스터 표시판 및 그를 포함하는 액정 표시 장치
JP7037268B2 (ja) 表示装置
US8675157B2 (en) Thin-film transistor display panel and liquid crystal display including the same
KR102537280B1 (ko) 표시 기판 및 이를 포함하는 액정 표시 장치
KR20080098882A (ko) 액정 표시 장치
KR101502358B1 (ko) 액정 표시 장치
KR20080024697A (ko) 액정 표시 장치
KR20070080349A (ko) 액정 표시 장치
KR20090002817A (ko) 액정 표시 장치
KR20060081153A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR20060120298A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20131028

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20180828

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20131028

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20190809

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20200225

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20200313

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20200316

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20250224

Start annual number: 6

End annual number: 6