[go: up one dir, main page]

KR102074423B1 - 표시 장치 및 그 구동 방법 - Google Patents

표시 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR102074423B1
KR102074423B1 KR1020130086227A KR20130086227A KR102074423B1 KR 102074423 B1 KR102074423 B1 KR 102074423B1 KR 1020130086227 A KR1020130086227 A KR 1020130086227A KR 20130086227 A KR20130086227 A KR 20130086227A KR 102074423 B1 KR102074423 B1 KR 102074423B1
Authority
KR
South Korea
Prior art keywords
voltage
data
level
transistor
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020130086227A
Other languages
English (en)
Other versions
KR20150011432A (ko
Inventor
채세병
이욱
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130086227A priority Critical patent/KR102074423B1/ko
Priority to US14/222,207 priority patent/US9378683B2/en
Priority to CN201410174532.7A priority patent/CN104332128B/zh
Priority to TW103115245A priority patent/TWI630594B/zh
Publication of KR20150011432A publication Critical patent/KR20150011432A/ko
Application granted granted Critical
Publication of KR102074423B1 publication Critical patent/KR102074423B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275Details of drivers for data electrodes
    • G09G3/3291Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0291Details of output amplifiers or buffers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

표시 장치는 복수의 화소를 포함하는 표시부, 및 상기 복수의 화소에 연결되어 있는 복수의 데이터선 각각에 연결되어 있는 복수의 데이터 출력 단위 버퍼를 포함하는 데이터 구동부를 포함하고, 상기 복수의 데이터 출력 단위 버퍼 각각은, 하이 레벨 데이터 전압을 데이터선에 연결되어 있는 출력단에 인가하는 제1 트랜지스터, 로우 레벨 데이터 전압을 상기 출력단에 인가하는 제2 트랜지스터, 상기 제1 트랜지스터 및 상기 제2 트랜지스터를 상기 출력단에 연결시키는 제1 스위치, 및 접지 전압을 상기 출력단에 연결시키는 제2 스위치를 포함한다.

Description

표시 장치 및 그 구동 방법{DISPLAY DEVICE AND DRIVING METHOD THEREOF}
본 발명은 표시 장치 및 그 구동 방법에 관한 것으로, 보다 상세하게는 디지털 구동 방식에서 소비전력을 줄일 수 있는 표시 장치 및 그 구동 방법에 관한 것이다.
표시장치는 매트릭스 형태로 배열된 복수의 화소로 구성된 표시 패널을 포함한다. 표시 패널은 행 방향으로 형성된 복수의 주사선 및 열 방향으로 형성된 복수의 데이터선을 포함하고, 복수의 주사선 및 복수의 데이터선은 교차하면서 배열된다. 복수의 화소 각각은 대응하는 주사선으로부터 전달되는 주사 신호 및 데이터선으로부터 전달되는 데이터 신호에 의해 구동된다.
표시장치는 화소의 구동방식에 따라 패시브(Passive) 매트릭스 형 발광 표시장치와 액티브(Active) 매트릭스 형 발광 표시장치로 구분된다. 이 중 해상도, 콘트라스트, 동작속도의 관점에서 단위 화소마다 선택하여 점등하는 액티브 매트릭스 형이 주류가 되고 있다.
액티브 매트릭스 형 발광 표시장치는 일반적으로 아날로그 구동 방식이나 디지털 구동 방식을 채용하고 있다. 아날로그 구동 방식은 계조를 데이터 전압의 레벨로 표현하는 방식인 반면, 디지털 구동 방식은 데이터 전압 레벨을 일정하게 두고 데이터 전압이 인가되는 시간으로 계조를 표현하는 방식이다.
아날로그 구동 방식에서는 유기발광 다이오드를 발광시키는 구동 트랜지스터의 특성 편차에 따라 무라(mura)가 발생할 수 있다. 구동 트랜지스터의 특성 편차란 대형 패널을 구성하는 복수의 구동 트랜지스터간의 문턱전압 및 이동도 편차를 의미한다. 동일한 데이터 전압이 구동 트랜지스터의 게이트 전극에 전달되더라도, 복수의 구동 트랜지스터 간의 특성 편차에 따라 구동 트랜지스터에 흐르는 전류가 달라지며, 이에 따라 패널에 의도하지 않은 무라가 발생한다.
디지털 구동 방식에서는 구동 TFT(thin film transistor)의 온-오프 상태를 이용하는 구동 방식의 특성으로 패널 내의 TFT 특성 편차에 기인한 화질 저하 현상에 거의 영향을 받지 않아서 대형 패널을 구현하기에 적합하다.
그러나 디지털 구동 방식은 아날로그 구동 방식에 비해 하나의 영상 프레임을 표현하기 위한 데이터 신호를 인가하는 횟수가 늘어나기 때문에 데이터 로드의 충방전에 의한 소비전력이 증가한다. 데이터 로드는 데이터선의 저항, 기생 커패시터 등에 의해 발생한다.
본 발명이 해결하고자 하는 기술적 과제는 디지털 구동 방식에서 소비전력을 줄일 수 있는 표시 장치 및 그 구동 방법을 제공함에 있다.
본 발명의 일 실시예에 따른 표시 장치는 복수의 화소를 포함하는 표시부, 및 상기 복수의 화소에 연결되어 있는 복수의 데이터선 각각에 연결되어 있는 복수의 데이터 출력 단위 버퍼를 포함하는 데이터 구동부를 포함하고, 상기 복수의 데이터 출력 단위 버퍼 각각은, 하이 레벨 데이터 전압을 데이터선에 연결되어 있는 출력단에 인가하는 제1 트랜지스터, 로우 레벨 데이터 전압을 상기 출력단에 인가하는 제2 트랜지스터, 상기 제1 트랜지스터 및 상기 제2 트랜지스터를 상기 출력단에 연결시키는 제1 스위치, 및 접지 전압을 상기 출력단에 연결시키는 제2 스위치를 포함한다.
상기 제1 트랜지스터는 영상 데이터 신호가 인가되는 게이트 전극, 상기 하이 레벨 데이터 전압에 연결되어 있는 일 전극 및 상기 제1 스위치에 연결되어 있는 타 전극을 포함하고, 상기 제2 트랜지스터는 상기 영상 데이터 신호가 인가되는 게이트 전극, 상기 로우 레벨 데이터 전압에 연결되어 있는 일 전극 및 상기 제1 스위치에 연결되어 있는 타 전극을 포함할 수 있다.
상기 제1 트랜지스터가 턴 온될 때 상기 제2 트랜지스터가 턴 오프되고, 상기 제2 트랜지스터가 턴 온될 때 상기 제1 트랜지스터가 턴 오프될 수 있다.
상기 제1 트랜지스터는 p-채널 전계 효과 트랜지스터이고, 상기 제2 트랜지스터는 n-채널 전계 효과 트랜지스터일 수 있다.
상기 출력단으로 상기 로우 레벨 데이터 전압, 상기 접지 전압, 상기 하이 레벨 데이터 전압 순으로 단계적으로 출력될 수 있다.
상기 출력단으로 상기 하이 레벨 데이터 전압, 상기 접지 전압, 상기 로우 레벨 데이터 전압 순으로 단계적으로 출력될 수 있다.
상기 복수의 데이터 출력 단위 버퍼 각각은, 양의 중간 레벨 전압을 상기 출력단에 연결시키는 제3 스위치, 및 음의 중간 레벨 전압을 상기 출력단에 연결시키는 제4 스위치를 더 포함할 수 있다.
상기 출력단으로 상기 로우 레벨 데이터 전압, 상기 접지 전압, 상기 양의 중간 레벨 전압, 상기 하이 레벨 데이터 전압 순으로 단계적으로 출력될 수 있다.
상기 출력단으로 상기 하이 레벨 데이터 전압, 상기 접지 전압, 상기 음의 중간 레벨 전압, 상기 로우 레벨 데이터 전압 순으로 단계적으로 출력될 수 있다.
상기 제1 트랜지스터 및 상기 제2 트랜지스터 중 적어도 어느 하나는 산화물 박막 트랜지스터일 수 있다.
본 발명의 다른 실시예에 따른 복수의 화소에 연결되어 있는 복수의 게이트선에 게이트 온 전압의 주사 신호를 순차적으로 인가하는 주사 구동부 및 상기 복수의 화소에 연결되어 있는 복수의 데이터선에 데이터 전압을 인가하는 데이터 구동부를 포함하는 표시 장치의 구동 방법은 순차적으로 인가되는 게이트 온 전압의 주사 신호에 대응하여 상기 복수의 데이터선에 3 이상의 데이터 전압을 단계적으로 출력하는 단계를 포함한다.
상기 복수의 데이터선에 3 이상의 데이터 전압을 단계적으로 출력하는 단계는, 제1 게이트 온 전압의 주사 신호에 대응하여 상기 복수의 데이터선에 제1 레벨의 데이터 전압을 인가하는 단계, 제2 게이트 온 전압의 주사 신호에 대응하여 상기 복수의 데이터선에 제2 레벨의 데이터 전압을 인가하는 단계, 및 제3 게이트 온 전압의 주사 신호에 대응하여 상기 복수의 데이터선에 제3 레벨의 데이터 전압을 인가하는 단계를 포함할 수 있다.
상기 제2 레벨의 데이터 전압은 접지 전압이고, 상기 제1 레벨의 데이터 전압을 상기 접지 전압보다 높은 하이 레벨 데이터 전압이고, 상기 제3 레벨의 데이터 전압은 상기 접지 전압보다 낮은 로우 레벨 데이터 전압일 수 있다.
상기 제2 레벨의 데이터 전압은 접지 전압이고, 상기 제1 레벨의 데이터 전압을 상기 접지 전압보다 낮은 로우 레벨 데이터 전압이고, 상기 제3 레벨의 데이터 전압은 상기 접지 전압보다 높은 하이 레벨 데이터 전압일 수 있다.
상기 복수의 데이터선에 3 이상의 데이터 전압을 단계적으로 출력하는 단계는, 제1 게이트 온 전압의 주사 신호에 대응하여 상기 복수의 데이터선에 제1 레벨의 데이터 전압을 인가하는 단계, 제2 게이트 온 전압의 주사 신호에 대응하여 상기 복수의 데이터선에 제3 레벨의 데이터 전압을 인가하는 단계, 제3 게이트 온 전압의 주사 신호에 대응하여 상기 복수의 데이터선에 제4 레벨의 데이터 전압을 인가하는 단계, 및 제4 게이트 온 전압의 주사 신호에 대응하여 상기 복수의 데이터선에 제5 레벨의 데이터 전압을 인가하는 단계를 포함할 수 있다.
상기 제3 레벨의 데이터 전압은 접지 전압이고, 상기 제1 레벨의 데이터 전압은 상기 접지 전압보다 높은 하이 레벨 데이터 전압이고, 상기 제5 레벨의 데이터 전압은 상기 접지 전압보다 낮은 로우 레벨 데이터 전압이고, 상기 제4 레벨의 데이터 전압은 상기 접지 전압과 상기 로우 레벨 데이터 전압 사이의 음의 중간 레벨 전압일 수 있다.
상기 제3 레벨의 데이터 전압은 접지 전압이고, 상기 제1 레벨의 데이터 전압은 상기 접지 전압보다 낮은 로우 레벨 데이터 전압이고, 상기 제5 레벨의 데이터 전압은 상기 접지 전압보다 높은 하이 레벨 데이터 전압이고, 상기 제4 레벨의 데이터 전압은 상기 접지 전압과 상기 하이 레벨 데이터 전압 사이의 양의 중간 레벨 전압일 수 있다.
디지털 구동 방식에서 데이터 로드의 충방전에 의한 소비전력을 줄일 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 2는 본 발명의 일 실시예에 따른 데이터 출력 단위 버퍼를 나타내는 회로도이다.
도 3은 본 발명의 일 실시예에 따른 표시 장치의 구동 방법을 나타내는 타이밍도이다.
도 4는 본 발명의 다른 실시예에 따른 데이터 출력 단위 버퍼를 나타내는 회로도이다.
도 5는 본 발명의 다른 실시예에 따른 표시 장치의 구동 방법을 나타내는 타이밍도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
또한, 여러 실시예들에 있어서, 동일한 구성을 가지는 구성요소에 대해서는 동일한 부호를 사용하여 대표적으로 제1 실시예에서 설명하고, 그 외의 실시예에서는 제1 실시예와 다른 구성에 대해서만 설명하기로 한다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 표시장치(10)는 신호 제어부(100), 주사 구동부(200), 데이터 구동부(300) 및 표시부(400)를 포함한다.
신호 제어부(100)는 외부 장치로부터 입력되는 영상 신호(R, G, B) 및 이의 표시를 제어하는 입력 제어 신호를 수신한다. 영상 신호(R, G, B)는 각 화소(PX)의 휘도(luminance) 정보를 담고 있으며 휘도는 정해진 수효, 예를 들어 1024(=210), 256(=28) 또는 64(=26)개의 계조(gray)를 가지고 있다. 입력 제어 신호의 예로는 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync), 메인 클록(MCLK), 데이터 인에이블 신호(DE) 등이 있다.
신호 제어부(100)는 입력 영상 신호(R, G, B)와 입력 제어 신호를 기초로 입력 영상 신호(R, G, B)를 표시부(400) 및 데이터 구동부(300)의 동작 조건에 맞게 적절히 처리하고 주사 제어신호(CONT1), 데이터 제어신호(CONT2) 및 영상 데이터 신호(DAT)를 생성한다. 신호 제어부(100)는 주사 제어신호(CONT1)를 주사 구동부(200)에 전달한다. 신호 제어부(100)는 데이터 제어신호(CONT2) 및 영상 데이터 신호(DAT)를 데이터 구동부(300)에 전달한다.
표시부(400)는 복수의 주사선(S1~Sn), 복수의 데이터선(D1~Dm) 및 복수의 화소(PX)를 포함한다. 복수의 화소(PX)는 복수의 주사선(S1~Sn) 및 복수의 데이터선(D1~Dm)에 연결되어 대략 행렬의 형태로 배열된다. 복수의 주사선(S1~Sn)은 대략 행 방향으로 연장되어 서로가 거의 평행하고, 복수의 데이터선(D1~Dm)은 대략 열 방향으로 연장되어 서로가 거의 평행하다. 복수의 데이터선(D1~Dm)에는 데이터선 자체의 저항(R1~Rm)과 기생 커패시터(C1~Cm)가 존재하는데, 이를 복수의 데이터선(D1~Dm)의 데이터 로드라 한다. 표시부(400)에는 복수의 화소(PX)의 구동을 위한 제1 전원 전압(ELVDD) 및 제2 전원 전압(ELVSS)이 공급된다.
주사 구동부(200)는 복수의 주사선(S1~Sn)에 연결되고, 주사 제어신호(CONT1)에 따라 게이트 온 전압과 게이트 오프 전압의 조합으로 이루어진 주사 신호를 복수의 주사선(S1~Sn)에 인가한다. 주사 구동부(200)는 복수의 주사선(S1~Sn)에 게이트 온 전압의 주사 신호를 순차적으로 인가할 수 있다.
데이터 구동부(300)는 복수의 데이터선(D1~Dm)에 연결되고, 순차적으로 인가되는 게이트 온 전압의 주사 신호에 대응하여 복수의 데이터선(D1~Dm)에 데이터 전압을 인가한다. 데이터 구동부(300)는 복수의 데이터 출력 단위 버퍼(310-1, 310-2, ..., 310-m)를 포함하고, 복수의 데이터 출력 단위 버퍼(310-1, 310-2, ..., 310-m) 각각은 복수의 데이터선(D1~Dm) 각각에 연결된다.
복수의 데이터 출력 단위 버퍼(310-1, 310-2, ..., 310-m)는 영상 데이터 신호(DAT) 및 데이터 제어신호(CONT2)에 따라 서로 다른 전압 레벨을 갖는 3 이상의 전압을 단계적으로 출력할 수 있다. 복수의 데이터 출력 단위 버퍼(310-1, 310-2, ..., 310-m)는 게이트 온 전압의 주사 신호에 대응하여 3 이상의 전압 중 어느 하나를 출력하고, 다음의 게이트 온 전압의 주사 신호에 대응하여 3 이상의 전압 중 다른 하나를 출력하는 방식으로 3 이상의 전압을 단계적으로 출력할 수 있다.
예를 들어, 복수의 데이터 출력 단위 버퍼(310-1, 310-2, ..., 310-m)는 영상 데이터 신호(DAT) 및 데이터 제어신호(CONT2)에 따라 제1 내지 제3 레벨 전압 을 단계적으로 출력할 수 있다. 이때, 디지털 구동 방식에서 영상 데이터 신호(DAT)는 1 및 0의 조합, 즉 하이 레벨 전압 및 로우 레벨 전압의 조합으로 이루어진다. 영상 데이터 신호(DAT)에 따라 제1 레벨 전압 및 제3 레벨 전압 중 어느 하나가 선택된다. 제1 레벨 전압 및 제3 레벨 전압 중 어느 하나와 제2 레벨 전압이 데이터 제어신호(CONT2)에 의해 선택적으로 출력된다. 제1 레벨 전압은 하이 레벨 데이터 전압, 제3 레벨 전압은 로우 레벨 데이터 전압, 제2 레벨 전압은 접지 전압일 수 있다. 하이 레벨 데이터 전압은 양의 전압이고, 로우 레벨 데이터 전압은 음의 전압이고, 접지 전압은 하이 레벨 데이터 전압과 로우 레벨 데이터 전압의 중간 레벨의 전압일 수 있다. 복수의 데이터 출력 단위 버퍼(310-1, 310-2, ..., 310-m)는 하이 레벨 데이터 전압, 접지 전압, 로우 레벨 데이터 전압 순으로 출력 전압을 단계적으로 낮추거나 로우 데이터 레벨 전압, 접지 전압, 하이 레벨 데이터 전압 순으로 출력 전압을 단계적으로 높일 수 있다.
다른 예로, 복수의 데이터 출력 단위 버퍼(310-1, 310-2, ..., 310-m)는 영상 데이터 신호(DAT) 및 데이터 제어신호(CONT2)에 따라 제1 내지 제5 레벨 전압 을 단계적으로 출력할 수 있다. 영상 데이터 신호(DAT)에 따라 제1 레벨 전압 및 제5 레벨 전압 중 어느 하나가 선택된다. 제1 레벨 전압 및 제5 레벨 전압 중 어느 하나, 제2 레벨 전압, 제3 레벨 전압, 제4 레벨 전압이 데이터 제어신호(CONT2)에 의해 선택적으로 출력된다. 제1 레벨 전압은 하이 레벨 데이터 전압, 제5 레벨 전압은 로우 레벨 데이터 전압, 제3 레벨 전압은 접지 전압일 수 있다. 하이 레벨 데이터 전압은 양의 전압이고, 로우 레벨 데이터 전압은 음의 전압이고, 접지 전압은 하이 레벨 데이터 전압과 로우 레벨 데이터 전압의 중간 레벨의 전압일 수 있다. 제2 레벨 전압은 하이 레벨 데이터 전압과 접지 전압 사이의 양의 전압이고, 제4 레벨 전압은 로우 레벨 데이터 전압과 접지 전압 사이의 음의 전압일 수 있다. 복수의 데이터 출력 단위 버퍼(310-1, 310-2, ..., 310-m)는 제1 내지 제5 레벨 전압을 이용하여 출력 전압을 단계적으로 낮추거나 출력 전압을 단계적으로 높일 수 있다.
상술한 구동 장치(100, 200, 300) 각각은 적어도 하나의 집적 회로 칩의 형태로 표시부(400) 위에 직접 장착되거나, 가요성 인쇄 회로막(flexible printed circuit film) 위에 장착되거나 TCP(tape carrier package)의 형태로 표시부(400)에 부착되거나, 별도의 인쇄 회로 기판(printed circuit board) 위에 장착되거나, 또는 신호선(S1~Sn, D1~Dm)과 함께 표시부(400)에 집적될 수 있다.
도 2는 본 발명의 일 실시예에 따른 데이터 출력 단위 버퍼를 나타내는 회로도이다.
도 2를 참조하면, 복수의 데이터선(D1~Dm) 각각에 연결되어 있는 복수의 데이터 출력 단위 버퍼(310-1, 310-2, ..., 310-m) 중에서 j번째 데이터선에 연결되어 있는 데이터 출력 단위 버퍼(310-j)를 예로 들어 설명한다(1≤j≤m).
데이터 출력 단위 버퍼(310-j)는 제1 트랜지스터(M1), 제2 트랜지스터(M2), 제1 스위치(SW1) 및 제2 스위치(SW2)를 포함한다.
제1 트랜지스터(M1)는 영상 데이터 신호(DAT[j])가 인가되는 게이트 전극, 하이 레벨 데이터 전압(data_H)에 연결되어 있는 일 전극 및 제1 스위치(SW1)에 연결되어 있는 타 전극을 포함한다. 제1 트랜지스터(M1)는 하이 레벨 데이터 전압(data_H)을 출력단(OUT)에 인가한다. 제1 트랜지스터(M1)는 p-채널 전계 효과 트랜지스터일 수 있다. p-채널 전계 효과 트랜지스터를 턴 온 시키는 게이트 온 전압은 로우 레벨 전압이고, 턴 오프시키는 게이트 오프 전압은 하이 레벨 전압이다.
제2 트랜지스터(M2)는 영상 데이터 신호(DAT[j])가 인가되는 게이트 전극, 로우 레벨 데이터 전압(data_L)에 연결되어 있는 일 전극 및 제1 스위치(SW1)에 연결되어 있는 타 전극을 포함한다. 제2 트랜지스터(M2)는 로우 레벨 데이터 전압(data_L)을 출력단(OUT)에 인가한다. 제2 트랜지스터(M2)는 n-채널 전계 효과 트랜지스터일 수 있다. n-채널 전계 효과 트랜지스터를 턴 온 시키는 게이트 온 전압은 하이 레벨 전압이고, 턴 오프시키는 게이트 오프 전압은 로우 레벨 전압이다.
제1 트랜지스터(M1)가 p-채널 전계 효과 트랜지스터이고, 제2 트랜지스터(M2)가 n-채널 전계 효과 트랜지스터이므로, 제1 트랜지스터(M1)가 턴 온될 때 제2 트랜지스터(M2)가 턴 오프되고, 제2 트랜지스터(M2)가 턴 온될 때 제1 트랜지스터(M1)가 턴 오프된다.
한편, 제1 트랜지스터(M1)가 n-채널 전계 효과 트랜지스터, 제2 트랜지스터(M2)가 p-채널 전계 효과 트랜지스터로 마련될 수도 있다.
제1 스위치(SW1)는 제1 트랜지스터(M1)의 타 전극 및 제2 트랜지스터(M2)의 타 전극에 연결되어 있는 일단 및 출력단(OUT[j])에 연결되어 있는 타단을 포함한다. 출력단(OUT[j])은 j번째 데이터선(Dj)에 연결된다. 제1 스위치(SW1)는 제1 스위치 제어신호(Csw1)에 의해 온-오프 된다. 제1 스위치(SW1)는 제1 트랜지스터(M1) 및 제2 트랜지스터(M2)를 출력단(OUT)에 연결시키는 기능을 가진다.
제2 스위치(SW2)는 접지 전압(GND)에 연결되어 있는 일단 및 출력단(OUT[j])에 연결되어 있는 타단을 포함한다. 제2 스위치(SW2)는 제2 스위치 제어신호(Csw2)에 의해 온-오프된다. 제2 스위치(SW2)는 접지 전압(GND)을 출력단(OUT)에 연결시키는 기능을 수행한다.
제1 스위치(SW1) 및 제2 스위치(SW2)는 n-채널 전계 효과 트랜지스터 또는 p-채널 전계 효과 트랜지스터로 마련될 수 있다. 제1 스위치 제어신호(Csw1) 및 제2 스위치 제어신호(Csw2)는 데이터 제어신호(CONT2)에 포함될 수 있다.
이제, 도 2 및 3을 참조하여 데이터 출력 단위 버퍼(310-j)의 동작에 대하여 설명한다.
도 3은 본 발명의 일 실시예에 따른 표시 장치의 구동 방법을 나타내는 타이밍도이다.
도 2 및 3을 참조하면, 제1 스위치(SW1) 및 제2 스위치(SW2)를 턴 온시키는 게이트 온 전압은 하이 레벨 전압이고, 턴 오프시키는 게이트 오프 전압은 로우 레벨 전압인 것으로 가정한다.
t11 시간 동안, 제1 스위치 제어신호(Csw1)는 게이트 오프 전압으로 인가되고, 제2 스위치 제어신호(Csw2)는 게이트 온 전압으로 인가된다. 제2 스위치(SW2)가 턴 온되고, 접지 전압(GND)이 출력단(OUT[j])으로 출력된다. 제1 게이트 온 전압의 주사 신호에 대응하여 접지 전압(GND)이 데이터선(Dj)에 인가될 수 있다.
t12 시간 동안, 제1 스위치 제어신호(Csw1)가 게이트 온 전압으로 인가되고, 제2 스위치 제어신호(Csw2)는 게이트 오프 전압으로 인가된다. 제1 스위치(SW1)가 턴 온되고 제2 스위치(SW2)는 턴 오프된다. 이때, 영상 데이터 신호(DAT[j])는 로우 레벨 전압으로 인가된다. 로우 레벨 전압의 영상 데이터 신호(DAT[j])에 의해 제1 트랜지스터(M1)는 턴 온되고 제2 트랜지스터(M2)는 턴 오프된다. 턴 온된 제1 트랜지스터(M1) 및 제1 스위치(SW1)를 통해 하이 레벨 데이터 전압(data_H)이 출력단(OUT[j])으로 출력된다. 제2 게이트 온 전압의 주사 신호에 대응하여 하이 레벨 데이터 전압(data_H)이 데이터선(Dj)에 인가될 수 있다.
t13 시간 동안, 제1 스위치 제어신호(Csw1)는 게이트 오프 전압으로 인가되고, 제2 스위치 제어신호(Csw2)는 게이트 온 전압으로 인가된다. 제2 스위치(SW2)가 턴 온되고, 접지 전압(GND)이 출력단(OUT[j])으로 출력된다. 제3 게이트 온 전압의 주사 신호에 대응하여 접지 전압(GND)이 데이터선(Dj)에 인가될 수 있다.
t14 시간 동안, 제1 스위치 제어신호(Csw1)가 게이트 온 전압으로 인가되고, 제2 스위치 제어신호(Csw2)는 게이트 오프 전압으로 인가된다. 제1 스위치(SW1)가 턴 온되고 제2 스위치(SW2)는 턴 오프된다. 이때, 영상 데이터 신호(DAT[j])는 하이 레벨 전압으로 인가된다. 하이 레벨 전압의 영상 데이터 신호(DAT[j])에 의해 제1 트랜지스터(M1)는 턴 오프되고 제2 트랜지스터(M2)가 턴 온된다. 턴 온된 제2 트랜지스터(M2) 및 제1 스위치(SW1)를 통해 로우 레벨 데이터 전압(data_L)이 출력단(OUT[j])으로 출력된다. 제4 게이트 온 전압의 주사 신호에 대응하여 로우 레벨 데이터 전압(data_L)이 데이터선(Dj)에 인가될 수 있다.
이와 같이, 데이터 출력 단위 버퍼(310-j)는 로우 데이터 레벨 전압(data_L), 접지 전압(GND), 하이 레벨 데이터 전압(data_H) 순으로 출력단(OUT[j])으로 출력되는 출력 전압을 단계적으로 높여서 출력할 수 있다. 그리고 데이터 출력 단위 버퍼(310-j)는 하이 레벨 데이터 전압(data_H), 접지 전압(GND), 로우 레벨 데이터 전압(data_L) 순으로 출력단(OUT[j])으로 출력되는 출력 전압을 단계적으로 낮추어 출력할 수 있다.
이러한 방식으로, 데이터 로드의 충방전에 의한 소비전력을 줄일 수 있다.
예를 들어, 표시부(400)의 해상도(r)가 720×3×1280 이고, 하이 레벨 데이터 전압(data_H)이 5V이고, 로우 레벨 데이터 전압(data_L)이 -5V이고, 데이터 로드의 기생 커패시터(C1~Cm)의 용량(c)이 10pF이고, 전력 효율(e)이 90%이고, 디지털 구동 방식에서 프레임에 포함되는 서브 프레임이 10개인 경우의 프레임 프리퀀시(frame frequency)(f)가 60×10Hz 라고 가정한다.
소비전력 P = v×I/e이고, I = c×v이다. 여기서, v는 데이터 출력 단위 버퍼(310-j)에서 출력되는 출력 전압의 전위이다.
한 프레임 동안 표시부(400)에 포함된 전체 화소에 대한 데이터 기입을 고려하여 t11 내지 t14 각각에서 데이터 로드에 의한 소비전력을 산출한다.
t11 시간 동안 복수의 데이터선(D1~Dm)의 데이터 로드에 의한 소비전력은 0V [10pF×5×720×3 ×1280×60×10/2]/0.9 = 0 mW 이다.
t12 시간 동안 복수의 데이터선(D1~Dm)의 데이터 로드에 의한 소비전력은 5V [10pF×5×720×3×1280×60×10/2]/0.9 = 230 mW 이다.
t13 시간 동안 복수의 데이터선(D1~Dm)의 데이터 로드에 의한 소비전력은 0V [10pF×5×720×3×1280×60×10/2]/0.9 = 0 mW 이다.
t14 시간 동안 복수의 데이터선(D1~Dm)의 데이터 로드에 의한 소비전력은 5V [10pF×5×720×3×1280×60×10/2]/0.9 = 230 mW 이다.
데이터 로드의 충방전에 의한 소비전력의 합은 460 mW가 된다.
만일, 데이터 출력 단위 버퍼(310-j)에서 접지 전압(GND)이 출력되지 않고, 하이 레벨 데이터 전압(data_H) 및 로우 레벨 데이터 전압(data_L)만이 출력된다고 가정하자. 이러한 경우 데이터 로드의 충방전에 의한 소비전력의 합은 10V [10pF×10×720×3×1280×60×10/2]/0.9 = 922 mW 가 된다.
제안하는 바와 같이, 데이터 출력 단위 버퍼(310-j)가 하이 레벨 데이터 전압(data_H), 접지 전압(GND), 로우 레벨 데이터 전압(data_L) 순으로 출력 전압을 단계적으로 낮추고, 로우 데이터 레벨 전압(data_L), 접지 전압(GND), 하이 레벨 데이터 전압(data_H) 순으로 출력 전압을 단계적으로 높여서 출력함으로써, 데이터 로드의 충방전에 의한 소비전력이 절반으로 줄어들게 된다.
도 4는 본 발명의 다른 실시예에 따른 데이터 출력 단위 버퍼를 나타내는 회로도이다.
도 4를 참조하면, 복수의 데이터선(D1~Dm) 각각에 연결되어 있는 복수의 데이터 출력 단위 버퍼(310-1, 310-2, ..., 310-m) 중에서 j번째 데이터선에 연결되어 있는 데이터 출력 단위 버퍼(310-j)를 예로 들어 설명한다(1≤j≤m).
도 2의 데이터 출력 단위 버퍼(310-j)에서 제3 스위치(SW3) 및 제4 스위치(SW4)가 더 포함된다.
제3 스위치(SW3)는 양의 중간 레벨 전압(VCI1)에 연결되어 있는 일단 및 출력단(OUT[j])에 연결되어 있는 타단을 포함한다. 제3 스위치(SW3)는 제3 스위치 제어신호(Csw3)에 의해 온-오프된다.
제4 스위치(SW4)는 음의 중간 레벨 전압(VCI2)에 연결되어 있는 일단 및 출력단(OUT[j])에 연결되어 있는 타단을 포함한다. 제4 스위치(SW4)는 제4 스위치 제어신호(Csw4)에 의해 온-오프된다.
제3 스위치(SW3) 및 제4 스위치(SW4)는 n-채널 전계 효과 트랜지스터 또는 p-채널 전계 효과 트랜지스터로 마련될 수 있다. 제3 스위치 제어신호(Csw3) 및 제4 스위치 제어신호(Csw4)는 데이터 제어신호(CONT2)에 포함될 수 있다.
이상에서, 제1 트랜지스터(M1), 제2 트랜지스터(M2), 제1 스위치(SW1), 제2 스위치(SW2), 제3 스위치(SW3), 제4 스위치(SW4) 중 적어도 어느 하나는 반도체층이 산화물 반도체로 이루어진 산화물 박막 트랜지스터(Oxide TFT)일 수 있다.
산화물 반도체는 티타늄(Ti), 하프늄(Hf), 지르코늄(Zr), 알루미늄(Al), 탄탈륨(Ta), 게르마늄(Ge), 아연(Zn), 갈륨(Ga), 주석(Sn) 또는 인듐(In)을 기본으로 하는 산화물, 이들의 복합 산화물인 산화아연(ZnO), 인듐-갈륨-아연 산화물(InGaZnO4), 인듐-아연 산화물(Zn-In-O), 아연-주석 산화물(Zn-Sn-O) 인듐-갈륨 산화물 (In-Ga-O), 인듐-주석 산화물(In-Sn-O), 인듐-지르코늄 산화물(In-Zr-O), 인듐-지르코늄-아연 산화물(In-Zr-Zn-O), 인듐-지르코늄-주석 산화물(In-Zr-Sn-O), 인듐-지르코늄-갈륨 산화물(In-Zr-Ga-O), 인듐-알루미늄 산화물(In-Al-O), 인듐-아연-알루미늄 산화물(In-Zn-Al-O), 인듐-주석-알루미늄 산화물(In-Sn-Al-O), 인듐-알루미늄-갈륨 산화물(In-Al-Ga-O), 인듐-탄탈륨 산화물(In-Ta-O), 인듐-탄탈륨-아연 산화물(In-Ta-Zn-O), 인듐-탄탈륨-주석 산화물(In-Ta-Sn-O), 인듐-탄탈륨-갈륨 산화물(In-Ta-Ga-O), 인듐-게르마늄 산화물(In-Ge-O), 인듐-게르마늄-아연 산화물(In-Ge-Zn-O), 인듐-게르마늄-주석 산화물(In-Ge-Sn-O), 인듐-게르마늄-갈륨 산화물(In-Ge-Ga-O), 티타늄-인듐-아연 산화물(Ti-In-Zn-O), 하프늄-인듐-아연 산화물(Hf-In-Zn-O) 중 어느 하나를 포함할 수 있다.
반도체층은 불순물이 도핑되지 않은 채널 영역과, 채널 영역의 양 옆으로 불순물이 도핑되어 형성된 소스 영역 및 드레인 영역을 포함한다. 여기서, 이러한 불순물은 박막 트랜지스터의 종류에 따라 달라지며, N형 불순물 또는 P형 불순물이 가능하다.
반도체층이 산화물 반도체로 이루어지는 경우에는 고온에 노출되는 등의 외부 환경에 취약한 산화물 반도체를 보호하기 위해 별도의 보호층이 추가될 수 있다.
이제, 도 4 및 5를 참조하여 데이터 출력 단위 버퍼(310-j)의 동작에 대하여 설명한다.
도 5는 본 발명의 다른 실시예에 따른 표시 장치의 구동 방법을 나타내는 타이밍도이다.
도 4 및 5를 참조하면, 제1 스위치(SW1), 제2 스위치(SW2), 제3 스위치(SW3) 및 제4 스위치(SW4)를 턴 온시키는 게이트 온 전압은 하이 레벨 전압이고, 턴 오프시키는 게이트 오프 전압은 로우 레벨 전압인 것으로 가정한다.
t21 시간 동안, 제2 스위치 제어신호(Csw2)가 게이트 온 전압으로 인가된다. 제1 스위치 제어신호(Csw1), 제3 스위치 제어신호(Csw3) 및 제4 스위치 제어신호(Csw4)는 게이트 오프 전압으로 인가된다. 제2 스위치(SW2)가 턴 온되고, 접지 전압(GND)이 출력단(OUT[j])으로 출력된다. 제1 게이트 온 전압의 주사 신호에 대응하여 접지 전압(GND)이 데이터선(Dj)에 인가될 수 있다.
t22 시간 동안, 제3 스위치 제어신호(Csw3)가 게이트 온 전압으로 인가된다. 제1 스위치 제어신호(Csw1), 제2 스위치 제어신호(Csw2) 및 제4 스위치 제어신호(Csw4)는 게이트 오프 전압으로 인가된다. 제3 스위치(SW3)가 턴 온되고, 양의 중간 레벨 전압(VCI1)이 출력단(OUT[j])으로 출력된다. 제2 게이트 온 전압의 주사 신호에 대응하여 양의 중간 레벨 전압(VCI1)이 데이터선(Dj)에 인가될 수 있다.
t23 시간 동안, 제1 스위치 제어신호(Csw1)가 게이트 온 전압으로 인가된다. 제2 스위치 제어신호(Csw2), 제3 스위치 제어신호(Csw3) 및 제4 스위치 제어신호(Csw4)는 게이트 오프 전압으로 인가된다. 제1 스위치(SW1)가 턴 온된다. 이때, 영상 데이터 신호(DAT[j])는 로우 레벨 전압으로 인가된다. 로우 레벨 전압의 영상 데이터 신호(DAT[j])에 의해 제1 트랜지스터(M1)는 턴 온되고 제2 트랜지스터(M2)는 턴 오프된다. 턴 온된 제1 트랜지스터(M1) 및 제1 스위치(SW1)를 통해 하이 레벨 데이터 전압(data_H)이 출력단(OUT[j])으로 출력된다. 제3 게이트 온 전압의 주사 신호에 대응하여 하이 레벨 데이터 전압(data_H)이 데이터선(Dj)에 인가될 수 있다.
t24 시간 동안, 제2 스위치 제어신호(Csw2)가 게이트 온 전압으로 인가된다. 제1 스위치 제어신호(Csw1), 제3 스위치 제어신호(Csw3) 및 제4 스위치 제어신호(Csw4)는 게이트 오프 전압으로 인가된다. 제2 스위치(SW2)가 턴 온되고, 접지 전압(GND)이 출력단(OUT[j])으로 출력된다. 제4 게이트 온 전압의 주사 신호에 대응하여 접지 전압(GND)이 데이터선(Dj)에 인가될 수 있다.
t25 시간 동안, 제4 스위치 제어신호(Csw4)가 게이트 온 전압으로 인가된다. 제1 스위치 제어신호(Csw1), 제2 스위치 제어신호(Csw2) 및 제3 스위치 제어신호(Csw3)는 게이트 오프 전압으로 인가된다. 제4 스위치(SW4)가 턴 온되고, 음의 중간 레벨 전압(VCI2)이 출력단(OUT[j])으로 출력된다. 제5 게이트 온 전압의 주사 신호에 대응하여 음의 중간 레벨 전압(VCI2)이 데이터선(Dj)에 인가될 수 있다.
t26 시간 동안, 제1 스위치 제어신호(Csw1)가 게이트 온 전압으로 인가된다. 제2 스위치 제어신호(Csw2), 제3 스위치 제어신호(Csw3) 및 제4 스위치 제어신호(Csw4)는 게이트 오프 전압으로 인가된다. 제1 스위치(SW1)가 턴 온된다. 이때, 영상 데이터 신호(DAT[j])는 하이 레벨 전압으로 인가된다. 하이 레벨 전압의 영상 데이터 신호(DAT[j])에 의해 제1 트랜지스터(M1)는 턴 오프되고 제2 트랜지스터(M2)가 턴 온된다. 턴 온된 제2 트랜지스터(M2) 및 제1 스위치(SW1)를 통해 로우 레벨 데이터 전압(data_L)이 출력단(OUT[j])으로 출력된다. 제6 게이트 온 전압의 주사 신호에 대응하여 로우 레벨 데이터 전압(data_L)이 데이터선(Dj)에 인가될 수 있다.
이와 같이, 데이터 출력 단위 버퍼(310-j)는 로우 데이터 레벨 전압(data_L), 접지 전압(GND), 양의 중간 레벨 전압(VCI1), 하이 레벨 데이터 전압(data_H) 순으로 출력단(OUT[j])으로 출력되는 출력 전압을 단계적으로 높여서 출력할 수 있다. 그리고 데이터 출력 단위 버퍼(310-j)는 하이 레벨 데이터 전압(data_H), 접지 전압(GND), 음의 중간 레벨 전압(VCI2), 로우 레벨 데이터 전압(data_L) 순으로 출력단(OUT[j])으로 출력되는 출력 전압을 단계적으로 낮추어 출력할 수 있다.
이러한 방식으로, 데이터 로드의 충방전에 의한 소비전력을 줄일 수 있다.
예를 들어, 표시부(400)의 해상도(r)가 720×3×1280 이고, 하이 레벨 데이터 전압(data_H)이 5V이고, 로우 레벨 데이터 전압(data_L)이 -5V이고, 양의 중간 레벨 전압(VCI1)이 2.8V이고, 음의 중간 레벨 전압(VCI2)이 -2.8V이고, 데이터 로드의 기생 커패시터(C1~Cm)의 용량(c)이 10pF이고, 전력 효율(e)이 90%이고, 디지털 구동 방식에서 프레임에 포함되는 서브 프레임이 10개인 경우의 프레임 프리퀀시(frame frequency)(f)가 60×10Hz 라고 가정한다.
한 프레임 동안 표시부(400)에 포함된 전체 화소에 대한 데이터 기입을 고려하여 t21 내지 t26 각각에서 데이터 로드에 의한 소비전력을 산출한다.
t21 시간 동안 복수의 데이터선(D1~Dm)의 데이터 로드에 의한 소비전력은 0V ×[10pF×5×720×3×1280×60×10/2]/0.9 = 0 mW 이다.
t22 시간 동안 복수의 데이터선(D1~Dm)의 데이터 로드에 의한 소비전력은 2.8V ×[10pF×2.8×720×3×1280×60×10/2]/0.9 = 72.2 mW 이다.
t23 시간 동안 복수의 데이터선(D1~Dm)의 데이터 로드에 의한 소비전력은 2.2V ×[10pF×2.2×720×3×1280×60×10/2]/0.9 = 44.6 mW 이다.
t24 시간 동안 복수의 데이터선(D1~Dm)의 데이터 로드에 의한 소비전력은 0V ×[10pF×5×720×3×1280×60×10/2]/0.9 = 0 mW 이다.
t25 시간 동안 복수의 데이터선(D1~Dm)의 데이터 로드에 의한 소비전력은 2.8V ×[10pF×2.8×720×3×1280×60×10/2]/0.9 = 72.2 mW 이다.
t26 시간 동안 복수의 데이터선(D1~Dm)의 데이터 로드에 의한 소비전력은 2.2V ×[10pF×2.2×720×3×1280×60×10/2]/0.9 = 44.6 mW 이다.
데이터 로드의 충방전에 의한 소비전력의 합은 233.6 mW가 된다. 이는 데이터 출력 단위 버퍼(310-j)에서 하이 레벨 데이터 전압(data_H) 및 로우 레벨 데이터 전압(data_L)만이 출력되는 경우의 데이터 로드의 충방전에 의한 소비전력의 합 922mW의 1/4에 불과하다.
제안하는 바와 같이, 데이터 출력 단위 버퍼(310-j)가 출력 전압을 단계적으로 높여서 출력하고, 단계적으로 낮춰서 출력하여 데이터 로드의 충방전에 의한 소비전력을 줄일 수 있다.
지금까지 참조한 도면과 기재된 발명의 상세한 설명은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100 : 신호 제어부
200 : 주사 구동부
300 : 데이터 구동부
310-1 내지 310-m : 데이터 출력 단위 버퍼
400 : 표시부

Claims (17)

  1. 복수의 화소를 포함하는 표시부; 및
    상기 복수의 화소에 연결되어 있는 복수의 데이터선 각각에 연결되어 있는 복수의 데이터 출력 단위 버퍼를 포함하는 데이터 구동부를 포함하고,
    상기 복수의 데이터 출력 단위 버퍼 각각은,
    하이 레벨 데이터 전압을 데이터선에 연결되어 있는 출력단에 인가하는 제1 트랜지스터;
    로우 레벨 데이터 전압을 상기 출력단에 인가하는 제2 트랜지스터;
    상기 제1 트랜지스터 및 상기 제2 트랜지스터를 상기 출력단에 연결시키는 제1 스위치; 및
    접지 전압을 상기 출력단에 연결시키는 제2 스위치를 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 트랜지스터는 영상 데이터 신호가 인가되는 게이트 전극, 상기 하이 레벨 데이터 전압에 연결되어 있는 일 전극 및 상기 제1 스위치에 연결되어 있는 타 전극을 포함하고,
    상기 제2 트랜지스터는 상기 영상 데이터 신호가 인가되는 게이트 전극, 상기 로우 레벨 데이터 전압에 연결되어 있는 일 전극 및 상기 제1 스위치에 연결되어 있는 타 전극을 포함하는 표시 장치.
  3. 제2 항에 있어서,
    상기 제1 트랜지스터가 턴 온될 때 상기 제2 트랜지스터가 턴 오프되고, 상기 제2 트랜지스터가 턴 온될 때 상기 제1 트랜지스터가 턴 오프되는 표시 장치.
  4. 제2 항에 있어서,
    상기 제1 트랜지스터는 p-채널 전계 효과 트랜지스터이고, 상기 제2 트랜지스터는 n-채널 전계 효과 트랜지스터인 표시 장치.
  5. 제1 항에 있어서,
    상기 출력단으로 상기 로우 레벨 데이터 전압, 상기 접지 전압, 상기 하이 레벨 데이터 전압 순으로 단계적으로 출력되는 표시 장치.
  6. 제1 항에 있어서,
    상기 출력단으로 상기 하이 레벨 데이터 전압, 상기 접지 전압, 상기 로우 레벨 데이터 전압 순으로 단계적으로 출력되는 표시 장치.
  7. 제1 항에 있어서,
    상기 복수의 데이터 출력 단위 버퍼 각각은,
    양의 중간 레벨 전압을 상기 출력단에 연결시키는 제3 스위치; 및
    음의 중간 레벨 전압을 상기 출력단에 연결시키는 제4 스위치를 더 포함하는 표시 장치.
  8. 제7 항에 있어서,
    상기 출력단으로 상기 로우 레벨 데이터 전압, 상기 접지 전압, 상기 양의 중간 레벨 전압, 상기 하이 레벨 데이터 전압 순으로 단계적으로 출력되는 표시 장치.
  9. 제7 항에 있어서,
    상기 출력단으로 상기 하이 레벨 데이터 전압, 상기 접지 전압, 상기 음의 중간 레벨 전압, 상기 로우 레벨 데이터 전압 순으로 단계적으로 출력되는 표시 장치.
  10. 제1 항에 있어서,
    상기 제1 트랜지스터 및 상기 제2 트랜지스터 중 적어도 어느 하나는 산화물 박막 트랜지스터인 표시 장치.
  11. 복수의 화소에 연결되어 있는 복수의 게이트선에 게이트 온 전압의 주사 신호를 순차적으로 인가하는 주사 구동부 및 상기 복수의 화소에 연결되어 있는 복수의 데이터선에 데이터 전압을 인가하는 데이터 구동부를 포함하는 표시 장치의 구동 방법에 있어서,
    순차적으로 인가되는 게이트 온 전압의 주사 신호에 대응하여 상기 복수의 데이터선에 3 이상의 데이터 전압을 단계적으로 출력하는 단계를 포함하고,
    제1 트랜지스터 및 제1 스위치를 통해 하이 레벨 데이터 전압이 데이터선에 연결되어 있는 출력단에 인가되고, 제2 트랜지스터 및 상기 제1 스위치를 통해 로우 레벨 데이터 전압이 상기 출력단에 인가되고, 제2 스위치를 통해 접지 전압이 상기 출력단에 인가되어 상기 3 이상의 데이터 전압이 단계적으로 출력되는 표시 장치의 구동 방법.
  12. 제11 항에 있어서,
    상기 복수의 데이터선에 3 이상의 데이터 전압을 단계적으로 출력하는 단계는,
    제1 게이트 온 전압의 주사 신호에 대응하여 상기 복수의 데이터선에 제1 레벨의 데이터 전압을 인가하는 단계;
    제2 게이트 온 전압의 주사 신호에 대응하여 상기 복수의 데이터선에 제2 레벨의 데이터 전압을 인가하는 단계; 및
    제3 게이트 온 전압의 주사 신호에 대응하여 상기 복수의 데이터선에 제3 레벨의 데이터 전압을 인가하는 단계를 포함하는 표시 장치의 구동 방법.
  13. 제12 항에 있어서,
    상기 제2 레벨의 데이터 전압은 상기 접지 전압이고, 상기 제1 레벨의 데이터 전압은 상기 접지 전압보다 높은 상기 하이 레벨 데이터 전압이고, 상기 제3 레벨의 데이터 전압은 상기 접지 전압보다 낮은 상기 로우 레벨 데이터 전압인 표시 장치의 구동 방법.
  14. 제12 항에 있어서,
    상기 제2 레벨의 데이터 전압은 상기 접지 전압이고, 상기 제1 레벨의 데이터 전압은 상기 접지 전압보다 낮은 상기 로우 레벨 데이터 전압이고, 상기 제3 레벨의 데이터 전압은 상기 접지 전압보다 높은 상기 하이 레벨 데이터 전압인 표시 장치의 구동 방법.
  15. 제11 항에 있어서,
    상기 복수의 데이터선에 3 이상의 데이터 전압을 단계적으로 출력하는 단계는,
    제1 게이트 온 전압의 주사 신호에 대응하여 상기 복수의 데이터선에 제1 레벨의 데이터 전압을 인가하는 단계;
    제2 게이트 온 전압의 주사 신호에 대응하여 상기 복수의 데이터선에 제3 레벨의 데이터 전압을 인가하는 단계;
    제3 게이트 온 전압의 주사 신호에 대응하여 상기 복수의 데이터선에 제4 레벨의 데이터 전압을 인가하는 단계; 및
    제4 게이트 온 전압의 주사 신호에 대응하여 상기 복수의 데이터선에 제5 레벨의 데이터 전압을 인가하는 단계를 포함하는 표시 장치의 구동 방법.
  16. 제15 항에 있어서,
    상기 제3 레벨의 데이터 전압은 상기 접지 전압이고, 상기 제1 레벨의 데이터 전압은 상기 접지 전압보다 높은 상기 하이 레벨 데이터 전압이고, 상기 제5 레벨의 데이터 전압은 상기 접지 전압보다 낮은 상기 로우 레벨 데이터 전압이고, 상기 제4 레벨의 데이터 전압은 상기 접지 전압과 상기 로우 레벨 데이터 전압 사이의 음의 중간 레벨 전압인 표시 장치의 구동 방법.
  17. 제15 항에 있어서,
    상기 제3 레벨의 데이터 전압은 상기 접지 전압이고, 상기 제1 레벨의 데이터 전압은 상기 접지 전압보다 낮은 상기 로우 레벨 데이터 전압이고, 상기 제5 레벨의 데이터 전압은 상기 접지 전압보다 높은 상기 하이 레벨 데이터 전압이고, 상기 제4 레벨의 데이터 전압은 상기 접지 전압과 상기 하이 레벨 데이터 전압 사이의 양의 중간 레벨 전압인 표시 장치의 구동 방법.
KR1020130086227A 2013-07-22 2013-07-22 표시 장치 및 그 구동 방법 Active KR102074423B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020130086227A KR102074423B1 (ko) 2013-07-22 2013-07-22 표시 장치 및 그 구동 방법
US14/222,207 US9378683B2 (en) 2013-07-22 2014-03-21 Display device and driving method thereof
CN201410174532.7A CN104332128B (zh) 2013-07-22 2014-04-28 显示设备及其驱动方法
TW103115245A TWI630594B (zh) 2013-07-22 2014-04-29 顯示裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130086227A KR102074423B1 (ko) 2013-07-22 2013-07-22 표시 장치 및 그 구동 방법

Publications (2)

Publication Number Publication Date
KR20150011432A KR20150011432A (ko) 2015-02-02
KR102074423B1 true KR102074423B1 (ko) 2020-02-07

Family

ID=52343168

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130086227A Active KR102074423B1 (ko) 2013-07-22 2013-07-22 표시 장치 및 그 구동 방법

Country Status (4)

Country Link
US (1) US9378683B2 (ko)
KR (1) KR102074423B1 (ko)
CN (1) CN104332128B (ko)
TW (1) TWI630594B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102563197B1 (ko) * 2018-07-06 2023-08-02 엘지디스플레이 주식회사 유기발광 다이오드 표시장치 및 그 구동방법
KR102536673B1 (ko) * 2018-10-08 2023-05-25 삼성디스플레이 주식회사 표시 장치, 표시 장치를 위한 전원 공급 장치 및 표시 장치의 구동 방법
CN109686312B (zh) 2019-03-04 2021-01-22 京东方科技集团股份有限公司 显示面板及其驱动方法、显示装置
CN111402789B (zh) * 2020-04-08 2021-03-16 深圳市华星光电半导体显示技术有限公司 像素驱动电路和显示面板
KR102783441B1 (ko) * 2020-12-28 2025-03-19 엘지디스플레이 주식회사 저전력 구동 표시 장치 및 이의 구동 방법
CN119252189A (zh) * 2023-07-03 2025-01-03 武汉华星光电半导体显示技术有限公司 显示面板

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980068472A (ko) 1997-02-20 1998-10-15 김광호 절전형 액정표시장치의 게이트라인 구동전압 발생회로
JP4225777B2 (ja) 2002-02-08 2009-02-18 シャープ株式会社 表示装置ならびにその駆動回路および駆動方法
TWI258724B (en) * 2003-10-28 2006-07-21 Samsung Electronics Co Ltd Circuits and methods providing reduced power consumption for driving flat panel displays
KR101097914B1 (ko) * 2004-05-11 2011-12-23 삼성전자주식회사 아날로그 버퍼 및 이를 갖는 표시 장치, 아날로그 버퍼의구동방법
US7245297B2 (en) * 2004-05-22 2007-07-17 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
KR100622217B1 (ko) * 2004-05-25 2006-09-08 삼성에스디아이 주식회사 유기 전계발광 표시장치 및 역다중화부
JP4099671B2 (ja) * 2004-08-20 2008-06-11 ソニー株式会社 フラットディスプレイ装置及びフラットディスプレイ装置の駆動方法
KR101201127B1 (ko) * 2005-06-28 2012-11-13 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
KR20070015257A (ko) * 2005-07-30 2007-02-02 삼성전자주식회사 표시 장치, 이의 구동 방법 및 이의 구동 장치
KR100703492B1 (ko) * 2005-08-01 2007-04-03 삼성에스디아이 주식회사 데이터 구동회로와 이를 이용한 유기 발광 표시장치
KR100658265B1 (ko) * 2005-08-10 2006-12-14 삼성에스디아이 주식회사 데이터 구동회로와 이를 이용한 발광 표시장치 및 그의구동방법
KR101219044B1 (ko) * 2006-01-20 2013-01-09 삼성디스플레이 주식회사 구동 장치, 표시 장치 및 그의 구동 방법
JP5332150B2 (ja) * 2006-11-30 2013-11-06 セイコーエプソン株式会社 ソースドライバ、電気光学装置及び電子機器
KR20080105269A (ko) * 2007-05-30 2008-12-04 경희대학교 산학협력단 유기 전계 발광 소자의 구동방법 및 이를 구비한 유기 전계발광 소자 디스플레이
TWI582743B (zh) * 2011-05-03 2017-05-11 矽工廠股份有限公司 用於顯示穩定的液晶面板驅動電路
CN102262850B (zh) * 2011-08-02 2013-04-10 华映视讯(吴江)有限公司 显示装置

Also Published As

Publication number Publication date
TWI630594B (zh) 2018-07-21
CN104332128A (zh) 2015-02-04
KR20150011432A (ko) 2015-02-02
US20150022429A1 (en) 2015-01-22
TW201506883A (zh) 2015-02-16
US9378683B2 (en) 2016-06-28
CN104332128B (zh) 2019-04-23

Similar Documents

Publication Publication Date Title
US9747839B2 (en) Pixel driving circuit, driving method, array substrate and display apparatus
KR102116034B1 (ko) 비선형 감마 보상 전류 모드 디지털-아날로그 컨버터 및 이를 포함하는 표시 장치
JP6138244B2 (ja) 表示装置およびその駆動電流検出方法
CN100541586C (zh) 有机发光显示器的像素电路及其驱动方法
KR102074423B1 (ko) 표시 장치 및 그 구동 방법
US10032415B2 (en) Pixel circuit and driving method thereof, display device
EP3355298B1 (en) Pixel driving circuit, method, pixel circuit, and display device
EP2750123A1 (en) Pixel circuit for organic light emitting display and driving method thereof, organic light emitting display
US20210118371A1 (en) Pixel circuit and driving method thereof, as well as display device
US10657883B2 (en) Pixel driving circuit, driving method, array substrate and display apparatus
WO2016011711A1 (zh) 像素电路、像素电路的驱动方法和显示装置
GB2560082B (en) Organic light emitting display panel and organic light emitting display device including the same
JP2016091026A (ja) 表示装置
CN110544452B (zh) 供电时序控制电路及控制方法、显示驱动电路、显示装置
US10121434B2 (en) Stage circuit and scan driver using the same
US9165508B2 (en) Display apparatus using reference voltage line for parasitic capacitance, electronic apparatus using the display apparatus and driving method of the display apparatus
CN104157239A (zh) 像素电路、像素电路的驱动方法和显示装置
US8717300B2 (en) Display device
US8847934B2 (en) Displaying apparatus
CN102473376A (zh) 显示装置
US20140043373A1 (en) Scan driving device and driving method thereof
CN107533825A (zh) 显示装置
US10854138B2 (en) OLED external compensation circuit of a depletion type TFT
CN111063294B (zh) 一种像素驱动电路及显示面板
KR102481520B1 (ko) 화소 및 이를 포함하는 유기발광 표시장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20130722

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20180720

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20130722

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20190830

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20191031

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20200131

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20200131

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20221226

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20241230

Start annual number: 6

End annual number: 6