[go: up one dir, main page]

KR102062243B1 - 박막 트랜지스터, 및 화상 표시 장치 - Google Patents

박막 트랜지스터, 및 화상 표시 장치 Download PDF

Info

Publication number
KR102062243B1
KR102062243B1 KR1020147010695A KR20147010695A KR102062243B1 KR 102062243 B1 KR102062243 B1 KR 102062243B1 KR 1020147010695 A KR1020147010695 A KR 1020147010695A KR 20147010695 A KR20147010695 A KR 20147010695A KR 102062243 B1 KR102062243 B1 KR 102062243B1
Authority
KR
South Korea
Prior art keywords
layer
electrode
thin film
film transistor
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020147010695A
Other languages
English (en)
Other versions
KR20140086978A (ko
Inventor
치히로 이마무라
마나부 이토
Original Assignee
도판 인사츠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도판 인사츠 가부시키가이샤 filed Critical 도판 인사츠 가부시키가이샤
Publication of KR20140086978A publication Critical patent/KR20140086978A/ko
Application granted granted Critical
Publication of KR102062243B1 publication Critical patent/KR102062243B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/832—Electrodes characterised by their material
    • H10H20/833—Transparent materials
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/107—Zn×S or Zn×Se and alloys

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

게이트 전극(1) 및 캐패시터 전극(2)을 2층 구조로 하고, 절연 기판(0)과 접하는 제 1 층(1a 및 2a)을 ITO, 게이트 절연층(3)과 접하는 제 2 층(1b 및 2b)를 금속 산화물로 함으로써, 높은 광 투과성 및 높은 도전성을 가지는 게이트 전극(1) 및 캐패시터 전극(2)의 형성이 가능해진다. 그러므로, 이와 같은 게이트 전극(1) 및 캐패시터 전극(2)을 사용함으로써, 박막 트랜지스터의 광 투과성의 향상, 및 상기 박막 트랜지스터를 이용한 화상 표시 장치의 표시 성능의 향상이 가능해진다.

Description

박막 트랜지스터, 및 화상 표시 장치{THIN FILM TRANSISTOR AND IMAGE DISPLAY APPARATUS}
본 발명은 화상 표시 장치의 구동 소자 등에 사용할 수 있는 박막 트랜지스터, 및 화상 표시 장치에 관한 것이다.
종래의 전자 디바이스의 구동용 트랜지스터로서는 비정질(amorphous) 실리콘이나 다결정 실리콘 등을 사용한 박막 트랜지스터가 사용되어 왔다. 그러나, 비정질 실리콘이나 다결정 실리콘은 광 투과성을 가지지 않으며, 또한 가시광 영역에서 광감도를 가지기 때문에, 차광막이 필요하였다. 그러므로, 박막 트랜지스터가 디스플레이 관찰 쪽에서 봤을 때 디스플레이 표시 요소의 전면(front side)에 존재하는 경우에는, 디스플레이의 시인성(visibility)에 영향을 주게 된다. 이 때문에, 박막 트랜지스터는 디스플레이 표시 요소의 후면(rear side)에 배치되어 있었다.
반사형 액정 표시 장치나 전기영동 표시 장치 등의 반사형 표시 장치의 컬러화(colorization)에 있어서는, 일반적으로 컬러 필터가 사용되었다. 여기서, 컬러 필터를 사용한 경우의 표시 장치의 구조는, 상기의 이유에 의해 컬러 필터와 박막 트랜지스터와의 사이에 액정 봉입층(liquid crystal-encapsulating layer)이나 전기영동 입자층이 형성된 구조가 된다. 그러나, 이 위치에 컬러 필터 및 박막 트랜지스터가 형성되면, 예를 들어 액정 봉입층을 사용하는 경우, 액정을 봉입한 후에 박막 트랜지스터와 컬러 필터와의 위치를 맞출 필요가 있다. 그러므로, 높은 정밀도(accuracy)를 얻기 위해서는 어려움이 따르고, 비용 상승이나 수율 저하의 원인이 되고 있다.
그래서, 컬러 필터 상에 광 투과성을 가지는 박막 트랜지스터를 형성함으로써, 컬러 필터와 박막 트랜지스터와의 위치 맞춤을 용이하게 하려는 시도가 이루어지고 있다. 이 경우, 박막 트랜지스터가 광 투과성을 가지기 때문에, 디스플레이 관찰 쪽에서 봤을 때 디스플레이 표시 요소의 전면에 박막 트랜지스터를 배치할 수 있고, 제작된 디스플레이는 광 투과성을 가지는 박막 트랜지스터를 통하여 눈으로 확인하는(視認) 구조가 된다(비특허문헌 1 참조).
여기서, 광 투과성을 가지는 박막 트랜지스터의 반도체층에는, 예를 들어 산화 인듐갈륨아연(Indium Gallium Zinc Oxide) 등이 흔히 사용되고 있다(비특허문헌 2 참조).
또한, 광 투과성을 가지는 박막 트랜지스터의 게이트 전극이나 캐패시터 전극으로서는, 예를 들어 산화 인듐주석(ITO : Indium Tin Oxide) 등이 흔히 사용되고 있다.
또한, 박막 트랜지스터의 게이트 절연층으로서는, 예를 들어 CVD(Chemical Vapor Deposition)법으로 형성된 질화 실리콘막 등이 흔히 사용되고 있다. 기판 상에, CVD법으로 질화 실리콘막 등을 형성하는 경우, 기판 세정(淸淨) 수단으로서, H2 플라즈마에 의한 표면 처리를 실시한 후, SiH4 등의 반응성 가스를 사용하여 막을 형성하는 것이 일반적이다.
특허문헌 1 : 특개평 10-341022호 공보
비특허문헌 1 : 이토 마나부, 응용물리 77[7] (2008) 비특허문헌 2 : K. Nomura et al Nature, 432, 488 (2004)
그러나, ITO에 의해서 게이트 전극이 형성되어 있는 기판 상에, CVD법을 사용하여 H2 플라즈마에 의한 표면 처리, 및 SiH4 등의 반응성 가스를 사용하여 질화 실리콘막 등을 형성(成膜)하는 경우, ITO가 H에 의해서 환원되어, 광 투과율의 저하(흑화)가 발생하는 것으로 알려져 있다(특허문헌 1 참조).
광 투과성을 가지는 박막 트랜지스터를 구성하는 게이트 전극 및 캐패시터 전극의 광 투과율의 저하는, 최종적으로 컬러 필터 상에 광 투과성을 가지는 박막 트랜지스터를 형성하는 구조를 갖는 화상 표시 장치의 표시 화면의 명도나 콘트라스트의 저하를 초래한다.
그래서, 본 발명에서는 상기와 같은 요구를 해결하기 위하여, 높은 광 투과성을 가지는 박막 트랜지스터, 및 상기 박막 트랜지스터를 사용한 화상 표시 장치를 실현하는 것을 목적으로 한다.
본 발명의 일 형태의 박막 트랜지스터는,
광 투과성을 가지는 절연 기판 상에 적어도 게이트 전극, 캐패시터 전극, 게이트 절연층, 반도체층, 소스(source) 전극 및 드레인(drain) 전극이 광 투과성을 가지는 재료로 형성되어 있는 박막 트랜지스터로서, 상기 게이트 전극 및 상기 캐패시터 전극, 또는 상기 소스 전극 및 상기 드레인 전극이, 상기 절연 기판에 접하는 제 1 층과 상기 게이트 절연층에 접하는 제 2 층으로 구성되고, 상기 제 1 층이 산화 인듐주석이며, 상기 제 2 층이 인듐, 갈륨 및 아연 중 적어도 1종을 포함하는 금속 산화물인 것을 특징으로 한다.
또한, 상기 제 2 층이 상기 반도체층과 동일한 재료이어도 된다.
게다가, 상기 게이트 전극 및 상기 캐패시터 전극, 또는 상기 소스 전극 및 상기 드레인 전극의 가시광 영역에서의 평균 투과율이 70 % 이상이어도 된다.
또한, 상기 반도체층이 인듐, 갈륨 및 아연 중 적어도 1종을 포함하는 금속 산화물이어도 된다.
게다가, 상기 게이트 절연층이 CVD법으로 형성된 산화 실리콘, 질화 실리콘 및 실리콘 옥시나이트라이드 중 어느 1종을 포함하는 화합물이어도 된다.
또한, 상기 박막 트랜지스터가 바텀 게이트형(bottom gate-type) TFT이어도 된다.
게다가, 상기 박막 트랜지스터가 탑 게이트형(top gate-type) TFT이어도 된다.
본 발명의 다른 형태의 화상 표시 장치는,
상기 박막 트랜지스터의 어레이(array)와, 상기 박막 트랜지스터의 어레이의 소스 전극 또는 드레인 전극에 접속된 화소 전극과, 상기 화소 전극 상에 배치된 화상 표시 매체를 갖춘 것을 특징으로 한다.
또한, 상기 박막 트랜지스터의 어레이의 절연 기판 상에 컬러 필터가 형성되어 있는 것이어도 된다.
본 발명의 박막 트랜지스터에서는, 게이트 전극 및 캐패시터 전극의 각각을 2층 구조로 하고, 기판과 접하는 제 1 층을 ITO로 하며, 게이트 절연층과 접하는 제 2 층을 ITO의 흑화를 억제하는 금속 산화물층으로 함으로써, 높은 광 투과성 및 높은 도전성을 가지는 게이트 전극 및 캐패시터 전극의 형성이 가능하게 된다. 그러므로, 본 발명의 박막 트랜지스터에서는 이와 같은 게이트 전극 및 캐패시터 전극을 사용함으로써, 높은 광 투과성을 가지는 박막 트랜지스터, 및 표시 성능이 우수한 화상 표시 장치를 실현하는 것이 가능해진다.
광 투과성을 가지는 절연 기판 상에 적어도 게이트 전극, 캐패시터 전극, 게이트 절연층, 반도체층, 소스 전극 및 드레인 전극이 광 투과성을 가지는 재료로 형성되어 있는 박막 트랜지스터로서, 상기 게이트 전극이 상이한 2층의 금속 산화물에 의해 형성되고, 절연 기판 상에 접하는 제 1 층을 산화 인듐주석(ITO)으로 함으로써, 충분한 도전성을 갖는 게이트 전극을 가지는 광 투과성을 갖는 박막 트랜지스터를 얻을 수 있다.
그러나, ITO에 의해서 게이트 전극이 형성되어 있는 기판 상에, 게이트 절연층으로 되는 질화 실리콘막 등을 CVD법을 사용하여 형성하는 경우, 막 형성 전에 H2 플라즈마 처리 및 막 형성 공정에 있어서, ITO가 H에 의해서 환원되어, 투과율의 저하(흑화)가 발생한다. 광 투과성을 가지는 박막 트랜지스터를 구성하는 게이트 전극, 캐패시터 전극의 투과율의 저하는, 최종적으로 컬러 필터 상에 광 투과성을 가지는 박막 트랜지스터를 형성하는 구조를 갖는 화상 표시 장치의 표시 화면의 명도나 콘트라스트의 저하를 초래한다.
그래서, 게이트 절연층에 접하는 게이트 전극, 캐패시터 전극의 제 2 층으로서, 인듐, 갈륨 및 아연 중 적어도 1종을 포함하는 금속 산화물을 형성함으로써, 게이트 절연층 적층시에 ITO의 흑화를 억제하고, 게이트 전극의 광 투과성을 유지할 수 있다.
또한, 게이트 전극의 제 2 층 및 캐패시터 전극의 제 2 층을 반도체층과 동일한 재료로 형성함으로써, 상이한 종류의 재료를 사용하는 경우과 비교하여, 프로세스 비용을 저감시킬 수 있다.
게다가, 게이트 전극 및 캐패시터 전극의 가시광 영역(λ= 400 내지 700 nm)에서의 평균 투과율을 70 % 이상으로 함으로써, 높은 광 투과성을 가지는 박막 트랜지스터를 얻을 수 있다.
또한, 반도체층을 인듐, 갈륨 및 아연 중 적어도 1종을 포함하는 금속 산화물로 형성함으로써, 높은 광 투과성을 가지는 동시에 고성능의 박막 트랜지스터를 실현할 수 있다.
게다가, 게이트 절연층으로서, CVD법으로 막을 형성한 산화 실리콘, 질환 실리콘 및 실리콘 옥시나이트라이드 중 어느 1종의 화합물을 포함함으로써, 싼 값으로 또한 충분한 내전압성을 갖는 게이트 절연층을 얻을 수 있다.
본 발명의 화상 표시 장치에서는 상기의 방법을 사용하여 박막 트랜지스터의 어레이를 제작함으로써, 높은 광 투과성을 가지는 동시에 고특성(高特性)을 가지는 박막 트랜지스터의 어레이를 실현할 수 있다.
또한, 컬러 필터가 형성되어 있는 절연 기판 상에, 상기의 광 투과성을 가지는 박막 트랜지스터의 어레이를 형성함으로써, 박막 트랜지스터 기판과 컬러 필터 기판의 위치 맞춤의 공정이 필요하지 않고, 고휘도, 고 콘트라스트를 가지는 화상 표시 장치를 실현할 수 있다.
도 1은 본 발명의 일 실시형태에 관한 박막 트랜지스터의 구조를 나타낸 개략적인 단면도이다.
도 2는 본 발명의 실시예 2에 관한 박막 트랜지스터의 구조를 나타낸 개략적인 단면도이다.
도 3은 실시예 2에 관한 박막 트랜지스터를 사용한 화상 표시 장치의 일 화소를 나타낸 개략적인 단면도이다.
도 4는 비교예 1에 관한 박막 트랜지스터의 구조를 나타낸 개략적인 단면도이다.
이하, 본 발명의 일 실시형태를 도면에 의거하여 설명한다.
본 실시형태는 본 발명에 관한 박막 트랜지스터를 바텀 게이트형 TFT(Thin Film Transistor)에 적용한 것이다. 더욱이, 본 발명에 관한 박막 트랜지스터는 바텀 게이트형 TFT로 제한되지는 않는다. 예를 들어, 탑 게이트형 TFT에 적용해도 된다.
도 1은 본 실시형태의 박막 트랜지스터의 구조를 나타낸 개략적인 단면도이다.
도 1에 나타낸 바와 같이, 박막 트랜지스터는 절연 기판(0), 게이트 전극(1), 캐패시터 전극(2), 게이트 절연층(3), 반도체층(4), 소스 전극(5) 및 드레인 전극(6)을 갖춘다.
절연 기판(0)은 광 투과성을 가지는 재료로 형성되어 있다. 본 실시형태에서,「광 투과성을 가지는」이란 가시광 영역(λ= 400 내지 700 nm)에서 평균 투과율이 70 % 이상인 것을 말한다. 구체적으로, 절연 기판(0)의 재료로서는 폴리메틸메타크릴레이트, 폴리아크릴레이트, 폴리카르보네이트, 폴리스티렌, 폴리에틸렌설파이드, 폴리에테르술폰, 폴리올레핀, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 사이클로올레핀 폴리머, 폴리에테르 살펜(polyether salphene), 트리아세틸 셀룰로오스, 폴리비닐플루오라이드 필름, 에틸렌-테트라플루오로에틸렌 공중합 수지, 내후성 폴리에틸렌테레프탈레이트, 내후성 폴리프로필렌, 유리섬유강화 아크릴수지 필름, 유리섬유강화 폴리카르보네이트, 투명성 폴리이미드, 불소계 수지, 고리형 폴리올레핀계 수지, 유리(glass), 석영 등을 사용할 수 있다. 이들은 단독의 기재로서 사용해도 되나, 2종 이상을 적층한 복합 기재로서 사용할 수도 있다.
더욱이, 절연 기판(0)의 재료로서 유기물 필름을 사용하는 경우에는, 소자(박막 트랜지스터)의 내구성을 향상시키기 위해, 광 투과성을 가지는 가스 배리어층(gas barrier layer)을 형성하는 것이 바람직하다. 가스 배리어층으로서는 Al2O3, SiO2, SiN, SiON, SiC, 다이아몬드상 탄소(diamond-like carbon) 등을 사용할 수 있다. 더욱이, 가스 배리어층의 재료는 이들로 한정되는 것은 아니다. 또한, 가스 배리어층은 2층 이상 적층하여 사용할 수도 있다. 게다가, 가스 배리어층은 유기물 필름의 한 쪽면에만 형성하여도 되고, 유기물 필름의 양쪽면에 형성하여도 된다. 가스 배리어층은 증착법, 이온 플레이팅법(ion plating method), 스퍼터링법(sputtering method), CVD법 및 졸겔법(sol-gel method) 등으로 형성할 수 있다. 더욱이, 가스 배리어층의 형성 방법은 이들로 한정되는 것은 아니다.
게이트 전극(1) 및 캐패시터 전극(2)은 절연 기판(0) 상에 형성되어 있다. 게이트 전극(1) 및 캐패시터 전극(2)은 광 투과성을 가지는 재료로 형성되어 있다. 게이트 전극(1) 및 캐패시터 전극(2)은 절연 기판(0)에 접하는 제 1 층(1a 및 2a)과 게이트 절연층(3)에 접하는 제 2 층(1b 및 2b)으로 구성된다. 게이트 전극(1)의 제 1 층(1a) 및 캐패시터 전극(2)의 제 1 층(2a), 게이트 전극(1)의 제 2 층(1b) 및 캐패시터 전극(2)의 제 2 층(2b)는 동일한 재료이어도 되고, 상이한 재료이어도 된다. 그러나, 박막 트랜지스터의 제조 공정에 있어서의 공정수를 감소시키기 위해서는, 게이트 전극(1)의 제 1 층(1a) 및 캐패시터 전극(2)의 제 1 층(2a), 게이트 전극(1)의 제 2 층(1b) 및 캐패시터 전극(2)의 제 2 층(2b)는 동일한 재료인 것이 바람직하다.
게이트 전극(1)의 제 1 층(1a) 및 캐패시터 전극(2)의 제 1 층(2a)의 재료로서는, 산화 인듐주석(ITO)을 사용할 수 있다. 이에 의해서, 게이트 전극(1)의 제 1 층(1a) 및 캐패시터 전극(2)의 제 1 층(2a)로서, 높은 광 투과성과 낮은 저항률(충분한 도전성)을 갖는 막을 형성할 수 있다.
게이트 전극(1)의 제 2 층(1b) 및 캐패시터 전극(2)의 제 2 층(2b)는, 광 투과성을 가지는 재료로 형성되어 있다. 게이트 전극(1)의 제 2 층(1b) 및 캐패시터 전극(2)의 제 2 층(2b)의 재료로서는, 인듐, 갈륨 및 아연 중 적어도 1종을 포함하는 산화물 등을 사용할 수 있다. 더욱 구체적으로는 산화 아연, 산화 인듐, 산화 인듐아연, 산화 아연갈륨인듐(IGZO) 등의 공지된 재료를 사용할 수 있다. 더욱이, 게이트 전극(1)의 제 2 층(1b) 및 캐패시티 전극(2)의 제 2 층(2b)의 재료는 이들로 한정되는 것은 아니다. 이러한 재료는 스퍼터링법, 진공증착법 등으로 형성할 수 있다. 더욱이, 게이트 전극(1)의 제 2 층(1b) 및 캐패시터 전극(2)의 제 2 층(2b)의 재료 형성 방법은 이들로 한정되는 것은 아니다.
게이트 전극(1)의 제 1 층(1a) 및 캐패시터 전극(2)의 제 1 층(2a)의 패터닝(patterning) 순서는 프로세스 비용을 저감하기 위하여, 게이트 전극(1)의 제 2 층(1b) 및 캐패시터 전극(2)의 제 2 층(2b)의 패터닝과 동시에 실시하는 것이 바람직하다. 구체적으로는, 게이트 전극(1)과 캐패시터 전극(2)의 제 1 층(1a 및 2a)이 되는 ITO층 위에 제 2 층(1b 및 2b)이 되는 산화 아연, 산화 인듐, 산화 인듐아연, 산화 아연갈륨인듐(IGZO) 등의 공지된 재료로 이루어진 층을 막 형성(成膜)한다. 그리고, 막 형성(成膜)된 층에 대하여, 포토리소그래피에 의해 패터닝함으로써, 게이트 전극(1) 및 캐패시터 전극(2)의 제 1 층(1a 및 2a)과 제 2 층(1b 및 2b)을 동시에 패터닝한다.
이와 같이, 본 실시형태의 박막 트랜지스터에서는 게이트 전극(1) 및 캐패시터 전극(2)의 각각을 2층 구조로 하고, 절연 기판(0)과 접하는 제 1 층(1a 및 2a)을 ITO로 하며, 게이트 절연층(3)과 접하는 제 2 층(1b 및 2b)을 ITO의 흑화를 억제하는 금속 산화물층으로 하였다. 그러므로, 높은 광 투과성 및 높은 도전성을 가지는 게이트 전극(1) 및 캐패시터 전극(2)의 형성이 가능해진다. 이 때문에, 본 실시형태의 박막 트랜지스터는 이와 같은 게이트 전극(1) 및 캐패시터 전극(2)을 사용함으로써, 높은 광 투과성을 가지는 박막 트랜지스터, 및 표시 성능이 우수한 화상 표시 장치를 실현할 수 있게 된다.
또한, 본 실시형태의 박막 트랜지스터에서는 게이트 전극(1) 및 캐패시터 전극(2)을 광 투과성을 가지는 것으로 하였다. 즉, 게이트 전극(1) 및 캐패시터 전극(2)의 가시광 영역에서의 평균 투과율을 70 % 이상으로 하였다. 그러므로, 본 실시형태의 박막 트랜지스터에서는 높은 광 투과성을 가지는 박막 트랜지스터를 얻을 수 있다. 더욱이, 게이트 전극(1) 및 캐패시터 전극(2)의 가시광 영역에서의 평균 투과율이 높을수록 바람직하다.
게이트 전극(1)의 제 2 층(1b) 및 캐패시터 전극(2)의 제 2 층(2b)의 재료로서는, 반도체층(4)과 동일한 재료인 것이 바람직하다. 이렇게 하면, 프로세스 비용을 저감시킬 수 있다. 또한, 게이트 전극(1)의 제 2 층(1b) 및 캐패시터 전극(2)의 제 2 층(2b)은 스퍼터링법, 진공증착법 등으로 형성할 수 있다. 더욱이, 게이트 전극(1)의 제 2 층(1b) 및 캐패시터 전극(2)의 제 2 층(2b)의 형성 방법은 이들로 한정되는 것은 아니다.
게이트 절연층(3)은 절연 기판(0) 상에 게이트 전극(1) 및 캐패시터 전극(2)을 덮도록 형성되어 있다. 게이트 절연층(3)은 광 투과성을 가지는 재료로 형성되어 있다. 게이트 절연층(3)의 재료로서는 CVD법으로 형성된 산화 실리콘, 질화 실리콘 및 실리콘 옥시나이트라이드 중 어느 1종을 포함하는 화합물 등을 사용할 수 있다. 이에 의해, 게이트 절연층(3)으로서, 싼 값으로 또한 충분한 절연성을 가지는 막을 형성할 수 있다. 더욱이, 게이트 절연층(3)을 형성하기 전에는, 기판 세정 공정으로서 H2 플라즈마 처리 등을 실시하는 것이 바람직하다.
반도체층(4)은 게이트 절연층(3) 상에 형성되어 있다. 반도체층(4)은 광 투과성을 가지는 재료로 형성되어 있다. 반도체층(4)의 재료로서는, 인듐, 갈륨 및 아연 중 적어도 1종을 포함하는 산화물을 사용할 수 있다. 더욱 구체적으로는 산화 아연, 산화 인듐, 산화 인듐아연 및 산화 아연갈륨인듐(IGZO) 등의 공지된 재료를 사용할 수 있다. 이에 의해, 높은 광 투과성을 가지는 동시에 고성능의 박막 트랜지스터를 실현할 수 있다. 더욱이, 반도체층(4)의 재료는 이들로 한정되는 것은 아니다. 반도체층(4)은 진공증착법, 스퍼터링법 등으로 형성될 수 있다. 더욱이, 반도체층(4)의 형성 방법은 이들로 한정되는 것은 아니다.
소스 전극(5)과 드레인 전극(6)은 게이트 절연층(3) 상에 반도체층(4)을 사이에 두도록 형성되어 있다. 소스 전극(5) 및 드레인 전극(6)은 광 투과성을 가지는 재료로 형성되어 있다. 소스 전극(5) 및 드레인 전극(6)의 재료로서는 산화 인듐, 산화 주석, 산화 인듐주석, 산화 아연, 산화 카드뮴, 산화 인듐카드뮴, 산화 카드뮴주석, 산화 아연주석 및 산화 인듐아연 등의 산화물 재료가 적합하다. 소스 전극(5)과 드레인 전극(6)은 동일한 재료이어도 되고, 상이한 재료이어도 된다. 그러나, 박막 트랜지스터의 제조 공정에 있어서의 공정수를 줄이기 위해서는, 소스 전극(5)과 드레인 전극(6)은 동일한 재료인 것이 더욱 바람직하다. 소스 전극(5) 및 드레인 전극(6)은 진공증착법 및 스퍼터링법 등으로 형성할 수 있다. 더욱이, 소스 전극(5) 및 드레인 전극(6)의 형성 방법은 이들로 한정되는 것은 아니다.
더욱이, 본 실시형태에서는 게이트 전극(1)과 캐패시터 전극(2) 만을 2층 구조로 하는 구성에 대하여 설명하였으나, 이들로 한정되는 것은 아니다. 예를 들어, 배선층, 즉 게이트 절연층(3) 하부에 ITO를 재료로 하여 형성된 투명성이 필요한 층 등도 게이트 전극(1) 및 캐패시터 전극(2)과 마찬가지로 2층 구조로 해도 된다. 이와 같은 2층 구조의 배선층으로서는, 예를 들어 게이트 배선층, 캐패시터 배선층 등이 있다. 2층 구조의 배선층은 게이트 전극(1) 및 캐패시터 전극(2)과 동일한 공정에 의해 형성할 수 있다.
또한, 본 실시형태에서는, 본 발명에 관한 박막 트랜지스터를 바텀 게이트형 TFT에 적용하는 구성을 예로서 나타내나, 다른 구성을 채용할 수도 있다. 예를 들어, 본 발명에 관한 박막 트랜지스터를 탑 게이트형 TFT에 적용해도 된다. 본 발명에 관한 박막 트랜지스터를 탑 게이트형 TFT로 하는 경우, 절연 기판(0) 상에 반도체층(4), 소스 전극(5) 및 드레인 전극(6)을 형성하고, 형성된 반도체층(4), 소스 전극(5) 및 드레인 전극(6) 상에 게이트 절연층(3)을 형성한다. 이 경우, 소스 전극(5) 및 드레인 전극(6)을 본 실시형태의 게이트 전극(1) 및 캐패시터 전극(2)과 마찬가지로 2층 구조로 하는 것이 바람직하다. 소스 전극(5) 및 드레인 전극(6)은 광 투과성을 가지는 재료로 형성한다. 예를 들어, 소스 전극(5) 및 드레인 전극(6)의 제 1 층, 즉 절연 기판(0)에 접하는 제 1 층의 재료로서는, 산화 인듐주석을 사용할 수 있다. 또한, 소스 전극(5) 및 드레인 전극(6)의 제 2 층, 즉 게이트 절연층(3)에 접하는 제 2 층의 재료로서는, 인듐, 갈륨 및 아연 중 적어도 1종을 포함하는 금속 산화물 등을 사용할 수 있다.
게다가, 본 발명에 관한 박막 트랜지스터를 탑 게이트형 TFT로 하는 경우, 게이트 절연층(3) 상에 게이트 전극(1) 및 캐패시터 전극(2)을 형성하고, 형성된 게이트 전극(1) 및 캐패시터 전극(2) 상에 질화 실리콘을 층간 절연층으로서 적층하는 경우에는, 게이트 전극(1) 및 캐패시터 전극(2)도 2층 구조로 하는 것이 좋다.
이하에, 본 실시형태의 박막 트랜지스터의 구체적인 실시예를 나타낸다.
(실시예 1)
다음에, 본 실시형태의 박막 트랜지스터의 실시예 1을 도면에 의거하여 설명한다.
도 1은 실시예 1에서 제작한 박막 트랜지스터의 모식도이다.
실시예 1에서는 도 1에 나타낸 바와 같은 박막 트랜지스터를 제작하였다. 구체적으로는 코닝(Corning)사 제의 무알칼리(alkali-free) 글라스 1737을 절연 기판(0)으로서 사용하고, 절연 기판(0) 상에 DC 마그네트론 스퍼터링(magnetron sputtering) 장치를 사용하여, 게이트 전극(1) 및 캐패시터 전극(2)의 제 1 층(1a 및 2a)이 되는 ITO막(두께 100 nm)과 제 2 층(1b 및 2b)이 되는 IGZO막(두께 10 nm)을 실온에서 형성하였다. 이어서, 포토리소그래피법을 사용한 동시 에칭(etching)에 의해, 실온에서 형성한 ITO막, IGZO막으로부터 게이트 전극(1) 및 캐패시터 전극(2)을 형성하였다. ITO막 형성시의 투입 전력은 200 W, 가스 유량은 Ar = 100 SCCM, O2 = 1 SCCM, 막 형성 압력은 1.0 Pa, IGZO막 형성시의 투입 전력은 200 W, 가스 유량은 Ar = 100 SCCM, O2 = 2 SCCM, 막 형성 압력은 1.0 Pa로 하였다. 이어서, 게이트 전극(1) 및 캐패시터 전극(2)을 형성한 절연 기판(0) 상에, 플라즈마 CVD 장치를 사용하여 H2 플라즈마 처리를 실시한 후, SiNx막(두께 300 nm) 형성하여, 게이트 절연층(3)을 형성하였다. SiNx막 형성시에는, 원료 가스로서 SiH4 = 50 SCCM, NH3 = 50 SCCM을 흐르게 하고, 투입 전력 300 W, 막 형성 압력 3.0 Pa, 기판 온도는 200 ℃로 하였다. 이어서, 게이트 절연층(3)을 형성한 절연 기판(0) 상에, DC 마그네트론 스퍼터링 장치를 사용하여 IGZO막(두께 40 nm)를 실온에서 형성하고, 실온에서 형성한 IGZO막으로부터 포토리소그래피법을 사용한 에칭에 의해 산화물로 반도체층(4)을 형성하였다. IGZO막 형성시의 투입 전력은 100 W, 가스 유량은 Ar = 100 SCCM, O2 = 2 SCCM, 막 형성 압력은 1.0 Pa로 하였다. 마지막으로, 반도체층(4)을 형성한 절연 기판(0) 상에, DC 마그네트론 스퍼터링 장치를 사용하여 ITO막(두께 50 nm)를 실온에서 형성하고, 실온에서 형성한 ITO막으로부터 포토리소그래피법을 사용한 에칭에 의해 소스 전극(5)과 드레인 전극(6)을 형성하였다. 이에 의해서, 박막 트랜지스터를 제작하였다. ITO막 형성시의 투입 전력은 200 W, 가스 유량은 Ar = 100 SCCM, O2 = 1 SCCM, 막 형성 압력은 1.0 Pa로 하였다. 소스 전극(5)과 드레인 전극(6)과의 사이의 길이(게이트 길이)는 20 ㎛로 하였다. 또한, 소스 전극(5)과 드레인 전극(6)과의 사이의 폭(게이트 폭)은 5 ㎛로 하였다.
제작한 박막 트랜지스터는 게이트 전극(1)의 가시광 영역(λ= 400 내지 700 nm)에서의 평균 투과율이 80 %이었다. 이에 의해서, 본 실시예의 박막 트랜지스터가 게이트 전극(1)의 평균 투과율의 요구치 70 % 이상을 만족하는 것을 확인할 수 있었다. 또한, 반도체 파라미터 분석기(parameter analyzer)[Keithlay제 SCS4200]를 사용하여, 게이트 전극을 -10 V 내지 +20 V, 드레인 전압을 5 V로 하여 박막 트랜지스터의 트랜지스터 특성을 측정하였다. 그 결과, 트랜지스터 특성은 이동도 10 ㎠/Vs, 소스 전극(5)과 드레인 전극(6)과의 사이에 10 V의 전압이 인가되었을 때의 ON/OFF 비는 8 자릿수(digits), 게이트 전압이 20 V일 때의 게이트 누설 전류(gate leak current)는 4.2×10-11 A로, 양호한 트랜지스터 특성을 나타내었다.
(실시예 2)
이어서, 본 실시형태의 박막 트랜지스터의 실시예 2를 도면에 의거하여 설명한다.
도 2는 실시예 2의 박막 트랜지스터의 구조를 나타내는 개략적인 단면도이다. 도 3은 실시예 2의 화상 표시 장치의 구조를 나타내는 개략적인 단면도이다.
실시예 2에서는 도 2에 나타낸 바와 같은 박막 트랜지스터 및 도 3에 나타낸 바와 같은 화상 표시 장치를 제작하였다. 구체적으로는 코닝사 제의 무알칼리 글라스 1737를 절연 기판(0)으로서 사용하여, 절연 기판(0) 상에 R(적색)의 감광성 수지를 스핀 코팅법(spin coating method)을 사용하여 도포한 후, 포토리소그래피법을 사용하여 패턴 형성을 실시하였다. 마찬가지로, G(녹색) 및 B(청색)의 감광성 수지를 스핀 코팅법을 사용하여 도포한 후, 포토리소그래피법을 사용하여 패턴 형성을 실시하여, 컬러 필터층(컬러 필터)[20]을 형성하였다. 이어서, 컬러 필터층(20) 상에, 광 투과성을 가지는 수지를 스핀 코팅법을 사용하여 도포하여, 오버코트(overcoat)층(21)을 형성하였다. 이에 의해서, 컬러 필터 기판을 제작하였다.
이어서, 제작한 컬러 필터 기판 상에, DC 마그네트론 스퍼터링 장치를 사용하여, 게이트 전극(1) 및 캐패시터 전극(2)의 제 1 층(1a 및 2a)이 되는 ITO막(두께 100 nm)과 제 2 층(1b 및 2b)가 되는 IGZO막(두께 10 nm)를 실온에서 형성하였다. 이어서, 포토리소그래피법을 사용한 동시 에칭에 의해, 실온에서 형성한 ITO막, IGZO막으로부터 게이트 전극(1) 및 캐패시터 전극(2)을 형성하였다. ITO막 형성시의 투입 전력은 200 W, 가스 유량은 Ar = 100 SCCM, O2 = 1 SCCM, 막 형성 압력은 1.0 Pa, IGZO막 형성시의 투입 전력은 200 W, 가스 유량은 Ar = 100 SCCM, O2 = 2 SCCM, 막 형성 압력은 1.0 Pa로 하였다. 이어서, 게이트 전극(1) 및 캐패시터 전극(2)을 형성한 절연 기판(0) 상에, 플라즈마 CVD 장치를 사용하여 H2 플라즈마 처리를 실시한 후, SiNx막(두께 300 nm)을 형성하여, 게이트 절연층(3)을 형성하였다. SiNx막 형성시에는, 원료 가스로서 SiH4 = 50 SCCM, NH3 = 50 SCCM을 흐르게 하고, 투입 전력 300 W, 막 형성 압력 3.0 Pa, 기판 온도는 200 ℃로 하였다. 이어서, 게이트 절연층(3)을 형성한 컬러 필터 기판 상에, DC 마그네트론 스퍼터링 장치를 사용하여 IGZO막(두께 40 nm)을 실온에서 형성하고, 실온에서 형성한 IGZO막으로부터 포토리소그래피법을 사용한 에칭에 의해 산화물로 반도체층(4)을 형성하였다. IGZO막 형성시의 투입 전력은 100 W, 가스 유량은 Ar = 100 SCCM, O2 = 2 SCCM, 막 형성 압력은 1.0 Pa로 하였다. 이어서, 반도체층(4)을 형성한 컬러 필터 기판 상에, DC 마그네트론 스퍼터링 장치를 사용하여 ITO막(두께 50 nm)를 실온에서 형성하고, 실온에서 형성한 ITO막으로부터 포토리소그래피법을 사용한 에칭에 의해 소스 전극(5)과 드레인 전극(6)을 형성하였다. 이에 의해서, 컬러 필터 기판 상에, 박막 트랜지스터의 어레이를 제작하였다. ITO막 형성시의 투입 전력은 200 W, 가스 유량은 Ar = 100 SCCM, O2 = 1 SCCM, 막 형성 압력은 1.0 Pa로 하였다. 소스 전극(5)과 드레인 전극(6)과의 사이의 길이(게이트 길이)는 20 ㎛로 하였다. 또한, 소스 전극(5)과 드레인 전극(6)과의 사이의 폭(게이트 폭)은 5 ㎛로 하였다.
더욱더, 제작한 박막 트랜지스터의 어레이 상에 RF 마그네트론 스퍼터링 장치를 사용하여 SiON막(두께 50 nm) 형성하였다. 이어서, 포토리소그래피법을 사용한 에칭에 의해, 형성한 SiON막으로부터 보호층(7)을 형성하였다. SiON막 형성시의 투입 전력은 500 W, 가스 유량은 Ar = 100 SCCM, O2 = 10 SCCM, 막 형성 압력은 0.5 Pa로 하였다. 이어서, 제작한 박막 트랜지스터의 어레이 상에[보호층(7) 상에], 감광성 수지를 스핀 코팅법을 사용하여 도포하고, 도포한 감광성 수지(두께 3 ㎛)의 드레인 전극(6) 상의 부분에 포토리소그래피법으로 관통공(貫通孔)을 열어, 층간 절연층(도시하지 않음)을 형성하였다. 이어서, 제작한 박막 트랜지스터의 어레이 상에, DC 마그네트론 스퍼터링 장치를 사용하여 ITO막(두께 50 nm)을 실온에서 형성하였다. 이어서, 포토그소그래피법을 사용한 에칭에 의해, 실온에서 형성한 ITO막으로부터 소스 전극(5) 또는 드레인 전극(6)에 접속된 소자 전극(9)을 형성하였다. 더욱더, 제작한 박막 트랜지스터의 어레이는 화소수 480×640의 박막 트랜지스터를 배열한 어레이로 하였다. 박막 드랜지스터의 어레이의 채널 길이는 20 ㎛로 하였다. 또한, 박막 트랜지스터의 어레이의 채널 폭은 5 ㎛로 하였다. 이어서, 이와 같이 하여 제작한 박막 트랜지스터의 어레이 상[화소 전극(9) 상]에 배향막(22)을 막 형성하였다.
한편, 코닝사 제의 무알칼리 글라스 1737(두께 0.7 mm)을 화상 표시용 기판(23)으로서 사용하고, 화상 표시용 기판(23) 상에, 공통 전극(24)이 되는 ITO 박막(두께 70 nm)을 막 형성하였다. 이어서, 형성한 ITO 박막 상에, 배향막(25)을 막 형성하였다. 이에 의해서, 박막 트랜지스터가 형성된 기재를 제작하였다. 이어서, 제작한 기재를 스페이서(spacer)를 통해서 박막 트랜지스터의 어레이의 대극(對極)[화소 전극(9)]에 배치하였다. 이어서, 스페이서 사이, 즉 기재와 박막 트랜지스터의 어레이와의 사이[화소 전극(9) 상]에 화상 표시 매체로서의 액정(26)을 봉입(封入)하였다. 마지막으로, 박막 트랜지스터의 어레이가 가지는 2개의 면 중, 컬러 필터층(20)이 형성되어 있지 않은 면에 위상차판(phase difference sheet)[27]과 편광판(28)을 배치하였다. 이에 의해서, 실시예 2에서는 박막 트랜지스터의 어레이를 사용하여 화상 표시 장치를 제작하였다.
제작한 화상 표시 장치의 구동을 실시한 결과, 양호한 컬러 표시를 행할 수 있었다.
이와 같이, 본 실시형태의 화상 표시 장치는 본 실시형태의 박막 트랜지스터를 사용하여, 박막 트랜지스터의 어레이를 제작하였다. 그러므로, 본 실시형태의 화상 표시 장치는 높은 광 투과성을 가지며 또한 고특성을 가지는 박막 트랜지스터의 어레이를 실현할 수 있다.
또한, 본 실시형태의 화상 표시 장치는 컬러 필터층(20)이 형성되어 있는 절연 기판(0) 상에, 박막 트랜지스터의 어레이를 형성하도록 하였다. 그러므로, 본 실시형태의 화상 표시 장치는 박막 트랜지스터와 컬러 필터층(20)의 위치 맞춤 공정이 필요하지 않을 수 있다. 또한, 고휘도, 고 콘트라스트를 가지는 화상 표시 장치를 실현할 수 있다.
(비교예 1)
이어서, 본 실시형태의 박막 트랜지스터의 비교예 1을 도면에 의거하여 설명한다.
도 4는 비교예 1에서 제작한 박막 트랜지스터의 모식도이다.
비교예 1에서는 도 4에 나타낸 바와 같은 박막 트랜지스터를 제작하였다. 구체적으로는 코닝사 제의 무알칼리 글라스 1737을 절연 기판(0)으로서 사용하고, 절연 기판(0) 상에 DC 마그네트론 스퍼터링 장치를 사용하여, 게이트 전극(1)의 제 1 층(1a)이 되는 ITO막(두께 100 nm)를 실온에서 형성하였다. 이어서, 포토리소그래피법을 사용한 동시 에칭에 의해, 실온에서 형성한 ITO막으로부터 게이트 전극(1) 및 캐패시터 전극(2)을 형성하였다. ITO막 형성시의 투입 전력은 200 W, 가스 유량은 Ar = 100 SCCM, O2 = 1 SCCM, 막 형성 압력은 1.0 Pa로 하였다. 이어서, 게이트 전극(1) 및 캐패시터 전극(2)을 형성한 절연 기판(0) 상에, 플라즈마 CVD 장치를 사용하여 H2 플라즈마 처리를 실시한 후, SiNx막(두께 300 nm) 형성하여, 게이트 절연층(3)을 형성하였다. SiNx막 형성시에는, 원료 가스로서 SiH4 = 50 SCCM, NH3 = 50 SCCM을 흐르게 하고, 투입 전력 300 W, 막 형성 압력 3.0 Pa, 기판 온도는 150 ℃로 하였다. 이어서, DC 마그네트론 스퍼터링 장치를 사용하여 IGZO막(두께 40 nm)를 실온에서 형성하고, 실온에서 형성한 IGZO막으로부터 포토리소그래피법을 사용한 에칭에 의해 산화물로 반도체층(4)을 형성하였다. IGZO막 형성시의 투입 전력은 100 W, 가스 유량은 Ar = 100 SCCM, O2 = 2 SCCM, 막 형성 압력은 1.0 Pa로 하였다. 마지막으로, DC 마그네트론 스퍼터링 장치를 사용하여 ITO막(두께 50 nm)를 실온에서 형성하고, 실온에서 형성한 ITO막으로부터 포토리소그래피법을 사용한 에칭에 의해 소스 전극(5)과 드레인 전극(6)을 형성하였다. 이에 의해서, 박막 트랜지스터를 제작하였다. ITO막 형성시의 투입 전력은 200 W, 가스 유량은 Ar = 100 SCCM, O2 = 1 SCCM, 막 형성 압력은 1.0 Pa로 하였다. 소스 전극(5)과 드레인 전극(6)과의 사이의 길이(게이트 길이)는 20 ㎛로 하였다. 또한, 소스 전극(5)과 드레인 전극(6)과의 사이의 폭(게이트 폭)은 5 ㎛로 하였다.
제작한 박막 트랜지스터는 게이트 전극(1)의 가시광 영역(λ= 400 내지 700 nm)에서의 평균 투과율이 69 %이었다. 이에 의해서, 본 비교예의 박막 트랜지스터는 게이트 전극(1)의 평균 투과율의 최저 요구치인 70 %를 만족하지 않는다는 것이 확인되었다. 더욱이, 반도체 파라미터 분석기(Keithlay제 SCS4200)를 사용하여, 게이트 전극을 -10 V 내지 +20 V, 드레인 전압을 5 V로 하여 박막 트랜지스터의 트랜지스터 특성을 측정하였다. 그 결과, 트랜지스터 특성은 이동도 9 ㎠/Vs, 소스 전극(5)과 드레인 전극(6)과의 사이에 10 V의 전압이 인가되었을 때의 ON/OFF 비는 8 자릿수, 게이트 전압이 20 V일 때의 게이트 누설 전류는 3.5×10-11 A로, 양호한 트랜지스터 특성을 나타내었다.
본 발명의 박막 트랜지스터에서는, 게이트 전극 및 캐패시터 전극의 각각을 2층 구조로 하고, 기판과 접하는 제 1 층을 ITO로 하며, 게이트 절연층과 접하는 제 2 층을 ITO의 흑화를 억제하는 금속 산화물층으로 함으로써, 높은 광 투과성 및 높은 도전성을 가지는 게이트 전극 및 캐패시터 전극의 형성이 가능하게 된다. 그러므로, 본 발명의 박막 트랜지스터에서는 이와 같은 게이트 전극 및 캐패시터 전극을 사용함으로써, 높은 광 투과성을 가지는 박막 트랜지스터, 및 표시 성능이 우수한 화상 표시 장치를 실현하는 것이 가능해진다.
0 절연 기판
1 게이트 전극
1a 게이트 전극의 제 1 층
1b 게이트 전극의 제 2 층
2 캐패시터 전극
2a 캐패시터 전극의 제 1 층
2b 캐패시터 전극의 제 2 층
3 게이트 절연층
4 반도체층
5 소스 전극
6 드레인 전극
7 보호층
9 화소 전극
20 컬러 필터층
21 오버코트층
22 배향막
23 화상 표시용 기판
24 공통 전극
25 배향막
26 액정
27 위상차판
28 편광판

Claims (9)

  1. 광 투과성을 가지는 절연 기판 상에, 적어도 게이트 전극, 캐패시터 전극, 게이트 절연층, 반도체층, 소스 전극 및 드레인 전극이 광 투과성을 가지는 재료로 형성되어 있는 박막 트랜지스터로서,
    H2 플라즈마에 의해 처리되는, 상기 게이트 전극과 상기 캐패시터 전극, 또는 상기 소스 전극과 상기 드레인 전극이 상기 절연 기판에 접하는 제 1 층과, 상기 게이트 절연층에 접하는 제 2 층으로 구성되고,
    상기 제 1 층이 산화 인듐주석이며,
    상기 제 2 층이 인듐, 갈륨, 아연 및 산소로 이루어지는 금속 산화물인 것을 특징으로 하는 박막 트랜지스터.
  2. 제 1 항에 있어서,
    상기 제 2 층이 상기 반도체층과 동일한 재료인 것을 특징으로 하는 박막 트랜지스터.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 게이트 전극과 상기 캐패시터 전극, 또는 상기 소스 전극과 상기 드레인 전극의 가시광 영역에서의 평균 투과율이 70 % 이상인 것을 특징으로 하는 박막 트랜지스터.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 반도체층이 인듐, 갈륨 및 아연 중 적어도 1종을 포함하는 금속 산화물인 것을 특징으로 하는 박막 트랜지스터.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 게이트 절연층이 CVD법으로 형성된 산화 실리콘, 질화 실리콘 및 실리콘 옥시나이트라이드 중 어느 1종을 포함하는 화합물인 것을 특징으로 하는 박막 트랜지스터.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 박막 트랜지스터가 바텀 게이트형(bottom gate-type) TFT인 것을 특징으로 하는 박막 트랜지스터.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 박막 트랜지스터가 탑 게이트형(top gate-type) TFT인 것을 특징으로 하는 박막 트랜지스터.
  8. 제 1 항 또는 제 2 항 기재의 박막 트랜지스터의 어레이와,
    상기 박막 트랜지스터의 어레이의 소스 전극 또는 드레인 전극에 접속된 화소 전극과,
    상기 화소 전극 상에 배치된 화상 표시 매체를 갖춘 것을 특징으로 하는 화상 표시 장치.
  9. 제 8 항에 있어서,
    상기 박막 트랜지스터의 어레이의 절연 기판 상에 컬러 필터가 형성되어 있는 것을 특징으로 하는 화상 표시 장치.
KR1020147010695A 2011-09-27 2012-09-20 박막 트랜지스터, 및 화상 표시 장치 Expired - Fee Related KR102062243B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2011-211305 2011-09-27
JP2011211305 2011-09-27
PCT/JP2012/005981 WO2013046606A1 (ja) 2011-09-27 2012-09-20 薄膜トランジスタ、および画像表示装置

Publications (2)

Publication Number Publication Date
KR20140086978A KR20140086978A (ko) 2014-07-08
KR102062243B1 true KR102062243B1 (ko) 2020-02-11

Family

ID=47994691

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147010695A Expired - Fee Related KR102062243B1 (ko) 2011-09-27 2012-09-20 박막 트랜지스터, 및 화상 표시 장치

Country Status (6)

Country Link
US (1) US9589997B2 (ko)
JP (1) JP6098515B2 (ko)
KR (1) KR102062243B1 (ko)
CN (1) CN103975441B (ko)
TW (1) TW201332117A (ko)
WO (1) WO2013046606A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104111551A (zh) * 2014-06-28 2014-10-22 中能柔性光电（滁州）有限公司 一种柔性液晶彩色化显示器件及制备方法
KR102285384B1 (ko) * 2014-09-15 2021-08-04 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 그 제조방법 및 표시 장치
CN107534056B (zh) * 2015-04-22 2020-09-01 凸版印刷株式会社 薄膜晶体管阵列形成基板及其制造、图像显示装置用基板
CN108352410B (zh) * 2015-11-25 2021-06-29 株式会社爱发科 薄膜晶体管、氧化物半导体膜以及溅射靶材
CN107623040A (zh) * 2017-09-05 2018-01-23 华南理工大学 一种铟镓锌氧化物薄膜晶体管及其制造方法
CN108363253B (zh) * 2018-02-09 2020-12-22 京东方科技集团股份有限公司 阵列基板及其驱动方法和制造方法
CN111552132A (zh) * 2020-03-31 2020-08-18 浙江大学 一种应用在投影面板上的像素结构及投影面板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006133769A (ja) * 2004-10-26 2006-05-25 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0824190B2 (ja) 1989-03-16 1996-03-06 スタンレー電気株式会社 薄膜トランジスタの製造方法
JP3482073B2 (ja) 1996-07-01 2003-12-22 松下電器産業株式会社 薄膜トランジスタアレイの製造方法
JPH10341022A (ja) 1997-06-05 1998-12-22 Mitsubishi Electric Corp Ｔｆｔアレイ基板の製造方法
JPH11194362A (ja) 1997-12-26 1999-07-21 Advanced Display Inc 液晶表示装置
KR100732849B1 (ko) * 2005-12-21 2007-06-27 삼성에스디아이 주식회사 유기 발광 표시장치
KR101166842B1 (ko) 2005-12-29 2012-07-19 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판의 제조 방법 및 이를 이용한박막 트랜지스터 어레이 기판
EP2090139A2 (fr) * 2006-11-17 2009-08-19 Saint-Gobain Glass France Electrode pour dispositif electroluminescent organique, sa gravure acide, ainsi que dispositif electroluminescent organique l'incorporant
KR20080052107A (ko) * 2006-12-07 2008-06-11 엘지전자 주식회사 산화물 반도체층을 구비한 박막 트랜지스터
JP5261979B2 (ja) 2007-05-16 2013-08-14 凸版印刷株式会社 画像表示装置
KR101412761B1 (ko) * 2008-01-18 2014-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
CN101289287B (zh) * 2008-03-28 2011-07-27 杭州钱塘江特种玻璃技术有限公司 一种射频电磁波屏蔽视窗玻璃及其制备方法
US9041202B2 (en) * 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP5509659B2 (ja) * 2008-11-21 2014-06-04 凸版印刷株式会社 薄膜トランジスタ及びその製造方法並びに画像表示装置
KR101182403B1 (ko) 2008-12-22 2012-09-13 한국전자통신연구원 투명 트랜지스터 및 그의 제조 방법
US20100224880A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2011049297A (ja) 2009-08-26 2011-03-10 Toppan Printing Co Ltd 薄膜トランジスタの製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006133769A (ja) * 2004-10-26 2006-05-25 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法

Also Published As

Publication number Publication date
CN103975441A (zh) 2014-08-06
KR20140086978A (ko) 2014-07-08
WO2013046606A1 (ja) 2013-04-04
CN103975441B (zh) 2017-06-09
TWI563667B (ko) 2016-12-21
TW201332117A (zh) 2013-08-01
JPWO2013046606A1 (ja) 2015-03-26
US20140246675A1 (en) 2014-09-04
JP6098515B2 (ja) 2017-03-22
US9589997B2 (en) 2017-03-07

Similar Documents

Publication Publication Date Title
KR102062243B1 (ko) 박막 트랜지스터, 및 화상 표시 장치
JP5250944B2 (ja) 構造体、透過型液晶表示装置、半導体回路の製造方法および透過型液晶表示装置の製造方法
KR101287478B1 (ko) 산화물 박막트랜지스터를 구비한 표시소자 및 그 제조방법
US10608052B2 (en) Display substrate and method of manufacturing the same
TWI532154B (zh) 顯示面板及顯示裝置
US8698152B2 (en) Display panel and thin film transistor substrate
CN105514119A (zh) Tft基板的制作方法及tft基板
KR20120022253A (ko) 전기영동 표시소자 및 그 제조방법
JP2007298601A (ja) 構造体、反射型表示装置、半導体回路の製造方法および反射型表示装置の製造方法
JP5278637B2 (ja) 構造体、透過型液晶表示装置、半導体回路の製造方法および透過型液晶表示装置の製造方法
JP2015118982A (ja) 導電膜構造およびそれを用いた半導体装置、アクティブマトリックス基板、タッチパネル基板およびタッチパネル付表示装置、並びに配線または電極の形成方法
EP3041054A1 (en) Thin film transistor and display device including the same
CN103003744B (zh) 液晶显示装置及其制造方法
CN108663862B (zh) 显示面板
TWI581317B (zh) 薄膜電晶體基板及具備該薄膜電晶體基板之顯示面板
US9709853B2 (en) Liquid crystal display panel
JP5124976B2 (ja) 表示装置およびその製造方法
KR102315527B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100919197B1 (ko) 횡전계모드 액정표시소자 및 그 제조방법
JP2007298602A (ja) 構造体、透過型液晶表示装置、半導体回路の製造方法および透過型液晶表示装置の製造方法
WO2013008359A1 (ja) 液晶表示装置およびその製造方法
KR101899930B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
TW202225803A (zh) 顯示面板
US20120326152A1 (en) Thin film transistor substrate, display panel having the same and method of manufacturing

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20140422

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20170821

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20181121

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20190621

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20181121

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20190621

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20190221

Comment text: Amendment to Specification, etc.

PX0701 Decision of registration after re-examination

Patent event date: 20191022

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20190919

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20190621

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

Patent event date: 20190221

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

X701 Decision to grant (after re-examination)
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20191227

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20191230

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20221118

Start annual number: 4

End annual number: 4

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20241007