KR102060788B1

KR102060788B1 - 표시 장치 및 그 구동 방법

Info

Publication number: KR102060788B1
Application number: KR1020120158263A
Authority: KR
Inventors: 정지웅; 최남곤; 박근정; 박동원; 장용준; 박철우; 소정훈; 이현대
Original assignee: 삼성디스플레이 주식회사
Priority date: 2012-12-31
Filing date: 2012-12-31
Publication date: 2019-12-31
Anticipated expiration: 2032-12-31
Also published as: EP2750126B1; US9087478B2; US20140184670A1; KR20140087694A; CN103915053B; CN103915053A; EP2750126A1

Abstract

본 발명은 표시 장치 및 그 구동 방법에 관한 발명으로서, 본 발명의 한 실시예에 따른 표시 장치의 구동 방법은 행렬 형태로 배열된 복수의 화소, 가로 중심선을 기준으로 제1측의 제1 표시판 영역에 위치하는 복수의 제1 데이터선, 그리고 상기 가로 중심선을 기준으로 상기 제1측에 반대인 제2측의 제2 표시판 영역에 위치하는 복수의 제2 데이터선을 포함하는 표시판, 상기 복수의 제1 데이터선에 데이터 전압을 인가하는 제1 데이터 구동부, 그리고 상기 복수의 제2 데이터선에 데이터 전압을 인가하는 제2 데이터 구동부를 포함하는 표시 장치의 구동 방법으로서, 스티치 패턴에 대한 정보를 저장하는 단계, 상기 표시판의 상기 가로 중심선 부근에 위치하며 복수의 화소를 포함하는 데이터 처리 영역을 설정하는 단계, 그리고 상기 스티치 패턴에 대한 정보에 따라 상기 데이터 처리 영역의 상기 복수의 화소 중 일부 화소에 대한 데이터의 계조를 변경하는 데이터 처리를 행하는 단계를 포함한다.

Description

표시 장치 및 그 구동 방법{DISPLAY DEVICE AND DRIVING METHOD THEREOF}

본 발명은 표시 장치 및 그 구동 방법에 관한 것으로, 특히 복수의 데이터 구동부를 포함하는 표시 장치의 표시 특성을 개선할 수 있는 표시 장치 및 그 구동 방법에 관한 것이다.

액정 표시 장치(liquid crystal display, LCD), 유기 발광 표시 장치(organic light emitting diode display) 등의 표시 장치는 일반적으로 복수의 화소 및 복수의 신호선이 구비된 표시판, 계조 기준 전압을 생성하는 계조 전압 생성부, 그리고 계조 기준 전압을 이용하여 복수의 계조 전압을 생성하고 생성된 계조 전압 중 입력 영상 신호에 해당하는 계조 전압을 데이터 신호로서 데이터선에 인가하는 데이터 구동부 등을 포함한다. 각 화소는 게이트선 및 데이터선과 연결되어 있는 박막 트랜지스터 등의 스위칭 소자 및 이와 연결된 화소 전극, 그리고 화소 전극과 마주하며 공통 전압을 인가받는 대향 전극을 포함할 수 있다.

구동부는 적어도 하나의 집적 회로 칩의 형태로 표시판 위에 직접 장착되거나, 가요성 인쇄 회로막(flexible printed circuit film) 등의 필름 위에 장착되어 TCP 형태로 표시판에 부착되거나, 별도의 인쇄 회로 기판(printed circuit board) 위에 장착되거나, 신호선 및 박막 트랜지스터 따위와 함께 표시판에 집적될 수도 있다.

최근에는 표시 장치가 대형화되고 해상도가 높아짐에 따라 정해진 시간 동안 전송해야 하는 데이터가 많아지고 한 프레임의 영상의 데이터를 표시판에 인가하기 위해 고속 구동이 필요해졌다. 또한 표시판의 대형화에 따라 게이트선 및 데이터선의 신호 지연(RC 지연)이 커졌다. 따라서 표시판의 한 쪽에서 데이터 전압을 인가하는 방식의 경우 화소의 충분한 충전 시간이 확보되기 어렵고 하나의 데이터 구동 회로가 처리해야 하는 데이터 량이 많아질 수 있다. 이에 따라 데이터 구동부를 표시판의 마주하는 양측에 마련하여 데이터 전압을 표시판의 양측에서 동시에 화소로 전달하는 방식(듀얼 뱅크 방식이라 함)이 제안되었다. 듀얼 뱅크 방식에서는 표시판을 중심선을 기준으로 두 영역으로 나누고 각각의 영역의 데이터선에 각각의 데이터 구동부가 연결되어 데이터 전압을 인가한다.

그러나 이와 같은 듀얼 뱅크 방식에 따르면 서로 다른 데이터 구동부의 구동 전압에 차이가 생길 수 있고 상부 표시판 영역과 하부 표시판 영역에서의 신호 지연에 차이가 생길 수 있다. 따라서 동일한 계조를 표시하더라도 표시판의 두 영역에서 휘도의 차이가 생길 수 있고, 특히 상부 표시판 영역과 하부 표시판 영역의 경계인 중심선 부근에서 휘도 차이에 의한 가로줄이 시인될 수 있다.

본 발명이 해결하고자 하는 과제는 듀얼 뱅크 방식의 표시 장치에서 휘도 차이에 의한 가로줄이 시인되지 않도록 하여 표시 품질을 향상하는 것이다.

본 발명의 한 실시예에 따른 표시 장치의 구동 방법은 행렬 형태로 배열된 복수의 화소, 가로 중심선을 기준으로 제1측의 제1 표시판 영역에 위치하는 복수의 제1 데이터선, 그리고 상기 가로 중심선을 기준으로 상기 제1측에 반대인 제2측의 제2 표시판 영역에 위치하는 복수의 제2 데이터선을 포함하는 표시판, 상기 복수의 제1 데이터선에 데이터 전압을 인가하는 제1 데이터 구동부, 그리고 상기 복수의 제2 데이터선에 데이터 전압을 인가하는 제2 데이터 구동부를 포함하는 표시 장치의 구동 방법으로서, 스티치 패턴에 대한 정보를 저장하는 단계, 상기 표시판의 상기 가로 중심선 부근에 위치하며 복수의 화소를 포함하는 데이터 처리 영역을 설정하는 단계, 그리고 상기 스티치 패턴에 대한 정보에 따라 상기 데이터 처리 영역의 상기 복수의 화소 중 일부 화소에 대한 데이터의 계조를 변경하는 데이터 처리를 행하는 단계를 포함한다.

상기 스티치 패턴은 적어도 하나의 단위 패턴을 포함하고, 상기 적어도 하나의 단위 패턴 각각은 복수의 단위 블록을 포함하고, 상기 복수의 단위 블록 각각은 한 화소행의 화소 중 N개의 화소를 포함하고, 상기 N은 2 이상이고 상기 한 화소행의 화소의 수보다 작을 수 있다.

외부로부터 입력 영상 신호를 저장하고 2 이상의 버스트 길이로 상기 입력 영상 신호를 출력하는 단계를 더 포함하고, 상기 N은 상기 메모리의 상기 버스트 길이의 정수 배에 대응할 수 있다.

상기 단위 패턴은 상기 가로 중심선을 기준으로 상기 제1측에 위치하는 적어도 하나의 제1 단위 블록 및 상기 제2측에 위치하는 적어도 하나의 제2 단위 블록을 포함하고, 상기 데이터 처리를 행하는 단계에서 상기 적어도 하나의 제1 단위 블록 및 상기 적어도 하나의 제2 단위 블록 중 적어도 하나에 대해 행하여질 수 있다.

상기 데이터 처리를 행하는 단계에서 상기 적어도 하나의 제1 단위 블록 중 일부 단위 블록에 대해 상기 데이터에서 소정의 계조 차이를 더하거나 뺄 수 있다.

상기 데이터 처리를 행하는 단계에서 상기 적어도 하나의 제2 단위 블록 중 일부 단위 블록에 대해 상기 데이터에서 상기 계조 차이를 빼거나 더할 수 있다.

상기 복수의 제1 데이터선이 포함하는 적어도 하나의 제1 피드백점의 전압을 피드백하는 단계, 상기 복수의 제2 데이터선이 포함하는 적어도 하나의 제2 피드백점의 전압을 피드백하는 단계, 그리고 상기 피드백한 전압들을 AD 변환하여 제1 디지털 데이터 및 제2 디지털 데이터를 생성하는 단계를 더 포함할 수 있다.

상기 제1 및 제2 디지털 데이터의 차이를 계산하여 상기 계조 차이를 생성하는 단계를 더 포함할 수 있다.

상기 제1 디지털 데이터가 상기 제2 디지털 데이터보다 클 때, 상기 단위 패턴의 상기 적어도 하나의 제1 단위 블록 중 일부 단위 블록에 대해 상기 데이터에서 상기 계조 차이를 빼는 단계, 그리고 상기 단위 패턴의 상기 적어도 하나의 제2 단위 블록 중 일부 단위 블록에 대해 상기 데이터에서 상기 계조 차이를 더하는 단계를 포함할 수 있다.

상기 복수의 제1 데이터선이 복수의 제1 피드백점을 포함하고, 상기 복수의 제2 데이터선이 복수의 제2 피드백점을 포함할 때, 상기 복수의 제1 피드백점의 전압이 순차적으로 피드백되고, 상기 복수의 제2 피드백점의 전압이 순차적으로 피드백될 수 있다.

상기 제1 피드백점은 상기 제1 데이터 구동부의 출력 핀에 위치하고, 상기 제2 피드백점은 상기 제2 데이터 구동부의 출력 핀에 위치할 수 있다.

본 발명의 한 실시예에 따른 표시 장치는 행렬 형태로 배열된 복수의 화소, 가로 중심선을 기준으로 제1측의 제1 표시판 영역에 위치하는 복수의 제1 데이터선, 그리고 상기 가로 중심선을 기준으로 상기 제1측에 반대인 제2측의 제2 표시판 영역에 위치하는 복수의 제2 데이터선을 포함하는 표시판, 상기 복수의 제1 데이터선에 데이터 전압을 인가하는 제1 데이터 구동부, 상기 복수의 제2 데이터선에 데이터 전압을 인가하는 제2 데이터 구동부, 상기 제1 및 제2 데이터 구동부를 제어하며 데이터 처리부를 포함하는 신호 제어부를 포함하고, 상기 데이터 처리부는 스티치 패턴에 대한 정보에 따라 상기 표시판의 상기 가로 중심선 부근의 데이터 처리 영역의 상기 복수의 화소 중 일부 화소에 대한 데이터의 계조를 변경하는 데이터 처리를 통해 영상 데이터를 생성한다.

상기 신호 제어부가 입력받는 입력 영상 신호를 저장하며 2 이상의 버스트 길이로 상기 입력 영상 신호를 출력하는 메모리를 더 포함하고, 상기 N은 상기 메모리의 상기 버스트 길이의 정수 배에 대응할 수 있다.

상기 단위 패턴은 상기 가로 중심선을 기준으로 상기 제1측에 위치하는 적어도 하나의 제1 단위 블록 및 상기 제2측에 위치하는 적어도 하나의 제2 단위 블록을 포함하고, 상기 적어도 하나의 제1 단위 블록 및 상기 적어도 하나의 제2 단위 블록 중 적어도 하나에 대해 상기 데이터 처리를 행할 수 있다.

상기 적어도 하나의 제1 단위 블록 중 일부 단위 블록에 대해 상기 데이터에서 소정의 계조 차이를 더하거나 뺄 수 있다.

상기 적어도 하나의 제2 단위 블록 중 일부 단위 블록에 대해 상기 데이터에서 상기 계조 차이를 빼거나 더할 수 있다.

상기 복수의 제1 데이터선은 적어도 하나의 제1 피드백점을 포함하고, 상기 복수의 제2 데이터선은 적어도 하나의 제2 피드백점을 포함하고, 상기 제1 피드백점의 전압 및 상기 제2 피드백점의 전압을 각각 인가받고 상기 인가받은 전압을 AD 변환하여 제1 디지털 데이터 및 제2 디지털 데이터를 생성하는 AD 변환부를 더 포함할 수 있다.

상기 제1 및 제2 디지털 데이터의 차이를 계산하여 상기 계조 차이를 생성하는 연산부를 더 포함할 수 있다.

상기 제1 디지털 데이터가 상기 제2 디지털 데이터보다 클 때, 상기 단위 패턴의 상기 적어도 하나의 제1 단위 블록 중 일부 단위 블록에 대해 상기 데이터에서 상기 계조 차이를 빼고, 상기 단위 패턴의 상기 적어도 하나의 제2 단위 블록 중 일부 단위 블록에 대해 상기 데이터에서 상기 계조 차이를 더할 수 있다.

상기 제1 피드백점은 상기 복수의 제1 데이터선 중 적어도 하나의 끝 부분에 위치하고, 상기 제2 피드백점은 상기 복수의 제2 데이터선 중 적어도 하나의 끝 부분에 위치할 수 있다.

상기 제1 피드백점과 상기 AD 변환부 사이를 연결하는 제1 피드백선 및 상기 제2 피드백점과 상기 AD 변환부 사이를 연결하는 제2 피드백선을 더 포함할 수 있다.

상기 제1 피드백선과 상기 제2 피드백선은 상기 제1 및 제2 데이터 구동부의 적어도 하나의 데이터 구동 칩의 더미 핀을 통해 상기 AD 변환부와 연결될 수 있다.

상기 복수의 제1 데이터선이 복수의 제1 피드백점을 포함하고, 상기 복수의 제2 데이터선이 복수의 제2 피드백점을 포함할 때, 상기 복수의 제1 피드백점은 상기 제1 피드백선과 복수의 제1 스위치를 통해 연결되고, 상기 복수의 제2 피드백점은 상기 제2 피드백선과 복수의 제2 스위치를 통해 연결될 수 있다.

상기 복수의 제1 스위치 및 상기 복수의 제2 스위치는 각각 시간차를 두고 온될 수 있다.

본 발명의 실시예에 따르면 듀얼 뱅크 방식의 표시 장치에서 휘도 차이에 의한 가로줄이 시인되지 않도록 하여 표시 품질을 향상할 수 있다.

도 1은 본 발명의 한 실시예에 따른 표시 장치의 블록도이고,
도 2는 도 1에 도시한 표시 장치의 메모리의 구조를 도시한 도면이고,
도 3은 본 발명의 한 실시예에 따른 표시 장치의 메모리에서 데이터를 읽거나 저장하는 방법을 도시하는 개념도이고,
도 4는 도 3에 도시한 데이터의 입출 방법에 따라 본 발명의 한 실시예에 따른 표시 장치의 표시판의 한 행의 화소 중 데이터 처리의 단위가 되는 단위 블록을 도시한 도면이고,
도 5, 도 6, 도 7 및 도 8은 각각 본 발명의 한 실시예에 따른 표시 장치에서 데이터 처리를 위한 스티치 패턴의 한 예를 도시한 도면이고,
도 9는 본 발명의 한 실시예에 따른 표시 장치의 블록도이고,
도 10은 본 발명의 한 실시예에 따른 표시 장치에서 데이터를 처리하는 방법을 보여주는 순서도이고,
도 11은 본 발명의 한 실시예에 따른 표시 장치에서 스티치 패턴의 한 단위 패턴에 대해 데이터 처리 방법을 도시한 도면이고,
도 12, 도 13 및 도 14는 각각 본 발명의 한 실시예에 따른 표시 장치의 블록도이다.

그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.

이제 본 발명의 한 실시예에 따른 표시 장치 및 그 구동 방법에 대하여 도면을 참고하여 상세하게 설명한다.

먼저 도 1 내지 도 4를 참조하여 본 발명의 한 실시예에 따른 표시 장치에 대하여 설명한다.

도 1은 본 발명의 한 실시예에 따른 표시 장치의 블록도이고, 도 2는 도 1에 도시한 표시 장치의 메모리의 구조를 도시한 도면이고, 도 3은 본 발명의 한 실시예에 따른 표시 장치의 메모리에서 데이터를 읽거나 저장하는 방법을 도시하는 개념도이고, 도 4는 도 3에 도시한 데이터의 입출 방법에 따라 본 발명의 한 실시예에 따른 표시 장치의 표시판의 한 행의 화소 중 데이터 처리의 단위가 되는 단위 블록을 도시한 도면이다.

도 1을 참조하면, 본 발명의 한 실시예에 따른 표시 장치는 표시판(300), 제1 및 제2 게이트 구동부(gate driver)(400a, 400b), 제1 및 제2 데이터 구동부(data driver)(500a, 500b), 신호 제어부(signal controller)(600), 메모리(650), 그리고 그래픽 제어부(700)를 포함한다.

표시판(300)은 액정 표시 장치(liquid crystal display, LCD), 유기 발광 표시 장치(organic light emitting display, OLED), 전기 습윤 장치(electrowetting display, EWD) 등 다양한 평판 표시 장치(flat panel display, FPD)에 포함된 표시판일 수 있다.

표시판(300)은 등가 회로로 볼 때 복수의 신호선과 이에 연결되어 있으며 대략 행렬의 형태로 배열된 복수의 화소(PX)를 포함한다. 이후로 행 방향을 가로 방향이라고도 하고 열 방향을 세로 방향이라고도 한다.

표시판(300)은 가로 중심선(CL)을 기준으로 상부 표시판 영역(300a)과 하부 표시판 영역(300b)으로 나뉜다. 가로 중심선(CL)을 중심으로 상부 표시판 영역(300a)에 위치하는 화소(PX)의 수와 하부 표시판 영역(300b)에 위치하는 화소(PX)의 수는 동일할 수 있으나 이에 한정되는 것은 아니다. 가로 중심선(CL)은 실질적으로 직선일 수 있다.

표시판(300)은 가로 중심선(CL)을 중심으로 소정 면적을 가지는 데이터 처리 영역(TA)을 포함한다. 데이터 처리 영역(TA)은 가로 중심선(CL)을 기준으로 상하 대칭일 수 있으나 이에 한정되는 것은 아니다. 예를 들어 데이터 처리 영역(TA)은 가로 중심선(CL)의 위쪽 영역만을 포함하거나 가로 중심선(CL)의 아래쪽 영역만을 포함하거나 가로 중심선(CL)을 기준으로 서로 다른 면적을 가지는 아래쪽 영역 및 위쪽 영역을 가질 수도 있다. 데이터 처리 영역(TA)의 면적은 전체 표시판(300)의 표시 영역의 절반을 넘지 않는다. 데이터 처리 영역(TA)에서의 데이터 처리 방법에 대해서는 이후에 구체적으로 설명하기로 한다.

신호선은 게이트 신호("주사 신호"라고도 함)를 전달하는 복수의 게이트선(G1-Gn)과 데이터 전압을 전달하는 복수의 상부 데이터선(DU1-DUm)및 복수의 하부 데이터선(DL1-DLm)을 포함한다.

게이트선(G1-Gn)은 대략 행 방향으로 뻗으며 서로가 거의 평행할 수 있다. 게이트선(G1-Gn)의 수는 짝수일 수 있으며, 전체 게이트선(G1-Gn)의 위쪽 반(half)은 상부 표시판 영역(300a)에 위치하고 나머지 아래쪽 반은 하부 표시판 영역(300b)에 위치할 수 있으나 이에 한정되지 않고 상부 표시판 영역(300a)의 게이트선(G1-Gn)의 수와 하부 표시판 영역(300b)의 게이트선(G1-Gn)의 수는 서로 다를 수도 있다.

상부 데이터선(DU1-DUm)은 상부 표시판 영역(300a)에 위치하며 상부 표시판 영역(300a)의 화소(PX)에 인가될 상부용 데이터 전압을 전달한다. 하부 데이터선(DL1-DLm)은 하부 표시판 영역(300b)에 위치하며 하부 표시판 영역(300b)의 화소(PX)에 인가될 하부용 데이터 전압을 전달한다. 상부 데이터선(DU1-DUm)의 수와 하부 데이터선(DL1-DLm)의 수는 동일할 수 있으며, 상부 데이터선(DU1-DUm)와 하부 데이터선(DL1-DLm)은 각각 쌍을 이루어 대략 열 방향으로 정렬되어 있을 수 있다.

한 화소(PX)는 적어도 한 데이터선 및 적어도 한 게이트선에 연결되어 있는 적어도 하나의 스위칭 소자 및 이에 연결된 적어도 하나의 화소 전극을 포함할 수 있다. 스위칭 소자는 적어도 하나의 박막 트랜지스터를 포함할 수 있고, 게이트선이 전달하는 게이트 신호에 따라 제어되어 데이터선이 전달하는 데이터 전압을 화소 전극에 전달할 수 있다.

각 화소(PX)는 색 표시를 구현하기 위해서 기본색(primary color) 중 하나를 표시하거나(공간 분할) 각 화소(PX)가 시간에 따라 번갈아 기본색을 표시하여(시간 분할) 이들 기본색의 공간적, 시간적 합으로 원하는 색상이 인식되도록 할 수 있다. 서로 다른 기본색을 표시하는 인접한 복수의 화소(PX)는 함께 하나의 세트(도트라 함)를 이룰 수 있다.

제1 및 제2 게이트 구동부(400a, 400b)는 각각 신호 제어부(600)로부터 게이트 제어 신호(CONT1, CONT2)를 전달받아 이를 바탕으로 화소(PX)의 스위칭 소자를 턴온시킬 수 있는 게이트 온 전압(Von)과 턴오프시킬 수 있는 게이트 오프 전압(Voff)의 조합으로 이루어진 게이트 신호를 생성한다. 게이트 제어 신호(CONT1)는 주사 시작을 지시하는 주사 시작 신호, 게이트 온 전압(Von)의 출력 시기를 제어하는 게이트 클록 신호 등을 포함할 수 있다. 제1 및 제2 게이트 구동부(400a, 400b)는 표시판(300)의 게이트선(G1-Gn)과 연결되어 게이트 신호를 게이트선(G1-Gn)에 인가한다.

본 발명의 다른 실시예에 따르면 제1 및 제2 게이트 구동부(400a, 400b) 중 하나는 생략될 수도 있다.

제1 및 제2 데이터 구동부(500a, 500b)는 신호 제어부(600)로부터 각각 데이터 제어 신호(CONT3, CONT4) 및 영상 데이터(DAT1, DAT2)를 수신하여 각 영상 데이터(DAT1, DAT2)에 대응하는 계조 전압을 선택함으로써 영상 데이터(DAT1, DAT2)를 아날로그 데이터 신호인 데이터 전압을 생성한다. 데이터 구동부(500a, 500b)는 별도의 계조 전압 생성부(도시하지 않음)로부터 계조 전압을 제공받을 수도 있고, 한정된 수효의 기준 계조 전압만을 제공받고 이를 분압하여 전체 계조에 대한 계조 전압을 생성할 수도 있다. 계조 전압 또는 기준 계조 전압은 미리 저장된 감마 데이터를 바탕으로 생성될 수 있다. 감마 데이너는 서로 다른 2개 이상의 감마 곡선에 대한 정보를 포함할 수 있다.

제1 데이터 구동부(500a)는 표시판(300)의 상부 데이터선(DU1-DUm)과 연결되어 상부용 데이터 전압을 해당 상부 데이터선(DU1-DUm)에 인가한다. 제2 데이터 구동부(500b)는 표시판(300)의 하부 데이터선(DL1-DLm)과 연결되어 하부용 데이터 전압을 해당 하부 데이터선(DL1-DLm)에 인가한다.

신호 제어부(600)는 그래픽 제어부(700)로부터 입력 영상 신호(IDAT) 및 이의 표시를 제어하는 입력 제어 신호(ICON)를 수신한다. 입력 영상 신호(IDAT)는 각 화소(PX)의 휘도(luminance) 정보를 담고 있으며 휘도는 정해진 수효, 예를 들면 1024(=2¹⁰), 256(=2⁸) 또는 64(=2⁶) 개의 계조(gray)를 가지고 있다. 입력 제어 신호(ICON)의 예로는 수직 동기 신호(VSync)와 수평 동기 신호(HSync), 메인 클록 신호, 데이터 인에이블 신호 등이 있다. 신호 제어부(600)는 게이트 제어 신호(CONT1, CONT2) 및 데이터 제어 신호(CONT3, CONT4) 등을 생성하고, 입력 영상 신호(IDAT)와 입력 제어 신호(ICON)를 기초로 입력 영상 신호(IDAT)를 표시판(300)의 동작 조건에 맞게 적절히 사전 처리하여 예비 영상 데이터(preliminary image data)를 생성할 수 있다. 이러한 데이터의 사전 처리는 이웃한 프레임의 입력 영상 신호(IDAT)를 비교하여 현재 프레임의 입력 영상 신호(IDAT)의 계조를 적절히 보정하는 DCC 등의 처리를 포함할 수 있다.

도 1을 참조하면, 신호 제어부(600)는 입력 영상 신호(IDAT) 또는 예비 영상 데이터를 처리하여 영상 데이터(DAT1, DAT2)를 생성하는 데이터 처리부(660)를 포함한다. 특히 데이터 처리부(660)는 앞에서 설명한 표시판(300)의 데이터 처리 영역(TA)에 대한 데이터를 처리하여 영상 데이터(DAT1, DAT2)를 생성한다. 여기서 데이터의 처리란 데이터의 계조 값을 변경하는 것을 의미할 수 있다. 데이터 처리부(660)의 구체적인 동작에 대해서는 이후에 자세히 설명하기로 한다.

신호 제어부(600)는 게이트 제어 신호(CONT1, CONT2)를 각각 제1 및 제2 게이트 구동부(400a, 400b)로 내보내고, 데이터 제어 신호(CONT3, CONT4) 및 영상 데이터(DAT1, DAT2)를 각각 제1 및 제2 데이터 구동부(500a, 500b)로 내보낸다.

신호 제어부(600)는 적어도 한 프레임의 입력 영상 신호(IDAT) 또는 예비 영상 데이터(이후 이들을 간략히 데이터라 함)를 저장하는 메모리(650)를 포함할 수 있다. 메모리(650)는 도 1에 도시한 바와 같이 신호 제어부(600)와 별도로 마련되어 신호 제어부(600)와 연결되어 있을 수도 있다.

본 발명의 한 실시예에 따른 메모리(650)는 버스트 모드(burst mode)로 동작하는 듀얼 데이터 레이트(DDR) 메모리일 수 있으며, 예를 들어 DDR 동기식 동적 랜덤 액세스 메모리/동기식 그래픽 랜덤 액세스 메모리(DDR SDRAM/SGRAM)일 수 있다.

도 2를 참조하면, 본 발명의 한 실시예에 따른 메모리(650)는 동시 동작을 제공하기 위한 적어도 하나의 뱅크를 포함하며, 각 뱅크는 행렬 형태로 배치된 복수의 클러스터(Cls)를 포함할 수 있다. 각 뱅크는 예를 들어 4096 개의 행과 256 개의 열로 구성될 수 있다. 또한 클러스터(Cls)는 복수의 비트로 구성되며, 예를 들어 32비트로 구성될 수 있다. 예를 들어 한 화소(PX)에 대한 입력 영상 신호(IDAT)가 10비트로 구성되고 한 클러스터(Cls)가 32비트로 구성되는 경우 한 클러스터(Cls)는 하나의 도트를 구성하는 대략 세 화소(PX)에 대한 입력 영상 신호(IDAT)를 저장할 수 있다.

도 3을 참조하면, 메모리(650)는 버스트 모드(burst mode)로 동작할 수 있다. 버스트 모드는 한 번의 명령으로 메모리(650) 내의 최초 주소부터 연속한 주소에 저장된 소정 수의 데이터, 즉 클러스터를 순차적으로 읽거나 쓰도록 하는 모드이다. 버스트 모드를 사용하면 최초 명령 이후에 주소 설정을 위한 시간이 소요되는 것을 없앨 수 있어 고속으로 데이터를 읽거나 쓸 수 있다.

버스트 모드에서 한 번의 명령으로 처음 지정된 주소부터 연속해서 읽거나 기록되는 데이터의 길이를 버스트 길이(burst length)라 한다. 예를 들어 버스트 길이가 8인 경우 메모리(650) 안의 클러스터(Cls)를 8개 단위로 제어할 수 있다. 버스트 길이는 1 이상일 수 있다. 도 3은 버스트 길이가 a개(a는 1 이상의 자연수)인 경우를 도시하며, a개의 클러스터 단위로 연속해서 데이터를 읽거나 기록할 수 있다.

이와 같이 버스트 모드로 동작하는 메모리(650)를 사용해 데이터를 저장하고 출력하면 신호 제어부(600)는 메모리(650)의 버스트 길이 단위로 데이터를 처리할 수 있다.

도 4를 참조하면, 버스트 길이 단위로 처리된 데이터가 표시판(300)에 출력되면 하나의 화소행 안에서도 버스트 길이의 정수 배에 대응하는 N개(N은 2 이상의 자연수)의 화소(PX)를 포함하는 단위 블록(BU)을 단위로 하여 데이터를 처리할 수 있다. 도 4에서 표시판(300)의 가로 중심선(CL)에 접한 영역 중 지그재그로 구분된 영역은 단위 블록(BU)으로서 신호 제어부(600)의 데이터 처리부(660)에서의 데이터 처리 단위, 즉 버스트 길이의 정수 배에 대응할 수 있다. 단위 블록(BU)은 한 화소행 안에서 2개 이상의 연속한 화소(PX)를 포함할 수 있다.

단위 블록(BU)은 메모리(650) 및 입력 영상 신호(IDAT)의 비트 구성, 그리고 버스트 길이에 따라 달라질 수 있다. 예를 들어 하나의 클러스터(Cls)가 하나의 도트의 데이터를 저장하고 버스트 길이가 8인 경우 단위 블록(BU)은 8의 정수 배의 개수의 도트로 이루어질 수 있다.

도 1에 도시한 바와 달리 고해상도, 대면적의 표시 장치의 경우 복수의 신호 제어부가 마련될 수 있고, 제1 데이터 구동부(500a)와 제2 데이터 구동부(500b)는 각각 적어도 하나의 신호 제어부와 연결되어 제어될 수도 있다. 이 경우 그래픽 제어부(700)는 복수의 신호 제어부를 제어한다. 또한 각 신호 제어부는 버스트 모드로 동작하는 각각의 메모리를 포함하거나 메모리에 연결되어 있을 수 있다.

그러면 앞에서 설명한 도면과 함께 도 5 내지 도 8을 참조하여 본 발명의 한 실시예에 따른 표시 장치 및 그 구동 방법, 더 구체적으로 신호 제어부(600)의 데이터 처리 방법에 대해 설명한다.

도 5, 도 6, 도 7 및 도 8은 각각 본 발명의 한 실시예에 따른 표시 장치에서 데이터 처리를 위한 스티치 패턴의 한 예를 도시한 도면이다.

도 5를 참조하면, 본 발명의 한 실시예에 따른 제1 및 제2 데이터 구동부(500a, 500b)는 복수의 데이터 구동 칩(도시하지 않음)을 포함할 수 있고, 데이터 구동 칩은 표시판(300)의 위쪽 변 및 아래쪽 변에 각각 부착된 제1 및 제2 가요성 인쇄 회로막(flexible printed circuit film, FPC film)(520a, 520b) 위에 위치할 수 있다. 제1 및 제2 데이터 구동부(500a, 500b)의 데이터 구동 칩은 각각 한 쌍씩 마주할 수 있다.

제1 및 제2 가요성 인쇄 회로막(520a, 520b)은 표시판(300)을 제1 및 제2 인쇄 회로 기판(530a, 530b)에 전기적으로 연결한다. 제1 및 제2 인쇄 회로 기판(530a, 530b) 위에는 신호 제어부(600), 메모리(650) 등이 장착될 수 있다. 도 5에 도시한 바와 달리 제1 및 제2 데이터 구동부(500a, 500b)는 직접 표시판(300)의 주변 영역에 실장될 수도 있다.

앞에서 설명한 도면과 함께 도 5를 참조하면, 신호 제어부(600)는 그래픽 제어부((700)로부터 입력 영상 신호(IDAT) 및 입력 제어 신호(ICON)를 입력받고 이들을 바탕으로 게이트 제어 신호(CONT1, CONT2) 및 데이터 제어 신호(CONT3, CONT4)를 생성한다. 신호 제어부(600)는 또한 입력 영상 신호(IDAT)를 메모리(650)에 저장하였다가 앞에서 설명한 버스트 모드로 데이터를 읽어와 입력 영상 신호(IDAT)를 표시판(300)의 동작 조건에 맞게 적절히 사전 처리하여 예비 영상 데이터를 생성할 수 있다. 이러한 데이터의 사전 처리는 생략될 수도 있다.

신호 제어부(600)의 데이터 처리부(660)는 메모리(650)로부터 읽어온 입력 영상 신호(IDAT) 또는 예비 영상 데이터 중 표시판(300)의 가로 중심선(CL)에 접한 소정 영역의 데이터 처리 영역(TA)에 해당하는 데이터를 처리한다. 데이터 처리 영역(TA)의 데이터는 소정의 스티치 패턴(stitch pattern)에 대한 정보에 따라 처리된다.

스티치 패턴은 데이터 처리 영역(TA)의 화소(PX) 중 입력 영상 신호(IDAT) 또는 예비 영상 데이터의 데이터의 계조를 변환하는 패턴을 나타내며, 적어도 하나의 단위 패턴(PU)을 가질 수 있다. 예를 들어 스티치 패턴은 도 5에 도시한 바와 같이 가로 중심선(CL)을 따라 반복되는 복수의 단위 패턴(PU)을 가질 수 있다. 스티치 패턴은 이 밖에도 다양하게 설정될 수 있으며 스티치 패턴에 대한 정보는 신호 제어부(600) 안의 별도의 메모리에 저장될 수 있다. 단위 패턴(PU)이 포함하는 단위 블록(BU)의 개수 또는 단위 패턴(PU)의 모양은 본 발명의 목적에 따라 적절히 설정될 수 있다.

단위 패턴(PU)은 데이터 처리가 된 단위 블록(BU)과 데이터 처리가 되지 않은 단위 블록(BU)을 포함할 수 있다. 예를 들어 도 5에서 단위 패턴(PU)안에서 가로 중심선(CL)의 아래에 위치하는 단위 블록(BU) 중 데이터 처리 영역(TA) 이외의 단위 블록(BU)과 다르게 표시된 단위 블록(BU)은 데이터 처리된 부분이고 동일하게 표시된 단위 블록(BU)은 데이터 처리되지 않은 부분을 나타낸다.

더 구체적으로 도 5에 도시한 하나의 단위 패턴(PU)을 살펴보면, 단위 패턴(PU)은 네 개의 단위 블록(BU)을 포함할 수 있으며, 단위 패턴(PU)의 전체적인 모양은 대략 정사각형일 수 있다. 도 5에 도시한 스티치 패턴에 따르면, 가로 중심선(CL)을 기준으로 하부 표시판 영역(300b)의 일부 단위 블록(BU)(오른쪽 단위 블록)에 대해서는 원래 데이터에서 소정 계조를 빼거나 더하여 데이터 처리하고, 상부 표시판 영역(300a)의 일부 단위 블록(BU)(왼쪽 단위 블록)에 대해서는 원래 데이터에서 소정 계조를 하부 표시판 영역(300b)과 반대로 더하거나 뺀다. 도 5에서 상부 표시판 영역(300a)의 원래 데이터를 회색으로 표시하고 하부 표시판 영역(300b)의 원래 데이터를 흰색으로 표시하는 경우 단위 패턴(PU) 중 위쪽에 위치하는 단위 블록(BU) 중 흰색으로 표시된 부분과 아래쪽에 위치하는 단위 블록(BU) 중 회색으로 표시된 부분이 데이터 처리된 부분이다.

예를 들어, 제1 데이터 구동부(500a)에 입력되는 구동 전압이 제2 데이터 구동부(500b)에 입력되는 구동 전압보다 크거나 하부 표시판 영역(300b)의 신호 지연이 상부 표시판 영역(300a)의 신호 지연보다 커 동일 계조의 입력 영상 신호(IDAT)에 대해 대체로 상부 표시판 영역(300a)의 휘도가 하부 표시판 영역(300b)의 휘도보다 큰 경우를 살펴 본다. 이 경우 데이터 처리 영역(TA) 중 상부 표시판 영역(300a)의 일부 단위 블록에 대해서는 원래 데이터에서 소정 계조를 빼고 하부 표시판 영역(300b)의 일부 단위 블록에 대해서는 소정 계조를 더하여 스티치 패턴을 구현할 수 있다. 여기서 빼거나 더해지는 소정 계조는 상부 표시판 영역(300a)과 하부 표시판 영역(300b)의 동일한 계조에 대한 휘도 차이에 따라 결정될 수 있다. 소정 계조의 결정 방법에 대해서는 후에 설명하기로 한다.

이와 달리 단위 패턴(PU)의 단위 블록(BU) 중 가로 중심선(CL)을 기준으로 어느 한 쪽에 위치하는 단위 블록(BU)에 대해서는 데이터 처리를 하지 않을 수도 있다.

이와 같이 처리된 데이터는 영상 데이터(DAT1, DAT2)로서 각각 해당하는 제1 및 제2 데이터 구동부(500a, 500b)로 전송된다. 제1 및 제2 데이터 구동부(500a, 500b)는 영상 데이터(DAT1, DAT2)를 데이터 전압으로 변환한 후 이를 해당 상부 데이터선(DU1-Dum) 및 하부 데이터선(DL1-DLm)에 인가한다. 제1 및 제2 게이트 구동부(400a, 400b)는 신호 제어부(600)로부터의 게이트 제어 신호(CONT1, COTN2)에 따라 게이트 온 전압(Von)을 게이트선(G1-Gn)에 인가하여 게이트선(G1-Gn)에 연결된 스위칭 소자를 턴온시킨다. 그러면, 하부 및 상부 데이터선(DL1-DLm, DU1-DUm)에 인가된 데이터 전압이 턴온된 스위칭 소자를 통하여 해당 화소(PX)에 인가된다. 화소(PX)는 인가된 데이터 전압과 공통 전압의 차이로 충전되어 입력 영상 신호(IDAT)의 계조가 나타내는 휘도를 표시할 수 있다.

이와 같이 본 발명의 한 실시예에 따르면 표시판(300)을 상부 표시판 영역(300a)과 하부 표시판 영역(300b)으로 나누고 각각 제1 및 제2 데이터 구동부(500a, 500b)로 구동하는 듀얼 뱅크 방식에서 가로 중심선(CL)에 인접한 데이터 처리 영역(TA)의 데이터를 소정의 스티치 패턴에 따라 처리한다. 그러면 여러 요인에 의해 동일한 계조에 대해서 상부 표시판 영역(300a) 및 하부 표시판 영역(300b) 사이의 경계인 가로 중심선(CL) 부근에서 휘도 차이가 발생하는 경우에 그 휘도 차이가 가로 중심선(CL)을 중심으로 위 아래로 섞이게 되어 가로 중심선(CL) 부근의 가로줄이 시인되는 것을 줄일 수 있다. 특히 메모리(650)의 버스트 길이를 작게 할수록 데이터 처리 단위인 단위 블록(BU)을 더욱 작게 만들 수 있어 보다 세밀한 스티치 패턴 구성이 가능하고 가로줄이 시인되는 것을 더욱 확실히 줄일 수 있다.

도 6은 데이터 처리부(660)가 데이터를 처리하는 스티치 패턴의 다른 예를 도시한다. 도 6에 도시한 스티치 패턴의 단위 패턴(PU)은 16개의 단위 블록(BU)을 포함할 수 있다. 도 6에서 상부 표시판 영역(300a)의 원래 데이터를 회색으로 표시하고 하부 표시판 영역(300b)의 원래 데이터를 흰색으로 표시하는 경우 단위 패턴(PU) 중 위쪽에 위치하는 단위 블록(BU) 중 흰색으로 표시된 부분과 아래쪽에 위치하는 단위 블록(BU) 중 회색으로 표시된 부분이 데이터 처리되는 부분이다. 예를 들어 단위 패턴(PU) 중 가로 중심선(CL)을 중심으로 위쪽에 위치하는 단위 블록(BU) 중 일부, 예를 들어 세 개의 단위 블록(BU)은 데이터 처리되어 원래 데이터의 계조보다 크거나 작은 데이터로 표시된다. 반면 가로 중심선(CL)을 중심으로 아래쪽에 위치하는 단위 블록(BU) 중 일부, 예를 들어 세 개의 단위 블록(BU)은 가로 중심선(CL)을 중심으로 위쪽에 위치하는 단위 블록(BU)과는 반대로 데이터 처리되어 원래 데이터의 계조보다 작거나 큰 데이터로 표시된다. 단위 패턴(PU)에서 데이터 처리되는 부분의 위치는 다양하게 정해질 수 있다.

도 7 및 도 8을 참조하면, 본 발명의 한 실시예에 따른 데이터 처리부(660)가 데이터를 처리하는 패턴인 스티치 패턴은 도 5 및 도 6에 도시한 바와 달리 서로 다른 복수의 단위 패턴(PU1-PU8)을 포함할 수 있다. 복수의 단위 패턴(PU1-PU8)은 서로 동일한 수의 단위 블록(BU)을 포함할 수도 있고 서로 다른 수의 단위 블록(BU)을 포함할 수도 있다. 도 7은 각 단위 패턴(PU1-PU8)이 24개의 단위 블록(BU)을 포함하고 각 단위 패턴(PU1-PU8)의 전체적인 모양이 대략 직사각형인 예를 도시한다.

도 7은 스티치 패턴이 복수의 서로 다른 단위 패턴(PU1-PU8)을 한 개씩 포함하는 예를 도시하나, 이와 달리 복수의 서로 다른 단위 패턴(PU1-PU8)가 반복되며 배치될 수도 있다.

도 7 및 도 8을 참조하면, 본 발명의 한 실시예에 따른 데이터 처리부(660)가 데이터를 처리하는 패턴인 스티치 패턴은 프레임마다 다를 수 있다. 예를 들어, 도 7과 도 8에 도시된 스티치 패턴은 연속한 두 프레임에서의 스티치 패턴을 나타낸다. 연속한 두 프레임에서의 스티치 패턴은 동일한 형태의 복수의 단위 패턴(PU1-PU8)을 포함할 수 있고, 연속한 두 프레임에서 단위 패턴(PU1-PU8)의 배치 순서는 바뀔 수 있다. 이와 같이 소정 개수의 복수의 프레임마다 다른 모양의 스티치 패턴이 교대로 반복될 수 있다. 이에 따르면 프레임마다 휘도의 변화 없이 가로 중심선(CL) 부근의 스티치 패턴이 더욱 부드러운 경계면을 가질 수 있다.

이와 동시에 본 발명의 한 실시예에 따른 표시 장치의 한 화소(PX)는 하나의 입력 영상 신호(IDAT)에 대해 연속한 2개 이상의 프레임으로 이루어진 한 프레임 세트 동안 서로 다른 감마 곡선에 따른 데이터 전압을 인가받아 영상을 표시할 수 있으며 이를 시분할 구동이라 한다. 이를 위해 신호 제어부(600)는 하나의 입력 영상 신호(IDAT)를 하나의 프레임 세트를 구성하는 복수의 프레임으로 더블링할 수 있다. 감마 곡선은 입력 영상 신호(IDAT)의 계조에 대한 휘도 또는 투과율을 나타낸 곡선으로서 이를 바탕으로 계조 전압 또는 기준 계조 전압을 정할 수 있다.

더블링된 복수의 프레임에 적용되는 서로 다른 감마 곡선은 측면 시인성을 향상하기 위한 제1 및 제2 감마 곡선을 포함할 수 있다. 여기서 제1 감마 곡선에 따른 영상의 휘도는 제2 감마 곡선에 따른 영상의 휘도보다 높거나 같은 것으로 정의한다. 제1 감마 곡선에 따른 제1 및 제2 감마 곡선은 두 감마 곡선의 정면에서의 합성 감마 곡선이 표시 장치에 가장 적합하도록 정해진 정면 감마 곡선(예를 들어 감마 값이 2.2인 감마 곡선)과 일치하도록 하고 측면에서의 합성 감마 곡선이 정면 감마 곡선에 최대한 가깝게 되도록 조정될 수 있다.

한 프레임 세트가 두 프레임을 포함하는 경우 하나의 입력 영상 신호는 두 개의 프레임으로 더블링되고 두 프레임에는 서로 다른 감마 곡선이 적용되어 생성된 데이터 전압이 표시판(300)에 입력될 수 있다. 예를 들어 더블링된 두 프레임 중 하나는 제1 감마 곡선에 따른 영상(제1 영상이라 함)을 표시하고 나머지 한 프레임은 제2 감마 곡선에 따른 영상(제2 영상이라 함)을 표시할 수 있다. 이와 같이 시분할 구동에 따르면 연속한 프레임에서 서로 다른 감마 곡선에 따른 영상을 표시하므로 측면 시인성을 향상시킬 수 있다.

그러면 도 9 내지 도 11을 참조하여 본 발명의 한 실시예에 따른 표시 장치에 대하여 설명한다. 앞에서 설명한 실시예와 동일한 구성 요소에 대해서는 동일한 도면 부호를 부여하고, 동일한 설명은 생략한다.

도 9는 본 발명의 한 실시예에 따른 표시 장치의 블록도이다.

도 9를 참조하면 본 실시예에 따른 표시 장치는 앞에서 설명한 도 1에 도시한 표시 장치와 대부분 동일하나 아날로그-디지털 변환부(AD converter)(670)(AD 변환부라 함) 및 연산부(680)를 더 포함한다. 도 9에서 편의상 게이트 구동부의 도시는 생략하였다.

AD 변환부(670)는 상부 표시판 영역(300a)의 상부 데이터선(DU1-DUm) 중 한 상부 데이터선 상의 한 노드인 제1 피드백점(P1) 및 하부 표시판 영역(300b)의 하부 데이터선(DL1-DLm) 중 한 하부 데이터선 상의 한 노드인 제2 피드백점(P2)과 연결되어 있다. AD 변환부(670)는 제1 피드백점(P1) 및 제2 피드백점(P2)의 전압을 피드백받아 각각 AD 변환하여 제1 및 제2 디지털 데이터(A, B)를 생성한다. 제1 피드백점(P1) 및 제2 피드백점(P2)의 전압은 각각 제1 피드백점(P1) 및 제2 피드백점(P2)에 근접한 화소(PX)에 인가되는 데이터 전압으로 볼 수 있다. 따라서 표시판(300) 전체에 동일한 계조의 입력 영상 신호(IDAT)에 대응하는 데이터 전압을 입력하였을 때 제1 피드백점(P1) 및 제2 피드백점(P2)의 전압을 비교하면 동일한 계조의 입력 영상 신호(IDAT)에 대해 상부 표시판 영역(300a)과 하부 표시판 영역(300b)의 휘도 차이를 알아낼 수 있다. 이러한 휘도 차이는 앞에서 설명한 바와 같이 제1 및 제2 데이터 구동부(500a, 500b)의 구동 전압의 편차 또는 상부 및 하부 표시판 영역(300a, 300b)의 신호 지연의 차이 등 여러 요인에 기인할 수 있다.

연산부(680)는 AD 변환부(670)로부터 제1 및 제2 디지털 데이터(A, B)를 입력 받아 제1 및 제2 디지털 데이터(A, B)의 차이를 계산한다. 예를 들어 연산부(680)는 제1 디지털 데이터(A)에서 제2 디지털 데이터(B)를 빼고 그 차이의 절대값을 계산하여 계조 차이(C)를 얻을 수 있다. 계조 차이(C)는 신호 제어부(600)의 데이터 처리부(660)로 전달되어 앞에서 설명한 데이터 처리에 이용될 수 있다.

AD 변환부(670)는 및 연산부(680)는 신호 제어부(600) 또는 그래픽 제어부(700) 안에 포함되거나 인쇄 회로 기판 위에 별도로 마련될 수 있다.

그러면 이와 같은 계조 차이(C)를 이용하여 데이터 처리하는 방법에 대해 앞에서 설명한 도면과 함께 도 10 및 도 11을 참조하여 설명한다.

도 10은 본 발명의 한 실시예에 따른 표시 장치에서 데이터를 처리하는 방법을 보여주는 순서도이고, 도 11은 본 발명의 한 실시예에 따른 표시 장치에서 스티치 패턴의 한 단위 패턴에 대해 데이터 처리 방법을 도시한 도면이다.

도 9 및 도 10을 참조하면, 앞에서 설명한 바와 같이 표시판(300)에 동일한 계조의 입력 영상 신호(IDAT)에 대한 데이터 전압을 인가한다. 입력되는 입력 영상 신호(IDAT)는 최고 계조인 화이트일 수 있다. AD 변환부(670)가 제1 피드백점(P1) 및 제2 피드백점(P2)의 전압을 피드백 받아 AD 변환하여 제1 및 제2 디지털 데이터(A, B)를 생성하여 연산부(680)로 내보낸다(S1). 도 11을 참조하면, 표시판(300)의 가로 중심선(CL)을 기준으로 상부 표시판 영역(300a)의 제1 디지털 데이터(A)는 회색으로 표시하고 하부 표시판 영역(300b)의 제2 디지털 데이터(B)는 흰색으로 표시하였다.

다음, 연산부(680)는 제1 및 제2 디지털 데이터(A, B)의 차이를 계산한다. 도 10은 제1 디지털 데이터(A)에서 제2 디지털 데이터(B)를 빼는 경우를 예로 들어 도시한다.

상부 표시판 영역(300a)의 제1 디지털 데이터(A)가 하부 표시판 영역(300b)의 제2 디지털 데이터(B)보다 큰 경우에는 제1 디지털 데이터(A)에서 제2 디지털 데이터(B)를 뺀 값을 계조 차이(C)로 입력한다(S3). 이와 달리 상부 표시판 영역(300a)의 제1 디지털 데이터(A)가 하부 표시판 영역(300b)의 제2 디지털 데이터(B)보다 작은 경우에는 제2 디지털 데이터(B)에서 제1 디지털 데이터(A)를 뺀 값을 계조 차이(C)로 입력한다(S7).

다음, 미리 저장된 데이터 처리 영역(TA) 및 스티치 패턴을 읽어와 데이터 처리 영역(TA) 및 스티치 패턴을 결정한다(S4, S8).

다음, 제1 디지털 데이터(A)가 제2 디지털 데이터(B)보다 큰 경우에는 정해진 스티치 패턴에 따라 상부 표시판 영역(300a)의 데이터 처리 영역(TA)의 일부 단위 블록의 원래 데이터에서 계조 차이(C)를 뺀다(S5). 여기서 원래 데이터는 데이터 처리부(660)로 입력된 데이터를 의미한다. 이와 함께 정해진 스티치 패턴에 따라 하부 표시판 영역(300b)의 데이터 처리 영역(TA)의 일부 단위 블록의 원래 데이터에서 계조 차이(C)를 더한다(S6). 단계(S5) 및 단계(S6)의 순서는 바뀔 수 있다.

제1 디지털 데이터(A)가 제2 디지털 데이터(B)보다 작은 경우에는 정해진 스티치 패턴에 따라 상부 표시판 영역(300a)의 데이터 처리 영역(TA)의 일부 단위 블록의 원래 데이터에서 계조 차이(C)를 더한다(S9). 이와 함께 정해진 스티치 패턴에 따라 하부 표시판 영역(300b)의 데이터 처리 영역(TA)의 일부 단위 블록의 원래 데이터에서 계조 차이(C)를 뺀다(S10). 단계(S9) 및 단계(S10)의 순서는 바뀔 수 있다.

도 11의 오른쪽에 도시한 스티치 패턴의 단위 패턴(PU)은 앞에서 설명한 도 6에 도시한 단위 패턴(PU)가 동일하다. 가로 중심선(CL)을 기준으로 상부에 위치하며 흰색으로 표시된 세 개의 단위 블록(BU)에 대해서는 원래 데이터에서 계조 차이(C)를 빼거나 더하고, 가로 중심선(CL)을 기준으로 하부에 위치하며 회색으로 표시된 세 개의 단위 블록(BU)에 대해서는 가로 중심선(CL)을 기준으로 상부에 위치한 단위 블록(BU)과는 반대로 원래 데이터에서 계조 차이(C)를 더하거나 뺄 수 있다.

이와 같이 처리된 데이터는 영상 데이터(DAT1, DAT2)로서 제1 및 제2 데이터 구동부(500a, 500b)로 출력된다(S11).

제1 디지털 데이터(A)와 제2 디지털 데이터(B)가 동일한 경우에는 위에서 설명한 두 루트 중 어느 한 루트를 따를 수도 있고 데이터 처리 없이 영상 데이터(DAT1, DAT2)로서 출력될 수도 있다.

이와 같이 본 발명의 실시예에 따르면 듀얼 뱅크 방식에서 상부 표시판 영역(300a) 및 하부 표시판 영역(300b) 사이의 휘도 차이를 피드백 받아 이를 바탕으로 소정 계조인 계조 차이를 계산한다. 이러한 계조 차이를 이용해 데이터 처리 영역(TA)의 데이터를 소정의 스티치 패턴에 따라 데이터 처리한다. 따라서 상부 표시판 영역(300a) 및 하부 표시판 영역(300b) 사이의 휘도 차이가 가로 중심선(CL) 부근에서 섞이게 되어 가로줄이 시인되는 것을 막을 수 있다.

그러면 도 12 내지 도 14를 참조하여 본 발명의 한 실시예에 따른 표시 장치에서 제1 및 제2 피드백점(P1, P2)의 전압을 피드백하는 구체적인 방법에 대해 설명한다. 앞에서 설명한 실시예와 동일한 구성 요소에 대해서는 동일한 도면 부호를 부여하고, 동일한 설명은 생략한다.

도 12, 도 13 및 도 14는 각각 본 발명의 한 실시예에 따른 표시 장치의 블록도이다. 도 12 내지 도 14에서는 편의상 제1 및 제2 가요성 인쇄 회로막(520a, 520b) 각각에 하나씩의 데이터선이 연결된 것으로 도시하였으나 제1 및 제2 가요성 인쇄 회로막(520a, 520b) 각각에 위치하는 데이터 구동 칩에는 복수의 데이터선이 연결되어 있다.

먼저 도 12를 참조하면, 본 실시예에 따른 표시 장치는 앞에서 설명한 여러 실시예에 따른 표시 장치와 대부분 동일하나, 표시판(300)에 제1 및 제2 피드백선(SL1, SL2)이 더 형성되어 있다. 제1 및 제2 피드백선(SL1, SL2)은 상부 데이터선(DU1-Dum) 및 하부 데이터선(DL1-DLm)에 대체로 나란하게 뻗을 수 있으며, 제1 및 제2 데이터 구동부(500a, 500b)의 데이터 구동 칩의 더미 핀(DMP1, DMP2)을 통해 표시판(300)의 바깥에 위치하는 AD 변환부와 연결될 수 있다. 제1 및 제2 피드백선(SL1, SL2)은 표시판(300)의 표시 영역 안에 위치할 수도 있고 표시 영역 주변의 주변 영역에 위치할 수도 있다.

본 실시예에 따른 AD 변환부는 하나로 마련될 수도 있으나 도 12에 도시한 바와 같이 서로 분리되어 있는 제1 및 제2 AD 변환부(670a, 670b)를 포함할 수도 있다. 제1 및 제2 AD 변환부(670a, 670b) 각각은 제1 및 제2 피드백선(SL1, SL2)과 연결되어 제1 피드백점(P1) 및 제2 피드백점(P2)의 전압을 각각 전달받아 이를 각각 AD 변환하여 제1 및 제2 디지털 데이터(A, B)를 각각 생성할 수 있다.

본 실시예에 따른 제1 및 제2 데이터 구동부(500a, 500b)는 각각의 제1 및 제2 신호 제어부(600a, 600b)와 연결되어 데이터 제어 신호(CONT3, CONT4) 및 영상 데이터(DAT1, DAT2)를 입력받을 수 있다. 제1 및 제2 신호 제어부(600a, 600b)는 그래픽 제어부(도시하지 않음)으로부터 각각의 입력 제어 신호(ICON1, ICON2) 및 입력 영상 신호(IDAT1, IDAT2)를 입력받아 처리할 수 있다. 제1 신호 제어부(600a)는 제1 데이터 처리부(660a)를 포함할 수 있고, 제2 신호 제어부(600b)는 제2 데이터 처리부(660b)를 포함할 수 있다. 또한 제1 및 제2 신호 제어부(600a, 600b)는 버스트 모드로 동작하는 각각의 메모리(도시하지 않음)를 포함하거나 메모리에 연결되어 있을 수 있다.

또한 제1 신호 제어부(600a)는 제1 연산부(680a)를 포함할 수 있고, 제2 신호 제어부(600b)는 제2 연산부(680b)를 포함할 수 있다. 제1 연산부(680a) 및 제2 연산부(680b)는 각각 제1 및 제2 AD 변환부(670a, 670b) 로부터 제1 및 제2 디지털 데이터(A, B)를 입력받아 계조 차이를 생성할 수 있다.

본 발명의 다른 실시예에 따르면 제1 연산부(680a) 및 제2 연산부(680b)는 도 9와 같이 하나로 마련될 수도 있고, 제1 및 제2 신호 제어부(600a, 600b)와 별도로 마련되거나 그래픽 제어부(700)에 포함될 수도 있다.

제1 및 제2 AD 변환부(670a, 670b)는 제1 및 제2 신호 제어부(600a, 600b) 안에 각각 포함될 수도 있고 그래픽 제어부(700)에 포함될 수도 있다.

특히 본 실시예에서 제1 피드백점(P1)은 상부 데이터선(DU1-DUm) 중 한 상부 데이터선의 끝 부분 중 가로 중심선(CL) 부근의 끝 부분일 수 있고, 제2 피드백점(P2)은 하부 데이터선(DL1-DLm) 중 한 하부 데이터선의 끝 부분 중 가로 중심선(CL) 부근의 끝 부분일 수 있다. 이에 따르면 상부 표시판 영역(300a)과 하부 표시판 영역(300b)의 휘도 차이가 가장 크며 휘도 차이가 쉽게 시인될 수 있는 가로 중심선(CL) 부근에서의 계조 차이에 대한 정보를 더욱 정확히 얻을 수 있어 가로줄이 시인되는 것을 더욱 효과적으로 방지할 수 있다.

다음 도 13을 참조하면, 본 실시예에 따른 표시 장치는 도 12에 도시한 실시예에 따른 표시 장치와 대부분 동일하나, 표시판(300)에 제1 및 제2 피드백선(SL1, SL2)이 존재하지 않을 수 있다. 이 경우 제1 AD 변환부(670a)는 제1 데이터 구동부(500a)의 어느 한 데이터 구동 칩의 출력 핀과 접속되어 이 출력 핀을 제1 피드백점(P1)으로 할 수 있다. 제2 AD 변환부(670b)는 제2 데이터 구동부(500b)의 어느 한 데이터 구동 칩의 출력 핀과 접속되어 이 출력 핀을 제2 피드백점(P2)으로 할 수 있다.

제1 AD 변환부(670a)는 제1 피드백점(P1)의 전압을 AD 변환하여 제1 디지털 데이터(A)를 생성하고, 제2 AD 변환부(670b)는 제2 피드백점(P2)의 전압을 AD 변환하여 제2 디지털 데이터(B)를 생성한다. 제1 및 제2 디지털 데이터(A, B)는 그래픽 제어부(700)로 전달되어 여기서 계조 차이(C)를 계산할 수 있다. 그러나 본 발명의 다른 실시예에 따르면 제1 및 제2 디지털 데이터(A, B)는 별도의 한 연산부(도시하지 않음)에 전달되어 계조 차이(C)를 계산할 수도 있다.

이와 같이 계산된 계조 차이(C)는 제1 및 제2 신호 제어부(600a, 600b)로 각각 전달되어 데이터 처리에 이용될 수 있다.

본 실시예에 따르면 상부 표시판 영역(300a)과 하부 표시판 영역(300b)의 신호 지연에 따른 휘도 차이를 반영하기는 힘드나 제1 및 제2 데이터 구동부(500a, 500b)의 구동 전압 차이 등에 의한 동일 계조의 휘도 차이가 존재 할 경우 이를 피드백받아 데이터 처리시 이용하여 가로줄이 시인되는 것을 막을 수 있다.

다음 도 14를 참조하면, 본 실시예에 따른 표시 장치는 도 12에 도시한 실시예에 따른 표시 장치와 대부분 동일하나, 복수의 제1 피드백점(P1_1-P1_6)의 및 복수의 제2 피드백점(P2_1-P2_6)이 존재할 수 있다. 구체적으로 제1 데이터 구동부(500a) 및 제2 데이터 구동부(500b)가 각각 복수의 데이터 구동 칩을 포함할 때, 각 데이터 구동 칩과 연결된 상부 데이터선(DU1-Dum) 또는 하부 데이터선(DL1-DLm) 중 어느 한 데이터선이 각각의 제1 피드백점(P1_1-P1_6) 또는 제2 피드백점(P2_1-P2_6)을 포함할 수 있다. 그러나 도 14에 도시한 바와 달리 제1 데이터 구동부(500a)의 데이터 구동 칩 중 일부만이 제1 피드백점(P1_1-P1_6)을 포함하는 상부 데이터선(DU1-DUm)과 연결되고, 제2 데이터 구동부(500b)의 데이터 구동 칩 중 일부만이 제2 피드백점(P2_1-P2_6)을 포함하는 하부 데이터선(DL1-DLm)과 연결될 수도 있다.

표시판(300)은 가로 중심선(CL)에 인접하여 가로 방향으로 뻗으며 가로 중심선(CL)을 중심으로 서로 반대 쪽에 위치하는 한 쌍의 신호 전달선(SLb1, SLb2)을 더 포함할 수 있다. 제1 피드백선(SL1)은 상부의 신호 전달선(SLb1)과 연결되고 제1 피드백선(SL2)은 하부의 신호 전달선(SLb2)과 연결될 수 있다.

복수의 제1 피드백점(P1_1-P1_6)은 각각 스위치를 통해 상부의 신호 전달선(SLb1)과 연결될 수 있고, 복수의 제2 피드백점(P2_1-P2_6)은 각각 스위치를 통해 하부의 신호 전달선(SLb2)과 연결될 수 있다. 상부의 신호 전달선(SLb1)과 복수의 제1 피드백점(P1_1-P1_6) 사이에 연결된 복수의 스위치는 시간차를 두고 순차적으로 온(on)되어 제1 피드백점(P1_1-P1_6)의 전압을 제1 및 제2 AD 변환부(670a, 670b)에 보낼 수 있다. 마찬가지로 하부의 신호 전달선(SLb2)과 복수의 제2 피드백점(P2_1-P2_6) 사이에 연결된 복수의 스위치는 시간차를 두고 순차적으로 온(on)되어 제2 피드백점(P2_1-P2_6)의 전압을 제1 및 제2 AD 변환부(670a, 670b)에 보낼 수 있다.

제1 및 제2 AD 변환부(670a, 670b)는 차례대로 입력된 피드백 전압을 각각 AD 변환하여 상부 표시판 영역(300a)의 복수의 제1 피드백점(P1_1-P1_6)에 대한 복수의 제1 디지털 데이터(A) 및 하부 표시판 영역(300b)의 복수의 제2 피드백점(P2_1-P2_6)에 대한 복수의 제2 디지털 데이터(B)를 생성할 수 있다.

제1 및 제2 데이터 구동부(500a, 500b)의 .서로 대응하는 데이터 구동 칩이 쌍을 이룰 때 서로 다른 데이터 구동 칩 쌍에 대해 각각의 독립적인 계조 차이(C)를 생성할 수 있고 표시판(300)의 영역에 따른 휘도 차이를 정확하게 파악할 수 있다. 이와 같이 생성된 계조 차이(C)를 이용하여 데이터 처리 영역(TA)의 데이터를 처리하면 가로줄이 시인되는 것을 더욱 확실히 방지할 수 있다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

300: 표시판 400a, 400b: 게이트 구동부
500a, 500b: 데이터 구동부 600, 600a, 600b: 신호 제어부
650: 메모리 660, 660a, 660b: 데이터 처리부
670, 670a, 670b: AD 변환부 680, 680a, 680b: 연산부
700: 그래픽 제어부 BU: 단위 블록
PU: 단위 패턴

Claims

행렬 형태로 배열된 복수의 화소, 가로 중심선을 기준으로 제1측의 제1 표시판 영역에 위치하는 복수의 제1 데이터선, 그리고 상기 가로 중심선을 기준으로 상기 제1측에 반대인 제2측의 제2 표시판 영역에 위치하는 복수의 제2 데이터선을 포함하는 표시판, 상기 복수의 제1 데이터선에 데이터 전압을 인가하는 제1 데이터 구동부, 그리고 상기 복수의 제2 데이터선에 데이터 전압을 인가하는 제2 데이터 구동부를 포함하는 표시 장치의 구동 방법으로서,
상기 복수의 화소 중 일부 화소의 계조를 변환하기 위한 스티치 패턴에 대한 정보를 저장하는 단계,
상기 표시판의 상기 가로 중심선 부근에 위치하며 복수의 화소를 포함하는 데이터 처리 영역을 설정하는 단계, 그리고
상기 스티치 패턴에 대한 정보에 따라 상기 데이터 처리 영역의 상기 복수의 화소 중 일부 화소에 대한 데이터의 계조를 변경하는 데이터 처리를 행하는 단계
를 포함하며,
상기 가로 중심선은 직선인 표시 장치의 구동 방법.
제1항에서,
상기 스티치 패턴은 적어도 하나의 단위 패턴을 포함하고,
상기 적어도 하나의 단위 패턴 각각은 복수의 단위 블록을 포함하고,
상기 복수의 단위 블록 각각은 한 화소행의 화소 중 N개의 화소를 포함하고,
상기 N은 2 이상이고 상기 한 화소행의 화소의 수보다 작은
표시 장치의 구동 방법.
제2항에서,
외부로부터 입력 영상 신호를 저장하고 2 이상의 버스트 길이로 상기 입력 영상 신호를 출력하는 단계를 더 포함하고,
상기 N은 상기 버스트 길이의 정수 배에 대응하는
표시 장치의 구동 방법.
제3항에서,
상기 단위 패턴은 상기 가로 중심선을 기준으로 상기 제1측에 위치하는 적어도 하나의 제1 단위 블록 및 상기 제2측에 위치하는 적어도 하나의 제2 단위 블록을 포함하고,
상기 데이터 처리를 행하는 단계에서 상기 적어도 하나의 제1 단위 블록 및 상기 적어도 하나의 제2 단위 블록 중 적어도 하나에 대해 행하여지는
표시 장치의 구동 방법.
제4항에서,
상기 데이터 처리를 행하는 단계에서 상기 적어도 하나의 제1 단위 블록 중 일부 단위 블록에 대해 상기 데이터에서 소정의 계조 차이를 더하거나 빼는 표시 장치의 구동 방법.
제5항에서,
상기 데이터 처리를 행하는 단계에서 상기 적어도 하나의 제2 단위 블록 중 일부 단위 블록에 대해 상기 데이터에서 상기 계조 차이를 빼거나 더하는 표시 장치의 구동 방법.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
행렬 형태로 배열된 복수의 화소, 가로 중심선을 기준으로 제1측의 제1 표시판 영역에 위치하는 복수의 제1 데이터선, 그리고 상기 가로 중심선을 기준으로 상기 제1측에 반대인 제2측의 제2 표시판 영역에 위치하는 복수의 제2 데이터선을 포함하는 표시판, 상기 복수의 제1 데이터선에 데이터 전압을 인가하는 제1 데이터 구동부, 그리고 상기 복수의 제2 데이터선에 데이터 전압을 인가하는 제2 데이터 구동부를 포함하는 표시 장치의 구동 방법으로서,
스티치 패턴에 대한 정보를 저장하는 단계,
상기 표시판의 상기 가로 중심선 부근에 위치하며 복수의 화소를 포함하는 데이터 처리 영역을 설정하는 단계,
상기 스티치 패턴에 대한 정보에 따라 상기 데이터 처리 영역의 상기 복수의 화소 중 일부 화소에 대한 데이터의 계조를 변경하는 데이터 처리를 행하는 단계,
상기 복수의 제1 데이터선이 포함하는 적어도 하나의 제1 피드백점의 전압을 피드백하는 단계,
상기 복수의 제2 데이터선이 포함하는 적어도 하나의 제2 피드백점의 전압을 피드백하는 단계, 그리고
상기 피드백한 전압들을 AD 변환하여 제1 디지털 데이터 및 제2 디지털 데이터를 생성하는 단계를
포함하는 표시 장치의 구동 방법.
제15항에서,
상기 제1 및 제2 디지털 데이터의 차이를 계산하여 계조 차이를 생성하는 단계를 더 포함하는 표시 장치의 구동 방법.
제16항에서,
상기 스티치 패턴은 적어도 하나의 단위 패턴을 포함하고,
상기 적어도 하나의 단위 패턴 각각은 복수의 단위 블록을 포함하며,
상기 복수의 단위 블록 각각은 한 화소행의 화소 중 N개의 화소를 포함하고,
상기 N은 2 이상이고 상기 한 화소행의 화소의 수보다 작은 스티치 패턴은 적어도 하나의 단위 패턴을 포함하며,
상기 제1 디지털 데이터가 상기 제2 디지털 데이터보다 클 때,
상기 단위 패턴의 상기 적어도 하나의 제1 단위 블록 중 일부 단위 블록에 대해 상기 데이터에서 상기 계조 차이를 빼는 단계, 그리고
상기 단위 패턴의 상기 적어도 하나의 제2 단위 블록 중 일부 단위 블록에 대해 상기 데이터에서 상기 계조 차이를 더하는 단계
를 포함하는 표시 장치의 구동 방법.
제15항에서,
상기 복수의 제1 데이터선이 복수의 제1 피드백점을 포함하고, 상기 복수의 제2 데이터선이 복수의 제2 피드백점을 포함할 때,
상기 복수의 제1 피드백점의 전압이 순차적으로 피드백되고,
상기 복수의 제2 피드백점의 전압이 순차적으로 피드백되는
표시 장치의 구동 방법.
제15항에서,
상기 제1 피드백점은 상기 제1 데이터 구동부의 출력 핀에 위치하고,
상기 제2 피드백점은 상기 제2 데이터 구동부의 출력 핀에 위치하는
표시 장치의 구동 방법.
행렬 형태로 배열된 복수의 화소, 가로 중심선을 기준으로 제1측의 제1 표시판 영역에 위치하는 복수의 제1 데이터선, 그리고 상기 가로 중심선을 기준으로 상기 제1측에 반대인 제2측의 제2 표시판 영역에 위치하는 복수의 제2 데이터선을 포함하는 표시판,
상기 복수의 제1 데이터선에 데이터 전압을 인가하는 제1 데이터 구동부,
상기 복수의 제2 데이터선에 데이터 전압을 인가하는 제2 데이터 구동부,
상기 제1 및 제2 데이터 구동부를 제어하며 데이터 처리부를 포함하는 신호 제어부
를 포함하고,
상기 데이터 처리부는 상기 복수의 화소 중 일부 화소의 계조를 변환하기 위한 스티치 패턴에 대한 정보에 따라 상기 표시판의 상기 가로 중심선 부근의 데이터 처리 영역의 상기 복수의 화소 중 일부 화소에 대한 데이터의 계조를 변경하는 데이터 처리를 통해 영상 데이터를 생성하며,
상기 가로 중심선은 직선인
표시 장치.
제20항에서,
상기 스티치 패턴은 적어도 하나의 단위 패턴을 포함하고,
상기 적어도 하나의 단위 패턴 각각은 복수의 단위 블록을 포함하고,
상기 복수의 단위 블록 각각은 한 화소행의 화소 중 N개의 화소를 포함하고,
상기 N은 2 이상이고 상기 한 화소행의 화소의 수보다 작은
표시 장치.
제21항에서,
상기 신호 제어부가 입력받는 입력 영상 신호를 저장하며 2 이상의 버스트 길이로 상기 입력 영상 신호를 출력하는 메모리를 더 포함하고,
상기 N은 상기 메모리의 상기 버스트 길이의 정수 배에 대응하는
표시 장치.
제22항에서,
상기 단위 패턴은 상기 가로 중심선을 기준으로 상기 제1측에 위치하는 적어도 하나의 제1 단위 블록 및 상기 제2측에 위치하는 적어도 하나의 제2 단위 블록을 포함하고,
상기 적어도 하나의 제1 단위 블록 및 상기 적어도 하나의 제2 단위 블록 중 적어도 하나에 대해 상기 데이터 처리를 행하는
표시 장치.
제23항에서,
상기 적어도 하나의 제1 단위 블록 중 일부 단위 블록에 대해 상기 데이터에서 소정의 계조 차이를 더하거나 빼는 표시 장치.
제24항에서,
상기 적어도 하나의 제2 단위 블록 중 일부 단위 블록에 대해 상기 데이터에서 상기 계조 차이를 빼거나 더하는 표시 장치.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
행렬 형태로 배열된 복수의 화소, 가로 중심선을 기준으로 제1측의 제1 표시판 영역에 위치하는 복수의 제1 데이터선, 그리고 상기 가로 중심선을 기준으로 상기 제1측에 반대인 제2측의 제2 표시판 영역에 위치하는 복수의 제2 데이터선을 포함하는 표시판,
상기 복수의 제1 데이터선에 데이터 전압을 인가하는 제1 데이터 구동부,
상기 복수의 제2 데이터선에 데이터 전압을 인가하는 제2 데이터 구동부,
상기 제1 및 제2 데이터 구동부를 제어하며 데이터 처리부를 포함하는 신호 제어부를 포함하고,
상기 복수의 제1 데이터선은 적어도 하나의 제1 피드백점을 포함하며,
상기 복수의 제2 데이터선은 적어도 하나의 제2 피드백점을 포함하고,
상기 제1 피드백점의 전압 및 상기 제2 피드백점의 전압을 각각 인가받고 상기 인가받은 전압을 AD 변환하여 제1 디지털 데이터 및 제2 디지털 데이터를 생성하는 AD 변환부를 포함하며,
상기 데이터 처리부는 스티치 패턴에 대한 정보에 따라 상기 표시판의 상기 가로 중심선 부근의 데이터 처리 영역의 상기 복수의 화소 중 일부 화소에 대한 데이터의 계조를 변경하는 데이터 처리를 통해 영상 데이터를 생성하는
표시 장치.
제38항에서,
상기 제1 및 제2 디지털 데이터의 차이를 계산하여 소정의 계조 차이를 생성하는 연산부를 더 포함하는 표시 장치.
제39항에서,
상기 스티치 패턴은 적어도 하나의 단위 패턴을 포함하고,
상기 적어도 하나의 단위 패턴 각각은 복수의 단위 블록을 포함하며,
상기 복수의 단위 블록 각각은 한 화소행의 화소 중 N개의 화소를 포함하고,
상기 N은 2 이상이고 상기 한 화소행의 화소의 수보다 작은 스티치 패턴은 적어도 하나의 단위 패턴을 포함하며,
상기 제1 디지털 데이터가 상기 제2 디지털 데이터보다 클 때,
상기 단위 패턴의 상기 적어도 하나의 제1 단위 블록 중 일부 단위 블록에 대해 상기 데이터에서 상기 계조 차이를 빼고,
상기 단위 패턴의 상기 적어도 하나의 제2 단위 블록 중 일부 단위 블록에 대해 상기 데이터에서 상기 계조 차이를 더하는
표시 장치.
제38항에서,
상기 제1 피드백점은 상기 복수의 제1 데이터선 중 적어도 하나의 끝 부분에 위치하고,
상기 제2 피드백점은 상기 복수의 제2 데이터선 중 적어도 하나의 끝 부분에 위치하는
표시 장치.
제41항에서,
상기 제1 피드백점과 상기 AD 변환부 사이를 연결하는 제1 피드백선 및 상기 제2 피드백점과 상기 AD 변환부 사이를 연결하는 제2 피드백선을 더 포함하는 표시 장치.
제42항에서,
상기 제1 피드백선과 상기 제2 피드백선은 상기 제1 및 제2 데이터 구동부의 적어도 하나의 데이터 구동 칩의 더미 핀을 통해 상기 AD 변환부와 연결되는 표시 장치.
제42항에서,
상기 복수의 제1 데이터선이 복수의 제1 피드백점을 포함하고, 상기 복수의 제2 데이터선이 복수의 제2 피드백점을 포함할 때,
상기 복수의 제1 피드백점은 상기 제1 피드백선과 복수의 제1 스위치를 통해 연결되고, 상기 복수의 제2 피드백점은 상기 제2 피드백선과 복수의 제2 스위치를 통해 연결되는
표시 장치.
제44항에서,
상기 복수의 제1 스위치 및 상기 복수의 제2 스위치는 각각 시간차를 두고 온되는 표시 장치.
제38항에서,
상기 제1 피드백점은 상기 제1 데이터 구동부의 출력 핀에 위치하고,
상기 제2 피드백점은 상기 제2 데이터 구동부의 출력 핀에 위치하는
표시 장치.