[go: up one dir, main page]

KR102050438B1 - 산화물 박막 트랜지스터의 제조 방법 - Google Patents

산화물 박막 트랜지스터의 제조 방법 Download PDF

Info

Publication number
KR102050438B1
KR102050438B1 KR1020120136738A KR20120136738A KR102050438B1 KR 102050438 B1 KR102050438 B1 KR 102050438B1 KR 1020120136738 A KR1020120136738 A KR 1020120136738A KR 20120136738 A KR20120136738 A KR 20120136738A KR 102050438 B1 KR102050438 B1 KR 102050438B1
Authority
KR
South Korea
Prior art keywords
source
forming
layer
pattern
data metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020120136738A
Other languages
English (en)
Other versions
KR20140072253A (ko
Inventor
박상무
김봉철
하찬기
권진우
이형조
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020120136738A priority Critical patent/KR102050438B1/ko
Priority to US14/055,553 priority patent/US9117846B2/en
Priority to CN201310548204.4A priority patent/CN103855030B/zh
Publication of KR20140072253A publication Critical patent/KR20140072253A/ko
Application granted granted Critical
Publication of KR102050438B1 publication Critical patent/KR102050438B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Thin Film Transistor (AREA)

Abstract

본 발명은 데이터 금속층을 이중층으로 형성하고, 데이터 금속층을 패터닝하여 소스, 드레인 전극을 형성할 때, 습식 식각 및 건식 식각을 차례로 진행하여, 식각 차단층을 제거하여도 소스, 드레인 전극 형성 시 산화물 반도체층이 손상되는 것을 방지할 수 있는 산화물 박막 트랜지스터의 제조 방법에 관한 것으로, 기판 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극을 포함하는 상기 기판 전면에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에 산화물 반도체층을 형성하는 단계; 상기 산화물 반도체층을 포함하는 상기 기판 전면에 하부 데이터 금속층 및 상부 데이터 금속층을 차례로 형성하는 단계; 습식 식각 방법으로 상기 상부 데이터 금속층을 패터닝하여 상부 소스 패턴 및 상부 드레인 패턴을 형성하는 단계; 상기 상부 소스 패턴 및 상부 드레인 패턴을 마스크로 이용하는 건식 식각 방법으로 상기 하부 데이터 금속층을 패터닝하여 하부 소스 패턴 및 하부 드레인 패턴을 형성하여, 상기 하부 소스 패턴과 상기 상부 소스 패턴을 포함하는 소스 전극 및 상기 상기 하부 드레인 패턴과 상기 상부 드레인 패턴을 포함하며 상기 소스 전극과 일정 간격 이격 형성되는 드레인 전극을 형성하는 단계; 상기 소스, 드레인 전극을 포함한 상기 기판 전면에 제 1 보호막을 형성하는 단계; 상기 산화물 반도체층을 열처리하는 단계; 및 상기 제 1 보호막 전면에 제 2 보호막을 형성하는 단계를 포함한다.

Description

산화물 박막 트랜지스터의 제조 방법{METHOD FOR FABRICATING OXIDE THIN FILM TRANSISTOR}
본 발명은 산화물 박막 트랜지스터에 관한 것으로, 식각 차단층을 제거한 산화물 박막 트랜지스터의 제조 방법에 관한 것이다.
다양한 정보를 화면으로 구현하는 영상 표시 장치는 정보 통신 시대의 핵심 기술로, 더 얇고 더 가볍고 휴대가 가능하면서도 고성능의 방향으로 발전하고 있다. 특히, 공간성, 편리성의 추구로 구부릴 수 있는 플렉시블 디스플레이가 요구되면서 평판 표시 장치로 유기 발광층의 발광량을 제어하는 유기 발광 다이오드 표시 장치(Organic Light Emitting Diode Display Device)가 근래에 각광받고 있다.
유기 발광 다이오드 표시 장치는 박막 트랜지스터(Thin Film Transistor; TFT)가 형성된 기판, 기판 상에 형성된 유기 발광 다이오드(Organic Light Emitting Diode; OLED) 및 유기 발광 다이오드를 덮도록 형성된 인캡슐레이션층을 포함한다.
기판 상에 형성된 박막 트랜지스터는 게이트 배선과 데이터 배선이 교차하여 정의된 서브 화소 영역마다 형성된다. 그리고, 제 1 전극, 유기 발광층 및 제 2 전극을 포함하는 유기 발광 다이오드는 각 서브 화소 영역에 형성된 박막 트랜지스터와 접속된다.
상기와 같은 유기 발광 다이오드 표시 장치는 박막 트랜지스터의 전기적 신호에 의해 제 1 전극으로부터 정공이 제 2 전극으로부터 전자가 유기 발광층으로 주입된다. 그리고, 유기 발광층에서 쌍을 이룬 전자와 정공은 여기상태로부터 기저상태로 떨어지면서 발광한다.
이 때, 박막 트랜지스터는 반도체층으로 비정질 실리콘을 이용하는 비정질 실리콘 박막 트랜지스터(Amorphous Silicon TFT), 반도체층으로 IGZO(Indium Galium Zinc Oxide), ZnO(Zinc Oxide), TiO(Titanium Oxide)등의 산화물을 사용하는 산화물 박막 트랜지스터(Oxide TFT), 반도체층으로 유기물을 사용하는 유기 박막 트랜지스터(Organic TFT) 및 반도체층으로 다결정 실리콘을 이용하는 다결정 실리콘 박막 트랜지스터(Poly Silicon TFT) 등에서 선택될 수 있다.
도 1은 일반적인 산화물 박막 트랜지스터의 단면도이다.
도 1과 같이, 일반적인 산화물 박막 트랜지스터는 기판(10) 상에 형성된 게이트 전극(11), 게이트 절연막(12), 산화물 반도체층(13), 소스, 드레인 전극(15a, 15b) 및 보호막(16)을 포함한다. 그런데, 산화물 반도체층(13)은 내화학석 성질이 약해, 소스, 드레인 전극(15a, 15b)을 형성하기 위한 식각 용액에 취약하다. 따라서, 산화물 반도체층(13) 상에 식각 차단층(14)을 더 형성한다. 식각 차단층(14)은 SiO2 등과 같은 물질로 형성되어, 소스, 드레인 전극(15a, 15b)을 패터닝할 때, 산화물 반도체층(13)이 손상 받는 것을 방지한다.
그런데, 이 경우, 식각 차단층을 패터닝하기 위한 공정이 추가되어, 제조 비용이 증가하고 공정 시간이 길어 제조 수율이 저하된다. 특히, 산화물 반도체층(13) 상에 식각 차단층(14)을 형성할 때, 오버레이(Overlay) 마진을 고려해야 하므로, 식각 차단층(14)의 폭을 줄이는데 한계가 있다. 이에 따라, 채널 길이가 길어져 산화물 박막 트랜지스터의 고속 구동이 어렵다. 또한, 식각 차단층(14)으로 인해 산화물 박막 트랜지스터의 크기가 커지므로, 산화물 박막 트랜지스터를 갖는 유기 발광 다이오드 표시 장치의 개구율이 저하된다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로, 습식 식각 및 건식 식각을 차례로 이용하여 소스, 드레인 전극을 형성함으로써, 소스, 드레인 전극 형성 시 산화물 반도체층이 식각 용액에 노출되는 것을 방지하여 식각 차단층을 제거할 수 있는 산화물 박막 트랜지스터의 제조 방법을 제공하는데, 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 산화물 박막 트랜지스터의 제조 방법은 기판 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극을 포함하는 상기 기판 전면에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에 산화물 반도체층을 형성하는 단계; 상기 산화물 반도체층을 포함하는 상기 기판 전면에 하부 데이터 금속층 및 상부 데이터 금속층을 차례로 형성하는 단계; 습식 식각 방법으로 상기 상부 데이터 금속층을 패터닝하여 상부 소스 패턴 및 상부 드레인 패턴을 형성하는 단계; 상기 상부 소스 패턴 및 상부 드레인 패턴을 마스크로 이용하는 건식 식각 방법으로 상기 하부 데이터 금속층을 패터닝하여 하부 소스 패턴 및 하부 드레인 패턴을 형성하여, 상기 하부 소스 패턴과 상기 상부 소스 패턴을 포함하는 소스 전극 및 상기 상기 하부 드레인 패턴과 상기 상부 드레인 패턴을 포함하며 상기 소스 전극과 일정 간격 이격 형성되는 드레인 전극을 형성하는 단계; 상기 소스, 드레인 전극을 포함한 상기 기판 전면에 제 1 보호막을 형성하는 단계; 상기 산화물 반도체층을 열처리하는 단계; 및 상기 제 1 보호막 전면에 제 2 보호막을 형성하는 단계를 포함한다.
상기 제 1 보호막은 SiO2로 형성한다.
상기 하부 데이터 금속층 및 상부 데이터 금속층을 차례로 형성하는 단계는 스퍼터링 방법을 이용한다.
상기 상부 데이터 금속층은 구리 또는 구리 합금으로 형성한다.
상기 하부 데이터 금속층은 몰리브덴, 티타늄, 몰리브덴 합금, 티타늄 합금 중 선택된 적어도 하나 이상의 물질로 형성한다.
상기 소스, 드레인 전극 사이의 이격 구간은 3㎛ 내지 10㎛이다.
상기 건식 식각은 SF6와 O2가 혼합된 식각 가스 또는 CF4와 O2가 혼합된 식각 가스를 이용한다.
상기 SF6와 O2가 혼합된 식각 가스를 사용한 경우, 상기 소스, 드레인 전극 사이의 이격 구간에는 황, 불소가 남아 있으며, 상기 CF4와 O2가 혼합된 식각 가스를 사용한 경우, 상기 소스, 드레인 전극 사이의 이격 구간에는 불소, 탄소가 남아있다.
상기와 같은 본 발명의 산화물 박막 트랜지스터의 제조 방법은 다음과 같은 효과가 있다.
첫째, 소스, 드레인 전극을 습식 식각 및 건식 식각을 차례로 이용하여 형성함에 따라, 식각 차단층을 형성하지 않아도 소스, 드레인 전극 형성 시 산화물 반도체층의 손상을 방지할 수 있다.
둘째, 식각 차단층을 제거함에 따라 공정을 간소화하고, 식각 차단층의 공정 마진을 고려할 필요가 없다. 따라서, 채널 길이가 감소하여 산화물 박막 트랜지스터의 온 전류(on current)는 증가하고 오프 전류(off current)는 감소하며, 기생용량(Cgs, Cgd) 역시 감소한다. 이에 따라, 이동도(mobility)가 증가하여 산화물 박막 트랜지스터의 특성이 향상된다.
셋째, 산화물 박막 트랜지스터의 크기가 감소되어, 산화물 박막 트랜지스터를 갖는 유기 발광 다이오드 표시 장치의 개구율이 향상되며, 산화물 박막 트랜지스터를 중소형 및 고해상도 유기 발광 다이오드 표시 장치에 적용할 수 있다.
도 1은 일반적인 산화물 박막 트랜지스터의 단면도이다.
도 2a 내지 도 2g는 본 발명의 산화물 박막 트랜지스터의 제조 방법을 나타낸 공정 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 산화물 박막 트랜지스터의 제조 방법을 상세히 설명하면 다음과 같다.
도 2a 내지 도 2g는 본 발명의 산화물 박막 트랜지스터의 제조 방법을 나타낸 공정 단면도이다.
도 2a와 같이, 기판(100) 상에 게이트 전극(111)을 형성한다. 게이트 전극(111)은 알루미늄(Al), 알루미늄 합금(Al alloy), 텅스텐(W), 구리(Cu), 니켈(Ni), 크롬(Cr), 몰리브덴(Mo), 몰리브덴 합금(Mo alloy), 티타늄(Ti), 백금(Pt), 탄탈(Ta) 등과 같은 저저항 불투명 도전 물질 또는 인듐-틴-옥사이드(ITO), 인듐-징크-옥사이드(IZO)와 같은 투명 도전 물질의 단일층으로 형성하거나, 상기 불투명 도전 물질과 투명 도전 물질이 적층된 다층구조로 형성할 수도 있다. 도면에서는 게이트 전극(111)이 이중층으로 형성된 것을 도시하였다.
이어, 도 2b와 같이, 게이트 전극(111)을 덮도록 기판(100) 전면에 SiO2, SiNx 등과 같은 물질로 게이트 절연막(112)을 형성한다. 그리고, 게이트 전극(111)과 중첩되도록 게이트 절연막(112) 상에 산화물 반도체층(113)을 형성한다. 산화물 반도체층(113)은 갈륨(Ga), 인듐(In), 아연(Zn), 주석(Sn) 등에서 하나 이상의 원소와 산소(O)를 포함하는 산화물로 형성된다. 예를 들어, 산화물 반도체층(113)은 InZnO, InGaO, InSnO, ZnSnO, GaSnO, GaZnO, 및 GaInZnO 등의 혼합 산화물로 형성된다.
상기와 같은 산화물 반도체층(113)을 포함하는 산화물 박막 트랜지스터는 비정질 실리콘을 사용하는 박막 트랜지스터에 비하여 전하의 유효 이동도(Effective Mobility)가 10배 이상 높다. 또한, 낮은 온도에서 성막해도 높은 이동도를 얻을 수 있으며 산소의 함량에 따라 저항의 변화가 커서 원하는 물성을 얻기가 매우 용이하다.
더욱이, 산화물 반도체층(113)의 경우 밴드갭(band gap)이 약 3.0 내지 3.5eV 이므로 가시광에 대하여 누설 광전류가 발생하지 않는다. 따라서, 박막 트랜지스터의 순간 잔상을 방지할 수 있다.
도 2c와 같이, 산화물 반도체층(113)을 덮도록 기판(100) 전면에 차례로 하부 데이터 금속층(114) 및 상부 데이터 금속층(115)을 형성한다. 일반적으로, 소스, 드레인 전극은 구리 또는 구리 합금으로 형성된 데이터 금속층을 패터닝하여 형성되는데, 구리는 식각 용액을 이용하는 습식 식각 방법으로 패터닝된다.
따라서, 소스, 드레인 전극 형성 시, 데이터 금속층을 패터닝하기 위한 식각 용액이 내화학성 성질이 약한 산화물 반도체층(113)의 표면과 반응한다. 이에 따라, 소스, 드레인 전극 하부의 산화물 반도체층(113)이 식각되는 문제가 발생한다. 이를 방지하기 위해 일반적인 산화물 박막 트랜지스터는 산화물 반도체층 상에 식각 차단층을 형성한다. 그런데, 일반적으로 식각 차단층은 화학 기상 증착(Chemical Vapor Deposition; CVD)으로 형성하고, 데이터 금속층은 스퍼터링 방법으로 형성하며, 식각 차단층을 패터닝하기 위한 공정이 추가되어, 제조 비용이 증가하고 공정 시간이 길어 제조 수율이 저하된다.
특히, 산화물 반도체층 상에 식각 차단층을 형성할 때, 오버레이(Overlay) 마진을 고려하기 위해 식각 차단층의 양 측면이 약 2㎛정도 마진을 갖도록 형성한다. 식각 차단층의 폭을 줄이는데 한계가 있으며, 식각 차단층의 폭에 대응되도록 채널 길이가 정의되어, 채널의 길이가 길어진다. 이에 따라, 박막 트랜지스터의 고속 구동이 저하된다.
또한, 소스, 드레인 전극이 식각 차단층의 양 측면과 일정 간격 중첩 형성되므로, 게이트 전극과 소스, 드레인 전극의 중첩 영역에서 발생하는 기생용량(Cgs, Cgd)이 증가한다. 이에 따라 이동도(mobility)가 감소하여 산화물 박막 트랜지스터의 특성이 저하된다.
따라서, 본 발명의 산화물 박막 트랜지스터의 제조 방법은 스퍼터링 방법으로 건식 식각 공정으로 패터닝할 수 있는 하부 데이터 금속층(114)과 습식 식각 공정으로 패터닝할 수 있는 상부 데이터 금속층(115)을 차례로 적층한다. 그리고, 상부 데이터 금속층(115)과 하부 데이터 금속층(114)을 차례로 패터닝하여 식각 차단층을 형성하지 않아도 소스, 드레인 전극 형성 시 산화물 반도체층(113)이 손상되는 것을 방지할 수 있다.
이 때, 상부 데이터 금속층은 구리 또는 구리 합금으로 형성되며, 하부 데이터 금속층은 몰리브덴, 티타늄, 몰리브덴 합금, 티타늄 합금 중 선택된 적어도 하나 이상의 물질로 형성한다.
구체적으로, 도 2d와 같이, 습식 식각 공정으로 상부 데이터 금속층(115)을 패터닝하여, 서로 이격된 구조의 상부 소스 패턴(115a) 및 상부 드레인 패턴(115b)을 형성한다. 이 때, 이격 구간의 하부 데이터 금속층(114)이 노출된다. 그리고, 산화물 반도체층(113)의 전면에 형성된 하부 데이터 금속층(114)은 식각 용액에 의해 패터닝되지 않으므로, 산화물 반도체층(113)은 식각 용액에 노출되지 않는다.
즉, 하부 데이터 금속층(114)은 상부 데이터 금속층(115)을 식각하는 식각 용액이 산화물 반도체층(113)과 반응하는 것을 방지하는 것으로, 식각 차단층과 동일한 기능을 수행한다. 상기와 같은 하부 데이터 금속층(115)의 두께는 약 500Å인 것이 바람직하다.
이어, 도 2e와 같이, 상부 소스 패턴(115a) 및 상부 드레인 패턴(115b)을 마스크로 이용하며, SF6와 O2가 혼합된 식각 가스, CF4와 O2가 혼합된 식각 가스를 이용하는 건식 식각 공정으로 하부 데이터 금속층(114)을 패터닝한다. 이에 따라, 상부 소스 패턴(115a)과 가장자리가 일치하는 하부 소스 패턴(114a) 및 상부 드레인 패턴(115b)과 가장자리가 일치하는 하부 드레인 패턴(114b)이 형성된다.
즉, 본 발명의 산화물 박막 트랜지스터는 상, 하부 소스 패턴(115a, 114a)이 차례로 적층된 구조의 소스 전극(116a) 및 상, 하부 드레인 패턴(115b, 114b)이 차례로 적층된 구조의 드레인 전극(116b)을 포함하여 이루어진다. 이 때, 소스 전극(116a)과 드레인 전극(116b)의 이격된 구간은 채널 영역으로 정의되며, 채널 길이는 3㎛ 내지 10㎛인 것이 바람직하다. 상기와 같이 채널 길이가 짧은 경우, 온 전류(on current)는 증가하며 오프 전류(off current)는 감소한다. 이 때, 오프 전류(off current)는 100㎀이하인 것이 바람직하다.
특히, SF6와 O2가 혼합된 식각 가스를 사용한 경우, 소스, 드레인 전극(116a, 116b) 사이의 이격 구간, 즉, 노출된 산화물 반도체층(113) 표면에는 황(Sulfur), 불소(Fluorine)가 남아 있으며, CF4와 O2가 혼합된 식각 가스를 사용한 경우, 노출된 산화물 반도체층(113) 표면에는 불소(Fluorine), 탄소(Carbon)가 남아 있다. 그러나, 황, 불소, 탄소 등은 산화물 반도체층(113)의 특성에 영향을 미치지 않는다.
그리고, 도 2f와 같이, 소스, 드레인 전극(116a, 116b)을 덮도록 기판(100) 전면에 제 1 보호막(117a)을 형성한다. 이 때, 제 1 보호막(117a)은 화학 기상 증착(Chemical Vapor Deposition; CVD) 방법을 이용하여 SiNx, SiO2 등과 같은 무기물로 형성하는 것이 바람직하며, 제 1 보호막(117a)은 두께가 약 1000Å으로, 이는 일반적인 식각 차단층의 두께이다.
제 1 보호막(117a)을 형성한 후, 열처리를 실시한다. 열처리는 산화물 반도체층(113)의 저항을 감소시켜 산화물 박막 트랜지스터의 특성이 향상된다. 일반적인 산화물 박막 트랜지스터는 식각 차단층을 형성한 후 열처리를 실시하나, 본 발명은 제 1 보호막(117a)을 형성한 후 열처리를 실시하므로, 제 1 보호막(117a)은 일반적인 식각 차단층과 동일한 물질, 즉 SiO2로 형성되는 것이 바람직하며, 상술한 바와 같이, 제 1 보호막(117a)의 두께 역시 일반적인 식각 차단층의 두께와 동일하게 약 1000Å의 두께로 형성되는 것이 바람직하다.
이어, 도 2g와 같이, 제 1 보호막(117a) 전면에 제 2 보호막(117b)을 형성한다. 제 2 보호막(117b)은 BCB(Benzocyclobutene) 또는 아크릴(Acral) 등과 같은 유기물로 형성되는 것이 바람직하다. 제 2 보호막(117b)의 두께는 약 2500Å으로, 보호막(117a, 117b)의 총 두께는 약 3500Å이다.
상기와 같은 본 발명의 산화물 박막 트랜지스터의 제조 방법은 소스, 드레인 전극(116a, 116b)을 습식 식각 및 건식 식각을 차례로 이용하여 형성함에 따라, 식각 차단층을 형성하지 않아도 소스, 드레인 전극(116a, 116b) 형성 시 산화물 반도체층(113)의 손상을 방지할 수 있다. 따라서, 식각 차단층을 제거하여 따라 공정을 간소화하고, 식각 차단층의 공정 마진을 고려할 필요가 없다.
그리고, 채널 길이가 감소하여 산화물 박막 트랜지스터의 온 전류(on current)는 증가하고 오프 전류(off current)는 감소하며, 기생용량(Cgs, Cgd) 역시 감소한다. 이에 따라, 이동도(mobility)가 증가하여 산화물 박막 트랜지스터의 특성이 향상된다. 그리고, 산화물 박막 트랜지스터의 크기가 감소되어, 산화물 박막 트랜지스터를 갖는 유기 발광 다이오드 표시 장치의 개구율이 향상되며, 산화물 박막 트랜지스터를 중소형 및 고해상도 유기 발광 다이오드 표시 장치에 적용할 수 있다.
한편, 이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
100: 기판 111: 게이트 전극
112: 게이트 절연막 113: 산화물 반도체층
114: 하부 데이터 금속층 114a: 하부 소스 패턴
114b: 하부 드레인 패턴 115: 상부 데이터 금속층
115a: 상부 소스 패턴 115b: 상부 드레인 패턴
116a: 소스 전극 116b: 드레인 전극
117: 보호막 117a: 제 1 보호막
117b: 제 2 보호막

Claims (8)

  1. 기판 상에 게이트 전극을 형성하는 단계;
    상기 게이트 전극을 포함하는 상기 기판 상부 전체면에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 산화물 반도체층을 형성하는 단계;
    상기 산화물 반도체층을 포함하는 상기 기판 상부 전체면에 하부 데이터 금속층 및 상부 데이터 금속층을 차례로 형성하는 단계;
    습식 식각 방법으로 상기 상부 데이터 금속층만을 패터닝하여 상부 소스 패턴 및 상부 드레인 패턴을 형성하는 단계;
    상기 상부 소스 패턴 및 상부 드레인 패턴을 마스크로 이용하는 건식 식각 방법으로 상기 하부 데이터 금속층만을 패터닝하여 하부 소스 패턴 및 하부 드레인 패턴을 형성하여, 상기 하부 소스 패턴과 상기 상부 소스 패턴을 포함하는 소스 전극 및 상기 하부 드레인 패턴과 상기 상부 드레인 패턴을 포함하며 상기 소스 전극과 일정 간격 이격 형성되는 드레인 전극을 형성하는 단계;
    상기 소스 전극 및 드레인 전극을 포함한 상기 기판 상부 전체면에 제 1 보호막을 형성하는 단계;
    상기 산화물 반도체층의 상부 전체면에 형성된 제1 보호막을 통해 상기 산화물 반도체층에 열을 전달하여 상기 산화물 반도체층을 열처리하는 단계; 및
    상기 제 1 보호막 상부 전체면에 제 2 보호막을 형성하는 단계를 포함하는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조 방법.
  2. 제 1 항에 있어서,
    상기 제 1 보호막은 SiO2로 형성하는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조 방법.
  3. 제 1 항에 있어서,
    상기 하부 데이터 금속층 및 상부 데이터 금속층을 차례로 형성하는 단계는 스퍼터링 방법을 이용하는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조 방법.
  4. 제 1 항에 있어서,
    상기 상부 데이터 금속층은 구리 또는 구리 합금으로 형성하는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조 방법.
  5. 제 1 항에 있어서,
    상기 하부 데이터 금속층은 몰리브덴, 티타늄, 몰리브덴 합금, 티타늄 합금 중 선택된 적어도 하나 이상의 물질로 형성하는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조 방법.
  6. 제 1 항에 있어서,
    상기 소스 전극 및 드레인 전극 사이의 이격 구간은 3㎛ 내지 10㎛인 것을 특징으로 하는 산화물 박막 트랜지스터의 제조 방법.
  7. 제 1 항에 있어서,
    상기 건식 식각방법은 SF6와 O2가 혼합된 식각 가스 또는 CF4와 O2가 혼합된 식각 가스를 이용하는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조 방법.
  8. 제 7 항에 있어서,
    상기 SF6와 O2가 혼합된 식각 가스를 사용한 경우, 상기 소스 전극 및 드레인 전극 사이의 이격 구간에는 황, 불소가 남아 있으며, 상기 CF4와 O2가 혼합된 식각 가스를 사용한 경우, 상기 소스 전극 및 드레인 전극 사이의 이격 구간에는 불소, 탄소가 남아있는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조 방법.
KR1020120136738A 2012-11-29 2012-11-29 산화물 박막 트랜지스터의 제조 방법 Active KR102050438B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120136738A KR102050438B1 (ko) 2012-11-29 2012-11-29 산화물 박막 트랜지스터의 제조 방법
US14/055,553 US9117846B2 (en) 2012-11-29 2013-10-16 Method of manufacturing oxide thin film transistor
CN201310548204.4A CN103855030B (zh) 2012-11-29 2013-11-07 制造氧化物薄膜晶体管的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120136738A KR102050438B1 (ko) 2012-11-29 2012-11-29 산화물 박막 트랜지스터의 제조 방법

Publications (2)

Publication Number Publication Date
KR20140072253A KR20140072253A (ko) 2014-06-13
KR102050438B1 true KR102050438B1 (ko) 2020-01-09

Family

ID=50773644

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120136738A Active KR102050438B1 (ko) 2012-11-29 2012-11-29 산화물 박막 트랜지스터의 제조 방법

Country Status (3)

Country Link
US (1) US9117846B2 (ko)
KR (1) KR102050438B1 (ko)
CN (1) CN103855030B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104779302A (zh) * 2015-05-11 2015-07-15 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
KR20170106607A (ko) 2016-03-11 2017-09-21 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
WO2018076285A1 (zh) * 2016-10-28 2018-05-03 深圳市柔宇科技有限公司 阵列基板及其制造方法
CN108701619B (zh) * 2017-05-18 2020-06-23 深圳市柔宇科技有限公司 薄膜晶体管制造方法及阵列基板
CN107403758B (zh) * 2017-08-09 2022-09-23 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
US20210305286A1 (en) * 2019-11-21 2021-09-30 Chongqing Konka Photoelectric Technology Research Institute Co., Ltd. Tft, method for manufacturing the same, and tft array
CN115241204A (zh) 2021-04-23 2022-10-25 川奇光电科技（扬州）有限公司 电子装置
US20220384767A1 (en) * 2021-05-25 2022-12-01 Chuanbao LUO Display panel and manufacturing method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030075718A1 (en) * 2001-10-11 2003-04-24 Jang Yong-Kyu Thin film transistor array panel having a means for visual inspection and a method of performing visual inspection
US20110147744A1 (en) * 2009-12-21 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and method for manufacturing the same
US20110163311A1 (en) * 2005-09-29 2011-07-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device and Manufacturing Method Thereof
US20120135555A1 (en) * 2010-11-29 2012-05-31 Samsung Electronics Co., Ltd. Method for manufacturing thin film transistor array panel

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6353464B1 (en) * 1998-11-20 2002-03-05 Kabushiki Kaisha Advanced Display TFT array substrate, liquid crystal display using TFT array substrate, and manufacturing method thereof in which the interlayer insulating film covers the guard resistance and the short ring
KR101497425B1 (ko) * 2008-08-28 2015-03-03 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR101245424B1 (ko) * 2010-06-02 2013-03-22 샤프 가부시키가이샤 콘택트 구조, 기판, 표시장치, 그리고 상기 콘택트 구조 및 상기 기판의 제조방법
KR101671952B1 (ko) * 2010-07-23 2016-11-04 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
KR102089314B1 (ko) * 2013-05-14 2020-04-14 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030075718A1 (en) * 2001-10-11 2003-04-24 Jang Yong-Kyu Thin film transistor array panel having a means for visual inspection and a method of performing visual inspection
US20110163311A1 (en) * 2005-09-29 2011-07-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device and Manufacturing Method Thereof
US20110147744A1 (en) * 2009-12-21 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and method for manufacturing the same
US20120135555A1 (en) * 2010-11-29 2012-05-31 Samsung Electronics Co., Ltd. Method for manufacturing thin film transistor array panel

Also Published As

Publication number Publication date
CN103855030B (zh) 2017-11-14
KR20140072253A (ko) 2014-06-13
CN103855030A (zh) 2014-06-11
US9117846B2 (en) 2015-08-25
US20140147967A1 (en) 2014-05-29

Similar Documents

Publication Publication Date Title
KR102050438B1 (ko) 산화물 박막 트랜지스터의 제조 방법
US9570621B2 (en) Display substrate, method of manufacturing the same
KR102448033B1 (ko) 박막 트랜지스터의 제조 방법, 박막 트랜지스터 기판, 및 평판 표시 장치
JP5264197B2 (ja) 薄膜トランジスタ
KR102543577B1 (ko) 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는 표시 장치
US9343583B2 (en) Thin film transistor and thin film transistor array panel including the same
US10615266B2 (en) Thin-film transistor, manufacturing method thereof, and array substrate
KR102130516B1 (ko) 산화물 박막트랜지스터 및 그 제조방법
US8445301B2 (en) Thin-film transistor substrate, method of manufacturing the same, and display device including the same
JP2011071476A (ja) 薄膜トランジスタ、薄膜トランジスタを用いた表示装置及び薄膜トランジスタの製造方法
KR102028974B1 (ko) 박막 트랜지스터 및 이의 제조 방법
US10204973B2 (en) Display device and thin-film transistors substrate
KR20110134685A (ko) 표시 장치 및 그 제조 방법
KR20140139773A (ko) 산화물 박막 트랜지스터를 구비한 평판표시장치 및 그의 제조방법
KR102281848B1 (ko) 박막 트랜지스터 제조 방법과 박막 트랜지스터
US20150115258A1 (en) Array substrate for liquid crystal display device and method of manufacturing the same
KR102225594B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR102089313B1 (ko) 산화물 박막 트랜지스터 및 이의 제조 방법
KR101604480B1 (ko) 산화물 반도체를 이용한 박막트랜지스터 어레이 기판의 제조방법
KR20130115008A (ko) 박막트랜지스터 및 그 제조방법
KR101950834B1 (ko) 산화물 박막 트랜지스터 및 이의 제조 방법
KR20160049172A (ko) 박막트랜지스터 어레이 기판 및 이를 포함하는 표시장치
KR20160106278A (ko) 산화물 박막트랜지스터를 포함하는 표시장치용 어레이기판 및 그 제조방법
KR102180511B1 (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR20200091372A (ko) 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20121129

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20171107

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20121129

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20190411

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20191015

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20191125

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20191126

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20221017

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20231016

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20241015

Start annual number: 6

End annual number: 6