[go: up one dir, main page]

KR102045588B1 - 고체 촬상 장치 및 그 제조 방법, 전자 기기 - Google Patents

고체 촬상 장치 및 그 제조 방법, 전자 기기 Download PDF

Info

Publication number
KR102045588B1
KR102045588B1 KR1020147027563A KR20147027563A KR102045588B1 KR 102045588 B1 KR102045588 B1 KR 102045588B1 KR 1020147027563 A KR1020147027563 A KR 1020147027563A KR 20147027563 A KR20147027563 A KR 20147027563A KR 102045588 B1 KR102045588 B1 KR 102045588B1
Authority
KR
South Korea
Prior art keywords
layer
photoelectric conversion
organic photoelectric
passivation layer
solid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020147027563A
Other languages
English (en)
Other versions
KR20150008851A (ko
Inventor
유키 미야나미
Original Assignee
소니 세미컨덕터 솔루션즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 세미컨덕터 솔루션즈 가부시키가이샤 filed Critical 소니 세미컨덕터 솔루션즈 가부시키가이샤
Publication of KR20150008851A publication Critical patent/KR20150008851A/ko
Application granted granted Critical
Publication of KR102045588B1 publication Critical patent/KR102045588B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80—Constructional details
    • H10K30/88—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H10K39/32—Organic image sensors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

고체 촬상 장치는, 유기 광전 변환층과, 유기 광전 변환층의 상방을 덮고서 형성된 패시베이션층과, 패시베이션층상 및 단차상의 패시베이션층에 생긴 슬릿 내에 형성되고, 패시베이션층보다도 굴절률이 작은 절연막을 포함한다.

Description

고체 촬상 장치 및 그 제조 방법, 전자 기기{SOLID-STATE IMAGING DEVICE, MANUFACTURING METHOD FOR SAME, AND ELECTRONIC EQUIPMENT}
본 기술은, 고체 촬상 장치 및 그 제조 방법 및 고체 촬상 장치를 구비한 전자 기기에 관한 것이다.
근래, CCD 이미지 센서나 CMOS 이미지 센서에서는, 화소 사이즈의 축소에 수반하여, 단위 화소에 입사하는 포톤수의 감소 때문에 감도가 저하되고, S/N의 저하가 생긴다. 또한, 현재 널리 이용되고 있는, 적, 녹 및 청의 화소를 평면상에 나열한 화소 배열의 경우, 적화소에서는, 녹과 청의 광이 컬러 필터를 투과하지 않아 광전 변환에 사용되지 않기 때문에, 감도의 면에서 손실되고 있다. 또한, 화소 사이의 보간 처리를 행하고, 색 신호를 만드는 것에 수반하는, 위색(僞色)이라는 문제가 생긴다.
그들의 문제를 해결하는 방법으로서, 광전 변환층을 종방향으로 3층 적층하고, 1화소에서 3색의 광전 변환 신호를 얻는 이미지 센서가 알려져 있다. 그와 같은 1화소에서 3색의 광전 변환층을 적층하는 구조로서는, 예를 들면, 녹색광을 검출한 광전 변환부를 실리콘 기판의 상방에 마련하고, 실리콘 기판 내에 적층한 2개의 PD로 청색광과 적색광을 검출하는 구성이 제안되어 있다(특허 문헌 1을 참조).
또한, 광전 변환막 1층을 실리콘 기판 상방에 마련하고, 실리콘 기판 내에서 2색의 광전 변환부를 갖는 구조에서, 회로 형성면이 수광면과는 반대측에 형성된 이면 조사형 구조로 한 경우도 제안되어 있다.
그리고, 특히, 이면 조사형 구조에서, 실리콘 기판의 상방에, 유기 광전 변환층으로 이루어지는 유기 광전 변환부를 형성한 구성이 제안되어 있다(특허 문헌 2를 참조). 이 구성에 의하면, 무기 광전 변환부와 유기 광전 변환부의 사이에 회로, 배선 등이 형성되지 않기 때문에, 동일 화소 내의 무기 광전 변환부와 유기 광전 변환부의 거리를 접근하는 것이 가능해진다. 이에 의해, 각 색의 F치 의존을 억제할 수 있고, 각 색 사이의 감도의 변동을 억제할 수 있다.
기판의 상방에 유기 광전 변환부를 마련한 경우에는, 유기 광전 변환부에 의해 단차(段差)가 형성된다. 이 때문에, 유기 광전 변환부상에 온 칩 렌즈를 형성하기 위해서는, 단차를 평탄화할 필요가 있다.
상술한 특허 문헌 2에는, 유기 광전 변환부를 구성하는, 유기 광전 변환층과 상부 전극과의 적층막을 패터닝하여, 드라이 에칭으로 가공한 후에, 평탄화막을 매입하고, 그 상부에 온 칩 렌즈를 형성하는 플로가 기재되어 있다.
또한, 단차를 저감하는 평탄화 방법에 관해서는, 도포막에 의한 NSG의 형성과 전면 에치백을 행하는 방법(예를 들면, 특허 문헌 3을 참조)이 제안되어 있다. 또한, 1층째의 패시베이션막을 에치백하여 단차를 저감시키고, 2층째의 패시베이션막을 쌓아 늘리는 수법(예를 들면, 특허 문헌 4를 참조)도 제안되어 있다.
일본 특개2003-332551호 공보 일본 특개2011-29337호 공보 일본 특개평 7-130732호 공보 일본 특개2001-345319호 공보
유기 광전 변환층은, 수분 등에 의한 경시 열화가 일어나기 쉽다. 그 때문에, 유기 광전 변환층을 보호하는, 즉, 유기 광전 변환층에 대한 패시베이션성을 충분히 확보할 것이 요구된다.
또한, 온 칩 렌즈를 형성하기 위해서는, 유기 광전 변환부에 의해 생긴, 큰 단차를 평탄화하기 위해, 평탄화층을 두껍게 형성하는 것이 바람직하다. 이 때문에, 두꺼운 평탄화층이나 패시베이션층에 의해 광이 감쇠하고, 집광 효과가 저하되게 된다. 특허 문헌 3이나 특허 문헌 4에 개시된, 단차 저감 방법은, 공정수가 대폭적으로 증대한다. 또한, 단차가 남기 때문에, 단차 저감의 효과가 작은 경우에는, 복수회 반복하게 된다.
따라서 유기 광전 변환부의 광전 변환층에 대한 패시베이션성의 향상과, 양호한 집광 특성을 양립시킬 수 있는 고체 촬상 장치 및 그 제조 방법, 및 그와 같은 고체 촬상 장치를 구비한 전자 기기를 제공할 것이 요망된다.
본 기술의 한 실시의 형태의 고체 촬상 장치는, 유기 광전 변환층과, 유기 광전 변환층의 상방을 덮고서 형성된 패시베이션층을 포함한다. 또한, 패시베이션층상 및 단차상(段差上)의 패시베이션층에 생긴 슬릿 내에 형성되고, 패시베이션층보다도 굴절률이 작은 절연막을 포함한다.
본 기술의 한 실시의 형태의 고체 촬상 장치의 제조 방법은, 유기 광전 변환층을 갖는 고체 촬상 장치를 제조한다. 그리고, 유기 광전 변환층을 형성하는 공정과, 유기 광전 변환층의 상방을 덮고서, 패시베이션층을 형성하는 공정을 갖는다. 또한, 패시베이션층상, 및, 단차상의 패시베이션층에 생긴 슬릿 내에, 패시베이션층보다도 굴절률이 작은 절연막을 형성하는 공정을 갖는다.
본 기술의 한 실시의 형태의 전자 기기는, 광학계와, 상기 본 기술의 한 실시의 형태의 고체 촬상 장치와, 그 고체 촬상 장치의 출력 신호를 처리하는 신호 처리 회로를 구비한 것이다.
본 기술의 한 실시의 형태의 고체 촬상 장치에서는, 유기 광전 변환층의 상방을 덮는 패시베이션층의 위 및 단차상의 패시베이션층에 생긴 슬릿 내에, 패시베이션층보다도 굴절률이 작은 절연막이 형성되어 있다. 이에 의해, 단차상의 패시베이션층에 생긴 슬릿을 통한, 외부로부터 유기 광전 변환층에의 수분 등의 침입을 억제하는 것이 가능해진다. 또한, 단차상의 패시베이션층에 형성되는 슬릿은 비스듬하게 형성되는 것이고, 슬릿 내의 절연막이 패시베이션층보다도 굴절률이 작다. 이 때문에, 입사하는 광을 슬릿 내의 절연막과 패시베이션층과의 계면에서 반사시켜서, 패시베이션층에 모을 수 있다.
본 기술의 한 실시의 형태의 고체 촬상 장치의 제조 방법에서는, 패시베이션층의 위 및 단차상의 패시베이션층에 생긴 슬릿 내에, 패시베이션층보다도 굴절률이 작은 절연막을 형성함에 의해, 슬릿을 절연막으로 막을 수 있다. 이에 의해, 제조 중이나 제조 후의 제품에서의, 단차상의 패시베이션층에 생긴 슬릿을 통한, 외부로부터의 수분 등의 침입을, 억제하는 것이 가능해진다. 또한, 단차상의 패시베이션층의 슬릿은 비스듬하게 형성되는 것이고, 이 슬릿 내에 패시베이션층보다도 굴절률이 작은 절연막을 형성한다. 이 때문에, 입사한 광을 슬릿 내의 절연막과 패시베이션층과의 계면에서 반사시켜서, 패시베이션층에 모을 수 있는 구조를 제작할 수 있다.
본 기술의 한 실시의 형태의 전자 기기에서는, 본 기술의 한 실시의 형태의 고체 촬상 장치를 포함하기 때문에, 고체 촬상 장치에서, 외부로부터 유기 광전 변환층에의 수분 등의 침입을 억제하는 것이 가능해짐과 함께, 입사한 광을 패시베이션층에 모을 수 있다.
본 기술의 한 실시의 형태의 고체 촬상 장치, 고체 촬상 장치의 제조 방법 및 전자 기기에 의하면, 패시베이션층에 생긴 슬릿 내에 형성된 절연막에 의해, 외부로부터 유기 광전 변환층에의 수분 등의 침입을 억제하는 것이 가능해지기 때문에, 유기 광전 변환층에 대한 패시베이션성을 향상할 수 있다. 따라서, 고체 촬상 장치 및 고체 촬상 장치를 구비한 전자 기기의 신뢰성을 향상할 수 있다.
또한, 그 절연막에 의해, 입사한 광을 패시베이션층에 모을 수 있기 때문에, 집광 특성을 향상하여, 양호한 집광 특성을 실현할 수 있다. 따라서, 본 기술에 의해, 유기 광전 변환층에 대한 패시베이션성의 향상과, 양호한 집광 특성을 양립시킬 수 있다.
도 1은 제1의 실시의 형태의 고체 촬상 장치의 개략 구성도(주요부의 단면도).
도 2a는 도 1의 고체 촬상 장치의 제조 방법을 도시하는 제조 공정도.
도 2b는 도 2a에 계속된 공정을 도시하는 제조 공정도.
도 2c는 도 2b에 계속된 공정을 도시하는 제조 공정도.
도 2d는 도 2c에 계속된 공정을 도시하는 제조 공정도.
도 2e는 도 2d에 계속된 공정을 도시하는 제조 공정도.
도 2f는 도 2e에 계속된 공정을 도시하는 제조 공정도.
도 2g는 도 2f에 계속된 공정을 도시하는 제조 공정도.
도 2h는 도 2g에 계속된 공정을 도시하는 제조 공정도.
도 2i는 도 2h에 계속된 공정을 도시하는 제조 공정도.
도 2j는 도 2i에 계속된 공정을 도시하는 제조 공정도.
도 2k는 도 2j에 계속된 공정을 도시하는 제조 공정도.
도 2l은 도 2k에 계속된 공정을 도시하는 제조 공정도.
도 2m은 도 2l에 계속된 공정을 도시하는 제조 공정도.
도 2n은 도 2m에 계속된 공정을 도시하는 제조 공정도.
도 2o는 도 2n에 계속된 공정을 도시하는 제조 공정도.
도 2p는 도 2o에 계속된 공정을 도시하는 제조 공정도.
도 3은 도 2o의 상태의 평면 레이아웃을 도시하는 도면.
도 4는 제1의 실시의 형태의 변형례의 고체 촬상 장치의 개략 구성도(주요부의 단면도).
도 5는 제2의 실시의 형태의 전자 기기의 개략 구성도(블록도).
이하, 본 기술을 실시하기 위한 최선의 형태(이하, 실시의 형태라고 한다)에 관해 설명한다. 또한, 설명은 이하의 순서로 행한다.
1. 제1의 실시의 형태(고체 촬상 장치)
2. 제1의 실시의 형태의 변형례
3. 제2의 실시의 형태(전자 기기)
<1. 제1의 실시의 형태(고체 촬상 장치)>
제1의 실시의 형태의 고체 촬상 장치의 개략 구성도(주요부의 단면도)를, 도 1에 도시한다. 본 실시의 형태는, CMOS형 고체 촬상 장치(CMOS 이미지 센서)에, 본 기술을 적용한 것이다.
도 1은, 고체 촬상 장치의 하나의 화소의 단면도를 도시하고 있다. 본 실시의 형태의 고체 촬상 장치는, 도 1에 도시하는 바와 같이, 반도체 기체(基體)(1) 내에, 깊이 방향으로 적층한, 2개의 광전 변환부(PD1 및 PD2)가 형성되어 있다. 광전 변환부(PD1, PD2)는, 각각, 예를 들면 반도체 기체(1)의 내부에 형성된 포토 다이오드이다. 반도체 기체(1)의 도면 중 윗면이 광입사면으로 되어 있고, 도면 중 하면이 회로 형성면으로 되어 있다. 반도체 기체(1)의 회로 형성면측에서는, 도시하지 않지만, 각 화소에, 증폭 트랜지스터 등의 화소 트랜지스터가 형성되고, 주변 회로부가 되는 영역에, 로직 회로 등의 주변 회로가 형성되어 있다.
반도체 기체(1)는, 실리콘 등의 반도체 재료로 이루어진다. 반도체 기체(1)로서는, 반도체 기판, 반도체 기판 및 그 위의 반도체 에피택셜층, 절연층상의 반도체층, 등을 사용할 수 있다. 또한, 실리콘 기판상에 산화 실리콘막을 통하여 실리콘층이 형성된 SOI 기판의, 실리콘층을 반도체 기체(1)에 사용하는 것도 가능하다.
2개의 광전 변환부(PD1, PD2) 중, 하층측의 제1의 광전 변환부(PD1)에서는, 파장이 긴 적(R)의 광을 광전 변환한다. 상층측의 제2의 광전 변환부(PD2)에서는, 파장이 짧은 청(B)의 광을 광전 변환한다. 이에 의해, 종방향 분광 이미지 센서가 구성된다. 제2의 광전 변환부(PD2)는, 제1의 광전 변환부(PD1)와 적층된 부분과, 회로 형성면의 회로라고 접속하기 위해, 도면 중 아래쪽에 늘어나 형성된 부분(플러그부)을 갖고 있다. 이 제2의 광전 변환부(PD2)에 대해서는, 전송 게이트(2)를 통하여, 좌측의 반도체 기체(1) 내에 플로팅 디퓨전(FD)이 마련되어 있다. 제1의 광전 변환부(PD1)에 대해서는, 각각 도시하지 않는 부분에, 전송 게이트와 플로팅 디퓨전이 마련되어 있다.
반도체 기체(1) 내의, 광전 변환부(PD1, PD2)의 우측에는, 상세를 후술하는 유기 광전 변환부에서 녹(G)의 광으로부터 광전 변환한 전하를 축적하기 위한, 전하 축적부(5)가 형성되어 있다. 또한, 전하 축적부(5)의 위에, 오버플로 배리어(4)와, N+의 콘택트부(3)가 형성되어 있다. 전하 축적부(5)는 N형의 반도체 영역으로 형성되고, 오버플로 배리어(4)는 저농도의 P형의 반도체 영역으로 형성되어 있다. 전하 축적부(5)에 대해서는, 전송 게이트(2)를 통하여, 우측에 플로팅 디퓨전(FD)이 마련되어 있다.
반도체 기체(1) 내의, 더욱 우측에는, 유기 광전 변환부와 회로 형성면의 회로를 접속하기 위한, P+의 콘택트부(6) 및 P형의 플러그 영역(7)이 형성되어 있다. 또한, 이들 콘택트부(6) 및 플러그 영역(7)의 주위에는, 반도체 기체(1)와 콘택트부(6) 및 플러그 영역(7)을 절연하기 위한 절연막(8)이 형성되어 있다. 이 절연막(8)으로는, 예를 들면, 실리콘산화막이나 실리콘질화막 등을 이용할 수 있다.
반도체 기체(1)의 회로 형성면의 하측에는, 도시하지 않지만, 층간 절연층을 통하여 상하로 적층하여 형성된, 복수층의 배선층으로 이루어지는, 배선부(다층 배선부)가 형성되어 있다. 또한, 도시하지 않지만, 배선부(다층 배선부)의 아래에는, 지지 기판이 마련되어 있다.
반도체 기체(1)의 광입사면(윗면)의 위에는, 절연층(11)이 형성되어 있다. 이 절연층(11)은, 반도체 기체(1)와의 계면준위를 저감시켜, 반도체 기체(1)와 절연층(11)과의 계면으로부터의 암전류의 발생을 억제하기 위해, 계면준위가 작은 재료로 이루어지는 것이 바람직하다. 이와 같은 절연층(11)으로서는, 예를 들면, ALD(원자층 퇴적)법으로 성막한 하프늄산화(HfO2)막과, 플라즈마 CVD법으로 성막한 SiO2막과의 적층 구조막을 이용할 수 있다. 단, 반드시 그 구조, 성막 수법으로 한정되지는 않는다.
또한, 절연층(11) 내에 형성된 콘택트구멍의 내부와, 절연층(11)의 위에, 도체층(12)이 형성되어 있다. 이 도체층(12)은, 콘택트구멍의 내부의 도전 플러그와, 절연층(11)상의 배선층으로 구성되어 있다. 반도체 기체(1) 내의 윗면 부근에 형성된, N+의 콘택트부(3)나, P+의 콘택트부(6)는, 각각 개별적으로, 도체층(12)의 도전 플러그의 부분과 접속되어 있다. 또한, 도체층(12)의 배선층의 부분은, 도전 플러그의 부분부터 횡방향으로 늘어나 형성되어 있음에 의해, 반도체 기체(1)의 도체층(12)의 아래의 부분을 차광할 수 있다. 즉, 도 1에 도시하는 바와 같이, 제2의 광전 변환부(PD2)의 플러그부, 콘택트부(3), 오버플로 배리어(4), 전하 축적부(5), 콘택트부(6), 플러그 영역(7)을, 도체층(12)에 의해 차광할 수 있다. 도체층(12)의 재료로는, 차광성의 양호한 도체 재료를 사용한다. 또한, 도체층(12)은, 반도체 기체(1)와 전기적으로 접속된다. 도체층(12)의 재료로서는, 예를 들면, Ti와 TiN의 적층막으로 이루어지는 배리어 메탈과, W(텅스텐)로 이루어지는 구조를 사용할 수 있다. 또한, 이 구조나 재료로 한정되는 것이 아니고, 그 밖의 재료를 도체층(12)에 사용하는 것도 가능하다.
이 도체층(12)상을 덮고서, 절연층(13)이 형성되어 있다. 이 절연층(13)은, 하층의 절연층(11)과 같이 계면준위가 작은 재료를 사용하지 않아도 좋고, 일반적인 절연 재료를 사용할 수 있다. 절연층(13)에는, 콘택트부(3, 6)에 각각 접속된 도체층(12)의 위에, 콘택트구멍이 형성되어 있고, 이 콘택트구멍 내를 메워서, 도전 플러그층(14)이 형성되어 있다.
절연층(13)의 위에는, 각각 도전 플러그층(14)에 접속하여, 유기 광전 변환부의 하부 전극(21)과, 배선층(15)이 형성되어 있다. 하부 전극(21)은, N+의 콘택트부(3)에 접속된 도체층(12)상의, 도전 플러그층(14)에 접속되어 있다. 배선층(15)은, P+의 콘택트부(6)에 접속된 도체층(12)상의, 도전 플러그층(14)에 접속되어 있다. 하부 전극(21)으로는, 반도체 기체(1) 내의 광전 변환부(PD1, PD2)에 광을 입사시키기 위해, 투명 도전 재료를 사용한다. 배선층(15)으로는, 하부 전극(21)과 같은 재료를 사용하여도, 하부 전극(21)과 다른 재료를 사용하여도, 어느 것도 가능하다. 배선층(15)에 하부 전극(21)과 같은 재료를 사용한 경우에는, 같은 층에서 패터닝하여, 배선층(15) 및 하부 전극(21)을 동시에 형성하는 것이 가능해진다. 절연층(13)상의, 하부 전극(21) 및 배선층 이외의 부분에는, 평탄화를 위한 절연층(16)이 형성되어 있다.
하부 전극(21)의 위에 접속하고, 유기 광전 변환 재료로 이루어지는 유기 광전 변환층(22)이 형성되어 있다. 이 유기 광전 변환층(22)은, 하부 전극(21)보다도 좌측으로 연장하여 형성되어 있다. 또한, 유기 광전 변환층(22)의 위에 접속하여, 상부 전극(23)이 형성되어 있다. 이 상부 전극(23)은, 유기 광전 변환층(22)보다도 우측(외측)으로 연장하여 형성되어 있다. 도시하지 않지만, 유기 광전 변환층(22)의 좌측으로도 마찬가지로 연장하여 형성되어 있다. 상부 전극(23)으로는, 유기 광전 변환층(22)에 광을 입사시키기 위해, 투명 도전 재료를 사용한다.
그리고, 하부 전극(21)과 유기 광전 변환층(22)과 상부 전극(23)에 의해, 유기 광전 변환부가 구성되고, 이 유기 광전 변환부에서는, 녹(G)의 광을 검출한다. 유기 광전 변환층(22)은, 녹(G)의 광을 흡수하여 광전 변환을 행함과 함께, 청(B)과 적(R)의 광을 투과하는 컬러 필터의 기능을 갖는다. 그리고, 유기 광전 변환층(22)을 포함하여 이루어지는 유기 광전 변환부와, 반도체 기체(11) 내에 형성된 광전 변환부(PD1, PD2)가, 상하로 적층되어 있음에 의해, 3색(R, G, B)의 광을 하나의 화소로 수광 검출할 수 있다.
하부 전극(21) 및 상부 전극(23)의 투명 도전 재료로서는, 예를 들면, 인듐주석산화물(ITO), 도펀트를 첨가한 SnO2, ZnO에 Al를 도펀트로서 첨가한 알루미늄아연산화물(예를 들면 AZO)을 사용할 수 있다. 또한, ZnO에 Ga를 도펀트로서 첨가한 갈륨아연산화물(예를 들면 GZO), ZnO에 In를 도펀트로서 첨가한 인듐아연산화물(예를 들면 IZO)을 사용할 수 있다. 또한, CuI, InSbO4, ZnMgO, CuInO2, MgIn2O4, CdO, ZnSnO3 등을 사용할 수 있다.
유기 광전 변환층(22)의, 녹(G)의 광으로 광전 변환하는 유기 광전 변환 재료로서는, 예를 들면, 로다민계 색소, 메로시아닌 색소, 퀴나크리돈 등을 포함하는 유기 광전 변환 재료를 사용할 수 있다.
또한, 유기 광전 변환층(22)은, 도시하지 않지만, 예를 들면 일본 특개2007-81137호 공보에 기재되어 있는 바와 같이, 하부 전극상에, 하인막(下引膜)과, 전자 블로킹막과, 광전 변환막과, 정공 블로킹막과, 정공 블로킹겸 버퍼 막과, 일함수 조정막과 같이 적층된 구성이 되어 있는 경우도 포함하는 것으로 한다.
또한, 유기 광전 변환층(22)은, 유기 p형 반도체 및 유기 n형 반도체의 적어도 한쪽을 포함하여 있는 것이 바람직하다. 유기 p형 반도체 및 유기 n형 반도체로서, 각각 퀴나크리돈 유도체, 나프탈렌 유도체, 안트라센 유도체, 페난트렌 유도체, 테트라센 유도체, 피렌 유도체, 페릴렌 유도체, 및 플루오란텐 유도체의 어느 하나를 특히 바람직하게 사용할 수 있다. 또한, 페닐렌비닐렌, 플루오렌, 카르바졸, 인돌, 피렌, 피롤, 피코린, 티오펜, 아세틸렌, 디아세틸렌 등의 중합체나 그 유도체가 사용된다. 또한, 금속 착체 색소, 시아닌계 색소, 메로시아닌계 색소, 페닐크산텐계 색소, 트리페닐메탄계 색소, 로다시아닌계 색소, 크산텐계 색소, 대환상(大環狀) 아자아눌렌계 색소, 아즐렌계 색소, 나프토퀴논, 안트라키논계 색소, 안트라센, 피렌 등의 축합다환 방향족 및 방향환 내지 복소환 화합물이 축합한 쇄상 화합물, 또는, 스쿠아릴륨기 및 크로코닉메틴기를 결합쇄로서 갖는 퀴놀린, 벤조티아졸, 벤조옥사졸 등의 2개의 함질소 복소환, 또는, 스쿠아릴륨기 및 크로코닉메틴기에 의해 결합한 시아닌계 유사한 색소 등을 바람직하게 통할 수 있다. 또한, 상기 금속 착체 색소에서는, 디티올 금속 착체계 색소, 금속프탈로시아닌 색소, 금속포르피린 색소, 또는 루테늄 착체 색소가 바람직하고, 루테늄 착체 색소가 특히 바람직하지만, 상기로 한정하는 것이 아니다.
유기 광전 변환부의 상부 전극(23)의 위에는, 유기 광전 변환층(22)의 상방을 덮고서, 유기 광전 변환층(22)을 보호하기 위한 패시베이션층(24)이 형성되어 있다. 본 실시의 형태에서는, 특히, 상부 전극(23)의 표면의 단차에 의해 형성된, 패시베이션층(24)의 슬릿을 메워서, 또한, 패시베이션층(24)상에, ALD(Atomic Layer Deposition ; 원자층 퇴적)법에 의해 형성된 ALD 절연막(25)이 형성되어 있다.
이 ALD 절연막(25)은, 패시베이션층(24)의 패시베이션성을 보충하는 작용을 갖는다. 또한, 이 ALD 절연막(25)은, 패시베이션층(24)보다도 굴절률이 작은 구성으로 한다. 이에 의해, 패시베이션층(24)의 슬릿 내에 형성된, 도면 중 경사 방향으로 늘어나는 ALD 절연막(25)에 의해, 입사광을 반사시켜서, 내측의 패시베이션층(24)에 모을 수 있기 때문에, 집광성을 향상시킬 수 있다.
ALD 절연막(25)의 재료로서는, 예를 들면, Al2O3나 SiON 등을 사용할 수 있다. 또한, 패시베이션층(24)보다도 굴절률이 작은 막이라면, 이들의 재료로 한정되는 것이 아니다.
또한, 유기 광전 변환층(22)보다도 우측(외측)으로 연장된 부분의 상부 전극(23)상의, 패시베이션층(24) 및 ALD 절연막(25)에, 콘택트구멍이 형성되어 있다. 그리고, 이 콘택트구멍 내를 메워서, 또한 우측으로 늘어나, 배선층(26)이 형성되어 있다. 이 배선층(26)은, 배선층(15)상에 접속하여 형성되어 있다. 이에 의해, 배선층(26), 배선층(15), 콘택트부(6), 도전 플러그 영역(7)의 각 부분을 통하여, 유기 광전 변환부의 상부 전극(23)과 반도체 기체(1)의 하면측의 회로 소자가, 전기적으로 접속된다. 배선층(26)의 재료로서는, 예를 들면, W, Ti, TiN, Al 등을 들 수 있지만, 이들의 재료로 한정되지 않는다.
배선층(26)용의 콘택트구멍은, 유기 광전 변환층(22)상에는 형성되어 있지 않기 때문에, 이 콘택트구멍에 의해서는, 패시베이션층(24) 및 ALD 절연막(25)에 의한, 유기 광전 변환층(22)에 대한 패시베이션성이 저하되지 않는다.
본 실시의 형태의 고체 촬상 장치는, 예를 들면, 이하에 설명하는 바와 같이 하여, 제조할 수 있다.
먼저, 도 2a에 도시하는 바와 같이, 반도체 기체(1) 내의 반도체 영역이나 절연막을 형성한다. 즉, 2개의 광전 변환부(PD1, PD2), 플로팅 디퓨전(FD), 콘택트부(3), 오버플로 배리어(4), 전하 축적층(5), 콘택트부(6), 플러그층(7), 절연막(8)을 형성한다. 그리고, 반도체 기체(1)에 대해, 전송 게이트(2)나, 도시하지 않은, 화소 트랜지스터나 주변 회로부의 로직 회로 등의 회로 소자를 형성한다. 또한, 도시하지 않지만, 층간 절연막을 통하여 복수층의 배선을 배치한 배선부(다층 배선층)를 형성한다. 그 후, 배선부(다층 배선층)에 지지 기판을 부착한다. 또한, SOI 기판의 실리콘층을 반도체 기체(1)로 사용한 경우에는, 지지 기판을 부착한 후에, SOI 기판의 실리콘 기판 및 SiO2막을 제거한다.
다음에, 도 2b에 도시하는 바와 같이, 반도체 기체(1)상에, 절연층(11)을 형성한다. 이 절연층(11)으로서는, 바람직하게는, 전술한 바와 같이, 반도체 기체(1)와 절연층(11)과의 계면으로부터의 암전류의 발생을 억제하기 위해, 계면준위가 작은 재료를 사용한다. 예를 들면, ALD법으로 성막한 하프늄산화막과 플라즈마 CVD법으로 성막한 SiO2막과의 적층막에 의해, 절연층(11)을 형성한다.
다음에, 절연층(11)에 콘택트구멍을 개구한 후에, 콘택트구멍 내도 메워서, 절연층(11)상에, 도체층을 형성한다. 또한, 이 도체층에 대해, 차광하고 싶은 개소를 남겨 두도록 가공을 행하여, 도 2c에 도시하는 바와 같이, 도전 플러그 및 배선층으로 구성된, 도체층(12)을 형성한다. 이 도체층(12)으로는, 예를 들면, 전술한, Ti와 TiN의 적층막으로 이루어지는 배리어 메탈과, W(텅스텐)로 이루어지는 구조를 이용할 수 있다.
다음에, 도 2d에 도시하는 바와 같이, 도체층(12)상을 덮고서, 절연층(11)의 위에, 예를 들면 플라즈마 CVD법에 의해, SiO2막 등의 절연층(13)을 형성한 후에, 예를 들면, CMP(화학적 기계적 연마)법을 이용하여, 절연층(13)의 표면을 평탄화한다.
다음에, 절연층(13)에, 도체층(12)에 달하는 콘택트구멍을 형성한다. 계속해서, 도 2e에 도시하는 바와 같이, 콘택트구멍 내를 메워서, 도전 플러그층(14)을 형성한다. 도전 플러그층(14)은, 예를 들면 TiN과 W의 적층막을 성막한 후에, CMP법을 이용하여 절연막(13)상의 잉여의 W 및 TiN을 제거함에 의해 형성한다.
다음에, 도 2f에 도시하는 바와 같이, 절연층(13) 및 도전 플러그층(14)의 위에, 유기 광전 변환부의 하부 전극(21)과, 배선층(15)을, 각각 형성한다. 하부 전극(21)은, 예를 들면, 스퍼터법을 이용하여 ITO를 성막한 후에, 포토 리소그래피 기술을 이용하여 패터닝을 행하고, 드라이 에칭 또는 웨트 에칭을 이용하여 가공하다. 또한, 하부 전극(21)의 재료는 ITO로 한정되지 않고, 전술한 각종의 투명 도전 재료를 사용할 수 있다.
배선층(15)을 하부 전극(21)과 같은 재료로 하는 경우에는, 패터닝에 의해, 배선층(15) 및 하부 전극(21)을 동시에 형성할 수 있다. 배선층(15)을 하부 전극(21)과는 다른 도전 재료로 하는 경우에는, 하부 전극(21)을 형성하기 전이나 후에, 배선층(15)을 형성한다.
다음에, 도 2g에 도시하는 바와 같이, 하부 전극(18)상에, 예를 들면 플라즈마 CVD법에 의해 SiO2막을 형성함에 의해, 절연층(16)을 형성한다. 계속해서, 예를 들면 CMP법을 이용하여 평탄화 처리를 행함에 의해, 도 2h에 도시하는 바와 같이, 절연층(16)으로부터 하부 전극(21) 및 배선층(15)을 노출시킨다. 이때에, 절연막(16)의 쪽이 하부 전극(21)보다도 얇아지도록, 절연층(16)을 후퇴시킨다.
다음에, 도 2i에 도시하는 바와 같이, 유기 광전 변환층(22)을, 메탈 마스크를 이용하여, 소망하는 패턴으로 형성한다. 예를 들면, 유기 광전 변환층(22)에 퀴나크리돈 유도체를 사용하는 경우에는, 진공 증착에 의해 유기 광전 변환층(22)을 형성할 수 있다. 유기 광전 변환층(22)은, 나중에 가공하는 상부 전극(23)의 패턴보다도 내측으로서, 상부 전극(23)의 가공시에 노출시키지 않도록 한다. 또한, 유기 광전 변환층(22)을 형성하는데는, 반드시 메탈 마스크를 이용하여 성막할 필요는 없고, 프린트 기술 등을 이용하여, 소망하는 패턴을 형성하여도 상관없다.
다음에, 도 2j에 도시하는 바와 같이, 유기 광전 변환층(22)상에, 전면적으로 상부 전극(23)을 형성한다. 이 상부 전극(23)으로는, ITO 등의 전술한 각종 재료를 사용할 수 있다. 유기 광전 변환층(22)은, 수분, 산소, 수소 등의 영향에 의해, 특성이 크게 변동하는 것이 알려져 있다. 그 때문에, 상부 전극(23)은, 유기 광전 변환층(22)과 진공(眞空) 일관(一貫)하여 성막되는 것이 바람직하다.
그 후, 예를 들면, CVD법에 의해, SiN, SiO2, SiON 등의 재료를 사용하여, 패시베이션층(24)을 형성한다. 이때에, 도 2k에 도시하는 바와 같이, 하지(下地)의 단차에 기인하여, 패시베이션층(24)에 슬릿이 생긴다.
그 후, ALD(Atomic Layer Deposition)법에 의해, 도 2l에 도시하는 바와 같이, 패시베이션 능력이 높은 ALD 절연막(25)을 형성한다. ALD 절연막(25)으로는, 패시베이션층(24)보다 굴절률이 작은 재료를 사용한다. 이때, ALD법은 단차 피복성이 높은 성막 수법이기 때문에, 도 2l에 도시하는 바와 같이, 패시베이션층(24)의 단차부의 슬릿을 ALD 절연막(25)으로 메울 수 있다. 여기서, ALD 절연막(25)의 재료로서는, 전술한 Al2O3나 SiON 등을 사용할 수 있다.
다음에, 도 2m에 도시하는 바와 같이, ALD 절연막(25)의 위에, ALD 절연막(25) 및 패시베이션층(24)을 패터닝하기 위한 레지스트(31)를 형성한다. 다음에, 도 2n에 도시하는 바와 같이, 레지스트(31)를 마스크로서 이용하여, ALD 절연막(25), 패시베이션층(24), 상부 전극(23)을, 순차적으로 드라이 에칭에 의해 가공함에 의해, 이들의 층(25, 24, 23)을 패터닝한다. 계속해서, 애싱, 유기 세정 등의 후처리를 행하여, 퇴적물, 잔사물을 제거한다. 이들 패터닝의 공정이나 후처리의 공정에서는, 유기 광전 변환층(22)이 노출하지 않기 때문에, 유기 광전 변환층(22)이 데미지를 받기 어렵고. 또한, 패시베이션층(24) 및 ALD 절연막(25)에 의해 상부 전극(23)을 덮고 있기 때문에, 상부 전극(23)의 ITO 등이 갖는 핀 홀에 기인하여, 후처리 약액이 침입하여, 하층의 유기 광전 변환층(22)이 소실(消失)되는 과제를 억제하는 것이 가능해진다.
그 후, 도 2o에 도시하는 바와 같이, 유기 광전 변환층(22)보다도 우측으로 연장한 부분의 상부 전극(23)의 위의 패시베이션층(24) 및 ALD 절연막(25)에, 상부 전극(23)과 접속하기 위한 콘택트 개구부(32)를 형성한다. 이때, 콘택트 개구부(32)의 아래에 유기 광전 변환층(22)이 있으면, 가공 후 세정에 의해, 상부 전극(23)의 핀 홀을 통하여 약액이 침액하여, 하층의 유기 광전 변환층(22)이 소실하는 문제가 생긴다. 본 실시의 형태에서는, 도 2o에 도시하는 바와 같이, 콘택트 개구부(32)의 아래에는 유기 광전 변환층(22)이 형성되어 있지 않기 때문, 유기 광전 변환층(22)이 소실하는 문제를 회피할 수 있다.
도 3에, 도 2o의 위태의 평면 레이아웃을 도시한다. 도 3에 도시하는 바와 같이, 패시베이션층(24) 및 ALD 절연막(25)이 개구되고, 하부 전극(23)이 노출하는, 콘택트 개구부(32)는, 유기 광전 변환층(22)으로부터 떨어져서 형성되어 있다.
그 후, 콘택트 개구부(32) 내도 메워서, 표면에 금속층을 형성하고, 이 금속층을 패터닝함에 의해, 도 2p에 도시하는 바와 같이, 상부 전극(23) 및 배선층(15)에 각각 접속된, 배선층(26)을 형성한다. 그 후, 도시하지 않지만, 배선층(26) 등을 보호하는 패시베이션층, 평탄화막, 온 칩 렌즈 등을, 순차적으로 형성한다. 이와 같이 하여, 도 1에 도시한, 본 실시의 형태의 고체 촬상 장치를 제조할 수 있다.
상술한 본 실시의 형태의 고체 촬상 장치의 구성에 의하면, 유기 광전 변환층(22)의 위를 덮는 패시베이션층(24)의 위와, 단차상의 패시베이션층(24)에 생긴 슬릿 내에, 패시베이션층(24)보다도 굴절률이 작은 ALD 절연막(25)이 형성되어 있다. 이에 의해, 슬릿을 통한, 외부로부터 유기 광전 변환층(22)으로의 수분 등의 침입을 억제할 수 있기 때문에, 유기 광전 변환층(22)에 대한 패시베이션성을 향상할 수 있다. 따라서, 고체 촬상 장치의 신뢰성을 향상할 수 있다.
또한, 비스듬하게 형성된 슬릿 내에, 패시베이션층(24)보다도 굴절률이 작은 ALD 절연막(25)이 형성되어 있다. 이에 의해, 입사한 광을, 슬릿 내의 ALD 절연막(25)과 패시베이션층(25)와의 계면에서 반사시켜서, 중앙의 패시베이션층(24)에 모을 수 있기 때문에, 집광 특성을 향상하고, 양호한 집광 특성을 실현할 수 있다.
따라서 본 실시의 형태에 의해, 유기 광전 변환층(22)에 대한 패시베이션성의 향상과, 양호한 집광 특성을 양립시킬 수 있다.
또한, 본 실시의 형태에 의하면, 특히, ALD법에 의해 형성한 ALD 절연막(25)으로, 패시베이션층(24)에 생긴 슬릿을 메우고 있다. ALD법은, 단차 피복성이 높은 성막 방법이기 때문에, 슬릿과 같이 가늘고 좁은 공간도 메울 수 있기 때문에, 용이하게 슬릿을 메울 수 있다.
상술한 실시의 형태에서는, 색의 조합으로서, 유기 광전 변환부를 녹(G), 제1의 광전 변환부(PD1)를 적(R), 제2의 광전 변환부(PD2)를 청(B)으로 하고 있지만, 본 기술에서는, 그 밖의 색의 조합도 가능하다. 예를 들면, 유기 광전 변환부를 적(R) 또는 청(B)으로서, 반도체 기체 내의 2개의 광전 변환부를, 그 밖의 대향하는 색으로 설정하는 것이 가능하다. 적(R)의 광으로 광전 변환하는 유기 광전 변환 재료로서는, 프탈로시아닌계 색소를 포함하는 유기 광전 변환 재료를 사용하는 것이 가능하다. 청(B)의 광으로 광전 변환하는 유기 광전 변환 재료로서는, 쿠마린계 색소, 메로시아닌계 색소 등을 포함하는 유기 광전 변환 재료를 사용할 수 있다.
또한, 본 기술에서는, 유기 광전 변환부를 2층으로 하고, 반도체 기체 내의 광전 변환부를 1층으로 하는 것도 가능하다. 또한, 반도체 기체에는 광전 변환부를 마련하지 않고, 반도체 기체상에 3층의 유기 광전 변환부를 적층하는 것도 가능하지만, 반도체 기체 내에 1층 이상의 광전 변환부를 마련함에 의해, 필요해지는 체적을 작게 할 수 있다.
상술한 실시의 형태에서는, 패시베이션층(24)을 단층 구조로 한 경우를 설명하였지만, 패시베이션층(24)을 2층 이상의 적층 구조로 하는 것도 가능하다.
상술한 실시의 형태에서는, 반도체 기체의 광입사면과 회로 형성면을 다른 면으로 하고 있고, 이른바 이면 조사형 구조로 되어 있다. 본 기술은, 반도체 기체의 광입사면과 회로 형성면을 같은 면으로 한, 표면 조사형 구조에도 적용할 수 있다.
본 기술의 패시베이션층과 ALD 절연막에 의한 구성은, 고체 촬상 장치로 한하지 않고, 일반적인 반도체 장치나 그 밖의 장치에서, 패시베이션을 필요로 하는 유기층에 의해 단차가 형성되는 경우에도 적용하는 것이 가능하다.
<2. 제1의 실시의 형태의 변형례>
다음에, 제1의 실시의 형태에 대한 변형례를 설명한다. 제1의 실시의 형태의 변형례의 고체 촬상 장치의 개략 구성도(주요부의 단면도)를, 도 4에 도시한다. 이 변형례에서는, 도 4에 도시하는 바와 같이, 유기 광전 변환부의 상부 전극(23)을, 패시베이션층(24) 및 ALD 절연막(25)보다도 우측으로 연장하여 형성하고 있다. 그리고, 이 연장한 부분의 상부 전극(23)에, 배선층(26)이 접속되어 있다. 이에 의해, 연장한 부분의 상부 전극(23)은, 패시베이션층(24) 및 ALD 절연막(25)에 덮이지 않기 때문에, 패시베이션층(24) 및 ALD 절연막(25)에 콘택트 개구부를 형성하지 않아도, 상부 전극(23)과 배선층(26)을 접속할 수 있다.
패시베이션층(24)은, 상부 전극(23)보다 두껍기 때문에, 도 1의 구성의 경우, 배선층(26)을 패시베이션층(24)에 의한 큰 단차상에 형성할 필요가 있다. 그 때문에, 배선층(26)에 단절(段切)이 생기지 않도록, 또한, 콘택트 개구부를 배선층(26)으로 메울 수 있도록, 배선층(26)의 재료나 형성 방법을 선정하는 것이 바람직하다. 한편, 이 변형례의 구성에서는, 상부 전극(23)에 의한 작은 단차상에 배선층(26)을 형성하기 때문에, 배선층(26)의 형성이 용이하고, 배선층(26)의 재료나 형성 조건의 제약이 적어진다. 또한, 도 1의 구성과 비교하여, 배선층(26)과의 접속부가 우측으로 이동하기 때문에, 그만큼, 화소 사이즈는 커진다. 또한, 이 변형례의 구성에서는, 패시베이션층(24) 및 ALD 절연막(25)에 콘택트 개구부를 형성하지 않기 때문에, 도 1의 구성과 비교하여, 더욱, 유기 광전 변환층(22)에 대한 패시베이션성을 향상할 수 있다.
이 변형례의 구성을 제조하는 경우에는, 도 2m에 도시한 레지스트(31)를 마스크로서 이용하여, ALD 절연막(25) 및 패시베이션층(24)을 순차적으로 드라이 에칭에 의해 가공한다. 그 후, 레지스트(31)를 제거하고, 상부 전극(23)의 패터닝용의 레지스트를 형성하고, 상부 전극(23)을 드라이 에칭에 의해 가공한다.
본 기술에 관계된 고체 촬상 장치는, 예를 들면, 디지털 카메라나 비디오 카메라 등의 카메라 시스템이나, 촬상 기능을 갖는 휴대 전화, 촬상 기능을 구비한 다른 기기 등의, 각종 전자 기기에 적용할 수 있다.
<3. 제2의 실시의 형태(전자 기기)>
제2의 실시의 형태의 전자 기기의 개략 구성도(블록도)를, 도 5에 도시한다. 본 실시의 형태는, 본 기술을, 정지화상 또는 동화의 촬영이 가능한 카메라를 갖는 전자 기기에 적용한 경우이다.
도 5에 도시하는 바와 같이, 이 전자 기기(121)는, 고체 촬상 장치(122), 광학계(123), 셔터 장치(124), 구동 회로(125), 신호 처리 회로(126)를 갖는다.
광학계(123)는, 광학 렌즈 등에 의해 구성되고, 피사체로부터의 상광(입사광)을 고체 촬상 장치(122)의 화소부에 결상시킨다. 이에 의해, 고체 촬상 장치(122) 내에, 일정 기간 신호 전하가 축적된다. 광학계(123)는, 복수개의 광학 렌즈로 구성된 광학 렌즈계로 하여도 좋다. 고체 촬상 장치(122)로서는, 전술한 실시의 형태나 그 변형례의 고체 촬상 장치 등, 본 기술에 관한 고체 촬상 장치를 사용한다. 셔터 장치(124)는, 고체 촬상 장치(122)에의 광조사 기간 및 차광 기간을 제어한다. 구동 회로(125)는, 고체 촬상 장치(122)의 전송 동작 및 셔터 장치(124)의 셔터 동작을 제어하는 구동 신호를 공급한다. 구동 회로(125)로부터 공급되는 구동 신호(타이밍 신호)에 의해, 고체 촬상 장치(122)의 신호 전송을 행한다. 신호 처리 회로(126)는, 각종의 신호 처리를 행한다. 신호 처리가 행하여진 영상 신호는, 메모리 등의 기억 매체에 기억되고, 또는, 모니터에 출력된다.
상술한 본 실시의 형태의 전자 기기(121)의 구성에 의하면, 고체 촬상 장치(122)로서, 전술한 실시의 형태나 그 변형례의 고체 촬상 장치 등, 본 기술에 관한 고체 촬상 장치를 사용한다. 이에 의해, 고체 촬상 장치(122)에서, 유기 광전 변환층에 대한 패시베이션성을 향상하여 고체 촬상 장치(122) 및 전자 기기(121)의 신뢰성을 향상하고, 또한, 집광 특성을 향상할 수 있다.
본 기술에서, 전자 기기의 구성은, 도 5에 도시한 구성으로 한정되는 것이 아니고, 본 기술에 관한 고체 촬상 장치를 사용하는 구성이라면, 도 5에 도시한 이외의 구성으로 하는 것도 가능하다.
또한, 본 개시는 이하와 같은 구성도 취할 수 있다.
(1) 유기 광전 변환층과, 상기 유기 광전 변환층의 상방을 덮고서 형성된 패시베이션층과, 상기 패시베이션층상 및 단차상의 상기 패시베이션층에 생긴 슬릿 내에 형성되고, 상기 패시베이션층보다도 굴절률이 작은 절연막을 포함하는 고체 촬상 장치.
(2) 상기 유기 광전 변환층을 포함하여 이루어지는 유기 광전 변환부와, 반도체 기체 내에 형성된 광전 변환부가, 상하로 적층되어 있는, 상기 (1)에 기재된 고체 촬상 장치.
(3) 상기 절연막은, 원자층 증착법(ALD법)에 의해 형성된 막인, 상기 (1) 또는 (2)에 기재된 고체 촬상 장치.
(4) 상기 유기 광전 변환층에 접속된 상부 전극이, 상기 유기 광전 변환부보다도 외측으로 연장하여 형성되어 있고, 연장하여 형성된 부분의 상기 상부 전극상의 상기 패시베이션층 및 상기 절연막에 형성된 콘택트 개구부와, 상기 콘택트 개구부 내에 형성되고, 상기 상부 전극에 접속된 배선층을 또한 포함하는, 상기 (1)부터 (3)의 어느 하나에 기재된 고체 촬상 장치.
(5) 유기 광전 변환층을 갖는 고체 촬상 장치를 제조하는 방법으로서, 상기 유기 광전 변환층을 형성하는 공정과, 상기 유기 광전 변환층의 상방을 덮고서, 패시베이션층을 형성하는 공정과, 상기 패시베이션층상, 및, 단차상의 상기 패시베이션층에 생긴 슬릿 내에, 상기 패시베이션층보다도 굴절률이 작은 절연막을 형성하는 공정을 갖는 고체 촬상 장치의 제조 방법.
(6) 상기 절연막을, 원자층 증착법(ALD법)을 이용하여 형성하는, 상기 (5)에 기재된 고체 촬상 장치의 제조 방법.
(7) 광학계와, 상기 (1)부터 (4)의 어느 하나에 기재된 고체 촬상 장치와, 상기 고체 촬상 장치의 출력 신호를 처리하는 신호 처리 회로를 구비한 전자 기기.
본 기술은, 상술한 실시의 형태로 한정되는 것이 아니고, 본 기술의 요지를 일탈하지 않는 범위에서 그 밖에 다양한 구성을 취할 수 있다.
본 출원은, 일본 특허청에서 2012년 5월 1일에 출원된 일본 특허출원 번호 제2012-104521호를 기초로 하여 우선권을 주장하는 것이고, 이 출원의 모든 내용을 참조에 의해 본 출원에 원용한다.
당업자라면, 설계상의 요건이나 다른 요인에 응하여, 여러 가지의 수정, 콤비네이션, 서브콤비네이션 및 변경을 상도할 수 있는데, 그들은 첨부의 청구의 범위나 그 균등물의 범위에 포함되는 것으로 이해된다.

Claims (7)

  1. 유기 광전 변환층과,
    상기 유기 광전 변환층의 상방을 덮고서 형성된 패시베이션층과,
    상기 패시베이션층상 및 단차상의 상기 패시베이션층에 생긴 슬릿 내에 형성되고, 상기 패시베이션층보다도 굴절률이 작은 절연막을 포함하는 것을 특징으로 하는 고체 촬상 장치.
  2. 제1항에 있어서,
    상기 유기 광전 변환층을 포함하여 이루어지는 유기 광전 변환부와, 반도체 기체 내에 형성된 광전 변환부가, 상하로 적층되어 있는 것을 특징으로 하는 고체 촬상 장치.
  3. 제1항에 있어서,
    상기 절연막은, 원자층 증착법(ALD법)에 의해 형성된 막인 것을 특징으로 하는 고체 촬상 장치.
  4. 제1항에 있어서,
    상기 유기 광전 변환층에 접속된 상부 전극이, 상기 유기 광전 변환층보다도 외측으로 연장하여 형성되어 있고, 연장하여 형성된 부분의 상기 상부 전극상에 있는, 상기 패시베이션층 및 상기 절연막에 형성된 콘택트 개구부와, 상기 콘택트 개구부 내를 포함하여 형성되고, 상기 상부 전극에 접속된 배선층을 또한 포함하는 것을 특징으로 하는 고체 촬상 장치.
  5. 유기 광전 변환층을 갖는 고체 촬상 장치를 제조하는 방법으로서,
    상기 유기 광전 변환층을 형성하는 공정과,
    상기 유기 광전 변환층의 상방을 덮고서, 패시베이션층을 형성하는 공정과,
    상기 패시베이션층상 및 단차상의 상기 패시베이션층에 생긴 슬릿 내에, 상기 패시베이션층보다도 굴절률이 작은 절연막을 형성하는 공정을 갖는 것을 특징으로 하는 고체 촬상 장치의 제조 방법.
  6. 제5항에 있어서,
    상기 절연막을, 원자층 증착법(ALD법)을 이용하여 형성하는 것을 특징으로 하는 고체 촬상 장치의 제조 방법.
  7. 광학계와,
    유기 광전 변환층과, 상기 유기 광전 변환층의 상방을 덮고서 형성된 패시베이션층과, 상기 패시베이션층상 및 단차상의 상기 패시베이션층에 생긴 슬릿 내에 형성되고, 상기 패시베이션층보다도 굴절률이 작은 절연막을 포함하는 고체 촬상 장치와,
    상기 고체 촬상 장치의 출력 신호를 처리하는 신호 처리 회로를 구비한 것을 특징으로 하는 전자 기기.
KR1020147027563A 2012-05-01 2013-04-17 고체 촬상 장치 및 그 제조 방법, 전자 기기 Active KR102045588B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012104521 2012-05-01
JPJP-P-2012-104521 2012-05-01
PCT/JP2013/061363 WO2013164948A1 (ja) 2012-05-01 2013-04-17 固体撮像装置及びその製造方法、電子機器

Publications (2)

Publication Number Publication Date
KR20150008851A KR20150008851A (ko) 2015-01-23
KR102045588B1 true KR102045588B1 (ko) 2019-11-15

Family

ID=49514349

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147027563A Active KR102045588B1 (ko) 2012-05-01 2013-04-17 고체 촬상 장치 및 그 제조 방법, 전자 기기

Country Status (5)

Country Link
US (1) US9293722B2 (ko)
JP (1) JPWO2013164948A1 (ko)
KR (1) KR102045588B1 (ko)
CN (1) CN104247021B (ko)
WO (1) WO2013164948A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6079502B2 (ja) * 2013-08-19 2017-02-15 ソニー株式会社 固体撮像素子および電子機器
KR102328769B1 (ko) * 2014-06-20 2021-11-18 삼성전자주식회사 이미지 센서와 이를 포함하는 이미지 처리 시스템
KR102282493B1 (ko) * 2014-08-12 2021-07-26 삼성전자주식회사 이미지 센서 및 이를 포함하는 전자 장치
KR102404725B1 (ko) * 2014-09-19 2022-05-31 삼성전자주식회사 이미지 센서 및 이를 포함하는 전자 장치
JP6775977B2 (ja) * 2016-03-22 2020-10-28 キヤノン株式会社 光電変換装置、及び撮像システム
KR102764011B1 (ko) * 2016-12-23 2025-02-05 삼성전자주식회사 전자 소자 및 그 제조 방법
KR102619669B1 (ko) 2016-12-30 2023-12-29 삼성전자주식회사 이미지 센서
KR102577261B1 (ko) 2017-01-09 2023-09-11 삼성전자주식회사 이미지 센서, 이미지 센서 제조 방법
KR102652981B1 (ko) 2017-01-16 2024-04-02 삼성전자주식회사 이미지 센서
KR102495573B1 (ko) * 2017-07-21 2023-02-03 삼성전자주식회사 이미지 센서
JP7164532B2 (ja) * 2017-08-31 2022-11-01 ソニーセミコンダクタソリューションズ株式会社 撮像素子、積層型撮像素子及び固体撮像装置
EP3832725A4 (en) 2018-07-31 2021-08-25 Sony Semiconductor Solutions Corporation IMAGING ELEMENT AND IMAGING DEVICE
TWI865665B (zh) 2019-12-02 2024-12-11 日商索尼半導體解決方案公司 攝像裝置及其製造方法以及電子機器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006049874A (ja) 2004-07-06 2006-02-16 Fuji Photo Film Co Ltd 機能素子及びその製造方法
JP2009099804A (ja) 2007-10-17 2009-05-07 Sharp Corp 固体撮像素子、カメラモジュールおよび電子情報機器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07130732A (ja) 1993-11-01 1995-05-19 Nec Corp 半導体装置及びその製造方法
JP2001345319A (ja) 2000-05-31 2001-12-14 Fuji Electric Co Ltd 半導体装置の製造方法
JP4817584B2 (ja) 2002-05-08 2011-11-16 キヤノン株式会社 カラー撮像素子
JP4911445B2 (ja) 2005-06-29 2012-04-04 富士フイルム株式会社 有機と無機のハイブリッド光電変換素子
JP4719597B2 (ja) * 2006-03-16 2011-07-06 富士フイルム株式会社 光電変換素子及び固体撮像素子
JP2010067827A (ja) * 2008-09-11 2010-03-25 Fujifilm Corp 固体撮像素子及び撮像装置
JP5564847B2 (ja) 2009-07-23 2014-08-06 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP5509846B2 (ja) * 2009-12-28 2014-06-04 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP2011187663A (ja) * 2010-03-08 2011-09-22 Fujifilm Corp 光電変換素子及び撮像素子
JP5264865B2 (ja) 2010-03-31 2013-08-14 富士フイルム株式会社 光電変換素子及び撮像素子

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006049874A (ja) 2004-07-06 2006-02-16 Fuji Photo Film Co Ltd 機能素子及びその製造方法
JP2009099804A (ja) 2007-10-17 2009-05-07 Sharp Corp 固体撮像素子、カメラモジュールおよび電子情報機器

Also Published As

Publication number Publication date
US9293722B2 (en) 2016-03-22
US20150115243A1 (en) 2015-04-30
WO2013164948A1 (ja) 2013-11-07
JPWO2013164948A1 (ja) 2015-12-24
CN104247021A (zh) 2014-12-24
CN104247021B (zh) 2017-07-14
KR20150008851A (ko) 2015-01-23

Similar Documents

Publication Publication Date Title
KR102045588B1 (ko) 고체 촬상 장치 및 그 제조 방법, 전자 기기
US10608051B2 (en) Solid-state image pickup device and manufacturing method thereof, and electronic apparatus
US9786708B2 (en) Unit pixel having an insulated contact penetrating a charge accumulation region, solid-state image pickup unit including the same, and method of manufacturing the unit pixel
US9281486B2 (en) Semiconductor device, method of manufacturing semiconductor device, solid-state imaging unit, and electronic apparatus
US9614010B2 (en) Solid-state image sensing device having an organic photoelectric conversion section fills a depression section and solid-state image pickup unit including same
JP6136663B2 (ja) 固体撮像素子およびその製造方法、並びに電子機器
JP6711573B2 (ja) 固体撮像素子
US10833128B2 (en) Reducing junction leakage and occurrence of dark current at a contact portion of a solid-state image device
US10978514B2 (en) Solid-state imaging device, and method of manufacturing solid-state imaging device
JP2013026332A (ja) 固体撮像素子および製造方法、並びに電子機器
JP2013135123A (ja) 半導体装置、半導体装置の製造方法、固体撮像装置および電子機器
US11127910B2 (en) Imaging device and electronic apparatus

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20140930

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20160809

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20180329

Comment text: Request for Examination of Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20190811

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20191111

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20191111

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20221025

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20231023

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20241029

Start annual number: 6

End annual number: 6