[go: up one dir, main page]

KR102034714B1 - 발광 소자 - Google Patents

발광 소자 Download PDF

Info

Publication number
KR102034714B1
KR102034714B1 KR1020130104707A KR20130104707A KR102034714B1 KR 102034714 B1 KR102034714 B1 KR 102034714B1 KR 1020130104707 A KR1020130104707 A KR 1020130104707A KR 20130104707 A KR20130104707 A KR 20130104707A KR 102034714 B1 KR102034714 B1 KR 102034714B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
layer
nitride semiconductor
unevenness
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020130104707A
Other languages
English (en)
Other versions
KR20150026199A (ko
Inventor
성연준
정성훈
성준호
조희진
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020130104707A priority Critical patent/KR102034714B1/ko
Priority to PCT/KR2014/007475 priority patent/WO2015030391A1/ko
Priority to US14/915,757 priority patent/US20160197235A1/en
Priority to CN201480048407.XA priority patent/CN105518879B/zh
Publication of KR20150026199A publication Critical patent/KR20150026199A/ko
Application granted granted Critical
Publication of KR102034714B1 publication Critical patent/KR102034714B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/82—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching

Landscapes

  • Led Devices (AREA)

Abstract

실시 예는 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함하는 발광 구조물; 및 상기 발광 구조물 상에 배치되는 광 추출부를 포함하고, 상기 광 추출부는 상기 제1 도전형 반도체층 상에 배치되고, 제1 습식 식각률을 갖는 제1 질화물 반도체층; 상기 제1 질화물 반도체층 상에 배치되고, 제2 습식 식각률을 갖는 제2 질화물 반도체층, 및 제3 습식 식각률을 갖는 제3 질화물 반도체층을 포함하며, 상기 제1 습식 식각률 및 상기 제3 습식 식각률은 상기 제2 습식 식각률보다 낮다.

Description

발광 소자{A LIGHT EMITTING DEVICE}
실시 예는 발광 소자에 관한 것이다.
GaN 등의 Ⅲ-Ⅴ족 질화물 반도체는, 우수한 물리적, 화학적 특성으로 인해 발광 다이오드(LED), 레이저 다이오드(LD), 태양 전지 등의 반도체 광소자의 핵심 소재로 각광을 받고 있다.
Ⅲ-Ⅴ족 질화물 반도체 광소자는 청색 및 녹색광 대역을 포함하며, 큰 휘도와 높은 신뢰성을 가질 수 있어, 발광 소자의 구성 물질로 각광을 받고 있다.
발광 소자의 광 효율은 내부양자효율(internal quantum efficiency)과 광추출효율(light extraction efficiency, "외부양자효율"이라고도 함)로 결정될 수 있다.
그런데 발광 소자를 구성하는 질화물 반도체층은 외부대기 또는 봉합 물질이나 기판에 비하여 큰 굴절률을 가지므로, 빛의 방출 가능한 입사각 범위를 결정하는 임계각이 작아질 수 있고, 이로 인하여 활성층으로부터 발생한 광의 상당 부분은 질화물 반도체층의 내부로 전반사되어 광 손실이 발생하고, 광 추출 효율이 낮아질 수 있다.
실시 예는 광 추출 효율을 균일하게 향상시킬 수 있는 발광 소자를 제공한다.
실시 예에 따른 발광 소자는 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함하는 발광 구조물; 및 상기 발광 구조물 상에 배치되는 광 추출부를 포함하고, 상기 광 추출부는 상기 제1 도전형 반도체층 상에 배치되고, 제1 습식 식각률을 갖는 제1 질화물 반도체층; 및 상기 제1 질화물 반도체층 상에 배치되고, 제2 습식 식각률을 갖는 제2 질화물 반도체층, 및 제3 습식 식각률을 갖는 제3 질화물 반도체층을 포함하며, 상기 제1 습식 식각률 및 상기 제3 습식 식각률은 상기 제2 습식 식각률보다 낮다.
상기 발광 소자는 볼록부 및 오목부를 포함할 수 있으며, 상기 볼록부는 상기 제2 질화물 반도체층, 및 상기 제3 질화물 반도체층이 적층된 구조를 갖는 제1 요철; 및 상기 제1 요철의 상기 제3 질화물 반도체층에 형성되는 제2 요철을 포함할 수 있다.
상기 제1 질화물 반도체층 및 상기 제3 질화물 반도체층 각각은 알루미늄을 포함하는 조성을 갖고, 상기 제2 질화물 반도체층은 알루미늄을 제외한 조성을 가질 수 있다.
상기 제1 내지 제3 질화물 반도체층들 각각은 알루미늄을 포함하는 조성을 가지며, 상기 제1 질화물 반도체층과 상기 제3 질화물 반도체층 각각의 알루미늄의 함량은 상기 제2 질화물 반도체층의 알루미늄의 함량보다 많을 수 있다.
상기 제1 질화물 반도체층의 조성은 AlxGa(1-x)N(0<x≤1)이고, 상기 제3 질화물 반도체층의 조성은 AlyGa(1-y)N(0<y≤1)이고, 상기 제2 질화물 반도체층의 조성은 AlzGa(1-z)N(0≤z≤1)이고, x 및 y는 z보다 클 수 있다.
상기 제1 요철은 규칙적인 패턴 형상이고, 상기 제2 요철은 불규칙적인 패턴 형상일 수 있다.
상기 제1 요철의 오목부는 상기 제1 질화물 반도체층의 상면을 노출할 수 있다.
상기 제1 요철의 오목부에 의하여 노출되는 상기 제1 질화물 반도체층의 상면에 형성되는 제3 요철을 더 포함할 수 있다.
상기 제1 질화물 반도체층 및 상기 제3 질화물 반도체층 각각의 두께는 5nm ~ 50nm일 수 있다.
상기 제1 습식 식각률과 상기 제2 습식 식각률의 비율, 및 상기 제3 습식 식각률과 상기 제2 습식 식각률의 비율은 1:5~100일 수 있다.
상기 발광 소자는 상기 광 추출부 상에 배치되는 제1 전극; 및 상기 제2 도전형 반도체층 아래에 배치되는 제2 전극을 더 포함할 수 있다.
실시 예는 광 추출 효율을 균일하게 향상시킬 수 있다.
도 1은 실시 예에 따른 발광 소자의 단면도를 나타낸다.
도 2 내지 도 8은 실시 예에 따른 발광 소자의 제조 방법을 나타낸다.
도 9는 도 5의 건식 식각에 의하여 형성되는 홈의 확대도를 나타낸다.
도 10은 도 6의 습식 식각에 의하여 형성되는 요철부의 제1 실시 예를 나타낸다.
도 11은 도 6의 습식 식각에 의하여 형성되는 요철부의 제2 실시 예를 나타낸다.
도 12는 도 6의 습식 식각에 의하여 형성되는 요철부의 제3 실시 예를 나타낸다.
도 13은 도 6의 습식 식각에 의하여 형성되는 요철부의 제4 실시 예를 나타낸다.
도 15 내지 도 16은 요철의 형태 및 크기에 따른 광 추출 효율의 시뮬레이션 결과를 나타낸다.
도 17은 실시 예에 따른 발광 소자 패키지를 나타낸다.
도 18은 실시 예에 따른 발광 소자를 포함하는 조명 장치를 나타낸다.
도 19는 실시 예에 따른 발광 소자를 포함하는 표시 장치를 나타낸다.
이하, 실시 예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다. 또한 동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다. 이하, 첨부된 도면을 참조하여 실시 예에 따른 발광 소자를 설명한다.
도 1은 실시 예에 따른 발광 소자(100)의 단면도를 나타낸다.
도 1을 참조하면, 발광 소자(100)는 제2 전극(205), 보호층(50), 전류 차단층(60), 발광 구조물(70), 패시베이션층(80), 제1 전극(90), 및 광 추출부(210)를 포함한다.
제2 전극(205)은 발광 구조물(70)을 지지하며, 제1 전극(90)과 더불어 발광 구조물(70)에 전원을 제공한다.
제2 전극(205)은 지지 기판(10), 접합층(15), 확산 방지층(20), 반사층(30), 및 오믹층(40)을 포함할 수 있다.
지지 기판(10)은 발광 구조물(70)을 지지할 수 있다. 지지 기판(10)은 전도성 물질, 예컨대, 구리(Cu), 금(Au), 니켈(Ni), 몰리브덴(Mo), 또는 구리-텅스텐(Cu-W) 중 적어도 하나를 포함하는 금속이거나, 또는 Si, Ge, GaAs, ZnO, 또는 SiC 중 적어도 하나를 포함하는 반도체일 수 있다.
접합층(15)은 지지 기판(10)과 확산 방지층(20) 사이에 배치되고, 지지 기판(10)을 확산 방지층(20)에 접합시키는 역할을 할 수 있다. 확산 방지층(20)이 생략될 경우에 접합층(15)은 지지 기판(10)과 반사층(30) 사이에 배치될 수 있다. 또는 확산 방지층(20)과 반사층(30)이 생략될 경우에 접합층(15)은 지지 기판(10)과 오믹층(40) 사이에 배치될 수 있다.
예컨대, 접합층(15)은 접합 금속, 예컨대, Au, Sn, Ni, Nb, In, Cu, Ag 또는 Pd 중 적어도 하나를 포함하는 금속 또는 합금일 수 있다.
접합층(15)은 지지 기판(10)을 본딩 방식으로 접합하기 위해 형성하는 것이므로 지지 기판(10)을 도금이나 증착 방법으로 형성하는 경우에는 접합층(15)은 생략될 수 있다.
확산 방지층(20)은 지지 기판(10)과 반사층(30) 사이, 지지 기판(10)과 보호층(50) 사이에 배치될 수 있으며, 접합층(15) 및 지지 기판(10)의 금속 이온이 반사층(30), 및 오믹층(40)을 통과하여 발광 구조물(70)로 확산하는 것을 방지할 수 있다. 예컨대, 확산 방지층(20)은 배리어 물질, 예컨대, Ni, Pt, Ti,W,V, Fe, Mo 중 적어도 하나를 포함할 수 있으며, 단층 또는 다층으로 이루어질 수 있다.
반사층(30)은 확산 방지층(20) 상에 배치될 수 있으며, 발광 구조물(70)로부터 입사되는 광을 반사시켜 주어, 광 추출 효율을 개선할 수 있다. 반사층(30)은 광 반사 물질, 예컨대, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다.
반사층(30)은 금속 또는 합금과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성할 수 있으며, 예를 들어, IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등으로 형성할 수 있다.
오믹층(40)은 반사층(30)과 제2 도전형 반도체층(72) 사이에 배치될 수 있으며,제2 도전형 반도체층(72)에 오믹 접촉(ohmic contact)되어 발광 구조물(70)에 전원이 원활히 공급되도록 할 수 있다.
투광성 전도층과 금속을 선택적으로 사용하여 오믹층(40)을 형성할 수 있다.
예컨대 오믹층(40)은 제2 도전형 반도체층(72)과 오믹 접촉하는 금속 물질, 예컨대, Ag, Ni,Cr,Ti,Pd,Ir, Sn, Ru, Pt, Au, Hf 중 적어도 어느 하나를 포함할 수 있다.
보호층(50)은 제2 전극(205)의 가장 자리 영역 상에 배치될 수 있다.
도 1에서는 보호층(50)은 확산 방지층(30)의 가장 자리 영역 상에 배치되지만, 이에 한정되는 것은 아니다. 다른 실시 예에서 보호층(50)은 오믹층(40)의 가장 자리 영역, 또는 반사층(30)의 가장 자리 영역, 또는 지지 기판(10)의 가장 자리 영역 상에 배치될 수 있다.
보호층(50)은 발광 구조물(70)과 제2 전극(205) 사이의 계면이 박리되어 발광 소자(100)의 신뢰성이 저하되는 것을 방지할 수 있다. 보호층(50)은 비전도성 물질, 예를 들어, ZnO, SiO2, Si3N4, TiOx(x는 양의 실수), 또는 Al2O3 등으로 형성될 수 있다.
전류 차단층(60)은 오믹층(40)과 발광 구조물(70) 사이에 배치될 수 있으며, 발광 구조물(70) 내의 전류를 분산시킴으로써 광 효율을 향상시킬 수 있다.
전류 차단층(60)의 상면은 제2 도전형 반도체층(72)과 접촉할 수 있고, 전류 차단층(60)의 하면, 또는 하면과 측면은 오믹층(40)과 접촉할 수 있다. 전류 차단층(60)은 수직 방향으로 제1 전극(90)과 적어도 일부가 오버랩되도록 배치될 수 있다. 여기서 수직 방향은 제2 도전형 반도체층(72)으로부터 제1 도전형 반도체층(74)으로 진행하는 방향일 수 있다.
전류 차단층(60)은 오믹층(40)과 제2 도전형 반도체층(72) 사이에 형성되거나, 반사층(30)과 오믹층(40) 사이에 형성될 수 있다.
발광 구조물(70)은 오믹층(40) 및 보호층(50) 상에 배치될 수 있다. 발광 구조물(70)의 측면은 단위 칩으로 구분하는 아이솔레이션(isolation) 에칭 과정(도 7 참조)에서 경사면이 될 수 있다.
발광 구조물(70)은 제2 도전형 반도체층(72), 활성층(74), 및 제1 도전형 반도체층(76)을 포함할 수 있다.
제2 도전형 반도체층(72), 활성층(74), 제1 도전형 반도체층(76), 및 광 추출부(210)는 제2 전극(205) 상에 순차로 적층될 수 있다.
제2 도전형 반도체층(72)은 오믹층(40) 및 보호층(50) 상에 배치될 수 있으며, 3족-5족, 2족-6족 등의 반도체 화합물일 수 있고, 제2 도전형 도펀트가 도핑될 수 있다.
제2 도전형 반도체층(72)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체일 수 있다. 예컨대, 제2 도전형 반도체층(72)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나를 포함할 수 있으며, p형 도펀트(예: Mg, Zn, Ca,Sr, Ba)가 도핑될 수 있다.
활성층(74)은 제2 도전형 반도체층(72) 상에 배치될 수 있다. 활성층(74)은 제1 도전형 반도체층(76) 및 제2 도전형 반도체층(72)으로부터 제공되는 전자(electron)와 정공(hole)의 재결합(recombination) 과정에서 발생하는 에너지에 의해 광을 생성할 수 있다.
활성층(74)은 3족-5족, 2족-6족 등의 반도체 화합물, 예컨대, 3족-5족, 2족-6족의 화합물 반도체일 수 있으며, 단일 우물 구조, 다중 우물 구조, 양자 선(Quantum-Wire) 구조, 양자 점(Quantum Dot), 또는 양자 디스크(Quantum Disk) 구조를 가질 수 있다.
활성층(74)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가질 수 있다. 활성층(74)이 양자우물구조인 경우, 활성층(74)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 우물층(미도시) 및 InaAlbGa1 -a- bN(0≤a≤1, 0≤b≤1, 0≤a+b≤1)의 조성식을 갖는 장벽층(미도시)을 포함할 수 있다.
우물층의 에너지 밴드 갭은 장벽층의 에너지 밴드 갭보다 작을 수 있다. 우물층 및 장벽층은 적어도 1회 이상 교대로 적층될 수 있다.
우물층 및 장벽층의 에너지 밴드 갭은 각 구간에 일정할 수 있으나, 이에 한정되는 것은 아니다. 예컨대, 우물층의 인듐(In) 및/또는 알루미늄(Al)의 조성은 일정할 수 있고, 장벽층의 인듐(In) 및/또는 알루미늄(Al)의 조성은 일정할 수 있다.
또는 우물층의 에너지 밴드 갭은 점차 증가하거나 또는 점차 감소하는 구간을 포함할 수 있으며, 장벽층의 에너지 밴드 갭은 점차 증가하거나 또는 점차 감소하는 구간을 포함할 수 있다. 예컨대, 우물층의 인듐(In) 및/또는 알루미늄(Al)의 조성은 점차 증가하거나 또는 감소할 수 있다. 또한 장벽층의 인듐(In) 및/또는 알루미늄(Al)의 조성은 점차 증가하거나 또는 감소할 수 있다.
제1 도전형 반도체층(76)은 활성층(74) 상에 배치되고, 3족-5족, 2족-6족 등의 화합물 반도체일 수 있고, 제1 도전형 도펀트가 도핑될 수 있다.
제1 도전형 반도체층(76)은 InxAlyGa1 -x-yN(0≤x≤1, 0<y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체일 수 있다. 제1 도전형 반도체층(76)은 알루미늄을 포함하는 질화물 반도체, 예컨대, InAlGaN, AlGaN, 또는 AlN 중 어느 하나를 포함할 수 있으며, n형 도펀트(예: Si, Ge, Se, Te)가 도핑될 수 있다.
활성층(74)과 제1 도전형 반도체층(76) 사이, 또는 활성층(74)과 제2 도전형 반도체층(72) 사이에는 도전형 클래드층(clad layer)이 배치될 수도 있으며, 도전형 클래드층은 질화물 반도체(예컨대, AlGaN, GaN, 또는 InAlGaN)일 수 있다.
발광 구조물(70)은 제2 도전형 반도체층(72)과 제2 전극(205) 사이에 제3 반도체층(미도시)을 더 포함할 수 있으며, 제3 반도체층은 제2 도전형 반도체층(72)과 반대의 극성을 가질 수 있다. 또한 다른 실시 예에서는 제1 도전형 반도체층(76)은 p형 반도체층으로, 제2 도전형 반도체층(72)은 n형 반도체층으로 구현될 수 있고, 이에 따라 발광 구조물(70)은 N-P 접합, P-N 접합, N-P-N 접합, 또는 P-N-P 접합 구조 중 적어도 하나를 포함할 수 있다.
광 추출부(210)는 광 추출 효율을 향상시키기 위하여 발광 구조물(70) 상에 배치될 수 있다.
도 10은 도 1에 도시된 광 추출부(210)의 제1 실시 예를 나타낸다.
도 10을 참조하면, 광 추출부(210)는 제1 질화물 반도체층(130), 제1 요철(203), 및 제2 요철(206)을 포함할 수 있다.
제1 질화물 반도체층(130)은 제1 도전형 반도체층(76) 상에 배치될 수 있다.
제1 요철(203)은 제1 질화물 반도체층(130) 상에 순차적으로 적층되는 제2 질화물 반도체층(120-1) 및 제3 질화물 반도체층(115-1)으로 이루어질 수 있다. 제1 요철(203)은 규칙적인 패턴 형상일 수 있으나, 이에 한정되는 것은 아니다.
예컨대, 제1 요철(203)은 볼록부(201) 및 오목부(202)를 가질 수 있으며, 볼록부(201)는 제2 질화물 반도체층(120-1) 및 제3 질화물 반도체층(115-1)이 적층된 구조일 수 있다.
예컨대, 제1 요철(203)의 볼록부(201)는 상면 및 측면을 포함할 수 있으며, 상면의 형상은 다각형(예컨대, 사각형, 또는 육각형 등)일 수 있고, 측면은 복수의 면들을 포함할 수 있으며, 복수의 면들 각각은 다각형일 수 있다. 측면은 상면을 기준으로 기울어진 경사면일 수 있고, 측면과 상면이 이루는 각도는 직각 또는 둔각일 수 있으나, 실시 예가 이에 한정되는 것은 아니다.
또는 제1 요철(203)의 볼록부(201)는 상면 및 측면을 포함할 수 있으며, 상면의 형상은 다각형(에컨대, 사각형, 또는 육각형 등)일 수 있고, 측면은 곡면일 수 있다.
다른 실시 예에서 제1 요철(203)의 볼록부(201)는 돔(DOME) 형일 수 있으나, 볼록부(201)의 형상은 이에 한정되는 것은 아니다.
또는 다른 실시 예에서 오목부(202)는 제1 질화물 반도체층(130)을 노출하는 핀 홀(pin hole) 형태일 수 있고, 볼록부(201)는 오목부(202)를 감싸는 형태일 수 있다.
제2 요철(206)은 제1 요철(203)의 제3 질화물 반도체층(115-1) 표면에 형성될 수 있다. 제2 요철(206)은 불규칙적이고 랜덤(random)한 형태일 수 있으며, 그 크기가 제1 요철(203)보다 작을 수 있다.
예컨대, 제2 요철(206)의 볼록부(1)의 높이는 제1 요철(203)의 볼록부(201)보다 낮을 수 있고, 제2 요철(206)의 오목부(2)의 깊이는 제1 요철(203)의 오목부(202)의 깊이보다 얕을 수 있다.
제1 질화물 반도체층(130) 및 제3 질화물 반도체층(115-1) 각각의 습식 식각률이 제2 질화물 반도체층(120-1)의 습식 식각률보다 낮을 수 있다.
예컨대, 제1 및 제3 질화물 반도체층들(130, 115-1)의 습식 식각률과 제2 질화물 반도체층(120-1)의 습식 식각률의 비는 1: 5~100일 수 있다.
예컨대, 제1 내지 제3 질화물 반도체층(130, 120-1,115-1) 각각의 습식 식각률은 KOH 또는 NaOH와 같은 알카리 용액의 에천트(etchant)를 이용하여 습식 식각할 경우의 습식 식각률일 수 있다.
습식 식각률의 비가 1:5 미만일 경우에는 식각 정지막의 역할을 할 수 없어, 하부층들이 식각에 의하여 손상을 받을 수 있으며, 습식 식각류의 비가 1:100을 초과할 경우에는 제2 요철(206)이 형성되지 않을 수 있다.
제1 질화물 반도체층(130) 및 제3 질화물 반도체층(115-1) 각각의 두께는 5nm ~ 50nm일 수 있다. 제1 질화물 반도체층(130) 및 제3 질화물 반도체층(115-1)의 두께가 5nm보다 작을 경우에는 에피 성장 시 크랙(crack)이 발생할 수 있고, 식각 정지막의 역할을 할 수 없다. 또한 제1 질화물 반도체층(130) 및 제3 질화물 반도체층(115-1)의 두께가 50nm를 초과할 경우에는 발광 구조물(70)의 결정성이 저하될 수 있다.
제1 질화물 반도체층(130) 및 제3 질화물 반도체층(115-1) 각각은 알루미늄을 포함하는 조성을 가질 수 있고, 제2 질화물 반도체층(120-1)은 알루미늄을 제외한 조성을 가질 수 있다.
또는 제1 내지 제3 질화물 반도체층들(130, 120-1, 115-1) 각각은 알루미늄을 포함하는 조성을 가질 수 있고, 제1 질화물 반도체층(130)과 제3 질화물 반도체층(115-1) 각각의 알루미늄의 함량은 제2 질화물 반도체층(120-1)의 알루미늄의 함량보다 많을 수 있다.
예컨대, 제1 질화물 반도체층(130)의 조성은 AlxGa(1-x)N(0<x≤1)일 수 있고, 제3 질화물 반도체층(115-1)의 조성은 AlyGa(1-y)N(0<y≤1)일 수 있고, 제2 질화물 반도체층(120-1)의 조성은 AlzGa(1-z)N(0≤z≤1)일 수 있으며, x 및 y는 z보다 클 수 있다. 이때 x=y이거나, 또는 x≠y일 수 있다.
제1 내지 제3 질화물 반도체층들(130, 120-1, 115-1)의 조성에서 알루미늄의 함량이 많을수록 습식 식각률은 낮아질 수 있다.
실시 예는 제1 요철(203) 및 제2 요철(206)에 의하여, 광 추출 효율을 향상시킬 수 있다.
도 11은 도 1에 도시된 광 추출부(210)의 제2 실시 예(210-1)를 나타낸다.
도 11을 참조하면, 광 추출부(210-1)는 제1 질화물 반도체층(130-1), 제1 요철(203-1), 제2 요철(206), 및 제3 요철(208)을 포함할 수 있다.
제1 질화물 반도체층(130-1)은 제1 도전형 반도체층(76) 상에 배치될 수 있다.
제1 요철(203-1)은 도 10에 도시된 제1 요철(203-1)의 변형 예로서, 제2 질화물 반도체층(120-1) 및 제3 질화물 반도체층(115-1)이 적층된 구조를 갖는 볼록부(201-1) 및 제1 질화물 반도체층(130-1)을 노출하는 오목부(202-1)를 가질 수 있다.
예컨대, 제1 요철(203-1)의 볼록부(201-1)는 서로 이격하는 복수의 아일랜드들(islands)을 포함하는 형태일 수 있고, 오목부(202-1)는 복수의 아일랜드들 사이에 위치할 수 있으며, 제1 질화물 반도체층(130-1)을 노출할 수 있다.
제2 요철(206)은 제1 요철(203-1)의 제3 질화물 반도체층(115-1) 표면에 형성될 수 있다.
제3 요철(208)은 제1 요철(203-1)의 오목부(202-1)에 의하여 노출되는 제1 질화물 반도체층(130-1) 표면에 형성될 수 있다.
제2 요철(206) 및 제3 요철(208) 각각은 불규칙적이고 랜덤(random)한 형태일 수 있으며, 그 크기가 제1 요철(203-1)보다 작을 수 있다.
제2 실시 예는 제3 요철(208)을 추가적으로 구비함으로써, 제1 실시 예에 비하여 광 추출 효율을 더욱 향상시킬 수 있다.
도 12는 도 6의 습식 식각에 의하여 형성되는 요철부의 제3 실시 예를 나타낸다.
도 12를 참조하면, 요철부(210-2)는 제1 실시 예에 따른 요철부(210)의 변형 예로서, 제1 실시 예의 제2 요철(206)은 제3 질화물 반도체층(115-1) 표면에만 형성되는 반면에, 제3 실시 예의 제2 요철(206-1)은 제3 질화물 반도체층(115-1) 및 제2 질화물 반도체층(120-1)의 상부 표면에 걸쳐서 형성될 수 있다. 제2 요철(206-1)의 오목부는 제2 질화물 반도체층(120-1)의 상부 표면을 노출할 수 있다.
도 13은 도 6의 습식 식각에 의하여 형성되는 요철부의 제4 실시 예를 나타낸다.
도 13을 참조하면, 요철부(210-3)는 제2 실시 예에 따른 요철부(210-1)의 변형 예로서, 제2 실시 예의 제3 요철(208)은 제1 질화물 반도체층(130) 표면에만 형성되는 반면에, 제4 실시 예의 제3 요철(208-1)은 제1 질화물 반도체층(130) 및 제1 도전형 반도체층(76)의 상부 표면에 걸쳐서 형성될 수 있다. 제3 요철(208-1)의 오목부는 제1 도전형 반도체층(76)의 상부 표면을 노출할 수 있다.
도 2 내지 도 8은 실시 예에 따른 발광 소자의 제조 방법을 나타낸다. 도 1과 동일한 도면 부호는 동일한 구성을 나타내며, 앞에서 설명한 내용과 중복되는 내용은 생략하거나 간략히 설명한다.
도 2를 참조하면, 성장 기판(510) 상에 버퍼층(110), 제1 식각 정지층(115), 중간층(120), 제2 식각 정지층(130), 및 발광 구조물(515)을 순차적으로 형성한다.
성장 기판(510)은 질화물 반도체 단결정을 성장시키기에 적합한 기판으로서, 예컨대, 사파이어 기판, 세라믹 기판, 실리콘(Si) 기판, 산화아연(ZnO) 기판, 질화물 반도체 기판 중 어느 하나, 또는 GaAs, GaP, InP, Ge, GaN, InGaN, AlGaN, AlInGaN 중에서 적어도 어느 하나가 적층된 템플레이트(Template) 기판일 수 있다.
유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 버퍼층(110), 제1 식각 정지층(115), 중간층(120), 및 제2 식각 정지층(130), 및 발광 구조물(515)을 순차적으로 형성할 수 있다. 발광 구조물(515)은 제1 도전형 반도체층(76), 활성층(74), 및 제2 도전형 반도체층(72)을 포함할 수 있다.
버퍼층(110)은 성장 기판(510)과 발광 구조물(515) 간의 격자 상수 차이를 완화하여, 발광 구조물(515)의 결정성을 향상시키기 위하여 형성할 수 있다.
버퍼층(110)은 알루미늄을 포함하는 질화물 반도체층(예컨대, AlN, 또는 AlGaN), 또는 언도프트 질화물층(예컨대, undoped GaN) 중 적어도 하나를 포함할 수 있다.
제1 식각 정지층(115)의 제1 습식 식각률 및 제2 식각 정지층(130)의 제2 습식 식각률은 중간층(120)의 제3 습식 식각률보다 낮을 수 있다.
예컨대, 제1 식각 정지층(115), 및 제2 식각 정지층(130)은 알루미늄을 포함하는 질화물 반도체층일 수 있다. 중간층(120)은 알루미늄을 포함하지 않는 질화물 반도체일 수 있다. 또는 중간층(120)은 알루미늄을 포함하는 질화물 반도체지만, 제1 및 제2 식각 정지층들(115, 130)보다 적은 알루미늄 함량을 가질 수 있다.
도 3을 참조하면, 발광 구조물(515) 상에 단위 칩 영역(single chip region)을 구분할 수 있도록 패터닝된 보호층(50)을 형성한다. 보호층(50)은 제2 도전형 반도체층(72)의 일부를 노출하도록 패터닝될 수 있다. 여기서 단위 칩 영역이란 개별적인 칩 단위로 분리하기 위하여 구분되는 영역을 말한다. 증착 방법을 통하여 마스크 패턴을 이용하여 단위 칩 영역의 둘레(또는 가장자리)에 보호층(50)을 형성할 수 있다.
다음으로 보호층(50)에 의하여 노출되는 제2 도전형 반도체층(72) 상에 전류 차단층(60)을 형성한다.
예를 들어, 제2 도전형 반도체층(72) 상에 비전도성 물질(예컨대, SiO2)을 형성하고, 마스크 패턴(미도시)을 이용하여 비전도성 물질을 패터닝하여 전류 차단층(60)을 형성할 수 있다. 보호층(50)을 비전도성 물질로 형성하는 경우, 동일한 재질로 보호층(50)과 전류 차단층(60)을 형성할 수 있으며, 동일한 마스크 패턴을 이용하여 보호층(50)과 전류 차단층(60)을 동시에 형성할 수 있다.
다음으로, 제2 도전형 반도체층(72) 및 전류 차단층(60) 상에 제2 전극(205)을 형성한다. 제2 전극(205)은 아래 설명하는 바와 같이, 오믹층(40), 반사층(30), 확산 방지층(20), 접착층(15), 및 지지 기판(10)을 포함할 수 있다.
제2 도전형 반도체층(72) 및 전류 차단층(60) 상에 오믹층(40)을 형성한다. 예컨대, 오믹층(40)은 제2 도전형 반도체층(72) 상에 형성됨은 물론, 전류 차단층(60)의 측면과 상면, 및 보호층의 측면 및 상면 가장 영역 상에도 형성될 수 있다.
그리고 오믹층(40) 상에 반사층(30)을 형성한다. 예를 들어, 전자빔(E-beam) 증착, 스퍼터링(Sputtering), PECVD(Plasma Enhanced Chemical Vapor Deposition) 중 어느 하나의 방법에 의하여 오믹층(40) 및 반사층(30)을 형성할 수 있다. 그리고 형성되는 면적에 따라서, 다양한 구조를 갖는 오믹층(40)과 반사층(30)을 형성할 수 있다.
그리고 반사층(30) 및 보호층(50) 상에 확산 방지층(20)을 형성한다. 확산 방지층(20)은 반사층(30), 보호층(50), 또는 오믹층(40)과 접하도록 형성될 수 있다.
다음으로 접합층(15)을 매개체로 이용하여 지지 기판(10)을 확산 방지층(20)에 접합시킨다. 예컨대, 제1 접합 금속(미도시)을 지지 기판(10)의 일면에 형성하고, 확산 방지층(20) 표면에 제2 접합 금속(미도시)을 형성하고, 고온 및 고압으로 제1 접합 금속과 제2 접합 금속을 압착하고, 압착된 제1 접합 금속과 제2 접합 금속을 상온이 되도록 냉각시킴으로써, 지지 기판(10)을 확산 방지층(20)에 접합시킬 수 있다. 이때 접합된 제1 접합 금속 및 제2 접합 금속이 접합층(15)을 이룰 수 있다.
도 4를 참조하면, 레이저 리프트 오프(Laser Lift Off) 방법 또는 화학적 리프트 오프(Chemical Lift Off) 방법을 이용하여 성장 기판(510)을 발광 구조물(515)로부터 제거한다. 도 4에서는 도 3에 도시된 구조물을 뒤집어서 도시한다.
성장 기판(510)이 제거됨에 따라, 성장 기판(510)과 접촉하던 버퍼층(110) 의 일면(111)이 노출될 수 있다.
도 5를 참조하면, 포토리쏘그라피(photolithography) 공정을 통하여 버퍼층(110) 상에 마스크 패턴(mask pattern, 140)을 형성한다.
다음으로 마스크 패턴(140)을 식각 마스크로 사용하여 버퍼층(110), 제1 식각 정지층(115), 및 중간층(120)의 일부를 건식 식각하여, 홈(150)을 형성한다.
도 9는 도 5의 건식 식각에 의하여 형성되는 홈(150)의 확대도를 나타낸다.
도 9를 참조하면, 마스크 패턴(140)은 버퍼층(110)의 제1 영역(S1) 상에 위치할 수 있고, 버퍼층(110)의 제2 영역(S2)을 노출할 수 있다.
건식 식각에 의하여 버퍼층(110)의 제1 영역(S1), 및 그 아래에 위치하는 제1 식각 정지층(115), 및 중간층(120)의 일 부분을 제거할 수 있고, 측벽(151)과 바닥(152)을 갖는 홈(150)을 형성할 수 있다.
마스크 패턴(140)에 의하여 식각이 차단되는 버퍼층(110)의 제2 영역(S2), 그 아래에 위치하는 제1 식각 정지층(115-1) 부분, 및 중간층(120-1) 부분은 잔류할 수 있다.
홈(150)은 버퍼층(110), 및 제1 식각 정지층(115)을 관통할 수 있으며, 홈(150)의 바닥(152)은 잔류하는 제1 식각 정지층(115-1) 아래에 위치할 수 있다.
예컨대, 홈(150)의 바닥(152)은 제2 식각 정지층(130)과 잔류하는 제1 식각 정지층(115-1) 사이에 위치할 수 있다.
도 6을 참조하면, 애싱(ashing) 또는 스트립(strip) 공정을 통하여, 잔류하는 마스크 패턴(140)을 제거한다. 마스크 패턴(140)이 제거됨에 따라 제1 영역(S1)에 잔류하는 버퍼층(110-1)이 노출될 수 있다.
잔류하는 제1 식각 정지층(115-1), 및 제2 식각 정지층(130)이 노출될 때까지 잔류하는 버퍼층(110-1), 및 잔류하는 중간층(120-1)을 습식 식각한다.
예컨대, KOH 또는 NaOH와 같은 알카리 용액의 에천트(etchant)를 이용하여 잔류하는 버퍼층(110-1), 및 잔류하는 중간층(120-1)을 습식 식각할 수 있다.
잔류하는 중간층(120-1)에 대한 습식 식각은 제2 식각 정지층(130)에 의하여 정지될 수 있다. 이는 제2 식각 정지층(130)의 습식 식각률이 잔류하는 중간층(120-1)의 습식 식각률보다 낮기 때문이다.
또한 잔류하는 버퍼층(110-1)에 대한 습식 식각은 잔류하는 제1 식각 정지층(115-1)에 의하여 정지될 수 있다. 이는 제1 식각 정지층(115-1)의 습식 식각률이 잔류하는 버퍼층(110-1) 및 잔류하는 중간층(120-1)의 습식 식각률보다 낮기 때문이다.
도 10에는 도 6의 습식 식각에 의하여 형성될 수 있는 광 추출부(210)의 일 실시 예가 도시된다. 여기서 제1 식각 정지층(115-1)은 도 1의 제3 질화물 반도체층에 대응할 수 있으며, 중간층(120-1)은 도 1의 제2 질화물 반도체층에 대응할 수 있으며, 제2 식각 정지층(130)은 도 1의 제1 질화물 반도체층에 대응할 수 있다.
도 10을 참조하면, 습식 식각에 의하여 제2 식각 정지층(130) 상에는 제1 요철(203)과 제2 요철(206)이 형성될 수 있다.
잔류하는 제1 식각 정지층(115-1) 상에 위치하는 잔류하는 버퍼층(110-1)은 습식 식각에 의하여 제거될 수 있으며, 습식 식각에 의하여 잔류하는 제1 식각 정지층(115-1)이 노출될 수 있다.
잔류하는 제1 식각 정지층(115-1)은 습식 식각을 차단하는 역할을 하기 때문에, 잔류하는 제1 식각 정지층(115-1) 아래에 위치하는 중간층(120-1)의 일 부분은 습식 식각이 차단될 수 있다.
습식 식각이 차단되는 잔류하는 제1 식각 정치층(115-1)과 그 아래 위치하는 중간층(120-1)의 일 부분은 제1 요철(203)의 볼록부(201)를 구성할 수 있다.
예컨대, 제1 요철(203)의 볼록부(201)는 상면 및 측면을 포함할 수 있으며, 상면의 형상은 다각형(에컨대, 사각형, 또는 육각형 등)일 수 있고, 측면은 복수의 면들을 포함할 수 있으며, 복수의 면들 각각은 다각형일 수 있다.
또는 제1 요철(203)의 볼록부(201)는 상면 및 측면을 포함할 수 있으며, 상면의 형상은 다각형(에컨대, 사각형, 또는 육각형 등)일 수 있고, 측면은 곡면일 수 있다.
다른 실시 예에서는 제1 요철(203)의 볼록부(201)는 돔(DOME) 형일 수 있으나, 볼록부(201)의 형상은 이에 한정되는 것은 아니다. 또는 다른 실시 예에서 오목부(202)는 제2 식각 정지막(130)을 노출하는 핀 홀(pin hole) 형태일 수 있고, 볼록부(201)는 오목부(202)를 감싸는 형태일 수 있다.
홈(150)의 바닥(152) 아래에 위치하는 잔류하는 중간층(120-1)의 나머지 부분은 습식 식각에 의하여 제거될 수 있고, 습식 식각에 의하여 제2 식각 정지층(130)은 노출될 수 있다.
습식 식각에 의하여 제거된 홈(150)의 바닥(152) 아래에 위치하는 잔류하는 중간층(120-1)의 나머지 부분은 제1 요철(203)의 오목부(202)를 구성할 수 있다.
제2 식각 정지층(130)은 습식 식각을 차단하는 역할을 하기 때문에, 제2 식각 정지층(130) 아래에 위치하는 제1 도전형 반도체층(76)은 습식 식각이 차단될 있다.
잔류하는 제1 식각 정지층(115-1)의 표면에는 습식 식각에 의하여 불규칙한 형태의 제2 요철(206)이 형성될 수 있다.
제2 요철(206)의 크기는 제1 요철(203)의 크기보다 작을 수 있다. 예컨대, 제2 요철(206)의 볼록부(1)의 높이는 제1 요철(203)의 볼록부(201)의 높이보다 낮을 수 있고, 제2 요철(206)의 오목부(2)의 깊이는 제1 요철(203)의 오목부(202)의 깊이보다 얕을 수 있다.
실시 예는 제1 요철(203)의 볼록부(201)의 높이를 제1 식각 정지층(115)과 제2 식각 정지층(130) 사이에 위치하는 중간층(120)의 두께로 용이하게 조절할 수 있다. 제1 식각 정지층(115) 및 제2 식각 정지층(130)의 습식 식각률이 중간층(120)의 습식 식각률보다 낮기 때문에, 형성되는 제1 요철(203)의 볼록부(201)의 높이, 및 오목부(202)의 깊이가 전체적으로 균일할 수 있고, 이로 인하여 발광 영역에 전체에 대하여 균일한 추출 효율 향상을 얻을 수 있다.
도 11에는 도 6의 습식 식각에 의하여 형성되는 광 추출부(210)의 제2 실시 예가 도시된다. 여기서 제1 식각 정지층(115-1)은 도 1의 제3 질화물 반도체층에 대응할 수 있으며, 중간층(120-1)은 도 1의 제2 질화물 반도체층에 대응할 수 있으며, 제2 식각 정지층(130-1)은 도 1의 제1 질화물 반도체층에 대응할 수 있다.
도 11을 참조하면, 습식 식각에 의하여 제2 식각 정지층(130)은 노출될 수 있으며, 노출되는 제2 식각 정지층(130) 표면에는 습식 식각에 의하여 제3 요철(208)이 형성될 수 있다.
예컨대, 습식 식각에 의하여 형성되는 제1 요철(203-1)의 볼록부(201-1)는 서로 이격하는 복수의 아일랜드들(islands)을 포함하는 형태일 수 있고, 오목부(202-1)는 서로 이격하는 복수의 아일랜드들 사이에 위치할 수 있으며 제2 식각 정지층(130)을 노출할 수 있다.
도 12에는 도 6의 습식 식각에 의하여 형성되는 광 추출부(210)의 제3 실시 예가 도시된다. 도 12를 참조하면, 제1 실시 예보다 습식 식각의 정도 또는 시간을 증가시킴으로써, 제1 식각 정지층(115-1)과 중간층(120-1)의 상부 표면에 걸쳐 제2 요철(206-1)을 형성할 수 있다. 이때 제2 요철(206-1)의 오목부는 중간층(120-1)의 상부 표면을 일부 노출할 수 있다.
도 13에는 도 6의 습식 식각에 의하여 형성되는 광 추출부(210)의 제4 실시 예가 도시된다. 도 13을 참조하면,
제2 실시 예보다 습식 식각의 정도 또는 시간을 증가시킴으로써, 제2 식각 정지층(130-1)과 제1 도전형 반도체층(76)의 상부 표면에 걸쳐 제3 요철(208-1)을 형성할 수 있다. 이때 제3 요철(208-1)의 오목부는 제1 도전형 반도체층(76)의 상부 표면을 일부 노출할 수 있다.
다음으로 도 7을 참조하면, 단위 칩 영역을 따라서 발광 구조물(515)을 아이솔레이션 에칭하여 복수 개의 발광 구조물(70)로 분리한다. 예컨대, 아이솔레이션 에칭은 ICP(Inductively Coupled Plasma)와 같은 건식 식각 방법에 의해 실시될 수 있으며, 아이솔레이션 에칭에 의하여 보호층(50)의 일부가 노출될 수 있다.
다음으로 도 8을 참조하면, 보호층(50) 및 복수 개의 발광 구조물(70) 상에 패시베이션층(80)을 형성하고, 패시베이션층(80)을 선택적으로 제거하여 광 추출부(210)를 노출시킨다. 그리고 노출된 광 추출부(210)의 상면에 제1 전극(90)을 형성한다.
제1 전극(90)은 전류 분산을 위하여 소정의 패턴을 갖도록 형성될 수 있다. 예컨대, 제1 전극(90)은 와이어(미도시)가 본딩되는 패드부(미도시), 및 패드부와 연결되는 가지 전극을 포함할 수 있다. 가지 전극은 외부 전극(92a 내지 92d), 및 내부 전극(94a 내지 94c)을 포함할 수 있다. 외부 전극(92a 내지 92d)은 발광 구조물(70)의 가장 자리 상에 위치할 수 있고, 내부 전극(94a 내지 94c)은 외부 전극(92a 내지 92d)의 안쪽에 위치할 수 있다. 외부 전극(92a 내지 92d)은 보호층(80)과 수직 방향으로 오버랩(overlap)될 수 있고, 내부 전극(94a 내지 94c)은 전류 차단층(60)과 수직 방향으로 오버랩될 수 있다. 여기서 수직 방향은 제2 도전형 반도체층(72)으로부터 제1 도전형 반도체층(76)으로 진행하는 방향일 수 있다.
다음으로 칩 분리 공정을 통해 단위 칩 영역으로 분리하여 복수 개의 발광 소자를 제작할 수 있다. 이때 각각의 발광 소자의 구조는 도 1에 도시된 실시 예(100)일 수 있다.
칩 분리 공정은 예를 들어, 블레이드(blade)를 이용해 물리적인 힘을 가하여 분리시키는 브레이킹 공정, 칩 경계에 레이저를 조사하여 칩을 분리시키는 레이저 스크라이빙(scribing) 공정, 습식 식각 또는 건식 식각을 포함하는 식각 공정 등일 수 있다.
도 14 내지 도 16은 요철의 형태 및 크기에 따른 광 추출 효율의 시뮬레이션 결과를 나타낸다.
도 14는 육각형의 상면, 및 사각형의 측면들을 포함하는 요철 구조의 높이에 따른 광 추출 효율을 나타낸다. f1은 요철의 측면의 경사 각도가 50°일 경우의 광 추출 효율이고, f2는 요철의 측면의 경사 각도가 60°일 경우의 광 추출 효율일 수 있다. 경사 각도는 육각형의 상면과 평행한 면을 기준으로 측면이 기울어진 각도를 의미할 수 있다.
도 15는 반구상체(hemispheroid) 형상의 요철 구조의 높이에 따른 광 추출 효율을 나타낸다. f3는 반구상체의 반지름이 1.5um일 경우의 광 추출 효율이고, f4는 반구상체의 반지름이 1.22um일 경우의 광 추출 효율이고, f5는 반구상체의 반지름이 0.9um일 경우의 광 추출 효율일 수 있다.
도 16의 f6는 원뿔(cone) 형상의 요철 구조의 높이에 따른 광 추출 효율을 나타내고, 도 16의 f7은 원뿔대(circular truncated cone) 형상의 요철 구조의 높이에 따른 광 추출 효율을 나타낸다.
도 14 내지 도 16을 참조하면, 요철의 형상에 따라 최적의 광 추출 효율을 얻을 수 있는 요철의 높이가 존재하는 것을 알 수 있다. 이러한 요철의 형상에 따른 최적의 광 추출 효율을 얻기 위해서는 요철의 높이를 용이하게 조절할 수 있어야 한다.
실시 예는 제1 요철(203)의 볼록부(201)의 높이를 제1 식각 정지층(115)과 제2 식각 정지층(130) 사이에 위치하는 중간층(120)의 두께로 용이하게 조절할 수 있다. 즉 중간층(120)의 두께로 요철의 높이를 결정할 수 있기 때문에 실시 예는 최적의 광 추출 효율을 얻을 수 있는 제1 요철(203)의 높이를 용이하게 조절할 수 있다. 또한 실시 예는 습식 식각에 의하여 형성되는 제2 요철(206) 또는/및 제3 요철(208)로 인하여 광 추출 효율을 더욱 향상시킬 수 있다.
도 17은 실시 예에 따른 발광 소자 패키지를 나타낸다.
도 17을 참조하면, 발광 소자 패키지는 패키지 몸체(510), 제1 금속층(512), 제2 금속층(514), 발광 소자(520), 반사판(530), 와이어(530), 및 수지층(540)을 포함한다.
패키지 몸체(510)는 실리콘 기반의 웨이퍼 레벨 패키지(wafer level package), 실리콘 기판, 실리콘 카바이드(SiC), 질화알루미늄(aluminum nitride, AlN) 등과 같이 절연성 또는 열전도도가 좋은 기판으로 형성될 수 있으며, 복수 개의 기판이 적층되는 구조일 수 있다. 실시 예는 상술한 몸체의 재질, 구조, 및 형상으로 한정되지 않는다.
패키지 몸체(510)는 상부면의 일측 영역에 측면 및 바닥으로 이루어지는 캐비티(cavity)를 가질 수 있다. 이때 캐비티의 측벽은 경사지게 형성될 수 있다.
제1 금속층(512) 및 제2 금속층(514)은 열 배출이나 발광 소자의 장착을 고려하여 서로 전기적으로 분리되도록 패키지 몸체(510)의 표면에 배치된다. 발광 소자(520)는 제1 금속층(512) 및 제2 금속층(514)과 전기적으로 연결된다. 이때 발광 소자(520)는 실시 예(100)일 수 있다.
반사판(530)은 발광 소자(520)에서 방출된 빛을 소정의 방향으로 지향하도록 패키지 몸체(510)의 캐비티 측벽에 배치될 수 있다. 반사판(530)은 광반사 물질로 이루어지며, 예컨대, 금속 코팅이거나 금속 박편일 수 있다.
수지층(540)은 패키지 몸체(510)의 캐비티 내에 위치하는 발광 소자(520)를 포위하여 발광 소자(520)를 외부 환경으로부터 보호한다. 수지층(540)은 에폭시 또는 실리콘과 같은 무색 투명한 고분자 수지 재질로 이루어질 수 있다. 수지층(540)은 발광 소자(520)에서 방출된 광의 파장을 변화시킬 수 있도록 형광체를 포함할 수 있다.
실시 예에 따른 발광 소자 패키지는 복수 개가 기판 상에 어레이될 수 있고, 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능할 수 있다.
또 다른 실시 예는 상술한 실시 예들에 기재된 발광 소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.
도 18은 실시 예에 따른 발광 소자를 포함하는 조명 장치를 나타낸다.
도 18을 참조하면, 조명 장치는 커버(1100), 광원 모듈(1200), 방열체(1400), 전원 제공부(1600), 내부 케이스(1700), 및 소켓(1800)을 포함할 수 있다. 또한, 실시 예에 따른 조명 장치는 부재(1300)와 홀더(1500) 중 어느 하나 이상을 더 포함할 수 있다.
광원 모듈(1200)은 실시 예에 따른 발광 소자(100), 또는 도 17에 도시된 발광 소자 패키지를 포함할 수 있다.
커버(1100)는 벌브(bulb) 또는 반구의 형상일 수 있으며, 속이 비어 있고, 일 부분이 개구된 형상일 수 있다. 커버(1100)는 광원 모듈(1200)과 광학적으로 결합될 수 있다. 예를 들어, 커버(1100)는 광원 모듈(1200)로부터 제공되는 빛을 확산, 산란 또는 여기시킬 수 있다. 커버(1100)는 일종의 광학 부재일 수 있다. 커버(1100)는 방열체(1400)와 결합될 수 있다. 커버(1100)는 방열체(1400)와 결합하는 결합부를 가질 수 있다.
커버(1100)의 내면에는 유백색 도료가 코팅될 수 있다. 유백색의 도료는 빛을 확산시키는 확산재를 포함할 수 있다. 커버(1100)의 내면의 표면 거칠기는 커버(1100)의 외면의 표면 거칠기보다 크게 형성될 수 있다. 이는 광원 모듈(1200)로부터의 빛이 충분히 산란 및 확산되어 외부로 방출시키기 위함이다.
커버(1100)의 재질은 유리(glass), 플라스틱, 폴리프로필렌(PP), 폴리에틸렌(PE), 폴리카보네이트(PC) 등일 수 있다. 여기서, 폴리카보네이트는 내광성, 내열성, 강도가 뛰어나다. 커버(1100)는 외부에서 광원 모듈(1200)이 보이도록 투명할 수 있으나, 이에 한정되는 것은 아니고 불투명할 수 있다. 커버(1100)는 블로우(blow) 성형을 통해 형성될 수 있다.
광원 모듈(1200)은 방열체(1400)의 일 면에 배치될 수 있으며, 광원 모듈(1200)로부터 발생한 열은 방열체(1400)로 전도될 수 있다. 광원 모듈(1200)은 광원부(1210), 연결 플레이트(1230), 및 커넥터(1250)를 포함할 수 있다.
부재(1300)는 방열체(1400)의 상면 위에 배치될 수 있고, 복수의 광원부(1210)들과 커넥터(1250)가 삽입되는 가이드홈(1310)을 갖는다. 가이드홈(1310)은 광원부(1210)의 기판 및 커넥터(1250)와 대응 또는 정렬될 수 있다.
부재(1300)의 표면은 광 반사 물질로 도포 또는 코팅된 것일 수 있다.
예를 들면, 부재(1300)의 표면은 백색의 도료로 도포 또는 코팅된 것일 수 있다. 이러한 부재(1300)는 커버(1100)의 내면에 반사되어 광원 모듈(1200)을 향하여 되돌아오는 빛을 다시 커버(1100) 방향으로 반사할 수 있다. 따라서, 실시 예에 따른 조명 장치의 광 효율을 향상시킬 수 있다.
부재(1300)는 예로서 절연 물질로 이루어질 수 있다. 광원 모듈(1200)의 연결 플레이트(1230)는 전기 전도성의 물질을 포함할 수 있다. 따라서, 방열체(1400)와 연결 플레이트(1230) 사이에 전기적인 접촉이 이루어질 수 있다. 부재(1300)는 절연 물질로 구성되어 연결 플레이트(1230)와 방열체(1400)의 전기적 단락을 차단할 수 있다. 방열체(1400)는 광원 모듈(1200)로부터의 열과 전원 제공부(1600)로부터의 열을 전달받아 방열할 수 있다.
홀더(1500)는 내부 케이스(1700)의 절연부(1710)의 수납홈(1719)을 막는다. 따라서, 내부 케이스(1700)의 절연부(1710)에 수납되는 전원 제공부(1600)는 밀폐될 수 있다. 홀더(1500)는 가이드 돌출부(1510)를 가질 수 있으며, 가이드 돌출부(1510)는 전원 제공부(1600)의 돌출부(1610)가 관통하는 홀을 가질 수 있다.
전원 제공부(1600)는 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈(1200)로 제공한다. 전원 제공부(1600)는 내부 케이스(1700)의 수납홈(1719)에 수납될 수 있고, 홀더(1500)에 의해 내부 케이스(1700)의 내부에 밀폐될 수 있다. 전원 제공부(1600)는 돌출부(1610), 가이드부(1630), 베이스(1650), 연장부(1670)를 포함할 수 있다.
가이드부(1630)는 베이스(1650)의 일 측에서 외부로 돌출된 형상을 가질 수 있다. 가이드부(1630)는 홀더(1500)에 삽입될 수 있다. 베이스(1650)의 일 면 위에는 다수의 부품이 배치될 수 있다. 다수의 부품은 예를 들어, 외부 전원으로부터 제공되는 교류 전원을 직류 전원으로 변환하는 직류변환장치, 광원 모듈(1200)의 구동을 제어하는 구동칩, 광원 모듈(1200)을 보호하기 위한 ESD(ElectroStatic discharge) 보호 소자 등을 포함할 수 있으나 이에 대해 한정하지는 않는다.
연장부(1670)는 베이스(1650)의 다른 일 측에서 외부로 돌출된 형상을 가질 수 있다. 연장부(1670)는 내부 케이스(1700)의 연결부(1750) 내부에 삽입될 수 있고, 외부로부터의 전기적 신호를 제공받을 수 있다. 예컨대, 연장부(1670)는 내부 케이스(1700)의 연결부(1750)와 폭이 같거나 작을 수 있다. 연장부(1670)에는 "+ 전선"과 "- 전선"의 각 일 단이 전기적으로 연결될 수 있고, "+ 전선"과 "- 전선"의 다른 일 단은 소켓(1800)에 전기적으로 연결될 수 있다.
내부 케이스(1700)는 내부에 전원 제공부(1600)와 함께 몰딩부를 포함할 수 있다. 몰딩부는 몰딩 액체가 굳어진 부분으로서, 전원 제공부(1600)가 내부 케이스(1700) 내부에 고정될 수 있도록 한다.
도 19는 실시 예에 따른 발광 소자를 포함하는 표시 장치를 나타낸다.
도 19를 참조하면, 표시 장치(800)는 바텀 커버(810)와, 바텀 커버(810) 상에 배치되는 반사판(820)과, 광을 방출하는 발광 모듈(830, 835)과, 반사판(820)의 전방에 배치되며 발광 모듈(830,835)에서 발산되는 빛을 표시 장치 전방으로 안내하는 도광판(840)과, 도광판(840)의 전방에 배치되는 프리즘 시트들(850,860)을 포함하는 광학 시트와, 광학 시트 전방에 배치되는 디스플레이 패널(870)과, 디스플레이 패널(870)과 연결되고 디스플레이 패널(870)에 화상 신호를 공급하는 화상 신호 출력 회로(872)와, 디스플레이 패널(870)의 전방에 배치되는 컬러 필터(880)를 포함할 수 있다. 여기서 바텀 커버(810), 반사판(820), 발광 모듈(830,835), 도광판(840), 및 광학 시트는 백라이트 유닛(Backlight Unit)을 이룰 수 있다.
발광 모듈은 기판(830) 상에 실장되는 발광 소자 패키지들(835)을 포함할 수 있다. 여기서, 기판(830)은 PCB 등이 사용될 수 있다. 발광 소자 패키지(835)는 도 17에 도시된 실시 예일 수 있다.
바텀 커버(810)는 표시 장치(800) 내의 구성 요소들을 수납할 수 있다. 그리고, 반사판(820)은 본 도면처럼 별도의 구성요소로 마련될 수도 있으며, 도광판(840)의 후면이나, 바텀 커버(810)의 전면에 반사도가 높은 물질로 코팅되는 형태로 마련되는 것도 가능하다.
여기서, 반사판(820)은 반사율이 높고 초박형으로 사용 가능한 소재를 사용할 수 있고, 폴리에틸렌 테레프탈레이트(PolyEthylene Terephtalate; PET)를 사용할 수 있다.
그리고, 도광판(830)은 폴리메틸메타크릴레이트(PolyMethylMethAcrylate; PMMA), 폴리카보네이트(PolyCarbonate; PC), 또는 폴리에틸렌(PolyEthylene; PE) 등으로 형성될 수 있다.
그리고, 제1 프리즘 시트(850)는 지지 필름의 일면에, 투광성이면서 탄성을 갖는 중합체 재료로 형성될 수 있으며, 중합체는 복수 개의 입체구조가 반복적으로 형성된 프리즘층을 가질 수 있다. 여기서, 복수 개의 패턴은 도시된 바와 같이 마루와 골이 반복적으로 스트라이프 타입으로 구비될 수 있다.
그리고, 제2 프리즘 시트(860)에서 지지 필름 일면의 마루와 골의 방향은, 제1 프리즘 시트(850) 내의 지지필름 일면의 마루와 골의 방향과 수직할 수 있다.
이는 발광 모듈과 반사 시트로부터 전달된 빛을 디스플레이 패널(1870)의 전면으로 고르게 분산하기 위함이다.
그리고, 도시되지는 않았으나, 도광판(840)과 제1 프리즘 시트(850) 사이에 확산 시트가 배치될 수 있다. 확산 시트는 폴리에스터와 폴리카보네이트 계열의 재료로 이루어질 수 있으며, 백라이트 유닛으로부터 입사된 빛을 굴절과 산란을 통하여 광 투사각을 최대로 넓힐 수 있다. 그리고, 확산 시트는 광확산제를 포함하는 지지층과, 광출사면(제1 프리즘 시트 방향)과 광입사면(반사시트 방향)에 형성되며 광확산제를 포함하지 않는 제1 레이어와 제2 레이어를 포함할 수 있다.
실시 예에서 확산 시트, 제1 프리즘시트(850), 및 제2 프리즘시트(860)가 광학 시트를 이루는데, 광학 시트는 다른 조합 예를 들어, 마이크로 렌즈 어레이로 이루어지거나 확산 시트와 마이크로 렌즈 어레이의 조합 또는 하나의 프리즘 시트와 마이크로 렌즈 어레이의 조합 등으로 이루어질 수 있다.
디스플레이 패널(870)은 액정 표시 패널(Liquid crystal display)가 배치될 수 있는데, 액정 표시 패널(860) 외에 광원을 필요로 하는 다른 종류의 표시 장치가 구비될 수 있다.
이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
10: 지지 기판 15: 접합층
20: 확산 방지층 30: 반사층
40: 오믹층 50: 보호층
60: 전류 차단층 70: 발광 구조물
72: 제2 도전형 반도체층 74: 활성층
76: 제1 도전형 반도체층 80: 패시베이션층
90: 제1 전극 110: 버퍼층
115: 제1 식각 정지층 115-1: 제3 질화물 반도체층
120: 중간층 120-1: 제2 질화물 반도체층
130: 제2 식각 정지층, 제1 질화물 반도체층
201: 볼록부 202: 오목부
203: 제1 요철 206: 제2 요철
208: 제3 요철.

Claims (11)

  1. 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함하는 발광 구조물; 및
    상기 발광 구조물 상에 배치되는 광 추출부를 포함하고,
    상기 광 추출부는,
    상기 제1 도전형 반도체층 상에 배치되고, 제1 습식 식각률을 갖는 제1 질화물 반도체층;
    볼록부와 오목부를 포함하고, 상기 볼록부는 상기 제1 질화물 반도체층 상에 배치되는 제2 질화물 반도체층과 상기 제2 질화물 반도체층 상에 배치되는 제3 질화물 반도체층을 포함하는 제1 요철;
    상기 제1 요철의 상기 제3 질화물 반도체층의 표면에 형성되는 제2 요철을 포함하고,
    상기 제2 질화물 반도체층은 제2 습식 식각률을 갖고, 상기 제3 질화물 반도체층은 제3 습식 식각률을 갖고,
    상기 제1 습식 식각률과 상기 제3 습식 식각률은 상기 제2 습식 식각률보다 낮은 발광 소자.
  2. 삭제
  3. 제1항에 있어서,
    상기 제1 질화물 반도체층 및 상기 제3 질화물 반도체층 각각은 알루미늄을 포함하는 조성을 갖고, 상기 제2 질화물 반도체층은 알루미늄을 제외한 조성을 갖는 발광 소자.
  4. 제1항에 있어서,
    상기 제1 내지 제3 질화물 반도체층들 각각은 알루미늄을 포함하는 조성을 가지며, 상기 제1 질화물 반도체층과 상기 제3 질화물 반도체층 각각의 알루미늄의 함량은 상기 제2 질화물 반도체층의 알루미늄의 함량보다 많은 발광 소자.
  5. 제1항에 있어서,
    상기 제1 질화물 반도체층의 조성은 AlxGa(1-x)N(0<x≤1)이고, 상기 제3 질화물 반도체층의 조성은 AlyGa(1-y)N(0<y≤1)이고, 상기 제2 질화물 반도체층의 조성은 AlzGa(1-z)N(0≤z≤1)이고, x 및 y는 z보다 큰 발광 소자.
  6. 제1항에 있어서,
    상기 제1 요철은 규칙적인 패턴 형상이고, 상기 제2 요철은 불규칙적인 패턴 형상인 발광 소자.
  7. 제1항에 있어서,
    상기 제1 요철의 오목부는 상기 제1 질화물 반도체층의 상면을 노출하는 발광 소자.
  8. 제7항에 있어서,
    상기 제1 요철의 오목부에 의하여 노출되는 상기 제1 질화물 반도체층의 상면에 형성되는 제3 요철을 더 포함하는 발광 소자.
  9. 제1항에 있어서,
    상기 제1 질화물 반도체층 및 상기 제3 질화물 반도체층 각각의 두께는 5nm ~ 50nm인 발광 소자.
  10. 제1항에 있어서,
    상기 제1 습식 식각률과 상기 제2 습식 식각률의 비율, 및 상기 제3 습식 식각률과 상기 제2 습식 식각률의 비율은 1:5~100인 발광 소자.
  11. 제1항에 있어서,
    상기 광 추출부 상에 배치되는 제1 전극; 및
    상기 제2 도전형 반도체층 아래에 배치되는 제2 전극을 더 포함하는 발광 소자.
KR1020130104707A 2013-09-02 2013-09-02 발광 소자 Active KR102034714B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020130104707A KR102034714B1 (ko) 2013-09-02 2013-09-02 발광 소자
PCT/KR2014/007475 WO2015030391A1 (ko) 2013-09-02 2014-08-12 발광 소자
US14/915,757 US20160197235A1 (en) 2013-09-02 2014-08-12 Light-emitting element
CN201480048407.XA CN105518879B (zh) 2013-09-02 2014-08-12 发光元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130104707A KR102034714B1 (ko) 2013-09-02 2013-09-02 발광 소자

Publications (2)

Publication Number Publication Date
KR20150026199A KR20150026199A (ko) 2015-03-11
KR102034714B1 true KR102034714B1 (ko) 2019-10-21

Family

ID=53022251

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130104707A Active KR102034714B1 (ko) 2013-09-02 2013-09-02 발광 소자

Country Status (1)

Country Link
KR (1) KR102034714B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102087947B1 (ko) * 2014-07-18 2020-03-11 엘지이노텍 주식회사 발광 소자 및 그 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130161584A1 (en) 2011-12-27 2013-06-27 Mark Albert Crowder Light Emitting Diode (LED) Using Three-Dimensional Gallium Nitride (GaN) Pillar Structures with Planar Surfaces

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110115384A (ko) * 2010-04-15 2011-10-21 엘지이노텍 주식회사 발광 소자 및 그 제조방법, 발광 소자 패키지 및 조명 시스템
KR20120005662A (ko) * 2010-07-09 2012-01-17 엘지이노텍 주식회사 발광 소자
KR101692410B1 (ko) * 2010-07-26 2017-01-03 삼성전자 주식회사 발광소자 및 그 제조방법
KR20120037709A (ko) * 2010-10-12 2012-04-20 엘지이노텍 주식회사 발광 소자

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130161584A1 (en) 2011-12-27 2013-06-27 Mark Albert Crowder Light Emitting Diode (LED) Using Three-Dimensional Gallium Nitride (GaN) Pillar Structures with Planar Surfaces

Also Published As

Publication number Publication date
KR20150026199A (ko) 2015-03-11

Similar Documents

Publication Publication Date Title
JP5788210B2 (ja) 発光素子、発光素子パッケージ
KR102066620B1 (ko) 발광 소자
KR20150039518A (ko) 발광소자
EP2423987B1 (en) Light emitting diode, light emitting diode package and light unit having the same
US8987753B2 (en) Light emitting device and light emitting device package
CN105518879B (zh) 发光元件
TWI455357B (zh) 發光裝置及其製造方法
CN102800772A (zh) 发光器件、发光器件封装以及照明单元
KR102182024B1 (ko) 발광 소자
KR20120130914A (ko) 발광 소자
KR102087947B1 (ko) 발광 소자 및 그 제조 방법
KR20140078250A (ko) 발광소자, 발광 소자 제조방법 및 조명 시스템
KR20120048413A (ko) 발광 소자 및 발광 소자 패키지
KR102160776B1 (ko) 발광 소자
KR102076238B1 (ko) 발광 소자
KR102034714B1 (ko) 발광 소자
KR102066618B1 (ko) 발광 소자
KR102080779B1 (ko) 발광 소자
KR101154795B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR102170213B1 (ko) 발광 소자
KR102145918B1 (ko) 발광 소자 패키지
KR101983779B1 (ko) 발광 소자 패키지
KR20150030449A (ko) 발광 소자
KR102047440B1 (ko) 발광 소자
KR102156375B1 (ko) 발광 소자

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20130902

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20180820

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20130902

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20190814

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20191015

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20191016

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20220913

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20230911

Start annual number: 5

End annual number: 5