[go: up one dir, main page]

KR102031779B1 - 유기전계발광표시장치 - Google Patents

유기전계발광표시장치 Download PDF

Info

Publication number
KR102031779B1
KR102031779B1 KR1020130050194A KR20130050194A KR102031779B1 KR 102031779 B1 KR102031779 B1 KR 102031779B1 KR 1020130050194 A KR1020130050194 A KR 1020130050194A KR 20130050194 A KR20130050194 A KR 20130050194A KR 102031779 B1 KR102031779 B1 KR 102031779B1
Authority
KR
South Korea
Prior art keywords
subpixels
light emitting
driving
electrode
organic light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020130050194A
Other languages
English (en)
Other versions
KR20140131466A (ko
Inventor
조남욱
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130050194A priority Critical patent/KR102031779B1/ko
Publication of KR20140131466A publication Critical patent/KR20140131466A/ko
Application granted granted Critical
Publication of KR102031779B1 publication Critical patent/KR102031779B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/32—Stacked devices having two or more layers, each emitting at different wavelengths
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은, 스트라이프 타입으로 배열된 다수의 서브픽셀을 포함하는 기판; 상기 기판 상에서 적어도 두 개의 서브픽셀 일부와 중첩된 영역에 대응되게 위치하는 발광다이오드 구동소자; 상기 발광다이오드 구동소자 상에서 한 개의 서브픽셀 영역과 대응되는 영역에 형성되는 제 1 전극; 상기 제 1 전극 상에서 상기 한 개의 서브픽셀이 발광하도록 형성되는 유기발광층; 및 상기 유기발광층 상에 위치하며, 상기 기판의 전면에 형성되는 제 2 전극;을 포함하는 유기전계발광표시장치에 관한 것이다.
이에 따라, 발광다이오드 구동소자의 설계 자유도 및 집적 자유도를 개선시킬 수 있으며, 고색재현율 및 고해상도의 유기전계발광표시장치를 구현할 수 있다.

Description

유기전계발광표시장치 {Organic light Emitting Display Device}
본 발명은 유기전계발광표시장치에 관한 것으로서, 보다 구체적으로는 상부발광방식(top emission)의 유기전계발광표시장치에 관한 것이다.
유기전계발광표시장치는 제 1 전극과 제 2 전극으로부터 각각 전자와 정공을 발광부 내로 주입시켜 주입된 정공과 전자가 결합하여 생성된 엑시톤(exciton)이 여기상태로부터 기저상태로 떨어질 때 발광하는 장치이다.
유기전계발광표시장치는 넓은 시야각, 고속 응답성, 고 콘트라스트 등의 뛰어난 특징을 가지고 있으므로 그래픽 디스플레이의 픽셀, 텔레비젼 영상 디스플레이나 표면광원(Surface Light Source)의 픽셀로서 사용될 수 있으며, 얇고 가벼우며 색감이 좋기 때문에 차세대 평면 디스플레이에 적합한 장치이다. 또한, 플라스틱과 같이 휠 수 있는(Flexible) 투명 기판을 이용하여 형성할 수 있는 장점이 있다.
또한, 유기전계발광표시장치는 빛이 방출되는 방향에 따라 상부발광(Top-Emission) 방식과 하부발광(Bottom-Emission)방식으로 나뉘게 되는데, 하부 발광방식은 안정성 및 공정의 자유도가 높은 편이나, 개구율의 제한이 있어 고해상도 제품에 적용하기 어려워 최근에는 상부발광방식이 주로 이용되고 있다.
도 1은 스트라이프(stripe) 타입의 화소구조를 개략적으로 도시한 도면이다.
도 1에 도시한 바와 같이, 일반적인 스트라이프 타입 화소(P)는 가로방향을 따라 배치된 적, 녹, 청 서브픽셀(SPr, SPg, SPb)로 구성된다.
통상적으로, 상기와 같은 화소 구조의 유기전계발광표시장치는 다수의 개구부 패턴을 갖는 쉐도우 마스크를 이용하여 유기물질을 기판에 증착시킨다. 즉, 소정의 패턴형태로서 다수의 이격하는 패턴을 갖는 유기발광층을 형성하며, 유기발광층의 유기박막패턴은 각각 적(R), 녹(G), 청(B)의 색을 발하게 된다.
그러나, 상기와 같은 화소 구조의 유기전계발광표시장치를 제조하는 데 있어서 일반적으로 사용되는 쉐도우 마스크는 300 ppi 이상의 고해상도를 구현하는 데에 많은 어려움이 있다. 이는, 상기 쉐도우 마스크의 개구부 형성을 위해 요구되는 최소면적과, 서로 인접한 개구부 간의 거리가 제한되기 때문이다. 개구부가 너무 좁으면 원하는 형상을 구현하기 어려우며, 인접한 개구부가 서로 붙어버리는 현상이 발생될 수도 있다. 또한, 서로 인접한 개구부 간의 거리 즉, 립 폭이 너무 좁으면 전체의 식각 비율이 커져서 쉐도우 마스크 자체의 기계적인 강도가 저하하게 된다. 이와 같이, 서브픽셀의 폭 즉, 제면적 면적을 줄이지 않으면서 고해상도를 구현하는 것은 쉽지 않다.
한편, 유기전계발광표시장치는 유기발광 다이오드를 구동하는 방식에 따라 패시브 매트릭스형(PMOLED)와 액티브 매트릭스형(AMOLED)으로 분류될 수 있다. 상기 액티브 매트릭스형의 유기전계발광표시장치는 다수의 주사선, 다수의 데이터선 및 다수의 전원선들과, 상기 선들에 연결되어 매트릭스 형태로 배열되는 다수의 화소를 가진다.
여기서, 상기 화소의 각 서브픽셀마다 유기 발광 다이오드와, 이에 공급되는 전류량을 제어하는 구동 박막트랜지스터와, 구동 박막트랜지스터로 데이터신호를 전달하기 위한 스위칭 박막트랜지스터와, 데이터신호의 전압을 유지하기 위한 스토리지 커패시터 등을 포함하는 발광다이오드 구동소자를 구성하게 된다.
또한, 상기 액티브 매트릭스형 유기전계발광표시장치는 소비전력이 적은 이점이 있으나, 구동 박막트랜지스터의 게이트와 소스전극 간의 전압, 즉 구동 박막트랜지스터의 문턱전압(threshold voltage) 편차에 따라서 구동소자를 통해 흐르는 전류의 세기가 변하게 되므로 표시 불균일을 초래한다. 즉, 서브픽셀 내에 구비된 박막트랜지스터(TFT)는 제조 공정 변수에 따라 상기 박막트랜지스터의 특성이 변하게 되고, 이에 따라 화소 간 구동 박막트랜지스터의 문턱전압 편차가 존재한다. 현재에는 화소 간 불균일 현상을 극복하고자 구동 박막트랜지스터의 문턱전압을 보상할 수 있는 보상회로를 화소 내에 추가로 형성하고 있다. 그러나, 보상회로는 다수의 회로소자를 포함하고 있으며, 각각의 서브픽셀 영역 내에 보상 회로를 모두 집적시켜야 한다.
따라서, 서브픽셀의 제한된 면적 내에 상기 보상회로를 추가로 포함해야 함에 따라 발광다이오드 구동소자들의 설계 자유도 및 집적 자유도가 더욱 제한을 받게 되는 문제점이 있다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 스트라이프 타입 화소 구조를 유지할 수 있으면서 발광다이오드를 구동하기 위한 구동소자들의 설계 자유도 및 집적 자유도 개선을 통하여, 고색재현율 및 고해상도를 구현할 수 있는 유기전계발광표시장치를 제공하는 것을 그 기술적 과제로 한다.
상술한 목적을 달성하기 위한 본 발명의 일 측면에 따른 유기전계발광표시 장치는 스트라이프 타입으로 배열된 다수의 서브픽셀을 포함하는 기판; 상기 기판 상에서 적어도 두 개의 서브픽셀 일부와 중첩된 영역에 대응되게 위치하는 발광다이오드 구동소자; 상기 발광다이오드 구동소자 상에서 한 개의 서브픽셀 영역과 대응되는 영역에 형성되는 제 1 전극; 상기 제 1 전극 상에서 상기 한 개의 서브픽셀이 발광하도록 형성되는 유기발광층; 및 상기 유기발광층 상에 위치하며, 상기 기판의 전면에 형성되는 제 2 전극;을 포함한다.
여기서, 상기 발광다이오드 구동소자는, 구동 박막트랜지스터, 스위칭 박막트랜지스터 및 커패시터를 포함하고, 상기 구동 박막 트랜지스터 상에 형성된 드레인 전극은 제 1 연결부를 통해 연결배선과 연결될 수 있다.
또한, 상기 제 1 전극은, 제 2 연결부를 통해 상기 연결배선과 연결될 수 있다.
또한, 상기 제 2 연결부는, 상기 제 1 전극의 일끝단에 위치하며, 인접하는 서브픽셀에 대응되는 제 1 전극의 제 2 연결부와 일방향을 이룰 수 있다.
또한, 상기 발광다이오드 구동소자는, 구동 박막트랜지스터, 스위칭 박막트랜지스터 및 커패시터를 포함하고, 상기 구동 박막 트랜지스터 상에 형성된 드레인 전극은, 제 1 연결부만을 통해 상기 제 1 전극과 연결될 수 있다.
또한, 상기 다수의 서브픽셀은, 적색 서브픽셀, 녹색 서브픽셀, 및 청색 서브픽셀를 포함할 수 있다.
또한, 상기 한 개의 서브픽셀 영역은, 상기 발광다이오드 구동소자가 형성되는 영역과 비교하여 가로변 길이가 작고, 세로변 길이가 클 수 있다.
또한, 상기 발광다이오드 구동소자는, 4개 이하의 서브픽셀 일부와 중첩된 영역에 형성될 수 있다.
또한, 상기 유기전계발광표시장치는, 세로로 인접한 2개의 픽셀마다 6개의 발광다이오드 구동소자가 형성될 수 있다.
본 발명에 따르면, 단위화소 내에서 각 서브픽셀에 대한 구동소자의 형성 위치를 변경함으로써 화소의 단위 면적당 형성할 수 있는 구동소자의 설계 영역을 증가시킬 수 있다. 또한, 보상회로를 부수적으로 포함 함에 따라 발생되는 개구율 증가에 대한 문제를 개선할 수 있고, 불량 발생 확률을 줄일 수 있다.
따라서, 발광다이오드 구동소자의 설계 자유도 및 집적 자유도를 개선시키면서, 고색재현율 및 고해상도의 유기전계발광표시장치를 구현할 수 있다.
도 1은 스트라이프(stripe) 타입의 화소구조를 개략적으로 도시한 도면;
도 2는 본 발명에 따른 상부발광방식의 유기전계발광표시장치를 도시한 단면도;
도 3은 본 발명에 따른 유기전계발광표시장치의 화소배치도;
도 4는 본 발명의 일 실시예에 따른 제 1 전극의 구조를 개략적으로 도시한 평면도; 및
도 5는 본 발명의 다른 실시예에 따른 제 1 전극의 구조를 개략적으로 도시한 평면도.
이하, 첨부되는 도면들을 참고하여 본 발명의 실시예들에 대해 상세히 설명한다.
도 2은 본 발명에 따른 상부발광방식의 유기전계발광표시장치(200)를 도시한 단면도이다. 각 서브픽셀은 동일한 구조를 가지므로, 단위 서브픽셀을 예로 들어 설명한다.
도 2에 도시한 바와 같이, 기판(201) 상에 반도체층(221), 제 1 절연막(211), 게이트 전극(222), 제 2 절연막(212), 콘택홀(224), 소스 전극(223a)과 드레인 전극(223b), 및 보호막(213)이 차례로 형성된다.
이때, 반도체층(221)은 폴리 실리콘으로 형성될 수 있으며, 이 경우 소정 영역이 불순물로 도핑될 수 있다. 반도체층(221)은 폴리 실리콘이 아닌 아모포스 실리콘으로 형성될 수 있으나, 폴리 실리콘으로 형성될 경우, 아모포스 실리콘을 형성시킨 후, 이를 결정화시켜 폴리 실리콘으로 변화시킨다. 이러한 결정화 방법으로는 RTA(Rapid Thermal Annealing)공정, SPC법(Solid Phase Crystallization), ELA법(Excimer Laser Annealing), MIC(Metal Induced Crystallization), MILC법(Metal Induced Lateral Crystallization) 또는 SLS법(Sequential Lateral Solidification) 등 다양한 방법이 적용될 수 있다.
제 1 절연막(211)은 반도체층(221)과 게이트 전극(222) 사이를 절연하기 위해 그 사이에 형성된 것으로, 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx) 등과 같은 절연성 물질로 형성될 수 있으며, 이외에도 다양한 절연성의 유기물질 등으로 형성될 수 있다. 또한, 제 2 절연막(212)도 제 1 절연막(211)과 같이 다양한 절연성의 유기물질로 형성될 수 있다.
게이트 전극(222)은 다양한 도전성 물질로 형성될 수 있는데, 예컨대 Mg, Al, Ni, Cr, Mo, W, MoW 또는 Au 등의 물질로 형성될 수 있으며, 이 경우에도 단일층뿐만 아니라 복수층의 형상 등 다양한 변형이 가능하다.
콘택홀(224)은 제 2 절연막(212)과 제 1 절연막(211)을 선택적으로 제거하여 소스 및 드레인 영역을 노출시키도록 형성된다.
소스 전극(223a) 및 드레인 전극(223b)은 제 2 절연막(212) 상에 단일층 또는 복수층으로 형성되어 콘택홀(224)이 매립되도록 한다. 여기서, 소스 전극(223a) 및 드레인 전극(223b)은 전술한 게이트 전극(222)과 동일한 물질로 형성될 수 있다.
보호막(213)은 소스 전극(223a) 및 드레인 전극(223b) 상에 구비되어 구동 박막트랜지스터(DRTFT)의 평탄화 및 보호하는 역할을 한다. 여기서, 보호막(213)은 다양한 형태로 구성될 수 있는데, BCB (benzocyclobutene) 또는 아크릴(acryl) 등과 같은 유기물, 또는 SiNx와 같은 무기물로 형성될 수 있고, 단층으로 형성되거나 이중 혹은 다중층으로 구성될 수 있는 등 다양한 변형이 가능하다.
이상 설명한 바와 같이, 구동 박막트랜지스터(DRTFT)가 형성될 수 있으며, 이에 의해 구동 박막트랜지스터(DRTFT)상에는 다양한 디스플레이를 적용할 수 있다. 본 명세서에서는 발광다이오드(OLED)를 예시하고 있으나, 본 발명의 사상은 이에 제한되지 아니하며, 본 발명에 다양한 디스플레이를 적용할 수 있다.
한편, 발광다이오드(OLED)는 제 1 전극(231), 제 2 전극(233), 및 이의 사이에 형성된 유기발광층(232)을 포함한다. 이에 의해, 상기 구동 박막트랜지스터(DRTFT)의 드레인 전극(223b)과, 상기 발광다이오드(OLED)의 제 1 전극(231)이 전기적으로 연결되도록 한다.
즉, 제 1 전극(231)은 단위 서브픽셀에 독립적으로 형성되어 드레인 전극(223b)과 접촉된다. 여기서, 제 1 전극(231)은 애노드(Anode) 전극의 역할을 하기 위하여 불투명한 도전성물질로 이루어질 수 있으며, 일함수 값이 제 2 전극에 비해 비교적 낮은 금속물질, 예를 들면 알루미늄(Al), 알루미늄납(AlNd), 은(Ag), 마그네슘(Mg), 금(Au), 알루미늄-마그네슘 합금(AlMg) 중에서 선택된 하나의 물질로 형성되는 것이 바람직하다.
제 2 전극(233)은 유기발광층(232) 상의 기판(201) 전면에 형성된다. 여기서, 제 2 전극(233)은 캐소드 (Cathode) 전극의 역할을 하기 위하여 일함수 값이 비교적 큰 투명 도전성 물질, 예를 들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 형성되는 것이 바람직하다.
유기발광층(232)은 단위 서브픽셀에 대응되도록 패터닝되어 형성된다. 여기서, 유기발광층(232)는 발광물질로 이루어진 단일층으로 구성되거나, 또는 발광 효율을 높이기 위해 정공주입막(hole injection layer), 정공수송막(hole transporting layer), 발광물질막(emitting material layer), 전자수송막(electron transporting layer), 및 전자주입막(electron injection layer)의 다중층으로 구성될 수 있다.
한편, 뱅크층(214)은 상기 제 1 전극(231)의 적어도 일부가 노출되도록 패터닝되어 형성되면서 제 1 전극(231) 상에 개구부를 구비하며, 상기 개구부 내에 유기발광층(232)이 형성된다. 여기서, 뱅크층(214)는 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx) 등과 같은 절연성 물질로 형성될 수 있으며, 이외에도 다양한 절연성의 유기물질 등으로 형성될 수 있다.
따라서, 본 발명에 따른 유기전계발광표시장치는 선택된 색 신호에 따라 제 1 전극(231)과 제 2 전극(233)에 소정의 전압이 인가되면, 정공과 전자가 유기발광층(232)으로 수송되어 엑시톤(exciton)을 이루고, 상기 엑시톤이 여기상태에서 기저상태로 천이될 때 빛이 발생되어 가시광선의 형태로 방출된다. 이때 발광된 빛이 투명한 제 2 전극(233)을 통과하여 외부로 나가게 되어 임의의 화상을 구현하게 된다.
마지막으로, 각 서브픽셀의 발광다이오드를 외부로부터 보호하기 위하여 봉지(encapsulation) 과정을 수행해야 하는데, 본 발명에서는 일반적인 박막 봉지(thin film encapsulation) 방법을 사용할 수 있다. 이와 같은 박막 봉지 방법은 기 공지된 기술이므로 본 명세서에서는 이에 대한 상세한 설명은 생략하도록 한다.
이상 설명한 바와 같이, 기판 상에 발광다이오드(OLED)를 직접 형성하는 것을 일실시예로 들어 설명하였으나, 제 1 기판에는 발광다이오드 구동소자를 형성하고, 제 2 기판에는 발광다이오드를 형성한 후, 제 1 및 제 2 기판을 합착하는 등의 다양한 박막봉지방법이 적용될 수 있다.
한편, 단위화소 내에 형성된 스위칭 박막트랜지스터(미도시)와 구동 박막트랜지스터(DRTFT) 이외에도 구동 박막트랜지스터의 문턱전압을 보상하기 위한 보상회로, 즉, 다수의 구동소자가 추가로 형성될 수 있으며, 이들을 포함하는 발광다이오드 구동소자들은 화소 내에서 자유롭게 배치될 수 있다.
도 3은 본 발명에 따른 유기전계발광표시장치의 화소배치도이다. 이때, 세로방향으로 인접한 두개의 화소를 대상으로 도시하였으며, 상기 두개의 화소 내에는 6개의 서브픽셀 및 6개의 구동서브픽셀이 배치된 구조이다.
일반적으로 화소(P) 내에는 다수의 서브픽셀들이 매트릭스 형태로 배열되고, 상기 다수의 서브픽셀들에는 R, G, B 유기박막패턴이 각각 형성되어 색을 발광하게 된다.
도 3에 도시한 바와 같이, 본 발명에 따른 유기전계발광표시장치는 가로방향을 따라 적색, 녹색, 청색 서브픽셀(SPr1, SPg1, SPb1)이 배열된 스트라이프 타입의 화소 구조를 가지며, 세로 방향을 따라 적, 녹, 구동서브픽셀(DSPr1, DSPg1, DSPr2)이 배열된 구조를 가진다. 또한, 상기 적색, 녹색, 청색 서브픽셀(SPr1, SPg1, SPb1) 하부에는 가로방향을 따라 적, 녹, 청 서브픽셀(SPr2, SPg2, SPb2)이 배열된 스트라이프 타입의 화소 구조를 가지며, 상기 적, 녹, 구동서브픽셀(DSPr1, DSPg1, DSPr2) 하부, 즉, 상기 청 서브픽셀(SPb1, SPb2)이 위치하는 영역에는 세로방향을 따라 녹, 청 구동서브픽셀(DSPb1, DSPg2, DSPb2)이 배열된 구조를 가진다.
여기서, 적, 녹, 청 구동서브픽셀(DSPr1, DSPg1, DSPb1)은 적, 녹, 청 서브픽셀(SPr1, SPg1, SPb1)에 형성된 발광다이오드를 구동하기 위한 구동소자가 형성되는 영역이고, 적, 녹, 청 구동서브픽셀(DSPr2, DSPg2, DSPb2)은 적, 녹, 청 서브픽셀(SPr2, SPg2, SPb2)에 형성된 발광다이오드를 구동하기 위한 구동소자가 형성되는 영역으로, 각 발광다이오드 구동소자는 스위칭 박막트랜지스터, 구동 박막트랜지스터, 스토리지 커패시터 등이 독립적으로 형성된다.
한편, 본 발명에서는 적, 녹, 청 구동서브픽셀이 적, 녹, 청 서브픽셀과 일치하지 않는 구조로 형성된 것이 특징이다.
전술한 바와 같이, 적, 녹, 청 서브픽셀(SPr1, SPg1, SPb1) 및 적, 녹, 청 서브픽셀(SPr2, SPg2, SPb2)은 가로방향을 따라 배열되나, 적, 녹, 구동서브픽셀(DSPr1, DSPg1, DSPr2) 및 녹, 청 구동서브픽셀(DSPb1, DSPg2, DSPb2)은 세로방향을 따라 배열됨에 따라 서로 일치하지 않게 형성될 수 있다.
따라서, 두개의 화소를 기준으로 볼 때, 화소내 중앙부의 좌측에는 세로방향의 일방향으로 적, 녹 구동서브픽셀(DSPr1, DSPg1, DSPr2)이 순차적으로 형성된다. 또한, 화소영역 중앙부의 우측에는 세로방향의 일방향으로 녹, 청 구동서브픽셀(DSPb1, DSPg2, DSPb2)이 순차적으로 형성된다.
이때, 적어도 두개의 서브픽셀 일부와는 중첩된 영역에 대응되도록 형성되도록 설계함에 따라 인접 구동서브픽셀과의 거리를 최소화할 수 있다.
결과적으로, 적(R), 녹(G), 청(B)의 색을 발광하는 유기박막패턴 사이의 이격거리를 일정간격으로 유지하는 동시에 발광다이오드 구동소자의 설계 면적을 증가시킬 수 있다.
도 4는 본 발명의 일 실시예에 따른 제 1 전극의 구조를 개략적으로 도시한 평면도이며, 도 5는 본 발명의 다른 실시예에 따른 제 1 전극의 구조를 개략적으로 도시한 평면도이다. 이때, 세로방향으로 인접한 두개의 화소를 대상으로 도시하였으며, 상기 두개의 화소 내에는 6개의 서브픽셀, 6개의 구동서브픽셀 및 6개의 제 1 전극이 배치된 구조이다.
도 4 및 도 5에 도시한 바와 같이, 유기전계발광표시장치는 적, 녹, 청 서브픽셀 단위로 패터닝되는 제 1 전극(A1, A2, A3, A4, A5, A6)과, 패터닝없이 제 1 기판 전면에 형성되는 제 2 전극(미도시), 및 이들 사이에 위치하는 유기발광층(미도시)을 포함하는 발광다이오드가 형성된다.
이때, 제 1 전극(A1, A2, A3, A4, A5, A6)은 적, 녹, 청 서브픽셀의 발광영역인 유기박막패턴을 결정하는 것으로서, 적, 녹, 청 서브픽셀에 각각 독립적으로 형성되면서 구동 박막트랜지스터의 드레인전극과 전기적으로 연결된다.
일 실시예에 따르면, 도 4와 같이, 상기 구동 박막트랜지스터 상에 형성된 드레인전극은 제 1 연결부(c1)만을 통해서 상기 드레인전극과 제 1 전극이 접촉될 수 있다. 즉, 연결배선없이 드레인전극과 제 1 전극이 공통의 제 1 연결부(c1)를 통해서 서로 접촉될 수 있다.
다른 실시예에 따르면, 도 5와 같이, 상기 구동 박막트랜지스터 상에 형성된 드레인전극은 제 1 연결부(c1)를 통해 연결배선과 연결되고, 제 1 전극은 제 2 연결부(c2)를 통해 연결배선과 연결되면서 상기 드레인전극과 제 1 전극이 접촉될 수 있다. 여기서, 상기 제 2 연결부(c2)는 제 1 전극의 일끝단에 위치하고, 인접한 구동서브픽셀에 대응되도록 형성된 제 1 전극의 제 2 연결부(c2)들과 일방향을 이루면서 형성될 수 있다.
구체적으로, 적 구동서브픽셀(DSPr1)은 적색 서브픽셀의 발광영역과 대응되도록 제 1 전극(A1)이 형성되고, 녹 구동서브픽셀(DSPg1)은 녹색 서브픽셀의 발광영역과 대응되도록 제 1 전극(A2)이 형성되며, 청 구동서브픽셀(DSPb1)은 청색 서브픽셀의 발광영역과 대응되도록 제 1 전극(A3)이 형성된다. 또한, 적 구동서브픽셀(DSPr2)은 적색 서브픽셀의 발광영역과 대응되도록 제 1 전극(A4)이 형성되고, 녹 구동서브픽셀(DSPg2)은 녹색 서브픽셀의 발광영역과 대응되도록 제 1 전극(A5)이 형성되며, 청 구동서브픽셀(DSPb2)은 청색 서브픽셀의 발광영역과 대응되도록 제 1 전극(A6)이 형성된다.
즉, 두개의 화소 내에서 제 1 전극(A1, A2, A3, A4, A5, A6)은 적, 녹, 청 서브픽셀의 발광영역에 각각 대응되게 형성되어 구동 박막트랜지스터의 드레인전극이 연결된다.
이상 설명한 유기전계발광표시장치는 일 실시예 및 다른 실시예에 따른 설명으로서, 발광다이오드 구동소자의 개수와, 화소의 배치 등 다양한 실시예에 따라 변경될 수 있다.
본 발명이 속하는 기술분야의 당업자는 상술한 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
그러므로, 이상에서 설명한 실시예들은 모든 면에서 예시적인 것이며, 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
201: 기판 223a: 소스전극
211: 제 1 절연막 223b: 드레인전극
212: 제 2 절연막 224: 콘택홀
213: 보호막 231: 제 1 전극
214: 뱅크층 232: 유기발광층
221: 반도체층 233: 제 2 전극
222: 게이트 전극

Claims (14)

  1. 스트라이프 타입의 2행3열로 배열된 제 1 내지 제 6 서브픽셀과, 각각이 상기 제 1 내지 제 6 서브픽셀 중 적어도 두 개와 중첩되고 3행2열로 배열된 제 1 내지 제 6 구동서브픽셀을 포함하는 기판;
    상기 제 1 내지 제 6 구동서브픽셀 각각에 배치되는 발광다이오드 구동소자;
    상기 발광다이오드 구동소자 상에서 상기 제 1 내지 제 6 서브픽셀 각각에 형성되는 제 1 전극;
    상기 제 1 전극 상에서 상기 제 1 내지 제 6 서브픽셀 각각이 발광하도록 형성되는 유기발광층; 및
    상기 유기발광층 상에 위치하며, 상기 기판의 전면에 형성되는 제 2 전극;을 포함하는 것을 특징으로 하는, 유기전계발광표시장치.
  2. 제 1 항에 있어서,
    상기 발광다이오드 구동소자는,
    구동 박막트랜지스터, 스위칭 박막트랜지스터 및 커패시터를 포함하고,
    상기 구동 박막 트랜지스터 상에 형성된 드레인 전극은 제 1 연결부를 통해 연결배선과 연결되는 것을 특징으로 하는, 유기전계발광표시장치.
  3. 제 2 항에 있어서,
    상기 제 1 전극은,
    제 2 연결부를 통해 상기 연결배선과 연결되는 것을 특징으로 하는, 유기전계발광표시장치.
  4. 제 3 항에 있어서,
    상기 제 2 연결부는,
    상기 제 1 전극의 일끝단에 위치하며, 인접하는 서브픽셀에 대응되는 제 1 전극의 제 2 연결부와 일방향을 이루는 것을 특징으로 하는, 유기전계발광표시장치.
  5. 제 1 항에 있어서,
    상기 발광다이오드 구동소자는,
    구동 박막트랜지스터, 스위칭 박막트랜지스터 및 커패시터를 포함하고,
    상기 구동 박막 트랜지스터 상에 형성된 드레인 전극은,
    제 1 연결부만을 통해 상기 제 1 전극과 연결되는 것을 특징으로 하는, 유기전계발광표시장치.
  6. 제 1 항에 있어서,
    상기 제 1 및 제 4 서브픽셀은 적색 서브픽셀이고,
    상기 제 2 및 제 5 서브픽셀은 녹색 서브픽셀이고,
    상기 제 3 및 제 6 서브픽셀은 청색 서브픽셀인 것을 특징으로 하는, 유기전계발광표시장치.
  7. 제 1 항에 있어서,
    상기 제 1 내지 제 6 서브픽셀 각각은,
    상기 제 1 내지 제 6 구동서브픽셀 각각과 비교하여 가로변 길이가 작고, 세로변 길이가 큰 것을 특징으로 하는, 유기전계발광표시장치.
  8. 제 1 항에 있어서,
    상기 제 1 내지 제 6 구동서브픽셀 각각은,
    상기 제 1 내지 제 6 서브픽셀 중 4개 이하와 중첩되는 것을 특징으로 하는, 유기전계발광표시장치.
  9. 제 1 항에 있어서,
    세로로 인접한 2개의 픽셀마다 6개의 발광다이오드 구동소자가 형성되는 것을 특징으로 하는, 유기전계발광표시장치.
  10. 행으로 배열된 제 1 내지 제 3 서브픽셀을 포함하는 제 1 픽셀과 행으로 배열된 제 4 내지 제 6 서브픽셀을 포함하는 제 2 픽셀이 세로 방향으로 순차 배치되고, 각각이 상기 제 1 내지 제 6 서브픽셀 중 적어도 두 개와 중첩되고 3행2열로 배열된 제 1 내지 제 6 구동서브픽셀을 포함하는 기판;
    상기 제 1 내지 제 6 구동서브픽셀 각각에 배치되는 발광다이오드 구동소자;
    상기 발광다이오드 구동소자 상에서 상기 제 1 내지 제 6 서브픽셀 각각에 형성되는 제 1 전극;
    상기 제 1 전극 상에서 상기 제 1 내지 제 6 서브픽셀 각각이 발광하도록 형성되는 유기발광층; 및
    상기 유기발광층 상에 위치하며, 상기 기판의 전면에 형성되는 제 2 전극;을 포함하는 것을 특징으로 하는, 유기전계발광표시장치.
  11. 삭제
  12. 제 10 항에 있어서,
    상기 제 1 및 제 4 서브픽셀은 적색 서브픽셀이고,
    상기 제 2 및 제 5 서브픽셀은 녹색 서브픽셀이고,
    상기 제 3 및 제 6 서브픽셀은 청색 서브픽셀인 것을 특징으로 하는, 유기전계발광표시장치.
  13. 제 1 항에 있어서,
    상기 제 1 내지 제 6 서브픽셀의 형태는 상기 제 1 내지 제 6 구동서브픽셀의 형태와 동일한 유기전계발광표시장치.
  14. 제 1 항에 있어서,
    상기 제 1 구동서브픽셀은 상기 제 1 및 제 2 서브픽셀과 중첩되고,
    상기 제 2 구동서브픽셀은 상기 제 2 및 제 3 서브픽셀과 중첩되고,
    상기 제 3 구동서브픽셀은 상기 제 1, 제 2, 제 4 및 제 5 서브픽셀과 중첩되고,
    상기 제 4 구동서브픽셀은 상기 제 2, 제 3, 제 5 및 제 6 서브픽셀과 중첩되고,
    상기 제 5 구동서브픽셀은 상기 제 4 및 제 5 서브픽셀과 중첩되고,
    상기 제 6 구동서브픽셀은 상기 제 5 및 제 6 서브픽셀과 중첩되는 유기전계발광표시장치.
KR1020130050194A 2013-05-03 2013-05-03 유기전계발광표시장치 Active KR102031779B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130050194A KR102031779B1 (ko) 2013-05-03 2013-05-03 유기전계발광표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130050194A KR102031779B1 (ko) 2013-05-03 2013-05-03 유기전계발광표시장치

Publications (2)

Publication Number Publication Date
KR20140131466A KR20140131466A (ko) 2014-11-13
KR102031779B1 true KR102031779B1 (ko) 2019-10-15

Family

ID=52452889

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130050194A Active KR102031779B1 (ko) 2013-05-03 2013-05-03 유기전계발광표시장치

Country Status (1)

Country Link
KR (1) KR102031779B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102662677B1 (ko) * 2016-11-30 2024-04-30 엘지디스플레이 주식회사 유기 발광 표시 장치
US20220190223A1 (en) * 2020-12-15 2022-06-16 Samsung Electronics Co., Ltd. Display apparatus and method of manufacturing the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3870807B2 (ja) * 2001-12-20 2007-01-24 ソニー株式会社 画像表示装置及びその製造方法
KR100632808B1 (ko) * 2005-02-21 2006-10-12 네오뷰코오롱 주식회사 단순화된 구동 회로를 갖는 액티브 매트릭스형 디스플레이패널 및 장치
KR101420434B1 (ko) * 2007-12-03 2014-07-16 엘지디스플레이 주식회사 유기전계발광표시장치
KR20110108049A (ko) * 2010-03-26 2011-10-05 엘지디스플레이 주식회사 유기전계발광소자 및 이의 제조방법
KR20120075768A (ko) * 2010-12-29 2012-07-09 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그의 구동 방법
KR101306843B1 (ko) * 2012-02-24 2013-09-10 엘지디스플레이 주식회사 유기전계발광표시장치

Also Published As

Publication number Publication date
KR20140131466A (ko) 2014-11-13

Similar Documents

Publication Publication Date Title
KR101306843B1 (ko) 유기전계발광표시장치
CN110034132B (zh) 一种阵列基板、显示面板及显示装置
US9966424B2 (en) Organic light emitting diode display device
JP2018097361A (ja) 有機発光表示装置およびその製造方法
KR101576834B1 (ko) 유기전계발광소자 및 이의 제조방법
KR102769670B1 (ko) 유기 발광 표시 장치
US20120001885A1 (en) Organic electroluminescent display device and manufacturing method of the same
CN111326673B (zh) 显示装置
KR20150079227A (ko) 유기전계 발광표시소자 및 이의 제조방법
KR102476562B1 (ko) 전계발광 표시장치
US20240188357A1 (en) Display substrate and display device
KR20150096022A (ko) 유기 발광 표시 장치
KR101709158B1 (ko) 표시 패널
KR102476561B1 (ko) 전계발광 표시장치
KR20090021580A (ko) 유기전계발광소자
KR20090005541A (ko) 유기전계발광표시장치
KR20180077834A (ko) 전계발광 표시장치
JP2015072761A (ja) Ｏｌｅｄ表示装置
KR20110023996A (ko) 유기전계발광 표시장치
KR101949675B1 (ko) 유기발광 표시장치 및 이의 제조방법
KR20100137272A (ko) 유기전계발광 표시장치 및 그 제조방법
KR101663743B1 (ko) 유기전계발광 표시장치
KR102031779B1 (ko) 유기전계발광표시장치
KR102609087B1 (ko) 유기발광소자
KR102242982B1 (ko) 유기전계 발광표시장치 및 그 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20130503

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20180125

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20130503

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20190121

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20190708

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20191007

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20191007

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20220915

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20240919

Start annual number: 6

End annual number: 6