[go: up one dir, main page]

KR102023085B1 - Light emitting device package - Google Patents

Light emitting device package Download PDF

Info

Publication number
KR102023085B1
KR102023085B1 KR1020180095333A KR20180095333A KR102023085B1 KR 102023085 B1 KR102023085 B1 KR 102023085B1 KR 1020180095333 A KR1020180095333 A KR 1020180095333A KR 20180095333 A KR20180095333 A KR 20180095333A KR 102023085 B1 KR102023085 B1 KR 102023085B1
Authority
KR
South Korea
Prior art keywords
electrode pattern
electrode
light emitting
disposed
patterns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020180095333A
Other languages
Korean (ko)
Other versions
KR20180097474A (en
Inventor
김병목
문연태
조영준
정수정
권서연
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020180095333A priority Critical patent/KR102023085B1/en
Publication of KR20180097474A publication Critical patent/KR20180097474A/en
Application granted granted Critical
Publication of KR102023085B1 publication Critical patent/KR102023085B1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/85Packages
    • H10H20/857Interconnections, e.g. lead-frames, bond wires or solder balls
    • H01L33/486
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0652Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H01L33/20
    • H01L33/38
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00Diodes
    • H10D8/20Breakdown diodes, e.g. avalanche diodes
    • H10D8/25Zener diodes 
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/85Packages
    • H10H20/8506Containers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/20Assemblies of multiple devices comprising at least one light-emitting semiconductor device covered by group H10H20/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Led Device Packages (AREA)

Abstract

실시예는 캐비티를 가지는 패키지 몸체; 상기 패키지 몸체 상에 배치되는 적어도 하나의 제1 전극패턴, 제2 전극패턴 및 제3 전극패턴; 상기 제1 전극패턴과 제2 전극패턴에 각각 전기적으로 연결되고, 상기 캐비티의 바닥면에 배치되는 발광소자; 및 상기 제3 전극패턴 상에 배치되며, 상기 제1 전극패턴 또는 제2 전극패턴과 전기적으로 연결되는 제너다이오드;를 포함하고, 상기 패키지 몸체는 관통홀이 형성된 바닥면 및 상기 바닥면 상에 배치된 측벽을 포함하고, 상기 제1 전극패턴은 상기 캐비티의 바닥면의 중앙 영역에 배치되고, 상기제2 전극패턴은 상기 캐비티의 바닥면의 가장 자리 영역에 배치되고, 상기 제3 전극패턴은 상기 제2 전극패턴 사이에 배치되며, 상기 제2 전극패턴과 상기 제3 전극패턴은 제1 방향으로 중첩되는 영역을 포함하고, 상기 제2 전극패턴은 상기 제1 방향과 직교하는 제2 방향에 있어서 길이가 상이한 영역을 포함하며, 상기 제2 전극패턴의 일 영역은 돌출부가 형성되고, 상기 돌출부는 상기 관통 홀의 방향으로 연장된 발광소자 패키지를 제공한다.Embodiments include a package body having a cavity; At least one first electrode pattern, second electrode pattern, and third electrode pattern disposed on the package body; A light emitting device electrically connected to the first electrode pattern and the second electrode pattern, and disposed on a bottom surface of the cavity; And a zener diode disposed on the third electrode pattern and electrically connected to the first electrode pattern or the second electrode pattern, wherein the package body is disposed on the bottom surface and the bottom surface where the through-hole is formed. The first electrode pattern is disposed in the center region of the bottom surface of the cavity, the second electrode pattern is disposed in the edge region of the bottom surface of the cavity, and the third electrode pattern is The second electrode pattern is disposed between the second electrode patterns, and the second electrode pattern and the third electrode pattern include a region overlapping in the first direction, and the second electrode pattern is disposed in a second direction perpendicular to the first direction. The light emitting device package may include a region having a different length, and one region of the second electrode pattern may have a protrusion, and the protrusion may extend in the direction of the through hole.

Description

발광소자 패키지{LIGHT EMITTING DEVICE PACKAGE}Light emitting device package {LIGHT EMITTING DEVICE PACKAGE}

실시예는 발광소자 패키지에 관한 것이다.An embodiment relates to a light emitting device package.

반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Ligit Emitting Diode)나 레이저 다이오드와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.Light emitting devices such as light emitting diodes or laser diodes using semiconductors of Group 3-5 or 2-6 compound semiconductor materials of semiconductors have various colors such as red, green, blue and ultraviolet rays due to the development of thin film growth technology and device materials. It is possible to realize efficient white light by using fluorescent materials or combining colors, and it has low power consumption, semi-permanent life, fast response speed, safety and environmental friendliness compared to conventional light sources such as fluorescent and incandescent lamps. Has an advantage.

따라서, 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.Therefore, a white light emitting device that can replace a fluorescent light bulb or an incandescent bulb that replaces a Cold Cathode Fluorescence Lamp (CCFL) constituting a backlight of a transmission module of an optical communication means and a liquid crystal display (LCD) display device. Applications are expanding to diode lighting devices, automotive headlights and traffic lights.

발광소자 패키지는 패키지 몸체에 제1 전극패턴과 제2 전극패턴이 배치되고, 패키지 몸체의 바닥면에 발광소자가 배치되며 제1 전극패턴 및 제2 전극패턴과 전기적으로 연결된다.The light emitting device package includes a first electrode pattern and a second electrode pattern disposed on the package body, a light emitting device disposed on the bottom surface of the package body, and is electrically connected to the first electrode pattern and the second electrode pattern.

자외선(UV)을 방출하는 발광 다이오드를 실장한 발광소자 패키지의 경우, 자외선 반사광이 패키지 몸체에 닿으면 몸체에 포함된 유기 재질이 변색되거나 변질되어 패키지의 신뢰성이 저하되는 문제점이 존재한다. 따라서, 우수한 방열 특성을 유지하면서도 발광소자 패키지의 신뢰성을 향상시킬 필요가 있다.In the case of a light emitting device package mounted with a light emitting diode emitting UV light, there is a problem in that the reliability of the package is deteriorated because the organic material included in the body is discolored or deteriorated when the ultraviolet light reflects the package body. Therefore, it is necessary to improve the reliability of the light emitting device package while maintaining excellent heat dissipation characteristics.

도 1은 종래의 발광소자 패키지의 전극패턴의 배치를 나타낸 도면이다.1 is a view showing an arrangement of electrode patterns of a conventional light emitting device package.

자외선을 방출하는 종래의 UV 발광 다이오드는 패키지 몸체가 복수 개의 세라믹층(110a, 110b, 110c, 110d)으로 이루어지고, 패키지 몸체의 바닥면에 제1 전극패턴(131, 132, 133, 134)과 제2 전극패턴(141, 142, 143, 144)이 배치된다. 발광소자 패키지에 복수 개의 발광 다이오드가 배치될 수 있으므로 제1 전극패턴(131, 132, 133, 134)과 제2 전극패턴(141, 142, 143, 144)은 복수 개가 배치될 수 있고, 제3 전극패턴(151, 152)에는 제너 다이오드가 배치될 수 있다.Conventional UV light emitting diodes emitting ultraviolet light have a package body composed of a plurality of ceramic layers (110a, 110b, 110c, 110d), and the first electrode patterns (131, 132, 133, 134) on the bottom surface of the package body. Second electrode patterns 141, 142, 143, and 144 are disposed. Since a plurality of light emitting diodes may be disposed in the light emitting device package, a plurality of first electrode patterns 131, 132, 133, and 134 and a plurality of second electrode patterns 141, 142, 143, and 144 may be disposed, and a third may be disposed. Zener diodes may be disposed on the electrode patterns 151 and 152.

그러나, 종래의 발광소자 패키지는 다음과 같은 문제점이 있다.However, the conventional light emitting device package has the following problems.

전극패턴의 재료로 은(Ag)이나 구리(Cu) 등과 세라믹 재질의 패키지 몸체와의 접촉면적에서 AgCu 등을 적용할 때 접착력이 강하지 않아서 패키지 몸체와 전극패턴과의 박리가 발생할 수 있고, 전극패턴의 재료가 산화되어 전극 간의 절연(Open) 현상 등이 발생할 수 있으며, 전극패턴의 표면에서 발광 다이오드로부터 방출된 빛이 일부 흡수되어 발광소자 패키지의 광효율이 저하될 수 있다.When AgCu is applied at the contact area between silver (Ag), copper (Cu), etc., as a material of the electrode pattern, and the AgCu is not strong, peeling may occur between the package body and the electrode pattern. The material may be oxidized to cause an insulation phenomenon between the electrodes, and the light emitted from the light emitting diode may be partially absorbed from the surface of the electrode pattern, thereby reducing the light efficiency of the light emitting device package.

실시예는 발광소자 패키지의 광추출 효율을 향상시키고, 전극패턴 간의 단락 현상 등을 방지하고, 전극패턴 구조의 안정성을 확보하고자 한다.The embodiment improves the light extraction efficiency of the light emitting device package, prevents short circuit between the electrode patterns, and secures the stability of the electrode pattern structure.

실시예는 기판과, 상기 기판의 중앙영역에 배치되며, 자외선 발광소자가 배치되는 제1 전극패턴 및 상기 기판의 주변영역에 배치되며, 상기 제1 전극패턴과 이격 배치되는 제2 전극패턴을 포함할 수 있다.
상기 제1 전극패턴은, 제1-1 전극패턴, 제1-2 전극패턴, 제1-3 전극패턴 및 제1-4 전극패턴을 포함할 수 있다.
상기 제2 전극패턴은, 상기 제1-1 전극패턴과 제1 방향으로 이격 배치되는 제2-1 전극패턴과, 상기 제1-1 전극패턴과 상기 제1 방향과 수직인 제2 방향으로 이격 배치되는 제2-2 전극패턴과, 상기 제1-2 전극패턴과 제2 방향으로 이격 배치되는 2-3 전극패턴과, 상기 제1-2 전극패턴과 제1 방향으로 이격 배치되는 2-4 전극패턴과, 상기 제1-3 전극패턴과 제1 방향으로 이격 배치되는 2-5 전극패턴과, 상기 제1-3 전극패턴과 제2 방향으로 이격 배치되는 2-6 전극패턴과, 상기 제1-4 전극패턴과 제2 방향으로 이격 배치되는 2-7 전극패턴 및 상기 제1-4 전극패턴과 제1 방향으로 이격 배치되는 2-8 전극패턴을 포함할 수 있다.
상기 제1-1 전극패턴은 상기 제2-1 전극패턴과 상기 제1-2 전극패턴 사이에 배치할 수 있다.
상기 제1-2 전극패턴은 상기 제1-1 전극패턴과 상기 제2-4 전극패턴 사이에 배치할 수 있다.
상기 제1-1 전극패턴은 상기 자외선 발광소자가 배치되는 중앙영역에서 상기 제1 방향의 제1 폭을 가지고, 상기 제1-1 전극패턴은 상기 자외선 발광소자가 배치되지 않는 주변영역에서 상기 제1 방향의 제2 폭을 가지며, 상기 제1 폭이 상기 제2 폭보다 클 수 있다.
상기 제1-1 전극패턴은 상기 자외선 발광소자가 배치되는 중앙영역에서 상기 제2 방향의 제3 폭을 가지고, 상기 제1-1 전극패턴은 상기 자외선 발광소자가 배치되지 않는 주변영역에서 상기 제2 방향의 제4 폭을 가지며, 상기 제3 폭이 상기 제4 폭보다 클 수 있다.
상기 제2-1 전극패턴은 상기 제1 방향에서의 폭이 서로 다른 영역을 포함할 수 있다.
상기 제2-1 전극패턴의 상기 제1 방향에서의 최소폭을 갖는 제2-1 영역은 상기 제1-1 전극패턴에서 상기 제1 폭을 갖는 제1-1 영역과 상기 제1 방향으로 중첩되는 제2-1A 영역을 포함할 수 있다.
상기 제2-2 전극패턴은 상기 제2 방향에서의 폭이 서로 다른 영역을 포함할 수 있다.
상기 제2-2 전극패턴의 상기 제2 방향에서 최대 폭을 갖는 제2-2 영역은 상기 제1-1 전극패턴에서 상기 제3 폭을 갖는 제1-2영역과 상기 제2 방향으로 중첩되는 제2-2A 영역을 포함할 수 있다.

실시예는 캐비티를 가지는 패키지 몸체; 상기 패키지 몸체 상에 배치되는 적어도 하나의 제1 전극패턴, 제2 전극패턴 및 제3 전극패턴; 상기 제1 전극패턴과 제2 전극패턴에 각각 전기적으로 연결되고, 상기 캐비티의 바닥면에 배치되는 발광소자; 및 상기 제3 전극패턴 상에 배치되며, 상기 제1 전극패턴 또는 제2 전극패턴과 전기적으로 연결되는 제너다이오드;를 포함하고, 상기 패키지 몸체는 관통홀이 형성된 바닥면 및 상기 바닥면 상에 배치된 측벽을 포함하고, 상기 제1 전극패턴은 상기 캐비티의 바닥면의 중앙 영역에 배치되고, 상기제2 전극패턴은 상기 캐비티의 바닥면의 가장 자리 영역에 배치되고, 상기 제3 전극패턴은 상기 제2 전극패턴 사이에 배치되며, 상기 제2 전극패턴과 상기 제3 전극패턴은 제1 방향으로 중첩되는 영역을 포함하고, 상기 제2 전극패턴은 상기 제1 방향과 직교하는 제2 방향에 있어서 길이가 상이한 영역을 포함하며, 상기 제2 전극패턴의 일 영역은 돌출부가 형성되고, 상기 돌출부는 상기 관통 홀의 방향으로 연장된 발광소자 패키지를 제공한다.
또한 실시예에 따른 발광소자 패키지는 발광소자가 배치되는 제1 전극패턴과, 상기 제1 전극패턴과 제1 방향으로 이격 배치되는 제2-1 전극패턴 및 상기 제1 전극패턴과 상기 제1 방향과 수직인 제2 방향으로 이격 배치되는 제2-2 전극패턴을 포함할 수 있다.
상기 제1 전극패턴은 상기 발광소자가 배치되는 중앙영역에서 상기 제1 방향의 제1 폭을 가질 수 있다.
상기 제1 전극패턴은 상기 발광소자가 배치되지 않는 주변영역에서 상기 제1 방향의 제2 폭을 가질 수 있다.
상기 제1 폭이 상기 제2 폭보다 클 수 있다.
상기 제1 전극패턴은 상기 발광소자가 배치되는 중앙영역에서 상기 제2 방향의 제3 폭을 가질 수 있다.
상기 제1 전극패턴은 상기 발광소자가 배치되지 않는 주변영역에서 상기 제2 방향의 제4 폭을 가질 수 있다.
상기 제3 폭이 상기 제4 폭보다 클 수 있다.
상기 제2-1 전극패턴은 상기 제1 방향에서의 폭이 서로 다른 영역을 포함할 수 있다.
상기 제2-1 전극패턴의 상기 제1 방향에서의 최소폭을 갖는 제2-1 영역은 상기 제1 전극패턴에서 상기 제1 폭을 갖는 제1-1 영역과 상기 제1 방향으로 중첩 되는 제2-1A 영역과 상기 제1 방향으로 중첩되지 않는 제2-1B영역을 포함할 수 있다.
상기 제2-2 전극패턴은 상기 제2 방향에서의 폭이 서로 다른 영역을 포함할 수 있다.
상기 제2-2 전극패턴의 상기 제2 방향에서 최대 폭을 갖는 제2-2 영역은 상기 제1 전극패턴에서 상기 제3 폭을 갖는 제1-2영역과 상기 제2 방향으로 중첩되는 제2-2A 영역과 상기 제2 방향으로 중첩되지 않는 제2-2B영역을 포함할 수 있다.
실시예는 상기 제1 전극패턴과 상기 제1 방향으로 이격 배치된 제2-4 전극패턴을 더 포함하고, 상기 제2-1 전극패턴과 상기 제2-4 전극패턴은 상호 선대칭일 수 있다.
상기 제1 전극패턴과 상기 제1 방향으로 이격 배치된 제2-4, 제2-5 및 제2-8 전극패턴과 상기 제1 전극패턴과 상기 제2 방향으로 이격 배치된 제2-3, 제2-6 및 제2-7 전극패턴을 포함할 수 있다.
상기 제1 전극패턴은,상기 제1 방향으로 상기 제2-1 전극패턴과 상기 제2-4 전극 패턴 사이에 이격 배치된 제1-1 전극 패턴 및 제1-2 전극패턴과, 상기 제1 방향으로 상기 제2-8 전극패턴과 상기 제2-5 전극 패턴 사이에 이격 배치된 제1-4 전극 패턴 및 제1-3 전극패턴을 포함할 수 있다.
상기 제1-1 전극패턴 내지 상기 제1-4 전극패턴 상에는 각각 자외선을 발광하는 발광소자가 배치될 수 있다.
상기 제1-1 전극 패턴과 상기 제1-4 전극패턴은 상기 제2 방향으로 상기 제2-2 전극패턴과 상기 제2-7 전극 패턴 사이에 이격 배치될 수 있다.
상기 제1-2 전극 패턴 및 제1-3 전극패턴은 상기 제2 방향으로 상기 제2-3 전극패턴과 상기 제2-6 전극 패턴 사이에 이격 배치될 수 있다.
상기 제2-1 전극패턴과 상기 제2-8 전극패턴, 상기 제2-2 전극패턴과 상기 제2-3 전극패턴, 상기 제2-4 전극패턴과 상기 제2-5 전극패턴, 상기 제2-6 전극패턴과 상기 제2-7 전극패턴은 상호 선대칭일 수 있다.
상기 제2-1 전극패턴과 상기 제2-2 전극패턴, 상기 제2-3 전극패턴과 상기 제2-4 전극패턴, 상기 제2-5 전극패턴과 상기 제2-6 전극패턴, 상기 제2-7 전극패턴과 상기 제2-8 전극패턴은 서로 일체로 형성될 수 있다.
상기 제1 전극패턴은 복수로 형성될 수 있다.
상기 복수의 제1 전극패턴 중 적어도 두 개는 어느 하나의 선을 기준으로 선대칭일 수 있다.
예를 들어, 상기 제1-1 전극 패턴과 제1-2 전극패턴, 상기 제1-4 전극 패턴과 상기 제1-3 전극패턴 각각은 어느 하나의 선을 기준으로 상호 선대칭일 수 있다.
상기 제2-1 전극패턴과 상기 제2-8 전극패턴 사이 및 상기 제2-4 전극패턴과 상기 제2-5 전극패턴 사이에 각각 배치된 복수의 제3 전극패턴을 포함하며 상기 복수의 제3 전극패턴은 상기 제1 방향으로 서로 중첩될 수 있다.
상기 제2-1 전극패턴과 상기 제2-8 전극패턴 및 상기 제2-4 전극패턴과 상기 제2-5 전극패턴 각각은 상기 복수의 제3 전극패턴을 기준으로 대칭일 수 있다.
상기 복수의 제3 전극패턴 상에 배치된 보호소자를 포함할 수 있다.
상기 보호소자는 제너다이오드를 포함할 수 있다.
상기 제2-2 전극패턴과 상기 제2-3 전극패턴 사이 및 상기 제2-6 전극패턴과 상기 제2-7 전극패턴 사이에 각각 배치된 복수의 제4 전극패턴을 포함하며, 상기 복수의 제4 전극패턴은 상기 제2 방향으로 서로 중첩될 수 있다.
상기 제2-2 전극패턴과 상기 제2-3 전극패턴 및 상기 제2-6 전극패턴과 상기 제2-7 전극패턴 각각은 상기 복수의 제4 전극패턴을 기준으로 대칭일 수 있다.
상기 복수의 제4 전극패턴 중 하나는 상기 복수의 제1 전극패턴 중 적어도 하나와 전기적으로 연결될 수 있다. 예를 들어, 상기 복수의 제4 전극패턴 각각은 이에 대응되는 상기 복수의 제1 전극패턴 각각과 전기적으로 연결될 수 있다.
상기 복수의 제4 전극패턴 중 하나는 상기 복수의 제1 전극패턴 중 하나와 일체로 형성될 수 있다. 예를 들어, 상기 복수의 제4 전극패턴 각각은 이에 대응되는 상기 복수의 제1 전극패턴 각각과 일체로 형성될 수 있다.
The embodiment includes a substrate, a first electrode pattern disposed in a central region of the substrate, an ultraviolet light emitting element disposed therein, and a second electrode pattern disposed in a peripheral region of the substrate and spaced apart from the first electrode pattern. can do.
The first electrode pattern may include a 1-1 electrode pattern, a 1-2 electrode pattern, a 1-3 electrode pattern, and a 1-4 electrode pattern.
The second electrode pattern may be spaced apart from the first-first electrode pattern in the second direction and the second-first electrode pattern spaced in the second direction perpendicular to the first-first electrode pattern and the first direction. 2-2 electrode patterns disposed, 2-3 electrode patterns spaced apart in the second direction from the 1-2 electrode pattern, and 2-4 electrode spaced apart in the first direction from the 1-2 electrode pattern. An electrode pattern, 2-5 electrode patterns spaced apart in the first direction from the 1-3 electrode patterns, 2-6 electrode patterns spaced apart in the second direction from the 1-3 electrode patterns, and the second electrode pattern; 2-4 electrode patterns spaced apart from the 1-4 electrode patterns in the second direction, and 2-8 electrode patterns spaced apart from the 1-4 electrode patterns in the first direction.
The first-first electrode pattern may be disposed between the second-first electrode pattern and the first-second electrode pattern.
The 1-2 electrode pattern may be disposed between the 1-1 electrode pattern and the 2-4 electrode pattern.
The first-first electrode pattern has a first width in the first direction in the central region where the ultraviolet light emitting element is disposed, and the first-first electrode pattern is formed in the peripheral region where the ultraviolet light emitting element is not disposed. It may have a second width in one direction, and the first width may be greater than the second width.
The first-first electrode pattern has a third width in the second direction in the central region where the ultraviolet light emitting element is disposed, and the first-first electrode pattern is formed in the peripheral region where the ultraviolet light emitting element is not disposed. It may have a fourth width in two directions, and the third width may be greater than the fourth width.
The 2-1 electrode pattern may include regions having different widths in the first direction.
A second-first region having the minimum width in the first direction of the second-first electrode pattern overlaps the first-first region having the first width in the first-first electrode pattern in the first direction. It may include a 2-1A region to be.
The second-2 electrode pattern may include regions having different widths in the second direction.
The second-second region having the maximum width in the second direction of the second-second electrode pattern overlaps the first-second region having the third width in the first-first electrode pattern in the second direction. It may include a 2-2A region.

Embodiments include a package body having a cavity; At least one first electrode pattern, second electrode pattern, and third electrode pattern disposed on the package body; A light emitting device electrically connected to the first electrode pattern and the second electrode pattern, and disposed on a bottom surface of the cavity; And a zener diode disposed on the third electrode pattern and electrically connected to the first electrode pattern or the second electrode pattern, wherein the package body is disposed on the bottom surface and the bottom surface where the through-hole is formed. The first electrode pattern is disposed in the center region of the bottom surface of the cavity, the second electrode pattern is disposed in the edge region of the bottom surface of the cavity, and the third electrode pattern is The second electrode pattern is disposed between the second electrode patterns, and the second electrode pattern and the third electrode pattern include a region overlapping in the first direction, and the second electrode pattern is disposed in a second direction perpendicular to the first direction. The light emitting device package may include a region having a different length, and one region of the second electrode pattern may have a protrusion, and the protrusion may extend in the direction of the through hole.
In addition, the light emitting device package according to the embodiment includes a first electrode pattern in which the light emitting device is disposed, a 2-1 electrode pattern spaced apart from the first electrode pattern in a first direction, and the first electrode pattern and the first direction. It may include a 2-2 electrode pattern spaced apart in a second direction perpendicular to the.
The first electrode pattern may have a first width in the first direction in a central region in which the light emitting device is disposed.
The first electrode pattern may have a second width in the first direction in a peripheral area in which the light emitting device is not disposed.
The first width may be greater than the second width.
The first electrode pattern may have a third width in the second direction in the central region in which the light emitting device is disposed.
The first electrode pattern may have a fourth width in the second direction in a peripheral area in which the light emitting device is not disposed.
The third width may be greater than the fourth width.
The 2-1 electrode pattern may include regions having different widths in the first direction.
A second-first region having the minimum width in the first direction of the second-first electrode pattern overlaps the first-first region having the first width in the first electrode pattern in the first direction. It may include a region 2-1A and a region 2-1B that does not overlap in the first direction.
The second-2 electrode pattern may include regions having different widths in the second direction.
A second region having a maximum width in the second direction of the second electrode pattern is a second region overlapping in the second direction with a first region having the third width in the first electrode pattern. It may include a -2A region and the 2-2B region that does not overlap in the second direction.
The embodiment may further include a second-4 electrode pattern spaced apart from the first electrode pattern in the first direction, and the second-1 electrode pattern and the second-4 electrode pattern may be mutually symmetric with each other.
2-4, 2-5, and 2-8 electrode patterns spaced apart from the first electrode pattern in the first direction and 2-3 spaced apart from the first electrode pattern in the second direction; It may include the 2-6 and 2-7 electrode pattern.
The first electrode pattern may include a first-first electrode pattern and a first-second electrode pattern spaced apart from the second-first electrode pattern and the second-fourth electrode pattern in the first direction, and the first electrode pattern. And a first-4 electrode pattern and a 1-3 electrode pattern spaced apart from each other in the direction of the 2-8th electrode pattern and the 2-5th electrode pattern.
Light emitting devices emitting ultraviolet rays may be disposed on the first-first electrode patterns to the first-fourth electrode patterns.
The first-first electrode pattern and the first-fourth electrode pattern may be spaced apart from the second-second electrode pattern and the second- seventh electrode pattern in the second direction.
The 1-2 electrode pattern and the 1-3 electrode pattern may be spaced apart from the 2-3 electrode pattern and the 2-6 electrode pattern in the second direction.
The second-first electrode pattern, the second-eighth electrode pattern, the second-second electrode pattern, the second-three electrode pattern, the second-fourth electrode pattern, and the second-five electrode pattern, and the second The 2-6 electrode pattern and the 2-7 electrode pattern may be mutually symmetric.
The second-first electrode pattern, the second-second electrode pattern, the second-three electrode pattern, the second-fourth electrode pattern, the second-five electrode pattern, the second- sixth electrode pattern, and the second The 2-7 electrode pattern and the 2-8 electrode pattern may be integrally formed with each other.
The first electrode pattern may be formed in plural.
At least two of the plurality of first electrode patterns may be line symmetric based on any one line.
For example, each of the first-first electrode pattern, the first-second electrode pattern, the first-fourth electrode pattern, and the first-three electrode pattern may be mutually symmetric with respect to any one line.
And a plurality of third electrode patterns disposed between the 2-1th electrode pattern and the 2-8th electrode pattern, and between the 2-4th electrode pattern and the 2-5th electrode pattern. The three electrode patterns may overlap each other in the first direction.
Each of the 2-1th electrode pattern, the 2-8th electrode pattern, the 2-4th electrode pattern, and the 2-5th electrode pattern may be symmetrical based on the plurality of third electrode patterns.
It may include a protection device disposed on the plurality of third electrode patterns.
The protection device may include a zener diode.
A plurality of fourth electrode patterns disposed between the second electrode pattern and the second electrode pattern and between the second electrode pattern and the second electrode pattern; The fourth electrode patterns may overlap each other in the second direction.
The 2-2 electrode pattern, the 2-3 electrode pattern, the 2-6 electrode pattern, and the 2-7 electrode pattern may be symmetrical with respect to the plurality of fourth electrode patterns.
One of the plurality of fourth electrode patterns may be electrically connected to at least one of the plurality of first electrode patterns. For example, each of the plurality of fourth electrode patterns may be electrically connected to each of the plurality of first electrode patterns corresponding thereto.
One of the plurality of fourth electrode patterns may be integrally formed with one of the plurality of first electrode patterns. For example, each of the plurality of fourth electrode patterns may be integrally formed with each of the plurality of first electrode patterns corresponding thereto.

실시 예에 따른 발광소자 패키지는 금으로 전극이 구성되어 내산화성이 강하여 전극의 내구성이 강하고 전극 간의 단락의 가능성도 줄어들 수 있고, UV 등의 짧은 파장대역에서의 광 전반사율이 상대적으로 낮은 금 도금된 전극의 면적이 감소되어 상대적으로 UV 광 전반사율이 높은 세라믹 층의 노출 면적이 증가되므로 광추출 효율이 향상되며, 노출된 세라믹 기판과 몰딩 부 내의 실리콘 수지 등과의 결합력이 더 커서 구조물의 안정성이 향상된다.The light emitting device package according to the embodiment is composed of gold electrode, the oxidation resistance is strong, so that the durability of the electrode can be reduced, the possibility of short circuit between the electrodes can be reduced, and the total light reflectance in the short wavelength band such as UV is relatively low gold plating The reduced area of the electrode increases the exposure area of the ceramic layer, which has a relatively high total UV light reflectance, thereby improving light extraction efficiency, and the bonding strength between the exposed ceramic substrate and the silicone resin in the molding part is greater, resulting in higher stability of the structure. Is improved.

도 1은 종래의 발광소자 패키지의 전극패턴의 배치를 나타낸 도면이고,
도 2는 발광소자 패키지의 일실시예를 나타낸 도면이고,
도 3a 내지 도 3c는 도 2의 발광소자 패키지의 전극패턴의 배치를 나타낸 도면이고,
도 4는 도 3a의 일부분을 상세히 나타낸 도면이고,
도 5는 도 2의 발광소자 패키지에 배치된 발광소자를 나타낸 도면이고,
도 6은 발광소자 패키지를 포함하는 헤드 램프의 일실시예를 나타낸 도면이고,
도 7은 발광소자 패키지를 포함하는 영상표시장치의 일실시예를 나타낸 도면이다.
1 is a view showing the arrangement of the electrode pattern of a conventional light emitting device package,
2 is a view showing an embodiment of a light emitting device package,
3A to 3C are views illustrating an arrangement of electrode patterns of the light emitting device package of FIG.
4 is a detailed view of a portion of FIG. 3A;
5 is a view showing a light emitting device disposed in the light emitting device package of FIG.
6 is a view showing an embodiment of a head lamp including a light emitting device package,
7 is a diagram illustrating an embodiment of an image display device including a light emitting device package.

이하 첨부한 도면을 참조하여 실시예들을 설명한다.Hereinafter, exemplary embodiments will be described with reference to the accompanying drawings.

본 발명에 따른 실시예의 설명에 있어서, 각 element의 " 상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 “상(위) 또는 하(아래)(on or under)”으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.In the description of the embodiment according to the present invention, when described as being formed on the "on or under" of each element, the above (on) or below (on) or under) includes two elements in which the two elements are in direct contact with each other or one or more other elements are formed indirectly between the two elements. In addition, when expressed as “on” or “under”, it may include the meaning of the downward direction as well as the upward direction based on one element.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.In the drawings, the thickness or size of each layer is exaggerated, omitted, or schematically illustrated for convenience and clarity of description. In addition, the size of each component does not necessarily reflect the actual size.

도 2는 발광소자 패키지의 일실시예를 나타낸 도면이다.2 is a view showing an embodiment of a light emitting device package.

실시예에 따른 발광소자 패키지(100)는 패키지 몸체(110)가 복수 개의 세라믹 층(110a, 110b, 110c, 110d)으로 이루어진다. 패키지 몸체(110)는 고온 동시 소성 세라믹(High Temperature Cofired Ceramics, HTCC) 또는 저온 동시 소성 세라믹(Low Temperature Cofired Ceramics, LTCC) 기술을 이용하여 구현될 수 있다.In the light emitting device package 100 according to the embodiment, the package body 110 includes a plurality of ceramic layers 110a, 110b, 110c and 110d. The package body 110 may be implemented using high temperature cofired ceramics (HTCC) or low temperature cofired ceramics (LTCC) technology.

패키지 몸체(110)가 다층의 세라믹 기판인 경우, 각 층의 두께는 동일할 수도 있고, 다를 수도 있다. 패키지 몸체(110)는 질화물 또는 산화물의 절연성 재질로 이루어질 수 있으며, 예를 들어, SiO2, SixOy, Si3Ny, SiOxNy, Al2O3 또는 AlN을 포함할 수 있다.When the package body 110 is a multilayer ceramic substrate, the thickness of each layer may be the same or may be different. The package body 110 may be formed of an insulating material of nitride or oxide, and may include, for example, SiO 2 , Si x O y , Si 3 N y , SiO x N y , Al 2 O 3, or AlN. .

복수 개의 세라믹 층(110a, 110b, 110c, 110d)의 폭이 각각 다를 수 있고, 일부(110a, 110b)는 발광소자 패키지(100) 또는 캐비티의 바닥면을 이룰 수 있으며, 다른 일부(110c, 110d)는 캐비티의 측벽을 이룰 수 있다.Widths of the plurality of ceramic layers 110a, 110b, 110c, and 110d may be different from each other, and portions 110a and 110b may form the bottom surface of the light emitting device package 100 or the cavity, and other portions 110c and 110d. ) May form the sidewall of the cavity.

상술한 복수 개의 세라믹 층(110a, 110b, 110c, 110d)으로 이루어지는 캐비티의 바닥면에 발광소자(200)가 배치된다. 발광소자(200)는 본 실시예에서는 4개가 배치되는데 적어도 하나가 배치될 수 있다.The light emitting device 200 is disposed on the bottom surface of the cavity including the plurality of ceramic layers 110a, 110b, 110c, and 110d described above. In the present embodiment, four light emitting devices 200 may be disposed, but at least one light emitting device 200 may be disposed.

발광소자는 복수의 화합물 반도체층, 예를 들어 3족-5족 원소의 반도체층을 이용한 LED(Light Emitting Diode)를 포함하는데, 발광소자는 청색, 녹색 또는 적색 등과 같은 광을 방출하는 유색 발광소자이거나 UV를 방출하는 UV 발광소자일 수 있다.The light emitting device includes a light emitting diode (LED) using a plurality of compound semiconductor layers, for example, a semiconductor layer of Group 3-Group 5 elements. The light emitting device is a colored light emitting device that emits light such as blue, green, or red. Or a UV light emitting device that emits UV light.

패키지 몸체(110)가 무기 재질의 LTCC, HTCC 등의 세라믹 기판으로 이루어져 있으므로, 약 280nm의 파장을 갖는 심자외선(Deep UV) LED 또는 약 365~395nm의 파장을 갖는 근자외선(Near UV) LED를 포함한 발광소자(200)를 사용하더라도 발광소자(200)에서 방출된 자외선 광에 의해 몸체(110)가 변색되거나 변질될 우려가 없어 발광 모듈의 신뢰성을 유지할 수 있다.Since the package body 110 is formed of a ceramic substrate such as inorganic LTCC and HTCC, a deep UV LED having a wavelength of about 280 nm or a near UV LED having a wavelength of about 365 to 395 nm is used. Even when the light emitting device 200 is used, the body 110 may be discolored or deteriorated by ultraviolet light emitted from the light emitting device 200, thereby maintaining the reliability of the light emitting module.

도 5는 도 2의 발광소자 패키지에 배치된 발광소자를 나타낸 도면이다.5 is a view showing a light emitting device disposed in the light emitting device package of FIG.

발광소자(200)는 도전성 지지기판(265)과, 상기 지지기판(265)에 배치된 반사층(255) 및 오믹층(250)과, 상기 오믹층(250) 상의 발광 구조물(230)을 포함할 수 있다.The light emitting device 200 may include a conductive support substrate 265, a reflective layer 255 and an ohmic layer 250 disposed on the support substrate 265, and a light emitting structure 230 on the ohmic layer 250. Can be.

제1 도전형 반도체층(232)은 반도체 화합물로 형성될 수 있으며, 예를 들어 3족-5족 또는 2족-6족 등의 화합물 반도체로 형성될 수 있다. 또한 제1 도전형 도펀트가 도핑될 수 있다. 상기 제1 도전형 반도체층(232)이 n형 반도체층인 경우, 상기 제1 도전형 도펀트는 n형 도펀트로서 Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다. 또는 상기 제1 도전형 반도체층(232)이 p형 반도체층인 경우, 상기 제2도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있으나 이에 한정되지 않는다.The first conductivity-type semiconductor layer 232 may be formed of a semiconductor compound, and for example, may be formed of a compound semiconductor such as Group 3-5 or Group 2-6. In addition, the first conductivity type dopant may be doped. When the first conductivity type semiconductor layer 232 is an n type semiconductor layer, the first conductivity type dopant may include Si, Ge, Sn, Se, Te as an n type dopant, but is not limited thereto. Alternatively, when the first conductive semiconductor layer 232 is a p-type semiconductor layer, the second conductive dopant may be a p-type dopant, and may include Mg, Zn, Ca, Sr, and Ba, but is not limited thereto. .

상기 제1 도전형 반도체층(232)은 제1 도전형 반도체층으로만 형성되거나, 상기 제1 도전형 반도체층 아래에 언도프트 반도체층을 더 포함할 수 있으며, 이에 대해 한정하지는 않는다.The first conductive semiconductor layer 232 may be formed of only the first conductive semiconductor layer, or may further include an undoped semiconductor layer under the first conductive semiconductor layer, but is not limited thereto.

상기 언도프트 반도체층은 상기 제1 도전형 반도체층의 결정성 향상을 위해 형성되는 층으로, 상기 n형 도펀트가 도핑되지 않아 상기 제1 도전형 반도체층에 비해 낮은 전기전도성을 갖는 것을 제외하고는 상기 제1 도전형 반도체층과 같을 수 있다.The undoped semiconductor layer is a layer formed to improve the crystallinity of the first conductivity type semiconductor layer, except that the n-type dopant is not doped and thus has lower electrical conductivity than the first conductivity type semiconductor layer. It may be the same as the first conductive semiconductor layer.

활성층(234)은 제1 도전형 반도체층(232)을 통해서 주입되는 전자와 이후 형성되는 제2 도전형 반도체층(236)을 통해서 주입되는 정공이 서로 만나서 활성층(발광층) 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다.In the active layer 234, electrons injected through the first conductive semiconductor layer 232 and holes injected through the second conductive semiconductor layer 236 formed thereafter meet each other to form an energy band unique to the active layer (light emitting layer) material. It is a layer that emits light with energy determined by it.

활성층(234)은 단일 우물 구조, 다중 우물 구조, 양자선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 상기 활성층(224)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자 우물 구조가 형성될 수 있으나 이에 한정되는 것은 아니다.The active layer 234 may be formed of at least one of a single well structure, a multi well structure, a quantum-wire structure, and a quantum dot structure. For example, the active layer 224 may be injected with trimethyl gallium gas (TMGa), ammonia gas (NH 3 ), nitrogen gas (N 2 ), and trimethyl indium gas (TMIn) to form a multi-quantum well structure. It is not limited to this.

활성층(234)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 상기 우물층은 상기 장벽층의 밴드 갭보다 낮은 밴드 갭을 갖는 물질로 형성될 수 있다.The well layer / barrier layer of the active layer 234 may be formed of one or more pair structures of InGaN / GaN, InGaN / InGaN, GaN / AlGaN, InAlGaN / GaN, GaAs (InGaAs) / AlGaAs, GaP (InGaP) / AlGaP. However, the present invention is not limited thereto. The well layer may be formed of a material having a lower band gap than the band gap of the barrier layer.

상기 활성층(234)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 형성될 수 있다. 상기 도전형 클래드층은 활성층의 장벽층의 밴드갭보다 더 넓은 밴드갭을 갖는 반도체로 형성될 수 있다. 예를 들어, 도전형 클래드층은 GaN, AlGaN, InAlGaN 또는 초격자 구조를 포함할 수 있다. 또한, 도전형 클래드층은 n형 또는 p형으로 도핑될 수 있다.A conductive clad layer (not shown) may be formed on or under the active layer 234. The conductive cladding layer may be formed of a semiconductor having a bandgap wider than the bandgap of the barrier layer of the active layer. For example, the conductive clad layer may include GaN, AlGaN, InAlGaN, or superlattice structure. In addition, the conductive clad layer may be doped with n-type or p-type.

그리고, 상기 활성층(234) 상에 제2 도전형 반도체층(236)이 형성될 수 있다.In addition, a second conductivity type semiconductor layer 236 may be formed on the active layer 234.

제2 도전형 반도체층(236)은 반도체 화합물로 형성될 수 있으며, 예를 들어 제2 도전형 도펀트가 도핑된 3족-5족 화합물 반도체로 형성될 수 있다. 제2 도전형 반도체층(236)은 예를 들어, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제2 도전형 반도체층(236)이 p형 반도체층인 경우, 상기 제2도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다. 또한 상기 제2 도전형 반도체층(236)이 n형 반도체층인 경우, 상기 제1 도전형 도펀트는 n형 도펀트로서 Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.The second conductivity type semiconductor layer 236 may be formed of a semiconductor compound, for example, a group III-V compound semiconductor doped with a second conductivity type dopant. The second conductivity type semiconductor layer 236 is, for example, a semiconductor material having a composition formula of In x Al y Ga 1-xy N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1). It may include. When the second conductive semiconductor layer 236 is a p-type semiconductor layer, the second conductive dopant may be a p-type dopant and may include Mg, Zn, Ca, Sr, and Ba. In addition, when the second conductive semiconductor layer 236 is an n-type semiconductor layer, the first conductive dopant may include Si, Ge, Sn, Se, Te as an n-type dopant, but is not limited thereto.

여기서, 상술한 바와 다르게, 상기 제1 도전형 반도체층(232)이 p형 반도체층을 포함하고 상기 제2 도전형 반도체층(236)이 n형 반도체층을 포함할 수도 있다. 또한, 상기 제1 도전형 반도체층(232) 상에는 n형 또는 p형 반도체층을 포함하는 제3 도전형 반도체층(미도시)이 형성될 수도 있는데, 이에 따라 본 실시예에 따른 상기 발광소자는 n-p, p-n, n-p-n, p-n-p 접합 구조 중 적어도 어느 하나를 포함할 수 있다.Here, unlike the above, the first conductivity type semiconductor layer 232 may include a p-type semiconductor layer, and the second conductivity type semiconductor layer 236 may include an n-type semiconductor layer. In addition, a third conductive semiconductor layer (not shown) including an n-type or p-type semiconductor layer may be formed on the first conductive semiconductor layer 232. Accordingly, the light emitting device according to the present embodiment It may include at least one of np, pn, npn, pnp junction structure.

또한, 제1 도전형 반도체층(232) 및 제2 도전형 반도체층(236) 내의 도전형 도펀트의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 상기 복수의 반도체층의 구조는 다양하게 형성될 수 있으며, 이에 대해 한정하지는 않는다.In addition, the doping concentrations of the conductive dopants in the first conductive semiconductor layer 232 and the second conductive semiconductor layer 236 may be uniformly or non-uniformly formed. That is, the structure of the plurality of semiconductor layers may be formed in various ways, but is not limited thereto.

상기 도전성 지지기판(265)은 발광 구조물(230)을 지지하며, 전도성 기판일 수 있다. 또한, 전기 전도성과 열 전도성이 높은 물질로 형성될 수 있다. 예를 들어, 도전성 지지기판(265)은 소정의 두께를 갖는 베이스 기판(substrate)으로서, 몰리브덴(Mo), 실리콘(Si), 텅스텐(W), 구리(Cu) 및 알루미늄(Al)로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 이루어질 수 있으며, 또한, 금(Au), 구리합금(Cu Alloy), 니켈(Ni), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: GaN, Si, Ge, GaAs, ZnO, SiGe, SiC, SiGe, Ga2O3 등) 또는 전도성 시트 등을 선택적으로 포함할 수 있다.The conductive support substrate 265 supports the light emitting structure 230 and may be a conductive substrate. In addition, it may be formed of a material having high electrical conductivity and thermal conductivity. For example, the conductive support substrate 265 is a base substrate having a predetermined thickness, and is formed of molybdenum (Mo), silicon (Si), tungsten (W), copper (Cu), and aluminum (Al). It may be made of a material selected from the group or alloys thereof, and also, gold (Au), copper alloy (Cu Alloy), nickel (Ni), copper-tungsten (Cu-W), carrier wafers (eg GaN, Si , Ge, GaAs, ZnO, SiGe, SiC, SiGe, Ga 2 O 3, etc.) or a conductive sheet may be optionally included.

상기 발광 구조물(230)의 제2 도전형 반도체층(236)과 접하여 오믹층(250)이 형성될 수 있다. 제2 도전형 반도체층(236)은 불순물 도핑 농도가 낮아 접촉 저항이 높으며 그로 인해 금속과의 오믹 특성이 좋지 못할 수 있으므로, 오믹층(250)은 이러한 오믹 특성을 개선하기 위한 것으로 반드시 형성되어야 하는 것은 아니다.An ohmic layer 250 may be formed in contact with the second conductivity-type semiconductor layer 236 of the light emitting structure 230. Since the second conductivity-type semiconductor layer 236 has a low impurity doping concentration and high contact resistance, and thus, ohmic characteristics with a metal may not be good, the ohmic layer 250 may be formed to improve such ohmic characteristics. It is not.

상기 오믹층(250)은 투광성 전도층과 금속이 선택적으로 사용될 수 있으며, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.The ohmic layer 250 may be a light transmissive conductive layer and a metal may be selectively used. For example, indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), and indium aluminum zinc (AZO) oxide), IGZO (indium gallium zinc oxide), IGTO (indium gallium tin oxide), AZO (aluminum zinc oxide), ATO (antimony tin oxide), GZO (gallium zinc oxide), IZON (IZO Nitride), AGZO (Al- Ga ZnO), IGZO (In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx / ITO, Ni / IrOx / Au, or Ni / IrOx / Au / ITO, Ag, Ni, Cr, Ti, Al, Rh , Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, can be formed including at least one of Hf, and is not limited to these materials.

상기 오믹층(250) 하부에 반사층(255)이 배치될 수 있다. 상기 반사층(255)은 예를 들어, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 구성된 물질 중에서 형성되거나, 상기 금속 물질과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성될 수 있다. 또한, 반사층(260)은 IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등으로 적층할 수 있다. 또한, 반사층(255)이 발광 구조물(예컨대, 제2 도전형 반도체층(236)과 오믹 접촉하는 물질로 형성될 경우, 오믹층(250)은 별도로 형성하지 않을 수 있으며, 이에 대해 한정하지는 않는다.The reflective layer 255 may be disposed under the ohmic layer 250. The reflective layer 255 is formed of, for example, a material consisting of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, and optional combinations thereof, or It may be formed in multiple layers using a light transmissive conductive material such as IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO. In addition, the reflective layer 260 may be laminated with IZO / Ni, AZO / Ag, IZO / Ag / Ni, AZO / Ag / Ni, or the like. In addition, when the reflective layer 255 is formed of a material in ohmic contact with the light emitting structure (eg, the second conductivity type semiconductor layer 236), the ohmic layer 250 may not be separately formed, but is not limited thereto.

상기 반사층(255)은 상기 활성층(234)에서 발생된 빛을 효과적으로 반사하여 발광소자의 광추출 내지 전반사 효율을 크게 개선할 수 있다.The reflective layer 255 may effectively reflect the light generated from the active layer 234 to greatly improve the light extraction to total reflection efficiency of the light emitting device.

상기 반사층(255)과 상기 지지기판(265) 사이에는 결합층(260)이 형성될 수 있다. 결합층(260)은 베리어 금속 또는 본딩 금속 등을 포함하며, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 또는 Ta 중 적어도 하나를 포함할 수 있으며, 이에 대해 한정하지는 않는다.A coupling layer 260 may be formed between the reflective layer 255 and the support substrate 265. The bonding layer 260 may include a barrier metal or a bonding metal, and may include, for example, at least one of Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, or Ta. It does not limit to this.

또한, 상기 발광 구조물(230)의 측면 및 제1 도전형 반도체층(232) 상의 적어도 일부에 패시베이션층(290)이 형성될 수 있다.In addition, a passivation layer 290 may be formed on at least a portion of the side surface of the light emitting structure 230 and the first conductivity-type semiconductor layer 232.

상기 패시베이션층(290)은 절연물질로 이루어질 수 있으며, 상기 절연물질은 비전도성인 산화물이나 질화물로 이루어져 발광 구조물을 보호한다. 일 예로서, 상기 패시베이션층은 실리콘 산화물(SiO2)층, 산화 질화물층, 산화 알루미늄층으로 이루어질 수 있다.The passivation layer 290 may be made of an insulating material, and the insulating material may be made of non-conductive oxide or nitride to protect the light emitting structure. As an example, the passivation layer may be formed of a silicon oxide (SiO 2 ) layer, an oxynitride layer, or an aluminum oxide layer.

제1 도전형 반도체층(232)에는 제1 전극 패드(280)가 배치될 수 있는데, 각각 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 구리(Cu), 금(Au) 중 적어도 하나를 포함하여 단층 또는 다층 구조로 형성될 수 있다.The first electrode pad 280 may be disposed on the first conductive semiconductor layer 232, and may include aluminum (Al), titanium (Ti), chromium (Cr), nickel (Ni), copper (Cu), and gold. It may be formed in a single layer or a multilayer structure including at least one of (Au).

각각의 발광소자(200)는 제1 전극패턴(130)과 직접 연결되고, 제2 전극패턴(140)과 와이어(160)로 연결될 수 있다.Each light emitting device 200 may be directly connected to the first electrode pattern 130 and may be connected to the second electrode pattern 140 by a wire 160.

발광소자(200)를 포위하여 외부로부터 유입되는 이물질이나 수분 등으로부터 발광소자(200)를 보호하도록 투광층(160)이 형성될 수 있다.The light transmitting layer 160 may be formed to surround the light emitting device 200 to protect the light emitting device 200 from foreign matter or moisture introduced from the outside.

투광층(160)은 패키지 몸체(110)에 형성된 캐비티를 채우도록 캐비티의 내부 또는 그 위에까지 형성될 수 있으며, 상면이 플랫(flat)한 투광층(160)이 도시되었으나, 상면이 볼록하여 렌즈 역할을 할 수도 있다.The light transmitting layer 160 may be formed inside or above the cavity to fill the cavity formed in the package body 110, and the light transmitting layer 160 having the flat upper surface is shown, but the upper surface is convex and the lens It can also play a role.

발광소자(200)가 UV LED인 경우 투광층(160)은 자외선 광에 의해 변색 또는 변질되지 않는 재질로 이루어질 수 있다. 투광층(160)은 실리콘 수지와 글라스 또는 형광체(170)를 포함하여, 발광소자(200)에서 방출되는 빛의 파장을 변화시킬 수 있다.When the light emitting device 200 is a UV LED, the light-transmitting layer 160 may be made of a material that does not change color or change due to ultraviolet light. The light transmissive layer 160 may include a silicone resin and glass or phosphor 170 to change the wavelength of light emitted from the light emitting device 200.

발광소자(200)에서 방출된 제1 파장 영역의 광이 형광체(170)에 의하여 여기되어 보다 장파장인 제2 파장 영역의 광으로 변환되고, 상기 제2 파장 영역의 광은 렌즈(미도시)를 통과하면서 광경로가 변경될 수 있다.The light of the first wavelength region emitted from the light emitting device 200 is excited by the phosphor 170 and converted into light of the second wavelength region having a longer wavelength, and the light of the second wavelength region causes the lens (not shown). As it passes, the light path may change.

제1 전극(130)과 제2 전극(140)은, 패키지 몸체(110)에 형성된 비아 홀 타입의 연결 전극(121a, 122a)을 통하여, 패키지 몸체(110)의 바닥 면에 배치된 제1 리드 프레임(105a) 및 제2 리드 프레임(105b)에 각각 전기적으로 연결된다.The first electrode 130 and the second electrode 140 are first leads disposed on the bottom surface of the package body 110 through via-hole connecting electrodes 121a and 122a formed in the package body 110. It is electrically connected to the frame 105a and the second lead frame 105b, respectively.

제1 전극패턴(130) 또는 제2 전극패턴(140)은 금(Au)이나 은(Ag) 또는 알루미늄(Al)으로 이루어질 수 있는데, 금으로 전극패턴이 구성되면 내산화성이 강하여 전극패턴의 내구성이 강하고 전극패턴 간의 단락의 가능성도 줄어들 수 있다.The first electrode pattern 130 or the second electrode pattern 140 may be made of gold (Au), silver (Ag), or aluminum (Al). When the electrode pattern is made of gold, the oxidation resistance is strong, so the durability of the electrode pattern may be improved. This is strong and the possibility of a short circuit between the electrode patterns can be reduced.

도 3a 내지 도 3c는 도 2의 발광소자 패키지의 전극패턴 배치를 나타낸 도면이고, 도 4는 도 3a의 일부분을 상세히 나타낸 도면이다.3A to 3C are views illustrating an electrode pattern arrangement of the light emitting device package of FIG. 2, and FIG. 4 is a detailed view of a portion of FIG. 3A.

도 2의 발광소자 패키지(100) 내에 4개의 발광소자(200)가 배치되므로, 도 3a에서 4개의 제1 전극패턴(131, 132, 133, 134)과 제2 전극패턴(141, 142, 143, 144)이 각각 배치될 수 있다. 상술한 4개의 제1 전극패턴(131, 132, 133, 134)은 서로 동일한 극성일 수 있으므로 하나의 리드 프레임에 연결될 수 있고, 다른 극성의 4개의 전극패턴(131, 132, 133, 134)도 서로 동일한 극성일 수 있으므로 또 다른 하나의 리드 프레임에 연결될 수 있다.Since four light emitting devices 200 are disposed in the light emitting device package 100 of FIG. 2, the four first electrode patterns 131, 132, 133, and 134 and the second electrode patterns 141, 142, and 143 are illustrated in FIG. 3A. , 144 may be disposed respectively. Since the four first electrode patterns 131, 132, 133, and 134 described above may have the same polarity, the four first electrode patterns 131, 132, 133, and 134 may be connected to one lead frame. Since they may have the same polarity to each other, they may be connected to another lead frame.

도 3a의 상면도에서 상술한 캐비티의 측벽을 이루는 세라믹 층(110c, 110d)이 외곽에 도시되고, 캐비티의 바닥면을 이루는 세라믹 층(110b)이 중앙에 노출되어 있다. 도 3의 상면도에서, 도 2에서 가장 위에 배치된 세라믹층(110d)의 폭(c)이 가장 넓게 보이고, 두 번째로 위에 배치된 세라믹층(110c)의 폭(b)은 그보다 좁게 보이며, 캐비티의 바닥면을 이루는 세라믹층(110b)은 가장 좁은 폭(a) 만이 도시되고 있다.In the top view of FIG. 3A, the ceramic layers 110c and 110d constituting the sidewalls of the cavity are shown at the outside, and the ceramic layer 110b constituting the bottom surface of the cavity is exposed at the center. In the top view of FIG. 3, the width c of the ceramic layer 110d disposed at the top in FIG. 2 is shown to be the widest, and the width b of the ceramic layer 110c disposed at the top is shown to be narrower. Only the narrowest width a of the ceramic layer 110b constituting the bottom surface of the cavity is shown.

상술한 제1 전극패턴(131, 132, 133, 134)과 제2 전극패턴(141, 142, 143, 144)의 배치는, 캐비티의 바닥면을 이루는 세라믹 층(110b)의 정중앙에 대하여 대칭을 이룰 수 있다. 이하에서는, 도 4를 참조하여, 전극패턴 구조의 일부를 상세히 설명한다.The arrangement of the first electrode patterns 131, 132, 133, and 134 and the second electrode patterns 141, 142, 143, and 144 described above are symmetrical with respect to the exact center of the ceramic layer 110b forming the bottom surface of the cavity. Can be achieved. Hereinafter, a part of the electrode pattern structure will be described in detail with reference to FIG. 4.

제1 전극패턴(131)이 캐비티의 바닥면의 중앙 영역에 배치되고, 제2 전극패턴(132)이 캐비티의 바닥면에 가장 자리 영역에 배치되고 있다. 상술한 제1 전극패턴(131)과 제2 전극패턴(132)의 배치는 서로 바뀔 수 있다.The first electrode pattern 131 is disposed at the center region of the bottom surface of the cavity, and the second electrode pattern 132 is disposed at the edge region of the bottom surface of the cavity. The arrangement of the first electrode pattern 131 and the second electrode pattern 132 may be changed.

제2 전극패턴(141)은 변의 폭(f)이 가장 자리의 폭(e)보다 좁게 배치되고 있다. 상술한 제2 전극패턴(141)의 변의 폭이 좁게 배치된 영역(d)은 세라믹 층(110b)이 노출되고 있다. 즉, 제2 전극패턴(141)은 최대패턴의 폭과 최소패턴의 폭이 서로 다를 수 있는데, 이러한 배치는 발광소자로부터 방출된 빛이 세라믹 층(110b)에서 반사되는 면적을 증가시켜서, 발광소자 패키지의 광효율을 향상시킬 수 있다.In the second electrode pattern 141, the width f of the side is disposed to be narrower than the width e of the edge. The ceramic layer 110b is exposed in the region d in which the width of the side of the second electrode pattern 141 is narrowly disposed. That is, the width of the maximum pattern and the width of the minimum pattern may be different from each other in the second electrode pattern 141. This arrangement increases the area where the light emitted from the light emitting element is reflected by the ceramic layer 110b. The light efficiency of the package can be improved.

그리고, 노출된 세라믹 층(110b)이 투광층과 접촉하는 면적도 증가하는데, 금속으로 이루어진 제2 전극패턴(141)과 투광층의 결합력보다 세라믹 층(110b)과 투광층 내의 실리콘 수지 등과의 결합력이 더 커서 발광소자 패키지의 구조 내의 안정성이 증가될 수 있다.In addition, the area in which the exposed ceramic layer 110b is in contact with the light transmitting layer is also increased, and the bonding force between the ceramic layer 110b and the silicone resin in the light transmitting layer is greater than that of the metal and the second electrode pattern 141. This is larger and the stability in the structure of the light emitting device package can be increased.

그리고, 제2 전극패턴(141)의 가장 자리에는 돌출부(p)가 형성될 수 있다. 돌출부(p)와 대응하는 패키지 몸체를 이루는 세라믹 층(110b)에는 상술한 비아 홀 타입의 연결 전극이 배치되어 제1 전극패턴(141)을 리드 프레임과 연결시킬 수 있으므로, 제2 전극패턴(141)의 확장패턴일 수 있다. 상술한 돌출부(p) 내지 확장패턴은 패키지 몸체에 형성된 관통홀과 전기적으로 연결되어, 패키지 몸체 하부의 리드 프레임 등과 전기적으로 연결될 수 있다.The protrusion p may be formed at the edge of the second electrode pattern 141. The above-described via hole type connection electrode may be disposed on the ceramic layer 110b forming the package body corresponding to the protrusion p to connect the first electrode pattern 141 with the lead frame. ) May be an extension pattern. The above-described protrusions p to the expansion pattern may be electrically connected to the through holes formed in the package body, and may be electrically connected to the lead frame and the like below the package body.

도 3b에서는 제1 전극패턴(131~134)이 패터닝되어 전극패턴이 좁게 배치된 영역(d)가 형성되고 있으며, 상술한 제1 전극패턴(131~134)의 변의 폭이 좁게 배치된 영역(d)은 세라믹 층(110b)이 노출되고 있다. 즉, 제1 전극패턴(131~134)이 좁게 배치된 영역은 세라믹 층(110b)에서 반사되는 면적을 증가시켜서, 발광소자 패키지의 광효율을 향상시킬 수 있다.In FIG. 3B, a region d in which the first electrode patterns 131 to 134 are patterned to form a narrow electrode pattern is formed, and a region in which the widths of the sides of the first electrode patterns 131 to 134 are narrowly formed ( d) the ceramic layer 110b is exposed. That is, in the region where the first electrode patterns 131 to 134 are narrowly disposed, the area reflected by the ceramic layer 110b may be increased, thereby improving light efficiency of the light emitting device package.

도 3c에서는 제1 전극패턴(131~134)이 패터닝되어 가장 자리 영역에서 전극패턴이 좁게 배치된 영역(d)가 형성되고 있으며, 그 효과는 도 3b에서 설명한 바와 동일하다.In FIG. 3C, the first electrode patterns 131 ˜ 134 are patterned to form a region d in which the electrode patterns are narrowly disposed in the edge region, and the effect thereof is the same as described with reference to FIG. 3B.

상술한 도 3a 내지 도 3c에서 전극패턴이 좁게 형성되어 세라믹 층이 노출되는 구성은 각각 4개의 제1 전극패턴(131~134)이나 제2 전극패턴(141~144) 중 하나 이상에서 구현될 수 있다.3A to 3C, the configuration in which the electrode patterns are narrowly formed to expose the ceramic layer may be implemented in at least one of four first electrode patterns 131 to 134 or second electrode patterns 141 to 144, respectively. have.

도 4에서 제2 전극패턴(141)은 변의 폭(f)이 0.35 밀리미터일 때, 가장 자리의 폭(e)이 0.45 밀리미터일 수 있다. 그리고, 제2 전극패턴(141)과 제1 전극패턴(131) 사이의 폭은 0.1 밀리미터일 수 있고, 제2 전극패턴(141)의 가장 자리에서 보다 폭이 넓은 영역의 폭(g)은 0.45 밀리미터일 수 있다.In FIG. 4, when the width f of the side of the second electrode pattern 141 is 0.35 mm, the width e of the edge may be 0.45 mm. The width between the second electrode pattern 141 and the first electrode pattern 131 may be 0.1 millimeter, and the width g of the wider area at the edge of the second electrode pattern 141 is 0.45. It can be millimeters.

실시 예에 따른 발광소자 패키지는 복수 개가 기판 상에 어레이되며, 상기 발광소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 또 다른 실시예는 상술한 실시 예들에 기재된 반도체 발광소자 또는 발광소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다. 이하에서는 상술한 발광소자 패키지가 배치된 조명 시스템의 일실시예로서, 헤드 램프와 백라이트 유닛을 설명한다.A plurality of light emitting device packages according to the embodiment may be arranged on a substrate, and a light guide plate, a prism sheet, a diffusion sheet, or the like, which is an optical member, may be disposed on an optical path of the light emitting device package. The light emitting device package, the substrate, and the optical member may function as a light unit. Yet another embodiment may be implemented as a display device, an indicator device, or a lighting system including the semiconductor light emitting device or the light emitting device package described in the above embodiments, for example, the lighting system may include a lamp, a street lamp. . Hereinafter, a head lamp and a backlight unit will be described as an embodiment of the lighting system in which the above-described light emitting device package is disposed.

도 6는 발광소자 패키지를 포함하는 헤드 램프의 일실시예를 나타낸 도면이다.6 is a view illustrating an embodiment of a head lamp including a light emitting device package.

광원 모듈(401)에서 생성된 빛이 리플렉터(420) 및 쉐이드(430)에서 반사되며, 광원 모듈(401)에서 생성된 빛 및 상기 리플렉터(420)에서 반사된 빛이 렌즈(440)에서 굴절되어 차체의 전방을 향할 수 있다.The light generated by the light source module 401 is reflected by the reflector 420 and the shade 430, and the light generated by the light source module 401 and the light reflected by the reflector 420 are refracted by the lens 440. May face forward of the bodywork.

상기 광원 모듈(401)은 상술한 실시예들에 따른 광원 모듈일 수 있으며, 회로기판 상의 발광소자 패키지를 포함하여 이루어진다.The light source module 401 may be a light source module according to the above embodiments, and includes a light emitting device package on a circuit board.

본 헤드 램드 내에 배치되는 광원 모듈 내의 발광소자 패키지는, 금으로 전극패턴이 구성되어 전극패턴의 내구성이 강하고 전극패턴의 면적이 감소되어 세라믹 층의 노출 면적이 증가되므로 광효율이 향상되며 노출된 세라믹 기판과 투광층 내의 실리콘 수지 등과의 결합력이 더 커서 구조물의 안정성이 향상된다.In the light emitting device package in the light source module disposed in the head lamp, the electrode pattern is made of gold, so that the durability of the electrode pattern is strong, and the area of the electrode pattern is reduced, thereby increasing the exposed area of the ceramic layer, thereby improving light efficiency and exposing the ceramic substrate. And the bonding strength with the silicone resin and the like in the light transmitting layer is greater, the stability of the structure is improved.

도 7은 발광소자 패키지를 포함하는 영상표시장치의 일실시예를 나타낸 도면이다.7 is a diagram illustrating an embodiment of an image display device including a light emitting device package.

실시예에 따른 영상표시장치(800)는 광원 모듈(830, 835)과, 바텀 커버(810) 상의 반사판(820)과, 상기 반사판(820)의 전방에 배치되며 상기 광원모듈에서 방출되는 빛을 영상표시장치 전방으로 가이드하는 도광판(840)과, 상기 도광판(840)의 전방에 배치되는 제1 프리즘시트(850)와 제2 프리즘시트(860)와, 상기 제2 프리즘시트(860)의 전방에 배치되는 패널(870)과 상기 패널(870)의 전반에 배치되는 컬러필터(880)를 포함하여 이루어진다.The image display device 800 according to the exemplary embodiment may include light source modules 830 and 835, a reflector 820 on the bottom cover 810, and light emitted from the light source module in front of the reflector 820. A light guide plate 840 guiding in front of the image display device, a first prism sheet 850 and a second prism sheet 860 disposed in front of the light guide plate 840, and a front of the second prism sheet 860. It includes a panel 870 disposed in the color filter 880 disposed in the first half of the panel 870.

광원 모듈은 회로 기판(830) 상의 상술한 발광소자 패키지(835)를 포함하여 이루어진다. 여기서, 회로 기판(830)은 PCB 등이 사용될 수 있고, 발광소자 패키지(835)는 상술한 실시예들에서 설명한 바와 같다.The light source module includes the above-described light emitting device package 835 on the circuit board 830. Here, the circuit board 830 may be a PCB and the like, and the light emitting device package 835 is as described in the above embodiments.

상기 바텀 커버(810)는 표시 장치(800) 내의 구성 요소들을 수납할 수 있다. 상기 반사판(820)은 본 도면처럼 별도의 구성요소로 마련될 수도 있고, 상기 도광판(840)의 후면이나, 상기 바텀 커버(810)의 전면에 반사도가 높은 물질로 코팅되는 형태로 마련되는 것도 가능하다.The bottom cover 810 may receive components in the display device 800. The reflective plate 820 may be provided as a separate component as shown in the figure, or may be provided in the form of a high reflective material on the rear surface of the light guide plate 840 or the front surface of the bottom cover 810. Do.

여기서, 반사판(820)은 반사율이 높고 초박형으로 사용 가능한 소재를 사용할 수 있고, 폴리에틸렌 테레프탈레이트(PolyEthylene Terephtalate; PET)를 사용할 수 있다.Here, the reflective plate 820 may use a material having a high reflectance and being extremely thin, and may use polyethylene terephthalate (PET).

도광판(840)은 발광소자 패키지 모듈에서 방출되는 빛을 산란시켜 그 빛이 액정 표시 장치의 화면 전영역에 걸쳐 균일하게 분포되도록 한다. 따라서, 도광판(830)은 굴절률과 투과율이 좋은 재료로 이루어지는데, 폴리메틸메타크릴레이트(PolyMethylMethAcrylate; PMMA), 폴리카보네이트(PolyCarbonate; PC), 또는 폴리에틸렌(PolyEthylene; PE) 등으로 형성될 수 있다. 그리고, 도광판이 생략되어 반사시트(820) 위의 공간에서 빛이 전달되는 에어 가이드 방식도 가능하다.The light guide plate 840 scatters the light emitted from the light emitting device package module so that the light is uniformly distributed over the entire area of the screen of the liquid crystal display. Therefore, the light guide plate 830 is made of a material having a good refractive index and a high transmittance, and may be formed of polymethyl methacrylate (PMMA), polycarbonate (PC), polyethylene (PE), or the like. In addition, the light guide plate may be omitted, and thus an air guide method in which light is transmitted in a space on the reflective sheet 820 is possible.

상기 제1 프리즘 시트(850)는 지지필름의 일면에, 투광성이면서 탄성을 갖는 중합체 재료로 형성되는데, 상기 중합체는 복수 개의 입체구조가 반복적으로 형성된 프리즘층을 가질 수 있다. 여기서, 상기 복수 개의 패턴은 도시된 바와 같이 마루와 골이 반복적으로 스트라이프 타입으로 구비될 수 있다.The first prism sheet 850 is formed of a translucent and elastic polymer material on one surface of the support film, and the polymer may have a prism layer in which a plurality of three-dimensional structures are repeatedly formed. Here, the plurality of patterns may be provided in the stripe type and the valley repeatedly as shown.

상기 제2 프리즘 시트(860)에서 지지필름 일면의 마루와 골의 방향은, 상기 제1 프리즘 시트(850) 내의 지지필름 일면의 마루와 골의 방향과 수직할 수 있다. 이는 광원 모듈과 반사시트로부터 전달된 빛을 상기 패널(870)의 전방향으로 고르게 분산하기 위함이다.In the second prism sheet 860, the direction of the floor and the valley of one surface of the support film may be perpendicular to the direction of the floor and the valley of one surface of the support film in the first prism sheet 850. This is to evenly distribute the light transmitted from the light source module and the reflective sheet in all directions of the panel 870.

본 실시예에서 상기 제1 프리즘시트(850)과 제2 프리즘시트(860)가 광학시트를 이루는데, 상기 광학시트는 다른 조합 예를 들어, 마이크로 렌즈 어레이로 이루어지거나 확산시트와 마이크로 렌즈 어레이의 조합 또는 하나의 프리즘 시트와 마이크로 렌즈 어레이의 조합 등으로 이루어질 수 있다.In the present embodiment, the first prism sheet 850 and the second prism sheet 860 form an optical sheet, which is composed of another combination, for example, a micro lens array or a diffusion sheet and a micro lens array. Or a combination of one prism sheet and a micro lens array.

상기 패널(870)은 액정 표시 패널(Liquid crystal display)가 배치될 수 있는데, 액정 표시 패널(860) 외에 광원을 필요로 하는 다른 종류의 디스플레이 장치가 구비될 수 있다.The liquid crystal display panel (Liquid Crystal Display) may be disposed on the panel 870, in addition to the liquid crystal display panel 860 may be provided with other types of display devices that require a light source.

상기 패널(870)은, 유리 바디 사이에 액정이 위치하고 빛의 편광성을 이용하기 위해 편광판을 양 유리바디에 올린 상태로 되어있다. 여기서, 액정은 액체와 고체의 중간적인 특성을 가지는데, 액체처럼 유동성을 갖는 유기분자인 액정이 결정처럼 규칙적으로 배열된 상태를 갖는 것으로, 상기 분자 배열이 외부 전계에 의해 변화되는 성질을 이용하여 화상을 표시한다.The panel 870 is a state in which the liquid crystal is located between the glass body and the polarizing plate is placed on both glass bodies in order to use the polarization of light. Here, the liquid crystal has an intermediate characteristic between the liquid and the solid, and the liquid crystal, which is an organic molecule having fluidity like a liquid, has a state in which the liquid crystal is regularly arranged like a crystal, and uses the property that the molecular arrangement is changed by an external electric field. Display an image.

영상표시장치에 사용되는 액정 표시 패널은, 액티브 매트릭스(Active Matrix) 방식으로서, 각 화소에 공급되는 전압을 조절하는 스위치로서 트랜지스터를 사용한다.The liquid crystal display panel used in the image display apparatus uses a transistor as an active matrix method as a switch for adjusting a voltage supplied to each pixel.

상기 패널(870)의 전면에는 컬러 필터(880)가 구비되어 상기 패널(870)에서 투사된 빛을, 각각의 화소마다 적색과 녹색 및 청색의 빛만을 투과하므로 화상을 표현할 수 있다.The front surface of the panel 870 is provided with a color filter 880 to transmit the light projected from the panel 870, only the red, green and blue light for each pixel can represent an image.

본 영상표시장치 내에 배치되는 발광소자 패키지는, 금으로 전극패턴이 구성되어 전극패턴의 내구성이 강하고 전극패턴의 면적이 감소되어 세라믹 층의 노출 면적이 증가되므로 광효율이 향상되며 노출된 세라믹 기판과 투광층 내의 실리콘 수지 등과의 결합력이 더 커서 구조물의 안정성이 향상된다.In the light emitting device package disposed in the image display device, the electrode pattern is made of gold, the durability of the electrode pattern is strong, the area of the electrode pattern is reduced, and the exposed area of the ceramic layer is increased, so that the light efficiency is improved. The bonding force with the silicone resin and the like in the layer is greater, so that the stability of the structure is improved.

이상과 같이 실시예는 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.As described above, although the embodiments have been described by the limited embodiments and the drawings, the present invention is not limited to the above embodiments, and those skilled in the art to which the present invention pertains various modifications and variations from such descriptions. This is possible.

그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.Therefore, the scope of the present invention should not be limited to the described embodiments, but should be determined not only by the claims below but also by the equivalents of the claims.

100 : 발광소자 패키지 105a, 105b : 리드 프레임
110 : 세라믹 기판 110a, 110b, 110c, 110d : 세라믹 층
121a, 122a : 연결 전극
130, 131, 132, 133, 134 : 제1 전극패턴
140, 141, 142, 143, 144 : 제2 전극패턴
160: 투광층 170 : 형광체
200 : 발광소자 400 : 헤드 램프
410 : 발광소자 모듈 420 : 리플렉터
430 : 쉐이드 440 : 렌즈
800 : 표시장치 810 : 바텀 커버
820 : 반사판 830 : 회로 기판 모듈
840 : 도광판 850, 860 : 제1,2 프리즘 시트
870 : 패널 880 : 컬러필터
100: light emitting device package 105a, 105b: lead frame
110: ceramic substrate 110a, 110b, 110c, 110d: ceramic layer
121a, 122a: connection electrode
130, 131, 132, 133, and 134: first electrode pattern
140, 141, 142, 143, 144: second electrode pattern
160: light transmitting layer 170: phosphor
200: light emitting device 400: head lamp
410: light emitting device module 420: reflector
430: Shade 440: Lens
800: display device 810: bottom cover
820: reflector 830: circuit board module
840: Light guide plate 850, 860: First and second prism sheet
870 panel 880 color filter

Claims (15)

기판;
상기 기판의 중앙영역에 배치되며, 자외선 발광소자가 배치되는 제1 전극패턴; 및
상기 기판의 주변영역에 배치되며, 상기 제1 전극패턴과 이격 배치되는 제2 전극패턴; 을 포함하고,
상기 제1 전극패턴은,
제1-1 전극패턴, 제1-2 전극패턴, 제1-3 전극패턴 및 제1-4 전극패턴을 포함하고,
상기 제2 전극패턴은,
상기 제1-1 전극패턴과 제1 방향으로 이격 배치되는 제2-1 전극패턴;
상기 제1-1 전극패턴과 상기 제1 방향과 수직인 제2 방향으로 이격 배치되는 제2-2 전극패턴;
상기 제1-2 전극패턴과 제2 방향으로 이격 배치되는 2-3 전극패턴;
상기 제1-2 전극패턴과 제1 방향으로 이격 배치되는 2-4 전극패턴;
상기 제1-3 전극패턴과 제1 방향으로 이격 배치되는 2-5 전극패턴;
상기 제1-3 전극패턴과 제2 방향으로 이격 배치되는 2-6 전극패턴;
상기 제1-4 전극패턴과 제2 방향으로 이격 배치되는 2-7 전극패턴; 및
상기 제1-4 전극패턴과 제1 방향으로 이격 배치되는 2-8 전극패턴;을 포함하고,
상기 제1-1 전극패턴은 상기 제2-1 전극패턴과 상기 제1-2 전극패턴 사이에 배치하며,
상기 제1-2 전극패턴은 상기 제1-1 전극패턴과 상기 제2-4 전극패턴 사이에 배치하고,
상기 제1-1 전극패턴은 상기 자외선 발광소자가 배치되는 중앙영역에서 상기 제1 방향의 제1 폭을 가지고,
상기 제1-1 전극패턴은 상기 자외선 발광소자가 배치되지 않는 주변영역에서 상기 제1 방향의 제2 폭을 가지며,
상기 제1 폭이 상기 제2 폭보다 크고,
상기 제1-1 전극패턴은 상기 자외선 발광소자가 배치되는 중앙영역에서 상기 제2 방향의 제3 폭을 가지고,
상기 제1-1 전극패턴은 상기 자외선 발광소자가 배치되지 않는 주변영역에서 상기 제2 방향의 제4 폭을 가지며,
상기 제3 폭이 상기 제4 폭보다 크고,
상기 제2-1 전극패턴은 상기 제1 방향에서의 폭이 서로 다른 영역을 포함하며,
상기 제2-1 전극패턴의 상기 제1 방향에서의 최소폭을 갖는 제2-1 영역은 상기 제1-1 전극패턴에서 상기 제1 폭을 갖는 제1-1 영역과 상기 제1 방향으로 중첩되는 제2-1A 영역을 포함하고,
상기 제2-2 전극패턴은 상기 제2 방향에서의 폭이 서로 다른 영역을 포함하고,
상기 제2-2 전극패턴의 상기 제2 방향에서 최대 폭을 갖는 제2-2 영역은 상기 제1-1 전극패턴에서 상기 제3 폭을 갖는 제1-2영역과 상기 제2 방향으로 중첩되는 제2-2A 영역을 포함하고,
상기 제2-1 전극패턴과 상기 제2-8 전극패턴은 상호 선대칭인 발광소자 패키지.
Board;
A first electrode pattern disposed in a central area of the substrate and having an ultraviolet light emitting element disposed thereon; And
A second electrode pattern disposed in a peripheral region of the substrate and spaced apart from the first electrode pattern; Including,
The first electrode pattern,
1-1 electrode pattern, 1-2 electrode pattern, 1-3 electrode pattern and 1-4 electrode pattern,
The second electrode pattern,
A 2-1 electrode pattern spaced apart from the first 1-1 electrode pattern in a first direction;
A second-second electrode pattern spaced apart from the first-first electrode pattern in a second direction perpendicular to the first direction;
2-3 electrode patterns spaced apart from the 1-2 electrode patterns in a second direction;
2-4 electrode patterns spaced apart from the 1-2 electrode patterns in the first direction;
2-5 electrode patterns spaced apart from the first electrode pattern in the first direction;
2-6 electrode patterns spaced apart from the 1-3 electrode patterns in a second direction;
2-7 electrode patterns spaced apart from the first-4 electrode patterns in a second direction; And
And 2-8 electrode patterns spaced apart from the first-4 electrode patterns in a first direction.
The first-first electrode pattern is disposed between the second-first electrode pattern and the first-second electrode pattern.
The 1-2 electrode pattern is disposed between the 1-1 electrode pattern and the 2-4 electrode pattern,
The first-first electrode pattern has a first width in the first direction in a central region where the ultraviolet light emitting element is disposed,
The first-first electrode pattern has a second width in the first direction in a peripheral region in which the ultraviolet light emitting element is not disposed.
The first width is greater than the second width,
The first-first electrode pattern has a third width in the second direction in the central region where the ultraviolet light emitting element is disposed,
The first-first electrode pattern has a fourth width in the second direction in a peripheral region in which the ultraviolet light emitting element is not disposed.
The third width is greater than the fourth width,
The 2-1 electrode pattern includes regions having different widths in the first direction,
A second-first region having the minimum width in the first direction of the second-first electrode pattern overlaps the first-first region having the first width in the first-first electrode pattern in the first direction. Includes a 2-1A region,
The second-2 electrode patterns include regions having different widths in the second direction,
The second-second region having the maximum width in the second direction of the second-second electrode pattern overlaps the first-second region having the third width in the first-first electrode pattern in the second direction. 2-2A region,
The 2-1th electrode pattern and the 2-8th electrode pattern are mutually symmetrical light emitting device package.
삭제delete 삭제delete 제1 항에 있어서,
상기 제2-2 전극패턴과 상기 제2-3 전극패턴, 상기 제2-4 전극패턴과 상기 제2-5 전극패턴, 상기 제2-6 전극패턴과 상기 제2-7 전극패턴은 상호 선대칭인 발광소자 패키지.
According to claim 1,
The 2-2 electrode pattern, the 2-3 electrode pattern, the 2-4 electrode pattern, the 2-5 electrode pattern, the 2-6 electrode pattern, and the 2-7 electrode pattern are mutually linearly symmetrical. Phosphor light emitting device package.
제4 항에 있어서,
상기 제2-1 전극패턴과 상기 제2-2 전극패턴, 상기 제2-3 전극패턴과 상기 제2-4 전극패턴, 상기 제2-5 전극패턴과 상기 제2-6 전극패턴, 상기 제2-7 전극패턴과 상기 제2-8 전극패턴은 서로 일체로 형성된 발광소자 패키지.
The method of claim 4, wherein
The second-first electrode pattern, the second-second electrode pattern, the second-three electrode pattern, the second-fourth electrode pattern, the second-five electrode pattern, the second- sixth electrode pattern, and the second The light emitting device package of claim 2-7 and the electrode pattern 2-8 are integrally formed with each other.
제1항에 있어서,
상기 제1-1 전극 패턴과 상기 제1-4 전극패턴은 상기 제2 방향으로 상기 제2-2 전극패턴과 상기 제2-7 전극 패턴 사이에 이격 배치되며,
상기 제1-2 전극 패턴 및 제1-3 전극패턴은 상기 제2 방향으로 상기 제2-3 전극패턴과 상기 제2-6 전극 패턴 사이에 이격 배치된 발광소자 패키지.
The method of claim 1,
The first-first electrode pattern and the first-fourth electrode pattern are spaced apart from the second-second electrode pattern and the second- seventh electrode pattern in the second direction.
The first and second electrode patterns and the first and third electrode patterns are spaced apart from each other between the second and third electrode patterns in the second direction.
제1 항에 있어서,
상기 제1-1 전극 패턴과 상기 제1-2 전극패턴, 상기 제1-4 전극 패턴과 상기 제1-3 전극패턴 각각은 어느 하나의 선을 기준으로 상호 선대칭인 발광소자 패키지.
According to claim 1,
The first-first electrode pattern, the first-second electrode pattern, the first-fourth electrode pattern, and the first-three electrode pattern are each line-symmetric with respect to any one line.
제4 항 또는 제5항에 있어서,
상기 제2-1 전극패턴과 상기 제2-8 전극패턴 사이 및 상기 제2-4 전극패턴과 상기 제2-5 전극패턴 사이에 각각 배치된 복수의 제3 전극패턴을 포함하며 상기 복수의 제3 전극패턴은 상기 제1 방향으로 서로 중첩된 발광소자 패키지.
The method according to claim 4 or 5,
And a plurality of third electrode patterns disposed between the 2-1th electrode pattern and the 2-8th electrode pattern, and between the 2-4th electrode pattern and the 2-5th electrode pattern. The light emitting device package in which the three electrode patterns overlap each other in the first direction.
제8 항에 있어서,
상기 제2-1 전극패턴과 상기 제2-8 전극패턴 및 상기 제2-4 전극패턴과 상기 제2-5 전극패턴 각각은 상기 복수의 제3 전극패턴을 기준으로 대칭인 발광소자 패키지.
The method of claim 8,
The 2-1th electrode pattern, the 2-8th electrode pattern, the 2-4th electrode pattern, and the 2-5th electrode pattern are each symmetrical based on the plurality of third electrode patterns.
제9 항에 있어서,
상기 복수의 제3 전극패턴 상에 배치된 보호소자를 포함하는 발광소자 패키지.
The method of claim 9,
A light emitting device package comprising a protection device disposed on the plurality of third electrode patterns.
제10 항에 있어서,
상기 보호소자는 제너다이오드를 포함하는 발광소자 패키지.
The method of claim 10,
The protective device comprises a zener diode.
제4 항 또는 제5항에 있어서,
상기 제2-2 전극패턴과 상기 제2-3 전극패턴 사이 및 상기 제2-6 전극패턴과 상기 제2-7 전극패턴 사이에 각각 배치된 복수의 제4 전극패턴을 포함하며, 상기 복수의 제4 전극패턴은 상기 제2 방향으로 서로 중첩된 발광소자 패키지.
The method according to claim 4 or 5,
A plurality of fourth electrode patterns disposed between the second electrode pattern and the second electrode pattern and between the second electrode pattern and the second electrode pattern; The fourth electrode pattern is a light emitting device package overlapping each other in the second direction.
제12 항에 있어서,
상기 제2-2 전극패턴과 상기 제2-3 전극패턴 및 상기 제2-6 전극패턴과 상기 제2-7 전극패턴 각각은 상기 복수의 제4 전극패턴을 기준으로 대칭인 발광소자 패키지.
The method of claim 12,
The 2-2 electrode pattern, the 2-3 electrode pattern, the 2-6 electrode pattern and the 2-7 electrode pattern are each symmetrical with respect to the plurality of fourth electrode pattern.
제13 항에 있어서,
상기 복수의 제4 전극패턴 각각은 이에 대응되는 상기 제1-1 전극 패턴 내지 상기 제1-4 전극패턴 각각과 전기적으로 연결된 발광소자 패키지.
The method of claim 13,
Each of the plurality of fourth electrode patterns may be electrically connected to the first-first electrode patterns and the first-fourth electrode patterns respectively corresponding thereto.
제13 항에 있어서,
상기 복수의 제4 전극패턴 각각은 이에 대응되는 상기 제1-1 전극 패턴 내지 상기 제1-4 전극패턴 각각과 일체로 형성된 발광소자 패키지.
The method of claim 13,
Each of the plurality of fourth electrode patterns may be integrally formed with each of the first to first electrode patterns to the first to fourth electrode patterns.
KR1020180095333A 2018-08-16 2018-08-16 Light emitting device package Expired - Fee Related KR102023085B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180095333A KR102023085B1 (en) 2018-08-16 2018-08-16 Light emitting device package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180095333A KR102023085B1 (en) 2018-08-16 2018-08-16 Light emitting device package

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020110140236A Division KR101891717B1 (en) 2011-08-22 2011-12-22 Light emitting device package and lighting system including the same

Publications (2)

Publication Number Publication Date
KR20180097474A KR20180097474A (en) 2018-08-31
KR102023085B1 true KR102023085B1 (en) 2019-09-19

Family

ID=63407790

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180095333A Expired - Fee Related KR102023085B1 (en) 2018-08-16 2018-08-16 Light emitting device package

Country Status (1)

Country Link
KR (1) KR102023085B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220055126A (en) 2020-10-26 2022-05-03 (주)위셀 Combined structure of the lead frame and reflector of the LED package

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002314143A (en) * 2001-04-09 2002-10-25 Toshiba Corp Light emitting device
US20080179618A1 (en) 2007-01-26 2008-07-31 Ching-Tai Cheng Ceramic led package
JP2009535806A (en) 2006-04-27 2009-10-01 クリー インコーポレイテッド Semiconductor light emitting device package submount and semiconductor light emitting device package including the submount

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101488451B1 (en) * 2008-03-31 2015-02-02 서울반도체 주식회사 Multi chip led package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002314143A (en) * 2001-04-09 2002-10-25 Toshiba Corp Light emitting device
JP2009535806A (en) 2006-04-27 2009-10-01 クリー インコーポレイテッド Semiconductor light emitting device package submount and semiconductor light emitting device package including the submount
US20080179618A1 (en) 2007-01-26 2008-07-31 Ching-Tai Cheng Ceramic led package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220055126A (en) 2020-10-26 2022-05-03 (주)위셀 Combined structure of the lead frame and reflector of the LED package

Also Published As

Publication number Publication date
KR20180097474A (en) 2018-08-31

Similar Documents

Publication Publication Date Title
KR101998765B1 (en) Light emittng device package
KR102007402B1 (en) Light emitting device
KR102080775B1 (en) Light emitting device
JP2014096591A (en) Light-emitting element
KR102071424B1 (en) Light emitting device package
KR20140090801A (en) Light emitting device
KR101998766B1 (en) Light emitting device package
KR20130054034A (en) Light emitting device
KR102023085B1 (en) Light emitting device package
KR102252477B1 (en) Light emittimng device and light emitting device including the same
KR102107525B1 (en) Light emitting device
KR20140023684A (en) Light emitting device package
KR101897003B1 (en) Light emitting device
KR20130138416A (en) Light emitting element
KR101891717B1 (en) Light emitting device package and lighting system including the same
KR101991030B1 (en) Light emitting device package
KR20140092092A (en) Light emitting device
KR101972051B1 (en) Light emittng device package
KR20130065098A (en) Light emitting device package and lighting system including the same
KR20130101852A (en) Light emitting device
KR101908654B1 (en) Light emitting device package and method for manufacturing the same
KR101972049B1 (en) Light emitting device, light emitting device including the same, light emitting device package and light emitting device package module including the same
KR102024294B1 (en) Light emitting device package
KR101873998B1 (en) Light emitting device package and lighting system including the same
KR102170218B1 (en) Light emitting devicee package

Legal Events

Date Code Title Description
A107 Divisional application of patent
PA0107 Divisional application

Comment text: Divisional Application of Patent

Patent event date: 20180816

Patent event code: PA01071R01D

Filing date: 20111222

Application number text: 1020110140236

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20180917

Comment text: Request for Examination of Application

Patent event code: PA02011R04I

Patent event date: 20180816

Comment text: Divisional Application of Patent

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20181112

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20190611

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20190911

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20190916

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20220808

Start annual number: 4

End annual number: 4

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20250622