[go: up one dir, main page]

KR102016492B1 - 팬-아웃 반도체 패키지 - Google Patents

팬-아웃 반도체 패키지 Download PDF

Info

Publication number
KR102016492B1
KR102016492B1 KR1020160166951A KR20160166951A KR102016492B1 KR 102016492 B1 KR102016492 B1 KR 102016492B1 KR 1020160166951 A KR1020160166951 A KR 1020160166951A KR 20160166951 A KR20160166951 A KR 20160166951A KR 102016492 B1 KR102016492 B1 KR 102016492B1
Authority
KR
South Korea
Prior art keywords
layer
fan
semiconductor package
connection member
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020160166951A
Other languages
English (en)
Other versions
KR20170121671A (ko
Inventor
이문희
정주환
정율교
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020160117321A external-priority patent/KR20170121666A/ko
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to US15/413,713 priority Critical patent/US9875970B2/en
Priority to TW106102511A priority patent/TWI630690B/zh
Priority to TW107116224A priority patent/TWI655726B/zh
Priority to US15/799,624 priority patent/US10199329B2/en
Publication of KR20170121671A publication Critical patent/KR20170121671A/ko
Application granted granted Critical
Publication of KR102016492B1 publication Critical patent/KR102016492B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 개시는 관통홀을 갖는 제1연결부재, 상기 제1연결부재의 관통홀에 배치되며 접속패드가 배치된 활성면 및 상기 활성면의 반대측에 배치된 비활성면을 갖는 반도체칩, 상기 제1연결부재 및 상기 반도체칩의 비활성면의 적어도 일부를 봉합하는 봉합재, 상기 봉합재 상에 배치되며, 상기 반도체칩의 비활성면 측의 적어도 일부를 덮는 패턴층, 상기 봉합재를 관통하며 상기 패턴층을 상기 반도체칩의 비활성면에 연결하는 비아, 및 상기 제1연결부재 및 상기 반도체칩의 활성면 상에 배치되며 상기 반도체칩의 접속패드와 전기적으로 연결된 재배선층을 포함하는 제2연결부재를 포함하는 팬-아웃 반도체 패키지에 관한 것이다.

Description

팬-아웃 반도체 패키지{FAN-OUT SEMICONDUCTOR PACKAGE}
본 개시는 반도체 패키지, 예를 들면, 접속단자를 반도체칩이 배치된 영역 외로도 확장할 수 있는 팬-아웃 반도체 패키지에 관한 것이다.
최근 반도체칩에 관한 기술 개발의 주요한 추세 중의 하나는 부품의 크기를 축소하는 것이며, 이에 패키지 분야에서도 소형 반도체칩 등의 수요 급증에 따라 소형의 크기를 가지면서 다수의 핀을 구현하는 것이 요구되고 있다.
이에 부합하기 위하여 제안된 패키지 기술 중의 하나가 팬-아웃 패키지이다. 팬-아웃 패키지는 접속단자를 반도체칩이 배치된 영역 외로도 재배선하여, 소형의 크기를 가지면서도 다수의 핀을 구현할 수 있게 해준다.
본 개시의 여러 목적 중 하나는 간단한 공정으로 반도체칩에서 발생하는 열을 효과적으로 방출할 수 있는 팬-아웃 반도체 패키지를 제공하는 것이다.
본 개시를 통하여 제안하는 여러 해결 수단 중 하나는 반도체칩을 봉합하는 봉합재 상에 패턴층을 형성하고, 봉합재를 관통하는 비아를 이용하여 패턴층을 반도체칩의 비활성면과 연결하는 것이다.
예를 들면, 본 개시에서 제안하는 일례에 따른 팬-아웃 반도체 패키지는 관통홀을 갖는 제1연결부재, 제1연결부재의 관통홀에 배치되며 접속패드가 배치된 활성면 및 활성면의 반대측에 배치된 비활성면을 갖는 반도체칩, 제1연결부재 및 반도체칩의 비활성면의 적어도 일부를 봉합하는 봉합재, 봉합재 상에 배치되며 반도체칩의 비활성면 측의 적어도 일부를 덮는 패턴층, 봉합재를 관통하며 패턴층을 반도체칩의 비활성면에 연결하는 비아, 및 제1연결부재 및 반도체칩의 활성면 상에 배치되며 반도체칩의 접속패드와 전기적으로 연결된 재배선층을 포함하는 제2연결부재를 포함하는 것일 수 있다.
본 개시의 여러 효과 중 일 효과로서 간단한 공정으로 반도체칩에서 발생하는 열을 효과적으로 방출할 수 있는 팬-아웃 반도체 패키지를 제공할 수 있다.
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도 3은 팬-인 반도체 패키지의 패키징 전후를 개략적으로 나타낸 단면도다.
도 4는 팬-인 반도체 패키지의 패키징 과정을 개략적으로 나타낸 단면도다.
도 5는 팬-인 반도체 패키지가 인터포저 기판 상에 실장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 6은 팬-인 반도체 패키지가 인터포저 기판 내에 내장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 7은 팬-아웃 반도체 패키지의 개략적은 모습을 나타낸 단면도다.
도 8은 팬-아웃 반도체 패키지가 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 9는 팬-아웃 반도체 패키지의 일례를 대략 나타낸 단면도다.
도 10은 도 9의 팬-아웃 반도체 패키지의 개략적인 ?-?' 절단 평면도다.
도 11은 팬-아웃 반도체 패키지의 다른 일례를 대략 나타낸 단면도다.
도 12는 도 11의 팬-아웃 반도체 패키지의 개략적인 ?-?' 절단 평면도다.
도 13은 팬-아웃 반도체 패키지의 다른 일례를 대략 나타낸 단면도다.
도 14는 도 13의 팬-아웃 반도체 패키지의 개략적인 ?-?' 절단 평면도다.
도 15는 팬-아웃 반도체 패키지의 다른 일례를 대략 나타낸 단면도다.
도 16은 도 15의 팬-아웃 반도체 패키지의 개략적인 ?-?' 절단 평면도다.
도 17은 팬-아웃 반도체 패키지의 다른 일례를 대략 나타낸 단면도다.
도 18은 도 17의 팬-아웃 반도체 패키지의 개략적인 ?-?' 절단 평면도다.
도 19는 팬-아웃 반도체 패키지의 다른 일례를 대략 나타낸 단면도다.
도 20은 도 19의 팬-아웃 반도체 패키지의 개략적인 Ⅵ-Ⅵ' 절단 평면도다.
도 21은 팬-아웃 반도체 패키지의 다른 일례를 대략 나타낸 단면도다.
도 22는 도 21의 팬-아웃 반도체 패키지의 개략적인 Ⅶ-Ⅶ' 절단 평면도다.
도 23은 팬-아웃 반도체 패키지의 다른 일례를 대략 나타낸 단면도다.
도 24는 팬-아웃 반도체 패키지의 다른 일례를 대략 나타낸 단면도다.
도 25는 팬-아웃 반도체 패키지의 다른 일례를 대략 나타낸 단면도다.
도 26은 팬-아웃 반도체 패키지의 다른 일례를 대략 나타낸 단면도다.
이하, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있다.
전자기기
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도이다.
도면을 참조하면, 전자기기(1000)는 메인보드(1010)를 수용한다. 메인보드(1010)에는 칩 관련부품(1020), 네트워크 관련부품(1030), 및 기타부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 부품과도 결합되어 다양한 신호라인(1090)을 형성한다.
칩 관련부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 형태의 칩 관련 부품이 포함될 수 있음은 물론이다. 또한, 이들 부품(1020)이 서로 조합될 수 있음은 물론이다.
네트워크 관련부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있다. 또한, 네트워크 관련부품(1030)이 칩 관련 부품(1020)과 더불어 서로 조합될 수 있음은 물론이다.
기타부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 수동부품 등이 포함될 수 있다. 또한, 기타부품(1040)이 칩 관련 부품(1020) 및/또는 네트워크 관련 부품(1030)과 더불어 서로 조합될 수 있음은 물론이다.
전자기기(1000)의 종류에 따라, 전자기기(1000)는 메인보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품을 포함할 수 있다. 다른 부품의 예를 들면, 카메라(1050), 안테나(1060), 디스플레이(1070), 배터리(1080), 오디오 코덱(미도시), 비디오 코덱(미도시), 전력 증폭기(미도시), 나침반(미도시), 가속도계(미도시), 자이로스코프(미도시), 스피커(미도시), 대량 저장 장치(예컨대, 하드디스크 드라이브)(미도시), CD(compact disk)(미도시), 및 DVD(digital versatile disk)(미도시) 등이 있으며, 다만, 이에 한정되는 것은 아니고, 이 외에도 전자기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 부품 등이 포함될 수 있음은 물론이다.
전자기기(1000)는, 스마트 폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch), 오토모티브(Automotive) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도면을 참조하면, 반도체 패키지는 상술한 바와 같은 다양한 전자기기에 다양한 용도로써 적용된다. 예를 들면, 스마트 폰(1100)의 바디(1101) 내부에는 메인보드(1110)가 수용되어 있으며, 메인보드(1110)에는 다양한 부품(1120) 들이 물리적 및/또는 전기적으로 연결되어 있다. 또한, 카메라(1130)와 같이 메인보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품이 바디(1101) 내에 수용되어 있다. 부품(1120) 중 일부는 칩 관련부품일 수 있으며, 반도체 패키지(100)는, 예를 들면, 그 중 어플리케이션 프로세서일 수 있으나, 이에 한정되는 것은 아니다. 전자기기는 반드시 스마트 폰(1100)에 한정되는 것은 아니며, 상술한 바와 같이 다른 전자기기일 수도 있음은 물론이다.
반도체 패키지
일반적으로 반도체칩은 수많은 미세 전기 회로가 집적되어 있으나 그 자체로는 반도체 완성품으로서의 역할을 할 수 없으며, 외부의 물리적 또는 화학적 충격에 의해 손상될 가능성이 존재한다. 그래서 반도체칩 자체를 그대로 사용하지 않고 반도체칩을 패키징하여 패키지 상태로 전자기기 등에 사용하고 있다.
반도체 패키징이 필요한 이유는, 전기적인 연결이라는 관점에서 볼 때, 반도체칩과 전자기기의 메인보드의 회로 폭에 차이가 있기 때문이다. 구체적으로, 반도체칩의 경우, 접속패드의 크기와 접속패드간의 간격이 매우 미세한 반면 전자기기에 사용되는 메인보드의 경우, 부품 실장 패드의 크기 및 부품 실장 패드의 간격이 반도체칩의 스케일보다 훨씬 크다. 따라서, 반도체칩을 이러한 메인보드 상에 바로 장착하기 어려우며 상호간의 회로 폭 차이를 완충시켜 줄 수 있는 패키징 기술이 요구되는 것이다.
이러한 패키징 기술에 의하여 제조되는 반도체 패키지는 구조 및 용도에 따라서 팬-인 반도체 패키지(Fan-in semiconductor package)와 팬-아웃 반도체 패키지(Fan-out semiconductor package)로 구분될 수 있다.
이하에서는, 도면을 참조하여 팬-인 반도체 패키지와 팬-아웃 반도체 패키지에 대하여 보다 자세히 알아보도록 한다.
(팬-인 반도체 패키지)
도 3은 팬-인 반도체 패키지의 패키징 전후를 개략적으로 나타낸 단면도다.
도 4는 팬-인 반도체 패키지의 패키징 과정을 개략적으로 나타낸 단면도다.
도면을 참조하면, 반도체칩(2220)은 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등을 포함하는 바디(2221), 바디(2221)의 일면 상에 형성된 알루미늄(Al) 등의 도전성 물질을 포함하는 접속패드(2222), 및 바디(2221)의 일면 상에 형성되며 접속패드(2222)의 적어도 일부를 덮는 산화막 또는 질화막 등의 패시베이션막(2223)을 포함하는, 예를 들면, 베어(Bare) 상태의 집적회로(IC)일 수 있다. 이때, 접속패드(2222)는 매우 작기 때문에, 집적회로(IC)는 전자기기의 메인보드 등은 물론, 중간 레벨의 인쇄회로기판(PCB)에도 실장 되기 어렵다.
이에, 접속패드(2222)를 재배선하기 위하여 반도체칩(2220) 상에 반도체칩(2220)의 사이즈에 맞춰 연결부재(2240)를 형성한다. 연결부재(2240)는 반도체칩(2220) 상에 감광성 절연수지(PID)와 같은 절연물질로 절연층(2241)을 형성하고, 접속패드(2222)를 오픈시키는 비아홀(2243h)을 형성한 후, 배선패턴 (2242) 및 비아(2243)를 형성하여 형성할 수 있다. 그 후, 연결부재(2240)를 보호하는 패시베이션층(2250)을 형성하고, 개구부(2251)를 형성한 후, 언더범프금속층(2260) 등을 형성한다. 즉, 일련의 과정을 통하여, 예를 들면, 반도체칩(2220), 연결부재(2240), 패시베이션층(2250), 및 언더범프금속층(2260)을 포함하는 팬-인 반도체 패키지(2200)가 제조된다.
이와 같이, 팬-인 반도체 패키지는 반도체칩의 접속패드, 예컨대 I/O(Input / Output) 단자를 모두 소자 안쪽에 배치시킨 패키지형태이며, 팬-인 반도체 패키지는 전기적 특성이 좋으며 저렴하게 생산할 수 있다. 따라서, 스마트폰에 들어가는 많은 소자들이 팬-인 반도체 패키지 형태로 제작되고 있으며, 구체적으로는 소형이면서도 빠른 신호 전달을 구현하는 방향으로 개발이 이루어지고 있다.
다만, 팬-인 반도체 패키지는 I/O 단자를 모두 반도체칩 안쪽에 배치해야 하는바 공간적인 제약이 많다. 따라서, 이러한 구조는 많은 수의 I/O 단자를 갖는 반도체칩이나 크기가 작은 반도체칩에 적용하는데 어려운 점이 있다. 또한, 이러한 취약점으로 인하여 전자기기의 메인보드에 팬-인 반도체 패키지가 직접 실장 되어 사용될 수 없다. 반도체칩의 I/O 단자를 재배선 공정으로 그 크기와 간격을 확대하였다 하더라도, 전자기기 메인보드에 직접 실장 될 수 있을 정도의 크기와 간격을 가지는 것은 아니기 때문이다.
도 5는 팬-인 반도체 패키지가 인터포저 기판 상에 실장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 6은 팬-인 반도체 패키지가 인터포저 기판 내에 내장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도면을 참조하면, 팬-인 반도체 패키지(2200)는 반도체칩(2220)의 접속패드들(2222), 즉 I/O 단자들이 인터포저 기판(2301)을 통하여 다시 한 번 재배선되며, 최종적으로는 인터포저 기판(2301) 상에 팬-인 반도체 패키지(2200)가 실장된 상태로 전자기기의 메인보드(2500)에 실장될 수 있다. 이때, 솔더볼(2270) 등은 언더필 수지(2280) 등으로 고정될 수 있으며, 외측은 몰딩재(2290) 등으로 커버될 수 있다. 또는, 팬-인 반도체 패키지(2200)는 별도의 인터포저 기판(2302) 내에 내장(Embedded) 될 수 도 있으며, 내장된 상태로 인터포저 기판(2302)에 의하여 반도체칩(2220)의 접속패드들(2222), 즉 I/O 단자들이 다시 한 번 재배선되고, 최종적으로 전자기기의 메인보드(2500)에 실장될 수 있다.
이와 같이, 팬-인 반도체 패키지는 전자기기의 메인보드에 직접 실장 되어 사용되기 어렵기 때문에, 별도의 인터포저 기판 상에 실장된 후 다시 패키징 공정을 거쳐 전자기기 메인보드에 실장되거나, 또는 인터포저 기판 내에 내장된 채로 전자기기 메인보드에 실장되어 사용되고 있다.
(팬-아웃 반도체 패키지)
도 7은 팬-아웃 반도체 패키지의 개략적은 모습을 나타낸 단면도다.
도면을 참조하면, 팬-아웃 반도체 패키지(2100)는, 예를 들면, 반도체칩(2120)의 외측이 봉합재(2130)로 보호되며, 반도체칩(2120)의 접속패드(2122)가 연결부재(2140)에 의하여 반도체칩(2120)의 바깥쪽까지 재배선된다. 이때, 연결부재(2140) 상에는 패시베이션층(2202)이 더 형성될 수 있으며, 패시베이션층(2202)의 개구부에는 언더범프금속층(2160)이 더 형성될 수 있다. 언더범프금속층(2160) 상에는 솔더볼(2170)이 더 형성될 수 있다. 반도체칩(2120)은 바디(2121), 접속패드(2122), 패시베이션막(미도시) 등을 포함하는 집적회로(IC)일 수 있다. 연결부재(2140)는 절연층(2141), 절연층(2241) 상에 형성된 재배선층(2142), 접속패드(2122)와 재배선층(2142) 등을 전기적으로 연결하는 비아(2143)를 포함할 수 있다.
이와 같이, 팬-아웃 반도체 패키지는 반도체칩 상에 형성된 연결부재를 통하여 반도체칩의 바깥쪽에 까지 I/O 단자를 재배선하여 배치시킨 형태이다. 상술한 바와 같이, 팬-인 반도체 패키지는 반도체칩의 I/O 단자를 모두 반도체칩 안쪽에 배치시켜야 하고 이에 소자 사이즈가 작아지면 볼 크기와 피치를 줄여야 하므로 표준화된 볼 레이아웃을 사용할 수 없다. 반면, 팬-아웃 반도체 패키지는 이와 같이 반도체칩 상에 형성된 연결부재를 통하여 반도체칩의 바깥쪽에 까지 I/O 단자를 재배선하여 배치시킨 형태인바 반도체칩의 크기가 작아지더라도 표준화된 볼 레이아웃을 그대로 사용할 수 있는바, 후술하는 바와 같이 전자기기의 메인보드에 별도의 인터포저 기판 없이도 실장될 수 있다.
도 8은 팬-아웃 반도체 패키지가 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도면을 참조하면, 팬-아웃 반도체 패키지(2100)는 솔더볼(2170) 등을 통하여 전자기기의 메인보드(2500)에 실장될 수 있다. 즉, 상술한 바와 같이, 팬-아웃 반도체 패키지(2100)는 반도체칩(2120) 상에 반도체칩(2120)의 사이즈를 벗어나는 팬-아웃 영역까지 접속패드(2122)를 재배선할 수 있는 연결부재(2140)를 형성하기 때문에, 표준화된 볼 레이아웃을 그대로 사용할 수 있으며, 그 결과 별도의 인터포저 기판 등 없이도 전자기기의 메인보드(2500)에 실장 될 수 있다.
이와 같이, 팬-아웃 반도체 패키지는 별도의 인터포저 기판 없이도 전자기기의 메인보드에 실장 될 수 있기 때문에, 인터포저 기판을 이용하는 팬-인 반도체 패키지 대비 두께를 얇게 구현할 수 있는바 소형화 및 박형화가 가능하다. 또한, 열 특성과 전기적 특성이 우수하여 모바일 제품에 특히 적합하다. 또한, 인쇄회로기판(PCB)을 이용하는 일반적인 POP(Package on Package) 타입 보다 더 컴팩트하게 구현할 수 있고, 휨 현상 발생으로 인한 문제를 해결할 수 있다.
한편, 팬-아웃 반도체 패키지는 이와 같이 반도체칩을 전자기기의 메인보드 등에 실장하기 위하여, 그리고 외부의 충격으로부터 반도체칩을 보호하기 위한 패키지 기술을 의미하는 것으로, 이와는 스케일, 용도 등이 상이하며, 팬-인 반도체 패키지가 내장되는 인터포저 기판 등의 인쇄회로기판(PCB)과는 다른 개념이다.
이하에서는, 반도체칩에서 발생하는 열을 효과적으로 방출할 수 있는 팬-아웃 반도체 패키지에 대하여 도면을 참조하여 설명한다.
도 9는 팬-아웃 반도체 패키지의 일례를 대략 나타낸 단면도다.
도 10은 도 9의 팬-아웃 반도체 패키지의 개략적인 ?-?' 절단 평면도다.
도면을 참조하면, 일례에 따른 팬-아웃 반도체 패키지(100A)는 관통홀(110H)을 갖는 제1연결부재(110), 제1연결부재(110)의 관통홀(110H)에 배치되며 접속패드(122)가 배치된 활성면 및 활성면의 반대측에 배치된 비활성면을 갖는 반도체칩(120), 제1연결부재(110) 및 반도체칩(120)의 비활성면의 적어도 일부를 봉합하는 봉합재(130), 제1연결부재(110) 및 반도체칩(120)의 활성면 상에 배치된 제2연결부재(140), 제2연결부재(140) 상에 배치된 패시베이션층(150), 패시베이션층(150)의 개구부(151) 상에 형성된 언더범프금속층(160), 및 언더범프금속층(160) 상에 형성된 접속단자(170)를 포함한다. 봉합재(130) 상에는 반도체칩(120)의 비활성면 측의 적어도 일부를 덮는 패턴층(132)이 배치되며, 패턴층(132)은 봉합재(130)를 관통하는 비아(133)를 통하여 반도체칩(120)의 비활성면에 연결된다. 반도체칩(120)에서 발생한 열(화살표)은 비아(133) 및 패턴층(132)을 통해 외부로 용이하게 방출될 수 있다.
일반적으로 팬-아웃 반도체 패키지의 경우 반도체칩 주위를 단순히 에폭시 몰딩 컴파운드(EMC: Epoxy Molding Compound) 등과 같은 봉합재로 몰딩하여 감싸는 구조를 채택하고 있으며, 이 경우 반도체칩에서 발생되는 열은 대부분 재배선층을 따라서 아래쪽으로 빠져나가게 되고, 열 전도율이 낮은 봉합재 쪽으로는 열이 매우 적은 양만 전도되어 방열 특성이 떨어지는 문제점이 있다.
반면, 일례에 따른 팬-아웃 반도체 패키지(100A)와 같이 반도체칩(120)의 비활성면측에 반도체칩(120)의 비활성면과 연결되는 패턴층(132) 및 비아(133)를 도입하는 경우, 반도체칩(120)으로부터 발생한 열(화살표)이 용이하게 방출될 수 있어, 방열 특성을 향상시킬 수 있다. 또한, 패턴층(132)은 전자파 간섭(Electro Magnetic Interference: EMI) 역시 개선할 수 있다.
한편, 일례에 따른 팬-아웃 반도체 패키지(100A)는 비아(133)를 통하여 반도체칩(120)의 비활성면을 패턴층(132)과 연결하는 것이기 때문에, 복수의 반도체칩(120)을 포함하는 경우, 발열이 심한 특정 반도체칩(120)에만 선택적으로 비아(133)를 연결하는 것도 가능하며, 반도체칩(120) 중 발열이 심하게 나는 지점에만 비아(133)를 집중하여 형성할 수도 있다. 또한, 비아(133) 및 패턴층(132)은 동일 재질로 동시에 형성되어 특별한 경계 없이 일체화될 수 있는바, 공정이 간단하며, 비아(133) 및 패턴층(132) 사이의 접속 신뢰성이 매우 우수할 수 있다.
이하, 일례에 따른 팬-아웃 반도체 패키지(100A)에 포함되는 각각의 구성에 대하여 보다 자세히 설명한다.
제1연결부재(110) 구체적인 재료에 따라 패키지(100A)의 강성을 유지시킬 수 있으며, 봉합재(130)의 두께 균일성 확보 등의 역할을 수행할 수 있다. 제1연결부재(110)는 관통홀(110H)을 가진다. 관통홀(110H) 내에는 반도체칩(120)이 제1연결부재(110)와 소정거리 이격 되도록 배치된다. 반도체칩(120)의 측면 주위는 제1연결부재(110)에 의하여 둘러싸일 수 있다. 다만, 이는 일례에 불과하며 다른 형태로 다양하게 변형될 수 있으며, 그 형태에 따라서 다른 기능을 수행할 수 있다.
제1연결부재(110)는 절연층(111)을 포함한다. 절연층(111)의 재료는 특별히 한정되는 않는다. 예를 들면, 절연물질이 사용될 수 있는데, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러와 함께 유리섬유(Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있다.
반도체칩(120)은 소자 수백 내지 수백만 개 이상이 하나의 칩 안에 집적화된 집적회로(Intergrated Circuit: IC)일 수 있다. 집적회로는, 예를 들면, 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩일 수 있으나, 이에 한정되는 것은 아니다.
반도체칩(120)은 액티브 웨이퍼를 기반으로 형성될 수 있으며, 바디(121)를 이루는 모재로는 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등이 사용될 수 있다. 바디(121)에는 다양한 회로가 형성되어 있을 수 있다. 접속패드(122)는 반도체칩(120)을 다른 구성요소와 전기적으로 연결시키기 위한 것으로, 형성물질로는 알루미늄(Al) 등의 도전성 물질을 특별한 제한 없이 사용할 수 있다. 바디(121) 상에는 접속패드(122)를 노출시키는 패시베이션막(123)이 형성될 수 있으며, 패시베이션막(123)은 산화막 또는 질화막 등일 수 있고, 또는 산화막과 질화막의 이중층일 수도 있다. 패시베이션막(123)을 통하여 접속패드(122) 하면은 봉합재(130) 하면과 단차를 가질 수 있으며, 따라서 봉합재(130)의 블리딩을 개선할 수 있다. 기타 필요한 위치에 절연막(미도시) 등이 더 배치될 수 있다.
봉합재(130)는 제1연결부재(110) 및/또는 반도체칩(120)을 보호할 수 있다. 봉합 형태는 특별히 제한되지 않으며, 제1연결부재(110) 및/또는 반도체칩(120)의 적어도 일부를 감싸는 형태이면 무방하다. 예를 들면, 봉합재(130)는 제1연결부재(110) 및 반도체칩(120)의 비활성면을 덮을 수 있으며, 관통홀(110H)의 벽면 및 반도체칩(120)의 측면 사이의 공간을 채울 수 있다. 또한, 봉합재(130)는 반도체칩(120)의 패시베이션막(123)과 제2연결부재(140) 사이의 공간의 적어도 일부를 채울 수도 있다. 한편, 봉합재(130)가 관통홀(110H)을 채움으로써, 구체적인 물질에 따라 접착제 역할을 수행함과 동시에 버클링을 감소시킬 수 있다.
봉합재(130)의 구체적인 물질은 특별히 한정되는 않는다. 예를 들면, 절연물질이 사용될 수 있는데, 이때 절연물질로는 무기필러 및 절연수지를 포함하는 재료, 예컨대 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 무기필러와 같은 보강재가 포함된 수지, 즉 ABF, FR-4, BT, EMC 등이 사용될 수 있다. 필요에 따라서는, 열경화성 수지나 열가소성 수지가 무기필러와 함께 유리섬유 등의 심재에 함침된 재료를 사용할 수도 있다. 필요에 따라서는, 감광성 절연 물질(Photo Imagable Dielectric: PID) 을 사용할 수도 있다.
패턴층(132)은 봉합재(130) 표면에 형성될 수 있다. 패턴층(132)은 공지의 도전성 물질을 포함하는 금속층일 수 있다. 예를 들면, 패턴층(132)은 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti) 또는 이들의 합금 등을 포함할 수 있다. 패턴층(132)은 비아(133)와 함께 공지의 도금 공법으로 형성될 수 있다. 패턴층(132)은 반도체칩(120)의 접속패드(122)와 전기적으로 절연된 패턴, 즉 방열패턴일 수 있으나, 이에 한정되는 것은 아니며, 필요에 따라서 그라운드(GND) 기능을 수행하는 경우에는 방열패턴이면서도 반도체칩(120)의 접속패드(122)와 전기적으로 연결될 수도 있다.
비아(133)는 봉합재(130)에 형성된 비아홀에 형성된다. 비아홀은 봉합재(130) 일면으로부터 반도체칩(120)의 비활성면까지 관통한다. 따라서 비아(133)는 반도체칩(120)의 비활성면과 접할 수 있다. 비아홀은 봉합재(130)의 재료에 따라서 레이저 비아홀일 수도 있고, 포토 비아홀일 수도 있다. 예컨대, 봉합재(130)가 무기필러 및 절연수지를 포함하는 ABF 등인 경우에는 공지의 레이저 드릴로 형성된 레이저 비아홀일 수 있으며, 봉합재(130)가 감광성 절연물질을 포함하는 경우에는 공지의 포토리소그래피 공법으로 형성된 포토 비아홀일 수 있다. 비아(133)는 도전성 물질, 예를 들면, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti) 또는 이들의 합금 등을 포함할 수 있으며, 패턴층(132)과 함께 도금 공법으로 형성될 수 있다.
패턴층(132) 및 비아(133)가 도금 공법으로 함께 형성되는 경우, 이들은 일체화될 수 있으며, 그 경계가 존재하지 않을 수 있다. 또한, 동일한 도전성 물질, 예컨대 구리(Cu)를 포함할 수 있다. 즉, 이들 사이에는 별도의 접착 물질이 불필요하다. 따라서, 공정이 간단하고, 보다 박형으로 방열부재(135)를 구현할 수 있다. 패턴층(132)과 비아(133)가 경계 없이 일체화되어 직접 접하는 경우, 반도체칩(120)의 비활성면을 통하여 방출된 열을 보다 효과적으로 외부로 방출할 수 있다.
제2연결부재(140)는 반도체칩(120)의 접속패드(122)를 재배선하기 위한 구성이다. 제2연결부재(140)를 통하여 다양한 기능을 가지는 수십 수백의 접속패드(122)가 재배선 될 수 있으며, 후술하는 접속단자(170)를 통하여 그 기능에 맞춰 외부에 물리적 및/또는 전기적으로 연결될 수 있다. 제2연결부재(140)는 절연층(141), 절연층(141) 상에 배치된 재배선층(142), 및 절연층(141)을 관통하며 재배선층(142)을 연결하는 비아(143)를 포함한다. 일례에 따른 팬-아웃 반도체 패키지(100A)에서는 제2연결부재(140)가 단층으로 구성되나, 복수의 층일 수도 있다.
절연층(141)의 물질로는 절연물질이 사용될 수 있는데, 이때 절연물질로는 상술한 바와 같은 절연물질 외에도 PID 수지와 같은 감광성 절연물질을 사용할 수도 있다. 즉, 절연층(141)은 감광성 절연층일 수 있다. 절연층(141)이 감광성의 성질을 가지는 경우, 절연층(141)을 보다 얇게 형성할 수 있으며, 보다 용이하게 비아(143)의 파인 피치를 달성할 수 있다. 절연층(141)은 절연수지 및 무기필러를 포함하는 감광성 절연층일 수 있다. 절연층(141)이 다층인 경우, 이들의 물질은 서로 동일할 수 있고, 필요에 따라서는 서로 상이할 수도 있다. 절연층(141)이 다층인 겨우, 이들은 공정에 따라 일체화 되어 경계가 불분명할 수도 있다.
재배선층(142)은 실질적으로 접속패드(122)를 재배선하는 역할을 수행하며, 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 재배선층(142)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함한다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 비아 패드, 접속단자 패드 등을 포함할 수도 있다.
노출된 재배선층(142) 표면에는 필요에 따라 표면처리층(미도시)이 형성될 수 있다. 표면처리층(미도시)은, 예를 들어, 전해 금도금, 무전해 금도금, OSP 또는 무전해 주석도금, 무전해 은도금, 무전해 니켈도금/치환금도금, DIG 도금, HASL 등에 의해 형성될 수 있으나, 이에 한정되는 것은 아니다.
비아(143)는 서로 다른 층에 형성된 재배선층(142), 접속패드(122) 등을 전기적으로 연결시키며, 그 결과 패키지(100A) 내에 전기적 경로를 형성시킨다. 비아(143)의 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 비아(143)는 도전성 물질로 완전히 충전될 수 있으며, 또는 도전성 물질이 비아의 벽을 따라 형성된 것일 수도 있다. 또한, 형상이 테이퍼 형상, 원통형상 등 당해 기술분야에 공지된 모든 형상이 적용될 수 있다.
패시베이션층(150)은 제2연결부재(140)를 외부의 물리적 화학적 손상 등으로부터 보호하기 위한 부가적인 구성이다. 패시베이션층(150)은 제2연결부재(140)의 재배선층(142)의 적어도 일부를 노출시키는 개구부(151)를 가질 수 있다. 패시베이션층(150)의 재료로는 제2연결부재(140)의 절연층(141) 보다 엘라스틱 모듈러스가 큰 물질을 사용한다. 예를 들면, 유리섬유는 포함하지 않으나, 무기필러 및 절연수지를 포함하는 ABF 등이 사용될 수 있다. ABF 등을 사용하는 경우, 신뢰성 개선 측면에서, 패시베이션층(150)에 포함된 무기필러의 중량퍼센트는 제2연결부재(140)의 절연층(141)에 포함된 무기필러의 중량퍼센트 보다 클 수 있다.
언더범프금속층(160)은 부가적인 구성으로, 접속단자(170)의 접속 신뢰성을 향상시켜주며, 그 결과 패키지(100A)의 보드 레벨 신뢰성을 개선해준다. 언더범프금속층(160)은 패시베이션층(150)의 개구부(151)를 통하여 노출된 제2연결부재(140)의 재배선층(142)과 연결된다. 언더범프금속층(160)은 패시베이션층(150)의 개구부(151)에 공지의 도전성 물질, 즉 금속을 이용하여 공지의 메탈화(Metallization) 방법으로 형성할 수 있으나, 이에 한정되는 것은 아니다.
접속단자(170)는 팬-아웃 반도체 패키지(100A)를 외부와 물리적 및/또는 전기적으로 연결시키기 위한 부가적인 구성이다. 예를 들면, 팬-아웃 반도체 패키지(100A)는 접속단자(170)를 통하여 전자기기의 메인보드에 실장될 수 있다. 접속단자(170)는 도전성 물질, 예를 들면, 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 재질이 특별히 이에 한정되는 것은 아니다. 접속단자(170)는 랜드(land), 볼(ball), 핀(pin) 등일 수 있다. 접속단자(170)는 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리 필러(pillar) 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석-은 솔더나 구리를 포함할 수 있으나, 역시 이는 일례에 불과하며 이에 한정되는 것은 아니다.
접속단자(170)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다. 예를 들면, 접속단자(170)의 수는 반도체칩(120)의 접속패드(122)의 수에 따라서 수십 내지 수천 개일 수 있으며, 그 이상 또는 그 이하의 수를 가질 수도 있다. 접속단자(170)가 솔더볼인 경우, 언더범프금속층(160)의 패시베이션층(150)의 일면 상으로 연장되어 형성된 측면을 덮을 수 있으며, 접속 신뢰성이 더욱 우수할 수 있다.
접속단자(170) 중 적어도 하나는 팬-아웃 영역에 배치된다. 팬-아웃 영역이란 반도체칩(120)이 배치된 영역을 벗어나는 영역을 의미한다. 팬-아웃(fan-out) 패키지는 팬-인(fan-in) 패키지에 비하여 신뢰성이 우수하고, 다수의 I/O 단자 구현이 가능하며, 3D 인터코넥션(3D interconnection)이 용이하다. 또한, BGA(Ball Grid Array) 패키지, LGA(Land Grid Array) 패키지 등과 비교하여 패키지 두께를 얇게 제조할 수 있으며, 가격 경쟁력이 우수하다.
도 11은 팬-아웃 반도체 패키지의 다른 일례를 대략 나타낸 단면도다.
도 12는 도 11의 팬-아웃 반도체 패키지의 개략적인 ?-?' 절단 평면도다.
도면을 참조하면, 다른 일례에 따른 팬-아웃 반도체 패키지(100B)는 패턴층(132)이 봉합재(130)의 제1연결부재(110)를 덮는 영역까지 연장된다. 예를 들면, 패턴층(132)은 봉합재(130)의 전면을 덮을 수 있다. 그 외에 다른 내용은 상술한 바와 실질적으로 동일한바 자세한 설명은 생략한다.
도 13은 팬-아웃 반도체 패키지의 다른 일례를 대략 나타낸 단면도다.
도 14는 도 13의 팬-아웃 반도체 패키지의 개략적인 ?-?' 절단 평면도다.
도면을 참조하면, 다른 일례에 따른 팬-아웃 반도체 패키지(100C)는 제1연결부재(110)가 관통홀의(110H) 벽면에 배치된 금속층(115)을 더 포함한다. 금속층(115)은 절연층(111)의 상측 및 하측으로 연장될 수 있으나, 이에 한정되는 것은 아니다. 금속층(115)을 통하여 반도체칩(120)에서 발생하는 열(화살표)이 제1연결부재(110) 측으로 이동한 후 제1연결부재(110)의 상측 및 하측으로 방출될 수 있다. 또한, 보다 효과적으로 전자파를 차단할 수 있다. 금속층(115) 역시 공지의 도금 공법으로 형성할 수 있으며, 공지의 도전성 물질을 포함할 수 있다. 그 외에 다른 내용은 상술한 바와 실질적으로 동일한바 자세한 설명은 생략한다.
도 15는 팬-아웃 반도체 패키지의 다른 일례를 대략 나타낸 단면도다.
도 16은 도 15의 팬-아웃 반도체 패키지의 개략적인 ?-?' 절단 평면도다.
도면을 참조하면, 다른 일례에 따른 팬-아웃 반도체 패키지(100D)는 반도체칩(120)의 비활성면에 금속층(128)이 배치되며, 비아(133)는 금속층(128)과 접속한다. 또한, 패턴층(132a, 132b)은 반도체칩(120)의 비활성면 측의 적어도 일부를 덮는 방열패턴(132a)을 포함할 수 있으며, 반도체칩(120)의 접속패드(122) 등을 재배선하기 위한 배선패턴(132b)을 포함할 수도 있다. 이때, 방열패턴(132a)과 배선패턴(132b)은 봉합재(130) 상에서는 서로 단절될 수 있다. 또한, 제1연결부재(110)는 절연층(111)의 상측 및 하측에 각각 금속층(115)과는 단절되어 배치된 재배선층(112a, 112b)을 포함할 수 있으며, 재배선층(112a, 112b)은 절연층(111)을 관통하는 비아(113)를 통하여 전기적으로 연결될 수 있다. 또한, 봉합재(130) 상에는 패턴층(132a, 132b)의 적어도 일부를 덮는 패시베이션층(180)이 배치될 수 있으며, 패시베이션층(180) 상에는 방열부재(190)가 부착될 수 있다. 한편, 방열부재(190)는 직접 패시베이션층(180)에 부착될 수도 있지만, 신뢰성 개선을 위하여 접속부재(195)를 통하여 부착될 수 있다.
금속층(128)은 반도체칩(120)의 열 방출이나 전자파 차폐를 보다 효과적으로 수행하기 위한 것으로, 반도체칩(120)의 비활성면에 형성된다. 금속층(128)은 판 형상일 수 있으며, 반도체칩(120)의 비활성면을 모두 덮을 수 있으나, 반드시 이에 한정되는 것은 아니다. 금속층(128) 역시 공지의 도금 공법으로 형성할 수 있으며, 구리(Cu) 등의 도전성 물질을 포함할 수 있다. 비아(133)는 금속층(128)과 접속하는 방법으로 반도체칩(120)의 비활성면과 연결될 수 있다.
방열패턴(132a)은 봉합재(130) 상의 배선패턴(132b)이 배치되지 않은 영역을 덮을 수 있다. 방열패턴(132a)은 판 형상일 수 있으나, 이에 한정되는 것은 아니다. 방열패턴(132a)은 비아(133)를 통하여 제1연결부재(110)에 형성된 금속층(115)과 연결될 수 있다. 필요에 따라서는, 방열패턴(132a) 및 금속층(115)은 그라운드(GND) 기능을 수행할 수 있으며, 이 경우 제1연결부재(110) 및 제2연결부재(140)에 형성된 재배선층의 그라운드용 패턴이나 비아를 거쳐 반도체칩(120)의 접속패드(122) 중 그라운드용 접속패드와 전기적으로 연결될 수 있다. 즉, 패턴층(132a, 132b)는 그라운드 패턴을 포함할 수 있다.
배선패턴(132b)은 반도체칩(120)의 접속패드(122)를 재배선하기 위한 다양한 종류의 재배선 패턴일 수 있다. 배선패턴(132b)은 방열패턴(132a)이 그라운드 기능을 수행하는 경우, 이를 제외한 파워 패턴 및 신호 패턴을 포함할 수 있다. 즉, 패턴층(132a, 132b)은 파워 패턴 및 신호 패턴을 포함할 수 있다. 배선패턴(132b)은 비아(133)를 통하여 제1연결부재(110)의 재배선층(112a, 112b) 및 비아(113)와 전기적으로 연결될 수 있다. 또한, 제1연결부재(110)를 거쳐 제2연결부재(140)의 재배선층(142) 및 비아(143)와도 전기적으로 연결될 수 있다. 이러한 경로를 통하여 반도체칩(120)의 접속패드(122)와도 전기적으로 연결될 수 있다. 배선패턴(132b)은 다양한 종류의 패드 패턴도 포함할 수 있다.
재배선층(112a, 112b)은 접속패드(122)를 재배선하는 역할을 수행할 수 있으며, 이와 같이 제1연결부재(110) 역시 재배선층(112a, 112b)을 포함하는 경우 제2연결부재(140)의 층수를 감소시킬 수 있어, 설계 자유도를 높일 수 있으며, 박형화가 가능하다. 재배선층(112a, 112b)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함한다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 비아 패드, 접속단자 패드 등을 포함할 수도 있다.
비아(113)는 서로 다른 층에 형성된 재배선층(112a, 112b)을 전기적으로 연결시킨다. 비아(113)는 도전성 물질로 완전히 충전될 수 있으며, 또는 도전성 물질이 비아의 벽을 따라 형성된 것일 수도 있다. 또한, 형상이 원통형상이나 모래시계 형상 등 당해 기술분야에 공지된 모든 형상이 적용될 수 있다.
패시베이션층(180)은 상술한 패시베이션층(150)과 동일 또는 유사한 재료를 포함할 수 있다. 이 경우, 양측에 배치된 패시베이션층(180)의 대칭 효과를 통하여 패키지(100D)의 워피지를 개선할 수 있다. 다만, 이에 한정되는 것은 아니며, 다른 재료를 사용할 수도 있다. 예를 들면, 패시베이션층(180)의 재료로 유리섬유 등의 심재를 포함하는 프리프레그 등이 사용될 수도 있다. 한편, 워피지 개선 측면에서, 패시베이션층(180)에 포함된 무기필러의 중량퍼센트는 봉합재(130)에 포함된 무기필러의 중량퍼센트 보다 클 수 있다. 패시베이션층(180)은 경화 전에 봉합재(130) 상에 부착될 수도 있으며, 이 경우 경화에 의하여 무기필러의 이동으로 관통홀(110H)을 향하는 딤플이 형성될 수도 있다.
방열부재(190)는 공지의 히트 싱크(Heat Sink)일 수 있다. 방열부재(190)는 패턴층(132a, 132b)의 방열패턴(132a)을 통하여 방출된 열을 패키지(100A) 외부로 용이하게 방출시킬 수 있다. 방열부재(190)는 용이한 열 방출을 위하여 상부면이 다수의 트렌치를 가질 수 있다. 이 경우 표면적이 증가하여 열을 용이하게 방출시킬 수 있다. 방열부재(190)는 열전도성이 우수한 재료이면 특별히 그 재료가 한정되지 않는다. 예를 들면, 금속 물질을 포함할 수 있다. 접속부재(195)는 방열부재(190)를 패시베이션층(180)에 용이하게 부착시킬 수 있으며, 필요에 따라서는 전기적 쇼트를 방지함과 아울러 열전달을 효율적으로 할 수 있도록 한다. 접속부재(195)의 재질은 방열부재(190)의 재질에 따라 적절히 선택될 수 있다.
다른 내용은 상술한 바와 실질적으로 동일한바 자세한 설명은 생략한다.
도 17은 팬-아웃 반도체 패키지의 다른 일례를 대략 나타낸 단면도다.
도 18은 도 17의 팬-아웃 반도체 패키지의 개략적인 ?-?' 절단 평면도다.
도면을 참조하면, 다른 일례에 따른 팬-아웃 반도체 패키지(100E)는 복수의 관통홀(110Ha, 110Hb, 110Hc)을 포함하며, 이들 복수의 관통홀(110Ha, 110Hb, 110Hc)에 각각 배치된 복수의 반도체칩(120, 125a, 125b)을 포함한다. 추가로 배치된 반도체칩(125a, 125b)은 각각 바디(123a, 123b) 및 접속패드(124a, 미도시)를 포함하는, 서로 동일하거나 상이한 집적회로 일 수 있다. 반도체칩(125a, 125b)의 접속패드(124a, 미도시) 역시 제2연결부재(140)와 전기적으로 연결될 수 있다. 필요에 따라서는, 발열이 심한 특정 반도체칩에만 선택적으로 비아(133)를 연결하는 것도 가능하며, 특정 반도체칩 중 발열이 심하게 나는 지점에만 비아(133)를 집중하여 형성할 수도 있다. 그 외에 다른 내용은 상술한 바와 실질적으로 동일한바 자세한 설명은 생략한다.
도 19는 팬-아웃 반도체 패키지의 다른 일례를 대략 나타낸 단면도다.
도 20은 도 19의 팬-아웃 반도체 패키지의 개략적인 Ⅵ-Ⅵ' 절단 평면도다.
도면을 참조하면, 다른 일례에 따른 팬-아웃 반도체 패키지(100F)는 복수의 관통홀(110Ha, 110Hb, 110Hc)을 포함하며, 복수의 관통홀(110Ha, 110Hb, 110Hc)에 각각 배치된 반도체칩(120) 및 수동부품(191, 192)을 포함한다. 수동부품(191, 192)은, 예를 들면, 서로 동일하거나 상이한 커패시터, 인덕터 등일 수 있으나, 이에 한정되는 것은 아니다. 한편, 비아(133)는 반도체칩(120)과만 연결되도록 선택적으로 형성될 수 있다. 필요에 따라서는, 패시베이션층(180)의 상에 표면 실장형 수동부품(193)이 더 배치될 수 있으며, 이 역시 커패시터, 인덕터 등일 수 있으나, 이에 한정되는 것은 아니다. 경우에 따라서는, 수동부품(191, 192, 193)은 모두 커패시터일 수 있으며, 동일한 파워 배선 라인에 연결된 것일 수 있다. 그 외에 다른 내용은 상술한 바와 실질적으로 동일한바 자세한 설명은 생략한다.
도 21은 팬-아웃 반도체 패키지의 다른 일례를 대략 나타낸 단면도다.
도 22는 도 21의 팬-아웃 반도체 패키지의 개략적인 Ⅶ-Ⅶ' 절단 평면도다.
도면을 참조하면, 다른 일례에 따른 팬-아웃 반도체 패키지(100G)는 복수의 관통홀(110Ha, 110Hb, 110Hc)을 포함하며, 이들 관통홀(110Ha, 110Hb, 110Hc)에 각각 반도체칩(120, 125a, 125b)이 배치된다. 반도체칩(120, 125a, 125b)의 비활성면에는 각각 금속층(128, 128a, 미도시)이 배치될 수 있으며, 비아(133)는 이들 금속층(128, 128a, 128b)과 접속할 수 있다. 또한, 패턴층(132a, 132b)은 반도체칩(120, 125a, 125b) 각각의 비활성면 측의 적어도 일부를 덮는 방열패턴(132a)을 포함할 수 있으며, 반도체칩(120, 125a, 125b)의 접속패드(122, 124a, 미도시) 등을 재배선하기 위한 배선패턴(132b)을 포함할 수도 있다. 또한, 제1연결부재(110)는 절연층(111)의 상측 및 하측에 각각 금속층(115)과는 단절되어 배치된 재배선층(112a, 112b)을 포함할 수 있으며, 재배선층(112a, 112b)은 절연층(111)을 관통하는 비아(113)를 통하여 전기적으로 연결될 수 있다. 또한, 봉합재(130) 상에는 패턴층(132a, 132b)의 적어도 일부를 덮는 패시베이션층(180)이 배치될 수 있으며, 패시베이션층(180) 상에는 방열부재(190)가 부착될 수 있다. 한편, 방열부재(190)는 직접 패시베이션층(180)에 부착될 수도 있지만, 신뢰성 개선을 위하여 접속부재(195)를 통하여 부착될 수 있다. 그 외에 다른 내용은 상술한 바와 실질적으로 동일한바 자세한 설명은 생략한다.
도 23은 팬-아웃 반도체 패키지의 다른 일례를 대략 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 팬-아웃 반도체 패키지(100H)는 제1연결부재(110)가 제2연결부재(140)와 접하는 제1절연층(111a), 제2연결부재(140)와 접하며 제1절연층(111a)에 매립된 제1재배선층(112a), 제1절연층(111a)의 제1재배선층(112a)이 매립된측의 반대측 상에 배치된 제2재배선층(112b), 제1절연층(111a) 상에 배치되며 제2재배선층(112b)을 덮는 제2절연층(111b), 및 제2절연층(111b) 상에 배치된 제3재배선층(112c)을 포함한다. 제1 내지 제3재배선층(112a, 112b, 112c)은 접속패드(122)와 전기적으로 연결된다. 한편, 제1 및 제2재배선층(112a, 112b)과 제2및 제3재배선층(112b, 112c)은 각각 제1 및 제2절연층(111a, 111b)을 관통하는 제1 및 제2비아(113a, 113b)를 통하여 전기적으로 연결된다.
제1재배선층(112a)이 매립되어 있기 때문에 상술한 바와 같이 제2연결부재(140)의 절연층(141a)의 절연거리가 실질적으로 일정할 수 있다. 제1연결부재(110)가 많은 수의 재배선층(112a, 112b, 112c)을 포함하는바, 제2연결부재(140)를 간소화할 수 있다. 따라서, 제2연결부재(140) 형성 과정에서 발생하는 불량에 따른 수율 저하를 개선할 수 있다. 제1재배선층(112a)이 제1절연층 내부로 리세스될 수 있으며, 따라서 제1절연층(111a)의 하면과 제1재배선층(112a)의 하면이 단차를 가질 수 있. 그 결과 봉합재(130)를 형성할 때 봉합재(130) 형성 물질이 블리딩되어 제1재배선층(112a)을 오염시키는 것을 방지할 수 있다.
제1연결부재(110)의 제1재배선층(112a)의 하면은 반도체칩(120)의 접속패드(122)의 하면보다 상측에 위치할 수 있다. 또한, 제2연결부재(140)의 재배선층(142)과 제1연결부재(110)의 재배선층(112a) 사이의 거리는 제2연결부재(140)의 재배선층(142)과 반도체칩(120)의 접속패드(122) 사이의 거리보다 클 수 있다. 이는 제1재배선층(112a)이 절연층(111)의 내부로 리세스될 수 있기 때문이다. 제1연결부재(110)의 제2재배선층(112b)은 반도체칩(120)의 활성면과 비활성면 사이에 위치할 수 있다. 제1연결부재(110)는 반도체칩(120)의 두께에 대응하는 두께로 형성할 수 있으며, 따라서 제1연결부재(110) 내부에 형성된 제2재배선층(112b)은 반도체칩(120)의 활성면과 비활성면 사이의 레벨에 배치될 수 있다.
제1연결부재(110)의 재배선층(112a, 112b, 112c)의 두께는 제2연결부재(140)의 재배선층(142)의 두께보다 두꺼울 수 있다. 제1연결부재(110)는 반도체칩(120) 이상의 두께를 가질 수 있는바, 재배선층(112a, 112b, 112c) 역시 그 스케일에 맞춰 보다 큰 사이즈로 형성할 수 있다. 반면, 제2연결부재(140)의 재배선층(142)은 박형화를 위하여 이 상대적으로 작은 사이즈로 형성할 수 있다.
그 외에 다른 내용은 상술한 바와 실질적으로 동일한바 자세한 설명은 생략한다. 한편, 상술한 다른 일례에 따른 팬-아웃 반도체 패키지(100B~100G)에 대한 설명이 다른 일례에 따른 팬-아웃 반도체 패키지(100H)에도 적용될 수 있다.
도 24는 팬-아웃 반도체 패키지의 다른 일례를 대략 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 팬-아웃 반도체 패키지(100I)는 패턴층(132)이 봉합재(130)의 제1연결부재(110)를 덮는 적어도 일부 영역까지 연장된다. 또한, 패턴층(132)은 봉합재(130)를 관통하며 제1연결부재(110)와 접속하는 비아(133)를 통하여 제1연결부재(110)와 연결된다. 예를 들면, 제1연결부재(110)의 제3재배선층(112c)과 연결될 수 있다. 패턴층(132)과 전기적으로 연결된 제1연결부재(110)의 재배선층은 그라운드 패턴일 수 있다. 즉, 패턴층(132)은 제1연결부재(110)의 그라운드 패턴과 연결될 수 있다. 이 경우 열을 제1연결부재(110)를 통하여 하부로도 방출시킬 수 있어, 열 방출 효과가 보다 우수할 수 있다. 도면에서는 제1연결부재(110)의 제1 및 제3재배선층(112a, 112c)만 패턴층(132)과 전기적으로 연결되는 그라운드 패턴을 가지는 것으로 도시하였으나, 경우에 따라서는 제2재배선층(112b) 역시 제1비아(113a)를 통하여 패턴층(132)과 전기적으로 연결된 그라운드 패턴을 가질 수도 있다. 또한, 경우에 따라서는 제3재배선층(112c)만 패턴층(132)과 전기적으로 연결된 그라운드 패턴을 가질 수도 있다.
그 외에 다른 내용은 상술한 바와 실질적으로 동일한바 자세한 설명은 생략한다. 상술한 다른 일례에 따른 팬-아웃 반도체 패키지(100B~100G)에 대한 설명이 다른 일례에 따른 팬-아웃 반도체 패키지(100I)에도 적용될 수 있다.
도 25는 팬-아웃 반도체 패키지의 다른 일례를 대략 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 팬-아웃 반도체 패키지(100J)는 제1연결부재(110)가 제1절연층(111a), 제1절연층(111a)의 양면에 배치된 제1재배선층(112a) 및 제2재배선층(112b), 제1절연층(112a) 상에 배치되며 제1재배선층(112a)을 덮는 제2절연층(111b), 제2절연층(111b) 상에 배치된 제3재배선층(111c), 제1절연층(111a) 상에 배치되어 제2재배선층(112b)을 덮는 제3절연층(111c), 및 제3절연층(111c) 상에 배치된 제4재배선층(112d)을 포함한다. 제1 내지 제4재배선층(112a, 112b, 112c, 112d)는 접속패드(122)와 전기적으로 연결된다. 제1연결부재(110)가 더 많은 수의 재배선층(112a, 112b, 112c, 112d)을 포함하는바, 제2연결부재(140)를 더욱 간소화할 수 있다. 따라서, 제2연결부재(140) 형성 과정에서 발생하는 불량에 따른 수율 저하를 개선할 수 있다. 한편, 제1 내지 제4 재배선층(112a, 112b, 112c, 112d)은 제1 내지 제3 절연층(111a, 111b, 111c)을 관통하는 제1 내지 제3비아(113a, 113b, 113c)를 통하여 전기적으로 연결될 수 있다.
제1절연층(111a)은 제2절연층(111b) 및 제3절연층(111c)보다 두께가 두꺼울 수 있다. 제1절연층(111a)은 기본적으로 강성 유지를 위하여 상대적으로 두꺼울 수 있으며, 제2절연층(111b) 및 제3절연층(111c)은 더 많은 수의 재배선층(112c, 112d)을 형성하기 위하여 도입된 것일 수 있다. 제1절연층(111a)은 제2절연층(111b) 및 제3절연층(111c)과 상이한 절연물질 포함할 수 있다. 예를 들면, 제1절연층(111a)은 심재, 무기 필러, 및 절연 수지를 포함하는, 예컨대, 프리프레그일 수 있고, 제2절연층(111c) 및 제3절연층(111c)은 무기 필러 및 절연 수지를 포함하는 ABF 필름 또는 감광성 절연 필름일 수 있으나, 이에 한정되는 것은 아니다.
제1연결부재(110)의 제3재배선층(112c)의 하면은 반도체칩(120)의 접속패드(122)의 하면보다 하측에 위치할 수 있다. 또한, 제2연결부재(140)의 재배선층(142)과 제1연결부재(110)의 제3재배선층(112c) 사이의 거리는 제2연결부재(140)의 재배선층(142)과 반도체칩(120)의 접속패드(122) 사이의 거리보다 작을 수 있다. 이는 제3재배선층(112c)이 제2절연층(111b) 상에 돌출된 형태로 배치될 수 있으며, 그 결과 제2연결부재(140)와 접할 수 있기 때문이다. 제1연결부재(110)의 제1재배선층(112a) 및 제2재배선층(112b)은 반도체칩(120)의 활성면과 비활성면 사이에 위치할 수 있다. 제1연결부재(110)는 반도체칩(120)의 두께에 대응하는 두께로 형성할 수 있으며, 제1연결부재(110) 내부에 형성된 제1재배선층(112a) 및 제2재배선층(112b)은 반도체칩(120)의 활성면과 비활성면 사이의 레벨에 배치될 수 있다.
제1연결부재(110)의 재배선층(112a, 112b, 112c, 112d)의 두께는 제2연결부재(140)의 재배선층(142)의 두께보다 두꺼울 수 있다. 제1연결부재(110)는 반도체칩(120) 이상의 두께를 가질 수 있는바, 재배선층(112a, 112b, 112c, 112d) 역시 보다 큰 사이즈로 형성할 수 있다. 반면, 제2연결부재(140)의 재배선층(142)은 박형화를 위하여 이 상대적으로 작은 사이즈로 형성할 수 있다.
그 외에 다른 내용은 상술한 바와 실질적으로 동일한바 자세한 설명은 생략한다. 한편, 상술한 다른 일례에 따른 팬-아웃 반도체 패키지(100B~100G)에 대한 설명이 다른 일례에 따른 팬-아웃 반도체 패키지(100J)에도 적용될 수 있다.
도 26은 팬-아웃 반도체 패키지의 다른 일례를 대략 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 팬-아웃 반도체 패키지(100K)는 패턴층(132)이 봉합재(130)의 제1연결부재(110)를 덮는 적어도 일부 영역까지 연장된다. 또한, 패턴층(132)은 봉합재(130)를 관통하며 제1연결부재(110)와 접속하는 비아(133)를 통하여 제1연결부재(110)와 연결된다. 예를 들면, 제1연결부재(110)의 제4재배선층(112d)과 연결될 수 있다. 패턴층(132)과 전기적으로 연결된 제1연결부재(110)의 재배선층은 그라운드 패턴일 수 있다. 즉, 패턴층(132)은 제1연결부재(110)의 그라운드 패턴과 연결될 수 있다. 이 경우 열을 제1연결부재(110)를 통하여 하부로도 방출시킬 수 있어, 열 방출 효과가 보다 우수할 수 있다. 도면에서는 제1연결부재(110)의 제2 및 제4재배선층(112b, 112c)만 패턴층(132)과 전기적으로 연결되는 그라운드 패턴을 가지는 것으로 도시하였으나, 경우에 따라서는 제1 및/또는 3재배선층(112a, 112c) 역시 제1 및/또는 제2비아(113a, 113b)를 통하여 패턴층(132)과 전기적으로 연결된 그라운드 패턴을 가질 수도 있다. 또한, 경우에 따라서는 제4재배선층(112d)만 패턴층(132)과 전기적으로 연결된 그라운드 패턴을 가질 수도 있다.
그 외에 다른 내용은 상술한 바와 실질적으로 동일한바 자세한 설명은 생략한다. 상술한 다른 일례에 따른 팬-아웃 반도체 패키지(100B~100G)에 대한 설명이 다른 일례에 따른 팬-아웃 반도체 패키지(100K)에도 적용될 수 있다.
그 외에 다른 내용은 상술한 바와 실질적으로 동일한바 자세한 설명은 생략한다. 상술한 다른 일례에 따른 팬-아웃 반도체 패키지(100B~100I)에 대한 설명이 다른 일례에 따른 팬-아웃 반도체 패키지(100J)에도 적용될 수 있다.
본 개시에서 하측, 하부, 하면 등은 편의상 도면의 단면을 기준으로 팬-아웃 반도체 패키지의 실장 면을 향하는 방향을 의미하는 것으로 사용하였고, 상측, 상부, 상면 등은 그 반대 방향으로 사용하였다. 다만, 이는 설명의 편의상 방향을 정의한 것으로, 특허청구범위의 권리범위가 이러한 방향에 대한 기재에 의하여 특별히 한정되는 것이 아님은 물론이다.
본 개시에서 연결된다는 의미는 직접 연결된 것뿐만 아니라, 접착제 층 등을 통하여 간접적으로 연결된 것을 포함하는 개념이다. 또한, 전기적으로 연결된다는 의미는 물리적으로 연결된 경우와 연결되지 않은 경우를 모두 포함하는 개념이다. 또한, 제1, 제2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제1 구성요소는 제2 구성요소로 명명될 수도 있고, 유사하게 제2 구성요소는 제1 구성요소로 명명될 수도 있다.
본 개시에서 사용된 일례 라는 표현은 서로 동일한 실시 예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일례들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.
본 개시에서 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
1000: 전자기기 1010: 메인보드
1020: 칩 관련 부품 1030: 네트워크 관련 부품
1040: 기타 부품 1050: 카메라
1060: 안테나 1070: 디스플레이
1080: 배터리 1090: 신호 라인
1100: 스마트 폰 1101: 스마트 폰 바디
1110: 스마트 폰 메인보드 1111: 메인보드 절연층
1112: 메인보드 배선 1120: 부품
1130: 스마트 폰 카메라 2200: 팬-인 반도체 패키지
2220: 반도체칩 2221: 바디
2222: 접속패드 2223: 패시베이션막
2240: 연결부재 2241: 절연층
2242: 재배선층 2243: 비아
2250: 패시베이션층 2260: 언더범프금속층
2270: 솔더볼 2280: 언더필 수지
2290: 몰딩재 2500: 메인보드
2301: 인터포저 기판 2302: 인터포저기판
2100: 팬-아웃 반도체 패키지 2120: 반도체칩
2121: 바디 2122: 접속패드
2140: 연결부재 2141: 절연층
2142: 재배선층 2143: 비아
2150: 패시베이션층 2160: 언더범프금속층
2170: 솔더볼 100: 반도체 패키지
100A~100K: 팬-아웃 반도체 패키지
110: 제1연결부재 111, 112a, 112b, 112c: 절연층
112a, 112b, 112c, 112d: 재배선층 113, 113a, 113b, 113c: 비아
120, 125a, 125b: 반도체칩 121, 123a, 123b: 바디
122, 124a: 접속패드 123: 패시베이션막
128, 128a, 128b: 금속층
130: 봉합재 131: 개구부
132: 패턴층 133: 비아
132a: 방열패턴 132b: 배선패턴
140: 제2연결부재 141: 절연층
142: 재배선층 143: 비아
150: 패시베이션층 160: 언더범프금속층
170: 접속단자 180: 패시베이션층
191, 192: 수동부품 193: 표면실장부품
190: 방열부재 195: 접속부재

Claims (18)

  1. 관통홀을 갖는 제1연결부재;
    상기 제1연결부재의 관통홀에 배치되며, 접속패드가 배치된 제1면 및 상기 제1면의 반대측에 배치된 제2면을 갖는 반도체칩;
    상기 제1연결부재 및 상기 반도체칩의 제2면의 적어도 일부를 봉합하는 봉합재;
    상기 봉합재의 상면 상에 배치되며, 상기 반도체칩의 제2면 측의 적어도 일부를 덮는 패턴층;
    상기 패턴층과 연결되며, 상기 패턴층 및 상기 반도체칩의 제2면 사이에서 상기 봉합재의 적어도 일부를 관통하는 비아; 및
    상기 제1연결부재 및 상기 반도체칩의 제1면 상에 배치되며, 절연층 및 상기 반도체칩의 접속패드와 전기적으로 연결된 재배선층을 포함하는 제2연결부재; 를 포함하며,
    상기 패턴층 및 상기 비아는 서로 일체화되며,
    상기 제2연결부재의 절연층은 상기 제1연결부재, 상기 반도체칩의 제1면, 및 상기 봉합재 각각의 적어도 일부와 서로 접하는,
    팬-아웃 반도체 패키지.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 반도체칩의 제2면에 배치된 금속층; 을 더 포함하며,
    상기 비아는 상기 금속층과 접속하는,
    팬-아웃 반도체 패키지.
  4. 제 1 항에 있어서,
    상기 패턴층의 적어도 일부를 덮는 패시베이션층; 및
    상기 패시베이션층 상에 부착된 방열부재; 를 더 포함하는,
    팬-아웃 반도체 패키지.
  5. 제 1 항에 있어서,
    상기 패턴층은 상기 반도체칩의 접속패드와 전기적으로 절연된 패턴을 포함하는,
    팬-아웃 반도체 패키지.
  6. 제 1 항에 있어서,
    상기 패턴층은 그라운드 패턴을 포함하는,
    팬-아웃 반도체 패키지.
  7. 제 6 항에 있어서,
    상기 패턴층은 신호 패턴을 더 포함하는,
    팬-아웃 반도체 패키지.
  8. 제 7 항에 있어서,
    상기 제1연결부재는 그라운드 패턴을 포함하며,
    상기 패턴층의 그라운드 패턴은 상기 비아를 통하여 상기 제1연결부재의 그라운드 패턴과 전기적으로 연결된,
    팬-아웃 반도체 패키지.
  9. 제 1 항에 있어서,
    상기 제1연결부재는 상기 봉합재를 관통하는 개구부에 의하여 적어도 일부가 노출되는 재배선층을 포함하며,
    상기 제1연결부재의 재배선층은 상기 접속패드와 전기적으로 연결된,
    팬-아웃 반도체 패키지.
  10. 제 1 항에 있어서,
    상기 관통홀의 벽면에 배치된 금속층; 을 더 포함하는,
    팬-아웃 반도체 패키지.
  11. 제 10 항에 있어서,
    상기 금속층은 상기 제1연결부재의 상측 및 하측으로 연장된,
    팬-아웃 반도체 패키지.
  12. 제 1 항에 있어서,
    상기 제1연결부재는 상기 관통홀로 제1 및 제2관통홀을 포함하며,
    상기 제1관통홀에는 상기 반도체칩이 배치되고,
    상기 제2관통홀에는 수동부품이 배치되며,
    상기 비아는 상기 반도체칩의 제2면과 선택적으로 연결된,
    팬-아웃 반도체 패키지.
  13. 제 1 항에 있어서,
    상기 제1연결부재는, 제1절연층, 상기 제2연결부재와 접하며 상기 제1절연층에 매립된 제1재배선층, 및 상기 제1절연층의 상기 제1재배선층이 매립된측의 반대측 상에 배치된 제2재배선층, 을 포함하며,
    상기 제1 및 제2재배선층은 상기 접속패드와 전기적으로 연결된,
    팬-아웃 반도체 패키지.
  14. 제 13 항에 있어서,
    상기 제1연결부재는, 상기 제1절연층 상에 배치되며 상기 제2재배선층을 덮는 제2절연층, 및 상기 제2절연층 상에 배치된 제3재배선층, 을 더 포함하며,
    상기 제3재배선층은 상기 접속패드와 전기적으로 연결된,
    팬-아웃 반도체 패키지.
  15. 제 13 항에 있어서,
    상기 제1재배선층의 하면은 상기 제1절연층의 하면과 단차를 가지는,
    팬-아웃 반도체 패키지.
  16. 제 1 항에 있어서,
    상기 제1연결부재는, 제1절연층, 상기 제1절연층의 양면에 배치된 제1재배선층 및 제2재배선층, 상기 제1절연층 상에 배치되며 상기 제1재배선층을 덮는 제2절연층, 및 상기 제2절연층 상에 배치된 제3재배선층, 을 포함하며,
    상기 제1 내지 제3재배선층은 상기 접속패드와 전기적으로 연결된,
    팬-아웃 반도체 패키지.
  17. 제 16 항에 있어서,
    상기 제1연결부재는, 상기 제1절연층 상에 배치되어 상기 제2재배선층을 덮는 제3절연층, 및 상기 제3절연층 상에 배치된 제4재배선층, 을 더 포함하며,
    상기 제4재배선층은 상기 접속패드와 전기적으로 연결된,
    팬-아웃 반도체 패키지.
  18. 제 16 항에 있어서,
    상기 제1절연층은 상기 제2절연층 보다 두께가 두꺼운,
    팬-아웃 반도체 패키지.
KR1020160166951A 2016-04-25 2016-12-08 팬-아웃 반도체 패키지 Active KR102016492B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US15/413,713 US9875970B2 (en) 2016-04-25 2017-01-24 Fan-out semiconductor package
TW106102511A TWI630690B (zh) 2016-04-25 2017-01-24 扇出型半導體封裝
TW107116224A TWI655726B (zh) 2016-04-25 2017-01-24 扇出型半導體封裝
US15/799,624 US10199329B2 (en) 2016-04-25 2017-10-31 Fan-out semiconductor package

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020160049830 2016-04-25
KR20160049830 2016-04-25
KR1020160117321 2016-09-12
KR1020160117321A KR20170121666A (ko) 2016-04-25 2016-09-12 팬-아웃 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20170121671A KR20170121671A (ko) 2017-11-02
KR102016492B1 true KR102016492B1 (ko) 2019-09-02

Family

ID=60383329

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160166951A Active KR102016492B1 (ko) 2016-04-25 2016-12-08 팬-아웃 반도체 패키지

Country Status (1)

Country Link
KR (1) KR102016492B1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101973446B1 (ko) * 2017-11-28 2019-04-29 삼성전기주식회사 팬-아웃 반도체 패키지
KR101982057B1 (ko) * 2017-11-30 2019-05-24 삼성전기주식회사 팬-아웃 반도체 패키지
KR101982058B1 (ko) * 2017-12-06 2019-05-24 삼성전기주식회사 팬-아웃 반도체 패키지
KR102005351B1 (ko) * 2017-12-07 2019-07-31 삼성전자주식회사 팬-아웃 센서 패키지
KR101912292B1 (ko) * 2017-12-15 2018-10-29 삼성전기 주식회사 팬-아웃 반도체 패키지 및 이를 포함하는 패키지 온 패키지
KR101942747B1 (ko) 2017-12-15 2019-01-28 삼성전기 주식회사 팬-아웃 반도체 패키지
KR101982061B1 (ko) 2017-12-19 2019-05-24 삼성전기주식회사 반도체 패키지
KR102022267B1 (ko) * 2017-12-28 2019-09-18 삼성전자주식회사 팬-아웃 반도체 패키지
KR102070090B1 (ko) * 2018-03-15 2020-01-29 삼성전자주식회사 반도체 패키지
US10727212B2 (en) * 2018-03-15 2020-07-28 Samsung Electronics Co., Ltd. Semiconductor package
KR20190124892A (ko) * 2018-04-27 2019-11-06 삼성전자주식회사 팬-아웃 반도체 패키지
KR102086361B1 (ko) 2018-06-04 2020-03-09 삼성전자주식회사 반도체 패키지
KR102098592B1 (ko) * 2018-07-05 2020-04-08 삼성전자주식회사 반도체 패키지
KR102127828B1 (ko) 2018-08-10 2020-06-29 삼성전자주식회사 반도체 패키지
KR102164794B1 (ko) * 2018-08-27 2020-10-13 삼성전자주식회사 팬-아웃 반도체 패키지
KR102513086B1 (ko) * 2018-10-01 2023-03-23 삼성전자주식회사 반도체 패키지
KR102639441B1 (ko) * 2018-11-09 2024-02-22 삼성전자주식회사 반도체 패키지 및 이에 이용되는 전자파 차폐 구조물
KR102547250B1 (ko) 2018-12-20 2023-06-23 삼성전자주식회사 반도체 패키지
KR102803443B1 (ko) * 2019-06-25 2025-05-07 삼성전기주식회사 반도체 패키지

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004214258A (ja) * 2002-12-27 2004-07-29 Renesas Technology Corp 半導体モジュール
JP2009016377A (ja) * 2007-06-29 2009-01-22 Fujikura Ltd 多層配線板及び多層配線板製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1278413C (zh) * 2000-09-25 2006-10-04 揖斐电株式会社 半导体元件及其制造方法、多层印刷布线板及其制造方法
US7459729B2 (en) * 2006-12-29 2008-12-02 Advanced Chip Engineering Technology, Inc. Semiconductor image device package with die receiving through-hole and method of the same
JP5326269B2 (ja) * 2006-12-18 2013-10-30 大日本印刷株式会社 電子部品内蔵配線板、及び電子部品内蔵配線板の放熱方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004214258A (ja) * 2002-12-27 2004-07-29 Renesas Technology Corp 半導体モジュール
JP2009016377A (ja) * 2007-06-29 2009-01-22 Fujikura Ltd 多層配線板及び多層配線板製造方法

Also Published As

Publication number Publication date
KR20170121671A (ko) 2017-11-02

Similar Documents

Publication Publication Date Title
KR102016492B1 (ko) 팬-아웃 반도체 패키지
KR102086364B1 (ko) 반도체 패키지
KR101939046B1 (ko) 팬-아웃 반도체 패키지
KR102052900B1 (ko) 팬-아웃 반도체 패키지
JP6738401B2 (ja) ファン−アウト半導体パッケージ
KR102041661B1 (ko) 팬-아웃 반도체 패키지
KR101983185B1 (ko) 팬-아웃 반도체 패키지
KR101982049B1 (ko) 팬-아웃 반도체 패키지
KR102052899B1 (ko) 전자부품 패키지
KR101963282B1 (ko) 팬-아웃 반도체 패키지
KR102039711B1 (ko) 팬-아웃 부품 패키지
KR102016491B1 (ko) 팬-아웃 반도체 패키지
KR102073294B1 (ko) 팬-아웃 반도체 패키지
KR102081086B1 (ko) 팬-아웃 반도체 패키지 모듈
KR102055593B1 (ko) 팬-아웃 반도체 패키지
KR101942727B1 (ko) 팬-아웃 반도체 패키지
KR20170121666A (ko) 팬-아웃 반도체 패키지
KR101982047B1 (ko) 팬-아웃 반도체 패키지
KR20190096562A (ko) 팬-아웃 반도체 패키지
KR102015909B1 (ko) 팬-아웃 반도체 패키지
KR20190124892A (ko) 팬-아웃 반도체 패키지
KR102061564B1 (ko) 팬-아웃 반도체 패키지
KR20200016624A (ko) 팬-아웃 반도체 패키지
KR20190075647A (ko) 팬-아웃 반도체 패키지
KR20200008886A (ko) 안테나 모듈

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20161208

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20170926

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20161208

Comment text: Patent Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20190208

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20190418

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20190208

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20190418

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20190408

Comment text: Amendment to Specification, etc.

PX0701 Decision of registration after re-examination

Patent event date: 20190602

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20190515

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20190418

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

Patent event date: 20190408

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20190826

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20190827

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20220620

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20240725

Start annual number: 6

End annual number: 6