[go: up one dir, main page]

KR102016070B1 - Flexible organic luminescence emitted diode device and method for fabricating the same - Google Patents

Flexible organic luminescence emitted diode device and method for fabricating the same Download PDF

Info

Publication number
KR102016070B1
KR102016070B1 KR1020120149810A KR20120149810A KR102016070B1 KR 102016070 B1 KR102016070 B1 KR 102016070B1 KR 1020120149810 A KR1020120149810 A KR 1020120149810A KR 20120149810 A KR20120149810 A KR 20120149810A KR 102016070 B1 KR102016070 B1 KR 102016070B1
Authority
KR
South Korea
Prior art keywords
electrode
substrate
layer
display area
thin film
Prior art date
Application number
KR1020120149810A
Other languages
Korean (ko)
Other versions
KR20140080235A (en
Inventor
김성훈
권준영
김미소
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020120149810A priority Critical patent/KR102016070B1/en
Publication of KR20140080235A publication Critical patent/KR20140080235A/en
Application granted granted Critical
Publication of KR102016070B1 publication Critical patent/KR102016070B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/124Insulating layers formed between TFT elements and OLED elements
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16Constructional details or arrangements
    • G06F1/1613Constructional details or arrangements for portable computers
    • G06F1/1633Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637Details related to the display arrangement, including those related to the mounting of the display in the housing
    • G06F1/1652Details related to the display arrangement, including those related to the mounting of the display in the housing the display being flexible, e.g. mimicking a sheet of paper, or rollable
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/844Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10Substrates, e.g. flexible substrates
    • H10K77/111Flexible substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301Details of OLEDs
    • H10K2102/311Flexible OLED
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 플렉서블 유기전계 발광소자 및 그 제조방법에 관한 것으로, 개시된 발명은 다수의 화소영역을 포함하는 표시영역과 이의 외측으로 비표시영역이 정의된 기판; 상기 기판상의 상기 각 화소영역 및 비표시영역에 형성된 다수의 박막트랜지스터; 상기 박막트랜지스터들을 포함한 기판 전면에 형성되고, 곡률 반경을 가지는 적어도 하나 이상의 오목 패턴을 구비한 평탄화 막; 상기 평탄화 막 상에 형성되고, 상기 표시영역의 박막트랜지스터과 연결된 제1 전극과; 상기 제1 전극을 포함한 기판의 각 화소영역 주위에 형성된 뱅크; 상기 제1 전극 위로 각 화소영역 별로 분리 형성된 유기 발광층; 상기 유기 발광층을 포함한 상기 기판 전면에 형성된 제2 전극; 상기 제2 전극을 포함한 기판 전면에 형성된 제1 패시베이션막; 상기 제1 패시베이션막 상에 형성된 유기막; 상기 유기막 및 제1 패시베이션막 상에 형성된 제2 패시베이션막; 상기 기판과 마주하며 위치한 보호필름; 및 상기 기판과 보호필름 사이에 개재되어 상기 기판과 보호필름을 접착하여 패널 상태를 이루도록 하는 점착제를 포함하여 구성된다. The present invention relates to a flexible organic light emitting display device and a method of manufacturing the same. The disclosed invention includes: a display area including a plurality of pixel areas and a substrate in which a non-display area is defined outside thereof; A plurality of thin film transistors formed in the pixel area and the non-display area on the substrate; A planarization film formed on an entire surface of the substrate including the thin film transistors and having at least one concave pattern having a radius of curvature; A first electrode formed on the planarization layer and connected to the thin film transistor of the display area; A bank formed around each pixel region of the substrate including the first electrode; An organic emission layer formed on each of the pixel areas above the first electrode; A second electrode formed on an entire surface of the substrate including the organic light emitting layer; A first passivation film formed on an entire surface of the substrate including the second electrode; An organic film formed on the first passivation film; A second passivation film formed on the organic film and the first passivation film; A protective film facing the substrate; And an adhesive interposed between the substrate and the protective film to form a panel state by adhering the substrate and the protective film.

Description

플렉서블 유기전계 발광소자 및 그의 제조방법{FLEXIBLE ORGANIC LUMINESCENCE EMITTED DIODE DEVICE AND METHOD FOR FABRICATING THE SAME} FLEXIBLE ORGANIC LUMINESCENCE EMITTED DIODE DEVICE AND METHOD FOR FABRICATING THE SAME

본 발명은 유기전계 발광소자(Organic Luminescence Emitted Diode Device, 이하 "OLED"라 칭함)에 관한 것으로서, 보다 구체적으로는 벤딩(bending)에 의해 발생하는 스트레스의 차이를 보정하여 벤딩시에 발생하는 불량을 개선한 플렉서블 유기전계 발광소자 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to an organic luminescence emitting diode device (hereinafter referred to as "OLED"), and more particularly to correcting a difference in stress caused by bending to correct a defect generated during bending. The present invention relates to an improved flexible organic EL device and a method of manufacturing the same.

평판 디스플레이(FPD: Flat Panel Display) 중 하나인 유기전계 발광소자는 높은 휘도와 낮은 동작 전압 특성을 갖는다. 또한, 스스로 빛을 내는 자체 발광형이기 때문에 명암 대비(contrast ratio)가 크고, 초박형 디스플레이의 구현이 가능하며, 응답시간이 수 마이크로초(μs) 정도로 동화상 구형이 쉽고, 시야각의 제한이 없으며, 저온에서도 안정적이고, 직류 5 내지 15 V의 낮은 전압으로 구동하므로 구동회로의 제작 및 설계가 용이하다.One of the flat panel displays (FPD), an organic light emitting display device has high luminance and low operating voltage characteristics. In addition, the self-luminous self-illuminating type provides high contrast ratio, enables ultra-thin display, easy response sphere with a response time of several microseconds (μs), no restriction on viewing angle, and low temperature. It is stable even in the case of driving at low voltage of DC 5-15V, so that the fabrication and design of the driving circuit is easy.

또한, 상기 유기전계 발광소자의 제조공정은 증착(Deposition) 및 인캡슐레이션(encapsulation) 장비가 전부라고 할 수 있기 때문에 제조 공정이 매우 단순하다.In addition, the manufacturing process of the organic electroluminescent device is very simple because the deposition (deposition) and encapsulation (encapsulation) equipment is all.

이러한 특성을 갖는 유기전계 발광소자는 크게 패시브 매트릭스 타입과 액티브 매트릭스 타입으로 나누어지는데, 패시브 매트릭스 방식에서는 주사선(scan line)과 신호선(signal line)이 교차하면서 매트릭스 형태로 소자를 구성하며, 각각의 픽셀을 구동하기 위하여 주사선을 시간에 따라 순차적으로 구동하므로, 요구되는 평균 휘도를 나타내기 위해서는 평균 휘도에 라인 수를 곱한 것만큼의 순간 휘도를 내야만 한다.The organic light emitting diode having such characteristics is classified into a passive matrix type and an active matrix type. In the passive matrix method, the scan line and the signal line cross each other to form a device in a matrix form, and each pixel Since the scan lines are sequentially driven over time in order to drive, the instantaneous luminance must be equal to the average luminance multiplied by the number of lines in order to represent the required average luminance.

그러나, 액티브 매트릭스 방식에서는, 화소영역을 온(on)/오프(off)하는 스위칭 소자인 박막트랜지스터(Thin Film Transistor; TFT)가 각 화소영역별로 위치하고, 이러한 스위칭 박막트랜지스터와 연결되며 구동 박막트랜지스터가 전원배선 및 유기전계 발광 다이오드와 연결되며, 각 화소영역별로 형성되고 있다.However, in the active matrix method, a thin film transistor (TFT), which is a switching element for turning on / off a pixel area, is positioned for each pixel area, and is connected to the switching thin film transistor and the driving thin film transistor is connected to the driving thin film transistor. It is connected to a power supply wiring and an organic light emitting diode and is formed for each pixel region.

이때, 상기 구동 박막트랜지스터와 연결된 제1 전극은 화소영역 단위로 온(on)/오프(off)되고, 상기 제1 전극과 대향하는 제2 전극은 공통전극의 역할을 함으로써 이들 두 전극 사이에 개재된 유기 발광층과 더불어 상기 유기전계 발광 다이오드를 이룬다.In this case, a first electrode connected to the driving thin film transistor is turned on / off in a pixel area unit, and a second electrode facing the first electrode serves as a common electrode to be interposed between these two electrodes. Together with the organic light emitting layer, the organic light emitting diode is formed.

이러한 특징을 갖는 액티브 매트릭스 방식에서는 화소영역에 인가되는 전압이 스토리지 커패시터(Cst)에 충전되어 있어, 그 다음 프레임(frame) 신호가 인가될 때까지 전원을 인가해 주도록 함으로써, 주사선 수에 관계없이 한 화면동안 계속해서 구동한다.In the active matrix method having this characteristic, the voltage applied to the pixel region is charged in the storage capacitor Cst, and the power is applied until the next frame signal is applied. Run continuously during the screen.

따라서, 낮은 전류를 인가하더라도 동일한 휘도를 나타내므로 저소비전력, 고정세, 대형화가 가능한 장점을 가지므로 최근에는 액티브 매트릭스 타입의 유기전계 발광소자가 주로 이용되고 있다.Therefore, since low luminance, high definition, and large size can be obtained even when a low current is applied, an active matrix type organic light emitting diode is mainly used in recent years.

도 1은 종래기술에 따른 플렉서블 유기전계 발광소자를 개략적으로 도시한 평면도이다. 1 is a plan view schematically showing a flexible organic light emitting device according to the prior art.

도 2는 종래기술에 따른 유기전계 발광소자를 개략적으로 도시한 단면도이다.2 is a schematic cross-sectional view of an organic light emitting diode according to the related art.

도 3은 도 2의 "A"부의 확대 단면도로서, 종래기술에 따른 플렉서블 유기전계 발광소자의 확대 단면도이다.3 is an enlarged cross-sectional view of a portion “A” of FIG. 2 and is an enlarged cross-sectional view of a flexible organic light emitting diode according to the related art.

도 1 내지 3을 참조하면, 종래기술에 따른 플렉서블 유기전계 발광소자(10)는 기판 (11)에 표시영역(AA)이 정의되어 있으며, 상기 표시영역(AA) 외측으로 비표시영역 (NA)이 정의되어 있으며, 상기 표시영역(AA)에는 게이트 배선(미도시)과 데이터 배선(미도시)에 의해 포획되는 영역으로 정의되는 다수의 화소(P)가 구비되어 있으며, 상기 데이터 배선(미도시)과 나란하게 전원배선(미도시)이 구비되어 있다.1 to 3, in the flexible organic light emitting diode 10 according to the related art, a display area AA is defined on a substrate 11, and a non-display area NA is disposed outside the display area AA. The display area AA includes a plurality of pixels P defined as regions captured by a gate line (not shown) and a data line (not shown), and the data line (not shown). Parallel to the power supply is provided (not shown).

여기서, 상기 다수의 각 화소(P)에는 스위칭 박막트랜지스터(미도시) 및 구동 박막트랜지스터(미도시)가 형성되어 있다.Here, each of the plurality of pixels P is provided with a switching thin film transistor (not shown) and a driving thin film transistor (not shown).

종래기술에 따른 플렉서블 유기전계 발광소자(10)를 구체적으로 설명하면, 도 1 및 2에 도시된 바와 같이, 기판(11)에는 표시영역(AA)이 정의되어 있으며, 상기 표시영역 (AA) 외측으로 비표시영역(NA)이 정의되어 있으며, 상기 표시영역(AA)에는 게이트 배선(미도시)과 데이터 배선(미도시)에 의해 포획되는 영역으로 정의되는 다수의 화소영역(P)이 구비되어 있으며, 상기 데이터 배선(미도시)과 나란하게 전원배선(미도시)이 구비되어 있다. Referring to the flexible organic light emitting device 10 according to the related art in detail, as shown in FIGS. 1 and 2, the display area AA is defined on the substrate 11, and the outside of the display area AA is defined. The non-display area NA is defined, and the display area AA includes a plurality of pixel areas P defined as areas captured by a gate line (not shown) and a data line (not shown). In addition, a power supply wiring (not shown) is provided in parallel with the data wiring (not shown).

여기서, 상기 표시영역(AA)에는 다수의 스위칭 박막트랜지스터(STr)와 구동 박막트랜지스터(DTr)들이 형성되어 있으며, 상기 비표시영역(NA)의 기판(11)에는 스위칭 트랜지스터(STr)를 포함하는 구동회로들이 형성되어 있다. Here, a plurality of switching thin film transistors STr and driving thin film transistors DTr are formed in the display area AA, and the switching transistor STr is included in the substrate 11 of the non-display area NA. Drive circuits are formed.

도 3에 도시된 바와 같이, 상기 스위칭 박막트랜지스터(STr)와 구동 트랜지스터(DTr)는 동일한 구성으로 이루어져 있는데, 제1, 2, 3 영역(13a, 13b, 13c)으로 이루어진 반도체층(13)과 게이트 절연막(15) 및, 상기 반도체층(13) 상의 게이트 절연막(13) 상에 형성된 게이트 전극(17)과, 이 게이트 전극(17)을 포함한 게이트 절연막(13) 상에 형성되는 층간절연막(19) 상에 형성되고, 서로 이격하며 형성된 소스전극(21a) 및 드레인 전극(21b)으로 이루어진다.As shown in FIG. 3, the switching thin film transistor STr and the driving transistor DTr have the same configuration, and include the semiconductor layer 13 including the first, second, and third regions 13a, 13b, and 13c. The gate insulating film 15 and the gate electrode 17 formed on the gate insulating film 13 on the semiconductor layer 13 and the interlayer insulating film 19 formed on the gate insulating film 13 including the gate electrode 17. And a source electrode 21a and a drain electrode 21b formed on each other and spaced apart from each other.

한편, 상기 표시영역(AA)에 형성되는 상기 구동 박막트랜지스터(미도시) 및 스위칭 박막트랜지스터(미도시) 위로는 상기 구동 박막트랜지스터(미도시)의 드레인 전극(21b)을 노출시키는 드레인 콘택홀(미도시)을 갖는 층간절연막(19) 및 평탄화 막(23)이 적층되어 있다.The drain contact hole exposing the drain electrode 21b of the driving thin film transistor (not shown) is disposed on the driving thin film transistor (not shown) and the switching thin film transistor (not shown) formed in the display area AA. An interlayer insulating film 19 and planarization film 23 having a layer (not shown) are stacked.

또한, 상기 평탄화 막(23) 위로는 상기 드레인 콘택홀(미도시)을 통해 상기 구동 박막트랜지스터(미도시)의 드레인 전극(21b)과 접촉되며, 각 화소(P) 별로 분리된 형태를 가지는 애노드(anode)인 제1 전극(25)이 형성되어 있다. In addition, the planarization layer 23 is in contact with the drain electrode 21b of the driving thin film transistor (not shown) through the drain contact hole (not shown), and has an separated shape for each pixel P. A first electrode 25 which is an anode is formed.

그리고, 상기 제1 전극(25) 위로 각 화소(P)를 분리 형성하는 뱅크(29)가 형성되어 있다. 이때, 상기 뱅크(29)는 서로 인접하는 화소(P)들 사이에 배치되어 있다. 또한, 상기 뱅크(29)는 인접하는 화소(P)들 사이뿐만 아니라, 그 일부(29)는 패널 외곽부, 즉 비표시영역(NA)에도 형성되어 있다.A bank 29 is formed on the first electrode 25 to separate the pixels P. In this case, the bank 29 is disposed between the pixels P adjacent to each other. In addition, the bank 29 is formed not only between adjacent pixels P, but a part 29 of the bank 29 is also formed in the outer portion of the panel, that is, the non-display area NA.

상기 뱅크(29)로 둘러싸인 각 화소(P) 내의 상기 제1 전극(25) 위로는 각각 적, 녹 및 청색을 발광하는 유기발광 패턴(미도시)으로 구성된 유기 발광층(29)이 형성되어 있다. An organic emission layer 29 including an organic emission pattern (not shown) that emits red, green, and blue light is formed on the first electrode 25 in each pixel P surrounded by the bank 29.

또한, 상기 유기 발광층(29)과 상기 뱅크(27)의 상부에는 상기 표시영역 (AA) 전면에 캐소드(cathode)인 제2 전극(31)이 형성되어 있다. 이때, 상기 제1 전극(25)과 제2 전극(31) 및 이들 두 전극(25, 31) 사이에 개재된 유기 발광층(29)은 유기전계 발광 다이오드(E)를 이룬다. 이때, 상기 비표시영역(NA), 예를 들어 베젤영역에는 구동회로들이 배치되어 있으며, 상기 애노드전극인 제1 전극(25)과 유기발광층(29) 및 캐소드전극인 제2 전극(31)들이 형성되어 있지 않다.In addition, a second electrode 31, which is a cathode, is formed on an entire surface of the display area AA on the organic emission layer 29 and the bank 27. In this case, the organic light emitting layer 29 interposed between the first electrode 25, the second electrode 31, and the two electrodes 25 and 31 forms an organic light emitting diode (E). In this case, driving circuits are disposed in the non-display area NA, for example, the bezel area, and the first electrode 25 as the anode electrode, the organic light emitting layer 29 and the second electrode 31 as the cathode electrode are disposed. It is not formed.

한편, 상기 제2 전극(31)을 포함한 기판 전면에는 투습을 방지하기 위한 절연막으로 제1 패시베이션막(33)이 형성되어 있다. On the other hand, the first passivation film 33 is formed on the entire surface of the substrate including the second electrode 31 as an insulating film for preventing moisture permeation.

또한, 상기 제1 패시베이션막(33) 상의 표시영역(AA)에는 폴리머(polymer)와 같은 고분자 유기 물질로 이루어진 유기막(35)이 형성되어 있다. In addition, an organic layer 35 made of a polymer organic material such as a polymer is formed in the display area AA on the first passivation layer 33.

그리고, 상기 유기막(35)을 포함한 상기 제1 패시베이션막(33) 상에는 상기 유기막(35)을 통해 수분이 침투되는 것을 차단하기 위해 제2 패시베이션막(37)이 추가로 형성되어 있다.In addition, a second passivation layer 37 is further formed on the first passivation layer 33 including the organic layer 35 to block moisture from penetrating through the organic layer 35.

더욱이, 상기 제2 패시베이션막(37)을 포함한 기판 전면에는 상기 유기발광 다이오드(E)의 인캡슐레이션 및 상부 투습을 방지하기 위한 보호 필름(barrier film)(미도시)이 대향하여 위치하게 되는데, 상기 기판(11)과 보호 필름(미도시) 사이에는 점착제(Pressure Sensitive Adhesive; 이하 PSA라 칭함) (미도시)가 공기층 없이 상기 기판(11) 및 보호필름(미도시)과 완전 밀착되어 개재되어 있다. 이 때, 상기 제2 패시베이션막(37), 점착제(미도시) 및 보호필름(미도시)은 페이스 씰(face seal) 구조를 이룬다. Furthermore, a barrier film (not shown) for preventing encapsulation and upper moisture permeation of the organic light emitting diode E is disposed on the front surface of the substrate including the second passivation layer 37. A pressure sensitive adhesive (hereinafter referred to as PSA) (not shown) is interposed between the substrate 11 and the protective film (not shown) to be in close contact with the substrate 11 and the protective film (not shown) without an air layer. have. At this time, the second passivation film 37, the pressure-sensitive adhesive (not shown) and the protective film (not shown) form a face seal (face seal) structure.

이렇게 점착제(미도시)에 의해 상기 기판(11)과 보호필름(barrier film) (미도시)이 고정되어 패널 상태를 이룸으로써 종래기술에 따른 유기전계 발광소자(10)가 구성된다. Thus, the substrate 11 and the protective film (barrier film) (not shown) are fixed by an adhesive (not shown) to form a panel state, thereby forming the organic light emitting device 10 according to the prior art.

도 4는 종래기술에 따른 플렉서블 유기전계 발광소자를 벤딩하였을 때의 개략적인 단면도이다.4 is a schematic cross-sectional view when the flexible organic light emitting diode according to the prior art is bent.

도 4를 참조하면, 종래기술에 따른 플렉서블 유기전계 발광소자(10)를 벤딩하였을 때 한 지점에 스트레스(stress)가 몰리는 현상이 발생하게 된다. 특히, 평탄화 막(23)이 기판(11) 전체에 일정한 두께로 균일하게 형성되어 있기 때문에, 플렉서블 디스플레이를 위한 벤딩 적용시에 한 곳에 스트레스가 몰리는 현상이 발생하게 된다.Referring to FIG. 4, when the flexible organic light emitting diode 10 according to the related art is bent, a stress is generated at a point. In particular, since the planarization film 23 is uniformly formed with a uniform thickness all over the substrate 11, a phenomenon in which stress is concentrated in bending at the time of bending application for the flexible display occurs.

특히, 하나의 패널 내에 균일한 곡률을 갖는다면 그 변형 역시 일정하므로 큰 문제가 되지는 않지만 발광 영역에 평면과 곡면이 함께 있거나 두 개 이상의 곡률을 갖는다면 장치 내에서 위치에 따라 스트레스를 받게 된다.In particular, if the curvature is uniform in one panel, the deformation is also constant, so it is not a big problem, but if the plane and the curvature are in the light emitting area or if there are two or more curvatures, they are stressed depending on the position in the device.

도 4에서와 같이, 종래기술에 따른 유기전계 발광소자(10) 중에서 전체 발광영역이 아닌 일부 영역에만 곡률을 적용하였을 때 표시된 부분(B)에서만 스트레스를 받게 된다.As shown in FIG. 4, when the curvature is applied to only a part of the organic light emitting device 10 according to the related art, not a whole light emitting area, the stress is applied only to the indicated portion B. FIG.

도 5는 종래기술에 따른 유기전계 발광소자의 벤딩된 부분(B)에서 발생하는 크랙를 나타내는 단면 사진이다.5 is a cross-sectional view showing a crack occurring in the bent portion (B) of the organic light emitting device according to the prior art.

도 5에서와 같이, 벤딩된 부분(B)에서 크랙(crack) 등이 발생하여 화면에 치명적인 영향을 미치게 된다.As shown in FIG. 5, cracks, etc., occur in the bent portion B to have a fatal effect on the screen.

상기한 바와 같이, 종래기술에 따른 플렉서블 유기전계 발광소자의 경우에, 평탄화막의 두께를 균일하게 유지하게 되는데, 플렉서블 디스플레이를 구현하기 위해 벤딩(bending)이 적용되게 되면, 일정 부분에 스트레스(stress)를 받아 치명적인 불량을 야기시킨다. 특히, 이러한 과정에서 발광영역 자체가 아닌 일부분에만 곡률이 적용되거나, 발광영역 내의 두 개 이상의 곡률을 갖는 경우 패널 내에서 일정 부분이 받는 스트레스는 더욱더 심해지게 된다.As described above, in the case of the flexible organic light emitting device according to the related art, the thickness of the planarization layer is maintained uniformly. When bending is applied to implement the flexible display, stress is applied to a predetermined portion. Receives a fatal defect. In particular, in this process, if the curvature is applied only to a portion other than the light emitting area itself or has two or more curvatures in the light emitting area, the stress applied to a portion of the panel becomes more severe.

이에 본 발명은 종래기술의 문제점들을 해결하기 위한 것으로서, 본 발명의 목적은 평탄화 막에 곡률 반경을 가지는 다수의 오목 패턴들을 형성하여 두께 편차를 둠으로써 벤딩(bending)에 의해 발생하는 스트레스의 차이를 보정하여 벤딩시에 발생하는 불량을 개선한 플렉서블 유기전계 발광소자 및 그 제조방법을 제공함에 있다. Accordingly, the present invention is to solve the problems of the prior art, an object of the present invention is to form a plurality of concave patterns having a radius of curvature in the planarization film to leave a difference in the thickness caused by bending (bending) The present invention provides a flexible organic electroluminescent device and a method of manufacturing the same, which have corrected a defect generated during bending.

상기 목적을 달성하기 위한 본 발명에 따른 플렉서블 유기전계 발광소자는, 다수의 화소영역을 포함하는 표시영역과 이의 외측으로 비표시영역이 정의된 기판; 상기 기판상의 상기 각 화소영역 및 비표시영역에 형성된 다수의 박막트랜지스터; 상기 박막트랜지스터들을 포함한 기판 전면에 형성되고, 곡률 반경을 가지는 적어도 하나 이상의 오목 패턴을 구비한 평탄화 막; 상기 평탄화 막 상에 형성되고, 상기 표시영역의 박막트랜지스터와 연결된 제1 전극과; 상기 제1 전극을 포함한 기판의 각 화소영역 주위에 형성된 뱅크; 상기 제1 전극 위로 각 화소영역 별로 분리 형성된 유기 발광층; 상기 유기 발광층을 포함한 상기 기판 전면에 형성된 제2 전극; 상기 제2 전극을 포함한 기판 전면에 형성된 제1 패시베이션막; 상기 제1 패시베이션막 상에 형성된 유기막; 상기 유기막 및 제1 패시베이션막 상에 형성된 제2 패시베이션막; 상기 기판과 마주하며 위치한 보호필름; 및 상기 기판과 보호필름 사이에 개재되어 상기 기판과 보호필름을 접착하여 패널 상태를 이루도록 하는 점착제를 포함하여 구성되는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a flexible organic light emitting display device, including: a display area including a plurality of pixel areas and a non-display area defined outside thereof; A plurality of thin film transistors formed in the pixel area and the non-display area on the substrate; A planarization film formed on an entire surface of the substrate including the thin film transistors and having at least one concave pattern having a radius of curvature; A first electrode formed on the planarization layer and connected to the thin film transistor of the display area; A bank formed around each pixel region of the substrate including the first electrode; An organic emission layer formed on each of the pixel areas above the first electrode; A second electrode formed on an entire surface of the substrate including the organic light emitting layer; A first passivation film formed on an entire surface of the substrate including the second electrode; An organic film formed on the first passivation film; A second passivation film formed on the organic film and the first passivation film; A protective film facing the substrate; And an adhesive interposed between the substrate and the protective film to form a panel state by adhering the substrate and the protective film.

상기 목적을 달성하기 위한 본 발명에 따른 플렉서블 유기전계 발광소자 제조방법은, 다수의 화소영역을 포함하는 표시영역과 이의 외측으로 비표시영역이 정의된 기판을 제공하는 단계; 상기 기판상의 상기 각 화소영역 및 비표시영역에 다수의 박막트랜지스터를 형성하는 단계; 상기 박막트랜지스터들을 포함한 기판 전면에 곡률 반경을 가지는 적어도 하나 이상의 오목패턴을 구비한 평탄화 막을 형성하는 단계; 상기 평탄화 막 상에 상기 표시영역의 박막트랜지스터과 연결되는 제1 전극을 형성하는 단계; 상기 제1 전극을 포함한 기판의 각 화소영역 주위에 뱅크를 형성하는 단계; 상기 제1 전극 위로 각 화소영역 별로 유기 발광층을 형성하는 단계; 상기 유기 발광층을 포함한 상기 기판의 표시영역 전면에 제2 전극을 형성하는 단계; 상기 제2 전극을 포함한 기판 전면에 제1 패시베이션막과 유기막 및 제2 패시베이션막을 적층하는 단계; 상기 기판과 마주하며 위치한 보호필름을 형성하는 단계; 및 상기 기판과 보호필름 사이에 상기 기판과 보호필름을 접착하여 패널 상태를 이루도록 하는 점착제를 개재하는 단계를 포함하여 구성되는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a method of manufacturing a flexible organic light emitting device, including: providing a display area including a plurality of pixel areas and a substrate on which a non-display area is defined; Forming a plurality of thin film transistors in each of the pixel area and the non-display area on the substrate; Forming a planarization film having at least one concave pattern having a radius of curvature on the entire surface of the substrate including the thin film transistors; Forming a first electrode connected to the thin film transistor of the display area on the planarization layer; Forming a bank around each pixel region of the substrate including the first electrode; Forming an organic emission layer on each pixel area over the first electrode; Forming a second electrode over an entire display area of the substrate including the organic light emitting layer; Stacking a first passivation film, an organic film, and a second passivation film on an entire surface of the substrate including the second electrode; Forming a protective film facing the substrate; And interposing the adhesive between the substrate and the protective film to form a panel state by adhering the substrate and the protective film.

본 발명에 따른 플렉서블 유기전계 발광소자 및 그 제조방법에 따르면, 평탄화 막의 상면에 다수의 오목 패턴들을 형성하여 두께 편차를 둠으로써 이 두께의 편차를 통해 패널 내에서 일정한 부분에 받는 스트레스를 분산시켜 치명적인 불량 발생을 사전에 차단할 수 있다.According to the flexible organic light emitting device according to the present invention and a method of manufacturing the same, a plurality of concave patterns are formed on the top surface of the planarization film to make thickness variations, thereby distributing the stresses to a certain portion in the panel through the variation of the thicknesses, thereby causing a fatal effect. Defects can be prevented in advance.

또한, 본 발명에 따른 플렉서블 유기전계 발광소자 및 그 제조방법에 따르면, 평탄화 막의 상면 전체에 오목 패턴들을 형성하지 않고, 벤딩이 많이 발생하는 영역에만 적어도 하나 이상의 오목 패턴들을 형성하여 하나 이상의 곡률을 적용할 수 있게 함으로써 큰 불량없이 다양한 플렉서블 디스플레이를 적용할 수 있다.In addition, according to the flexible organic light emitting device according to the present invention and a method for manufacturing the same, one or more curvatures may be applied by forming at least one concave pattern only in a region where bending occurs a lot without forming concave patterns on the entire upper surface of the planarization film By doing so, it is possible to apply various flexible displays without major defects.

그리고, 본 발명에 따른 플렉서블 유기전계 발광소자 및 그 제조방법에 따르면, 평탄화 막의 상면에 곡률 반경이 서로 다른 오목패턴들을 형성함으로써, 벤딩시에 큰 불량없이 다양한 플렉서블 디스플레이를 적용할 수 있다. In addition, according to the flexible organic light emitting diode and the method of manufacturing the same, various flexible displays can be applied without significant defects during bending by forming concave patterns having different radii of curvature on the top surface of the planarization film.

도 1은 종래기술에 따른 플렉서블 유기전계 발광소자를 개략적으로 도시한 평면도이다.
도 2는 종래기술에 따른 플렉서블 유기전계 발광소자를 개략적으로 도시한 단면도이다.
도 3은 도 2의 "A"부의 확대 단면도로서, 종래기술에 따른 플렉서블 유기전계 발광소자의 확대 단면도이다.
도 4는 종래기술에 따른 플렉서블 유기전계 발광소자를 벤딩하였을 때의 개략적인 단면도이다.
도 5는 종래기술에 따른 유기전계 발광소자의 벤딩된 부분(B)에서 발생하는 크랙를 나타내는 단면 사진이다.
도 6은 본 발명에 따른 플렉서블 유기전계 발광소자를 개략적으로 도시한 평면도이다.
도 7은 도 6의 Ⅶ-Ⅶ선에 따른 단면도로서, 본 발명에 따른 플렉서블 유기전계 발광소자를 개략적으로 도시한 단면도이다.
도 8은 도 7의 "C"부의 확대 단면도로서, 본 발명에 따른 플렉서블 유기전계 발광소자의 확대 단면도이다.
도 9는 본 발명에 따른 플렉서블 유기전계 발광소자를 벤딩하였을 때의 개략적인 단면도이다.
도 10a 내지 10j는 본 발명에 따른 플렉서블 유기전계 발광소자의 제조 공정 단면도들이다.
1 is a plan view schematically showing a flexible organic light emitting device according to the prior art.
2 is a cross-sectional view schematically showing a flexible organic light emitting device according to the prior art.
3 is an enlarged cross-sectional view of a portion “A” of FIG. 2 and is an enlarged cross-sectional view of a flexible organic light emitting diode according to the related art.
4 is a schematic cross-sectional view when the flexible organic light emitting diode according to the prior art is bent.
5 is a cross-sectional view showing a crack occurring in the bent portion (B) of the organic light emitting device according to the prior art.
6 is a plan view schematically showing a flexible organic light emitting device according to the present invention.
FIG. 7 is a cross-sectional view taken along line VII-VII of FIG. 6, and schematically illustrates a flexible organic light emitting diode according to the present invention.
FIG. 8 is an enlarged cross-sectional view of a portion “C” of FIG. 7 and is an enlarged cross-sectional view of the flexible organic light emitting device according to the present invention.
9 is a schematic cross-sectional view when the flexible organic light emitting diode according to the present invention is bent.
10A to 10J are cross-sectional views illustrating a process of manufacturing the flexible organic light emitting diode according to the present invention.

이하, 본 발명의 바람직한 실시 예에 따른 플렉서블 유기전계 발광소자에 대해 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, a flexible organic light emitting diode according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings.

본 발명에 따른 유기전계 발광소자는 발광된 빛의 투과 방향에 따라 상부 발광방식(top emission type)과 하부 발광방식(bottom emission type)으로 나뉘게 되는데, 이하 본 발명에서는 상부 발광방식을 일례로 설명하도록 하겠다.The organic light emitting device according to the present invention is divided into a top emission type and a bottom emission type according to the transmission direction of the emitted light. Hereinafter, the top emission method will be described as an example. would.

도 6은 본 발명에 따른 플렉서블 유기전계 발광소자를 개략적으로 도시한 평면도이다. 6 is a plan view schematically showing a flexible organic light emitting device according to the present invention.

도 7은 도 6의 Ⅶ-Ⅶ선에 따른 단면도로서, 본 발명에 따른 플렉서블 유기전계 발광소자를 개략적으로 도시한 단면도이다.FIG. 7 is a cross-sectional view taken along line VII-VII of FIG. 6, and schematically illustrates a flexible organic light emitting diode according to the present invention.

도 8은 도 7의 "C"부의 확대 단면도로서, 본 발명에 따른 플렉서블 유기전계 발광소자의 확대 단면도이다.FIG. 8 is an enlarged cross-sectional view of a portion “C” of FIG. 7 and is an enlarged cross-sectional view of the flexible organic light emitting device according to the present invention.

도 6 내지 8를 참조하면, 본 발명에 따른 유기전계 발광소자(100)는, 다수의 화소(P)를 포함하는 표시영역(AA)과 이의 외측으로 비표시영역(NA)이 정의된 기판 (101); 상기 기판(101) 상의 상기 각 화소(P)에 형성된 스위칭 박막트랜지스터(미도시)와 구동 박막트랜지스터(DTr); 상기 스위칭 박막트랜지스터와 구동 박막트랜지스터(DTr)를 포함한 기판(101) 전면에 형성되고, 곡률 반경을 가지는 적어도 하나 이상의 오목패턴(119)을 구비한 평탄화 막; 상기 평탄화 막(115) 상에 형성되고, 상기 구동 박막트랜지스터(DTr)의 드레인 전극(113b)과 연결된 제1 전극 (121); 상기 제1 전극(121)을 포함한 기판의 각 화소(P) 주위에 형성된 뱅크(123); 상기 제1 전극(121) 위로 각 화소(P) 별로 분리 형성된 유기 발광층(125); 상기 유기 발광층(125)을 포함한 상기 기판 전면에 형성된 제2 전극(127); 상기 제2 전극 (127)을 포함한 기판 전면에 형성된 제1 패시베이션막(129); 상기 제1 패시베이션막(129) 상에 형성된 유기막(131); 상기 유기막(131) 및 제1 패시베이션막(129) 상에 형성된 제2 패시베이션막(133)을 포함하여 구성된다.6 to 8, the organic light emitting diode 100 according to the present invention includes a substrate in which a display area AA including a plurality of pixels P and a non-display area NA are defined outside thereof. 101); A switching thin film transistor (not shown) and a driving thin film transistor DTr formed in each of the pixels P on the substrate 101; A planarization film formed on an entire surface of the substrate 101 including the switching thin film transistor and the driving thin film transistor DTr and having at least one concave pattern 119 having a radius of curvature; A first electrode 121 formed on the planarization film 115 and connected to the drain electrode 113b of the driving thin film transistor DTr; A bank 123 formed around each pixel P of the substrate including the first electrode 121; An organic emission layer 125 formed on each of the pixels P on the first electrode 121; A second electrode 127 formed on an entire surface of the substrate including the organic emission layer 125; A first passivation film 129 formed on the entire surface of the substrate including the second electrode 127; An organic layer 131 formed on the first passivation layer 129; And a second passivation layer 133 formed on the organic layer 131 and the first passivation layer 129.

본 발명에 따른 유기전계 발광소자(100)를 구체적으로 설명하면, 도 6에 도시된 바와 같이, 상기 기판(101)에는 표시영역(AA)이 정의되어 있으며, 상기 표시영역(AA) 외측으로 비표시영역(NA)이 정의되어 있으며, 상기 표시영역(AA)에는 게이트 배선(미도시)과 데이터 배선(미도시)에 의해 포획되는 영역으로 정의되는 다수의 화소영역(P)이 구비되어 있으며, 상기 데이터 배선(미도시)과 나란하게 전원배선(미도시)이 구비되어 있다.Referring to the organic light emitting device 100 according to the present invention in detail, as shown in FIG. 6, a display area AA is defined in the substrate 101, and the display area AA is outside the display area AA. A display area NA is defined, and the display area AA includes a plurality of pixel areas P defined as areas captured by a gate line (not shown) and a data line (not shown). Power supply wiring (not shown) is provided in parallel with the data wiring (not shown).

여기서, 상기 표시영역(AA)에는 다수의 스위칭 박막트랜지스터(미도시)와 구동 박막트랜지스터(DTr)들이 형성되어 있다. Here, a plurality of switching thin film transistors (not shown) and driving thin film transistors DTr are formed in the display area AA.

상기 기판(101)으로는 유리기판 또는 플렉서블(Flexible)한 기판을 사용할 수 있는데, 플렉서블한 기판으로는 플렉서블 유기전계 발광소자(OLED)가 종이처럼 휘어져도 표시 성능을 그대로 유지할 수 있도록 유연한 특성을 갖는 플렉서블 (flexible) 유리기판이나 플라스틱 재질로 이루어진다.A glass substrate or a flexible substrate may be used as the substrate 101. The flexible substrate may have a flexible characteristic to maintain display performance even when a flexible organic light emitting diode (OLED) is bent like a paper. Made of flexible glass substrate or plastic material.

도 7 및 8을 참조하면, 상기 기판(101) 상에는 절연물질 예를 들면 무기절연물질인 산화실리콘(SiO2) 또는 질화 실리콘(SiNx)으로 이루어진 버퍼층(미도시)이 형성되어 있다. 이때, 상기 버퍼층(미도시)을 후속 공정에서 형성되는 반도체층 (103) 하부에 형성하는 이유는 상기 반도체층(103)의 결정화시에 상기 기판(101)의 내부로부터 나오는 알칼리 이온의 방출에 의한 상기 반도체층(103)의 특성 저하를 방지하기 위함이다.7 and 8, a buffer layer (not shown) made of an insulating material, for example, silicon oxide (SiO 2 ) or silicon nitride (SiNx), which is an inorganic insulating material, is formed on the substrate 101. At this time, the reason why the buffer layer (not shown) is formed below the semiconductor layer 103 formed in a subsequent process is due to the release of alkali ions emitted from the inside of the substrate 101 during crystallization of the semiconductor layer 103. This is to prevent deterioration of the characteristics of the semiconductor layer 103.

또한, 상기 버퍼층(미도시) 상부의 표시영역(AA) 내의 각 화소(P)에는 상기 구동 영역(미도시) 및 스위칭 영역(미도시)에 대응하여 각각 순수 폴리실리콘으로 이루어지며, 그 중앙부는 채널을 이루는 제1 영역(103a) 그리고 상기 제1 영역 (103a) 양 측면으로 고농도의 불순물이 도핑된 제2 영역(103b, 103c)으로 구성된 반도체층(103)이 형성되어 있다.In addition, each pixel P in the display area AA on the buffer layer (not shown) is made of pure polysilicon corresponding to the driving area (not shown) and the switching area (not shown), and the center portion thereof A semiconductor layer 103 including a first region 103a constituting a channel and second regions 103b and 103c doped with a high concentration of impurities is formed on both sides of the first region 103a.

상기 반도체층(103)을 포함한 버퍼층 상에는 게이트 절연막(105)이 형성되어 있으며, 상기 게이트 절연막(105) 위로는 상기 구동 영역(미도시) 및 스위칭 영역(미도시)에 있어 상기 각 반도체층(103)의 제1 영역(103a)에 대응하여 게이트 전극 (107)이 형성되어 있다.A gate insulating layer 105 is formed on the buffer layer including the semiconductor layer 103, and the semiconductor layer 103 is disposed above the gate insulating layer 105 in the driving region (not shown) and the switching region (not shown). The gate electrode 107 is formed to correspond to the first region 103a of.

또한, 상기 게이트 절연막(105) 위로는 상기 스위칭 영역(미도시)에 형성된 게이트 전극(107)과 연결되며 일 방향으로 연장하며 게이트 배선(미도시)이 형성되어 있다. 이때, 상기 게이트 전극(107)과 게이트 배선(미도시)은 저저항 특성을 갖는 제1 금속물질, 예를 들어 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리 합금, 몰리브덴(Mo), 몰리티타늄(MoTi) 중 어느 하나로 이루어져 단일층 구조를 가질 수도 있으며, 또는 둘 이상의 상기 제1 금속물질로 이루어짐으로써 이중 층 또는 삼중 층 구조를 가질 수도 있다. 도면에 있어서는 상기 게이트 전극(107)과 게이트 배선(미도시)이 단일 층 구조를 갖는 것을 일례로 도시하였다. In addition, the gate insulating layer 105 is connected to the gate electrode 107 formed in the switching region (not shown) and extends in one direction to form a gate wiring (not shown). In this case, the gate electrode 107 and the gate wiring (not shown) is a first metal material having low resistance, for example, aluminum (Al), aluminum alloy (AlNd), copper (Cu), copper alloy, molybdenum ( Mo) may be made of any one of the molybdenum (MoTi) may have a single layer structure, or may be made of two or more of the first metal material to have a double layer or triple layer structure. In the drawing, the gate electrode 107 and the gate wiring (not shown) are illustrated as one example.

한편, 상기 게이트 전극(107)과 게이트 배선(미도시)을 포함한 기판의 표시영역 전면에 절연물질, 예를 들어 무기절연물질인 산화실리콘(SiO2) 또는 질화 실리콘(SiNx)으로 이루어진 층간 절연막(109)이 형성되어 있다. 이때, 상기 층간 절연막(109)과 그 하부의 게이트 절연막(105)에는 상기 각 반도체층(103)의 제1 영역 (103a) 양 측면에 위치한 상기 제2 영역(103b, 103c) 각각을 노출시키는 반도체층 콘택홀(미도시)이 구비되어 있다. Meanwhile, an interlayer insulating layer made of an insulating material, for example, silicon oxide (SiO 2 ) or silicon nitride (SiNx), which is an inorganic insulating material on the entire display area of the substrate including the gate electrode 107 and the gate wiring (not shown). 109 is formed. In this case, a semiconductor exposing each of the second regions 103b and 103c positioned on both sides of the first region 103a of each semiconductor layer 103 in the interlayer insulating layer 109 and the gate insulating layer 105 under the interlayer insulating layer 109. A layer contact hole (not shown) is provided.

상기 반도체층 콘택홀(미도시)을 포함하는 상기 층간 절연막(109) 상부에는 상기 게이트 배선(미도시)과 교차하며, 상기 화소영역(P)을 정의하며 제2 금속 물질, 예를 들어 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리 합금, 몰리브덴(Mo), 몰리티타늄(MoTi), 크롬(Cr), 티타늄(Ti) 중 어느 하나 또는 둘 이상의 물질로서 이루어진 데이터배선(미도시)과, 이와 이격하여 전원배선(미도시)이 형성되어 있다. 이때, 상기 전원배선(미도시)은 상기 게이트 배선(미도시)이 형성된 층, 즉 게이트 절연막(105) 상에 상기 게이트 배선(미도시)과 이격하며 나란히 형성될 수도 있다.An upper portion of the interlayer insulating layer 109 including the semiconductor layer contact hole (not shown) intersects with the gate wiring (not shown), defines the pixel region P, and defines a second metal material, for example, aluminum ( Al), aluminum alloy (AlNd), copper (Cu), copper alloy, molybdenum (Mo), molybdenum (MoTi), chromium (Cr), titanium (Ti) or a data wiring made of one or more materials (not shown) ) And a power supply wiring (not shown) are formed apart from each other. In this case, the power line (not shown) may be formed in parallel with the gate line (not shown) on the layer on which the gate line (not shown) is formed, that is, the gate insulating layer 105.

도 8에 도시된 바와 같이, 상기 층간 절연막(109) 상의 각 구동영역 (미도시) 및 스위칭 영역(미도시)에는 서로 이격하며 상기 반도체층 콘택홀(미도시)을 통해 노출된 상기 제2 영역(103b, 103c)과 각각 접촉하며 상기 데이터 배선(미도시)과 동일한 제2 금속물질로 이루어진 소스전극(113a) 및 드레인 전극(113b)이 형성되어 있다. 이때, 상기 스위칭 영역(미도시) 및 구동영역(미도시)에 순차적으로 적층된 상기 반도체층(103)과 게이트 절연막(105) 및 게이트 전극(107)과 층간 절연막(109)과 서로 이격하며 형성된 상기 소스전극(113a) 및 드레인 전극(113b)은 구동 박막트랜지스터(DTr)를 이룬다. As shown in FIG. 8, each of the driving region (not shown) and the switching region (not shown) on the interlayer insulating layer 109 are spaced apart from each other and exposed through the semiconductor layer contact hole (not shown). A source electrode 113a and a drain electrode 113b are formed in contact with the 103b and 103c and made of the same second metal material as the data line (not shown). In this case, the semiconductor layer 103, the gate insulating layer 105, and the gate electrode 107 and the interlayer insulating layer 109 that are sequentially stacked in the switching region (not shown) and the driving region (not shown) are formed to be spaced apart from each other. The source electrode 113a and the drain electrode 113b form a driving thin film transistor DTr.

한편, 도면에 있어서는 상기 데이터배선(미도시)과 소스전극(113a) 및 드레인전극(113b)은 모두 단일 층 구조를 갖는 것을 일례로 나타내고 있지만, 이들 구성 요소는 이중 층 또는 삼중 층 구조를 이룰 수도 있다.In the drawings, the data wiring (not shown), the source electrode 113a and the drain electrode 113b all have a single layer structure, but these components may form a double layer or triple layer structure. have.

이때, 도면에는 도시하지 않았지만, 상기 구동 박막트랜지스터(DTr)와 동일한 적층 구조를 갖는 스위칭 박막트랜지스터(미도시) 또한 상기 스위칭 영역(미도시)에 형성되어 있다. 이때, 상기 스위칭 박막트랜지스터(미도시)는 상기 구동 박막트랜지스터(DTr)와 상기 게이트 배선(미도시) 및 데이터 배선(미도시)과 전기적으로 연결되어 있다. 즉, 상기 게이트 배선(미도시) 및 데이터 배선(미도시)은 각각 상기 스위칭 박막트랜지스터(미도시)의 게이트 전극(미도시) 및 소스 전극(미도시)과 연결되어 있으며, 상기 스위칭 박막트랜지스터(미도시)의 드레인 전극(미도시)은 상기 구동 박막트랜지스터(DTr)의 게이트 전극(107)과 전기적으로 연결되어 있다.In this case, although not shown in the drawing, a switching thin film transistor (not shown) having the same stacked structure as the driving thin film transistor DTr is also formed in the switching region (not shown). In this case, the switching thin film transistor (not shown) is electrically connected to the driving thin film transistor DTr, the gate line (not shown), and the data line (not shown). That is, the gate line (not shown) and the data line (not shown) are respectively connected to the gate electrode (not shown) and the source electrode (not shown) of the switching thin film transistor (not shown), the switching thin film transistor ( The drain electrode of the driving thin film transistor DTr is electrically connected to the gate electrode 107 of the driving thin film transistor DTr.

한편, 상기 구동 박막트랜지스터(DTr) 및 스위칭 박막트랜지스터(미도시)는 폴리실리콘의 반도체층(103)을 가지며, 탑 게이트 타입(Top gate type)으로 구성된 것을 일례로 나타내고 있지만, 상기 구동 스위칭 박막트랜지스터(DTr) 및 스위칭 박막트랜지스터(미도시)는 비정질 실리콘의 반도체층을 갖는 바텀 게이트 타입 (Bottom gate type)으로 구성될 수 있음은 자명하다.Meanwhile, although the driving thin film transistor DTr and the switching thin film transistor (not shown) have a semiconductor layer 103 of polysilicon and are configured as a top gate type, the driving switching thin film transistor is shown as an example. It is apparent that the DTr and the switching thin film transistor (not shown) may be configured as a bottom gate type having a semiconductor layer of amorphous silicon.

상기 구동 박막트랜지스터(DTr) 및 스위칭 박막트랜지스터가 바텀 게이트 타입으로 구성되는 경우, 그 적층 구조는 게이트 전극/ 게이트절연막/ 순수 비정질 실리콘의 액티브층과 서로 이격하며 불순물 비정질 실리콘의 오믹 콘택층으로 이루어진 반도체층과/ 서로 이격하는 소스전극 및 드레인 전극으로 이루어지게 된다. 이때, 게이트 배선은 상기 게이트 전극이 형성된 층에 상기 스위칭 박막트랜지스터의 게이트 전극과 연결되도록 형성되며, 상기 데이터 배선은 상기 스위칭 박막트랜지스터의 소스전극이 형성된 층에 상기 소스 전극과 연결되도록 형성된다.When the driving thin film transistor DTr and the switching thin film transistor have a bottom gate type, the stacked structure is a semiconductor spaced apart from an active layer of a gate electrode / gate insulating film / pure amorphous silicon and an ohmic contact layer of impurity amorphous silicon. And a source electrode and a drain electrode spaced apart from the layer. In this case, the gate line is formed to be connected to the gate electrode of the switching thin film transistor on the layer where the gate electrode is formed, and the data line is formed to be connected to the source electrode on the layer where the source electrode of the switching thin film transistor is formed.

한편, 상기 표시영역(AA)의 구동 박막트랜지스터(DTr) 및 스위칭 박막트랜지스터(미도시)을 포함한 기판 전면에는 곡률 반경을 가지는 적어도 하나 이상의 오목패턴(119)을 구비한 평탄화 막(115)이 형성되어 있다. 이때, 상기 평탄화 막 (115)으로는 절연물질, 예를 들어 산화실리콘(SiO2)과 질화 실리콘 (SiNx)을 포함하는 무기절연물질 중에서 어느 하나 또는 포토 아크릴(Photo-Acyl)을 포함하는 유기 절연물질 중에서 어느 하나를 선택하여 사용한다. 또한, 상기 평탄화 막(115)에 형성된 적어도 하나 이상의 오목패턴(119)들은 동일한 곡률 반경을 가지거나, 서로 다른 곡률 반경을 가질 수 있다. 또한, 상기 오목패턴(119)은 패널의 벤딩시에 많이 벤딩되는 영역과 대응되는 평탄화 막(115)에 적어도 하나 이상 형성될 수도 있다. 이때, 상기 평탄화 막(115)은 곡률 반경을 가지는 오목패턴(119)들이 형성됨으로써, 평면들과 곡면들이 서로 형성된다. 본 발명에서는 동일한 곡률 반경을 가지는 다수의 오목 패턴 (119)들을 구비한 평탄화 막(115)의 경우를 실례로 들어 설명한다.Meanwhile, a planarization film 115 including at least one concave pattern 119 having a radius of curvature is formed on the front surface of the substrate including the driving thin film transistor DTr and the switching thin film transistor (not shown) of the display area AA. It is. In this case, the planarization layer 115 may include an insulating material, for example, an inorganic insulating material including silicon oxide (SiO 2 ) and silicon nitride (SiNx), or an organic insulating material including photo-acyl. Any one of the materials is selected and used. In addition, the at least one concave pattern 119 formed in the planarization film 115 may have the same radius of curvature or may have a different radius of curvature. In addition, at least one concave pattern 119 may be formed in the planarization layer 115 corresponding to a region to be bent much during bending of the panel. In this case, the planarization film 115 is formed with concave patterns 119 having a radius of curvature, whereby planes and curved surfaces are formed. In the present invention, an example of the planarization film 115 having a plurality of concave patterns 119 having the same radius of curvature will be described.

또한, 상기 기판(101)의 표시영역에 대응하는 평탄화 막(115)에는 후속 공정에서 형성되는 제1 전극(121)이 상기 드레인 전극(113b)과 전기적으로 접촉시키기 위한 드레인 콘택홀(미도시)이 형성되어 있다. In addition, a drain contact hole (not shown) for electrically contacting the drain electrode 113b with the first electrode 121 formed in a subsequent process is formed in the planarization film 115 corresponding to the display area of the substrate 101. Is formed.

그리고, 상기 평탄화 막(115) 위로는 상기 드레인 콘택홀(미도시)을 통해 상기 구동 박막트랜지스터(DTr)의 드레인 전극(113b)과 접촉되며, 각 화소영역(P) 별로 분리된 형태를 가지는 제1 전극(121)이 형성되어 있다. In addition, the planarization layer 115 is in contact with the drain electrode 113b of the driving thin film transistor DTr through the drain contact hole (not shown), and has a shape separated from each pixel area P. One electrode 121 is formed.

또한, 상기 제1 전극(121) 위로는 각 화소(P)를 분리 정의하도록 절연물질 특히 예를 들어 벤소사이클로부텐(BCB), 폴리 이미드(Poly -Imide) 또는 포토아크릴(photo acryl)로 이루어진 뱅크(123)가 형성되어 있다. 이때, 상기 뱅크(123)는 각 화소(P)를 둘러싸는 형태로 상기 제1 전극(121)의 테두리와 중첩되도록 형성되어 있으며, 표시영역(AA) 전체적으로는 다수의 개구부를 갖는 격자 형태를 이루고 있다. 또한, 상기 뱅크(123)는 패널 외곽부인 비표시영역(NA)에도 형성되어 있다. In addition, the first electrode 121 is formed of an insulating material, for example, bensocyclobutene (BCB), polyimide, or photo acryl to separately define each pixel P. The bank 123 is formed. In this case, the bank 123 is formed to overlap the edge of the first electrode 121 in a form surrounding each pixel P, and forms a lattice having a plurality of openings as a whole of the display area AA. have. The bank 123 is also formed in the non-display area NA, which is an outer portion of the panel.

한편, 상기 뱅크(123)로 둘러싸인 각 화소(P) 내의 상기 제1 전극(121) 위로는 각각 적, 녹 및 청색을 발광하는 유기발광 패턴(미도시)으로 구성된 유기 발광층(125)이 형성되어 있다. 상기 유기 발광층(125)은 유기 발광물질로 이루어진 단일층으로 구성될 수도 있으며, 또는 도면에 나타나지 않았지만 발광 효율을 높이기 위해 정공주입층(hole injection layer), 정공수송층(hole transporting layer), 발광 물질층(emitting material layer), 전자 수송층 (electron transporting layer) 및 전자 주입층(electron injection layer)의 다중층으로 구성될 수도 있다.On the other hand, an organic light emitting layer 125 including an organic light emitting pattern (not shown) emitting red, green, and blue light is formed on the first electrode 121 in each pixel P surrounded by the bank 123. have. The organic light emitting layer 125 may be composed of a single layer made of an organic light emitting material or, although not shown in the drawing, in order to increase light emission efficiency, a hole injection layer, a hole transporting layer, and a light emitting material layer (emitting material layer), an electron transporting layer (electron transporting layer) and an electron injection layer (electron injection layer) may be composed of multiple layers.

또한, 상기 유기 발광층(125)과 상기 뱅크(123)를 포함한 기판의 표시영역 (AA)에는 제2 전극(127)이 형성되어 있다. 이때, 상기 제1 전극(121)과 제2 전극 (127) 및 이들 두 전극(121, 127) 사이에 개재된 유기 발광층(125)은 유기전계 발광 다이오드(E)를 이룬다. In addition, a second electrode 127 is formed in the display area AA of the substrate including the organic emission layer 125 and the bank 123. In this case, the organic light emitting layer 125 interposed between the first electrode 121 and the second electrode 127 and the two electrodes 121 and 127 forms an organic light emitting diode (E).

따라서, 상기 유기전계 발광 다이오드(E)는 선택된 색 신호에 따라 제1 전극 (121)과 제2 전극(127)으로 소정의 전압이 인가되면, 제1 전극(121)으로부터 주입된 정공과 제2 전극(127)으로부터 제공된 전자가 유기발광층(125)으로 수송되어 엑시톤(exciton)을 이루고, 이러한 엑시톤이 여기 상태에서 기저 상태로 천이 될 때 빛이 발생되어 가시광선 형태로 방출된다. 이때, 발광된 빛은 투명한 제2 전극 (127)을 통과하여 외부로 나가게 되므로, 유기전계 발광소자(100)는 임의의 화상을 구현하게 된다.Accordingly, when a predetermined voltage is applied to the first electrode 121 and the second electrode 127 according to the selected color signal, the organic light emitting diode E may have holes and second holes injected from the first electrode 121. Electrons provided from the electrode 127 are transported to the organic light emitting layer 125 to form excitons, and when such excitons transition from the excited state to the ground state, light is generated and emitted in the form of visible light. In this case, since the emitted light passes through the transparent second electrode 127 to the outside, the organic light emitting diode 100 implements an arbitrary image.

한편, 상기 제2 전극(127)을 포함한 기판 전면에는 절연물질, 특히 무기절연물질인 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 제1 패시베이션막 (129)이 형성되어 있다. 이때, 상기 제2 전극(127) 만으로는 상기 유기발광층(125)으로의 수분 침투를 완전히 억제할 수 없기 때문에, 상기 제2 전극(127) 위로 상기 제1 패시베이션막(129)을 형성함으로써 상기 유기발광층(127)으로의 수분 침투를 완전히 억제할 수 있게 된다. On the other hand, a first passivation film 129 made of an insulating material, in particular an inorganic insulating material, silicon oxide (SiO 2 ) or silicon nitride (SiNx) is formed on the entire surface of the substrate including the second electrode 127. In this case, since the penetration of moisture into the organic light emitting layer 125 cannot be completely suppressed by the second electrode 127 alone, the organic light emitting layer is formed by forming the first passivation layer 129 on the second electrode 127. It is possible to completely suppress the water penetration into 127.

또한, 상기 제1 패시베이션막(129) 상에는 폴리머(polymer)와 같은 고분자 유기 물질로 이루어진 유기막(131)이 형성되어 있다. 이때, 상기 유기막(131)을 구성하는 고분자 박막으로는 올레핀계 고분자(polyethylene, polypropylene), 폴리에틸렌테레프탈레이트(PET), 에폭시 수지(epoxy resin), 플루오르 수지(fluoro resin), 폴리실록산(polysiloxane) 등이 사용될 수 있다. In addition, an organic layer 131 formed of a polymer organic material such as a polymer is formed on the first passivation layer 129. In this case, the polymer thin film constituting the organic layer 131 may be an olefin-based polymer (polyethylene, polypropylene), polyethylene terephthalate (PET), epoxy resin, fluoro resin, polysiloxane, or the like. This can be used.

그리고, 상기 유기막(131) 및 제1 패시베이션막(129)을 포함한 기판 전면에는 상기 유기막(131)을 통해 수분이 침투되는 것을 차단하기 위해 절연물질, 예를 들어 무기절연물질인 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 제2 패시베이션막(133)이 추가로 형성되어 있다. In addition, an entire surface of the substrate including the organic layer 131 and the first passivation layer 129 may be formed of an insulating material, for example, an inorganic insulating material, such as silicon oxide, to block moisture from penetrating through the organic layer 131. A second passivation film 133 made of SiO 2 ) or silicon nitride (SiNx) is further formed.

도면에는 도시하지 않았지만, 상기 제2 패시베이션막(133)을 포함한 기판 전면에는 상기 유기발광 다이오드(E)의 인캡슐레이션을 위해 보호 필름(미도시)이 대향하여 위치하게 되는데, 상기 기판(101)과 보호 필름(미도시) 사이에는 투명하며 접착 특성을 갖는 프릿(frit), 유기절연물질, 고분자 물질 중 어느 하나로 이루어진 점착제(미도시)가 공기층 없이 상기 기판(101) 및 보호 필름(Barrier film) (미도시)과 완전 밀착되어 개재되어 있다. 이때, 본 발명에서는 상기 점착제(미도시)로는 PSA (Press Sensitive Adhesive)를 이용하는 경우를 일례로 들어 설명한다.Although not shown in the drawings, a protective film (not shown) is disposed on the front surface of the substrate including the second passivation layer 133 so as to encapsulate the organic light emitting diode (E). Between the protective film (not shown), a pressure-sensitive adhesive (not shown) made of any one of a frit, an organic insulating material, and a polymer material, which is transparent and has adhesive properties, has no air layer, and the substrate 101 and the barrier film. It is closely interposed with (not shown). In this case, in the present invention, a case using PSA (Press Sensitive Adhesive) as the adhesive (not shown) will be described as an example.

이렇게 점착제(137)에 의해 상기 기판(101)과 보호필름(Barrier film) (미도시)이 고정되어 패널 상태를 이룸으로써 본 발명에 따른 유기전계 발광소자(100)가 구성된다. As described above, the substrate 101 and the barrier film (not shown) are fixed by the adhesive 137 to form a panel, thereby forming the organic light emitting device 100 according to the present invention.

도 9는 본 발명에 따른 플렉서블 유기전계 발광소자를 벤딩하였을 때의 개략적인 단면도이다.9 is a schematic cross-sectional view when the flexible organic light emitting diode according to the present invention is bent.

도 9를 참조하면, 본 발명에 따른 플렉서블 유기전계 발광소자(100)를 벤딩하였을 때, 벤딩된 부분에 스트레스(stress)가 가해지지만, 평탄화 막(115)에는 곡률 반경을 가지는 오목패턴(119)들이 형성되어 있어, 일정한 부분, 즉 벤딩된 부분이 받는 스트레스가 분산되게 된다. 이는 상기 플렉서블 유기전계 발광소자(100)가 벤딩되더라도 상기 평탄화 막(115)에 형성된 오목패턴(119) 부분이 곡률 반경을 갖고 있기 때문에 벤딩으로 인한 어느 정도의 스트레스를 분산시켜 주는 역할을 주게 된다. 이때, 상기 곡률 반경을 가지는 오목패턴(119)은 패널이 벤딩되는 영역에 해당하는 평탄화 막(115) 부위에만 대응하여 형성시키거나, 또는 패널이 벤딩되는 영역에 무관하게 상기 평탄화 막(115)에 곡률 반경을 가지는 오목패턴(115)을 하나 또는 다수 개를 형성함으로써 다양한 플렉서블 디스플레이를 구현할 수 있다. Referring to FIG. 9, when the flexible organic light emitting diode 100 is bent, stress is applied to the bent portion, but the concave pattern 119 having a radius of curvature is applied to the planarization film 115. Are formed so that the stress applied to a certain portion, that is, the bent portion, is dispersed. Although the flexible organic electroluminescent device 100 is bent, the concave pattern 119 formed in the planarization film 115 has a radius of curvature, thereby distributing a certain amount of stress due to bending. In this case, the concave pattern 119 having the radius of curvature may be formed to correspond to a portion of the planarization film 115 corresponding to the region where the panel is bent, or may be formed on the planarization layer 115 regardless of the region where the panel is bent. By forming one or more concave patterns 115 having a radius of curvature, various flexible displays may be implemented.

따라서, 본 발명에 따른 플렉서블 유기전계 발광소자에 따르면, 평탄화 막의 상면에 다수의 오목 패턴들을 형성하여 두께 편차를 둠으로써 이 두께의 편차를 통해 패널 내에서 일정한 부분에 받는 스트레스를 분산시켜 치명적인 불량 발생을 사전에 차단할 수 있다.  Therefore, according to the flexible organic light emitting device according to the present invention, by forming a plurality of concave patterns on the top surface of the planarization film to make a thickness variation, the stress caused by a certain portion in the panel is dispersed through this thickness variation to cause fatal defects Can be blocked in advance.

또한, 본 발명에 따른 플렉서블 유기전계 발광소자에 따르면, 평탄화 막의 상면 전체에 오목 패턴들을 형성하지 않고, 벤딩이 많이 발생하는 영역에만 적어도 하나 이상의 오목 패턴들을 형성하여 하나 이상의 곡률을 적용할 수 있게 함으로써 큰 불량없이 다양한 플렉서블 디스플레이를 적용할 수 있다.In addition, according to the flexible organic light emitting device according to the present invention, at least one concave pattern may be formed only in a region where bending occurs a lot, and thus at least one curvature may be applied without forming concave patterns on the entire upper surface of the planarization film. Various flexible displays can be applied without major defects.

그리고, 본 발명에 따른 플렉서블 유기전계 발광소자에 따르면, 평탄화 막의 상면에 곡률 반경이 서로 다른 오목패턴들을 형성함으로써, 벤딩시에 큰 불량없이 다양한 플렉서블 디스플레이를 적용할 수 있다. In addition, according to the flexible organic light emitting device according to the present invention, by forming concave patterns having different radii of curvature on the top surface of the planarization layer, various flexible displays can be applied without significant defects during bending.

한편, 본 발명에 따른 플렉서블 유기전계 발광소자 제조방법에 대해 도 10a 내지 10j를 참조하여 설명하면 다음과 같다.Meanwhile, a method of manufacturing the flexible organic light emitting diode according to the present invention will be described with reference to FIGS. 10A to 10J.

도 10a 내지 10j는 본 발명에 따른 유기전계 발광소자 제조방법을 개략적으로 도시한 공정 단면도들이다.10A through 10J are cross-sectional views schematically illustrating a method of manufacturing an organic light emitting diode according to the present invention.

도 10a에 도시된 바와 같이, 표시영역(AA)과, 상기 표시영역(AA) 외측으로 비표시영역(NA)이 정의된 기판(101)을 준비한다. 이때, 상기 기판(101)은 유리기판 또는 플렉서블(Flexible) 기판을 사용하는데, 상기 플렉서블(Flexible)한 기판으로는 플렉서블 유기전계 발광소자(OLED)가 종이처럼 휘어져도 표시 성능을 그대로 유지할 수 있도록 유연한 특성을 갖는 플렉서블(flexible) 유리기판이나 플라스틱 재질로 이루어진다.As shown in FIG. 10A, a substrate 101 having a display area AA and a non-display area NA defined outside the display area AA is prepared. In this case, the substrate 101 may be a glass substrate or a flexible substrate. The flexible substrate may be flexible to maintain display performance even when the flexible organic light emitting diode (OLED) is bent like paper. It is made of flexible glass substrate or plastic material.

그 다음, 상기 기판(101) 상에 절연물질 예를 들면 무기절연물질인 산화실리콘(SiO2) 또는 질화 실리콘(SiNx)으로 이루어진 버퍼층(미도시)을 형성한다. 이때, 상기 버퍼층(미도시)을 후속 공정에서 형성되는 반도체층(103) 하부에 형성하는 이유는 상기 반도체층(103)의 결정화시에 상기 기판(101)의 내부로부터 나오는 알칼리 이온의 방출에 의한 상기 반도체층(103)의 특성 저하를 방지하기 위함이다.Next, a buffer layer (not shown) made of an insulating material, for example, silicon oxide (SiO 2 ) or silicon nitride (SiNx), which is an inorganic insulating material, is formed on the substrate 101. At this time, the reason why the buffer layer (not shown) is formed below the semiconductor layer 103 formed in a subsequent process is due to the release of alkali ions emitted from the inside of the substrate 101 during crystallization of the semiconductor layer 103. This is to prevent deterioration of the characteristics of the semiconductor layer 103.

이어서, 상기 버퍼층(미도시) 상부의 표시영역(AA) 내의 각 화소영역(P)에 상기 구동 영역(미도시) 및 스위칭 영역(미도시)과 비표시영역(NA)의 구동회로부에 대응하여 각각 순수 폴리실리콘으로 이루어지며, 그 중앙부는 채널을 이루는 제1 영역(103a) 그리고 상기 제1 영역(103a) 양 측면으로 고농도의 불순물이 도핑된 제2 영역(103b, 103c)으로 구성된 반도체층(103)을 형성한다.Subsequently, each pixel area P in the display area AA on the buffer layer (not shown) corresponds to the driving circuit part of the driving area (not shown) and the switching area (not shown) and the non-display area NA. Each of the semiconductor layers may be made of pure polysilicon, and the center portion may include a first region 103a constituting a channel and second regions 103b and 103c doped with a high concentration of impurities on both sides of the first region 103a. 103).

그 다음, 상기 반도체층(103)을 포함한 버퍼층 상에 게이트 절연막(105)을 형성하고, 상기 게이트 절연막(105) 상에 상기 구동 영역(미도시) 및 스위칭 영역(미도시)에 있어 상기 각 반도체층(103)의 제1 영역 (103a)에 대응하여 게이트 전극 (107)을 형성한다. Next, a gate insulating film 105 is formed on the buffer layer including the semiconductor layer 103, and each of the semiconductors is formed in the driving region (not shown) and the switching region (not shown) on the gate insulating film 105. The gate electrode 107 is formed corresponding to the first region 103a of the layer 103.

또한, 상기 게이트 절연막(105) 위로는 상기 스위칭 영역(미도시)에 형성된 게이트 전극(107)과 연결되며 일 방향으로 연장하며 게이트 배선(미도시)이 형성되어 있다. 이때, 상기 게이트 전극(107)과 게이트 배선(미도시)은 저저항 특성을 갖는 제1 금속물질, 예를 들어 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리 합금, 몰리브덴(Mo), 몰리티타늄(MoTi) 중 어느 하나로 이루어져 단일층 구조를 가질 수도 있으며, 또는 둘 이상의 상기 제1 금속물질로 이루어짐으로써 이중 층 또는 삼중 층 구조를 가질 수도 있다. 도면에 있어서는 상기 게이트 전극(107)과 게이트 배선(미도시)이 단일 층 구조를 갖는 것을 일례로 도시하였다. In addition, the gate insulating layer 105 is connected to the gate electrode 107 formed in the switching region (not shown) and extends in one direction to form a gate wiring (not shown). In this case, the gate electrode 107 and the gate wiring (not shown) is a first metal material having low resistance, for example, aluminum (Al), aluminum alloy (AlNd), copper (Cu), copper alloy, molybdenum ( Mo) may be made of any one of the molybdenum (MoTi) may have a single layer structure, or may be made of two or more of the first metal material to have a double layer or triple layer structure. In the drawing, the gate electrode 107 and the gate wiring (not shown) are illustrated as one example.

그 다음, 도 10b에 도시된 바와 같이, 상기 게이트 전극(107)과 게이트 배선(미도시)을 포함한 기판 전면에 절연물질, 예를 들어 무기절연물질인 산화실리콘 (SiO2) 또는 질화 실리콘(SiNx)으로 이루어진 절연막(109)을 형성한다. Next, as shown in FIG. 10B, an insulating material, for example, an inorganic insulating material, such as silicon oxide (SiO 2 ) or silicon nitride (SiNx) is formed on the entire surface of the substrate including the gate electrode 107 and the gate wiring (not shown). An insulating film 109 is formed.

이어서, 상기 절연막(109)과 그 하부의 게이트 절연막(105)을 선택적으로 패터닝하여, 상기 각 반도체층의 제1 영역(103a) 양 측면에 위치한 상기 제2 영역 (103b, 103c) 각 각을 노출시키는 반도체층 콘택홀(미도시)을 형성한다. Subsequently, the insulating layer 109 and the gate insulating layer 105 below are selectively patterned to expose each of the second regions 103b and 103c located on both sides of the first region 103a of the semiconductor layer. A semiconductor layer contact hole (not shown) is formed.

그 다음, 도면에는 도시하지 않았지만, 상기 반도체층 콘택홀(미도시)을 포함하는 상기 층간 절연막(109) 상부에 게이트 배선(미도시)과 교차하며, 상기 화소영역(P)을 정의하는 금속물질층(미도시)을 형성한다. 이때, 상기 금속물질층(미도시)은 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리 합금, 몰리브덴(Mo), 몰리티타늄(MoTi), 크롬(Cr), 티타늄(Ti) 중 어느 하나 또는 둘 이상의 물질로서 이루어진다.Next, although not shown in the figure, a metal material crossing the gate wiring (not shown) on the interlayer insulating layer 109 including the semiconductor layer contact hole (not shown) and defining the pixel region P. Form a layer (not shown). In this case, the metal material layer (not shown) is aluminum (Al), aluminum alloy (AlNd), copper (Cu), copper alloy, molybdenum (Mo), molybdenum (MoTi), chromium (Cr), titanium (Ti) As one or more than two materials.

이어서, 상기 금속물질층(미도시)을 선택적으로 패터닝하여, 게이트 배선(미도시)과 교차하며, 상기 화소영역(P)을 정의하는 데이터배선(미도시)과 데이터 구동회로배선(미도시)과, 이와 이격하여 전원배선(미도시)을 형성한다. 이때, 상기 전원배선(미도시)은 상기 게이트 배선(미도시)이 형성된 층, 즉 게이트 절연막 상에 상기 게이트 배선(미도시)과 이격하며 나란히 형성될 수도 있다.Subsequently, the metal material layer (not shown) is selectively patterned to intersect with the gate wiring (not shown), and the data wiring (not shown) and the data driving circuit wiring (not shown) defining the pixel area P are formed. And, apart from this to form a power wiring (not shown). In this case, the power line (not shown) may be formed in parallel with the gate line (not shown) on the layer where the gate line (not shown) is formed, that is, the gate insulating layer.

그리고, 상기 데이터 배선(미도시) 형성시에, 상기 절연막(109) 위로 상기 각 구동영역(미도시) 및 스위칭 영역(미도시)에 서로 이격하며 상기 반도체층 콘택홀(미도시)을 통해 노출된 상기 제2 영역(103b, 103c)과 각각 접촉하며 상기 데이터 배선(미도시)과 동일한 금속물질로 이루어진 소스전극(113a) 및 드레인전극 (113b)을 동시에 형성한다. 이때, 상기 구동영역(미도시)에 순차적으로 적층된 상기 반도체층(103)과 게이트 절연막(105) 및 게이트 전극(107)과 층간 절연막(109)과 서로 이격하며 형성된 상기 소스전극(113a) 및 드레인 전극(113b)은 구동 박막트랜지스터(DTr)를 이룬다.When the data line is formed, the insulating layer 109 is spaced apart from each other in the driving region (not shown) and the switching region (not shown) and exposed through the semiconductor layer contact hole (not shown). Contacting the second regions 103b and 103c, respectively, and simultaneously forming a source electrode 113a and a drain electrode 113b made of the same metal material as the data line (not shown). In this case, the source electrode 113a formed to be spaced apart from the semiconductor layer 103, the gate insulating layer 105, the gate electrode 107, and the interlayer insulating layer 109 sequentially stacked in the driving region (not shown), and The drain electrode 113b forms a driving thin film transistor DTr.

한편, 도면에 있어서는 상기 데이터배선(미도시)과 소스전극(113a) 및 드레인 전극(113b)은 모두 단일 층 구조를 갖는 것을 일례로 나타내고 있지만, 이들 구성 요소는 이중 층 또는 삼중 층 구조를 이룰 수도 있다.In the drawings, the data wiring (not shown), the source electrode 113a, and the drain electrode 113b all have a single layer structure, but these components may form a double layer or triple layer structure. have.

이때, 상기 구동 박막트랜지스터(DTr)와 동일한 적층 구조를 갖는 스위칭 박막트랜지스터(미도시) 또한 상기 표시영역(AA)의 스위칭 영역(미도시) 및 비표시영역(NA)의 구동회로부에 형성되어 있다. 이때, 상기 표시영역(NA)의 스위칭 박막트랜지스터(미도시)는 상기 구동 박막트랜지스터(DTr)와 상기 게이트 배선(미도시) 및 데이터 배선(113)과 전기적으로 연결되어 있다. 즉, 상기 게이트 배선(미도시) 및 데이터 배선(미도시)은 각각 상기 스위칭 박막트랜지스터(미도시)의 게이트 전극(미도시) 및 소스 전극(미도시)과 연결되어 있으며, 상기 스위칭 박막트랜지스터 (미도시)의 드레인 전극(미도시)은 상기 구동 박막트랜지스터(DTr)의 게이트 전극 (107)과 전기적으로 연결되어 있다.In this case, a switching thin film transistor (not shown) having the same stacked structure as the driving thin film transistor DTr is also formed in the driving circuit portion of the switching area (not shown) and the non-display area NA of the display area AA. . In this case, the switching thin film transistor (not shown) of the display area NA is electrically connected to the driving thin film transistor DTr, the gate line (not shown), and the data line 113. That is, the gate line (not shown) and the data line (not shown) are respectively connected to the gate electrode (not shown) and the source electrode (not shown) of the switching thin film transistor (not shown), the switching thin film transistor ( The drain electrode of the driving thin film transistor DTr is electrically connected to the gate electrode 107 of the driving thin film transistor DTr.

한편, 상기 구동 박막트랜지스터(DTr) 및 스위칭 박막트랜지스터(미도시)과 비표시영역(NA)의 스위칭 박막트랜지스터(미도시)는 폴리실리콘의 반도체층(103)을 가지며, 탑 게이트 타입(Top gate type)으로 구성된 것을 일례로 나타내고 있지만, 상기 구동 스위칭 박막트랜지스터(DTr) 및 스위칭 박막트랜지스터(미도시)는 비정질 실리콘의 반도체층을 갖는 바텀 게이트 타입(Bottom gate type)으로 구성될 수 있음은 자명하다.Meanwhile, the driving thin film transistor DTr, the switching thin film transistor (not shown), and the switching thin film transistor (not shown) of the non-display area NA have a semiconductor layer 103 of polysilicon, and have a top gate type (Top gate). type), the driving switching thin film transistor DTr and the switching thin film transistor (not shown) may be configured as a bottom gate type having a semiconductor layer of amorphous silicon. .

상기 구동 박막트랜지스터(DTr) 및 스위칭 박막트랜지스터(미도시)가 바텀 게이트 타입으로 구성되는 경우, 그 적층 구조는 게이트 전극/ 게이트절연막/ 순수 비정질 실리콘의 액티브층과 서로 이격하며 불순물 비정질 실리콘의 오믹 콘택층으로 이루어진 반도체층과 서로 이격하는 소스전극 및 드레인 전극으로 이루어지게 된다. 이때, 게이트 배선은 상기 게이트 전극이 형성된 층에 상기 스위칭 박막트랜지스터의 게이트 전극과 연결되도록 형성되며, 상기 데이터 배선은 상기 스위칭 박막트랜지스터의 소스전극이 형성된 층에 상기 소스 전극과 연결되도록 형성된다.When the driving thin film transistor DTr and the switching thin film transistor (not shown) have a bottom gate type, the stacked structure is spaced apart from the active layer of the gate electrode / gate insulating film / pure amorphous silicon and is an ohmic contact of impurity amorphous silicon. The semiconductor layer is composed of a layer and a source electrode and a drain electrode spaced apart from each other. In this case, the gate line is formed to be connected to the gate electrode of the switching thin film transistor on the layer where the gate electrode is formed, and the data line is formed to be connected to the source electrode on the layer where the source electrode of the switching thin film transistor is formed.

그 다음, 도 10c에 도시된 바와 같이, 상기 구동 박막트랜지스터(DTr) 및 스위칭 박막트랜지스터(미도시) 와 비표시영역(NA)의 구동회로부 내의 스위칭 박막트랜지스터(STr) 위로는 평탄화 막(115)을 형성한다. 이때, 상기 평탄화 막(115)으로는 절연물질, 예를 들어 산화실리콘(SiO2)과 질화 실리콘(SiNx)을 포함하는 무기절연물질 중에서 어느 하나 또는 포토 아크릴(Photo-Acyl)을 포함하는 유기 절연물질 중에서 어느 하나를 선택하여 사용한다. 본 발명에서는 유기 절연물질을 이용하여 평탄화 막(115)을 형성하는 경우를 실례로 들어 설명한다. Next, as shown in FIG. 10C, the planarization film 115 is disposed on the driving thin film transistor DTr, the switching thin film transistor (not shown), and the switching thin film transistor STr in the driving circuit portion of the non-display area NA. To form. In this case, the planarization layer 115 may include an insulating material, for example, an inorganic insulating material including silicon oxide (SiO 2 ) and silicon nitride (SiNx), or an organic insulating material including photo-acyl. Any one of the materials is selected and used. In the present invention, the case where the planarization film 115 is formed using an organic insulating material will be described as an example.

이어서, 도 10d에 도시된 바와 같이, 회절 마스크인 하프톤 마스크(Half-Ton mask; 미도시)를 이용하여, 상기 평탄화 막(115)을 노광 및 현상 공정을 거친 후 선택적으로 패터닝하여, 상기 기판(101)의 표시영역에 대응하는 평탄화 막(115)에 후속 공정에서 형성되는 제1 전극(미도시, 도 10e의 121 참조)이 상기 드레인 전극 (113b)과 전기적으로 접촉시키기 위한 드레인 콘택홀(117)과 함께, 곡률 반경을 갖는 다수의 오목패턴(119)을 형성한다. 이때, 상기 평탄화 막(115)은 감광성을 띄는 유기 절연물질로 구성되어 있기 때문에 노광 공정시에 별도의 포토레지스트 (photoresist)와 같은 층을 형성하지 않아도 된다. 또한, 회절 마스크로 상기 하프톤 마스크(Half-Ton mask; 미도시) 이외에 슬릿 마스크(slit mask) 또는 기타 회절 특성을 이용하는 마스크를 사용할 수도 있다. Subsequently, as shown in FIG. 10D, the planarization film 115 is selectively patterned after exposure and development using a half-tone mask (not shown), which is a diffraction mask, to form the substrate. A drain contact hole for electrically contacting the drain electrode 113b with a first electrode (not shown in FIG. 10E) (see FIG. 10E) formed in the planarization film 115 corresponding to the display area of 101 may be electrically contacted with the drain electrode 113b. Together with 117, a plurality of concave patterns 119 having a radius of curvature are formed. In this case, since the planarization film 115 is made of an organic insulating material exhibiting photosensitivity, a layer such as a photoresist may not be formed during the exposure process. In addition, as a diffraction mask, a slit mask or a mask using other diffraction characteristics may be used in addition to the half-tone mask (not shown).

상기 하프톤 마스크(미도시)를 이용한 노광 공정시에, 상기 드레인 콘택홀 (117)이 형성될 상기 평탄화 막(115) 부위와 대응하는 하프톤 마스크(미도시)에는 별도의 광차단막 패턴(미도시)이 형성되어 있지 않으며, 상기 오목 패턴(119)이 형성될 상기 평탄화 막(115) 부위와 대응하는 하프톤 마스크(미도시)에는 반투과 패턴(미도시)이 형성된다. 이때, 상기 하프톤 마스크를 이용한 노광 공정시에, 상기 드레인 콘택홀(117)이 형성될 상기 평탄화 막(115) 부위와 대응하는 하프톤 마스크 (미도시)로는 광이 직접 통과되어 상기 평탄화 막(115)에 투과되고, 상기 오목 패턴(119)이 형성될 상기 평탄화 막(115) 부위와 대응하는 하프톤 마스크(미도시)의 광차단 패턴(미도시)으로는 광이 반투과 됨으로써, 상기 노광후 현상 공정을 통해, 상기 평탄화 막(115)에 드레인 콘택홀(117)과 함께 곡률 반경을 가지는 오목패턴 (119)들이 형성된다. 그러나, 상기 드레인 콘택홀(117)과 곡률 반경을 가지는 오목패턴(119)들을 형성하는 방법으로는, 상기 하프톤 마스크를 이용한 노광 방법 이외에 다른 노광 방법을 이용할 수도 있다. During the exposure process using the halftone mask (not shown), a separate light blocking film pattern (not shown) is formed on the halftone mask (not shown) corresponding to the portion of the planarization film 115 where the drain contact hole 117 is to be formed. Is not formed, and a semi-transmissive pattern (not shown) is formed in the halftone mask (not shown) corresponding to the portion of the planarization film 115 where the concave pattern 119 is to be formed. At this time, during the exposure process using the halftone mask, light passes directly through a halftone mask (not shown) corresponding to a portion of the planarization film 115 where the drain contact hole 117 is to be formed, thereby allowing the planarization film ( The light is transflected through the light blocking pattern (not shown) of the halftone mask (not shown) that is transmitted through the light source 115 and corresponds to the portion of the planarization film 115 where the concave pattern 119 is to be formed. Through the post-development process, concave patterns 119 having a radius of curvature are formed in the planarization film 115 together with the drain contact hole 117. However, as the method of forming the concave patterns 119 having the radius of curvature of the drain contact hole 117, an exposure method other than the exposure method using the halftone mask may be used.

한편, 상기 평탄화 막(115)에 형성된 적어도 하나 이상의 오목패턴(119)들은 동일한 곡률 반경을 가지거나, 서로 다른 곡률 반경을 가질 수도 있다. 또한, 상기 오목패턴(119)은 패널의 벤딩시에 많이 벤딩되는 영역과 대응되는 평탄화 막(115)에 적어도 하나 이상 형성될 수도 있다. 이때, 상기 평탄화 막(115)은 곡률 반경을 가지는 오목패턴(119)들이 형성됨으로써, 평면들과 곡면들이 서로 형성된다. 본 발명에서는 평탄화 막(115)에 동일한 곡률 반경을 가지는 다수의 오목 패턴(119)들을 형성하는 경우를 실례로 들어 설명한다.Meanwhile, the at least one concave pattern 119 formed on the planarization film 115 may have the same radius of curvature or may have a different radius of curvature. In addition, at least one concave pattern 119 may be formed in the planarization layer 115 corresponding to a region to be bent much during bending of the panel. In this case, the planarization film 115 is formed with concave patterns 119 having a radius of curvature, whereby planes and curved surfaces are formed. In the present invention, a case of forming a plurality of concave patterns 119 having the same radius of curvature in the planarization film 115 will be described as an example.

그 다음, 도 10e에 도시된 바와 같이, 상기 평탄화 막(115)을 포함한 기판 전면에 금속 물질층(미도시)을 증착한 후 이 금속 물질층을 선택적으로 패터닝하여, 상기 평탄화 막(115) 위로는 상기 드레인 콘택홀(117)을 통해 상기 구동 박막트랜지스터(DTr)의 드레인 전극(113b)과 접촉되며, 각 화소영역(P) 별로 분리된 형태를 가지는 제1 전극(121)을 형성한다. 이때, 상기 금속물질층(미도시)은 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리 합금, 몰리브덴(Mo), 몰리티타늄(MoTi), 크롬(Cr), 티타늄(Ti) 중 어느 하나 또는 둘 이상의 물질로서 이루어진다.Next, as shown in FIG. 10E, a metal material layer (not shown) is deposited on the entire surface of the substrate including the planarization film 115, and then the metal material layer is selectively patterned to form the planarization film 115. The first contact 121 contacts the drain electrode 113b of the driving thin film transistor DTr through the drain contact hole 117 and forms a first electrode 121 having a separate shape for each pixel region P. Referring to FIG. In this case, the metal material layer (not shown) is aluminum (Al), aluminum alloy (AlNd), copper (Cu), copper alloy, molybdenum (Mo), molybdenum (MoTi), chromium (Cr), titanium (Ti) As one or more than two materials.

이어서, 도 10f에 도시된 바와 같이, 상기 제1 전극(121) 위로는 각 화소(P)의 경계 및 비표시영역(NA)에는 절연물질 특히 예를 들어 벤소사이클로부텐 (BCB), 폴리 이미드 (Poly -Imide) 또는 포토아크릴 (photo acryl)로 이루어진 뱅크(123)를 형성한다. 이때, 상기 뱅크(123)는 각 화소영역(P)을 둘러싸는 형태로 상기 제1 전극(121)의 테두리와 중첩되도록 형성되어 있으며, 표시영역(AA) 전체적으로는 다수의 개구부를 갖는 격자 형태를 이루고 있다. 또한, 상기 뱅크(123)는 패널 외곽부인 비표시영역(NA)에도 형성될 수 있다. Subsequently, as illustrated in FIG. 10F, an insulating material, for example, bensocyclobutene (BCB) and polyimide, is disposed on the boundary of each pixel P and the non-display area NA on the first electrode 121. A bank 123 formed of poly-imide or photo acryl is formed. In this case, the bank 123 is formed to overlap the edge of the first electrode 121 to surround each pixel area P, and has a lattice shape having a plurality of openings as a whole of the display area AA. It is coming true. In addition, the bank 123 may be formed in the non-display area NA, which is an outer portion of the panel.

그 다음, 도 10g에 도시된 바와 같이, 상기 뱅크(123)로 둘러싸인 각 화소 (P) 내의 상기 제1 전극(121) 위로는 각각 적, 녹 및 청색을 발광하는 유기발광 패턴(미도시)으로 구성된 유기 발광층(125)을 형성한다. 상기 유기 발광층(125)은 유기 발광물질로 이루어진 단일층으로 구성될 수도 있으며, 또는 도면에 나타나지 않았지만 발광 효율을 높이기 위해 정공주입층(hole injection layer), 정공수송층 (hole transporting layer), 발광 물질층(emitting material layer), 전자 수송층 (electron transporting layer) 및 전자 주입층(electron injection layer)의 다중층으로 구성될 수도 있다.Next, as shown in FIG. 10G, an organic light emitting pattern (not shown) that emits red, green, and blue colors is disposed on the first electrode 121 in each pixel P surrounded by the bank 123, respectively. The configured organic light emitting layer 125 is formed. The organic light emitting layer 125 may be composed of a single layer made of an organic light emitting material or, although not shown in the drawing, in order to increase light emission efficiency, a hole injection layer, a hole transporting layer, and a light emitting material layer (emitting material layer), an electron transporting layer (electron transporting layer) and an electron injection layer (electron injection layer) may be composed of multiple layers.

이어서, 도 10h에 도시된 바와 같이, 상기 유기 발광층(125)과 상기 뱅크 (123)를 포함한 기판 전면에, 예를 들어 ITO, IZO를 포함한 투명 도전 물질 중에서 어느 하나로 이루어진 투명 도전물질층(미도시)을 증착한 후, 이를 선택적으로 패터닝하여 상기 유기 발광층(125)과 상기 뱅크(123)를 포함한 기판의 표시영역(AA)에 제2 전극(127)을 형성한다. 이때, 상기 제1 전극(121)과 제2 전극(127) 및 이들 두 전극 (121, 127) 사이에 개재된 유기 발광층(125)은 유기전계 발광 다이오드(E)를 이룬다. Subsequently, as shown in FIG. 10H, a transparent conductive material layer (not shown) made of any one of transparent conductive materials including, for example, ITO and IZO, on the entire surface of the substrate including the organic light emitting layer 125 and the bank 123. ) Is deposited and then selectively patterned to form the second electrode 127 in the display area AA of the substrate including the organic emission layer 125 and the bank 123. In this case, the organic light emitting layer 125 interposed between the first electrode 121 and the second electrode 127 and the two electrodes 121 and 127 forms an organic light emitting diode (E).

따라서, 상기 유기전계 발광 다이오드(E)는 선택된 색 신호에 따라 제1 전극 (121)과 제2 전극(127)으로 소정의 전압이 인가되면, 제1 전극(121)으로부터 주입된 정공과 제2 전극(127)으로부터 제공된 전자가 유기발광층(125)으로 수송되어 엑시톤(exciton)을 이루고, 이러한 엑시톤이 여기 상태에서 기저 상태로 천이 될 때 빛이 발생되어 가시광선 형태로 방출된다. 이때, 발광된 빛은 투명한 제2 전극 (127)을 통과하여 외부로 나가게 되므로, 유기전계 발광소자(100)는 임의의 화상을 구현하게 된다.Accordingly, when a predetermined voltage is applied to the first electrode 121 and the second electrode 127 according to the selected color signal, the organic light emitting diode E may have holes and second holes injected from the first electrode 121. Electrons provided from the electrode 127 are transported to the organic light emitting layer 125 to form excitons, and when such excitons transition from the excited state to the ground state, light is generated and emitted in the form of visible light. In this case, since the emitted light passes through the transparent second electrode 127 to the outside, the organic light emitting diode 100 implements an arbitrary image.

그 다음, 도 10i에 도시된 바와 같이, 상기 제2 전극(127)을 포함한 기판 전면에는 절연물질, 특히 무기절연물질인 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 제1 패시베이션막(129)을 형성한다. 이때, 상기 제2 전극(127) 만으로는 상기 유기발광층(125)으로의 수분 침투를 완전히 억제할 수 없기 때문에, 상기 제2 전극(127) 위로 상기 제1 패시베이션막(129)을 형성함으로써 상기 유기발광층 (125)으로의 수분 침투를 완전히 억제할 수 있게 된다.Next, as illustrated in FIG. 10I, a first passivation film (eg, silicon oxide (SiO 2 ) or silicon nitride (SiNx), which is an insulating material, particularly an inorganic insulating material, may be formed on the entire surface of the substrate including the second electrode 127. 129). In this case, since the penetration of moisture into the organic light emitting layer 125 cannot be completely suppressed by the second electrode 127 alone, the organic light emitting layer is formed by forming the first passivation layer 129 on the second electrode 127. It is possible to completely suppress the water penetration into the 125.

이어서, 도 10j에 도시된 바와 같이, 상기 제1 패시베이션막(129) 상의 표시영역(AA)에는 폴리머(polymer)와 같은 고분자 유기 물질로 이루어진 유기막(131)을 형성한다. 이때, 상기 유기막(131)을 구성하는 고분자 박막으로는 올레핀계 고분자 (polyethylene, polypropylene), 폴리에틸렌테레프탈레이트(PET), 에폭시 수지 (epoxy resin), 플루오르 수지(fluoro resin), 폴리실록산(polysiloxane) 등이 사용될 수 있다. Next, as shown in FIG. 10J, an organic layer 131 made of a polymer organic material such as a polymer is formed in the display area AA on the first passivation layer 129. In this case, the polymer thin film constituting the organic layer 131 may be an olefin-based polymer (polyethylene, polypropylene), polyethylene terephthalate (PET), epoxy resin, fluoro resin, polysiloxane, or the like. This can be used.

그 다음, 상기 유기막(131) 및 제1 패시베이션막(129)을 포함한 기판 전면에 상기 유기막(133)을 통해 수분이 침투되는 것을 차단하기 위해 절연물질, 예를 들어 무기절연물질인 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 제2 패시베이션막(133)을 추가로 형성한다. Next, silicon oxide, which is an insulating material, for example, an inorganic insulating material, to block moisture from penetrating through the organic film 133 on the entire surface of the substrate including the organic film 131 and the first passivation film 129. A second passivation film 133 made of (SiO 2 ) or silicon nitride (SiNx) is further formed.

이어서, 도면에는 도시하지 않았지만, 상기 제2 패시베이션막(133)을 포함한 기판 전면에 상기 유기발광 다이오드(E)의 인캡슐레이션을 위해 보호 필름(미도시)을 대향하여 위치시키게 되는데, 상기 기판(101)과 보호 필름(미도시) 사이에 투명하며 접착 특성을 갖는 프릿 (frit), 유기절연물질, 고분자 물질 중 어느 하나로 이루어진 점착제(미도시)를 개재하여, 공기층 없이 상기 기판(101) 및 보호 필름 (미도시)이 완전 밀착되도록 형성함으로써, 본 발명에 따른 플렉서블 유기전계 발광소자(100) 제조 공정을 완료한다. 이때, 본 발명에서는 상기 점착제(미도시)로는 PSA(Press Sensitive Adhesive)를 이용하는 경우를 일례로 들어 설명한다.Subsequently, although not shown in the drawings, a protective film (not shown) is disposed to face the substrate including the second passivation layer 133 so as to encapsulate the organic light emitting diode E. The substrate 101 and the protective layer without an air layer through an adhesive (not shown) made of any one of a frit, an organic insulating material, and a polymer material, which is transparent and has an adhesive property between the protective film (not shown). By forming the film (not shown) to be in close contact, the process of manufacturing the flexible organic light emitting device 100 according to the present invention is completed. In this case, the present invention will be described by taking an example of using a pressure sensitive adhesive (PSA) as the pressure-sensitive adhesive (not shown).

이렇게 점착제(미도시)에 의해 상기 기판(101)과 보호필름(barrier film) (미도시)이 고정되어 패널 상태를 이루도록 한다. Thus, the substrate 101 and the barrier film (not shown) are fixed by an adhesive (not shown) to form a panel state.

따라서, 본 발명에 따른 플렉서블 유기전계 발광소자 제조방법에 따르면, 평탄화 막의 상면에 다수의 오목 패턴들을 형성하여 두께 편차를 둠으로써 이 두께의 편차를 통해 패널 내에서 일정한 부분에 받는 스트레스를 분산시켜 치명적인 불량 발생을 사전에 차단할 수 있다.Therefore, according to the method of manufacturing the flexible organic light emitting device according to the present invention, by forming a plurality of concave patterns on the top surface of the planarization film to make a thickness deviation, the stress received at a certain part in the panel through the deviation of the thickness is fatal Defects can be prevented in advance.

또한, 본 발명에 따른 플렉서블 유기전계 발광소자 제조방법에 따르면, 평탄화 막의 상면 전체에 오목 패턴들을 형성하지 않고, 벤딩이 많이 발생하는 영역에만 적어도 하나 이상의 오목 패턴들을 형성하여 하나 이상의 곡률을 적용할 수 있게 함으로써 큰 불량없이 다양한 플렉서블 디스플레이를 적용할 수 있다.In addition, according to the method of manufacturing the flexible organic light emitting device according to the present invention, one or more curvatures may be applied by forming at least one concave pattern only in a region where bending occurs a lot without forming concave patterns on the entire upper surface of the planarization film. By doing so, various flexible displays can be applied without major defects.

그리고, 본 발명에 따른 플렉서블 유기전계 발광소자 제조방법에 따르면, 평탄화 막의 상면에 곡률 반경이 서로 다른 오목패턴들을 형성함으로써, 벤딩시에 큰 불량없이 다양한 플렉서블 디스플레이를 적용할 수 있다. In addition, according to the method of manufacturing the flexible organic light emitting device according to the present invention, by forming concave patterns having different radii of curvature on the top surface of the planarization film, various flexible displays can be applied without significant defects during bending.

본 발명이 속하는 기술분야의 당업자는 상술한 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.Those skilled in the art to which the present invention pertains will understand that the above-described present invention can be implemented in other specific forms without changing the technical spirit or essential features.

그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Therefore, it is to be understood that the embodiments described above are exemplary in all respects and not restrictive. The scope of the present invention is shown by the following claims rather than the detailed description, and all changes or modifications derived from the meaning and scope of the claims and their equivalent concepts should be construed as being included in the scope of the present invention. do.

101: 기판 103: 반도체층
103a: 제1 영역 103b, 103c: 제2 영역
105: 게이트 절연막 107: 게이트 전극
109: 층간 절연막 113a: 소스 전극
113b: 드레인 전극 115: 평탄화 막
117: 드레인 콘택홀 119: 오목 패턴
121: 제1 전극 123: 뱅크
125: 유기 발광층 127: 제2 전극
129: 제1 패시베이션막 131: 유기막
133: 제2 패시베이션막 AA: 표시영역
NA: 비표시영역 P: 화소영역
101: substrate 103: semiconductor layer
103a: first region 103b, 103c: second region
105: gate insulating film 107: gate electrode
109: interlayer insulating film 113a: source electrode
113b: drain electrode 115: planarization film
117: drain contact hole 119: concave pattern
121: first electrode 123: bank
125: organic light emitting layer 127: second electrode
129: first passivation film 131: organic film
133: second passivation film AA: display area
NA: non-display area P: pixel area

Claims (9)

다수의 화소영역을 포함하는 표시영역과 이의 외측으로 비표시영역을 갖고, 적어도 복수개의 화소영역들에 걸쳐 구비되는 하나 이상의 벤딩부를 갖는 기판;
상기 기판상의 상기 각 화소영역 및 비표시영역에 형성된 다수의 박막트랜지스터;
상기 박막트랜지스터들을 포함한 상기 기판 전면에 형성되고, 상기 벤딩부에 상당한 복수개의 화소영역들에 걸쳐 상기 박막트랜지스터들에 중첩하며 표면에 곡률 반경을 가지는 오목 패턴들 상기 오목 패턴들 사이에 평면부를 구비한 평탄화 막;
상기 표시영역의 박막트랜지스터와 연결되며, 상기 평탄화 막 상에 형성된 제1 전극;
상기 제1 전극으로부터 노출된 오목 패턴들을 갖는 평탄화막 표면 및 상기 제 1 전극의 가장 자리를 덮으며, 상기 기판의 각 화소영역 주위에 형성된 뱅크;
상기 제1 전극 위로 각 화소영역 별로 분리 형성된 유기 발광층;
상기 유기 발광층을 포함한 상기 기판 전면에 형성된 제2 전극;
상기 제2 전극을 포함한 기판 전면에 형성된 제1 패시베이션막;
상기 제1 패시베이션막 상에 형성된 유기막; 및
상기 유기막 및 제1 패시베이션막 상에 형성된 제2 패시베이션막;을 포함하여 구성되는 플렉서블 유기전계 발광소자.
A substrate having a display area including a plurality of pixel areas and a non-display area outside thereof, and having at least one bending part provided over at least a plurality of pixel areas;
A plurality of thin film transistors formed in the pixel area and the non-display area on the substrate;
A concave pattern formed on an entire surface of the substrate including the thin film transistors and overlapping the thin film transistors over a plurality of pixel regions corresponding to the bending part and having a radius of curvature on a surface; Planarization film;
A first electrode connected to the thin film transistor in the display area and formed on the planarization layer;
A bank covering a surface of the planarization film having concave patterns exposed from the first electrode and an edge of the first electrode and formed around each pixel region of the substrate;
An organic emission layer formed on each of the pixel areas above the first electrode;
A second electrode formed on an entire surface of the substrate including the organic light emitting layer;
A first passivation film formed on an entire surface of the substrate including the second electrode;
An organic film formed on the first passivation film; And
And a second passivation film formed on the organic film and the first passivation film.
제1 항에 있어서, 상기 적어도 하나 이상의 오목패턴들은 동일한 곡률 반경을 가지거나 또는 다른 곡률 반경을 가진 것을 플렉서블 유기전계 발광소자.The flexible organic light emitting device of claim 1, wherein the at least one concave pattern has the same radius of curvature or has a different radius of curvature. 제1항에 있어서, 상기 평탄화 막의 상면은 비벤딩부에 대응하여 평면부만을 구비하는 것을 특징으로 하는 플렉서블 유기전계 발광소자.The flexible organic electroluminescent device according to claim 1, wherein an upper surface of the planarization film includes only a flat portion corresponding to the non-bending portion. 제1항에 있어서, 상기 기판은 플렉서블(flexible) 유리기판 및 플라스틱 재질 중에서 선택된 어느 하나로 구성되는 것을 특징으로 하는 플렉서블 유기전계 발광소자.The flexible organic electroluminescent device according to claim 1, wherein the substrate is made of any one selected from a flexible glass substrate and a plastic material. 다수의 화소영역을 포함하는 표시영역과 이의 외측으로 비표시영역을 갖고, 적어도 복수개의 화소영역들에 걸쳐 하나 이상의 벤딩부를 갖는 기판을 제공하는 단계;
상기 기판상의 상기 각 화소영역 및 비표시영역에 다수의 박막트랜지스터를 형성하는 단계;
상기 박막트랜지스터들을 포함한 상기 기판 전면에, 상기 벤딩부에 상당한 복수개의 화소영역들에 걸쳐 상기 박막트랜지스터들에 중첩하며 표면에 곡률 반경을 가지는 오목패턴들 및 상기 오목패턴들 사이에 평면부를 구비한 평탄화 막을 형성하는 단계;
상기 평탄화 막 상에 상기 표시영역의 박막트랜지스터와 연결되는 제1 전극을 형성하는 단계;
상기 제1 전극으로부터 노출된 오목 패턴들 및 상기 제 1 전극의 가장 자리를 덮으며, 상기 기판의 각 화소영역 주위에 뱅크를 형성하는 단계;
상기 제1 전극 위로 각 화소영역 별로 유기 발광층을 형성하는 단계;
상기 유기 발광층을 포함한 상기 기판의 표시영역 전면에 제2 전극을 형성하는 단계; 및
상기 제2 전극을 포함한 기판 전면에 제1 패시베이션막과 유기막 및 제2 패시베이션막을 적층하는 단계;를 포함하여 구성되는 플렉서블 유기전계 발광소자의 제조방법.
Providing a substrate having a display area including a plurality of pixel areas and a non-display area outside thereof, the substrate having at least one bending portion over at least a plurality of pixel areas;
Forming a plurality of thin film transistors in each of the pixel area and the non-display area on the substrate;
Flattening the front surface of the substrate including the thin film transistors, the concave patterns having a radius of curvature on the surface and overlapping the thin film transistors over a plurality of pixel regions corresponding to the bending portion, and a planar portion between the concave patterns. Forming a film;
Forming a first electrode connected to the thin film transistor of the display area on the planarization layer;
Forming a bank around each pixel region of the substrate, covering the concave patterns exposed from the first electrode and the edge of the first electrode;
Forming an organic emission layer on each pixel area over the first electrode;
Forming a second electrode over an entire display area of the substrate including the organic light emitting layer; And
Stacking a first passivation film, an organic film, and a second passivation film on the entire surface of the substrate including the second electrode; and manufacturing the flexible organic light emitting device.
제5 항에 있어서, 상기 적어도 하나 이상의 오목패턴들은 동일한 곡률 반경을 가지거나 또는 다른 곡률 반경을 가진 것을 플렉서블 유기전계 발광소자의 제조방법.The method of claim 5, wherein the at least one concave pattern has the same radius of curvature or has a different radius of curvature. 제5항에 있어서, 상기 평탄화 막의 상면은 비벤딩부에 대응하여 평면부만을 구비하는 것을 특징으로 하는 플렉서블 유기전계 발광소자의 제조방법.The method of claim 5, wherein the top surface of the planarization film includes only a flat portion corresponding to the non-bending portion. 제5항에 있어서, 상기 평탄화 막에 오목패턴들을 형성하는 단계는, 하프톤 마스크를 포함하는 회절 마스크 중에서 어느 하나를 이용하는 것을 특징으로 하는 플렉서블 유기전계 발광소자의 제조방법.The method of claim 5, wherein the forming of the concave patterns in the planarization layer comprises using a diffraction mask including a halftone mask. 제5항에 있어서, 상기 기판은 플렉서블(flexible) 유리기판 및 플라스틱 재질 중에서 선택된 어느 하나로 구성되는 것을 특징으로 하는 플렉서블 유기전계 발광소자의 제조방법.

The method of claim 5, wherein the substrate is formed of any one selected from a flexible glass substrate and a plastic material.

KR1020120149810A 2012-12-20 2012-12-20 Flexible organic luminescence emitted diode device and method for fabricating the same KR102016070B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120149810A KR102016070B1 (en) 2012-12-20 2012-12-20 Flexible organic luminescence emitted diode device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120149810A KR102016070B1 (en) 2012-12-20 2012-12-20 Flexible organic luminescence emitted diode device and method for fabricating the same

Publications (2)

Publication Number Publication Date
KR20140080235A KR20140080235A (en) 2014-06-30
KR102016070B1 true KR102016070B1 (en) 2019-08-29

Family

ID=51131014

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120149810A KR102016070B1 (en) 2012-12-20 2012-12-20 Flexible organic luminescence emitted diode device and method for fabricating the same

Country Status (1)

Country Link
KR (1) KR102016070B1 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101739771B1 (en) 2015-11-30 2017-05-26 엘지디스플레이 주식회사 Organic light emitting display device and method for manufacturing the same
KR102578996B1 (en) * 2016-11-30 2023-09-14 엘지디스플레이 주식회사 Organic light emitting display panel and organic light emitting display apparatus using the same
KR102728403B1 (en) * 2017-02-24 2024-11-12 삼성디스플레이 주식회사 Organic light emitting display device
CN107910335A (en) 2017-11-08 2018-04-13 武汉华星光电半导体显示技术有限公司 Flexible display panels, flexible display panels production method and display device
KR102391617B1 (en) 2017-12-29 2022-04-27 엘지디스플레이 주식회사 Flexible organic light emitting display device
US10950809B2 (en) 2018-12-21 2021-03-16 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Flexible display panel having a photoresist supporting element
CN109671762B (en) * 2018-12-21 2020-11-24 武汉华星光电半导体显示技术有限公司 Flexible display panel, method for manufacturing the same, and flexible display device
CN113826207B (en) * 2020-03-31 2024-09-10 京东方科技集团股份有限公司 Display panel and manufacturing method thereof, and display device
KR20220029966A (en) 2020-09-02 2022-03-10 엘지디스플레이 주식회사 Light emitting display apparatus

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100922785B1 (en) * 2002-08-16 2009-10-21 엘지디스플레이 주식회사 Manufacturing Method of Reflective Liquid Crystal Display

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101730609B1 (en) * 2010-10-12 2017-04-27 엘지디스플레이 주식회사 Organic electro luminescent device
KR101957147B1 (en) * 2011-06-01 2019-03-12 엘지디스플레이 주식회사 Organic electro luminescent device and method of fabricating the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100922785B1 (en) * 2002-08-16 2009-10-21 엘지디스플레이 주식회사 Manufacturing Method of Reflective Liquid Crystal Display

Also Published As

Publication number Publication date
KR20140080235A (en) 2014-06-30

Similar Documents

Publication Publication Date Title
KR101994227B1 (en) Organic light emitting diode device and method for fabricating the same
US11818924B2 (en) Flexible organic electroluminescent device and method for fabricating the same
US10411080B2 (en) Flexible organic electroluminescent device and method for fabricating the same
KR102016070B1 (en) Flexible organic luminescence emitted diode device and method for fabricating the same
US9190630B2 (en) Flexible organic electroluminescent device and method for fabricating the same
KR102028505B1 (en) Organic light-emtting diode display panel and method for fabricating the same
KR102652822B1 (en) Electroluminescent display device
KR102009802B1 (en) Flexible type organic light emitting diode device and fabricating method thereof
CN103811675B (en) Flexible organic electro-luminescence device and manufacture method thereof
KR102522533B1 (en) Organic electroluminescent device and method for fabricating the same
KR20100068644A (en) Top emission type organic electro luminescent device and method of fabricating the same
JP6223070B2 (en) Organic EL display device and method of manufacturing organic EL display device
KR102320187B1 (en) Organic light emitting display device and method for manufacturing thereof
KR102052432B1 (en) Organic electroluminescent device and method for fabricating the same
KR20110015757A (en) Organic light emitting display device and manufacturing method
KR102355605B1 (en) Organic Light Emitting Diode Display Device and Method of Fabricating the Same
KR102023944B1 (en) Organic luminescence emitted diode device and method for fabricating the same
KR102034050B1 (en) organic light-emitting dIODE DISPLAY device
KR20160058297A (en) Organic Light Emitting Diode Display Device and Method of Fabricating the Same
KR102723113B1 (en) Display Device And Method Of Fabricating The Same
KR102467218B1 (en) Display device and method for fabricating the same
KR20150058961A (en) Organic light emitting diode display device and method for fabricating the same
KR102132225B1 (en) Mask for forming organic layer, method for fabricating the same and method for fabricating flexible organic luminescence emitted diode device using the same

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20121220

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20171212

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20121220

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20181010

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20190526

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20190823

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20190826

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20220715

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20230801

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20240715

Start annual number: 6

End annual number: 6