[go: up one dir, main page]

KR102014175B1 - 플라즈마 원자층 증착법을 이용한 실리콘 질화 박막의 제조방법 - Google Patents

플라즈마 원자층 증착법을 이용한 실리콘 질화 박막의 제조방법 Download PDF

Info

Publication number
KR102014175B1
KR102014175B1 KR1020170090707A KR20170090707A KR102014175B1 KR 102014175 B1 KR102014175 B1 KR 102014175B1 KR 1020170090707 A KR1020170090707 A KR 1020170090707A KR 20170090707 A KR20170090707 A KR 20170090707A KR 102014175 B1 KR102014175 B1 KR 102014175B1
Authority
KR
South Korea
Prior art keywords
thin film
silicon nitride
plasma
nitride thin
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020170090707A
Other languages
English (en)
Other versions
KR20180010994A (ko
Inventor
장세진
이상도
박중진
김성기
양병일
박건주
박정주
석장현
이상익
김명운
Original Assignee
(주)디엔에프
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)디엔에프 filed Critical (주)디엔에프
Priority to US16/319,452 priority Critical patent/US20190249296A1/en
Priority to CN201780044836.3A priority patent/CN109478497A/zh
Priority to PCT/KR2017/007764 priority patent/WO2018016871A1/ko
Priority to JP2019503328A priority patent/JP7045360B2/ja
Publication of KR20180010994A publication Critical patent/KR20180010994A/ko
Application granted granted Critical
Publication of KR102014175B1 publication Critical patent/KR102014175B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07F—ACYCLIC, CARBOCYCLIC OR HETEROCYCLIC COMPOUNDS CONTAINING ELEMENTS OTHER THAN CARBON, HYDROGEN, HALOGEN, OXYGEN, NITROGEN, SULFUR, SELENIUM OR TELLURIUM
    • C07F7/00—Compounds containing elements of Groups 4 or 14 of the Periodic Table
    • C07F7/02—Silicon compounds
    • C07F7/08—Compounds having one or more C—Si linkages
    • C07F7/12—Organo silicon halides
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K8/00—Compositions for drilling of boreholes or wells; Compositions for treating boreholes or wells, e.g. for completion or for remedial operations
    • C09K8/02—Well-drilling compositions
    • C09K8/04—Aqueous well-drilling compositions
    • C09K8/06—Clay-free compositions
    • C09K8/12—Clay-free compositions containing synthetic organic macromolecular compounds or their precursors
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3211—Nitridation of silicon-containing layers
    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07F—ACYCLIC, CARBOCYCLIC OR HETEROCYCLIC COMPOUNDS CONTAINING ELEMENTS OTHER THAN CARBON, HYDROGEN, HALOGEN, OXYGEN, NITROGEN, SULFUR, SELENIUM OR TELLURIUM
    • C07F7/00—Compounds containing elements of Groups 4 or 14 of the Periodic Table
    • C07F7/02—Silicon compounds
    • C07F7/025—Silicon compounds without C-silicon linkages
    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07F—ACYCLIC, CARBOCYCLIC OR HETEROCYCLIC COMPOUNDS CONTAINING ELEMENTS OTHER THAN CARBON, HYDROGEN, HALOGEN, OXYGEN, NITROGEN, SULFUR, SELENIUM OR TELLURIUM
    • C07F7/00—Compounds containing elements of Groups 4 or 14 of the Periodic Table
    • C07F7/02—Silicon compounds
    • C07F7/08—Compounds having one or more C—Si linkages
    • C07F7/10—Compounds having one or more C—Si linkages containing nitrogen having a Si-N linkage
    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07F—ACYCLIC, CARBOCYCLIC OR HETEROCYCLIC COMPOUNDS CONTAINING ELEMENTS OTHER THAN CARBON, HYDROGEN, HALOGEN, OXYGEN, NITROGEN, SULFUR, SELENIUM OR TELLURIUM
    • C07F7/00—Compounds containing elements of Groups 4 or 14 of the Periodic Table
    • C07F7/02—Silicon compounds
    • C07F7/21—Cyclic compounds having at least one ring containing silicon, but no carbon in the ring

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Life Sciences & Earth Sciences (AREA)
  • Electromagnetism (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 플라즈마 원자층 증착법을 이용한 고순도 실리콘 질화 박막의 제조방법에 관한 것이다. 보다 상세하게, 본 발명은 두 단계의 플라즈마 여기 단계를 수행함으로써, 향상된 박막 효율 및 스텝 커버리지의 구현이 가능하고, 저온의 성막온도에도 불구하고 향상된 증착율로 고순도의 실리콘 질화 박막을 제공할 수 있다.

Description

플라즈마 원자층 증착법을 이용한 실리콘 질화 박막의 제조방법{The manufacturing method of the silicon nitride film by using plasma enhanced atomic layer deposition}
본 발명은 플라즈마 원자층 증착법을 이용한 실리콘 질화 박막의 제조방법에 관한 것으로, 보다 상세하게는 두 단계의 플라즈마 여기 단계를 포함하는 플라즈마 원자층 증착법을 이용한 고순도 실리콘 질화 박막의 제조방법에 관한 것이다.
실리콘 질화 박막은 불화수소(HF)에 대한 높은 내성을 가진다. 그 때문에, 메모리 및 고밀도직접회로(large scale integrated circuit: LSI) 등의 반도체 장치의 제조 공정에 있어서, 실리콘 산화 박막(SiO2) 등을 식각할 때의 식각 스토퍼층 및 게이트 전극의 저항치의 편차 증대나 도펀트의 확산 방지막 등으로 활용된다.
특히, 실리콘 질화 박막 형성에 있어 성막 온도의 저온화가 요구되고 있다. 예컨대 종래의 LPCVD(Low Pressure Chemical Vapor Deposition)법을 이용하여 실리콘 질화 박막을 성막하는 경우, 760℃에 달하는 성막온도가 요구된다. 그러나 ALD(Atomic Layer Deposition)법을 이용하여 실리콘 질화 박막을 성막하는 경우, 이 보다 낮은 성막온도를 만족시킬 수 있다.
ALD법은 임의의 성막 조건(온도, 시간 등) 하에서 성막에 이용하는 2종류(또는 그 이상)의 원료가 되는 가스를 1종류씩 교대로 기판 상에 공급하여 1 원자층 단위로 흡착시키고, 표면 반응을 이용하여 성막을 행하는 수법이다. 예를 들어, 피처리체 표면을 따라서 제1 원료 가스와 제2 원료 가스를 교대로 흐르게 하여 제1 원료 가스 중 원료 가스 분자를 처리체 표면에 흡착시키고, 이 흡착한 제1 원료 가스의 원료 가스 분자에 제2 원료 가스의 원료 가스 분자를 반응시킴으로써 1 분자층분의 두께의 막을 형성한다. 그리고. 이 스텝을 반복함으로써 피처리체 표면에 고품질 박막을 형성할 수 있다.
일본특허공개공보 제2004-281853호에는 ALD법에 의해 디클로로실란(DCS: SiH2Cl2)과 암모니아(NH3)를 교대로 공급하여 실리콘 질화막을 형성하는 방법을 개시하고 있다. 구체적으로, 상기의 방법은 암모니아를 플라즈마로 활성화한 암모니아 라디칼(NH3 *)을 공급함으로써, 300℃ 내지 600℃의 저온에서 실리콘 질화 박막을 성막하는 방법이다. 그러나 상기의 방법으로 형성된 실리콘 질화 박막은 불화수소에 대한 내성을 저하시켜버리는 요인이 되는 염소(Cl) 농도의 증가로 습윤 식각률이 크고, 이로 인해 산화막에 대한 식각 선택성(선택비)이 작다는 단점을 가진다.
상술한 실리콘 질화 박막의 불화수소에 대한 내성을 향상시키기 위해, 실리콘 질화 박막 중에 탄소원자(C)를 도입하는 방법도 생각할 수 있으나, 400℃이하의 저온 영역에서 실리콘 질화 박막 중에 탄소원자를 도입하는 것은 구조 결함의 요인이 되어, 절연 내성의 열화를 야기할 수 있다.
한국특허등록공보 제0944842호에는 ALD법에 의해 저온(390℃ 내지 410℃)에서 고응력의 실리콘 질화 박막을 형성하는 기술의 개시하고 있으나, 케미컬 리간드(chemical ligand)에 함유되어 있는 불필요한 원자인 염소 원자(Cl)가 박막 내에 잔류하여 기판 표면에서 파티클을 유발시켜 우수한 막질의 형성이 어렵다는 단점을 가진다.
미국특허등록공보 제2013-183835 호에는 낮은 온도에서 고응력의 실리콘 질화 박막을 형성하기 위한 방법 및 장치를 기재하고 있다. 그러나 높은 파워의 플라즈마를 이용하기 때문에, 실리콘을 포함하는 전구체의 분해를 유도하고 이에 의해 야기된 불순물이 포함되어 우수한 막질의 형성이 어렵다는 단점을 가진다.
따라서, 종래 실리콘 질화 박막 형성을 위한 ALD법의 문제점을 해결하기 위한 대안 기술이 필요하다.
본 출원인은 실리콘-질소 결합(Si-N 결합)을 포함하는 유기 실리콘 전구체를 이용한 두 단계의 플라즈마 여기 단계를 수행함으로써, 종래 낮은 성막 온도의 ALD법의 문제점인 박막의 낮은 응력 강도, 높은 습윤 에칭률 및 낮은 스텝 커버리지를 해결함과 동시에 향상된 생산성으로 고순도의 실리콘 질화 박막을 제공할 수 있음을 확인하여 본 발명을 완성하였다.
(특허문헌001)일본특허공개공보제2004-281853호 (특허문헌002)한국특허등록공보제0944842호 (특허문헌003)미국특허공개공보제2013-183835호
본 발명의 목적은 양호한 막질 특성을 안정적으로 유지할 수 있는 고순도 실리콘 질화 박막의 제조방법을 제공하는 것이다.
본 발명의 또 다른 목적은 불순물의 함량을 최소화함으로써, 향상된 습윤 에칭률 및 스텝 커버리지을 갖는 실리콘 질화 박막을 제공하는 것이다.
본 발명은 상술된 목적을 위해, 두 단계의 플라즈마 여기 단계를 포함하는 실리콘 질화 박막의 제조방법을 제공한다.
구체적으로, 본 발명의 일 실시예에 따른 실리콘 질화 박막의 제조방법은 기판 상에 실리콘-질소 결합(Si-N)을 포함하는 유기 실리콘 전구체를 흡착 시키는 단계; 및 제1 반응가스를 주입하면서 제1 플라즈마를 여기시킨 후 제2 반응가스를 주입하면서 제2 플라즈마를 여기시켜 하나 이상의 반응성 사이트를 제공하는 단계;를 포함하는 단위사이클을 적어도 1회 이상 수행하는 것일 수 있다.
본 발명의 일 실시예에 따른 실리콘 질화 박막의 제조방법에서, 상기 제1 반응가스는 질소가스 및 수소화가스를 혼합한 것일 수 있다.
본 발명의 일 실시예에 따른 실리콘 질화 박막의 제조방법에서, 상기 수소화가스는 수소가스(H2) 또는 질소원자(N)와 수소원자(H)를 동시에 포함하는 반응가스라면 한정되지 않으나, 좋게는 수소(H2), 암모니아(NH3) 및 하이드라진(N2H4) 등에서 선택되는 하나 또는 둘일 수 있다.
본 발명의 일 실시예에 따른 실리콘 질화 박막의 제조방법에서, 상기 제1 반응가스는 질소가스와 수소화가스를 300:1 내지 1:1의 유량비로 혼합된 것일 수 있다. 이때, 상술된 유량비로 혼합된 반응가스를 장치 내 주입하는 것이 좋으나 질소가스와 수소화가스 각각을 상술된 유량비를 만족하는 유량으로 동시에 장치 내 주입하는 것 또한 본 발명의 일 양태일 수 있다.
본 발명의 일 실시예에 따른 실리콘 질화 박막의 제조방법에서, 상기 제2 반응가스는 질소원자(N)를 포함하되 수소원자(H)는 포함하지 않는 반응가스일 수 있으며, 좋게는 질소가스일 수 있다.
본 발명의 일 실시예에 따른 실리콘 질화 박막의 제조방법에서, 상기 제1 플라즈마 및 상기 제2 플라즈마는 각각 500 W이하의 파워로 여기되는 것 일 수 있다.
본 발명의 일 실시예에 따른 실리콘 질화 박막의 제조방법에서, 상기 기판의 온도는 50 내지 400 ℃범위인 것일 수 있다.
본 발명의 일 실시예에 따른 실리콘 질화 박막의 제조방법에서, 상기 실리콘-질소 결합을 포함하는 유기 실리콘 전구체는 하기 화학식 1, 2 및 3으로 표시되는 것에서 선택되는 하나 또는 둘 이상일 수 있다.
[화학식 1]
Figure 112017068529372-pat00001
[화학식 2]
Figure 112017068529372-pat00002
[화학식 3]
Figure 112017068529372-pat00003
[상기 화학식 1, 2 및 3에서,
R1 내지 R3, R11 내지 R17, 및 R21 내지 R24는 은 각각 독립적으로 수소, (C1-C5)알킬 또는 (C2-C5)알케닐이며;
n 및 m은 각각 독립적으로 0 내지 3의 정수이고,
p는 1 내지 3의 정수이다.]
본 발명은 실리콘 질화 박막 내 존재하는 전체 원자들을 기준으로 산소 원자의 함량이 10원자% 이하이고, 실리콘-질소/실리콘-수소 면적비(Si-N/Si-H)가 90이상인 실리콘 질화 박막을 제공한다.
본 발명의 일 실시예에 따른 실리콘 질화 박막은 스텝 커버리지가 80% 이상인 것일 수 있다.
본 발명에 따르면, 두 단계의 플라즈마 여기 단계를 이용함으로써, 보다 향상된 증착율로 안정적인 실리콘 질화 박막의 형성이 가능하다. 또한 소정의 Si-N 결합을 가지는 유기 실리콘 전구체를 도입하여, 보다 낮은 성막 온도 조건에서 고품질의 Si-N 결합을 포함하는 실리콘 질화 박막을 제공할 수 있다는 장점을 가진다.
본 발명에 따르면, 보다 낮은 성막온도 조건에도 불구하고 플라즈마 여기 조건을 조정함으로써, 우수한 박막 효율의 구현은 물론 실리콘 질화 박막 내의 불순물을 최소화할 수 있다. 특히, 공정 후 대기 노출에 의한 산화를 억제하여 실리콘 질화 박막 내 산소 원자의 함량을 현저하게 낮출 수 있다.
요컨대, 본 발명에 따르면, 플라즈마 여기 단계의 각 반응가스 종류 및 이들의 유량을 적절하게 조절하여 단위사이클을 반복 수행함으로써, 목적하는 실리콘-질소 결합의 흡수 면적비(실리콘-수소 결합을 기준으로 함)를 만족하는 실리콘 질화 박막을 높은 생산성으로 제공할 수 있다. 또한 본 발명에 따른 실리콘 질화 박막은 스텝 커버리지가 우수하여, 원자층 두께의 미세 패턴을 매우 균일하게 형성할 수 있고, 향상된 습윤 에칭률(식각 내성)을 구현할 수 있다.
도 1은 본 발명에 따른 실리콘 질화 박막의 증착 방법을 도식화한 것이며,
도 2는 실시예 1 내지 8 에서 제조한 실리콘 질화 박막의 적외선 분광법을 이용하여 분석한 결과이고,
도 3은 실시예 9 및 비교예 1 내지 6에서 제조한 실리콘 질화 박막의 적외선 분광법을 이용하여 분석한 결과이고,
도 4는 실시예 1, 실시예3, 실시예7과 비교예 1, 비교예2, 비교예 6 에서 제조한 실리콘 질화 박막의 투과 전자 현미경 분석 결과이고,
도 5는 실시예3 과 비교예 2에서 제조한 실리콘 질화 박막의 불화수소에 대한 식각 특성을 평가한 것으로, 투과 전자 현미경을 이용하여 식각 전후의 두께 변화 분석한 결과이고,
도 6은 실시예 3, 실시예 5와 비교예2, 비교예4 에서 제조한 실리콘 질화 박막의 성분 분석 결과이다.
본 발명에 따른 플라즈마 강화 원자층 증착법을 이용한 실리콘 질화 박막의 제조방법에 대하여 이하 상술하나, 이때 사용되는 기술 용어 및 과학 용어에 있어서 다른 정의가 없다면, 이 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 통상적으로 이해하고 있는 의미를 가지며, 하기의 설명에서 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 설명은 생략한다.
본 발명에서의 용어, "실리콘 질화 박막"은 본 발명에 따른 후술되는 단위사이클을 반복 수행하여 제조되는 것을 의미하며, 각 단위사이클의 공정 조건 및 반복 횟수 등에 의해 목적하는 실리콘 질화 박막의 물성(예컨대, 응력 강도, 습윤 에칭률 및 스텝 커버리지 등)을 조절할 수 있다. 또한 본 발명에서의 용어, "원자층"은 상기 실리콘 질화 박막을 구성하는 단위층을 의미한다.
본 발명은 할로겐을 포함하지 않는 소정의 실리콘-질소 결합(Si-N 결합)을 가지는 유기 실리콘 전구체를 이용한 두 단계의 플라즈마 여기 단계를 수행함으로써, 높은 수준의 실리콘-질소 결합을 포함하는 실리콘 질화 박막을 제공할 수 있다. 이에, 본 발명에 따르면 보다 향상된 응력 강도를 갖는 실리콘 질화 박막을 제공할 수 있다.
또한 본 발명에 따르면 낮은 성막온도 조건에도 불구하고 공정 후 대기 노출에 의한 산화를 억제함으로써, 박막 내 산소 원소의 함량을 현저하게 줄여, 고품질의 실리콘 질화 박막을 안정적으로 제공할 수 있다.
본 발명에 따른 공정상 특징으로 인해, 실리콘 질화 박막 내의 불순물 함유량을 최소화할 수 있음은 물론 단위사이클에 의해 형성된 원자층은 후속되는 실리콘-질소 결합을 포함하는 유기 실리콘 전구체를 효과적으로 흡착시킬 수 있다.
즉, 본 발명에 따르면 단위사이클에 의해 형성된 원자층은 후속되는 실리콘-질소 결합을 포함하는 유기 실리콘 전구체와 강력하게 결합을 이룰 수 있는 하나 이상의 반응성 사이트를 제공함으로써, 보다 향상된 증착속도의 구현을 가능케 하고 뛰어난 실리콘 질화 박막의 물성을 가능케 한다. 이와 같은 효과에 있어서, 본 발명은 한 단계의 플라즈마 여기 단계를 포함하는 플라즈마 강화 원자층 증착법 대비 현저함을 보인다.
본 발명의 일 실시에에 따른 플라즈마 강화 원자층 증착에 의한 실리콘 질화 박막의 제조방법의 단위사이클은 두 단계의 플라즈마 여기 단계를 포함하는 것을 특징으로 한다.
구체적으로, 본 발명의 일 실시예에 따른 플라즈마 강화 원자층 증착에 의한 실리콘 질화 박막의 제조방법은 기판 상에 실리콘-질소 결합을 포함하는 유기 실리콘 전구체를 흡착 시키는 단계; 및 제1 반응가스를 주입하면서 제1 플라즈마를 여기시킨 후 제2 반응가스를 주입하면서 제2 플라즈마를 여기시켜 하나 이상의 반응성 사이트를 제공하는 단계;를 포함한다.
본 발명의 일 실시예에 따른 플라즈마 강화 원자층 증착에 의한 실리콘 질화 박막의 제조방법에 있어서, 상기 유기 실리콘 전구체를 흡착 시키는 단계는 50 내지 400℃ 범위의 성막온도에서 수행될 수 있다.
일 구체예로, 상기 유기 실리콘 전구체를 흡착 시키는 단계는 50 내지 350℃ 범위의 성막온도에서 수행될 수 있다.
또한 본 발명의 일 실시예에 따른 플라즈마 강화 원자층 증착에 의한 실리콘 질화 박막의 제조방법에 있어서, 상기 유기 실리콘 전구체를 흡착 시키는 단계는 향상된 박막의 응력 강도를 구현하기 위해, 350℃ 이하의 성막온도에서 후속되는 두 단계의 플라즈마 파워를 적절하게 조절할 수 있다.
일 구체예로, 상기 유기 실리콘 전구체를 흡착 시키는 단계는 0.1 내지 100torr의 증기압 하에서 수행될 수 있으며, 바람직하게는 0.1 내지 80torr, 보다 바람직하게는 1 내지 50torr의 증기압 하에서 수행될 수 있다.
본 발명의 일 실시예에 따른 상기 기판은 통상의 플라즈마 강화 원자층 증착시 사용되는 기판이라면 제한되지 않으며, 이의 비한정적인 일예로는 반도체 기판, 도전체 기판 또는 절연체 기판 등을 들 수 있다. 또한 상기 기판은 임의의 패턴이나 층이 형성된 것일 수 있다.
본 발명의 일 실시예에 따른 상기 실리콘-질소 결합을 포함하는 유기 실리콘 전구체는 실리콘-질소 결합을 포함하는 것이라면 제한되지 않으나 하기 화학식 1, 2 및 3으로 표시되는 것에서 선택되는 것이 좋다.
[화학식 1]
Figure 112017068529372-pat00004
[화학식 2]
Figure 112017068529372-pat00005
[화학식 3]
Figure 112017068529372-pat00006
[상기 화학식 1, 2 및 3에서,
R1 내지 R3, R11 내지 R17, 및 R21 내지 R24는 은 각각 독립적으로 수소, (C1-C5)알킬 또는 (C2-C5)알케닐이며;
n 및 m은 각각 독립적으로 0 내지 3의 정수이고,
p는 1 내지 3의 정수이다.]
상기 실리콘-질소 결합을 포함하는 유기 실리콘 전구체는 상온(23 ℃) 내지 40℃ 및 상압 하에서도 휘발성이 뛰어나고 반응성이 높아 400℃이하의 성막 온도에도 불구하고 플라즈마 강화 원자층 증착법에 의해 높은 증착속도의 구현이 가능할 뿐 아니라 박막의 높은 열적 안정성과 응력 강도를 구현할 수 있다.
특히, 본 발명에 따른 유기 실리콘 전구체는 두 단계의 플라즈마 여기 단계를 포함하는 단위사이클에 의해 형성된 원자층과의 강력한 결합력을 보여 현저하게 향상된 스텝 커버리지를 구현한다. 이러한 효과는 상술된 본 발명에 따른 순차적 플라즈마 발생 단계를 수행함에 따라 유도된 것으로 예상된다.
상술된 효과에 있어 보다 바람직하게, 상기 실리콘-질소 결합을 포함하는 유기 실리콘 전구체는 하기 구조에서 선택되는 것 일 수 있으나 이에 한정되는 것은 아니다.
Figure 112017068529372-pat00007
Figure 112017068529372-pat00008
Figure 112017068529372-pat00009
상기 유기 실리콘 전구체를 흡착 시키는 단계는 상기 유기 실리콘 전구체를 1 내지 90 초 동안 주입할 수 있으며, 안정적인 원자층 형성을 위한 측면에서 좋게는 1 내지 60초, 보다 좋게는 3 내지 30초 동안 주입될 수 있다.
또한 본 발명의 일 실시예에 따르면, 상기 유기 실리콘 전구체를 흡착시킨 후 퍼지단계를 더 포함할 수 있다.
상기 퍼지단계는 질소가스, 아르곤가스, 헬륨가스, 네온가스 등에서 선택되는 하나 이상의 퍼지가스를 이용할 수 있다.
일 구체예로, 상기 퍼지단계는 상기 퍼지가스를 이용하여 1 내지 1,000 초 동안 1 내지 10,000sccm(square cubic centimeters) 범위의 유량으로 주입되어 장치 내 남아 있을 수 있는 흡착되지 않은 유기 실리콘 전구체 및 임의의 불순물 등을 제거한다.
본 발명의 일 실시예에 따른 플라즈마 강화 원자층 증착에 의한 실리콘 질화 박막의 제조방법에 있어서, 상기 제1 플라즈마를 여기시키는 단계는 상기 제1 반응가스 하에서 플라즈마를 여기시켜, 상기 실리콘-질소 결합을 포함하는 유기 실리콘 전구체가 화학 흡착된 층(chemisorbed layer)의 일부 또는 전부와 반응하여 실리콘-질소 결합을 포함하는 원자층을 형성하고 이를 고정하는 역할을 한다.
본 발명의 일 실시예에 따른 제1 플라즈마를 여기시키는 단계는 질소가스(N2) 및 수소화가스가 혼합된 제1 반응가스 하에서 수행된다. 이의 단계는 후속되는 유기 실리콘 전구체와 결합하기 쉬운 특성을 부여한다.
일 구체예로, 상기 제1 반응가스는 1,000 내지 100,000sccm(square cubic centimeters) 범위의 유량으로 주입될 수 있으며, 좋게는 3,000 내지 50,000 sccm, 보다 좋게는 5,000 내지 10,000 sccm 범위의 유량으로 주입될 수 있다.
본 발명의 일 실시예에 따른 제1 플라즈마를 여기시키는 단계는 상술된 조성으로 혼합된 제1 반응가스 하에서 제1 플라즈마를 여기함으로써, 최종 형성된 실리콘 질화 박막 내 실리콘-질소 결합의 면적비를 향상시킬 수 있음은 물론 상술된 효과에 있어서 단일 반응가스를 사용한 일예 대비 현저함을 보인다.
또한 상기 제 1 반응가스 하에서 플라즈마를 여기시킴으로써, 유기 실리콘 전구체가 화학 흡착된 층과 반응하여 원자층을 형성함과 동시에 반응 후 발생되는 불순물을 수소화처리하여 제거할 수 있다.
이때, 상기 수소화가스는 수소가스 또는 질소원자(N) 및 수소원자(H)를 동시에 포함하는 반응가스라면 제한되지 않으며, 이의 비한정적인 일예로는 수소(H2), 암모니아(NH3) 및 하이드라진(N2H4) 등을 들 수 있다.
본 발명에 따른 제1 플라즈마를 여기시키는 단계는 상기 질소가스와 상기 수소화가스가 300:1 내지 1:1의 유량비로 혼합된 제1 반응가스 하에서 수행될 수 있다. 상기 범위의 유량비를 만족하는 경우, 향상된 증착속도로 우수한 스텝 커버리지의 구현이 가능하며, 이와 같은 효과의 구현에서 좋게는 250:1 내지 20:1의 유량비, 보다 좋게는 200:1 내지 50:1의 유량비를 만족하는 것일 수 있다.
또한 본 발명에 따르면, 상술된 유량비로 혼합된 반응가스를 장치 내 주입하는 것이 좋으나 질소가스와 수소화가스 각각을 상술된 유량비를 만족하는 유량으로 동시에 장치 내 주입하는 것 또한 본 발명의 일 양태일 수 있다.
상술한 본 발명에 따른 제1 플라즈마를 여기시키는 단계에서 유도되는 효과는 질소가스와 수소화가스가 혼합된 제1 반응가스 하에서 수행되는 경우 단일의 반응가스 하에서의 효과 대비 시너지를 보인다. 특히, 상기 수소화가스만을 반응가스로 채용하는 경우, 플라즈마에 의해 유발되는 과량의 수소원자 등에 의한 불순물을 형성하여 바람직하지 않다.
본 발명의 일 실시예에 따른 제1 플라즈마를 여기시키는 단계는 50 내지 400℃ 범위의 성막온도에서 수행될 수 있다. 상기 성막온도는 본 발명의 기판온도와 동일한 의미로 해석될 수 있으며, 실리콘 질화 박막의 물성 조절을 위해서 성막온도, 압력 및 플라즈마를 발생하기 위해 인가되는 전원의 파워 등을 적절하게 조절할 수 있음은 물론이다.
일 구체예로, 상기 단계는 상술된 범위의 성막온도에서 500 W이하의 파워로 제1 플라즈마를 여기시키는 단계일 수 있다.
일 구체예로, 상기 단계는 50 내지 200℃ 범위의 성막온도에서 150 W 내지 500 W 범위의 파워로 제1 플라즈마를 여기시키는 단계일 수 있다.
일 구체예로, 상기 단계는 200℃초과의 성막온도에서 50 W 내지 150 W미만의 파워로 제1 플라즈마를 여기시키는 단계일 수 있다.
본 발명의 일 실시예에 따른 제1 플라즈마를 여기시키는 단계에서, 상기 제1 플라즈마는 1 내지 120 초 동안 조사될 수 있으며, 불순물을 최소화하기 위한 측면에서 좋게는 1 내지 90 초, 보다 좋게는 3 내지 60초 동안 조사될 수 있다.
또한 본 발명의 일 실시예에 따른 상기 제1 플라즈마를 여기시키는 단계 이후 퍼지단계를 더 포함할 수 있다.
상기 퍼지단계는 상기 제1 반응가스를 이용하거나 질소가스, 아르곤가스, 헬륨가스, 네온가스 등에서 선택되는 하나 이상의 퍼지가스를 이용할 수 있다.
일 구체예로, 상기 퍼지단계는 상기 퍼지가스를 이용하여 1 내지 1,000 초 동안 1 내지 10,000sccm(square cubic centimeters) 범위의 유량으로 주입되어 장치 내 남아 있을 수 있는 미반응된 유기 실리콘 전구체 및 임의의 불순물 등을 제거한다.
본 발명의 일 실시예에 따른 플라즈마 강화 원자층 증착에 의한 실리콘 질화 박막의 제조방법에 있어서, 상기 제2 플라즈마를 여기시키는 단계는 상기 제2 반응가스 하에서 플라즈마를 발생시켜, 상기 제1 플라즈마를 여기시키는 단계에서 형성된 실리콘-질소 결합의 원자층 내의 불순물을 제거하는 역할 및 후속되는 유기 실리콘 전구체가 화학 흡착된 층과의 향상된 흡착력을 구현하기 위한 하나 이상의 반응성 사이트를 형성하는 역할을 한다. 이때, 상기 제2 반응가스는 질소원자(N)를 포함하되 수소원자(H)는 포함하지 않는 반응가스일 수 있으며, 좋게는 질소가스일 수 있다.
본 발명에 따른 두 단계의 플라즈마 여기 단계를 수행함에 따라 원자층 내에 남아 있는 불순물 결합을 질소로 치환함으로써, 보다 높은 실리콘-질소 결합의 흡수 면적비(실리콘-수소 결합을 기준으로 함)를 만족시킴과 동시에 후속되는 유기 실리콘 전구체와의 흡착력을 현저하게 향상시킬 수 있다. 특히, 원자층 내 산소 원자의 함량(원자%)을 최소화 할 수 있어 바람직하다.
일 구체예로, 상기 제2 반응가스는 1,000 내지 100,000sccm(square cubic centimeters) 범위의 유량으로 주입될 수 있으며, 좋게는 3,000 내지 50,000 sccm, 보다 좋게는 5,000 내지 10,000 sccm 범위의 유량으로 주입될 수 있다.
일 구체예로, 상기 단계는 500W이하의 파워로 제2 플라즈마를 여기시키는 단계일 수 있으며, 좋게는 50 내지 400W, 보다 좋게는 50 내지 200W 범위의 파워로 제2 플라즈마를 여기시키는 단계일 수 있다.
본 발명의 일 실시예에 따른 제2 플라즈마를 여기시키는 단계에서, 상기 제2 플라즈마는 1 내지 200 초 동안 조사될 수 있으며, 불순물을 최소화하기 위한 측면에서 좋게는 10내지 120 초, 보다 좋게는 30 내지 90초 동안 조사될 수 있다.
또한 본 발명의 일 실시예에 따른 상기 제2 플라즈마를 여기시키는 단계 이후 퍼지단계를 더 포함할 수 있다.
상기 퍼지단계는 상기 제2 반응가스를 이용하거나 아르곤가스, 헬륨가스, 네온가스 등에서 선택되는 하나 이상의 퍼지가스를 이용할 수 있다.
일 구체예로, 상기 퍼지단계는 상기 제2 반응가스 또는 상기 퍼지가스를 이용하여 1 내지 1,000 초 동안 1 내지 10,000sccm(square cubic centimeters) 범위의 유량으로 주입되어 임의의 불순물, 특히 수소원자를 효과적으로 제거한다.
본 발명의 일 실시예에 따른 플라즈마 강화 원자층 증착에 의한 실리콘 질화 박막의 제조방법의 단위사이클은 상술된 바와 같이 소정의 조성을 만족하는 반응가스를 이용하여 두 단계 플라즈마를 여기시킴으로써, 낮은 성막온도에도 불구하고 고순도의 실리콘 질화 박막을 제공할 수 있다. 또한 본 발명에 따른 실리콘 질화 박막은 강력하게 결합된 실리콘-질소 결합을 포함하여, 높은 응력 강도는 물론 물리적 특성인 식각 특성(예컨대, 습윤 에칭률) 및 스텝 커버리지를 현저하게 향상시킬 수 있다.
이때, 상기 식각 특성은 통상의 세정액 또는 산화 식각액에 대한 내성일 수 있다. 상기 세정액 또는 산화 식각액의 비한정적인 일예로는 과산화수소(H2O2), 수산화암모늄(NH4OH), 인산 수용액(aqueous H3PO4 solution), 불화수소 수용액(aqueous HF solution) 및 완충 산화 식각액(buffered oxide etch (BOE) solution) 등을 들 수 있으나 이에 한정되는 것은 아니다. 그런데, 본 발명에 따른 상기 실리콘 질화 박막은 특히 불화수소 수용액에 대한 내성이 탁월하여, 본 발명에서 의미하는 식각 내성은 불소수소 수용액 또는 및 완충 산화 식각액(buffered oxide etch (BOE) solution)에 대한 내성을 의미하는 것일 수 있으나 이에 한정되는 것은 아니다.
또한 본 발명의 일 실시예에 따른 플라즈마 강화 원자층 증착에 의한 실리콘 질화 박막의 제조방법은, 상기 유기 실리콘 전구체, 반응가스 등의 조성 변화 및 상술한 범위 내에서 이들의 공급시간을 변경하는 등으로 본 발명에 따른 제조방법을 변경할 수 있음은 물론이다.
이하, 본 발명의 일 실시예에 따른 플라즈마 강화 원자층 증착에 의한 실리콘 질화 박막의 제조방법을 통해 제조된 실리콘 질화 박막에 대하여 설명한다.
본 발명의 일 실시예에 따른 실리콘 질화 박막은 우수한 결합력으로 실리콘-질소 결합을 포함하는 원자층이 증착된 것으로, 산소원자, 수소원자, 탄소원자 등 불순물이 최소화된 고순도의 실리콘 질화 박막이다.
특히, 상기 실리콘 질화 박막은 실리콘 질화 박막 내 존재하는 전체 원자들을 기준으로 산소 원자의 함량이 10원자% 이하이고, 실리콘-질소/실리콘-수소 면적비(Si-N/Si-H)가 90이상인 것일 수 있다.
일 구체예로, 상기 실리콘 질화 박막은 산소 원자의 함량이 좋게는 0.1 내지 10원자% 범위이고, 실리콘-질소/실리콘-수소 면적비(Si-N/Si-H)가 좋게는 100 내지 400 범위인 것일 수 있다.
일 구체예로, 상기 실리콘 질화 박막은 실리콘/질소 원자조성 비율(Si/N)이 0.70 내지 0.89 범위인 고순도 실리콘 질화 박막일 수 있다.
일 구체예로, 상기 실리콘 질화 박막은 수소 원자의 함량이 0.1 내지30원자% 범위 일 수 있으며, 탄소 원자의 함량이 0 내지 0.5원자% 범위일 수 있다.
본 발명에 따르면 소정의 조성을 만족하는 반응가스를 이용하여 두 단계 플라즈마 여기 단계를 수행함으로써, 스텝 커버리지가 80% 이상인 상기 실리콘 질화 박막을 제공할 수 있다. 즉, 본 발명에 따른 실리콘 질화 박막은 공정 중 유기 실리콘 전구체의 흡착 장애 또는 흡착 방해가 일어나지 않음을 알 수 있다.
본 발명의 일 실시예에 따른 실리콘 질화 박막의 스텝 커버리지는 바람직하게 80 내지 120%인 것일 수 있으며, 보다 바람직하게 90 내지 100%인 것일 수 있으나 이에 한정되는 것은 아니다.
또한 본 발명의 일 실시예에 따른, 상기 실리콘 질화 박막은 향상된 식각 특성을 갖는다.
이하, 본 발명을 하기 실시예에 의해 더욱 구체적으로 설명한다. 그러나 이들 실시예는 본 발명에 대한 이해를 돕기 위한 것일 뿐, 어떤 의미로든 본 발명의 범위가 이들에 의해 제한되는 것은 아니다.
또한 이하 모든 실시예는 상용화된 샤워헤드 방식의 200mm 매엽식(single wafer type) ALD 장비를 사용하여 공지된 플라즈마 강화 원자층 증착법(PEALD)을 이용하여 수행하였다. 증착된 실리콘 질화 박막은 엘립소미터(Ellipsometer, M2000D, Woollam) 및 투과 전자 현미경(Transmission Electron Microscope, TEM)을 통하여 두께를 측정하고, 적외선 분광기(Infrared Spectroscopy, IFS66V/S & Hyperion 3000, Bruker Optiks), 오제 전자 분광기(Auger Electron Spectroscopy; AES, Microlab 350, Thermo Electron) 및 이차 이온 질량 분석법(Secondary Ion Mass Spectrometer, SIMS)을 이용하여 그 조성을 분석 하였다.
(실시예 1)
플라즈마 강화 원자층 증착법(PEALD)을 이용하는 통상적인 플라즈마 강화 원자층 증착(PEALD) 장치에서 실리콘 웨이퍼 기판(Si wafer)에 질소(N2)를 50 sccm 유량으로 하여, 94℃로 가열된 비스(다이메틸아미노메틸실릴) 트리메틸실릴 아민을 15초 동안 주입하여 기판상에 흡착시켜, 화학 흡착된 층을 형성한 후 질소(N2)를 6000 sccm 유량으로 32초 동안 주입하여 퍼지하였다. 상기 기판에 질소(N2)와 암모니아(NH3)를 120:1 유량비(sccm:sccm)로 혼합된 가스를 30초 동안 주입하면서, 75W 파워의 플라즈마를 발생시켜 화학 흡착된 층과 반응시킨 후 질소(N2)를 6000 sccm 유량으로 10초 동안 주입하여 퍼지하였다. 상기 기판에 질소(N2)를 6000 sccm 유량으로 60초 동안 주입하면서, 75W 파워의 플라즈마를 발생시켜 하나 이상의 반응 사이트를 형성 시킨 후 질소(N2)를 6000 sccm 유량으로 20초 동안 주입하여 퍼지 하였다.
이상의 방법을 단위사이클(1 cycle)로 하여, 240 회 반복 수행함으로써 실리콘 질화 박막을 제조하였다. 이하, 도 1과 표 1에 구체적인 증착 조건을 나타내었다.
(실시예 2 내지 9)
상기 실시예 1의 방법과 동일하게 수행하되, 하기 표 1에 구체적인 증착 조건에 따라 단위사이클을 240회 반복 수행함으로써 실리콘 질화 박막을 제조하였다.
상기 방법으로 제조된 실리콘 질화 박막의 물성을 확인하기 위해, 엘립소미터 및 투과 전자 현미경을 통하여 두께를 측정하였으며, 적외선 분광기를 이용하여 Si-N 결합 및 Si-H 결합의 분자 진동을 관찰하고, 이의 면적비를 대비하였다. 또한 오제 전자 분광기를 이용하여 상기 실리콘 질화 박막 내 실리콘원자와 질소원자의 비율 및 원소 조성을 확인하였으며, 이차 이온 질량 분석법을 이용하여 상기 실리콘 질화 박막 내 불순물(산소, 탄소, 수소 등)의 함량을 원자%로 나타내었다. 또한 불화수소에 대한 식각 내성은 저압화학기상증착방법(LPCVD)을 이용하여 770 ℃에서 비스(다이메틸아미노메틸실릴) 트리메틸실릴 아민과 암모니아를 사용하여 형성된 실리콘 질화 박막의 식각 내성(0.009Å/sec)과 비교하였다.
상기 방법으로 확인된 실리콘 질화 박막의 물성은 하기 표 3 내지 표 4, 도 2 및 도 4 내지 도 6에 도시하였다.
Figure 112017068529372-pat00010
(비교예 1 내지 6)
플라즈마 강화 원자층 증착법(PEALD)을 이용하는 통상적인 플라즈마 강화 원자층 증착(PEALD) 장치에서 실리콘 웨이퍼 기판(Si wafer)을 사용하여 하기 표 2의 증착 조건을 단위사이클(1 cycle)로 하여, 240 회 반복 수행함으로써 실리콘 질화 박막을 제조하였다.
상기 방법으로 제조된 실리콘 질화 박막의 물성은 상기 실시예 1의 방법으로 확인하였으며, 그 결과를 하기 표 3 내지 표 4, 도 3 내지 도 6에 도시하였다.
Figure 112017068529372-pat00011
Figure 112017068529372-pat00012
표 3에 나타낸 바와 같이, 본 발명에 따른 실시예의 경우 우수한 증착율은 물론 뛰어난 식각 내성으로 박막 효율이 탁월함을 확인하였다. 또한 이로부터 제조되는 박막은 높은 수준의 실리콘-질소 결합을 포함하는 것을 확인하였다.
즉, 본 발명에 따르면 두 단계의 플라즈마 여기 단계를 수행함에 따라 향상된 막질 특성을 가지는 실리콘 질화 박막을 보다 유리한 생산성으로 제공할 수 있음을 보여준다.
Figure 112017068529372-pat00013
표 4에 나타낸 바와 같이, 본 발명에 따른 실시예의 경우, 비교예 대비 깊이에 상관없이 균일한 두께의 박막을 형성하므로 균질한 박막의 특성을 가질 수 있음을 확인하였다.
Figure 112017068529372-pat00014
표 5에 나타낸 바와 같이, 본 발명에 따른 실시예의 경우 낮은 함량의 산소 및 탄소를 포함하는 실리콘 질화 박막을 형성할 수 있음을 확인하였다. 또한 실시예 5 및 6의 경우, 상대적으로 낮은 기판온도에 의해 다공성의 박막이 형성됨에 따라 높은 수소 및 산소의 함량을 가지지만 목적하는 실리콘 질화 박막의 조성비를 만족하는 실리콘 질화 박막을 형성할 수 있음을 확인하였다.
그러나, 이와 동일하게 다공성의 박막이 형성된 비교예 4 및 5의 경우 후속되는 실리콘-질소 결합의 형성이 어려워 실리콘/질소 비율(Si/N Ratio)이 현저하게 높고, 공정 후 대기노출에 의한 산화가 빨라 실시예 5 또는 6 대비 현저하게 높은 산소 함량을 나타냄을 확인하였다.
즉, 본 발명에 따르면 저온 공정 조건에도 불구하고 우수한 품질의 실리콘 질화 박막을 형성할 수 있다. 또한 실리콘 질화 박막 내 불순물의 함량을 최소화함은 물론 고순도로 실리콘-질소 결합을 포함함으로써, 뛰어난 식각 내성을 가지는 고품질의 실리콘 질화 박막을 형성하고, 우수한 스텝 커버리지 특성을 보이므로 그 활용가치가 높을 것으로 기대된다.
수많은 그리고 다양한 수정들이 본 발명의 사상으로부터 벗어남이 없이 이루어질 수 있다는 것을 통상의 기술자는 이해할 수 있을 것이다. 따라서, 본 발명의 상기 형태들은 단지 예시적인 것이며, 본 발명의 범위를 제한하려는 의도가 아니다는 것은 명백히 이해되어야 할 것이다.

Claims (13)

  1. 기판 상에 하기 화학식1 내지 화학식3에서 선택되는 유기 실리콘 전구체를 흡착 시키는 단계; 및
    질소가스 및 수소화가스를 혼합한 제1 반응가스를 주입하면서 제1 플라즈마를 여기시킨 후 제2 반응가스인 질소가스를 주입하면서 제2 플라즈마를 여기시켜 하나 이상의 반응성 사이트를 제공하는 단계; 를 포함하는 단위사이클을 적어도 1회 이상 수행하여, 실리콘-질소/실리콘-수소 면적비(Si-N/Si-H) 90 이상을 만족하고 개선된 습윤 에칭율을 갖는 플라즈마 강화 원자층 증착에 의한 실리콘 질화 박막의 제조방법:
    [화학식1]
    Figure 112019011401876-pat00027

    [화학식2]
    Figure 112019011401876-pat00028

    [화학식3]
    Figure 112019011401876-pat00029

    상기 화학식 1 내지 3에서,
    R1 내지 R3, R11 내지 R17 및 R21 내지 R24는 각각 독립적으로 수소, (C1-C5)알킬 또는 (C2-C5)알케닐이며;
    n은 0, 1 또는 3의 정수이고;
    m은 0 내지 3의 정수이고;
    p는 1 내지 3의 정수이다.
  2. 삭제
  3. 제1항에 있어서,
    상기 수소화가스는 수소, 암모니아 및 하이드라진에서 선택되는 것인 플라즈마 강화 원자층 증착에 의한 실리콘 질화 박막의 제조방법.
  4. 제3항에 있어서,
    상기 제1 반응가스는 질소가스와 수소화가스를 300:1 내지 1:1의 유량비로 혼합한 것인 플라즈마 강화 원자층 증착에 의한 실리콘 질화 박막의 제조방법.
  5. 삭제
  6. 제1항에 있어서,
    상기 제1 플라즈마 및 상기 제2 플라즈마는 500 W이하의 파워로 여기되는 것인 플라즈마 강화 원자층 증착에 의한 실리콘 질화 박막의 제조방법.
  7. 제6항에 있어서,
    상기 기판의 온도는 50 내지 400 ℃ 범위인 플라즈마 강화 원자층 증착에 의한 실리콘 질화 박막의 제조방법.
  8. 삭제
  9. 제1항에 있어서,
    상기 실리콘-질소 결합을 포함하는 유기 실리콘 전구체는 하기 구조에서 선택되는 것인 플라즈마 강화 원자층 증착에 의한 실리콘 질화 박막의 제조방법.
    Figure 112019011401876-pat00018

    Figure 112019011401876-pat00030

    Figure 112019011401876-pat00020
  10. 제1항에 있어서,
    상기 실리콘 질화 박막은 산소 원소의 함량이 10 원자% 이하인 플라즈마 강화 원자층 증착에 의한 실리콘 질화 박막의 제조방법.
  11. 삭제
  12. 삭제
  13. 삭제
KR1020170090707A 2016-07-22 2017-07-18 플라즈마 원자층 증착법을 이용한 실리콘 질화 박막의 제조방법 Active KR102014175B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US16/319,452 US20190249296A1 (en) 2016-07-22 2017-07-19 Method for manufacturing silicon nitride thin film using plasma atomic layer deposition
CN201780044836.3A CN109478497A (zh) 2016-07-22 2017-07-19 利用等离子体原子层沉积法的氮化硅薄膜的制备方法
PCT/KR2017/007764 WO2018016871A1 (ko) 2016-07-22 2017-07-19 플라즈마 원자층 증착법을 이용한 실리콘 질화 박막의 제조방법
JP2019503328A JP7045360B2 (ja) 2016-07-22 2017-07-19 プラズマ原子層蒸着法を用いたシリコン窒化薄膜の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20160093165 2016-07-22
KR1020160093165 2016-07-22

Publications (2)

Publication Number Publication Date
KR20180010994A KR20180010994A (ko) 2018-01-31
KR102014175B1 true KR102014175B1 (ko) 2019-08-27

Family

ID=61083165

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170090707A Active KR102014175B1 (ko) 2016-07-22 2017-07-18 플라즈마 원자층 증착법을 이용한 실리콘 질화 박막의 제조방법

Country Status (4)

Country Link
US (1) US20190249296A1 (ko)
JP (1) JP7045360B2 (ko)
KR (1) KR102014175B1 (ko)
CN (1) CN109478497A (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9257274B2 (en) 2010-04-15 2016-02-09 Lam Research Corporation Gapfill of variable aspect ratio features with a composite PEALD and PECVD method
KR102190532B1 (ko) * 2017-11-22 2020-12-15 (주)디엔에프 실리콘 함유 박막 증착용 조성물 및 이를 이용한 실리콘 함유 박막의 제조방법
KR20240134048A (ko) 2018-10-03 2024-09-05 버슘머트리얼즈 유에스, 엘엘씨 실리콘 및 질소 함유 필름을 제조하는 방법
KR102671466B1 (ko) * 2018-11-13 2024-06-03 주성엔지니어링(주) 저온 결정질 실리콘 형성방법
KR20220006663A (ko) * 2019-06-07 2022-01-17 램 리써치 코포레이션 원자 층 증착 동안 막 특성들의 인-시츄 (in-situ) 제어
CN112626501A (zh) * 2019-10-09 2021-04-09 长鑫存储技术有限公司 等离子体沉积薄膜杂质含量的改善方法及控制装置
KR20210098360A (ko) * 2020-01-31 2021-08-10 주식회사 유피케미칼 실리콘 전구체 화합물, 이를 포함하는 실리콘-함유 막 형성용 조성물 및 실리콘-함유 막 형성 방법
WO2021242902A1 (en) * 2020-05-27 2021-12-02 Gelest, Inc. Silicon-based thin films from n-alkyl substituted perhydridocyclotrisilazanes
CN113517170B (zh) * 2021-07-09 2024-02-09 长鑫存储技术有限公司 半导体结构的制造方法、半导体结构与存储器
WO2023287192A1 (ko) * 2021-07-16 2023-01-19 주식회사 유피케미칼 실리콘 전구체 화합물, 이를 포함하는 실리콘-함유 막 형성용 조성물, 및 실리콘-함유 막 형성용 조성물을 이용한 막 형성 방법
CN113818010A (zh) * 2021-10-26 2021-12-21 华中科技大学 有机聚合物材料的改性方法和改性有机聚合物材料
EP4448835A1 (en) * 2022-01-26 2024-10-23 Versum Materials US, LLC Halide-functionalized cyclotrisilazanes as precursors for deposition of silicon-containing films

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004281853A (ja) 2003-03-18 2004-10-07 Hitachi Kokusai Electric Inc 基板処理装置
JP4607637B2 (ja) 2005-03-28 2011-01-05 東京エレクトロン株式会社 シリコン窒化膜の形成方法、シリコン窒化膜の形成装置及びプログラム
KR20120035559A (ko) 2010-10-06 2012-04-16 주식회사 유진테크 반원 형상의 안테나를 구비하는 기판 처리 장치
US8586487B2 (en) 2012-01-18 2013-11-19 Applied Materials, Inc. Low temperature plasma enhanced chemical vapor deposition of conformal silicon carbon nitride and silicon nitride films
US9245740B2 (en) * 2013-06-07 2016-01-26 Dnf Co., Ltd. Amino-silyl amine compound, method for preparing the same and silicon-containing thin-film using the same
KR101577007B1 (ko) * 2013-07-29 2015-12-11 한국생명공학연구원 지방유래줄기세포의 분화능력 탐지 마커 및 이의 용도
JP6262115B2 (ja) 2014-02-10 2018-01-17 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP6110420B2 (ja) 2014-02-28 2017-04-05 ウォニク アイピーエス カンパニー リミテッド 窒化膜の製造方法及び窒化膜の圧縮応力の制御方法
KR101875183B1 (ko) * 2014-06-11 2018-07-06 (주)디엔에프 신규한 아미노실릴아민 화합물 및 원자층 증착법을 이용한 Si-N 결합을 포함하는 절연막의 제조방법
US9576792B2 (en) * 2014-09-17 2017-02-21 Asm Ip Holding B.V. Deposition of SiN

Also Published As

Publication number Publication date
CN109478497A (zh) 2019-03-15
JP2019523344A (ja) 2019-08-22
KR20180010994A (ko) 2018-01-31
US20190249296A1 (en) 2019-08-15
JP7045360B2 (ja) 2022-03-31

Similar Documents

Publication Publication Date Title
KR102014175B1 (ko) 플라즈마 원자층 증착법을 이용한 실리콘 질화 박막의 제조방법
KR102686493B1 (ko) 저온에서 SiN을 퇴적시키기 위한 Si 전구체들
US10818489B2 (en) Atomic layer deposition of silicon carbon nitride based material
KR102317181B1 (ko) SiN 박막의 형성 방법
US10186420B2 (en) Formation of silicon-containing thin films
KR102482954B1 (ko) 기판 상에 구조물을 형성하는 방법
KR102451694B1 (ko) 기판 상의 구조물 형성 방법
KR20170019668A (ko) 플라즈마 원자층 증착법을 이용한 실리콘 질화 박막의 제조방법
JP6343032B2 (ja) 新規なアミノシリルアミン化合物、および原子層蒸着法を用いたＳｉ‐Ｎ結合を含む絶縁膜の製造方法
WO2018016871A1 (ko) 플라즈마 원자층 증착법을 이용한 실리콘 질화 박막의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20170718

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20181206

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20190607

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20190820

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20190821

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20220623

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20240617

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20250617

Start annual number: 7

End annual number: 7