[go: up one dir, main page]

KR101987688B1 - 어레이 기판의 제조방법 - Google Patents

어레이 기판의 제조방법 Download PDF

Info

Publication number
KR101987688B1
KR101987688B1 KR1020110133760A KR20110133760A KR101987688B1 KR 101987688 B1 KR101987688 B1 KR 101987688B1 KR 1020110133760 A KR1020110133760 A KR 1020110133760A KR 20110133760 A KR20110133760 A KR 20110133760A KR 101987688 B1 KR101987688 B1 KR 101987688B1
Authority
KR
South Korea
Prior art keywords
electrode
mixed gas
oxygen
nitrogen trifluoride
dry etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020110133760A
Other languages
English (en)
Other versions
KR20130066967A (ko
Inventor
정영섭
이준희
안진현
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110133760A priority Critical patent/KR101987688B1/ko
Priority to US13/692,078 priority patent/US9236451B2/en
Priority to CN201210539707.0A priority patent/CN103165528B/zh
Publication of KR20130066967A publication Critical patent/KR20130066967A/ko
Application granted granted Critical
Publication of KR101987688B1 publication Critical patent/KR101987688B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02C—CAPTURE, STORAGE, SEQUESTRATION OR DISPOSAL OF GREENHOUSE GASES [GHG]
    • Y02C20/00—Capture or disposal of greenhouse gases
    • Y02C20/30—Capture or disposal of greenhouse gases of perfluorocarbons [PFC], hydrofluorocarbons [HFC] or sulfur hexafluoride [SF6]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Crystal (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은, 화소영역이 정의된 기판 상에 배선 또는 전극을 형성하는 단계와; 상기 배선 또는 전극 위로 전면에 질화실리콘(SiNx)으로 이루어진 보호층을 형성하는 단계와; 상기 보호층 위로 포토레지스트 패턴을 형성하는 단계와; 상기 포토레지스트 패턴이 형성된 기판을 건식식각 장치의 챔버내에 위치시키고, 삼불화질소(NF3) 가스를 포함하는 제 1 혼합가스를 이용하여 상기 포토레지스트 패턴 사이로 노출된 상기 보호층을 1차 건식식각 하여 상기 배선 또는 전극을 노출시키는 콘택홀을 형성하는 단계를 포함하는 어레이 기판의 제조 방법을 제공한다.

Description

어레이 기판의 제조방법{Method of fabricating array substrate}
본 발명은 삼불화질소(Nitrogen trifluoride: NF3) 가스를 이용하여 건식식각을 진행하는 것을 특징으로 하는 어레이 기판의 제조방법에 관한 것이다.
근래에 들어 사회가 본격적인 정보화 시대로 접어듦에 따라 대량의 정보를 처리 및 표시하는 디스플레이(display) 분야가 급속도로 발전해 왔고, 최근에는 특히 박형화, 경량화, 저소비전력화의 우수한 성능을 지닌 평판표시장치로서 액정표시장치 또는 유기전계 발광소자가 개발되어 기존의 브라운관(Cathode Ray Tube : CRT)을 대체하고 있다.
액정표시장치 중에서는 각 화소(pixel)별로 전압의 온(on)/오프(off)를 조절할 수 있는 스위칭 소자인 박막트랜지스터가 구비된 어레이 기판을 포함하는 액티브 매트릭스형 액정표시장치가 해상도 및 동영상 구현능력이 뛰어나 가장 주목받고 있다.
또한, 유기전계 발광소자는 높은 휘도와 낮은 동작 전압 특성을 가지며, 스스로 빛을 내는 자체발광형이기 때문에 명암대비(contrast ratio)가 크고, 초박형 디스플레이의 구현이 가능하며, 응답시간이 수 마이크로초(㎲) 정도로 동화상 구현이 쉽고, 시야각의 제한이 없으며 저온에서도 안정적이고, 직류 5 내지 15V의 낮은 전압으로 구동하므로 구동회로의 제작 및 설계가 용이하므로 최근 평판표시장치로서 주목 받고 있다.
이러한 액정표시장치와 유기전계 발광소자에 있어서 공통적으로 화소영역 각각을 온(on)/오프(off) 하기 위해서 필수적으로 스위칭 소자인 박막트랜지스터를 구비한 어레이 기판이 구비되고 있다.
도 1은 액정표시장치 또는 유기전계 발광소자를 구성하는 종래의 어레이 기판에 있어 하나의 화소영역을 박막트랜지스터를 포함하여 절단한 단면을 도시한 것이다.
도시한 바와 같이, 어레이 기판(11)에 있어 다수의 게이트 배선(미도시)과 데이터 배선(33)이 교차하여 정의되는 다수의 화소영역(P) 내의 스위칭 영역(TrA)에는 게이트 전극(15)이 형성되어 있으며, 상기 게이트 전극(15) 상부로 전면에 게이트 절연막(18)이 형성되어 있으며, 그 위에 순차적으로 순수 비정질 실리콘의 액티브층(22)과 불순물 비정질 실리콘의 오믹콘택층(26)으로 구성된 반도체층(28)이 형성되어 있다. 상기 오믹콘택층(26) 위로는 상기 게이트 전극(15)에 대응하여 서로 이격하며 소스 전극(36)과 드레인 전극(38)이 형성되어 있다. 이때 상기 스위칭 영역(TrA)에 순차 적층 형성된 게이트 전극(15)과 게이트 절연막(18)과 반도체층(28)과 소스 및 드레인 전극(36, 38)은 박막트랜지스터(Tr)를 이룬다.
또한, 상기 소스 및 드레인 전극(36, 38)과 노출된 액티브층(22) 위로 전면에 상기 드레인 전극(38)을 노출시키는 드레인 콘택홀(45)을 포함하는 보호층(42)이 형성되어 있으며, 상기 보호층(42) 상부에는 각 화소영역(P)별로 독립되며, 상기 드레인 콘택홀(45)을 통해 상기 드레인 전극(38)과 접촉하는 화소전극(50)이 형성되어 있다.
이러한 구성을 갖는 어레이 기판(11)에 제조에 있어서는 마스크 공정이 필수적으로 진행되고 있다.
마스크 공정은 패터닝을 하기 위한 물질층 상에 포토레지스트의 도포, 노광 마스크를 이용한 노광, 노광된 포토레지스트의 현상, 물질층의 식각 및 포토레지스트의 스트립 등의 다수의 단위 공정을 포함하고 있다.
이러한 마스크 공정은 무기절연물질로 이루어진 보호층(42)을 패터닝하여 일례로 박막트랜지스터(Tr)의 드레인 전극(38)을 노출시키기 위한 드레인 콘택홀(45)을 형성하기 위해서도 진행되고 있다.
통상적으로 보호층(42)은 무기절연물질인 질화실리콘(SiNx)으로 이루어지고 있으며, 이러한 질화실리콘(SiNx) 재질의 보호층(42)은 패터닝 시 진공의 챔버 내부에서 반응가스를 이용한 건식식각을 진행하며 이러한 건식식각을 위한 반응가스로서 육불화황(Sulfur hexafluoride: SF6) 가스를 포함하는 혼합가스를 사용하고 있다.
하지만, 최근 지구 온난화 현상을 억제하고자, 지구 온난화에 기여하는 가스(이하 온실 가스라 칭함) 사용을 억제하거나 또는 사용량을 제안하려는 시도가 이루어지고 있다.
즉, 지구 온난화 현상 억제의 한 수단으로서 일례로 2015년부터는 온실 가스 배출권 거래제가 시행되며, 2012년부터는 온실 가스 목표 관리제가 시행될 예정이다.
헌데, 질화실리콘(SiNx)의 건식식각의 반응가스로 사용되는 육불화황(SF6) 가스는 GWP(global warming potential) 지수(지구 온난화 지수로 이산화탄소(CO2)를 1이라 할 때 상대적으로 지구 온난화를 일으키는 정도임)가 23,900으로 온실가스 중 최상위의 지수 값을 갖는 온실 가스로 분류되고 있다.
따라서, 상기 육불화황(SF6) 가스 사용은 억제되며, 이러한 육불화황(SF6) 가스를 지속적으로 사용하는 경우, 지정된 사용량을 초과하게 되면 초과되는 량만큼의 온실 가스 배출권을 별도로 구입하거나, 또는 배출되는 온실가스를 재처리하여 온실 가스가 아닌 형태의 가스로 변형해서 배출시키거나 또는 상기 GWP 지수를 낮춘 가스로 변형시켜 배출해야 한다.
이렇게 육불화황(SF6) 가스를 온실가스가 아닌 가스 또는 GWP 지수를 낮춘 가스로 변경하기 위해서는 열분해 설비 등의 온실가스 재처리 시설을 별도로 갖추어야 하며, 이를 가동하기 위해서는 별도의 비용이 발생하므로 최종적인 제품 제조 비용을 상승시켜 가격 경쟁력이 저하되는 문제가 발생될 수 있다.
따라서, 질화실리콘(SiNx)을 이용하는 보호층(42)의 패터닝을 위한 건식식각 진행 시 반응가스를 육불화황(SF6)이 아닌 다른 가스로 변경하거나 또는 그 사용량을 저감시키는 것이 필요로 되고 있다.
전술한 문제를 해결하기 위하여 본원 발명은 온실가스인 육불화황(SF6) 이외의 비 온실가스를 이용하여 질화실리콘(SiNx) 재질의 절연층을 패터닝할 수 있는 반응가스를 제공함으로써 온실 가스인 육불화황(SF6)의 사용 억제하거나 사용량을 저감시키는 동시에, 상기 반응가스가 현재까지 일반적으로 이용되고 있는 육불화황(SF6) 가스 정도의 식각율을 갖도록 하여 단위 시간당 생산성 측면에서 육불화황(SF6)와 유사한 수준을 이루며, 나아가 드레인 콘택홀 등을 통해 노출되는 금속재질의 배선 또는 전극에 영향을 주지 않도록 하는 어레이 기판의 제조 방법을 제공하는 것을 그 목적으로 한다.
전술한 목을 달성하기 위한 본 발명의 실시예에 따른 액정표시장치용 어레이 기판의 제조방법은, 화소영역이 정의된 기판 상에 배선 또는 전극을 형성하는 단계와; 상기 배선 또는 전극 위로 전면에 질화실리콘(SiNx)으로 이루어진 보호층을 형성하는 단계와; 상기 보호층 위로 포토레지스트 패턴을 형성하는 단계와; 상기 포토레지스트 패턴이 형성된 기판을 건식식각 장치의 챔버내에 위치시키고, 삼불화질소(NF3) 가스를 포함하는 제 1 혼합가스를 이용하여 상기 포토레지스트 패턴 사이로 노출된 상기 보호층을 1차 건식식각 하여 상기 배선 또는 전극을 노출시키는 콘택홀을 형성하는 단계를 포함한다.
이때, 상기 제 1 혼합가스는 상기 삼불화질소(NF3)와 더불어 산소(O2)와 헬륨(He)으로 이루어진 것이 특징이다.
그리고, 상기 배선 또는 전극은 단일층의 구리 또는 구리합금으로 이루어지거나, 또는 다중층 구조를 이루며 그 최상층이 구리 또는 구리합금으로 이루어진 것이 특징이며, 이 경우, 상기 1차 건식식각 진행 시 상기 챔버 내부로 유입되는 상기 제 1 혼합가스에 있어, 상기 헬륨(He)의 단위 시간당 유입량을 1이라 정의할 때, 상기 삼불화질소(NF3) 대 산소(O2) 유입량 비는 1.15 : 2.875 내지 1.2 : 3.6 가 됨으로서 상기 삼불화질소(NF3) 대 산소(O2)의 유입량 비는 1 : 3 이하가 되는 것이 특징이다.
또한, 상기 1차 건식식각 진행 시 상기 챔버 내부로 유입되는 상기 제 1 혼합가스에 있어, 상기 헬륨(He)의 단위 시간당 유입량을 1이라 정의할 때, 상기 삼불화질소(NF3) 대 산소(O2)의 유입량 비는 1.15 : 3.6 내지 1.2 : 4.5가 되는 것이 특징이다.
상기 헬륨(He)의 단위 시간당 유입량은 145sccm 내지 155sccm인 것이 특징이다.
그리고, 상기 1차 건식식각을 제 1 시간 진행한 후에는 상기 제 1 혼합가스를 삼불화질소(NF3)와 산소(O2)를 포함하는 제 2 혼합가스로 바꾸어 제 2 시간동안 2차 건식식각을 진행하는 단계와; 상기 2차 건식식각을 진행한 후에는 상기 제 2 혼합가스를 상기 제 1 혼합가스로 바꾸어 제 3 시간 동안 3차 건식식각을 진행하는 단계를 포함한다.
이때, 상기 제 1 시간과 제 3 시간은 상기 제 2 시간의 2배 내지 3배가 되며, 상기 제 2 시간은 15초 내지 20초 인 것이 특징이다.
그리고, 상기 2차 건식식각 진행 시 상기 챔버 내부로 유입되는 상기 제 2 혼합가스에 있어, 상기 삼불화질소(NF3)의 유입량을 1이라 할 때, 상기 산소(O2)의 유입량은 10 내지 11인 것이 특징이다.
또한, 상기 산소(O2)의 챔버 내부로 유입되는 유입량은 상기 1차 건식식각 시의 산소(O2)의 유입량과 동일하며, 상기 삼불화질소(NF3)의 유입량은 47sccm 내지 59sccm 인 것이 특징이다.
그리고, 상기 콘택홀의 내측면은 상기 배선 또는 전극의 표면에 대해 테이퍼 구조를 이루며, 상기 내측면과 상기 배선 또는 상기 전극 표면이 이루는 각도는 45도 내지 75인 것이 특징이다.
또한, 상기 제 1 혼합가스는 상기 삼불화질소(NF3)와 더불어 육불화황(SF6)과 산소(O2)와 헬륨(He)으로 이루어진 것이 특징이며, 이 경우, 상기 1차 건식식각 진행 시 상기 챔버 내부로 유입되는 상기 제 1 혼합가스에 있어, 상기 삼불화질소(NF3) 대 육불화황(SF6)의 유입량 비는 0.95: 1 내지 1 : 0.95 인 것이 특징이다.
또한, 화소영역이 정의된 기판 상에 배선 또는 전극을 형성하는 단계는, 상기 기판 상에 제 1 금속물질을 증착하고 패터닝하여 일방향으로 연장하는 게이트 배선과 상기 화소영역에 게이트 전극을 형성하는 단계와; 상기 게이트 배선과 게이트 전극 상부에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 위로 상기 게이트 배선과 교차하여 상기 화소영역을 정의하는 데이터 배선을 형성하고, 동시에 상기 게이트 전극에 대응하여 반도체층과 상기 반도체층 상부에서 서로 이격하는 소스 전극 및 드레인 전극을 형성하는 단계를 포함한다.
이때, 상기 콘택홀은 상기 드레인 전극을 노출시키는 드레인 콘택홀이며, 상기 보호층 위로 각 화소영역에 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 화소전극을 형성하는 단계를 포함한다.
전술한 바와 같이, 본 발명의 실시예에 있어서는 지구 온난화를 가속시키는 온실 가스인 육불화황(SF6)를 대체하여 삼불화질소(NF3) 가스를 사용하여 질화실리콘(SiNx) 재질의 절연층을 건식식각을 진행하여 패터닝함으로써 온실 가스 배출을 저감시키는 효과가 있다.
나아가 본 발명은, 온실 가스 저감에 의해 육불화황(SF6)를 재처리하기 위한 열분해 장치등을 별도로 설비할 필요가 없으며, 또는 온실 가스 사용을 위한 온실 가스 배출권을 구매할 필요가 없으므로 제품의 제조 비용 상승을 억제시키는 효과가 있다.
본 발명은 삼불화질소(NF3) 가스를 반응가스로 사용하면서도 건식식각 진행 시 육불화황(SF6)가스의 식각율 수준에 유사한 수준이 되며, 누적 건식 식각량이 많아짐에 따라 식각률 저하를 발생시키는 요인을 제거함으로써 단위 시간당 생산성을 향상시키는 효과가 있다.
그리고, 표시장치의 대면적화 구현을 위해 사용하는 구리 또는 구리합금재질의 배선 또는 전극의 표면 손상을 억제할 수 있으므로 제조 불량을 저감시키는 효과가 있다.
나아가, 삼불화질소(NF3)와 육불화황(SF6) 가스를 혼합하여 건식식각의 주 반응가스로 이용하는 경우, 육불화황(SF6) 단독으로 주 반응가스로 이용되는 종래 대비 단위 시간당 건식식각율을 향상시키는 효과가 있다.
도 1은 액정표시장치 또는 유기전계 발광소자를 구성하는 종래의 어레이 기판에 있어 하나의 화소영역을 박막트랜지스터를 포함하여 절단한 단면을 도시한 도면.
도 2a 내지 2o는 본 발명의 제 1 실시예에 따른 어레이 기판의 하나의 화소영역에 대한 제조 단계별 공정 단면도.
도 3은 본 발명의 제 2 실시예에 따른 어레이 기판의 제조 단계에 있어 보호층 내에 콘택홀을 형성하는 단계를 도시한 도면.
도 4는 도 3의 A영역을 확대 도시한 도면.
도 5는 본 발명의 제 3 실시예에 따른 어레이 기판의 제조 단계에 있어 보호층 내에 콘택홀을 형성하는 단계를 도시한 도면.
본 발명의 실시예에 있어서 가장 특징적인 것은 질화실리콘(SiNx)으로 이루어진 보호층에 콘택홀 등의 형성을 위해 건식식각을 진행하는 경우, 육불화황(Sulfur hexafluoride: SF6)를 대신하여 삼불화질소(Nitrogen trifluoride: NF3)를 이용하는 것이다.
삼불화질소(NF3)는 GWP 지수가 육불화황(SF6)의 2/3 수준인 17,200 정도가 되며, 챔버 내에서 플라즈마를 이용한 건식식각 진행 시 자체 분해율이 97%가 되므로, 사용량의 3%만이 지구 온난화에 기여하므로 온실 가스 배출량을 육불화황(SF6)를 사용하는 것 대비 현저히 줄일 수 있는 것이 특징이다.
육불화황(SF6)의 경우 GWP(global warming potential) 지수는 23,900 이며 플라즈마를 이용한 건식식각 진행 시 챔버 내에서의 자체 분해율은 70%수준이며, 이에 의해 사용량의 30%가 지구 온난화에 영향을 준다.
따라서, 삼불화질소(NF3)와 육불화황(SF6)의 사용량이 동일하다고 가정할 경우, GWP 지수가 2/3 수준이며, 97% 가 자체 분해되는 삼불화질소(NF3)를 이용하는 것이 그 배출량이 훨씬 적어지므로 지구 온난화를 억제하는데 현저한 효과를 가지며, 분해 장치 등에 대해 투자를 저감시킬 수 있으므로 제품의 제조 비용을 저감시키는 장점을 갖는다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다.
<제 1 실시예>
도 2a 내지 2i는 본 발명의 제 1 실시예에 따른 어레이 기판의 하나의 화소영역에 대한 제조 단계별 공정 단면도이다. 이때, 각 화소영역(P) 내에서 상기 박막트랜지스터(Tr)가 형성되는 영역을 스위칭 영역(TrA)이라 정의한다.
우선, 도 2a에 도시한 바와 같이, 투명한 절연기판(101) 상에 저저항 특성을 가지며 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 몰리티타늄(MoTi) 중 어느 하나 또는 둘 이상의 물질을 증착하여 단일층 또는 다중층 구조의 제 1 금속층을 형성한다.
그리고, 상기 제 1 금속층(미도시) 상부로 포토레지스트를 도포하고, 노광 마스크를 이용한 노광 및 현상을 실시하여 소정의 형태의 포토레지스트 패턴(미도시)을 형성하고, 이렇게 형성된 포토레지스트 패턴(미도시) 외부로 노출된 상기 제 1 금속층(미도시)을 식각함으로써 상기 기판(101)상에 일 방향으로 연장하는 게이트 배선(미도시)을 형성하고, 동시에 각 화소영역(P) 내의 스위칭 영역(TrA)에 상기 게이트 배선(미도시)과 연결된 게이트 전극(105)을 형성한다.
도면에서는 상기 게이트 배선(미도시)과 게이트 전극(105)이 단일층 구조를 이루는 것을 일례로 나타내었다.
다음, 도 2b에 도시한 바와 같이, 상기 게이트 배선(미도시)과 게이트 전극(105) 위로 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하여 게이트 절연막(109)을 상기 기판(101) 전면에 형성한다.
다음, 도 2c에 도시한 바와 같이, 상기 게이트 절연막(109) 위로 순수 비정질 실리콘과 불순물 비정질 실리콘을 연속적으로 증착함으로서 순수 비정질 실리콘층(115)과 불순물 비정질 실리콘층(116)을 형성한다.
이후, 상기 불순물 비정질 실리콘층(116) 위로 저저항 특성을 갖는 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 몰리티타늄(MoTi) 중 어느 하나 또는 둘 이상의 물질을 증착하여 단일층 또는 다중층 구조의 제 2 금속층(129)을 형성한다.
다음, 상기 제 2 금속층(129) 위로 포토레지스트를 도포하여 포토레지스트층(191)을 형성하고, 빛의 차단영역(BA)과, 투과영역(TA) 그리고 상기 투과영역(TA)보다 빛의 투과량이 적은 반투과영역(HTA)을 포함하는 노광 마스크(195)를 상기 제 2 포토레지스트층(191) 상부에 위치시킨다.
이때, 상기 노광 마스크(195)는 데이터 배선(도 2e의 130)을 포함하여 소스 및 드레인 전극(도 2g의 135, 137)이 형성될 영역에 대응해서는 상기 차단영역(BA)이 되도록 하며, 상기 스위칭 영역(TrA) 중 상기 소스 및 드레인 전극(도 2g의 135, 137) 사이의 이격영역에 대응해서는 상기 반투과영역(HTA)이 대응하도록 하고, 상기 데이터 배선(도 2e의 130)과 소스 및 드레인 전극(도 2g의 135, 137)이 형성되지 않는 부분에 대응해서는 투과영역(TA)이 대응되도록 위치시킨다.
다음, 도 2d에 도시한 바와 같이, 전술한 바와같이 상기 포토레지스트층(도 2c의 191)에 대응하여 위치한 상기 노광 마스크(도 2c의 195)를 통해 상기 포토레지스트층(도 2c의 191)을 노광하고, 상기 노광된 포토레지스트층(도 2c의 191)을 현상함으로써, 상기 데이터 배선(도 2e의 130)과 소스 및 드레인 전극(도 2g의 135, 137)이 형성될 부분에 대응해서는 제 2 금속층(129) 상부로 제 1 두께를 갖는 제 1 포토레지스트 패턴(191a)을 형성하고, 동시에 상기 게이트 전극(105)과 대응하여 상기 소스 및 드레인 전극(도 2g의 135, 137)의 이격영역에 대응해서는 상기 제 2 금속층(129) 상부로 상기 제 1 두께보다 얇은 제 2 두께를 갖는 제 2 포토레지스트 패턴(191b)을 형성하며 그 이외의 제 2 금속층(129) 상부에 대해서는 상기 포토레지스트층(도 2c의 191)이 제거됨으로써 상기 제 2 금속층이 노출되도록 한다.
이렇게 다소의 슬릿으로 이루어진 반투과영역(도 2d의 HTA)을 포함하는 노광 마스크(도 2d의 195)를 이용하여 1회의 노광을 실시함으로써 두께를 달리하는 제 1 및 제 2 포토레지스트 패턴(191a, 191b)을 형성하는 노광을 회절노광이라 한다.
한편, 이렇게 제 1 및 제 2 두께를 갖는 포토레지스트 패턴(191a, 191b)을 형성하는 방법에는 전술한 회절노광 이외에 반투과영역(도 2d의 HTA)을 슬릿이 아닌 빛의 투과량을 조절하기 위한 다수의 코팅층을 포함하도록 구성한 것을 특징으로 한 노광 마스크를 이용한 하프톤 노광도 있으며, 이러한 하프톤 노광을 실시해도 전술한 바와같은 동일한 결과를 얻을 수 있다.
또한, 본 발명의 제 1 실시예의 경우, 상기 노광 마스크(도 2c의 195)의 투과영역(도 2c의 TA)대응하는 포토레지스트층(도 2c의 191) 부분이 현상 시 제거됨을 특징으로 하는 포지티브 타입(positive type) 포토레지스트를 이용한 것을 일례로 보인 것이며, 반대의 특성 즉 빛을 받은 부분이 현상 후 남게되는 네가티브 타입(negative type) 포토레지스트를 이용할 수도 있음은 자명하며 이 경우, 상기 노광 마스크의 투과영역과 차단영역의 위치가 바뀐 노광 마스크를 이용하여 노광함으로써 동일한 결과를 얻을 수 있다.
다음, 도 2e에 도시한 바와 같이, 제 1 및 제 2 두께를 갖는 제 1, 2 포토레지스트 패턴(191a, 191b)이 형성된 기판(101)에 식각 공정을 진행하여 상기 제 1, 2 포토레지스트 패턴(191a, 191b) 외부로 노출된 상기 제 2 금속층(도 2d의 129)과 그 하부의 상기 불순물 비정질 실리콘층(도 2d의 116)과 순수 비정질 실리콘층(도 2d의 115)을 순차적으로 식각하여 제거함으로써 상기 게이트 절연막(109)이 노출되도록 한다.
이때, 상기 제 1, 2 포토레지스트 패턴(191a, 191b) 하부에 위치하는 상기 제 2 금속층(도 2d의 129)과 불순물 비정질 실리콘층(도 2d의 116)과 순수 비정질 실리콘층(도 2d의 115)은 상기 제 1, 2 포토레지스트 패턴(191a, 191b)이 식각 방지 마스크로 작용하여 식각되지 않고 그대로 남아있게 된다.
이때, 상기 제 1 및 제 2 포토레지스트 패턴(191a, 191b) 하부에 남아있는 상기 제 2 금속층(도 2d의 129)은 각각 연결된 상태의 소스 드레인 패턴(131)과 데이터 배선(130)을 이루며, 상기 불순물 비정질 실리콘층(도 2d의 116)은 연결된 상태의 불순물 비정질 실리콘 패턴(123)을 이루고, 상기 순수 비정질 실리콘층(도 2d의 115)은 액티브층(122)을 이루게 된다. 이때, 공정 특성상 상기 데이터 배선(130)의 하부에도 불순물 비정질 실리콘과 순수 비정질 실리콘의 패턴(125b, 125a)이 남아있게 된다.
다음, 도 2f에 도시한 바와같이, 상기 제 1, 2포토레지스트 패턴(191a, 미도시)에 대해 애싱(ashing)을 진행하여 상기 제 2 두께를 갖는 제 2 포토레지스트 패턴(미도시)을 제거한다. 이때, 제 2 포토레지스트 패턴(미도시)의 두께보다 두껍게 형성된 상기 제 1 포토레지스트 패턴(191a)도 식각되어 그 두께가 얇아지게 되지만 여전히 상기 소스 드레인 패턴(131)과 데이터 배선(130) 상에 남아있게 된다.
다음, 도 2g에 도시한 바와 같이, 남아있는 상기 제 1 포토레지스트 패턴(191a)을 식각 방지 마스크로 하여 상기 스위칭 영역(TrA)의 상기 제 1 포토레지스트 패턴(191a) 사이의 노출된 상기 소스 드레인 패턴(도 2f의 131)을 식각하고, 연속하여 상기 소스 드레인 패턴(도 2f의 131) 하부의 불순물 비정질 실리콘 패턴(도 2f의 123)을 건식식각을 진행하여 제거함으로써 상기 불순물 비정질 실리콘 패턴(도 2f의 123) 하부의 순수 비정질 실리콘의 액티브층(122)을 노출시킨다.
이때, 상기 스위칭 영역(TrA)에 있어, 상기 제 1 포토레지스트 패턴(191a)에 의해 식각되지 않고 남아있는 상기 소스 드레인 패턴(도 2f의 131)은 서로 이격하는 소스 및 드레인 전극(135, 137)을 형성하게 된다.
또한, 상기 소스 및 드레인 전극(135, 137) 하부의 서로 이격하는 불순물 비정질 실리콘 패턴(도 2f의 123)은 오믹콘택층(124)을 이루게 되고, 이는 그 하부의 순수 비정질 실리콘의 액티브층(122)과 더불어 반도체층(120)을 이룬다.
한편, 상기 스위칭 영역(TrA)에 상기 기판(101)면으로부터 순차적층 형성된 상기 게이트 전극(105)과, 게이트 절연막(109)과, 비정질 실리콘의 액티브층(122)과 불순물 비정질 실리콘으로 이루어지며 서로 이격하는 오믹콘택층(123)으로 구성된 반도체층(120)과, 서로 이격하는 소스 및 드레인 전극(135, 137)은 박막트랜지스터(Tr)를 이룬다.
이후, 도 2h에 도시한 바와같이, 상기 데이터 배선(130)과 소스 및 드레인 전극(135, 137) 상부로 남아있는 상기 제 1 포토레지스트 패턴(도 2g의 191a)을 스트립(strip) 공정을 진행하여 제거함으로서 상기 데이터 배선(130)과 소스 및 드레인 전극(135, 137)을 노출시킨다.
다음, 도 2i에 도시한 바와 같이, 상기 데이터 배선(130)과 소스 및 드레인 전극(135, 137) 위로 무기절연물질인 질화실리콘(SiNx)을 증착함으로써 상기 기판(101) 전면에 보호층(150)을 형성한다.
이후, 도 2i에 도시한 바와 같이, 상기 보호층(150) 위로 포토레지스트를 도포하여 포토레지스트층(미도시)을 형성하고, 상기 포토레지스트층(미도시)에 대해 투과영역(미도시)과 차단영역(미도시)을 갖는 노광 마스크(미도시)를 이용하여 노광을 실시한 후, 노광된 상기 포토레지스트층(미도시)에 대해 현상 공정을 진행함으로써 상기 박막트랜지스터(Tr)의 드레인 전극(137)에 대응하여 상기 보호층(150)을 노출시키는 형태의 제 3 포토레지스트 패턴(193)을 형성한다.
다음, 도 도 2k, 도 2l 및 도 2m에 도시한 바와같이, 상기 보호층(150) 상부로 상기 제 3 포토레지스트 패턴(193)이 형성된 기판(101)을 상기 보호층(150)의 건식식각을 위한 건식식각 장치(미도시)의 챔버(195) 내부에 위치시킨다.
이후, 상기 챔버(195) 내부를 진공의 분위기 일례로 350 내지 450mTorr 정도의 압력을 갖는 진공의 분위기로 만든 후, 1700W 내지 1900W의 파워를 인가한 상태에서 삼불화질소(NF3)와 산소(O2) 및 헬륨(He)으로 이루어진 제 1 혼합가스와 삼불화질소(NF3)와 산소(O2)로 이루어진 제 2 혼합가스를 교번하며 공급하면서 플라즈마를 이용한 건식식각을 진행한다.
이때, 건식식각 시 상기 챔버(195) 내부로 유입되는 상기 제 1 혼합가스에 있어서, 각 성분별 단위 시간당 유입량을 살펴보면, 상기 헬륨(He)의 단위 시간당 유입량을 1이라 정의할 때, 상기 삼불화질소(NF3) 대 산소(O2)의 유입량 비는 1.15 : 3.6 내지 1.2 : 4.5 정도가 되는 것이 바람직하다.
그리고, 상기 2차 건식식각 시 공급되는 제 2 혼합가스의 경우는, 상기 삼불화질소(NF3) 대 산소(O2)의 단위 시간당 유입량 비가 1 : 10 내지 1 : 11 정도가 되는 것이 바람직하다.
본 발명의 제 1 실시예에 있어서 특징적인 구성 중 하나로서 상기 제 1 혼합가스와 상기 제 2 혼합가스 1회 교번하며, 즉 상기 제 1 혼합가스 분위기에서 1차 건식식각을 진행하고, 상기 챔버(195) 내부 가스 분위기를 상기 제 2 혼합가스 분위기로 바꾼 후 2차 건식식각을 진행하고, 다시 상기 챔버(195) 내부 가스 분위기를 상기 제 1 혼합가스 분위기로 바꾼 후 3차 건식식각을 진행하는 것이 특징이다.
이렇게 본 발명의 제 1 실시예에 따른 보호층(150)의 건식식각에서 제 1 및 제 2 혼합가스를 이용하여 이들 제 1 및 제 2 혼합가스를 교번하여 공급하며 3차에 걸쳐 보호층(150)의 건식식각을 진행하는 것은, 건식식각이 누적됨에 따라 건식 식각률이 저감되는 것을 방지하기 위함이다.
종래의 어레이 기판의 제조방법 사용되는 육불화황(SF6) 가스와 산소(O2) 및 헬륨으로 이루어진 혼합가스를 이용하여 질화실리콘(SiNx)으로 이루어진 보호층(150)의 건식식각을 진행하는 경우는, 상기 챔버(195) 내부에서 건식 식각량이 누적되더라도 건식 식각율이 저하되는 현상은 발생되지 않는다.
하지만, 지구 온난화를 유발시키는 온실 가스 중 GWP 지수가 상대적으로 높은 물질중 하나인 육불화황(SF6)를 대체하여 GWP 지수가 상기 육불화황(SF6)의 3/2 수준이며 챔버(195) 내부에서 자체 분해가 97% 이상이 되는 삼불화질소(NF3) 가스를 질화실리콘(SiNx)으로 이루어진 보호층(150)의 건식식각을 위한 반응가스로 이용하는 경우, 상기 삼불화질소(NF3) 내에 포함되고 있는 질소와 유기물질인 탄소 성분을 포함하는 상기 제 3 포토레지스트 패턴(193)이 반응하여 탄소(C)와 질소(N) 화합물(Cx + Nx)이 형성되며, 이러한 탄소(C)와 질소(N) 화합물(Cx + Nx)이 시간에 지남에 따라 상기 챔버(195) 내부에서의 농도가 증가하게 되며 시간이 지남에 따라 상기 질화실리콘(SiNx)으로 이루어진 상기 보호층(150) 표면에 단위 시간당 흡착되는 량이 증가하게 됨으로써 건식 식각율이 저감되고 있다.
따라서, 육불화황(SF6)를 대신하여 삼불화질소(NF3)를 포함하는 혼합가스를 챔버(195) 내부의 반응가스로 이용하는 본 발명의 제 1 실시예에 따른 어레이 기판(101)의 제조 특성 상, 이러한 시간이 지남에 따라 건식 식각율이 저감되는 것을 방지하고자, 헬륨(He) 가스를 포함하며 상기 헬륨(He)의 유입량 1이라 할 때 상기 삼불화질소(NF3) 대 산소(O2)의 유입량 비가 1.15 : 3.6 내지 1.2 : 4.5 정도인 제 1 혼합가스와, 상기 헬륨(He) 가스없이 삼불화질소(NF3)와 산소(O2)만으로 이루어지며 상기 삼불화질소(NF3) 대 산소(O2)의 단위시간당 유입량 비가 1: 10 내지 1:11 정도인 제 2 혼합가스를 교번하며 주입하면서 건식식각을 진행하는 것이 특징이다.
이때, 상기 제 1 혼합가스를 이용한 1차 및 3차 건식식각 진행 시 헬륨(He)은 145-155sccm(sccm: standard cubic centimeter per minute), 삼불화질소(NF3)는 166-186sccm, 산소(O2)는 522-698sccm 정도의 범위에서 챔버(195) 내부로 유입되는 것이 특징이며, 상기 제 2 혼합가스를 이용한 2차 건식식각 진행 시 삼불화질소(NF3)는 47-59sccm, 산소(O2)는 522-698sccm 정도의 범위에서 챔버(195) 내부로 유입되는 것이 특징이다.
그리고, 상기 제 1 혼합가스를 이용하는 1차 및 3차 건식식각 시간은 상기 제 2 혼합가스를 이용하는 2차 건식시간 대비 2배 내지 3배 정도 더 오랜 시간동안 진행하는 것이 특징이며, 이때, 상기 2차 건식시각은 15초 내지 20초간 진행하는 것이 바람직하다.
표 1은 본 발명의 제 1 실시예에 따라 제 1 및 제 2 혼합가스를 이용하여 교번하며 1, 2, 3차 건식식각을 진행하며, 동시에 1차 및 3차 건식식각 시간이 2차 건식식각 시간대비 2배 내지 3배가 되도록 했을 경우, 질화실리콘(SiNx)으로 이루어진 보호층(150)의 남아있는 두께와, 제 1 비교예로서 제 1 혼합가스만을 이용하여 건식식각을 진행했을 경우, 질화실리콘(SiNx)으로 이루어진 보호층(150)의 남아있는 두께와, 제 2 비교예로서 제 1 및 제 2 혼합가스를 교번하며 주입하면서 1,2,3차 건식식각을 진행하며, 동시에 1차 및 3차 건식식각 시간이 2차 건식식각 시간대비 2배보다 작게 진행했을 경우, 질화실리콘(SiNx)으로 이루어진 보호층(150)의 남아있는 두께를 측정한 것이다. 이때, 건식식각 전의 보호층(150)의 두께와 건식식각량과 건식식각 시간 및 단위 시간당 건식식각량을 함께 나타내었다.
구분 식각전 보호층 두께 식각 후 남아있는 보호층 두께 식각량 식각시간 단위시간당 식각율
실시예 5710Å 없음 5710Å 115초 49Å/초
비교예1 5530Å 3730Å 1800Å 95초 19Å/초
비교예2 5670Å 2860Å 2810Å 105초 27Å/초
표 1을 참조하면, 본 발명의 실시예의 경우, 건식식각 진행 후 남아있는 보호층(150)이 없음을 알 수 있지만, 제 2 혼합가스에 의한 건식식각을 진행하지 않고 제 1 혼합가스만으로 건식식각을 진행하는 경우, 질소와 포토레지스트 패턴을 이루는 성분인 탄소(C)와의 반응에 의해 탄소(C)와 질소(N) 화합물(Cx + Nx)로 이루어진 부산물이 보호층(150) 표면에 흡착되어 건식식각을 저해함으로써 식각량이 현저히 줄게됨으로서 원래 보호층(150)의 두께보다 1/2 이상의 두께를 가지며 잔막이 남게됨을 알 수 있다.
그리고, 제 1 혼합가스를 이용한 1차 건식식각을 충분히 진행하지 않은 제 2 비교예의 경우도 비록 제 1 혼합가스만을 이용하여 건식식각을 진행한 제 1 비교예보다는 많은 량이 식각되었지만, 여전히 2860Å 정도의 두께를 갖는 잔막이 남게 됨을 알 수 있다.
따라서, 삼불화질소(NF3)를 건식식각의 반응가스로 이용하면서도 헬륨(He)을 포함하지 않고, 삼불화질소(NF3) 대비 산소(O2)의 유입량 비가 10배 이상 큰 제 2 혼합가스를 이용하여 삼불화질소(NF3)와 산소(O2)와 헬륨(He)으로 이루어진 제 1 혼합가스를 이용한 건식식각 중간에 적정시간 진행하는 것을 특징으로 한 본 발명의 제 1 실시예에 따른 어레이 기판(101)의 제조 방법이 질화실리콘(SiNx)으로 이루어진 보호층(150)의 패터닝 효율이 우수함을 알 수 있다.
한편, 전술한 과정에 의해 보호층(150)에 대해 상기 박막트랜지스터(Tr)의 드레인 전극(137)을 노출시키는 드레인 콘택홀(155)을 형성한 후, 도 2n에 도시한 바와 같이, 상기 보호층(150) 상부에 남아있는 제 3 포토레지스트 패턴(193)을 스트립 공정을 진행하여 제거한다.
다음, 도 2o에 도시한 바와 같이, 상기 드레인 콘택홀(155)이 형성된 보호층(150)(150) 위로 투명 도전성 물질인 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 증착하고, 이를 마스크 공정을 통해 패터닝함으로써 상기 드레인 콘택홀(155)을 통해 상기 드레인 전극(137)과 접촉하는 화소전극(160)을 각 화소영역(P) 별로 형성함으로써 어레이 기판(101)을 완성한다.
한편, 이렇게 완성된 어레이 기판(101)은 각 화소영역(P)에 화소전극(160)만이 형성되고 있음을 보이고 있으나, 상기 보호층(150) 상부에는 상기 각 화소영역(P)내에 공통전극(미도시)이 더욱 형성될 수도 있으며, 이 경우, 상기 게이트 배선(미도시)이 형성된 동일한 층에 상기 게이트 배선(미도시)과 이격하며 나란하게 공통배선(미도시)이 더욱 형성되며, 상기 보호층(150)과 게이트 절연막(109)에는 상기 공통전극(미도시)을 노출시키는 공통 콘택홀(미도시)이 구비되며, 상기 공통 콘택홀(미도시)을 통해 상기 공통전극(미도시)은 상기 공통배선(미도시)과 접촉하도록 구성된다.
이때, 이러한 구성을 갖는 본 발명의 변형예에 따른 어레이 기판(미도시)에 있어서 상기 공통 콘택홀(미도시)은 상기 드레인 콘택홀(155)을 형성하는 과정에서 전술한 동일한 방법에 의해 상기 드레인 콘택홀(미도시)과 동시에 형성된다.
그리고, 상기 어레이 기판(101)은 또 다른 형태로서 상기 화소전극(160) 위로 절연막(미도시)을 개재하여 각 화소영역(P)별로 다수의 바(bar) 형태의 개구(미도시)를 갖는 공통전극(미도시)이 형성될 수도 있다.
이러한 구성을 갖는 본 발명의 제 1 실시예 및 그 변형예에 따른 어레이 기판의 제조 방법은 온실 가스인 육불화황(SF6)을 대신하여 상기 육불화황(SF6)을 대비 상기 지구 온난화에 영향을 적게 주며 건식식각 진행 시 발생되는 플라즈마에 의해 자체 분해율이 97%로 높은 삼불화질소(NF3)를 이용하여 질화실리콘(SiNx)으로 이루어진 보호층(150)의 건식식각을 진행함으로써 육불화황(SF6) 사용을 억제함으로써 지구 온난화를 촉진시키는 온실 가스 배출량을 저감시키는 효과가 있다.
나아가, 본 발명의 제 1 실시예에 따른 어레이 기판(101)의 제조 방법은 온실 가스 저감에 의해 온실 가스인 육불화황(SF6)을 GWP 지수가 낮은 가스로 재처리하기 위한 열분해 장치 등을 별도로 설비할 필요가 없으며, 또는 2015년부터 적용되는 온실 가스 사용을 위한 온실 가스 배출권을 구매할 필요가 없으므로 제품의 제조 비용 상승을 억제시키는 효과가 있다.
그리고, 본 발명의 제 1 실시예에 따른 어레이 기판(101)의 제조 방법은 삼불화질소(NF3) 가스를 반응가스로 사용하면서도 건식식각 진행 시 육불화황(SF6) 가스의 식각율 수준에 유사한 수준이 되며, 누적 건식 식각량이 많아짐에 따라 식각률 저하를 발생시키는 요인을 제거함으로써 단위 시간당 생산성을 향상시키는 효과가 있다.
<제 2 실시예>
한편, 최근에는 표시장치가 30인치(inch) 이상 큰 사이즈를 갖는 대면적화로 인해 저저항 배선을 형성하는 것이 큰 이슈가 되고 있다.
이렇게 30인치(inch) 이상의 대면적을 갖는 표시장치는 배선 자체가 길어지므로 신호 지연의 문제가 발생될 수 있다.
따라서, 이러한 문제를 최소화하기 위해서는 상대적으로 단위 면적당 저항값이 작은 금속물질을 이용하여 배선을 바람직하며, 일반적인 어레이 기판에 있어서 통상적인 배선으로 이용되는 알루미늄(Al)이나 알루미늄 합금(AlNd)보다 더 작은 단위 면적당 저항값을 가지며, 비용 또한 저렴한 구리(Cu) 또는 구리합금(Cu alloy)이 대안이 되고 있다.
본 발명의 제 2 실시예는 이러한 저저항 특성을 갖는 구리 또는 구리합금을 이용하여 배선을 이용하는 경우, 삼불화질소(NF3)를 반응가스로 포함하는 보호층(150)의 건식식각 진행 시 상기 구리(Cu) 또는 구리함금으로 이루어진 배선 또는 전극의 손상을 억제할 수 있는 어레이 기판의 제조 방법에 대해 설명한다.
이때, 게이트 배선과 게이트 전극, 데이터 배선과 소스 및 드레인 전극을 구리(Cu) 또는 구리 합금의 단일층 또는 기판과의 접촉력 향상을 위해 접착력이 우수한 금속물질로 제 1 층을 형성한 후 이의 상부로 상기 구리 또는 구리합금으로 이루어진 제 2 층으로 이루어진 이중층 구조를 갖도록 형성한다는 것과, 보호층을 형성하는 단계 이외의 타 구성요소를 형성하는 방법은 전술한 제 1 실시예와 동일하므로 차별점이 있는 보호층의 건식식각 단계에 대해서만 도면을 참조하여 상세히 설명한다.
도 3은 본 발명의 제 2 실시예에 따른 어레이 기판의 제조 단계에 있어 보호층 내에 콘택홀을 형성하는 단계를 도시한 도면이며, 도 4는 도 3의 A영역을 확대한 도면이다. 설명의 편의를 위해 제 1 실시예와 동일한 구성요소에 대해서는 동일한 도면 부호를 부여하였다.
우선, 구리(Cu) 또는 구리합금으로 이루어진 상기 데이터 배선(130)과 소스 및 드레인 전극(135, 137) 위로 질화실리콘(SiNx)의 보호층(150)이 형성된 기판(101) 상의 상기 보호층(150) 위로 포토레지스트를 도포하여 포토레지스트층(미도시)을 형성하고, 상기 포토레지스트층(미도시)에 대해 투과영역과 차단영역을 갖는 노광 마스크를 이용하여 노광을 실시한 후, 노광된 상기 포토레지스트층(미도시)에 대해 현상 공정을 진행함으로써 상기 박막트랜지스터(Tr)의 드레인 전극(137)에 대응하여 상기 보호층(150)을 노출시키는 형태의 포토레지스트 패턴(193)을 형성한다.
다음, 상기 보호층(150) 상부로 상기 포토레지스트 패턴(193)이 형성된 기판(101)을 상기 보호층(150)의 건식식각을 위한 건식식각 장치의 챔버(195) 내부에 위치시킨다.
이후, 상기 챔버(195) 내부를 진공의 분위기 일례로 350 내지 450mTorr 정도의 압력을 갖는 진공의 분위기로 만든 후, 1700W 내지 1900W의 파워를 인가한 상태에서 삼불화질소(NF3)와 산소(O2) 및 헬륨(He)으로 이루어진 제 1 혼합가스와 삼불화질소(NF3)와 산소(O2)로 이루어진 제 2 혼합가스를 교번하며 공급하면서 플라즈마를 이용한 건식식각을 진행한다.
이때, 건식식각 시 상기 챔버(195) 내부로 유입되는 상기 제 1 혼합가스에 있어서, 각 성분별 단위 시간당 유입량을 살펴보면, 상기 헬륨(He)의 단위 시간당 유입량을 1이라 정의할 때, 상기 삼불화질소(NF3) 대 산소(O2)의 유입량 비는 1.15 : 2.875 내지 1.2 : 3.6 정도가 되는 것이 바람직하다.
제 1 실시예와 차별적인 것은 제 1 실시예 대비 상기 산소(O2)의 유입량 비가 상대적으로 작은 것이 특징이다.
구리(Cu) 또는 구리합금 이외에 알루미늄(Al) 또는 알루미늄 합금(AlNd), 몰리브덴(Mo) 또는 몰리브덴 합금(MoTi)을 배선으로 하는 제 1 실시예의 경우, 건식식각 시 이용되는 제 1 혼합가스에 있어 헬륨(He)을 제외한 삼불화질소(NF3) 대 산소(O2)의 유입량비는 1 : 3보다 큰 1.15 : 3.6 내지 1.2 : 4.5 수준이 되었다.
하지만, 구리(Cu) 또는 구리합금을 배선 또는 전극으로 하는 본 발명의 제 2 실시예의 경우, 상기 보호층(150)의 건식식각을 위한 제 1 혼합가스에 있어서, 상기 헬륨(He)의 단위 시간당 유입량을 1이라 정의할 때, 상기 삼불화질소(NF3) 대 산소(O2)의 유입량 비는 1.15 : 2.875 내지 1.2 : 3.6 정도가 됨으로서 실질적으로 삼불화질소(NF3) 대 산소(O2)의 유입량 비는 1:3보다 작거나 같은 것이 특징이다.
이렇게 구리 또는 구리합금을 배선 또는 전극으로 한 경우, 상기 보호층(150)의 건식식각 시 제 1 혼합가스의 유입량 비에 있어서 삼불화질소(NF3) 대 산소(O2)의 유입량 비를 1:3보다 작거나 같도록 한 것은 구리 또는 구리합금 재질의 배선 또는 전극의 표면 손상을 억제시키기 위함이다.
즉, 상기 보호층(150)에 상기 구리 또는 구리합금 재질로 이루어진 배선 또는 전극 일례로 상기 드레인 전극(137)을 노출시키는 드레인 콘택홀(155)의 형성 시, 상기 포토레지스트 패턴(193) 사이로 노출된 상기 보호층(150)이 상기 제 1 혼합가스에 의해 식각되어 상기 드레인 전극(137) 표면이 노출되는데, 이 경우 산소(O2)의 유입량 이 크면 상기 노출된 드레인 전극(137)의 표면 산화가 이루어져 산화구리(CuOx)층이 형성되며, 이러한 산화구리(CuOx)층에 의해 상기 드레인 전극(137)은 표면손상이 발생되어 이후 단계에서 형성되는 화소전극(미도시)과의 접촉 특성 등이 저하되게 된다.
따라서, 이러한 현상을 방지하기 위해 본 발명의 제 2 실시예에 있어서는 질화실리콘(SiNx)으로 이루어진 보호층(150)의 건식식각 시 이용되는 헬륨(He)과 삼불화질소(NF3) 및 산소(O2)로 이루어진 제 1 혼합가스의 유입량 비에 있어서, 삼불화질소(NF3) 대 산소(O2)의 유입량 비를 1:3 이하 더욱 정확히는 1:2.5 내지 1:3의 값을 갖도록 한 것이다.
이때, 상기 챔버(195) 내부로 유입되는 제 1 혼합가스의 실질적인 유입량은 헬륨(He)은 145-155sccm, 삼불화질소(NF3)는 166-186sccm, 산소(O2)는 417-558sccm 정도의 범위에서 챔버(195) 내부로 유입되는 것이 특징이다.
2차 건식식각의 경우, 삼불화질소(NF3) 대 산소(O2)의 유입량 비가 1:10 내지 1:11로 산소(O2)가 높은 수준이 되는 것을 보이고 있지만, 실질적으로 챔버(195) 내부로 유입되는 산소(O2) 유입량은 1차 및 3차 건식식각과 동일한 수준을 유지하며 상기 삼불화질소(NF3)의 유입량 만을 줄인 것이므로 실질적으로 챔버(195) 내부의 산소(O2)량은 일정한 수준을 유지하게 되며, 상기 2차 건식식각 시간은 1차 및 3차 건식식각 대비 1/3 내지 1/2 수준이 되며, 그리고 상기 2차 건식식각은 실질적으로 구리 또는 구리 합금으로 이루어진 배선 또는 전극이 노출된 상태가 아니므로 문제되지 않는다.
한편, 이러한 제 2 실시예의 변형예의 경우, 실질적으로 질화실리콘(SiNx)으로 이루어진 상기 보호층(150)의 1차 건식식각의 경우, 상기 구리 또는 구리합금으로 이루어진 배선 또는 전극이 노출되지 않으므로, 특히 1차 건식식각은 제 1 실시예에 제시된 바와같이, 상기 제 1 혼합가스에 있어서 상기 헬륨(He)의 유입량을 1이라 정의할 때, 상기 삼불화질소(NF3) 대 산소(O2)의 유입량 비는 1.15 : 3.6 내지 1.2 : 4.5 정도가 되도록 한 상태에서 진행할 수도 있다.
한편, 이러한 제 2 실시예에 있어서 상기 보호층(150)이 식각되어 제거됨으로써 구리 또는 구리합금으로 이루어진 배선 또는 전극이 노출되어 표면 손상이 발생하는 것을 억제하기 위해서는 특히 3차 건식식각 진행 시 챔버(195) 내부로 유입시키는 제 1 혼합가스에 있어서 산소(O2)의 유입량을 더욱 저감시키면 콘택홀(155) 형성에 의해 노출되는 배선 또는 전극의 표면 손상을 더욱 억제할 수 있다. 하지만, 삼불화질소(NF3) 대 산소(O2)의 유입량 비를 1:2.5 보다 더 작게 하지 않는 것은, 콘택홀(155)의 내측면이 상기 전극 또는 배선의 표면과 이루는 각도(θ)가 75도 이하 더욱 정확히는 45도 이상 75도 이하의 범위가 되도록 하기 위함이다.
콘택홀(155)의 내측면이 배선 또는 전극의 표면과 이루는 각도(θ)가 75도 보다 큰 경우, 추후 상기 보호층(150) 상부에 화소전극(미도시)을 형성 시 스텝커버리지 특성에 의해 상기 보호층(150)의 콘택홀(150) 내부에서 끊김이 발생할 수 있으며, 이러한 화소전극(미도시) 형성 시 콘택홀(150) 내부에서 끊김을 억제하기 위해서는 상기 콘택홀(150)의 내측면이 상기 콘택홀(150)을 통해 노출되는 배선 또는 전극의 표면과 75도 이하의 각도(θ)를 이루는 것이 바람직하다.
이때, 상기 콘택홀(155) 내측면의 각도는 건식식각시 챔버(195) 내부로 유입되는 혼합가스 중 산소(O2)에 의해 영향을 받으며, 산소(O2)의 유입량이 타 가스 보다 클 경우 작은 각도를 갖게 된다.
질화실리콘(SiNx)으로 이루어진 보호층(150)의 콘택홀(155) 형성을 위한 건식식각 시 혼합가스에서 산소(O2)를 많이 사용하면 할수록 콘택홀(155) 내측면은 테이퍼진 구조를 이루므로 유리하지만, 본 발명의 제 2 실시예의 특성 상, 콘택홀(155)을 통해 노출되는 배선 또는 전극은 구리 또는 구리합금으로 이루어짐으로서 건식식각 진행 시 산소(O2)의 유입량이 증가하면 표면 손상이 발생한다.
따라서, 구리 또는 구리합금을 전극 또는 배선으로 하는 어레이 기판(101)의 제조에 있어서, 보호층(150) 내의 콘택홀(155) 형성을 위한 건식식각에 있어 산소(O2) 유입량은 배선의 손상 방지와 콘택홀(155) 내측면의 테이퍼 각도(θ)가 75도 이하를 갖도록 하는 것은 트레이드 오프(trade-off) 관계이며, 본 발명의 제 2 실시예에 있어서는 보호층(150)의 건식식각 진행 시, 특히 제 1 혼합가스를 이용한 1차 및 3차 건식식각 진행 시의 삼불화질소(NF3)와 산소(O2)의 유입량 비를 1:2.5 내지 1:3 정도가 되도록 함으로써 콘택홀(155)의 내측면 테이퍼 각도를 75도 이하가 되도록 하면서도 구리 또는 구리합금으로 이루어진 배선 또는 전극 표면 손상을 억제하도록 한 것이 특징이다.
이후 공정은 전술한 제 1 실시예와 동일하므로 그 설명은 생략한다.
이러한 구성을 갖는 본 발명의 제 2 실시예에 있어서도 온실가스인 육불화황(SF6)를 대신하여 삼불화질소(NF3) 가스를 이용하므로 육불화황(SF6) 사용을 억제함으로써 지구 온난화를 촉진시키는 온실 가스 배출량을 저감시키는 효과가 있다.
또한, 본 발명의 제 2 실시예에 따른 어레이 기판(101)의 제조 방법은 온실 가스 저감에 의해 온실가스인 육불화황(SF6)을 재처리하기 위한 열분해 장치 등을 별도로 설비할 필요가 없으며, 또는 2015년부터 적용되는 온실 가스 사용을 위한 온실 가스 배출권을 구매할 필요가 없으므로 제품의 제조 비용 상승을 억제시키는 효과가 있다.
<제 3 실시예>
본 발명의 제 3 실시예는 전술한 제 1 및 제 2 실시예보다는 육불화황(SF6) 사용량이 많지만, 온실가스인 육불화황(SF6)만을 이용하여 질화실리콘(SiNx)으로 이루어진 보호층을 건식식각하는 종래의 어레이 기판의 제조 방법 대비 육불화황(SF6)의 사용량을 줄일 수 있는 어레이 기판의 제조 방법을 제공한다.
본 발명의 제 3 실시예에 경우, 보호층의 건식식각을 진행하는 공정만을 전술한 제 1 실시예와 달리하므로 타 구성요소의 제조 방법은 생략하며 보호층의 패터닝 공정에 대해서만 설명한다.
도 5는 본 발명의 제 3 실시예에 따른 어레이 기판의 제조 단계에 있어 보호층 내에 콘택홀을 형성하는 단계를 도시한 도면이다.
도시한 바와같이, 본 발명의 제 3 실시예에 따른 어레이 기판(101)에 제조방법에 있어 보호층(150)의 건식식각은 제 1 실시예와 달리 1차 건식식각만을 진행하는 것이 특징이며, 이때, 건식식각에 사용되는 혼합가스를 달리하는 특징이다.
즉, 본 발명의 제 3 실시예에 이용되는 건식식각을 위한 혼합가스는 육불화황(SF6)과, 삼불화질소(NF3), 산소(O2) 및 헬륨(He) 가스를 포함하는 것이 특징이다. 이때, 건식식각 시 상기 챔버(195) 내부로 유입되는 상기 혼합가스에 있어서, 각 성분별 단위 시간당 유입량을 살펴보면, 상기 챔버(195) 내부로 헬륨(He)의 단위 시간당 유입량을 1이라 정의할 때, 상기 육불화황(SF6) 대 삼불화질소(NF3)의 유입량 비는 0.95 : 1 내지 1 : 0.95 가 되는 것이 바람직하다.
상기 제 3 실시예에 이용되는 혼합가스의 경우, 데이터 배선(130)과 소스 및 드레인 전극(135, 137)이 구리 또는 구리합금 이외의 저저항 금속물질인 알루미늄(Al), 알루미늄 합금(AlNd), 몰리부덴(Mo), 몰리티타늄(MoTi) 중 어느 하나 또는 둘 이상의 물질로 이루어지는 경우, 상기 삼불화질소(NF3)와 육불화황(SF6)를 합산한 유입량은 제 1 실시예에 사용되는 제 1 혼합가스에서 삼불화질소(NF3)의 유입량과 동일하며, 헬륨(He) 및 산소(O2)의 유입량 또한 상기 제 1 실시예에 이용되는 제 1 혼합가스의 헬륨(He) 및 산소(O2)의 유입량과 동일하다.
즉, 상기 삼불화질소(NF3)와 육불화황(SF6)를 합산한 유입량은 166-186sccm, 헬륨(He)은 145-155sccm, 산소(O2)는 522-698sccm 가 되며, 이때, 상기 육불화황(SF6) 대 삼불화질소(NF3)의 유입량 비는 0.95 : 1 내지 1 : 0.95 가 되므로, 실질적으로 육불화황(SF6)는 79-98sccm 정도의 유입량이 되는 것이 특징이다.
그리고, 제 3 실시예에 따른 어레이 기판(101)에 있어 데이터 배선(130)과 소스 및 드레인 전극(135, 137)이 단일층 형태로 구리 또는 구리합금으로 이루어지거나, 또는 다중층 형태로 상부층이 구리 또는 구리합금으로 이루어진 경우는, 상기 삼불화질소(NF3)와 육불화황(SF6)를 합산한 유입량은 제 2 실시예에 사용되는 제 1 혼합가스에서 삼불화질소(NF3)의 유입량과 동일하며, 헬륨(He) 및 산소(O2)의 유입량 또한 상기 제 2 실시예에 이용되는 제 1 혼합가스의 헬륨(He) 및 산소(O2)의 유입량과 동일하다.
즉, 상기 삼불화질소(NF3)와 육불화황(SF6)를 합산한 유입량은 166-186sccm, 헬륨(He)은 145-155sccm, 산소(O2)는 417-558sccm 가 되며, 이때, 상기 육불화황(SF6) 대 삼불화질소(NF3)의 유입량 비는 0.95 : 1 내지 1 : 0.95 가 되므로, 실질적으로 육불화황(SF6)는 79-98sccm 정도의 유입량이 되는 것이 특징이다.
이러한 구성을 갖는 본 발명의 제 3 실시예에 따른 어레이 기판(101)의 제조 방법에 있어서도, 삼불화질소(NF3)를 사용하지 않고 주 반응가스로서 육불화황(SF6)만을 이용하여 건식식각을 진행하는 종래의 어레이 기판 대비 온실 가스 사용량을 약 50% 정도 줄일 수 있는 장점을 갖는다.
또한, 이러한 본 발명의 제 3 실시예에 따른 보호층(150)의 건식식각의 경우, 주 반응가스로서 육불화황(SF6)만을 이용한 종래 대비 건식식각 율이 향상되는 효과가 있음을 실험적으로 알 수 있었다. 이는 육불화황(SF6)와 삼불화질소(NF3) 가스의 혼합에 의한 상승작용으로 인한 것이라 할 것이다.
타 조건(챔버(195)내 진공 정도, 가해지는 파워크기 및 주 반응가스 이외의 타 반응가스(헬륨(He) 및 산소(O2))의 유입량 등)은 동일하며 삼불화질소(NF3) 가스 사용없이 육불화황(SF6)을 반응가스로 이용한 종래의 보호층의 건식식각 시 단위 시간당 식각량은 75Å/초 가 되지만, 본 발명의 제 3 실시예에 따른 보호층(150)의 건식식각 시 단위 시간당 식각량은 88Å/초가 되므로 보호층(150)의 건식식각 속도(보호층이 제거되어 두께가 줄어드는 속도)가 초당 13Å 더 향상됨을 알 수 있었다.
따라서, 이러한 본 발명의 제 3 실시예에 따른 어레이 기판(101)의 제조방법은 종래의 어레이 기판의 제조 방법대비 지구 온난화의 주요 요소인 온실효과는 감소시키면서 건식식각의 단위 시간당 생산성을 향상시키는 효과가 있다.
101 : 어레이 기판
105 : 게이트 전극
109 : 게이트 절연막
120 : 반도체층
122 : 액티브층
124 : 오믹콘택층
125 : 더미패턴
130 : 데이터 배선
135 : 소스 전극
137 : 드레인 전극
150 : 보호층
155 : 드레인 콘택홀
193 : 제 3 포토레지스트 패턴
195 : 챔버
P : 화소영역
Tr : 박막트랜지스터
TrA : 스위칭 영역

Claims (17)

  1. 화소영역이 정의된 기판 상에 배선 또는 전극을 형성하는 단계와;
    상기 배선 또는 전극 위로 전면에 질화실리콘(SiNx)으로 이루어진 보호층을 형성하는 단계와;
    상기 보호층 위로 포토레지스트 패턴을 형성하는 단계와;
    상기 포토레지스트 패턴이 형성된 기판을 건식식각 장치의 챔버내에 위치시키고, 헬륨(He)과 삼불화질소(NF3) 및 산소(O2)를 포함하는 제 1 혼합가스를 이용하여 상기 포토레지스트 패턴 사이로 노출된 상기 보호층을 제1시간 동안 1차 건식식각하는 단계와;
    삼불화질소(NF3)와 산소(O2)를 포함하는 제 2 혼합가스에 의해 1차 건식식각된 보호층을 제 2 시간 동안 2차 건식식각하여 상기 배선 또는 전극을 노출시키는 콘택홀을 형성하는 단계를 포함하는 어레이 기판의 제조 방법.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 배선 또는 전극은 단일층의 구리 또는 구리합금으로 이루어지거나, 또는 다중층 구조를 이루며 그 최상층이 구리 또는 구리합금으로 이루어진 것이 특징인 어레이 기판의 제조 방법.
  4. 제 3 항에 있어서,
    상기 제 1 혼합가스의 헬륨(He):삼불화질소(NF3):산소(O2)의 단위시간당 유입량 비는 1:1.15:2.875 내지 1:1.2:3.6인 것이 특징인 어레이 기판의 제조 방법.
  5. 제 1 항에 있어서,
    상기 제 1 혼합가스의 헬륨(He):삼불화질소(NF3):산소(O2)의 단위시간당 유입량 비는 1:1.15:3.6 내지 1:1.2:4.5인 것이 특징인 어레이 기판의 제조 방법.
  6. 제 4 항 또는 제 5 항에 있어서,
    상기 헬륨(He)의 단위 시간당 유입량은 145sccm 내지 155sccm인 것이 특징인 어레이 기판의 제조 방법.
  7. 제 1 항에 있어서,
    상기 2차 건식식각된 보호층에 상기 제 1 혼합가스에 의해 제 3 시간 동안 3차 건식식각하는 단계를 더 포함하는 어레이 기판의 제조 방법.
  8. 제 7 항에 있어서,
    상기 제 1 시간과 제 3 시간은 상기 제 2 시간의 2배 내지 3배가 되며, 상기 제 2 시간은 15초 내지 20초 인 것이 특징인 어레이 기판의 제조 방법.
  9. 제 7 항에 있어서,
    상기 2차 건식식각 진행 시 상기 챔버 내부로 유입되는 상기 제 2 혼합가스에 있어, 상기 삼불화질소(NF3)의 유입량을 1이라 할 때, 상기 산소(O2)의 유입량은 10 내지 11인 것이 특징인 어레이 기판의 제조 방법.
  10. 제 9 항에 있어서,
    상기 산소(O2)의 챔버 내부로 유입되는 유입량은 상기 1차 건식식각 시의 산소(O2)의 유입량과 동일하며, 상기 삼불화질소(NF3)의 유입량은 47sccm 내지 59sccm 인 것이 특징인 어레이 기판의 제조 방법.
  11. 제 4 항 또는 제 5 항에 있어서,
    상기 콘택홀의 내측면은 상기 배선 또는 전극의 표면에 대해 테이퍼 구조를 이루며, 상기 내측면과 상기 배선 또는 상기 전극 표면이 이루는 각도는 45도 내지 75인 것이 특징인 어레이 기판의 제조 방법.
  12. 제 1 항에 있어서,
    상기 제 1 혼합가스는 육불화황(SF6)을 포함하여 제 1 혼합가스가 삼불화질소(NF3)와 육불화황(SF6)의 혼합가스, 산소(O2), 헬륨(He)으로 이루어진 것이 특징인 어레이 기판의 제조 방법.
  13. 제 12 항에 있어서,
    상기 제 1 혼합가스의 헬륨(He): 삼불화질소(NF3)와 육불화황(SF6)의 혼합가스:산소(O2)의 단위시간당 유입량 비는 1:1.15:3.6 내지 1:1.2:4.5이며, 상기 삼불화질소(NF3) 대 육불화황(SF6)의 유입량 비는 0.95:1 내지 1:0.95 인 것이 특징인 어레이 기판의 제조 방법.
  14. 제 1 항에 있어서,
    화소영역이 정의된 기판 상에 배선 또는 전극을 형성하는 단계는,
    상기 기판 상에 제 1 금속물질을 증착하고 패터닝하여 일방향으로 연장하는 게이트 배선과 상기 화소영역에 게이트 전극을 형성하는 단계와;
    상기 게이트 배선과 게이트 전극 상부에 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막 위로 상기 게이트 배선과 교차하여 상기 화소영역을 정의하는 데이터 배선을 형성하고, 동시에 상기 게이트 전극에 대응하여 반도체층과 상기 반도체층 상부에서 서로 이격하는 소스 전극 및 드레인 전극을 형성하는 단계를 포함하는 어레이 기판의 제조 방법.
  15. 제 14 항에 있어서,
    상기 콘택홀은 상기 드레인 전극을 노출시키는 드레인 콘택홀이며, 상기 보호층 위로 각 화소영역에 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 화소전극을 형성하는 단계를 포함하는 어레이 기판의 제조 방법.
  16. 제4항 또는 제5항에 있어서, 상기 제2혼합가스의 전체에 대한 삼불화질소(NF3)은 비율은 상기 제1혼합가스의 전체에 대한 삼불화질소(NF3)의 비율에 비해 적은 것이 특징인 어레이 기판의 제조 방법.
  17. 제16항에 있어서, 상기 제2혼합가스의 삼불화질소(NF3)와 산소(O2)의 단위시간당 유입량 비는 1:10 내지 1:11인 것이 특징인 어레이 기판의 제조 방법.
KR1020110133760A 2011-12-13 2011-12-13 어레이 기판의 제조방법 Active KR101987688B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020110133760A KR101987688B1 (ko) 2011-12-13 2011-12-13 어레이 기판의 제조방법
US13/692,078 US9236451B2 (en) 2011-12-13 2012-12-03 Method of fabricating array substrate using dry etching process of silicon nitride
CN201210539707.0A CN103165528B (zh) 2011-12-13 2012-12-13 制造阵列基板的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110133760A KR101987688B1 (ko) 2011-12-13 2011-12-13 어레이 기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20130066967A KR20130066967A (ko) 2013-06-21
KR101987688B1 true KR101987688B1 (ko) 2019-06-12

Family

ID=48572341

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110133760A Active KR101987688B1 (ko) 2011-12-13 2011-12-13 어레이 기판의 제조방법

Country Status (3)

Country Link
US (1) US9236451B2 (ko)
KR (1) KR101987688B1 (ko)
CN (1) CN103165528B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102523717B1 (ko) 2016-05-29 2023-04-19 도쿄엘렉트론가부시키가이샤 선택적 실리콘 질화물 에칭 방법
CN106898578B (zh) * 2017-03-30 2019-08-06 合肥鑫晟光电科技有限公司 一种显示基板的制备方法、阵列基板及显示装置
CN108803910B (zh) 2017-04-28 2021-08-06 京东方科技集团股份有限公司 触控基板及其制作方法、触控显示装置
US11444255B2 (en) * 2017-05-18 2022-09-13 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing display device, display device, display module, and electronic device
CN113066802B (zh) * 2021-03-19 2023-04-18 合肥京东方显示技术有限公司 一种显示基板的制备方法、显示基板和显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010109610A (ko) * 2000-05-31 2001-12-12 박종섭 반도체 소자의 강유전체 캐패시터 형성방법
US7361607B2 (en) * 2003-06-27 2008-04-22 Lam Research Corporation Method for multi-layer resist plasma etch
KR100583311B1 (ko) * 2003-10-14 2006-05-25 엘지.필립스 엘시디 주식회사 액정표시패널 및 그 제조 방법
US7307025B1 (en) * 2005-04-12 2007-12-11 Lam Research Corporation Lag control
US7632689B2 (en) * 2006-10-03 2009-12-15 Spansion Llc Methods for controlling the profile of a trench of a semiconductor structure
KR101320651B1 (ko) * 2006-11-28 2013-10-22 엘지디스플레이 주식회사 수평 전계 인가형 액정표시패널의 제조방법
KR101609727B1 (ko) * 2008-12-17 2016-04-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
US8999856B2 (en) * 2011-03-14 2015-04-07 Applied Materials, Inc. Methods for etch of sin films
US20130045605A1 (en) * 2011-08-18 2013-02-21 Applied Materials, Inc. Dry-etch for silicon-and-nitrogen-containing films

Also Published As

Publication number Publication date
CN103165528A (zh) 2013-06-19
CN103165528B (zh) 2015-07-08
US9236451B2 (en) 2016-01-12
KR20130066967A (ko) 2013-06-21
US20130149818A1 (en) 2013-06-13

Similar Documents

Publication Publication Date Title
KR101425635B1 (ko) 산화물 박막 트랜지스터 기판의 제조 방법 및 산화물 박막트랜지스터 기판
JP5129228B2 (ja) アレイ基板及びこれの製造方法
US8796680B2 (en) Thin-film transistor substrate and method of manufacturing the same
KR101741732B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP2016225661A (ja) 薄膜トランジスタパネルの製造方法
KR20090041322A (ko) 반도체장치 제조방법
JP2012089814A (ja) 表示装置及びその製造方法
JP2007157916A (ja) Ｔｆｔ基板及びｔｆｔ基板の製造方法
KR101987688B1 (ko) 어레이 기판의 제조방법
TWI416736B (zh) 薄膜電晶體及其製造方法
US20160315201A1 (en) Display device
KR20140147590A (ko) 평판표시장치용 백플레인 및 그의 제조방법
JPH08236775A (ja) 薄膜トランジスタおよびその製造方法
KR101246790B1 (ko) 어레이 기판 및 이의 제조방법
US7554207B2 (en) Method of forming a lamination film pattern and improved lamination film pattern
KR20160129160A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP2006191013A (ja) 薄膜トランジスタ基板、その製造方法及び液晶表示装置
JP2006351844A (ja) 電気光学表示装置およびその製造方法
TW201351659A (zh) 薄膜電晶體及其製造方法
KR101998124B1 (ko) 어레이 기판 및 그 제조방법
KR20160014833A (ko) 금속 배선의 제조 방법 및 박막트랜지스터 기판 제조 방법
KR100848102B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법
JPWO2018189943A1 (ja) 薄膜トランジスタ基板及びその製造方法
KR101471149B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
CN115360141A (zh) 金属氧化物薄膜晶体管阵列基板及其制作方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20111213

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20161129

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20111213

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20180712

Patent event code: PE09021S01D

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20181227

Patent event code: PE09021S02D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20190529

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20190604

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20190604

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20220516

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20230515

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20240516

Start annual number: 6

End annual number: 6