[go: up one dir, main page]

KR101977278B1 - 발광 소자 - Google Patents

발광 소자 Download PDF

Info

Publication number
KR101977278B1
KR101977278B1 KR1020120120332A KR20120120332A KR101977278B1 KR 101977278 B1 KR101977278 B1 KR 101977278B1 KR 1020120120332 A KR1020120120332 A KR 1020120120332A KR 20120120332 A KR20120120332 A KR 20120120332A KR 101977278 B1 KR101977278 B1 KR 101977278B1
Authority
KR
South Korea
Prior art keywords
bonding
electrode
phosphor plate
light emitting
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020120120332A
Other languages
English (en)
Other versions
KR20140054625A (ko
Inventor
이건교
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020120120332A priority Critical patent/KR101977278B1/ko
Priority to US13/841,271 priority patent/US9437784B2/en
Priority to JP2013206033A priority patent/JP6251534B2/ja
Priority to EP13188201.1A priority patent/EP2725630B1/en
Priority to CN201310520011.8A priority patent/CN103794705B/zh
Publication of KR20140054625A publication Critical patent/KR20140054625A/ko
Application granted granted Critical
Publication of KR101977278B1 publication Critical patent/KR101977278B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/851—Wavelength conversion means
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21K—NON-ELECTRIC LIGHT SOURCES USING LUMINESCENCE; LIGHT SOURCES USING ELECTROCHEMILUMINESCENCE; LIGHT SOURCES USING CHARGES OF COMBUSTIBLE MATERIAL; LIGHT SOURCES USING SEMICONDUCTOR DEVICES AS LIGHT-GENERATING ELEMENTS; LIGHT SOURCES NOT OTHERWISE PROVIDED FOR
    • F21K9/00—Light sources using semiconductor devices as light-generating elements, e.g. using light-emitting diodes [LED] or lasers
    • F21K9/20—Light sources comprising attachment means
    • F21K9/23—Retrofit light sources for lighting devices with a single fitting for each light source, e.g. for substitution of incandescent lamps with bayonet or threaded fittings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H10H20/8316—Multi-layer electrodes comprising at least one discontinuous layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/851—Wavelength conversion means
    • H10H20/8514—Wavelength conversion means characterised by their shape, e.g. plate or foil
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V29/00—Protecting lighting devices from thermal damage; Cooling or heating arrangements specially adapted for lighting devices or systems
    • F21V29/50—Cooling arrangements
    • F21V29/70—Cooling arrangements characterised by passive heat-dissipating elements, e.g. heat-sinks
    • F21V29/74—Cooling arrangements characterised by passive heat-dissipating elements, e.g. heat-sinks with fins or blades
    • F21V29/77—Cooling arrangements characterised by passive heat-dissipating elements, e.g. heat-sinks with fins or blades with essentially identical diverging planar fins or blades, e.g. with fan-like or star-like cross-section
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V29/00—Protecting lighting devices from thermal damage; Cooling or heating arrangements specially adapted for lighting devices or systems
    • F21V29/50—Cooling arrangements
    • F21V29/70—Cooling arrangements characterised by passive heat-dissipating elements, e.g. heat-sinks
    • F21V29/83—Cooling arrangements characterised by passive heat-dissipating elements, e.g. heat-sinks the elements having apertures, ducts or channels, e.g. heat radiation holes
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2101/00—Point-like light sources
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2115/00—Light-generating elements of semiconductor light sources
    • F21Y2115/10—Light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/851—Wavelength conversion means
    • H10H20/8515—Wavelength conversion means not being in contact with the bodies

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • General Engineering & Computer Science (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

실시 예는 제1 반도체층, 활성층, 및 제2 반도체층을 포함하는 발광 구조물, 상기 발광 구조물 상에 배치되는 형광체 플레이트, 상기 발광 구조물과 상기 형광체 플레이트 사이에 배치되고, 상기 형광체 플레이트를 상기 발광 구조물에 본딩시키는 본딩부, 및 상기 형광체 플레이트의 상부면 상에 배치되고, 일부는 상기 형광체 플레이트를 통과하여 상기 본딩부에 본딩되는 제1 전극부를 포함한다.

Description

발광 소자{A LIGHT EMITTING DEVICE}
실시 예는 발광 소자에 관한 것이다.
반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode: LED)나 레이저 다이오드(Laser Diode:LD)와 같은 발광 소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비 전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.
일반적으로 백색광을 구현하기 위하여 형광체와 수지를 혼합한 수지 조성물을 발광 칩(chip) 상부에 도포하거나, 발광 칩을 수지 조성물로 밀봉하는 방식을 사용할 수 있다. 또한 형광체를 함유하는 수지의 코팅(coating) 또는 몰딩(molding) 방법 대신에 형광체를 포함하는 층(layer), 시트(sheet), 또는 플레이트(plate)를 발광 칩 상부에 배치시키는 방법이 사용될 수 있다. 이 경우에는 형광체층, 형광체 시트, 또는 형광체 플레이트를 발광 칩 상부에 안정적으로 부착시키는 것이 중요하다.
실시 예는 형광체 플레이트의 접착의 정확도가 향상되고, 열에 기인하는 형광체 플레이트의 변색 및 크랙을 방지할 수 있는 발광 소자를 제공한다.
실시 예는 제1 반도체층, 활성층, 및 제2 반도체층을 포함하는 발광 구조물; 상기 발광 구조물 상에 배치되는 형광체 플레이트(plate); 상기 발광 구조물과 상기 형광체 플레이트 사이에 배치되고, 상기 형광체 플레이트를 상기 발광 구조물에 본딩시키는 본딩부; 및 상기 형광체 플레이트의 상부면 상에 배치되고, 일부는 상기 형광체 플레이트를 통과하여 상기 본딩부에 본딩되는 제1 전극부를 포함한다.
상기 제1 전극부는 상기 형광체 플레이트의 상부면 상에 배치되는 패드부; 및 상기 형광체 플레이트를 통과하여 상기 패드부와 상기 본딩부를 연결하는 관통부를 포함할 수 있다.
상기 본딩부는 상기 형광체 플레이트와 상기 발광 구조물 사이에 위치하며, 상기 형광체 플레이트의 하면을 상기 발광 구조물에 본딩시키는 제1 본딩부; 및 상기 관통부와 상기 발광 구조물 사이에 위치하며, 상기 관통부를 상기 발광 구조물에 본딩시키는 제2 본딩부를 포함할 수 있다.
상기 본딩부는 상기 제2 반도체층 상에 배치되는 제1 본딩 전극; 및 상기 형광체 플레이트의 하부면 및 상기 관통부 상에 위치하고, 상기 제1 본딩 전극과 본딩되는 제2 본딩 전극을 포함할 수 있다.
상기 제2 본딩 전극은 상기 제1 본딩 전극에 융착되고, 상기 제1 본딩 전극과 상기 제2 본딩 전극 사이에는 융착된 경계면이 존재할 수 있다.
상기 제2 본딩 전극의 녹는점과 상기 제1 본딩 전극의 녹는점은 서로 다를 수 있다. 상기 제1 전극부는 상기 제2 반도체층 상에 배치되는 확장 전극을 더 포함하며, 상기 본딩부는 상기 관통부를 상기 확장 전극 사이에 위치하며, 상기 관통부를 상기 확장 전극에 본딩시키는 제3 본딩 전극을 포함할 수 있다.
상기 제3 본딩 전극의 녹는점은 상기 확장 전극의 녹는점과 서로 다를 수 있다. 상기 제3 본딩 전극은 상기 확장 전극에 융착될 수 있다. 상기 본딩부는 복수 개이고, 복수의 본딩부들 중 적어도 하나는 상기 제1 전극부와 본딩될 수 있다.
상기 발광 소자는 상기 제1 반도체층 아래에 배치되는 기판; 및 상기 제2 반도체층 상에 배치되는 전도층을 더 포함하며, 상기 제1 본딩 전극은 상기 전도층 상에 배치될 수 있다.
상기 발광 소자는 상기 제1 반도체층 아래에 배치되는 반사층; 상기 제1 반도체층과 상기 반사층 사이에 위치하는 오믹 영역; 및 상기 반사층 아래에 배치되는 지지층을 더 포함할 수 있다.
실시 예는 형광체 플레이트의 접착의 정확도가 향상되고, 열에 기인하는 형광체 플레이트의 변색 및 크랙을 방지할 수 있다.
도 1은 실시 예에 따른 발광 소자의 평면도를 나타낸다.
도 2는 도 1에 도시된 발광 소자의 AB방향의 단면도이다.
도 3은 도 1에 도시된 발광 소자의 CD 방향의 단면도이다.
도 4는 도 1에 도시된 본딩부의 제1 본딩 전극이 배치되는 제2 반도체층의 상부면을 나타낸다.
도 5는 도 1에 도시된 본딩부의 제2 본딩 전극이 배치되는 형광체 플레이트의 하부면을 나타낸다.
도 6은 제2 전극이 배치되는 형광체 플레이트의 상부면을 나타낸다.
도 7은 제1 본딩 전극과 제2 본딩 전극의 융착을 나타낸다.
도 8은 제1 본딩 전극에 융착된 제2 본딩 전극을 나타낸다.
도 9는 도 2 및 도 3에 도시된 점선 부분의 확대도를 나타낸다.
도 10은 도 1에 도시된 발광 소자의 변형 예의 AB 방향 단면도이다.
도 11은 도 10에 도시된 변형 예의 CD 방향 단면도이다.
도 12는 다른 실시 예에 따른 발광 소자의 평면도를 나타낸다.
도 13은 도 12에 도시된 발광 소자의 EF 방향의 단면도를 나타낸다.
도 14는 도 12에 도시된 발광 소자의 GH방향의 단면도를 나타낸다.
도 15는 도 12에 도시된 제1 본딩부의 제1 본딩 전극과 제2 본딩부의 제2 확장 전극을 나타낸다.
도 16은 도 12에 도시된 형광체 플레이트의 하부면을 나타낸다.
도 17은 도 12에 도시된 형광체 플레이트의 상부면을 나타낸다.
도 18은 도 13에 도시된 점선 부분의 확대도를 나타낸다.
도 19는 도 14에 도시된 점선 부분의 확대도를 나타낸다.
도 20은 다른 실시 예에 따른 발광 소자의 평면도를 나타낸다.
도 21은 도 20에 도시된 발광 소자의 AB 방향 단면도를 나타낸다.
도 22는 도 20에 도시된 제1 전극부를 나타낸다.
도 23은 도 20에 도시된 형광체 플레이트의 하부면을 나타낸다.
도 24는 도 20에 도시된 형광체 플레이트의 상부면을 나타낸다.
도 25는 도 20에 도시된 실시 예의 변형 예를 나타낸다.
도 26은 실시 예에 따른 발광 소자 패키지를 나타낸다.
도 27은 실시 예에 따른 발광 소자 패키지를 포함하는 조명 장치의 분해 사시도이다
도 28은 실시 예에 따른 발광 소자 패키지를 포함하는 표시 장치를 나타낸다.
도 29는 실시 예에 따른 발광 소자 패키지를 포함하는 해드 램프를 나타낸다.
이하, 실시 예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다. 또한 동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다. 이하, 첨부된 도면을 참조하여 실시 예에 따른 발광 소자를 설명한다.
도 1은 실시 예에 따른 발광 소자(100-1)의 평면도를 나타내고, 도 2는 도 1에 도시된 발광 소자(100-1)의 AB방향의 단면도이고, 도 3은 도 1에 도시된 발광 소자(100-1)의 CD 방향의 단면도를 나타내고, 도 4는 도 1에 도시된 본딩부(160-1 내지 160-n)의 제1 본딩 전극(170-1 내지 170-n)이 배치되는 제2 반도체층(126)의 상부면을 나타내고, 도 5는 도 1에 도시된 본딩부(160-1 내지 160-n)의 제2 본딩 전극(180-1 내지 180-n)이 배치되는 형광체 플레이트(150)의 하부면(151)을 나타내고, 도 6은 제2 전극(144-1, 144-2)이 배치되는 형광체 플레이트(150)의 상부면(152)을 나타낸다.
도 1 내지 도 6을 참조하면, 발광 소자(100-1)는 기판(110), 발광 구조물(120), 제1 전극(142), 제2 전극(144), 제1 본딩 전극(170-1 내지 170-n, n≥1인 자연수)과 제2 본딩 전극(180-1 내지 180-n, n≥1인 자연수)을 포함하는 적어도 하나의 본딩부(160-1 내지 160-n, n≥1인 자연수), 및 형광체 플레이트(150)를 포함한다.
기판(110)은 발광 구조물(120)을 지지한다. 기판(110)은 반도체 물질 성장에 적합한 물질로 형성될 수 있다. 또한 기판(110)은 열전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판일 수 있다.
예를 들어 기판(110)은 사파이어(Al203)이거나 또는 GaN, SiC, ZnO, Si, GaP, InP, Ga203, GaAs 중 적어도 하나를 포함하는 물질일 수 있다. 이러한 기판(110)의 상면에는 광 추출을 향상시키기 위하여 요철이 형성될 수 있다.
기판(110)과 발광 구조물(120) 사이의 격자 상수의 차이에 의한 격자 부정합을 완화하기 위하여 제1 반도체층(122)과 기판(110) 사이에 버퍼층(미도시)이 배치될 수 있다. 버퍼층은 3족 원소 및 5족 원소를 포함하는 질화물 반도체일 수 있다.
예컨대 버퍼층은 InAlGaN, GaN, AlN, AlGaN, InGaN 중에서 적어도 하나를 포함할 수 있다. 버퍼층은 단일층 또는 다층 구조일 수 있으며, 2족 원소 또는 4족 원소가 불순물로 도핑될 수도 있다.
또한 제1 반도체층(122)의 결정성 향상을 위하여 언도프트 반도체층(미도시)이 기판(110)과 발광 구조물(120) 사이에 개재될 수 있다. 예컨대, 언도프트 반도체층은 제1 도전형 도펀트(예컨대, n형 도펀트 또는 p형 도펀트)가 도핑되지 않아 제1 반도체층(122)에 비하여 낮은 전기 전도성을 갖는 것을 제외하고는 제1 반도체층(122)과 동일할 수 있다.
발광 구조물(120)은 기판(110) 상에 배치되며, 빛을 발생시킨다. 발광 구조물(120)은 제1 반도체층(122)의 일부를 노출할 수 있다. 예컨대, 제2 반도체층(126), 활성층(124) 및 제1 반도체층(122)이 부분적으로 식각되어 제1 반도체층(122)의 일부가 노출될 수 있다.
제1 반도체층(122)은 기판(110) 상에 배치되며, 질화물 반도체층일 수 있다.
예컨대, 제1 반도체층(122)은 InxAlyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑될 수 있다.
활성층(124)은 제1 반도체층(122)과 제2 반도체층(126) 사이에 배치될 수 있다. 활성층(124)은 제1 반도체층(122)으로부터 제공되는 전자(electron)와 제2 반도체층(126)으로부터 제공되는 정공(hole)의 결합(recombination) 과정에서 발생하는 에너지에 의해 광을 생성할 수 있다.
활성층(124)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체일 수 있으며, 활성층(124)은 1회 이상 교대로 배치되는 양자 우물층 및 양자 장벽층을 포함하는 양자 우물 구조일 수 있다. 예컨대, 활성층(124)은 다중 양자 우물(MQW: Multi Quantum Well) 구조일 수 있다. 양자 장벽층의 에너지 밴드 갭은 양자 우물층의 에너지 밴드 갭보다 클 수 있다.
제2 반도체층(126)은 활성층(124) 상에 배치되며, 질화물 반도체층일 수 있다. 제2 반도체층(126)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
제1 반도체층(122)은 일부가 노출될 수 있다. 예컨대, 발광 구조물의 일부가 제거되어 제1 반도체층(122)의 일부가 노출될 수 있다.
제1 전극(142)은 노출되는 제1 반도체층(122) 상에 배치될 수 있다. 예컨대, 제1 전극(142)은 노출되는 제1 반도체층(122) 상에 증착될 수 있다. 제1 전극(142)은 제1 전원을 공급하는 와이어가 본딩되는 패드(pad)일 수 있다.
제2 전극(144)은 형광체 플레이트(150)의 일면(152, 예컨대, 상부면) 상에 배치될 수 있으며, 일부는 형광체 플레이트(150)를 통과하여 형광체 플레이트(150)의 다른 일면(151, 예컨대, 하부면)으로 노출될 수 있다. 예컨대, 제2 전극(144-1, 144-2)은 형광체 플레이트(150)의 상부면(152) 상에 증착될 수 있다.
제2 전극(144)은 형광체 플레이트(150)의 상부면(152) 상에 위치하고 외부로부터 전원을 공급하기 위한 와이어(103, 도 9 참조)가 본딩되는 적어도 하나의 패드부(164-1, 164-2), 및 형광체 플레이트(150)를 관통하여 패드부(164-1, 164-2)의 하면과 접촉하는 관통부(165-1, 165-2)를 포함할 수 있다.
예컨대, 제2 전극(144)은 형광체 플레이트(150)의 상면 상에 서로 이격하여 위치하는 복수의 패드부들(예컨대, 164-1,164-2), 및 이들(예컨대, 164-1, 164-2) 각각의 하부면과 연결되고 형광체 플레이트(150)를 관통하는 관통부(예컨대, 165-1, 165-2)를 포함할 수 있다. 즉 관통부(예컨대, 165-1)의 일단은 패드부(예컨대, 164-1)의 하면과 접촉하고, 나머지 다른 일단은 형광체 플레이트(150)의 하면(151)으로부터 노출될 수 있다.
제1 전극(142) 및 제2 전극(144) 각각은 도전 물질, 예컨대, Pb, Sn, Au, Ge, Bi, Cd, Zn, Ag, Ni, Ti, Cu, Al, lr, ln, Mg, Pt, Pd 중 적어도 하나를 포함하거나, 또는 이들 중 적어도 하나를 포함하는 합금으로 이루질 수 있으며, 단층 또는 복층일 수 있다.
형광체 플레이트(150)는 발광 구조물(120), 예컨대, 제2 반도체층(126) 상에 배치된다. 형광체 플레이트(150)는 발광 구조물(120)로부터 출사되는 광의 파장을 변환시킬 수 있다.
형광체 플레이트(150)는 형광체와 수지(resin)이 혼합된 형태일 수 있다. 형광체와 혼합되는 수지는 경도가 높고, 신뢰성이 좋은 투명성의 열경화성 수지, 예컨대, 실리콘 수지, 에폭시 수지, 글래스(glass), 글래스 세라믹(glass ceramic), 폴리에스테르 수지, 아크릴 수지, 우레탄 수지, 나일론 수지, 폴리아미드 수지, 폴리이미드 수지, 염화비닐 수지, 폴리카보네이트 수지, 폴리에틸렌 수지, 테프론 수지, 폴리스틸렌 수지, 폴리프로필렌 수지, 폴리올레핀 수지 등일 수 있다. 바람직하게 형광체 플레이트(150)는 폴리카보네이트, 글래스, 또는 글래스 세라믹 중 어느 하나일 수 있다.
수지와 혼합되는 형광체는 종류가 하나 이상일 수 있다. 형광체 플레이트(150)는 실리케이트(silicate)계 형광체, YAG계 형광체 또는 나이트라이드(Nitride)계 형광체 중 적어도 하나를 포함할 수 있다. 예컨대, 실리케이트계 형광체는 Ca2SiO4:Eu, Sr2SiO4:Eu, Sr3SiO5:Eu, Ba2SiO4:Eu, 및 (Ca, Sr, Ba)2SiO4:Eu)일 수 있고, YAG계 형광체는 Y3Al5O12:Ce, (Y,Gd)3Al5O12:Ce)일 수 있고, 나이트라이드계 형광체는 Ca2Si5N8:Eu, CaAlSiN2:Eu, (Sr, Ca)AlSiN2:Eu, α,β-SiAlON:Eu일 수 있다.
금형을 이용하여 슬러리(slurry) 형태의 수지와 형광체의 혼합물을 프레스 성형함으로써 형광체 플레이트를 제조할 수 있으나, 이에 한정되는 것은 아니다. 압출기에 의하여 슬러리 형태의 수지와 형광체의 혼합물을 금형으로부터 밀어내는 방법("압출 성형법"이라 한다.)에 의하여 형광체 플레이트를 형성할 수도 있다. 또는 수지와 형광체의 혼합물을 바닥에 부어 놓고, 바닥과 일정한 간격을 유지하도록 설계된 블레이드(blade)를 혼합물 위로 지나가게 하여 일정한 두께의 플레이트를 만드는 방법("닥터 블레이드(doctor blade)법"이라 한다)에 의하여 형광체 플레이트를 형성할 수도 있다.
상술한 방법들로 형성된 형광체 플레이트 원판은 쏘잉(sawing) 또는 스크라이빙(scribing) 공정을 통하여 원하는 크기 및 형상으로 절단하여 형광체 플레이트(150)를 형성할 수 있다.
형광체 플레이트(150)는 제2 전극(144)의 관통부(165-1, 165-2, 도 9 참조)가 위치하는 적어도 하나의 관통 홀(162, 도 9 참조)을 가질 수 있다.
형광체 플레이트(150)는 발광 구조물(120)의 형상에 따라 그 형상이 결정될 수 있다. 예컨대, 제1 전극(142)을 노출하기 위하여 발광 구조물(120)은 일부가 제거된 부분을 가질 수 있는데, 형광체 플레이트(150)는 제1 전극(142)을 노출하는 발광 구조물(120)의 일 영역의 형상과 대응하는 개구부(154)를 가질 수 있다.
개구부(154)의 형상 및 개수는 제1 전극(142)의 위치, 형상, 및 개수에 따라 결정될 수 있다. 예컨대, 도 5에 도시된 바와 같이, 개구부(154)는 형광체 플레이트(150)의 모서리부가 절개된 형상일 수 있으나, 이에 한정되는 것은 아니다.
본딩부(160-1 내지 160-n, n≥1인 자연수)는 형광체 플레이트(150)와 발광 구조물(120), 예컨대, 제2 반도체층(126) 사이에 위치하며, 형광체 플레이트(150)를 제2 반도체층(126)에 부착 또는 고정시킨다.
또한 본딩부(160-1 내지 160-n, n≥1인 자연수)는 형광체 플레이트(150)를 관통하는 제2 전극(144)의 일부와 제2 반도체층(126) 사이에 위치하며, 제2 전극(144)을 제2 반도체층(126)에 부착 또는 고정시킬 수 있으며, 양자를 전기적으로 연결할 수 있다.
본딩부(160-1 내지 160-n, n≥1인 자연수)는 1개 이상일 수 있다. 본딩부들이 복수 개일 경우(160-1 내지 160-n, n>1인 자연수), 본딩부들(160-1 내지 160-n, n>1인 자연수)은 서로 이격하여 위치할 수 있다.
본딩부들(160-1 내지 160-n, n≥1인 자연수) 중 적어도 하나(예컨대, 160-9, 160-10)는 전극의 역할을 할 수 있다. 예컨대, 본딩부들(160-1 내지 160-n, n≥1인 자연수) 중 제2 전극(144)과 전기적으로 연결되는 본딩부(예컨대, 160-9, 160-10)는 전극의 역할을 할 수 있다.
본딩부(160-1 내지 160-n, n≥1인 자연수)는 제2 반도체층(126) 상에 위치하는 적어도 하나의 제1 본딩 전극(170-1 내지 170-n, n≥인 자연수), 및 형광체 플레이트(150)의 일면(예컨대, 하부면(151)) 상에 위치하고 제1 본딩 전극(170-1 내지 170-n, n≥1인 자연수)과 서로 본딩되는 적어도 하나의 제2 본딩 전극(180-1 내지 180-n, n≥1인 자연수)을 포함할 수 있다.
도 4를 참조하면, 제1 본딩 전극(170-1 내지 170-n, n≥인 자연수)은 복수 개일 수 있으며, 복수의 제1 본딩 전극들(예컨대, 170-1 내지 170-n, n=10)은 제2 반도체층(126) 상에 서로 이격하여 배치될 수 있다.
예컨대, 제2 반도체층(126) 상에 금속 물질을 증착하고, 증착된 금속 물질을 포토리쏘그라피 공정 및 식각 공정을 통하여 패터닝(patterning)하여 제1 본딩 전극(170-1 내지 170-n, n≥인 자연수)을 형성할 수 있다.
도 5를 참조하면, 제2 본딩 전극(180-1 내지 180-n, n≥1인 자연수)은 복수 개일 수 있으며, 복수의 제2 본딩 전극들(예컨대, 180-1 내지 180-n, n=10)은 형광체 플레이트(150)의 다른 일면(예컨대, 하부면(151)) 상에 서로 이격하여 위치할 수 있다. 이때 형광체 플레이트(150)의 하부면(151)은 제2 반도체층(126)의 상부면(152)과 마주보는 면일 수 있다.
예컨대, 형광체 플레이트(150)의 하부면(151) 상에 금속 물질을 증착하고, 증착된 금속 물질을 포토리쏘그라피 공정 및 식각 공정을 통하여 패터닝(patterning)하여 제2 본딩 전극(180-1 내지 180-n, n≥인 자연수)을 형성할 수 있다.
제2 본딩 전극들(180-1 내지 180-n, n≥1인 자연수) 중 일부(180-9, 180-10)는 형광체 플레이트(150)의 하부면(151)으로 노출되는 관통부(예컨대, 165-1, 165-2) 상에 위치할 수 있다. 예컨대, 제2 본딩 전극(예컨대, 180-9)은 제1 관통부(예컨대, 165-1)와 접촉하고, 제2 본딩 전극(예컨대, 180-10)은 제2 관통부(예컨대, 165-2)와 접촉할 수 있다.
제1 본딩 전극(170-1 내지 170-n, n≥인 자연수) 및 제2 본딩 전극(180-1 내지 180-n, n≥1인 자연수)의 수평 단면 형상은 원형, 타원형, 또는 다각형 등과 같이 다양한 형태로 구현될 수 있다.
형광체 플레이트(150)를 제2 반도체층(126)에 효과적으로 부착 또는 고정시키기 위하여 제1 본딩 전극들(예컨대, 170-1 내지 170-n, n≥인 자연수)은 제2 반도체층(126)의 모서리에 인접하여 배치될 수 있다.
제2 본딩 전극들(예컨대, 180-1 내지 180-n, n≥인 자연수)은 제1 본딩 전극들(예컨대, 180-1 내지 180-n, n=10)과 서로 대응되도록 형광체 플레이트(150)의 하부면(151) 상에 배치 또는 정렬될 수 있다. 예컨대, 제2 본딩 전극들(예컨대, 180-1 내지 180-n, n=10)은 형광체 플레이트(150)의 모서리에 인접하여 배치될 수 있으며, 제2 전극(144)의 관통부(165-1,165-2) 상에 배치될 수 있다. 제1 본딩 전극(170-1)은 제2 본딩 전극(180-1)과 대응되도록 배치될 수 있다.
제2 본딩 전극들(예컨대, 180-1 내지 180-n, n=10) 중 어느 하나는 제1 본딩 전극들(예컨대, 180-1 내지 180-n, n=10) 중 대응하는 어느 하나와 본딩될 수 있으며, 이와 같이 서로 본딩된 제1 본딩 전극(170-1 내지 170-n, n≥인 자연수)과 제2 본딩 전극(180-1 내지 180-n, n≥1인 자연수)은 본딩부(160-1 내지 160-n, n≥1)를 형성할 수 있다. 이때 제1 본딩 전극(예컨대, 170-1)과 제2 본딩 전극(예컨대, 180-1)은 유테틱 본딩(Eutectic Bonding) 방법을 사용하여 서로 본딩될 수 있다.
제2 본딩 전극(예컨대, 180-9, 180-10)과 연결되는 제1 본딩 전극(예컨대, 170-9, 170-10)의 형상 또는 폭은 나머지 다른 제1 본딩 전극들(예컨대, 170-1 내지 170-n, n=8)과 다를 수 있다.
예컨대, 제2 본딩 전극(예컨대, 180-9, 180-10)과 연결되는 제1 본딩 전극(170-9, 및 170-10)의 폭은 나머지 다른 제1 본딩 전극(예컨대, 170-1 내지 170-n, n=8)의 폭보다 크거나 동일할 수 있다. 제1 본딩 전극(170-9, 및 170-10)은 전원이 공급되는 제2 전극(144)과 직접 연결되어 전류가 직접적으로 공급되는 부분이기 때문에 단순히 본딩을 목적으로 하는 나머지 다른 제1 본딩 전극(170-1 내지 170-n, n=8)보다는 폭보다 크거나 동일할 수 있다. 이는 전류 집중에 의한 전극 보호 및 전류 분산을 위함이다.
도 7은 제1 본딩 전극(170-1)과 제2 본딩 전극(180-1)의 융착을 나타내고, 도 8은 제1 본딩 전극(170-1)에 융착된 제2 본딩 전극(180-1)을 나타낸다.
도 7 및 도 8을 참조하면, 제1 본딩 전극(예컨대, 170-1)과 제2 본딩 전극(예컨대, 180-1)은 서로 융착되며, 제1 본딩 전극(예컨대, 170-1)과 제2 본딩 전극(예컨대, 180-1) 사이에는 융착된 경계면(190)이 존재할 수 있다.
제1 본딩 전극(170-1 내지 170-n, n≥1)은 금속 물질, 예컨대, Ag, Ni, Cr, Ti, Al, Rh, Pd, Sn, Ru, Mg, Zn, Pt, Au 중 적어도 하나를 포함하거나, 또는 이들 중 적어도 하나를 포함하는 합금일 수 있다.
제2 본딩 전극(180-1 내지 180-n, n≥1)은 금속 물질, 예컨대, Ag, Ni, Cr, Ti, Al, Rh, Pd, Sn, Ru, Mg, Zn, Pt, Au 중 적어도 하나를 포함하거나, 또는 이들 중 적어도 하나를 포함하는 합금일 수 있다. 제2 본딩 전극(예컨대, 180-1)의 녹는점은 제1 본딩 전극(예컨대, 170-1)의 녹는점보다 낮을 수 있다.
예컨대, 제1 본딩 전극(170-1 내지 170-n, n≥1)은 Au이고, 제2 본딩 전극(180-1 내지 180-n, n≥1)은 AuSn일 수 있다.
본딩부(160-1 내지 160-n, n≥1)는 제2 본딩 전극(180-1 내지 180-n, n≥1)이 제1 본딩 전극(170-1 내지 170-n, n≥1)에 융착된 구조일 수 있다. 즉 제2 본딩 전극(180-1 내지 180-n, n≥1)이 녹아 제1 본딩 전극(170-1 내지 170-n, n≥1)에 접착된 구조일 수 있다.
일반적으로 형광체 플레이트를 실리콘 수지와 같은 접착제로 발광 구조물이나 전도층에 접착할 경우, 실리콘 수지와 같은 접착제는 고온에 취약하여 신뢰성이 나빠지고, 또한 와이어가 본딩될 패드 부분을 노출시키는 별도의 공정(이하 "패드 노출 공정"이라 한다)이 필요하며, 또한 접착제용 수지는 유동성이 있기 때문에 접착의 정확도가 떨어질 수 있는 문제점이 있다.
그러나 실시 예는 금속 융착에 의하여 형광체 플레이트(150)를 발광 구조물(120)에 부착하기 때문에, 고온에 강하여 신뢰성이 향상되고, 정확한 위치에 본딩이 가능하기 때문에 접착의 정확도가 향상될 수 있다.
또한 도 2 및 도 3에는 형광체 플레이트(150)의 하부면(151)이 제2 반도체층(126)의 표면에 접촉하는 것처럼 도시되었으나, 이에 한정되는 것은 아니다. 도 9에 도시된 바와 같이, 본딩부(예컨대, 160-1)에 의하여 형광체 플레이트(150)의 하부면(151)의 적어도 일 부분은 제2 반도체층(126) 표면으로부터 이격될 수 있다.
본딩부(예컨대, 160-1)에 의하여 형광체 플레이트(150)와 제2 반도체층(126) 사이에는 에어 보이드(air void, 163)가 존재할 수 있다. 에어 보이드(163)가 존재하더라도 형광체 플레이트(150)의 하부면(151)의 일 부분은 제2 반도체층(126)에 접촉할 수 있다.
실시 예는 제2 반도체층(126), 에어 보이드(163), 및 형광체 플레이트(150) 사이에는 광 굴절률의 차이가 존재할 수 있으며, 이로 인하여 발광 소자(100-1)의 광 확산 및 광 추출이 향상될 수 있다.
도 9는 도 2 및 도 3에 도시된 점선 부분(12)의 확대도를 나타낸다. 도 9를 참조하면, 형광체 플레이트(150)는 관통 홀(예컨대,162) 을 가질 수 있으며, 관통 홀(예컨대, 162) 내에 도전 물질을 채워 관통부(165-1, 165-2)를 형성할 수 있다. 관통부(165-1, 165-2)를 형성을 위한 도전 물질은 상술한 제2 전극(144)의 도전 물질과 동일할 수 있다.
제1 관통부(165-1)의 일단은 제1 패드부(164-1)의 하부면과 접촉할 수 있고, 나머지 다른 일단은 본딩부(160-9)의 제2 본딩 전극(180-9)의 상부면과 접촉할 수 있다. 또한 제2 관통부(165-2)의 일단은 제2 패드부(164-2)의 하부면과 접촉할 수 있고, 나머지 다른 일단은 본딩부(160-10)의 제2 본딩 전극(180-10)의 상부면과 접촉할 수 있다.
예컨대, 제1 관통부(165-1)는 형광체 플레이트(150)의 일 영역을 관통하여 제1 패드부(164-1)와 본딩부(160-9)를 연결하고, 제2 관통부(165-2)는 형광체 플레이트(150)의 다른 일 영역을 관통하여 제2 패드부(164-2)와 본딩부(160-10)를 연결할 수 있다.
본딩부(예컨대, 160-1 내지 160-n, n≥1) 및 관통부(165-1, 165-2)는 형광체 플레이트(150)의 열을 발산하는 통로 역할을 할 수 있다. 이로 인하여 실시 예는 열 방출 효율이 향상되어 열에 기인하는 형광체 플레이트(150)의 변색 및 크랙(crack)을 방지할 수 있다.
또한 실시 예는 제2 전극(144-1, 144-2)이 형광체 플레이트(150)의 상부면(152)에 배치되기 때문에, 별도의 패드 노출 공정이 필요없어 공정을 단순화할 수 있다.
도 10은 도 1에 도시된 발광 소자의 변형 예(100-2)의 AB 방향 단면도이고, 도 11은 도 10에 도시된 변형 예(100-2)의 CD 방향 단면도이다. 변형 예(100-2)의 평면도는 도 1과 동일할 수 있다. 도 1 내지 도 3과 동일한 도면 부호는 동일한 구성을 나타내며, 앞에서 설명한 내용과 중복되는 내용은 생략하거나 간략히 설명한다.
도 10 및 도 11을 참조하면, 변형 예는 도 1에 도시된 발광 소자(100-1)와 비교할 때, 제2 반도체층(126) 상에 위치하는 전도층(130)을 더 포함한다.
전도층(130)은 전반사를 감소시킬 뿐만 아니라, 투광성이 좋기 때문에 활성층(124)으로부터 제2 반도체층(126)으로 방출되는 빛의 추출 효율을 증가시킬 수 있다.
전도층(130)은 전기 전도도가 높은 물질일 수 있다. 전도층(130)은 투명 전도성 산화물, 예컨대, ITO(Indium Tin Oxide), TO(Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), AZO(Aluminum Zinc Oxide), ATO(Antimony tin Oxide), GZO(Gallium Zinc Oxide), IrOx, RuOx,RuOx/ITO, Ni, Ag, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO 중 하나 이상을 이용하여 단층 또는 다층으로 이루어질 수 있다.
변형 예(100-2)의 본딩부(160-1 내지 160-n, n≥1인 자연수)는 형광체 플레이트(150)와 전도층(130) 사이에 위치하며, 형광체 플레이트(150)를 전도층(130)에 부착 또는 고정시킬 수 있다.
또한 변형 예(100-2)의 본딩부(160-1 내지 160-n, n≥1인 자연수)는 관통부(165-1, 165-2)와 전도층(130) 사이에 위치하며, 제2 전극(144)을 전도층(130)에 부착 또는 고정시킬 수 있으며, 양자를 전기적으로 연결할 수 있다.
변형 예(100-2)의 제1 본딩 전극(170-1 내지 170-n, n≥인 자연수)은 전도층(130) 상에 위치할 수 있다. 변형 예(100-2)의 제1 본딩 전극(170-1 내지 170-n, n≥인 자연수), 제2 본딩 전극(180-1 내지 180-n, n≥1), 관통부(165-1, 165-2)의 형성 방법과 물질, 및 본딩부(160-1 내지 160-n, n≥1인 자연수)의 형성 방법(도 7, 도 8, 및 도 9 참조) 등은 상술한 바와 동일할 수 있다.
변형 예(100-2)는 상술한 바와 같은 이유로, 고온에 강하여 신뢰성이 향상되고, 형광체 플레이트(150)의 접착의 정확도가 향상되고, 별도의 패드 노출 공정이 필요하지 않아 공정을 단순화할 수 있다.
본딩부(예컨대, 160-1)에 의하여 형광체 플레이트(150)와 전도층(130) 사이에는 도 8에 도시된 바와 같이 에어 보이드(air void, 163)가 존재할 수 있다.
에어 보이드(163)가 존재하더라도 형광체 플레이트(150)의 하부면(151)의 일 부분은 전도층(130)에 접촉할 수도 있다. 전도층(130), 에어 보이드(163), 및 형광체 플레이트(150) 사이에는 광 굴절률의 차이가 존재할 수 있으며, 이로 인하여 발광 소자(100-2)의 광 확산 및 광 추출이 향상될 수 있다.
도 12는 다른 실시 예에 따른 발광 소자(100-3)의 평면도를 나타내고, 도 13은 도 12에 도시된 발광 소자(100-3)의 EF 방향의 단면도를 나타내고, 도 14는 도 12에 도시된 발광 소자(100-2)의 GH방향의 단면도를 나타낸다. 도 1 내지 도 3과 동일한 도면 부호는 동일한 구성을 나타내며, 앞에서 설명한 내용과 중복되는 내용은 생략하거나 간략히 설명한다.
도 12 내지 도 14를 참조하면, 발광 소자(100-3)는 기판(110), 발광 구조물(120-1), 전도층(130), 제1 전극(210), 제2 전극(220), 제1 본딩부(240-1 내지 240-n, n≥1인 자연수), 제2 본딩부(230-1 내지 230-m, m≥1인 자연수) 및 형광체 플레이트(150-1)를 포함한다.
도 1에 도시된 실시 예(100-1)와 비교할 때, 발광 소자(100-3)는 전극의 구조가 다르고, 그에 따른 발광 구조물의 형상이 다르고, 제2 본딩부(230-1 내지 230-m, m≥1인 자연수)를 더 포함할 수 있다.
도 12에 도시된 제1 반도체층(122)의 노출되는 부분(P1)의 형상은 도 1과 다를 수 있다. 예컨대, 발광 구조물(120)은 제1 반도체층(122)의 제1 영역(P1) 및 제2 영역(P2)을 노출할 수 있다. 제1 영역(P1)은 제1 전극(210)의 패드(212)가 위치하는 영역일 수 있고, 제2 영역(P2)은 제1 전극(210)의 제1 확장 전극(214)이 위치하는 영역일 수 있다.
제1 전극(210)은 노출되는 제1 반도체층(122)의 제1 부분(P1) 상에 위치하는 제1 패드(212) 및 제1 확장 전극(214)을 포함할 수 있다. 제1 패드(212)는 제1 전원을 공급받기 위하여 와이어가 본딩되는 제1 전극(210)의 일 부분일 수 있다.
제1 확장 전극(214)은 제1 반도체층(122)의 제2 부분(P2) 상에 위치하며, 제1 패드(212)로부터 분기하여 제1 방향으로 확장되는 제1 전극(210)의 나머지 부분일 수 있다. 제1 방향은 발광 구조물(예컨대, 제1 반도체층(122))의 제1 모서리(191)로부터 제4 모서리(194)로 향하는 방향일 수 있다.
도 12에 도시된 실시 예는 제1 패드(212)로부터 분기하는 하나의 제1 확장 전극(214)을 포함하지만, 실시 예에 이에 한정되는 것은 아니며, 제1 확장 전극(214)은 복수의 가지 전극들(finger electrode)을 포함할 수 있다.
제2 전극(220)은 와이어 본딩을 위하여 형광체 플레이트(150-1)의 상부면(152) 상에 배치되고, 일부는 형광체 플레이트(150-1)를 통과하여 형광체 플레이트(150-1)의 하부면(151)으로 노출되는 제2 패드(229), 및 전도층(130 상에 배치되는 제2 확장 전극(224, 226)을 포함할 수 있다. 다른 실시 예에서는 전도층(130)이 생략될 수 있으며, 이 경우 제2 확장 전극(224,226)은 제2 반도체층(126) 상에 위치할 수 있다.
제1 전극(210) 및 제2 전극(220)은 도 1에서 설명한 바와 제1 및 제2 전극(142, 144)과 동일한 물질로 이루어질 수 있다.
제1 본딩부(240-1 내지 240-n, n≥1인 자연수)는 형광체 플레이트(150-1)와 전도층(130) 사이에 위치하며, 형광체 플레이트(150-1)를 전도층(130)에 본딩시킬 수 있다. 다른 실시 예에서는 전도층(130)이 생략될 수 있으며, 이 경우 제1 본딩부(240-1 내지 240-n, n≥1인 자연수)는 형광체 플레이트(150-1)와 발광 구조물(120) 사이에 위치할 수 있다.
제2 본딩부(230-1 내지 230-m, m≥1인 자연수)는 형광체 플레이트(150-1)를 제2 확장 전극(224,226)에 본딩시키며, 제2 패드(229)와 확장 전극(224, 226)을 서로 본딩시키고, 양자를 전기적으로 연결할 수 있다.
도 15는 도 12에 도시된 제1 본딩부(240-1 내지 240-n, n≥1인 자연수)제1 본딩 전극(282-1 내지 282-n, n≥1인 자연수)과 제2 본딩부(230-1 내지 230-n, n≥1인 자연수)의 제2 확장 전극(224,226)을 나타내고, 도 16은 도 12에 도시된 형광체 플레이트(150-1)의 하부면(151)을 나타내고, 도 17은 도 12에 도시된 형광체 플레이트(150-2)의 상부면(152)을 나타낸다.
도 15 내지 도 17을 참조하면, 형광체 플레이트(150-1)는 제1 전극(210)을 노출하는 발광 구조물(120)의 일 영역의 형상과 대응하는 개구부(292)를 가질 수 있다.
제1 본딩부(240-1 내지 240-n, n≥1인 자연수)는 제1 본딩 전극(282-1 내지 282-n, n≥1인 자연수), 및 제1 본딩 전극(282-1 내지 282-n, n≥1인 자연수)과 본딩되는 제2 본딩 전극(284-1 내지 284-n, n≥1인 자연수)을 포함할 수 있다.
제1 본딩 전극(282-1 내지 282-n, n≥1인 자연수)은 전도층(130) 상에 배치될 수 있으며, 도 4에서 설명한 제1 본딩 전극(170-1 내지 170-n, n≥1인 자연수)과 동일한 구조, 재질, 및 형상일 수 있다.
제2 본딩 전극(284-1 내지 284-n, n≥1인 자연수)은 형광체 플레이트(130)의 하부면(151) 상에 위치할 수 있다. 제2 본딩 전극(284-1 내지 284-n, n≥1인 자연수)은 도 5에 도시된 제2 본딩 전극(180-1 내지 180-n, n≥1인 자연수)과 동일한 구조, 재질, 및 형상일 수 있다.
또한 제1 본딩 전극(282-1 내지 282-n, n≥1인 자연수)과 제2 본딩 전극(284-1 내지 284-n, n≥1인 자연수)의 융착은 도 7 및 도 8에서 설명한 바와 동일할 수 있다.
제2 본딩부(230-1 내지 230-n, n≥1인 자연수)는 제3 본딩 전극(286-1 내지 286-m, m≥1인 자연수)을 포함할 수 있다. 제3 본딩 전극(286-1 내지 286-m, m≥1인 자연수)은 제2 확장 전극(224, 226)에 대응 또는 정렬하도록 형광체 플레이트(150-1)의 하부면(151) 상에 배치될 수 있다.
제3 본딩 전극(286-1 내지 286-m, m≥1인 자연수)은 제2 확장 전극(224, 226)에 본딩될 수 있다. 도 15에 도시된 바와 같이, 제3 본딩 전극(286-1 내지 286-m, m≥1인 자연수)이 본딩되는 제2 확장 전극(224, 226)의 일 부분을 본딩 영역(A1 내지 Am, m≥1인 자연수)이라 한다. 제3 본딩 전극(286-1 내지 286-m, m≥1인 자연수)은 도 5에서 설명한 제2 본딩 전극(180-1 내지 180-n, n≥1인 자연수)과 동일한 물질로 이루어질 수 있다.
도 18은 도 13에 도시된 점선 부분(11)의 확대도를 나타낸다.
도 18을 참조하면, 제3 본딩 전극(286-1 내지 286-m, m≥1인 자연수)은 제2 본딩 전극(284-1 내지 284-n, n≥1인 자연수)과 이격하고, 제2 확장 전극(224, 226)의 본딩 영역(A1 내지 Am, m≥1인 자연수)에 대응 또는 정렬하도록 형광체 플레이트(130)의 하부면(151) 상에 위치할 수 있다. 제3 본딩 전극(286-1 내지 286-m, m≥1인 자연수)의 수는 복수 개일 수 있다.
제3 본딩 전극(예컨대, 286-1 내지 286-m, m≥1인 자연수)은 본딩 영역(A1 내지 Am, m≥1인 자연수)과 서로 대응되도록 형광체 플레이트(150-1)의 하부면(151) 상에 배치 또는 정렬될 수 있다.
제3 본딩 전극(286-1 내지 286-m, m≥1인 자연수)은 제2 확장 전극(224,226)의 본딩 영역(A1 내지 Am, m≥1인 자연수)에 본딩될 수 있다.
제3 본딩 전극들(예컨대, 286-1 내지 286-m, m≥1인 자연수) 중 어느 하나(예컨대, 286-1)는 본딩 영역들(예컨대, A1 내지 Am, m≥1인 자연수) 중 대응하는 어느 하나(예컨대, A1)와 본딩될 수 있다. 이때 제3 본딩 전극(예컨대, 286-1 내지 286-m, m≥1인 자연수)은 본딩 영역(예컨대, A1 내지 Am, m≥1인 자연수)에 유테틱 본딩(Eutectic Bonding)될 수 있다.
제3 본딩 전극(286-1 내지 286-m, m≥1인 자연수)의 폭은 제2 확장 전극(224,226)의 폭보다 작거나 동일할 수 있다. 이는 제3 본딩 전극(286-1 내지 286-m, m≥1인 자연수)을 제2 확장 전극(224,226)에 용이하게 본딩하기 위함이다.
또한 제3 본딩 전극(286-1 내지 286-m, m≥1인 자연수)의 녹는점은 제2 확장 전극(224,226)의 녹는점과 다를 수 있다. 예컨대, 제3 본딩 전극(286-1 내지 286-m, m≥1인 자연수)의 녹는점은 제2 확장 전극(224,226)의 녹는점보다 낮을 수 있다. 이는 제3 본딩 전극(286-1 내지 286-m, m≥1인 자연수)을 제2 확장 전극(224,226)에 융착하기 위함이다. 만약 제2 확장 전극(224,226)의 녹는점이 낮을 경우에는 본딩에 의한 융착시 제2 확장 전극(224,226)의 형상이 변형될 수 있어 제2 반도체층(126) 또는 전도층(130)에 원활한 전류 공급을 하지 못할 수 있기 때문이다.
도 19는 도 14에 도시된 점선 부분(13)의 확대도를 나타낸다.
도 19를 참조하면, 제2 패드(229)의 패드부(229-1)는 형광체 플레이트(150-1)의 상부면(152) 상에 위치할 수 있고, 제2 패드(229)의 관통부(229-2)는 형광체 플레이트(150-1)를 관통하여 형광체 플레이트(150-1)의 하부면(151)으로 노출될 수 있다. 제2 본딩부(예컨대, 230-4)는 노출되는 관통부(229-2)를 제2 확장 전극(224, 226)에 본딩시킬 수 있다.
형광체 플레이트(150-1)는 제2 패드(229)의 관통부(229-2)에 대응하는 관통 홀(예컨대,162)을 가질 수 있으며, 관통부(229-2)는 관통 홀(예컨대, 162) 내에 위치할 수 있다.
관통부(229-2)의 일단은 패드부(229-1)의 하부면과 접촉할 수 있고, 나머지 다른 일단은 제3 본딩 전극(예컨대, 286-4)의 상부면과 접촉할 수 있다.
제2 확장 전극(224, 226)은 전류 분산을 위치하여 복수의 가지 전극들을 포함할 수 있다. 예컨대, 제2 확장 전극(224,226)은 관통부(229-2)와 접촉하는 제3 본딩 전극(286-4)이 본딩되는 본딩 영역(A4)으로부터 제2 방향으로 확장하는 제1 부분(F1)과 제1 부분(F1)의 일단으로부터 제3 방향으로 확장하는 제2 부분(F2)을 갖는 제1 가지 전극(224), 및 본딩 영역(A4)으로부터 제3 방향으로 확장하는 제3 부분(F3)을 갖는 제2 가지 전극(226)을 포함할 수 있다. 여기서 제2 방향은 발광 구조물(120), 예컨대, 제1 반도체층(122)의 제3 모서리(193)로부터 제4 모서리(194)로 향하는 방향이고, 제3 방향은 제1 방향과 반대 방향일 수 있다.
도 15에서는 제2 패드(229)와 전기적으로 연결되는 본딩 영역(A4)이 위치하는 제2 확장 전극(224,226)의 영역(225)으로부터 분기되는 2개의 가지 전극들(224,226)을 도시하였지만, 이에 한정되는 것은 아니며, 다른 실시 예에서 가지 전극들(224,226)의 수는 1개 또는 3개 이상일 수 있다. 또한 가지 전극들(224,226)이 서로 만나는 제2 확장 전극(224,226)의 영역(225)은 다른 부분보다 폭이 클 수 있다.
도 15에서는 제1 가지 전극(224)과 제2 가지 전극(226)이 본딩 영역(A4)이 위치하는 제2 확장 전극(224,226)의 영역(225)을 기준으로 좌우 비대칭이지만, 다른 실시 예에서는 좌우 대칭일 수 있다.
제1 및 제2 본딩부(240-1 내지 240-n, 230-1 내지 230-m, n,m≥1인 자연수) 및 관통부(165-1, 165-2)는 형광체 플레이트(150-1)의 열을 발산하는 통로 역할을 할 수 있다. 이로 인하여 실시 예는 열 방출 효율이 향상되어 열에 기인하는 형광체 플레이트(150)의 변색 및 크랙(crack)을 방지할 수 있다.
또한 실시 예는 패드부(229-1)가 형광체 플레이트(150-1)의 상부면(152)에 배치되기 때문에, 와이어 본딩을 위하여 별도의 패드 노출 공정이 필요없어 공정을 단순화할 수 있다.
도 20은 다른 실시 예에 따른 발광 소자(200-1)의 평면도를 나타내고, 도 21은 도 20에 도시된 발광 소자(200-1)의 AB 방향 단면도를 나타낸다.
도 20 및 도 21을 참조하면, 발광 소자(200-1)는 제2 전극부(405), 보호층(440), 전류 차단층(Current Blocking Layer; 445), 발광 구조물(450), 패시베이션층(465), 제1 전극부(470), 형광체 플레이트(150-2), 및 본딩부(320-1 내지 320-n, n≥1인 자연수, 325-1, 325-2)를 포함한다.
제2 전극부(405)는 제1 전극부(470)와 함께 발광 구조물(450)에 전원을 제공한다. 제2 전극부(405)는 지지층(support, 410), 접합층(bonding layer, 415), 배리어층(barrier layer, 420), 반사층(reflective layer, 425), 및 오믹 영역(ohmic region, 430)을 포함할 수 있다.
지지층(410)는 발광 구조물(450)을 지지한다. 지지층(210)은 금속 또는 반도체 물질로 형성될 수 있다. 또한 지지층(410)은 전기 전도성과 열 전도성이 높은 물질로 형성될 수 있다. 예컨대, 지지층(410)는 구리(Cu), 구리 합금(Cu alloy), 금(Au), 니켈(Ni), 몰리브덴(Mo), 및 구리-텅스텐(Cu-W) 중 적어도 하나를 포함하는 금속 물질이거나, 또는 Si, Ge, GaAs, ZnO, SiC 중 적어도 하나를 포함하는 반도체일 수 있다.
접합층(415)은 지지층(410)와 배리어층(420) 사이에 배치될 수 있으며, 지지층(410)과 배리어층(420)을 접합시키는 본딩층(bonding layer)의 역할을 할 수 있다. 접합층(415)은 금속 물질, 예를 들어, In,Sn, Ag, Nb, Pd, Ni, Au, Cu 중 적어도 하나를 포함할 수 있다. 접합층(415)은 지지층(410)을 본딩 방식으로 접합하기 위해 형성하는 것이므로 지지층(410)을 도금이나 증착 방법으로 형성하는 경우에는 접합층(215)은 생략될 수 있다.
배리어층(420)은 반사층(425), 오믹 영역(430), 및 보호층(440)의 아래에 배치되며, 접합층(415) 및 지지층(410)의 금속 이온이 반사층(425), 및 오믹 영역(430)을 통과하여 발광 구조물(450)로 확산하는 것을 방지할 수 있다. 예컨대, 배리어층(420)은 Ni, Pt, Ti,W,V, Fe, Mo 중 적어도 하나를 포함할 수 있으며, 단층 또는 다층으로 이루어질 수 있다.
반사층(425)은 배리어층(420) 상에 배치될 수 있으며, 발광 구조물(450)로부터 입사되는 광을 반사시켜 주어, 광 추출 효율을 개선할 수 있다. 반사층(425)은 광 반사 물질, 예컨대, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다.
반사층(425)은 금속 또는 합금과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성할 수 있으며, 예를 들어, IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등으로 형성할 수 있다.
오믹 영역(430)은 반사층(425)과 제2 반도체층(452) 사이에 배치될 수 있으며,제2 반도체층(452)에 오믹 접촉(ohmic contact)되어 발광 구조물(450)에 전원이 원활히 공급되도록 할 수 있다.
투광성 전도층과 금속을 선택적으로 사용하여 오믹 영역(430)을 형성할 수 있다. 예컨대 오믹 영역(430)은 제2 반도체층(452)과 오믹 접촉하는 금속 물질, 예컨대, Ag, Ni,Cr,Ti,Pd,Ir, Sn, Ru, Pt, Au, Hf 중 적어도 어느 하나를 포함할 수 있다.
보호층(440)은 제2 전극층(405)의 가장 자리 영역 상에 배치될 수 있다. 예컨대, 보호층(440)은 오믹 영역(430)의 가장 자리 영역, 또는 반사층(425)의 가장 자리 영역, 또는 배리어층(420)의 가장 자리 영역, 또는 지지층(410)의 가장 자리 영역 상에 배치될 수 있다.
보호층(440)은 발광 구조물(450)과 제2 전극층(405) 사이의 계면이 박리되어 발광 소자(300-2)의 신뢰성이 저하되는 것을 방지할 수 있다. 보호층(440)은 전기 절연성 물질, 예를 들어, ZnO, SiO2, Si3N4, TiOx(x는 양의 실수), 또는 Al2O3 등으로 형성될 수 있다.
전류 차단층(445)은 오믹 영역(430)과 발광 구조물(450) 사이에 배치될 수 있다. 전류 차단층(445)의 상면은 제2 반도체층(452)과 접촉하고, 전류 차단층(445)의 하면, 또는 하면과 측면은 오믹 영역(430)과 접촉할 수 있다. 전류 차단층(445)은 수직 방향으로 제1 전극부(470)와 적어도 일부가 오버랩되도록 배치될 수 있다. 전류 차단층(445)은 오믹 영역(430)과 제2 반도체층(452) 사이에 형성되거나, 반사층(425)과 오믹 영역(430) 사이에 형성될 수 있으며, 이에 대해 한정하지는 않는다.
전류 차단층(445)은 반사층(425) 또는 오믹 영역(430)보다 전기 전도성이 낮은 물질, 또는 제2 반도체층(452)과 쇼트키 접촉(Schottky contact)을 형성하는 물질, 또는 전기 절연성 물질일 수 있다. 예를 들어, 전류 차단층(445)은 ZnO, SiO2, SiON, Si3N4, Al2O3 , TiO2, AiN 중 적어도 하나를 포함할 수 있다.
발광 구조물(450)은 오믹 영역(430) 및 보호층(440) 상에 배치될 수 있다. 발광 구조물(450)의 측면은 단위 칩으로 구분하는 아이솔레이션(isolation) 에칭 과정에서 경사면이 될 수 있다.
발광 구조물(450)은 제2 반도체층(452), 활성층(454), 및 제1 반도체층(456)을 포함할 수 있다. 제2 반도체층(452), 활성층(454), 및 제1 반도체층(456)은 도 1에서 설명한 바와 동일할 수 있는바, 중복을 피하기 위하여 설명을 생략한다.
패시베이션층(465)은 발광 구조물(450)을 전기적으로 보호하기 위하여 발광 구조물(450)의 측면에 배치될 수 있다. 패시베이션층(465)은 제1 반도체층(456)의 상면 일부 또는 보호층(440)의 상면에도 배치될 수 있다. 패시베이션층(465)은 절연 물질, 예컨대, SiO2, SiOx, SiOxNy, Si3N4, 또는 Al2O3 로 형성될 수 있다.
형광체 플레이트(150-2)는 발광 구조물(450), 예컨대, 제1 반도체층(456) 상에 위치할 수 있다. 형광체 플레이트(150-2)는 그 형상만이 도 5에 도시된 형광체 플레이트(150)와 다를 뿐이고, 재질 등은 상술한 바와 동일할 수 있다.
제2 전극부(405)는 발광 구조물의 하부에 위치하고, 별도의 패드가 필요하지 않기 때문에 형광체 플레이트(150-2)는 패드를 노출하는 개구부를 갖지 않을 수 있다.
제1 전극부(470)는 제1 반도체층(456) 상에 배치되는 확장 전극(92), 및 형광체 플레이트(150-2)의 상부면(152) 상에 위치하고 일부가 형광체 플레이트(150-2)를 통과하여 형광체 플레이트(150-2)의 하부면(151)으로 노출되는 패드(403)를 포함한다.
패드(403)는 형광체 플레이트(150-2)의 상부면(152) 상에 위치하고 와이어가 본딩되는 적어도 하나의 패드부(402-11, 402-12), 및 형광체 플레이트(150-2)를 관통하여 패드부(402-11,402-12)의 하부면과 접촉하는 관통부(402-21, 402-22)를 포함할 수 있다. 즉 관통부(예컨대, 402-21)의 일단은 패드부(예컨대, 402-11)의 하면과 접촉하고, 나머지 다른 일단은 형광체 플레이트(150-2)의 하부면(151)으로부터 노출될 수 있다.
제1 전극부(470)를 이루는 물질은 도 1에서 설명한 제1 전극(142) 및 제2 전극(144)의 물질을 포함할 수 있다. 예컨대, 제1 전극부(470)는 Pb, Sn, Au, Ge, Bi, Cd, Zn, Ag, Ni, Ti, Cu, Al, lr, ln, Mg, Pt, Pd 중 적어도 하나를 포함하거나, 또는 이들 중 적어도 하나를 포함하는 합금으로 이루질 수 있다.
확장 전극(92)은 소정의 패턴 형상일 수 있다. 제1 반도체층(456)의 상면은 광 추출 효율을 증가시키기 위해 러프니스 패턴(미도시)이 형성될 수 있다. 또한 광 추출 효율을 증가시키기 위하여 확장 전극(92)의 상면에도 러프니스 패턴(미도시)이 형성될 수 있다.
예컨대, 확장 전극(92)은 제1 반도체층(456)의 상면 가장 자리를 따라 배치되는 외부 전극(92a, 92b, 92c, 92d), 및 외부 전극(92a,92b, 92c,92d)의 내부에 배치되는 내부 전극(94a, 94b)을 포함할 수 있다. 도 20에 도시된 확장 전극(92)은 제1 전극부(470)의 일 실시 예일 뿐이고, 그 형상이 이에 한정되는 것은 아니며, 다양한 형태로 구현될 수 있다. 후술하는 패드(403)가 본딩되는 확장 전극(92)의 일 부분(102a, 102b)의 폭은 확장 전극(92)의 다른 부분보다 폭이 클 수 있다.
본딩부(320-1 내지 320-n, n≥1인 자연수)는 확장 전극(92)과 형광체 플레이트(150-2) 사이에 개재되며, 형광체 플레이트(150-2)와 확장 전극(92)을 본딩시킨다. 또한 본딩부(325-1, 325-2)는 패드부(403)를 확장 전극(92)에 본딩시킬 수 있다.
도 22는 도 20에 도시된 제1 전극부(470)를 나타내고, 도 23은 도 20에 도시된 형광체 플레이트(150-2)의 하부면(151)을 나타내고, 도 24는 도 20에 도시된 형광체 플레이트(150-2)의 상부면(152)을 나타낸다.
도 22 내지 도 24를 참조하면, 본딩부(320-1 내지 320-n, n≥1인 자연수)는 형광체 플레이트(150-2)의 하부면(151)과 확장 전극(92) 사이에 배치되는 제4 본딩 전극(401-1 내지 401-n, n≥1인 자연수)을 포함할 수 있다.
제4 본딩 전극(401-1 내지 401-n, n≥1인 자연수)은 도 16에 도시된 제3 본딩 전극(286-1 내지 286-m, m≥1인 자연수)과 동일할 수 있다.
제4 본딩 전극(401-1 내지 401-n, n≥1인 자연수)은 복수 개일 수 있으며, 복수의 제4 본딩 전극들(401-1 내지 401-n, n>1인 자연수)은 확장 전극(92)에 대응 또는 정렬되어 형광체 플레이트(150-2)의 하부면(151) 상에 이격하여 배치될 수 있다.
제4 본딩 전극들(401-1 내지 401-n, n>1인 자연수)은 확장 전극(92)에 본딩될 수 있다. 제4 본딩 전극들(401-1 내지 401-n, n>1인 자연수)이 본딩되는 확장 전극(92)의 일 영역을 제1 본딩 영역(B1 내지 Bn, n>1인 자연수)이라 할 수 있다.
확장 전극(92)의 제1 본딩 영역(B1 내지 Bn, n≥1인 자연수)과 이에 본딩되는 제4 본딩 전극(401-1 내지 401-n, n>1인 자연수)은 제1 본딩부(320-1 내지 320-n, n≥1인 자연수)를 구성할 수 있다. 제4 본딩 전극(401-1 내지 401-n, n>1인 자연수)의 폭은 확장 전극(92)의 폭보다 작거나 동일할 수 있다.
또한 제4 본딩 전극(401-1 내지 401-n, n>1인 자연수)의 녹는점은 제1 전극부(470), 예컨대, 확장 전극(92)의 녹는점과 서로 다를 수 있다. 예컨대, 제4 본딩 전극(401-1 내지 401-n, n>1인 자연수)의 녹는점은 제1 전극부(470), 예컨대, 확장 전극(92)의 녹는점보다 낮을 수 있다.
제4 본딩 전극(401-1 내지 401-n, n>1인 자연수)은 확장 전극(92)에 융착될 수 있으며, 제4 본딩 전극(401-1 내지 401-n, n>1인 자연수)과 확장 전극(92)의 본딩 영역(B1 내지 Bn, n≥1인 자연수) 사이에는 도 8에서 설명한 바와 같은 융착에 의한 경계면이 존재할 수 있다.
본딩부(325-1, 325-2)는 패드(403)와 확장 전극(92) 사이에 배치되는 제5 본딩 전극(406-1, 406-2)을 포함할 수 있다. 예컨대, 제5 본딩 전극(406-1, 406-2)은 관통부(402-21, 402-22)와 확장 전극(92) 사이에 배치될 수 있다. 제5 본딩 전극(406-1, 406-2)의 수는 패드부(402-11, 402-12)의 수와 동일할 수 있다.
제5 본딩 전극(406-1, 406-2)은 확장 전극(92)에 본딩될 수 있다. 제5 본딩 전극(406-1, 406-2)이 본딩되는 확장 전극(92)의 다른 영역을 제2 본딩 영역(K1, K2)이라 할 수 있다.
제5 본딩 전극(406-1, 406-2)은 확장 전극(92)에 융착될 수 있으며, 제5 본딩 전극(406-1, 406-2)과 확장 전극(92)의 제2 본딩 영역(K1, K2) 사이에는 도 8에서 설명한 바와 같은 융착에 의한 경계면이 존재할 수 있다.
확장 전극(92)의 제2 본딩 영역(K1, K2)과 이에 본딩되는 제5 본딩 전극(406-1, 406-2)은 제2 본딩부(325-1, 325-2)를 구성할 수 있다. 제5 본딩 전극(406-1, 406-2) 폭은 확장 전극(92)의 폭보다 작거나 동일할 수 있다.
또한 제5 본딩 전극(406-1, 406-2)의 녹는점은 제1 전극부(470), 예컨대, 확장 전극(92)의 녹는점과 서로 다를 수 있다. 예컨대, 제5 본딩 전극(406-1, 406-2)의 녹는점은 제1 전극부(470), 예컨대, 확장 전극(92)의 녹는점보다 낮을 수 있다.
본딩부(320-1 내지 320-n, n≥1인 자연수, 325-1, 325-2)에 의하여 형광체 플레이트(150-2)와 제1 반도체층(456) 사이에는 에어 보이드(air void)가 존재할 수 있다. 에어 보이드가 존재하더라도 형광체 플레이트(150-2)의 하부면(151)의 일 부분은 제1 반도체층(456)에 접촉할 수 있다.
본딩부(320-1 내지 320-n, 325-1,325-2)에 의하여 실시 예는 형광체 플레이트의 접착의 정확도를 향상시킬 수 있다. 본딩부(320-1 내지 320-n, 325-1,325-2) 및 관통부(402-21, 402-22)는 형광체 플레이트(150-2)의 열을 발산하는 통로 역할을 할 수 있다. 이로 인하여 실시 예는 열 방출 효율이 향상되어 열에 기인하는 형광체 플레이트(150-2)의 변색 및 크랙(crack)을 방지할 수 있다. 또한 실시 예는 패드부(402-11, 402-12)가 형광체 플레이트(150-2)의 상부면(152)에 배치되기 때문에, 와이어 본딩을 위하여 별도의 패드 노출 공정이 필요없어 공정을 단순화할 수 있다.
도 25는 도 20에 도시된 실시 예의 변형 예(200-2)를 나타낸다. 도 25를 참조하면, 변형 예(200-2)는 도 20에 도시된 본딩부(320-1 내지 320-n, n>1인 자연수) 대신하여 발광 구조물(120), 예컨대, 제1 반도체층(456)과 형광체 플레이트(150-2)의 하부면(151) 사이에 배치되는 본딩부(310-1 내지 310-n, n>1인 자연수)를 포함할 수 있다.
본딩부(310-1 내지 310-n, n>1인 자연수)는 형광체 플레이트(150-2)를 제1 반도체층(456)에 부착 또는 고정시킬 수 있다. 본딩부(310-1 내지 310-n, n>1인 자연수)는 제1 반도체층(456) 상부면 상에 위치하는 제1 본딩 전극(미도시) 및 형광체 플레이트(150-2)의 하부면 상에 위치하고 제1 본딩 전극에 본딩되는 제2 본딩 전극(미도시)을 포함할 수 있다. 예컨대, 본딩부(310-1 내지 310-n, n>1인 자연수)의 구조는 도 1에서 설명한 본딩부(160-1 내지 160-8)와 동일한 구조일 수 있다.
또한 다른 실시 예에 따른 발광 소자(미도시)는 도 20에 도시된 본딩부(320-1 내지 320-n, n≥1인 자연수, 325-1, 325-2), 및 도 25에 도시된 본딩부(310-1 내지 310-n, n>1인 자연수)를 모두 포함할 수 있다.
도 26은 실시 예에 따른 발광 소자 패키지(400)를 나타낸다.
도 26을 참조하면, 발광 소자 패키지(400)는 패키지 몸체(610), 리드 프레임(612, 614), 발광소자(620), 반사판(625), 와이어(630) 및 수지층(640)을 포함한다.
패키지 몸체(610)의 상면에는 캐비티(cavity)가 형성될 수 있다. 상기 캐비티의 측벽은 경사지게 형성될 수 있다. 도 20에 도시된 패키지 몸체(610)는 캐비티를 갖지만, 실시 예는 이에 한정되는 것은 아니며, 다른 실시 예에서 패키지 몸체는 캐비티를 갖지 않을 수 있다.
패키지 몸체(610)는 실리콘 기반의 웨이퍼 레벨 패키지(wafer level package), 실리콘 기판, 실리콘 카바이드(SiC), 질화알루미늄(aluminum nitride, AlN) 등과 같이 절연성 또는 열전도도가 좋은 기판으로 형성될 수 있으며, 복수 개의 기판이 적층되는 구조일 수 있으나, 패키지 몸체(610)는 상술한 재질, 구조 및 형상으로 한정되지 않는다.
리드 프레임(612, 614)은 열 배출이나 발광 소자(620)의 장착을 고려하여 서로 전기적으로 분리되도록 패키지 몸체(610)에 배치될 수 있다.
발광 소자(620)는 리드 프레임(612, 614)과 전기적으로 연결될 수 있다. 발광 소자(620)는 실시 예들(100-1,100-2,200-1,200-2) 중 어느 하나일 수 있다.
반사판(625)은 발광 소자(620)에서 방출된 빛을 소정의 방향으로 지향시키도록 패키지 몸체(610)의 캐비티 측벽에 형성된다. 반사판(625)은 광반사 물질로 이루어지며, 예컨대, 금속 코팅이거나 금속 박편일 수 있다.
수지층(640)은 패키지 몸체(610)의 캐비티 내에 위치하는 발광 소자(620)를 포위하여 발광소자(620)를 외부 환경으로부터 보호할 수 있다. 수지층(640)은 에폭시 또는 실리콘과 같은 무색 투명한 고분자 수지 재질로 이루어질 수 있다.
실시 예에 따른 발광 소자(620)는 이미 형광체 플레이트(150,150-1 내지 150-3)를 포함하기 때문에 수지층(640)에는 형광체가 포함되지 않을 수 있다. 그러나 다른 실시 예에서 수지층(640)은 형광체 플레이트에 포함되는 형광체의 종류와 동일하거나 다른 종류의 형광체를 포함할 수도 있다.
도 27은 실시 예에 따른 발광 소자 패키지를 포함하는 조명 장치의 분해 사시도이다. 도 27을 참조하면, 조명 장치는 광을 투사하는 광원(750)과, 광원의 열을 방출하는 방열부(740)와, 광원(750)과 방열부(740)를 수납하는 하우징(700)과, 광원(750)과 방열부(740)를 하우징(700)에 결합하는 홀더(760)를 포함한다.
하우징(700)은 전기 소켓(미도시)에 결합되는 소켓 결합부(710)와, 소켓 결합부(710)와 연결되고 광원(750)이 내장되는 몸체부(730)를 포함할 수 있다. 몸체부(730)에는 하나의 공기 유동구(720)가 관통하여 형성될 수 있다.
하우징(700)의 몸체부(730) 상에 복수 개의 공기 유동구(720)가 구비될 수 있으며, 공기 유동구(720)는 하나이거나, 복수 개일 수 있다. 공기 유동구(720)는 몸체부(730)에 방사상으로 배치되거나 다양한 형태로 배치될 수 있다.
광원(750)은 기판(754) 상에 실장되는 복수 개의 발광 소자 패키지(752)를 포함할 수 있다. 기판(754)은 하우징(700)의 개구부에 삽입될 수 있는 형상일 수 있으며, 후술하는 바와 같이 방열부(740)로 열을 전달하기 위하여 열전도율이 높은 물질로 이루어질 수 있다. 예컨대, 발광 소자 패키지(752)는 도 20에 도시된 실시 예(400)일 수 있다.
광원(750)의 하부에는 홀더(760)가 구비되며, 홀더(760)는 프레임 및 다른 공기 유동구를 포함할 수 있다. 또한, 도시되지는 않았으나 광원(750)의 하부에는 광학 부재가 구비되어 광원(750)의 발광 소자 패키지(752)에서 투사되는 빛을 확산, 산란 또는 수렴시킬 수 있다.
도 28은 실시 예에 따른 발광 소자 패키지를 포함하는 표시 장치를 나타낸다. 도 28을 참조하면, 표시 장치(800)는 바텀 커버(810)와, 바텀 커버(810) 상에 배치되는 반사판(820)과, 광을 방출하는 발광 모듈(830, 835)과, 반사판(820)의 전방에 배치되며 상기 발광 모듈(830,835)에서 발산되는 빛을 표시 장치 전방으로 안내하는 도광판(840)과, 도광판(840)의 전방에 배치되는 프리즘 시트들(850,860)을 포함하는 광학 시트와, 광학 시트 전방에 배치되는 디스플레이 패널(870)과, 디스플레이 패널(870)과 연결되고 디스플레이 패널(870)에 화상 신호를 공급하는 화상 신호 출력 회로(872)와, 디스플레이 패널(870)의 전방에 배치되는 컬러 필터(880)를 포함할 수 있다. 여기서 바텀 커버(810), 반사판(820), 발광 모듈(830,835), 도광판(840), 및 광학 시트는 백라이트 유닛(Backlight Unit)을 이룰 수 있다.
발광 모듈은 기판(830) 상에 실장되는 발광 소자 패키지들(835)을 포함할 수 있다. 여기서, 기판(830)은 PCB 등이 사용될 수 있으며, 발광 소자 패키지(835)는 도 20에 도시된 실시 예(400)일 수 있다.
바텀 커버(810)는 표시 장치(800) 내의 구성 요소들을 수납할 수 있다. 그리고, 반사판(820)은 본 도면처럼 별도의 구성요소로 마련될 수도 있으며, 도광판(840)의 후면이나, 바텀 커버(810)의 전면에 반사도가 높은 물질로 코팅되는 형태로 마련되는 것도 가능하다.
여기서, 반사판(820)은 반사율이 높고 초박형으로 사용 가능한 소재를 사용할 수 있고, 폴리에틸렌 테레프탈레이트(PolyEthylene Terephtalate; PET)를 사용할 수 있다.
그리고, 도광판(830)은 폴리메틸메타크릴레이트(PolyMethylMethAcrylate; PMMA), 폴리카보네이트(PolyCarbonate; PC), 또는 폴리에틸렌(PolyEthylene; PE) 등으로 형성될 수 있다.
그리고, 제1 프리즘 시트(850)는 지지 필름의 일면에, 투광성이면서 탄성을 갖는 중합체 재료로 형성될 수 있으며, 중합체는 복수 개의 입체구조가 반복적으로 형성된 프리즘층을 가질 수 있다. 여기서, 복수 개의 패턴은 도시된 바와 같이 마루와 골이 반복적으로 스트라이프 타입으로 구비될 수 있다.
그리고, 제2 프리즘 시트(860)에서 지지 필름 일면의 마루와 골의 방향은, 제1 프리즘 시트(850) 내의 지지필름 일면의 마루와 골의 방향과 수직할 수 있다. 이는 발광 모듈과 반사 시트로부터 전달된 빛을 디스플레이 패널(1870)의 전면으로 고르게 분산하기 위함이다.
그리고, 도시되지는 않았으나, 도광판(840)과 제1 프리즘 시트(850) 사이에 확산 시트가 배치될 수 있다. 확산 시트는 폴리에스터와 폴리카보네이트 계열의 재료로 이루어질 수 있으며, 백라이트 유닛으로부터 입사된 빛을 굴절과 산란을 통하여 광 투사각을 최대로 넓힐 수 있다. 그리고, 확산 시트는 광확산제를 포함하는 지지층과, 광출사면(제1 프리즘 시트 방향)과 광입사면(반사시트 방향)에 형성되며 광확산제를 포함하지 않는 제1 레이어와 제2 레이어를 포함할 수 있다.
실시 예에서 확산 시트, 제1 프리즘시트(850), 및 제2 프리즘시트(860)가 광학 시트를 이루는데, 광학 시트는 다른 조합 예를 들어, 마이크로 렌즈 어레이로 이루어지거나 확산 시트와 마이크로 렌즈 어레이의 조합 또는 하나의 프리즘 시트와 마이크로 렌즈 어레이의 조합 등으로 이루어질 수 있다.
디스플레이 패널(870)은 액정 표시 패널(Liquid crystal display)가 배치될 수 있는데, 액정 표시 패널(860) 외에 광원을 필요로 하는 다른 종류의 표시 장치가 구비될 수 있다.
도 29는 실시 예에 따른 발광 소자 패키지를 포함하는 해드 램프(head lamp, 900)를 나타낸다. 도 29를 참조하면, 해드 램프(900)는 발광 모듈(901), 리플렉터(reflector, 902), 쉐이드(903), 및 렌즈(904)를 포함한다.
발광 모듈(901)은 기판(미도시) 상에 배치되는 실시 예에 따른 발광 소자 패키지(400)를 포함할 수 있다. 리플렉터(902)는 발광 모듈(901)로부터 조사되는 빛(911)을 일정 방향, 예컨대, 전방(912)으로 반사시킬 수 있다.
쉐이드(903)는 리플렉터(902)와 렌즈(904) 사이에 배치되며, 리플렉터(902)에 의하여 반사되어 렌즈(904)로 향하는 빛의 일부분을 차단 또는 반사하여 설계자가 원하는 배광 패턴을 이루도록 하는 부재로서, 쉐이드(903)의 일측부(903-1)와 타측부(903-2)는 서로 높이가 다를 수 있다.
발광 모듈(901)로부터 조사되는 빛은 리플렉터(902) 및 쉐이드(903)에서 반사된 후 렌즈(904)를 투과하여 차체 전방을 향할 수 있다. 렌즈(904)는 리플렉터(902)에 의하여 반사된 빛을 전방으로 굴절시킬 수 있다.
이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
110: 기판 120: 발광 구조물
122: 제1 반도체층 124: 활성층
126: 제2 반도체층 130: 전도층
142: 제1 전극 144-1, 144-2: 제2 전극
150: 형광체 플레이트 160-1 내지 160-2: 본딩부
170-1 내지 170-n: 제1 본딩 전극 180-1 내지 180-n: 제2 본딩 전극
240-1 내지 240-n: 제1 본딩부 230-1 내지 230-m: 제2 본딩부
405: 제2 전극부 410: 지지층
415: 접합층 420: 배리어층
425: 반사층 430: 오믹 영역
440: 보호층 465: 패시베이션층
470: 제1 전극부.

Claims (12)

  1. 제1 반도체층, 활성층, 및 제2 반도체층을 포함하는 발광 구조물;
    상기 제2 반도체층 상에 배치되는 형광체 플레이트(plate);
    상기 형광체 플레이트의 상면 상에 배치되고, 상기 형광체 플레이트를 관통하여 상기 형광체 플레이트의 하면으로 노출되는 관통부를 갖는 패드부;
    상기 제2 반도체층 상에 배치되는 확장 전극;
    상기 형광체 플레이트의 하면과 상기 제2 반도체층 사이에 배치되는 제1 본딩부; 및
    상기 형광체 플레이트와 상기 확장 전극을 결합하는 제2 본딩부를 포함하고
    상기 제2 본딩부는,
    상기 관통부와 상기 확장 전극을 결합하는 본딩 전극; 및
    상기 형광체 플레이트의 하면에 배치되고, 상기 확장 전극에 결합되는 제3 본딩 전극을 포함하고,
    상기 제3 본딩 전극은 상기 관통부와 이격되고, 상기 본딩 전극은 상기 관통부와 접촉하고,
    상기 제1 본딩부의 상면은 상기 형광체 플레이트의 하면과 접촉하고, 상기 제1 본딩부는 상기 관통부와 이격되는 발광 소자.
  2. 제1항에 있어서,
    상기 제2 반도체층 상에 배치되는 전도층을 더 포함하고,
    상기 확장 전극은 상기 전도층 상에 배치되고,
    상기 제1 본딩부는 상기 형광체 플레이트와 상기 전도층 사이에 배치되고, 상기 형광체 플레이트와 상기 전도층을 결합시키는 발광 소자.
  3. 제1항에 있어서, 상기 제1 본딩부는,
    상기 제2 반도체층 상에 배치되는 제1 본딩 전극; 및
    상기 형광체 플레이트의 하면 상에 배치되고, 상기 제1 본딩 전극과 결합되는 제2 본딩 전극을 포함하는 발광 소자.
  4. 제1항에 있어서,
    상기 제3 본딩 전극의 폭은 상기 확장 전극의 폭보다 작거나 동일한 발광 소자.
  5. 제1항에 있어서,
    상기 패드부는 전원을 공급하기 위한 와이어가 본딩되기 위한 것인 발광 소자.
  6. 제1항에 있어서,
    상기 제3 본딩 전극의 녹는점은 상기 확장 전극의 녹는점과 서로 다르고,
    상기 제3 본딩 전극은 상기 확장 전극에 융착되는 발광 소자.
  7. 제1항에 있어서,
    상기 형광체 플레이트와 상기 발광 구조물 사이에는 에어 보이드가 존재하는 발광 소자.
  8. 제1항에 있어서, 상기 확장 전극은,
    상기 제3 본딩 전극이 본딩되는 본딩 영역; 및
    상기 본딩 영역으로부터 확장되는 가지 전극을 포함하는 발광 소자.
  9. 제1항에 있어서,
    상기 제1 반도체층 상에 배치되는 제1 전극을 더 포함하고,
    상기 형광체 플레이트는 상기 제1 전극을 노출하는 개구부를 포함하는 발광 소자.
  10. 패키지 몸체;
    상기 패키지 몸체에 배치되는 제1 리드 프레임 및 제2 리드 프레임;
    상기 제1 리드 프레임 및 상기 제2 리드 프레임과 전기적으로 연결되는 청구항 제1항 내지 제9항 중 어느 한 항에 기재된 발광소자;
    상기 발광 소자를 포위하는 수지층을 포함하는 발광 소자 패키지.
  11. 삭제
  12. 삭제
KR1020120120332A 2012-10-29 2012-10-29 발광 소자 Active KR101977278B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020120120332A KR101977278B1 (ko) 2012-10-29 2012-10-29 발광 소자
US13/841,271 US9437784B2 (en) 2012-10-29 2013-03-15 Light emitting device
JP2013206033A JP6251534B2 (ja) 2012-10-29 2013-10-01 発光素子及び発光素子パッケージ
EP13188201.1A EP2725630B1 (en) 2012-10-29 2013-10-10 Light emitting device
CN201310520011.8A CN103794705B (zh) 2012-10-29 2013-10-29 发光设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120120332A KR101977278B1 (ko) 2012-10-29 2012-10-29 발광 소자

Publications (2)

Publication Number Publication Date
KR20140054625A KR20140054625A (ko) 2014-05-09
KR101977278B1 true KR101977278B1 (ko) 2019-09-10

Family

ID=49304854

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120120332A Active KR101977278B1 (ko) 2012-10-29 2012-10-29 발광 소자

Country Status (5)

Country Link
US (1) US9437784B2 (ko)
EP (1) EP2725630B1 (ko)
JP (1) JP6251534B2 (ko)
KR (1) KR101977278B1 (ko)
CN (1) CN103794705B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101983774B1 (ko) * 2012-09-20 2019-05-29 엘지이노텍 주식회사 발광 소자
DE102013111503B4 (de) * 2013-10-18 2021-08-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip, optoelektronisches Bauelement und Verfahren zur Vereinzelung von Halbleiterchips
US9705035B1 (en) * 2015-12-30 2017-07-11 Epistar Corporation Light emitting device
KR102554231B1 (ko) * 2016-06-16 2023-07-12 서울바이오시스 주식회사 전극 구조를 갖는 수직형 발광 다이오드 및 그것을 갖는 발광 다이오드 패키지
DE102016112587A1 (de) * 2016-07-08 2018-01-11 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip
CN117367327B (zh) * 2023-12-01 2024-03-29 上海隐冠半导体技术有限公司 一种五角棱镜垂直度检测系统及方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004172578A (ja) * 2002-09-02 2004-06-17 Matsushita Electric Ind Co Ltd 発光装置
JP2006278567A (ja) 2005-03-28 2006-10-12 Matsushita Electric Works Ltd Ｌｅｄユニット
JP2007080994A (ja) 2005-09-13 2007-03-29 Sumita Optical Glass Inc 固体素子デバイス及びこれを用いた発光装置
JP2012080070A (ja) * 2010-09-30 2012-04-19 Everlight Yi-Guang Technology (Shanghai) Ltd 発光ダイオードパッケージ構造及びその製造方法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6465951B1 (en) * 1992-12-16 2002-10-15 Durel Corporation Electroluminescent lamp devices and their manufacture
JPH0725060A (ja) * 1993-06-25 1995-01-27 Matsushita Electric Ind Co Ltd 光プリントヘッドおよびその製造方法
KR100463653B1 (ko) 1999-07-29 2004-12-29 가부시키가이샤 시티즌 덴시 발광 다이오드
JP2002076434A (ja) * 2000-08-28 2002-03-15 Toyoda Gosei Co Ltd 発光装置
US7078737B2 (en) 2002-09-02 2006-07-18 Matsushita Electric Industrial Co., Ltd. Light-emitting device
JP4991026B2 (ja) * 2003-02-26 2012-08-01 日亜化学工業株式会社 発光装置
US20130240834A1 (en) * 2005-01-11 2013-09-19 SemiLEDs Optoelectronics Co., Ltd. Method for fabricating vertical light emitting diode (vled) dice with wavelength conversion layers
US7195944B2 (en) * 2005-01-11 2007-03-27 Semileds Corporation Systems and methods for producing white-light emitting diodes
KR20080048492A (ko) * 2005-08-24 2008-06-02 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 컬러 변환기를 갖는 발광 다이오드 및 레이저 다이오드
JP2007067326A (ja) 2005-09-02 2007-03-15 Shinko Electric Ind Co Ltd 発光ダイオード及びその製造方法
US9024349B2 (en) * 2007-01-22 2015-05-05 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
US9401461B2 (en) * 2007-07-11 2016-07-26 Cree, Inc. LED chip design for white conversion
US20090140279A1 (en) * 2007-12-03 2009-06-04 Goldeneye, Inc. Substrate-free light emitting diode chip
WO2009141960A1 (en) * 2008-05-20 2009-11-26 Panasonic Corporation Semiconductor light-emitting device as well as light source device and lighting system including the same
TWI422063B (zh) * 2008-11-14 2014-01-01 Samsung Electronics Co Ltd 半導體發光裝置
US7875984B2 (en) * 2009-03-04 2011-01-25 Koninklijke Philips Electronics N.V. Complaint bonding structures for semiconductor devices
US8597963B2 (en) * 2009-05-19 2013-12-03 Intematix Corporation Manufacture of light emitting devices with phosphor wavelength conversion
WO2011083923A2 (en) * 2010-01-07 2011-07-14 Seoul Opto Device Co., Ltd. Light emitting diode having electrode pads
KR101644501B1 (ko) 2010-01-18 2016-08-01 엘지이노텍 주식회사 발광소자, 발광 소자 패키지 및 조명장치
KR101093181B1 (ko) * 2010-01-19 2011-12-13 엘지이노텍 주식회사 Ｌｅｄ 패키지 및 그 제조방법
KR101020995B1 (ko) * 2010-02-18 2011-03-09 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101014102B1 (ko) * 2010-04-06 2011-02-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
JP5786278B2 (ja) * 2010-04-07 2015-09-30 日亜化学工業株式会社 発光装置
TWI476959B (zh) * 2010-04-11 2015-03-11 Achrolux Inc 轉移均勻螢光層至一物件上之方法及所製得之發光結構
WO2011145794A1 (ko) * 2010-05-18 2011-11-24 서울반도체 주식회사 파장변환층을 갖는 발광 다이오드 칩과 그 제조 방법, 및 그것을 포함하는 패키지 및 그 제조 방법
KR101798232B1 (ko) 2010-07-07 2017-11-15 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 발광 시스템
JP2012028381A (ja) * 2010-07-20 2012-02-09 Sharp Corp 半導体発光素子およびその製造方法
US10546846B2 (en) * 2010-07-23 2020-01-28 Cree, Inc. Light transmission control for masking appearance of solid state light sources
DE102010045403A1 (de) 2010-09-15 2012-03-15 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
KR101707532B1 (ko) 2010-10-29 2017-02-16 엘지이노텍 주식회사 발광 소자
TWI493756B (zh) * 2010-11-15 2015-07-21 Epistar Corp 發光元件
US8987772B2 (en) * 2010-11-18 2015-03-24 Seoul Viosys Co., Ltd. Light emitting diode chip having electrode pad
JP5820295B2 (ja) * 2011-02-21 2015-11-24 株式会社半導体エネルギー研究所 照明装置
EP2503606B1 (en) * 2011-03-25 2020-02-26 Samsung Electronics Co., Ltd. Light Emitting Diode, Manufacturing Method Thereof, Light Emitting Diode Module, and Manufacturing Method Thereof
US20140048824A1 (en) * 2012-08-15 2014-02-20 Epistar Corporation Light-emitting device
KR101983774B1 (ko) * 2012-09-20 2019-05-29 엘지이노텍 주식회사 발광 소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004172578A (ja) * 2002-09-02 2004-06-17 Matsushita Electric Ind Co Ltd 発光装置
JP2006278567A (ja) 2005-03-28 2006-10-12 Matsushita Electric Works Ltd Ｌｅｄユニット
JP2007080994A (ja) 2005-09-13 2007-03-29 Sumita Optical Glass Inc 固体素子デバイス及びこれを用いた発光装置
JP2012080070A (ja) * 2010-09-30 2012-04-19 Everlight Yi-Guang Technology (Shanghai) Ltd 発光ダイオードパッケージ構造及びその製造方法

Also Published As

Publication number Publication date
EP2725630B1 (en) 2019-09-25
US9437784B2 (en) 2016-09-06
CN103794705A (zh) 2014-05-14
CN103794705B (zh) 2018-01-02
JP2014090164A (ja) 2014-05-15
US20140117389A1 (en) 2014-05-01
EP2725630A1 (en) 2014-04-30
KR20140054625A (ko) 2014-05-09
JP6251534B2 (ja) 2017-12-20

Similar Documents

Publication Publication Date Title
KR101983774B1 (ko) 발광 소자
KR101799451B1 (ko) 발광 소자
KR102080775B1 (ko) 발광소자
JP2014096591A (ja) 発光素子
KR101977278B1 (ko) 발광 소자
KR102194805B1 (ko) 발광소자
KR20180020854A (ko) 발광 소자 패키지
KR101984785B1 (ko) 발광 소자 패키지
KR20130071077A (ko) 발광소자 및 이의 제조 방법
KR102252477B1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR20140092090A (ko) 발광소자 패키지
KR101983778B1 (ko) 발광 소자 패키지
KR101904323B1 (ko) 발광 소자 및 발광 소자 패키지
KR101983779B1 (ko) 발광 소자 패키지
KR101979845B1 (ko) 발광 소자 패키지
KR102426874B1 (ko) 발광 소자 패키지
KR102024292B1 (ko) 발광 소자 패키지
KR102426873B1 (ko) 발광 소자 패키지
KR102087938B1 (ko) 발광 소자
KR102170218B1 (ko) 발광소자 패키지
KR102239624B1 (ko) 발광 소자
KR102024294B1 (ko) 발광소자 패키지
KR20120109731A (ko) 발광 소자
KR20130064873A (ko) 발광소자 패키지
KR20160055440A (ko) 발광 소자 및 이를 포함하는 발광 소자 패키지

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20121029

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20171011

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20121029

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20180820

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20190214

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20190503

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20190507

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20220405

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20230410

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20240409

Start annual number: 6

End annual number: 6