[go: up one dir, main page]

KR101971343B1 - 성막 장치, 성막 제품의 제조 방법 및 전자 부품의 제조 방법 - Google Patents

성막 장치, 성막 제품의 제조 방법 및 전자 부품의 제조 방법 Download PDF

Info

Publication number
KR101971343B1
KR101971343B1 KR1020170081305A KR20170081305A KR101971343B1 KR 101971343 B1 KR101971343 B1 KR 101971343B1 KR 1020170081305 A KR1020170081305 A KR 1020170081305A KR 20170081305 A KR20170081305 A KR 20170081305A KR 101971343 B1 KR101971343 B1 KR 101971343B1
Authority
KR
South Korea
Prior art keywords
film
film forming
sections
work
deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020170081305A
Other languages
English (en)
Other versions
KR20180002059A (ko
Inventor
아키히코 이토
Original Assignee
시바우라 메카트로닉스 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시바우라 메카트로닉스 가부시끼가이샤 filed Critical 시바우라 메카트로닉스 가부시끼가이샤
Publication of KR20180002059A publication Critical patent/KR20180002059A/ko
Application granted granted Critical
Publication of KR101971343B1 publication Critical patent/KR101971343B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/50—Substrate holders
    • C23C14/505—Substrate holders for rotation of the substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3464—Sputtering using more than one target
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/20—Metallic material, boron or silicon on organic substrates
    • C23C14/205—Metallic material, boron or silicon on organic substrates by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C23C14/352—Sputtering by application of a magnetic field, e.g. magnetron sputtering using more than one target
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • C23C14/542—Controlling the film thickness or evaporation rate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56—Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • C23C14/568—Transferring the substrates through a series of coating stations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32733—Means for moving the material to be treated
    • H01J37/32752—Means for moving the material to be treated for moving the material across the discharge
    • H01J37/32761—Continuous moving
    • H01J37/32779—Continuous moving of batches of workpieces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/3414—Targets
    • H01J37/3426—Material
    • H01J37/3429—Plural materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/3441—Dark space shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3464—Operating strategies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3464—Operating strategies
    • H01J37/347—Thickness uniformity of coated layers or desired profile of target erosion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

[과제] 냉각 수단을 이용하지 않아도, 전자 부품의 온도 상승을 억제하여, 마이크론 레벨의 성막을 할 수 있는 성막 장치, 성막 제품의 제조 방법 및 전자 부품의 제조 방법을 제공한다.
[해결수단] 스퍼터 가스(G)가 도입되는 용기인 챔버(200)와, 챔버(200) 내에 마련되어, 워크(W)를 원주의 궤적으로 순환 반송하는 반송부(300)와, 반송부(300)에 의해 순환 반송되는 워크(W)에, 스퍼터링에 의해 성막 재료를 퇴적시켜 성막하는 스퍼터원(4)을 가지며, 스퍼터원(4)에 의해 워크(W)가 성막되는 성막 포지션(M)을 구획하는 구획부를 갖는 성막 처리부(400)를 갖는다. 구획부(5)는, 원주의 궤적 중, 성막 중의 성막 포지션(M)을 통과하는 궤적보다, 성막 중의 성막 포지션(M) 이외의 영역을 통과하는 궤적이 길어지도록, 각 성막 처리부(400)를 구획하도록 배치되어 있다.

Description

성막 장치, 성막 제품의 제조 방법 및 전자 부품의 제조 방법{FILM FORMATION APPARATUS, METHOD FOR MANUFACTURING A PRODUCT WITH FILM FORMED AND METHOD FOR MANUFACTURING A ELECTRIC COMPONENT}
본 발명은 성막 장치, 성막 제품의 제조 방법 및 전자 부품의 제조 방법에 관한 것이다.
휴대 전화로 대표되는 무선 통신 기기에는, 전자 부품인 반도체 장치가 다수 탑재되어 있다. 반도체 장치는, 통신 특성에의 영향을 방지하기 위해, 외부에의 전자파의 누설 등, 내외에 대한 전자파의 영향을 억제하는 것이 요구된다. 이 때문에, 전자파에 대한 실드 기능을 갖는 반도체 장치가 이용되고 있다.
일반적으로, 반도체 장치는, 실장 기판에 대한 중계용의 기판으로서의 인터포저 기판 위에 반도체 칩을 탑재하고, 이 반도체 칩을 수지로 밀봉함으로써 형성되어 있다. 이 밀봉 수지의 상면 및 측면에 도전성의 실드막을 마련함으로써, 실드 기능이 부여된 반도체 장치가 개발되어 있다(특허문헌 1 참조). 이 실드막을, 전자파 실드막이라고 부른다.
전자파 실드막으로서는, 예컨대, Cu, Ni, Ti, Au, Ag, Pd, Pt, Fe, Cr, SUS, Co, Zr, Nb 등의 금속 재료가 이용된다. 그리고, 전자파 실드막은, 상기 금속 재료 중 어느 복수의 재료를 이용한 적층막으로 이루어지는 경우가 있다. 예컨대, SUS막을 형성한 위에 Cu막을 형성하고, 더욱 그 위에 SUS막을 형성하는 적층 구조의 전자파 실드막이 알려져 있다.
전자파 실드막에 있어서, 충분한 실드 효과를 얻기 위해서는, 전기 저항율을 낮게 하는 것이 필요로 된다. 이 때문에, 전자파 실드막은, 어느 정도의 두께가 요구된다. 반도체 장치에 있어서는, 일반적으로는, 1 ㎛∼10 ㎛ 정도의 막 두께가 있으면 양호한 실드 특성이 얻어지는 것으로 되어 있다. 상기 SUS, Cu, SUS의 적층 구조의 전자파 실드막에서는, 1 ㎛∼5 ㎛ 정도의 막 두께가 있으면, 양호한 실드 효과가 얻어지는 것이 알려져 있다.
특허문헌 1: 국제 공개 제2013/035819호 공보
전자파 실드막의 형성 방법으로서는, 도금법이 알려져 있다. 그러나, 도금법은, 전처리 공정, 도금 처리 공정 및 수세와 같은 후처리 공정 등의 습식 공정을 필요로 하기 때문에, 반도체 장치의 제조 비용의 상승을 피할 수 없다.
그래서, 건식 공정인 스퍼터링법이 주목받고 있다. 스퍼터링법에 따른 성막 장치로서는, 플라즈마를 이용하여 성막을 행하는 플라즈마 처리 장치가 제안되어 있다. 플라즈마 처리 장치는, 타겟을 배치한 진공 용기에 불활성 가스를 도입하고, 직류 전압을 인가한다. 플라즈마화한 불활성 가스의 이온을, 성막 재료의 타겟에 충돌시켜, 타겟으로부터 내쫓긴 재료를 워크에 퇴적시켜 성막을 행한다.
일반적인 플라즈마 처리 장치는, 수 10초 내지 수분의 처리 시간으로 형성이 가능한 10 ㎚∼수100 ㎚의 두께의 막의 형성에 이용되고 있다. 그러나, 상기한 바와 같이, 전자파 실드막으로서는, 마이크론 레벨의 두께의 막을 형성할 필요가 있다. 스퍼터링법은, 성막 재료의 입자를 성막 대상물 상에 퇴적시켜 막을 형성하는 기술이기 때문에, 형성하는 막이 두꺼워질수록, 막의 형성에 요하는 시간은 길어진다.
따라서, 전자파 실드막을 형성하기 위해서는, 일반적인 스퍼터링법보다 긴, 수 10분 내지 1시간 정도의 처리 시간을 요하게 된다. 예컨대, SUS, Cu, SUS의 적층 구조의 전자파 실드막에서는, 5 ㎛의 막 두께를 얻기 위해, 1시간 강의 처리 시간이 필요한 경우가 있다.
그렇게 되면, 플라즈마를 이용하는 스퍼터링법에서는, 이 처리 시간 중, 반도체 패키지가 플라즈마의 열에 계속되어 노출되게 된다. 이 결과, 5 ㎛의 두께의 막을 얻을 때까지, 반도체 패키지는 200℃ 전후까지 가열되는 경우가 있다.
한편, 반도체 패키지의 내열 온도는, 수초∼수십초 정도의 일시적인 가열이면 200℃ 정도이지만, 가열이 수분을 넘는 경우, 일반적으로는 150℃ 정도이다. 이 때문에, 일반적인 플라즈마에 의한 스퍼터링법을 이용하여, 마이크론 레벨의 전자파 실드막을 형성하는 것은 곤란하였다.
이에 대처하기 위해, 플라즈마 처리 장치에, 반도체 패키지의 온도 상승을 억제하기 위한 냉각 수단을 마련하는 것이 생각된다. 그러나, 플라즈마 처리 장치에 냉각 수단을 마련하는 것은, 장치 구성이 복잡화하며 대형화하는 데다가, 냉각 기구를 메인터넌스하는 시간이 증가한다고 하는 문제가 생긴다.
본 발명은 전술한 바와 같은 과제를 해결하기 위해, 냉각 수단을 이용하지 않아도, 전자 부품의 온도 상승을 억제하여, 마이크론 레벨의 성막을 할 수 있도록 하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명의 성막 장치는, 스퍼터 가스가 도입되는 용기인 챔버와, 상기 챔버 내에 마련되어, 워크를 원주의 궤적으로 순환 반송하는 반송부와, 상기 반송부에 의해 순환 반송되는 상기 워크에, 스퍼터링에 의해 성막 재료를 퇴적시켜 성막하는 스퍼터원을 가지며, 상기 스퍼터원에 의해 상기 워크가 성막되는 성막 포지션을 구획하는 구획부를 갖는 복수의 성막 처리부를 가지고, 상기 구획부는, 상기 원주의 궤적 중, 성막 중의 성막 포지션을 통과하는 궤적보다, 성막 중의 성막 포지션 이외의 영역을 통과하는 궤적이 길어지도록, 각 성막 처리부를 구획하도록 배치되는 것을 특징으로 한다.
상기 복수의 성막 처리부는, 성막 재료를 선택적으로 퇴적시킴으로써, 복수의 성막 재료의 층으로 이루어지는 막을 형성하여도 좋다. 상기 복수의 성막 처리부는, 상이한 종류의 성막 재료에 대응하는 스퍼터원을 포함하고, 성막 재료를 1종씩 선택적으로 퇴적시킴으로써, 복수 종류의 성막 재료의 층으로 이루어지는 막을 형성하여도 좋다.
상기 워크가 원주의 궤적으로, 스퍼터링에 의한 성막 중의 상기 성막 포지션을 통과하는 시간을 T1, 성막하지 않는 영역을 통과하는 시간을 T2라고 하면, 0.6:10≤T1:T2＜1:1이어도 좋다.
상기 원주의 궤적 중, 스퍼터링에 의한 성막 중의 상기 성막 포지션을 통과하는 궤적이, 중심각 20°∼150°의 부분원의 영역에 대응하고 있어도 좋다.
가장 두꺼운 층을 형성하는 성막 재료의 상기 성막 포지션이, 다른 층을 형성하는 성막 재료의 성막 포지션보다 커도 좋다. 상기 가장 두꺼운 층을 형성하는 성막 재료가, 전자파 실드로 이루어지는 재료여도 좋다.
본 발명의 성막 제품의 제조 방법은, 스퍼터 가스가 도입되는 챔버 내에 있어서, 반송부에 의해 상기 워크를 원주의 궤적으로 순환 반송하고, 이 원주의 궤적을 따라 배치된 복수의 성막 처리부에 의해 상기 워크에 스퍼터링에 의해 성막 재료를 퇴적시켜, 성막 재료의 막을 형성하는 성막 제품의 제조 방법으로서, 상기 복수의 성막 처리부 중, 어느 1종의 성막 재료의 상기 성막 처리부가 성막을 행하는 동안, 상기 원주의 궤적상에 있어서 성막 중의 성막 처리부가 차지하는 비율보다 성막 중의 성막 처리부 이외의 부분이 차지하는 비율이 커지도록, 다른 성막 재료의 상기 성막 처리부는 성막을 행하지 않는 것을 특징으로 한다.
본 발명의 전자 부품의 제조 방법은, 스퍼터 가스가 도입되는 챔버 내에 있어서, 반송부에 의해 전자 부품을 원주의 궤적으로 순환 반송하고, 이 원주의 궤적을 따라 배치된 복수의 성막 처리부에 의해 상기 순환 반송되는 상기 전자 부품에 스퍼터링에 의해 성막 재료를 퇴적시켜, 성막 재료의 막을 형성하는 전자 부품의 제조 방법으로서, 상기 복수의 성막 처리부 중, 전자파 실드로 이루어지는 재료에 대응하는 상기 성막 처리부가 성막을 행하는 동안, 상기 원주의 궤적상에 있어서 성막 중의 성막 처리부가 차지하는 비율보다 성막 중의 성막 처리부 이외의 부분이 차지하는 비율이 커지도록, 다른 성막 재료의 상기 성막 처리부는 성막을 행하지 않는 것을 특징으로 한다.
본 발명은, 냉각 수단을 이용하지 않고도, 전자 부품의 온도 상승을 억제하여, 마이크론 레벨의 성막을 할 수 있는 성막 장치, 성막 제품의 제조 방법 및 전자 부품의 제조 방법을 제공할 수 있다.
도 1은 실시형태의 성막 장치의 투시 사시도이다.
도 2는 성막 대상인 전자 부품을 나타내는 모식 단면도이다.
도 3은 실시형태의 성막 장치의 투시 평면도이다.
도 4는 도 3의 A-A 모식 종단면도이다.
도 5는 실시형태의 제어 장치를 나타내는 블록도이다.
도 6은 성막 영역의 크기를 나타내는 평면도이다.
도 7은 정지형의 스퍼터링 장치에 의한 워크의 온도 변화를 나타내는 그래프이다.
도 8은 실시예 1의 워크의 온도 변화를 나타내는 그래프이다.
도 9는 실시예 2의 워크의 온도 변화를 나타내는 그래프이다.
도 10은 실시예 3의 워크의 온도 변화를 나타내는 그래프이다.
본 발명의 실시형태(이하, 본 실시형태라고 부름)에 대해서, 도면을 참조하여 구체적으로 설명한다. 본 실시형태는, 스퍼터링에 의해 성막을 행하는 성막 장치이다.
[개요]
성막 장치(100)는, 도 1에 나타내는 바와 같이, 회전 테이블(31)이 회전하면, 유지부(33)에 유지된 워크(W)가, 원주의 궤적으로 이동하여, 스퍼터원(4)에 대향하는 위치를 통과할 때에, 타겟(41)(도 4 참조)으로부터 스퍼터된 입자가 부착되어 성막을 받는 장치이다.
본 실시형태의 워크(W)는, 예컨대, 도 2에 나타내는 바와 같은 반도체 패키지이다. 반도체 패키지는, 실장 기판에 대한 중계용의 기판으로서의 인터포저 기판(B) 위에, 반도체 칩(IC)을 탑재하고, 수지(R)로 밀봉한 전자 부품이다. T는 실장 기판의 프린트 배선과의 접속용의 전극이다. 성막 장치(100)는, 수지(R)의 상면 및 측면에 막(F)을 형성한다. 이 막(F)은, 도전성의 전자파 실드막이다. 또한, 도 2의 예에서는, 인터포저 기판(B)의 측면에도, 막(F)이 형성된다.
[구성]
성막 장치(100)는, 도 1, 도 3, 도 4 및 도 5에 나타내는 바와 같이, 챔버(200), 반송부(300), 성막 처리부(400A∼400D), 로드록부(600), 제어 장치(700)를 갖는다.
[챔버]
챔버(200)는, 도 4에 나타내는 바와 같이, 스퍼터 가스(G)가 도입되는 용기이다. 스퍼터 가스(G)는, 전력의 인가에 의해 생기는 플라즈마에 의해, 발생하는 이온 등을 워크(W)에 충돌시키는 스퍼터링을 실시하기 위한 가스이다. 예컨대, 아르곤 가스 등의 불활성 가스를, 스퍼터 가스(G)로서 이용할 수 있다.
챔버(200)의 내부의 공간은 진공실(21)을 형성하고 있다. 이 진공실(21)은, 기밀성이 있어, 감압에 의해 진공으로 할 수 있는 공간이다. 예컨대, 도 1 및 도 4에 나타내는 바와 같이, 진공실(21)은, 원기둥 형상의 밀폐 공간이다.
챔버(200)는, 배기구(22), 도입구(24)를 갖는다. 배기구(22)는, 진공실(21)과 외부 사이에서 기체의 유통을 확보하여, 배기(E)를 행하기 위한 개구이다. 이 배기구(22)는, 예컨대, 챔버(200)의 바닥부에 형성되어 있다. 배기구(22)에는, 배기부(23)가 접속되어 있다. 배기부(23)는, 배관 및 도시하지 않는 펌프, 밸브 등을 갖는다. 이 배기부(23)에 의한 배기 처리에 의해, 진공실(21) 내는 감압된다.
또한, 챔버(200)는, 도입구(24)를 갖는다. 도입구(24)는, 진공실(21)의 타겟(41)의 근방에, 스퍼터 가스(G)를 도입하기 위한 개구이다. 이 도입구(24)에는, 가스 공급부(25)가 접속되어 있다. 가스 공급부(25)는, 각 타겟(41)에 대하여 하나씩 마련되어 있다. 또한, 가스 공급부(25)는, 배관 외에, 도시하지 않는 스퍼터 가스(G)의 가스 공급원, 펌프, 밸브 등을 갖는다. 이 가스 공급부(25)에 의해, 도입구(24)로부터 진공실(21) 내에 스퍼터 가스(G)가 도입된다.
[반송부]
반송부(300)는, 챔버(200) 내에 마련되어, 워크(W)를 원주의 궤적으로 순환 반송하는 장치이다. 상기와 같은, 반송부(300)에 의해 워크(W)가 이동하는 궤적을, 반송 경로(P)라고 부른다. 순환 반송은, 워크(W)를 원주의 궤적으로 둘레 이동시키는 것을 말한다. 이 반송부(300)는, 회전 테이블(31), 모터(32), 유지부(33)를 갖는다.
회전 테이블(31)은, 원형의 판이다. 모터(32)는, 회전 테이블(31)에 구동력을 부여하여, 원의 중심을 축으로 하여 회전시키는 구동원이다. 유지부(33)는, 반송부(300)에 의해 반송되는 워크(W)를 유지하는 구성부이다. 워크(W)는, 단일로 유지부(33)에 유지되어도 좋고, 복수의 워크(W)가 배치된 트레이를 통해 유지부(33)에 유지되어도 좋다. 이 유지부(33)에 의해, 워크(W)는, 회전 테이블(31) 상에 위치 결정된다.
복수의 유지부(33)는, 등간격으로 배치되어 있다. 예컨대, 각 유지부(33)는, 회전 테이블(31)의 둘레 방향의 원의 접선에 평행한 방향으로 배치되고, 또한, 둘레 방향에 있어서는 등간격으로 마련되어 있다. 보다 구체적으로는, 유지부(33)는, 워크(W) 또는 트레이를 유지하는 홈, 구멍, 돌기, 지그, 홀더 등이다. 정전 척, 메커니컬 척, 점착 척에 의해, 또는 이들과 홈, 구멍, 돌기, 지그, 홀더, 트레이 등의 조합에 의해 유지부(33)를 구성할 수도 있다. 또한, 본 실시형태에서는, 유지부(33)는 6개 마련되어 있기 때문에, 회전 테이블(31) 상에는 60°간격으로 6개의 워크(W) 또는 트레이가 유지된다. 단, 유지부(33)는, 하나여도, 복수여도 좋다.
[성막 처리부]
성막 처리부(400A∼400D)는, 반송부(300)에 의해 반송되는 워크(W)에 성막을 행하는 처리부이다. 이하, 복수의 성막 처리부(400A∼400D)를 구별하지 않는 경우에는, 성막 처리부(400)로서 설명한다. 성막 처리부(400)는, 도 4에 나타내는 바와 같이, 스퍼터원(4), 구획부(5), 전원부(6)를 갖는다.
(스퍼터원)
스퍼터원(4)은, 워크(W)에 스퍼터링에 의해 성막 재료를 퇴적시켜 성막하는 성막 재료의 공급원이다. 스퍼터원(4)은, 타겟(41), 백킹 플레이트(42), 전극(43)을 갖는다. 타겟(41)은, 워크(W)에 퇴적되어 막이 되는 성막 재료에 의해 형성되고, 반송 경로(P)에 격리하여 대향하는 위치에 마련되어 있다. 타겟(41)의 바닥면측은, 반송부(300)에 의해 이동하는 워크(W)에, 격리하여 대향한다. 성막 재료는, 예컨대, Cu, SUS 등을 사용할 수 있다. 단, 스퍼터링에 의해 성막되는 재료이면, 후술하는 바와 같이, 여러 가지의 재료를 적용 가능하다. 이 타겟(41)은, 예컨대, 원기둥 형상이다. 단, 타원 기둥 형상, 각기둥 형상 등, 다른 형상이어도 좋다.
백킹 플레이트(42)는, 타겟(41)을 유지하는 부재이다. 전극(43)은, 챔버(200)의 외부로부터 타겟(41)에 전력을 인가하기 위한 도전성의 부재이다. 또한, 스퍼터원(4)에는, 필요에 따라 마그넷, 냉각 기구 등이 적절하게 구비되어 있다.
이러한 스퍼터원(4)은, 도 1에 나타내는 바와 같이, 챔버(200)의 윗덮개에, 둘레 방향으로 복수 마련되어 있다. 또한, 도 1의 예에서는, 스퍼터원(4)은 4개 마련되어 있다.
(구획부)
구획부(5)는, 스퍼터원(4)에 의해 워크(W)가 성막되는 성막 포지션(M1∼M4)을 구획하는 부재이다. 이하, 복수의 성막 포지션(M1∼M4)을 구별하지 않는 경우에는, 성막 포지션(M)으로서 설명한다. 구획부(5)는, 도 1에 나타내는 바와 같이, 반송 경로(P)의 원주의 중심, 즉 반송부(300)의 회전 테이블(31)의 회전 중심으로부터, 방사형으로 배치된 사각형의 벽판(5a, 5b)을 갖는다. 벽판(5a, 5b)은, 예컨대, 진공실(21)의 천장에, 타겟(41)을 사이에 두는 위치에 마련되어 있다. 구획부(5)의 하단은, 워크(W)가 통과하는 간극을 두고, 회전 테이블에 대향하고 있다. 이 구획부(5)가 있음으로써, 스퍼터 가스(G) 및 성막 재료가 진공실(21)에 확산되는 것을 억제할 수 있다.
성막 포지션(M)은, 스퍼터원(4)의 타겟(41)을 포함하는 구획부(5)로 구획된 공간이다. 보다 구체적으로는, 도 3에 나타내는 바와 같이, 성막 포지션(M)은, 평면 방향에서 보아, 구획부(5)의 벽판(5a, 5b)과, 챔버(200)의 외주벽의 내면(26), 내주벽의 외면(27)에 의해 부채형으로 둘러싸인 공간이다. 성막 포지션(M)의 수평 방향의 범위는, 한쌍의 벽판(5a, 5b)에 의해 구획된 영역이 된다.
성막 포지션(M)에 있어서의 타겟(41)에 대향하는 위치를 통과하는 워크(W)에, 성막 재료가 막으로서 퇴적한다. 이 성막 포지션(M)은, 성막의 대부분이 행해지는 영역이지만, 성막 포지션(M)으로부터 벗어나는 영역이어도, 성막 포지션(M)으로부터의 성막 재료의 누설은 있기 때문에, 전혀 막의 퇴적이 없는 것은 아니다.
또한, 스퍼터링에 의해 가장 고온이 되는 것은, 타겟(41)의 바로 아래가 된다. 이 때문에, 성막 포지션(M) 내에 있어서의 온도 분포에는 치우침이 존재하지만, 각 성막 포지션(M)은, 성막 포지션(M) 이외의 영역과 비교하여, 워크(W)의 온도 상승에 기여하는 결속이 있는 영역으로서 파악할 수 있다.
(전원부)
전원부(6)는, 타겟(41)에 전력을 인가하는 구성부이다. 이 전원부(6)에 의해 타겟(41)에 전력을 인가함으로써, 스퍼터 가스(G)를 플라즈마화시켜, 성막 재료를, 워크(W)에 퇴적시킬 수 있다. 본 실시형태에 있어서는, 전원부(6)는, 예컨대, 고전압을 인가하는 DC 전원이다. 또한, 고주파 스퍼터를 행하는 장치의 경우에는, RF 전원으로 할 수도 있다. 회전 테이블(31)은, 접지된 챔버(200)와 동전위이며, 타겟(41)측에 고전압을 인가함으로써, 전위차를 발생시키고 있다. 이에 의해, 가동의 회전 테이블(31)을 마이너스 전위로 하기 위해 전원부(6)와 접속하는 곤란함을 회피하고 있다.
복수의 성막 처리부(400)는, 성막 재료를 선택적으로 퇴적시킴으로써, 복수의 성막 재료의 층으로 이루어지는 막을 형성한다. 특히, 본 실시형태에서는, 상이한 종류의 성막 재료에 대응하는 스퍼터원(4)을 포함하고, 성막 재료를 1종씩 선택적으로 퇴적시킴으로써, 복수 종류의 성막 재료의 층으로 이루어지는 막을 형성한다. 상이한 종류의 성막 재료에 대응하는 스퍼터원(4)을 포함한다는 것은, 모든 성막 처리부(400)의 성막 재료가 상이한 경우도, 복수의 성막 처리부(400)가 공통의 성막 재료이지만, 다른 것이 이것과 상이한 경우도 포함한다. 성막 재료를 1종씩 선택적으로 퇴적시킨다는 것은, 어느 1종의 성막 재료의 성막 처리부(400)가 성막을 행하는 동안, 다른 성막 재료의 성막 처리부(400)는 성막을 행하지 않는 것을 말한다. 또한, 성막 중의 성막 처리부(400) 또는 성막 포지션은, 성막 처리부(400)의 타겟(41)에 전력이 인가되어, 워크(W)에 성막을 행할 수 있는 상태에 있는 성막 처리부(400) 또는 성막 포지션을 말한다.
본 실시형태에서는, 반송 경로(P)의 반송 방향으로, 4개의 성막 처리부(400A∼400D)가 배치되어 있다. 4개의 성막 처리부(400A∼400D)에, 성막 포지션(M1∼M4)이 대응하고 있다. 이들 성막 처리부(400A∼400D) 중, 3개의 성막 처리부(400A∼400C)는, 성막 재료가 Cu이다. 즉, 성막 처리부(400A∼400C)의 스퍼터원(4)은, Cu로 이루어지는 타겟(41)을 구비하고 있다. 다른 하나의 성막 처리부(400D)는, 성막 재료가 SUS이다. 즉, 성막 처리부(400D)의 스퍼터원(4)은, SUS로 이루어지는 타겟(41)을 구비하고 있다. 본 실시형태에서는, 성막 처리부(400A∼400C)가 Cu의 성막 처리를 행하고 있는 동안은, 성막 처리부(400D)는, SUS의 성막 처리를 행하지 않는다. 또한, 성막 처리부(400D)가 SUS의 성막 처리를 행하고 있는 동안은, 성막 처리부(400A∼400C)는, Cu의 성막 처리를 행하지 않는다.
또한, 반송 경로(P)의 원주의 궤적 중, 성막 중의 성막 포지션(M)을 통과하는 궤적보다, 성막하지 않은 영역을 통과하는 궤적이 길어지도록, 각 성막 포지션(M1∼M4)을 구획하는 구획부(5)의 간격이 설정되어 있다. 또한, 실시형태에 있어서, 「길다」, 「크다」 등이라고 하는 표현을 이용하고 있지만, 반송 경로(P)는 원주의 궤적이기 때문에, 「길다」, 「크다」란, 유한의 영역에 차지하는 비율이 크다고 하는 의미이다.
보다 구체적으로는, 워크(W)가, 성막 중의 성막 처리부(400)의 성막 포지션(M)을 통과하는 시간을 T1, 성막 중의 성막 포지션(M) 이외의 영역을 통과하는 시간을 T2라고 하면, 0.6:10≤T1:T2＜1:1이 되도록, 성막 포지션(M)의 크기가 설정되어 있다. 예컨대, 성막 처리부(400A∼400C)가 Cu막의 성막 처리를 행하고 있는 동안, 성막 포지션(M1∼M3)을 통과하는 합계 시간을 T1, 성막 포지션(M1∼M3) 이외의 영역을 통과하는 합계 시간을 T2라고 하면, 0.6:10≤T1:T2＜1:1로 되어 있다.
또한, 성막 중의 성막 포지션(M)이, 중심각 20°∼150°의 부분원의 영역에 대응하고 있다. 즉, 어느 1종의 성막 재료의 성막 포지션(M)이, 중심각 20°∼150°의 부분원의 영역에 대응하고 있다. 예컨대, 도 6에 나타내는 바와 같이, 성막 처리부(400A∼400C)의 성막 포지션(M1∼M3)에 있어서의 반송 경로(P)의 중심각을 각각 I, II, III으로 한다. 그렇게 되면, 중심각(I, II, III)의 합계가, 20°이상150°이하로 되어 있다. 또한, 각 성막 포지션(M1∼M4)에 있어서의 각 반송 경로(P)의 중심각(I, II, III, IV)은, 각각 20°이상으로 되어 있다.
(로드록부)
로드록부(600)는, 진공실(21)의 진공을 유지한 상태로, 도시하지 않는 반송 수단에 의해, 외부로부터 미처리의 워크(W) 또는 워크(W)를 배치한 트레이를, 진공실(21)에 반입하고, 처리가 끝난 워크(W) 또는 트레이를 진공실(21)의 외부에 반출하는 장치이다. 이 로드록부(600)는, 주지의 구조의 것을 적용할 수 있기 때문에, 설명을 생략한다.
[제어 장치]
제어 장치(700)는, 성막 장치(100)의 각 부를 제어하는 장치이다. 이 제어 장치(700)는, 예컨대, 전용의 전자 회로 혹은 소정의 프로그램으로 동작하는 컴퓨터 등에 의해 구성할 수 있다. 즉, 진공실(21)에의 스퍼터 가스(G) 및 반응 가스(G2)의 도입 및 배기에 관한 제어, 스퍼터원(4)의 전원의 제어, 회전 테이블(31)의 회전의 제어 등에 관해서는, 그 제어 내용이 프로그램되어 있어, PLC나 CPU 등의 처리 장치에 의해 실행되는 것이며, 다종 다양한 성막 사양에 대응 가능하다.
구체적으로 제어되는 내용으로서는, 초기 배기 압력, 스퍼터원(4)의 선택, 타겟(41)에의 인가 전력, 스퍼터 가스(G)의 유량, 종류, 도입 시간 및 배기 시간, 성막 시간 등을 들 수 있다.
상기한 바와 같이 각 부의 동작을 실행시키기 위한 제어 장치(700)의 구성을, 가상적인 기능 블록도인 도 5를 참조하여 설명한다. 즉, 제어 장치(700)는, 기구 제어부(70), 전원 제어부(71), 기억부(72), 설정부(73), 입출력 제어부(74)를 갖는다.
기구 제어부(70)는, 배기부(23), 가스 공급부(25), 반송부(300)의 모터(32), 로드록부(600) 등의 구동원, 밸브, 스위치, 전원 등을 제어하는 처리부이다. 전원 제어부(71)는, 전원부(6)를 제어하는 처리부이다.
제어 장치(700)는, 어느 1종의 성막 재료의 성막 처리부가 성막을 행하는 동안, 다른 성막 재료의 성막 처리부는 성막을 행하지 않도록 성막 처리부(400)를 선택적으로 제어한다. 즉, 전원 제어부(71)는, 성막 처리부(400A∼400C)의 타겟(41)에 전압을 인가하여 성막을 행하는 동안은, 성막 처리부(400D)의 타겟(41)에의 전압의 인가를 행하지 않는다. 또한, 전원 제어부(71)는, 성막 처리부(400D)의 타겟(41)에 전압을 인가하여 성막을 행하는 동안은, 성막 처리부(400A∼400C)의 타겟(41)에의 전압의 인가를 행하지 않는다.
기억부(72)는, 본 실시형태의 제어에 필요한 정보를 기억하는 구성부이다. 설정부(73)는, 외부로부터 입력된 정보를, 기억부(72)에 설정하는 처리부이다. 입출력 제어부(74)는, 제어 대상이 되는 각 부와의 사이에서의 신호의 변환이나 입출력을 제어하는 인터페이스이다.
또한, 제어 장치(700)에는, 입력 장치(75), 출력 장치(76)가 접속되어 있다. 입력 장치(75)는, 오퍼레이터가, 제어 장치(700)를 통해 성막 장치(100)를 조작하기 위한 스위치, 터치 패널, 키보드, 마우스 등의 입력 수단이다. 예컨대, 성막을 행하는 스퍼터원(4)의 선택을, 입력 수단에 의해 입력할 수 있다.
출력 장치(76)는, 성막 장치(100)의 상태를 확인하기 위한 정보를, 오퍼레이터가 시인 가능한 상태로 하는 디스플레이, 램프, 미터 등의 출력 수단이다. 예컨대, 성막을 행하고 있는 스퍼터원(4)에 대응하는 성막 포지션(M)을, 출력 장치(76)에, 다른 성막 포지션(M)과 구별하여 표시할 수 있다.
[동작]
이상과 같은 본 실시형태의 동작을, 도 3, 도 4 및 도 6을 참조하여 이하에 설명한다. 또한, 이하의 동작은, 성막 처리부(400A∼400D)에 의해, 워크(W)의 표면에, 밀착층, 전자파 실드층, 보호층의 3층으로 이루어지는 전자파 실드막을 형성하는 예이다. 워크(W)에 직접 형성되는 밀착층은, SUS의 층이며, 몰드 수지, Cu와의 밀착도를 높이는 기초가 된다. 밀착층의 위에 형성되는 전자파 실드층은, Cu의 층이며, 전자파 실드의 기능을 갖는 층이다. 전자파 실드층 위에 형성되는 보호층은, SUS의 층이며, Cu의 녹 등을 막는다.
먼저, 도 3 및 도 4에 나타내는 바와 같이, 로드록부(600)의 반송 수단에 의해, 성막 처리하여야 하는 워크(W)를, 챔버(200) 내에 순차 반입한다. 회전 테이블(31)은, 빈 유지부(33)를, 순차, 로드록부(600)로부터의 반입 부분으로 이동시킨다. 유지부(33)는, 반송 수단에 의해 반입된 워크(W) 또는 워크(W)를 배치한 트레이를, 각각 개별로 유지한다. 하나의 유지부(33)에, 하나의 워크(W)를 공급하여도 좋고, 트레이에 배치된 워크(W)를 복수개 공급하여도 좋다. 이와 같이 하여, 성막 대상이 되는 워크(W)가, 회전 테이블(31) 상에 전부 배치된다.
배기부(23)는, 진공실(21)을 배기하여 감압함으로써 항상 진공으로 하고 있다. 성막 처리부(400D)의 가스 공급부(25)는, 스퍼터 가스(G)를, 타겟(41)의 주위에 공급한다. 회전 테이블(31)이 회전하여, 소정의 회전 속도에 달한다. 이에 의해, 유지부(33)에 유지된 워크(W)는, 반송 경로(P) 상을 원을 그리는 궤적으로 이동하여, 스퍼터원(4)에 대향하는 위치를 통과한다.
다음에, 성막 처리부(400D)만, 전원부(6)가 타겟(41)에 전력을 인가한다. 이에 의해, 스퍼터 가스(G)가 플라즈마화한다. 스퍼터원(4)에 있어서, 플라즈마에 의해 발생한 이온은, 타겟(41)에 충돌하여 성막 재료의 입자를 비산한다. 이 때문에, 성막 처리부(400D)의 성막 포지션(M4)을 통과하는 워크(W)의 표면에, 성막 재료의 입자가 퇴적되어 막이 생성된다. 여기서는, SUS의 밀착층이 형성된다. 이때, 워크(W)는 성막 처리부(400A∼400C)의 성막 포지션(M1∼M3)을 통과하지만, 성막 처리부(400A∼400C)는 타겟(41)에 전력이 인가되어 있지 않기 때문에, 성막 처리는 행해지지 않고, 워크(W)는 가열되지 않는다. 또한, 성막 포지션(M1∼M4) 이외의 영역에 있어서도, 워크(W)는 가열되지 않는다. 이와 같이, 가열되지 않는 영역에 있어서, 워크(W)는 열을 방출한다.
성막 처리부(400D)에 의한 성막 시간이 경과하였다면, 성막 처리부(400D)를 정지한다. 즉, 전원부(6)에 의한 타겟(41)에의 전력의 인가를 정지한다. 그리고, 성막 처리부(400A∼400C)만, 전원부(6)가 타겟(41)에 전력을 인가한다. 이에 의해, 스퍼터 가스(G)가 플라즈마화한다. 스퍼터원(4)에 있어서, 플라즈마에 의해 발생한 이온은, 타겟(41)에 충돌하여 성막 재료의 입자를 비산한다. 이 때문에, 성막 처리부(400A∼400C)의 성막 포지션(M1∼M3)을 통과하는 워크(W)의 표면에, 성막 재료의 입자가 퇴적되어 막이 생성된다. 여기서는, Cu의 전자파 실드층이 형성된다. 전자파 실드층은, 밀착층 및 보호층보다, 두껍게 형성할 필요가 있기 때문에, 3개의 성막 처리부(400A∼400C)를 동시에 사용한다. 이때, 워크(W)는 성막 처리부(400D)의 성막 포지션(M4)을 통과하지만, 성막 처리부(400D)는 타겟(41)에 전력이 인가되어 있지 않기 때문에, 성막 처리를 행할 수 없어, 워크(W)는 가열되지 않는다. 또한, 성막 포지션(M1∼M4) 이외의 영역에 있어서도, 워크(W)는 가열되지 않는다. 이와 같이, 가열되지 않는 영역에 있어서, 워크(W)는 열을 방출한다.
성막 처리부(400A∼400C)에 의한 성막 시간이 경과하였다면, 성막 처리부(400A∼400C)를 정지한다. 즉, 전원부(6)에 의한 타겟(41)에의 전력의 인가를 정지한다. 그리고, 성막 처리부(400D)만, 전원부(6)가 타겟(41)에 전력을 인가한다. 이에 의해, 스퍼터 가스(G)가 플라즈마화한다. 스퍼터원(4)에 있어서, 플라즈마에 의해 발생한 이온은, 타겟(41)에 충돌하여 성막 재료의 입자를 비산한다. 이 때문에, 성막 포지션(M4)을 통과하는 워크(W)의 표면에, 성막 재료의 입자가 퇴적되어 막이 생성된다. 여기서는, SUS의 보호층이 형성된다. 이때, 워크(W)는 성막 처리부(400A∼400C)의 성막 포지션(M)을 통과하지만, 성막 처리부(400A∼400C)는 타겟(41)에 전력이 인가되어 있지 않기 때문에, 성막 처리는 행해지지 않아, 워크(W)는 가열되지 않는다. 또한, 성막 포지션(M1∼M4) 이외의 영역에 있어서도, 워크(W)는 가열되지 않는다. 이와 같이, 가열되지 않는 영역에 있어서, 워크(W)는 열을 방출한다.
[작용 효과]
본 실시형태는, 스퍼터 가스(G)가 도입되는 용기인 챔버(200)와, 챔버(200) 내에 마련되어, 워크(W)를 원주의 궤적으로 순환 반송하는 반송부(300)와, 반송부(300)에 의해 순환 반송되는 워크(W)에, 스퍼터링에 의해 성막 재료를 퇴적시켜 성막하는 스퍼터원(4)을 가지며, 스퍼터원(4)에 의해 워크(W)가 성막되는 성막 포지션(M)을 구획하는 구획부(5)를 갖는 성막 처리부(400)를 갖는다.
그리고, 구획부(5)는, 원주의 궤적 중, 성막 중의 성막 포지션(M)을 통과하는 궤적보다, 성막 중의 성막 포지션(M) 이외의 영역을 통과하는 궤적이 길어지도록, 각 성막 처리부(400)를 구획하도록 배치되어 있다.
이 때문에, 성막 중의 성막 처리부(400)의 아래를 통과할 때에, 플라즈마의 열에 의해, 워크(W)의 온도가 상승하였다고 해도, 성막 중이 아닌 성막 처리부(400)의 아래의 반송 경로(P) 또는 성막 처리부(400)가 존재하지 않는 반송 경로(P)를 통과하여, 재차 성막 중의 성막 처리부(400)의 아래에 도달하기까지의 동안에, 열을 방출시킬 수 있다.
따라서, 고정된 위치에서 워크(W)를 스퍼터링하는 경우에 비해서, 냉각 수단을 이용하지 않아도, 워크(W)의 온도가 플라즈마의 열에 의해 과도하게 상승하는 것을 방지할 수 있어, 비교적 두꺼운 마이크론 레벨의 막을 형성하는 것이 가능해진다. 이것은, 열의 영향을 받기 쉬운 반도체 패키지에, 마이크론 레벨의 전자파 실드막을 형성하는 것에 적합하다.
특히, 상기 구획부(5)의 배치에 의해, 성막 중의 영역을 통과함으로써 워크(W)가 가열되는 시간보다, 성막하지 않는 영역을 워크(W)가 통과함으로써 방열되는 시간을 길게 확보할 수 있기 때문에, 워크(W)의 온도 상승을 방지할 수 있다.
또한, 냉각 수단을 마련할 필요가 없기 때문에, 성막 장치(100)의 구성을 간소화할 수 있으며, 냉각에 요하는 전력 소비를 삭감할 수 있다. 또한, 냉각 수단을 정기적으로 메인터넌스하는 수고를 줄일 수 있다.
복수의 성막 처리부(400)는, 상이한 종류의 성막 재료에 대응하는 스퍼터원(4)을 포함하고, 성막 재료를 1종씩 선택적으로 퇴적시킴으로써, 복수 종류의 성막 재료의 층으로 이루어지는 막을 형성한다. 통상의 스퍼터링에서는, 복수종의 성막 재료의 층을 형성하는 경우, 워크(W)의 가열이 진행되기 쉽지만, 본 실시형태에서는, 온도 상승을 억제할 수 있다.
워크(W)가, 성막 중의 성막 처리부(400)의 성막 포지션(M)을 통과하는 시간을 T1, 성막 포지션(M) 이외의 영역을 통과하는 시간을 T2라고 하면, 0.6:10≤T1:T2＜1:1이 되도록, 성막 포지션(M)의 크기가 설정되어 있다. 이 때문에, 성막에 의해 워크(W)가 가열되는 시간보다, 성막되지 않고 워크(W)로부터 방열되는 시간을 길게 확보할 수 있어, 워크(W)의 온도 상승을 방지할 수 있다.
상기 원주의 궤적 중, 성막 중의 성막 포지션(M)을 통과하는 궤적이, 중심각 20°∼150°의 부분원의 영역에 대응하고 있다. 이 때문에, 워크(W)에 대하여 성막 가능한 영역을 확보하면서, 성막에 의해 워크(W)가 가열되는 영역의 확대를 억제하여, 성막되지 않고 방열되는 영역을 확보할 수 있기 때문에, 워크(W)의 온도 상승의 방지에 최적화한 구성으로 할 수 있다.
가장 두꺼운 층을 형성하는 성막 재료의 성막 포지션(M)이, 다른 층을 형성하는 성막 재료의 성막 포지션(M)보다 크다. 이 때문에, 두꺼운 층을 단시간에 형성할 수 있다. 또한, 여기서 「크다」란, 이하와 같은 양태가 생각된다.
(a) 가장 두꺼운 층의 성막 포지션(M)을 통과하는 워크(W)의 궤적을, 다른 층의 성막 포지션(M)을 통과하는 워크(W)의 궤적보다 길게 한다.
(b) 가장 두꺼운 층의 성막 포지션(M)을 워크(W)가 통과하는 시간을, 다른 층의 성막 포지션(M)을 통과하는 시간보다 길게 한다.
(c) 가장 두꺼운 층의 성막 포지션(M)을 통과하는 궤적에 대응하는 부분원의 중심각을, 다른 층의 성막 포지션(M)을 통과하는 궤적에 대응하는 부분원의 중심각보다 크게 한다.
예컨대, 상기한 바와 같이, 전자파 실드층은, 하지의 밀착층이나 보호막보다 두껍게 형성한다. 이 때문에, 전자파 실드층의 재료의 성막 포지션(M1∼M3)은, 2개 이상을 병용하는 등, 하지의 밀착층이나 보호막의 성막 포지션(M4)보다 크게 한다.
[시험 결과]
(비교예)
비교예로서, 회전 반송형이 아니라, 홀더 상의 워크를 정지시켜 스퍼터링을 행하는 성막 장치에 의해, 성막을 행한 경우의 워크의 온도 상승의 양태를 나타낸다. 시험 조건은 이하와 같다. 또한, 워크로서, 반도체 패키지로 가정한 절연성의 수지 기판을 사용하였다.
·워크: 절연성의 수지 기판
·타겟: Cu(구리)
·홀더: Al(알루미늄)
·타겟과 워크의 거리: 36.0 ㎜
·스퍼터 가스: Ar 200.9 sccm 0.5 ㎩
·직류 전력: 10.0 kW
·성막 레이트: 24.4 ㎚/s
시험 결과로서, Al의 홀더에 의해 지지된 기판에 대하여, Cu를 타겟으로 하여 스퍼터링을 행한 결과의 막 두께와 온도 상승의 관계를, 도 7의 그래프로 나타낸다. 막 두께가 5 ㎛가 될 때까지 스퍼터링을 행한 결과, 홀더 온도는 90℃, 기판 온도는 170℃까지 상승하였다.
일반적인 반도체 패키지는, 150℃를 넘으면, 패키지를 구성하는 수지가 파괴되기 쉬워진다. 이 때문에, 150℃를 넘어 가열하는 것은 바람직하지 못하다. 그렇게 되면, 이러한 성막 장치의 경우, 5 ㎛ 정도의 막 두께가 될 때까지 성막을 계속하여 행하는 것은 어렵다. 따라서, 냉각 기구가 필수로 된다.
(실시예 1)
본 발명의 실시예 1로서, 트레이에 배치한 워크를 회전 테이블에 의해 회전시키면서, 성막 포지션에 있어서 스퍼터링에 의한 성막을 행한 경우의 워크의 온도 상승의 양태를 나타낸다. 시험 조건은 이하와 같다. 또한, 워크로서, 반도체 패키지로 가정한 절연성의 수지 기판을 사용하였다.
·워크: 절연성의 수지 기판
·타겟: Cu
·홀더: SUS
·타겟과 워크의 거리: 150 ㎜(대면한 상태)
·회전 테이블의 회전수: 6 rpm
·스퍼터 가스: Ar 100 sccm 0.7 ㎩
·직류 전력: 2300 W/3000 W(2개의 스퍼터원을 구비한 성막 처리부에서, 한쪽의 스퍼터원에의 인가 전력과 다른쪽의 스퍼터원에의 인가 전력의 값)
·성막 레이트: 0.8 ㎚/s
·성막 포지션의 중심각의 각도 49.5°
·Cu의 성막 포지션을 통과하는 시간 T1, 성막하지 않은 영역을 통과하는 시간 T2의 비: 49.5:310.5(≒1.594:10)
시험 결과로서, 하나의 Cu의 성막 포지션에 있어서, 회전 테이블 상의 기판에 대하여, 7600 sec간, 스퍼터링을 행하여, 두께 6000 ㎚의 Cu의 성막을 행한 결과의 온도의 추이를, 도 8의 그래프에 나타낸다.
이 그래프로부터 알 수 있듯이, 하나의 Cu의 성막 포지션에 있어서 스퍼터링을 행하면, 개시 시는 25℃였던 기판이, 개시로부터 4000 sec에서 65.0℃ 정도까지 온도가 상승하지만, 그대로 거의 보합 상태이며, 더욱 상승은 하지 않았다. 즉, 온도 상승이 억제되고 있는 것을 알 수 있다.
여기서, 성막에 사용하는 성막 포지션의 수, 즉 성막 처리부의 수(n)가 증가하면, 그 수배, 예컨대, 개시 온도인 25℃부터, 40℃×n만큼 상승한다고 상정된다. 즉, 성막에 사용하는 성막 처리부의 수가 2이면, 25℃+40℃×2=105℃, 3개이면, 25℃+40℃×3=145℃의 온도 상승이 예상된다. 상기한 바와 같이, 반도체 패키지의 온도 상승의 한계가 150℃인 것부터 생각하면, 중심각 49.5°에 대응하는 성막 포지션이면, 상기 실시형태와 같이, 3개를 병용하여도, 150도를 넘는 일은 없고, 양호한 성막 결과를 얻을 수 있다고 생각된다.
어느 정도의 여유도를 고려하면, 하나의 성막 포지션의 중심각을 거의 50.0°라고 하면, 성막 중의 성막 포지션의 크기는, 50.0°×3=150°이 상한이라고 할 수 있다. 또한, 워크가 냉각되는 시간을 확보한다고 하는 점에서는, 성막 포지션의 크기는 작을수록 냉각 효과가 있다. 그러나, 성막 효율을 생각하면, 중심각 20°보다 작게 하면, 성막이 곤란하기 때문에, 중심각 20°이 하한이라고 할 수 있다. 따라서, 상기한 바와 같이, 중심각 20°∼150°의 범위로 하는 것이 바람직하다.
또한, 상기 실시형태에서는, 워크(W)가, 성막 중의 성막 처리부(400)의 성막 포지션(M)을 통과하는 합계 시간을 T1, 성막 포지션(M) 이외의 영역을 통과하는 합계 시간을 T2로 하였을 때, 0.6:10≤T1:T2＜1:1이 되도록, 성막 포지션(M)의 크기를 설정하였다. 이와 같이 설정한 구체적인 근거에 대해서, 도 8의 그래프를 이용하여 설명한다. 도 8은 6000 ㎚(=6 ㎛)의 두께로 Cu를 성막한 예이다.
먼저, 반도체 패키지에 있어서의 전자파 실드막은, 반드시 막 두께를 6000 ㎚로 할 필요는 없다. 일반적으로는, 그 용도 등에 따라, 1000 ㎚(1 ㎛)∼10000 ㎚(10 ㎛)의 범위에서 막 두께를 설정한다.
그래서, 최소 막 두께의 1000 ㎚의 막 두께의 Cu막을 형성하는 것을 생각한다. 이 경우, 성막에 요하는 시간은, 6000 ㎚의 막을 형성한 경우의 7600 sec의 6분의 1이 되기 때문에, 7600 sec/6=1267 sec≒1300 sec가 된다. 그리고, 반도체 패키지인 워크(W)의 온도 상승은, 도 8의 그래프로부터, 1300 sec에서의 기판 온도가 약 60℃이기 때문에, 60℃-25℃=35℃가 된다.
워크(W)의 초기 온도가 25℃, 하나의 성막 포지션의 중심각이 49.5°, 워크(W)가 반도체 패키지인 경우의 온도 상승의 한계가 150℃이고, (150℃-25℃)/35℃≒3.6로부터, 중심각이 49.5°인 성막 포지션이면 3.6 포지션분의 영역, 즉, 49.5°×3.6=178°≒180°분의 영역을 성막에 이용할 수 있다는 계산이 된다.
여기서, 성막 중의 성막 처리부(400)의 성막 포지션(M)과 그 이외의 부분의 관계는, 통과 시간으로 나타낸 경우라도 중심각으로 나타낸 경우라도, 비율은 동일하다. 따라서, T1:T2의 상한은, 180:180=1:1 미만으로 설정하는 것이 바람직하다.
또한, 최대 막 두께 10000 ㎚(10 ㎛)의 Cu막을 형성하는 것을 생각한다. 이 경우, 성막에 요하는 시간은, 6000 ㎚의 막을 형성하는 경우의 10/6배, 즉, 7600 sec×10/6=12667 sec가 된다. 성막에 요하는 시간은, 법정 노동 시간인 8시간(28800 sec)을 넘는 것은 바람직하지 못하다고 생각되기 때문에, 이것을 상한으로 하는 것이 생각된다.
이로부터, 10000 ㎚의 막 두께의 Cu막을 8시간 이내에 형성 가능한 성막 포지션의 최소 중심각은, 49.5°/(28800 sec/12667 sec)=21.8°≒20°가 된다. 즉, 원주의 궤적 360°중, 20°분을 성막 포지션의 영역으로서 이용하게 되기 때문에, T1:T2의 하한은, 20:340=0.6:10으로 설정하는 것이 바람직하다.
또한, 도 8의 그래프는, Cu막을 형성한 경우의 것이다. 단, 후술하는 것 같은 다른 금속(예컨대, SUS, Al, Ni, Fe, Ag, Ti, Cr, Nb, Pd, Pt, V, Ta, Au 등)의 막을 형성하는 경우라도, 타겟(41)이 금속이면, 타겟(41)에 인가하는 전력은 동등하다고 생각된다. 이 때문에, 플라즈마에 의한 가열 온도도, Cu막과 동등해져, 성막에 의해 상승되는 워크(W)의 온도도 동일한 경향을 발생한다고 생각된다. 따라서, 다른 금속의 경우라도, 0.6:10≤T1:T2＜1:1이 되도록, 성막 포지션(M)의 크기를 설정하면 좋다.
(실시예 2)
본 발명의 실시예 2를 설명한다. 본 실시예에서는, 도 3에서 나타낸 M2의 포지션이 성막 포지션이 아니며, 막 처리 포지션으로 되어 있다. 즉, 공통의 챔버(200) 내에 성막 포지션에 더하여, 막 처리를 행하는 포지션을 갖는다. 막 처리는, 질화막, 산화막 등의 화합물막의 생성, 에칭, 세정, 조면화 등의 표면 처리를 포함한다. 막 처리는, 스퍼터링의 경우와 같은 타겟(41)을 이용하지 않는다고 하는 의미로, 역스퍼터라고도 부른다. 막 처리 포지션에서는, 워크를 원주의 궤적으로 순환 반송시키면서, 예컨대, 고주파 전력의 인가에 의해 플라즈마를 발생시킨 통형 전극의 하방을 통과할 때에, 막 처리를 행한다.
본 실시예에서의 막 처리는 Ar 봄바드이다. Ar 봄바드란, 이온 봄바드먼트(ion bombardment)라고도 하며, 플라즈마에 의해 이온화한 Ar을 처리 대상 표면에 내던짐으로써 세정, 조면화 등의 표면 처리를 행하는 것이다.
또한, 본 실시예에서는, 도 3에서 나타낸 M3의 성막 포지션으로, 타겟(41)으로서 SUS를 이용한 SUS의 성막을 행한다. 보다 구체적으로는, Ar 봄바드에 의한 표면 처리를 행한 후, SUS의 성막(1회째)을 행하고, 다음에 Cu의 성막을 행하고, 더욱 SUS의 성막(2회째)을 행한다.
실시예 2의 성막 조건은, 이하와 같다.
·워크: 절연성의 수지 기판
·타겟: Cu(성막 포지션(M1))
SUS(성막 포지션(M3))
·홀더: SUS
·타겟과 워크의 거리: Cu 60 ㎜(대면한 상태)
SUS 60 ㎜(대면한 상태)
·회전 테이블의 회전수: Ar 봄바드 30 rpm
SUS(1회째) 6 rpm
Cu 6 rpm
SUS(2회째) 6 rpm
·스퍼터 가스: Ar Ar 봄바드 150 sccm
SUS(1회째) 120 sccm 0.8 ㎩
Cu 100 sccm 0.7 ㎩
SUS(2회째) 120 sccm 0.8 ㎩
·통형 전극에의 고주파의 인가 전력: 300 W
·스퍼터원에의 직류의 인가 전력: 2300 W/3000 W(SUS(1회째, 2회째), Cu에서 공통이며, 2개의 스퍼터원을 구비한 성막 처리부에서, 한쪽의 스퍼터원에의 인가 전력과 다른쪽의 스퍼터원에의 인가 전력의 값)
·성막 레이트: SUS(1회째) 0.73 ㎚/s
Cu 1.40 ㎚/s
SUS(2회째) 0.73 ㎚/s
·각 성막 포지션 및 표면 처리 포지션의 중심각의 각도 49.5°
·Cu의 성막 포지션을 통과하는 시간(T1), 성막하지 않은 영역을 통과하는 시간(T2)의 비: 49.5:310.5(≒1.594:10)
·SUS의 성막 포지션을 통과하는 시간(T1), 성막하지 않은 영역을 통과하는 시간(T2)의 비: 49.5:310.5(≒1.594:10)
·표면 처리 포지션을 통과하는 시간(T1), 표면 처리를 하지 않은 영역을 통과하는 시간(T2)의 비: 49.5:310.5(≒1.594:10)
시험 결과로서, 회전 테이블 상의 기판에 대하여, 막 처리 포지션(M2)을 이용하여 600 sec간, 막 처리를 행하여, 성막 포지션(M3)을 이용하여 280 sec간, 막 두께 200 ㎚로 하는 SUS의 1회째의 성막을 행하고, 성막 포지션(M1)을 이용하여 3570 sec간, 막 두께 5000 ㎚로 하는 Cu의 성막을 행하여, 성막 포지션(M3)을 이용하여 690 sec간, 막 두께 500 ㎚으로 하는 SUS의 성막을 행한 결과의 온도의 추이를, 도 9의 그래프에 나타낸다.
이 그래프로부터 알 수 있듯이, 실시예 1에 비해서, 타겟과 워크의 거리가 60 ㎜라고 하는 비교적 가까운 위치에서, 성막 레이트를 증가시켜 스퍼터링을 행하여도, 개시 시는 28℃ 정도였던 기판이, 1회째의 SUS의 성막으로 40℃ 정도, Cu의 성막으로 60℃ 정도, 2회째의 SUS의 성막으로 55℃ 정도가 되지만, 그 이상은 상승은 하지 않았다. 즉, 타겟과 워크의 거리를 가깝게 한 경우에, 상식적으로는, 온도가 한층 더 상승한다고 생각되지만, 본 실시예에서는, 온도 상승이 억제되고 있는 것을 알 수 있다.
타겟을 가깝게 하여 성막 레이트를 증가시켜도, 상승 온도가 실시예 1의 상승 온도 이하가 된 이유로서, 성막 레이트의 상승에 대응하여 Cu의 성막 시간이 실시예 1보다 줄어든 것, 성막 개시로부터 성막 종료까지 가해지는 열량은, 막 두께가 동일하면 동일하지만, 얇으면 적어지는 것이 생각된다. 즉, 실시예 1의 Cu의 막 두께(6000 ㎚)에, 실시예 2의 SUS와 Cu가 적층된 막 두께(5700 ㎚)는 근사하고 있지만, 보다 얇아져 있기 때문에, 열량이 적어졌다고 생각된다.
(실시예 3)
본 발명의 실시예 3을 설명한다. 본 실시예에서는, 실시예 2와 마찬가지로, 도 3에서 나타낸 M2의 포지션이 성막 포지션이 아니라, 막 처리 포지션으로 되어 있다. 본 실시예에서의 막 처리는, 실시예 2와 마찬가지로 Ar 봄바드이다.
또한, 본 실시예에서는, 실시예 2와 마찬가지로, 도 3에서 나타낸 M3의 성막 포지션에서, 타겟(41)으로서 SUS를 이용한 SUS의 성막을 행한다. 또한, 본 실시예에서는, 도 3에서 나타낸 M1의 성막 포지션에서, Cu의 성막을 행하며, M4의 성막 포지션에 있어서도, Cu의 성막을 행한다. 보다 구체적으로는, Ar 봄바드에 의한 표면 처리를 행한 후, SUS의 성막(1회째)을 행하고, 다음에 2부분의 성막 포지션(M1, M4)에서 동시에 Cu의 성막을 행하고, 더욱 SUS의 성막(2회째)을 행한다. Cu의 성막을 행하는 2부분의 성막 포지션(M1, M4)에서는, 인가하는 직류 전력을, 실시예 1, 실시예 2보다 내리지만, 2부분의 성막 포지션(M1, M4)의 성막 레이트를 합산한 값은, 실시예 2보다 증가하고 있다.
실시예 3의 성막 조건은, 이하와 같다.
·워크: 절연성의 수지 기판
·타겟: Cu(성막 포지션(M1, M4))
SUS(성막 포지션(M3))
·홀더: SUS
·타겟과 워크의 거리: Cu(성막 포지션(M1, M4)) 60 ㎜(대면한 상태)
SUS 60 ㎜(대면한 상태)
·회전 테이블의 회전수: Ar 봄바드 30 rpm
SUS(1회째) 6 rpm
Cu(성막 포지션(M1, M4) 공통) 6 rpm
SUS(2회째) 6 rpm
·스퍼터 가스: Ar Ar 봄바드 150 sccm
SUS(1회째) 120 sccm 0.8 ㎩
Cu(성막 포지션(M1, M4) 공통) 100 sccm 0.7 ㎩
SUS(2회째) 120 sccm 0.8 ㎩
·통형 전극에의 고주파의 인가 전력: 600 W
·스퍼터원에의 직류의 인가 전력: SUS 2300 W/3000 W(1회째, 2회째 공통으로, 2개의 스퍼터원을 구비한 성막 처리부에서, 한쪽의 스퍼터원에의 인가 전력과 다른쪽의 스퍼터원에의 인가 전력의 값)
Cu 1800 W/2400 W(성막 포지션(M1, M4)에서 공통으로, 2개의 스퍼터원을 구비한 성막 처리부에서, 한쪽의 스퍼터원에의 인가 전력과 다른쪽의 스퍼터원에의 인가 전력의 값)
·성막 레이트: SUS(1회째) 0.73 ㎚/s
Cu 2.24 ㎚/s(성막 포지션(M1, M4)이 각 1.12 ㎚/s)
SUS(2회째) 0.73 ㎚/s
·Cu의 성막 포지션의 중심각의 각도 99.0°(성막 포지션(M1, M4)이 각 49.5°)
·SUS의 성막 포지션 및 표면 처리 포지션의 중심각의 각도 49.5°
·Cu의 성막 포지션(M1, M4)을 통과하는 시간(T1), 성막하지 않은 영역을 통과하는 시간(T2)의 비: 99:261(≒3.793:10)
·SUS의 성막 포지션을 통과하는 시간(T1), 성막하지 않은 영역을 통과하는 시간(T2)의 비: 49.5:310.5(≒1.594:10)
·표면 처리 포지션을 통과하는 시간(T1), 표면 처리를 하지 않은 영역을 통과하는 시간(T2)의 비: 49.5:310.5(≒1.594:10)
시험 결과로서, 회전 테이블 상의 기판에 대하여, 막 처리 포지션(M2)을 이용하여 600 sec간, 막 처리를 행하여, 성막 포지션(M3)을 이용하여 280 sec간, 막 두께 200 ㎚로 하는 SUS의 1회째의 성막을 행하고, 성막 포지션(M1, M4)을 이용하여 2240 sec간, 막 두께 5000 ㎚(성막 포지션(M1, M4)이 각 2500 ㎚)로 하는 Cu의 성막을 행하고, 성막 포지션(M3)을 이용하여 690 sec간, 막 두께 500 ㎚로 하는 SUS의 성막을 행한 결과의 온도의 추이를, 도 10의 그래프에 나타낸다.
이 그래프로부터 알 수 있듯이, 실시예 1에 비해서, 타겟과 워크의 거리가 60 ㎜라고 하는 비교적 가까운 위치에서, 성막 레이트를 증가시켜 스퍼터링을 행하여도, 개시 시는 28℃ 정도였던 기판이, 1회째의 SUS의 성막으로 30℃ 정도, Cu의 성막으로 60℃ 정도, 2회째의 SUS의 성막으로 60℃ 정도가 되지만, 그 이상은 상승은 하지 않았다. 즉, 타겟과 워크의 거리를 가깝게 한 경우에, 상식적으로는, 온도가 한층 더 상승한다고 생각되지만, 본 실시형태에서는, 온도 상승이 억제되고 있는 것을 알 수 있다.
타겟을 가깝게 하여 성막 레이트를 증가시켜도, 상승 온도가 실시예 1의 상승 온도 이하가 되며, 실시예 2의 상승 온도 정도가 된 이유로서, 성막 레이트의 상승에 대응하여 Cu의 성막 시간이 실시예 1보다 짧아진 것, 성막 개시로부터 성막 종료까지 가해지는 열량은, 막 두께가 같으면 동일하지만, 얇으면 적어지는 것이 생각된다. 즉, 실시예 1의 Cu의 막 두께(6000 ㎚)에, 실시예 3의 SUS와 Cu의 적층된 막 두께(5700 ㎚)는 근사하지만, 보다 얇게 되어 있기 때문에, 열량이 적어졌다고 생각된다.
단, 동시에 2부분의 성막 포지션에서 Cu의 성막을 행하고 있기 때문에, 성막하지 않은 영역을 통과하는 시간이, 실시예 1, 실시예 2와 비교하여, 짧아져 있다. 이 때문에, 실시예 2와 비교하여, 온도 구배가 큰, 즉 단위 시간당의 온도 상승이 커지고 있기 때문에, 더욱 성막 시간을 길게 하면, 100℃ 정도까지 상승할 가능성은 있다.
또한, 전술한 실시예 2 및 실시예 3에 있어서는, 처리 시간이 긴 성막 포지션을 통과하는 시간(T1)을, 성막하지 않은 영역을 통과하는 시간(T2)에 대하여 짧게 하여, 기판의 온도 상승을 억제하고 있다. 구체적으로는, 실시예 2에서는, 현저하게 처리 시간이 긴 Cu의 성막 포지션의 중심각의 각도를 49.5°로 하고, 실시예 3에서도, Cu의 성막 포지션의 중심각의 각도를 99.0°로 함으로써, 기판의 온도 상승을 충분히 억제할 수 있었다고 추측된다. 또한, SUS의 성막 포지션 및 표면 처리 포지션에 대해서도, 각각의 중심각의 각도를 49.5°로 함으로써, 온도 상승을 보다 억제할 수 있었다고 추측된다.
[다른 실시형태]
본 발명은 상기 실시형태에 한정되는 것이 아니며, 이하와 같은 양태도 포함한다.
(1) 성막 재료에 대해서는, 스퍼터링에 의해 성막 가능한 여러 가지의 재료를 적용 가능하다. 예컨대, 적층형의 전자파 실드막의 작성에 있어서는, 이하와 같은 재료를 사용하는 것이 생각된다.
전자파 실드층의 재료: Cu, Al, Ni, Fe, Ag, Ti, Cr, Nb, Pd, Pt, Co, Zr 등
하지의 밀착층의 재료: SUS, Ni, Ti, V, Ta 등
최외측 표면의 보호층의 재료: SUS, Au 등
또한, 전자파 실드막에 포함되는 전자파 실드층을, 더욱 복수의 재료에 의한 층 구조로 할 수도 있다. 예컨대, Cu와 Ni를 적층하여 전자파 실드층을 형성할 수도 있다. Cu는 전계의 차단, Ni는 자계의 차단의 기능이 있어, 전체로서 박막화를 기대할 수 있다. 이 경우에도, 성막 재료를 1종씩 선택적으로 퇴적시킴으로써, 워크의 온도 상승을 억제할 수 있다. 또한, 전자파 실드층에 포함되는 각 층은, 단일의 성막 재료의 경우보다 얇게 할 수 있기 때문에, 각 층의 성막 시간은 단일의 성막 재료의 경우보다 짧아져, 워크의 온도 상승을 억제할 수 있다.
(2) 타겟을, 성막 포지션에 복수 마련함으로써, 성막 레이트를 높여도 좋다. 이 경우, 각 성막 포지션에 있어서의 온도는 높아지지만, 성막 시간이 단축되기 때문에, 결과적으로는, 상기와 동일한 효과를 얻을 수 있다.
(3) 반송부에 의해 동시 반송되는 워크, 트레이의 수, 이것을 유지하는 유지부의 수는, 적어도 하나이면 좋고, 상기 실시형태에서 예시한 수에는 한정되지 않는다. 즉, 하나의 워크가 순환하여 성막을 반복하는 양태여도 좋고, 2개 이상의 워크가 순환하여 성막을 반복하는 양태여도 좋다.
(4) 성막 대상이 되는 워크 및 전자 부품은, 반도체 패키지에는 한정되지 않는다. 마이크론 레벨의 막 두께가 요구되며, 온도 상승을 억제할 필요가 있는 각종의 부재에 적용 가능하다.
(5) 상기 실시예 2, 3과 같이, 막 처리를 성막 포지션을 갖는 챔버 내에서 행하여도 좋다. 단지, 막 처리를, 성막 포지션을 갖는 챔버와는 별도의 챔버에서 행하여도 좋다.
(6) 상기 실시형태에서는, 회전 테이블(31)이 수평면 내에서 회전하는 예로 하고 있다. 단, 반송부의 회전면의 방향은, 특정 방향에는 한정되지 않는다. 예컨대, 수직면 내에서 회전하는 회전면으로 할 수도 있다. 또한, 반송부가 갖는 반송수단은, 회전 테이블(31)에는 한정되지 않는다. 예컨대, 워크를 유지하는 유지부를 갖는 원통 형상의 부재를, 축을 중심으로 회전하는 회전체로 하여도 좋다. 회전체의 내벽면에 마련한 유지부에 워크를 유지하고, 회전체의 내측에 배치된 원통 형상, 원기둥 형상 또는 각기둥 형상의 지지체의 외벽면에, 외향으로 워크에 대향하는 복수의 성막 처리부를 마련한다. 또는, 회전체의 외벽면에 마련한 유지부에 워크를 유지하여, 회전체의 외측에 배치된 원통 형상, 원기둥 형상 또는 각기둥 형상의 지지체의 내벽면에, 내향으로 워크에 대향하는 복수의 성막 처리부를 마련한다. 이에 의해, 회전체의 회전에 의해 원주의 궤적으로 순환 반송되는 워크에, 성막 처리를 행할 수 있다.
(7) 상기 실시형태에서는, 성막 재료를 1종씩 선택적으로 퇴적시켜 성막하도록 하고 있다. 그러나, 본 발명은 이것에 한정되는 것이 아니며, 성막 재료를 선택적으로 퇴적시킴으로써, 복수의 성막 재료의 층으로 이루어지는 막을 형성할 수 있으면 좋다. 이 때문에, 2종 이상의 성막 재료를 동시에 퇴적시키도록 하여도 좋다. 예컨대, 전자파 실드막을, Co, Zr, Nb의 합금으로 형성하는 경우가 있다. 이러한 경우에, 복수의 성막 처리부 중, Co를 성막 재료로 하는 성막 처리부와, Zr을 성막 재료로 하는 성막 처리부와 Nb를 성막 재료로 하는 성막 처리부를 동시에 선택하여 성막을 행하도록 하여도 좋다.
그리고 이 경우, 원주의 궤적 중, 이들의 성막 중에 성막 포지션을 통과하는 궤적보다, 성막 중의 성막 포지션 이외의 부분을 통과하는 궤적 쪽이 길어지도록, 성막에 이용하는 성막 처리부를 선택한다, 혹은, 성막 처리부를 구획하는 구획부의 배치를 설정하면 좋다.
즉, 1종, 또는, 복수종의 성막 처리부를 복수개 선택하여 성막을 행하는 경우, 혹은 단일의 성막 처리부를 선택하여 성막을 행하는 경우 중 어느 경우에 있어서도, 원주의 궤적 중, 성막 중에 성막 포지션을 통과하는 궤적보다, 성막 중의 성막 포지션 이외의 부분을 통과하는 궤적 쪽이 길어지도록, 성막에 이용하는 성막 처리부를 선택한다, 혹은, 성막 처리부를 구획하는 구획부의 배치를 설정하면 좋다.
(8) 상기 실시형태에서는, 성막 포지션을 원주 방향으로 구획하는 구획부(5)를 2개의 벽판(5a, 5b)으로 구성하고, 인접하는 성막 포지션 사이에서 대향하는 위치에 있는 벽판(5a)과 벽판(5b) 사이는, 회전 테이블(31)의 상면으로부터 챔버(200)의 천장면까지의 공간이 형성되어 있었다. 그러나, 본 발명은 이것에는 한정되지 않고, 예컨대, 인접하는 성막 포지션 사이에서 대향하는 위치에 있는 벽판(5a)과 벽판(5b) 사이에, 벽판(5a, 5b)의 하단과 동일한 높이에서, 차폐판을 배치하여도 좋다.
(9) 이상, 본 발명의 실시형태 및 각 부의 변형예를 설명하였지만, 이 실시형태나 각 부의 변형예는, 일례로서 제시한 것이며, 발명의 범위를 한정하는 것은 의도하지 않는다. 전술한 이들 신규의 실시형태는, 그 외의 여러 가지 형태로 실시되는 것이 가능하고, 발명의 요지를 일탈하지 않는 범위에서, 여러 가지의 생략, 치환, 변경을 행할 수 있다. 이들 실시형태나 그 변형은, 발명의 범위나 요지에 포함되며, 청구범위에 기재된 발명에 포함된다.
100 성막 장치
200 챔버
21 진공실
22 배기구
23 배기부
24 도입구
25 가스 공급부
300 반송부
31 회전 테이블
32 모터
33 유지부
400, 400A∼400D 성막 처리부
4 스퍼터원
41 타겟
42 백킹 플레이트
43 전극
5 구획부
5a, 5b 벽판
6 전원부
600 로드록부
700 제어 장치
70 기구 제어부
71 전원 제어부
72 기억부
73 설정부
74 입출력 제어부
75 입력 장치
76 출력 장치
E 배기
F 막
M, M1∼M4 성막 포지션
G 스퍼터 가스
R 수지
T 전극
W 워크

Claims (9)

  1. 스퍼터 가스가 도입되는 용기인 챔버와,
    상기 챔버 내에 마련되어, 워크를 원주의 궤적으로 순환 반송하는 반송부와,
    상기 반송부에 의해 순환 반송되는 상기 워크에, 스퍼터링에 의해 복수종의 성막 재료를 각각 퇴적시켜 성막하는 스퍼터원을 가지며, 상기 스퍼터원에 의해 상기 워크가 성막되는 성막 포지션을 구획하는 구획부를 갖는 복수의 성막 처리부
    를 가지고,
    상기 복수의 성막 처리부는, 복수종의 성막 재료 중 1종의 성막 재료를 성막할 때에, 선택되는 2개 이상의 성막 처리부 및 성막을 수행하지 않는 성막 처리부를 포함하고,
    상기 2개 이상의 성막 처리부는, 1 μm 이상의 막 두께로 상기 1종의 성막 재료의 막을 형성하도록 성막을 수행하고,
    상기 구획부는, 상기 원주의 궤적 중, 상기 2개 이상의 성막 처리부에 의해 상기 1종의 성막 재료로 성막 중의 성막 포지션의 영역을 통과하는 궤적보다, 상기 2개 이상의 성막 처리부에 의해 상기 1종의 성막 재료로 성막 중의 성막 포지션 이외의 영역을 통과하는 궤적이 길어지도록, 각 성막 처리부를 구획하도록 배치되는 것을 특징으로 하는 성막 장치.
  2. 제1항에 있어서, 상기 복수의 성막 처리부는, 성막 재료를 선택적으로 퇴적시킴으로써, 복수의 성막 재료의 층으로 이루어지는 막을 형성하는 것을 특징으로 하는 성막 장치.
  3. 제1항에 있어서, 상기 복수의 성막 처리부는, 상이한 종류의 성막 재료에 대응하는 스퍼터원을 포함하고, 성막 재료를 1종씩 선택적으로 퇴적시킴으로써, 복수 종류의 성막 재료의 층으로 이루어지는 막을 형성하는 것을 특징으로 하는 성막 장치.
  4. 제1항에 있어서, 상기 워크가 원주의 궤적으로, 스퍼터링에 의한 성막 중의 상기 성막 포지션을 통과하는 시간을 T1, 성막하지 않은 영역을 통과하는 시간을 T2라고 하면,
    0.6:10≤T1:T2＜1:1
    인 것을 특징으로 하는 성막 장치.
  5. 제1항에 있어서, 상기 원주의 궤적 중, 스퍼터링에 의한 성막 중의 상기 성막 포지션을 통과하는 궤적이, 중심각 20°∼150°의 부분원의 영역에 대응하고 있는 것을 특징으로 하는 성막 장치.
  6. 제2항에 있어서, 상기 원주의 궤적상에 차지하는 가장 두꺼운 층을 형성하는 성막 재료의 상기 성막 포지션의 비율이, 다른 층을 형성하는 성막 재료의 성막 포지션이 차지하는 비율보다 큰 것을 특징으로 하는 성막 장치.
  7. 제6항에 있어서, 상기 가장 두꺼운 층을 형성하는 성막 재료가, 전자파 실드로 이루어지는 재료인 것을 특징으로 하는 성막 장치.
  8. 스퍼터 가스가 도입되는 챔버 내에 있어서, 반송부에 의해 워크를 원주의 궤적으로 순환 반송하고, 이 원주의 궤적을 따라 배치된 복수의 성막 처리부에 의해 상기 워크에 스퍼터링에 의해 복수종의 성막 재료를 각각 퇴적시켜, 성막 재료의 막을 형성하는 성막 제품의 제조 방법으로서,
    복수종의 성막 재료 중 1종의 성막 재료로 상기 워크에 성막을 수행할 때에, 상기 복수의 성막 처리부 중 2개 이상의 성막 처리부가 선택되고, 상기 복수의 성막 처리부 중 선택되지 않은 성막 처리부는 성막을 수행하지 않고,
    상기 2개 이상의 성막 처리부는, 1 μm 이상의 막 두께로 상기 1종의 성막 재료의 막을 형성하도록 성막을 수행하고,
    상기 원주의 궤적상에 있어서, 상기 2개 이상의 성막 처리부에 의해 상기 1종의 성막 재료로 성막 중의 영역이 차지하는 비율보다 상기 2개 이상의 성막 처리부에 의해 상기 1종의 성막 재료로 성막 중의 영역 이외의 부분의 영역이 차지하는 비율이 커지도록, 상기 복수의 성막 처리부 중 2개 이상의 성막 처리부가 선택되는 것을 특징으로 하는 성막 제품의 제조 방법.
  9. 스퍼터 가스가 도입되는 챔버 내에 있어서, 반송부에 의해 전자 부품을 원주의 궤적으로 순환 반송하고, 이 원주의 궤적을 따라 배치된 복수의 성막 처리부에 의해 상기 순환 반송되는 상기 전자 부품에 스퍼터링에 의해 전자파 실드가 되는 성막 재료를 포함하는 복수종의 성막 재료를 각각 퇴적시켜, 성막 재료의 막을 형성하는 전자 부품의 제조 방법으로서,
    상기 복수종의 성막 재료 중 1종의 성막 재료로 상기 전자 부품에 성막을 수행할 때에, 상기 복수의 성막 처리부 중 2개 이상의 성막 처리부가 선택되고, 상기 복수의 성막 처리부 중 선택되지 않은 성막 처리부는 성막을 수행하지 않고,
    상기 2개 이상의 성막 처리부는, 1 μm 이상의 막 두께로 상기 1종의 성막 재료의 막을 형성하도록 성막을 수행하고,
    상기 원주의 궤적상에 있어서, 상기 2개 이상의 성막 처리부에 의해 상기 1종의 성막 재료로 성막 중의 영역이 차지하는 비율보다 상기 2개 이상의 성막 처리부에 의해 상기 1종의 성막 재료로 성막 중의 영역 이외의 부분의 영역이 차지하는 비율이 커지도록, 상기 복수의 성막 처리부 중 2개 이상의 성막 처리부가 선택되는 것을 특징으로 하는 전자 부품의 제조 방법.
KR1020170081305A 2016-06-28 2017-06-27 성막 장치, 성막 제품의 제조 방법 및 전자 부품의 제조 방법 Active KR101971343B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2016128119 2016-06-28
JPJP-P-2016-128119 2016-06-28
JPJP-P-2017-111988 2017-06-06
JP2017111988A JP6966227B2 (ja) 2016-06-28 2017-06-06 成膜装置、成膜製品の製造方法及び電子部品の製造方法

Publications (2)

Publication Number Publication Date
KR20180002059A KR20180002059A (ko) 2018-01-05
KR101971343B1 true KR101971343B1 (ko) 2019-04-22

Family

ID=60677214

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170081305A Active KR101971343B1 (ko) 2016-06-28 2017-06-27 성막 장치, 성막 제품의 제조 방법 및 전자 부품의 제조 방법

Country Status (5)

Country Link
US (2) US20170369987A1 (ko)
JP (1) JP6966227B2 (ko)
KR (1) KR101971343B1 (ko)
CN (1) CN107541707B (ko)
TW (1) TWI643970B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7144219B2 (ja) * 2018-03-22 2022-09-29 芝浦メカトロニクス株式会社 真空処理装置及びトレイ
JP6595658B1 (ja) * 2018-05-09 2019-10-23 キヤノントッキ株式会社 電子部品の製造方法
JP7141989B2 (ja) 2018-09-28 2022-09-26 芝浦メカトロニクス株式会社 成膜装置
KR102399748B1 (ko) * 2018-10-01 2022-05-19 주식회사 테토스 입체형 대상물 표면의 금속막 증착 장치
JP7190386B2 (ja) * 2019-03-28 2022-12-15 芝浦メカトロニクス株式会社 成膜装置
WO2021220839A1 (ja) * 2020-04-30 2021-11-04 東京エレクトロン株式会社 Ｐｖｄ装置
KR102731481B1 (ko) * 2020-09-30 2024-11-19 시바우라 메카트로닉스 가부시끼가이샤 성막 장치
JP7642386B2 (ja) 2021-02-03 2025-03-10 キオクシア株式会社 半導体装置及び半導体装置の製造方法
JP2022155221A (ja) * 2021-03-30 2022-10-13 日本発條株式会社 載置盤および載置構造
JP2022155711A (ja) 2021-03-31 2022-10-14 芝浦メカトロニクス株式会社 成膜装置
US12365976B2 (en) 2023-03-22 2025-07-22 Shibaura Mechatronics Corporation Film forming apparatus

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070209926A1 (en) * 2006-03-10 2007-09-13 Veeco Instruments, Inc. Sputter Deposition System and Methods of Use
JP2016004866A (ja) * 2014-06-16 2016-01-12 東京エレクトロン株式会社 成膜装置、成膜方法、記憶媒体

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62167619A (ja) * 1985-12-24 1987-07-24 Shimadzu Corp 磁気デイスク製膜装置
JP2003303452A (ja) * 2002-04-04 2003-10-24 Mitsui Chemicals Inc 光ディスクの製造装置および光ディスク
JP4653418B2 (ja) * 2004-05-17 2011-03-16 芝浦メカトロニクス株式会社 真空処理装置および光ディスクの製造方法
JP2013035819A (ja) 2011-08-09 2013-02-21 Norimichi Kawashima 薬剤およびその使用方法
TWI643971B (zh) * 2014-01-05 2018-12-11 美商應用材料股份有限公司 使用空間原子層沉積或脈衝化學氣相沉積之薄膜沉積

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070209926A1 (en) * 2006-03-10 2007-09-13 Veeco Instruments, Inc. Sputter Deposition System and Methods of Use
JP2016004866A (ja) * 2014-06-16 2016-01-12 東京エレクトロン株式会社 成膜装置、成膜方法、記憶媒体

Also Published As

Publication number Publication date
KR20180002059A (ko) 2018-01-05
CN107541707A (zh) 2018-01-05
CN107541707B (zh) 2020-11-10
JP6966227B2 (ja) 2021-11-10
TW201809330A (zh) 2018-03-16
US20200362452A1 (en) 2020-11-19
JP2018003152A (ja) 2018-01-11
US20170369987A1 (en) 2017-12-28
TWI643970B (zh) 2018-12-11

Similar Documents

Publication Publication Date Title
KR101971343B1 (ko) 성막 장치, 성막 제품의 제조 방법 및 전자 부품의 제조 방법
CN1900351B (zh) 单处理室淀积系统
TWI726043B (zh) 用於產生派形加工的電漿源組件及處理腔室
KR101976274B1 (ko) 전자 부품, 전자 부품의 제조 장치 및 전자 부품의 제조 방법
WO2000018979A9 (en) Sputter deposition apparatus
WO2000018979A1 (en) Sputter deposition apparatus
KR20140004787A (ko) 성막 장치
JP2019099882A (ja) Ｐｖｄ処理方法およびｐｖｄ処理装置
JP2024539017A (ja) 回転ペデスタルに対して傾斜したｐｖｄ源
KR102032307B1 (ko) 성막 장치
JP2023133417A (ja) 成膜装置
US9885107B2 (en) Method for continuously forming noble metal film and method for continuously manufacturing electronic component
CN102373423B (zh) 溅镀装置
CN120153118A (zh) 用于在通孔内沉积材料的装置和方法
CN114182227A (zh) 成膜装置
JP2022056377A (ja) 成膜装置及び成膜方法
JP7039213B2 (ja) 成膜装置
US20250146119A1 (en) Dual collimator physical vapor depositions processing chamber
US20250157790A1 (en) Apparatus and method of damage mitigation and step coverage enhancement
US20240170269A1 (en) System and methods for depositing material on a substrate
KR20250110889A (ko) 기판 상에 물질을 증착하기 위한 시스템 및 방법들
WO2015062716A1 (en) Shutter system
TW202108801A (zh) 氣流系統
JP2020164927A (ja) 成膜装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20170627

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20180921

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20190328

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20190416

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20190416

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20220330

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20230406

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20240318

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20250310

Start annual number: 7

End annual number: 7