[go: up one dir, main page]

KR102399748B1 - 입체형 대상물 표면의 금속막 증착 장치 - Google Patents

입체형 대상물 표면의 금속막 증착 장치 Download PDF

Info

Publication number
KR102399748B1
KR102399748B1 KR1020180116744A KR20180116744A KR102399748B1 KR 102399748 B1 KR102399748 B1 KR 102399748B1 KR 1020180116744 A KR1020180116744 A KR 1020180116744A KR 20180116744 A KR20180116744 A KR 20180116744A KR 102399748 B1 KR102399748 B1 KR 102399748B1
Authority
KR
South Korea
Prior art keywords
package
semiconductor
dimensional
dimensional object
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020180116744A
Other languages
English (en)
Other versions
KR20200037489A (ko
Inventor
송근호
Original Assignee
주식회사 테토스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 테토스 filed Critical 주식회사 테토스
Priority to KR1020180116744A priority Critical patent/KR102399748B1/ko
Priority to US16/563,934 priority patent/US11255014B2/en
Priority to JP2019174148A priority patent/JP6949381B2/ja
Priority to EP19199929.1A priority patent/EP3633064B1/en
Priority to CN201910917037.3A priority patent/CN110965029B/zh
Publication of KR20200037489A publication Critical patent/KR20200037489A/ko
Application granted granted Critical
Publication of KR102399748B1 publication Critical patent/KR102399748B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/18—Metallic material, boron or silicon on other inorganic substrates
    • C23C14/185—Metallic material, boron or silicon on other inorganic substrates by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3464—Sputtering using more than one target
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/046—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • C23C14/165—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/50—Substrate holders
    • C23C14/505—Substrate holders for rotation of the substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56—Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56—Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • C23C14/568—Transferring the substrates through a series of coating stations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32403—Treating multiple sides of workpieces, e.g. 3D workpieces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32733—Means for moving the material to be treated
    • H01J37/32752—Means for moving the material to be treated for moving the material across the discharge
    • H01J37/32761—Continuous moving
    • H01J37/32779—Continuous moving of batches of workpieces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 입체형 대상물 표면의 금속막 증착 장치에 관한 것으로, 특히 증착될 입체적 표면이 소스 타겟을 향하도록 복수의 입체형 대상물을 장착 드럼에 장착하되, 상기 장착 드럼이 회전될 수 있도록 구성함으로써, 입체형 대상물의 입체적 표면 각각에 대해 균일하고 품질이 향상된 3차원 금속막 증착을 가능하게 하는 입체형 대상물 표면의 금속막 증착 장치에 관한 것이다.
본 발명인 입체형 대상물 표면의 금속막 증착 장치를 이루는 구성수단은, 챔버 내에 회전 가능하게 배치되고 복수의 입체형 대상물이 둘레면에 안착되어 장착되도록 하되, 상기 각 입체형 대상물의 증착될 표면이 외부로 노출된 상태로 장착되도록 하는 장착 드럼 및 상기 장착 드럼에 장착되는 상기 입체형 대상물의 표면에 스퍼터링을 통하여 금속막을 증착하는 적어도 하나의 소스 타겟을 포함하여 이루어진 것을 특징으로 한다.

Description

입체형 대상물 표면의 금속막 증착 장치{A device for depositing a metal film on a surface of a three-dimensional object}
본 발명은 입체형 대상물 표면의 금속막 증착 장치에 관한 것으로, 특히 증착될 입체적 표면이 소스 타겟을 향하도록 복수의 입체형 대상물을 장착 드럼에 장착하되, 상기 장착 드럼이 회전될 수 있도록 구성함으로써, 입체형 대상물의 입체적 표면 각각에 대해 균일하고 품질이 향상된 3차원 금속막 증착을 가능하게 하는 입체형 대상물 표면의 금속막 증착 장치에 관한 것이다.
다양한 전자 소자의 박막 제조, 예를 들어, 유기발광 다이오드 소자, 태양전지(Solar Cell), 반도체 패키지 전자파 차폐용 박막 증착에 스퍼터링 장치가 사용된다. 또한, 최근에는 반도체 패키지의 전자파 차폐용 박막 증착에 일직선으로 각 공정 모듈을 지나면서 공정이 진행되는 인라인 스퍼터링 증착 시스템이 많이 사용된다.
일반적으로 인라인 스퍼터링 증착 시스템을 이용하여 반도체 패키지의 전자파 차폐를 위해 박막 증착할 때 반도체 패키지를 로딩하는 로딩 유닛, 반도체 패키지의 박막 증착 챔버 그리고 반도체 패키지를 언로딩하는 언로딩 유닛으로 구성된다.
이러한, 인라인 스퍼터링 증착 시스템을 이용하여 반도체 패키지의 전자파 차폐를 위해 박막 증착할 때 반도체 패키지 로딩 유닛은 일반적으로 트레이 위에 반도체 패키지를 고정하기 위한 접착성 테이프를 장착하는 테이프 장착 모듈과 테이프가 장착된 트레이에 반도체 패키지를 로딩하는 로딩 모듈, 트레이에 로딩된 반도체 패키지를 운반하는 이송 모듈로 구성되며, 일반적으로 반도체 패키지의 전자파 차폐를 위한 박막 증착 챔버에는 반도체 패키지에 박막을 증착하는 캐소드와 트레이에 로딩된 반도체 패키지를 운반하는 이송 모듈로 구성되며, 트레이에서 반도체 패키지를 언로딩하는 언로딩 유닛은 일반적으로 증착된 반도체 패키지가 로딩된 트레이를 운반하는 이송 모듈, 증착된 반도체 패키지를 언로딩하는 언로딩 모듈과 사용된 접착성 테이프를 제거하는 테이프 제거 모듈로 구비된다.
이와 같은 인라인 스퍼터링 증착 시스템의 반도체 패키지 로딩 유닛에서 종래에는 접착성 테이프를 트레이 위에 장착하는 테이프 장착 모듈은 트레이에 일정 폭의 접착성 테이프를 한 줄씩 차례로 붙이고 로딩 모듈은 반도체 패키지를 테이프 위에 로딩한 후 사람이 롤러로 여러 번 반복하여 밀어서 붙이므로 자동화가 어렵고 모든 패키지를 트레이에 고르고 평탄하게 부착하는데 문제가 있었다.
또한, 이와 같은 인라인 스퍼터링 증착 시스템의 반도체 패키지의 전자파 차폐를 위한 박막 증착 챔버에서 종래에는 도 5의 (a)에 도시된 바와 같이, 타겟과 반도체 패키지를 장착한 트레이가 정면으로 마주보고 있는 형태로 운반되기 때문에, 반도체 패키지의 상면의 박막 증착 두께 대비 측면의 박막 증착 두께가 40% 이하 수준에 머물러, 높은 단계의 스텝 커버리지(Step Coverage)를 요하는 공정에는 적용할 수가 없었다.
스퍼터링에 의해 반도체 패키지 박막을 증착하는 경우, 패키지의 바닥면을 제외한 5면이 증착되어야 하며, 5면의 증착면 중에서 가장 낮은 두께를 가진 부분이 전체 증착 두께의 기준이 된다. 그런데, 종래의 반도체 패키지 스퍼터링 장치에서는 인라인 방식의 반도체 패키지 트레이 운반과 하향 증착 방식으로 인해 스텝 커버리지가 40% 이하이며, 박막의 균일성을 확보하기 어려운 문제점이 있었다.
또한, 낮은 스텝 커버리지로 인하여 측면 박막 증착 두께를 확보하기 위해서는 상부 증착이 더 두꺼워져야 하기 때문에 타겟의 소모량이 많이 발생하고, 공정시간 또한 길어지는 단점이 있다.
이에, 스텝 커버리지(Step Coverage)를 개선하려는 여러 가지 방법들이 연구되고 있으며, 이와 관련된 종래의 기술로서, 한국등록특허 제10-0252059호(이하, "선행기술문헌"이라 함)는 반도체 소자의 금속 배선 공정에서 스텝 커버리지 특성을 크게 저하시키지 않으면서 반도체 기판 표면의 손상을 억제할 수 있는 이온화된 박막형성 물질을 이용한 스퍼터링 방법을 개시하고 있다.
그러나, 상기 선행기술문헌은 반도체 패키지의 상면에만 증착하는 기술을 대상으로 하므로, 상면과 측면 모두 균일한 증착을 요하는 반도체 패키지의 박막 증착 공정에는 적용할 수 없고, 높은 단계의 스텝 커버리지(Step Coverage)를 요하는 공정에는 적용하기 어려운 단점이 있었다.
한국등록특허 제10-0252059호(공고일자 : 2000년 04월 15일, 발명의 명칭 : 이온화된 박막형성물질을 이용한 스퍼터링 방법)
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 창안된 것으로, 증착될 입체적 표면이 소스 타겟을 향하도록 복수의 입체형 대상물을 장착 드럼에 장착하되, 상기 장착 드럼이 회전될 수 있도록 구성함으로써, 입체형 대상물의 입체적 표면 각각에 대해 균일하고 품질이 향상된 3차원 금속막 증착을 가능하게 하는 입체형 대상물 표면의 금속막 증착 장치를 제공하는 것을 그 목적으로 한다.
또한, 본 발명은 입체형 대상물로서 반도체 IC 패키지를 적용함으로써, 반도체 IC 패키지의 네 측면과 상부면에 두께의 균일성을 갖는 전자파 차폐막으로서의 금속막을 효율적으로 증착할 수 있도록 하는 입체형 대상물 표면의 금속막 증착 장치를 제공하는 것을 그 목적으로 한다.
또한, 본 발명은 복수의 입체형 대상물(반도체 IC 패키지)이 접착 필름상에 부착 고정된 상태로 지그에 장착되도록 하고, 상기 지그를 장착 드럼의 장착면에 안정적으로 안착 배치되도록 구성함으로써, 복수의 입체형 대상물(반도체 IC 패키지)을 접착 필름 및 지그를 매개하여 상기 장착 드럼에 안정적으로 장착할 수 있어서 증착 대상인 복수의 입체형 대상물(반도체 IC 패키지)에 대해 동시에 증착 공정을 수행할 수 있고, 증착 대상인 복수의 입체형 대상물(반도체 IC 패키지)을 용이하게 장착할 수 있으며, 이로 인하여 생산 및 공정 효율을 향상시킬 수 있도록 하는 입체형 대상물 표면의 금속막 증착 장치를 제공하는 것을 그 목적으로 한다.
또한, 본 발명은 소스 타겟을 복수 개로 구성하되, 모두 동일한 금속 타겟으로 구성하거나 또는 서로 다른 금속 타겟으로 구성함으로써, 금속막 증착 공정이 필요하는 입체형 대상물(반도체 IC 패키지)의 제조를 위한 시간, 노력 및 비용을 절감시키고, 생산 효율을 향상시킬 수 있도록 하는 입체형 대상물 표면의 금속막 증착 장치를 제공하는 것을 그 목적으로 한다.
또한, 본 발명은 복수 개의 소스 타겟이 서로 다른 금속 타겟으로 구성되는 경우, 현재 스퍼터링을 수행하는 소스 타겟과 인접하는 다른 소스 타겟 사이에 칸막이가 배치되도록 구성함으로써, 인접하는 소스 타겟에 스퍼터링을 수행하는 소스 타겟의 금속이 증착되는 것을 차단하여 인접하는 소스 타겟의 오염을 방지하고 이를 통해 입체형 대상물(반도체 IC 패키지)의 증착 품질 및 효율을 향상시킬 수 있도록 하는 입체형 대상물 표면의 금속막 증착 장치를 제공하는 것을 그 목적으로 한다.
또한, 본 발명은 접착 필름을 매개하여 복수의 입체형 대상물(반도체 IC 패키지)을 장착하는 지그가 슬라이딩을 통해 장착 드럼의 장착면에 안착될 수 있도록 상기 장착면에 서로 마주보도록 홀딩 슬롯을 돌출 형성시킴으로써, 상기 장착 드럼의 회전 과정에서도 상기 지그가 안정적으로 유지되도록 할 수 있고, 상기 지그의 장탈착을 용이하도록 하는 입체형 대상물 표면의 금속막 증착 장치를 제공하는 것을 그 목적으로 한다.
또한, 본 발명은 접착 필름상에 부착되는 복수의 입체형 대상물(반도체 IC 패키지) 사이의 이격 거리(패키지 사이 이격 거리 : ps)가 입체형 대상물(반도체 IC 패키지)의 높이(패키지 높이 : ph)보다 더 크도록 상기 복수의 입체형 대상물(반도체 IC 패키지)를 부착 배치함으로써, 입체형 대상물(반도체 IC 패키지)의 측면에도 충분하고 균일한 금속막(전자파 차폐막)이 형성될 수 있도록 하는 입체형 대상물 표면의 금속막 증착 장치를 제공하는 것을 그 목적으로 한다.
또한, 본 발명은 입체형 대상물(반도체 IC 패키지)의 표면에 금속막(전자파 차폐막) 형성을 위한 챔버와 동일한 챔버 내에서 이온빔 처리를 통하여 입체형 대상물(반도체 IC 패키지)의 표면에 대한 전처리가 수행될 수 있도록 구성함으로써, 공정을 단순화시켜서 입체형 대상물(반도체 IC 패키지)의 표면의 부착력 및 밀착력을 증대시킬 수 있고, 이로 인하여 양질의 입체형 대상물(반도체 IC 패키지)을 제조하기 위한 시간, 노력 및 비용을 절감시킬 수 있도록 하며, 더 나아가 입체형 대상물(반도체 IC 패키지)의 표면에 증착되는 금속막(전자파 차폐막)이 복수의 금속층으로 형성되는 경우 동일 챔버 내에서 각 금속층에 대한 이온빔 처리를 수행할 수 있어서 금속층 간 부착력 및 밀착력 역시 더욱더 증대시킬 수 있도록 하는 입체형 대상물 표면의 금속막 증착 장치를 제공하는 것을 그 목적으로 한다.
상기와 같은 기술적 과제를 해결하기 위하여 제안된 본 발명인 입체형 대상물 표면의 금속막 증착 장치를 이루는 구성수단은, 챔버 내에 회전 가능하게 배치되고 복수의 입체형 대상물이 둘레면에 안착되어 장착되도록 하되, 상기 각 입체형 대상물의 증착될 표면이 외부로 노출된 상태로 장착되도록 하는 장착 드럼 및 상기 장착 드럼에 장착되는 상기 입체형 대상물의 표면에 스퍼터링을 통하여 금속막을 증착하는 적어도 하나의 소스 타겟을 포함하여 이루어진 것을 특징으로 한다.
여기서, 상기 입체형 대상물은 반도체 IC 패키지이고, 상기 금속막은 상기 반도체 IC 패키지의 네 측면과 상부면을 포함하는 패키지 표면에 증착되는 전자파 차폐막인 것을 특징으로 한다.
또한, 상기 장착 드럼은 복수의 장착면을 갖는 다각통 형상으로 형성되고, 상기 복수의 입체형 대상물은 상기 장착 드럼의 장착면에 안착 배치되는 지그에 장착되는 것을 특징으로 한다.
또한, 상기 소스 타겟은 복수 개로 구성되되, 상기 복수 개의 소스 타겟은 동일한 금속 타겟으로 구성되거나 또는 서로 다른 금속 타겟으로 구성되는 것을 특징으로 한다.
상기와 같은 과제 및 해결 수단을 가지는 본 발명인 입체형 대상물 표면의 금속막 증착 장치에 의하면, 증착될 입체적 표면이 소스 타겟을 향하도록 복수의 입체형 대상물을 장착 드럼에 장착하되, 상기 장착 드럼이 회전될 수 있도록 구성하기 때문에, 입체형 대상물의 입체적 표면 각각에 대해 균일하고 품질이 향상된 3차원 금속막 증착을 가능하게 하는 장점이 발생된다.
또한, 본 발명에 의하면, 입체형 대상물로서 반도체 IC 패키지를 적용할 수 있기 때문에, 반도체 IC 패키지의 네 측면과 상부면에 두께의 균일성을 갖는 전자파 차폐막으로서의 금속막을 효율적으로 증착할 수 있도록 하는 효과가 발생한다.
또한, 본 발명에 의하면, 복수의 입체형 대상물(반도체 IC 패키지)이 접착 필름상에 부착 고정된 상태로 지그에 장착되도록 하고, 상기 지그를 장착 드럼의 장착면에 안정적으로 안착 배치되도록 구성하기 때문에, 복수의 입체형 대상물(반도체 IC 패키지)을 접착 필름 및 지그를 매개하여 상기 장착 드럼에 안정적으로 장착할 수 있어서 증착 대상인 복수의 입체형 대상물(반도체 IC 패키지)에 대해 동시에 증착 공정을 수행할 수 있고, 증착 대상인 복수의 입체형 대상물(반도체 IC 패키지)을 용이하게 장착할 수 있으며, 이로 인하여 생산 및 공정 효율을 향상시킬 수 있도록 하는 효과가 발생한다.
또한, 본 발명에 의하면, 소스 타겟을 복수 개로 구성하되, 모두 동일한 금속 타겟으로 구성하거나 또는 서로 다른 금속 타겟으로 구성하기 때문에, 금속막 증착 공정이 필요하는 입체형 대상물(반도체 IC 패키지)의 제조를 위한 시간, 노력 및 비용을 절감시키고, 생산 효율을 향상시킬 수 있도록 하는 장점이 발생된다.
또한, 본 발명에 의하면, 복수 개의 소스 타겟이 서로 다른 금속 타겟으로 구성되는 경우, 현재 스퍼터링을 수행하는 소스 타겟과 인접하는 다른 소스 타겟 사이에 칸막이가 배치되도록 구성하기 때문에, 인접하는 소스 타겟에 스퍼터링을 수행하는 소스 타겟의 금속이 증착되는 것을 차단하여 인접하는 소스 타겟의 오염을 방지하고 이를 통해 입체형 대상물(반도체 IC 패키지)의 증착 품질 및 효율을 향상시킬 수 있도록 하는 장점이 발생된다.
또한, 본 발명에 의하면, 접착 필름을 매개하여 복수의 입체형 대상물(반도체 IC 패키지)을 장착하는 지그가 슬라이딩을 통해 장착 드럼의 장착면에 안착될 수 있도록 상기 장착면에 서로 마주보도록 홀딩 슬롯을 돌출 형성시키기 때문에, 상기 장착 드럼의 회전 과정에서도 상기 지그가 안정적으로 유지되도록 할 수 있고, 상기 지그의 장탈착을 용이하도록 하는 효과가 발생한다.
또한, 본 발명에 의하면, 접착 필름상에 부착되는 복수의 입체형 대상물(반도체 IC 패키지) 사이의 이격 거리(패키지 사이 이격 거리 : ps)가 입체형 대상물(반도체 IC 패키지)의 높이(패키지 높이 : ph)보다 더 크도록 상기 복수의 입체형 대상물(반도체 IC 패키지)를 부착 배치하기 때문에, 입체형 대상물(반도체 IC 패키지)의 측면에도 충분하고 균일한 금속막(전자파 차폐막)이 형성될 수 있도록 하는 효과가 발생한다.
또한, 본 발명에 의하면, 입체형 대상물(반도체 IC 패키지)의 표면에 금속막(전자파 차폐막) 형성을 위한 챔버와 동일한 챔버 내에서 이온빔 처리를 통하여 입체형 대상물(반도체 IC 패키지)의 표면에 대한 전처리가 수행될 수 있도록 구성하기 때문에, 공정을 단순화시켜서 입체형 대상물(반도체 IC 패키지)의 표면의 부착력 및 밀착력을 증대시킬 수 있고, 이로 인하여 양질의 입체형 대상물(반도체 IC 패키지)을 제조하기 위한 시간, 노력 및 비용을 절감시킬 수 있도록 하며, 더 나아가 입체형 대상물(반도체 IC 패키지)의 표면에 증착되는 금속막(전자파 차폐막)이 복수의 금속층으로 형성되는 경우 동일 챔버 내에서 각 금속층에 대한 이온빔 처리를 수행할 수 있어서 금속층 간 부착력 및 밀착력 역시 더욱더 증대시킬 수 있도록 하는 장점이 발생된다.
도 1은 본 발명의 실시예에 따른 입체형 대상물 표면의 금속막 증착 장치의 개략적인 단면도이다.
도 2는 본 발명의 실시예에 따른 입체형 대상물 표면의 금속막 증착 장치에 적용되는 입체형 대상물인 반도체 IC 패키지와 그 표면에 증착되는 금속막을 보여주는 개략적인 단면도이다.
도 3은 본 발명의 실시예에 따른 입체형 대상물 표면의 금속막 증착 장치를 구성하는 지그를 보여주는 개략적인 평면도이다.
도 4는 본 발명의 실시예에 따른 입체형 대상물 표면의 금속막 증착 장치의 부분 확대도이다.
도 5는 본 발명의 실시예에 따른 입체형 대상물 표면의 금속막 증착 장치에 의한 증착 동작을 기존 증착 동작과 비교하여 설명하기 위한 개략적인 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
도 1은 본 발명의 실시예에 따른 입체형 대상물 표면의 금속막 증착 장치의 개략적인 단면도이다.
도 1에 도시된 바와 같이, 본 발명의 실시예에 따른 입체형 대상물 표면의 금속막 증착 장치(200)는 복수의 입체형 대상물이 둘레면에 안정적으로 장착되도록 하는 장착 드럼(170)과 상기 장착 드럼(170)의 둘레면에 인접 배치되어 상기 입체형 대상물의 표면에 스퍼터링을 통해 금속막 증착을 수행하는 적어도 하나의 소스 타겟(130)을 포함하여 구성된다. 또한, 경우에 따라서 인접하는 소스 타겟(130)의 오염을 방지하기 위한 칸막이(190)를 더 포함하여 구성된다.
상기 장착 드럼(170)은 원통 형상 또는 다각통 형상을 가지고 진공 챔버(110) 내에 회전 가능하게 배치된다. 그리고, 상기 장착 드럼(170)은 복수의 입체형 대상물(특히 도 2 내지 도 5에서는 반도체 IC 패키지(100)를 예시함)이 둘레면(특히 다각통 형상의 각 측면에 해당하는 장착면(171))에 안착되되, 각 입체형 대상물의 증착될 표면이 외부로 노출된 상태로 장착되도록 한다. 즉, 본 발명에 적용되는 상기 장착 드럼(170)은 진공 챔버(110) 내에 회전 가능하게 배치되되, 복수의 입체형 대상물이 둘레면에 안착되어 장착되도록 하되, 상기 각 입체형 대상물의 증착될 표면이 외부로 노출된 상태로 장착되도록 한다.
구체적으로, 상기 장착 드럼(170)은 원통 형상 또는 다각통 형상을 가지되, 상부면 및 하부면 중 적어도 한쪽에 회전봉(175)이 연결되어 있고 둘레면 중 평평한 부분에 해당하는 장착면(171)에 복수의 입체형 대상물이 안착되어 장착되도록 한다. 상기 회전봉(175)은 상기 진공 챔버(110) 내에서 회전 가능하게 장착 결합된다. 결과적으로, 상기 장착 드럼(170)은 복수의 입체형 대상물(반도체 IC 패키지)을 장착면(171)에 안정적으로 장착한 상태로 진공 챔버(110) 내에서 회전 가능하게 배치된다.
이와 같이, 상기 복수의 입체형 대상물 각각은 증착될 표면이 외부로 노출된 상태로 상기 장착 드럼(170)의 둘레면에 안착되어 장착되기 때문에, 증착될 표면이 장착 드럼(170)의 장착면(171)에서 돌출되도록 배치할 수 있다. 본 발명에 따른 입체형 대상물 표면의 금속막 증착 장치(200)는 반도체 IC 패키지와 같은 입체형 대상물의 표면에 대한 금속막 증착을 위한 증착 장치이기 때문에, 상기 반도체 IC 패키지와 같은 입체형 대상물은 그 표면이 상기 장착 드럼(170)의 장착면(171)에서 노출될 수 있도록 배치된다.
상기와 같이 장착 드럼(170)의 장착면(171)에서 증착될 표면이 외부로 노출된 상태로 장착되는 복수의 입체형 대상물은 적어도 하나의 소스 타겟(130)에 의하여 스퍼터링된다. 따라서, 상기 적어도 하나의 소스 타겟(130)은 상기 복수의 입체형 대상물의 표면에 소정의 금속막을 증착할 수 있도록 배치된다. 즉, 상기 적어도 하나의 소스 타겟(130)은 상기 장착 드럼(170)의 장착면(171)에 그 표면이 노출된 상태로 장착되는 상기 입체형 대상물의 표면에 스퍼터링을 통하여 금속막을 증착하는 동작을 수행한다.
상기 소스 타겟(130)은 상기 입체형 대상물의 표면에 증착할 금속 타겟으로 형성되고, 이 금속 타겟은 스퍼터링 과정에서 캐소드로 동작한다. 상기 캐소드로 동작하는 금속 타겟에 해당하는 상기 소스 타겟(130)은 상기 입체형 대상물의 표면에 적어도 하나의 금속층으로 형성된 금속막을 증착한다.
그런데, 상기 소스 타겟(130)에 의하여 스퍼터링이 수행되는 과정에서, 상기 원통 형상 또는 다각통 형상의 장착 드럼(170)은 회전되도록 동작하기 때문에, 결국 상기 소스 타겟(130)은 상기 입체형 대상물의 표면에 대하여 3차원(구체적으로 반도체 IC 패키지와 같은 입체형 대상물의 네 측면과 상부면) 증착을 수행한다.
따라서, 본 발명에 따른 입체형 대상물 표면의 증착 장치(200)는 입체형 대상물의 표면에 대한 3차원 증착을 위하여 입체형 대상물의 상부면 및 네 측면에 스퍼터링을 수행하는 복잡한 소스 타겟 및 별도의 소스 타겟 구동 구성을 구비할 필요가 없이 간단한 소스 타겟 구성을 이용하여 입체형 대상물의 표면에 대하여 3차원 증착을 수행할 수 있다. 결과적으로, 본 발명에 따른 입체형 대상물 표면의 증착 장치(200)는 복수의 입체형 대상물의 표면에 대한 3차원 증착을 위하여 채택 적용되는 장비를 구성하기 위한 시간, 노력 및 비용을 최소화시키는 장점이 있다.
상술한 바와 같이, 본 발명에 따른 입체형 대상물 표면의 증착 장치(200)는 단순히 하나의 평면에 해당하는 표면에 대한 증착을 수행하는 것이 아니라, 반도체 IC 패키지와 같은 입체형 대상물의 표면, 즉 네 측면 및 상부면에 해당하는 입체적 표면 대하여 증착하여 금속막, 특히 전자파 차폐막을 형성하기 위한 장치에 해당한다.
본 발명에 따른 입체형 대상물 표면의 증착 장치(200)는 입체적 형상을 가지는 증착 대상물에 대해 스퍼터링을 통해 증착 금속막을 형성하는 장치로서, 적용되는 입체형 대상물은 표면에 금속막을 형성할 필요가 있고, 하나의 평면에 해당하는 평면 표면에 금속막을 형성하는 것이 아니라, 적어도 두개의 평면에 해당하는 입체적 표면에 금속막을 형성할 필요가 있는 입체형 대상물이면 모두 적용될 수 있다. 즉, 본 발명에 적용되는 입체형 대상물은 표면에 금속막을 형성할 필요가 있고, 적어도 두 개의 평면을 포함하는 표면, 즉 입체적 표면에 증착을 통해 금속막을 형성할 필요가 있는 입체형 대상물을 모두 포함하는 개념이다.
특히, 본 발명에 적용되는 입체형 대상물은 반도체 IC 패키지이고, 그 표면에 증착될 금속막은 상기 반도체 IC 패키지의 네 측면과 상부면을 포함하는 패키지 표면에 증착되는 전자파 차폐막인 것이 바람직하다. 즉, 본 발명에 적용되는 입체형 대상물은 반도체 IC 패키지이고, 상기 금속막은 상기 반도체 IC 패키지의 네 측면(패키지 측면 : 13)과 상부면(패키지 상부면 : 11)을 포함하는 패키지 표면(10)에 증착되는 전자파 차폐막인 것이 바람직하다.
따라서, 이하에서 별도의 추가 설명이 없는 한, 상기 입체형 대상물은 반도체 IC 패키지를 의미하고, 상기 금속막은 전자파 차폐막을 의미하며, 표면은 패키지 표면(10)으로서 네 측면(패키지 측면 : 13)과 상부면(패키지 상부면 : 11)을 의미한다.
본 발명에 적용되는 상기 입체형 대상물로서 상기 반도체 IC 패키지(100)는 도 2에 도시된 바와 같이, 입체 형상을 가지고, 외부 표면, 즉 패키지 표면(10)에 금속막(90)을 구비한다. 여기서 상기 금속막(90)은 반도체 IC 패키지(100)의 표면에 형성되는 전자파 차폐막이다. 그리고, 상기 전자파 차폐막에 해당하는 상기 금속막(90)은 상기 반도체 IC 패키지의 표면, 구체적으로 네 측면에 해당하는 패키지 측면(13)과 상부면에 해당하는 패키지 상부면(11)을 포함하는 패키지 표면(10)에 해당한다.
상기 반도체 IC 패키지(100)는 도 2에 도시된 바와 같이, 기판(30)과, 기판상에 실장되는 컨트롤러 등의 다양한 칩(Chip)(50)과 각종 능동 및 수동 소자(미도시) 및 상기 다양한 칩(50) 등을 보호하기 위하여 기판(30) 상에 형성되는 보호캡(60)을 포함하여 구성된다. 상기 기판(30) 하부면, 즉 패키지 하부면(15)에는 전기적 연결을 위한 입출력 패드(70)가 형성될 수 있고, 더 나아가 상기 입출력 패드(70)에 솔더볼(Solder Ball)(80)이 형성될 수도 있다.
이와 같은 구성으로 형성되는 상기 반도체 IC 패키지(100)는 상기 보호캡(60)의 표면, 구체적으로 패키지 상부면(11) 및 네 측면에 해당하는 패키지 측면(13)을 포함하는 패키지 표면(10)에 전자파 차폐막으로서 상기 금속막(90)을 구비해야 한다. 좀 더 구체적으로, 상기 패키지 표면(10)은 패키지 상부면(11), 패키지 측면(13) 및 패키지 하부면(15)으로 구성되는데, 본 발명에 따라 금속막, 즉 전자파 차폐막이 증착되는 부분은 패키지 상부면(11) 및 패키지 측면(13)이 해당되고, 상기 패키지 하부면(15)은 오히려 상기 입출력 패드(70), 솔더볼(80) 등이 형성되기 때문에 증착을 통해 금속막이 형성되면 안된다. 따라서, 상기 패키지 하부면(15)은 증착 과정에서 외부로 노출되지 않도록 해야 한다.
이상에서 설명한 본 발명인 입체형 대상물 표면의 증착 장치(200)에 의하면, 입체형 대상물, 바람직하게는 반도체 IC 패키지(100)의 증착될 표면이 소스 타겟(130)을 향하도록 복수의 입체형 대상물(바람직하게는 반도체 IC 패키지)을 장착 드럼(170)에 장착하되, 상기 장착 드럼(170)이 회전될 수 있도록 구성하기 때문에, 입체형 대상물의 입체적 표면 각각에 대해 균일하고 품질이 향상된 3차원 금속막 증착을 가능하게 하는 장점이 발생된다.
또한, 본 발명에 의하면, 입체형 대상물로서 반도체 IC 패키지(100)를 적용할 수 있기 때문에, 반도체 IC 패키지(100)의 네 측면과 상부면에 두께의 균일성을 갖는 전자파 차폐막으로서의 금속막(90)을 효율적으로 증착할 수 있도록 하는 효과가 발생한다.
이하에서는 본 발명에 따른 입체형 대상물 표면의 증착 장치(200)의 좀 더 세부적인 기술적 특징과 부가적인 기술적 특징에 대하여 상세하게 설명한다.
본 발명에 따른 입체형 대상물 표면의 증착 장치(200)는 복수의 입체형 대상물(바람직하게는 반도체 IC 패키지(100))을 동시에 상기 장착 드럼(170)에 안정적으로 장착한 상태에서 증착 공정을 진행하여 복수의 입체형 대상물(바람직하게는 반도체 IC 패키지(100)) 표면에 금속막(90)을 증착할 수 있는 구성을 채택 적용해야 한다.
이를 위하여, 본 발명에 적용되는 상기 장착 드럼(170)은 복수의 장착면(171)을 갖는 다각통 형상으로 형성되고, 상기 복수의 입체형 대상물(바람직하게는 반도체 IC 패키지(100))은 상기 장착 드럼(170)의 장착면(171)에 안착 배치되는 지그(160)에 장착되는 것이 바람직하다.
구체적으로, 상기 장착 드럼(170)은 통 형상으로 형성되고 진공 챔버(110) 내에서 회전 가능하게 장착되면 되지만, 복수의 입체형 대상물(바람직하게는 반도체 IC 패키지(100))을 장착한 상기 지그(160)를 안정적으로 안착 배치할 수 있도록 평면에 해당하는 장착면(171)이 형성될 수 있는 다각통 형상으로 형성되는 것이 더 바람직하다.
따라서, 본 발명에 적용되는 상기 장착 드럼(170)은 다각통 형상을 가지기 때문에, 다각통의 측면에 해당하는 복수의 장착면(171)을 가질 수 있고, 상기 평탄한 장착면(171) 각각에 상기 복수의 입체형 대상물(바람직하게는 반도체 IC 패키지(100))이 고정 장착된 상기 지그(160)를 안정적으로 안착 배치할 수 있다.
상기 복수의 입체형 대상물(바람직하게는 반도체 IC 패키지(100))은 상기 지그(160)에 고정 장착된 상태로 상기 장착 드럼(170)의 둘레면, 구체적으로 장착면(171)에 장착될 수 있다. 이때, 상기 지그(160)에는 가능한 많은 입체형 대상물(바람직하게는 반도체 IC 패키지(100))이 장착되는 것이 생산 효율을 향상시키는데 효율적이다.
이를 위하여, 도 3 및 도 4에 도시된 바와 같이, 본 발명은 상기 복수의 입체형 대상물(바람직하게는 반도체 IC 패키지(100))이 접착 필름(180)을 매개하여 상기 지그(160)에 안정적으로 고정 장착되는 구조를 채택 적용한다. 구체적으로, 상기 복수의 입체형 대상물(바람직하게는 반도체 IC 패키지(100))은 상호 소정 간격으로 이격되어 상기 접착 필름(180) 상에 부착된다. 이때, 상기 복수의 입체형 대상물(바람직하게는 반도체 IC 패키지(100))은 그 하부면, 구체적으로 패키지 하부(15)이 상기 접착 필름(180) 상에 부착된다. 따라서, 상기 복수의 입체형 대상물(바람직하게는 반도체 IC 패키지(100))의 패키지 하부면(15)은 증착 과정에서 외부로 노출되지 않아서 증착되지 않는다.
상기 복수의 입체형 대상물(바람직하게는 반도체 IC 패키지(100))이 상부면(접착면)에 부착되는 상기 접착 필름(180)은 상기 지그(160)에 의하여 고정된다. 상기 지그(160)는 평면 플레이트로 구성되어 상기 복수의 입체형 대상물(바람직하게는 반도체 IC 패키지(100))이 상부면에 부착되는 상기 접착 필름(180)의 하부면에 부착되어 고정 지지할 수 있는 구조를 채택 적용할 수도 있지만, 이 구조는 상기 접착 필름(180)의 상부면 및 하부면 모두에 접착 물질이 형성되어야 하고, 상기 지그(160)의 접착 면적이 넓어지기 때문에, 복수의 입체형 대상물(바람직하게는 반도체 IC 패키지(100))이 부착된 접착 필름(180)과 지그(160)를 결합하기 위한 시간, 노력 및 비용이 증가하는 문제점이 발생한다.
따라서, 본 발명에 적용되는 상기 지그(160)는 평판 플레이트 구조를 가지는 것이 아니라, 스테인레스강 재질의 링 프레임 형상을 채택 적용한다. 즉, 본 발명에 적용되는 지그(160)는 도 3 및 도 4에 도시된 바와 같이, 링 프레임 형상을 가지고 상기 복수의 입체형 대상물(바람직하게는 반도체 IC 패키지(100))이 부착되는 상기 접착 필름(180)의 외곽 테두리와 부착된다.
이와 같은 구조를 통해, 본 발명에 따른 복수의 입체형 대상물(바람직하게는 반도체 IC 패키지(100))은 상기 접착 필름(180)을 매개하여 상기 지그(160)에 안정적으로 장착될 수 있고, 더 나아가 상기 지그(160)가 상기 장착 드럼(170)의 장착면(171)에 안정적으로 안착 배치됨으로써, 상기 복수의 입체형 대상물(바람직하게는 반도체 IC 패키지(100))은 상기 장착 드럼(170)의 둘레면에 해당하는 상기 장착면(171)에 안정적으로 장착될 수 있다.
이와 같이, 본 발명에 의하면, 복수의 입체형 대상물(반도체 IC 패키지(100))이 접착 필름(180)상에 부착 고정된 상태로 지그(160)에 장착되도록 하고, 상기 지그(160)를 장착 드럼(170)의 장착면(171)에 안정적으로 안착 배치되도록 구성하기 때문에, 복수의 입체형 대상물(반도체 IC 패키지(100))을 접착 필름(180) 및 지그(160)를 매개하여 상기 장착 드럼(170)에 안정적으로 장착할 수 있어서 증착 대상인 복수의 입체형 대상물(반도체 IC 패키지(100))에 대해 동시에 증착 공정을 수행할 수 있고, 증착 대상인 복수의 입체형 대상물(반도체 IC 패키지(100))을 용이하게 장착할 수 있으며, 이로 인하여 생산 및 공정 효율을 향상시킬 수 있도록 하는 효과가 발생한다.
상기 지그(160)는 상기 장착 드럼(170)의 장착면(171)에 안정적으로 안착 배치될 필요성이 있다. 이를 위하여, 상기 지그(160)는 상기 장착 드럼(170)의 장착면(171)에 별도의 부착재를 이용하여 부착될 수도 있고, 별도의 클램핑 수단을 통해 안정적으로 고정 장착될 수도 있다. 그러나, 이와 같은 구성은 지그(160)의 장탈착을 용이하지 않게 하고, 구조가 복잡해지는 단점이 있다.
따라서, 본 발명은 상기 지그(160)의 장탈착이 용이하고 단순한 구조를 가지며, 상기 장착 드럼(170)의 회전 과정에서도 상기 지그(160)가 움직이거나 이탈되지 않고 안정적인 자세를 유지할 수 있도록 하는 구조를 채택 적용한다. 구체적으로, 본 발명은 도 1 및 도 4에 도시된 바와 같이, 상기 지그(160)의 양측 에지 부분을 고정할 수 있도록 상기 장착 드럼(170)의 장착면(171)에 상호 마주보도록 돌출 형성되는 홀딩 슬롯(150)을 채택 적용한다.
상기 홀딩 슬롯(150)은 도 1 및 도 4에 도시된 바와 같이, 한 쌍으로 구성되되, 각각 상기 장착 드럼(170)의 장착면(171) 상에서 돌출 형성되는 "ㄱ"자 형상을 가지고 상호 이격되어 마주보도록 배치된다. 상기 홀딩 슬롯(150)은 상기 장착 드럼(170)의 장착면(171) 상에 형성되되, 상기 장착 드럼(170)의 회전 방향, 즉 드럼 회전 방향(rd)에 직교하는 방향으로 배치 형성된다. 결과적으로, 상기 홀딩 슬롯(150)에 슬라이딩되어 장착된 상기 지그(160)는 상기 장착 드럼(170)이 드럼 회전 방향(rd)로 회전하는 과정에서, 상기 홀딩 슬롯(150)에 지지되어 움직이지 않고 이탈되지 않는 상태, 즉 안정적인 상태를 유지할 수 있다.
상기 한 쌍의 홀딩 슬롯(150)이 상기 장착 드럼(170)의 회전 방향, 즉 드럼 회전 방향(rd)에 직교하는 방향으로 길게 배치 형성되기 때문에, 상기 지그(160)는 측면 방향에서 상기 장착 드럼(170)의 회전 방향, 즉 드럼 회전 방향(rd)에 직교하는 방향으로 슬라이딩시켜 상기 홀딩 슬롯(150)에 삽입 장착될 수 있다.
이와 같이, 본 발명에 의하면, 상기 접착 필름(180)을 매개하여 복수의 입체형 대상물(반도체 IC 패키지(100))을 장착하는 지그(160)가 슬라이딩을 통해 장착 드럼(170)의 장착면(171)에 안착될 수 있도록 상기 장착면(171) 상에 서로 마주보도록 상기 홀딩 슬롯(150)을 돌출 형성시키기 때문에, 상기 장착 드럼(170)의 회전 과정에서도 상기 지그(160)가 안정적으로 유지되도록 할 수 있고, 상기 지그(160)의 장탈착을 용이하도록 하는 효과가 발생한다.
한편, 상기 복수의 입체형 대상물(반도체 IC 패키지(100))은 상기 접착 필름(180) 상에 부착되는데, 상호 소정 간격 이격 배치된다. 그런데, 상기 접착 필름(180) 상에 부착되는 상기 복수의 입체형 대상물(반도체 IC 패키지(100)) 사이의 거리, 즉 패키지 사이 이격 거리(ps)는 반드시 상기 복수의 입체형 대상물(반도체 IC 패키지(100))의 높이, 즉 패키지 높이(ph)보다 더 큰 것이 바람직하다.
이와 같이, 본 발명에 따른 상기 복수의 입체형 대상물(반도체 IC 패키지(100))은 패키지 사이 이격 거리(ps)가 패키지 높이(ph)보다 더 크게 되도록 이격 배치되어야 한다. 이와 같은 배치 구조가 적용되기 때문에, 상기 반도체 IC 패키지의 측면, 즉 패키지 측면(13)에도 균일한 두께의 금속막(90)이 증착될 수 있다. 구체적으로, 이와 같은 배치 구조가 적용되기 때문에, 도 5의 (b)에 도시된 바와 같이, 상기 장착 드럼(170)이 회전되는 과정에서, 상기 반도체 IC 패키지(100)의 측면, 즉 패키지 측면(13)의 깊숙한 부분(기판 인접 부분)까지 증착될 수 있게 되고, 이를 통해 상기 반도체 IC 패키지(100)의 측면, 즉 패키지 측면(13)에도 균일한 두께의 금속막(90)을 증착할 수 있다.
이와 같이, 본 발명에 의하면, 상기 접착 필름(180)상에 부착되는 복수의 입체형 대상물(반도체 IC 패키지(100)) 사이의 이격 거리(패키지 사이 이격 거리 : ps)가 입체형 대상물(반도체 IC 패키지(100))의 높이(패키지 높이 : ph)보다 더 크도록 상기 복수의 입체형 대상물(반도체 IC 패키지(100))를 부착 배치하기 때문에, 입체형 대상물(반도체 IC 패키지(100))의 측면에도 충분하고 균일한 금속막(전자파 차폐막)이 형성될 수 있도록 하는 효과가 발생한다.
한편, 본 발명의 실시예에 따른 입체형 대상물 표면의 증착 장치(200)는 도 1에 도시된 바와 같이, 복수 개로 구성되는 소스 타겟(130)으로 구성될 수 있다. 즉 상기 소스 타겟(130)은 하나로 구성되어 상기 진공 챔버(110) 내에서 회전되는 상기 복수 개의 입체형 대상물(반도체 IC 패키지(100))의 입체적 표면에 대하여 3차원 금속막 증착을 수행할 수도 있지만, 복수 개의 소스 타겟(131, 133, 135)으로 구성되어 회전되는 상기 복수 개의 입체형 대상물(반도체 IC 패키지(100))의 입체적 표면(패키지 상부면(11) 및 패키지 측면(13)을 포함하는 패키지 표면(10))에 대하여 3차원 금속막 증착을 수행할 수도 있다. 도 1에서는, 상기 소스 타겟(130)이 복수 개의 소스 타겟, 즉 제1 소스 타겟(131), 제2 소스 타겟(133) 및 제3 소스 타겟(135) 및 다른 추가 소스 타겟으로 구성되는 것을 예시하고 있다. 하지만, 상기 소스 타겟(130)은 예시된 것보다 더 많은 소스 타겟으로 구성될 수도 있고, 이들의 배치 간격은 더 조밀하게 배치될 수도 있다.
상기와 같이, 상기 소스 타겟(130)이 복수 개로 구성되는 경우, 상기 복수 개의 소스 타겟(예를 들어, 도 1에서 제1 소스 타겟(131), 제2 소스 타겟(133) 및 제3 소스 타겟(135)을 포함한 소스 타겟)들은 동일한 금속으로 형성되는 캐소드 타겟들, 즉 동일한 금속 타겟들로 구성될 수도 있고, 때에 따라서는 서로 다른 금속으로 형성되는 캐소드 타겟들, 즉 서로 다른 금속 타겟들로 구성될 수도 있다.
이와 같이, 본 발명에 적용되는 상기 소스 타겟(130)은 복수 개(131, 133, 135)로 구성되되, 상기 복수 개의 소스 타겟(예를 들어, 도 1에서 제1 소스 타겟(131), 제2 소스 타겟(133) 및 제3 소스 타겟(135)을 포함한 소스 타겟)들은 동일한 금속 타겟으로 구성되거나 또는 서로 다른 금속 타겟으로 구성된다.
전자의 경우(소스 타겟이 복수 개로 구성되되, 복수 개의 소스 타겟이 동일한 금속 타겟으로 구성되는 경우)에는 상기 복수 개의 입체형 대상물(반도체 IC 패키지(100))의 입체적 표면에 하나의 금속층으로만 구성되는 금속막(90)에 해당하는 전자파 차폐막을 형성하기 위해 적용된다. 즉, 상기 복수 개의 소스 타겟은 동일한 금속으로 형성되는 동일한 금속 타겟으로 구성된다.
이와 같이, 동일한 금속 타겟으로 구성되는 복수 개의 소스 타겟(130)을 적용하면, 상기 장착 드럼(170)이 회전되는 과정에서 상기 복수 개의 입체형 대상물(반도체 IC 패키지(100))의 입체적 표면은 지속적으로 스퍼터링을 수행받아 전자파 차폐막에 해당하는 금속막(90)이 증착될 수 있다. 결과적으로 복수 개의 입체형 대상물(반도체 IC 패키지(100))의 입체적 표면에 대한 금속막 증착을 더욱더 신속하게 진행할 수 있고, 이로 인하여 생산 효율 및 증착 효율을 향상시킬 수 있다.
상기와 같이, 상기 소스 타겟(130)이 복수 개로 구성되되 동일한 금속 타겟으로 구성되는 경우, 각 소스 타겟에 해당하는 금속 타겟들의 간격은 상기 복수 개의 입체형 대상물(반도체 IC 패키지(100))의 입체적 표면에 대한 금속막 증착의 효율 및 품질을 고려하여 조절 배치될 수 있다. 실제, 상기 각 소스 타겟들 사이의 간격은 조밀할수록 바람직하고, 도 1에 도시된보다 더 조밀하게 배치되는 것이 바람직하다.
다음, 후자의 경우(소스 타겟이 복수 개로 구성되되, 복수 개의 소스 타겟이 서로 다른 금속 타겟으로 구성되는 경우)에는 상기 복수 개의 입체형 대상물(반도체 IC 패키지(100))의 입체적 표면에 복수 개의 금속층으로 구성되는 금속막에 해당하는 전자파 차폐막을 형성하기 위해 적용된다. 즉, 상기 복수 개의 소스 타겟은 서로 다른 금속으로 형성되는 서로 다른 금속 타겟으로 구성된다.
예를 들어, 도 1에 도시된 바와 같이, 상기 소스 타겟(130)을 세 개의 소스 타겟, 즉 제1 소스 타겟(131), 제2 소스 타겟(133) 및 제3 소스 타겟(135) 및 추가 소스 타겟으로 구성되는 경우, 상기 제1 소스 타겟(131), 제2 소스 타겟(133) 및 제3 소스 타겟(135)은 서로 다른 금속 타겟으로 형성된다. 이 경우, 상기 제1 소스 타겟(131)은 상기 복수 개의 입체형 대상물(반도체 IC 패키지(100))의 입체적 표면에 제1 금속층(예를 들어 스테인레스 금속층)을 증착 형성시키고, 상기 제2 소스 타겟(133)은 상기 제1 금속층 상에 제2 금속층(예를 들어 구리 금속층)을 증착 형성시키며, 상기 제3 소스 타겟은 상기 제2 금속층 상에 제3 금속층(예를 들어 스테인레스 금속층)을 증착 형성시킬 수 있다. 이 경우 상기 복수 개의 입체형 대상물(반도체 IC 패키지(100))의 입체적 표면에 증착되는 금속막(90)은 제1 금속층(예를 들어, 스테인레스(SUS) 금속층), 제2 금속층(예를 들어, 구리(Cu) 금속층) 및 제3 금속층(예를 들어, 스테인레스(SUS) 금속층)이 순차적으로 증착되어 형성된다.
이와 같이 소스 타겟(130)이 복수 개로 구성되고, 상기 복수 개의 소스 타겟(130)이 서로 다른 금속 타겟으로 구성된 경우, 특정 소스 타겟(130)만이 스퍼터링을 수행하도록 동작되고 나머지 소스 타겟은 스퍼터링을 수행하지 않는다. 즉, 어느 하나의 소스 타겟만이 동작되고 나머지 소스 타겟들은 동작되지 않도록 제어된다.
상기 어느 하나의 소스 타겟만이 스퍼터링을 수행하도록 동작하면, 상기 장착 드럼(170)이 회전됨에 따라 상기 장착 드럼(170)에 장착되는 복수 개의 입체형 대상물(반도체 IC 패키지(100))의 입체적 표면에 대해 3차원 증착을 수행할 수 있다. 즉, 상기 장착 드럼(170)에 장착되는 복수 개의 입체형 대상물(반도체 IC 패키지(100))의 입체적 표면에는 상기 스퍼터링을 수행하는 소스 타겟을 구성하는 제1 금속이 증착되어 제1 금속층이 형성된다. 예를 들어, 도 1에서 제1 소스 타겟(131)만이 동작되어 스퍼터링을 수행하고 제2 소스 타겟(133)과 제3 소스 타겟(135)은 동작되지 않으면, 상기 복수 개의 입체형 대상물(반도체 IC 패키지(100))의 입체적 표면에는 상기 제1 소스 타겟(131)을 구성하는 제1 금속이 스퍼터링되어 제1 금속층이 증착 형성된다.
상기 제1 금속층이 증착 완료되면, 상기 제1 금속층을 스퍼터링하는 소스 타겟(예를 들어 제1 소스 타겟(131))에 인접하는 다른 소스 타겟(예를 들어 제2 소스 타겟(133))만이 동작하여 스퍼터링을 수행하고 나머지 소스 타겟(예를 들어, 제1 소스 타겟(131) 및 제3 소스 타겟(135))은 동작되지 않는다. 결국 상기 복수 개의 입체형 대상물(반도체 IC 패키지(100))의 입체적 표면에는 상기 제2 소스 타겟(133)을 구성하는 제2 금속이 스퍼터링되어 제1 금속층 상에 제2 금속층이 증착 형성된다.
상기 제2 금속층이 증착 완료되면, 상기 제2 금속층을 스퍼터링하는 소스 타겟(예를 들어 제2 소스 타겟(133))에 인접하는 다른 소스 타겟(예를 들어 제3 소스 타겟(135))만이 동작하여 스퍼터링을 수행하고 나머지 소스 타겟(예를 들어, 제1 소스 타겟(131) 및 제2 소스 타겟(133))은 동작되지 않는다. 결국 상기 복수 개의 입체형 대상물(반도체 IC 패키지(100))의 입체적 표면에는 상기 제3 소스 타겟(135)을 구성하는 제3 금속이 스퍼터링되어 제2 금속층 상에 제3 금속층이 증착 형성된다.
이와 같이 복수 개의 소스 타겟(130)은 순차적으로 동작하여 각각 스퍼터링을 통해 해당 금속층을 상기 복수 개의 입체형 대상물(반도체 IC 패키지(100))의 입체적 표면에 순차 적층하여 최종적으로 상기 복수 개의 입체형 대상물(반도체 IC 패키지(100))의 입체적 표면에 복수 개의 금속층으로 구성되는 금속막(90), 구체적으로 전자파 차폐막을 형성한다.
이와 같이, 상기 소스 타겟(130)이 복수개로 구성되고, 상기 복수 개의 소스 타겟(130)이 서로 다른 금속 타겟으로 구성되는 경우, 복수 개의 소스 타겟 중, 특정 금속 타겟을 구성하는 어느 하나의 소스 타겟만이 동작되어 상기 기판 측면부에 상기 특정 금속 타겟에 해당하는 금속이 스퍼터링되도록 제어된다.
이와 같은 동작 과정에서, 상기 어느 하나의 소스 타겟(예를 들어 제1 소스 타겟(131))에 인접하는 다른 소스 타겟(예를 들어, 제2 소스 타겟(133))은 상기 어느 하나의 소스 타겟을 구성하는 금속 타겟의 스퍼터링에 의하여 오염되면 안된다. 즉, 상기 어느 하나의 소스 타겟을 구성하는 특정 금속 타겟의 금속이 인접하는 다른 소스 타겟을 구성하는 다른 금속 타겟에 증착되는 것을 방지할 필요가 있다.
이를 위하여, 도 1에 도시된 바와 같이, 본 발명에 따른 입체형 대상물 표면의 증착 장치(200)는 스퍼터링을 수행하는 소스 타겟의 금속이 인접하는 다른 소스 타겟에 증착되는 것을 방지하기 위하여 인접하는 다른 소스 타겟과 사이에 칸막이(190)를 더 포함하여 구성되는 것이 바람직하다. 즉, 본 발명에서, 상기 복수 개의 소스 타겟(130)이 서로 다른 금속 타겟으로 구성되는 경우, 스퍼터링을 수행하는 소스 타겟(130)과 인접하는 다른 소스 타겟(130) 사이에 칸막이(190)를 더 포함하여 구성된다.
상술한 각 소스 타겟, 즉 제1 소스 타겟(131), 제2 소스 타겟(133) 및 제3 소스 타겟(135)은 각각 하나의 소스 타겟으로 설명하고 있지만, 각 소스 타겟은 동일한 금속 타겟인 복수 개의 금속 타겟으로 구성될 수 있다. 즉 각 소스 타겟은 복수 개의 동일한 금속 타겟 군으로 구성할 수도 있다. 따라서, 제1 금속층을 증착하기 위하여 제1 소스 타겟을 구성하는 복수 개의 동일 금속 타겟이 스퍼터링을 수행한다.
이와 같이, 본 발명에 의하면, 소스 타겟을 복수 개로 구성하되, 모두 동일한 금속 타겟으로 구성하거나 또는 서로 다른 금속 타겟으로 구성하기 때문에, 금속막 증착 공정이 필요하는 입체형 대상물(반도체 IC 패키지)의 제조를 위한 시간, 노력 및 비용을 절감시키고, 생산 효율을 향상시킬 수 있도록 하는 장점이 발생된다.
또한, 본 발명에 의하면, 복수 개의 소스 타겟이 서로 다른 금속 타겟으로 구성되는 경우, 현재 스퍼터링을 수행하는 소스 타겟과 인접하는 다른 소스 타겟 사이에 칸막이가 배치되도록 구성하기 때문에, 인접하는 소스 타겟에 스퍼터링을 수행하는 소스 타겟의 금속이 증착되는 것을 차단하여 인접하는 소스 타겟의 오염을 방지하고 이를 통해 입체형 대상물(반도체 IC 패키지)의 증착 품질 및 효율을 향상시킬 수 있도록 하는 장점이 발생된다.
한편, 본 발명에 따른 입체형 대상물 표면의 금속막 증착 장치(200)는 상술한 복수 개의 입체형 대상물(반도체 IC 패키지(100))의 표면에 대해 금속막(90)을 증착하는 공정을 진행하기 이전에 상기 복수 개의 입체형 대상물(반도체 IC 패키지(100))의 표면에 대해 전처리를 수행할 수 있는 구성을 더 포함하는 것이 바람직하다.
증착 전의 복수 개의 입체형 대상물(반도체 IC 패키지(100))의 표면에는 미세 입자들이 묻어 있을 수 있고, 이와 같은 미세 입자를 제거하는 미세 세정을 위하여 플라즈마를 이용한 전처리 공정을 더 수행하는 것이 바람직하다. 이와 같이 플라즈마를 이용한 전처리 공정을 수행하는 것이 미세 입자에 의한 악영향을 방지할 수 있다.
또한, 본 발명에 따른 입체형 대상물 표면의 금속막 증착 장치(200)는 상기 복수 개의 입체형 대상물(반도체 IC 패키지(100))의 표면에 금속막(90)을 형성하기 위한 증착 공정 이전에, 상기 진공 챔버(110) 내에서 이온빔 처리를 통해 상기 복수 개의 입체형 대상물(반도체 IC 패키지(100))의 표면에 대한 전처리를 수행할 수 있는 이온빔 발생 수단(120)을 더 포함하여 구성되는 것이 바람직하다.
즉, 상기 복수 개의 입체형 대상물(반도체 IC 패키지(100))의 입체적 표면에 전자파 차폐막에 해당하는 금속막(90)을 부착력 및 밀착력이 좋게 증착하기 위하여, 상기 복수 개의 입체형 대상물(반도체 IC 패키지(100))의 표면에 금속막(90)을 형성하기 위한 스퍼터링을 수행하기 이전에, 상기 진공 챔버(110) 내에서 이온빔 처리를 수행한다. 상기 진공 챔버(110) 내에는 이온빔 처리를 위한 이온빔 발생 수단(120)에 해당하는 이온빔 건만 간단하게 추가하면 된다.
이와 같이, 본 발명에 의하면, 입체형 대상물(반도체 IC 패키지(100))의 표면에 금속막(전자파 차폐막) 형성을 위한 진공 챔버와 동일한 챔버 내에서 이온빔 처리를 통하여 입체형 대상물(반도체 IC 패키지(100))의 표면에 대한 전처리가 수행될 수 있도록 구성하기 때문에, 공정을 단순화시켜서 입체형 대상물(반도체 IC 패키지)의 표면의 부착력 및 밀착력을 증대시킬 수 있고, 이로 인하여 양질의 입체형 대상물(반도체 IC 패키지)을 제조하기 위한 시간, 노력 및 비용을 절감시킬 수 있도록 하며, 더 나아가 입체형 대상물(반도체 IC 패키지)의 표면에 증착되는 금속막(전자파 차폐막)이 복수의 금속층으로 형성되는 경우 동일 챔버 내에서 각 금속층에 대한 이온빔 처리를 수행할 수 있어서 금속층 간 부착력 및 밀착력 역시 더욱더 증대시킬 수 있도록 하는 장점이 발생된다.
이상에서 설명한 본 발명에 따른 입체형 대상물 표면의 금속막 증착 장치(200)는 도 5에 도시된 바와 같이, 기존 입체형 대상물 표면의 금속막 증착 방법에 비하여 패키지 측면에 대한 증착 효율을 향상시킬 수 있다. 구체적으로, 기존의 입체형 대상물의 표면에 대한 증착 방법은 도 5의 (a)에 도시된 바와 같이, 입체형 대상물의 상부면에만 금속막이 균일하게 증착될 수 있고 측면에는 증착이 거의 이루어지지 않거나 두께의 균일성이 없이 증착된다. 반면, 본 발명에 따른 입체형 대상물 표면의 금속막 증착 장치는 도 5의 (b)에 도시된 바와 같이, 장착 드럼의 회전에 따라 입체형 대상물(반도체 IC 패키지(100))의 상부면뿐만 아니라 측면에도 금속막 증착이 균일하게 이루어질 수 있도록 한다. 이와 같이, 본 발명에 따른 입체형 대상물 표면의 금속막 증착 장치(200)는 입체형 대상물(반도체 IC 패키지(100))의 입체적 표면에 대한 금속막 증착 효율을 향상시킬 수 있다.
이상에서 본 발명에 따른 실시예들이 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 범위의 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 다음의 특허청구범위에 의해서 정해져야 할 것이다.
10 : 패키지 표면 11 : 패키지 상부면
13 : 패키지 측면 15 : 패키지 하부면
30 : 기판 50 : 칩(Chip)
60 : 보호캡 70 : 입출력 패드
80 : 솔더볼(Solder Ball) 90 : 금속막
100 : 반도체 IC 패키지 110 : 진공 챔버
120 : 이온빔 발생 수단 130 : 소스 타겟
131 : 제1 소스 타겟 133 : 제2 소스 타겟
135 : 제3 소스 타겟 150 : 홀딩 슬롯
160 : 지그 170 : 장착 드럼
171 : 장착면 175 : 회전봉
180 : 접착 필름 190 : 칸막이
200 : 입체형 대상물 표면의 금속막 증착 장치
ph : 패키지 높이 ps : 패키지 사이 이격 거리
rd : 드럼 회전 방향

Claims (4)

  1. 챔버 내에 회전 가능하게 배치되고 복수의 입체형 대상물이 둘레면에 안착되어 장착되도록 하되, 상기 각 입체형 대상물의 증착될 표면이 외부로 노출된 상태로 장착되도록 하는 장착 드럼;
    상기 장착 드럼에 장착되는 상기 입체형 대상물의 표면에 스퍼터링을 통하여 금속막을 증착하는 적어도 하나의 소스 타겟을 포함하고,
    상기 장착 드럼은 복수의 장착면을 갖는 다각통 형상으로 형성되고, 상기 복수의 입체형 대상물은 상기 장착 드럼의 장착면에 안착 배치되는 지그에 장착되고,
    상기 복수의 입체형 대상물은 접착 필름을 매개하여 상기 지그에 장착되되, 상기 복수의 입체형 대상물은 상호 이격되어 상기 접착 필름 상에 부착되고,
    상기 지그는 링 프레임 형상을 가지고 상기 복수의 입체형 대상물이 부착되는 상기 접착 필름의 외곽 테두리와 부착되며,
    상기 지그의 양측 에지 부분을 고정할 수 있도록 상기 장착 드럼의 장착면에 상호 마주보도록 돌출 형성되되, 상기 지그가 측면 방향에서 상기 장착 드럼의 회전 방향에 직교하는 방향으로 슬라이딩되어 삽입 장착될 수 있도록 "ㄱ"자 형상을 가지고 상호 이격되어 마주보도록 배치되는 홀딩 슬롯을 구비하고,
    상기 접착 필름 상에 부착되는 상기 복수의 입체형 대상물 사이의 거리는 상기 복수의 입체형 대상물의 높이보다 더 크게 되도록 이격 배치되는 것을 특징으로 하는 입체형 대상물 표면의 금속막 증착 장치.
  2. 삭제
  3. 삭제
  4. 청구항 1에 있어서,
    상기 소스 타겟은 복수 개로 구성되되, 상기 복수 개의 소스 타겟은 동일한 금속 타겟으로 구성되거나 또는 서로 다른 금속 타겟으로 구성되는 것을 특징으로 하는 입체형 대상물 표면의 금속막 증착 장치.
KR1020180116744A 2018-10-01 2018-10-01 입체형 대상물 표면의 금속막 증착 장치 Active KR102399748B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020180116744A KR102399748B1 (ko) 2018-10-01 2018-10-01 입체형 대상물 표면의 금속막 증착 장치
US16/563,934 US11255014B2 (en) 2018-10-01 2019-09-09 Apparatus for depositing metal film on surface of three-dimensional object
JP2019174148A JP6949381B2 (ja) 2018-10-01 2019-09-25 立体状対象物表面の金属膜蒸着装置
EP19199929.1A EP3633064B1 (en) 2018-10-01 2019-09-26 Apparatus for depositing metal film on surface of three-dimensional object
CN201910917037.3A CN110965029B (zh) 2018-10-01 2019-09-26 用于在三维物体的表面上沉积金属膜的设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180116744A KR102399748B1 (ko) 2018-10-01 2018-10-01 입체형 대상물 표면의 금속막 증착 장치

Publications (2)

Publication Number Publication Date
KR20200037489A KR20200037489A (ko) 2020-04-09
KR102399748B1 true KR102399748B1 (ko) 2022-05-19

Family

ID=68072172

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180116744A Active KR102399748B1 (ko) 2018-10-01 2018-10-01 입체형 대상물 표면의 금속막 증착 장치

Country Status (5)

Country Link
US (1) US11255014B2 (ko)
EP (1) EP3633064B1 (ko)
JP (1) JP6949381B2 (ko)
KR (1) KR102399748B1 (ko)
CN (1) CN110965029B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI876706B (zh) * 2023-11-27 2025-03-11 江蘇智芯達科技有限公司 半導體封裝的電磁波遮罩膜蒸鍍裝置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101800197B1 (ko) * 2016-05-18 2017-11-22 (주)에스엔텍 증착 챔버 외부로 배출될 수 있는 이너 쉴드와 무게추를 갖는 증착 챔버 장치
KR101813676B1 (ko) * 2016-10-07 2017-12-29 (주) 씨앤아이테크놀로지 반사방지막 형성 장치 및 방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100252059B1 (ko) 1998-01-12 2000-04-15 윤종용 이온화된 박막형성물질을 이용한 스퍼터링 방법
US6409859B1 (en) * 1998-06-30 2002-06-25 Amerasia International Technology, Inc. Method of making a laminated adhesive lid, as for an Electronic device
JP2000017457A (ja) * 1998-07-03 2000-01-18 Shincron:Kk 薄膜形成装置および薄膜形成方法
ATE445028T1 (de) * 2001-02-07 2009-10-15 Asahi Glass Co Ltd Verfahren zur herstellung eines sputterfilms
JP2006299362A (ja) * 2005-04-22 2006-11-02 Optrex Corp スパッタ成膜装置
US7498664B2 (en) * 2005-12-14 2009-03-03 Lsi Corporation Semiconductor package having increased resistance to electrostatic discharge
JP2008095158A (ja) * 2006-10-13 2008-04-24 Matsushita Electric Ind Co Ltd スパッタ成膜装置及びスパッタ成膜方法
CN101855382B (zh) * 2007-11-13 2013-03-13 荏原优莱特科技股份有限公司 对三维形状的工件进行的溅镀成膜方法及用于该方法的装置
CN102194769A (zh) * 2010-03-11 2011-09-21 国碁电子(中山)有限公司 芯片封装结构及方法
KR20120033108A (ko) * 2010-09-29 2012-04-06 주식회사 그린텍 스퍼터링 타겟 및 이를 이용하여 형성된 정전기 방지용 박막
JP2013080990A (ja) * 2011-09-30 2013-05-02 Seiko Instruments Inc 圧電振動片の製造方法、圧電振動片の製造装置、圧電振動子、発振器、電子機器および電波時計
US20140131198A1 (en) * 2012-11-09 2014-05-15 Tsmc Solar Ltd. Solar cell formation apparatus and method
US10424468B2 (en) * 2014-07-09 2019-09-24 Soleras Advanced Coatings Bvba Sputter device with moving target
US9461001B1 (en) * 2015-07-22 2016-10-04 Advanced Semiconductor Engineering, Inc. Semiconductor device package integrated with coil for wireless charging and electromagnetic interference shielding, and method of manufacturing the same
KR101728401B1 (ko) * 2015-08-19 2017-04-19 (주)에스엔텍 공정 온도 조절이 가능한 증착 방법
US20180274085A1 (en) * 2015-09-02 2018-09-27 Ulvac, Inc. Workpiece holding body and film-forming apparatus
WO2017070488A1 (en) * 2015-10-22 2017-04-27 Richard Devito Deposition system with integrated cooling on a rotating drum
KR101674322B1 (ko) * 2015-11-18 2016-11-08 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
JP6966227B2 (ja) * 2016-06-28 2021-11-10 芝浦メカトロニクス株式会社 成膜装置、成膜製品の製造方法及び電子部品の製造方法
TW201827633A (zh) * 2016-09-27 2018-08-01 美商康寧公司 用於減少電弧之濺射的裝置及方法
JP7039224B2 (ja) * 2016-10-13 2022-03-22 芝浦メカトロニクス株式会社 電子部品の製造装置及び電子部品の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101800197B1 (ko) * 2016-05-18 2017-11-22 (주)에스엔텍 증착 챔버 외부로 배출될 수 있는 이너 쉴드와 무게추를 갖는 증착 챔버 장치
KR101813676B1 (ko) * 2016-10-07 2017-12-29 (주) 씨앤아이테크놀로지 반사방지막 형성 장치 및 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI876706B (zh) * 2023-11-27 2025-03-11 江蘇智芯達科技有限公司 半導體封裝的電磁波遮罩膜蒸鍍裝置

Also Published As

Publication number Publication date
EP3633064B1 (en) 2025-07-09
CN110965029A (zh) 2020-04-07
EP3633064A2 (en) 2020-04-08
US20200102646A1 (en) 2020-04-02
JP2020056102A (ja) 2020-04-09
KR20200037489A (ko) 2020-04-09
CN110965029B (zh) 2022-04-01
EP3633064A3 (en) 2020-07-22
US11255014B2 (en) 2022-02-22
JP6949381B2 (ja) 2021-10-13

Similar Documents

Publication Publication Date Title
US10115617B2 (en) System architecture for vacuum processing
EP3108030B1 (en) System and method for bi-facial processing of substrates
US6214127B1 (en) Methods of processing electronic device workpieces and methods of positioning electronic device workpieces within a workpiece carrier
US10964509B2 (en) Substrate side-deposition apparatus
KR102269997B1 (ko) 성막 장치, 성막 시스템 및 성막 방법
KR101479251B1 (ko) 반도체 패키지의 전자파 차폐를 위한 스퍼터링 장치 및 이를 포함한 인라인 스퍼터링 증착 시스템
JP2009224231A (ja) 有機ｅｌ製造装置及び有機ｅｌ製造方法
TWI645502B (zh) 電子構件的製造方法及處理系統
KR102399748B1 (ko) 입체형 대상물 표면의 금속막 증착 장치
CN101431004A (zh) 用于处理衬底的处理装置和方法
JP6745136B2 (ja) 電子部品の製造方法および処理システム
KR20210003369A (ko) Ｕｖ 반응성 접착층이 포함된 캐리어 필름을 이용한 소자의 공정처리 수행 방법
KR102168405B1 (ko) 듀얼형 솔더볼 플레이스먼트 시스템
KR20240063349A (ko) 반도체 패키지의 전자파 차폐막 회전 증착 장치
KR102396555B1 (ko) 증착 부착력이 개선된 기판 측면부 증착 장치
JP6758508B2 (ja) 基板処理方法及び基板処理システム
KR200491700Y1 (ko) 택 타임 단축을 위한 기판 플립 수단 및 그 운용시스템
KR102286549B1 (ko) 듀얼형 솔더볼 플레이스먼트 시스템
TWI876706B (zh) 半導體封裝的電磁波遮罩膜蒸鍍裝置
KR102278278B1 (ko) 듀얼형 솔더볼 플레이스먼트 시스템용 볼툴
CN120041787A (zh) 半导体封装的电磁波屏蔽膜蒸镀装置
TW202521728A (zh) 半導體封裝的電磁波遮罩膜蒸鍍裝置
TW202308004A (zh) 半導體封裝設備
KR20160059268A (ko) 기판처리장치
JP2007197749A (ja) マルチターゲットスパッタリング装置

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20181001

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20200401

Patent event code: PE09021S01D

PG1501 Laying open of application
AMND Amendment
E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20200702

Patent event code: PE09021S02D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20210128

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20200702

Comment text: Final Notice of Reason for Refusal

Patent event code: PE06011S02I

Patent event date: 20200401

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

X091 Application refused [patent]
AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20210128

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20210104

Comment text: Amendment to Specification, etc.

Patent event code: PX09012R01I

Patent event date: 20200601

Comment text: Amendment to Specification, etc.

PX0601 Decision of rejection after re-examination

Comment text: Decision to Refuse Application

Patent event code: PX06014S01D

Patent event date: 20210408

Comment text: Amendment to Specification, etc.

Patent event code: PX06012R01I

Patent event date: 20210330

Comment text: Decision to Refuse Application

Patent event code: PX06011S01I

Patent event date: 20210128

Comment text: Amendment to Specification, etc.

Patent event code: PX06012R01I

Patent event date: 20210104

Comment text: Final Notice of Reason for Refusal

Patent event code: PX06013S02I

Patent event date: 20200702

Comment text: Amendment to Specification, etc.

Patent event code: PX06012R01I

Patent event date: 20200601

Comment text: Notification of reason for refusal

Patent event code: PX06013S01I

Patent event date: 20200401

X601 Decision of rejection after re-examination
J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20210510

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20210408

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Patent event date: 20210128

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Appeal identifier: 2021101001180

Request date: 20210510

J301 Trial decision

Free format text: TRIAL NUMBER: 2021101001180; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20210510

Effective date: 20220428

PJ1301 Trial decision

Patent event code: PJ13011S01D

Patent event date: 20220428

Comment text: Trial Decision on Objection to Decision on Refusal

Appeal kind category: Appeal against decision to decline refusal

Request date: 20210510

Decision date: 20220428

Appeal identifier: 2021101001180

PS0901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
PS0701 Decision of registration after remand of revocation

Patent event date: 20220512

Patent event code: PS07012S01D

Comment text: Decision to Grant Registration

Patent event date: 20220428

Patent event code: PS07011S01I

Comment text: Notice of Trial Decision (Remand of Revocation)

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20220516

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20220516

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20250429

Start annual number: 4

End annual number: 4