[go: up one dir, main page]

KR101933778B1 - 질화 갈륨 기판의 제조 방법 - Google Patents

질화 갈륨 기판의 제조 방법 Download PDF

Info

Publication number
KR101933778B1
KR101933778B1 KR1020170010707A KR20170010707A KR101933778B1 KR 101933778 B1 KR101933778 B1 KR 101933778B1 KR 1020170010707 A KR1020170010707 A KR 1020170010707A KR 20170010707 A KR20170010707 A KR 20170010707A KR 101933778 B1 KR101933778 B1 KR 101933778B1
Authority
KR
South Korea
Prior art keywords
gallium nitride
polar
substrate
mask pattern
polar gallium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020170010707A
Other languages
English (en)
Other versions
KR20180086806A (ko
Inventor
김진교
장동수
주미연
김화섭
김동회
Original Assignee
경희대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 경희대학교 산학협력단 filed Critical 경희대학교 산학협력단
Priority to KR1020170010707A priority Critical patent/KR101933778B1/ko
Priority to PCT/KR2017/001441 priority patent/WO2018135688A1/ko
Publication of KR20180086806A publication Critical patent/KR20180086806A/ko
Application granted granted Critical
Publication of KR101933778B1 publication Critical patent/KR101933778B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 질화 갈륨 기판 제조 방법을 개시한다. 본 발명의 실시예에 따른 질화 갈륨 기판 제조 방법은 성장 기판 상에 적어도 하나의 윈도우 영역 및 돌출 영역을 포함하는 마스크 패턴을 형성하는 단계; 상기 성장 기판 상에 질화 갈륨(GaN; gallium nitride)을 에피택셜 측면 오버그로스(ELOG; epitaxial lateral overgrowth)시켜, N-극성 질화 갈륨 및 Ga-극성 질화 갈륨을 포함하는 질화 갈륨을 형성하는 단계; 상기 N-극성 질화 갈륨을 선택적으로 식각하는 단계; 및 상기 마스크 패턴을 제거하는 단계를 포함하는 것을 특징으로 한다.

Description

질화 갈륨 기판의 제조 방법{METHOD FOR MANUFACTURING A GALLIUM NITRIDE SUBSTRATE}
본 발명의 실시예들은 에피택셜 측면 오버그로스(ELOG; epitaxial lateral overgrowth) 및 선택적 식각을 이용한 질화 갈륨 기판의 제조 방법에 관한 것이다.
최근, 질화 갈륨(GaN)과 같은 Ⅲ-Ⅴ족 질화물 반도체는, 우수한 물리적, 화학적 특성으로 인해 발광 다이오드(LED), 레이저 다이오드(LD), 태양 전지, 광전자장치, 레이저 다이오드, 고-주파수 마이크로 전자장치와 같은 반도체 광소자의 핵심 소재로 각광을 받고 있다. Ⅲ-Ⅴ족 질화물 반도체는 통상 AlxInyGa1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 이루어져있다. 이러한 질화물 반도체 광소자는 핸드폰의 백라이트(backlight)나 키패드, 전광판, 조명 장치와 같은 각종 제품의 광원으로 응용되고 있다.
그러나, 질화 갈륨(GaN)은 실리콘(Si)과 달리 잉곳 제작이 거의 불가능하기 때문에 단결정 기판 제작에 큰 어려움이 있다. 따라서, 질화 갈륨은 사파이어 기판, 실리콘 카바이드 기판 또는 실리콘 기판에 질화 갈륨 후막을 이종 에피텍시얼에 의해 성장시킨 후, 기판을 분리하여 질화 갈륨을 제조하였다.
그러나, 상기와 같이 질화 갈륨을 형성하는 방법은 층들 사이에 격자 짝을 잘못 짓기 때문에 팽팽하게 되거나 완화되고, 이로 인해 탈구의 가능성이 매우 높게 되어 디바이스의 수명 단축과 함께 실행의 한계를 가져오게 되는 문제점이 있었다.
또한, 질화 갈륨을 고품질로 제조하는 것은 고품질의 벌크 결정 및/또는 이들 물질들의 결정 성질에 정합되는 적합한 성장 기판이 없기 때문에 질화 갈륨의 결정 성질들과 근접하게 정합되지 않는 성장 기판은 수용하기 어려운 밀도의 결함들과 전위들로 이어질 수 있다(질화 갈륨에 있어서, 특히 성장 기판과 GaN 사이의 계면에서 비롯되는 관통 전위(TD: threading dislocation)).
또한, 질화 갈륨을 분리하는 기술로 주로 레이저 리프트 오프(LLO; Laser Lift Off) 방식 또는 화학적 리프트 오프(CLO; Chemical Lift Off) 방식을 사용하였다.
그러나, 레이저 리프트 오프(LLO; Laser Lift Off) 방식은 레이저로 기판과 후막 사이 계면을 녹여서 분리하는 기술로 분리 과정에서 결함 발생율이 높고, 비용이 많이 발생하는 문제점이 있고, 화학적 리프트 오프(CLO; Chemical Lift Off) 방식은 비교적 저렴하고 분리 과정에서 추가적인 결함 발생률이 낮으나, 화학적으로 식각 가능한 희생층(sacrificial layer)이 필요하기 때문에, 희생층 상에 성장된 질화 갈륨의 결정성이 상대적으로 낮다는 문제점이 있었다.
한국등록특허 제10-1355086호, "나노 필러 구조를 이용한 반극성 질화물층의 제조방법 " 미국등록특허 제7,462,893호, "Method of fabricating GaN" 유럽등록특허 제0966047호, "GaN single crystal substrate and method of producing same"
Chu-Young Cho, Growth and separation of high quality GaN epilayer from sapphire substrate by lateral epitaxial overgrowth and wet chemical etching, 2010 Seohwi Woo, Novel in-situ self-separation of a 2 in. free-standing m-plane GaN wafer from m-plane sapphire substrate by HCl chemical reaction etching in hydride vapor-phase epitaxy, 2016
본 발명의 실시예들의 목적은 질화 갈륨(GaN;gallium nitride)을 에피택셜 측면 오버그로스(ELOG)시켜, N-극성 질화 갈륨과 Ga-극성 질화 갈륨을 선택적으로 성장시킨 후, 선택적으로 N-극성 질화 갈륨을 제거하는 공정을 이용하여 고품질의 프리-스탠딩(free-standing) 질화 갈륨 기판 및 고품질의 질화 갈륨 템플릿(template) 기판을 제조하기 위한 것이다.
본 발명의 실시예들의 목적은 질화 갈륨(GaN;gallium nitride)을 에피택셜 측면 오버그로스(ELOG)시켜, N-극성 질화 갈륨과 Ga-극성 질화 갈륨을 선택적으로 성장시킨 후, 선택적으로 N-극성 질화 갈륨을 제거하는 공정을 이용하여, 질화 갈륨 기판의 결함 비율을 감소시키기 위한 것이다.
본 발명의 실시예들의 목적은 희생층이 필요 없는 화학적 식각을 이용하여 질화 갈륨으로부터 성장 기판을 제거하여, 성장 기판 제거 공정으로 인한 질화 갈륨 기판의 손상을 감소시켜, 고품질의 질화 갈륨 기판의 특성을 유지시키기 위한 것이다.
본 발명의 일 실시예에 따른 질화 갈륨 기판 제조 방법은 성장 기판 상에 적어도 하나의 윈도우 영역 및 돌출 영역을 포함하는 마스크 패턴을 형성하는 단계; 상기 성장 기판 상에 질화 갈륨(GaN;gallium nitride)을 에피택셜 측면 오버그로스(ELOG; epitaxial lateral overgrowth)시켜, N-극성 질화 갈륨 및 Ga-극성 질화 갈륨을 포함하는 질화 갈륨을 형성하는 단계; 상기 N-극성 질화 갈륨을 선택적으로 식각하는 단계; 및 상기 마스크 패턴을 제거하는 단계를 포함한다.
상기 윈도우 영역 상에서는 상기 N-극성 질화 갈륨만 성장되도록 하고, 상기 돌출 영역 상에서는 상기 Ga-극성 질화 갈륨만 성장되거나, 상기 N-극성 질화 갈륨 및 상기 Ga-극성 질화 갈륨이 혼재되어 성장될 수 있다.
상기 N-극성 질화 갈륨을 선택적으로 식각하는 상기 단계는, 상기 Ga-극성 질화 갈륨을 측면 성장시키는 단계를 포함할 수 있다.
상기 N-극성 질화 갈륨을 선택적으로 식각하는 단계는, 수산화 칼륨(KOH; potassium hydroxide)을 사용할 수 있다.
상기 성장 기판은 사파이어(sapphire), 갈륨 비소(GaAs; gallium arsenide), 스피넬(spinel), 실리콘(Si; silicon), 인화 인듐(InP; indium phosphide) 또는 실리콘 카바이드(SiC; silicon carbide)일 수 있다.
상기 마스크 패턴은 실리콘 산화물(SiO2; silicon oxide), 실리콘 질화물(SiNx; silicon nitride) 또는 실리콘 산질화물(SiON; silicon oxynitride)일 수 있다.
본 발명의 다른 실시예에 따른 질화 갈륨 기판 제조 방법은 성장 기판 상에 적어도 하나의 윈도우 영역 및 돌출 영역을 포함하는 마스크 패턴을 형성하는 단계; 상기 성장 기판 상에 질화 갈륨(GaN;gallium nitride)을 에피택셜 측면 오버그로스(ELOG; epitaxial lateral overgrowth)시켜, N-극성 질화 갈륨 및 Ga-극성 질화 갈륨을 포함하는 질화 갈륨을 형성하는 단계; 상기 N-극성 질화 갈륨을 선택적으로 식각하는 단계; 상기 마스크 패턴을 제거하는 단계; 상기 Ga-극성 질화 갈륨을 포함하는 프리-스탠딩(free-standing) 질화 갈륨을 비정질 박막이 증착된 임시 기판 상에 부착시키는 단계 및 상기 비정질 박막이 증착된 임시 기판 상에 부착된 상기 프리-스탠딩(free-standing) 질화 갈륨을 측면 성장시키는 단계를 포함한다.
본 발명의 일 실시예에 따른 질화 갈륨 템플릿(template) 기판 제조 방법은 성장 기판 상에 적어도 하나의 윈도우 영역 및 돌출 영역을 포함하는 마스크 패턴을 형성하는 단계; 상기 성장 기판 상에 질화 갈륨(GaN;gallium nitride)을 에피택셜 측면 오버그로스(ELOG; epitaxial lateral overgrowth)시켜, N-극성 질화 갈륨 및 Ga-극성 질화 갈륨을 포함하는 질화 갈륨을 형성하는 단계; 및 상기 N-극성 질화 갈륨을 선택적으로 식각하는 단계를 포함한다.
본 발명의 실시예들에 따른 질화 갈륨 기판 제조 방법은 질화 갈륨(GaN;gallium nitride)을 에피택셜 측면 오버그로스(ELOG)시켜, N-극성 질화 갈륨과 Ga-극성 질화 갈륨을 선택적으로 성장시킨 후, 선택적으로 N-극성 질화 갈륨을 제거하는 공정을 이용하여 질화 갈륨 기판을 제조함으로써, 고품질의 프리-스탠딩(free-standing) 질화 갈륨 기판을 제조할 수 있다.
본 발명의 실시예들에 따른 질화 갈륨 기판 제조 방법은 질화 갈륨(GaN;gallium nitride)을 에피택셜 측면 오버그로스(ELOG)시켜, N-극성 질화 갈륨과 Ga-극성 질화 갈륨을 선택적으로 성장시킨 후, 선택적으로 N-극성 질화 갈륨을 제거하는 공정을 이용함으로써, 질화 갈륨 기판의 결함 비율을 감소시킬 수 있다.
본 발명의 실시예들에 따른 질화 갈륨 기판 제조 방법은 희생층이 필요 없는 화학적 식각을 이용하여 질화 갈륨으로부터 성장 기판을 제거함으로써, 성장 기판 제거 공정으로 인한 질화 갈륨 기판의 손상을 감소시켜, 고품질의 질화 갈륨 기판의 특성을 유지시킬 수 있다.
도 1은 질화 갈륨의 N-극성 및 Ga-극성을 도시한 도면이다.
도 2a 내지 도 2f는 본 발명의 일 실시예에 따른 질화 갈륨 기판의 제조 방법을 도시한 단면도이다.
도 3은 본 발명의 일 실시예에 따른 질화 갈륨 기판 제조 방법에서, 성장 기판 및 마스크 패턴 상에 형성된 Ga-극성 질화 갈륨을 도시한 평면도이다.
도 4a 내지 도 4h는 본 발명의 다른 실시예에 따른 질화 갈륨 기판 제조 방법을 도시한 단면도 이다.
도 5는 본 발명의 다른 실시예에 따른 질화 갈륨 기판 제조 방법에서, 성장 기판 및 마스크 패턴을 제거한 후의 Ga-극성 질화 갈륨을 도시한 평면도이다.
이하에서, 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나, 이러한 실시예들에 의해 권리범위가 제한되거나 한정되는 것은 아니다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
아래 설명에서 사용되는 용어는, 연관되는 기술 분야에서 일반적이고 보편적인 것으로 선택되었으나, 기술의 발달 및/또는 변화, 관례, 기술자의 선호 등에 따라 다른 용어가 있을 수 있다. 따라서, 아래 설명에서 사용되는 용어는 기술적 사상을 한정하는 것으로 이해되어서는 안 되며, 실시예들을 설명하기 위한 예시적 용어로 이해되어야 한다.
또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 설명 부분에서 상세한 그 의미를 기재할 것이다. 따라서 아래 설명에서 사용되는 용어는 단순한 용어의 명칭이 아닌 그 용어가 가지는 의미와 명세서 전반에 걸친 내용을 토대로 이해되어야 한다.
한편, 제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 구성 요소들은 용어들에 의하여 한정되지 않는다. 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다.
또한, 막, 층, 영역, 구성 요청 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 층, 양역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도 1은 질화 갈륨의 N-극성 및 Ga-극성을 도시한 도면이다.
질화 갈륨은 우수한 물리적, 화학적 특성으로 인해 다양한 광소자의 핵심 소재로 사용되고 있다. 질화 갈륨은 사파이어, 실리콘 카바이드 또는 실리콘 같은 성장 기판 상에 이종 에피텍시얼에 의해 성장시켜 사용된다.
질화 갈륨을 성장시키기 위해서는 결정 품질에 유의하여야 한다. 특히, 결정 품질은 에피택셜 측면 오버그로스(ELOG; epitaxial lateral overgrowth)를 활용함으로써 개선될 수도 있다.
에피택셜 측면 오버그로스(ELOG; epitaxial lateral overgrowth)는 기판으로부터 수직 방향으로 질화 갈륨이 성장될뿐만 아니라 마스킹 패턴 위로도 측면 방향으로 성장될 수 있다.
또한, 질화 갈륨은 결함뿐만 아니라, 특히, 중요한 결정 성질로 "결정 극성(crystal polarity)"이 있다.
도 1을 참조하면, 갈륨(Ga) 원자들은 큰 회색 구로 도시되고, 질소(N) 원자들은 작은 흑색 구로 도시된다.
도 1에 도시된 바와 같이, 질화 갈륨에서(예; 우르짜이트(wurtzite) 질화 갈륨) 각 갈륨 원자는 네 개의 질소 원자들에 사면체적으로 배위된다.
질화 갈륨은 방향에 따라, Ga-극성(+c; 10) 및 N-극성(-c; 20)으로 구분될 수 있다. 여기서 레이블 c는 에피택시 막의 평면에 대하여 수평한 결정 평면을 가리킨다.
질화 갈륨의 극성은 표면 성질은 아니나, 질화 갈륨의 벌크 성질에 지대한 영향을 미치는 점에 유의하는 것이 중요하고, 극성에 따라 상이한 성질이 발현될 수 있다. 따라서, 에피택시 질화 갈륨 성장층의 극성 특성을 활용하여 소자를 제작할 수 있다.
본 발명에서는 Ga-극성(+c; 10) 질화 갈륨 및 N-극성(-c; 20) 질화 갈륨을 선택적으로 성장시키고, 그 중 N-극성(-c; 20) 부분의 질화 갈륨만을 선택적으로 제거함으로써, 고품질의 프리-스탠딩(free-standing) 질화 갈륨 기판 혹은 고품질의 질화갈륨 템플릿(template) 기판을 제조할 수 있다.
이하에서는, 도 2a 내지 도 2f를 참조하여 본 발명의 일 실시예에 따른 질화 갈륨 기판을 제조하는 기술에 대해 설명하기로 한다.
도 2a 내지 도 2f는 본 발명의 일 실시예에 따른 질화 갈륨 기판의 제조 방법을 도시한 단면도이다.
본 발명의 일 실시예에 따른 질화 갈륨 기판의 제조 방법은 질화 갈륨(GaN;gallium nitride)을 에피택셜 측면 오버그로스(ELOG; epitaxial lateral overgrowth)시켜, N-극성 질화 갈륨(131) 및 Ga-극성 질화 갈륨(132)을 포함하는 질화 갈륨(130)을 형성시킨다. 이후, 식각을 이용하여 N-극성 질화 갈륨(131)만 선택적으로 제거함으로써, 고품질의 프리-스탠딩(free-standing) 질화 갈륨 기판을 제조할 수 있다.
또한, 본 발명의 일 실시예에 따른 질화 갈륨 기판의 제조 방법의 N-극성 질화 갈륨(131)을 선택적으로 식각하는 단계는 Ga-극성 질화 갈륨(132)을 측면 성장시키는 단계를 포함할 수 있다.
또한, 본 발명의 일 실시예에 따른 질화 갈륨 기판의 제조 방법은 윈도우 영역(121) 상에는 N-극성 방향으로 성장된 질화 갈륨(이하, 'N-극성 질화 갈륨'라고 함)이 형성될 수 있고, 돌출 영역(122) 상에는 Ga-극성 방향으로 성장된 질화 갈륨(이하, 'Ga-극성 질화 갈륨'라고 함)이 성장될 수 있다.
도 2a는 성장 기판 상에 적어도 하나의 윈도우 영역 및 돌출 영역을 포함하는 마스크 패턴이 형성된 단면도이다.
마스크 패턴(120)은 성장 기판(110) 상에 증착 공정 또는 용액 공정을 이용하여 마스크층을 형성한 다음, 포토리소그래피 공정들을 이용하여 패터닝될 수 있다.
마스크 패턴(120)은 패터닝 공정에 의해 윈도우 영역(121) 및 돌출 영역(122)을 포함할 수 있고, 후에 질화 갈륨은 마스크 패턴(120)의 윈도우 영역(121)을 통하여 성장될 수 있다.
마스크 패턴(120)에 형성된 윈도우 영역(121) 또는 돌출 영역(122)은 도트 형상, 직사각형 형상, 타원형 형상 또는 스트라이프 형상을 가질 수 있으나, 이에 한정되는 것은 아니다.
성장 기판(110)은 사파이어(sapphire), 갈륨 비소(GaAs; gallium arsenide), 스피넬(spinel), 실리콘(Si; silicon), 인화 인듐(InP; indium phosphide) 및 실리콘 카바이드(SiC; silicon carbide) 중 적어도 어느 하나일 수 있고, 바람직하게는 사파이어가 사용될 수 있다.
마스크 패턴(120)은 실리콘 산화물(SiO2; silicon oxide), 실리콘 질화물(SiNx; silicon nitride) 및 실리콘 산질화물(SiON; silicon oxynitride) 중 적어도 어느 하나를 포함할 수 있고, 바람직하게는 실리콘 산화물이 사용될 수 있다.
도 2b 및 도 2c는 성장 기판 상에 질화 갈륨을 에피택셜 측면 오버그로스(ELOG)시켜, N-극성 질화 갈륨 및 Ga-극성 질화 갈륨을 포함하는 질화 갈륨이 형성된 단면도이다.
N-극성 질화 갈륨(131) 및 Ga-극성 질화 갈륨(132)을 포함하는 질화 갈륨(130)은 에피택셜 측면 오버그로스(ELOG) 방법으로 성장된다.
에피택셜 측면 오버그로스(ELOG)는 성장 기판(110)으로부터 수직 방향으로뿐만 아니라 마스크 패턴(120) 상부의 측면 방향으로도 질화 갈륨(130)이 성장될 수 있다.
먼저, 도 2b에서와 같이, 질화 갈륨(130)이 마스크 패턴(120)의 윈도우 영역(121)을 통하여 수직 성장된다. 이후, 성장의 마지막 단계에서, 마스크 패턴(120)의 돌출 영역(122)의 측방향으로 연장되어 질화 갈륨(130)이 성장될 수 있다.
이로 인해, 측방향으로 성장되는 질화 갈륨(130)은 일정 시간이 지난 후, 수직 성장된 질화 갈륨(130)이 병합되어 도 2c에서와 같이, 성장 기판(110) 및 마스크 패턴(120) 상부 표면에 전체적으로 성장된 질화 갈륨(130)이 형성될 수 있다.
성장된 질화 갈륨(130)은 마스크 패턴(120)의 윈도우 영역(121) 상에 성장된 N-극성 질화 갈륨(131) 및 마스크 패턴(120)의 돌출 영역(122) 상에 성장된 Ga-극성 질화 갈륨(132)을 포함할 수 있다.
또한, 윈도우 영역(121) 상에서는 N-극성 질화 갈륨(131)만 성장되도록 하고, 돌출 영역(122) 상에서는 Ga-극성 질화 갈륨(132)만 성장되거나, N-극성 질화 갈륨(131) 및 Ga-극성 질화 갈륨(132)이 혼재되어 성장될 수 있다.
윈도우 영역(121) 및 돌출 영역(122)을 포함하는 마스크 패턴(120) 상에 질화 갈륨(130)을 에피택셜 측면 오버그로스(ELOG)시킬 때, 일반적으로 전 영역에서 N-극성 질화 갈륨(131) 혹은 Ga-극성 질화 갈륨(132) 한 종류만이 전 영역에 걸쳐 성장되게 된다.
그러나, 본 발명의 실시예에 따른 질화 갈륨 기판 제조 방법은 윈도우 영역(121) 및 돌출 영역(122)을 포함하는 마스크 패턴(120) 상에 질화 갈륨(130)을 에피택셜 측면 오버그로스(ELOG)시킬 때, 특정 조건을 사용함으로써, 윈도우 영역(121) 상부에는 N-극성 질화 갈륨(131)만 성장되고, 돌출 영역(122) 상부에는 Ga-극성 질화 갈륨(132)만 성장되는 극성 반전(polarity inversion) 특성을 가질 수 있다.
질화 갈륨(130)의 각 갈륨 원자는 네 개의 질소 원자들에 사면체적으로 배위되고, 방향에 따라 Ga-극성 질화 갈륨(132) 특성 및 N-극성 질화 갈륨(131) 특성을 가진다.
또한, 윈도우 영역(121) 상에 성장된 N-극성 질화 갈륨(131)은 돌출 영역(122) 상에 성장된 Ga-극성 질화 갈륨(132)보다 결함(defect) 비율이 높은 결함 영역일 수 있다. 따라서, N-극성 질화 갈륨(131)보다 Ga-극성 질화 갈륨(132)를 사용하는 것이 더욱 바람직하다.
도 2d는 N-극성 질화 갈륨이 선택적으로 식각된 단면도이다.
질화 갈륨은 극성에 따라 식각 속도에서 차이를 나타낼 수 있다. Ga-극성 질화 갈륨(132)은 상대적으로 수산화 칼륨(KOH)에 대해 식각 내성을 갖는 반면, N-극성 질화 갈륨(131)은 수산화 칼륨(KOH)에 쉽게 식각되는 특성을 갖는다.
N-극성 질화 갈륨(131)은 수산화 칼륨(KOH; potassium hydroxide)을 이용한 습식 식각으로 제거될 수 있다.
실시예에 따라서는, N-극성 질화 갈륨(131)은 추가적인 마스크를 사용하는 건식 식각 방법으로 식각될 수 있고, 건식 식각 방법은 RIE(Reactive Ion Etching), ECR(Electron Cyclotron Resonance) 또는 ICP(Inductively Coupled Plasma)일 수 있다.
따라서, 본 발명의 일 실시예에 따른 질화 갈륨 기판 제조 방법은 수산화 칼륨(KOH)을 이용한 화학적 식각만으로 추가적인 마스크 사용 없이도 선택적으로 N-극성 질화 갈륨(131)을 용이하게 제거할 수 있다.
따라서, 본 발명의 일 실시예에 따른 질화 갈륨 기판 제조 방법은 N-극성 질화 갈륨(131)만 선택적으로 제거하여 성장 기판(110) 상에 상대적으로 결함이 적은 Ga-극성 질화 갈륨(132)만 남게 된다.
도 2e는 Ga-극성 질화 갈륨을 측면 성장된 단면도이다.
본 발명의 일 실시예에 따른 질화 갈륨 기판 제조 방법은 실시예에 따라, 마스크 패턴(120) 상에 Ga-극성 질화 갈륨(132)을 측면 성장시키는 단계를 진행할 수 도 있다.
마스크 패턴(120) 상에 Ga-극성 질화 갈륨(132)을 측면 성장시킴으로써, 질화 갈륨 기판(133)이 형성된다.
마스크 패턴(120) 상에 측면 성장되는 Ga-극성 질화 갈륨(132)은 성장 기판(110)에 접촉되지 않는다. 즉, 수직방향보다 수평방향으로 성장이 훨씬 빠르게 되도록하면 Ga-극성 질화 갈륨(132)은 하부 방향으로는 매우 느리거나 거의 성장되지 않기 때문에, Ga-극성 질화 갈륨(132)은 성장 기판(110)과 닿지 않도록(G) 형성될 수 있다.
도 2f는 마스크 패턴이 제거된 질화 갈륨 기판 단면도이다.
본 발명의 일 실시예에 따른 질화 갈륨 기판(133) 제조 방법은 마스크 패턴(120) 상에 Ga-극성 질화 갈륨(132)을 측면 성장시키는 단계를 진행하지 않으면, 오프닝 영역(121)이 노출된 질화 갈륨 기판이 제조될 수 있고, 마스크 패턴(120) 상에 Ga-극성 질화 갈륨(132)을 측면 성장시키는 단계를 진행하면, 노출 영역이 없는 도 2f와 같은 판 형태의 질화 갈륨 기판(133)이 제조될 수 있다.
마스크 패턴(120)은 화학적 식각을 통하여 제거될 수 있고, 플루오르화 수소산(HF) 및 버퍼 옥사이드 에천트(Buffered Oxide Etchant) 중 어느 하나 또는 이들 하나 이상의 조합에 의한 혼합 용액인 것을 이용한 습식 식각에 의해 진행될 수 있으며, 바람직하게는 플루오르화 수소산(HF)이 사용될 수 있다.
본 발명의 일 실시예에 따른 질화 갈륨 기판(133) 제조 방법은 희생층이 필요 없는 화학적 식각을 이용하여 질화 갈륨 기판(133)을 기판으로부터 제거함으로써, 성장 기판(110) 제거 공정으로 인한 질화 갈륨 기판(133)의 손상을 감소시켜, 고품질의 질화 갈륨 기판(133) 특성을 유지시킬 수 있다.
따라서, 본 발명의 일 실시예에 따른 질화 갈륨 기판(133) 제조 방법은 고품질의 프리-스탠딩(free-standing) 질화 갈륨 기판을 제조할 수 있다.
질화 갈륨 기판(133)은 성장 기판(110)이 배치되었던 면인 제1 면 및 제1 면과 대향되는 제2 면을 포함할 수 있다.
질화 갈륨 기판(133) 수득 시, 상부에 제2 면이 위치하고 하부에 제1 면이 위치하도록 질화 갈륨 기판(133)을 수득한다면, 본 발명의 일 실시예에 따른 질화 갈륨 기판 제조 방법은 Ga-극성 방향으로 질화 갈륨을 성장시켰기 때문에, Ga-극성 질화 갈륨 기판(133)을 수득할 수 있다.
그러나, 질화 갈륨 기판(133) 수득 시, 상부에 제1 면이 위치하고 하부에 제2 면이 위치하도록 질화 갈륨 기판(133)을 수득한다면, 본 발명의 일 실시예에 따른 질화 갈륨 기판 제조 방법은 Ga-극성 방향으로 질화 갈륨을 성장시켜 형성하였기 때문에, 상하가 반전되어 N-극성 질화 갈륨 기판(133)을 수득할 수 있다.
따라서, 본 발명의 일 실시예에 따른 질화 갈륨 기판 제조 방법은 질화 갈륨 기판(133)의 상하부 방향에 따라, N-극성 및 Ga-극성을 선택적으로 활용할 수 있다.
또한, 본 발명의 일 실시예에 따른 질화 갈륨 기판 제조 방법은 결함이 상대적으로 적은 Ga-극성 방향으로 질화 갈륨을 성장시킨 질화 갈륨 기판(133)을 제조함으로써, 질화 갈륨 기판의 결함 비율을 감소시킬 수 있다.
또한, 본 발명의 일 실시예에 따른 질화 갈륨 기판 제조 방법을 이용하여 제조된 질화 갈륨 기판은 발광 소자 및 발광 소자를 기반으로 하는 디스플레이에 사용할 수 있다.
또한, 본 발명의 일 실시예에 따른 질화 갈륨 기판 제조 방법을 이용하여 제조된 질화 갈륨 기판을 활용하여 발광 소자를 제조함으로써, 발광 램프(luminescent lamp)를 대체할 수 있는 전반 조명(general lighting)에 활용될 수 있다.
또한, 본 발명의 일 실시예에 따른 질화 갈륨 템플릿 기판을 제조하기 위해, 성장 기판(110) 및 마스크 패턴(120)을 제거하는 공정을 진행하지 않을 수 있다.
본 발명의 일 실시예에 따른 질화 갈륨 템플릿 기판 제조 방법은 성장 기판(110) 및 마스크 패턴(120)을 제거하는 공정을 진행하지 않는 것을 제외하면, 도 2a 내지 도 2e에서 도시된 본 발명의 일 실시예에 따른 질화 갈륨 기판 제조 방법과 동일하므로, 중복되는 구성요소에 대해서는 생략하기로 한다.
즉, 도 2a 내지 도 2e에 도시된 본 발명의 일 실시예에 따른 질화 갈륨 기판 제조 방법과 동일하게 제조한 다음, 공정을 완료하면, 성장 기판(110), 마스크 패턴(120) 및 질화 갈륨 기판(133)이 순차적으로 형성된 질화 갈륨 템플릿 기판이 제조된다.
또한, 본 발명의 일 실시예에 따른 질화 갈륨 템플릿 기판 제조 방법은 마스크 패턴(120) 상에 Ga-극성 질화 갈륨(132)을 측면 성장시키는 단계를 진행하지 않으면, 오프닝 영역(121)이 노출된 질화 갈륨 기판이 제조될 수 있고, 마스크 패턴(120) 상에 Ga-극성 질화 갈륨(132)을 측면 성장시키는 단계를 진행하면, 노출 영역이 없는 판 형태의 질화 갈륨 기판(133)이 제조될 수 있다.
도 3은 본 발명의 일 실시예에 따른 질화 갈륨 기판 제조 방법에서, 성장 기판 및 마스크 패턴 상에 형성된 Ga-극성 질화 갈륨을 도시한 평면도이다.
성장 기판(110) 상에는 도트 형상을 갖는 윈도우 영역(121)을 제외한 영역에 Ga-극성 질화 갈륨(132)이 형성되어 있다.
따라서, Ga-극성 질화 갈륨(132)이 형성되지 않은 윈도우 영역(121)에는 성장 기판(110)이 노출된다.
이하에서는, 도 4a 내지 도 4h를 참조하여, 본 발명의 다른 실시예에 따른 질화 갈륨 기판 제조 방법에 대해 설명하기로 한다.
본 발명의 다른 실시예에 따른 질화 갈륨 기판 제조 방법은 임시 기판을 사용하는 것을 제외하면 도 2a 내지 도 2f에서 설명한 바와 동일하므로, 중복되는 구성요소에 대해서는 생략하기로 한다.
도 4a 내지 도 4h는 본 발명의 다른 실시예에 따른 질화 갈륨 기판 제조 방법을 도시한 단면도 이다.
본 발명의 다른 실시예에 따른 질화 갈륨 기판 제조 방법은 성장 기판(210) 상에 적어도 하나의 윈도우 영역(221) 및 돌출 영역(222)을 포함하는 마스크 패턴(220)을 형성하는 단계, 성장 기판(210) 상에 질화 갈륨(GaN;gallium nitride)을 에피택셜 측면 오버그로스(ELOG)시켜, N-극성 질화 갈륨(231) 및 Ga-극성 질화 갈륨(232)을 포함하는 질화 갈륨(230)을 형성하는 단계 및 N-극성 질화 갈륨(231)을 선택적으로 식각하는 단계를 포함한다.
또한, 성장 기판(210) 및 상기 마스크 패턴(220)을 제거하는 단계, Ga-극성 질화 갈륨(232)을 임시 기판(250) 상에 부착시키는 단계, Ga-극성 질화 갈륨(232)을 측면 성장시키는 단계를 포함한다.
도 4a는 성장 기판 상에 적어도 하나의 윈도우 영역 및 돌출 영역을 포함하는 마스크 패턴이 형성된 단면도이다.
마스크 패턴(220)은 패터닝 공정에 의해 윈도우 영역(221) 및 돌출 영역(222)을 포함할 수 있고, 후에 질화 갈륨(230)은 마스크 패턴(220)의 윈도우 영역(221)을 통하여 성장될 수 있다.
바람직하게는, 성장 기판(210)은 사파이어가 사용될 수 있다.
바람직하게는 마스크 패턴(220)은 실리콘 산화물이 사용될 수 있고, 마스크 패턴(220)의 윈도우 영역(221)은 도트 형상, 직사각형 형상, 타원형 형상 또는 스트라이프 형상을 가질 수 있으나, 이에 한정되는 것은 아니다.
도 4b 및 도 4c는 성장 기판 상에 질화 갈륨을 에피택셜 측면 오버그로스(ELOG)시켜, N-극성 질화 갈륨 및 Ga-극성 질화 갈륨을 포함하는 질화 갈륨을 형성하는 단계를 도시한 단면도이다.
N-극성 질화 갈륨(231) 및 Ga-극성 질화 갈륨(232)을 포함하는 질화 갈륨(230)은 에피택셜 측면 오버그로스(ELOG) 방법으로 성장될 수 있다.
먼저, 도 4b에서와 같이, 질화 갈륨(230)은 마스크 패턴(220)의 윈도우 영역(221)을 통하여 수직 성장된다. 이후, 성장의 마지막 단계에서, 마스크 패턴(220)의 돌출 영역(222)의 측방향으로 연장되어 질화 갈륨(230)이 성장될 수 있다.
이로 인해, 도 4c에서와 같이, 성장 기판(210) 및 마스크 패턴(220) 상부 표면에 전체적으로 질화 갈륨(230)이 형성될 수 있다.
성장된 질화 갈륨(230)은 마스크 패턴(220)의 윈도우 영역(221) 상에 성장된 N-극성 질화 갈륨(231) 및 마스크 패턴(220)의 돌출 영역(222) 상에 성장된 Ga-극성 질화 갈륨(132)을 포함할 수 있다.
또한, 윈도우 영역(221) 상에서는 N-극성 질화 갈륨(231)만 성장되도록 하고, 돌출 영역(222) 상에서는 Ga-극성 질화 갈륨(232)만 성장되거나, N-극성 질화 갈륨(231) 및 Ga-극성 질화 갈륨(232)이 혼재되어 성장될 수 있다.
또한, 윈도우 영역(221) 상에 성장된 N-극성 질화 갈륨(231)은 돌출 영역(222) 상에 성장된 Ga-극성 질화 갈륨(232)보다 결함(defect) 비율이 높은 결함 영역일 수 있다. 따라서, N-극성 질화 갈륨(231)보다 Ga-극성 질화 갈륨(232)를 사용하는 것이 더욱 바람직하다.
도 4d는 N-극성 질화 갈륨이 선택적으로 식각된 단면도이다.
N-극성 질화 갈륨(231)은 수산화 칼륨(KOH; potassium hydroxide)을 이용한 습식 식각으로 제거될 수 있다.
질화 갈륨은 극성에 따라 식각 속도에서 차이를 나타낸다. Ga-극성 질화 갈륨(232)은 상대적으로 수산화 칼륨(KOH)에 대해 식각 내성을 갖는 반면, N-극성 질화 갈륨(231)은 수산화 칼륨(KOH)에 쉽게 식각되는 특성을 갖는다.
따라서, 본 발명의 다른 실시예에 따른 질화 갈륨 기판 제조 방법은 수산화 칼륨(KOH)을 이용한 화학적 식각만으로 추가적인 마스크 사용 없이도 선택적으로 N-극성 질화 갈륨(231)을 용이하게 제거할 수 있다.
따라서, 본 발명의 다른 실시예에 따른 질화 갈륨 기판 제조 방법은 N-극성 질화 갈륨(231)만 선택적으로 제거하여 성장 기판(210) 상에 상대적으로 결함이 적은 Ga-극성 질화 갈륨(232)만 남게 된다.
도 4e는 마스크 패턴이 제거된 단면도이다.
마스크 패턴은 화학적 식각을 통하여 Ga-극성 질화 갈륨(232)로부터 제거될 수 있고, 플루오르화 수소산(HF) 및 버퍼 옥사이드 에천트(Buffered Oxide Etchant) 중 어느 하나 또는 이들 하나 이상의 조합에 의한 혼합 용액인 것을 이용한 습식 식각에 의해 진행될 수 있으며, 바람직하게는 플루오르화 수소산(HF)이 사용될 수 있다.
본 발명의 다른 실시예에 따른 질화 갈륨 기판 제조 방법은 희생층이 필요 없는 화학적 식각을 이용하여 Ga-극성 질화 갈륨(232)으로부터 성장 기판을 제거함으로써, 성장 기판 제거 공정으로 인한 질화 갈륨 기판의 손상을 감소시켜, 고품질의 질화 갈륨 기판 특성을 유지시킬 수 있다.
도 4f는 Ga-극성 질화 갈륨이 임시 기판 상에 부착된 단면도이다.
Ga-극성 질화 갈륨(232)를 측면 성장시키기 위해서 Ga-극성 질화 갈륨(232)을 포함하는 프리-스탠딩(free-standing) 질화 갈륨(232)을 임시 기판(250) 상에 부착시킨다.
임시 기판(250)은 사파이어(sapphire), 갈륨 비소(GaAs; gallium arsenide), 스피넬(spinel), 실리콘(Si; silicon), 인화 인듐(InP; indium phosphide) 또는 실리콘 카바이드(SiC; silicon carbide)의 기재(251) 상부에 실리콘 산화물(SiOx; silicon oxide) 또는 실리콘 질화물(SiNx; silicon nitride)을 포함하는 비정질 박막의 보조층(252)이 증착된 템플릿이 사용될 수 있다.
도 4g는 프리-스탠딩(free-standing) 질화 갈륨이 측면 성장된 단면도이다.
비정질 박막이 증착된 임시 기판(250) 상에 부착된 프리-스탠딩(free-standing) 질화 갈륨(232)을 측면 성장시킴으로써 질화 갈륨 기판(233)이 형성된다.
도 4h는 임시 기판이 분리된 질화 갈륨 기판의 단면도이다.
본 발명의 다른 실시예에 따른 질화 갈륨 기판 제조 방법은 임시 기판 상에 성장된 질화 갈륨 기판을 분리시키는 단계를 더 포함할 수 있다.
따라서, 본 발명의 다른 실시예에 따른 질화 갈륨 기판 기판 제조 방법은 고품질의 프리-스탠딩(free-standing) 질화 갈륨 기판을 제조할 수 있다.
본 발명의 다른 실시예에 따른 질화 갈륨 기판 제조 방법은 질화 갈륨 기판(233)의 상하부 방향에 따라, N-극성 및 Ga-극성을 선택적으로 활용 가능하다.
또한, 본 발명의 다른 실시예에 따른 질화 갈륨 기판 제조 방법은 결함이 상대적으로 적은 Ga-극성 방향으로 질화 갈륨을 성장시켜 질화 갈륨 기판(233)을 제조함으로써, 질화 갈륨 기판의 결함 비율을 감소시킬 수 있다.
도 5는 본 발명의 다른 실시예에 따른 질화 갈륨 기판 제조 방법에서, 성장 기판 및 마스크 패턴을 제거한 후의 Ga-극성 질화 갈륨을 도시한 평면도이다.
Ga-극성 질화 갈륨(232)은 윈도우 영역(221)과 대응되는 도트 형상의 오프닝부를 포함한다.
그러나, 도 5는 도 3에서와는 다르게, Ga-극성 질화 갈륨(232)이 형성되지 않은 윈도우 영역(121)에 성장 기판(110)이 없다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
10: Ga-극성(+c) 20: N-극성(-c)
G; 갭 110: 성장 기판
120, 220: 마스크 패턴 121, 221: 윈도우 영역
122, 222, 322, 422: 돌출 영역 130, 230: 질화 갈륨
131, 231: N-극성 질화 갈륨 132, 232: Ga-극성 질화 갈륨
133, 233: 질화 갈륨 기판 210: 성장 기판
250: 임시 기판 251: 기재
252: 보조층

Claims (8)

  1. 성장 기판 상에 적어도 하나의 윈도우 영역 및 돌출 영역을 포함하는 마스크 패턴을 형성하는 단계;
    상기 성장 기판 상에 질화 갈륨(GaN;gallium nitride)을 에피택셜 측면 오버그로스(ELOG; epitaxial lateral overgrowth)시켜, N-극성 질화 갈륨 및 Ga-극성 질화 갈륨을 포함하는 질화 갈륨을 형성하는 단계;
    상기 N-극성 질화 갈륨을 선택적으로 식각하는 단계; 및
    상기 마스크 패턴을 제거하는 단계
    를 포함하고,
    상기 N-극성 질화 갈륨 및 Ga-극성 질화 갈륨을 포함하는 질화 갈륨을 형성하는 단계는 극성 반전(polarity inversion)을 이용하여 상기 윈도우 영역 상부에는 상기 N-극성 질화 갈륨만 성장되고, 상기 돌출 영역 상부에는 상기 Ga-극성 질화 갈륨만 성장되는 것을 특징으로 하는 질화 갈륨 기판 제조 방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 N-극성 질화 갈륨을 선택적으로 식각하는 상기 단계는,
    상기 Ga-극성 질화 갈륨을 측면 성장시키는 단계
    를 포함하는 것을 특징으로 하는 질화 갈륨 기판 제조 방법.
  4. 제1항에 있어서,
    상기 N-극성 질화 갈륨을 선택적으로 식각하는 단계는,
    수산화 칼륨(KOH; potassium hydroxide)을 사용하는 것을 특징으로 하는 질화 갈륨 기판 제조 방법.
  5. 제1항에 있어서,
    상기 성장 기판은 사파이어(sapphire), 갈륨 비소(GaAs; gallium arsenide), 스피넬(spinel), 실리콘(Si; silicon), 인화 인듐(InP; indium phosphide) 및 실리콘 카바이드(SiC; silicon carbide) 중 적어도 어느 하나인 것을 특징으로 하는 질화 갈륨 기판 제조 방법.
  6. 제1항에 있어서,
    상기 마스크 패턴은 실리콘 산화물(SiO2; silicon oxide), 실리콘 질화물(SiNx; silicon nitride) 및 실리콘 산질화물(SiON; silicon oxynitride) 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 질화 갈륨 기판 제조 방법.
  7. 성장 기판 상에 적어도 하나의 윈도우 영역 및 돌출 영역을 포함하는 마스크 패턴을 형성하는 단계;
    상기 성장 기판 상에 질화 갈륨(GaN;gallium nitride)을 에피택셜 측면 오버그로스(ELOG; epitaxial lateral overgrowth)시켜, N-극성 질화 갈륨 및 Ga-극성 질화 갈륨을 포함하는 질화 갈륨을 형성하는 단계;
    상기 N-극성 질화 갈륨을 선택적으로 식각하는 단계;
    상기 마스크 패턴을 제거하는 단계;
    상기 Ga-극성 질화 갈륨을 포함하는 프리-스탠딩(free-standing) 질화 갈륨을 비정질 박막이 증착된 임시 기판 상에 부착시키는 단계; 및
    상기 비정질 박막이 증착된 임시 기판 상에 부착된 상기 프리-스탠딩(free-standing) 질화 갈륨을 측면 성장시키는 단계
    를 포함하고,
    상기 N-극성 질화 갈륨 및 Ga-극성 질화 갈륨을 포함하는 질화 갈륨을 형성하는 단계는 극성 반전(polarity inversion)을 이용하여 상기 윈도우 영역 상부에는 상기 N-극성 질화 갈륨만 성장되고, 상기 돌출 영역 상부에는 상기 Ga-극성 질화 갈륨만 성장되는 것을 특징으로 하는 질화 갈륨 기판 제조 방법.
  8. 성장 기판 상에 적어도 하나의 윈도우 영역 및 돌출 영역을 포함하는 마스크 패턴을 형성하는 단계;
    상기 성장 기판 상에 질화 갈륨(GaN;gallium nitride)을 에피택셜 측면 오버그로스(ELOG; epitaxial lateral overgrowth)시켜, N-극성 질화 갈륨 및 Ga-극성 질화 갈륨을 포함하는 질화 갈륨을 형성하는 단계; 및
    상기 N-극성 질화 갈륨을 선택적으로 식각하는 단계
    를 포함하고,
    상기 N-극성 질화 갈륨 및 Ga-극성 질화 갈륨을 포함하는 질화 갈륨을 형성하는 단계는 극성 반전(polarity inversion)을 이용하여 상기 윈도우 영역 상부에는 상기 N-극성 질화 갈륨만 성장되고, 상기 돌출 영역 상부에는 상기 Ga-극성 질화 갈륨만 성장되는 것을 특징으로 하는 질화 갈륨 템플릿(template) 기판 제조 방법.
KR1020170010707A 2017-01-23 2017-01-23 질화 갈륨 기판의 제조 방법 Active KR101933778B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170010707A KR101933778B1 (ko) 2017-01-23 2017-01-23 질화 갈륨 기판의 제조 방법
PCT/KR2017/001441 WO2018135688A1 (ko) 2017-01-23 2017-02-10 질화 갈륨 기판의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170010707A KR101933778B1 (ko) 2017-01-23 2017-01-23 질화 갈륨 기판의 제조 방법

Publications (2)

Publication Number Publication Date
KR20180086806A KR20180086806A (ko) 2018-08-01
KR101933778B1 true KR101933778B1 (ko) 2018-12-28

Family

ID=62908839

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170010707A Active KR101933778B1 (ko) 2017-01-23 2017-01-23 질화 갈륨 기판의 제조 방법

Country Status (2)

Country Link
KR (1) KR101933778B1 (ko)
WO (1) WO2018135688A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112531070A (zh) * 2020-11-25 2021-03-19 厦门大学 一种基于核-壳纳米柱阵列的深紫外探测器及其制备方法
KR20230014913A (ko) 2021-07-21 2023-01-31 전남대학교산학협력단 전력반도체용 기판 및 이의 제조방법
KR102538943B1 (ko) * 2021-11-10 2023-06-01 경희대학교 산학협력단 관통홀 에피택시 방법 및 이를 이용한 발광소자의 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3595829B2 (ja) * 2003-03-19 2004-12-02 株式会社東北テクノアーチ ＧａＮ基板作製方法
KR101105868B1 (ko) * 2010-11-08 2012-01-16 한국광기술원 화학적 리프트 오프 방법을 이용한 ⅰⅰⅰ족 질화물 기판의 제조방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100454907B1 (ko) * 2002-02-09 2004-11-06 주식회사 엘지이아이 질화물 반도체 기판 및 그의 제조 방법
US8148244B2 (en) * 2005-07-13 2012-04-03 The Regents Of The University Of California Lateral growth method for defect reduction of semipolar nitride films
GB0702560D0 (en) * 2007-02-09 2007-03-21 Univ Bath Production of Semiconductor devices
JP5903714B2 (ja) * 2007-07-26 2016-04-13 ソイテックＳｏｉｔｅｃ エピタキシャル方法およびこの方法によって成長させられたテンプレート

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3595829B2 (ja) * 2003-03-19 2004-12-02 株式会社東北テクノアーチ ＧａＮ基板作製方法
KR101105868B1 (ko) * 2010-11-08 2012-01-16 한국광기술원 화학적 리프트 오프 방법을 이용한 ⅰⅰⅰ족 질화물 기판의 제조방법

Also Published As

Publication number Publication date
WO2018135688A1 (ko) 2018-07-26
KR20180086806A (ko) 2018-08-01

Similar Documents

Publication Publication Date Title
US8686474B2 (en) III-V compound semiconductor epitaxy from a non-III-V substrate
CN105702562B (zh) 使用化学剥离方法的ⅲ族氮化物基板的制备方法
US8664687B2 (en) Nitride semiconductor light-emitting device and process for producing the same
US20040057482A1 (en) GaN structures having low dislocation density and methods of manufacture
US12074247B2 (en) Nanorod production method and nanorod produced thereby
KR101591677B1 (ko) 고품위 질화물계 반도체 성장방법
US20100035416A1 (en) Forming III-Nitride Semiconductor Wafers Using Nano-Structures
KR101933778B1 (ko) 질화 갈륨 기판의 제조 방법
US10553426B2 (en) Method for obtaining a semi-polar nitride layer on a crystalline substrate
KR101233328B1 (ko) 무극성 또는 반극성 ⅲ족 질화물 기반 수직형 발광 다이오드 및 그 제조방법
EP4328956A1 (en) Semiconductor substrate and production method and production device for same, semiconductor device and production method and production device for same, electronic apparatus
KR102126186B1 (ko) 질화 갈륨 기판의 제조 방법
TW202309358A (zh) 半導體基板及其製造方法、以及其製造裝置、ＧａＮ系晶體、半導體裝置、電子機器
US11145507B2 (en) Method of forming gallium nitride film over SOI substrate
KR101874228B1 (ko) 발광 소자의 제조 방법
KR100454907B1 (ko) 질화물 반도체 기판 및 그의 제조 방법
KR100359739B1 (ko) 이종 단결정박막의 접합 및 덧성장방법
KR101874229B1 (ko) 발광 소자의 제조 방법
KR20050029735A (ko) 결함을 줄이고 분리가 용이한 질화갈륨 후막 성장 방법
CN115939269A (zh) 自分离式氮化镓基光电子器件及其制作方法和应用
KR20020068855A (ko) 팬디오에피텍시를 이용한 질화물 반도체막 성장 방법
JP2015060853A (ja) 素子部剥離方法、及び窒化物半導体装置
KR20030083819A (ko) 질화물 기판 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20170123

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20180521

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20181122

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20181221

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20181221

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20211201

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20221005

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20231004

Start annual number: 6

End annual number: 6