[go: up one dir, main page]

KR101921258B1 - 배선 기판 및 이를 포함하는 반도체 패키지 - Google Patents

배선 기판 및 이를 포함하는 반도체 패키지 Download PDF

Info

Publication number
KR101921258B1
KR101921258B1 KR1020120049213A KR20120049213A KR101921258B1 KR 101921258 B1 KR101921258 B1 KR 101921258B1 KR 1020120049213 A KR1020120049213 A KR 1020120049213A KR 20120049213 A KR20120049213 A KR 20120049213A KR 101921258 B1 KR101921258 B1 KR 101921258B1
Authority
KR
South Korea
Prior art keywords
pattern
peripheral portion
wiring board
pad
barrier pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020120049213A
Other languages
English (en)
Other versions
KR20130125580A (ko
Inventor
이인
김길수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120049213A priority Critical patent/KR101921258B1/ko
Priority to US13/836,937 priority patent/US8803311B2/en
Publication of KR20130125580A publication Critical patent/KR20130125580A/ko
Application granted granted Critical
Publication of KR101921258B1 publication Critical patent/KR101921258B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10416—Metallic blocks or heatsinks completely inserted in a PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

배선 기판이 제공된다. 이 배선 기판은 제 1 면 및 제 1 면에 대향하는 제 2 면을 갖는 금속 코어, 제 1 면 및 제 2 면 상에 각각 제공되되, 순차적으로 적층된 절연층 및 패드 패턴을 각각 포함하는 제 1 주변부 및 제 2 주변부, 제 2 주변부 상에 제공되되, 패드 패턴을 노출하는 개구부를 갖는 마스크 패턴, 및 제 2 주변부의 패드 패턴에 중첩되는 부위의 금속 코어의 일부가 제거되어 형성된 영역에 제공된 배리어 패턴을 포함한다. 배리어 패턴의 외주의 최소 폭이 제 2 주변부의 패드 패턴의 최대 폭보다 크다.

Description

배선 기판 및 이를 포함하는 반도체 패키지{Wiring Boards and Semiconductor Packages Including the Same}
본 발명은 배선 기판 및 이를 포함하는 반도체 패키지에 관한 것으로, 더 구체적으로 신뢰성을 향상시킬 수 있는 배선 기판 및 이를 포함하는 반도체 패키지에 관한 것이다.
볼 그리드 어레이(Ball Grid Array : BGA) 형태의 구조를 갖는 반도체 패키지(semiconductor package)는 외부 접속 단자가 면 배열되기 때문에 많은 핀들(pin)에 대한 대응에 용이하고, 실장 면적이 크지 않으며, 그리고 열 저항 및 전기적 특성이 우수하다. 이와 같은 이유로 최근 반도체 소자의 집적도 증가와 입/출력 핀의 개수 증가에 대응하기 위하여, 볼 그리드 어레이 형태의 구조를 채택한 반도체 패키지의 사용이 증가하고 있다.
볼 그리드 어레이 형태의 반도체 패키지는 볼 랜드(ball land) 구조에 따라 SMD형(Solder Mask Defined type)과 NSMD형(Non-Solder Mask Defined type)으로 구분된다. 아래에서 SMD형 볼 랜드 구조를 갖는 반도체 패키지와 NSMD형 볼 랜드 구조를 갖는 반도체 패키지에 대해 간략히 설명하고자 한다.
배선 기판은 반도체 칩(chip)이 실장되는 상부면을 가지고, 그리고 상부면에 대향하는 배선 기판의 하부면에는 볼 랜드가 형성되어 있으며, 볼 랜드에 외부 접속 단자로서 솔더 볼이 접합되는데, 배선 기판의 하부면에 형성되는 솔더 마스크(solder mask)가 볼 랜드의 가장자리 일정 부분을 덮는 것이 SMD형 볼 랜드 구조이다.
이와 같은 SMD형 볼 랜드 구조를 갖는 반도체 패키지는 솔더 볼의 결합 면적이 넓고, 고정(locking) 효과로 인하여 볼 랜드와 솔더 볼과의 결합력이 우수하게 나타나는 장점이 있다. 그러나 볼 랜드와 솔더 볼과의 접촉 면적이 작기 때문에 전기적 특성에 있어서 솔더 접합 신뢰성(Solder Joint Reliability : SJR)이 좋지 않다는 단점이 있다.
이와는 달리, 배선 기판의 하부면에 형성되어 있는 볼 랜드와 소정 거리 이격되어 솔더 마스크가 형성되는 것이 NSMD형 볼 랜드 구조이다.
이와 같은 NSMD형 볼 랜드 구조를 갖는 반도체 패키지는 볼 랜드와 솔더 마스크가 이격되어 있기 때문에, 솔더 볼과 볼 랜드의 접촉 면적이 커서 전기적인 특성 측면에서의 솔더 접합 신뢰성이 좋다는 장점이 있다. 그러나 솔더 볼의 결합 면적이 작기 때문에, SMD형 볼 랜드 구조에 비하여 솔더 볼의 결합력이 낮은 단점이 있다.
본 발명이 해결하고자 하는 과제는 신뢰성을 향상시킬 수 있는 배선 기판을 제공하는 데 있다.
본 발명이 해결하고자 하는 다른 과제는 신뢰성을 향상시킬 수 있는 배선 기판을 포함하는 반도체 패키지를 제공하는 데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제들에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기한 과제를 달성하기 위하여, 본 발명은 배선 기판을 제공한다. 이 배선 기판은 제 1 면 및 제 1 면에 대향하는 제 2 면을 갖는 금속 코어, 제 1 면 및 제 2 면 상에 각각 제공되되, 순차적으로 적층된 절연층 및 패드 패턴을 각각 포함하는 제 1 주변부 및 제 2 주변부, 제 2 주변부 상에 제공되되, 패드 패턴을 노출하는 개구부를 갖는 마스크 패턴, 및 제 2 주변부의 패드 패턴에 중첩되는 부위의 금속 코어의 일부가 제거되어 형성된 영역에 제공된 배리어 패턴을 포함할 수 있다. 배리어 패턴의 외주의 최소 폭이 제 2 주변부의 패드 패턴의 최대 폭보다 클 수 있다.
배리어 패턴의 외주의 형상은 원형 또는 다각형일 수 있다.
배리어 패턴은 구리를 포함할 수 있다.
배리어 패턴의 외주의 최대 폭은 개구부의 최대 폭보다 클 수 있다.
배리어 패턴은 내주를 더 포함하고, 그리고 내주의 최대 폭은 제 2 주변부의 패드 패턴의 최소 폭보다 작을 수 있다.
배리어 패턴의 내주의 형상은 원형 또는 다각형일 수 있다.
마스크 패턴은 솔더 레지스터를 포함할 수 있다.
절연층은 프리프레그를 포함할 수 있다.
상기한 다른 과제를 달성하기 위하여, 본 발명은 반도체 패키지를 제공한다. 이 반도체 패키지는 앞서 설명된 배선 기판 및 배선 기판 상에 실장되는 반도체 칩을 포함할 수 있다. 배선 기판은 제 1 면 및 제 1 면에 대향하는 제 2 면을 갖는 금속 코어, 제 1 면 및 제 2 면 상에 각각 제공되되, 순차적으로 적층된 절연층 및 패드 패턴을 각각 포함하는 제 1 주변부 및 제 2 주변부, 제 2 주변부 상에 제공되되, 패드 패턴을 노출하는 개구부를 갖는 마스크 패턴, 및 제 2 주변부의 패드 패턴에 중첩되는 부위의 금속 코어의 일부가 제거되어 형성된 영역에 제공된 배리어 패턴을 포함할 수 있다. 배리어 패턴의 외주의 최소 폭이 제 2 주변부의 패드 패턴의 최대 폭보다 크고, 그리고 반도체 칩은 제 1 주변부 상에 실장될 수 있다.
배리어 패턴의 외주의 형상은 원형 또는 다각형일 수 있다.
배리어 패턴의 외주의 최대 폭은 개구부의 최대 폭보다 클 수 있다.
배리어 패턴은 내주를 더 포함하고, 그리고 내주의 최대 폭은 제 2 주변부의 패드 패턴의 최소 폭보다 작을 수 있다.
제 2 주변부의 패드 패턴 상에 제공되는 배선 기판용 솔더 볼을 더 포함할 수 있다.
반도체 칩 및 배선 기판의 제 1 주변부의 패드 패턴을 전기적으로 연결하는 접속용 솔더 볼을 포함할 수 있다.
반도체 칩 및 배선 기판의 제 1 주변부 사이를 봉지하는 몰딩부를 더 포함할 수 있다.
상술한 바와 같이, 본 발명의 과제 해결 수단에 따르면 배선 기판의 패드 패턴과 중첩되는 부위의 금속 코어의 일부가 제거된 영역 내에 배리어 패턴이 제공됨으로써, 패드 패턴 또는/및 이를 노출하는 마스크 패턴의 개구부 내에서 발생하는 크랙(crack)이 배선 기판의 내부로 전이되는 것이 방지될 수 있다. 이에 따라, 신뢰성을 향상시킬 수 있는 배선 기판이 제공될 수 있다.
또한, 본 발명의 과제 해결 수단에 따르면 배선 기판 내의 패드 패턴과 중첩되는 부위의 금속 코어의 일부가 제거된 영역 내에 배리어 패턴이 제공됨으로써, 패드 패턴 또는/및 이를 노출하는 마스크 패턴의 개구부 내에서 발생하는 크랙이 배선 기판의 내부로 전이되는 것이 방지될 수 있다. 이에 따라, 신뢰성을 향상시킬 수 있는 배선 기판을 포함하는 반도체 패키지가 제공될 수 있다.
도 1은 본 발명의 실시예에 따른 배선 기판을 설명하기 위한 단면도;
도 2 내지 도 9는 도 1의 일 구성을 설명하기 위한 평단면도들;
도 10은 본 발명의 실시예들에 따른 반도체 패키지를 설명하기 위한 단면도;
도 11은 본 발명의 실시예들에 따른 반도체 패키지를 포함하는 메모리 카드를 설명하기 위한 블록 구성도;
도 12는 본 발명의 실시예들에 따른 반도체 패키지가 적용된 정보 처리 시스템을 설명하기 위한 블록 구성도.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면들과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 여기서 설명되는 실시예에 한정되는 것이 아니라 서로 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다. 또한, 바람직한 실시예에 따른 것이기 때문에, 설명의 순서에 따라 제시되는 참조 부호는 그 순서에 반드시 한정되지는 않는다. 이에 더하여, 본 명세서에서, 어떤 막이 다른 막 또는 기판 상에 있다고 언급되는 경우에 그것은 다른 막 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 막이 개재될 수도 있다는 것을 의미한다.
또한, 본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.
도 1은 본 발명의 실시예에 따른 배선 기판을 설명하기 위한 단면도이고, 그리고 도 2는 도 1의 일 구성을 설명하기 위한 평단면도이다.
도 1 및 도 2를 참조하면, 배선 기판(200)은 코어부(core portion, C), 내부에 제공된 배리어 패턴(barrier pattern, 210b), 코어부(C)의 상부면에 배치되는 상부 주변부(upper buildup portion, UB) 및 코어부(C)의 하부면에 배치되는 하부 주변부(lower buildup portion, LB)를 포함할 수 있다.
코어부(C)는 일 방향으로 연장할 수 있다. 또한, 코어부(C)는 금속 코어(210mc) 및 절연 코어(210ic)를 포함할 수 있다. 하부 및 상부 주변부들(LB, UB)은 각각 금속 코어(210mc) 및 절연 코어(210ic)의 하부면 및 상부면을 덮을 수 있다. 하부 및 상부 주변부들(LB, UB)은 금속 코어(210mc) 및 절연 코어(210ic)의 하부면 및 상부면 상에 각각 순차적으로 적층되어 제공된 절연층(212L, 212U) 및 패드 패턴(pad pattern, 214L, 214U)을 포함할 수 있다. 절연층(212L, 212U)은 프리프레그(prepreg)를 포함할 수 있다. 패드 패턴(214L, 214U)은 회로 패턴(circuit pattern) 형태를 가질 수 있다. 하부 주변부(LB)는 패드 패턴(214L)을 노출하는 개구부를 갖는 마스크 패턴(mask pattern, 216)을 더 포함할 수 있다. 마스크 패턴(216)의 개구부는 솔더 볼이 접합되는 랜드 영역이다. 마스크 패턴(216)은 솔더 레지스트(Solder Resist : SR)를 포함할 수 있다. 도시되지 않았지만, 상부 주변부(UB)도 패드 패턴(214U)을 노출하는 개구부를 갖는 마스크 패턴을 포함할 수 있다.
본 발명의 실시예는 복수의 금속 코어들(210mc) 및 절연 코어들(210ic)을 갖는 배선 기판(200)을 예시적으로 설명하고 있으나, 본 발명의 실시예에 따른 배선 기판(200) 내의 금속 코어들(210mc) 및 절연 코어들(210ic)의 개수는 이에 한정되지 않는다. 즉, 본 발명의 실시예에 따른 배선 기판(200)은 평면적으로 이격된 복수의 금속 코어들(210mc) 및 절연 코어(210ic)들을 포함하거나, 또는 평면적으로 일부분이 제거된 하나의 금속 코어(210mc) 및 절연 코어(210ic)를 포함할 수 있다.
금속 코어(210mc)는 코어부(C)의 연장 방향에 수직하게 배선 기판(200)의 중앙에 제공될 수 있다. 금속 코어(210mc)는 구리(Cu), 스테인리스 스틸(stainless steel), 알루미늄(Al), 니켈(Ni), 마그네슘(Mg), 아연(Zn), 탄탈룸(Ta) 또는 이들의 조합 중에서 선택된 하나를 포함할 수 있다. 바람직하게는, 본 발명의 실시예에 따른 금속 코어(210mc)는 구리를 포함할 수 있다.
절연 코어(210ic)는 코어부(C)의 연장 방향에 수직하게 배선 기판(200)의 중앙에 제공될 수 있다. 절연 코어(210ic)의 일 측면은 금속 코어(210mc)의 일 측면과 접하도록 배치될 수 있다. 절연 코어(210ic)는 절연층(212L, 212U)을 이루는 물질과 실질적으로 동일한 물질을 포함할 수 있다. 예컨대, 절연 코어(210ic)는 프리프레그를 포함할 수 있다.
패드 패턴(214L, 214U)은 원형의 평단면을 가질 수 있다. 상세하게 도시되어 있지는 않지만, 패드 패턴(214L, 214U)은 회로 패턴 형태를 갖기 때문에, 금속 코어들(210mc)과 전기적으로 연결될 수 있다. 즉, 패드 패턴(214L, 214U)은 금속 코어(210mc)와 전기적으로 연결되기 위한 연결 배선 패턴(미도시)을 더 포함할 수 있다.
배리어 패턴(210b)은 금속 코어들(210mc) 사이의 영역에 제공될 수 있다. 배리어 패턴(210b)가 제공되는 영역은 하부 주변부(LB)의 패드 패턴(214L)과 중첩되는 부위의 코어부(C)의 금속 코어가 제거된 부분일 수 있다. 즉, 배리어 패턴(210b)은 절연 코어(210ic)를 개재하면서 금속 코어들(210mc) 사이의 영역에 제공될 수 있다. 배리어 패턴(210b)은 구리를 포함할 수 있다. 배리어 패턴(210b)의 외주의 최소 폭은 하부 주변부(LB)의 패드 패턴(214L)의 최대 폭보다 클 수 있다.
도시된 것과 같이, 패드 패턴(214L, 214U)이 원형의 평단면을 가질 경우, 배리어 패턴(210b)은 패드 패턴(214L, 214U)과 동일한 형태의 평단면을 가질 수 있다. 이때, 배리어 패턴(210b)의 외주의 최대 폭은 마스크 패턴(216)의 개구부의 최대 폭보다 클 수 있다.
즉, 배리어 패턴(210b)의 외주의 폭은 하부 주변부(LB)의 마스크 패턴(216)의 개구부보다 큰 곳으로부터 패드 패턴(214L)의 최대 폭보다 큰 곳 사이의 범위를 가질 수 있다. 이에 따라, 패드 패턴(214L, 214U) 또는/및 이를 노출하는 마스크 패턴(216)의 개구부 내에서 발생하는 크랙이 배리어 패턴(210b)에 의해 배선 기판의 내부로 전이되는 것이 방지될 수 있다. 이에 따라, 신뢰성을 향상된 배선 기판(200)이 제공될 수 있다.
이하 도 3 내지 도 9를 참조하여, 본 발명의 다른 실시예들에 따른 배선 기판들의 일 구성이 설명된다. 도 3 내지 도 9는 본 발명의 다른 실시예들 각각에 따른 배선 기판의 배리어 패턴에 대한 평단면도들이다. 도 3 내지 도 9는 설명의 편의를 위해서, 배선 기판에서 배리어 패턴이 영역을 중심으로 설명하고자 한다. 전술한 본 발명의 실시예를 통해 설명한 구성 요소는 동일한 참조 부호를 사용하고 그 설명은 생략한다.
도 3 내지 도 6은 본 발명의 다른 실시예들에 따른 배선 기판들 각각의 배리어 패턴을 설명하기 위한 평단면도들이다.
도 3 내지 도 6을 참조하여 설명되는 본 발명의 다른 실시예들에 따른 배선 기판들의 배리어 패턴들(210b)이 전술한 본 발명의 실시예에 따른 배선 기판(도 1의 200 참조)의 배리어 패턴(도 2의 210b 참조)과 다른 점은, 배리어 패턴들(210b) 각각의 외주가 원형이 아닌 다른 형상을 가진다는 점이다.
도 3은 사각형, 도 4는 삼각형, 도 5는 사각형과 원형의 결합형 및 도 6은 사각형과 삼각형의 결합형인 외주를 갖는 배리어 패턴(210b)을 각각 보여주고 있다. 본 발명의 다른 실시예들은 몇몇의 외주 형상들을 갖는 배리어 패턴들(210b)을 예시적으로 보여주고 있으나, 본 발명의 다른 실시예들에 따른 배선 기판들 각각의 배리어 패턴(210b)은 이에 한정되지 않고, 다양한 다각형 형상의 외주를 가질 수 있다.
도 7 내지 도 9는 본 발명의 또 다른 실시예들에 따른 배선 기판들 각각의 배리어 패턴을 설명하기 위한 평단면도들이다.
도 7 내지 도 9를 참조하여 설명되는 본 발명의 또 다른 실시예들에 따른 배선 기판들의 배리어 패턴들(210b)이 전술한 본 발명의 실시예들 각각에 따른 배선 기판(도 1의 200 참조)의 배리어 패턴(도 2, 도 3, 도 4, 도 5 또는 도 6의 210b 참조)과 다른 점은, 배리어 패턴들(210b)이 다른 구조를 가진다는 점이다.
도 7 내지 도 9를 참조하면, 본 발명의 또 다른 실시예들 각각에 따른 배선 기판의 배리어 패턴(210b)은 내주를 더 포함할 수 있다. 배리어 패턴(210b)의 내주의 형상은 원형 또는 다각형일 수 있다. 배리어 패턴(210b)의 내주의 최대 폭은 배선 기판의 하부 주변부(도 1의 LB 참조)의 패드 패턴(도 1의 214L 참조)의 최소 폭보다 작을 수 있다.
도 7은 외주 및 내주가 모두 원형, 도 8은 외주 및 내주가 모두 사각형 및 도 9는 외주는 사각형 및 내주는 원형인 배리어 패턴(210b)을 각각 보여주고 있다. 본 발명의 또 다른 실시예들은 외주 및 내주로 구성되는 몇몇의 형상들을 갖는 배리어 패턴들(210b)을 예시적으로 보여주고 있으나, 본 발명의 또 다른 실시예들에 따른 배선 기판들 각각의 배리어 패턴(210b)은 이에 한정되지 않고, 외부 및 내주로 구성되는 다양한 형상을 가질 수 있다.
상기한 본 발명의 실시예들에 따른 배선 기판은 패드 패턴과 중첩되는 부위의 금속 코어의 일부가 제거된 영역 내에 배리어 패턴이 제공됨으로써, 패드 패턴 또는/및 이를 노출하는 마스크 패턴의 개구부 내에서 발생하는 크랙이 배선 기판의 내부로 전이되는 것이 방지될 수 있다. 이에 따라, 신뢰성을 향상시킬 수 있는 배선 기판이 제공될 수 있다.
도 10은 본 발명의 실시예들에 따른 반도체 패키지를 설명하기 위한 단면도이다. 전술한 본 발명의 실시예들을 통해 설명한 구성 요소는 동일한 참조 부호를 사용하고 그 설명은 생략한다.
도 10을 참조하면, 반도체 패키지는 반도체 칩(100) 및 배선 기판(200)을 포함할 수 있다. 반도체 칩(100)은 배선 기판(200) 상에 실장될 수 있다. 반도체 칩(100)은 배선 기판(200)에 접속용 솔더 볼(115)에 의해 전기적으로 연결될 수 있다.
반도체 칩(100)의 활성면에는 본딩 패드(bonding pad, 미도시)가 제공될 수 있다. 본딩 패드는 접속용 솔더 볼(115)과 전기적으로 연결될 수 있다.
접속용 솔더 볼(115)은 반도체 칩(100) 및 배선 기판(200)을 전기적으로 연결할 수 있다. 본 발명의 실시예들에 따르면, 각각의 접속용 솔더 볼(115)은 솔더 범프(solder bump)일 수 있다. 솔더 범프를 접속용 솔더 볼(115)로 이용함으로써, 반도체 패키지의 크기를 감소시킬 수 있다.
본 발명의 다른 실시예에 따르면, 반도체 칩(100)이 패키지 기판에 실장되고, 패키지 기판에 제공된 접속용 솔더 볼(115)에 의해 배선 기판(200)에 간접적으로 실장될 수 있다.
배선 기판(200)의 상부 주변부(UB)의 패드 패턴(214U)은 접속용 솔더 볼(115)과 전기적으로 연결됨으로써, 배선 기판(200)과 반도체 칩(100)이 전기적으로 연결될 수 있다. 배선 기판(200)의 하부 주변부(LB)의 패드 패턴(214L)은 배선 기판용 솔더 볼(225)과 전기적으로 연결될 수 있다. 배선 기판용 솔더 볼(225)은 외부 장치와 반도체 칩(100)을 전기적으로 연결할 수 있다.
상세하게 도시되어 있지는 않지만, 패드 패턴(214L, 214U)은 회로 패턴 형태를 갖기 때문에, 금속 코어(210mc)와 전기적으로 연결될 수 있다.
하부 및 상부 주변부들(LB, UB) 각각의 패드 패턴(214L, 214U)은 회로 패턴 형태를 갖기 때문에, 상부 주변부(UB)의 패드 패턴(214U)은 반도체 칩(100)과 금속 코어(210mc)에 전기적으로 연결될 수 있고, 그리고 하부 주변부(LB)의 패드 패턴(214L)은 금속 코어(210mc) 및 배선 기판용 솔더 볼(225)에 전기적으로 연결될 수 있다.
반도체 패키지는 반도체 칩(100) 및 배선 기판(200)의 상부 주변부(UB) 사이를 봉지하는 몰딩부(molding part, 250)를 포함할 수 있다. 몰딩부(250)는 언더필(underfill) 형태를 갖는 것으로 도시되었지만, 이와는 달리, 반도체 칩(100) 및 배선 기판(200)의 상부 주변부(UB)의 전면을 덮을 수도 있다.
상기한 본 발명의 실시예들에 따른 반도체 패키지는 배선 기판의 패드 패턴과 중첩되는 부위의 금속 코어의 일부가 제거된 영역 내에 배리어 패턴이 제공됨으로써, 패드 패턴 또는/및 이를 노출하는 마스크 패턴의 개구부 내에서 발생하는 크랙이 배선 기판의 내부로 전이되는 것이 방지될 수 있다. 이에 따라, 신뢰성을 향상시킬 수 있는 배선 기판을 포함하는 반도체 패키지가 제공될 수 있다.
도 11은 본 발명의 실시예들에 따른 반도체 패키지를 포함하는 메모리 카드를 설명하기 위한 블록 구성도이다.
도 11을 참조하면, 상술한 본 발명의 실시예들에 따른 반도체 패키지는 메모리 카드(memory card, 300)에 응용될 수 있다. 일례로, 메모리 카드(300)는 호스트(host)와 메모리(310) 간의 제반 데이터(data) 교환을 제어하는 메모리 컨트롤러(memory controller, 320)를 포함할 수 있다. 에스램(SRAM, 222)은 중앙 처리 장치(CPU, 324)의 동작 메모리로서 사용될 수 있다. 호스트 인터페이스(host interface, 326)는 메모리 카드(300)와 접속되는 호스트의 데이터 교환 프로토콜(protocol)을 구비할 수 있다. 오류 수정 코드(error correction code, 328)는 메모리(310)로부터 독출된 데이터에 포함되는 오류를 검출 및 정정할 수 있다. 메모리 인터페이스(memory interface, 330)는 메모리(310)와 접속한다. 중앙 처리 장치(324)는 메모리 컨트롤러(320)의 데이터 교환을 위한 제반 제어 동작을 수행한다.
메모리 카드(300)에 응용된 메모리(310)가 본 발명의 실시예들에 따른 반도체 패키지를 포함함으로써, 신뢰성이 향상된 반도체 메모리 소자의 구현이 가능하다.
도 12는 본 발명의 실시예들에 따른 반도체 패키지가 적용된 정보 처리 시스템을 설명하기 위한 블록 구성도이다.
도 12를 참조하면, 정보 처리 시스템(information processing system, 400)은 본 발명의 실시예들에 따른 메모리를 포함하는 반도체 패키지를 구비한 메모리 시스템(memory system, 410)을 포함할 수 있다. 정보 처리 시스템(400)은 모바일(mobile) 기기나 컴퓨터(computer) 등을 포함할 수 있다. 일례로, 정보 처리 시스템(400)은 메모리 시스템(410)과 각각 시스템 버스(system bus, 460)에 전기적으로 연결된 모뎀(modem, 420), 중앙 처리 장치(430), 램(RAM, 440), 유저 인터페이스(user interface, 450)를 포함할 수 있다. 메모리 시스템(410)에는 중앙 처리 장치(430)에 의해서 처리된 데이터 또는 외부에서 입력된 데이터가 저장될 수 있다. 메모리 시스템(410)은 메모리(414)와 메모리 컨트롤러(412)를 포함할 수 있으며, 도 11을 참조하여 설명한 메모리 카드(300)와 실질적으로 동일하게 구성될 수 있다. 정보 처리 시스템(400)은 메모리 카드, 반도체 디스크 장치(Solid State Disk : SSD), 카메라 이미지 프로세서(camera image processor) 및 그 밖의 응용 칩셋(application chipset)으로 제공될 수 있다. 일례로, 메모리 시스템(410)은 반도체 디스크 장치(SSD)로 구성될 수 있으며, 이 경우 정보 처리 시스템(400)은 대용량의 데이터를 메모리 시스템(410)에 안정적으로 그리고 신뢰성 있게 저장할 수 있다.
이상, 첨부된 도면들을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100 : 반도체 칩
115 : 접속용 솔더 볼
200 : 배선 기판
210b : 배리어 패턴
210ic : 절연 코어
210mc : 금속 코어
212L, 212U : 절연층
214L, 214U : 패드 패턴
216 : 마스크 패턴
225 : 배선 기판용 솔더 볼
250 : 몰딩부
300 : 메모리 카드
310, 414 : 메모리
320, 412 : 메모리 컨트롤러
322 : 에스램
324, 430 : 중앙 처리 장치
326 : 호스트 인터페이스
328 : 오류 수정 코드
330 : 메모리 인터페이스
400 : 정보 처리 시스템
410 : 메모리 시스템
420 : 모뎀
440 : 램
450 : 유저 인터페이스
460 : 시스템 버스
C : 코어부
LB, UB : 주변부

Claims (10)

  1. 제 1 면 및 상기 제 1 면에 대향하는 제 2 면을 갖는 금속 코어;
    상기 제 1 면 및 상기 제 2 면 상에 각각 제공되되, 순차적으로 적층된 절연층 및 패드 패턴을 각각 포함하는 제 1 주변부 및 제 2 주변부;
    상기 제 2 주변부 상에 제공되되, 상기 패드 패턴을 노출하는 개구부를 갖는 마스크 패턴;
    상기 제 2 주변부의 상기 패드 패턴에 중첩되는 부위의 상기 금속 코어의 일부가 제거되어 형성된 영역에 제공된 금속 배리어 패턴; 및
    상기 금속 코어와 상기 금속 배리어 패턴 사이에 개재되는 절연 코어를 포함하되,
    상기 금속 배리어 패턴의 외주의 최소 폭이 상기 제 2 주변부의 상기 패드 패턴의 최대 폭보다 크고,
    상기 패드 패턴은 상기 금속 코어와 전기적으로 연결되는 배선 기판.
  2. 제 1항에 있어서,
    상기 금속 배리어 패턴의 상기 외주의 형상은 원형 또는 다각형인 배선 기판.
  3. 제 1항에 있어서,
    상기 금속 배리어 패턴의 상기 외주의 최대 폭은 상기 개구부의 최대 폭보다 큰 배선 기판.
  4. 제 1항에 있어서,
    상기 금속 배리어 패턴은 상기 금속 배리어 패턴과 상기 금속 배리어 패턴 내 절연 코어와 경계를 이루는 내주를 더 포함하고, 그리고
    상기 내주의 최대 폭은 상기 제 2 주변부의 상기 패드 패턴의 최소 폭보다 작은 배선 기판.
  5. 제 4항에 있어서,
    상기 금속 배리어 패턴의 상기 내주의 형상은 원형 또는 다각형인 배선 기판.
  6. 제 1항에 개시된 배선 기판; 및
    상기 배선 기판의 상에 실장되는 반도체 칩을 포함하되,
    상기 배선 기판은:
    제 1 면 및 상기 제 1 면에 대향하는 제 2 면을 갖는 금속 코어;
    상기 제 1 면 및 상기 제 2 면 상에 각각 제공되되, 순차적으로 적층된 절연층 및 패드 패턴을 각각 포함하는 제 1 주변부 및 제 2 주변부;
    상기 제 2 주변부 상에 제공되되, 상기 패드 패턴을 노출하는 개구부를 갖는 마스크 패턴;
    상기 제 2 주변부의 상기 패드 패턴에 중첩되는 부위의 상기 금속 코어의 일부가 제거되어 형성된 영역에 제공된 금속 배리어 패턴; 및
    상기 금속 코어와 상기 금속 배리어 패턴 사이에 개재되는 절연 코어를 포함하되,
    상기 금속 배리어 패턴의 외주의 최소 폭이 상기 제 2 주변부의 상기 패드 패턴의 최대 폭보다 크고,
    상기 패드 패턴은 상기 금속 코어와 전기적으로 연결되고, 그리고
    상기 반도체 칩은 상기 제 1 주변부 상에 실장되는 반도체 패키지.
  7. 제 6항에 있어서,
    상기 금속 배리어 패턴의 상기 외주의 형상은 원형 또는 다각형인 반도체 패키지.
  8. 제 6항에 있어서,
    상기 금속 배리어 패턴의 상기 외주의 최대 폭은 상기 개구부의 최대 폭보다 큰 반도체 패키지.
  9. 제 6항에 있어서,
    상기 금속 배리어 패턴은 상기 금속 배리어 패턴과 상기 금속 배리어 패턴 내 절연 코어와 경계를 이루는 내주를 더 포함하고, 그리고
    상기 내주의 최대 폭은 상기 제 2 주변부의 상기 패드 패턴의 최소 폭보다 작은 반도체 패키지.
  10. 제 6항에 있어서,
    상기 반도체 칩 및 상기 배선 기판의 상기 제 1 주변부의 상기 패드 패턴을 전기적으로 연결하는 접속용 솔더 볼을 포함하는 반도체 패키지.
KR1020120049213A 2012-05-09 2012-05-09 배선 기판 및 이를 포함하는 반도체 패키지 Active KR101921258B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120049213A KR101921258B1 (ko) 2012-05-09 2012-05-09 배선 기판 및 이를 포함하는 반도체 패키지
US13/836,937 US8803311B2 (en) 2012-05-09 2013-03-15 Wiring boards and semiconductor packages including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120049213A KR101921258B1 (ko) 2012-05-09 2012-05-09 배선 기판 및 이를 포함하는 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20130125580A KR20130125580A (ko) 2013-11-19
KR101921258B1 true KR101921258B1 (ko) 2018-11-22

Family

ID=49548015

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120049213A Active KR101921258B1 (ko) 2012-05-09 2012-05-09 배선 기판 및 이를 포함하는 반도체 패키지

Country Status (2)

Country Link
US (1) US8803311B2 (ko)
KR (1) KR101921258B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014008148B4 (de) * 2014-05-23 2020-06-04 Continental Automotive Gmbh Verfahren zur Herstellung einer Leiterplatte und Leiterplatte

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100116782A1 (en) 2004-11-24 2010-05-13 Dai Nippon Printing Co., Ltd. Method for manufacturing multilayer wiring board
US20100147559A1 (en) 2008-12-17 2010-06-17 Samsung Electro-Mechanics Co., Ltd. Carrier used in the manufacture of substrate and method of manufacturing substrate using the carrier
US20110225813A1 (en) 2009-07-31 2011-09-22 Ati Technologies Ulc Method of manufacturing substrates having asymmetric buildup layers

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3921756B2 (ja) 1997-10-06 2007-05-30 株式会社デンソー プリント基板およびその製造方法
MY139405A (en) * 1998-09-28 2009-09-30 Ibiden Co Ltd Printed circuit board and method for its production
JP2000349447A (ja) 1999-06-07 2000-12-15 Fujitsu Ltd 多層プリント配線板と、その多層プリント配線板の製造方法
JP4582272B2 (ja) 2000-10-03 2010-11-17 凸版印刷株式会社 多層プリント配線板
JP4863557B2 (ja) 2001-03-07 2012-01-25 イビデン株式会社 多層プリント配線板の製造方法
KR100541394B1 (ko) 2003-08-23 2006-01-10 삼성전자주식회사 비한정형 볼 그리드 어레이 패키지용 배선기판 및 그의제조 방법
JP2005129663A (ja) 2003-10-22 2005-05-19 Internatl Business Mach Corp <Ibm> 多層配線基板
KR20080108820A (ko) 2007-06-11 2008-12-16 삼성전자주식회사 반도체 장치용 인쇄회로기판 및 그 제조방법
JP5150518B2 (ja) 2008-03-25 2013-02-20 パナソニック株式会社 半導体装置および多層配線基板ならびにそれらの製造方法
JP2010087145A (ja) 2008-09-30 2010-04-15 Fdk Corp 電子部品実装基板
JP4798237B2 (ja) 2009-03-09 2011-10-19 株式会社デンソー Ｉｃ搭載基板、及び多層プリント配線板
JP5296590B2 (ja) * 2009-03-30 2013-09-25 新光電気工業株式会社 半導体パッケージの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100116782A1 (en) 2004-11-24 2010-05-13 Dai Nippon Printing Co., Ltd. Method for manufacturing multilayer wiring board
US20100147559A1 (en) 2008-12-17 2010-06-17 Samsung Electro-Mechanics Co., Ltd. Carrier used in the manufacture of substrate and method of manufacturing substrate using the carrier
US20110225813A1 (en) 2009-07-31 2011-09-22 Ati Technologies Ulc Method of manufacturing substrates having asymmetric buildup layers

Also Published As

Publication number Publication date
US20130299978A1 (en) 2013-11-14
KR20130125580A (ko) 2013-11-19
US8803311B2 (en) 2014-08-12

Similar Documents

Publication Publication Date Title
KR101692441B1 (ko) 반도체 패키지
US20090114436A1 (en) Substrate structure
US9406620B2 (en) Semiconductor package
KR102486558B1 (ko) 회로 기판 및 이를 구비한 반도체 패키지
JP2002076057A5 (ko)
KR20150014568A (ko) 반도체 패키지
KR20120060665A (ko) 반도체 패키지
TW201537719A (zh) 堆疊型半導體封裝
US9190378B2 (en) Semiconductor chip and semiconductor device
KR101407614B1 (ko) 인쇄회로기판, 반도체 패키지, 카드 및 시스템
JP2007027287A (ja) 半導体装置およびその製造方法
CN104517929B (zh) 封装载板
KR101921258B1 (ko) 배선 기판 및 이를 포함하는 반도체 패키지
CN214542210U (zh) 半导体器件
KR20130126171A (ko) 범프 구조물 및 이의 형성 방법
CN104637906B (zh) 用于电路基板和半导体封装的焊料桥接阻止结构
US20080277141A1 (en) Circuit board and method of fabricating the same
TWI423405B (zh) 具載板之封裝結構
TWI670806B (zh) 包含平面堆疊半導體晶片的半導體封裝
US8828795B2 (en) Method of fabricating semiconductor package having substrate with solder ball connections
JP2013110264A (ja) 半導体装置及び半導体装置の製造方法
CN201499371U (zh) 电路板结构
KR101916088B1 (ko) 반도체 패키지
JP6320681B2 (ja) 半導体装置
KR101384344B1 (ko) 적층형 멀티칩 반도체 패키지 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20120509

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20170412

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20120509

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20180328

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20180817

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20181116

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20181119

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20211027

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20221026

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20241024

Start annual number: 7

End annual number: 7